KR20210107218A - 표시 장치 및 가요성 표시 장치 - Google Patents

표시 장치 및 가요성 표시 장치 Download PDF

Info

Publication number
KR20210107218A
KR20210107218A KR1020200021772A KR20200021772A KR20210107218A KR 20210107218 A KR20210107218 A KR 20210107218A KR 1020200021772 A KR1020200021772 A KR 1020200021772A KR 20200021772 A KR20200021772 A KR 20200021772A KR 20210107218 A KR20210107218 A KR 20210107218A
Authority
KR
South Korea
Prior art keywords
layer
dam
display area
planarization
encapsulation layer
Prior art date
Application number
KR1020200021772A
Other languages
English (en)
Inventor
전유진
이원세
김수경
장동현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200021772A priority Critical patent/KR20210107218A/ko
Priority to US17/129,169 priority patent/US11758772B2/en
Priority to CN202110199582.0A priority patent/CN113299694A/zh
Publication of KR20210107218A publication Critical patent/KR20210107218A/ko
Priority to US18/310,996 priority patent/US20230269973A1/en

Links

Images

Classifications

    • H01L51/5253—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H01L27/323—
    • H01L27/3246—
    • H01L27/3276—
    • H01L51/0097—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • H01L2251/558—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14678—Contact-type imagers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

일 실시예에 따르면, 복수의 화소를 포함하는 표시 영역; 상기 표시 영역 외곽에 위치하는 비표시 영역; 상기 표시 영역 및 상기 비표시 영역에 위치하는 제1 평탄화막; 상기 제1 평탄화막 상에 위치하는 제2 평탄화막; 상기 제2 평탄화막 상에 위치하는 유기 절연막; 상기 제1 평탄화막 상에 위치하고, 상기 제2 평탄화막 및 상기 유기 절연막을 포함하며, 상기 표시 영역을 둘러싸는 제1 댐; 상기 제1 댐 외곽에 위치하고, 상기 제2 평탄화막 및 상기 유기 절연막을 포함하며, 상기 제1 댐을 둘러싸는 제2 댐; 상기 표시 영역과 상기 제1 댐 사이에 위치하고, 상기 제2 평탄화막 및 상기 유기 절연막을 포함하는 모니터링 뱅크;를 포함하고, 상기 모니터링 뱅크에 포함된 제2 평탄화막의 두께는 상기 제1 댐에 포함된 제2 평탄화막의 두께보다 작은, 표시 장치를 제공한다.

Description

표시 장치 및 가요성 표시 장치{Display apparatus and flexible display apparatus}
본 발명의 실시예들은 표시 장치 및 가요성 표시 장치에 관한 것이다.
표시 장치는 데이터를 시각적으로 표시하는 장치이다. 근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있다.
예를 들어, 유기 발광 표시 장치의 경우, 박형 및 경량의 표시 장치를 구현하기 위해, 글라스 재질의 봉지 기판 대신에, 적어도 하나의 무기 봉지층과 적어도 하나의 유기 봉지층을 포함하는 박막 봉지층을 사용하여 발광 영역을 봉지할 수 있다.
유기 봉지층은 유기 발광 표시 장치의 표시 영역을 커버하여 표시 영역의 상면을 평탄화화며, 유기 발광 표시 장치의 비표시 영역의 일부를 커버하여 무기 봉지층의 크랙을 방지할 수 있다.
유기 봉지층을 잉크젯 방법으로 도포할 경우, 잉크젯으로 토출된 유기 봉지층의 재료가 비표시 영역의 타겟 지점에 탄착 되었는지 여부를 확인할 필요가 있다.
본 발명의 실시예들은 터치 연결배선과 댐 사이에 단차가 있는 모니터링 뱅크를 형성하고 모니터링 뱅크의 경계의 선명도를 관찰함으로써 유기 봉지층의 재료의 탄착 지점을 모니터링 할 수 있다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
일 실시예에 따르면, 복수의 화소를 포함하는 표시 영역; 상기 표시 영역 외곽에 위치하는 비표시 영역; 상기 표시 영역 및 상기 비표시 영역에 위치하는 제1 평탄화막; 상기 제1 평탄화막 상에 위치하는 제2 평탄화막; 상기 제2 평탄화막 상에 위치하는 유기 절연막; 상기 제1 평탄화막 상에 위치하고, 상기 제2 평탄화막 및 상기 유기 절연막을 포함하며, 상기 표시 영역을 둘러싸는 제1 댐; 상기 제1 댐 외곽에 위치하고, 상기 제2 평탄화막 및 상기 유기 절연막을 포함하며, 상기 제1 댐을 둘러싸는 제2 댐; 상기 표시 영역과 상기 제1 댐 사이에 위치하고, 상기 제2 평탄화막 및 상기 유기 절연막을 포함하는 모니터링 뱅크;를 포함하고, 상기 모니터링 뱅크에 포함된 제2 평탄화막의 두께는 상기 제1 댐에 포함된 제2 평탄화막의 두께보다 작은, 표시 장치를 제공한다.
일 실시예에 따르면, 상기 제1 평탄화막 상면으로부터 상기 모니터링 뱅크 상면까지의 높이는, 상기 제1 평탄화막 상면으로부터 상기 제1 댐의 상면까지의 높이보다 낮을 수 있다.
일 실시예에 따르면, 상기 제1 댐 및 상기 모니터링 뱅크 사이에 위치하고, 상기 제2 평탄화막 및 상기 유기 절연막을 포함하는 제3 댐을 더 포함할 수 있다.
일 실시예에 따르면, 상기 제1 평탄화막 상면으로부터 상기 모니터링 뱅크 상면까지의 높이는, 상기 제1 평탄화막 상면으로부터 상기 제3 댐의 상면까지의 높이보다 낮을 수 있다.
일 실시예에 따르면, 제1 무기 봉지층과, 상기 제1 무기 봉지층 상에 위치하는 유기 봉지층과, 상기 유기 봉지층 상에 위치하는 제2 무기 봉지층을 포함하는 박막 봉지층;을 더 포함하고, 상기 유기 봉지층은 상기 표시 영역을 커버하며, 상기 상기 제2 댐 내측에 위치하고, 상기 제1 무기 봉지층 및 상기 제2 무기 봉지층은 상기 제2 댐 외측으로 연장될 수 있다.
일 실시예에 따르면, 상기 표시 영역에 대응하는 상기 박막 봉지층 상에 위치하는 터치 스크린층; 및 상기 터치 스크린층과 전기적으로 연결되며, 상기 비표시 영역으로 연장된 터치 연결배선;을 더 포함하고, 상기 터치 연결배선의 단부는 상기 모니터링 뱅크보다 표시 영역에 더 가깝게 위치할 수 있다.
일 실시예에 따르면, 상기 표시 영역의 일변에 대응되도록 상기 비표시 영역에서 위치하고, 제1 도전층과, 상기 제1 도전층 상에 위치하는 제2 도전층을 포함하는 제1 전원 전압선; 및 상기 제1 전원 전압선과 이격되어 상기 비표시 영역에 위치하고, 제3 도전층과, 상기 제3 도전층 상에 위치하는 제4 도전층을 포함하는 제2 전원 전압선;을 더 포함할 수 있다.
일 실시예에 따르면, 상기 제1 댐, 상기 제2 댐은 및 상기 모니터링 뱅크는, 상기 제2 전원 전압선과 중첩되도록 위치할 수 있다.
일 실시예에 따르면, 상기 제2 댐은 상기 제4 도전층의 단부를 클래딩할 수 있다.
일 실시예에 따르면, 상기 제1 도전층과 상기 제2 도전층 사이에 상기 제1 평탄화막이 위치하고, 상기 제1 평탄화막에 형성된 제1 비아홀을 통해 상기 제3 도전층과 상기 제4 도전층이 접속할 수 있다.
일 실시예에 따르면, 상기 제3 도전층과 상기 제4 도전층 사이에 상기 제1 평탄화막이 위치하고, 상기 제1 평탄화막에 형성된 제2 비아홀을 통해 상기 제3 도전층과 상기 제4 도전층이 접속할 수 있다.
일 실시예에 따르면, 상기 제3 도전층의 재료와 상기 제1 도전층의 재료는 동일하고, 상기 제4 도전층의 재료와 상기 제2 도전층의 재료가 동일할 수 있다.
일 실시예에 따르면, 상기 제2 전원 전압선의 폭은 상기 제1 전원 전압선의 폭보다 넓을 수 있다.
일 실시예에 따르면, 상기 제4 도전층은 상기 제1 평탄화막의 상면을 노출시키는 개구를 포함할 수 있다.
일 실시예에 따르면, 상기 모니터링 뱅크에 포함된 제2 평탄화막은, 평면도상에서 스트라이프 형상을 가질 수 있다.
일 실시예에 따르면, 상기 모니터링 뱅크에 포함된 제2 평탄화막은, 평면도상에서 서로 분리된 복수의 아일랜드 형상을 가질 수 있다.
일 실시예에 따르면, 기판; 상기 기판 상에 위치하고, 복수의 화소를 포함하는 표시 영역; 상기 표시 영역 외곽에 위치하며 벤딩 영역을 포함하는 비표시 영역; 상기 표시 영역을 둘러싸는 제1 댐; 상기 제1 댐 외곽에 위치하고, 상기 제1 댐을 둘러싸는 제2 댐; 상기 표시 영역과 상기 제2 댐 사이에 위치하는 모니터링 뱅크; 상기 모니터링 뱅크 외곽에 위치하고, 상기 벤딩 영역에서 상기 기판에 형성된 개구를 커버하는 완충 뱅크; 상기 표시영역과 상기 비표시 영역의 일부를 커버하는 박막 봉지층; 상기 박막 봉지층 상에 위치하는 터치 스크린층; 및 상기 터치 스크린층에 연결되어 상기 비표시 영역으로 연장되는 터치 연결배선; 을 포함하고, 상기 터치 연결배선의 단부는 상기 모니터링 뱅크보다 상기 표시 영역에 더 가깝게 위치하는, 가요성 표시 장치를 제공한다.
일 실시예에 따르면, 상기 모니터링 뱅크의 높이는 상기 제1 댐의 높이보다 낮을 수 있다.
일 실시예에 따르면, 상기 벤딩 영역에서, 상기 완충 뱅크에 포함된 유기 절연막은 상기 개구에서 상기 기판과 직접 접촉할 수 있다.
일 실시예에 따르면, 상기 박막 봉지층은 제1 무기 봉지층과, 상기 제1 무기 봉지층 상에 위치하는 유기 봉지층과, 상기 유기 봉지층 상에 위치하는 제2 무기 봉지층을 포함하는 박막 봉지층;을 더 포함하고, 상기 유기 봉지층은 상기 제2 댐 내측에 위치하고, 상기 제1 무기 봉지층 및 상기 제2 무기 봉지층은 상기 제2 댐 외곽으로 연장되어 상기 완충 뱅크의 일부를 커버할 수 있다.
일 실시예에 따르면, 상기 제1 무기 봉지층 및 상기 제2 무기 봉지층의 끝단은 상기 개구보다 표시 영역에 가깝게 위치할 수 있다.
본 발명의 실시예들에 따르면, 터치 연결배선과 댐 사이에 단차가 있는 모니터링 뱅크를 형성하고 모니터링 뱅크의 경계의 선명도를 관찰함으로써 유기 봉지층의 재료의 탄착 지점을 모니터링 할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 일 실시예에 따른 표시 장치(1)를 개략적으로 나타낸 평면도이다.
도 2a 및 도 2b는 일 실시예예 따른 표시 장치(1)에 포함된 일 화소의 등가 회로도의 예시들이다.
도 3은 도 1의 III 부분을 개략적으로 도시한 평면도이다.
도 4는 일 실시예에 따른 표시 장치(1)의 단면도로서, 도 3의 A-B를 따라 취한 단면도 및 도 1의 C-D을 따라 취한 단면도를 포함한다.
도 5는 일 실시예에 따른 표시 장치(1')의 단면도로서, 도 3의 A-B를 따라 취한 단면도 및 도 1의 C-D을 따라 취한 단면도를 포함한다.
도 6a 내지 도 6d은 도 1의 A1 영역을 개략적으로 확대한 평면도들이다.
도 7은 일 실시예에 따른 표시 장치(2)를 개략적으로 나타낸 사시도이다.
도 8은 일 실시예에 따른 표시 장치(2)를 개략적으로 나타낸 평면도이다.
도 9는 일 실시예에 따른 표시 장치(2)의 단면도로서, 도 3의 A-B를 따라 취한 단면도 및 도 8의 E-F을 따라 취한 단면도를 포함한다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
표시 장치는 화상을 표시하는 장치로서, 액정 표시 장치(Liquid Crystal Display), 전기영동 표시 장치(Electrophoretic Display), 유기 발광 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Inorganic Light Emitting Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 플라즈마 표시 장치(Plasma Display), 음극선관 표시 장치(Cathode Ray Display) 등 일 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 표시 장치로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 표시 장치는 이에 제한되지 않으며, 다양한 방식의 표시 장치가 사용될 수 있다.
도 1은 일 실시예에 따른 표시 장치(1)를 개략적으로 나타낸 평면도이고, 도 2a 및 도 2b는 일 실시예예 따른 표시 장치(1)에 포함된 일 화소의 등가 회로도의 예시들이고, 도 3은 도 1의 III 부분을 개략적으로 도시한 평면도이고, 도 4는 일 실시예에 따른 표시 장치(1)의 단면도로서, 도 3의 A-B를 따라 취한 단면도 및 도 1의 C-D을 따라 취한 단면도를 포함한다.
도 1을 참조하면, 표시 장치(1)는 기판(100) 상에 배치된 표시 영역(DA)을 포함한다. 표시 영역(DA)은 제1 방향으로 연장된 데이터선(DL)과, 제1 방향과 교차하는 제2 방향으로 연장된 스캔선(SL)에 연결된 화소(P)들을 포함한다. 각 화소(P)는 제1 방향으로 연장된 구동전압선(PL)과 연결될 수 있다.
하나의 화소(P)는 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출하며, 일 예로 유기 발광 소자(organic light emitting diode)를 포함할 수 있다. 또한, 각 화소(P)에는 박막트랜지스터(Thin Film Transistor), 커패시터(Capacitor) 등의 소자가 더 포함될 수 있다.
비표시 영역(NDA)은 표시 영역(DA)의 외측에 배치된다. 예컨대, 비표시 영역(NDA)은 표시 영역(DA)을 둘러쌀 수 있다.
비표시 영역(NDA)은 화소(P)들이 배치되지 않는 영역으로, 이미지를 제공하지 않는다. 비표시 영역(NDA)에는 제1 전원 전압선(10), 및 제1 전원 전압선(10)과 다른 전압을 제공하는 제2 전원 전압선(20)이 배치될 수 있다.
제1 전원 전압선(10)은 표시 영역(DA)의 일측에 배치된 제1 메인 전압선(11)과 제1 연결선(12)을 포함할 수 있다. 예를 들어, 표시 영역(DA)이 장방형인 경우, 제1 메인 전압선(11)은 표시영역(DA)의 어느 하나의 변과 대응하도록 배치될 수 있다. 제1 연결선(12)은 제1 메인 전압선(11)으로부터, 표시 영역(DA)으로부터 기판(100)의 단부 근처에 위치한 단자부(30)를 향하는 제1 방향을 따라 연장될 수 있다. 제1 연결선(12)은 단자부(30)의 제1 단자(31)와 연결될 수 있다.
제2 전원 전압선(20)은, 제1 메인 전압선(11)의 양 단부들과 표시 영역(DA)을 부분적으로 둘러싸는 제2 메인 전압선(21), 및 제2 메인 전압선(21)으로부터 제1 방향을 따라 연장된 제2 연결선(22)을 포함할 수 있다. 예를 들어, 표시 영역(DA)이 장방형인 경우, 제2 메인 전압선(21)은 제1 메인 전압선(11)의 양 단부들, 및 제1 메인 전압선(11)과 인접한 표시 영역(DA)의 어느 하나의 변을 제외한 나머지 변들을 따라 연장될 수 있다. 제2 연결선(22)은 제1 연결선(12)과 나란하게 제1 방향을 따라 연장되며, 단자부(30)의 제2 단자(32)와 연결될 수 있다. 제2 전원 전압선(20)은 제1 전원 전압선(10)의 단부를 둘러싸도록 절곡되어 형성될 수 있다.
단자부(30)는 기판(100)의 일 단부에 배치되며, 복수의 단자(31, 32, 33)를 포함할 수 있다. 단자부(30)는 절연층에 의해 덮이지 않고 노출되어, 플렉서블 인쇄회로기판 또는 구동 드라이버 IC 칩 등과 같은 제어부(미도시)와 전기적으로 연결될 수 있다.
제어부는 외부에서 전달되는 복수의 영상 신호를 복수의 영상 데이터 신호로 변경하고, 변경된 영상 데이터 신호를 제3 단자(33)를 통해 표시 영역(DA)로 전달할 수 있다. 제어부는 제1 단자(31) 및 제2 단자(32)을 통해 제1 전원 전압선(10) 및 제2 전원 전압선(20) 각각에 서로 다른 전압을 전달할 수 있다.
제1 전원 전압선(10)은 각 화소(P)에 제1 전원 전압(ELVDD, 도 2a 및 2b 참조)을 제공하고, 제2 전원 전압선(20)은 각 화소(P)에 제2 전원 전압(ELVSS, 도 2a 및 2b 참조)을 제공할 수 있다.
예컨대, 제1 전원 전압(ELVDD)은 제1 전원 전압선(10)과 연결된 구동전압선(PL)을 통해 각 화소(P)에 제공될 수 있다. 제2 전원 전압(ELVSS)은 각 화소(P)에 구비된 유기 발광 소자(OLED, 도 2a 및 2b참조)의 캐소드로 제공되고, 이 때 제2 전원 전압선(20)의 제2 메인 전압선(21)이 유기 발광 소자(OLED)의 캐소드와 비표시영역(NDA)에서 접속할 수 있다.
도시되지는 않았으나, 비표시 영역(NDA)에는 각 화소(P)의 스캔선(SL)에 스캔신호를 제공하는 스캔 드라이버, 및 데이터선(DL)에 데이터 신호를 제공하는 데이터드라이버 등이 더 배치될 수 있다.
비표시 영역(NDA)에는, 표시 영역(DA)을 둘러싸는 제1 댐(110) 및 제2 댐(120)이 서로 이격되어 배치될 수 있다. 표시 영역(DA)과 제1 댐(110) 사이에 표시 영역(DA)을 둘러싸는 제3 댐(130)이 배치될 수 있다. 또한, 도 1에는 도시하지 않앗지만, 표시 영역(DA)과 제3 댐(130) 사이에 모니터링 뱅크(140, 도 4 참조)가 배치될 수 있다.
제1 댐(110) 및 제2 댐(120)은 박막 봉지층(400, 도 4 참조)을 구성하는 모노머(monomer)와 같은 유기물을 포함하는 유기 봉지층(420, 도 4 참조)을 잉크젯 공정으로 형성 시, 유기물이 기판(100)의 가장자리 방향으로 흐르는 것을 차단하는 댐 역할을 하여, 기판(100)의 가장자리에서 유기 봉지층(420)에 의한 에지 테일(edge tail)이 형성되는 것을 방지할 수 있다.
제1 댐(110)과 제2 댐(120)의 배치에도 불구하고, 유기 봉지층(420)이 제1 댐(110) 및 제2 댐(120)을 넘어 기판(100)의 가장자리로 흐르는 경우가 발생할 수 있다. 예를 들어, 데드 스페이스(dead space) 면적을 줄이기 위해 제2 댐(120)의 위치를 기판(100)의 가장자리로부터 제1 댐(110)에 더 가깝게 배치시키거나, 표시 영역(DA)을 확장하기 위해 제1 댐(110)의 위치를 제2 댐(120)에 더 가깝게 배치시키는 경우, 제1 댐(110)과 제2 댐(120) 사이 간격이 줄어 유기 봉지층(420)이 제2 댐(120)을 넘는 현상이 발생할 수 있다. 유기물 넘침(overflow)으로 형성된 에지 테일은 외부 불순물의 투입 경로가 되어 유기 발광 소자(OLED)의 불량을 야기할 수 있다. 이와 같이 데드 스페이스가 줄어들게 됨에 따라 발생하는 유기물 넘침을 줄이고, 넘치는 유기물의 양을 제어할 필요성이 더 중요해지고 있다.
본 실시예에서 표시 영역(DA)과 제1 댐(110) 사이에 배치된 제3 댐(130)은 유기물의 흐름 속도(reflow velocity)를 줄여 제1 댐(110)으로 넘어가는 유기물의 양을 줄일 수 있다.
도 2a를 참조하면, 각 화소(P)는 스캔선(SL) 및 데이터선(DL)에 연결된 화소회로(PC) 및 화소 회로(PC)에 연결된 유기 발광 소자(OLED)를 포함할 수 있다.
화소 회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
스위칭 박막트랜지스터(T2)는 스캔선(SL)을 통해 입력되는 스캔 신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동 전압선(PL)에 공급되는 제1 전원 전압(ELVDD, 또는 구동전압)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(T1)는 구동 전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동 전압선(PL)으로부터 유기 발광 소자(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기 발광 소자(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 2a에서는 화소 회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 박막트랜지스터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다.
도 2b를 참조하면, 화소 회로(PC)는 구동 및 스위칭 박막트랜지스터(T1, T2), 보상 박막트랜지스터(T3), 제1 초기화 박막트랜지스터(T4), 제1 발광 제어 박막트랜지스터(T5), 제2 발광 제어 박막트랜지스터(T6) 및 제2 초기화 박막트랜지스터(T7)를 포함할 수 있다.
도 2b에서는, 각 화소(P) 마다 신호선들(SLn, SLn-1, EL, DL), 초기화 전압선(VL), 및 구동 전압선(PL)이 구비된 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 신호선들(SLn, SLn-1, EL, DL) 중 적어도 어느 하나, 또는/및 초기화 전압선(VL)은 이웃하는 화소들에서 공유될 수 있다.
구동 박막트랜지스터(T1)의 드레인 전극은 제2 발광 제어 박막트랜지스터(T6)를 경유하여 유기 발광 소자(OLED)와 전기적으로 연결될 수 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기 발광 소자(OLED)에 구동 전류를 공급한다.
스위칭 박막트랜지스터(T2)의 게이트 전극은 제1 스캔선(SLn)과 연결되고, 소스 전극은 데이터선(DL)과 연결된다. 스위칭 박막트랜지스터(T2)의 드레인 전극은 구동 박막트랜지스터(T1)의 소스 전극과 연결되어 있으면서 제1 발광 제어 박막트랜지스터(T5)를 경유하여 구동 전압선(PL)과 연결될 수 있다.
스위칭 박막트랜지스터(T2)는 제1 스캔선(SLn)을 통해 전달받은 제1 스캔 신호(Sn)에 따라 턴 온 되어, 데이터선(DL)으로 전달된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)의 소스 전극으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 게이트 전극은 제1 스캔선(SLn)에 연결될 수 있다. 보상 박막트랜지스터(T3)의 소스 전극은 구동 박막트랜지스터(T1)의 드레인 전극과 연결되어 있으면서 제2 발광 제어 박막트랜지스터(T6)를 경유하여 유기 발광 소자(OLED)의 화소 전극과 연결될 수 있다. 보상 박막트랜지스터(T3)의 드레인 전극은 스토리지 커패시터(Cst)의 일 전극, 제1 초기화 박막트랜지스터(T4)의 소스 전극 및 구동 박막트랜지스터(T1)의 게이트 전극에 연결될 수 있다. 보상 박막트랜지스터(T3)는 제1 스캔선(SL)을 통해 전달받은 제1 스캔 신호(Sn)에 따라 턴 온(turn on)되어 구동 박막트랜지스터(T1)의 게이트 전극과 드레인 전극을 서로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결(diode-connection)시킨다.
제1 초기화 박막트랜지스터(T4)의 게이트 전극은 제2 스캔선(SLn-1, 이전 스캔선)과 연결될 수 있다. 제1 초기화 박막트랜지스터(T4)의 드레인 전극은 초기화 전압선(VL)과 연결될 수 있다. 제1 초기화 박막트랜지스터(T4)의 소스 전극은 스토리지 커패시터(Cst)의 일 전극, 보상 박막트랜지스터(T3)의 드레인 전극 및 구동 박막트랜지스터(T1)의 게이트 전극에 연결될 수 있다. 제1 초기화 박막트랜지스터(T4)는 제2 스캔선(SLn-1)을 통해 전달받은 제2 스캔 신호(Sn-1)에 따라 턴 온 되어 초기화 전압(VINT)을 구동 박막트랜지스터(T1)의 게이트 전극에 전달하여 구동 박막트랜지스터(T1)의 게이트 전극의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
제1 발광 제어 박막트랜지스터(T5)의 게이트 전극은 발광 제어선(EL)과 연결될 수 있다. 제1 발광 제어 박막트랜지스터(T5)의 소스 전극은 구동 전압선(PL)과 연결될 수 있다. 제1 발광 제어 박막트랜지스터(T5)의 드레인 전극은 구동 박막트랜지스터(T1)의 소스 전극, 및 스위칭 박막트랜지스터(T2)의 드레인 전극과 연결되어 있다.
제2 발광 제어 박막트랜지스터(T6)의 게이트 전극은 발광 제어선(EL)과 연결될 수 있다. 제2 발광 제어 박막트랜지스터(T6)의 소스 전극은 구동 박막트랜지스터(T1)의 드레인 전극, 및 보상 박막트랜지스터(T3)의 소스 전극과 연결될 수 있다. 제2 발광 제어 박막트랜지스터(T6)의 드레인 전극은 유기 발광 소자(OLED)의 화소 전극과 전기적으로 연결될 수 있다. 제1 발광 제어 박막트랜지스터(T5) 및 제2 발광 제어 박막트랜지스터(T6)는 발광 제어선(EL)을 통해 전달받은 발광 제어 신호(En)에 따라 동시에 턴 온 되어 제1 전원전압(ELVDD)이 유기 발광 소자(OLED)에 전달되며, 유기 발광 소자(OLED)에 구동 전류가 흐르게 된다.
제2 초기화 박막트랜지스터(T7)의 게이트 전극은 제2 스캔선(SLn-1)에 연결될 수 있다. 제2 초기화 박막트랜지스터(T7)의 소스 전극은 유기 발광 소자(OLED)의 화소 전극과 연결될 수 있다. 제2 초기화 박막트랜지스터(T7)의 드레인 전극은 초기화 전압선(VL)과 연결될 수 있다. 제2 초기화 박막트랜지스터(T7)는 제2 스캔선(SLn-1)을 통해 전달받은 제2 스캔 신호(Sn-1)에 따라 턴 온 되어 유기 발광 소자(OLED)의 화소 전극을 초기화시킬 수 있다.
도 2b에서는, 제1 초기화 박막트랜지스터(T4)와 제2 초기화 박막트랜지스터(T7)가 제2 스캔선(SLn-1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 제1 초기화 박막트랜지스터(T4)는 이전 스캔선인 제2 스캔선(SLn-1)에 연결되어 제2 스캔신호(Sn-1)에 따라 구동하고, 제2 초기화 박막트랜지스터(T7)는 별도의 신호선(예컨대, 이후 스캔선)에 연결되어 해당 스캔선에 전달되는 신호에 따라 구동될 수 있다.
스토리지 커패시터(Cst)의 다른 일 전극은 구동 전압선(PL)과 연결될 수 있다. 스토리지 커패시터(Cst)의 일 전극은 구동 박막트랜지스터(T1)의 게이트 전극, 보상 박막트랜지스터(T3)의 드레인 전극 및, 제1 초기화 박막트랜지스터(T4)의 소스 전극에 연결될 수 있다.
유기 발광 소자(OLED)의 대향 전극(예컨대, 캐소드)은 제2 전원전압(ELVSS, 또는 공통전원전압)을 제공받는다. 유기 발광 소자(OLED)는 구동 박막트랜지스터(T1)로부터 구동 전류를 전달받아 발광한다.
화소 회로(PC)는 도 2a 및 도 2b를 참조하여 설명한 박막트랜지스터 및 스토리지 커패시터의 개수 및 회로 디자인에 한정되지 않으며, 그 개수 및 회로 디자인은 다양하게 변경 가능하다.
도 3을 참조하면, 도 1의 III 부분에는 복수의 화소(P)가 배치되어 있다. 복수의 화소(P)는 유기 절연막(113)으로 둘러싸이고, 유기 절연막(113) 상에 스페이서(115)가 위치한다. 도 3에는 화소(P)가 동일한 크기의 사각 형상으로 도시되어 있으나 이는 일예시이며 화소(P)의 크기, 형상 및 배열은 다양한 변형이 가능하다.
스페이서(115)는 복수의 화소(P) 중 일부 화소(P)들 사이에 배치될 수 있다. 스페이서(115)는 발광층을 포함하는 중간층(320, 도 4 참조)을 증착하는 공정에서, 마스크(미도시)와 기판(100) 사이의 이격 거리를 유지하여 증착 공정에서 중간층(320)이 마스크에 의해 찍히거나 뜯기는 불량을 방지할 수 있다.
스페이서(115)는 유기 절연막(113)과 동일한 재료 또는 상이한 재료로 형성할 수 있다. 하프톤 마스크를 사용할 경우, 스페이서(115)는 유기 절연막(113)과 동일한 재료를 사용하여 유기 절연막과(113)과 서로 다른 높이로 동시에 형성할 수 있다.
도 4를 참조하면, 표시 영역의 단면의 일부인 A-B 영역에는, 기판(100) 상에 버퍼층(101)이 배치되고, 버퍼층(101) 상에 구동 박막트랜지스터(T1)가 배치된다. 도 4에는 스위칭 박막트랜지스터(T2) 및 스토리지 커패시터(Cst)의 배치가 생략되어 있다.
기판(100)은 글라스, 금속 또는 플라스틱 등과 같은 다양한 재료로 형성될 수 있다. 예를 들어, 기판(100)은 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelenen napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함하는 플렉서블 기판일 수 있다.
기판(100)상에는 불순물이 침투하는 것을 방지하기 위해 형성된 산화 규소(SiOx) 및/또는 질화 규소(SiNx) 등으로 형성된 버퍼층(101)이 위치할 수 있다.
구동 박막트랜지스터(T1)는 구동 반도체층(A1), 구동 게이트 전극(G1), 구동을 포소스 전극(S1) 및 구동 드레인 전극(D1)을 포함할 수 있다.
구동 반도체층(A1)과 구동 게이트 전극(G1) 사이에는 게이트 절연층(103)이 배치되고, 구동 게이트 전극(G1)과, 구동 소스 전극(S1) 및 구동 데이터 전극(D1) 사이에는 층간 절연층(107)이 배치될 수 있다.
구동 반도체층(A1)은 비정질 실리콘을 포함하거나 다결정 실리콘을 포함할 수 있다. 다른 실시예로, 구동 반도체층(A1)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 물질을 포함하는 산화물 반도체일 수 있다.
구동 반도체층(A1)은 구동 게이트 전극(G1)과 중첩하며 불순물이 도핑되지 않은 구동 채널 영역, 및 구동 채널 영역의 양 옆의 불순물이 도핑된 구동 소스 영역 및 구동 드레인 영역을 포함할 수 있다.
게이트 절연층(103)은 산화 규소(SiOx), 질화 규소(SiNx), 산질화 규소(SiON) 등의 무기 절연물을 포함하는 단일막 또는 다층막 일 수 있다.
구동 게이트 전극(G1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 단층 또는 다층의 전극 일 수 있다.
층간 절연층(107)은 산질화규소(SiON), 산화 규소(SiOx) 질화 규소(SiNx) 등의은 무무기 절연물을 포함하는 단일막 또는 다층막 일 수 있다.
층간 절연층(107) 상에 구동 소스 전극(S1) 및 구동 드레인 전극(D1)이 배치될 수 있으며, 구동 소스 전극(S1) 및 구동 드레인 전극(D1)은 층간 절연층(107)을 관통하는 콘택홀을 통해 각각 구동 반도체층(A1)의 구동 소스 영역 및 구동 드레인 영역에 각각 접속할 수 있다.
층간 절연층(107) 상에는, 구동 소스 전극(S1) 및 구동 드레인 전극(D1)을 덮도록 제1 평탄화막(109)이 형성되고, 제1 평탄화막(109) 상에는 제2 평탄화막(111)이 형성될 수 있다.
제1 평탄화막(109) 및 제2 평탄화막(111)은 유기 절연물을 포함할 수 있으며, 단일막 또는 다층막으로 형성될 수 있다. 일 예로 유기 절연물은 이미드계 고분자, Polymethylmethacrylate(PMMA)나 Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 등을 포함할 수 있다.
또한, 제1 평탄화막(109) 및 제2 평탄화막(111)은 무기 절연물을 포함할 수 있다. 일 예로, 무기 절연물은 산질화 규소(SiON), 산화 규소(SiOx), 질화 규소(SiNx) 등을 포함할 수 있다.
제2 평탄화막(111) 상에는 화소 전극(310), 대향 전극(330) 및 그 사이에 개재되며 발광층을 포함하는 중간층(320)을 갖는 유기 발광 소자(OLED)가 위치할 수 있다.
화소 전극(310)은 제2 평탄화막(111)에 형성된 제5 비아홀(111h5)을 통해 제1 평탄화막(109) 상에 형성된 연결 배선(CL)과 연결되고, 연결 배선(CL)은 제1 평탄화막(109)에 형성된 제1 비아홀(109h1)를 통해 구동 박막트랜지스터(T1)의 구동 드레인 전극(D1)과 연결될 수 있다.
화소 전극(310)은 투명 전극 또는 반사형 전극으로 형성될 수 있다.
화소 전극(310)이 투명 전극으로 형성될 때에는 투명 도전층을 포함할 수 있다. 투명 도전층은 인듐틴옥사이드(indium tin oxide), 인듐징크옥사이드(indium zinc oxide), 징크옥사이드(zinc oxide), 인듐옥사이드(indium oxide), 인듐갈륨옥사이드(indium gallium oxide), 및 알루미늄징크옥사이드(aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나의 물질을 포함할 수 있다. 화소 전극(310)은 상기 투명 도전층 이외에 광효율을 향상시키기 위한 반투과층을 더 포함할 수 있다. 반투과층은 수 내지 수십 마이크로미터(㎛)의 박막으로 형성된 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, 및 Yb를 포함하는 그룹에서 선택된 적어도 하나의 물질을 포함할 수 있다.
화소 전극(310)이 반사형 전극으로 형성될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, 및 Cr를 포함하는 그룹에서 선택된 적어도 하나의 물질을 포함하는 반사막으로 형성될 수 있다. 또한 화소 전극(310)은 상기 반사막의 상부 및/또는 하부에 배치된 투명 도전층을 더 포함할 수 있다. 상기 투명 도전층은 인듐틴옥사이드, 인듐징크옥사이드, 징크옥사이드, 인듐옥사이드, 인듐갈륨옥사이드, 및 알루미늄징크옥사이드를 포함하는 그룹에서 선택된 적어도 하나의 물질을 포함할 수 있다.
화소 전극(310) 상에는 유기 절연막(113)이 배치될 수 있다.
표시 영역(DA)에 형성된 유기 절연막(113)은 화소 전극(310)을 노출하는 개구를 가짐으로써 화소(P)를 정의하는 역할을 할 수 있다. 또한, 표시 영역(DA)에 형성된 유기 절연막(113)은 화소 전극(310)의 가장자리와 대향 전극(330) 사이의 거리를 증가시킴으로써, 화소 전극(310) 단부에서 아크가 발생하는 것을 방지할 수 있다. 유기 절연막(113)은 예를 들어, 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
중간층(320)은 저분자 또는 고분자 물질을 포함할 수 있다.
저분자 물질을 포함할 경우 홀 주입층(Hole Injection Layer), 홀 수송층(Hole Transport Layer), 발광층(Emission Layer), 전자 수송층(Electron Transport Layer), 전자 주입층(Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조일 수 있다. 중간층(320)은 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 중간층(320)은 진공 증착 등 다양한 방법으로 형성될 수 있다.
중간층(320)이 고분자 물질을 포함할 경우에는, 홀 수송층 및 발광층을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 중간층(320)은 스크린 인쇄나 잉크젯 인쇄방법, 레이저 열전사방법(Laser induced thermal imaging) 등 다양한 방법으로 형성할 수 있다.
중간층(320)은 복수의 화소 전극(310)에 공통으로 형성된 공통층 일 수 있고, 각 화소 전극(310)마다 분리되도록 패터닝 된 층일 수 있다.
중간층(320) 상에 대향 전극(330)이 배치되고, 대향 전극(330)은 표시 영역(DA) 전체를 덮도록 형성될 수 있다.
대향 전극(330)은 투명 전극 또는 반사형 전극으로 형성될 수 있다.
대향 전극(330)이 투명 전극으로 형성될 때에는 Ag, Al, Mg, Li, Ca, Cu, LiF/Ca, LiF/Al, MgAg 및 CaAg에서 선택된 하나 이상의 물질을 포함할 수 있으며, 수 내지 수십 마이크로미터(㎛)의 두께를 갖는 박막 형태로 형성될 수 있다.
대향 전극(330)이 반사형 전극으로 형성될 때에는 Ag, Al, Mg, Li, Ca, Cu, LiF/Ca, LiF/Al, MgAg 및 CaAg를 포함하는 그룹에서 선택된 적어도 어느 하나로 형성될 수 있다. 물론 대향 전극(330)의 구성 및 재료가 이에 한정되는 것은 아니며 다양한 변형이 가능함은 물론이다.
유기 절연막(113) 상에 스페이서(115)가 배치될 수 있다. 스페이서(115)는 유기 절연막(113)으로부터 박막 봉지층(400) 방향으로 돌출되어, 발광층을 포함하는 중간층(320)을 마스크를 이용하여 증착하는 공정에서, 마스크와 기판(100)의 이격을 유지하여 증착 공정에서 중간층(320)이 마스크에 의해 찍히거나 뜯기는 불량을 방지할 수 있다.
스페이서(115)는 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다. 이와 같은 스페이서(115)는 후술할 제1 내지 제3 댐(110, 120, 130) 가운데 적어도 하나에 배치되어 투습 방지와 댐의 단차를 형성하기 위해 사용될 수 있다.
유기 발광 소자(OLED)는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있으므로, 박막 봉지층(400)으로 덮어 보호될 수 있다.
박막 봉지층(400)은 표시 영역(DA)을 덮으며 표시 영역(DA) 외측까지 연장될 수 있다. 박막 봉지층(400)은 적어도 하나의 유기 봉지층과 적어도 하나의 무기 봉지층을 포함한다. 일 실시예로, 박막 봉지층(400)은 제1 무기 봉지층(410), 유기 봉지층(420) 및 제2 무기 봉지층(430)을 포함할 수 있다.
제1 무기 봉지층(410)은 대향 전극(330) 전체를 덮고, 산화 규소, 질화규소, 및/또는 산질화규소 등을 포함할 수 있다.
필요에 따라 제1 무기 봉지층(410)과 대향 전극(330) 사이에 캐핑층(미도시) 등의 다른 층들이 개재될 수도 있다. 예를 들어, 캐핑층(미도시)은 광효율을 개선하기 위하여 산화규소(SiO2), 질화규소(SiNx), 산화아연(ZnO2), 산화티타늄(TiO2), 산화지르코늄(ZrO2), 인듐주석산화물(ITO), 인듐아연산화물(IZO), Alq3, CuPc, CBP, a-NPB, 및 ZiO2 중 하나 이상의 유기물 또는 무기물을 포함할 수 있다. 다른 실시예에서, 캐핑층(미도시)은 유기 발광 소자(OLED)에서 생성하는 광에 대해서 플라즈몬 공명 현상이 발생하게 할 수 있다. 예를 들어, 캐핑층(미도시)은 나노 입자들을 포함할 수 있다. 한편, 캐핑층(미도시)은 박막 봉지층(400)를 형성하기 위한 화학 기상 증착(Chemical Vapor Disposition) 공정 또는 스퍼터링(sputtering) 공정에서 발생하는 열, 플라즈마(plasma) 등에 의해 유기 발광 소자(OLED)가 손상되는 것을 방지할 수 있다. 예를 들어, 캐핑층(미도시)은 비스페놀(bisphenol)형 에폭시(epoxy) 수지, 에폭시화 부타디엔(butadiene) 수지, 플루오렌(fluorine)형 에폭시 수지 및 노볼락(novolac) 에폭시 수지 중 적어도 하나로 형성되는 에폭시 계열의 재료를 포함할 수 있다.
또한, 필요에 따라 제1 무기 봉지층(410)과 캐핑층(미도시) 사이에 LiF 등을 포함하는 층(미도시)이 개재될 수도 있다.
제1 무기 봉지층(410)은 그 하부의 구조물을 따라 형성되기에, 상면이 평탄하지 않게 된다. 유기 봉지층(420)은 이러한 제1 무기 봉지층(410)을 덮어 평탄화한다. 유기 봉지층(420)은 표시 영역(DA)에 대응하는 부분에서는 상면이 대략 평탄하도록 할 수 있다.
유기 봉지층(420)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산, 아크릴계 수지(예를들면, 폴리메틸메타크릴레이트, 폴리아크릴산 등) 또는 이의 임의의 조합을 포함할 수 있다.
제2 무기 봉지층(430)은 유기 봉지층(420)을 덮으며, 산화규소, 질화규소, 및/또는 산질화규소 등을 포함할 수 있다. 제2 무기 봉지층(430)은 표시 장치(1)의 가장자리 영역에서 제1 무기 봉지층(410) 상에 직접 접촉하도록 증착됨으로써, 유기 봉지층(420)이 표시 장치 외부로 노출되지 않도록 할 수 있다.
도 4에는 터치 전극(미도시)에 대한 상세한 형상이 도시되지 않았지만, 제2 무기 봉지층(430) 상에는 다양한 패턴의 터치 전극을 포함하는 터치 스크린층(700)이 배치될 수 있다. 터치 전극은 터치 스크린층(700) 하부에 배치되는 유기 발광 소자(OLED)부터 방출된 빛이 투과될 수 있도록 투명전극물질로 형성될 수 있다.
도 4에는 도시되지 않았지만, 박막 봉지층(400)과 터치 스크린층(700) 사이에는 터치 버퍼층(미도시)이 더 구비될 수 있다. 터치 버퍼층은 박막 봉지층(400)의 손상을 방지하며, 터치 스크린층(700)의 구동 시 발생할 수 있는 간섭 신호를 차단하기 위한 역할을 할 수 있다. 터치 버퍼층은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드 등의 무기물이나, 폴리이미드, 폴리에스테르, 아크릴 등의 유기물을 함유할 수 있고, 예시한 재료들 중 일부를 포함하는 복수의 적층체로 형성될 수 있다.
터치 버퍼층 및/또는 터치 스크린층(700)은 박막 봉지층(400) 상에 증착 등의 공정에 의해 직접 형성되므로, 박막 봉지층(400) 상에 별도의 접착층을 필요로 하지 않는다. 따라서, 표시 장치(1)의 두께를 줄일 수 있다.
터치 스크린층(700) 외곽에는 터치 전극에 감지되는 신호를 전달하기 위한 터치 연결배선(710)이 비표시 영역(NDA)으로 연장되어 형성될 수 있다.
도 4의 C-D 영역에는, 표시 영역(DA)에서 연장된 버퍼층(101), 게이트 절연층(103), 층간 절연층(107), 및 제1 평탄화막(109)이 배치된다.
게이트 절연층(103)과 층간 절연층(107) 사이에 복수의 스파이더(spider) 배선(SPL)이 배치되고, 층간 절연층(107) 상에 제1 도전층(10a) 및 제3 도전층(21a)이 배치되고, 제1 평탄화막(109) 상에 제2 도전층(10b) 및 제4 도전층(20b)이 배치될 수 있다.
제1 도전층(10a)과 제2 도전층(10b)은 제1 평탄화막(109)에 형성된 제2 비아홀(109h2)을 통해 연결되어 각 화소(P)에 제1 전원 전압(ELVDD, 도 2a 및 2b 참조)을 제공하는 제1 전원 전압선(10)을 구성할 수 있다. 제1 전원전압선(10)을 2층의 도전층으로 형성함으로써, 제1 전원 전압선(10)의 폭을 줄여 데드 스페이스를 줄일 수 있다.
제3 도전층(20a)과 제4 도전층(20b)은 제1 평탄화막(109)에 형성된 제3 비아홀(109h3) 및 제4 비아홀(109h4)을 통해 연결되어 각 화소(P)에 제2 전원 전압(ELVSS, 도 2a 및 2b 참조)을 제공하는 제2 전원 전압선(20)을 구성할 수 있다. 제2 전원전압선(20)을 2층의 도전층으로 형성함으로써, 제2 전원 전압선(20)의 폭을 줄여 데드 스페이스를 줄일 수 있다.
제1 도전층(10a)과 제3 도전층(20a)은 연결 배선(CL)과 동일한 재료로 형성되고, 제2 도전층(10b)과 제4 도전층(20b)은 소스 전극(S1) 및 드레인 전극(D1)과 동일한 재료로 형성될 수 있다.
제1 전원 전압선(10)의 제2 도전층(10b) 상에 제2 평탄화막(111)이 위치하고, 제2 평탄화막(111) 상에 유기 절연막(113)이 위치한다. 유기 절연막(113) 상에는 표시 영역(DA)에서 형성된 대향 전극(330)이 연장되어 배치된다.
제2 전원 전압선(20)의 제4 도전층(20b) 상에, 표시 영역(DA)에서 기판(100)의 단부 방향으로, 모니터링 뱅크(140), 제3 댐(130), 제1 댐(110) 및 제2 댐(12)이 각각 순차로 배치된다.
모니터링 뱅크(140)는 제2 평탄화막(111)과 동일한 재료로 형성된 제1 층(111d), 및 유기 절연막(113)과 동일한 재료로 형성된 제2 층(113d)을 포함할 수 있다.
제3 댐(130)은 제2 평탄화막(111)과 동일한 재료로 형성된 제1 층(111c), 및 유기 절연막(113)과 동일한 재료로 형성된 제2 층(113c)을 포함할 수 있다.
제1 댐(110)은 제2 평탄화막(111)과 동일한 재료로 형성된 제1 층(111a), 및 유기 절연막(113)과 동일한 재료로 형성된 제2 층(113a)를 포함할 수 있다.
제2 댐(120)은 제2 평탄화막(111)과 동일한 재료로 형성된 제1 층(111b), 유기 절연막(113)과 동일한 재료로 형성된 제2 층(113b), 및 스페이서(115)와 동일한 재료로 형성된 제3 층(115b)를 포함할 수 있다.
제2 댐(120)의 높이는 제1 댐(110) 및 제3 댐(130)보다 높게 형성하여 유기 봉지층(420)이 제2 댐(120)을 넘어 에지 테일을 만드는 것을 방지하고, 중간층(320)을 마스크를 이용하여 증착하는 공정에서 마스크와 기판(100)의 이격을 유지하여 증착 공정에서 중간층(320)이 마스크에 의해 찍히거나 뜯기는 불량을 방지할 수 있다.
또한, 제2 댐(120)의 제1 층(111b)은 제4 도전층(20b)의 단부를 클래딩하여, 제2 평탄화막(111)을 습식 식각하는 공정에서 제4 도전층(20b)이 손상되는 것을 방지할 수 있다.
유기 봉지층(420)을 잉크젯 방법으로 형성할 경우, 유기 재료의 잉크젯 토출 위치가 기판(100)의 단부 방향으로 치우칠 경우에는 제2 댐(120) 외측으로 유기층 재료가 오버플로우(overflow)될 수 있고, 유기 재료의 토출 위치가 표시 영역(DA) 방향으로 치우칠 경우에는 비표시 영역(NDA)에 충진 된 유기 재료의 부족으로 제1 및 제2 무기 봉지층(410, 430)에 크랙이 발생할 수 있다. 따라서, 유기 재료가 타겟 지점에 정확하게 토출되고 안착되는지 여부를 모니터링하고 조절할 필요가 있다.
본 실시예에서, 터치 연결배선(710)의 하부를 유기 봉지층(420)으로 충분히 충진할 수 있도록, 터치 연결배선(710)의 끝단(E0)과 제3 댐(120) 사이에 유기 재료의 타겟 지점을 설정하고, 터치 연결배선(710)의 끝단(E0)과 제3 댐(120) 사이에 유기 재료의 탄착 지점을 모니터링하는 모니터링 뱅크(140)를 형성한다.
모니터링 뱅크(140)는 제2 평탄화막(111)과 동일한 재료로 형성되고 소정 두께(D4)를 갖는 제1층(111d)과, 유기 절연막(113)과 동일한 재료로 형성된 제2 층(113d)로 형성되기 때문에, 모니터링 뱅크(140)의 높이(H4)는 터치 연결배선(710)의 끝단(E0)과 모니터링 뱅크(140) 사이에 형성된 유기 절연층(113)의 높이(H0)보다 높게 형성된다. 즉, 모니터링 뱅크(140)의 상면과 주변 영역 사이에 단차가 형성된다.
예를 들어, 모니터링 뱅크(140) 근처에 잉크젯으로 토출된 유기 재료가 없는 경우, 모니터링 뱅크(140)와 주변 영역 사이의 단차에 의해 모니터링 뱅크(140)의 경계가 선명하게 관찰되는 반면, 모니터링 뱅크(140) 근처에 잉크젯으로 토출된 유기 재료가 탄착 된 경우에는 모니터링 뱅크(140)의 경계가 약간 흐릿하게 관찰되며, 유기 재료가 모니터링 뱅크를 덮은 경우에는 모니터링 뱅크(140)의 경계가 더욱 흐릿하게 관찰되기 때문에, 모니터링 뱅크(140) 근처에서의 잉크젯으로 토출된 유기 재료의 탄착 지점을 확인할 수 있다.
한편, 모니터링 뱅크(140)의 전체 높이(H4)는 제1 내지 제3 댐(110, 120, 130)의 높이(H1, H2, H3)보다 낮게 형성하여 유기 봉지층(420)의 흐름을 가두는 제1 내지 제3 댐(110, 120, 130)의 역할을 방해하지 않도록 형성할 수 있다.
모니터링 뱅크(140)를 형성하는 제1 층(111d)의 두께(D4)는 제1 댐(110)을 형성하는 제1 층(111a)의 두께(D1)보다 얇게 형성할 수 있다. 예를 들면, 제2 평탄화막(111)을 하프톤 마스크를 이용하여 모니터링 뱅크(140)의 제1층(111d)과 제1 댐(110)의 제1 층(111a)의 두께를 다르게 형성할 수 있다.
도 4에 제3 댐(130)의 제1 층(111c) 및 제2 댐(120)의 제1 층(111b)의 두께를 도시하지는 않았지만, 제3 댐(130)의 제1 층(111c) 및 제2 댐(120)의 제1 층(111b)은 전술한 제1 댐(110)의 제1 층(111a)의 두께(D4)와 동일하게 형성할 수 있따.
본 실시예의 표시 장치(1)는 제2 전원 전압선(20)의 폭을 제1 전원 전압선(10)의 폭보다 더 넓게 형성하여 전압 강하를 방지할 수 있다.
제4 도전층(20b)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 및 이들의 합금 중 적어도 어느 하나를 포함하는 단일막 또는 다층막일 수 있다. 예를들어, 제4 도전층(20b)은 티타늄(Ti)을 포함하는 제1 층(20b1), 알루미늄(Al)을 포함하는 제2 층(20b2) 및 티타늄(Ti)을 포함하는 제3 층(20b3)으로 적층될 수 있다.
또한 본 실시예의 표시 장치(1)는 제4 도전층(20b)을 상면에 제1 내지 제3 댐(110, 120, 130) 및 모니터링 뱅크(140)가 모두 배치된 실시예를 도시하고 있지만, 본 발명은 여기에 한정되지 않는다.
도 5는 일 실시예에 따른 표시 장치(1')의 단면도로서, 도 3의 A-B를 따라 취한 단면도 및 도 1의 C-D을 따라 취한 단면도를 포함한다.
도 5의 표시 장치(1')는 도 4의 표시 장치(1)와 제2 전원 전압선(20)에 포함된 제4 도전층(20b)의 구조에 있어서 차이점이 있다.
도 5에 개시된 표시 장치(1')와 같이 제4 도전층(20b)의 상면에 적어도 하나 이상의 제1 개구(OP1)가 형성되고, 모니터링 뱅크(140) 및 제1 내지 제3 댐(110, 120, 130) 중 적어도 하나가 제4 도전층(20b)의 상면이 아닌 제1 평탄화막(109) 상에 직접 접촉하도록 배치될 수도 있다.
제4 도전층(20b)에 형성된 제1 개구(OP1)는 제1 평탄화막(109)에서 발생하는 유기 가스의 배출 통로 역할을 함으로써, 유기가스의 아웃개싱(out-gassing)에 의한 표시 장치(1')의 열화를 방지할 수 있다.
도 5의 실시예에서 모니터링 뱅크(140)의 높이(H4)는, 전술한 도 4의 실시예와 마찬가지로, 터치 연결배선(710)의 끝단(E0)과 모니터링 뱅크(140) 사이에 형성된 유기 절연층(113)의 높이(H0)보다 높게 형성되어, 모니터링 뱅크(140)의 상면과 주변 영역 사이에 단차가 형성되도록 할 수 있다.
도 5에서 모니터링 뱅크(140)를 형성하는 제1 층(111d)의 두께(D4)는, 전술한 도 4의 실시예와 마찬가지로 제1 댐(110)을 형성하는 제1 층(111a)의 두께(D1)보다 얇게 형성할 수 있다. 또한, 모니터링 뱅크(140)를 형성하는 제1 층(111d)의 두께(D4)는 제3 댐(130)을 형성하는 제1 층(111c)의 두께(D3) 및 제2 댐(120)을 형성하는 제1 층(111b)의 두께(D2)보다 얇게 형성할 수 있다.
도 6a 내지 도 6d은 도 1의 A1 영역을 개략적으로 확대한 평면도들로서, 본 실시예에 따른 모니터링 뱅크 및 제1 내지 제3 댐의 형상의 다양한 실시예들을 도시한 것이다.
도 6a를 참조하면, 각 댐의 최상층인 제3 댐의 제2 층(113c), 제1 댐의 제2 층(113a) 및 제2 댐의 제3 층(115b)이 스트라이프 형상으로 배치되고, 모니터링 뱅크(140)의 제1 층(111d)과 제2 층(113d)이 모두 스트라이프 형상으로 배치된 실시예를 도시한다.
도 6b를 참조하면, 각 댐의 최상층인 제3 댐의 제2 층(113c), 제1 댐의 제2 층(113a) 및 제2 댐의 제3 층(115b)이 스트라이프 형상으로 배치되고, 모니터링 뱅크(140)의 제1 층(111d)은 서로 분리된 아일랜드 형상으로 배치되고, 제2 층(113d)은 스트라이프 형상으로 배치된 실시예를 도시한다.
도 6c를 참조하면, 각 댐의 최상층인 제3 댐의 제2 층(113c), 제1 댐의 제2 층(113a) 및 제2 댐의 제3 층(115b)이 스트라이프 형상으로 배치되고, 모니터링 뱅크(140)의 제1 층(111d)은 스트라이프 형상으로 배치되고, 제2 층(113d)가 서로 분리된 아일랜드 형상으로 배치된 실시예를 도시한다.
도 6d를 참조하면, 제1 댐의 최상층인 제2 층(113a), 및 제2 댐의 최상층인 제3 층(115b)는 스트라이프 형상으로 배치되고, 제3 댐의 경우 제1층(111c)은 스트라이프 형상으로 배치되고 제2 층(113c)은 서로 분리된 아일랜드 형상으로 배치되며, 모니터링 뱅크(140)는 도 6a와 마찬가지로 최상층인 제2층(113d)이 스트라이프 형상으로 배치된 실시예를 도시한 것이다.
도 7은 일 실시예에 따른 표시 장치(2)를 개략적으로 나타낸 사시도이고, 도 8은 일 실시예에 따른 표시 장치(2)를 개략적으로 나타낸 평면도이고, 도 9는 일 실시예에 따른 표시 장치(3)의 단면도로서, 도 3의 A-B를 따라 취한 단면도 및 도 8의 E-F을 따라 취한 단면도를 포함한다.
이하에서는 전술한 표시 장치(1)와의 차이점을 중심으로 본 실시예에 따른 표시 장치(2)에 대해 설명한다.
도 7 내지 도 9를 참조하면, 본 실시예에 따른 표시 장치(2)는 기판(100) 상에 배치된 표시 영역(DA)과, 표시 영역 외곽에 배치된 비표시 영역(NAD)을 포함한다. 본 실시예에서 비표시 영역(NDA)은 벤딩축(BAX)을 중심으로 벤딩된 벤딩 영역(BA)을 포함할 수 있다.
벤딩 영역(BA)는 벤딩 후에 곡률 반경을 가지고 있는 영역을 의미할 수 있다. 제1 영역(1A)은 벤딩 영역(BA) 내측의 표시 영역(DA)과 비표시 영역(NDA)을 나타내고, 제2 영역은 벤딩 영역(BA) 외측의 비표시 영역(NDA)을 나타낸다.
본 실시예에서 도 3의 A-B를 따라 취한 단면은 전술한 표시 장치(1)와 동일하다. 또한 비표시 영역(NDA)에 배치된 제1 내지 제3 댐(110, 120, 130)의 배치 및 모니터링 뱅크(140)의 배치도 전술한 표시 장치(1)와 동일하다. 즉, 모니터링 뱅크(140)의 높이(H4)는 터치 연결배선(710)의 끝단(E0)과 모니터링 뱅크(140) 사이에 형성된 유기 절연층(113)의 높이(H0)보다 높게 형성될 수 있다. 즉, 모니터링 뱅크(140)의 상면과 주변 영역 사이에 단차를 형성하여, 모니터링 뱅크(140) 근처에서의 잉크젯으로 토출된 유기 재료의 탄착 지점을 모니터링할 수 있다. 또한, 모니터링 뱅크(140)의 높이(H4)를 제1 내지 제3 댐(110, 120, 130)의 높이(H1, H2, H3)보다 낮게 형성하여, 유기 봉지층(420)의 흐름을 가두는 제1 내지 제3 댐(110, 120, 130)의 역할을 방해하지 않도록 형성할 수 있다.
다만, 본 실시예의 표시 장치(2)는 벤딩 영역(BA)을 더 포함하며, 벤딩 영역(BA)에는 버퍼층(101), 게이트 절연층(103) 및 층간 절연층(107)과 같은 무기 절연층이 제거된 제2 개구(OP2)가 형성되어 있다. 벤딩 영역(BA)에서 버퍼층(101), 게이트 절연층(103) 및 층간 절연층(107)과 같은 무기 절연층을 제거함으로써 벤딩 스트레스로 인한 무기 절연층의 크랙을 방지할 수 있다.
벤딩 영역(BA)에 형성된 제2 개구(OP2)에 완충 뱅크(150)가 형성될 수 있다. 완충 뱅크(150)는 제1 평탄화막(109)과 동일한 재료로 형성된 제1 층(109e), 제2 평탄화막(111)과 동일한 재료로 형성된 제2 층(111e), 유기 절연막(113)과 동일한 재료로 형성된 제3 층(113e), 및 스페이서(115)와 동일한 재료로 형성된 제4 층(115e)을 포함할 수 있다. 제2 개구(OP2)에서 전술한 무기 절연층들이 제거되므로, 제2 개구(OP2)에서 완충 뱅크(150)의 제1 층(109e)은 기판(100)의 상면과 직접 접촉할 수 있다.
유기 봉지층(420)은 제1 무기 봉지층(410)과 제2 무기 봉지층(430) 사이에 형성하며, 표시 영역(DA)과 표시 영역(DA) 주변부의 구조를 평탄화시킬 수 있다. 본 실시예에서, 제1 무기 봉지층(410)과 제2 무기 봉지층(430)은 제1 댐 내지 제3 댐(110, 120, 130)을 지나, 완충 뱅크(150)까지 연장되도록 형성할 수 있다. 즉 제1 무기 봉지층(410)과 제2 무기 봉지층(430)의 끝단(E1)을 최외각 댐인 제2 댐(120)의 외측에서 더 연장하여, 수분 및 산소의 침투를 더 효과적으로 방지할 수 있다. 그러나, 이 경우에도 제1 무기 봉지층(410)과 제2 무기 봉지층(430)의 끝단(E1)이 벤딩 영역(BA)을 넘어가지 않도록 하여, 벤딩 스트레스로 인한 제1 무기 봉지층(410)과 제2 무기 봉지층(430)의 크랙 발생을 방지할 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10: 제1 전원 전압선 20: 제2 전원 전압선
10a: 제1 도전층 10b: 제2 도전층
20a: 제3 도전층 20b: 제4 도전층
100: 기판 101: 버퍼층
103: 게이트 절연층 107: 층간절연층
109: 제1 평탄화막 111: 제2 평탄화막
113: 유기 절연층 115: 스페이서
110: 제1 댐 120: 제2 댐
130: 제3 댐 140: 모니터링 뱅크
150: 완충 뱅크 310: 화소 전극
320: 중간층 330: 대향 전극
400: 박막 봉지층 410: 제1 무기 봉지층
420: 유기 봉지층 430: 제2 무기 봉지층
700: 터치 스크린층 710: 터치 연결배선
DA: 표시 영역 NDA: 비표시 영역
BA: 벤딩 영역 P: 화소
OLED: 유기 발광 소자 T1: 구동 박막트랜지스터
SPL: 스파이더 배선

Claims (21)

  1. 복수의 화소를 포함하는 표시 영역;
    상기 표시 영역 외곽에 위치하는 비표시 영역;
    상기 표시 영역 및 상기 비표시 영역에 위치하는 제1 평탄화막;
    상기 제1 평탄화막 상에 위치하는 제2 평탄화막;
    상기 제2 평탄화막 상에 위치하는 유기 절연막;
    상기 제1 평탄화막 상에 위치하고, 상기 제2 평탄화막 및 상기 유기 절연막을 포함하며, 상기 표시 영역을 둘러싸는 제1 댐;
    상기 제1 댐 외곽에 위치하고, 상기 제2 평탄화막 및 상기 유기 절연막을 포함하며, 상기 제1 댐을 둘러싸는 제2 댐;
    상기 표시 영역과 상기 제1 댐 사이에 위치하고, 상기 제2 평탄화막 및 상기 유기 절연막을 포함하는 모니터링 뱅크;를 포함하고,
    상기 모니터링 뱅크에 포함된 제2 평탄화막의 두께는 상기 제1 댐에 포함된 제2 평탄화막의 두께보다 작은, 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 평탄화막 상면으로부터 상기 모니터링 뱅크 상면까지의 높이는, 상기 제1 평탄화막 상면으로부터 상기 제1 댐 상면까지의 높이보다 낮은, 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 댐 및 상기 모니터링 뱅크 사이에 위치하고, 상기 제2 평탄화막 및 상기 유기 절연막을 포함하는 제3 댐을 더 포함하는, 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 평탄화막 상면으로부터 상기 모니터링 뱅크 상면까지의 높이는, 상기 제1 평탄화막 상면으로부터 상기 제3 댐의 상면까지의 높이보다 낮은, 표시 장치.
  5. 제1 항에 있어서,
    제1 무기 봉지층과, 상기 제1 무기 봉지층 상에 위치하는 유기 봉지층과, 상기 유기 봉지층 상에 위치하는 제2 무기 봉지층을 포함하는 박막 봉지층;을 더 포함하고,
    상기 유기 봉지층은 상기 표시 영역을 커버하며, 상기 상기 제2 댐 내측에 위치하고,
    상기 제1 무기 봉지층 및 상기 제2 무기 봉지층은 상기 제2 댐 외측으로 연장되는, 표시 장치.
  6. 제5 항에 있어서,
    상기 표시 영역에 대응하는 상기 박막 봉지층 상에 위치하는 터치 스크린층; 및
    상기 터치 스크린층과 전기적으로 연결되며, 상기 비표시 영역으로 연장된 터치 연결배선;을 더 포함하고,
    상기 터치 연결배선의 단부는 상기 모니터링 뱅크보다 표시 영역에 더 가깝게 위치하는, 표시 장치.
  7. 제1 항에 있어서,
    상기 표시 영역의 일변에 대응되도록 상기 비표시 영역에서 위치하고, 제1 도전층과, 상기 제1 도전층 상에 위치하는 제2 도전층을 포함하는 제1 전원 전압선; 및
    상기 제1 전원 전압선과 이격되어 상기 비표시 영역에 위치하고, 제3 도전층과, 상기 제3 도전층 상에 위치하는 제4 도전층을 포함하는 제2 전원 전압선;을 더 포함하는, 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 댐, 상기 제2 댐은 및 상기 모니터링 뱅크는, 상기 제2 전원 전압선과 중첩되도록 위치하는, 표시 장치.
  9. 제7 항에 있어서,
    상기 제2 댐은 상기 제4 도전층의 단부를 클래딩하는, 표시 장치.
  10. 제7 항에 있어서,
    상기 제1 도전층과 상기 제2 도전층 사이에 상기 제1 평탄화막이 위치하고, 상기 제1 평탄화막에 형성된 제1 비아홀을 통해 상기 제3 도전층과 상기 제4 도전층이 접속하는, 표시 장치.
  11. 제7 항에 있어서,
    상기 제3 도전층과 상기 제4 도전층 사이에 상기 제1 평탄화막이 위치하고, 상기 제1 평탄화막에 형성된 제2 비아홀을 통해 상기 제3 도전층과 상기 제4 도전층이 접속하는, 표시 장치.
  12. 제7 항에 있어서,
    상기 제3 도전층의 재료와 상기 제1 도전층의 재료는 동일하고, 상기 제4 도전층의 재료와 상기 제2 도전층의 재료가 동일한, 표시 장치.
  13. 제7 항에 있어서,
    상기 제2 전원 전압선의 폭은 상기 제1 전원 전압선의 폭보다 넓은, 표시 장치.
  14. 제7 항에 있어서,
    상기 제4 도전층은 상기 제1 평탄화막의 상면을 노출시키는 개구를 포함하는, 표시 장치.
  15. 제1 항에 있어서,
    상기 모니터링 뱅크에 포함된 제2 평탄화막은, 평면도상에서 스트라이프 형상을 갖는, 표시 장치.
  16. 제1 항에 있어서,
    상기 모니터링 뱅크에 포함된 제2 평탄화막은, 평면도상에서 서로 분리된 복수의 아일랜드 형상을 갖는, 표시 장치.
  17. 기판;
    상기 기판 상에 위치하고, 복수의 화소를 포함하는 표시 영역;
    상기 표시 영역 외곽에 위치하며 벤딩 영역을 포함하는 비표시 영역;
    상기 표시 영역을 둘러싸는 제1 댐;
    상기 제1 댐 외곽에 위치하고, 상기 제1 댐을 둘러싸는 제2 댐;
    상기 표시 영역과 상기 제2 댐 사이에 위치하는 모니터링 뱅크;
    상기 모니터링 뱅크 외곽에 위치하고, 상기 벤딩 영역에서 상기 기판에 형성된 개구를 커버하는 완충 뱅크;
    상기 표시영역과 상기 비표시 영역의 일부를 커버하는 박막 봉지층;
    상기 박막 봉지층 상에 위치하는 터치 스크린층; 및
    상기 터치 스크린층에 연결되어 상기 비표시 영역으로 연장되는 터치 연결배선; 을 포함하고,
    상기 터치 연결배선의 단부는 상기 모니터링 뱅크보다 상기 표시 영역에 더 가깝게 위치하는, 가요성 표시 장치.
  18. 제17 항에 있어서,
    상기 모니터링 뱅크의 높이는 상기 제1 댐의 높이보다 낮은, 가요성 표시 장치.
  19. 제17 항에 있어서,
    상기 벤딩 영역에서, 상기 완충 뱅크에 포함된 유기 절연막은 상기 개구에서 상기 기판과 직접 접촉하는, 가요성 표시 장치.
  20. 제17 항에 있어서,
    상기 박막 봉지층은 제1 무기 봉지층과, 상기 제1 무기 봉지층 상에 위치하는 유기 봉지층과, 상기 유기 봉지층 상에 위치하는 제2 무기 봉지층을 포함하는 박막 봉지층;을 더 포함하고,
    상기 유기 봉지층은 상기 제2 댐 내측에 위치하고,
    상기 제1 무기 봉지층 및 상기 제2 무기 봉지층은 상기 제2 댐 외곽으로 연장되어 상기 완충 뱅크의 일부를 커버하는, 가요성 표시 장치.
  21. 제20 항에 있어서,
    상기 제1 무기 봉지층 및 상기 제2 무기 봉지층의 끝단은 상기 개구보다 표시 영역에 가깝게 위치하는, 가요성 표시 장치.
KR1020200021772A 2020-02-21 2020-02-21 표시 장치 및 가요성 표시 장치 KR20210107218A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200021772A KR20210107218A (ko) 2020-02-21 2020-02-21 표시 장치 및 가요성 표시 장치
US17/129,169 US11758772B2 (en) 2020-02-21 2020-12-21 Display apparatus including dams and monitoring bank
CN202110199582.0A CN113299694A (zh) 2020-02-21 2021-02-22 显示设备和柔性显示设备
US18/310,996 US20230269973A1 (en) 2020-02-21 2023-05-02 Display apparatus and flexible display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200021772A KR20210107218A (ko) 2020-02-21 2020-02-21 표시 장치 및 가요성 표시 장치

Publications (1)

Publication Number Publication Date
KR20210107218A true KR20210107218A (ko) 2021-09-01

Family

ID=77319036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200021772A KR20210107218A (ko) 2020-02-21 2020-02-21 표시 장치 및 가요성 표시 장치

Country Status (3)

Country Link
US (2) US11758772B2 (ko)
KR (1) KR20210107218A (ko)
CN (1) CN113299694A (ko)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150025994A (ko) 2013-08-30 2015-03-11 엘지디스플레이 주식회사 Oled 표시 장치 및 그의 제조 방법
EP3671883A1 (en) 2014-06-25 2020-06-24 LG Display Co., Ltd. Organic light emitting display apparatus
KR102454664B1 (ko) 2014-06-25 2022-10-14 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102462424B1 (ko) 2014-12-30 2022-11-03 삼성디스플레이 주식회사 표시 장치
KR102073270B1 (ko) 2017-08-24 2020-03-02 장연 Oled 봉지재, 그 제조방법 및 oled 봉지방법
KR102481863B1 (ko) 2017-09-15 2022-12-26 엘지디스플레이 주식회사 표시 장치
KR102134268B1 (ko) 2017-11-08 2020-07-15 삼성에스디아이 주식회사 모노머, 중합체, 유기막 조성물 및 패턴 형성 방법
KR20200028567A (ko) * 2018-09-06 2020-03-17 삼성디스플레이 주식회사 표시 장치
KR20200071194A (ko) * 2018-12-10 2020-06-19 삼성디스플레이 주식회사 표시 장치
KR20200081628A (ko) * 2018-12-27 2020-07-08 삼성디스플레이 주식회사 디스플레이 장치
KR102642351B1 (ko) * 2018-12-31 2024-02-28 엘지디스플레이 주식회사 전계 발광 표시 장치
KR20200137071A (ko) * 2019-05-28 2020-12-09 삼성디스플레이 주식회사 표시 장치
KR20200145954A (ko) * 2019-06-21 2020-12-31 삼성디스플레이 주식회사 표시 장치
KR20210017297A (ko) * 2019-08-07 2021-02-17 삼성디스플레이 주식회사 디스플레이 장치
KR20210028789A (ko) * 2019-09-04 2021-03-15 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20210072198A (ko) * 2019-12-06 2021-06-17 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20230269973A1 (en) 2023-08-24
US11758772B2 (en) 2023-09-12
US20210265436A1 (en) 2021-08-26
CN113299694A (zh) 2021-08-24

Similar Documents

Publication Publication Date Title
US11088232B2 (en) Display device
US10777771B2 (en) Display apparatus
US11282900B2 (en) Display device with dummy pixels in a non-display area
US11476442B2 (en) Display apparatus
US20150041791A1 (en) Organic light emitting diode display
US20230031679A1 (en) Display apparatus
US20210343811A1 (en) Display apparatus and method of manufacturing the same
KR20210052650A (ko) 유기발광표시장치
KR20210072198A (ko) 표시 장치
US20230225164A1 (en) Display panel and display apparatus including the same
KR20210102559A (ko) 표시 장치 및 그 제조 방법
US11991897B2 (en) Display apparatus with spaced shielding wall portions within display area and peripheral area
US11495650B2 (en) Display apparatus
KR20210107218A (ko) 표시 장치 및 가요성 표시 장치
CN113130591A (zh) 显示面板
US20240065081A1 (en) Display apparatus and method of providing the same
US20240008328A1 (en) Display apparatus
KR20220125900A (ko) 표시 장치
KR20220106261A (ko) 표시 장치 및 그 제조 방법
KR20220099601A (ko) 표시 장치 및 그 제조 방법
KR20220004857A (ko) 표시 장치
KR20200003953A (ko) 디스플레이 장치 및 그 제조방법