KR20210102559A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20210102559A
KR20210102559A KR1020200016638A KR20200016638A KR20210102559A KR 20210102559 A KR20210102559 A KR 20210102559A KR 1020200016638 A KR1020200016638 A KR 1020200016638A KR 20200016638 A KR20200016638 A KR 20200016638A KR 20210102559 A KR20210102559 A KR 20210102559A
Authority
KR
South Korea
Prior art keywords
layer
substrate
area
disposed
lower metal
Prior art date
Application number
KR1020200016638A
Other languages
English (en)
Inventor
유춘기
김형학
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200016638A priority Critical patent/KR20210102559A/ko
Priority to US16/997,070 priority patent/US11329119B2/en
Priority to CN202011145532.6A priority patent/CN113257856A/zh
Publication of KR20210102559A publication Critical patent/KR20210102559A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/128—Active-matrix OLED [AMOLED] displays comprising two independent displays, e.g. for emitting information from two major sides of the display
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H01L51/5284—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H01L27/3244—
    • H01L51/0021—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 메인표시영역과, 투과영역을 구비한 컴포넌트영역, 및 상기 메인표시영역의 외곽의 주변영역을 포함하는 표시 장치에 있어서, 기판; 상기 메인표시영역에 대응되도록 상기 기판의 일면 상에 배치되는, 메인 표시요소들과 상기 메인 표시요소들과 각각 연결되는, 메인 화소회로들; 상기 컴포넌트영역에 대응되도록 상기 기판의 상기 일면 상에 배치되는, 보조 표시요소들과 상기 보조 표시요소들과 각각 연결되는, 보조 화소회로들; 상기 컴포넌트영역에서 상기 기판과 상기 보조 화소회로들 사이에 배치되는, 하부금속층; 및 상기 컴포넌트영역에서 상기 하부금속층과 중첩되도록 상기 기판의 상기 일면과 반대되는 타면 상에 배치되는, 반사방지층;을 구비하는 표시 장치가 제공된다.

Description

표시 장치 및 그 제조 방법{Display apparatus and manufacturing the same}
본 발명은 표시 장치 및 그 제조 방법에 관한 것으로서, 더 상세하게는 제품의 신뢰성이 향상된 표시 장치 및 그 제조 방법에 관한 것이다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 장치가 다양하게 활용됨에 따라 표시 장치의 형태를 설계하는데 다양한 방법이 있을 수 있고, 또한 표시 장치에 접목 또는 연계할 수 있는 기능이 증가하고 있다.
본 발명의 실시예들은 전자요소인 컴포넌트가 배치되는 영역에서도 이미지를 디스플레이 할 수 있도록 표시영역이 확장된 표시 장치 및 그 제조 방법을 제공하고자 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 메인표시영역과, 투과영역을 구비한 컴포넌트영역, 및 상기 메인표시영역의 외곽의 주변영역을 포함하는 표시 장치에 있어서, 기판; 상기 메인표시영역에 대응되도록 상기 기판의 일면 상에 배치되는, 메인 표시요소들과 상기 메인 표시요소들과 각각 연결되는, 메인 화소회로들; 상기 컴포넌트영역에 대응되도록 상기 기판의 상기 일면 상에 배치되는, 보조 표시요소들과 상기 보조 표시요소들과 각각 연결되는, 보조 화소회로들; 상기 컴포넌트영역에서 상기 기판과 상기 보조 화소회로들 사이에 배치되는, 하부금속층; 및 상기 컴포넌트영역에서 상기 하부금속층과 중첩되도록 상기 기판의 상기 일면과 반대되는 타면 상에 배치되는, 반사방지층;을 구비하는, 표시 장치가 제공된다.
본 실시예에 있어서, 상기 반사방지층은 상기 기판의 상기 타면에 직접 배치될 수 있다.
본 실시예에 있어서, 상기 반사방지층은 상기 기판의 상기 타면으로부터 제1 두께를 가지고, 상기 제1 두께는 1 ㎛ 내지 3 ㎛일 수 있다.
본 실시예에 있어서, 상기 반사방지층은 포지티브 감광성 물질을 포함할 수 있다.
본 실시예에 있어서, 상기 반사방지층은 차광 물질을 포함할 수 있다.
본 실시예에 있어서, 상기 하부금속층은 상기 투과영역에 대응되는 제1 홀을 구비할 수 있다.
본 실시예에 있어서, 상기 반사방지층은 상기 투과영역에 대응되는 제2 홀을 구비할 수 있다.
본 실시예에 있어서, 상기 제1 홀과 상기 제2 홀은 상기 기판을 사이에 두고 중첩될 수 있다.
본 실시예에 있어서, 상기 기판의 상기 일면 상에 배치되는 봉지기판을 더 포함할 수 있다.
본 실시예에 있어서, 상기 컴포넌트영역에 대응되도록 상기 기판의 상기 타면 상에 배치되는, 컴포넌트를 더 포함하고, 상기 컴포넌트는 촬상소자 또는 센서를 포함할 수 있다.
본 실시예에 있어서, 상기 메인표시영역에 대응되도록 상기 기판의 상기 타면 상에 배치되는 보호 부재를 더 포함할 수 있다.
본 발명의 다른 관점에 따르면, 메인표시영역과, 투과영역을 구비한 컴포넌트영역, 및 상기 메인표시영역의 외곽의 주변영역을 포함하는 표시 장치의 제조 방법에 있어서, 상기 컴포넌트영역에 대응되도록 기판의 일면 상에 하부금속층을 형성하는 단계; 상기 기판의 상기 일면 상에 봉지기판을 형성하는 단계; 상기 컴포넌트영역에 대응되도록 상기 기판의 상기 일면과 반대되는 타면 상에 유색물질층을 형성하는 단계; 상기 하부금속층이 배치된 상기 기판의 상기 일면 상에 빛을 조사하여 상기 유색물질층의 일 부분을 노광하는 단계; 및 상기 노광된 유색물질층을 현상하여 반사방지층을 형성하는 단계;를 포함하는, 표시 장치의 제조 방법이 제공된다.
본 실시예에 있어서, 상기 유색물질층을 형성하는 단계에 있어서, 상기 유색물질층은 상기 기판의 상기 타면에 직접 형성될 수 있다.
본 실시예에 있어서, 상기 유색물질층을 형성하는 단계에 있어서, 상기 유색물질층은 포지티브 감광성 물질을 포함할 수 있다.
본 실시예에 있어서, 상기 유색물질층의 일 부분을 노광하는 단계에 있어서, 상기 유색물질층은 상기 하부금속층을 마스크로 이용하여 노광될 수 있다.
본 실시예에 있어서, 상기 반사방지층은 상기 하부금속층과 중첩되도록 형성될 수 있다.
본 실시예에 있어서, 상기 반사방지층은 상기 기판의 상기 타면으로부터 제1 두께를 가지고, 상기 제1 두께는 1 ㎛ 내지 3 ㎛일 수 있다.
본 실시예에 있어서, 상기 하부금속층은 상기 투과영역에 대응되는 제1 홀을 구비하고, 상기 반사방지층은 상기 투과영역에 대응되는 제2 홀을 구비하며, 상기 제1 홀과 상기 제2 홀은 상기 기판을 사이에 두고 중첩될 수 있다.
본 실시예에 있어서, 상기 하부금속층을 형성하는 단계와 상기 봉지기판을 형성하는 단계 사이에, 상기 메인표시영역에 대응되도록 상기 기판의 상기 일면 상에 메인 박막트랜지스터와 메인 표시요소 및 상기 컴포넌트영역에 대응되도록 상기 하부금속층 상에 보조 박막트랜지스터와 보조 표시요소를 형성하는 단계를 더 포함할 수 있다.
본 실시예에 있어서, 상기 반사방지층을 형성하는 단계 이후에, 상기 메인표시영역에 대응되도록 상기 기판의 상기 타면 상에 보호 부재를 형성하는 단계를 더 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 기판의 일면 상에 배치된 하부금속층을 반사막으로 이용하여 추가적인 마스크 없이 상기 기판의 상기 일면과 반대되는 타면 상에 반사방지층을 패터닝함으로써, 플레어(Flare) 현상이 발생하는 것을 개선할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정된 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 평면도이다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 표시 장치에 포함될 수 있는 화소의 등가회로도들이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 단면도이다.
도 7 내지 도 13은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 개략적으로 나타낸 단면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예를 들어, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
본 명세서에서 "A 및/또는 B"는 A이거나, B이거나, A와 B인 경우를 나타낸다. 또한, 본 명세서에서 "A 및 B 중 적어도 어느 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 배선이 "제1 방향 또는 제2 방향으로 연장된다"는 의미는 직선 형상으로 연장되는 것뿐 아니라, 제1 방향 또는 제2 방향을 따라 지그재그 또는 곡선으로 연장되는 것도 포함한다.
이하의 실시예들에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다. 이하의 실시예들에서, "중첩"이라 할 때, 이는 "평면상" 및 "단면상" 중첩을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 사시도이다.
도 1을 참조하면, 표시 장치(1)는 표시영역(DA)과 표시영역(DA) 외측의 주변영역(DPA)을 포함한다. 표시영역(DA)은 컴포넌트영역(CA)과, 컴포넌트영역(CA)을 적어도 부분적으로 둘러싸는 메인표시영역(MDA)을 포함한다. 즉, 컴포넌트영역(CA)과 메인표시영역(MDA) 각각은 개별적으로 또는 함께 이미지를 디스플레이 할 수 있다. 주변영역(DPA)은 표시요소들이 배치되지 않은 일종의 비표시영역일 수 있다. 표시영역(DA)은 주변영역(DPA)에 의해 전체적으로 둘러싸일 수 있다.
도 1은 메인표시영역(MDA) 내에 하나의 컴포넌트영역(CA)이 위치하는 것을 도시한다. 다른 실시예로, 표시 장치(1)는 2개 이상의 컴포넌트영역(CA)을 가질 수 있고, 복수 개의 컴포넌트영역(CA)들의 형상 및 크기는 서로 상이할 수 있다. 표시 장치(1)의 상면에 대략 수직인 방향에서 보았을 시, 컴포넌트영역(CA)의 형상은 원형, 타원형, 사각형 등의 다각형, 별 형상 또는 다이아몬드 형상 등 다양한 형상을 가질 수 있다. 그리고 도 1에서는 표시 장치(1)의 상면에 대략 수직인 방향에서 보았을 시 대략 사각형 형상을 갖는 메인표시영역(MDA)의 (+y 방향) 상측 중앙에 컴포넌트영역(CA)이 배치된 것으로 도시하고 있으나, 컴포넌트영역(CA)은 사각형인 메인표시영역(MDA)의 일측, 예컨대 우상측 또는 좌상측에 배치될 수도 있다.
표시 장치(1)는 메인표시영역(MDA)에 배치된 복수 개의 메인 부화소(Pm)들과 컴포넌트영역(CA)에 배치된 복수 개의 보조 부화소(Pa)들을 이용하여 이미지를 제공할 수 있다.
컴포넌트영역(CA)에는 도 2를 참조하여 후술하는 것과 같이, 컴포넌트영역(CA)에 대응되도록 기판(100)의 하부에 전자요소인 컴포넌트(40)가 배치될 수 있다. 컴포넌트(40)는 적외선 또는 가시광선 등을 이용하는 카메라로서, 촬상소자를 구비할 수도 있다. 또는 컴포넌트(40)는 태양전지, 플래시(flash), 조도 센서, 근접 센서, 홍채 센서일 수 있다. 또는 컴포넌트(40)는 음향을 수신하는 기능을 가질 수도 있다. 이러한 컴포넌트(40)의 기능이 제한되는 것을 최소화하기 위해, 컴포넌트영역(CA)은 컴포넌트(40)로부터 외부로 출력되거나 외부로부터 컴포넌트(40)를 향해 진행하는 빛 또는/및 음향 등이 투과할 수 있는 투과영역(TA)을 포함할 수 있다. 본 발명의 일 실시예에 따른 표시 장치의 경우, 컴포넌트영역(CA)을 통해 광이 투과하도록 할 시, 광 투과율은 약 10% 이상, 보다 바람직하게 40% 이상이거나, 25% 이상이거나 50% 이상이거나, 85% 이상이거나, 90% 이상일 수 있다.
컴포넌트영역(CA)에는 복수 개의 보조 부화소(Pa)들이 배치될 수 있다. 복수 개의 보조 부화소(Pa)들은 빛을 방출하여, 소정의 이미지를 제공할 수 있다. 컴포넌트영역(CA)에서 디스플레이 되는 이미지는 보조 이미지로, 메인표시영역(MDA)에서 디스플레이 되는 이미지에 비해서 해상도가 낮을 수 있다. 즉, 컴포넌트영역(CA)은 빛 및 음향이 투과할 수 있는 투과영역(TA)을 구비하며, 투과영역(TA) 상에 부화소가 배치되지 않는 경우, 단위 면적 당 배치될 수 있는 보조 부화소(Pa)들의 수가 메인표시영역(MDA)에 단위 면적 당 배치되는 메인 부화소(Pm)들의 수에 비해 적을 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 단면도이다.
도 2를 참조하면, 표시 장치(1)는 표시 패널(10), 및 상기 표시 패널(10)과 중첩 배치된 컴포넌트(40)를 포함할 수 있다. 표시 패널(10) 상부에는 표시 패널(10)을 보호하는 커버 윈도우(미도시)가 더 배치될 수 있다.
표시 패널(10)은 컴포넌트(40)와 중첩되는 영역인 컴포넌트영역(CA), 및 메인 이미지가 디스플레이되는 메인표시영역(MDA)을 포함한다. 표시 패널(10)은 기판(100), 기판(100) 상의 표시층(DISL), 터치스크린층(TSL), 광학기능층(OFL) 및 기판(100) 하부에 배치된 보호 부재(PB)를 포함할 수 있다.
표시층(DISL)은 박막트랜지스터(TFT, TFT')를 포함하는 회로층(PCL), 표시요소인 발광 소자(light emitting element, ED, ED')를 포함하는 표시요소층, 및 밀봉기판과 같은 밀봉부재(ENCM)를 포함할 수 있다. 기판(100)과 표시층(DISL) 사이, 표시층(DISL) 내에는 절연층(IL, IL')이 배치될 수 있다.
기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(100)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
표시 패널(10)의 메인표시영역(MDA)에는 메인 박막트랜지스터(TFT), 및 이와 연결된 메인 발광 소자(ED)가 배치되어 메인 부화소(Pm)를 구현하며, 컴포넌트영역(CA)에는 보조 박막트랜지스터(TFT'), 및 이와 연결된 보조 발광 소자(ED')가 배치되어 보조 부화소(Pa)를 구현할 수 있다. 컴포넌트영역(CA) 중 보조 부화소(Pa)가 배치되는 영역을 보조표시영역이라 할 수 있다.
또한, 컴포넌트영역(CA)에는 표시요소가 배치되지 않는 투과영역(TA)이 배치될 수 있다. 투과영역(TA)은 컴포넌트영역(CA)에 대응되도록 배치된 컴포넌트(40)로부터 방출되는 빛/신호 나 컴포넌트(40)로 입사되는 빛/신호가 투과(transmission)되는 영역일 수 있다. 보조표시영역과 투과영역(TA)은 컴포넌트영역(CA)에서 교번적으로 배치될 수 있다.
컴포넌트영역(CA)에는 하부금속층(BML)이 배치될 수 있다. 하부금속층(BML)은 보조 박막트랜지스터(TFT')의 하부에 대응되도록 배치될 수 있다. 예컨대, 하부금속층(BML)은 보조 박막트랜지스터(TFT')와 기판(100) 사이에 배치될 수 있다. 이러한 하부금속층(BML)은 외부 광이 보조 박막트랜지스터(TFT')에 도달하는 것을 차단할 수 있다. 일부 실시예에서, 하부금속층(BML)에는 정전압 또는 신호가 인가되어, 정전기 방전에 의한 화소회로의 손상을 방지할 수 있다.
컴포넌트영역(CA)에는 반사방지층(200)이 배치될 수 있다. 반사방지층(200)은 하부금속층(BML)에 대응되도록 배치될 수 있다. 예컨대, 하부금속층(BML)과 반사방지층(200)은 기판(100)을 사이에 두고 중첩되도록 배치될 수 있다. 반사방지층(200)은 컴포넌트(40)에서 방출된 빛이 하부금속층(BML)에 반사되어 플레어(Flare) 현상이 발생하는 것을 방지할 수 있다.
표시요소층(EDL)은 밀봉부재(ENCM)로 커버될 수 있다. 예컨대, 밀봉부재(ENCM)는 봉지기판일 수 있다. 봉지기판은 표시요소층(EDL)을 사이에 두고 기판(100)과 마주보도록 배치될 수 있다. 봉지기판과 표시요소층(EDL) 사이에는 갭이 존재할 수 있다. 봉지기판은 유리를 포함할 수 있다. 기판(100)과 봉지기판 사이에는 프릿(frit) 등으로 이루어진 실런트가 배치되며, 실런트는 전술한 주변영역(DPA)에 배치될 수 있다. 주변영역(DPA)에 배치된 실런트는 표시영역(DA)을 둘러싸면서 측면을 통해 수분이 침투하는 것을 방지할 수 있다.
터치스크린층(TSL)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 터치스크린층(TSL)은 터치전극 및 터치전극과 연결된 터치 배선들을 포함할 수 있다. 터치스크린층(TSL)은 자기 정전 용량 방식 또는 상호 정전 용량 방식으로 외부 입력을 감지할 수 있다.
터치스크린층(TSL)은 밀봉부재(ENCM) 상에 배치될 수 있다. 또는, 터치스크린층(TSL)은 터치기판 상에 별도로 형성된 후 광학 투명 접착제(OCA)와 같은 점착층을 통해 밀봉부재(ENCM) 상에 결합될 수 있다. 일 실시예로서, 터치스크린층(TSL)은 밀봉부재(ENCM) 바로 위에 직접 형성될 수 있으며, 이 경우 점착층은 터치스크린층(TSL)과 밀봉부재(ENCM) 사이에 개재되지 않을 수 있다.
일부 실시예에서, 광학기능층(OFL)은 편광 필름일 수 있다. 광학기능층(OFL)은 컴포넌트영역(CA)에 대응되는 개구(OFL_OP)를 구비할 수 있다. 이에 따라, 컴포넌트영역(CA)의 투과영역(TA)의 광 투과율이 현저히 향상될 수 있다. 상기 개구(OFL_OP)에는 광투명수지(OCR, optically clear resin)와 같은 투명한 물질이 채워질 수 있다.
일부 실시예에서, 광학기능층(OFL)은 블랙매트릭스와 컬러필터들을 포함하는 필터 플레이트로 구비될 수 있다.
표시 패널(10) 상부에는 커버 윈도우(미도시)가 배치되어, 표시 패널(10)을 보호할 수 있다. 광학기능층(OFL)은 커버 윈도우에 광학 투명 접착제로 부착되거나, 터치스크린층(TSL)에 광학 투명 접착제로 부착될 수 있다.
보호 부재(PB)는 기판(100)의 하부에 부착되어, 기판(100)을 지지하고 보호하는 역할을 할 수 있다. 보호 부재(PB)는 컴포넌트영역(CA)에 대응되는 개구(PB_OP)를 구비할 수 있다. 보호 부재(PB)가 개구(PB_OP)를 구비함으로써, 컴포넌트영역(CA)의 광 투과율을 향상시킬 수 있다. 보호 부재(PB)는 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET) 또는 폴리이미드(polyimide, PI)를 포함하여 구비될 수 있다.
컴포넌트영역(CA)의 면적은 컴포넌트(40)가 배치되는 면적에 비해서 크게 구비될 수 있다. 이에 따라, 보호 부재(PB)에 구비된 개구(PB_OP)의 면적은 상기 컴포넌트영역(CA)의 면적과 일치하지 않을 수 있다.
또한, 컴포넌트영역(CA)에는 복수의 컴포넌트(40)가 배치될 수 있다. 상기 복수의 컴포넌트(40)는 서로 기능을 달리할 수 있다. 예컨대, 복수의 컴포넌트(40) 는 카메라(촬상소자), 태양전지, 플래시(flash), 근접 센서, 조도 센서, 홍채 센서 중 적어도 두 개를 포함할 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 평면도이다.
도 3을 참조하면, 표시 장치(1)를 이루는 각종 구성 요소들은 기판(100) 상에 배치된다. 기판(100)은 표시영역(DA), 및 표시영역(DA)을 둘러싸는 주변영역(PDA)을 포함한다. 표시영역(DA)은 메인 이미지가 디스플레이되는 메인표시영역(MDA)과, 투과영역(TA)을 가지며 보조 이미지가 디스플레이되는 컴포넌트영역(CA)을 포함한다. 보조 이미지는 메인 이미지와 함께 하나의 전체 이미지를 형성할 수도 있고, 보조 이미지는 메인 이미지로부터 독립된 이미지일 수도 있다.
메인표시영역(MDA)에는 복수의 메인 부화소(Pm)들이 배치된다. 메인 부화소(Pm)들은 각각 유기발광다이오드(OLED)와 같은 표시요소로 구현될 수 있다. 각 메인 부화소(Pm)는 예컨대 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다. 메인표시영역(MDA)은 밀봉부재로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다.
컴포넌트영역(CA)은 전술한 바와 같이 메인표시영역(MDA)의 일측에 위치거나, 표시영역(DA)의 내측에 배치되어 메인표시영역(MDA)에 의해 둘러싸일 수 있다. 컴포넌트영역(CA)에는 복수의 보조 부화소(Pa)들이 배치된다. 복수개의 보조 부화소(Pa)들은 각각 유기발광다이오드(OLED)와 같은 표시요소에 의해서 구현될 수 있다. 각 보조 부화소(Pa)는 예컨대, 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다. 컴포넌트영역(CA)은 밀봉부재로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다.
한편, 컴포넌트영역(CA)은 투과영역(TA)을 가질 수 있다. 투과영역(TA)은 복수개의 보조 부화소(Pa)들을 둘러싸도록 배치될 수 있다. 또는 투과영역(TA)은 복수개의 보조 부화소(Pa)들과 격자 형태로 배치될 수도 있다.
컴포넌트영역(CA)은 투과영역(TA)을 갖기에, 컴포넌트영역(CA)의 해상도는 메인표시영역(MDA)의 해상도보다 낮을 수 있다. 예컨대, 컴포넌트영역(CA)의 해상도는 메인표시영역(MDA)의 해상도의 약 1/2, 3/8, 1/3, 1/4, 2/9, 1/8, 1/9, 1/16 등일 수 있다. 예컨대 메인표시영역(MDA)의 해상도는 약 400ppi 이상이고, 컴포넌트영역(CA)의 해상도는 약 200ppi 또는 약 100ppi 일 수 있다.
부화소(Pm, Pa)들을 구동하는 화소회로들 각각은 주변영역(DPA)에 배치된 외곽회로들과 전기적으로 연결될 수 있다. 주변영역(DPA)에는 제1 스캔 구동회로(SDRV1), 제2 스캔 구동회로(SDRV2), 단자부(PAD), 구동전압 공급라인(11) 및 공통전압 공급라인(13)이 배치될 수 있다.
제1 스캔 구동회로(SDRV1)는 스캔선(SL)을 통해 부화소(Pm, Pa)들을 구동하는 화소회로들 각각에 스캔 신호를 인가할 수 있다. 제1 스캔 구동회로(SDRV1)는 발광제어선(EL)을 통해 각 화소회로에 발광제어신호를 인가할 수 있다. 제2 스캔 구동회로(SDRV2)는 메인표시영역(MDA)을 중심으로 제1 스캔 구동회로(SDRV1)의 반대편에 위치할 수 있으며, 제1 스캔 구동회로(SDRV1)와 대략 평행할 수 있다. 메인표시영역(MDA)의 메인 부화소(Pm)들의 화소회로 중 일부는 제1 스캔 구동회로(SDRV1)와 전기적으로 연결될 수 있고, 나머지는 제2 스캔 구동회로(SDRV2)에 전기적으로 연결될 수 있다. 컴포넌트영역(CA)의 보조 부화소(Pa)들의 화소회로 일부는 제1 스캔 구동회로(SDRV1)와 전기적으로 연결될 수 있고, 나머지는 제2 스캔 구동회로(SDRV2)에 전기적으로 연결될 수 있다. 제2 스캔 구동회로(SDRV2)는 생략될 수 있다.
단자부(PAD)는 기판(100)의 일측에 배치될 수 있다. 단자부(PAD)는 절연층에 의해 덮이지 않고 노출되어 표시 회로 보드(30)와 연결된다. 표시 회로 보드(30)에는 표시 구동부(32)가 배치될 수 있다.
표시 구동부(32)는 제1 스캔 구동회로(SDRV1)와 제2 스캔 구동회로(SDRV2)에 전달하는 제어 신호를 생성할 수 있다. 표시 구동부(32)는 데이터 신호를 생성하며, 생성된 데이터 신호는 팬아웃 배선(FW) 및 팬아웃 배선(FW)과 연결된 데이터선(DL)을 통해 부화소(Pm, Pa)들의 화소회로에 전달될 수 있다.
표시 구동부(32)는 구동전압 공급라인(11)에 구동전압(ELVDD)을 공급할 수 있고, 공통전압 공급라인(13)에 공통전압(ELVSS)을 공급할 수 있다. 구동전압(ELVDD)은 구동전압 공급라인(11)과 연결된 구동전압선(PL)을 통해 부화소(Pm, Pa)들의 화소회로에 인가되고, 공통전압(ELVSS)은 공통전압 공급라인(13)과 연결되어 표시요소의 대향전극에 인가될 수 있다.
구동전압 공급라인(11)은 메인표시영역(MDA)의 하측에서 x 방향으로 연장되어 구비될 수 있다. 공통전압 공급라인(13)은 루프 형상에서 일측이 개방된 형상을 가져, 메인표시영역(MDA)을 부분적으로 둘러쌀 수 있다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 표시 장치에 포함될 수 있는 화소의 등가회로도들이다.
도 4를 참조하면, 화소회로(PC)는 유기발광다이오드(OLED)와 연결되어 부화소들의 발광을 구현할 수 있다. 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔 신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 4에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다.
도 5를 참조하면, 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6), 제2초기화 박막트랜지스터(T7) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
도 5에서는, 각 화소회로(PC) 마다 신호선들(SL, SL-1, SL+1, EL, DL), 초기화전압선(VL), 및 구동전압선(PL)이 구비된 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 신호선들(SL, SL-1, SL+1, EL, DL) 중 적어도 어느 하나, 또는/및 초기화전압선(VL)은 이웃하는 화소회로들에서 공유될 수 있다.
구동 박막트랜지스터(T1)의 드레인전극은 발광제어 박막트랜지스터(T6)를 경유하여 발광 소자(ED)와 전기적으로 연결될 수 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 발광 소자(ED)에 구동 전류를 공급한다.
스위칭 박막트랜지스터(T2)의 게이트전극은 스캔선(SL)과 연결되고, 소스전극은 데이터선(DL)과 연결된다. 스위칭 박막트랜지스터(T2)의 드레인전극은 구동 박막트랜지스터(T1)의 소스전극과 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 구동전압선(PL)과 연결될 수 있다.
스위칭 박막트랜지스터(T2)는 스캔선(SL)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온 되어 데이터선(DL)으로 전달된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)의 소스전극으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 게이트전극은 스캔선(SL)에 연결될 수 있다. 보상 박막트랜지스터(T3)의 소스전극은 구동 박막트랜지스터(T1)의 드레인전극과 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 발광 소자(ED)의 화소전극과 연결될 수 있다. 보상 박막트랜지스터(T3)의 드레인전극은 스토리지 커패시터(Cst)의 어느 하나의 전극, 제1초기화 박막트랜지스터(T4)의 소스전극 및 구동 박막트랜지스터(T1)의 게이트전극과 함께 연결될 수 있다. 보상 박막트랜지스터(T3)는 스캔선(SL)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온(turn on)되어 구동 박막트랜지스터(T1)의 게이트전극과 드레인전극을 서로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결(diode-connection)시킨다.
제1초기화 박막트랜지스터(T4)의 게이트전극은 이전 스캔선(SL-1)과 연결될 수 있다. 제1초기화 박막트랜지스터(T4)의 드레인전극은 초기화전압선(VL)과 연결될 수 있다. 제1초기화 박막트랜지스터(T4)의 소스전극은 스토리지 커패시터(Cst)의 어느 하나의 전극, 보상 박막트랜지스터(T3)의 드레인전극 및 구동 박막트랜지스터(T1)의 게이트전극과 함께 연결될 수 있다. 제1초기화 박막트랜지스터(T4)는 이전 스캔선(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴 온 되어 초기화 전압(Vint)을 구동 박막트랜지스터(T1)의 게이트전극에 전달하여 구동 박막트랜지스터(T1)의 게이트전극의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
동작제어 박막트랜지스터(T5)의 게이트전극은 발광제어선(EL)과 연결될 수 있다. 동작제어 박막트랜지스터(T5)의 소스전극은 구동전압선(PL)과 연결될 수 있다. 동작제어 박막트랜지스터(T5)의 드레인전극은 구동 박막트랜지스터(T1)의 소스전극 및 스위칭 박막트랜지스터(T2)의 드레인전극과 연결되어 있다.
발광제어 박막트랜지스터(T6)의 게이트전극은 발광제어선(EL)과 연결될 수 있다. 발광제어 박막트랜지스터(T6)의 소스전극은 구동 박막트랜지스터(T1)의 드레인전극 및 보상 박막트랜지스터(T3)의 소스전극과 연결될 수 있다. 발광제어 박막트랜지스터(T6)의 드레인전극은 발광 소자(ED)의 화소전극과 전기적으로 연결될 수 있다. 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광제어선(EL)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴 온 되어 구동전압(ELVDD)이 발광 소자(ED)에 전달되며, 발광 소자(ED)에 구동 전류가 흐르게 된다.
제2초기화 박막트랜지스터(T7)의 게이트전극은 이후 스캔선(SL+1)에 연결될 수 있다. 제2초기화 박막트랜지스터(T7)의 소스전극은 발광 소자(ED)의 화소전극과 연결될 수 있다. 제2초기화 박막트랜지스터(T7)의 드레인전극은 초기화전압선(VL)과 연결될 수 있다. 제2초기화 박막트랜지스터(T7)는 이후 스캔선(SL+1)을 통해 전달받은 이후 스캔신호(Sn+1)에 따라 턴 온 되어 발광 소자(ED)의 화소전극을 초기화시킬 수 있다.
도 5에서는, 제1초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)가 각각 이전 스캔선(SL-1) 및 이후 스캔선(SL+1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 제1초기화 박막트랜지스터(T4) 및 제2초기화 박막트랜지스터(T7)는 모두 이전 스캔선(SLn-1)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동할 수 있다.
스토리지 커패시터(Cst)의 다른 하나의 전극은 구동전압선(PL)과 연결될 수 있다. 스토리지 커패시터(Cst)의 어느 하나의 전극은 구동 박막트랜지스터(T1)의 게이트전극, 보상 박막트랜지스터(T3)의 드레인전극 및, 제1초기화 박막트랜지스터(T4)의 소스전극에 함께 연결될 수 있다.
발광 소자(ED)의 대향전극(예컨대, 캐소드)은 공통전압(ELVSS)을 제공받는다. 발광 소자(ED)는 구동 박막트랜지스터(T1)로부터 구동 전류를 전달받아 발광한다.
화소회로(PC)는 도 5를 참조하여 설명한 박막트랜지스터 및 스토리지 커패시터의 개수 및 회로 디자인에 한정되지 않으며, 그 개수 및 회로 디자인은 다양하게 변경 가능하다. 메인 부화소(Pm) 및 보조 부화소(Pa)를 구동하는 화소회로(PC)는 동일하게 구비될 수도 있고, 서로 다르게 구비될 수도 있다.
도 6은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 단면도이다. 보다 구체적으로, 도 6은 본 발명의 일 실시예에 따른 표시 장치(1)의 일부를 나타낸 개략적인 단면도로, 메인표시영역(MDA), 및 컴포넌트영역(CA)을 개략적으로 도시한 단면도이다.
도 6을 참조하면, 표시 장치(1)는 메인표시영역(MDA) 및 컴포넌트영역(CA)을 포함한다. 메인표시영역(MDA)에는 메인 부화소(Pm)가 배치되고, 컴포넌트영역(CA)에는 보조 부화소(Pa)가 배치된다. 컴포넌트영역(CA)은 투과영역(TA)을 구비한다.
메인표시영역(MDA)에는 메인 박막트랜지스터(TFT)와 메인 스토리지 커패시터(Cst)를 포함하는 메인 화소회로(PC), 및 메인 화소회로(PC)와 연결된 표시요소로써 메인 유기발광다이오드(OLED)가 배치될 수 있다. 컴포넌트영역(CA)에는 보조 박막트랜지스터(TFT')와 보조 스토리지 커패시터(Cst')를 포함하는 보조 화소회로(PC') 및 보조 화소회로(PC')와 연결된 표시요소로써 보조 유기발광다이오드(OLED')가 배치될 수 있다.
본 실시예에서는 표시요소로써 유기발광다이오드가 채용된 것을 예를 들고 있으나, 다른 실시예로 표시요소로써 무기 발광 소자, 또는 양자점 발광 소자 등이 채용될 수 있다.
이하, 표시 장치(1)에 포함된 구성들이 적층된 구조에 대해서 설명하도록 한다. 표시 장치(1)는 기판(100), 버퍼층(111), 회로층(PCL), 표시요소층(EDL), 및 밀봉부재(ENCM)가 적층되어 구비될 수 있다.
전술한 바와 같이, 기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(100)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다. 예컨대, 기판(100)의 일면(100a) 상에 버퍼층(111), 회로층(PCL), 표시요소층(EDL), 및 밀봉부재(ENCM)가 적층되어 구비될 수 있다.
버퍼층(111)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 산화물 또는 질화물과 같은 무기물, 유기물 또는 유무기복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 기판(100)과 버퍼층(111) 사이에는 외기의 침투를 차단하는 배리어층(미도시)이 더 포함될 수 있다. 일부 실시예에서, 버퍼층(111)은 실리콘산화물(SiO2) 또는 실리콘질화물(SiNX)으로 구비될 수 있다. 컴포넌트영역(CA)에 배치된 버퍼층(111)은 투과영역(TA)에 대응되는 개구를 가질 수 있다.
컴포넌트영역(CA)에서, 기판(100)과 버퍼층(111) 사이에는 하부금속층(BML)이 배치될 수 있다. 컴포넌트영역(CA)의 기판(100)의 일면(100a) 상에 하부금속층(BML)이 배치될 수 있다. 예컨대, 하부금속층(BML)은 컴포넌트영역(CA)의 기판(100)의 일면(100a)에 직접 배치될 수 있다. 다른 실시예로, 하부금속층(BML)과 기판(100)의 일면(100a) 사이에는 버퍼층이 개재될 수도 있다. 하부금속층(BML)은 보조 화소회로(PC')의 하부에 배치되어, 컴포넌트 등으로부터 방출되는 빛에 의해서 보조 박막트랜지스터(TFT')의 특성이 열화되는 것을 방지할 수 있다. 또한, 하부금속층(BML)은 컴포넌트 등으로부터 방출되거나 컴포넌트로 향하는 빛이 보조 화소회로(PC')에 연결된 배선들 사이의 좁은 틈을 통해 회절하는 것을 방지할 수 있다. 하부금속층(BML)은 투과영역(TA)에는 존재하지 않는다.
도시되지는 않았으나, 하부금속층(BML)은 다른 층에 배치된 바이어스 배선과 컨택홀을 통해 연결될 수 있다. 하부금속층(BML)은 상기 바이어스 배선으로부터 정전압 또는 신호를 제공받을 수 있다. 예컨대, 하부금속층(BML)은 바이어스 전압을 제공받을 수 있다. 상기 바이어스 전압은 구동전압(ELVDD)과 다른 레벨을 가질 수 있다. 상기 바이어스 전압은 구동전압(ELVDD)과 동일한 레벨을 가질 수도 있다.
하부금속층(BML)은 바이어스 전압을 제공받음에 따라 정전기 방전이 발생될 확률을 현저히 줄일 수 있다. 하부금속층(BML)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있다. 하부금속층(BML)은 전술한 물질의 단일층 또는 다층으로 구비될 수 있다.
컴포넌트영역(CA)의 하부금속층(BML)은 컴포넌트영역(CA) 전체에 대응되도록 구비될 수 있다. 이 경우, 하부금속층(BML)은 투과영역(TA)에 대응되는 제1 홀(H1)을 구비할 수 있다. 일부 실시예에서, 상기 하부금속층(BML)에 의해 정의된 제1 홀(H1)의 형상 및 크기에 의해서 투과영역(TA)의 형상 및 크기가 정의될 수 있다.
메인표시영역(MDA)에는 하부금속층(BML)이 배치되지 않는 것이 공정상 유리할 수 있다. 하부금속층(BML)이 기판(100)의 전면, 또는 상당 부분에 구비되는 경우 박막트랜지스터(TFT)의 반도체층(A1)을 레이저를 이용하여 결정화하는 공정에서 불량이 발생할 수 있다.
본 실시예에 있어서, 하부금속층(BML)은 컴포넌트영역(CA)에만 대응되도록 배치되는 바, 공정상 불량율을 줄일 수 있다.
컴포넌트영역(CA)에서, 기판(100)의 하부에는 반사방지층(200)이 배치될 수 있다. 보다 구체적으로 컴포넌트영역(CA)에서, 기판(100)의 일면(100a) 상에 배치된 하부금속층(BML)과 중첩하도록 기판(100)의 일면(100a)과 반대되는 기판(100)의 타면(100b) 상에 반사방지층(200)이 배치될 수 있다. 예컨대, 반사방지층(200)은 기판(100)의 타면(100b)에 직접 배치될 수 있다.
반사방지층(200)은 기판(100)을 사이에 두고 하부금속층(BML)과 중첩될 수 있다. 일 실시예로서, 하부금속층(BML)의 폭은 반사방지층(200)의 폭 보다 작게 형성될 수 있으며, 따라서 기판(100)에 수직한 방향에서 사영하였을 때 하부금속층(BML)은 전체적으로 반사방지층(200)과 중첩될 수 있다.
반사방지층(200)이 하부금속층(BML)과 중첩되도록 배치됨으로써, 플레어(Flare) 현상이 발생하는 것을 개선할 수 있다. 보다 구체적으로, 반사방지층(200)이 하부금속층(BML)과 중첩되도록 배치됨으로써, 전술한 컴포넌트(40, 도 2)에서 방출된 빛이 하부금속층(BML)에 반사되어 플레어(Flare) 현상이 발생하는 것을 방지할 수 있다.
반사방지층(200)은 유색의 물질을 포함할 수 있다. 예컨대, 반사방지층(200)은 유색 안료(pigment), 예컨대 백색 또는 검은색과 같은 소정의 색상의 안료를 가질 수 있다. 일 실시예로, 반사방지층(200)은 검은색을 가질 수 있다. 예컨대, 반사방지층(200)은 폴리이미드(PI)계 바인더, 및 적색, 녹색과 청색이 혼합된 피그먼트를 포함할 수 있다. 또는, 반사방지층(200)은 cardo계 바인더 수지 및 락탐계 블랙 피그먼트(lactam black pigment)와 블루 피그먼트의 혼합물을 포함할 수 있다. 또는, 반사방지층(200)은 카본블랙, 또는 차광 물질을 포함할 수 있다. 반사방지층(200)은 후술할 유색물질층(200M, 도 11)으로부터 형성되기에 포지티브 감광성 물질을 포함할 수 있다.
반사방지층(200)은 유색 안료, 카본블랙, 또는 차광 물질을 포함하기에 외부광 반사를 방지할 수 있고, 표시 장치의 콘트라스트를 향상시킬 수 있으며, 플레어 현상이 발생하는 것을 방지할 수 있다.
반사방지층(200)은 기판(100)의 타면(100b)으로부터 제1 두께(t1)를 가지며, 기판(100)의 타면(100b)에 배치될 수 있다. 이때, 제1 두께(t1)는 0.5 ㎛ 내지 5 ㎛일 수 있고, 0.5 ㎛ 내지 4 ㎛일 수 있으며, 1 ㎛ 내지 4 ㎛일 수 있는 등 다양한 변형이 가능하다. 예컨대, 제1 두께(t1)는 1 ㎛ 내지 3 ㎛일 수 있다.
컴포넌트영역(CA)의 반사방지층(200)은 컴포넌트영역(CA) 전체에 대응되도록 구비될 수 있다. 반사방지층(200)은 투과영역(TA)에 대응되는 제2 홀(H2)을 구비할 수 있다. 반사방지층(200)에 의해 정의된 제2 홀(H2)은 하부금속층(BML)에 의해 정의된 제1 홀(H1)과 중첩될 수 있다. 예컨대, 반사방지층(200)에 의해 정의된 제2 홀(H2)과 하부금속층(BML)에 의해 정의된 제1 홀(H1)은 기판(100)을 사이에 두고 중첩될 수 있다. 일 실시예로, 반사방지층(200)의 제2 홀(H2)은 하부금속층(BML)의 제1 홀(H1)과 동일하거나 좁게 구비될 수 있다.
회로층(PCL)은 버퍼층(111) 상에 배치되며, 화소회로(PC, PC'), 제1 절연층(112), 제2 절연층(113), 제3 절연층(115), 및 평탄화층(117)을 포함할 수 있다. 메인 화소회로(PC)는 메인 박막트랜지스터(TFT) 및 메인 스토리지 커패시터(Cst)를 포함할 수 있으며, 보조 화소회로(PC')는 보조 박막트랜지스터(TFT'), 및 보조 스토리지 커패시터(Cst')를 포함할 수 있다.
버퍼층(111) 상부에는 메인 박막트랜지스터(TFT) 및 보조 박막트랜지스터(TFT')가 배치될 수 있다. 메인 박막트랜지스터(TFT)는 제1 반도체층(A1), 제1 게이트전극(G1), 제1 소스전극(S1), 제1 드레인전극(D1)을 포함하고, 보조 박막트랜지스터(TFT)는 제2 반도체층(A2), 제2 게이트전극(G2), 제2 소스전극(S2), 제2 드레인전극(D2)을 포함한다. 메인 박막트랜지스터(TFT)는 메인 유기발광다이오드(OLED)와 연결되어 메인 유기발광다이오드(OLED)를 구동할 수 있다. 보조 박막트랜지스터(TFT')는 보조 유기발광다이오드(OLED')와 연결되어 보조 유기발광다이오드(OLED')를 구동할 수 있다.
제1 반도체층(A1) 및 제2 반도체층(A2)은 버퍼층(111) 상에 배치되며, 폴리 실리콘을 포함할 수 있다. 다른 실시예로, 제1 반도체층(A1) 및 제2 반도체층(A2)은 비정질 실리콘(amorphous silicon)을 포함할 수 있다. 다른 실시예로, 제1 반도체층(A1) 및 제2 반도체층(A2)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 제1 반도체층(A1) 및 제2 반도체층(A2)은 채널영역과 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
제2 반도체층(A2)은 버퍼층(111)을 사이에 두고 하부금속층(BML)과 중첩될 수 있다. 일 실시예로서, 제2 반도체층(A2)의 폭은 하부금속층(BML)의 폭 보다 작게 형성될 수 있으며, 따라서 기판(100)에 수직한 방향에서 사영하였을 때 제2 반도체층(A2)은 전체적으로 하부금속층(BML)과 중첩될 수 있다.
제1 반도체층(A1) 및 제2 반도체층(A2)을 덮도록 제1 절연층(112)이 구비될 수 있다. 제1 절연층(112)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등과 같은 무기 절연물을 포함할 수 있다. 제1 절연층(112)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제1 절연층(112) 상에는 제1 반도체층(A1) 및 제2 반도체층(A2)과 각각 중첩되도록 제1 게이트전극(G1) 및 제2 게이트전극(G2)이 배치된다. 제1 게이트전극(G1) 및 제2 게이트전극(G2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 실시예로, 제1 게이트전극(G1) 및 제2 게이트전극(G2)은 몰리브덴(Mo) 단층일 수 있다.
제2 절연층(113)은 제1 게이트전극(G1) 및 제2 게이트전극(G2)을 덮도록 구비될 수 있다. 제2 절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등과 같은 무기 절연물을 포함할 수 있다. 제2 절연층(113)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제2 절연층(113) 상에는 메인 스토리지 커패시터(Cst)의 제1 상부전극(CE2) 및 보조 스토리지 커패시터(Cst')의 제2 상부전극(CE2')이 배치될 수 있다.
메인표시영역(MDA)에서 제1 상부전극(CE2)은 그 하부에 배치된 제1 게이트전극(G1)과 중첩할 수 있다. 제2 절연층(113)을 사이에 두고 중첩하는 제1 게이트전극(G1) 및 제1 상부전극(CE2)은 메인 스토리지 커패시터(Cst)를 이룰 수 있다. 제1 게이트전극(G1)은 메인 스토리지 커패시터(Cst)의 제1 하부전극(CE1)과 일체로 구비될 수 있다. 일 실시예로, 메인 스토리지 커패시터(Cst)는 메인 박막트랜지스터(TFT)와 중첩하지 않을 수 있으며, 메인 스토리지 커패시터(Cst)의 제1 하부전극(CE1)은 메인 박막트랜지스터(TFT)의 제1 게이트전극(G1)과 별개의 독립된 구성요소일 수 있다.
컴포넌트영역(CA)에서 제2 상부전극(CE2')은 그 하부에 배치된 제2 게이트전극(G2)과 중첩할 수 있다. 제2 절연층(113)을 사이에 두고 중첩하는 제2 게이트전극(G2) 및 제2 상부전극(CE2')은 보조 스토리지 커패시터(Cst')를 이룰 수 있다. 제2 게이트전극(G2)은 보조 스토리지 커패시터(Cst')의 제2 하부전극(CE1') 과 일체로 구비될 수 있다. 일 실시예로, 보조 스토리지 커패시터(Cst')는 보조 박막트랜지스터(TFT')와 중첩하지 않을 수 있으며, 보조 스토리지 커패시터(Cst')의 제2 하부전극(CE1')은 보조 박막트랜지스터(TFT')의 제2 게이트전극(G2)과 별개의 독립된 구성요소일 수 있다.
제1 상부전극(CE2) 및 제2 상부전극(CE2')은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
제3 절연층(115)은 제1 상부전극(CE2) 및 제2 상부전극(CE2')을 덮도록 형성될 수 있다. 제3 절연층(115)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다. 제3 절연층(115)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
이러한 제1 절연층(112), 제2 절연층(113), 및 제3 절연층(115)을 통칭하여 무기절연층(IL)이라고 하면, 무기절연층(IL)은 투과영역(TA)에 대응되는 제3 홀(H3)을 가질 수 있다. 제3 홀(H3)은 기판(100)의 상면의 일부를 노출시킬 수 있다. 또한, 도시되지는 않았으나 투과영역(TA)에 버퍼층(111)이 배치되는 경우, 제3 홀(H3)은 버퍼층(111)의 상면의 일부를 노출시킬 수도 있다. 제3 홀(H3)은 투과영역(TA)에 대응되도록 형성된 제1 절연층(112)의 개구, 제2 절연층(113)의 개구, 및 제3 절연층(115)의 개구가 중첩된 것일 수 있다. 이러한 개구들은 별도의 공정을 통해서 각각 형성되거나 동일한 공정을 통해서 동시에 형성될 수 있다. 이러한 개구들이 별도의 공정으로 형성되는 경우, 제3 홀(H3)의 내측면은 매끄럽지 않고 계단 형상과 같은 단차를 가질 수도 있다.
소스전극(S1, S2) 및 드레인전극(D1, D2)은 제3 절연층(115) 상에 배치될 수 있다. 소스전극(S1, S2) 및 드레인전극(D1, D2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 소스전극(S1, S2)과 드레인전극(D1, D2)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
소스전극(S1, S2)과 드레인전극(D1, D2)을 덮도록 평탄화층(117)이 배치될 수 있다. 평탄화층(117)은 그 상부에 배치되는 제1 화소전극(121) 및 제2 화소전극(121')이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다.
평탄화층(117)은 유기물질 또는 무기물질을 포함할 수 있으며, 단층구조 또는 다층구조를 가질 수 있다. 평탄화층(117)은 제1 평탄화층(117a) 및 제2 평탄화층(117b)으로 구비될 수 있다. 이에 따라, 제1 평탄화층(117a)과 제2 평탄화층(117b) 사이에 배선 등의 도전 패턴을 형성할 수 있어, 고집적화에 유리할 수 있다.
이러한, 평탄화층(117)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 또는 비닐알콜계 고분자 등을 포함할 수 있다. 한편, 평탄화층(117)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등과 같은 무기 절연물을 포함할 수 있다. 평탄화층(117)을 형성할 시, 층을 형성한 후 평탄한 상면을 제공하기 위해서 그 층의 상면에 화학적 기계적 폴리싱이 수행될 수 있다.
제1 평탄화층(117a)은 화소회로(PC, PC')를 덮도록 배치될 수 있다. 제2 평탄화층(117b)은 상기 제1 평탄화층(117a) 상에 배치되며, 화소전극(121, 121')이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다.
제2 평탄화층(117b) 상에는 유기발광다이오드(OLED, OLED')가 배치된다. 유기발광다이오드(OLED, OLED')의 화소전극(121, 121')은 평탄화층(117) 상에 배치된 연결전극(CM, CM')을 통해서 화소회로(PC, PC')와 연결될 수 있다.
제1 평탄화층(117a)과 제2 평탄화층(117b) 사이에는 연결전극(CM, CM')이 배치될 수 있다. 연결전극(CM, CM')은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 연결전극(CM, CM')은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
평탄화층(117)은 투과영역(TA)에 대응되는 제4 홀(H4)을 가질 수 있다. 제4 홀(H4)은 제3 홀(H3)과 중첩할 수 있다. 도 6에서는 제4 홀(H4)이 제3 홀(H3) 보다 크게 형성된 것으로 도시하고 있다. 다른 실시예로, 평탄화층(117)은 무기절연층(IL)의 제3 홀(H3)의 가장자리를 덮도록 구비되어, 제4 홀(H4)의 면적이 제3 홀(H3)의 면적보다 좁게 형성될 수 있다.
평탄화층(117)은 메인 박막트랜지스터(TFT)의 제1 소스전극(S1) 및 제1 드레인전극(D1) 중 어느 하나를 노출시키는 비아홀을 가지며, 제1 화소전극(121)은 이 비아홀을 통해 제1 소스전극(S1) 또는 제1 드레인전극(D1)과 컨택하여 메인 박막트랜지스터(TFT)에 전기적으로 연결될 수 있다. 또한, 평탄화층(117)은 보조 박막트랜지스터(TFT')의 제2 소스전극(S2) 및 제2 드레인전극(D2) 중 어느 하나를 노출시키는 비아홀을 가지며, 제2 화소전극(121')은 이 비아홀을 통해 제2 소스전극(S2) 또는 제2 드레인전극(D2)과 컨택하여 보조 박막트랜지스터(TFT')에 전기적으로 연결될 수 있다.
제1 화소전극(121)과 제2 화소전극(121')은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 제1 화소전극(121)과 제2 화소전극(121')은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 예컨대 제1 화소전극(121)과 제2 화소전극(121')은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막들을 갖는 구조를 가질 수 있다. 이 경우, 제1 화소전극(121)과 제2 화소전극(121')은 ITO/Ag/ITO로 적층된 구조를 가질 수 있다.
화소정의막(119)은 평탄화층(117) 상에서, 제1 화소전극(121) 및 제2 화소전극(121') 각각의 가장자리를 덮으며, 제1 화소전극(121) 및 제2 화소전극(121')의 중앙부를 노출하는 제1 개구(OP1) 및 제2 개구(OP2)를 구비할 수 있다. 상기 제1 개구(OP1) 및 제2 개구(OP2)에 의해서 유기발광다이오드(OLED, OLED')의 발광영역, 즉, 부화소(Pm, Pa)의 크기 및 형상이 정의된다.
화소정의막(119)은 화소전극(121, 121')의 가장자리와 화소전극(121, 121') 상부의 대향전극(123)의 사이의 거리를 증가시킴으로써 화소전극(121, 121')의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다. 화소정의막(119)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
화소정의막(119)은 투과영역(TA)에 위치하는 제5 홀(H5)을 구비할 수 있다. 제5 홀(H5)은 제3 홀(H3), 및 제4 홀(H4)과 중첩할 수 있다. 제3 홀(H3) 내지 제5 홀(H5)에 의해, 투과영역(TA)에서의 광 투과율이 향상될 수 있다. 제3 홀(H3) 내지 제5 홀(H5)의 내측면에는 후술할 대향전극(123)의 일부가 배치될 수 있다.
화소정의막(119)의 제1 개구(OP1), 및 제2 개구(OP2)의 내부에는 제1 화소전극(121) 및 제2 화소전극(121')에 각각 대응되도록 형성된 제1 발광층(122b) 및 제2 발광층(122b')이 배치된다. 제1 발광층(122b)과 제2 발광층(122b')은 고분자 물질 또는 저분자 물질을 포함할 수 있으며, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
제1 발광층(122b)과 제2 발광층(122b')의 상부 및/또는 하부에는 유기 기능층(122e)이 배치될 수 있다. 유기 기능층(122e)은 제1 기능층(122a) 및/또는 제2 기능층(122c)을 포함할 수 있다. 제1 기능층(122a) 또는 제2 기능층(122c)은 생략될 수 있다.
제1 기능층(122a)은 제1 발광층(122b)과 제2 발광층(122b')의 하부에 배치될 수 있다. 제1 기능층(122a)은 유기물로 구비된 단층 또는 다층일 수 있다. 제1 기능층(122a)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)일 수 있다. 또는, 제1 기능층(122a)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다. 제1 기능층(122a)은 메인표시영역(MDA)과 컴포넌트영역(CA)에 포함된 유기발광다이오드(OLED, OLED')들에 대응되도록 일체로 형성될 수 있다.
제2 기능층(122c)은 상기 제1 발광층(122b) 및 제2 발광층(122b') 상부에 배치될 수 있다. 제2 기능층(122c)은 유기물로 구비된 단층 또는 다층일 수 있다. 제2 기능층(122c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제2 기능층(122c)은 메인표시영역(MDA)과 컴포넌트영역(CA)에 포함된 유기발광다이오드(OLED, OLED')들에 대응되도록 일체로 형성될 수 있다.
제2 기능층(122c) 상부에는 대향전극(123)이 배치된다. 대향전극(123)은 일함수가 낮은 도전성 물질을 포함할 수 있다. 예컨대, 대향전극(123)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(123)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 대향전극(123)은 메인표시영역(MDA)과 컴포넌트영역(CA)에 포함된 유기발광다이오드(OLED, OLED')들에 대응되도록 일체로 형성될 수 있다.
메인표시영역(MDA)에 형성된 제1 화소전극(121)으로부터 대향전극(123)까지의 층들은 메인 유기발광다이오드(OLED)를 이룰 수 있다. 컴포넌트영역(CA)에 형성된 제2 화소전극(121')으로부터 대향전극(123)까지의 층들은 보조 유기발광다이오드(OLED')를 이룰 수 있다.
대향전극(123) 상에는 유기물질을 포함하는 상부층(150)이 형성될 수 있다. 상부층(150)은 대향전극(123)을 보호하는 동시에 광추출 효율을 높이기 위해서 마련된 층일 수 있다. 상부층(150)은 대향전극(123) 보다 굴절률이 높은 유기물질을 포함할 수 있다. 또는, 상부층(150)은 굴절율이 서로 다른 층들이 적층되어 구비될 수 있다. 예컨대, 상부층(150)은 고굴절률층/저굴절률층/고굴절률층이 적층되어 구비될 수 있다. 이 때, 고굴절률층의 굴절률은 1.7이상 일 수 있으며, 저굴절률층의 굴절률은 1.3이하 일 수 있다. 상부층(150)은 추가적으로 LiF를 포함할 수 있다. 또는, 상부층(150)은 추가적으로 실리콘산화물(SiO2), 실리콘질화물(SiNx)과 같은 무기 절연물을 포함할 수 있다. 다른 실시예로, 상부층(150)은 생략될 수도 있다.
제1 기능층(122a), 제2 기능층(122c), 대향전극(123), 및 상부층(150)은 투과영역(TA)에 대응되는 투과홀(TAH)을 구비할 수 있다. 즉, 제1 기능층(122a), 제2 기능층(122c), 대향전극(123), 및 상부층(150) 각각이 투과영역(TA)에 대응되는 개구들을 가질 수 있다. 그러한 개구들의 면적은 실질적으로 동일할 수 있다. 예컨대, 대향전극(123)의 개구의 면적은 투과홀(TAH)의 면적과 실질적으로 동일할 수 있다.
이러한 투과홀(TAH)이 투과영역(TA)에 대응한다는 것은, 투과홀(TAH)이 투과영역(TA)과 중첩되는 것으로 이해될 수 있다. 이 때, 투과홀(TAH)의 면적은 무기절연층(IL)에 형성된 제3 홀(H3)의 면적보다 좁게 구비될 수 있다. 투과영역(TA)의 가장 좁은 폭(Wt)은 투과홀(TAH)의 폭보다 좁게 구비될 수 있다. 다른 실시예로, 투과영역(TA)의 가장 좁은 폭(Wt)은 투과홀(TAH)의 폭과 동일하게 구비될 수 있다. 도 6에서는 버퍼층(111)에 의해 정의된 개구가 투과영역(TA)의 가장 좁은 폭(Wt)에 대응되는 것으로 도시되어 있으나, 투과영역(TA)의 가장 좁은 폭(Wt)은 제1 기능층(122a), 제2 기능층(122c), 대향전극(123), 및 상부층(150) 등에 의해 정의된 개구가 투과영역(TA)의 가장 좁은 폭(Wt)에 대응될 수도 있다.
투과홀(TAH)에 의해, 투과영역(TA)에서 대향전극(123)의 일부가 존재하지 않게 되고, 이를 통해 투과영역(TA)에서의 광 투과율이 현저히 높아질 수 있다. 이러한 투과홀(TAH)을 구비한 대향전극(123)은 다양한 방법으로 형성할 수 있다. 일 실시예로, 대향전극(123)을 형성하는 물질을 기판(100) 전면에 형성한 후, 투과영역(TA)에 대응되는 부분을 레이저 리프트 오프(laser lift off)를 통해 제거하여, 투과홀(TAH)을 갖는 대향전극(123)을 형성할 수 있다. 다른 실시예로, MSP(metal self patterning) 공법을 통해 투과홀(TAH)을 갖는 대향전극(123)을 형성할 수 있다. 또 다른 실시예로, FMM(fine metal mask)을 이용하여 대향전극(123)을 증착하는 방식을 통해 투과홀(TAH)을 갖는 대향전극(123)을 형성할 수도 있다.
메인표시영역(MDA)의 메인 유기발광다이오드(OLED) 및 컴포넌트영역(CA)의 보조 유기발광다이오드(OLED')는 밀봉부재(ENCM)로 커버될 수 있다. 예컨대, 밀봉부재(ENCM)는 봉지기판일 수 있다. 봉지기판은 기판(100)과 마주보도록 배치되며, 봉지기판과 표시요소층(EDL) 사이에는 갭이 존재할 수 있다. 봉지기판은 글래스를 포함할 수 있다. 기판(100)과 봉지기판 사이에는 프릿(frit) 등으로 이루어진 실런트가 배치되며, 실런트는 전술한 주변영역(DPA)에 배치될 수 있다. 주변영역(DPA)에 배치된 실런트는 표시영역(DA)을 둘러싸면서 측면을 통해 수분이 침투하는 것을 방지할 수 있다.
도 7 내지 도 13은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 개략적으로 나타낸 단면도들이다.
이하, 도 7 내지 도 13을 참조하여 표시 장치의 제조 방법을 순차적으로 설명한다.
일 실시예에 따른 표시 장치의 제조 방법은 메인표시영역(MDA)과, 투과영역(TA)을 구비한 컴포넌트영역(CA), 및 메인표시영역(MDA)의 외곽의 주변영역을 포함하는 표시 장치의 제조 방법에 있어서, 컴포넌트영역(CA)에 대응되도록 기판(100)의 일면(100a) 상에 하부금속층(BML)을 형성하는 단계, 기판(100)의 일면(100a) 상에 봉지기판을 형성하는 단계, 컴포넌트영역(CA)에 대응되도록 기판(100)의 일면(100a)과 반대되는 타면(100b) 상에 유색물질층(200M)을 형성하는 단계, 하부금속층(BML)이 배치된 기판(100)의 일면(100a) 상에 빛을 조사하여 유색물질층(200M)의 일 부분을 노광하는 단계, 및 노광된 유색물질층을 현상하여 반사방지층(200)을 형성하는 단계를 포함한다.
하부금속층(BML)을 형성하는 단계와 봉지기판을 형성하는 단계 사이에, 메인표시영역(MDA)에 대응되도록 기판(100)의 일면(100a) 상에 메인 박막트랜지스터(TFT)와 메인 표시요소 및 컴포넌트영역(CA)에 대응되도록 하부금속층(BML) 상에 보조 박막트랜지스터(TFT')와 보조 표시요소를 형성하는 단계를 더 포함한다. 또한, 반사방지층(200)을 형성하는 단계 이후에, 메인표시영역(MDA)에 대응되도록 기판(100)의 타면(100b) 상에 보호 부재(PB)를 형성하는 단계를 더 포함한다.
도 7을 참조하면, 컴포넌트영역(CA)에 대응되도록 기판(100)의 일면(100a) 상에 하부금속층(BML)을 형성하는 단계에서는, 유리를 포함하는 기판(100)의 일면(100a) 상에 하부금속층(BML)이 형성될 수 있다. 하부금속층(BML)은 후술할 보조 박막트랜지스터(TFT')의 하부에 대응되도록 배치될 수 있다. 예컨대, 하부금속층(BML)은 보조 박막트랜지스터(TFT')와 기판(100) 사이에 배치될 수 있다.
컴포넌트영역(CA)의 하부금속층(BML)은 컴포넌트영역(CA) 전체에 대응되도록 형성될 수 있다. 하부금속층(BML)은 투과영역(TA)에 대응되는 제1 홀(H1)을 구비할 수 있다. 일부 실시예에서, 상기 하부금속층(BML)에 의해 정의된 제1 홀(H1)의 형상 및 크기에 의해서 투과영역(TA)의 형상 및 크기가 정의될 수 있다.
도 8을 참조하면, 컴포넌트영역(CA)에 대응되도록 기판(100)의 일면(100a) 상에 하부금속층(BML)을 형성하는 단계 이후에, 메인표시영역(MDA)에 대응되도록 기판(100)의 일면(100a) 상에 메인 박막트랜지스터(TFT)와 메인 표시요소 및 컴포넌트영역(CA)에 대응되도록 하부금속층(BML) 상에 보조 박막트랜지스터(TFT')와 보조 표시요소를 형성하는 단계가 수행될 수 있다.
메인표시영역(MDA)에 대응되도록 기판(100)의 일면(100a) 상에는 버퍼층(111) 및 무기절연층(IL)이 배치될 수 있고, 무기절연층(IL) 사이에는 반도체층, 게이트전극, 소스전극, 및 드레인전극을 포함하는 메인 박막트랜지스터(TFT)가 구비될 수 있다.
컴포넌트영역(CA)에 대응되도록 하부금속층(BML) 상에는 버퍼층(111) 및 무기절연층(IL)이 배치될 수 있고, 무기절연층(IL) 사이에는 반도체층, 게이트전극, 소스전극, 및 드레인전극을 포함하는 보조 박막트랜지스터(TFT')가 구비될 수 있다.
메인 박막트랜지스터(TFT) 상에는 메인 표시요소인 메인 발광 소자(ED)가 형성될 수 있고, 보조 박막트랜지스터(TFT') 상에는 보조 표시요소인 보조 발광 소자(ED')가 형성될 수 있다.
메인 박막트랜지스터(TFT)는 메인 표시요소인 메인 발광 소자(ED)와 전기적으로 연결될 수 있고, 보조 박막트랜지스터(TFT')는 보조 표시요소인 보조 발광 소자(ED')와 전기적으로 연결될 수 있다.
메인표시영역(MDA)에는 메인 박막트랜지스터(TFT) 및 이와 연결된 메인 발광 소자(ED)가 배치되어 메인 부화소(Pm)를 구현되며, 컴포넌트영역(CA)에는 보조 박막트랜지스터(TFT') 및 이와 연결된 보조 발광 소자(ED')가 배치되어 보조 부화소(Pa)를 구현될 수 있다. 컴포넌트영역(CA) 중 보조 부화소(Pa)가 배치되는 영역을 보조표시영역이라 할 수 있다.
또한, 컴포넌트영역(CA)에는 표시요소가 배치되지 않는 투과영역(TA)이 배치될 수 있다. 투과영역(TA)은 컴포넌트영역(CA)에 대응되도록 배치된 전술한 컴포넌트(40, 도 2)로부터 방출되는 빛/신호나 컴포넌트(40)로 입사되는 빛/신호가 투과(transmission)되는 영역일 수 있다. 보조표시영역과 투과영역(TA)은 컴포넌트영역(CA)에서 교번적으로 배치될 수 있다.
도 9를 참조하면, 메인표시영역(MDA)에 대응되도록 기판(100)의 일면(100a) 상에 메인 박막트랜지스터(TFT)와 메인 표시요소 및 컴포넌트영역(CA)에 대응되도록 하부금속층(BML) 상에 보조 박막트랜지스터(TFT')와 보조 표시요소를 형성하는 단계 이후에, 기판(100)의 일면(100a) 상에 봉지기판을 형성하는 단계가 더 수행될 수 있다.
메인표시영역(MDA)의 메인 표시요소 및 컴포넌트영역(CA)의 보조 표시요소는 밀봉부재(ENCM)로 커버될 수 있다. 예컨대, 밀봉부재(ENCM)는 봉지기판일 수 있다. 봉지기판은 기판(100)과 마주보도록 배치되며, 봉지기판과 표시요소들 사이에는 갭이 존재할 수 있다. 봉지기판은 유리를 포함할 수 있다. 기판(100)과 봉지기판 사이에는 프릿(frit) 등으로 이루어진 실런트가 배치되며, 실런트는 전술한 주변영역에 배치될 수 있다. 주변영역에 배치된 실런트는 표시영역(DA)을 둘러싸면서 측면을 통해 수분이 침투하는 것을 방지할 수 있다.
도 10을 참조하면, 기판(100)의 일면(100a) 상에 봉지기판을 형성하는 단계 이후에, 컴포넌트영역(CA)에 대응되도록 기판(100)의 일면(100a)과 반대되는 타면(100b) 상에 유색물질층(200M)을 형성하는 단계가 더 수행될 수 있다. 유색물질층(200M)은 기판(100)의 타면(100b)에 직접 형성될 수 있다.
유색물질층(200M)은 유색 안료(pigment), 예컨대 백색 또는 검은색과 같은 소정의 색상의 안료를 가질 수 있다. 일 실시예로, 유색물질층(200M)은 검은색을 가질 수 있다. 예컨대, 유색물질층(200M)은 폴리이미드(PI)계 바인더, 및 적색, 녹색과 청색이 혼합된 피그먼트를 포함할 수 있다. 또는, 유색물질층(200M)은 cardo계 바인더 수지 및 락탐계 블랙 피그먼트(lactam black pigment)와 블루 피그먼트의 혼합물을 포함할 수 있다. 또는, 유색물질층(200M)은 카본블랙, 또는 차광 물질을 포함할 수 있다. 유색물질층(200M)은 포지티브 감광성 물질을 포함할 수 있다.
도 11을 참조하면, 컴포넌트영역(CA)에 대응되도록 기판(100)의 일면(100a)과 반대되는 타면(100b) 상에 유색물질층(200M)을 형성하는 단계 이후에, 하부금속층(BML)이 배치된 기판(100)의 일면(100a) 상에 빛을 조사하여 유색물질층(200M)의 일 부분을 노광하는 단계가 더 수행될 수 있다.
컴포넌트영역(CA)에 하부금속층(BML)이 배치된 구조에 있어서, 컴포넌트에서 방출된 빛이 하부금속층(BML)에 반사되어 화질 저하 플레어(Flare) 현상이 발생하였다.
본 발명은 상기와 같은 문제점 등 다양한 문제점들을 해결하기 위한 것으로서, 기판(100)의 일면(100a)과 반대되는 타면(100b)에 기판(100)의 일면(100a)에 배치된 하부금속층(BML)과 중첩되도록 반사방지층(200)을 형성함으로써, 컴포넌트에서 방출된 빛이 하부금속층(BML)에 반사되어 화질 저하 플레어(Flare) 현상이 발생하는 것을 방지할 수 있다.
이때, 기판(100)의 일면(100a)과 반대되는 타면(100b)에 기판(100)의 일면(100a)에 배치된 하부금속층(BML)과 중첩되도록 후술할 반사방지층(200)을 형성 시, 기판(100)의 일면(100a) 상에 배치된 하부금속층(BML)을 반사막(예컨대, 마스크)으로 이용하여 유색물질층(200M)을 패터닝함으로써, 추가적인 마스크를 이용하지 않고 하부금속층(BML)과 중첩되는 반사방지층(200)을 형성할 수 있다.
하부금속층(BML)이 배치된 기판(100)의 일면(100a) 상에 빛을 조사하여 유색물질층(200M)의 일 부분을 노광하는 단계에서는 하부금속층(BML)이 배치된 기판(100)의 일면(100a) 상에 빛을 조사할 수 있다. 보다 구체적으로, 하부금속층(BML), 박막트랜지스터(TFT, TFT'), 표시요소, 및 밀봉부재(ENCM)가 형성된 기판(100)의 일면(100a) 측에 유색물질층(200M)의 일 부분을 노광하기 위한 빛을 조사할 수 있다.
유색물질층(200M)의 일 부분을 노광하는 단계에 있어서, 기존 공정에서 마스크를 추가하여 유색물질층(200M)의 일 부분을 노광하는 것이 아니라, 기판(100)의 일면(100a) 상에 배치된 하부금속층(BML)을 마스크로 이용하여 유색물질층(200M)의 일 부분을 노광할 수 있다. 즉, 기판(100)의 일면(100a) 상에 배치된 하부금속층(BML)이 마스크 역할을 하여 유색물질층(200M)의 일 부분이 노광될 수 있다. 이때, 유색물질층(200M)은 포지티브 감광성 물질을 포함할 수 있어, 후술할 노광된 유색물질층(200M)을 현상하는 단계에서 유색물질층(200M) 중 빛이 조사된 부분이 제거되어 하부금속층(BML)과 중첩되는 반사방지층(200)이 형성될 수 있다.
도 12를 참조하면, 하부금속층(BML)이 배치된 기판(100)의 일면(100a) 상에 빛을 조사하여 유색물질층(200M)의 일 부분을 노광하는 단계 이후에, 노광된 유색물질층(200M)을 현상하여 반사방지층(200)을 형성하는 단계가 더 수행될 수 있다.
유색물질층(200M)이 포지티브 감광성 물질을 포함할 수 있다. 유색물질층(200M)이 포지티브 감광성 물질을 포함하므로, 유색물질층(200M)을 노광하는 단계에서 기판(100)을 사이에 두고 하부금속층(BML)과 중첩되지 않는 유색물질층(200M)에 빛이 조사되고, 노광된 유색물질층(200M)을 현상하는 단계에서 빛이 조사된 유색물질층(200M)이 제거되어 반사방지층(200)이 패터닝될 수 있다.
반사방지층(200)은 기판(100)을 사이에 두고 하부금속층(BML)과 중첩될 수 있다. 일 실시예로서, 하부금속층(BML)의 폭은 반사방지층(200)의 폭 보다 작게 형성될 수 있으며, 따라서 기판(100)에 수직한 방향에서 사영하였을 때 하부금속층(BML)은 전체적으로 반사방지층(200)과 중첩될 수 있다.
반사방지층(200)은 투과영역(TA)에 대응되는 제2 홀(H2)을 구비할 수 있다. 반사방지층(200)에 의해 정의된 제2 홀(H2)은 하부금속층(BML)에 의해 정의된 제1 홀(H1)과 중첩할 수 있다. 예컨대, 반사방지층(200)에 의해 정의된 제2 홀(H2)과 하부금속층(BML)에 의해 정의된 제1 홀(H1)은 기판(100)을 사이에 두고 중첩될 수 있다. 일 실시예로, 반사방지층(200)의 제2 홀(H2)은 하부금속층(BML)의 제1 홀(H1)과 동일하거나 좁게 구비될 수 있다.
도 13을 참조하면, 노광된 유색물질층(200M)을 현상하여 반사방지층(200)을 형성하는 단계 이후에, 메인표시영역(MDA)에 대응되도록 기판(100)의 타면(100b) 상에 보호 부재(PB)를 형성하는 단계가 더 수행될 수 있다.
보호 부재(PB)는 기판(100)의 타면(100b)에 부착되어, 기판(100)을 지지하고 보호하는 역할을 할 수 있다.
본 발명의 일 실시예에 따르면, 종래의 표시 장치에서, 기판의 일면 상에 구비된 하부금속층에서 빛이 반사되어 화질 저하 플레어 현상이 발생하는 등의 문제점을 해결하기 위하여, 기판의 타면에 하부금속층과 중첩되도록 반사방지층을 패터닝함으로써, 화질 저하 플레어 현상의 발생을 방지할 수 있다. 이때, 기판의 일면 상에 배치된 하부금속층을 반사막(예컨대, 마스크)으로 이용하여 반사방지층을 패터닝함으로써, 추가적인 마스크를 이용하지 않고 하부금속층과 중첩되는 반사방지층을 패터닝할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
BML: 하부금속층
1: 표시 장치
100: 기판
100a: 기판의 일면
100b: 기판의 타면
200: 반사방지층

Claims (20)

  1. 메인표시영역과, 투과영역을 구비한 컴포넌트영역, 및 상기 메인표시영역의 외곽의 주변영역을 포함하는 표시 장치에 있어서,
    기판;
    상기 메인표시영역에 대응되도록 상기 기판의 일면 상에 배치되는, 메인 표시요소들과 상기 메인 표시요소들과 각각 연결되는, 메인 화소회로들;
    상기 컴포넌트영역에 대응되도록 상기 기판의 상기 일면 상에 배치되는, 보조 표시요소들과 상기 보조 표시요소들과 각각 연결되는, 보조 화소회로들;
    상기 컴포넌트영역에서 상기 기판과 상기 보조 화소회로들 사이에 배치되는, 하부금속층; 및
    상기 컴포넌트영역에서 상기 하부금속층과 중첩되도록 상기 기판의 상기 일면과 반대되는 타면 상에 배치되는, 반사방지층;
    을 구비하는, 표시 장치.
  2. 제1항에 있어서,
    상기 반사방지층은 상기 기판의 상기 타면에 직접 배치되는, 표시 장치.
  3. 제2항에 있어서,
    상기 반사방지층은 상기 기판의 상기 타면으로부터 제1 두께를 가지고, 상기 제1 두께는 1 ㎛ 내지 3 ㎛인, 표시 장치.
  4. 제2항에 있어서,
    상기 반사방지층은 포지티브 감광성 물질을 포함하는, 표시 장치.
  5. 제2항에 있어서,
    상기 반사방지층은 차광 물질을 포함하는, 표시 장치.
  6. 제1항에 있어서,
    상기 하부금속층은 상기 투과영역에 대응되는 제1 홀을 구비하는, 표시 장치.
  7. 제6항에 있어서,
    상기 반사방지층은 상기 투과영역에 대응되는 제2 홀을 구비하는, 표시 장치.
  8. 제7항에 있어서,
    상기 제1 홀과 상기 제2 홀은 상기 기판을 사이에 두고 중첩되는, 표시 장치.
  9. 제1항에 있어서,
    상기 기판의 상기 일면 상에 배치되는 봉지기판을 더 포함하는, 표시 장치.
  10. 제1항에 있어서,
    상기 컴포넌트영역에 대응되도록 상기 기판의 상기 타면 상에 배치되는, 컴포넌트를 더 포함하고,
    상기 컴포넌트는 촬상소자 또는 센서를 포함하는, 표시 장치.
  11. 제1항에 있어서,
    상기 메인표시영역에 대응되도록 상기 기판의 상기 타면 상에 배치되는 보호 부재를 더 포함하는, 표시 장치.
  12. 메인표시영역과, 투과영역을 구비한 컴포넌트영역, 및 상기 메인표시영역의 외곽의 주변영역을 포함하는 표시 장치의 제조 방법에 있어서,
    상기 컴포넌트영역에 대응되도록 기판의 일면 상에 하부금속층을 형성하는 단계;
    상기 기판의 상기 일면 상에 봉지기판을 형성하는 단계;
    상기 컴포넌트영역에 대응되도록 상기 기판의 상기 일면과 반대되는 타면 상에 유색물질층을 형성하는 단계;
    상기 하부금속층이 배치된 상기 기판의 상기 일면 상에 빛을 조사하여 상기 유색물질층의 일 부분을 노광하는 단계; 및
    상기 노광된 유색물질층을 현상하여 반사방지층을 형성하는 단계;
    를 포함하는, 표시 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 유색물질층을 형성하는 단계에 있어서,
    상기 유색물질층은 상기 기판의 상기 타면에 직접 형성되는, 표시 장치의 제조 방법.
  14. 제12항에 있어서,
    상기 유색물질층을 형성하는 단계에 있어서,
    상기 유색물질층은 포지티브 감광성 물질을 포함하는, 표시 장치의 제조 방법.
  15. 제14항에 있어서,
    상기 유색물질층의 일 부분을 노광하는 단계에 있어서,
    상기 유색물질층은 상기 하부금속층을 마스크로 이용하여 노광되는, 표시 장치의 제조 방법.
  16. 제12항에 있어서,
    상기 반사방지층은 상기 하부금속층과 중첩되도록 형성되는, 표시 장치의 제조 방법.
  17. 제12항에 있어서,
    상기 반사방지층은 상기 기판의 상기 타면으로부터 제1 두께를 가지고, 상기 제1 두께는 1 ㎛ 내지 3 ㎛인, 표시 장치의 제조 방법.
  18. 제12항에 있어서,
    상기 하부금속층은 상기 투과영역에 대응되는 제1 홀을 구비하고, 상기 반사방지층은 상기 투과영역에 대응되는 제2 홀을 구비하며, 상기 제1 홀과 상기 제2 홀은 상기 기판을 사이에 두고 중첩되는, 표시 장치의 제조 방법.
  19. 제12항에 있어서,
    상기 하부금속층을 형성하는 단계와 상기 봉지기판을 형성하는 단계 사이에,
    상기 메인표시영역에 대응되도록 상기 기판의 상기 일면 상에 메인 박막트랜지스터와 메인 표시요소 및 상기 컴포넌트영역에 대응되도록 상기 하부금속층 상에 보조 박막트랜지스터와 보조 표시요소를 형성하는 단계를 더 포함하는, 표시 장치의 제조 방법.
  20. 제19항에 있어서,
    상기 반사방지층을 형성하는 단계 이후에,
    상기 메인표시영역에 대응되도록 상기 기판의 상기 타면 상에 보호 부재를 형성하는 단계를 더 포함하는, 표시 장치의 제조 방법.
KR1020200016638A 2020-02-11 2020-02-11 표시 장치 및 그 제조 방법 KR20210102559A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200016638A KR20210102559A (ko) 2020-02-11 2020-02-11 표시 장치 및 그 제조 방법
US16/997,070 US11329119B2 (en) 2020-02-11 2020-08-19 Display apparatus and method of manufacturing the same
CN202011145532.6A CN113257856A (zh) 2020-02-11 2020-10-23 显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200016638A KR20210102559A (ko) 2020-02-11 2020-02-11 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20210102559A true KR20210102559A (ko) 2021-08-20

Family

ID=77177182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200016638A KR20210102559A (ko) 2020-02-11 2020-02-11 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US11329119B2 (ko)
KR (1) KR20210102559A (ko)
CN (1) CN113257856A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017103408A (ja) * 2015-12-04 2017-06-08 株式会社ジャパンディスプレイ 表示装置
KR20210104221A (ko) * 2020-02-14 2021-08-25 삼성디스플레이 주식회사 표시 패널 및 이를 구비한 전자 기기

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7525696B2 (en) 2004-06-07 2009-04-28 Carnevali Jeffrey D Locking holster for UPC scanner
US20060256400A1 (en) 2004-06-07 2006-11-16 Carnevali Jeffrey D Locking holster for UPC scanner
GB201009114D0 (en) 2010-06-01 2010-07-14 Lewry William Differential fluid pressure energy conversion system
KR101406129B1 (ko) 2012-03-28 2014-06-13 엘지디스플레이 주식회사 디스플레이 장치
KR101931173B1 (ko) * 2012-07-27 2018-12-21 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101598258B1 (ko) 2013-12-26 2016-02-26 삼성전기주식회사 카메라 모듈
KR102342073B1 (ko) * 2014-11-28 2021-12-22 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판
KR102339284B1 (ko) * 2014-12-30 2021-12-15 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치
KR102441558B1 (ko) * 2015-04-07 2022-09-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102362883B1 (ko) * 2015-04-29 2022-02-14 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102408898B1 (ko) * 2015-06-19 2022-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102542177B1 (ko) * 2016-03-15 2023-06-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이를 구비한 전자 기기
KR102488578B1 (ko) 2017-06-14 2023-01-16 삼성전자주식회사 디스플레이와 인접하여 배치된 발광 모듈 및 수광 모듈을 포함하는 전자 장치 및 그 전자 장치의 동작 방법
US11422662B2 (en) 2017-06-14 2022-08-23 Samsung Electronics Co., Ltd. Electronic device including light emitting module and light receiving module adjacent to display, and operating method thereof
KR102422750B1 (ko) * 2017-12-06 2022-07-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
US20190179132A1 (en) 2017-12-07 2019-06-13 Lg Electronics Inc. Electronic device having camera device
KR102105467B1 (ko) 2017-12-07 2020-05-29 엘지전자 주식회사 카메라 장치를 구비하는 전자장치
JP2019169660A (ja) * 2018-03-26 2019-10-03 三菱電機株式会社 薄膜トランジスタ基板、表示装置、および、薄膜トランジスタ基板の製造方法
KR102551790B1 (ko) * 2018-06-29 2023-07-07 삼성디스플레이 주식회사 유기발광 디스플레이 장치
US11296156B2 (en) * 2018-11-28 2022-04-05 Lg Display Co., Ltd. Organic light emitting diode device
KR20200097371A (ko) * 2019-02-07 2020-08-19 삼성디스플레이 주식회사 표시 장치
KR20200108146A (ko) * 2019-03-06 2020-09-17 삼성디스플레이 주식회사 디스플레이 패널 및 이를 포함한 디스플레이 장치

Also Published As

Publication number Publication date
US20210249494A1 (en) 2021-08-12
CN113257856A (zh) 2021-08-13
US11329119B2 (en) 2022-05-10

Similar Documents

Publication Publication Date Title
US11849605B2 (en) Display device having pixel-defining layers
US11239290B2 (en) Display apparatus
US11844248B2 (en) Display panel and display apparatus including the same
US11706961B2 (en) Display panel and display apparatus including the same
KR102448029B1 (ko) 표시 장치
KR20210074447A (ko) 표시 장치
US20220045160A1 (en) Display panel and display apparatus including the same
US11974481B2 (en) Display panel and display apparatus including the same
KR20220019160A (ko) 표시 패널 및 이를 구비하는 표시 장치
US11690246B2 (en) Display panel and display apparatus including component and transmission areas
KR20220063793A (ko) 표시패널 및 이를 구비하는 표시장치
KR20210149284A (ko) 표시 장치 및 전자 기기
KR20220026002A (ko) 표시 패널 및 이를 구비하는 표시 장치
US11329119B2 (en) Display apparatus and method of manufacturing the same
CN113889511A (zh) 显示设备和制造该显示设备的方法
KR20220120804A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220021082A (ko) 표시 패널 및 이를 구비하는 표시 장치
US12108645B2 (en) Display panel and display apparatus including the same
US20230022216A1 (en) Display panel and display apparatus including the display panel
KR20220042020A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20230023869A (ko) 디스플레이 장치
KR20220092732A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal