KR20210104221A - 표시 패널 및 이를 구비한 전자 기기 - Google Patents

표시 패널 및 이를 구비한 전자 기기 Download PDF

Info

Publication number
KR20210104221A
KR20210104221A KR1020200018569A KR20200018569A KR20210104221A KR 20210104221 A KR20210104221 A KR 20210104221A KR 1020200018569 A KR1020200018569 A KR 1020200018569A KR 20200018569 A KR20200018569 A KR 20200018569A KR 20210104221 A KR20210104221 A KR 20210104221A
Authority
KR
South Korea
Prior art keywords
layer
phase shift
light
shift layer
transition metal
Prior art date
Application number
KR1020200018569A
Other languages
English (en)
Inventor
김태준
곽진오
추혜용
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200018569A priority Critical patent/KR20210104221A/ko
Priority to US17/098,181 priority patent/US11700748B2/en
Priority to CN202110183340.2A priority patent/CN113270453A/zh
Publication of KR20210104221A publication Critical patent/KR20210104221A/ko
Priority to US18/349,781 priority patent/US20230354639A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H01L51/5293—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/858—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H01L27/3211—
    • H01L27/3244—
    • H01L51/5262—
    • H01L51/5284—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/879—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 전자컴포넌트가 배치되는 영역에서도 이미지 표현이 가능하도록 표시 영역이 확장되고 특히, 전자컴포넌트(예를 들어, 카메라)가 광을 이용하는 전자컴포넌트인 경우, 전자컴포넌트가 수광하는 광 중 회절된 광에 의한 왜곡을 제거하거나 최소화하기 위하여, 투과영역을 갖는 표시 패널로서, 기판; 상기 기판 상에 배치되되, 상기 투과영역을 사이에 두고 상호 이격되며, 각각 트랜지스터 및 스토리지 커패시터를 포함하는 제1화소회로들 및 제2화소회로들; 상기 제1화소회로들에 각각 전기적으로 연결된 제1표시요소들; 상기 제2화소회로들에 각각 전기적으로 연결된 제2표시요소들; 및 상기 기판과 상기 제1 및 제2화소회로들 사이에 개재되고, 제1투과율을 갖는 제1위상반전층;을 포함하는, 표시 패널 및 이를 구비한 전자 기기를 제공한다.

Description

표시 패널 및 이를 구비한 전자 기기{Display panel and electric apparatus including the same}
본 발명은 표시 패널 및 이를 구비한 전자 기기에 관한 것으로서, 더 상세하게는 전자컴포넌트가 배치되는 영역에서도 이미지 표현이 가능하도록 표시 영역이 확장된 표시 패널 및 이를 구비한 전자 기기에 관한 것이다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 장치 중 표시영역이 차지하는 면적을 확대하면서, 표시 장치에 접목 또는 연계하는 다양한 기능들이 추가되고 있다. 면적을 확대하면서 다양한 기능을 추가하기 위한 방안으로서 표시영역 내측에 이미지 디스플레이가 아닌 다양한 기능을 부가하기 위한 영역을 갖는 표시 장치의 연구가 계속되고 있다.
표시 장치에 다양한 기능을 부가하기 위해 표시 장치의 표시영역에 카메라나 센서와 같은 전자컴포넌트를 배치할 수 있다. 본 발명의 실시예는, 전자컴포넌트가 배치되는 영역에서도 이미지 표현이 가능하도록 표시 영역이 확장되는 표시 패널 및 이를 구비한 전자 기기를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 투과영역을 갖는 표시 패널로서, 기판; 상기 기판 상에 배치되되, 상기 투과영역을 사이에 두고 상호 이격되며, 각각 트랜지스터 및 스토리지 커패시터를 포함하는 제1화소회로들 및 제2화소회로들; 상기 제1화소회로들에 각각 전기적으로 연결된 제1표시요소들; 상기 제2화소회로들에 각각 전기적으로 연결된 제2표시요소들; 및 상기 기판과 상기 제1 및 제2화소회로들 사이에 개재되고, 제1투과율을 갖는 제1위상반전층;을 포함하는, 표시 패널이 제공된다.
본 실시예에 따르면, 상기 제1위상반전층은, 전이금속, 실리콘 화합물, 전이금속산화물, 전이금속질화물, 전이금속산화질화물, 전이금속탄화물 및 전이금속산화질화탄화물 중에서 선택된 적어도 하나 이상을 포함할 수 있다.
본 실시예에 따르면, 가시광 대역에서 상기 제1투과율은 약 3 내지 약 80일 수 있다.
본 실시예에 따르면, 상기 제1위상반전층의 제1두께는 약 1000Å 내지 약 3000Å의 값을 가질 수 있다.
본 실시예에 따르면, 상기 제1위상반전층의 제1굴절률은 약 1.5 내지 약 4.0이고, 상기 제1위상반전층의 제1소멸계수는 약 0.01 내지 약 2.0일 수 있다.
본 실시예에 따르면, 상기 제1위상반전층은, 상기 제1화소회로에 중첩하는 제1서브-위상반전층, 및 상기 제2화소회로에 중첩하는 제2서브-위상반전층을 포함하며, 상기 제1서브-위상반전층 및 상기 제2서브-위상반전층은 상호 이격될 수 있다.
본 실시예에 따르면, 상기 제1위상반전층 상에 배치되는 차광층을 더 포함하고, 상기 차광층은 상기 제1투과율보다 작은 제2투과율을 가질 수 있다.
본 실시예에 따르면, 상기 제1위상반전층의 에지는 상기 차광층의 에지 보다 상기 투과영역에 더 인접하고, 상기 제1위상반전층의 에지와 상기 차광층의 에지는 단차를 형성할 수 있다.
본 실시예에 따르면, 상기 차광층 상에 배치되되, 상기 차광층 및 상기 제1위상반전층과 중첩하는 제2위상반전층을 더 포함할 수 있다.
본 실시예에 따르면, 상기 제2위상반전층의 에지는 상기 제1위상반전층의 에지 보다 상기 투과영역에 더 인접할 수 있다.
본 실시예에 따르면, 상기 제1위상반전층과 상기 차광층 사이에 배치되는 제2위상반전층을 더 포함할 수 있다.
본 실시예에 따르면, 상기 제1위상반전층의 에지는 상기 제2위상반전층의 에지보다 투과영역에 더 인접하게 위치할 수 있다.
본 실시예에 따르면, 상기 제2위상반전층의 에지는 상기 제1위상반전층의 에지보다 투과영역을 향해 더 연장되어 배치될 수 있다.
본 실시예에 따르면, 상기 제1위상반전층 및 상기 제2위상반전층 각각은, 전이금속, 실리콘 화합물, 전이금속산화물, 전이금속질화물, 전이금속산화질화물, 전이금속탄화물 및 전이금속산화질화탄화물 중에서 선택된 적어도 하나 이상을 포함하며, 상기 제2위상반전층의 물질 또는 조성비는 상기 제1위상반전층과 상이할 수 있다.
본 실시예에 따르면, 상기 차광층과 상기 투과영역 사이에 위치하고, 상기 차광층과 이격되어 배치된 차광띠층을 더 포함할 수 있다.
본 실시예에 따르면, 상기 제1위상반전층 하부에 상기 화소회로에 대응하여 위치하는 반사방지층을 더 포함할 수 있다.
본 발명의 다른 관점에 따르면, 투과영역을 포함하는 표시패널 및; 상기 투과영역과 중첩하는 전자컴포넌트;를 포함하며, 상기 표시패널은, 기판; 상기 기판 상에 배치되되, 상기 투과영역을 사이에 두고 상호 이격되며, 각각 트랜지스터 및 스토리지 커패시터를 포함하는 제1화소회로들 및 제2화소회로들; 상기 제1화소회로들에 각각 전기적으로 연결된 제1표시요소들; 상기 제2화소회로들에 각각 전기적으로 연결된 제2표시요소들; 및 상기 기판과 상기 제1 및 제2화소회로들 사이에 개재되고, 제1투과율을 갖는 제1위상반전층;을 포함하는, 전자 기기가 제공된다.
본 실시예에 따르면, 상기 제1위상반전층 상에 배치되는 차광층을 더 포함하고, 상기 제1위상반전층의 에지는 상기 차광층의 에지 보다 상기 투과영역에 더 인접하게 배치되고, 상기 제1위상반전층의 에지와 상기 차광부의 에지는 단차를 형성할 수 있다.
본 실시예에 따르면, 상기 제1위상반전층 상의 제2위상반전층을 더 포함할 수 있다.
본 실시예에 따르면, 상기 제1위상반전층 및 제2위상반전층 각각은, 전이금속, 실리콘 화합물, 전이금속산화물, 전이금속질화물, 전이금속산화질화물, 전이금속탄화물 또는 전이금속산화질화탄화물 중에서 선택된 적어도 하나 이상을 포함하며, 상기 제2위상반전층의 물질 또는 조성비는 상기 제1위상반전층과 상이할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 전자컴포넌트가 배치되는 영역에서도 이미지 표현이 가능하도록 표시 영역이 확장되는 표시 장치 및 이를 구비한 전자 기기를 구현할 수 있다. 특히, 전자컴포넌트가 광을 이용하는 전자컴포넌트(예를 들어, 카메라)인 경우, 전자컴포넌트가 수광하는 광 중 회절된 광에 의한 왜곡(예를 들어, 이미지 왜곡)을 제거하거나 최소화할 수 있고, 나아가 고품질의 이미지를 제공할 수 있는 표시 패널 및 이를 구비한 전자 기기를 제공할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시 패널을 포함하는 전자 기기를 개략적으로 나타낸 사시도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 표시 패널을 포함하는 전자 기기의 일부를 개략적으로 나타낸 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 패널의 유기발광다이오드에 연결된 화소회로를 도시한 등가회로도이다.
도 4는 본 발명의 일 실시예에 따른 표시 패널 중 제1표시영역의 일부를 개략적으로 나타낸 평면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 패널 중 제2표시영역의 일부를 개략적으로 나타낸 평면도이다.
도 6은 본 발명의 일 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 단면도이다.
도 9은 도 8의 표시 패널의 일부를 개략적으로 나타낸 확대단면도이다.
도 10은 본 발명의 다른 실시예에 따른 표시 패널 중 제2표시영역의 일부를 개략적으로 나타낸 평면도이다.
도 11은 본 발명의 다른 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 확대단면도이다.
도 12는 본 발명의 다른 실시예에 따른 표시 패널 중 제2표시영역의 일부를 개략적으로 나타낸 평면도이다.
도 13은 본 발명의 다른 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 확대단면도이다.
도 14는 본 발명의 다른 실시예에 따른 표시 패널 중 제2표시영역의 일부를 개략적으로 나타낸 평면도이다.
도 15는 본 발명의 다른 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 확대단면도이다.
도 16은 본 발명의 다른 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 확대단면도이다.
도 17는 본 발명의 다른 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 확대단면도이다.
도 18은 본 발명의 다른 실시예에 따른 표시 패널 중 제2표시영역의 일부를 개략적으로 나타낸 평면도이다.
도 19은 본 발명의 일 실시예에 따른 표시 패널의 위치에 따른 투과광의 진폭 및 세기를 개략적으로 나타낸 그래프이다.
도 20는 본 발명의 다른 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 표시 패널을 포함하는 전자 기기를 개략적으로 나타낸 사시도이다.
도 1을 참조하면, 전자 기기(1)는 표시영역(DA) 및 표시영역(DA)의 외측에 위치한 주변영역(SA)을 포함할 수 있다. 전자 기기(1)는 표시영역(DA)에 2차원적으로 배열된 복수의 화소(P)들의 어레이를 통해 이미지를 제공할 수 있다. 복수의 화소(P)들은 제1표시영역(DA1) 및 제2표시영역(DA2)에 배치될 수 있고, 제1표시영역(DA1) 및 제2표시영역(DA2)에 배치된 복수의 화소(P)들의 어레이는 서로 상이할 수 있다. 예컨대, 제2표시영역(DA2)에 배치된 복수의 화소(P)들 사이에는 투과영역(TA)이 배치되는 것과 같이, 제2표시영역(DA2)의 화소(P)들의 어레이는, 제1표시영역(DA1)의 화소(P)들의 어레이와 서로 다를 수 있다.
전자 기기(1)는 제1표시영역(DA1)에 배치된 화소(P)들에서 방출되는 광을 이용하여 제1이미지를 제공할 수 있고, 제2표시영역(DA2)에 배치된 화소(P)들에서 방출되는 광을 이용하여 제2이미지를 제공할 수 있다. 일부 실시예에서, 제1이미지 및 제2이미지는 전자 기기(1)의 표시영역(DA)을 통해 제공하는 어느 하나의 이미지의 일 부분들일 수 있다. 또는, 일부 실시예에서, 전자 기기(1)는 서로 독립적인 제1이미지 및 제2이미지를 제공할 수 있다.
제2표시영역(DA2)은 화소(P)들 사이에 위치하는 투과영역(TA)을 포함할 수 있다. 투과영역(TA)은 광이 투과할 수 있는 영역으로, 화소가 배치되지 않는다.
주변영역(SA)은 이미지를 제공하지 않는 영역으로서, 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 주변영역(SA)에는 화소(P)들에 전기적 신호나 전원을 제공하기 위한 드라이버 등이 배치될 수 있다. 주변영역(SA)에는 전자소자나 인쇄회로기판 등이 전기적으로 연결될 수 있는 영역인 패드가 배치될 수 있다.
제2표시영역(DA2)은 도 1에 도시된 바와 같이 평면상에서 원형의 형상을 갖거나, 타원형의 형상을 가질 수 있다. 또는, 제2표시영역(DA2)은 사각형 또는 바(bar) 타입과 같은 다각형의 형상을 가질 수 있다.
제2표시영역(DA2)은 제1표시영역(DA1)의 내측에 배치되거나, 제1표시영역(DA1)의 일측에 배치될 수 있다. 도 1에 도시된 바와 같이 제2표시영역(DA2)은 제1표시영역(DA1)에 의해 전체적으로 둘러싸일 수 있다. 일부 실시예로서, 제2표시영역(DA2)은 제1표시영역(DA1)에 의해 부분적으로 둘러싸일 수 있다. 예를 들어, 제2표시영역(DA2)은 제1표시영역(DA1)의 일측 코너 부분에 위치한 채, 제1표시영역(DA1)에 의해 부분적으로 둘러싸일 수 있다.
표시영역(DA)에 대한 제2표시영역(DA2)의 비율은 표시영역(DA)에 대한 제1표시영역(DA1)의 비율 보다 작을 수 있다. 전자 기기(1)는 도 1에 도시된 바와 같이 하나의 제2표시영역(DA2)을 포함하거나, 2 개 또는 그 이상의 제2표시영역(DA2)들을 포함할 수 있다.
전자 기기(1)는 휴대폰(mobile phone), 태블릿 PC, 노트북, 팔목에 차는 스마트 워치나 스마트 밴드 등을 포함할 수 있다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 표시 패널을 포함하는 전자 기기의 일부를 개략적으로 나타낸 단면도이다.
도 2a 및 도 2b를 참조하면, 전자 기기(1)는 표시 패널(10) 및 표시 패널(10)과 중첩하게 배치된 전자컴포넌트(20)를 포함할 수 있다.
표시 패널(10)은 기판(100), 기판(100) 상에 배치된 표시층(200), 표시층(200) 상의 박막봉지층(300)을 포함할 수 있다.
전자컴포넌트(20)는 제2표시영역(DA2)에 위치할 수 있다. 전자컴포넌트(20)는 광 또는 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 근접센서와 같이 거리를 측정하는 센서, 사용자의 신체의 일부(예, 지문, 홍채, 얼굴 등)을 인식하는 센서, 광을 출력하는 소형 램프이거나, 화상을 캡쳐하는 이미지 센서(예, 카메라) 등일 수 있다. 광을 이용하는 전자요소는, 가시광, 적외선광, 자외선광 등 다양한 파장 대역의 광을 이용할 수 있다. 음향을 이용하는 전자요소는, 초음파 또는 다른 주파수 대역의 음향을 이용할 수 있다. 일부 실시예에서, 전자컴포넌트(20)는 발광부와 수광부와 같이 서브-컴포넌트들을 포함할 수 있다. 발광부와 수광부는 일체화된 구조이거나, 물리적으로 분리된 구조로 한 쌍의 발광부와 수광부가 하나의 전자컴포넌트(20)를 이룰 수 있다.
기판(100)은 글래스 또는 고분자 수지를 포함할 수 있다. 예컨대, 기판(100)은 고분자 수지는 폴리에테르술폰, 폴리아크릴레이트, 폴리에테르 이미드, 폴리에틸렌 나프탈레이트, 폴리에틸렌 테레프탈레이드, 폴리페닐렌 설파이드, 폴리아릴레이트, 폴리이미드, 폴리카보네이트 또는 셀룰로오스 아세테이트 프로피오네이트 등을 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.
기판(100)의 전면(前面) 상에는 표시층(200)이 배치되고, 기판(100)의 배면(背面) 상에는 하부보호필름(175)이 배치될 수 있다. 하부보호필름(175)은 기판(100)의 배면에 부착될 수 있다. 하부보호필름(175)과 기판(100) 사이에는 점착층이 개재될 수 있다. 또는, 하부보호필름(175)은 기판(100)의 배면 상에 직접 형성될 수 있으며, 이 경우 하부보호필름(175)과 기판(100) 사이에는 점착층이 개재되지 않는다.
하부보호필름(175)은 기판(100)을 지지하고 보호하는 역할을 할 수 있다. 하부보호필름(175)은 제2표시영역(DA2)에 대응하는 개구(175OP)를 구비할 수 있다. 하부보호필름(175)의 개구(175OP)는 하부보호필름(175)의 일부가 두께 방향으로 제거되면서 형성된 오목한 부분이다. 일부 실시예에서, 하부보호필름(175)의 개구(175OP)는 하부보호필름(175)의 일부가 두께 방향을 따라 전부 제거되면서 형성될 수 있으며, 이 경우 도 2a 및 도 2b에 도시된 바와 같은 관통홀(thorugh-hole)의 형상을 가질 수 있다. 일부 실시예에서, 하부보호필름(175)의 개구(175OP)는 하부보호필름(175)의 일부가 두께 방향을 따라 일부 제거되면서 블라인드홀(blind-hole)의 형상을 가질 수 있다.
하부보호필름(175)이 개구(175OP)를 구비함으로써, 제2표시영역(DA2)의 투과율, 예컨대 투과영역(TA)의 광 투과율을 향상시킬 수 있다. 하부보호필름(175)은 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterephthalate) 또는 폴리이미드(PI, polyimide)와 같은 유기절연물을 포함할 수 있다.
표시층(200)은 복수의 화소들을 정의할 수 있다. 화소는 적색, 녹색, 또는 청색의 광을 방출할 수 있는 영역으로, 각 화소는 표시요소를 포함할 수 있다. 각 화소의 표시요소는 유기발광다이오드(OLED)를 포함할 수 있으며, 유기발광다이오드(OLED)는 포함된 유기물의 종류에 따라 서로 다른 색, 예컨대 적색, 녹색 또는 청색의 광을 방출할 수 있다.
표시층(200)은 표시요소인 유기발광다이오드(OLED)를 포함하는 표시요소층, 유기발광다이오드(OLED)에 전기적으로 연결된 박막트랜지스터(TFT)를 포함하는 회로층, 및 절연층(IL)을 포함할 수 있다. 제1표시영역(DA1) 및 제2표시영역(DA2)에는 각각 박막트랜지스터(TFT) 및 박막트랜지스터(TFT)에 전기적으로 연결된 유기발광다이오드(OLED)가 배치될 수 있다.
제2표시영역(DA2)은 박막트랜지스터(TFT) 및 유기발광다이오드(OLED)가 배치되지 않는 투과영역(TA)을 포함할 수 있다. 투과영역(TA)은 전자컴포넌트(20)에서 방출되는 및/또는 전자컴포넌트(20)로 향하는 광이 투과할 수 있는 영역이다. 표시 패널(10)에서, 투과영역(TA)의 투과율은 약 30%이상이거나, 약 40%이상이거나, 약 50% 이상이거나, 약 60% 이상이거나, 약 75% 이상이거나, 약 80% 이상이거나, 약 85% 이상이거나, 약 90% 이상일 수 있다.
기판(100)과 표시층(200), 예컨대 기판(100)과 박막트랜지스터(TFT) 사이에는 위상반전층(PSL)이 배치될 수 있다. 위상반전층(PSL)은 전자컴포넌트(20)에서 방출되거나 전자컴포넌트(20)로 향하는 광이 지나갈 수 있는 관통홀(PSL-H)을 포함할 수 있다. 위상반전층(PSL)의 관통홀(PSL-H)은 투과영역(TA)에 위치한다. 위상반전층(PSL)을 통과한 광은 그 위상이 180도 반전될 수 있고, 위상반전층(PSL) 주변을 통과한 광과 상쇄간섭을 일으킬 수 있다. 따라서, 위상반전층(PSL)의 에지 주변에서 회절된 광이 전자컴포넌트(20)로 입사되어 왜곡을 일으키는 것을 제거하거나 최소화 할 수 있다.
또한, 도 2b를 참조하면, 차광층(BML)이 위상반전층(PSL) 상에, 예컨대 위상반전층(PSL)과 박막트랜지스터(TFT) 사이에 배치될 수 있다. 차광층(BML)도 전자컴포넌트(20)에서 방출되거나 전자컴포넌트(20)로 향하는 광이 지나갈 수 있는 관통홀(BML-H)을 포함할 수 있다. 차광층(BML)의 관통홀(BML-H)은 투과영역(TA)에 위치한다. 관통홀(BML-H)이 형성되지 않는 차광층(BML)의 부분은 제2표시영역(DA2)에 배치된 화소회로 또는 화소회로에 연결된 배선들 사이의 좁은 틈을 통해 광이 회절하는 것을 방지할 수 있으며, 박막트랜지스터(TFT)의 성능을 향상시킬 수 있다.
표시층(200)은 봉지부재로 밀봉될 수 있다. 일부 실시예에서, 봉지부재는 도 2a 및 도 2b에 도시된 바와 같이 박막봉지층(300)을 포함할 수 있다. 박막봉지층(300)은 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 일 실시예로, 박막봉지층(300)은 제1 및 제2무기봉지층(310, 330) 및 이들 사이의 유기봉지층(320)을 포함할 수 있다.
제2표시영역(DA2)에는 하나의 전자컴포넌트(20)가 배치되거나, 복수의 전자컴포넌트(20)들이 배치될 수 있다. 전자 기기(1)가 복수의 전자컴포넌트(20)들을 포함하는 경우, 전자 기기(1)는 전자컴포넌트(20)들의 개수에 대응하는 개수의 제2표시영역(DA2)들을 포함할 수 있다. 예컨대, 전자 기기(1)는 상호 이격된 복수의 제2표시영역(DA2)들을 포함할 수 있다. 일부 실시예에서, 복수의 전자컴포넌트(20)들은 하나의 제2표시영역(DA2)에 배치될 수 있다. 예컨대, 전자 기기(1)는 바 타입의 제2표시영역(DA2)을 포함할 수 있으며, 제2표시영역(DA2)의 길이 방향을 따라 복수의 전자컴포넌트(20)들이 상호 이격되어 배치될 수 있다.
도 2a 및 도 2b에서는 표시 패널(10)이 표시요소로서, 유기발광다이오드(OLED)를 포함하는 것을 설명하지만, 본 발명의 표시 패널(10)은 이에 제한되지 않는다. 다른 실시예로서, 표시 패널(10)은 마이크로 LED와 같은 무기을 포함하는 발광 표시 장치(Inorganic Light Emitting Display 또는 무기 EL 표시 장치)이거나, 양자점 발광 표시 장치(Quantum dot Light Emitting Display)와 같은 표시 장치일 수 있다. 예컨대, 표시 패널(10)에 구비된 표시요소의 발광층은 유기물을 포함하거나, 무기물을 포함하거나, 양자점을 포함하거나, 유기물과 양자점을 포함하거나, 무기물과 양자점을 포함할 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 패널의 유기발광다이오드에 연결된 화소회로를 도시한 등가회로도이다.
도 3을 참조하면, 표시 패널(10)은 복수의 박막트랜지스터(T1 내지 T7) 및 스토리지 커패시터(storage capacitor, Cap)를 포함하는 화소회로(PC)를 구비한다. 그리고, 표시 패널(10)은 발광요소로서 화소회로(PC)를 통해 구동 전압을 전달받아 발광하는 유기발광다이오드(Organic Light Emitting Diode, OLED)를 구비할 수 있다.
화소회로(PC)는 복수의 박막트랜지스터들 및 스토리지 커패시터를 포함할 수 있다. 일 실시예에 따르면, 도 3에 도시된 바와 같이 박막트랜지스터들은 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6), 및 제2초기화 박막트랜지스터(T7)를 포함할 수 있다.
구동 박막트랜지스터(T1)의 게이트전극은 스토리지 커패시터(Cap)의 전극에 연결되어 있고, 구동 박막트랜지스터(T1)의 소스전극 및 드레인전극 중 하나는 동작제어 박막트랜지스터(T5)를 경유하여 구동전압선(PL)에 연결되어 있으며, 구동 박막트랜지스터(T1)의 소스전극 및 드레인전극 중 다른 하나는 발광제어 박막트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극과 전기적으로 연결되어 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 유기발광다이오드(OLED)에 구동전류(Id)를 공급한다.
스위칭 박막트랜지스터(T2)의 게이트전극은 제1스캔라인(SL)에 연결되어 있고, 스위칭 박막트랜지스터(T2)의 소스전극 및 드레인전극 중 하나는 데이터라인(DL)에 연결되어 있으며, 스위칭 박막트랜지스터(T2)의 소스전극 및 드레인전극 중 다른 하나는 구동 박막트랜지스터(T1)에 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 구동전압선(PL)에 연결되어 있다. 스위칭 박막트랜지스터(T2)는 제1스캔라인(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 데이터라인(DL)으로 전달된 데이터신호(Dm)를 구동 박막트랜지스터(T1)로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 게이트전극은 제1스캔라인(SL)에 연결되어 있고, 보상 박막트랜지스터(T3)의 소스전극 및 드레인전극 중 하나는 구동 박막트랜지스터(T1)에 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극과 연결되어 있고, 보상 박막트랜지스터(T3)의 소스전극 및 드레인전극 중 다른 하나는 스토리지 커패시터(Cap)의 전극, 제1초기화 박막트랜지스터(T4) 및 구동 박막트랜지스터(T1)에 연결되어 있다. 보상 박막트랜지스터(T3)는 제1스캔라인(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 구동 박막트랜지스터(T1)의 게이트전극(G1)과 소스전극 및 드레인전극 중 하나(예, 드레인전극)을 전기적으로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결시킨다.
제1초기화 박막트랜지스터(T4)의 게이트전극은 제2스캔라인(SL-1)에 연결되어 있고, 제1초기화 박막트랜지스터(T4)의 소스전극 및 드레인전극 중 하나는 제1초기화전압선(VL1)에 연결되어 있으며, 제1초기화 박막트랜지스터(T4)의 소스전극 및 드레인전극 중 다른 하나는 스토리지 커패시터(Cap)의 전극, 보상 박막트랜지스터(T3) 및 구동 박막트랜지스터(T1)에 연결되어 있다. 제1초기화 박막트랜지스터(T4)는 제2스캔라인(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 초기화전압(Vint)을 구동 박막트랜지스터(T1)의 게이트전극에 전달하여 구동 박막트랜지스터(T1)의 게이트전극의 전압을 초기화시키는 초기화동작을 수행한다.
동작제어 박막트랜지스터(T5)의 게이트전극은 발광제어라인(EL)에 연결되어 있으며, 동작제어 박막트랜지스터(T5)의 소스전극 및 드레인전극 중 하나는 구동전압선(PL)과 연결되어 있고, 동작제어 박막트랜지스터(T5)의 소스전극 및 드레인전극 중 다른 하나는 구동 박막트랜지스터(T1) 및 스위칭 박막트랜지스터(T2)와 연결되어 있다.
발광제어 박막트랜지스터(T6)의 게이트전극은 발광제어라인(EL)에 연결되어 있고, 발광제어 박막트랜지스터(T6)의 소스전극 및 드레인전극 중 하나는 구동 박막트랜지스터(T1) 및 보상 박막트랜지스터(T3)의 보상 소스전극(S3)에 연결되어 있으며, 발광제어 박막트랜지스터(T6)의 소스전극 및 드레인전극 중 다른 하나는 제2초기화 박막트랜지스터(T7) 및 유기발광다이오드(OLED)의 화소전극에 전기적으로 연결되어 있다.
동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광제어라인(EL)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴-온되어, 구동전압(ELVDD)이 유기발광다이오드(OLED)에 전달되어 유기발광다이오드(OLED)에 구동전류(Id)가 흐르도록 한다.
제2초기화 박막트랜지스터(T7)의 게이트전극은 해당하는 화소(PX)의 이후 행에 배치된 화소의 제3스캔라인(SL+1)에 연결될 수 있다. 또한, 제2초기화 박막트랜지스터(T7)의 소스전극 및 드레인전극 중 하나는 발광제어 박막트랜지스터(T6) 및 유기발광다이오드(OLED)의 화소전극에 연결되어 있으며, 제2초기화 박막트랜지스터(T7)의 소스전극 및 드레인전극 중 다른 하나는 제2초기화전압선(VL2)에 연결되어 있다.
한편, 제1스캔라인(SL)과 제3스캔라인(SL+1)은 서로 전기적으로 연결됨으로써, 동일한 스캔신호(Sn)가 인가될 수 있다. 따라서, 제2초기화 박막트랜지스터(T7)는 제3스캔라인(SL+1)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 유기발광소자(OLED)의 화소전극을 초기화시키는 동작을 수행할 수 있다.
다른 예로, 제1초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)는 제2스캔라인(SL-1)에 함께 연결될 수 있다.
스토리지 커패시터(Cap)의 하나의 전극은 구동전압선(PL)에 연결되어 있으며, 유기발광다이오드(OLED)의 대향전극은 공통전압(ELVSS)에 연결되어 있다. 이에 따라, 유기발광다이오드(OLED)는 구동 박막트랜지스터(T1)로부터 구동전류(Id)를 전달받아 발광함으로써 화상을 표시할 수 있다.
도 3은 화소회로(PC)가 7개의 박막트랜지스터(T1 내지 T7)와 1개의 스토리지 커패시터(Cap)를 포함하는 것을 설명하였으나, 본 발명은 이에 한정되지 않는다. 박막트랜지스터 및 스토리지 커패시터의 개수는 화소회로(PC)의 디자인에 따라 다양하게 변경될 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 패널 중 제1표시영역의 일부를 개략적으로 나타낸 평면도이다.
도 4를 참조하면, 제1표시영역(DA1)에는 화소(P)들이 배치된다. 화소(P)들은 적색의 화소(Pr), 녹색의 화소(Pg), 및 청색의 화소(Pb)를 포함할 수 있다. 일부 실시예로, 도 4에 도시된 바와 같이 적색의 화소(Pr), 녹색의 화소(Pg), 및 청색의 화소(Pb)는 펜타일 타입으로 배치될 수 있다. 다른 실시예로, 적색의 화소(Pr), 녹색의 화소(Pg), 및 청색의 화소(Pb)는 스트라이프 타입으로 배치될 수 있다.
적색의 화소(Pr), 녹색의 화소(Pg), 및 청색의 화소(Pb)는 서로 다른 크기(또는 폭)를 가질 수 있다. 예컨대, 청색의 화소(Pb)는 적색의 화소(Pr), 및 녹색의 화소(Pg) 보다 크고, 적색의 화소(Pr)는 녹색의 화소(Pg) 보다 클 수 있다. 일부 실시예에서 녹색의 화소(Pg)는 직사각형의 형상을 가질 수 있으며, 이웃한 녹색의 화소(Pg)들은 서로 다른 방향으로 연장될 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 패널 중 제2표시영역의 일부를 개략적으로 나타낸 평면도이다.
도 5를 참조하면, 제2표시영역(DA2)에는 화소(P)들이 배치된다. 화소(P)들은 적색의 화소(Pr), 녹색의 화소(Pg), 및 청색의 화소(Pb)를 포함할 수 있다. 일부 실시예로, 적색의 화소(Pr), 녹색의 화소(Pg), 및 청색의 화소(Pb)는 펜타일 타입으로 배치될 수 있다. 다른 실시예로, 적색의 화소(Pr), 녹색의 화소(Pg), 및 청색의 화소(Pb)는 스트라이프 타입으로 배치될 수 있다. 적색의 화소(Pr), 녹색의 화소(Pg), 및 청색의 화소(Pb) 각각의 구조는 도 6를 참조하여 후술할 단면구조와 대응할 수 있다.
제2표시영역(DA2)은 투과영역(TA)들을 포함한다. 제2표시영역(DA2)에서 투과영역(TA)은 화소(P)들과 인접하게 배치될 수 있다. 예컨대, 화소(P)들 사이에 투과영역(TA)이 배치될 수 있다. 제2표시영역(DA2)에 배치되는 화소(P)들은 투과영역(TA)을 사이에 두고 상호 이격되는 제1화소(P1)들 및 제2화소(P2)들을 포함할 수 있다. 설명을 위해, 도 5에는 하측에서 x방향을 따라 배치되는 두 그룹의 화소(P)들을 각각 제1화소(P1)들 및 제2화소(P2)들로 도시하였으나, 상측에 x방향을 따라 배치되는 두 그룹의 화소(P)들을 제1화소(P1)들 및 제2화소(P2)들로 지칭할 수 있고, 투과영역(TA)을 사이에 두고 y방향을 따라 배치되는 두 그룹의 화소(P)들을 제1화소(P1)들 및 제2화소(P2)들로 지칭할 수 있다.
위상반전층(PSL)은 제2표시영역(DA2)에 배치될 수 있으며, 화소(P)들이 배치되는 영역과 전체적으로 중첩될 수 있다. 위상반전층(PSL)은 투과영역(TA)에 대응하는 관통홀(PSL-H)을 포함할 수 있다. 일부 실시예에서, 관통홀(PSL-H)은 평면상에서, 도 5에 도시된 바와 같이 대략 십자가의 형상을 가질 수 있으나, 다른 실시예에서, 원형 또는 타원형, 또는 사각형을 포함하는 다각형과 같이 다양한 형상을 가질 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 단면도이다. 도 6은 도 5의 VI-VI' 단면에 대응된다.
도 6을 참조하면, 기판(100)은 글래스, 석영 등의 물질을 포함하는 투명한 절연 기판일 수 있으며, 단층 구조일 수 있다. 다른 실시예로, 기판(100)은 고분자 수지를 포함하는 베이스층 및 무기층을 포함하는 다층 구조일 수 있다.
기판(100) 상에는 버퍼층(111)이 배치될 수 있다. 버퍼층(111)은 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 실리콘옥사이드, 실리콘옥시나이트라이드, 실리콘나이트라이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조로 이루어질 수 있다.
버퍼층(111) 상에는 제1화소회로(PC1)와 제2화소회로(PC2)가 배치될 수 있다. 제1화소회로(PC1)와 제2화소회로(PC2)는 각각 앞서 도 3을 참조하여 설명한 화소회로(PC)에 해당할 수 있다. 각각의 제1화소회로(PC1)와 제2화소회로(PC2)는 박막트랜지스터(TFT) 및 스토리지 커패시터(Cap)를 포함하며, 제1화소회로(PC1)와 제2화소회로(PC2)는 서로 동일한 구조를 가질 수 있다.
제2표시영역(DA2)에 배치된 제1 및 제2화소회로(PC1, PC2)와 기판(100) 사이에는 위상반전층(PSL)이 배치될 수 있다. 도 6에서는 위상반전층(PSL)이 기판(100)과 버퍼층(111) 사이에 개재되어 있는 것을 도시하나, 기판(100)을 구성하는 복수의 서브-기판층들 사이에 개재될 수 있다. 예컨대, 기판(100)은 폴리머를 포함하는 제1베이스층, 무기절연물을 포함하는 제1무기층, 폴리머를 포함하는 제2베이스층, 및 무기절연물을 포함하는 제2무기층이 순차적으로 적층된 구조를 가질 수 있으며, 위상반전층(PSL)은 전술한 층들 사이에 개재될 수 있다. 다른 실시예에서, 위상반전층(PSL)은 버퍼층(111)을 구성하는 복수의 서브-버퍼층들 사이에 개재될 수 있다. 제2표시영역에는 하나의 위상반전층(PSL), 또는 둘 이상의 위상반전층(PSL)들이 배치될 수 있다.
위상반전층(PSL)을 통과하는 광 중 특정 파장대역의 광은 그 위상이 180도 반전될 수 있다. 예컨대, 위상반전층(PSL)은 가시광 대역의 광 중 적색광 대역(피크 파장이 580nm 이상 750nm 미만), 녹색광 대역(피크 파장이 495nm 이상 580nm 미만), 또는 청색광 대역(피크 파장이 400nm 이상 495nm 미만)의 빛의 위상을 180도 반전시킬 수 있다. 이하에서, '특정 파장대역' 또는 '제1파장대역' 또는 '제2파장대역'은 적색광 대역, 녹색광 대역 및 청색광 대역 중 하나를 의미할 수 있다.
위상반전층(PSL)은 소정의 투과율을 가질 수 있다. 예컨대, 3% 내지 80%, 5% 내지 80%, 10% 내지 80%, 20% 내지 80%, 30% 내지 80%, 40% 내지 80%, 50% 내지 80%의 투과율을 가질 수 있다. 또한, 5% 내지 50%, 10% 내지 50%, 20% 내지 50%, 30% 내지 50%의 투과율을 가질 수 있다.
위상반전층(PSL)은 전이금속, 실리콘 화합물, 전이금속산화물, 전이금속질화물, 전이금속산화질화물, 전이금속탄화물 및 전이금속산화질화탄화물 중에서 선택된 적어도 하나 이상을 포함할 수 있다. 일 실시예로, 위상반전층(PSL)은 전이금속만 포함할 수 있고, 또는 전이금속 및 실리콘 화합물을 포함할 수 있다. 다른 실시예로, 위상반전층(PSL)은 전이금속 및, 전이금속산화물, 전이금속질화물, 전이금속산화질화물, 전이금속탄화물 또는 전이금속산화질화탄화물 중에서 선택된 적어도 하나 이상을 포함할 수 있다. 다른 실시예로, 위상반전층(PSL)은 전이금속, 실리콘 화합물, 및 전이금속산화물, 전이금속질화물, 전이금속산화질화물, 전이금속탄화물 또는 전이금속산화질화탄화물 중에서 선택된 적어도 하나 이상을 포함할 수 있다.
위상반전층(PSL)은 소정의 두께(t)를 가질 수 있다. 예컨대, 두께(t)는 1000Å 내지 3000Å, 1500Å 내지 3000Å, 2000Å 내지 3000Å일 수 있다. 또는, 위상반전층(PSL)의 두께(t)는 1000Å 이하 또는 3000Å 이상일 수 있다.
위상반전층(PSL)은 소정의 굴절률을 가질 수 있다. 예컨대, 굴절률은 1.5 내지 4, 2 내지 4, 2.5 내지 4, 3 내지 4일 수 있다. 또는, 굴절률은 1.5 내지 3.5, 1.5 내지 3, 1.5 내지 2.5, 1.5 내지 2 일 수 있다. 또는, 굴절률은 1.0 내지 1.5, 또는 4 이상 일 수 있다.
위상반전층(PSL)은 소정의 소멸계수를 가질 수 있다. 예컨대, 소멸계수는 0.01 내지 2, 0.1 내지 2, 0.5 내지 2, 1 내지 2 일 수 있다. 또는, 소멸계수는 0.01 내지 1, 0.01 내지 0.5, 0.01 내지 0.1 일 수 있다.
위상반전층(PSL)이 투과광의 위상을 180도 반전시킬 수 있는 파장 대역은, 위상반전층(PSL)의 두께(t), 굴절률, 재질 및 조성비에 의존할 수 있다.
박막트랜지스터(TFT)는 반도체층(Act1), 반도체층(Act1)의 채널영역과 중첩하는 게이트전극(GE1), 및 반도체층(Act1)의 소스영역 및 드레인영역에 각각 연결된 소스전극(SE1) 및 드레인전극(DE1)을 포함할 수 있다. 반도체층(Act1)과 게이트전극(GE1) 사이에는 제1게이트절연층(112)이 개재되고, 게이트전극(GE1)과 소스전극(SE1), 또는 게이트전극(GE1)과 드레인전극(DE1) 사이에는 제2게이트절연층(113) 및 층간절연층(115)이 배치될 수 있다.
스토리지 커패시터(Cap)는 박막트랜지스터(TFT)와 중첩하여 배치될 수 있다. 스토리지 커패시터(Cap)는 서로 중첩하는 제1축전판(CE1)과 제2축전판(CE2)을 포함할 수 있다. 일부 실시예에서, 박막트랜지스터(TFT)의 게이트전극(GE1)이 스토리지 커패시터(Cap)의 제1축전판(CE1)을 포함할 수 있다. 제1축전판(CE1)과 제2축전판(CE2) 사이에 제2게이트절연층(113)이 배치될 수 있다.
반도체층(Act1)은 폴리실리콘을 포함할 수 있다. 일부 실시예에서, 반도체층(Act1)은 비정질 실리콘(amorphous SL-1icon)을 포함할 수 있다. 일부 실시예에서, 반도체층(Act1)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크로뮴(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 반도체층(Act1)은 채널영역과 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
제1게이트절연층(112)은 실리콘옥사이드, 실리콘옥시나이트라이드, 실리콘나이트라이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조일 수 있다.
게이트전극(GE1) 또는 제1축전판(CE1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti)과 같은 저저항의 도전 물질을 포함할 수 있으며, 전술한 물질로 이루어진 단일 층 또는 다층 구조일 수 있다.
제2게이트절연층(113)은 실리콘옥사이드, 실리콘옥시나이트라이드, 실리콘나이트라이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조일 수 있다.
제2축전판(CE2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조일 수 있다.
층간절연층(115)은 실리콘옥사이드, 실리콘옥시나이트라이드, 실리콘나이트라이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조일 수 있다.
소스전극(SE1) 또는 드레인전극(DE1)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조일 수 있다. 예컨대, 소스전극(SE1) 또는 드레인전극(DE1)은 티타늄층/알루미늄층/티타늄층의 3층 구조일 수 있다.
전술한 박막트랜지스터(TFT) 및 스토리지 커패시터(Cap)를 포함하는 화소회로(PC)는 화소전극(210)에 전기적으로 연결될 수 있다. 일 실시예로 도 5에 도시된 바와 같이, 화소회로(PC)와 화소전극(210)은 콘택메탈(CM)에 의해 전기적으로 연결될 수 있다.
콘택메탈(CM)은 제1평탄화 절연층(117) 상에 배치되며, 제1평탄화 절연층(117)에 형성된 콘택홀을 통해 화소회로(PC)에 접속될 수 있다. 콘택메탈(CM)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조일 수 있다.
제1평탄화 절연층(117)은 유기절연물을 포함할 수 있다. 제1평탄화 절연층(117)은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(HexamethyldiSL-1oxane) 등의 유기 절연물을 포함할 수 있다. 제1평탄화 절연층(117)의 유기절연물은 감광성 유기절연물일 수 있다.
제2평탄화 절연층(118)은 콘택메탈(CM) 상에 배치된다. 제2평탄화 절연층(118)은 유기절연물을 포함할 수 있다. 제2평탄화 절연층(118)은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(HexamethyldiSL-1oxane) 등의 유기 절연물을 포함할 수 있다. 제2평탄화 절연층(118)의 유기절연물은 감광성 유기절연물일 수 있다.
화소전극(210)은 제2평탄화 절연층(118) 상에 배치될 수 있다. 화소전극(210)은 제2평탄화 절연층(118)의 콘택홀을 통해 콘택메탈(CM)에 접속될 수 있다.
화소전극(210)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 화소전극(210)은 전술한 물질을 포함하는 반사막, 및 반사막의 위 또는/및 아래에 배치된 투명도전막을 포함할 수 있다. 투명도전막은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3 indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide) 등을 포함할 수 있다. 일 실시예로, 화소전극(210)은 순차적으로 적층된, ITO층/Ag층/ITO층의 3층 구조를 가질 수 있다.
화소전극(210) 상에는 화소정의막(119)이 배치될 수 있다. 화소정의막(119)은 화소전극(210)의 가장자리를 커버하며 화소전극(210)의 중심 부분에 중첩하는 개구(119OP)를 포함할 수 있다.
화소정의막(119)은 화소전극(210)의 가장자리와 화소전극(210) 상부의 대향전극(230)의 사이의 거리를 증가시킴으로써 화소전극(210)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다. 화소정의막(119)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldiSL-1oxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
화소정의막(119) 상부에는 화소전극(210)에 대응되도록 형성된 중간층(220)이 배치된다. 중간층(220)은 소정의 색상의 광을 방출하는 고분자 유기물 또는 저분자 유기물을 포함할 수 있다.
중간층(220) 상부에는 대향전극(230)이 배치된다. 대향전극(230)은 비교적 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(230)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 니켈(Ni), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(230)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 일 실시예로, 대향전극(230)은 은(Ag) 및 마그네슘(Mg)을 포함할 수 있다. 대향전극(230)은 제1및 제2표시영역(도 1의 DA1, DA2)을 전체적으로 커버하도록 일체로 형성될 수 있다.
순차적으로 적층된 화소전극(210), 중간층(220), 및 대향전극(230)의 적층 구조는 발광 다이오드, 예컨대 유기발광다이오드(OLED)를 형성할 수 있다. 유기발광다이오드(OLED)는 적색, 녹색, 또는 청색의 광을 방출할 수 있으며, 각 유기발광다이오드(OLED)의 발광영역이 화소(P)에 해당한다. 화소정의막(119)의 개구(119OP)가 발광영역의 크기 및/또는 폭을 정의하기에, 화소(P)의 크기 및/또는 폭은 해당하는 화소정의막(119)의 개구(119OP)의 크기 및/또는 폭에 의존할 수 있다.
대향전극(230) 상에는 캡핑층(250)이 형성될 수 있다. 캡핑층(250)(capping layer)은 LiF를 포함할 수 있다. 또는, 캡핑층(250)은 실리콘나이트라이드와 같은 무기 절연물을 포함하거나, 및/또는 유기 절연물을 포함할 수 있다. 일부 실시예에서, 캡핑층(250)은 생략될 수 있다.
캡핑층(250) 상에는 박막봉지층(300)이 배치될 수 있다. 유기발광다이오드(OLED)는 박막봉지층(300)으로 커버될 수 있다. 박막봉지층(300)은 제1및 제2무기봉지층(310, 330) 및 이들 사이의 유기봉지층(320)을 포함할 수 있다.
제1및 제2무기봉지층(310, 330)은 각각 하나 이상의 무기 절연물을 포함할 수 있다. 무기 절연물은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 또는/및 실리콘옥시나이트라이드를 포함할 수 있다. 제1및 제2무기봉지층(310, 330)은 화학기상증착법을 통해 형성될 수 있다.
유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 예컨대, 유기봉지층(320)은 아크릴계 수지, 예컨대 폴리메틸메타크릴레이트, 폴리아크릴산 등을 포함할 수 있다. 유기봉지층(320)은 모노머를 경화하거나, 폴리머를 도포하여 형성할 수 있다.
기판(100) 상의 절연층들은 각각 투과영역(TA)에 형성된 홀을 포함할 수 있다. 예컨대, 제1게이트절연층(112), 제2게이트절연층(113), 층간절연층(115), 제1평탄화 절연층(117), 제2평탄화 절연층(118), 및 화소정의막(119)은 각각, 투과영역(TA)에 위치하며 서로 중첩하는 제1 내지 제6홀(112H, 113H, 116H, 117H, 118H, 119H)을 포함할 수 있다. 또한, 대향전극(230)은 투과영역(TA)에 형성된 홀(230H)을 포함할 수 있다. 위상반전층(PSL)은 투과영역(TA)에는 존재하지 않는다. 예컨대, 위상반전층(PSL)은 투과영역(TA)에 대응하는 관통홀(PSL-H)들을 포함할 수 있다. 이를 통해, 투과영역(TA)에서의 광 투과율을 향상시킬 수 있다.
일 실시예로, 표시 패널(10)은 기판 상에 배치되되, 투과영역(TA)을 사이에 두고 상호 이격되며 각각 트랜지스터 및 스토리지 커패시터를 포함하는 제1화소회로(PC1)들 및 제2화소회로(PC2)들을 포함할 수 있다. 또한, 표시 패널(10)은 제1화소회로(PC1)들에 각각 전기적으로 연결된 제1표시요소들 및 상기 제2화소회로(PC2)들에 각각 전기적으로 연결된 제2표시요소들을 포함할 수 있고, 기판(100)과 제1 및 제2화소회로(PC1, PC2)들 사이에 개재되는 위상반전층(PSL)을 포함할 수 있다. 편의상 도 6에서는 제2화소회로(PC2) 및 제2표시요소를 각각 1개만 도시하였다.
도 7은 본 발명의 다른 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 단면도이다. 본 실시예에서의 표시 패널의 구조는 앞서 도 6를 참조하여 설명한 것과 동일하므로, 이하에서는 차이점을 위주로 설명한다.
기판(100)과 제1 및 제2화소회로(PC1, PC2)들 사이에 개재되는 위상반전층(PSL)은 복수의 서브-위상반전층(PSL-S)을 포함할 수 있다. 예컨대, 위상반전층(PSL)은 제1화소회로(PC1)들 각각에 중첩하는 제1서브-위상반전층(PSL-S1)들 및 제2화소회로(PC2)들 각각에 중첩하는 제2서브-위상반전층(PSL-S2)들을 포함할 수 있다. 제1서브-위상반전층(PSL-S1)들 및 제2서브-위상반전층(PSL-S2)들은 각각 상호 이격될 수 있고, 아일랜드 형태로 배치될 수 있다.
도 8은 본 발명의 다른 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 단면도이다. 표시 패널(10)의 구조는 앞서 도 6를 참조하여 설명한 것과 동일하므로, 이하에서는 차이점을 위주로 설명한다.
위상반전층(PSL) 상에는 차광층(BML)이 배치될 수 있다. 차광층(BML)은 차광물질을 포함할 수 있다. 차광물질은 예컨대, 크롬(Cr) 또는 몰리브덴(Mo) 등과 같은 금속, 불랙잉크 또는 염료 등을 포함할 수 있다. 차광층(BML)의 투과율은 위상반전층(PSL)의 투과율보다 작을 수 있다.
차광층(BML)은 전자컴포넌트(20)에서 방출되거나 전자컴포넌트(20)로 향하는 광이 화소회로(PC)에 연결된 배선들 사이의 좁은 틈을 통해 회절되는 것과 전자컴포넌트(20)로부터 방출된 광이 화소회로(PC)에 입사되는 것을 방지할 수 있다. 이를 통해, 박막트랜지스터(TFT)의 성능을 향상시킬 수 있다.
일 실시예에서, 위상반전층(PSL)의 에지(PSL-E)는 차광층(BML)의 에지(BML-E) 보다 투과영역(TA)에 더 인접하고, 위상반전층(PSL)의 에지(PSL-E)와 차광층(BML)의 에지(BML-E)는 단차를 형성할 수 있다. 예를 들어, 위상반전층(PSL)의 에지(PSL-E)는 차광층(BML)의 에지(BML-E) 보다 0.3μm 내지 5μm만큼 투과영역(TA)을 향해 더 연장될 수 있다.
도 9은 도 8의 표시 패널의 일부를 개략적으로 나타낸 확대단면도로서 도 9는 도 8의 W영역에 대응하며, 도 10은 본 발명의 다른 실시예에 따른 표시 패널 중 제2표시영역의 일부를 개략적으로 나타낸 평면도로서 도 9에서의 실시예에 대응한다.
도 9를 참조하면, 본 발명의 표시 패널로 입사되는 광 중 일부의 광(L1, L2, L3)들의 경로가 점선 화살표들로 나타나 있다. 차광층(BML) 상으로 입사되는 제1광(L1)은 차광층(BML)을 투과하지 못하므로, 차광층(BML)에 의해 전자컴포넌트(20)로 입사되는 것이 차단될 수 있다. 위상반전층(PSL) 중 차광층(BML)과 중첩하지 않는 영역으로 입사되는 제2광(L2)은 위상반전층(PSL)이 소정의 투과율을 가지므로 일부 투과되되, 특정 파장대역에서 180도 위상 반전된 채로 전자컴포넌트(20)에 도달할 수 있다. 위상반전층(PSL)의 에지(PSL-E)에 근접한 영역에서 위상반전층(PSL)을 통과하지 않는 제3광(L3)은 버퍼층(111)과 기판(100)을 투과하여 전자컴포넌트(20)에 도달할 수 있다.
제3광(L3) 중 일부는 위상반전층(PSL)의 에지 주변에서 회절될 수 있고, 이 회절광(L3d)은 제2광(L2)과 상쇄 간섭을 일으킬 수 있다. 이를 통해, 전자컴포넌트(2)가 수광하는 광 중 회절된 광에 의한 왜곡(예를 들어, 이미지 왜곡)을 제거하거나 최소화할 수 있고, 나아가 고품질의 이미지를 제공할 수 있다.
일 실시예로, 상쇄간섭의 대상이 되는 광은 녹생광일 수 있다. 인간의 눈이 가진 망막 시세포의 원추세포 중 적원추세포 다음으로 녹원추세포이 비율이 크고, 간상세포는 어두운 환경에서 녹색광을 가장 잘 흡수하기 때문에, 가시광 중 녹생광이 시인성이 가장 클 수 있다. 따라서, 본 발명의 일 실시예는 녹생광의 위상 반전을 위한 위상반전층(PSL)을 이용하여 본 발명의 효과를 향상시킬 수 있다.
다른 실시예로, 상쇄간섭의 대상이 되는 광은 적색광일 수 있다. 적색광은 가시광 중 피크 파장이 가장 길기 때문에 회절량이 가장 크다. 따라서, 본 발명의 일 실시예는 적생광의 위상 반전을 위한 위상반전층(PSL)을 이용하여 본 발명의 효과를 향상시킬 수 있다.
또 다른 실시예로, 상쇄간섭의 대상이 되는 광은 청색광일 수 있다.
도 10을 참조하면, 위상반전층(PSL) 및 차광층(BML)이 평면 상에서 배치되는 일 예를 도시한다. 위상반전층(PSL)의 에지(PSL-E)는 차광층(BML)의 에지(BML-E) 보다 투과영역(TA)에 더 인접하기 때문에, 차광층(BML)이 배치되는 영역보다 위상반전층(PSL)이 배치되는 영역이 더 넓을 수 있다.
도 11은 본 발명의 다른 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 확대단면도이며, 도 12는 본 발명의 다른 실시예에 따른 표시 패널 중 제2표시영역의 일부를 개략적으로 나타낸 평면도로서 도 11에서의 실시예에 대응한다.
도 11을 참조하면, 기판(100) 상에 제1위상반전층(PSL1)이 배치되고, 제1위상반전층(PSL1) 상에는 차광층(BML)이 배치되며, 차광층(BML) 상에는 제2위상반전층(PSL2)이 배치될 수 있다. 제2위상반전층(PSL2)은 제1위상반전층(PSL1) 및 차광층(BML)과 중첩할 수 있다.
일 실시예에서, 버퍼층(111)은 복수의 서브-버퍼층, 예를 들어 제1서브-버퍼층(111a) 및 제2서브-버퍼층(111b)을 포함할 수 있다. 제1서브-버퍼층(111a)은 제1위상반전층(PSL1) 및 차광층(BML)과 제2위상반전층(PSL2) 사이에 개재되어, 제1위상반전층(PSL1) 및 차광층(BML)을 커버할 수 있다. 제2서브-버퍼층(111b)은 제2위상반전층(PSL2) 상에 배치되어, 제2위상반전층(PSL2)을 커버할 수 있다.
제1위상반전층(PSL1)의 에지(PSL1-E)는 차광층(BML)의 에지(BML-E) 보다 투과영역(TA)에 더 인접할 수 있다. 또한, 제2위상반전층(PSL2)의 에지(PSL2-E)는 제1위상반전층(PSL1)의 에지(PSL1-E) 보다 투과영역(TA)에 더 인접할 수 있다.
제1위상반전층(PSL1) 및 제2위상반전층(PSL2)은 각각 가시광 대역의 빛을 180도 위상 변환할 수 있다. 제1위상반전층(PSL1) 및 제2위상반전층(PSL2)은 서로 다른 파장대역의 빛의 위상 변환할 수 있다. 예컨대, 제1위상반전층(PSL1)은 제1파장대역의 빛의 위상을 180도 변환할 수 있고, 제2위상반전층(PSL2)은 제2파장대역의 빛의 위상을 180도 변환할 수 있다. 제1파장대역의 빛과 제2파장대역의 빛은 적색광 대역, 녹색광 대역, 및 청색광 대역의 빛 중 하나이되, 서로 상이한 피크 파장을 가질 수 있다. 제1위상반전층(PSL1) 및 제2위상반전층(PSL2)은 서로 다른 투과율을 가질 수 있다. 실시예들에 따라, 제1위상반전층(PSL1)의 투과율은 제2위상반전층(PSL2)의 투과율 보다 크거나, 동일하거나, 작을 수 있다.
제1위상반전층(PSL1) 및 제2위상반전층(PSL2)은 각각 서로 상이한 제1두께(t1) 및 제2두께(t2)를 가질 수 있다. 실시예들에 따라, 제1위상반전층(PSL1)의 두께는 제2위상반전층(PSL2)의 두께 보다 크거나, 동일하거나, 작을 수 있다.
제1위상반전층(PSL1) 및 제2위상반전층(PSL2)은 각각 서로 상이한 제1굴절률 및 제2 굴절률을 가질 수 있다. 제1굴절률은 제2굴절률 보다 크거나, 동일하거나, 작을 수 있다. 제1위상반전층(PSL1) 및 제2위상반전층(PSL2)은 전이금속, 실리콘 화합물, 전이금속산화물, 전이금속질화물, 전이금속산화질화물, 전이금속탄화물 또는 전이금속산화질화탄화물 중에서 선택된 적어도 하나 이상을 포함할 수 있다. 제2위상반전층(PSL2)의 물질 및/또는 조성비는 제1위상반전층(PSL1)과 상이할 수 있다. 제1위상반전층(PSL1) 및 제2위상반전층(PSL2) 각각의 두께, 굴절률, 물질 및 조성은 특정 파장대역의 광을 180도 위상 반전시키기 위해 결정될 수 있다.
도 11을 참조하면, 본 발명의 표시 패널로 입사되는 광 중 일부의 광(L1, L2, L3, L4)들의 경로가 점선 화살표들로 나타나 있다. 차광층(BML) 상으로 입사되는 제1광(L1)은 차광층(BML)을 투과하지 못하므로, 차광층(BML)에 의해 전자컴포넌트(20)로 입사되는 것이 차단될 수 있다. 제1위상반전층(PSL1) 중 차광층(BML)과 중첩하지 않는 영역으로 입사되는 가시광 대역의 제2광(L2)은 제1 및 제2위상반전층(PSL1, PSL2)을 투과할 수 있다. 가시광 대역의 제2광(L2) 중 제1파장대역의 빛은 제1위상반전층(PSL1)에 의해 180도 위상이 반전되고, 제2파장대역의 빛은 제2위상반전층(PSL2)에 의해 180도 위상이 반전되어, 전자컴포넌트(20)에 도달할 수 있다.
제1위상반전층(PSL1)의 에지(PSL1-E)에 근접한 영역으로 입사되는 가시광 대역의 제3광(L3) 중 제2파장대역의 빛은 제2위상반전층(PSL2)을 통과하면서 180도 위상 반전될 수 있다. 제3광(L3) 중 일부는 제1위상반전층(PSL1)의 에지 주변에서 회절될 수 있다. 이 회절광(L3d)은 제2광(L2) 중 180도 위상 반전된 제1파장대역의 빛과 상쇄간섭될 수 있고, 이를 통해 전자컴포넌트(20)가 수광하는 광 중 회절된 광에 의한 왜곡(예를 들어, 이미지 왜곡)을 제거하거나 최소화할 수 있다.
제2위상반전층(PSL2)의 에지(PSL2-E)에 근접한 영역으로 입사되는 가시광 대역의 제4광(L4) 중 일부는 제2위상반전층(PSL2)의 에지 주변에서 회절될 수 있다. 이 회절광(L4d)은 제3광(L3) 중 180도 위상 반전된 제2파장대역의 빛과 상쇄간섭될 수 있고, 이를 통해 전자컴포넌트(20)가 수광하는 광 중 회절된 광에 의한 왜곡(예를 들어, 이미지 왜곡)을 제거하거나 최소화할 수 있다.
도 12를 참조하면, 제1 및 제2위상반전층(PSL1, PSL2) 및 차광층(BML)이 평면 상에서 배치되는 일 예를 도시한다. 제2위상반전층(PSL2)의 에지(PSL2-E)는 제1위상반전층(PSL1)의 에지(PSL1-E) 및 차광층(BML)의 에지(BML-E) 보다 투과영역(TA)에 더 인접하기 때문에, 제1위상반전층(PSL1) 및 차광층(BML)이 배치되는 영역보다 위상반전층(PSL)이 배치되는 영역이 더 넓을 수 있다. 제1 및 제2위상반전층(PSL1, PSL2) 및 차광층(BML) 중 제2위상반전층(PSL2)이 가장 위에 배치되므로, 제1위상반전층(PSL1)의 에지(PSL1-E) 및 차광층(BML)의 에지(BML-E)는 점선으로 도시되어 있다.
도 13은 본 발명의 다른 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 확대단면도이며, 도 14는 본 발명의 다른 실시예에 따른 표시 패널 중 제2표시영역의 일부를 개략적으로 나타낸 평면도로서 도 13에서의 실시예에 대응한다. 본 실시예에서의 표시 패널의 구조는 앞서 도 11 및 도 12를 참조하여 설명한 것과 동일하므로, 이하에서는 차이점 위주로 설명한다.
도 13을 참조하면, 제2위상반전층(PSL2)은 제1위상반전층(PSL1) 및 차광층(BML)과 적어도 일부분 중첩할 수 있고, 제2위상반전층(PSL2)은 제1위상반전층(PSL1) 및 차광층(BML)과 중첩되는 개구(PSL2-OP)를 포함할 수 있다. 제2위상반전층(PSL2)은 차광층(BML)의 에지(BML-E) 및 제1위상반전층(PSL1)의 에지(PSL1-E)를 커버하며, 제2위상반전층(PSL2)의 개구(PSL2-OP)는 차광층(BML)의 에지(BML-E) 및 제1위상반전층(PSL1)의 에지(PSL1-E)와 중첩되지 않을 수 있다.
도 14를 참조하면, 제1 및 제2위상반전층(PSL1, PSL2) 및 차광층(BML)이 평면 상에서 배치되는 일 예를 도시한다. 제2위상반전층(PSL2)의 에지(PSL2-E)는 제1위상반전층(PSL1)의 에지(PSL1-E) 및 차광층(BML)의 에지(BML-E) 보다 투과영역(TA)에 더 인접할 수 있다. 제2위상반전층(PSL2)의 개구(PSL2-OP)는 화소(P)들이 배치되는 영역에 대응될 수 있고, 개구(PSL2-OP)의 면적은 차광층(BML)의 면적 보다 작을 수 있다. 제2위상반전층(PSL2)은 개구(PSL2-OP)를 구비함으로써, 그렇지 않은 경우보다 더 비용 효율적일 수 있다.
도 15는 본 발명의 다른 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 확대단면도이다.
도 15를 참조하면, 기판(100) 상에 제1위상반전층(PSL1)이 배치되고, 제1위상반전층(PSL1) 상에는 차광층(BML)이 배치되며, 제1위상반전층(PSL1)과 차광층(BML) 사이에는 제2위상반전층(PSL2)이 배치될 수 있다.
제1위상반전층(PSL1)의 에지(PSL1-E)는 제2위상반전층(PSL2)의 에지(PSL2-E) 보다 투과영역(TA)에 더 인접할 수 있다. 또한, 제2위상반전층(PSL2)의 에지(PSL2-E)는 차광층(BML)의 에지(BML-E) 보다 투과영역(TA)에 더 인접할 수 있다. 제1위상반전층(PSL1), 제2위상반전층(PSL2) 및 차광층(BML) 각각의 에지(PSL1-E, PSL2-E, BML-E)들은 단차를 형성할 수 있다.
제1위상반전층(PSL1) 및 제2위상반전층(PSL2)은 각각 서로 상이한 제1두께(t1) 및 제2두께(t2)를 가질 수 있다. 제1위상반전층(PSL1) 및 제2위상반전층(PSL2)은 각각 서로 상이한 제1굴절률 및 제2 굴절률을 가질 수 있다. 제1위상반전층(PSL1) 및 제2위상반전층(PSL2)은 전이금속, 실리콘 화합물, 전이금속산화물, 전이금속질화물, 전이금속산화질화물, 전이금속탄화물 또는 전이금속산화질화탄화물 중에서 선택된 적어도 하나 이상을 포함할 수 있다. 제2위상반전층(PSL2)의 물질 및/또는 조성비는 제1위상반전층(PSL1)과 상이할 수 있다. 제1위상반전층(PSL1) 및 제2위상반전층(PSL2) 각각의 두께, 굴절률, 물질 및 조성은 특정 파장대역의 광을 180도 위상 반전시키기 위해 결정될 수 있다.
도 15를 참조하면, 본 발명의 표시 패널로 입사되는 광 중 일부의 광(L1, L2, L3, L4)들의 경로가 점선 화살표들로 나타나 있다. 차광층(BML) 상으로 입사되는 제1광(L1)은 차광층(BML)을 투과하지 못하므로, 차광층(BML)에 의해 전자컴포넌트(20)로 입사되는 것이 차단될 수 있다. 제2위상반전층(PSL2) 중 차광층(BML)과 중첩하지 않는 영역으로 입사되는 제2광(L2)은 제1 및 제2위상반전층(PSL1, PSL2)을 투과하면서, 제1파장대역 및 제2파장대역에서 180도 위상 반전된 채로 전자컴포넌트(20)에 도달할 수 있다.
제2위상반전층(PSL2)의 에지(PSL2-E)에 근접한 영역으로 입사되는 제3광(L3) 중 제1파장대역의 빛은 제1위상반전층(PSL1)을 통과하면서 180도 위상 반전되고, 제3광(L3) 중 일부는 제2위상반전층(PSL2)의 에지 주변에서 회절될 수 있다. 이 회절광(L3d)은 제2광(L2) 중 180도 위상 반전된 제2파장대역의 빛과 서로 상쇄간섭될 수 있고, 이를 통해 전자컴포넌트(20)가 수광하는 광 중 회절된 광에 의한 왜곡(예를 들어, 이미지 왜곡)을 제거하거나 최소화할 수 있다.
제1위상반전층(PSL1)의 에지(PSL1-E)에 근접한 영역으로 입사되는 제4광(L4) 중 일부는 제1위상반전층(PSL1)에 에지 주변에서 회절될 수 있다. 이 회절광(L4d)은 제3광(L3) 중 180도 위상 반전된 제1파장대역의 빛과 서로 상쇄간섭될 수 있고, 이를 통해 전자컴포넌트(20)가 수광하는 광 중 회절된 광에 의한 왜곡(예를 들어, 이미지 왜곡)을 제거하거나 최소화할 수 있다.
도 16은 본 발명의 다른 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 확대단면도이다. 본 실시예에서의 표시 패널의 구조는 앞서 도 15를 참조하여 설명한 것과 동일하므로, 이하 차이점 위주로 설명한다.
도 16을 참조하면, 제1위상반전층(PSL1)의 에지(PSL1-E)는 차광층(BML)의 에지(BML-E) 보다 투과영역(TA)에 더 인접할 수 있다. 제2위상반전층(PSL2)의 에지(PSL2-E)는 제1위상반전층(PSL1)의 에지(PSL1-E) 보다 투과영역(TA)을 향해 더 연장되어 배치될 수 있다. 즉, 제2위상반전층(PSL2)의 에지(PSL2-E)는 제1위상반전층(PSL1)의 에지(PSL1-E) 보다 투과영역(TA)에 더 인접할 수 있고, 제2위상반전층(PSL2)은 제1위상반전층(PSL1)을 전체적으로 커버할 수 있다.
도 16을 참조하면, 본 발명의 표시 패널로 입사되는 광 중 일부의 광(L1, L2, L3, L4)들의 경로가 점선 화살표들로 나타나 있다. 차광층(BML) 상으로 입사되는 제1광(L1)은 차광층(BML)을 투과하지 못하므로, 차광층(BML)에 의해 전자컴포넌트(20)로 입사되는 것이 차단될 수 있다. 제1위상반전층(PSL1) 및 제2위상반전층(PSL2)만이 중첩되는 영역으로 입사되는 제2광(L2)은 제1 및 제2위상반전층(PSL1, PSL2)을 투과하면서, 제1파장대역 및 제2파장대역에서 180도 위상 반전된 채로 전자컴포넌트(20)에 도달할 수 있다.
제1위상반전층(PSL1)의 에지(PSL1-E)에 근접한 영역으로 입사되는 제3광(L3) 중 제2파장대역의 빛은 제2위상반전층(PSL2)을 통과하면서 180도 위상 반전되고, 제3광(L3) 중 일부는 제1위상반전층(PSL1)의 에지 주변에서 회절될 수 있다. 이 회절광(L3d)은 제2광(L2) 중 180도 위상 반전된 제1파장대역의 빛과 서로 상쇄간섭될 수 있고, 이를 통해 전자컴포넌트(20)가 수광하는 광 중 회절된 광에 의한 왜곡(예를 들어, 이미지 왜곡)을 제거하거나 최소화할 수 있다.
제2위상반전층(PSL2)의 에지(PSL2-E)에 근접한 영역으로 입사되는 제4광(L4) 중 일부는 제2위상반전층(PSL2)의 에지 주변에서 회절될 수 있다. 이 회절광(L4d)은 제3광(L3) 중 180도 위상 반전된 제2파장대역의 빛과 서로 상쇄간섭될 수 있고, 이를 통해 전자컴포넌트(20)가 수광하는 광 중 회절된 광에 의한 왜곡(예를 들어, 이미지 왜곡)을 제거하거나 최소화할 수 있다.
도 17는 본 발명의 다른 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 확대단면도이고, 도18은 본 발명의 다른 실시예에 따른 표시 패널 중 제2표시영역의 일부를 개략적으로 나타낸 평면도로서, 도 17에서의 실시예에 대응한다. 도 19는 본 발명의 일 실시예에 따른 표시 패널의 위치에 따른 투과광의 진폭 및 세기를 개략적으로 나타낸 그래프이다.
도 17 및 도 18을 참조하면, 기판(100) 상에는 위상반전층(PSL)이 배치되고, 위상반전층(PSL) 상에는 차광층(BML) 및 차광띠층(BML')이 배치될 수 있다. 차광띠층(BML')은 평면 상에서 차광층(BML)과 투과영역(TA) 사이에 위치하고, 차광층(BML)과 이격되어 배치될 수 있다.
차광층(BML) 과 차광띠층(BML') 사이에 이격된 거리(d1)는 0.3μm 내지 5μm, 0.5μm 내지 5μm, 1μm 내지 5μm, 2μm 내지 5μm, 3μm 내지 5μm, 4μm 내지 5μm일 수 있다. 차광띠층의 폭(d2)은 0.3μm 내지 10μm, 0.5μm 내지 10μm, 1μm 내지 10μm, 3μm 내지 10μm, 5μm 내지 10μm일 수 있다.
차광띠층(BML')은 차광층(BML) 과 동일한 차광물질을 포함할 수 있다. 차광띠층(BML')의 투과율은 위상반전층(PSL)의 투과율보다 작을 수 있다. 차광띠층(BML')은 투과영역(TA)을 향하는 에지(BML'-E)를 포함할 수 있다. 차광띠층(BML')의 에지(BML'-E)는 위상반전층(PSL)의 에지(PSL-E)와 동일 평면 상에 배치될 수 있다.
도 17을 참조하면, 본 발명의 표시 패널로 입사되는 광 중 일부의 광(L1, L2, L3, L4)들의 경로가 점선 화살표들로 나타나 있다. 차광층(BML) 및 차광띠층(BML') 상으로 입사되는 제1광(L1) 및 제3광(L3)은 차광층(BML) 및 차광띠층(BML')을 투과하지 못하므로, 차광층(BML) 및 차광띠층(BML')에 의해 전자컴포넌트(20)로 입사되는 것이 차단될 수 있다. 차광층(BML)과 차광띠층(BML') 사이의 영역으로 입사되는 제2광(L2) 중 특정 파장대역의 빛은 위상반전층(PSL)을 통과하면서 180도 위상 반전된 채로 전자컴포넌트(20)에 도달할 수 있다. 위상반전층(PSL)의 에지(PSL-E)에 근접한 영역으로 입사되는 제4광(L4) 중 일부는 위상반전층(PSL)의 에지 주변에서 회절될 수 있다. 이 회절광(L4d)은 제2광(L2) 중 180도 위상 반전된 상기 특정 파장대역에서 서로 상쇄간섭될 수 있고, 이를 통해 전자컴포넌트(20)가 수광하는 광 중 회절된 광에 의한 왜곡(예를 들어, 이미지 왜곡)을 제거하거나 최소화할 수 있다.
도 19를 참조하면, 차광띠부(BML')의 존재 여부에 따른 투과광의 진폭 및 세기를 나타낸다. 그래프1 및 그래프2는 실시예1에 대응되며, 그래프3 및 그래프4는 실시예2에 대응된다. 그래프1 내지 그래프4의 가로축은 기판의 폭 방향(도1에서의 x방향) 또는 길이 방향(도1에서의 y방향)에 따라 대응되는 위치를 의미한다. 그래프1 및 그래프3의 세로축은 투과광의 진폭의 크기를 의미하며, + 및 -는 투과광의 위상이 서로 180도 반전된 것을 의미한다. 그래프2 및 그래프4의 세로축은 투과광의 세기를 의미한다.
그래프1 내지 그래프4를 참조하면, A곡선(얇은 점선으로 도시)은 위상반전층(PSL)이 배치되지 않은 영역으로 입사된 제2광(L2, 얇은 점선의 화살표로 도시)에 포함된 특정 파장대역의 빛의 진폭의 크기를 나타낸다. B곡선(굵은 점선으로 도시)은 제1광(L1, 굵은 점선의 화살표로 도시) 중 위상반전층(PSL)에 의해 180도 위상 반전이 일어난 특정 파장대역의 빛의 진폭의 크기를 나타낸다. C곡선(실선으로 도시)은 A곡선과 B곡선의 합을 나타낸다. D곡선은 투과광 중 상기 특정파장 대역의 빛의 세기를 나타내며, 세기는 진폭의 크기의 제곱에 비례할 수 있다.
투과광 중 제1광(L1)은 위상반전층(PSL)을 통과하면서 특정 파장대역에서 180도 위상 반전되며, 투과광 중 위상반전층(PSL)을 통과하지 않은 제2광(L2)은 위상 반전 없이 입사될 수 있다. 제1광(L1) 중 180도 위상 반전된 상기 특정 파장대역의 빛은 위상반전층(PSL)을 통과한 후 회절될 수 있고, 위상반전층(PSL)의 에지(PSL-E)에 인접한 영역에서 제2광(L2) 중 상기 특정 파장대역의 빛과 상쇄간섭을 일으킬 수 있다. 그래프1의 C곡선 및 그래프2의 D곡선을 참조하면, 위상반전층(PSL)의 에지에 인접한 영역에서 상기 특정파장 대역의 빛의 진폭 및 세기는 상쇄간섭에 의해 감소할 수 있다.
차광띠부를 구비하지 않는 실시예1과 비교할 때, 차광띠부를 구비한 실시예2에 따르면, 제1광(L1) 중 180도 위상 반전된 특정 파장대역의 빛의 진폭의 크기가 최대인 위치(즉, 그래프3의 B곡선 중 진폭의 절대값이 최대인 위치)는 위상반전층(PSL)의 에지(PSL-E)로부터 보다 더 멀어질 수 있다. 따라서, 위상반전층(PSL)의 에지(PSL-E)에 인접한 영역에서의 투과광의 손실은 더 작아질 수 있다. 투과광의 손실을 줄임으로써, 전자컴포넌트(20, 도2)의 성능 감소를 줄일 수 있다.
실시예2에 따르면, 예컨대 위상반전층(PSL)의 투과율을 높힘으로써(예를 들어, 30% 이상) 더 큰 상쇄간섭 효과를 얻으려는 경우에 위상반전층(PSL)의 에지(PSL-E)에 인접한 영역에서의 투과광의 손실을 최소화하여 전자컴포넌트(20, 도2)의 성능 감소를 줄일 수 있다.
도 20는 본 발명의 다른 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 단면도이다. 표시 패널의 구조는 도 6을 참조하여 설명한 것과 동일하므로, 이하에서 차이점을 위주로 설명한다.
도 20을 참조하면, 위상반전층(PSL) 하부에 화소회로에 대응하여 위치하는 반사방지층이 배치될 수 있다. 반사방지층은 크롬산화물 등을 포함할 수 있더. 반사방지층은 위상반전층 보다 낮은 반사율을 가질 수 있다. 반사방지층은 투과영역(TA)을 통해 입사된 광이 전자컴포넌트(20)의 일 면에서 반사되어 박막트랜지스터(TFT) 또는 화소회로(PC) 등에 악영향을 끼치는 것을 방지 또는 최소화할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
1 전자 기기
10 표시 패널
20 전자컴포넌트
100 기판
200 표시층
300 박막봉지층
400 반사방지층
DA 표시영역
SA 주변영역
TA 투과영역
BML 차광층
BML-E 차광층의 에지
BML' 차광띠층
BML'-E 차광띠층의 에지
PC 화소회로
PSL 위상반전층
PSL-E 위상반전층의 에지

Claims (20)

  1. 투과영역을 갖는 표시 패널로서,
    기판;
    상기 기판 상에 배치되되, 상기 투과영역을 사이에 두고 상호 이격되며, 각각 트랜지스터 및 스토리지 커패시터를 포함하는 제1화소회로들 및 제2화소회로들;
    상기 제1화소회로들에 각각 전기적으로 연결된 제1표시요소들;
    상기 제2화소회로들에 각각 전기적으로 연결된 제2표시요소들; 및
    상기 기판과 상기 제1 및 제2화소회로들 사이에 개재되고, 제1투과율을 갖는 제1위상반전층;을 포함하는, 표시 패널.
  2. 제1항에 있어서,
    상기 제1위상반전층은,
    전이금속, 실리콘 화합물, 전이금속산화물, 전이금속질화물, 전이금속산화질화물, 전이금속탄화물 및 전이금속산화질화탄화물 중에서 선택된 적어도 하나 이상을 포함하는, 표시 패널.
  3. 제1항에 있어서,
    가시광 대역에서 상기 제1투과율은 약 3 내지 약 80인, 표시 패널.
  4. 제1항에 있어서
    상기 제1위상반전층의 제1두께는 약 1000Å 내지 약 3000Å의 값을 갖는, 표시 패널.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1위상반전층의 제1굴절률은 약 1.5 내지 약 4.0이고,
    상기 제1위상반전층의 제1소멸계수는 약 0.01 내지 약 2.0인, 표시 패널.
  6. 제1항에 있어서,
    상기 제1위상반전층은,
    상기 제1화소회로에 중첩하는 제1서브-위상반전층, 및 상기 제2화소회로에 중첩하는 제2서브-위상반전층을 포함하며,
    상기 제1서브-위상반전층 및 상기 제2서브-위상반전층은 상호 이격된, 표시 패널.
  7. 제1항에 있어서,
    상기 제1위상반전층 상에 배치되는 차광층을 더 포함하고,
    상기 차광층은 상기 제1투과율보다 작은 제2투과율을 갖는, 표시 패널.
  8. 제7항에 있어서,
    상기 제1위상반전층의 에지는 상기 차광층의 에지 보다 상기 투과영역에 더 인접하고,
    상기 제1위상반전층의 에지와 상기 차광층의 에지는 단차를 형성하는, 표시 패널.
  9. 제7항에 있어서,
    상기 차광층 상에 배치되되, 상기 차광층 및 상기 제1위상반전층과 중첩하는 제2위상반전층을 더 포함하는, 표시 패널.
  10. 제9항에 있어서,
    상기 제2위상반전층의 에지는 상기 제1위상반전층의 에지 보다 상기 투과영역에 더 인접한, 표시 패널.
  11. 제7항에 있어서,
    상기 제1위상반전층과 상기 차광층 사이에 배치되는 제2위상반전층을 더 포함하는, 표시 패널.
  12. 제11항에 있어서,
    상기 제1위상반전층의 에지는 상기 제2위상반전층의 에지보다 투과영역에 더 인접하게 위치하는, 표시 패널.
  13. 제11항에 있어서,
    상기 제2위상반전층의 에지는 상기 제1위상반전층의 에지보다 투과영역을 향해 더 연장되어 배치되는, 표시 패널.
  14. 제9항 또는 제11항에 있어서,
    상기 제1위상반전층 및 상기 제2위상반전층 각각은,
    전이금속, 실리콘 화합물, 전이금속산화물, 전이금속질화물, 전이금속산화질화물, 전이금속탄화물 및 전이금속산화질화탄화물 중에서 선택된 적어도 하나 이상을 포함하며,
    상기 제2위상반전층의 물질 또는 조성비는 상기 제1위상반전층과 상이한, 표시 패널.
  15. 제7항에 있어서,
    상기 차광층과 상기 투과영역 사이에 위치하고, 상기 차광층과 이격되어 배치된 차광띠층을 더 포함하는, 표시 패널.
  16. 제1항에 있어서,
    상기 제1위상반전층 하부에 상기 화소회로에 대응하여 위치하는 반사방지층을 더 포함하는, 표시 패널.
  17. 투과영역을 포함하는 표시패널 및;
    상기 투과영역과 중첩하는 전자컴포넌트;를 포함하며,
    상기 표시패널은,
    기판;
    상기 기판 상에 배치되되, 상기 투과영역을 사이에 두고 상호 이격되며, 각각 트랜지스터 및 스토리지 커패시터를 포함하는 제1화소회로들 및 제2화소회로들;
    상기 제1화소회로들에 각각 전기적으로 연결된 제1표시요소들;
    상기 제2화소회로들에 각각 전기적으로 연결된 제2표시요소들; 및
    상기 기판과 상기 제1 및 제2화소회로들 사이에 개재되고, 제1투과율을 갖는 제1위상반전층;을 포함하는, 전자 기기.
  18. 제17항에 있어서,
    상기 제1위상반전층 상에 배치되는 차광층을 더 포함하고,
    상기 제1위상반전층의 에지는 상기 차광층의 에지 보다 상기 투과영역에 더 인접하게 배치되고,
    상기 제1위상반전층의 에지와 상기 차광부의 에지는 단차를 형성하는, 전자 기기.
  19. 제18항에 있어서,
    상기 제1위상반전층 상의 제2위상반전층을 더 포함하는, 전자 기기.
  20. 제19항에 있어서,
    상기 제1위상반전층 및 제2위상반전층 각각은,
    전이금속, 실리콘 화합물, 전이금속산화물, 전이금속질화물, 전이금속산화질화물, 전이금속탄화물 또는 전이금속산화질화탄화물 중에서 선택된 적어도 하나 이상을 포함하며,
    상기 제2위상반전층의 물질 또는 조성비는 상기 제1위상반전층과 상이한, 전자 기기.
KR1020200018569A 2020-02-14 2020-02-14 표시 패널 및 이를 구비한 전자 기기 KR20210104221A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200018569A KR20210104221A (ko) 2020-02-14 2020-02-14 표시 패널 및 이를 구비한 전자 기기
US17/098,181 US11700748B2 (en) 2020-02-14 2020-11-13 Display panel having reduced light distortion and electric apparatus including the same
CN202110183340.2A CN113270453A (zh) 2020-02-14 2021-02-10 显示面板与包括显示面板的电子装置
US18/349,781 US20230354639A1 (en) 2020-02-14 2023-07-10 Display panel and electric apparatus including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200018569A KR20210104221A (ko) 2020-02-14 2020-02-14 표시 패널 및 이를 구비한 전자 기기

Publications (1)

Publication Number Publication Date
KR20210104221A true KR20210104221A (ko) 2021-08-25

Family

ID=77228187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200018569A KR20210104221A (ko) 2020-02-14 2020-02-14 표시 패널 및 이를 구비한 전자 기기

Country Status (3)

Country Link
US (2) US11700748B2 (ko)
KR (1) KR20210104221A (ko)
CN (1) CN113270453A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210113489A (ko) 2020-03-05 2021-09-16 삼성디스플레이 주식회사 표시 장치 및 전자 기기
KR20220003693A (ko) * 2020-07-01 2022-01-11 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
WO2022123431A1 (en) 2020-12-07 2022-06-16 Oti Lumionics Inc. Patterning a conductive deposited layer using a nucleation inhibiting coating and an underlying metallic coating

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7994714B2 (en) 2009-02-11 2011-08-09 Global Oled Technology Llc Display device with chiplets and light shields
TW201340781A (zh) * 2012-03-30 2013-10-01 Innocom Tech Shenzhen Co Ltd 有機發光二極體顯示器
US9337247B2 (en) 2014-01-21 2016-05-10 Apple Inc. Organic light-emitting diode display with bottom shields
KR102410524B1 (ko) * 2015-07-03 2022-06-20 삼성디스플레이 주식회사 표시 장치
KR102507796B1 (ko) 2015-12-31 2023-03-07 엘지디스플레이 주식회사 액정 표시 장치
KR102646213B1 (ko) 2016-06-30 2024-03-08 엘지디스플레이 주식회사 휘도 향상을 위한 광학부재 및 이를 구비한 유기전계발광 표시장치
KR102446877B1 (ko) 2017-05-18 2022-09-23 삼성전자주식회사 디스플레이를 포함하는 전자 장치
KR20210102559A (ko) * 2020-02-11 2021-08-20 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
CN113270453A (zh) 2021-08-17
US11700748B2 (en) 2023-07-11
US20230354639A1 (en) 2023-11-02
US20210257594A1 (en) 2021-08-19

Similar Documents

Publication Publication Date Title
US11538880B2 (en) Display device having transmission area and electronic apparatus
US11730018B2 (en) Display panel having photorefractive portion and electronic device including the same
KR20210104221A (ko) 표시 패널 및 이를 구비한 전자 기기
KR20210104399A (ko) 표시 장치 및 이를 구비한 전자 기기
KR20210103037A (ko) 표시 장치 및 전자 기기
US11552146B2 (en) Display device
US11257895B2 (en) Display panel comprising a sealing member, a first conductive line, and a second conductive line
US11737322B2 (en) Display apparatus including a dummy light-emitting unit
KR20210087609A (ko) 표시 장치
CN112992072A (zh) 显示设备及其控制器的操作方法
US20240008307A1 (en) Display device and electronic apparatus
CN114078926A (zh) 显示面板及包括其的显示设备
US11937477B2 (en) Display device and electronic apparatus
CN113540182A (zh) 显示装置和电子设备
KR20220089795A (ko) 표시 장치
KR20210140837A (ko) 표시 장치 및 이를 구비한 전자 기기
US11930678B2 (en) Display apparatus
CN112820760A (zh) 显示装置
KR20220108882A (ko) 디스플레이 패널 및 이를 구비하는 전자기기
KR20210113535A (ko) 표시 장치 및 이를 구비한 전자 기기
CN219288075U (zh) 显示设备
KR20220061338A (ko) 디스플레이 장치 및 전자기기
KR20230136831A (ko) 표시장치 및 이를 포함하는 전자장치
KR20210018585A (ko) 디스플레이 장치 및 이를 포함하는 전자 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal