KR20220108882A - 디스플레이 패널 및 이를 구비하는 전자기기 - Google Patents

디스플레이 패널 및 이를 구비하는 전자기기 Download PDF

Info

Publication number
KR20220108882A
KR20220108882A KR1020210011799A KR20210011799A KR20220108882A KR 20220108882 A KR20220108882 A KR 20220108882A KR 1020210011799 A KR1020210011799 A KR 1020210011799A KR 20210011799 A KR20210011799 A KR 20210011799A KR 20220108882 A KR20220108882 A KR 20220108882A
Authority
KR
South Korea
Prior art keywords
scan line
display area
substrate
sub
metal layer
Prior art date
Application number
KR1020210011799A
Other languages
English (en)
Inventor
김종석
김기영
박민정
오진석
한예지
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210011799A priority Critical patent/KR20220108882A/ko
Priority to US17/474,418 priority patent/US11895881B2/en
Priority to CN202122641129.9U priority patent/CN216250734U/zh
Priority to CN202111280760.9A priority patent/CN114823787A/zh
Priority to EP22150391.5A priority patent/EP4040486B1/en
Publication of KR20220108882A publication Critical patent/KR20220108882A/ko
Priority to US18/537,612 priority patent/US20240130186A1/en

Links

Images

Classifications

    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H01L27/3225—
    • H01L27/3262—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 표시영역에서의 화소 불량을 방지하거나 최소화할 수 있는 디스플레이 패널 및 이를 구비하는 전자기기를 위하여, 제1표시영역과 상기 제1표시영역에 의해 적어도 부분적으로 둘러싸이며 서브표시영역과 투과영역을 포함하는 제2표시영역을 갖는 기판과, 상기 제1표시영역에 배치된 제1디스플레이소자들과, 상기 제2표시영역의 상기 서브표시영역에 배치되는 제2디스플레이소자들과, 상기 제1표시영역에서 상기 제2표시영역의 일측 내로 연장된 제1스캔라인과, 상기 제2표시영역 내에 위치하며 상기 제2표시영역의 중앙을 중심으로 제1선단이 상기 제1스캔라인 방향에 위치하는 제1서브스캔라인과, 상기 제1스캔라인과 상기 제1서브스캔라인을 전기적으로 연결하는 제1브릿지라인과, 상기 제2표시영역 내에서 상기 제2디스플레이소자들과 상기 기판 사이에 위치하며 상기 기판에 수직인 방향에서 바라볼 시 상기 제1스캔라인과 중첩하지 않는 하부메탈층을 구비하는, 디스플레이 패널 및 이를 구비하는 전자기기를 제공한다.

Description

디스플레이 패널 및 이를 구비하는 전자기기{Display panel and electronic apparatus comprising the same}
본 발명의 실시예들은 디스플레이 패널 및 이를 구비하는 전자기기에 관한 것으로서, 더 상세하게는 표시영역에서의 화소 불량을 방지하거나 최소화할 수 있는 디스플레이 패널 및 이를 구비하는 전자기기에 관한 것이다.
디스플레이 패널은 그 용도가 다양하다. 전자기기는 이러한 디스플레이 패널을 구비하여, 사용자의 사용 편의성을 높일 수 있다. 이러한 디스플레이 패널은 표시영역과 비표시영역을 갖는데, 표시영역이 차지하는 면적을 넓힘으로써 사용자 사용 편의성을 더 높이기 위한 시도가 이루어지고 있다. 그 일환으로, 표시영역 내에 이미지 디스플레이 기능뿐만 아니라 다양한 기능을 구현하기 위한 영역을 갖는 디스플레이 패널이 제시되고 있다.
그러나 이러한 종래의 디스플레이 패널 및 이를 구비하는 전자기기에는, 표시영역에서 불량 화소가 발생할 수 있다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 표시영역에서의 화소 불량을 방지하거나 최소화할 수 있는 디스플레이 패널 및 이를 구비하는 전자기기를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 제1표시영역과 상기 제1표시영역에 의해 적어도 부분적으로 둘러싸이며 서브표시영역과 투과영역을 포함하는 제2표시영역을 갖는 기판과, 상기 제1표시영역에 배치된 제1디스플레이소자들과, 상기 제2표시영역의 상기 서브표시영역에 배치되는 제2디스플레이소자들과, 상기 제1표시영역에서 상기 제2표시영역의 일측 내로 연장된 제1스캔라인과, 상기 제2표시영역 내에 위치하며 상기 제2표시영역의 중앙을 중심으로 제1선단이 상기 제1스캔라인 방향에 위치하는 제1서브스캔라인과, 상기 제1스캔라인과 상기 제1서브스캔라인을 전기적으로 연결하는 제1브릿지라인과, 상기 제2표시영역 내에서 상기 제2디스플레이소자들과 상기 기판 사이에 위치하며 상기 기판에 수직인 방향에서 바라볼 시 상기 제1스캔라인과 중첩하지 않는 하부메탈층을 구비하는, 디스플레이 패널이 제공된다.
상기 기판에 수직인 방향에서 바라볼 시 상기 하부메탈층은 상기 제1서브스캔라인의 상기 제1선단과 상기 제1브릿지라인이 중첩하는 부분과 중첩할 수 있다.
상기 기판에 수직인 방향에서 바라볼 시 상기 하부메탈층은 내측으로 만입된 제1만입부를 가지고, 상기 제1스캔라인과 상기 제1브릿지라인은 상기 제1만입부 내에서 컨택할 수 있다.
상기 제1스캔라인과 상기 기판 사이의 거리와 상기 제1서브스캔라인과 상기 기판 사이의 거리는 상기 제1브릿지라인과 상기 기판 사이의 거리보다 짧을 수 있다.
상기 기판에 수직인 방향에서 바라볼 시, 상기 제1스캔라인은 상기 제1디스플레이소자들 중 일부를 지나고, 상기 제1서브스캔라인은 상기 제2디스플레이소자들을 지날 수 있다.
상기 제1표시영역에서 상기 제2표시영역의 타측 내로 연장된 제2스캔라인과, 상기 제2스캔라인과 상기 제1서브스캔라인을 전기적으로 연결하는 제2브릿지라인을 더 구비하고, 상기 제1서브스캔라인의 제2선단은 상기 제2스캔라인 방향에 위치하며, 상기 기판에 수직인 방향에서 바라볼 시 상기 하부메탈층은 상기 제2스캔라인과 중첩하지 않을 수 있다.
상기 기판에 수직인 방향에서 바라볼 시 상기 하부메탈층은 상기 제1서브스캔라인의 상기 제2선단과 상기 제2브릿지라인이 중첩하는 부분과 중첩할 수 있다.
상기 기판에 수직인 방향에서 바라볼 시 상기 하부메탈층은 내측으로 만입된 제2만입부를 가지고, 상기 제2스캔라인과 상기 제2브릿지라인은 상기 제2만입부 내에서 컨택할 수 있다.
상기 제2스캔라인과 상기 기판 사이의 거리는 상기 제2브릿지라인과 상기 기판 사이의 거리보다 짧을 수 있다.
상기 기판에 수직인 방향에서 바라볼 시, 상기 제1스캔라인은 상기 제1디스플레이소자들 중 일부를 지나고, 상기 제2스캔라인은 상기 제1디스플레이소자들 중 다른 일부를 지나며, 상기 제1서브스캔라인은 상기 제2디스플레이소자들을 지날 수 있다.
상기 제1표시영역에서 상기 제2표시영역의 일측 내로 연장된 제3스캔라인과, 상기 제2표시영역 내에 위치하며, 상기 제2표시영역의 중앙을 중심으로 제3선단이 상기 제3스캔라인 방향에 위치하는 제2서브스캔라인과, 상기 제3스캔라인과 상기 제2서브스캔라인을 전기적으로 연결하는 제3브릿지라인을 더 구비하고, 상기 기판에 수직인 방향에서 바라볼 시 상기 하부메탈층은 상기 제3스캔라인과 중첩하지 않을 수 있다.
상기 기판에 수직인 방향에서 바라볼 시 상기 하부메탈층은 상기 제2서브스캔라인의 상기 제3선단과 상기 제3브릿지라인이 중첩하는 부분과 중첩할 수 있다.
상기 기판에 수직인 방향에서 바라볼 시 상기 하부메탈층은 내측으로 만입된 제3만입부를 가지고, 상기 제3스캔라인과 상기 제3브릿지라인은 상기 제3만입부 내에서 컨택할 수 있다.
상기 제3스캔라인과 상기 기판 사이의 거리와 상기 제2서브스캔라인과 상기 기판 사이의 거리는 상기 제3브릿지라인과 상기 기판 사이의 거리보다 짧을 수 있다.
상기 기판에 수직인 방향에서 바라볼 시, 상기 제1서브스캔라인은 상기 하부메탈층과 중첩할 수 있다.
상기 제1스캔라인과 상기 제1서브스캔라인은 동일한 층 상에 위치할 수 있다.
상기 복수개의 제2디스플레이소자들은 일체(一體)이며 상기 투과영역에 대응하는 제1개구부를 갖는 대향전극을 공유하고, 상기 기판에 수직인 방향에서 바라볼 시 상기 하부메탈층은 상기 대향전극의 제1개구부와 중첩하는 제2개구부를 가질 수 있다.
상기 제1표시영역 내에서 상기 제1디스플레이소자와 상기 기판 사이에 위치하는 추가 하부메탈층을 더 구비하며, 상기 하부메탈층의 두께는 상기 추가 하부메탈층의 두께보다 더 두꺼울 수 있다.
상기 하부메탈층과 상기 기판 사이의 거리는 상기 추가 하부메탈층과 상기 기판 사이의 거리보다 멀 수 있다.
본 발명의 다른 일 관점에 따르면, 제1표시영역과 상기 제1표시영역에 의해 적어도 부분적으로 둘러싸이며 서브표시영역과 투과영역을 포함하는 제2표시영역을 갖는 디스플레이 패널과, 상기 제2표시영역에 중첩하도록 상기 디스플레이 패널의 하부에 배치되는 컴포넌트를 구비하며, 상기 디스플레이 패널은, 상기 제1표시영역에 배치된 제1디스플레이소자들과, 상기 제2표시영역의 상기 서브표시영역에 배치되는 제2디스플레이소자들과, 상기 제1표시영역에서 상기 제2표시영역의 일측 내로 연장된 제1스캔라인과, 상기 제2표시영역 내에 위치하며 상기 제2표시영역의 중앙을 중심으로 제1선단이 상기 제1스캔라인 방향에 위치하는 제1서브스캔라인과, 상기 제1스캔라인과 상기 제1서브스캔라인을 전기적으로 연결하는 제1브릿지라인과, 상기 제2표시영역 내에서 상기 제2디스플레이소자들과 상기 기판 사이에 위치하며 상기 기판에 수직인 방향에서 바라볼 시 상기 제1스캔라인과 중첩하지 않는 하부메탈층을 구비하는, 전자기기가 제공된다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 표시영역에서의 화소 불량을 방지하거나 최소화할 수 있는 디스플레이 패널 및 이를 구비하는 전자기기를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 패널 및 이를 구비하는 전자기기를 개략적으로 도시하는 사시도이다.
도 2은 본 발명의 다른 일 실시예에 따른 디스플레이 패널 및 이를 구비하는 전자기기를 개략적으로 도시하는 평면도이다.
도 3은 본 발명의 도 1 또는 도 2의 디스플레이 패널 및 이를 구비하는 전자기기의 일부를 개략적으로 도시하는 단면도이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 패널의 디스플레이소자에 전기적으로 연결된 화소회로를 개략적으로 보여주는 등가회로도이다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 패널의 제1표시영역의 일부를 개략적으로 도시하는 평면도이다.
도 6 및 도 7은 본 발명의 일 실시예에 따른 디스플레이 패널의 제2표시영역의 일부를 개략적으로 도시하는 평면도들이다.
도 8은 본 발명의 일 실시예에 따른 디스플레이 패널의 제2표시영역 및 그 주변의 제1표시영역을 개략적으로 도시하는 평면도이다.
도 9는 도 8의 일부분을 확대하여 도시하는 평면도이다.
도 10은 도 9의 A 부분을 확대하여 도시하는 평면도이다.
도 11은 도 8의 다른 일부분을 확대하여 도시하는 평면도이다.
도 12는 도 11의 B 부분을 확대하여 도시하는 평면도이다.
도 13은 본 발명의 다른 일 실시예에 따른 디스플레이 패널의 일부분을 개략적으로 도시하는 평면도이다.
도 14는 본 발명의 또 다른 일 실시예에 따른 디스플레이 패널의 일부분을 개략적으로 도시하는 평면도이다.
도 15는 도 9의 XV-XV'선을 따라 취한 단면도이다.
도 16은 도 9의 XVI-XVI'선을 따라 취한 단면도이다.
도 17은 도 10의 XVII-XVII'선을 따라 취한 단면도이다.
도 18은 본 발명의 다른 일 실시예에 따른 디스플레이 패널 및 이를 구비하는 전자기기의 일부를 개략적으로 도시하는 단면도이다.
도 19는 본 발명의 또 다른 일 실시예에 따른 디스플레이 패널의 제1표시영역과 제2표시영역의 일부를 개략적으로 도시하는 평면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 패널 및 이를 구비하는 전자기기(1)를 개략적으로 도시하는 사시도이다. 전자기기(1)는 동영상이나 정지영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player) 또는 내비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자기기뿐만 아니라, 텔레비전, 랩탑, 모니터, 광고판 또는 사물 인터넷(internet of things, IOT) 등의 다양한 제품이거나 그 일부일 수 있다. 또한, 전자기기(1)는 스마트 와치(smart watch), 와치 폰(watch phone), 안경형 디스플레이 또는 헤드 장착형 디스플레이(head mounted display, HMD)와 같은 웨어러블 장치(wearable device)이거나 그 일부일 수 있다. 물론 본 발명이 이에 한정되는 것은 아니다. 예컨대 전자기기(1)는 자동차의 계기판, 및 자동차의 센터페시아(center fascia) 또는 대쉬보드에 배치된 CID(Center Information Display), 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display), 자동차의 뒷좌석용 엔터테인먼트 또는 앞좌석의 배면에 배치되는 디스플레이일 수 있다. 도 1은 설명의 편의를 위하여 전자기기(1)가 스마트 폰인 경우를 도시하고 있다.
도 1에 도시된 것과 같이, 전자기기(1)는 표시영역(DA) 및 표시영역(DA) 외측의 비표시영역(NDA)을 포함할 수 있다. 전자기기(1)는 표시영역(DA)에 2차원적으로 배열된 복수의 화소들의 어레이를 통해 이미지를 구현할 수 있다.
비표시영역(NDA)은 이미지를 디스플레이하지 않는 영역으로서, 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 비표시영역(NDA)에는 표시영역(DA)에 배치된 디스플레이소자들에 전기적 신호나 전원을 제공하기 위한 드라이버 등이 배치될 수 있다. 비표시영역(NDA)에는 전자소자나 인쇄회로기판 등이 전기적으로 연결될 수 있는 영역인 패드가 배치될 수 있다.
표시영역(DA)은 제1표시영역(DA1) 및 제2표시영역(DA2)을 포함할 수 있다. 제2표시영역(DA2)은 전자기기(1)에 다양한 기능을 부가하기 위한 컴포넌트가 배치되는 영역으로, 제2표시영역(DA2)은 컴포넌트 영역이라고 할 수도 있다.
도 1에서는 제2표시영역(DA2)이 제1표시영역(DA1)에 의해 전체적으로 둘러싸이는 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 예컨대 본 발명의 다른 일 실시예에 따른 디스플레이 패널 및 이를 구비하는 전자기기(1)를 개략적으로 도시하는 평면도인 도 2에 도시된 것과 같이, 제2표시영역(DA2)은 제1표시영역(DA1)에 의해 부분적으로 둘러싸일 수 있다.
도 3은 본 발명의 도 1 또는 도 2의 디스플레이 패널(10) 및 이를 구비하는 전자기기(1)의 일부를 개략적으로 도시하는 단면도이다. 도 3에 도시된 것과 같이, 전자기기(1)는 디스플레이 패널(10) 및 디스플레이 패널(10)과 중첩하도록 디스플레이 패널(10)의 하부에 배치된 컴포넌트(20)를 구비할 수 있다. 컴포넌트(20)는 제2표시영역(DA2)에 위치할 수 있다.
디스플레이 패널(10)은 기판(100), 기판(100) 상에 배치된 박막트랜지스터(TFT), 박막트랜지스터(TFT)에 전기적으로 연결된 디스플레이소자(예컨대 발광다이오드(LED)), 디스플레이소자를 덮는 봉지층(300), 입력감지층(400), 반사방지층(600) 및 윈도우(700)를 포함할 수 있다.
기판(100)은 글라스, 금속 또는 고분자 수지를 포함할 수 있다. 기판(100)은 예컨대 폴리에테르술폰(polyethersulphone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)와 같은 고분자 수지를 포함할 수 있다. 물론 기판(100)은 각각 이와 같은 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 개재된 (실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 등의) 무기물을 포함하는 배리어층을 포함하는 다층구조를 가질 수도 있는 등, 다양한 변형이 가능하다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 폴더블, 롤러블 또는 벤더블 특성을 가질 수 있다.
기판(100)의 하면 상에는 하부보호필름(PB)이 배치될 수 있다. 하부보호필름(PB)은 기판(100)의 하면에 부착될 수 있다. 하부보호필름(PB)과 기판(100) 사이에는 점착층이 개재될 수 있다. 또는, 하부보호필름(PB)은 기판(100)의 하면 상에 직접 형성될 수 있으며, 이 경우 하부보호필름(PB)과 기판(100) 사이에는 점착층이 개재되지 않을 수 있다.
하부보호필름(PB)은 기판(100)을 지지하고 보호하는 역할을 할 수 있다. 하부보호필름(PB)은 제2표시영역(DA2)에 대응하는 개구(PB-OP)를 구비할 수 있다. 하부보호필름(PB)은 폴리에틸렌 테레프탈레이트(PET; polyethyleneterephthalate) 또는 폴리이미드(PI, polyimide)와 같은 유기절연물을 포함할 수 있다.
기판(100)의 상면 상에는 박막트랜지스터(TFT) 및 박막트랜지스터(TFT)에 전기적으로 연결된 디스플레이소자인 발광다이오드(LED)가 배치될 수 있다.
발광다이오드(LED)는 유기물을 포함하는 유기 발광다이오드일 수 있다. 유기 발광다이오드는 적색, 녹색 또는 청색의 빛을 방출할 수 있다. 또는 발광다이오드(LED)는 무기물을 포함하는 무기 발광다이오드일 수 있다. 무기발광다이오드는 무기물 반도체 기반의 재료들을 포함하는 PN 접합 다이오드를 포함할 수 있다. PN 접합 다이오드에 순방향으로 전압을 인가하면 정공과 전자가 주입되고, 그 정공과 전자의 재결합으로 생기는 에너지를 빛 에너지로 변환시켜 소정의 색상의 빛을 방출할 수 있다. 전술한 무기발광다이오드는 수~수백 마이크로미터 또는 수~수백 나노미터의 폭을 가질 수 있다. 하지만 본 발명이 이에 한정되는 것은 아니다. 예컨대 발광다이오드(LED)는 양자점 발광다이오드를 포함할 수 있다. 발광다이오드(LED)의 발광층은 유기물을 포함하거나, 무기물을 포함하거나, 양자점을 포함하거나, 유기물과 양자점을 포함하거나, 무기물과 양자점을 포함할 수 있다.
발광다이오드(LED)는 그 아래에 배치된 박막트랜지스터(TFT)에 전기적으로 연결될 수 있다. 이를 위해, 도 3에서는 기판(100) 상에 버퍼층(111)이 배치되고, 버퍼층(111) 상에 박막트랜지스터(TFT)가 배치된 것으로 도시하고 있다. 박막트랜지스터(TFT) 및 박막트랜지스터(TFT)에 전기적으로 연결된 발광다이오드(LED)는 제1표시영역(DA1) 및 제2표시영역(DA2)에 각각 배치될 수 있다.
투과영역(TA)은 제2표시영역(DA2) 내에 위치할 수 있다. 투과영역(TA)은 컴포넌트(20)에서 방출되는 빛 및/또는 컴포넌트(20)로 향하는 빛 등이 투과할 수 있는 영역이다. 디스플레이 패널(10)에서, 투과영역(TA)의 투과율은 약 30%이상이거나, 약 40%이상이거나, 약 50% 이상이거나, 약 60% 이상이거나, 약 70% 이상이거나, 약 75% 이상이거나, 약 80% 이상이거나, 약 85% 이상이거나, 약 90% 이상일 수 있다.
컴포넌트(20)는 근접 센서, 조도 센서, 홍채 센서 또는 안면 인식 센서와 같은 센서를 포함할 수 있고, 카메라(또는 이미지 센서)를 포함할 수도 있다. 컴포넌트(20)는 빛을 이용할 수 있다. 예컨대, 컴포넌트(20)는 적외선, 자외선 또는 가시광선 대역의 빛을 방출하거나 및/또는 수광할 수 있다. 적외선을 이용하는 근접 센서는 전자기기(1)의 상면에 근접하게 위치한 물체를 감지할 수 있으며, 조도 센서는 전자기기(1)의 상면으로 입사되는 광의 밝기를 감지할 수 있다. 또한, 홍채 센서는 전자기기(1)의 상면 상에 배치된 사람의 홍채를 촬영할 수 있으며, 카메라는 전자기기(1)의 상면 상에 배치된 물체에 관한 빛을 수광할 수 있다.
투과영역(TA)을 지나는 광에 의해 제2표시영역(DA2)에 배치된 박막트랜지스터(TFT)의 기능이 저하되는 것을 방지하기 위하여, 기판(100)과 버퍼층(111) 사이에는 하부메탈층(BML; bottom metal layer)이 배치될 수 있다. 하부메탈층(BML)은 제2표시영역(DA2)에 위치하며, 투과영역(TA)과 중첩하는 개구를 포함할 수 있다. 예컨대 투과영역(TA)은 하부메탈층(BML)이 갖는 개구에 의해 정의될 수 있다. 하부메탈층(BML)은 제2표시영역(DA2) 내의 디스플레이소자들과 기판(100) 사이에 위치할 수 있다.
봉지층(300)은 발광다이오드(LED)들을 덮을 수 있다. 봉지층(300)은 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 예컨대 봉지층(300)은 제1무기봉지층(310), 제2무기봉지층(330) 및 이들 사이에 개재된 유기봉지층(320)을 포함할 수 있다.
입력감지층(400)은 봉지층(300) 상에 위치할 수 있다. 입력감지층(400)은 외부의 입력, 예컨대 손가락 또는 스타일러스펜과 같은 물체의 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 입력감지층(400)은 터치전극 및 터치전극과 연결된 트레이스 라인들을 포함할 수 있다. 입력감지층(400)은 뮤추얼 캡 방식 또는 셀프 캡 방식으로 외부 입력을 감지할 수 있다.
반사방지층(600)은 외부에서 디스플레이 패널(10)로 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다. 반사방지층(600)은 차광층(610), 컬러필터(620)들 및 오버코트층(630)을 포함할 수 있다. 차광층(610)은 제1표시영역(DA1)의 발광다이오드(LED)와 중첩하는 제4개구(610OP1), 제2표시영역(DA2)의 발광다이오드(LED)와 중첩하는 제5개구(610OP2)를 포함할 수 있으며, 제4개구(610OP1)와 제5개구(610OP2) 각각에는 컬러필터(620)들이 배치될 수 있다. 차광층(610)은 발광다이오드(LED)와 중첩하지 않는 개구(610OP3)를 포함할 수 있다. 이 개구(610OP3)는 투과영역(TA)에 대응하는 영역으로, 개구(610OP3)에는 오버코트층(630)의 일부가 위치할 수 있다.
윈도우(700)는 반사방지층(600) 상에 배치된다. 윈도우는 광학 투명 점착제와 같은 점착층을 통해 반사방지층(600)과 결합될 수 있다. 윈도우(700)는 글래스재 또는 플라스틱재를 포함할 수 있다. 글래스재는 초박형 글래스(ultra-thin glass)를 포함할 수 있다. 플라스틱재는 폴리에테르술폰, 폴리아크릴레이트, 폴리에테르 이미드, 폴리에틸렌 나프탈레이트, 폴리에틸렌 테레프탈레이트, 폴리페닐렌 설파이드, 폴리아릴레이트, 폴리이미드, 폴리카보네이트 또는 셀룰로오스 아세테이트 프로피오네이트 등을 포함할 수 있다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 패널(10)의 디스플레이소자에 전기적으로 연결된 화소회로(PC)를 개략적으로 보여주는 등가회로도이다. 도 4에 도시된 것과 같이, 화소회로(PC)는 제1박막트랜지스터(T1), 제2박막트랜지스터(T2) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
스위칭 박막트랜지스터인 제2박막트랜지스터(T2)는 스캔라인(SL) 및 데이터선(DL)에 연결되며, 스캔라인(SL)으로부터 입력되는 스위칭 신호(Sn)에 응답하여 데이터선(DL)으로부터 입력된 데이터 신호(Dm)을 제1박막트랜지스터(T1)로 전달할 수 있다. 스토리지 커패시터(Cst)는 제2박막트랜지스터(T2)와 구동전압선(PL)에 연결되며, 제2박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
구동 박막트랜지스터인 제1박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압에 대응하여 구동전압선(PL)으로부터 발광다이오드(LED)를 흐르는 구동 전류의 양을 제어할 수 있다. 발광다이오드(LED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 발광다이오드(LED)의 대향전극(예, 캐소드)은 제2전원전압(ELVSS)을 공급받을 수 있다.
도 4는 화소회로(PC)가 2개의 박막트랜지스터와 1개의 스토리지 커패시터를 포함하는 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 박막트랜지스터의 개수 및 스토리지 커패시터의 개수는 화소회로(PC)의 설계에 따라 다양하게 변경될 수 있다. 예를 들어, 화소회로(PC)는 3개, 4개 5개 또는 그 이상의 박막트랜지스터들을 포함할 수 있다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 패널(10)의 제1표시영역(DA1)의 일부를 개략적으로 도시하는 평면도이다. 도 5에 도시된 것과 같이, 제1표시영역(DA1)에는 화소들이 배치된다. 화소들은 서로 다른 색의 빛을 방출하는 제1화소 내지 제3화소를 포함할 수 있다. 이하에서는 설명의 편의를 위하여 제1화소가 적색화소(Pr)이고, 제2화소가 녹색화소(Pg)이며, 제3화소가 청색화소(Pb)인 것으로 설명한다.
적색화소(Pr), 녹색화소(Pg) 및 청색화소(Pb)는 제1표시영역(DA1)에서 소정의 규칙을 가지고 배열될 수 있다. 일부 실시예에서, 적색화소(Pr), 녹색화소(Pg) 및 청색화소(Pb)는 도 1에 도시된 바와 같이 다이아몬드 펜타일(PenTileTM) 타입으로 배치될 수 있다.
예컨대, 제1행(1N)에는 복수의 적색화소(Pr)와 복수의 청색화소(Pb)가 교대로 배치되고, 인접한 제2행(2N)에는 복수의 녹색화소(Pg)가 소정 간격 이격되어 배치되며, 인접한 제3행(3N)에는 청색화소(Pb)와 적색화소(Pr)가 교대로 배치되고, 인접한 제4행(4N)에는 복수의 녹색화소(Pg)가 소정 간격 이격되어 배치될 수 있다. 이러한 화소의 배치가 제N행까지 반복될 수 있다. 이 때, 청색화소(Pb) 및 적색화소(Pr)의 크기(또는 면적)는 녹색화소(Pg)의 크기(또는 면적)보다 클 수 있다.
제1행(1N)에 배치된 복수의 적색화소(Pr) 및 청색화소(Pb)와 제2행(2N)에 배치된 복수의 녹색화소(Pg)는 서로 엇갈려서 배치될 수 있다. 따라서, 제1열(1M)에는 적색화소(Pr) 및 청색화소(Pb)가 교대로 배치되며, 인접한 제2열(2M)에는 복수의 녹색화소(Pg)가 소정 간격 이격되어 배치되고, 인접한 제3열(3M)에는 청색화소(Pb) 및 적색화소(Pr)가 교대로 배치되며, 인접한 제4열(4M)에는 복수의 녹색화소(Pg)가 소정 간격 이격되어 배치될 수 있다. 이러한 화소의 배치가 제M열까지 반복될 수 있다.
이와 같은 화소 배열 구조를 다르게 표현하면, 녹색화소(Pg)의 중심점을 사각형의 중심점으로 하는 가상의 사각형(VS)의 꼭지점 중에 서로 마주보는 제1꼭지점과 제3꼭지점에는 적색화소(Pr)가 배치되며, 나머지 꼭지점인 제2꼭지점과 제4꼭지점에 청색화소(Pb)가 배치되어 있다고 표현할 수 있다. 이 때, 가상의 사각형(VS)은 직사각형, 마름모, 정사각형 등 다양하게 변형될 수 있다.
이러한 화소 배열 구조를 다이아몬드 펜타일(PenTileTM) 타입이라고 할 수 있다. 이러한 화소 배열 구조의 경우, 인접한 화소들을 공유하여 색상을 표현하는 렌더링(Rendering) 구동을 적용할 수 있다. 이에 따라 작은 수의 화소들로 고해상도를 구현할 수 있다.
도 5에 도시된 적색화소(Pr), 녹색화소(Pg) 및 청색화소(Pb)는 각각 해당하는 화소에 배치된 발광다이오드를 이용하여 적색, 녹색 및 청색의 빛을 방출할 수 있다. 따라서 화소들의 배치는 디스플레이소자인 발광다이오드의 배치에 해당할 수 있다. 예컨대, 도 5에 도시된 적색화소(Pr)의 위치는 적색의 빛을 방출하는 발광다이오드의 위치를 나타낼 수 있다. 마찬가지로, 녹색화소(Pg)의 위치는 녹색의 빛을 방출하는 발광다이오드의 위치를 나타내며, 청색화소(Pb)의 위치는 청색의 빛을 방출하는 발광다이오드의 위치를 나타낼 수 있다.
도 6 및 도 7은 본 발명의 일 실시예에 따른 디스플레이 패널(10)의 제2표시영역(DA2)의 일부를 개략적으로 도시하는 평면도들이다. 도 6 및 도 7을 참조하면, 제2표시영역(DA2)에는 화소그룹(PG)들이 상호 이격되어 배치될 수 있다. 제2표시영역(DA2) 내의 가장자리가 아닌 부분에 위치한 각 화소그룹(PG)은 투과영역(TA)으로 둘러싸일 수 있으며, 서로 다른 색상의 빛을 방출하는 화소들, 예컨대 적색화소(Pr), 녹색화소(Pg) 및 청색화소(Pb)를 포함할 수 있다. 예컨대 각 화소그룹(PG)은 두 개의 적색화소(Pr)들, 네 개의 녹색화소(Pg)들 및 두 개의 청색화소(Pb)들을 포함할 수 있다.
제2표시영역(DA2) 내에서 화소그룹(PG)들이 위치하는 부분을 서브표시영역이라 할 수 있다. 즉, 제2표시영역(DA2)은 서브표시영역과 투과영역(TA)을 가지며, 화소그룹(PG)들은 서브표시영역에 위치할 수 있다.
앞서 도 5를 참조하여 설명한 바와 같이, 적색화소(Pr), 녹색화소(Pg) 및 청색화소(Pb)는 각각 해당하는 화소에 배치된 발광다이오드를 이용하여 적색, 녹색 및 청색의 빛을 방출할 수 있으며, 따라서 화소들의 배치는 디스플레이소자인 발광다이오드의 배치에 해당할 수 있다. 그러므로, 도 6 및 도 7를 참조하여 설명하는 화소그룹(PG)은 적색의 빛을 방출하는 발광다이오드, 녹색의 빛을 방출하는 발광다이오드 및 청색의 빛을 방출하는 발광다이오드을 포함하는 디스플레이소자그룹에 해당할 수 있다. 예컨대, 적색화소(Pr), 녹색화소(Pg) 및 청색화소(Pb)를 포함하는 화소그룹(PG)들이 상호 이격된다고 함은, 적색, 녹색 및 청색의 빛을 방출하는 발광다이오드들을 포함하는 디스플레이소자그룹들이 상호 이격되어 배치되는 것을 의미할 수 있다.
화소그룹(PG)은 화소그룹(PG)의 중심(PGC)을 기준으로 대칭인 구조를 가질 수 있다. 예를 들어, 제1열(1M')에는 적색화소(Pr) 및 청색화소(Pb)가 배치되며, 제2열(2M')에는 4개의 녹색화소(Pg)들이 소정 간격 이격되어 배치될 수 있다. 또한, 제3열(3M')에는 청색화소(Pb) 및 적색화소(Pr)가 배치될 수 있다. 이 때, 제1열(1M')에 배치된 적색화소(Pr)는 제3열(3M')에 배치된 적색화소(Pr)와 화소그룹(PG)의 중심(PGC)을 기준으로 대칭이 되도록 배치될 수 있다. 제1열(1M')에 배치된 청색화소(Pb) 및 제3열(3M')에 배치된 청색화소(Pb)는 화소그룹(PG)의 중심(PGC)을 기준으로 대칭이 되도록 배치될 수 있다. 제2열(2M')에 배치된 녹색화소(Pg)들은 화소그룹(PG)의 중심(PGC)을 기준으로 대칭적이 되도록 배치될 수 있다.
청색화소(Pb)의 y축 방향의 길이는 적색화소(Pr)의 y축 방향의 길이보다 길 수 있다. 청색화소(Pb)의 y축 방향의 길이는 2개의 녹색화소(Pg)들의 y축 방향의 길이를 합한 것과 같거나 그 보다 클 수 있다.
도 6을 참조하면, 적색화소(Pr), 녹색화소(Pg) 및 청색화소(Pb)는 평면상에서 대략 사각형 형상을 가질 수 있다. 예컨대, 적색화소(Pr) 및 청색화소(Pb)는 x축 방향으로 단변을 갖고, y축 방향으로 장변을 갖는 사각형 형상을 가질 수 있다. 녹색화소(Pg)는 x축 방향으로 장변을 갖고, y축 방향으로 단변을 갖는 사각형 형상을 가질 수 있다.
물론 본 발명이 이에 한정되는 것은 아니다. 예컨대 적색화소(Pr), 녹색화소(Pg) 및 청색화소(Pb) 중 적어도 어느 하나는 n각형(n은 5 이상의 자연수) 형상을 가질 수 있다. 예컨대, 도 7에 도시된 바와 같이 녹색화소(Pg)는 사각형일 수 있으나, 적색화소(Pr) 및 청색화소(Pb)는 투과영역에 인접한 에지가 적어도 한번 절곡될 수 있으며, 따라서 평면 상에서 n각형(n은 5 이상의 자연수)의 형상을 가질 수 있다.
도 8은 본 발명의 일 실시예에 따른 디스플레이 패널(10)의 제2표시영역(DA2) 및 그 주변의 제1표시영역(DA1)을 개략적으로 도시하는 평면도이고, 도 9는 도 8의 일부분을 확대하여 도시하는 평면도이다.
도 8 및 도 9에 도시된 것과 같이, 적색화소(Pr), 녹색화소(Pg) 및 청색화소(Pb)는 제1표시영역(DA1) 및 제2표시영역(DA2)에 배열된다. 제1표시영역(DA1)에 배치된 적색화소(Pr), 녹색화소(Pg) 및 청색화소(Pb)의 배치는 제2표시영역(DA2)에 배치된 적색화소(Pr), 녹색화소(Pg) 및 청색화소(Pb)의 배치와 같거나 서로 다를 수 있다. 도 8과 도 9에서는 제1표시영역(DA1)의 화소들의 배열과 제2표시영역(DA2)의 화소들의 배열이 서로 다른 것을 도시하고 있다. 도 8 및 도 9에서의 화소들의 배열은 도 5, 도 6 및 도 7을 참조하여 설명한 바와 같다. 물론 본 발명이 이에 한정되는 것은 아니며, 제2표시영역(DA2)의 각 화소그룹(PG)에 배열된 적색화소(Pr), 녹색화소(Pg) 및 청색화소(Pb)는 도 5를 참조하여 설명한 바와 같은 다이아몬드 펜타일 구조를 가질 수도 있다.
제1표시영역(DA1) 및 제2표시영역(DA2) 사이의 경계선(borderline, BL)은 평면 상에서 도 8에 도시된 바와 같이 다각형의 형상을 가질 수 있다. 도 8에서는 경계선(BL)이 12개의 변을 갖는 다각형(예, 대략 십자가 형상) 형상을 갖는 것으로 도시하고 있다. 물론 본 발명이 이에 한정되는 것은 아니며, 다각형의 코너 부분은 계단 형상(step configuration)을 가질 수 있다. 물론 경계선(BL)이 형성하는 변들의 개수는 12개 보다 작거나 클 수 있다. 예컨대, 제1표시영역(DA1)과 제2표시영역(DA2) 사이의 경계선(BL)은 4개의 변들을 갖는 사각형 형상을 갖거나, 12개 보다 더 많은 변들을 갖는 다각형 형상을 가질 수 있다.
도 9에 도시된 것과 같이, 제1표시영역(DA1)의 화소들과 제2표시영역(DA2)의 화소들은 사전설정된 거리만큼 이격되어 있다. 이 사전설정된 거리는 제1표시영역(DA1)에 배치된 인접한 화소들 간의 거리보다 클 수 있고, 또한 제2표시영역(DA2)에서 하나의 화소그룹(PG)에 배치된 인접한 화소들 간의 거리 보다 클 수 있다. 제1표시영역(DA1) 및 제2표시영역(DA2)에 배치된 화소들의 단면 구조는 도 13을 참조하여 후술한다.
투과영역(TA)은 제2표시영역(DA2) 내에 위치한다. 투과영역(TA)의 최외곽선은 하부메탈층(BML)에 의해 정의될 수 있다. 구체적으로, 도 3을 참조하여 전술한 것과 같은 하부메탈층(BML)은 제2개구부들을 갖는바, 하부메탈층(BML)의 제2개구부들이 투과영역(TA)에 대응할 수 있다. 즉, 기판(100)에 수직인 방향에서 바라볼 시, 하부메탈층(BML)의 제2개구부들은 투과영역(TA)과 중첩할 수 있다.
이러한 투과영역(TA)은 앞서 도 3을 참조하여 전술한 바와 같이 빛 및/또는 음향 등이 투과할 수 있는 영역으로서, 컴포넌트(20, 도 3 참조)는 투과영역(TA)에 중첩하도록 배치될 수 있다. 물론 컴포넌트(20)의 모든 부분이 투과영역(TA)에 대응하는 것은 아니며, 도 3에 도시된 것과 같이 컴포넌트(20)의 일부분은 투과영역(TA)에 대응하고 다른 부분은 제2표시영역(DA2) 내의 제2디스플레이소자들에 대응할 수 있다.
도 8에 도시된 것과 같이, 화소그룹(PG)들 사이에 투과영역(TA)이 배치될 수 있다. 화소에는 발광다이오드가 위치하기에, 투과영역(TA)은 어느 하나의 화소그룹(PG)의 발광다이오드와 다른 하나의 화소그룹(PG)의 발광다이오드 사이에 위치하는 것으로 볼 수 있다.
제2표시영역(DA2) 내의 최외곽에 위치한 화소그룹(PG)과 제1표시영역(DA1) 사이의 공간은, 투과영역이 아닐 수 있다. 즉, 제2표시영역(DA2) 내의 최외곽에 위치한 화소그룹(PG)과 제1표시영역(DA1) 사이의 공간에는 하부메탈층(BML)이 존재하지 않는 부분이 있을 수 있지만, 해당 부분은 투광영역이 아닐 수 있다.
도 5를 참조하여 전술한 것과 같이, 발광다이오드(LED)에 전기적으로 연결되는 화소회로(PC)에는 스위칭 신호(Sn)가 스캔라인(SL)으로부터 전달된다. 일 스캔라인(SL)은 일 행에 위치한 복수개의 화소들을 지날 수 있다. 도 9에서는 이러한 스캔라인(SL)들의 일부를 도시하고 있다.
제1표시영역(DA1) 내에 위치한 화소들 중 제2표시영역(DA2)의 +y 방향에 위치한 화소들의 경우, x축 방향으로 연장된 스캔라인이 일 행에 위치한 화소들을 지난다. 제1표시영역(DA1) 내에 위치한 화소들 중 제2표시영역(DA2)의 -x 방향에 위치한 화소들의 경우, x축 방향으로 연장된 스캔라인이 일 행에 위치한 화소들을 지난 후 제2표시영역(DA2) 내로 연장된다. 도 9에서는 제1스캔라인(S1)이 제1표시영역(DA1)에서 제2표시영역(DA2)의 일측 내로 (+x 방향으로) 연장된 것으로 도시하고 있다. 제1스캔라인(S1)이 제1표시영역(DA1)에서 일 행에 위치한 화소들을 지난다는 것은, 제1표시영역(DA1)에 위치한 제1디스플레이소자들 중 일부를 지난다는 것을 의미한다.
제2표시영역(DA2) 내에 위치한 화소들의 경우에도 대략 x축 방향으로 연장된 서브스캔라인이 일 행에 위치한 화소들을 지난다. 도 9에서는 제1서브스캔라인(SubS1)이 대략 x축 방향으로 연장된 것으로 도시하고 있다. 제1서브스캔라인(SubS1)이 제2표시영역(DA2)에서 일 행에 위치한 화소들을 지난다는 것은, 제2표시영역(DA2)에 위치한 제2디스플레이소자들 중 일부를 지난다는 것을 의미한다. 이러한 제1서브스캔라인(SubS1)은 제1브릿지라인(BR1, 도 10 참조)에 의해 제1스캔라인(S1)에 전기적으로 연결된다.
도 10은 도 9의 A 부분을 확대하여 도시하는 평면도이다. 도 10에 도시된 것과 같이, 제1표시영역(DA1)의 부분 중 제2표시영역(DA2)의 -x 방향의 부분에 위치하는 제1스캔라인(S1)은, 제1표시영역(DA1)에서 제2표시영역(DA2)의 일측 내로 연장된다. 제2표시영역(DA2) 내에 위치하는 제1서브스캔라인(SubS1)의 경우, 제1서브스캔라인(SubS1)의 제1선단(SubS1a)이 제2표시영역(DA2)의 중앙을 중심으로 대략 제1스캔라인(S1) 방향에 위치하도록 배치된다. 즉, 제2표시영역(DA2)의 중앙을 지나는 y축을 중심으로, 제1서브스캔라인(SubS1)의 제1선단(SubS1a)은 대략 제1스캔라인(S1) 방향에 위치하도록 배치된다. 그리고 제1브릿지라인(BR1)은 제1스캔라인(S1)과 제1서브스캔라인(SubS1)을 전기적으로 연결한다. 이때 제2표시영역(DA2) 내에 위치하는 하부메탈층(BML)은, 기판(100)에 수직인 방향에서 바라볼 시 제1스캔라인(S1)과 중첩하지 않는다.
디스플레이 패널(10) 제조 과정에서, 기판(100) 등은 여러 제조 장치들을 거치게 된다. 이러한 제조 과정에서 마찰 등에 의해 전하가 하부메탈층(BML)에 존재하게 될 수 있다. 도 8에 도시된 것과 같이 하부메탈층(BML)은 제2표시영역(DA2) 내에서 일체(一體)일 수 있는데, 이에 따라 제2표시영역(DA2)의 전반적인 영역에 걸쳐 위치하는 하부메탈층(BML)에 축적되는 전하의 양이 급격하게 증가할 수 있다. 이 경우 해당 전하가 제1표시영역(DA1) 내로 전달될 시, 제1표시영역(DA1) 내의 일부 영역에서 구성요소들 사이에서 쇼트가 발생하여 불량을 야기할 수 있다.
만일 제1표시영역(DA1)에서 제2표시영역(DA2)의 일측 내로 연장된 제1스캔라인(S1)이 도 10에 도시된 것과 달리 하부메탈층(BML)과 중첩하게 되면, 디스플레이 패널(10)의 제조 과정에서 하부메탈층(BML)에 축적된 전하들이 하부메탈층(BML)에 인접하여 위치한 제1스캔라인(S1)으로 이동할 수 있다. 이 경우 해당 전하들은 제1스캔라인(S1)을 따라 제1표시영역(DA1)으로 이동할 수 있으며, 제1스캔라인(S1)에 인접하여 위치하는 반도체층과 제1스캔라인(S1) 사이에서 전위차에 의한 쇼트를 유발할 수 있다. 이에 따라 디스플레이 패널(10)의 제1표시영역(DA1)에서 제1스캔라인(S1)을 따라 불량화소들이 발생할 수 있다는 문제점이 있었다.
하지만 본 실시예에 따른 디스플레이 패널(10)의 경우, 제2표시영역(DA2) 내에 위치하는 하부메탈층(BML)은, 기판(100)에 수직인 방향에서 바라볼 시 제1스캔라인(S1)과 중첩하지 않는다. 이에 따라 디스플레이 패널(10)의 제조 과정에서 하부메탈층(BML)에 축적된 전하들이 제1스캔라인(S1)으로 이동하는 것을 효과적으로 방지하거나 최소화할 수 있다. 참고로 제1서브스캔라인(SubS1)은 기판(100)에 수직인 방향에서 바라볼 시 하부메탈층(BML)과 중첩할 수 있다.
전술한 것과 같이, 제1스캔라인(S1)과 제1서브스캔라인(SubS1)은 제1브릿지라인(BR1)에 의해 전기적으로 연결된다. 즉, 제1브릿지라인(BR1)의 일단은 제1컨택홀(CT1)을 통해 제1스캔라인(S1)의 제2표시영역(DA2) 내 선단에 연결되고, 제1브릿지라인(BR1)의 타단은 제2컨택홀(CT2)을 통해 제1서브스캔라인(SubS1)의 제1선단(SubS1a) 근방에 연결된다. 이에 따라 기판(100)에 수직인 방향에서 바라볼 시, 제1브릿지라인(BR1)은 제1서브스캔라인(SubS1)의 제1선단(SubS1a)과 중첩하게 된다. 이 경우, 기판(100)에 수직인 방향에서 바라볼 시, 하부메탈층(BML)은 제1서브스캔라인(SubS1)의 제1선단(SubS1a)과 제1브릿지라인(BR1)이 중첩하는 부분과 중첩할 수 있다.
참고로 제1브릿지라인(BR1)의 기판(100)의 상면으로부터의 거리는 제1스캔라인(S1)의 기판(100)의 상면으로부터의 거리보다 길다. 따라서 하부메탈층(BML)으로부터 제1브릿지라인(BR1)까지의 거리도 충분히 길기에, 하부메탈층(BML)에 축적된 전하들이 제1브릿지라인(BR1)으로 이동하는 것은 용이하지 않다. 따라서 제2표시영역(DA2) 내에 위치하는 하부메탈층(BML)이 기판(100)에 수직인 방향에서 바라볼 시 제1스캔라인(S1)과 중첩하지 않도록 하는 것만으로도, 제1표시영역(DA1)에서 제1스캔라인(S1)이 지나는 화소들에서 불량화소가 발생하는 것을 방지하거나 최소화할 수 있다.
한편, 하부메탈층(BML)은 기판(100)에 수직인 방향에서 바라볼 시 하부메탈층(BML)의 내측으로 만입된 제1만입부(IP1)를 갖는다. 제1만입부(IP1)는 하부메탈층(BML)의 제1스캔라인(S1) 방향의 부분에 형성될 수 있다. 이에 따라 제2표시영역(DA2) 내에서 제1표시영역(DA1)과 하부메탈층(BML) 사이에 충분한 공간이 확보되도록 할 수 있으며, 그 결과 하부메탈층(BML)이 기판(100)에 수직인 방향에서 바라볼 시 제1스캔라인(S1)과 중첩하지 않도록 할 수 있다. 제1스캔라인(S1)과 제1브릿지라인(BR1)은 이러한 제1만입부(IP1) 내에서 컨택할 수 있다. 즉, 제1스캔라인(S1)과 제1브릿지라인(BR1)의 컨택이 이루어지도록 하는 제1컨택홀(CT1)은 제1만입부(IP1) 내에 위치할 수 있다.
도 11은 도 8의 다른 일부분을 확대하여 도시하는 평면도이고, 도 12는 도 11의 B 부분을 확대하여 도시하는 평면도이다. 도 9 및 도 10이 도 8의 제2표시영역(DA2)의 좌상단 근방을 도시하는 평면도들이라면, 도 11 및 도 12는 도 8의 제2표시영역(DA2)의 우상단 근방을 도시하는 평면도들이다.
도 11 및 도 12에 도시된 것과 같이, 제2표시영역(DA2)의 +x 방향 가장자리에 있어서, 제1표시영역(DA1)의 화소들과 제2표시영역(DA2)의 화소들은 사전설정된 거리만큼 이격되어 있다. 이 사전설정된 거리는 제1표시영역(DA1)에 배치된 인접한 화소들 간의 거리보다 클 수 있고, 또한 제2표시영역(DA2)에서 하나의 화소그룹(PG)에 배치된 인접한 화소들 간의 거리 보다 클 수 있다.
도 5를 참조하여 전술한 것과 같이, 발광다이오드(LED)에 전기적으로 연결되는 화소회로(PC)에는 스위칭 신호(Sn)가 스캔라인(SL)으로부터 전달된다. 일 스캔라인(SL)은 일 행에 위치한 복수개의 화소들을 지날 수 있다. 도 11에서는 이러한 스캔라인(SL)들의 일부를 도시하고 있다.
제1표시영역(DA1) 내에 위치한 화소들 중 제2표시영역(DA2)의 +y 방향에 위치한 화소들의 경우, x축 방향으로 연장된 스캔라인이 일 행에 위치한 화소들을 지난다. 제1표시영역(DA1) 내에 위치한 화소들 중 제2표시영역(DA2)의 +x 방향에 위치한 화소들의 경우, x축 방향으로 연장된 스캔라인이 일 행에 위치한 화소들을 지난 후 제2표시영역(DA2) 내로 연장된다. 도 11에서는 제2스캔라인(S2)이 제1표시영역(DA1)에서 제2표시영역(DA2)의 일측 내로 (-x 방향으로) 연장된 것으로 도시하고 있다.
도 9를 참조하여 전술한 것과 같이 제1스캔라인(S1)이 제1표시영역(DA1)에서 일 행에 위치한 화소들을 지난다는 것은, 제1표시영역(DA1)에 위치한 제1디스플레이소자들 중 일부를 지난다는 것을 의미한다. 제2스캔라인(S2)이 제1표시영역(DA1)에서 일 행에 위치한 화소들을 지난다는 것은, 제1표시영역(DA1)에 위치한 제1디스플레이소자들 중 다른 일부를 지난다는 것을 의미한다.
도 10을 참조하여 전술한 것과 같이 제1서브스캔라인(SubS1)은 제1브릿지라인(BR1)에 의해 제1스캔라인(S1)에 전기적으로 연결된다. 아울러 제1서브스캔라인(SubS1)은 도 12에 도시된 것과 같이 제2브릿지라인(BR2)에 의해 제2스캔라인(S2)에 전기적으로 연결된다.
도 11의 B 부분을 확대하여 도시하는 평면도인 도 12에 도시된 것과 같이, 제1표시영역(DA1)의 부분 중 제2표시영역(DA2)의 +x 방향의 부분에 위치하는 제2스캔라인(S2)은, 제1표시영역(DA1)에서 제2표시영역(DA2)의 일측 내로 연장된다. 제2표시영역(DA2) 내에 위치하는 제1서브스캔라인(SubS1)의 경우, 제1서브스캔라인(SubS1)의 제2선단(SubS1b)이 제2표시영역(DA2)의 중앙을 중심으로 대략 제2스캔라인(S2) 방향에 위치하도록 배치된다. 즉, 제2표시영역(DA2)의 중앙을 지나는 y축을 중심으로, 제1서브스캔라인(SubS1)의 제2선단(SubS1b)은 대략 제2스캔라인(S2) 방향에 위치하도록 배치된다. 그리고 제2브릿지라인(BR2)은 제2스캔라인(S2)과 제1서브스캔라인(SubS1)을 전기적으로 연결한다. 이때 제2표시영역(DA2) 내에 위치하는 하부메탈층(BML)은, 기판(100)에 수직인 방향에서 바라볼 시 제2스캔라인(S2)과 중첩하지 않는다. 이에 따라 디스플레이 패널(10)의 제조 과정에서 하부메탈층(BML)에 축적된 전하들이 제2스캔라인(S2)으로 이동하는 것을 효과적으로 방지하거나 최소화할 수 있다.
전술한 것과 같이, 제2스캔라인(S2)과 제1서브스캔라인(SubS1)은 제2브릿지라인(BR2)에 의해 전기적으로 연결된다. 즉, 제2브릿지라인(BR2)의 일단은 제5컨택홀(CT5)을 통해 제2스캔라인(S2)의 제2표시영역(DA2) 내 선단에 연결되고, 제2브릿지라인(BR2)의 타단은 제6컨택홀(CT6)을 통해 제1서브스캔라인(SubS1)의 제2선단(SubS1b) 근방에 연결된다. 이에 따라 기판(100)에 수직인 방향에서 바라볼 시, 제2브릿지라인(BR2)은 제1서브스캔라인(SubS1)의 제2선단(SubS1b)과 중첩하게 된다. 이 경우, 기판(100)에 수직인 방향에서 바라볼 시, 하부메탈층(BML)은 제1서브스캔라인(SubS1)의 제2선단(SubS1b)과 제2브릿지라인(BR2)이 중첩하는 부분과 중첩할 수 있다.
참고로 제2브릿지라인(BR2)의 기판(100)의 상면으로부터의 거리는 제2스캔라인(S2)의 기판(100)의 상면으로부터의 거리보다 길다. 따라서 하부메탈층(BML)으로부터 제2브릿지라인(BR2)까지의 거리도 충분히 길기에, 하부메탈층(BML)에 축적된 전하들이 제2브릿지라인(BR2)으로 이동하는 것은 용이하지 않다. 따라서 제2표시영역(DA2) 내에 위치하는 하부메탈층(BML)이 기판(100)에 수직인 방향에서 바라볼 시 제2스캔라인(S2)과 중첩하지 않도록 하는 것만으로도, 제1표시영역(DA1)의 제2스캔라인(S2)이 지나는 화소들에서 불량화소가 발생하는 것을 방지하거나 최소화할 수 있다.
한편, 하부메탈층(BML)은 기판(100)에 수직인 방향에서 바라볼 시 하부메탈층(BML)의 내측으로 만입된 제2만입부(IP2)를 갖는다. 제2만입부(IP2)는 하부메탈층(BML)의 제2스캔라인(S2) 방향의 부분에 형성될 수 있다. 이에 따라 제2표시영역(DA2) 내에서 제1표시영역(DA1)과 하부메탈층(BML) 사이에 충분한 공간이 확보되도록 할 수 있으며, 그 결과 하부메탈층(BML)이 기판(100)에 수직인 방향에서 바라볼 시 제2스캔라인(S2)과 중첩하지 않도록 할 수 있다. 제2스캔라인(S2)과 제2브릿지라인(BR2)은 이러한 제2만입부(IP2) 내에서 컨택할 수 있다. 즉, 제2스캔라인(S2)과 제2브릿지라인(BR2)의 컨택이 이루어지도록 하는 제5컨택홀(CT5)은 제2만입부(IP2) 내에 위치할 수 있다.
한편, 도 9 및 도 10에 도시된 것과 같이 디스플레이 패널(10)은 제3스캔라인(S3), 제2서브스캔라인(SubS2) 및 제3브릿지라인(BR3)을 더 구비할 수 있다.
제3스캔라인(S3)은 제1스캔라인(S1)과 대략 평행할 수 있다. 이러한 제3스캔라인(S3)은 제1스캔라인(S1)과 마찬가지로, 제1표시영역(DA1) 내에 위치한 제1디스플레이소자들 중 제2표시영역(DA2)의 -x 방향에 위치한 일 행에 위치한 제1디스플레이소자들을 지난 후 제2표시영역(DA2)의 일측 내로 (+x 방향으로) 연장될 수 있다. 이러한 제3스캔라인(S3)은 제3브릿지라인(BR3)에 의해 제2서브스캔라인(SubS2)에 전기적으로 연결된다.
도 9의 A 부분을 확대하여 도시하는 평면도인 도 10에 도시된 것과 같이, 제1표시영역(DA1)의 부분 중 제2표시영역(DA2)의 -x 방향의 부분에 위치하는 제3스캔라인(S3)은, 제1표시영역(DA1)에서 제2표시영역(DA2)의 일측 내로 연장된다. 제2표시영역(DA2) 내에 위치하는 제2서브스캔라인(SubS2)의 경우, 제2서브스캔라인(SubS2)의 제3선단(SubS2a)이 제2표시영역(DA2)의 중앙을 중심으로 대략 제3스캔라인(S3) 방향에 위치하도록 배치된다. 즉, 제2표시영역(DA2)의 중앙을 지나는 y축을 중심으로, 제2서브스캔라인(SubS2)의 제3선단(SubS2a)은 대략 제3스캔라인(S3) 방향에 위치하도록 배치된다. 그리고 제3브릿지라인(BR3)은 제3스캔라인(S3)과 제2서브스캔라인(SubS2)을 전기적으로 연결한다. 이때 제2표시영역(DA2) 내에 위치하는 하부메탈층(BML)은, 기판(100)에 수직인 방향에서 바라볼 시 제3스캔라인(S3)과 중첩하지 않는다. 이에 따라 디스플레이 패널(10)의 제조 과정에서 하부메탈층(BML)에 축적된 전하들이 제3스캔라인(S3)으로 이동하는 것을 효과적으로 방지하거나 최소화할 수 있다. 참고로 제2서브스캔라인(SubS2)은 기판(100)에 수직인 방향에서 바라볼 시 하부메탈층(BML)과 중첩할 수 있다.
전술한 것과 같이, 제3스캔라인(S3)과 제2서브스캔라인(SubS2)은 제3브릿지라인(BR3)에 의해 전기적으로 연결된다. 즉, 제3브릿지라인(BR3)의 일단은 제3컨택홀(CT3)을 통해 제3스캔라인(S3)의 제2표시영역(DA2) 내 선단에 연결되고, 제3브릿지라인(BR3)의 타단은 제4컨택홀(CT4)을 통해 제2서브스캔라인(SubS2)의 제3선단(SubS2a) 근방에 연결된다. 이에 따라 기판(100)에 수직인 방향에서 바라볼 시, 제3브릿지라인(BR3)은 제2서브스캔라인(SubS2)의 제3선단(SubS2a)과 중첩하게 된다. 이 경우, 기판(100)에 수직인 방향에서 바라볼 시, 하부메탈층(BML)은 제2서브스캔라인(SubS2)의 제3선단(SubS2a)과 제3브릿지라인(BR3)이 중첩하는 부분과 중첩할 수 있다.
참고로 제3브릿지라인(BR3)의 기판(100)의 상면으로부터의 거리는 제3스캔라인(S3)의 기판(100)의 상면으로부터의 거리보다 길다. 따라서 하부메탈층(BML)으로부터 제3브릿지라인(BR3)까지의 거리도 충분히 길기에, 하부메탈층(BML)에 축적된 전하들이 제3브릿지라인(BR3)으로 이동하는 것은 용이하지 않다. 따라서 제2표시영역(DA2) 내에 위치하는 하부메탈층(BML)이 기판(100)에 수직인 방향에서 바라볼 시 제3스캔라인(S3)과 중첩하지 않도록 하는 것만으로도, 제1표시영역(DA1)의 제3스캔라인(S3)이 지나는 화소들에서 불량화소가 발생하는 것을 방지하거나 최소화할 수 있다.
전술한 바와 같이 하부메탈층(BML)은 기판(100)에 수직인 방향에서 바라볼 시 하부메탈층(BML)의 내측으로 만입된 제1만입부(IP1)를 갖는다. 제3스캔라인(S3)과 제3브릿지라인(BR3)은 이러한 제1만입부(IP1) 내에서 컨택할 수 있다. 즉, 제3스캔라인(S3)과 제3브릿지라인(BR3)의 컨택이 이루어지도록 하는 제3컨택홀(CT3)은 제1만입부(IP1) 내에 위치할 수 있다.
한편, 도 11 및 도 12에 도시된 것과 같이 디스플레이 패널(10)은 제4스캔라인(S4) 및 제4브릿지라인(BR4)을 더 구비할 수 있다. 제4스캔라인(S4)은 제2스캔라인(S2)과 대략 평행할 수 있다. 이러한 제4스캔라인(S4)은 제2스캔라인(S2)과 마찬가지로, 제1표시영역(DA1) 내에 위치한 제1디스플레이소자들 중 제2표시영역(DA2)의 +x 방향에 위치한 일 행에 위치한 제1디스플레이소자들을 지난 후 제2표시영역(DA2)의 일측 내로 (-x 방향으로) 연장될 수 있다. 이러한 제4스캔라인(S4)은 제4브릿지라인(BR4)에 의해 제2서브스캔라인(SubS2)에 전기적으로 연결된다.
도 11의 B 부분을 확대하여 도시하는 평면도인 도 12에 도시된 것과 같이, 제1표시영역(DA1)의 부분 중 제2표시영역(DA2)의 +x 방향의 부분에 위치하는 제4스캔라인(S4)은, 제1표시영역(DA1)에서 제2표시영역(DA2)의 일측 내로 연장된다. 제2표시영역(DA2) 내에 위치하는 제2서브스캔라인(SubS2)의 경우, 제2서브스캔라인(SubS2)의 제4선단(SubS2b)이 제2표시영역(DA2)의 중앙을 중심으로 대략 제4스캔라인(S4) 방향에 위치하도록 배치된다. 즉, 제2표시영역(DA2)의 중앙을 지나는 y축을 중심으로, 제2서브스캔라인(SubS2)의 제4선단(SubS2b)은 대략 제4스캔라인(S4) 방향에 위치하도록 배치된다. 그리고 제4브릿지라인(BR4)은 제4스캔라인(S4)과 제2서브스캔라인(SubS2)을 전기적으로 연결한다. 이때 제2표시영역(DA2) 내에 위치하는 하부메탈층(BML)은, 기판(100)에 수직인 방향에서 바라볼 시 제4스캔라인(S4)과 중첩하지 않는다. 이에 따라 디스플레이 패널(10)의 제조 과정에서 하부메탈층(BML)에 축적된 전하들이 제4스캔라인(S4)으로 이동하는 것을 효과적으로 방지하거나 최소화할 수 있다.
전술한 것과 같이, 제4스캔라인(S4)과 제2서브스캔라인(SubS2)은 제4브릿지라인(BR4)에 의해 전기적으로 연결된다. 즉, 제4브릿지라인(BR4)의 일단은 제7컨택홀(CT7)을 통해 제4스캔라인(S4)의 제2표시영역(DA2) 내 선단에 연결되고, 제4브릿지라인(BR4)의 타단은 제8컨택홀(CT8)을 통해 제2서브스캔라인(SubS2)의 제4선단(SubS2b) 근방에 연결된다. 이에 따라 기판(100)에 수직인 방향에서 바라볼 시, 제4브릿지라인(BR4)은 제2서브스캔라인(SubS2)의 제4선단(SubS2b)과 중첩하게 된다. 이 경우, 기판(100)에 수직인 방향에서 바라볼 시, 하부메탈층(BML)은 제2서브스캔라인(SubS2)의 제4선단(SubS2b)과 제4브릿지라인(BR4)이 중첩하는 부분과 중첩할 수 있다.
참고로 제4브릿지라인(BR4)의 기판(100)의 상면으로부터의 거리는 제4스캔라인(S4)의 기판(100)의 상면으로부터의 거리보다 길다. 따라서 하부메탈층(BML)으로부터 제4브릿지라인(BR4)까지의 거리도 충분히 길기에, 하부메탈층(BML)에 축적된 전하들이 제4브릿지라인(BR4)으로 이동하는 것은 용이하지 않다. 따라서 제2표시영역(DA2) 내에 위치하는 하부메탈층(BML)이 기판(100)에 수직인 방향에서 바라볼 시 제4스캔라인(S3)과 중첩하지 않도록 하는 것만으로도, 제1표시영역(DA1)의 제4스캔라인(S4)이 지나는 화소들에서 불량화소가 발생하는 것을 방지하거나 최소화할 수 있다.
전술한 바와 같이 하부메탈층(BML)은 기판(100)에 수직인 방향에서 바라볼 시 하부메탈층(BML)의 내측으로 만입된 제2만입부(IP2)를 갖는다. 제4스캔라인(S4)과 제4브릿지라인(BR4)은 이러한 제2만입부(IP2) 내에서 컨택할 수 있다. 즉, 제4스캔라인(S4)과 제4브릿지라인(BR4)의 컨택이 이루어지도록 하는 제7컨택홀(CT7)은 제2만입부(IP2) 내에 위치할 수 있다.
물론 본 발명이 이에 한정되는 것은 아니다. 예컨대 본 발명의 다른 일 실시예에 따른 디스플레이 패널의 일부분을 개략적으로 도시하는 평면도인 도 13에 도시된 것과 같이, 하부메탈층(BML)은 기판(100)에 수직인 방향에서 바라볼 시 하부메탈층(BML)의 내측으로 만입된 제1만입부(IP1) 외에 제3만입부(IP3)도 가질 수 있다. 제1만입부(IP1)는 하부메탈층(BML)의 제1스캔라인(S1) 방향의 부분에 형성되고, 제3만입부(IP3)는 하부메탈층(BML)의 제3스캔라인(S3) 방향 부분에 형성될 수 있다. 이에 따라 제2표시영역(DA2) 내에서 제1표시영역(DA1)과 하부메탈층(BML) 사이에 충분한 공간이 확보되도록 할 수 있으며, 그 결과 하부메탈층(BML)이 기판(100)에 수직인 방향에서 바라볼 시 제1스캔라인(S1) 및 제3스캔라인(S3)과 중첩하지 않도록 할 수 있다.
제1스캔라인(S1)과 제1브릿지라인(BR1)은 이러한 제1만입부(IP1) 내에서 컨택하고, 제3스캔라인(S3)과 제3브릿지라인(BR3)은 이러한 제3만입부(IP3) 내에서 컨택할 수 있다. 즉, 제1스캔라인(S1)과 제1브릿지라인(BR1)의 컨택이 이루어지도록 하는 제1컨택홀(CT1)은 제1만입부(IP1) 내에 위치하고, 제3스캔라인(S3)과 제3브릿지라인(BR3)의 컨택이 이루어지도록 하는 제3컨택홀(CT3)은 제3만입부(IP3) 내에 위치할 수 있다.
유사하게, 본 발명의 또 다른 일 실시예에 따른 디스플레이 패널의 일부분을 개략적으로 도시하는 평면도인 도 14에 도시된 것과 같이, 하부메탈층(BML)은 기판(100)에 수직인 방향에서 바라볼 시 하부메탈층(BML)의 내측으로 만입된 제2만입부(IP2) 외에 제4만입부(IP4)도 가질 수 있다. 제2만입부(IP2)는 하부메탈층(BML)의 제2스캔라인(S2) 방향의 부분에 형성되고, 제4만입부(IP4)는 하부메탈층(BML)의 제4스캔라인(S4) 방향 부분에 형성될 수 있다. 이에 따라 제2표시영역(DA2) 내에서 제1표시영역(DA1)과 하부메탈층(BML) 사이에 충분한 공간이 확보되도록 할 수 있으며, 그 결과 하부메탈층(BML)이 기판(100)에 수직인 방향에서 바라볼 시 제2스캔라인(S2) 및 제4스캔라인(S4)과 중첩하지 않도록 할 수 있다.
제2스캔라인(S2)과 제2브릿지라인(BR2)은 이러한 제2만입부(IP2) 내에서 컨택하고, 제4스캔라인(S4)과 제4브릿지라인(BR4)은 이러한 제4만입부(IP4) 내에서 컨택할 수 있다. 즉, 제2스캔라인(S2)과 제2브릿지라인(BR2)의 컨택이 이루어지도록 하는 제5컨택홀(CT5)은 제2만입부(IP2) 내에 위치하고, 제4스캔라인(S4)과 제4브릿지라인(BR4)의 컨택이 이루어지도록 하는 제7컨택홀(CT7)은 제4만입부(IP4) 내에 위치할 수 있다.
도 15는 도 9의 XV-XV'선을 따라 취한 단면도이다. 도 15는 디스플레이 패널(10)의 발광다이오드가 유기발광다이오드인 경우를 도시하고 있다. 제1표시영역(DA1) 및 제2표시영역(DA2) 각각에는 유기발광다이오드가 배치될 수 있다. 설명의 편의를 위하여 제1표시영역(DA1)에 배치된 유기발광다이오드를 제1유기발광다이오드(OLED1)라 하고, 제2표시영역(DA2)에 배치된 유기발광다이오드를 제2유기발광다이오드(OLED2)라 한다.
도 15를 참조하면, 제1유기발광다이오드(OLED1) 및 제2유기발광다이오드(OLED2)는 기판(100) 상에 형성된다.
기판(100)은 제1베이스층(101), 제1배리어층(102), 제2베이스층(103) 및 제2배리어층(104)을 포함할 수 있다. 제1베이스층(101)과 제2베이스층(103) 각각은 고분자 수지를 포함하고, 제1배리어층(102)과 제2배리어층(104) 각각은 무기절연물을 포함할 수 있다. 고분자 수지는 폴리에테르술폰, 폴리아크릴레이트, 폴리에테르 이미드, 폴리에틸렌 나프탈레이트, 폴리에틸렌 테레프탈레이트, 폴리페닐렌 설파이드, 폴리아릴레이트, 폴리이미드, 폴리카보네이트 및/또는 셀룰로오스 아세테이트 프로피오네이트 등을 포함할 수 있다.
기판(100) 상에는 버퍼층(111)이 배치된다. 버퍼층(111)은 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있다. 버퍼층(111)은 실리콘옥사이드, 실리콘옥시나이트라이드 또는 실리콘나이트라이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조를 가질 수 있다.
하부메탈층(BML)은 기판(100)과 버퍼층(111) 사이에 개재될 수 있으며, 제2표시영역(DA2)에 위치할 수 있다. 하부메탈층(BML)은 제2표시영역(DA2)에 배치되는 컴포넌트(20, 도 3 참조)로 진행하거나 컴포넌트(20)에서 방출된 빛이 화소회로(PC)의 박막트랜지스터(TFT)와 같은 전자요소에 영향을 주는 것을 방지할 수 있다. 하부메탈층(BML)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W) 및/또는 구리(Cu)와 같이 도전성을 갖는 금속을 포함할 수 있다.
제1유기발광다이오드(OLED1) 및 제2유기발광다이오드(OLED2) 각각은 대응하는 화소회로(PC)에 전기적으로 연결될 수 있다. 제1유기발광다이오드(OLED1)는 기판(100)과 제1유기발광다이오드(OLED1) 사이의 화소회로(PC)에 전기적으로 연결되고, 제2유기발광다이오드(OLED2)는 기판(100)과 제2유기발광다이오드(OLED2) 사이의 화소회로(PC)에 전기적으로 연결될 수 있다.
화소회로(PC)는 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 박막트랜지스터(TFT)는 반도체층(Act), 반도체층(Act)의 채널영역과 중첩하는 게이트전극(GE), 그리고 반도체층(Act)의 소스영역 및 드레인영역에 각각 연결된 소스전극(SE) 및 드레인전극(DE)을 포함할 수 있다. 반도체층(Act)과 게이트전극(GE) 사이에는 게이트절연층(113)이 개재되고, 게이트전극(GE)과 소스전극(SE) 또는 게이트전극(GE)과 드레인전극(DE) 사이에는 제1층간절연층(115) 및 제2층간절연층(117)이 배치될 수 있다.
스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩하여 배치될 수 있다. 스토리지 커패시터(Cst)는 서로 중첩하는 하부전극(CE1)과 상부전극(CE2)을 포함할 수 있다. 박막트랜지스터(TFT)의 게이트전극(GE)이 스토리지 커패시터(Cst)의 하부전극(CE1) 역할을 할 수 있다. 하부전극(CE1)과 상부전극(CE2) 사이에는 제1층간절연층(115)이 배치될 수 있다.
반도체층(Act)은 폴리 실리콘을 포함할 수 있다. 또는 반도체층(Act)은 비정질 실리콘(amorphous silicon)을 포함할 수 있다. 또는 반도체층(Act)은 인듐(In), 갈륨(Ga), 주석(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크로뮴(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물 반도체를 포함할 수 있다. 반도체층(Act)은 채널영역과 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
게이트절연층(113)은 실리콘옥사이드, 실리콘옥시나이트라이드 또는 실리콘나이트라이드와 같은 무기절연물을 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조를 가질 수 있다.
게이트전극(GE) 또는 하부전극(CE1)은 몰리브데늄(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti)과 같은 저저항의 도전 물질을 포함할 수 있으며, 전술한 물질로 이루어진 단일 층 또는 다층 구조를 가질 수 있다.
제1층간절연층(115)은 실리콘옥사이드, 실리콘옥시나이트라이드 또는 실리콘나이트라이드와 같은 무기절연물을 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조를 가질 수 있다.
상부전극(CE2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W) 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조를 가질 수 있다.
제2층간절연층(117)은 실리콘옥사이드, 실리콘옥시나이트라이드 또는 실리콘나이트라이드와 같은 무기절연물을 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조를 가질 수 있다.
소스전극(SE) 및/또는 드레인전극(DE)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W) 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조를 가질 수 있다. 예컨대, 소스전극(SE) 및/또는 드레인전극(DE)은 티타늄층/알루미늄층/티타늄층의 3층 구조를 가질 수 있다.
박막트랜지스터(TFT) 상에는 제1유기절연층(119)이 위치하며, 박막트랜지스터(TFT)는 제1유기절연층(119) 상에 배치된 접속전극층(CML)을 통해 해당하는 유기발광다이오드의 화소전극(210)에 전기적으로 연결될 수 있다. 접속전극층(CML)은 제1유기절연층(119)의 콘택홀을 통해 박막트랜지스터(TFT)에 접속될 수 있고, 화소전극(210)은 제2유기절연층(121)의 콘택홀을 통해 접속전극층(CML)에 접속될 수 있다.
제1유기절연층(119) 및/또는 제2유기절연층(121)은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등의 유기 절연물을 포함할 수 있다. 필요에 따라 접속전극층(CML) 및 제2유기절연층(121)은 생략될 수 있으며, 이 경우 화소전극(210)은 제1유기절연층(119)의 콘택홀을 통해 박막트랜지스터(TFT)에 직접 접속될 수 있다.
제1유기발광다이오드(OLED1) 및 제2유기발광다이오드(OLED2) 각각은 화소전극(210), 발광층(222) 및 대향전극(230)의 적층구조를 포함할 수 있다. 이러한 적층구조는, 화소전극(210) 및 발광층(222) 사이의 제1기능층(221)을 포함하거나, 발광층(222) 및 대향전극(230) 사이의 제2기능층(223)을 포함할 수 있다.
화소전극(210)은 제2유기절연층(121) 상에 위치할 수 있다. 화소전극(210)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 화소전극(210)은 전술한 물질을 포함하는 반사막, 및 반사막의 위 또는/및 아래에 배치된 투명도전막을 포함할 수 있다. 투명도전막은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3 indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide) 등을 포함할 수 있다. 예컨대 화소전극(210)은 ITO층/Ag층/ITO층의 3층 구조를 가질 수 있다.
화소정의막(123)은 화소전극(210)의 에지를 커버하며 화소전극(210)에 중첩하는 개구를 포함할 수 있다. 이와 관련하여, 도 15는 화소정의막(123)이 제1유기발광다이오드(OLED1)의 화소전극(210)에 중첩하는 제1개구(123OP1) 및 제2유기발광다이오드(OLED2)의 화소전극(210)에 중첩하는 제2개구(123OP2)를 갖는 것으로 도시하고 있다.
이러한 화소정의막(123)은 블랙 염료/안료를 포함할 수 있다. 예컨대 화소정의막(123)은 카도계 바인더 수지(cardo-based binder resin)와 안료를 포함할 수 있다. 이때, 안료로서 락탐계 블랙 안료(lactam black pigment)와 블루 안료의 혼합물을 이용할 수 있다. 또는, 화소정의막(123)은 카본블랙을 포함할 수 있다.
화소정의막(123)의 제1개구(123OP1)는 제1유기발광다이오드(OLED1)의 발광영역을 정의하고, 화소정의막(123)의 제2개구(123OP2)는 제2유기발광다이오드(OLED2)의 발광영역을 정의할 수 있다. 예컨대, 화소정의막(123)의 제1개구(123OP1)의 폭은 제1유기발광다이오드(OLED1)의 발광영역의 폭에 해당하고, 화소정의막(123)의 제2개구(123OP2)의 폭은 제2유기발광다이오드(OLED2)의 발광영역의 폭에 해당할 수 있다.
이와 같은 화소정의막(123)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물을 포함할 수 있다. 화소정의막(123)은 감광성 물질을 포함할 수 있다.
스페이서(125)는 화소정의막(123) 상에 배치될 수 있다. 스페이서(125)는 화소정의막(123)과 다른 물질을 포함할 수 있다. 예컨대, 화소정의막(123)은 네거티브 감광성 물질을 포함하고 스페이서(125)는 포지티브 감광성 물질을 포함하는 것과 같이 서로 다른 물질을 포함할 수 있으며, 각각 별개의 마스크 공정을 통해 형성될 수 있다.
이러한 스페이서(125)는 블랙 염료/안료를 포함할 수 있다. 예컨대 스페이서(125)는 카도계 바인더 수지(cardo-based binder resin)와 안료를 포함할 수 있다. 이때, 안료로서 락탐계 블랙 안료(lactam black pigment)와 블루 안료의 혼합물을 이용할 수 있다. 또는, 스페이서(125)는 카본블랙을 포함할 수 있다.
발광층(222)은 화소정의막(123)의 제1개구(123OP1) 및 제2개구(123OP2) 각각에 대응하여 위치하며, 화소전극(210)들과 중첩할 수 있다. 발광층(222)은 소정의 색상의 빛을 방출하는 고분자 유기물 또는 저분자 유기물을 포함할 수 있다. 발광층(222)의 아래와 위에는 제1기능층(221) 및 제2기능층(223)이 형성될 수 있다.
제1기능층(221)은 홀 수송층(HTL: Hole Transport Layer) 및/또는 홀 주입층(HIL: Hole Injection Layer)을 포함할 수 있다. 제2기능층(223)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제1기능층(221) 및/또는 제2기능층(223)은 발광층(222)과 달리 기판(100) 상에 전체적으로 형성될 수 있다. 바꾸어 말하면, 제1기능층(221) 및/또는 제2기능층(223)은 제1표시영역(DA1) 및 제2표시영역(DA2)을 커버할 수 있다. 예컨대 제1기능층(221) 및/또는 제2기능층(223)은 제1표시영역(DA1) 및 제2표시영역(DA2)에 있어서 일체(一體)로 형성될 수 있다.
봉지층(300)은 제1유기발광다이오드(OLED1) 및 제2유기발광다이오드(OLED2)를 커버할 수 있다. 일 실시예로, 봉지층(300)은 제1무기봉지층(310)과 제2무기봉지층(330) 및 이들 사이의 유기봉지층(320)을 포함할 수 있다.
제1무기봉지층(310) 및 제2무기봉지층(330) 각각은 하나 이상의 무기 절연물을 포함할 수 있다. 무기 절연물은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드를 포함할 수 있다.
유기봉지층(320)은 폴리머 계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 또는 폴리에틸렌 등을 포함할 수 있다. 예컨대, 유기봉지층(320)은 아크릴계 수지, 예컨대 폴리메틸메타크릴레이트 또는 폴리아크릴산 등을 포함할 수 있다. 유기봉지층(320)은 모노머를 경화하거나, 폴리머를 도포하여 형성할 수 있다.
입력감지층(400)은 터치전극을 포함하되, 터치전극은 메탈라인(ML)을 포함할 수 있다. 터치전극은 평면상에서 제1유기발광다이오드(OLED1) 및 제2유기발광다이오드(OLED2)의 발광영역을 둘러싸는 메쉬 구조의 메탈라인(ML)을 포함할 수 있다. 메탈라인(ML)은 도 15에 도시된 바와 같이 제1메탈층(ML1) 및 제2메탈층(ML2)의 접속 구조를 포함할 수 있다. 또는, 메탈라인(ML)은 제1메탈층(ML1) 및 제2메탈층(ML2) 중 어느 하나의 층을 포함할 수 있다. 메탈라인(ML)은 몰리브데늄(Mo), 멘델레븀(Md), 은(Ag), 티타늄(Ti), 구리(Cu), 알루미늄(Al) 및 이들의 합금을 포함할 수 있다. 입력감지층(400)의 전극, 예컨대 메탈라인(ML)은 차광층(610)에 의해 커버될 수 있다.
입력감지층(400)은 봉지층(300) 상의 제1터치절연층(401), 제1터치절연층(401) 상의 제2터치절연층(403) 및 제2터치절연층(403) 상의 제3터치절연층(405)을 포함할 수 있다. 제1메탈층(ML1)은 제1터치절연층(401)과 제2터치절연층(403) 사이에 개재되고, 제2메탈층(ML2)은 제2터치절연층(403)과 제3터치절연층(405) 사이에 개재될 수 있다.
제1터치절연층(401) 내지 제3터치절연층(405)은 무기절연물 및/또는 유기절연물을 포함할 수 있다. 일 실시예로, 제1터치절연층(401)과 제2터치절연층(403)은 무기절연물을 포함할 수 있고, 제3터치절연층(405)은 유기절연물을 포함할 수 있다.
반사방지층(600)의 차광층(610)은 제1유기발광다이오드(OLED1) 및 제2유기발광다이오드(OLED2)의 발광영역들에 중첩하는 개구들을 포함할 수 있다. 도 15에서는 제1유기발광다이오드(OLED1)의 발광영역 및/또는 화소정의막(123)의 제1개구(123OP1)에 중첩하는 제4개구(610OP1)와, 제2유기발광다이오드(OLED2)의 발광영역 및/또는 화소정의막(123)의 제2개구(123OP2)에 중첩하는 제5개구(610OP2)를 도시하고 있다.
차광층(610)의 제4개구(610OP1)의 폭은 제1유기발광다이오드(OLED1)의 발광영역 및/또는 화소정의막(123)의 제1개구(123OP1)의 폭과 같거나 클 수 있다. 도 15에서는 차광층(610)의 제4개구(610OP1)의 폭이 제1유기발광다이오드(OLED1)의 발광영역 및/또는 화소정의막(123)의 제1개구(123OP1)의 폭 보다 큰 것으로 도시하고 있다. 이 경우, 반사방지층(600)의 상면과 예각을 이루는 사용자의 육안(naked eyes)에 도달하는 빛(L)을 충분히 확보할 수 있으며, 따라서 디스플레이 패널의 측면 시인성을 증가시킬 수 있다.
마찬가지로, 차광층(610)의 제5개구(610OP2)의 폭은 제2유기발광다이오드(OLED2)의 발광영역 및/또는 화소정의막(123)의 제2개구(123OP2)의 폭과 같거나 클 수 있다. 도 15에서는 차광층(610)의 제5개구(610OP2)의 폭이 제2유기발광다이오드(OLED2)의 발광영역 및/또는 화소정의막(123)의 제2개구(123OP2)의 폭 보다 큰 것으로 도시한다.
차광층(610)의 제4개구(610OP1) 및 제5개구(610OP2)에는 각각 컬러필터(620)들이 위치할 수 있다. 컬러필터(620)들 각각은 하부에 배치된 발광다이오드에서 방출된 빛의 파장이 속하는 파장대역의 광을 통과시킬 수 있다. 예컨대, 도 15에 도시된 바와 같이 제1표시영역(DA1)의 어느 하나의 제1유기발광다이오드(OLED1)가 녹색의 빛을 방출하는 경우, 전술한 제1유기발광다이오드(OLED1)에 중첩하도록 제4개구(610OP1)에 배치된 컬러필터(620)는 녹색 컬러필터일 수 있다. 마찬가지로, 도 15에 도시된 바와 같이 제2표시영역(DA2)의 어느 하나의 제2유기발광다이오드(OLED2)가 청색의 빛을 방출하는 경우, 전술한 제2유기발광다이오드(OLED2)에 중첩하도록 제5개구(610OP2)에 배치된 컬러필터(620)는 청색 컬러필터일 수 있다.
오버코트층(630)은 차광층(610) 및 컬러필터(620) 상에 배치될 수 있다. 오버코트층(630)은 가시광 대역의 색을 가지고 있지 않는 투광성 층으로, 차광층(610)의 상면 및 컬러필터(620)의 상면을 평탄화할 수 있다. 오버코트층(630)은 아크릴 계열의 수지와 같은 투광성 유기물을 포함할 수 있다.
도 16은 도 9의 XVI-XVI'선을 따라 취한 단면도이다. 도 16에 도시된 것과 같이, 제2표시영역(DA2)에 배치된 복수의 제2유기발광다이오드(OLED2)들 중 인접한 두 개의 제2유기발광다이오드(OLED2) 사이에 투과영역(TA)이 배치될 수 있다. 제2유기발광다이오드(OLED2)들 각각은 대응하는 화소회로(PC)에 전기적으로 연결될 수 있다. 기판(100) 상의 화소회로(PC)는 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함하고, 제2유기발광다이오드(OLED2)는 화소전극(210), 발광층(222) 및 대향전극(230)의 중첩 구조를 가질 수 있으며, 봉지층(300)으로 커버될 수 있다. 봉지층(300) 상에는 입력감지층(400) 및 반사방지층(600)이 배치될 수 있음은 앞서 설명한 바와 같다.
화소정의막(123)은 투과영역(TA)에 대응하는 제3개구(123OP3)를 포함할 수 있으며, 차광층(610)도 투과영역(TA)에 대응하는 제6개구(610OP3)를 포함할 수 있다. 제6개구(610OP3)에는 오버코트층(630)의 일부가 위치할 수 있다. 예컨대, 오버코트층(630)의 제1부분(631)은 제6개구(610OP3)를 적어도 부분적으로 채울 수 있으며, 제1부분(631)과 일체로 형성된 제2부분(632)은 차광층(610) 및 컬러필터(620)들을 전체적으로 커버할 수 있다. 제6개구(610OP3)는 제3개구(123OP3)와 중첩할 수 있다.
물론 필요에 따라, 도 16에 도시된 것과 같이, 제1유기절연층(119) 상에 위치한 제2유기절연층(121)도 투과영역(TA)에 대응하는 개구를 가질 수도 있다. 그리고 입력감지층(400)이 포함하는 제1터치절연층(401), 제2터치절연층(403) 및 제3터치절연층(405)도, 투과영역(TA)에 대응하는 개구를 가질 수도 있다. 후자의 경우, 오버코트층(630)은 제1터치절연층(401), 제2터치절연층(403) 및 제3터치절연층(405)의 개구를 채울 수 있다.
도 15 및 도 16에 도시된 것과 같이, 투과영역(TA)은 하부메탈층(BML)의 제2개구부(BML-OP)에 의해 정의될 수 있다. 제2디스플레이소자들인 제2유기발광다이오드(OLED2)들은 일체인 대향전극(230)을 갖는데, 이 대향전극(230)은 투과영역(TA)에 대응하는 제1개구부(230OP)를 가질 수 있다. 이에 따라 투과영역(TA)에서의 투과율을 높일 수 있다. 제조과정에서, 기판(100)을 통해 레이저빔을 조사하여 대향전극(230)의 일부를 제거함으로써 제1개구부(230OP)를 형성할 수 있다. 하부메탈층(BML)은 이 과정에서 화소회로(PC) 및 제2유기발광다이오드(OLED2)에 레이저빔이 조사되지 않도록 할 수 있다. 이에 따라, 대향전극(230)의 제1개구부(230OP)는 하부메탈층(BML)의 제2개구부(BML-OP)에 대응하도록 형성될 수 있다. 즉, 기판(100)에 수직인 방향에서 바라볼 시 하부메탈층(BML)은 대향전극(230)의 제1개구부(230OP)와 중첩하는 제2개구부(BML-OP)를 가질 수 있다. 결국 기판(100)에 수직인 방향에서 바라볼 시 제2표시영역(DA2) 내에서 대향전극(230)은 하부메탈층(BML)에 대응하는 형상, 즉 중첩하는 형상을 가질 수 있다.
한편, 도 9 등을 참조하여 전술한 것과 같이, 제2표시영역(DA2) 내에서 화소그룹(PG)들 사이에는 투과영역(TA)이 위치한다. 제1표시영역(DA1)과 하부메탈층(BML) 사이에는 하부메탈층(BML)이 존재하지 않지만, 제1표시영역(DA1)과 하부메탈층(BML) 사이에는 투과영역(TA)이 위치하지 않는다. 대향전극(230)은 제1표시영역(DA1)과 하부메탈층(BML) 사이에서는 제거되지 않기 때문이다. 즉, 제1표시영역(DA1)과 하부메탈층(BML) 사이에는 하부메탈층(BML)이 존재하지 않지만, 해당 부분에는 레이저빔이 조사되지 않는다. 이에 따라 제1표시영역(DA1)과 제2표시영역(DA2)에 걸쳐, 대향전극(230)은 일체로 형성될 수 있다. 결국, 디스플레이 패널(10)에 있어서 대향전극(230)은 도 8에서 표시된 투과영역(TA)들에 대응하는 제2개구(230OP)들을 갖는 형상을 가질 수 있다. 참고로 제1기능층(221) 및 제2기능층(223)은 레이저빔을 통과시킬 수 있으며, 이 경우 제1기능층(221) 및 제2기능층(223)은 투과영역(TA)들에 대응하는 부분에도 존재할 수 있다.
참고로 제1표시영역(DA1)에 배치되는 단위면적당 화소들의 개수가, 제2표시영역(DA2)에 표시되는 단위면적당 화소들의 개수보다 많을 수 있다. 이 경우 제2표시영역(DA2)의 (-x 방향) 일측에 위치한 제1표시영역(DA1)의 부분에 위치하는 화소들에 연결된 스캔라인들 중 일부는, 제2표시영역(DA2) 내의 화소들에 연결되지 않은 채 제2표시영역(DA2)의 (+x 방향) 타측에 위치한 제1표시영역(DA1)의 부분으로 연장되어, 제2표시영역(DA2)의 (+x 방향) 타측에 위치한 제1표시영역(DA1)의 부분에 위치하는 화소들에 연결될 필요가 있다.
그러한 스캔라인들은 도 9 및 도 11에 참조번호 S5로 표시한 것과 같이 제2표시영역(DA2) 내의 가장자리를 따라 연장될 수도 있고, 도 9 및 도 11에 참조번호 S6으로 표시한 것과 같이 하부메탈층(BML) 상에 위치하며 하부메탈층(BML)을 따라 대략 x축 방향으로 연장될 수도 있다. 물론 그러한 스캔라인들(S5, S6) 각각의 경우에도 도 10 및 도 12를 참조하여 전술한 것과 같이, 제1표시영역(DA1)에서 제2표시영역(DA2) 내로 대략 +x 방향으로 연장된 스캔라인, 제2표시영역(DA2) 내에 위치한 서브스캔라인, 제1표시영역(DA1)에서 제2표시영역(DA2) 내로 대략 -x 방향으로 연장된 스캔라인, 그리고 그러한 스캔라인들과 서브스캔라인을 전기적으로 연결하기 위한 브릿지라인들을 포함할 수 있다.
화소전극(210) 하부에 배치된 절연층들 중 일부 절연층들(예컨대 무기절연층들)도 투과영역(TA)에 대응하는 개구를 포함할 수 있다. 예컨대, 제2배리어층(104), 버퍼층(111), 게이트절연층(113), 제1층간절연층(115) 및 제2층간절연층(117)의 적층체는 무기절연물을 포함할 수 있으며, 이 적층체는 투과영역(TA)에 해당하는 제7개구(IL-OP)를 포함할 수 있다. 이 적층체 상에 배치된 제1유기절연층(119)의 일부는 제7개구(IL-OP)에 존재할 수 있다.
도 17은 도 10의 XVII-XVII'선을 따라 취한 단면도이다. 도 17에 도시된 것과 같이, 제1스캔라인(S1)과 제1서브스캔라인(SubS1)은 게이트전극(GE, 도 15 참조)과 동일한 층 상에 위치할 수 있다. 즉, 제1스캔라인(S1)과 제1서브스캔라인(SubS1)은 게이트전극(GE)과 동일한 물질로 동시에 형성될 수 있다. 도 17에서는 제1스캔라인(S1)과 제1서브스캔라인(SubS1)이 게이트전극(GE)과 마찬가지로 게이트절연층(113) 상에 위치하는 것으로 도시하고 있다. 제1브릿지라인(BR1)은 소스전극(SE) 및 드레인전극(DE)과 동일한 층 상에 위치할 수 있다. 즉, 제1브릿지라인(BR1)은 소스전극(SE) 및 드레인전극(DE)과 동일한 물질로 동시에 형성될 수 있다. 도 17에서는 제1브릿지라인(BR1)이 소스전극(SE) 및 드레인전극(DE)과 마찬가지로 제2층간절연층(117) 상에 위치하는 것으로 도시하고 있다.
제1브릿지라인(BR1)은 제1스캔라인(S1) 및 제1서브스캔라인(SubS1) 상부에 위치할 수 있다. 즉, 제1스캔라인(S1)과 기판(100) 사이의 거리와 제1서브스캔라인(SubS1)과 기판(100) 사이의 거리는 제1브릿지라인(BR1)과 기판(100) 사이의 거리보다 짧을 수 있다.
단면도들을 참조하여 제1스캔라인(S1) 및 제1브릿지라인(BR1)에 대한 상술한 설명은 제2스캔라인(S2) 및 제2브릿지라인(BR2) 등에도 적용될 수 있다. 그리고 단면도들을 참조하여 제1스캔라인(S1), 제1서브스캔라인(SubS1) 및 제1브릿지라인(BR1)에 대해 상술한 설명은, 제3스캔라인(S3), 제2서브스캔라인(SubS2) 및 제3브릿지라인(BR3) 등에도 적용될 수 있다.
도 18은 본 발명의 다른 일 실시예에 따른 디스플레이 패널(10) 및 이를 구비하는 전자기기(1)의 일부를 개략적으로 도시하는 단면도이다. 도 18에 도시된 것과 같이, 디스플레이 패널(10)은 제1표시영역(DA1) 내에서 제1디스플레이소자와 기판(100) 사이에 위치하는 추가 하부메탈층(ABML)을 더 구비할 수 있다. 이때, 하부메탈층(BML)의 두께는 추가 하부메탈층(ABML)의 두께보다 더 두꺼울 수 있다. 이는 하부메탈층(BML)은 전술한 것과 같이 대향전극(230)의 제1개구부(230OP)를 형성하는 과정에서 레이저빔을 효과적으로 차폐하기 위해 충분히 두꺼울 필요가 있기 때문이다. 예컨대 하부메탈층(BML)은 대략 2500ㅕ의 두께를 가질 수 있다.
추가 하부메탈층(ABML)은 화소회로(PC)가 포함하는 박막 트랜지스터들 중 구동 박막트랜지스터에 대응할 수 있다. 이에 따라 추가 하부메탈층(ABML)의 두께가 과도하게 두꺼울 경우, 박막 트랜지스터들이 포함하는 반도체층을 형성하는 과정에서 반도체층에 크랙이 형성될 수 있다. 그러므로 추가 하부메탈층(ABML)은 하부메탈층(BML)보다 얇은 구조를 가질 수 있다. 예컨대 추가 하부메탈층(ABML)은 대략 1000ㅕ의 두께를 가질 수 있다.
추가 하부메탈층(ABML)과 하부메탈층(BML)은 동일한 물질을 포함할 수 있다. 한편, 하부메탈층(BML)과 기판(100) 사이의 거리는 추가 하부메탈층(ABML)과 기판(100) 사이의 거리보다 멀 수 있다. 이를 위해, 추가 하부메탈층(ABML)과 하부메탈층(BML) 사이에는 추가 버퍼층(111a)과 같은 절연층이 개재될 수 있다. 추가 버퍼층(111a)은 버퍼층(111)과 동일한 물질을 포함할 수 있다.
도 19는 본 발명의 또 다른 일 실시예에 따른 디스플레이 패널(10)의 제1표시영역과 제2표시영역의 일부를 개략적으로 도시하는 평면도이다. 도 9 등을 참조하여 전술한 것과 같이, 하부메탈층(BML)은 제1만입부(IP1), 제2만입부(IP2), 제3만입부(IP3) 및/또는 제4만입부(IP4)를 가질 수 있다. 본 실시예에 따른 디스플레이 패널(10)의 경우, 하부메탈층(BML)은 제2표시영역(DA2) 내의 화소그룹(PG)의 외곽 형상에 대응하도록 그 면적이 축소되어 있다. 이를 통해서도 제1스캔라인(S1), 제2스캔라인(S2), 제3스캔라인(S3) 및/또는 제4스캔라인(S4)이 기판(100)에 수직인 방향에서 바라볼 시 하부메탈층(BML)과 중첩하지 않도록 할 수도 있다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 전자기기 10: 디스플레이 패널
20: 컴포넌트 100: 기판
210: 화소전극 222: 발광층
230: 대향전극 230OP: 제1개구부
300: 봉지층 700: 윈도우
DA1: 제1표시영역 DA2: 제2표시영역
S1: 제1스캔라인 S2: 제2스캔라인
S3: 제3스캔라인 S4: 제4스캔라인
BR1: 제1브릿지라인 BR2: 제2브릿지라인
BR3: 제3브릿지라인 BR4: 제4브릿지라인
SubS1: 제1서브스캔라인 SubS2: 제2서브스캔라인
OLED1: 제1유기발광다이오드 OLED2: 제2유기발광다이오드
IP1: 제1만입부 IP2: 제2만입부
IP3: 제3만입부 IP4: 제4만입부
BML: 하부메탈층 BML-OP: 제2개구부

Claims (20)

  1. 제1표시영역과, 상기 제1표시영역에 의해 적어도 부분적으로 둘러싸이며 서브표시영역과 투과영역을 포함하는 제2표시영역을 갖는, 기판;
    상기 제1표시영역에 배치된 제1디스플레이소자들;
    상기 제2표시영역의 상기 서브표시영역에 배치되는 제2디스플레이소자들;
    상기 제1표시영역에서 상기 제2표시영역의 일측 내로 연장된 제1스캔라인;
    상기 제2표시영역 내에 위치하며, 상기 제2표시영역의 중앙을 중심으로 제1선단이 상기 제1스캔라인 방향에 위치하는 제1서브스캔라인;
    상기 제1스캔라인과 상기 제1서브스캔라인을 전기적으로 연결하는 제1브릿지라인; 및
    상기 제2표시영역 내에서 상기 제2디스플레이소자들과 상기 기판 사이에 위치하며, 상기 기판에 수직인 방향에서 바라볼 시 상기 제1스캔라인과 중첩하지 않는, 하부메탈층;
    을 구비하는, 디스플레이 패널.
  2. 제1항에 있어서,
    상기 기판에 수직인 방향에서 바라볼 시 상기 하부메탈층은 상기 제1서브스캔라인의 상기 제1선단과 상기 제1브릿지라인이 중첩하는 부분과 중첩하는, 디스플레이 패널.
  3. 제1항에 있어서,
    상기 기판에 수직인 방향에서 바라볼 시 상기 하부메탈층은 내측으로 만입된 제1만입부를 가지고, 상기 제1스캔라인과 상기 제1브릿지라인은 상기 제1만입부 내에서 컨택하는, 디스플레이 패널.
  4. 제1항에 있어서,
    상기 제1스캔라인과 상기 기판 사이의 거리와 상기 제1서브스캔라인과 상기 기판 사이의 거리는 상기 제1브릿지라인과 상기 기판 사이의 거리보다 짧은, 디스플레이 패널.
  5. 제1항에 있어서,
    상기 기판에 수직인 방향에서 바라볼 시, 상기 제1스캔라인은 상기 제1디스플레이소자들 중 일부를 지나고, 상기 제1서브스캔라인은 상기 제2디스플레이소자들을 지나는, 디스플레이 패널.
  6. 제1항에 있어서,
    상기 제1표시영역에서 상기 제2표시영역의 타측 내로 연장된 제2스캔라인; 및
    상기 제2스캔라인과 상기 제1서브스캔라인을 전기적으로 연결하는 제2브릿지라인;
    을 더 구비하고,
    상기 제1서브스캔라인의 제2선단은 상기 제2스캔라인 방향에 위치하며,
    상기 기판에 수직인 방향에서 바라볼 시 상기 하부메탈층은 상기 제2스캔라인과 중첩하지 않는, 디스플레이 패널.
  7. 제6항에 있어서,
    상기 기판에 수직인 방향에서 바라볼 시 상기 하부메탈층은 상기 제1서브스캔라인의 상기 제2선단과 상기 제2브릿지라인이 중첩하는 부분과 중첩하는, 디스플레이 패널.
  8. 제6항에 있어서,
    상기 기판에 수직인 방향에서 바라볼 시 상기 하부메탈층은 내측으로 만입된 제2만입부를 가지고, 상기 제2스캔라인과 상기 제2브릿지라인은 상기 제2만입부 내에서 컨택하는, 디스플레이 패널.
  9. 제6항에 있어서,
    상기 제2스캔라인과 상기 기판 사이의 거리는 상기 제2브릿지라인과 상기 기판 사이의 거리보다 짧은, 디스플레이 패널.
  10. 제6항에 있어서,
    상기 기판에 수직인 방향에서 바라볼 시, 상기 제1스캔라인은 상기 제1디스플레이소자들 중 일부를 지나고, 상기 제2스캔라인은 상기 제1디스플레이소자들 중 다른 일부를 지나며, 상기 제1서브스캔라인은 상기 제2디스플레이소자들을 지나는, 디스플레이 패널.
  11. 제1항에 있어서,
    상기 제1표시영역에서 상기 제2표시영역의 일측 내로 연장된 제3스캔라인;
    상기 제2표시영역 내에 위치하며, 상기 제2표시영역의 중앙을 중심으로 제3선단이 상기 제3스캔라인 방향에 위치하는 제2서브스캔라인; 및
    상기 제3스캔라인과 상기 제2서브스캔라인을 전기적으로 연결하는 제3브릿지라인;
    을 더 구비하고,
    상기 기판에 수직인 방향에서 바라볼 시 상기 하부메탈층은 상기 제3스캔라인과 중첩하지 않는, 디스플레이 패널.
  12. 제11항에 있어서,
    상기 기판에 수직인 방향에서 바라볼 시 상기 하부메탈층은 상기 제2서브스캔라인의 상기 제3선단과 상기 제3브릿지라인이 중첩하는 부분과 중첩하는, 디스플레이 패널.
  13. 제11항에 있어서,
    상기 기판에 수직인 방향에서 바라볼 시 상기 하부메탈층은 내측으로 만입된 제3만입부를 가지고, 상기 제3스캔라인과 상기 제3브릿지라인은 상기 제3만입부 내에서 컨택하는, 디스플레이 패널.
  14. 제11항에 있어서,
    상기 제3스캔라인과 상기 기판 사이의 거리와 상기 제2서브스캔라인과 상기 기판 사이의 거리는 상기 제3브릿지라인과 상기 기판 사이의 거리보다 짧은, 디스플레이 패널.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 기판에 수직인 방향에서 바라볼 시, 상기 제1서브스캔라인은 상기 하부메탈층과 중첩하는, 디스플레이 패널.
  16. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 제1스캔라인과 상기 제1서브스캔라인은 동일한 층 상에 위치하는, 디스플레이 패널.
  17. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 복수개의 제2디스플레이소자들은 일체(一體)이며 상기 투과영역에 대응하는 제1개구부를 갖는 대향전극을 공유하고,
    상기 기판에 수직인 방향에서 바라볼 시 상기 하부메탈층은 상기 대향전극의 제1개구부와 중첩하는 제2개구부를 갖는, 디스플레이 패널.
  18. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 제1표시영역 내에서 상기 제1디스플레이소자와 상기 기판 사이에 위치하는 추가 하부메탈층을 더 구비하며,
    상기 하부메탈층의 두께는 상기 추가 하부메탈층의 두께보다 더 두꺼운, 디스플레이 패널.
  19. 제18항에 있어서,
    상기 하부메탈층과 상기 기판 사이의 거리는 상기 추가 하부메탈층과 상기 기판 사이의 거리보다 먼, 디스플레이 패널.
  20. 제1표시영역과, 상기 제1표시영역에 의해 적어도 부분적으로 둘러싸이며 서브표시영역과 투과영역을 포함하는 제2표시영역을 갖는, 디스플레이 패널; 및
    상기 제2표시영역에 중첩하도록 상기 디스플레이 패널의 하부에 배치되는, 컴포넌트;를 구비하며,
    상기 디스플레이 패널은,
    상기 제1표시영역에 배치된 제1디스플레이소자들;
    상기 제2표시영역의 상기 서브표시영역에 배치되는 제2디스플레이소자들;
    상기 제1표시영역에서 상기 제2표시영역의 일측 내로 연장된 제1스캔라인;
    상기 제2표시영역 내에 위치하며, 상기 제2표시영역의 중앙을 중심으로 제1선단이 상기 제1스캔라인 방향에 위치하는 제1서브스캔라인;
    상기 제1스캔라인과 상기 제1서브스캔라인을 전기적으로 연결하는 제1브릿지라인; 및
    상기 제2표시영역 내에서 상기 제2디스플레이소자들과 상기 기판 사이에 위치하며, 상기 기판에 수직인 방향에서 바라볼 시 상기 제1스캔라인과 중첩하지 않는, 하부메탈층;
    을 구비하는, 전자기기.
KR1020210011799A 2021-01-27 2021-01-27 디스플레이 패널 및 이를 구비하는 전자기기 KR20220108882A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020210011799A KR20220108882A (ko) 2021-01-27 2021-01-27 디스플레이 패널 및 이를 구비하는 전자기기
US17/474,418 US11895881B2 (en) 2021-01-27 2021-09-14 Display panel and electronic apparatus including the same
CN202122641129.9U CN216250734U (zh) 2021-01-27 2021-11-01 显示面板和包括显示面板的电子设备
CN202111280760.9A CN114823787A (zh) 2021-01-27 2021-11-01 显示面板和包括显示面板的电子设备
EP22150391.5A EP4040486B1 (en) 2021-01-27 2022-01-05 Display panel and electronic apparatus including the same
US18/537,612 US20240130186A1 (en) 2021-01-27 2023-12-12 Display panel and electronic apparatus including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210011799A KR20220108882A (ko) 2021-01-27 2021-01-27 디스플레이 패널 및 이를 구비하는 전자기기

Publications (1)

Publication Number Publication Date
KR20220108882A true KR20220108882A (ko) 2022-08-04

Family

ID=79230970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210011799A KR20220108882A (ko) 2021-01-27 2021-01-27 디스플레이 패널 및 이를 구비하는 전자기기

Country Status (4)

Country Link
US (2) US11895881B2 (ko)
EP (1) EP4040486B1 (ko)
KR (1) KR20220108882A (ko)
CN (2) CN216250734U (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220088570A (ko) * 2020-12-18 2022-06-28 삼성디스플레이 주식회사 표시 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180074905A (ko) 2016-12-23 2018-07-04 엘지디스플레이 주식회사 협 베젤 표시장치
KR102650335B1 (ko) 2018-08-09 2024-03-21 엘지디스플레이 주식회사 폴더블 표시 장치
KR20200065161A (ko) 2018-11-29 2020-06-09 삼성디스플레이 주식회사 표시 장치
CN113284911B (zh) 2019-04-30 2024-05-07 武汉天马微电子有限公司 一种显示面板及显示装置
KR20210011799A (ko) 2019-07-23 2021-02-02 조옥태 낚시용 인조미끼
CN110518037B (zh) 2019-08-26 2022-10-14 武汉天马微电子有限公司 一种显示面板及显示装置
KR20220019888A (ko) * 2020-08-10 2022-02-18 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
CN117915689A (zh) 2020-08-27 2024-04-19 武汉天马微电子有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
US20240130186A1 (en) 2024-04-18
CN216250734U (zh) 2022-04-08
US11895881B2 (en) 2024-02-06
EP4040486B1 (en) 2023-06-21
CN114823787A (zh) 2022-07-29
EP4040486A1 (en) 2022-08-10
US20220238624A1 (en) 2022-07-28

Similar Documents

Publication Publication Date Title
CN113270446A (zh) 显示装置和包括显示装置的电子装置
KR20210103037A (ko) 표시 장치 및 전자 기기
US20210210584A1 (en) Display apparatus
US20240130186A1 (en) Display panel and electronic apparatus including the same
KR20220068308A (ko) 표시 장치
US20230309344A1 (en) Display panel, electronic apparatus, and method of manufacturing display panel
KR20210140837A (ko) 표시 장치 및 이를 구비한 전자 기기
EP4002476B1 (en) Display panel and electronic apparatus including the same
KR20220072107A (ko) 표시 장치 및 그 제조방법
US20230073072A1 (en) Display panel and electronic device
CN218417160U (zh) 显示面板和包括该显示面板的电子装置
US20230030352A1 (en) Display panel and electronic apparatus
CN220210914U (zh) 显示面板及显示装置
CN220441194U (zh) 显示装置
US11744133B2 (en) Display panel and electronic apparatus
US20220302421A1 (en) Display panel and electronic apparatus
US20220158127A1 (en) Display panel and electronic device
US20230232674A1 (en) Display apparatus
KR20230161320A (ko) 표시 장치
KR20230060634A (ko) 표시 장치
KR20230000509A (ko) 표시 패널 및 이를 구비한 전자 기기
KR20210113535A (ko) 표시 장치 및 이를 구비한 전자 기기
CN117596943A (zh) 显示装置和制造该显示装置的方法

Legal Events

Date Code Title Description
A201 Request for examination