KR20220072107A - 표시 장치 및 그 제조방법 - Google Patents

표시 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20220072107A
KR20220072107A KR1020200159092A KR20200159092A KR20220072107A KR 20220072107 A KR20220072107 A KR 20220072107A KR 1020200159092 A KR1020200159092 A KR 1020200159092A KR 20200159092 A KR20200159092 A KR 20200159092A KR 20220072107 A KR20220072107 A KR 20220072107A
Authority
KR
South Korea
Prior art keywords
layer
lower metal
metal layer
pattern
substrate
Prior art date
Application number
KR1020200159092A
Other languages
English (en)
Inventor
한윤석
이도원
이명희
장정미
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200159092A priority Critical patent/KR20220072107A/ko
Priority to US17/460,393 priority patent/US20220165831A1/en
Priority to CN202111037426.0A priority patent/CN114551505A/zh
Publication of KR20220072107A publication Critical patent/KR20220072107A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/854—Arrangements for extracting light from the devices comprising scattering means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H01L51/5268—
    • H01L27/3225—
    • H01L27/3262—
    • H01L51/5271—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/856—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens

Abstract

본 발명은 전자컴포넌트가 배치되는 영역에서도 이미지를 디스플레이할 수 있도록 표시영역이 확장된 표시장치로서, 전자컴포넌트의 성능 저하를 최소화한 표시 장치를 위하여, 기판; 각각 박막트랜지스터 및 스토리지 커패시터를 포함하며, 기판 상에서 투과영역을 사이에 두고 상호 이격된 제1화소회로 및 제2화소회로; 제1 및 제2화소회로 각각에 전기적으로 연결된 제1발광소자 및 제2발광소자; 및 기판과 제1 및 제2화소회로 사이에 위치하며, 제1 및 제2화소회로와 중첩하도록 배치된 하부금속층;을 포함하며, 하부금속층은 기판을 향하는 제1면 및 제1면의 반대면인 제2면을 포함하고, 하부금속층의 제1면은 요철을 포함하는, 표시 장치 및 그 제조방법을 제공한다.

Description

표시 장치 및 그 제조방법{Display apparatus and manufacturing the same}
본 발명은 표시 장치 및 그 제조방법에 관한 것으로서, 더 상세하게는 전자컴포넌트가 배치되는 영역에서도 이미지를 디스플레이할 수 있도록 표시영역이 확장된 표시 장치 및 그 제조방법에 관한 것이다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 장치 중 표시영역이 차지하는 면적을 확대하면서, 표시 장치에 접목 또는 연계하는 다양한 기능들이 추가되고 있다. 면적을 확대하면서 다양한 기능을 추가하기 위한 방안으로서, 표시영역 내측에 이미지 디스플레이 이외의 다양한 기능을 부가하기 위한 영역을 갖는 표시 장치의 연구가 계속되고 있다.
전자컴포넌트가 배치되는 영역에서도 이미지를 디스플레이할 수 있도록 표시영역이 확장된 표시장치로서, 전자컴포넌트의 성능 저하를 최소화한 표시 장치 및 그 제조방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 제1표시영역 및 투과영역을 포함하는 제2표시영역을 구비한 표시 장치에 있어서, 기판; 상기 제2표시영역에 위치하며, 상기 기판 상에서 투과영역을 사이에 두고 상호 이격된 제1발광소자 및 제2발광소자; 및 상기 제1 및 제2발광소자 하부에 배치된, 하부금속층;을 포함하며, 상기 하부금속층은 상기 기판을 향하는 제1면 및 상기 제1면의 반대면인 제2면을 포함하고, 상기 하부금속층의 상기 제1면은 요철을 포함하는, 표시 장치가 제공된다.
본 실시예에 따르면, 상기 하부금속층의 상기 제1면의 표면 거칠기는 상기 제2면의 표면 거칠기보다 클 수 있다.
본 실시예에 따르면, 상기 기판과 상기 하부금속층 사이에 개재되며, 상기 하부금속층과 상이한 물질을 포함하는 패턴층;을 더 포함할 수 있다.
본 실시예에 따르면, 상기 패턴층은 무기 절연물을 포함할 수 있다.
본 실시예에 따르면, 상기 패턴층은 비정질 실리콘(Amorphous Silicon)을 포함할 수 있다.
본 실시예에 따르면, 상기 패턴층의 두께는 상기 하부금속층의 두께 보다 작을 수 있다.
본 실시예에 따르면, 상기 패턴층의 두께는 50 Å 내지 400 Å일 수 있다.
본 실시예에 따르면, 상기 하부금속층과 상기 패턴층은 각각 상기 투과영역에 대응하는 홀을 포함할 수 있다.
본 실시예에 따르면, 상기 하부금속층의 상기 제1면의 일부분은 상기 기판과 접촉하고, 상기 하부금속층의 상기 제1면의 다른 부분은 상기 패턴층과 접촉할 수 있다.
본 실시예에 따르면, 상기 패턴층은 바디부 및 상기 바디부에 의해 적어도 일부가 둘러싸이고 상호 이격된 복수의 패턴개구부들을 포함할 수 있다.
본 실시예에 따르면, 상기 하부금속층의 상기 제1면은 상기 요철을 정의하는 복수의 볼록부들 및 복수의 오목부들을 포함하고, 상기 제1면의 복수의 볼록부들은 각각 상기 패턴층의 상기 복수의 패턴개구부들 내에 위치할 수 있다.
본 실시예에 따르면, 상기 패턴층의 상기 복수의 패턴개구부들 각각은 평면 상에서 원형, 타원형 또는 다각형일 수 있다.
본 실시예에 따르면, 상기 패턴층은 평면 상에서 상호 이격되어 배치된 복수의 패턴물질부들을 포함하고, 상기 복수의 패턴물질부들은 각각 아일랜드 형태일 수 있다.
본 실시예에 따르면, 상기 하부금속층의 상기 제1면은 상기 요철을 정의하는 복수의 볼록부들 및 복수의 오목부들을 포함하고, 상기 제1면의 상기 복수의 볼록부들은 각각 상기 패턴층의 상기 복수의 패턴물질부들 사이에 위치할 수 있다.
본 실시예에 따르면, 상기 패턴층의 상기 복수의 패턴물질부들 각각은 평면 상에서 원형, 타원형 또는 다각형일 수 있다.
본 실시예에 따르면, 상기 제1발광소자와 상기 하부금속층 사이에 위치하며, 상기 하부금속층과 중첩하는 제1화소회로; 및 상기 제2발광소자와 상기 하부금속층 사이에 위치하며, 상기 하부금속층과 중첩하는 제2화소회로;를 더 포함할 수 있다.
본 발명의 다른 관점에 따르면, 기판을 준비하는 단계; 상기 기판 상에, 요철을 구비하며 상기 기판을 향하는 제1면을 포함하는 하부금속층을 형성하는 단계; 상기 하부금속층 상에 위치하는 발광소자를 형성하는 단계;를 포함하는, 표시 장치의 제조방법이 제공된다.
본 실시예에 따르면, 상기 하부금속층을 형성하는 단계는, 상기 기판 상에 상기 하부금속층과 상이한 제1물질층을 형성하는 단계; 상기 제1물질층을 식각하여 소정의 패턴을 구비한 패턴층을 형성하는 단계; 상기 패턴층 상에 제2물질층을 형성하는 단계; 및 상기 제2물질층을 식각하여 상기 하부금속층을 형성하는 단계;를 포함할 수 있다.
본 실시예에 따르면, 상기 제1물질층은 무기 절연물 또는 비정질 실리콘을 포함할 수 있다.
본 실시예에 따르면, 상기 하부금속층을 형성하는 단계는, 상기 기판 상에 제2물질층을 형성하는 단계; 상기 기판을 통하여 상기 제2물질층의 일 면에 레이저를 조사함으로써, 상기 일 면에 요철을 형성하는 단계; 및 상기 제2물질층을 식각하여 상기 하부금속층을 형성하는 단계;를 포함할 수 있다.
본 실시예에 따르면,
상기 하부금속층을 형성하는 단계는, 플라즈마 처리(Plasma treatment)를 통해 상기 기판의 일 면에 요철을 형성하는 단계; 상기 기판의 상기 일 면 상에 제2물질층을 형성하는 단계; 및 상기 제2물질층을 식각하여 상기 하부금속층을 형성하는 단계;를 포함할 수 있다.
본 실시예에 따르면, 상기 기판 상에 무기 절연물을 포함하는 보호층을 형성하는 단계;를 더 포함하고, 상기 하부금속층을 형성하는 단계는, 플라즈마 처리를 통해 상기 보호층의 일 면에 요철을 형성하는 단계; 상기 보호층의 상기 일 면 상에 제2물질층을 형성하는 단계; 및 상기 제2물질층을 식각하여 상기 하부금속층을 형성하는 단계;를 포함할 수 있다.
본 실시예에 따르면, 상기 하부금속층과 상기 발광소자 사이에 위치하며, 상기 하부금속층과 중첩하고, 상기 발광소자와 전기적으로 연결되는 화소회로를 형성하는 단계;를 더 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
이러한 일반적이고 구체적인 측면이 시스템, 방법, 컴퓨터 프로그램, 또는 어떠한 시스템, 방법, 컴퓨터 프로그램의 조합을 사용하여 실시될 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 하부금속층의 하면에서 빛의 난반사 또는 산란을 유도함으로써, 반사광이 전자컴포넌트의 성능을 저하시키는 현상을 방지할 수 있다. 이를 통해 전자컴포넌트가 배치되는 영역에서도 이미지를 디스플레이할 수 있도록 표시영역이 확장된 표시장치로서, 전자컴포넌트의 성능 저하를 최소화한 표시 장치 및 그 제조방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 전자 기기를 개략적으로 도시하는 사시도이다.
도 2a 및 도 2b는 각각 본 발명의 실시예들에 따른 전자 기기의 일부를 개략적으로 도시하는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 전자 기기에 구비되는 어느 하나의 화소회로의 등가회로도이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 전자 기기의 제1표시영역 및 제2표시영역에서의 화소들의 배치를 각각 개략적으로 도시하는 평면도들이다.
도 5은 본 발명의 일 실시예에 따른 전자 기기의 표시 장치의 일부를 개략적으로 도시하는 단면도이다.
도 6a 및 도 6b는 각각 본 발명의 일 실시예에 따른 전자 기기의 하부금속층 및 패턴층의 일부를 개략적으로 도시하는 평면도 및 단면도이다.
도 7a 및 도 7b는 각각 본 발명의 다른 실시예에 따른 전자 기기의 하부금속층 및 패턴층의 일부를 개략적으로 도시하는 평면도 및 단면도이다.
도 8는 본 발명의 실시예들과 비교예들에 따른 전자 기기들 각각의 하부금속층의 일 면에서 파장에 따른 반사율을 나타내는 그래프이다.
도 9a 내지 도 9f는 본 발명의 일 실시예에 따른 전자 기기의 제조과정의 일부를 개략적으로 도시하는 단면도이다.
도 10은 본 발명의 다른 실시예에 따른 전자 기기의 일부를 개략적으로 도시하는 단면도이다.
도 11a 내지 도 11d는 본 발명의 다른 실시예에 따른 전자 기기의 제조과정의 일부를 개략적으로 도시하는 단면도이다.
도 12은 본 발명의 또 다른 실시예에 따른 전자 기기의 일부를 개략적으로 도시하는 단면도이다.
도 13a 내지 도 13e는 본 발명의 또 다른 실시예에 따른 전자 기기의 제조과정의 일부를 개략적으로 도시하는 단면도이다.
도 14은 본 발명의 또 다른 실시예에 따른 전자 기기의 일부를 개략적으로 도시하는 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 전자 기기를 개략적으로 도시하는 사시도이다.
도 1을 참조하면, 전자 기기(1)는 표시영역(DA) 및 표시영역(DA)에 인접한 주변영역(PA)을 포함할 수 있다. 전자 기기(1)는 표시영역(DA)에 배열된 복수의 화소(PX)들의 어레이를 통해 이미지를 제공할 수 있다.
복수의 화소(PX)들은 제1표시영역(DA1) 및 제2표시영역(DA2)에 배치될 수 있고, 제1표시영역(DA1) 및 제2표시영역(DA2)에 배치된 복수의 화소(PX)들의 어레이는 서로 상이할 수 있다. 예컨대, 제2표시영역(DA2)에 배치된 복수의 화소(PX)들 사이에는 투과영역(TA)이 배치되는 것과 같이, 제2표시영역(DA2)의 화소(PX)들의 어레이는 제1표시영역(DA1)의 화소(PX)들의 어레이와 서로 다를 수 있다.
전자 기기(1)는 제1표시영역(DA1)에 배치된 화소(PX)들에서 방출되는 광을 이용하여 제1이미지를 제공할 수 있고, 제2표시영역(DA2)에 배치된 화소(PX)들에서 방출되는 광을 이용하여 제2이미지를 제공할 수 있다. 일부 실시예에서, 제1이미지 및 제2이미지는 전자 기기(1)의 표시영역(DA)을 통해 제공하는 어느 하나의 이미지의 일부분들일 수 있다. 또는, 일부 실시예에서, 전자 기기(1)는 서로 독립적인 제1이미지 및 제2이미지를 제공할 수 있다.
제2표시영역(DA2)은 화소(PX)들 사이에 위치하는 투과영역(TA)을 포함할 수 있다. 투과영역(TA)은 광이 투과할 수 있는 영역으로, 화소(PX)가 배치되지 않는다.
주변영역(PA)은 이미지를 제공하지 않는 비표시영역으로서, 표시영역(DA)을 전체적으로 또는 부분적으로 둘러쌀 수 있다. 주변영역(PA)에는 표시영역(SA)에 전기적 신호나 전원을 제공하기 위한 드라이버 등이 배치될 수 있다. 주변영역(PA)에는 전자소자나 인쇄회로기판 등이 전기적으로 연결될 수 있는 영역인 패드가 배치될 수 있다.
제2표시영역(DA2)은 도 1에 도시된 바와 같이 평면 상에서 원형의 형상을 갖거나, 타원형의 형상을 가질 수 있다. 물론 본 발명은 이에 제한되지 않으며, 예컨대 제2표시영역(DA2)은 사각형 또는 바(bar) 타입과 같은 다각형의 형상을 가질 수 있다.
제2표시영역(DA2)은 제1표시영역(DA1)의 내측에 배치되거나, 제1표시영역(DA1)의 일측에 배치될 수 있다. 도 1에 도시된 바와 같이 제2표시영역(DA2)은 제1표시영역(DA1)에 의해 전체적으로 둘러싸일 수 있다. 일부 실시예로서, 제2표시영역(DA2)은 제1표시영역(DA1)에 의해 부분적으로 둘러싸일 수 있다. 예를 들어, 제2표시영역(DA2)은 제1표시영역(DA1)의 일측 코너 부분에 위치한 채, 제1표시영역(DA1)에 의해 부분적으로 둘러싸일 수 있다.
표시영역(DA)에 대한 제2표시영역(DA2)의 비율은 표시영역(DA)에 대한 제1표시영역(DA1)의 비율 보다 작을 수 있다. 전자 기기(1)는 도 1에 도시된 바와 같이 하나의 제2표시영역(DA2)을 포함하거나, 2 개 또는 그 이상의 제2표시영역(DA2)들을 포함할 수 있다.
전자 기기(1)는 도 1에 도시된 바와 같이 평면 상에서 모서리가 둥근 사각형의 형상을 가질 수 있으나, 이에 제한되지 않는다. 전자 기기(1)는 다각형, 원형, 타원형 등 다양한 형상을 가질 수 있다.
전자 기기(1)는 휴대폰(mobile phone), 태블릿 PC, 노트북, 팔목에 차는 스마트 워치나 스마트 밴드, 차량용 전자 장치 등을 포함할 수 있다.
한편, 전자 기기(1)는 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 장치일 수 있다. 또한, 일 실시예에 전자 기기(1)는 스마트 워치(smart watch), 워치 폰(watch phone), 안경형 디스플레이, 및 헤드 장착형 디스플레이(head mounted display, HMD)와 같이 웨어러블 장치(wearable device)일 수 있다.
이하에서는 전자 기기(1)가 발광소자(Light emitting element)로서 유기발광다이오드(Organic Light Emitting Diode, OLED)를 포함하는 것을 설명하지만, 본 발명의 전자 기기(1)는 이에 제한되지 않는다. 다른 실시예로서, 전자 기기(1)는 무기 발광 다이오드를 포함하는 발광 표시 장치, 즉 무기 발광 표시 장치(Inorganic Light Emitting Display)를 구비할 수 있다. 무기 발광다이오드는 무기물 반도체 기반의 재료들을 포함하는 PN다이오드를 포함할 수 있다. PN 접합 다이오드에 순방향으로 전압을 인가하면 정공과 전자가 주입되고, 그 정공과 전자의 재결합으로 생기는 에너지를 빛 에너지로 변환시켜 소정의 색상의 빛을 방출할 수 있다. 전술한 무기 발광다이오드는 수~수백 마이크로미터의 폭을 가질 수 있으며, 일부 실시예에서 무기 발광다이오드는 마이크로 LED로 지칭될 수 있다. 또 다른 실시예로서, 전자 기기(1)는 양자점 발광 표시 장치(Quantum dot Light Emitting Display)를 구비할 수 있다.
도 2a 및 도 2b는 각각 본 발명의 실시예들에 따른 전자 기기의 일부를 개략적으로 도시하는 단면도이다.
도 2a 및 도 2b를 참조하면, 전자 기기(1)는 표시 장치(10) 및 표시 장치(10)와 중첩하게 배치된 전자컴포넌트(20)를 포함할 수 있다.
표시 장치(10)는 제1이미지를 표시하는 영역인 제1표시영역(DA1)과, 제2이미자를 표시하며 전자컴포넌트(20)와 중첩되는 영역인 제2표시영역(DA2)을 포함할 수 있다.
표시 장치(10)는 기판(100), 기판(100) 상의 표시층(DISL), 터치스크린층(TSL), 광학기능층(OFL) 및 기판(100) 하부에 배치된 하부보호필름(PF)을 포함할 수 있다. 표시층(DISL)은 박막트랜지스터(TFT)를 포함하는 회로층(PCL), 발광소자로서 유기발광다이오드(OLED), 및 유기발광다이오드(OLED)를 덮는 밀봉부재(ENCM)를 포함할 수 있다. 기판(100)과 표시층(DISL) 사이에는 버퍼층(111)이 배치되고, 표시층(DISL)에는 절연층(IL)이 배치될 수 있다.
기판(100)은 글래스 또는 고분자 수지를 포함할 수 있다. 예컨대, 기판(100)은 고분자 수지는 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelenen napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP) 등을 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.
표시층(DISL)은 유기발광다이오드(OLED)에 전기적으로 연결된 박막트랜지스터(TFT) 및 절연층(IL)을 포함할 수 있다. 유기발광다이오드(OLED)는 포함된 유기물의 종류에 따라 서로 다른 색, 예컨대 적색, 녹색 또는 청색의 광을 방출할 수 있다.
제1표시영역(DA1) 및 제2표시영역(DA2)에는 각각 발광요소(200), 즉 유기발광다이오드(OLED)가 배치될 수 있다. 표시층(DISL)의 유기발광다이오드(OLED)는 발광영역을 통해 빛을 방출하며, 발광영역을 화소(PX)로 정의할 수 있다. 따라서, 화소(PX)는 예컨대 적색, 녹색 또는 청색의 광을 방출할 수 있는 영역으로 정의될 수 있으며, 제1표시영역(DA1) 및 제2표시영역(DA2) 각각에 위치할 수 있다.
제1표시영역(DA1)에는, 제1표시영역(DA1)에 위치한 발광요소(200)와 전기적으로 연결된 박막트랜지스터(TFT)가 배치될 수 있다. 일 예로, 제2표시영역(DA2)에도 제2표시영역(DA1)에 위치한 발광요소(200)와 전기적으로 연결된 박막트랜지스터(TFT)가 배치될 수 있다. 다른 예로, 제2표시영역(DA2)에 위치한 발광요소(200)와 전기적으로 연결된 박막트랜지스터(TFT)는 제2표시영역(DA2)이 아닌 주변영역(PA, 도 1 참조)에 위치할 수 있다.
제2표시영역(DA2)은 박막트랜지스터(TFT) 및 유기발광다이오드(OLED)가 배치되지 않는 투과영역(TA)을 포함할 수 있다. 투과영역(TA)은 전자컴포넌트(20)로부터 방출되는 빛/신호 또는 전자컴포넌트(20)로 입사되는 빛/신호가 투과(tansmission)되는 영역일 수 있다. 표시 장치(10)에서, 투과영역(TA)의 투과율은 약 30%이상이거나, 약 40%이상이거나, 약 50% 이상이거나, 약 60% 이상이거나, 약 75% 이상이거나, 약 80% 이상이거나, 약 85% 이상이거나, 약 90% 이상일 수 있다.
제2표시영역(DA2)에는 하부금속층(BML)이 배치될 수 있다. 하부금속층(BML)은 제2표시영역(DA2)에 배치된 발광요소(200)의 하부에 배치될 수 있다. 제2표시영역(DA2)에 박막트랜지스터(TFT)가 배치되는 경우, 하부금속층(BML)은 박막트랜지스터(TFT)의 하부에 배치될 수 있다. 예컨대, 기판(100)과 박막트랜지스터(TFT) 사이에 하부금속층(BML)이 배치될 수 있다.
하부금속층(BML)은 전자컴포넌트(20)에서 방출되거나 전자컴포넌트(20)로 향하는 광이 지나갈 수 있는 관통홀(BML_H)을 포함할 수 있다. 하부금속층(BML)의 관통홀(BML_H)은 투과영역(TA)에 대응될 수 있다. 이를 통해, 하부금속층(BML)에 의한 투과영역(TA)에서의 광 투과율의 저하를 방지할 수 있다.
하부금속층(BML)은 전자컴포넌트(20)에서 방출되거나 전자컴포넌트(20)에서 반사된 광이 제2표시영역(DA2)에 배치된 박막트랜지스터(TFT)에 입사하는 것을 방지할 수 있다. 이를 통해, 박막트랜지스터(TFT)의 성능 저하를 방지하거나 최소화할 수 있다.
일부 실시예에서, 하부금속층(BML)에는 정전압 또는 신호가 인가되어, 정전기 방전에 의한 화소회로의 손상을 방지할 수 있다. 제2표시영역(DA2) 내에는 하부금속층(BML)이 복수개 구비될 수 있으며, 경우에 따라 각 하부금속층(BML)에는 서로 다른 전압이 인가될 수 있다.
유기발광다이오드(OLED)는 박막봉지층(300) 또는 밀봉기판(300')과 같은 밀봉부재(ENCM)로 커버될 수 있다. 선택적 실시예로서, 도 2a에 도시된 바와 같이 유기발광다이오드(OLED)는 박막봉지층(300)에 의해 커버될 수 있다. 일 실시예로 박막봉지층(300)은 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 예컨대, 박막봉지층(300)은 제1 및 제2무기봉지층(310, 330) 및 이들 사이의 유기봉지층(320)을 포함할 수 있다.
선택적 실시예로서, 도 2b에 도시된 바와 같이 밀봉기판(300')은 유기발광다이오드(OLED)를 사이에 두고 기판(100)과 마주보도록 배치될 수 있다. 밀봉기판(300')과 유기발광다이오드(OLED) 사이에는 갭(gap)이 존재할 수 있다. 밀봉기판(300')은 인캡 글래스(Encap Glass)와 같은 리지드(rigid)한 소재의 기판을 포함할 수 있다. 기판(100)과 밀봉기판(300') 사이에는 프릿(frit) 등으로 이루어진 실런트가 배치되며, 실런트는 전술한 주변영역(PA, 도 1 참조)에 배치될 수 있다. 주변영역(PA)에 배치된 실런트는 표시영역(DA, 도 1 참조)을 둘러싸면서 측면을 통해 수분이 침투하는 것을 방지할 수 있다.
터치스크린층(TSL)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 터치스크린층(TSL)은 터치전극 및 터치전극과 연결된 터치 배선들을 포함할 수 있다. 터치스크린층(TSL)은 자기 정전 용량 방식 또는 상호 정전 용량 방식으로 외부 입력을 감지할 수 있다.
터치스크린층(TSL)은 밀봉부재(ENCM) 상에 형성될 수 있다. 또는, 터치스크린층(TSL)은 터치기판 상에 별도로 형성된 후 광학 투명 접착제(OCA)와 같은 점착층을 통해 밀봉부재(ENCM) 상에 결합될 수 있다. 일 실시예로서, 도 2a 및 도 2b에 도시된 바와 같이 터치스크린층(TSL)은 밀봉부재(ENCM) 바로 위에 직접 형성될 수 있으며, 이 경우 점착층은 터치스크린층(TSL)과 밀봉부재(ENCM) 사이에 개재되지 않을 수 있다.
광학기능층(OFL)은 반사 방지층을 포함할 수 있다. 반사 방지층은 외부에서 표시 장치(10) 을 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다.
일부 실시예에서, 광학기능층(OFL)은 편광 필름일 수 있다. 광학기능층(OFL)은 투과영역(TA)에 대응하는 개구(OFL_OP)를 구비할 수 있다. 이에 따라, 투과영역(TA)의 광투과율이 현저히 향상될 수 있다. 상기 개구(OFL_OP)에는 광투명수지(OCR, optically clear resin)와 같은 투명한 물질이 채워질 수 있다.
하부보호필름(PF)은 기판(100)의 하면에 부착될 수 있다. 하부보호필름(PF)과 기판(100) 사이에는 점착층(미도시)이 개재될 수 있다. 또는, 하부보호필름(PF)은 기판(100)의 하면 상에 직접 형성될 수 있으며, 이 경우 하부보호필름(PF)과 기판(100) 사이에는 점착층이 개재되지 않는다.
하부보호필름(PF)은 기판(100)을 지지하고 보호하는 역할을 할 수 있다. 선택적 실시예로, 하부보호필름(PF)은 제2표시영역(DA2)에 대응하는 개구(PF_OP)를 구비할 수 있다. 하부보호필름(PF)의 개구(PF_OP)는 하부보호필름(PF)의 일부가 두께 방향으로 제거되면서 형성된 오목한 부분이다. 일부 실시예에서, 하부보호필름(PF)의 개구(PF_OP)는 하부보호필름(PF)의 일부가 두께 방향을 따라 전부 제거되면서 형성될 수 있으며, 이 경우 도 2a 및 도 2b에 도시된 바와 같은 관통홀(through-hole)의 형상을 가질 수 있다. 일부 실시예에서, 하부보호필름(PF)의 개구(PF_OP)는 하부보호필름(PF)의 일부가 두께 방향을 따라 일부 제거되면서 블라인드홀(blind-hole)의 형상을 가질 수 있다.
하부보호필름(PF)이 개구(PF_OP)를 구비함으로써, 제2표시영역(DA2)의 투과율, 예컨대 투과영역(TA)의 광 투과율을 향상시킬 수 있다. 하부보호필름(PF)은 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterephthalate) 또는 폴리이미드(PI, polyimide)와 같은 유기절연물을 포함할 수 있다.
전자컴포넌트(20)는 제2표시영역(DA2)에 위치할 수 있다. 전자컴포넌트(20)는 광 또는 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 근접센서와 같이 거리를 측정하는 센서, 사용자의 신체의 일부(예, 지문, 홍채, 얼굴 등)을 인식하는 센서, 광을 출력하는 소형 램프이거나, 화상을 캡쳐하는 이미지 센서(예, 카메라) 등일 수 있다. 광을 이용하는 전자요소는, 가시광, 적외선광, 자외선광 등 다양한 파장 대역의 광을 이용할 수 있다. 음향을 이용하는 전자요소는, 초음파 또는 다른 주파수 대역의 음향을 이용할 수 있다. 일부 실시예에서, 전자컴포넌트(20)는 발광부와 수광부와 같이 서브-컴포넌트들을 포함할 수 있다. 발광부와 수광부는 일체화된 구조이거나, 물리적으로 분리된 구조로 한 쌍의 발광부와 수광부가 하나의 전자컴포넌트(20)를 이룰 수 있다.
제2표시영역(DA2)에는 하나의 전자컴포넌트(20)가 배치되거나, 복수의 전자컴포넌트(20)들이 배치될 수 있다. 전자 기기(1)가 복수의 전자컴포넌트(20)들을 포함하는 경우, 전자 기기(1)는 전자컴포넌트(20)들의 개수에 대응하는 개수의 제2표시영역(DA2)들을 포함할 수 있다. 예컨대, 전자 기기(1)는 상호 이격된 복수의 제2표시영역(DA2)들을 포함할 수 있다. 일부 실시예에서, 복수의 전자컴포넌트(20)들은 하나의 제2표시영역(DA2)에 배치될 수 있다. 예컨대, 전자 기기(1)는 바 타입의 제2표시영역(DA2)을 포함할 수 있으며, 제2표시영역(DA2)의 길이 방향을 따라 복수의 전자컴포넌트(20)들이 상호 이격되어 배치될 수 있다.
도 3은 본 발명의 일 실시예에 따른 전자 기기에 구비되는 어느 하나의 화소회로의 등가회로도이다.
도 3를 참조하면, 표시 장치(10)는 화소회로(PC) 및 화소회로(PC)를 통해 구동 전압을 전달받아 발광하는 유기발광다이오드(OLED)를 포함할 수 있다.
화소회로(PC)는 복수의 박막트랜지스터(TFT, 도 2a 및 도 2b 참조)들 및 스토리지 커패시터(storage capacitor)를 포함할 수 있다. 일 실시예에 따르면, 도 3에 도시된 바와 같이 화소회로(PC)는 제1박막트랜지스터(T1), 제2박막트랜지스터(T2) 및 스토리지 커패시터(Cap)를 포함할 수 있다. 일 예로, 제1박막트랜지스터(T1)는 구동 박막트랜지스터(driving TFT)이며, 제2박막트랜지스터(T2)는 스위칭 박막트랜지스터(switching TFT)일 수 있다. 제2박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔 신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터 신호(Dm)를 제1박막트랜지스터(T1)로 전달할 수 있다.
스토리지 커패시터(Cap)는 제2박막트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 구동전압선(PL)에 인가되는 구동전압(ELVDD)과 제2박막트랜지스터(T2)에 인가되는 임의의 전압의 차이에 해당하는 전압을 저장할 수 있다.
제1박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cap)에 연결되며, 스토리지 커패시터(Cap)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)로 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)의 대향전극은 공통전압(ELVSS)에 연결되어 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출함으로써 화상을 표시할 수 있다.
도 2에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 예컨대, 화소회로(PC)는 3개 이상의 박막트랜지스터 및/또는 2개 이상의 스토리지 커패시터를 포함할 수 있다. 일 실시예로, 화소회로(PC)는 7개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함할 수도 있다. 박막트랜지스터 및 스토리지 커패시터의 개수는 화소회로(PC)의 디자인에 따라 다양하게 변경될 수 있다. 다만, 이하 설명의 편의를 위해, 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우에 대해 설명하도록 한다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 전자 기기의 제1표시영역 및 제2표시영역에서의 화소들의 배치를 각각 개략적으로 도시하는 평면도들이다.
도 4a 및 도 4b를 참조하면, 제1표시영역(DA1)과 제2표시영역(DA2)에는 복수의 화소(PX)들이 배치된다. 화소(PX)들은 적색의 화소(Pr), 녹색의 화소(Pg), 및 청색의 화소(Pb)를 포함할 수 있다. 일부 실시예로, 도 4a 및 도 4b에 도시된 바와 같이, 적색의 화소(Pr), 녹색의 화소(Pg), 및 청색의 화소(Pb)는 펜타일 타입으로 배치될 수 있다. 다른 실시예로, 적색의 화소(Pr), 녹색의 화소(Pg), 및 청색의 화소(Pb)는 스트라이프 타입으로 배치될 수 있다.
적색의 화소(Pr), 녹색의 화소(Pg), 및 청색의 화소(Pb)는 서로 다른 크기(또는 폭)를 가질 수 있다. 예컨대, 청색의 화소(Pb)는 적색의 화소(Pr), 및 녹색의 화소(Pg) 보다 크고, 적색의 화소(Pr)는 녹색의 화소(Pg) 보다 클 수 있다. 일부 실시예에서 녹색의 화소(Pg)는 직사각형의 형상을 가질 수 있으며, 이웃한 녹색의 화소(Pg)들은 서로 다른 방향으로 연장될 수 있다.
도 4b를 참조하면, 제2표시영역(DA2)은 투과영역(TA)들을 포함한다. 제2표시영역(DA2)에서 투과영역(TA)은 제2표시영역(DA2)에 배치되는 화소(PX)들과 인접하게 배치될 수 있다. 예컨대, 제2표시영역(DA2)의 화소(PX)들은 투과영역(TA)을 사이에 두고 상호 이격된 적어도 두 개의 화소(PX)들을 포함할 수 있다. 제2표시영역(DA2)은 투과영역(TA)을 포함하므로, 제2표시영역(DA2)에서 동일 면적 당 화소(PX)들의 개수는 제1표시영역(DA1)에서 동일 면적 당 화소(PX)들의 개수보다 적을 수 있다.
일 예로, 도 4b는 제2표시영역(DA2)에서 8개의 화소(PX)들이 하나의 그룹을 이루고, 서로 이웃하는 그룹들이 투과영역(TA)을 사이에 두고 배치된 것을 도시하고 있다. 또한, 상기 하나의 그룹은 L자형으로 형성된 4개의 투과영역(TA)에 의해 적어도 부분적으로 둘러싸일 수 있다. 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 하나의 그룹에 포함된 화소(PX)의 개수는 제2표시영역(DA2)의 해상도에 따라 변형 설계될 수 있다. 또한, 상기 하나의 그룹의 주위에 배치되는 투과영역(TA)의 평면 상의 형상도 다양하게 변형 설계될 수 있다.
한편, 동일 면적에 대해, 제2표시영역(DA2)에 배치되는 배선(미도시)들의 개수는 제1표시영역(DA1)에 배치되는 배선(미도시)들의 개수보다 작을 수 있다. 여기서, 배선들은 화소회로(PC, 도 3 참조)에 전기적 신호를 제공하는 신호선 또는 전원을 제공하는 전원선일 수 있다. 구체적으로, 동일 면적에 대해 제2표시영역(DA2)에 배치되는 화소회로(PC)의 개수는 제1표시영역(DA1)에 배치되는 화소회로(PC)의 개수보다 작으므로, 제2표시영역(DA2)에 배치되는 배선들의 개수도 제1표시영역(DA1)에 배치되는 배선들의 개수보다 작을 수 있다. 또한, 제1표시영역(DA1)에 배치되는 배선들은 제2표시영역(DA2)에 배치되지 않도록, 제2표시영역(DA2)을 우회하여 연장될 수도 있다. 이처럼, 제2표시영역(DA2)에 배치되는 배선들의 개수를 최소화함으로써, 상기 배선들이 제2표시영역(DA2)에서 점유하는 영역의 면적을 줄이고, 제2표시영역(DA2)의 투과영역(TA)을 증가시킬 수 있다. 이를 통해, 제2표시영역(DA2)의 광 투과율을 향상시킬 수 있다.
제2표시영역(DA2)에는 하부금속층(BML)이 배치될 수 있다. 하부금속층(BML)은 제2표시영역(DA2)의 화소(PX)들과 중첩하여 배치될 수 있다. 또한, 도 4b에 도시되지 않았으나, 하부금속층(BML)은 제2표시영역(DA2)에 배치된 화소회로(PC) 및 화소회로(PC)들과 전기적으로 연결된 복수의 배선들과도 중첩하여 배치될 수 있다.
하부금속층(BML)은 제2표시영역(DA2)의 투과영역(TA)과 중첩되는 관통홀(BML_H)을 포함할 수 있다. 이를 통해, 투과영역(TA)을 통과하는 광들의 투과율의 저하를 최소화할 수 있다. 하부금속층(BML)의 평면 상의 형상은 제2표시영역(DA2)의 화소(PX)들 및 투과영역(TA)의 형상 및 배치에 따라 다양하게 변경될 수 있다.
도 5은 본 발명의 일 실시예에 따른 전자 기기의 표시 장치의 일부를 개략적으로 도시하는 단면도이며, 도 4b의 V-V'선을 따라 취한 표시 장치의 일부의 단면에 대응될 수 있다.
도 5를 참조하면, 일 실시예로, 기판(100)은 고분자 수지를 포함하는 베이스층과 무기절연물을 포함하는 배리어층을 구비한 다층 구조일 수 있다. 예컨대, 기판(100)은 순차적으로 적층된 제1베이스층(101), 제1배리어층(102), 제2베이스층(103), 및 제2배리어층(104)을 포함할 수 있다. 제1베이스층(101)과 제2베이스층(103)은 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelenen napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP) 등을 포함할 수 있다. 제1배리어층(102)과 제2배리어층(104)은 실리콘옥사이드(Silicon oxide), 실리콘옥시나이트라이드(Silicon oxynitride), 및/또는 실리콘나이트라이드(Silicon nitride)을 포함할 수 있다.
기판(100) 상에는 버퍼층(111)이 배치될 수 있다. 버퍼층(111)은 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 실리콘옥사이드(Silicon oxide), 실리콘옥시나이트라이드(Silicon oxynitride), 및 실리콘나이트라이드(Silicon nitride)와 같은 무기 절연물을 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조로 이루어질 수 있다.
버퍼층(111) 상에는 화소회로(PC)가 배치될 수 있다. 화소회로(PC)는 전술한바와 같이 박막트랜지스터(TFT)들 및 스토리지 커패시터(Cap)를 포함할 수 있다. 표시 장치(10)의 화소회로(PC)는 복수개로 구비될 수 있다.
일 실시예로, 제2표시영역(DA2)은 투과영역(TA)을 포함하는 바, 제2표시영역(DA2)에 위치한 복수의 화소회로(PC)들은 투과영역(TA)을 사이에 두고 상호 이격된 제1화소회로(PC1) 및 제2화소회로(PC2)를 구비할 수 있다.
박막트랜지스터(TFT)는 반도체층(Act), 반도체층(Act)의 채널영역과 중첩하는 게이트전극(GE), 및 반도체층(Act)의 소스영역 및 드레인영역에 각각 연결된 소스전극(SE) 및 드레인전극(DE)을 포함할 수 있다. 반도체층(Act)과 게이트전극(GE) 사이에는 제1게이트절연층(112)이 개재되고, 게이트전극(GE)과 소스전극(SE), 또는 게이트전극(GE)과 드레인전극(DE) 사이에는 제2게이트절연층(113) 및 층간절연층(114)이 배치될 수 있다.
스토리지 커패시터(Cap)는 박막트랜지스터(TFT)와 중첩하여 배치될 수 있다. 스토리지 커패시터(Cap)는 서로 중첩하는 제1축전판(CE1)과 제2축전판(CE2)을 포함할 수 있다. 일부 실시예에서, 박막트랜지스터(TFT)의 게이트전극(GE)이 스토리지 커패시터(Cap)의 제1축전판(CE1)을 포함할 수 있다. 제1축전판(CE1)과 제2축전판(CE2) 사이에 제2게이트절연층(113)이 배치될 수 있다.
반도체층(Act)은 폴리실리콘을 포함할 수 있다. 일부 실시예에서, 반도체층(Act)은 비정질 실리콘(amorphous silicon)을 포함할 수 있다. 일부 실시예에서, 반도체층(Act)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크로뮴(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 반도체층(Act)은 채널영역과 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
제1게이트절연층(112)은 실리콘옥사이드(Silicon oxide), 실리콘옥시나이트라이드(Silicon oxynitride), 및 실리콘나이트라이드(Silicon nitride)와 같은 무기 절연물을 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조일 수 있다.
게이트전극(GE1) 또는 제1축전판(CE1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti)과 같은 저저항의 도전 물질을 포함할 수 있으며, 전술한 물질로 이루어진 단일 층 또는 다층 구조일 수 있다.
제2게이트절연층(113)은 실리콘옥사이드(Silicon oxide), 실리콘옥시나이트라이드(Silicon oxynitride), 및 실리콘나이트라이드(Silicon nitride)와 같은 무기 절연물을 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조일 수 있다.
제2축전판(CE2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조일 수 있다.
층간절연층(114)은 실리콘옥사이드(Silicon oxide), 실리콘옥시나이트라이드(Silicon oxynitride), 및 실리콘나이트라이드(Silicon nitride)와 같은 무기 절연물을 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조일 수 있다.
소스전극(SE) 또는 드레인전극(DE)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조일 수 있다. 예컨대, 소스전극(SE) 또는 드레인전극(DE)은 Ti층/Al층/Ti층의 3층 구조일 수 있다.
층간절연층(114) 상에는 도전층(CL)이 배치될 수 있다. 도전층(CL)은 소스전극(SE) 또는 드레인전극(DE)과 동일한 물질을 포함할 수 있다. 도전층(CL)은 소스전극(SE) 또는 드레인전극(DE)과 전기적으로 연결될 수 있고, 일 예로 소스전극(SE) 또는 드레인전극(DE)과 일체로 형성될 수 있다.
도전층(CL)은 제1게이트절연층(112), 제2게이트절연층(113), 및 층간절연층(114)에 형성된 컨택홀을 통해 하부금속층(BML)과 접속할 수 있다. 하부금속층(BML)은 정전압을 인가받으로써 전기적으로 플로팅(floating)되지 않으며, 하부금속층(BML) 상의 박막트랜지스터(TFT)는 그 전기적 특성이 안정화될 수 있다. 일 실시예로, 도전층(CL)은 구동전압선(PL, 도 3 참조)으로부터 구동전압(ELVDD)을 인가 받을 수 있고, 하부금속층(BML)은 도전층(CL)을 통해 구동전압(ELVDD)을 인가 받을 수 있다. 정전압은 구동전압(ELVDD)에 국한되지 않으며, 화소회로(PC)를 제어하기 위해 인가되는 신호들을 포함할 수 있다.
제1게이트절연층(112), 제2게이트절연층(113) 및 층간절연층(114) 상에는 평탄화층(115)이 배치될 수 있다. 평탄화층(115)은 화소회로(PC)를 덮을 수 있다. 평탄화층(115)은 유기절연물을 포함할 수 있다. 평탄화층(115)은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등의 유기 절연물을 포함할 수 있다. 평탄화층(115)의 유기절연물은 감광성 유기절연물일 수 있다. 평탄화층(115)은 그 상면에 편평한 면을 제공하도록 형성될 수 있다.
화소전극(210)은 평탄화층(115) 상에 배치될 수 있다. 즉, 화소회로(PC)의 박막트랜지스터(TFT)와 화소전극(210) 사이에 평탄화층(115)이 배치될 수 있다. 화소전극(210)은 평탄화층(115)에 형성된 컨택홀을 통해 전술한 박막트랜지스터(TFT) 및 스토리지 커패시터(Cap)를 포함하는 화소회로(PC)와 전기적으로 연결될 수 있다. 일 실시예로, 표시 장치(10)는 제2표시영역(DA2)에 위치하며 투과영역(TA)을 사이에 두고 상호 이격된 제1화소전극(210-1) 및 제2화소전극(210-2)을 포함할 수 있다. 제1화소전극(210-1) 및 제2화소전극(210-2)은 각각 제1화소회로(PC1) 및 제2화소회로(PC2)와 전기적으로 연결될 수 있다.
화소전극(210)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 화소전극(210)은 전술한 물질을 포함하는 반사막, 및 반사막의 위 또는/및 아래에 배치된 투명도전막을 포함할 수 있다. 투명도전막은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3 indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide) 등을 포함할 수 있다. 일 실시예로, 화소전극(210)은 순차적으로 적층된, ITO층/Ag층/ITO층의 3층 구조를 가질 수 있다.
화소전극(210) 상에는 화소정의막(117)이 배치될 수 있다. 화소정의막(117)은 화소전극(210)의 가장자리를 커버하며 화소전극(210)의 중심 부분에 중첩하는 개구(117OP)를 포함할 수 있다.
화소정의막(117)은 화소전극(210)의 가장자리와 화소전극(210) 상부의 대향전극(230)의 사이의 거리를 증가시킴으로써 화소전극(210)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다. 화소정의막(117)은 폴리이미드(Polyimide), 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
화소정의막(117) 상부에는 화소전극(210)에 대응되도록 형성된 중간층(220)이 배치된다. 중간층(220)은 소정의 색상의 광을 방출하는 고분자 유기물 또는 저분자 유기물을 포함할 수 있다. 일 실시예로, 표시 장치(10)는 제2표시영역(DA2)에 위치하며 투과영역(TA)을 사이에 두고 상호 이격된 제1중간층(220-1) 및 제2중간층(220-2)을 포함할 수 있다. 일 실시예로, 제1중간층(220-1) 및 제2중간층(220-2)은 각각 제1화소전극(210-1) 및 제2화소전극(210-2)에 대응되도록 형성될 수 있다.
중간층(220) 상부에는 대향전극(230)이 배치된다. 대향전극(230)은 비교적 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(230)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 니켈(Ni), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(230)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 일 실시예로, 대향전극(230)은 은(Ag) 및 마그네슘(Mg)을 포함할 수 있다. 대향전극(230)은 제1 및 제2표시영역(도 1의 DA1, DA2)을 전체적으로 커버하도록 일체로 형성될 수 있다.
화소전극(210), 중간층(220), 및 대향전극(230)의 적층 구조는 발광소자(200)로서 유기발광다이오드(OLED)를 형성할 수 있다. 유기발광다이오드(OLED)는 적색, 녹색, 또는 청색의 광을 방출할 수 있으며, 각 유기발광다이오드(OLED)의 발광영역이 화소(PX)에 해당한다. 화소정의막(117)의 개구(117OP)가 발광영역의 크기 및/또는 폭을 정의하기에, 화소(P)의 크기 및/또는 폭은 해당하는 화소정의막(117)의 개구(117OP)의 크기 및/또는 폭에 의존할 수 있다.
일 실시예로, 표시 장치(10)는 제2표시영역(DA2)에 위치하며, 투과영역(TA)을 사이에 두고 상호 이격된 제1발광소자(200-1) 및 제2발광소자(200-2) 를 포함할 수 있다. 전술한 바와 같이제1발광소자(200-1) 및 제2발광소자(200-2)는 유기발광다이오드(OLED)일 수 있다. 제1발광소자(200-1)는 제1화소전극(210-1), 제1중간층(220-1), 및 대향전극(230)의 적층 구조로 형성되며, 제2발광소자(200-2)는 제2화소전극(210-2), 제2중간층(220-2), 및 대향전극(230)의 적층 구조로 형성될 수 있다.
대향전극(230) 상에는 캡핑층(250)이 형성될 수 있다. 캡핑층(250)(capping layer)은 LiF를 포함할 수 있다. 또는, 캡핑층(250)은 실리콘나이트라이드(Silicon nitride)와 같은 무기 절연물을 포함하거나, 그리고/또는 유기 절연물을 포함할 수 있다. 선택적 실시예에서, 캡핑층(250)은 생략될 수 있다.
캡핑층(250) 상에는 예컨대, 박막봉지층(300)이 배치될 수 있다. 유기발광다이오드(OLED)는 박막봉지층(300)으로 커버될 수 있다. 전술한 바와 같이, 박막봉지층(300)은 제1및 제2무기봉지층(310, 330) 및 이들 사이의 유기봉지층(320)을 포함할 수 있다.
제1 및 제2무기봉지층(310, 330)은 각각 하나 이상의 무기 절연물을 포함할 수 있다. 무기 절연물은 알루미늄옥사이드(Aluminum oxide), 티타늄옥사이드(Titanium oxide), 탄탈륨옥사이드(Tantalum oxide), 하프늄옥사이드(Hafnium oxide), 징크옥사이드(Zinc oxide), 실리콘옥사이드(Silicon oxide), 실리콘나이트라이드(Silicon nitride), 또는/및 실리콘옥시나이트라이드(Silicon oxynitride)를 포함할 수 있다. 제1및 제2무기봉지층(310, 330)은 화학기상증착법을 통해 형성될 수 있다.
유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드(Polyimide) 및 폴리에틸렌(Polyethylene) 등을 포함할 수 있다. 예컨대, 유기봉지층(320)은 아크릴계 수지, 예컨대 폴리메틸메타크릴레이트(Poly methyl methacrylate, PMMA), 폴리아크릴산(Polyacrylate) 등을 포함할 수 있다. 유기봉지층(320)은 모노머를 경화하거나, 폴리머를 도포하여 형성할 수 있다.
기판(100)과 화소전극(210) 사이에 개재된 버퍼층(111) 및 절연층(IL)들은 각각 투과영역(TA)에 대응하여 형성된 홀을 포함할 수 있다. 예컨대, 기판(100) 상에 배치된 버퍼층(111)은 투과영역(TA)에 대응하여 형성된 제1홀(111H)을 포함할 수 있다. 제1게이트절연층(112), 제2게이트절연층(113), 층간절연층(114), 및 평탄화층(115) 각각은 투과영역(TA)에 위치하며 서로 중첩하는 제2 내지 제5홀(112H, 113H, 114H, 115H)를 포함할 수 있다. 또한, 화소전극(210) 상에 배치된 화소정의막(117), 대향전극(230), 캡핑층(250) 및 박막봉지층(300)의 서브층들은 각각 투과영역(TA)에 대응하여 형성된 홀을 포함할 수 있다. 예컨대, 화소정의막(117), 대향전극(230) 및 캡핑층(250) 각각은 투과영역(TA)에 위치하며 서로 중첩하는 제6 내지 제8홀(119H, 230H, 250H)를 포함할 수 있다.
상기 제1 내지 제8홀(111H, 112H, 113H, 114H, 115H, 117H, 230H, 250H)들은 서로 중첩할 수 있고, 이를 통해 투과영역(TA)에서의 광 투과율을 향상시킬 수 있다.
본 발명의 일 실시예에 따르면, 표시 장치(10)는 발광소자(200) 하부에 배치된 하부금속층(BML)을 포함할 수 있다. 도 5에 도시된 바와 같이, 하부금속층(BML)은 제1발광소자(200-1) 및 제2발광소자(200-2)의 하부에 배치될 수 있다. 발광소자(200)와 전기적으로 연결된 화소회로(PC)는 발광소자(200)와 하부금속층(BML) 사이에 위치할 수 있다. 예컨대, 제1화소회로(PC1)는 제1발광소자(200-1)와 하부금속층(BML) 사이에 위치하며, 제2화소회로(PC2)는 제2발광소자(200-2)와 하부금속층(BML) 사이에 위치할 수 있다. 바꾸어 말하면, 하부금속층(BML)은 화소회로(PC)의 하부에 위치할 수 있다. 하부금속층(BML)은 기판(100)과 화소회로(PC) 사이에 위치할 수 있다. 예컨대, 하부금속층(BML)은 기판(100)과 버퍼층(111) 사이에 개재될 수 있다. 본 발명의 일 실시예에 따르면, 하부금속층(BML)은 적어도 화소회로(PC)와 중첩할 수 있다. 예컨대, 하부금속층(BML)의 일부분은 제1화소회로(PC1)와 중첩되며, 하부금속층(BML)의 다른 부분은 제2화소회로(PC2)와 중첩될 수 있다.
하부금속층(BML)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti)과 같은 저저항의 도전 물질을 포함할 수 있으며, 전술한 물질로 이루어진 단일 층 또는 다층 구조일 수 있다. 또한, 하부금속층(BML)은 차광물질, 예컨대 블랙잉크 또는 염료를 포함할 수 있다.
전술한 바와 같이, 하부금속층(BML)은 전자컴포넌트(20)에서 방출되거나 전자컴포넌트(20)로 향하는 광이 지나갈 수 있는 관통홀(BML_H)을 포함할 수 있다. 하부금속층(BML)의 관통홀(BML_H)은 투과영역(TA)에 대응될 수 있다. 이를 통해, 하부금속층(BML)에 의한 투과영역(TA)에서의 광 투과율의 저하를 방지할 수 있다.
하부금속층(BML)은 외부 광이 화소회로(PC)를 구성하는 여러 도전층들 및 배선들(미도시) 사이를 통과함에 따라 회절되고 이렇게 회절된 빛이 전자컴포넌트(20)에 도달하는 것을 방지할 수 있다. 또한 하부금속층(BML)은 전자컴포넌트(20)에서 방출되거나 전자컴포넌트(20)에서 반사된 광이 제2표시영역(DA2)에 배치된 박막트랜지스터(TFT)에 입사하는 것을 차단할 수 있다. 이를 통해, 박막트랜지스터(TFT)의 성능 저하를 방지하거나 최소화할 수 있다.
한편, 전자컴포넌트(20)에서 방출되거나 전자컴포넌트(20)에서 반사된 광이 하부금속층(BML)의 제1면(S1)에서 다시 반사되어, 전자컴포넌트(20)로 다시 입사할 수 있다. 여기서, 하부금속층(BML)의 제1면(S1)은 기판(100)을 향하는 면이다. 이러한 경우, 전자컴포넌트(20)로 다시 입사한 반사광은 전자컴포넌트(20)의 성능을 저하시킬 수 있다. 예컨대, 전자컴포넌트(20)가 카메라와 같은 이미지 센서인 경우, 전자컴포넌트(20)가 상기 반사광을 수광하게 되고, 이는 전자컴포넌트(20)가 촬영한 이미지에 하부금속층(BML)의 패턴이 희미하게 나타나거나 고스트(Ghost) 현상을 유발하는 문제점이 발생할 수 있다.
이러한 문제점을 해결하기 위해, 본 발명의 일 실시예에 따르면, 하부금속층(BML)의 제1면(S1)은 요철을 포함할 수 있다. 하부금속층(BML)의 제1면(S1)의 표면 거칠기(Surface Roughness)는 제1면(S1)의 반대면인 제2면(S2)의 표면 거칠기보다 클 수 있다. 이 경우, 전자컴포넌트(20)에서 방출되거나 전자컴포넌트(20)에서 반사된 광이 하부금속층(BML)의 제1면(S1)에서 다시 반사될 때, 난반사 또는 산란될 수 있다. 이를 통해, 하부금속층(BML)의 제1면(S1)에서의 반사광이 초래하는 전자컴포넌트(20)의 성능 저하를 방지하거나 최소화시킬 수 있다.
일 실시예에 따르면, 하부금속층(BML)의 제1면(S1)에 요철을 형성하기 위해, 기판(100)과 하부금속층(BML) 사이에 개재된 패턴층(PTL)이 구비될 수 있다. 패턴층(PTL)은 소정의 미세한 패턴을 구비한 층으로, 하부금속층(BML)과 상이한 물질을 포함할 수 있다. 일 예로, 패턴층(PTL)은 실리콘옥사이드(Silicon oxide), 실리콘옥시나이트라이드(Silicon oxynitride), 및 실리콘나이트라이드(Silicon nitride)와 같은 무기 절연물을 포함할 수 있다. 다른 예로, 패턴층(PTL)은 비정질 실리콘(Amorphous Silicon)을 포함할 수 있다.
일 실시예에서, 패턴층(PTL)은 투과영역(TA)에 대응하는 홀(PTL_H)을 포함할 수 있다. 패턴층(PTL)의 홀(PTL_H)은 하부금속층(BML)의 관통홀(BML_H)과 중첩할 수 있다. 이를 통해, 패턴층(PTL)에 의한 투과영역(TA)에서의 광 투과율의 저하를 방지할 수 있다.
패턴층(PTL)에 의해 하부금속층(BML)의 제1면(S1)이 요철을 갖는 구조에 대해 이하 상세히 후술한다.
도 6a 및 도 6b는 각각 본 발명의 일 실시예에 따른 전자 기기의 하부금속층 및 패턴층의 일부를 개략적으로 도시하는 평면도 및 단면도이다. 도 6a는 하부금속층 및 패턴층의 배치를 도시하며, 도 6b는 도 6a의 VI-VI'선을 따라 취한 하부금속층 및 패턴층의 단면에 대응될 수 있다.
우선 도 6a를 참조하면, 패턴층(PTL)은 하부금속층(BML)과 대응할 수 있다. 여기서, '대응한다'는 기판(100, 도 5 참조)의 일 면에 수직인 방향으로 볼 때 중첩하는 것을 의미할 수 있다. 도 6a에 도시된 바와 같이, 평면 상에서 패턴층(PTL)의 에지는 하부금속층(BML)의 에지에 대응할 수 있다. 패턴층(PTL)의 홀(PTL_H)과 하부금속층(BML)의 관통홀(BML_H)은 실질적으로 일치할 수 있다. 여기서 '평면 상에서'는 '기판(100)의 일 면에 평행한 가상의 평면 상에서'를 의미할 수 있다. 물론, 본 발명은 이에 제한되지 않으며, 다른 예로 패턴층(PTL)의 에지가 하부금속층(BML)의 에지보다 외측에 위치할 수 있고, 또 다른 예로 패턴층(PTL)의 에지가 하부금속층(BML)의 에지보다 내측에 위치할 수 있다.
일 실시예로, 패턴층(PTL)은 바디부(BP) 및 복수의 패턴개구부(OP)들을 포함할 수 있다. 복수의 패턴개구부(OP)들은 상호 이격될 수 있고, 바디부(BP)에 의해 적어도 일부가 둘러싸일 수 있다. 도 6a에 도시된 바와 같이, 복수의 패턴개구부(OP)들 각각은 평면 상에서 원형일 수 있다. 물론, 본 발명은 이에 제한되지 않으며, 복수의 패턴개구부(OP)들 각각은 평면 상에서 타원형 또는, 삼각형, 사각형 등과 같은 다각형일 수 있다.
일 예로, 패턴층(PTL)의 복수의 패턴개구부(OP)들은 행과 열을 이루며 2차원적으로 배열될 수 있다. 다른 예로, 복수의 패턴개구부(OP)들은 2차원적으로 배열되되, 평면 상에서 무작위적으로 배열될 수 있다.
도 6b를 참조하면, 하부금속층(BML)의 제1면(S1)은 복수의 볼록부(C1)들 및 복수의 오목부(C2)들을 포함할 수 있고, 복수의 볼록부(C1)들 및 복수의 오목부(C2)들은 제1면(S1)의 요철을 정의한다. 상기 볼록부(C1)는 하부금속층(BML)으로부터 기판(100)을 향하는 방향으로 돌출된 부분이고, 상기 오목부(C2)는 서로 이웃하는 두 볼록부(C1) 사이의 오목한 부분일 수 있다. 즉, 복수의 볼록부(C1)들 및 복수의 오목부(C2)들이 교번적으로 배치되면서 제1면(S1)의 요철을 형성할 수 있다.
반면에, 하부금속층(BML)의 제2면(S2)은 비교적 편평한 면을 가질 수 있다. 따라서, 하부금속층(BML)의 제2면(S2)의 표면 거칠기는 제1면(S1)의 표면 거칠기보다 작을 수 있다. 여기서, 표면 거칠기는 소정의 면적을 갖는 시료의 표면을 대상으로 원자간력 현미경(Atomic Force Microscopy, AFM)을 이용하여 측정할 수 있으며, 산술 평균 거칠기(Arithmetical mean roughness), 평균제곱거칠기(Root mean squre average roughness), 또는 최대 높이 거칠기(Maximum height roughness) 등으로 표현될 수 있다.
일 실시예로서, 패턴층(PTL)의 두께(t1)는 하부금속층(BML)의 두께(t2) 보다 작을 수 있다. 이를 통해, 하부금속층(BML)의 제2면(S2)이 패턴층(PTL)에 의해 요철을 갖지 않고 비교적 편평한 면을 가질 수 있으며, 연속적인 면을 가질 수 있다. 예컨대, 패턴층(PTL)의 두께(t1)는 50 Å 내지 1000 Å, 50 Å 내지 500 Å, 50 Å 내지 400 Å, 또는 50 Å 내지 200 Å 일 수 있다. 하부금속층(BML)의 두께는 1000 Å 이상, 500 Å 이상, 400 Å 이상 또는 200 Å 이상일 수 있다. 여기서, 두께의 단위인 Å는 옹스트롬을 의미한다.
하부금속층(BML)의 제1면(S1)의 복수의 볼록부(C1)들은 각각 패턴층(PTL)의 복수의 패턴개구부(OP)들 내에 위치할 수 있다. 패턴층(PTL)의 바디부(BP)는 하부금속층(BML)의 제1면(S1)의 복수의 오목부(C2)들에 위치할 수 있다. 일 실시예로, 패턴층(PTL)의 복수의 패턴개구부(OP)들은 패턴층(PTL)의 일부가 두께 방향으로 전부 제거되어 형성된 관통홀일 수 있다. 여기서 두께 방향은 기판(100)의 일 면에 수직한 방향일 수 있다. 이 경우, 복수의 패턴개구부(OP)들에 의해 기판(100)의 상면의 일부가 노출될 수 있고, 따라서 하부금속층(BML)의 복수의 볼록부(C1)들은 복수의 패턴개구부(OP)들 내에서 기판(100)의 상면의 일부와 접촉할 수 있다. 즉, 하부금속층(BML)의 제1면(S1)의 일부분은 기판(100)과 접촉하고, 제1면(S1)의 다른 부분은 패턴층(PTL)과 접촉할 수 있다. 한편, 하부금속층(BML)의 제2면(S2)은 버퍼층(111)과 접촉할 수 있다.
전술한 바와 같이, 소정의 개구부 패턴을 갖는 패턴층(PTL)에 의해, 하부금속층(BML)의 제1면(S1)은 복수의 볼록부(C1)들 및 복수의 오목부(C2)들에 의해 정의되는 요철을 포함할 수 있다.
도 7a 및 도 7b는 각각 본 발명의 다른 실시예에 따른 전자 기기의 하부금속층 및 패턴층의 일부를 개략적으로 도시하는 평면도 및 단면도이다. 도 7a는 하부금속층 및 패턴층의 배치를 도시하며, 도 7b는 도 7a의 VII-VII'선을 따라 취한 하부금속층 및 패턴층의 단면에 대응될 수 있다. 앞서, 도 6a 및 도 6b를 참조하여 설명한 내용과 중복되는 내용은 생략하며, 이하 차이점 위주로 설명한다.
우선 도 7a를 참조하면, 패턴층(PTL)은 평면 상에서 상호 이격되어 배치된 복수의 패턴물질부(MP)들을 포함할 수 있다. 일 예로, 복수의 패턴물질부(MP)들은 각각 아일랜드(island) 형태 또는 고립된(isolated) 형태일 수 있다. 도 7a에 도시된 바와 같이, 복수의 패턴물질부(MP)들 각각은 평면 상에서 원형일 수 있다. 물론, 본 발명은 이에 제한되지 않으며, 복수의 패턴물질부(MP)들 각각은 평면 상에서 타원형 또는, 삼각형, 사각형 등과 같은 다각형일 수 있다.
일 예로, 패턴층(PTL)의 복수의 패턴물질부(MP)들은 행과 열을 이루며 2차원적으로 배열될 수 있다. 다른 예로, 복수의 패턴물질부(MP)들은 2차원적으로 배열되되, 평면 상에서 무작위적으로 배열될 수 있다.
도 7b를 참조하면, 패턴층(PTL)의 복수의 패턴물질부(MP)들 중 서로 인접한 패턴물질부(MP)들은 소정의 간격(d)만큼 이격될 수 있다. 복수의 패턴물질부(MP)들은 소정의 폭(w)을 가지며, 예컨대 상기 폭(w)은 1 um 내지 20 um일 수 있다. 여기서, 폭의 단위인 um는 마이크로미터를 의미한다.
하부금속층(BML)의 제1면(S1)의 복수의 볼록부(C1)들은 각각 패턴층(PTL)의 복수의 패턴물질부(MP)들 사이에 위치할 수 있다. 패턴층(PTL)의 복수의 패턴물질부(MP)들은 하부금속층(BML)의 제1면(S1)의 복수의 오목부(C2)들에 위치할 수 있다. 복수의 패턴물질부(MP)들 사이의 이격 영역에 의해, 기판(100)의 상면의 일부가 노출될 수 있고, 따라서, 하부금속층(BML)의 복수의 볼록부(C1)들은 복수의 패턴물질부(MP)들 사이에서 기판(100)의 상면의 일부와 접촉할 수 있다. 즉, 하부금속층(BML)의 제1면(S1)의 일부분은 기판(100)과 접촉하고, 제1면(S1)의 다른 부분은 패턴층(PTL)과 접촉할 수 있다. 한편, 하부금속층(BML)의 제2면(S2)은 버퍼층(111)과 접촉할 수 있다.
도 8는 본 발명의 실시예들과 비교예들에 따른 전자 기기들 각각의 하부금속층의 일 면에서 파장에 따른 반사율을 나타내는 그래프이다.
도 8을 참조하면, 그래프에서 가로축은 광의 파장을 의미하며, 파장의 단위는 나노미터(nanometer, nm)이다. 그래프에서 세로축은 정반사광 포함(SCI; Specular Component Included) 반사율을 의미한다. 즉, 그래프에서 나타내는 광의 반사율은 정반사광과 확산반사광을 모두 포함한 반사율을 의미한다.
도 8의 그래프는, 하부금속층(BML, 도 5 참조)의 제1면(S1, 도 5 참조) 상에 광을 비출 때 상기 제1면(S1)에서의 광의 반사율을 측정하여 얻은 그래프이다. 반사율의 측정은 코니카 미톨타 사의 분광측색계(CM-2600 모델)를 통해 수행되었다. 비교예1 및 비교예2는 하부금속층(BML) 하부에 비정질 실리콘층을 배치하지 않은 경우이다. 실시예1 내지 실시예4는 하부금속층(BML) 하부에 비정질 실리콘층을 배치한 경우로, 비정질 실리콘층의 두께는 서로 상이하다. 실시예1의 비정빌 실리콘층은 100 Å의 두께를 가지며, 실시예2의 비정빌 실리콘층은 200 Å의 두께를 가지며, 실시예3의 비정빌 실리콘층은 300 Å의 두께를 가지며, 실시예4의 비정빌 실리콘층은 400 Å의 두께를 가진다. 본 발명의 일 실시예에 따른 패턴층(PTL, 도 5 참조)은 비정질 실리콘을 포함할 수 있음은 전술한 바와 같다.
비교예1 및 비교예2의 경우, 460nm 이상의 파장을 갖는 광의 반사율은 대체로 약 40%이거나 그 이상일 수 있다. 반면, 실시예1 내지 실시예4의 경우, 460nm 이상의 파장을 갖는 광의 반사율은 대체로 약 40% 이하이다. 400 Å 이하의 두께를 갖는 비정질 실리콘층이 구비되는 경우, 비정질 실리콘층이 구비되지 않는 경우에 비해 반사율이 낮을 수 있다. 특히, 실시예2의 경우, 460nm 이상의 파장을 갖는 광의 반사율은 대체로 약 20% 이하이다.
도 8의 그래프를 통해 알 수 있는 바와 같이, 하부금속층(BML) 하부에 비정질 실리콘층이 구비되는 경우, 광의 반사율이 비교적 감소할 수 있다. 또한, 비정질 실리콘층의 두께가 증가하는 경우 광의 반사율이 감소하지만, 일정 두께 이상이 되면 광의 반사율은 다시 증가할 수 있다.
하부금속층(BML)의 제1면(S1)에서의 반사율이 클수록, 전자컴포넌트(20, 도 5 참조)로 다시 입사되어 전자컴포넌트(20)의 성능 저하를 유발하는 반사광이 증가할 수 있다. 460nm 이상의 파장을 갖는 광은 가시광을 포함하므로, 전자컴포넌트(20)가 카메라와 같은 이미지 센서인 경우, 촬영된 이미지는 반사광에 의해 그 품질이 저하될 수 있다.
이러한 문제점들을 최소화하기 위해, 일 실시예로서 전자 기기(1)가 구비하는 패턴층(PTL)의 두께(t1)는 50 Å 내지 400 Å, 50 Å 내지 300 Å, 또는 50 Å 내지 200 Å로 채택될 수 있다.
도 9a 내지 도 9f는 본 발명의 일 실시예에 따른 전자 기기의 제조과정의 일부를 개략적으로 도시하는 단면도이다.
도 9a를 참조하면, 기판(100)을 준비할 수 있다. 기판(100)은 전술한 바와 같이 제1베이스층(101), 제1배리어층(102), 제2베이스층(103), 및 제2배리어층(104)의 적층 구조를 포함하므로, 제1베이스층(101), 제1배리어층(102), 제2베이스층(103), 및 제2배리어층(104)을 순차적으로 형성할 수 있다. 제1베이스층(101) 및 제2베이스층(103)은 고분자 수지를 포함하며, 제1배리어층(102) 및 제2배리어층(104)은 무기 절연물을 포함할 수 있다.
도 9b를 참조하면, 기판(100) 상에 제1물질층(M1)을 형성할 수 있다. 제1물질층(M1)은 일 예로 실리콘옥사이드(Silicon oxide), 실리콘옥시나이트라이드(Silicon oxynitride), 및 실리콘나이트라이드(Silicon nitride)와 같은 무기 절연물을 포함할 수 있다. 다른 예로, 제1물질층(M1)은 비정질 실리콘(Amorphous Silicon)을 포함할 수 있다. 제1물질층(M1)은 예컨대, 화학 기상 증착법(CVD), 열화학 기상 증착법(TCVD), 플라즈마 강화 화학 기상 증착법(PECVD) 등의 증착법을 통해 형성될 수 있다.
도 9c를 참조하면, 제1물질층(M1)의 일부분을 제거하여 소정의 패턴을 구비한 패턴층(PTL)을 형성할 수 있다. 제거되는 상기 일부분은 제1물질층(M1) 중 투과영역(TA, 도 5 참조)에 대응하는 부분 및 이후 형성된 하부금속층(BML, 도 6b 및 도 7b 참조)의 복수의 볼록부(C1, 도 6b 및 도 7b 참조)에 대응하는 부분을 포함할 수 있다.
예컨대, 패턴층(PTL)의 형성에는 포토리소그래피(Photolithography) 공정 및 식각 공정이 이용될 수 있다. 구체적으로, 제1물질층(M1) 상에 포토레지스트(미도시)를 도포하고, 패턴이 설계된 마스크를 통해 포토레지스트를 노광한 뒤 현상하여, 마스크의 패턴에 대응되는 패턴을 가진 포토레지스트을 형성할 수 있다. 그 다음, 포토레지스트를 식각 마스크로 하여, 제1물질층(M1)을 식각할 수 있다. 이를 통해, 제1물질층(M1)이 소정의 패턴을 구비한 패턴층(PTL)이 될 수 있다. 식각 공정은 건식 식각 공정 또는 습식 식각 공정일 수 있다.
도 9d를 참조하면, 패턴층(PTL) 상에 제2물질층(M2)을 형성할 수 있다. 제2물질층(M2)은 제1물질층(M1)과 상이한 물질을 포함할 수 있다. 예컨대, 제2물질층(M2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti)과 같은 저저항의 도전 물질을 포함할 수 있고, 또한 차광물질, 예컨대 블랙잉크 또는 염료를 포함할 수 있다. 제2물질층(M2)은 예컨대, 화학 기상 증착법(CVD), 열화학 기상 증착법(TCVD), 플라즈마 강화 화학 기상 증착법(PECVD) 스퍼터링법(Sputtering), 전자빔 증착법(e-beam evaporatation) 등의 증착법을 통해 형성될 수 있다.
도 9e를 참조하면, 제2물질층(M2)의 일부분을 제거하여 하부금속층(BML)을 형성할 수 있다. 제거되는 상기 일부분은 제2물질층(M2) 중 투과영역(TA)에 대응하는 부분을 포함할 수 있다. 예컨대, 하부금속층(BML)의 형성에는 전술한 포토리소그래피 공정 및 식각 공정이 이용될 수 있다.
도 9f를 참조하면, 하부금속층(BML) 상에 하부금속층(BML)을 덮는 버퍼층(111)을 형성할 수 있다. 버퍼층(111) 상에 절연층(IL)들, 박막트랜지스터(TFT)와 스토리지 커패시터(Cap)를 포함하는 화소회로(PC)를 형성할 수 있다. 그 다음, 화소회로(PC)와 전기적으로 연결되는 발광소자(200)인 유기발광다이오드(OLED)를 형성할 수 있다. 구체적으로, 화소회로(PC)와 전기적으로 연결되는 화소전극(210)을 형성하고, 화소전극(210)을 부분적으로 덮는 화소정의막(117)을 형성할 수 있다. 그 다음, 중간층(220) 및 대향전극(230)을 형성하여, 유기발광다이오드(OLED)를 형성할 수 있다. 이후, 유기발광다이오드(OLED)를 덮는 캡핑층(250) 및 박막봉지층(300) 등을 형성할 수 있다. 이를 통해, 본 발명의 일 실시예에 따른 표시 장치를 제조할 수 있다.
도 10은 본 발명의 다른 실시예에 따른 전자 기기의 일부를 개략적으로 도시하는 단면도이다. 앞서, 도 5를 참조하여 설명한 구성요소와 동일하거나 대응되는 구성요소에는 동일한 참조부호를 부여한 바, 중복되는 설명은 생략하도록 한다.
도 10을 참조하면, 표시 장치(10)는 기판(100)과 화소회로(PC) 사이에 위치하는 하부금속층(BML)을 포함하되, 하부금속층(BML)과 기판(100) 사이에 별도의 구성요소가 개재되지 않을 수 있다. 그럼에도 불구하고, 하부금속층(BML)은 제1면(S1)은 요철을 포함할 수 있고, 하부금속층(BML)의 제1면(S1)의 표면 거칠기는 제2면(S2)의 표면 거칠기보다 클 수 있다.
이를 통해, 전자컴포넌트(20)에서 방출되거나 전자컴포넌트(20)에서 반사된 광이 하부금속층(BML)의 제1면(S1)에서 다시 반사될 때, 난반사 또는 산란될 수 있다. 따라서, 하부금속층(BML)의 제1면(S1)에서의 반사광이 초래하는 전자컴포넌트(20)의 성능 저하를 방지하거나 최소화시킬 수 있다.
이하, 도 11a 내지 도 11d을 참조하여, 도 10의 표시 장치를 제조하는 방법에 대해 상세히 후술한다.
도 11a 내지 도 11d는 본 발명의 다른 실시예에 따른 전자 기기의 제조과정의 일부를 개략적으로 도시하는 단면도이다.
도 11a를 참조하면, 우선 기판(100)을 준비할 수 있다. 그 다음, 기판(100) 상에 제2물질층(M2)을 형성할 수 있다. 제2물질층(M2)은 기판(100)과 접촉하는 하면(M2-S)을 포함할 수 있다.
제2물질층(M2)은 예컨대, 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti)과 같은 저저항의 도전 물질을 포함할 수 있고, 또한 차광물질, 예컨대 블랙잉크 또는 염료를 포함할 수 있다.
제2물질층(M2)은 예컨대, 화학 기상 증착법(CVD), 열화학 기상 증착법(TCVD), 플라즈마 강화 화학 기상 증착법(PECVD) 스퍼터링법(Sputtering), 전자빔 증착법(e-beam evaporatation) 등의 증착법을 통해 형성될 수 있다.
도 11b를 참조하면, 기판(100)을 통하여 제2물질층(M2)의 하면(M2-S)에 레이저(LASER)를 조사함으로써, 제2물질층(M2)의 하면(M2-S)에 요철을 형성할 수 있다. 일 예로, 이용되는 레이저의 종류는 엑시머(Excimer) 레이저일 수 있다. 또는, 레이저의 종류는 CO2 레이저, YAG 레이저, 나노초(nano second) 레이저, 펨토초(femto second) 레이저, 베셀 빔(Bessel beam) 또는 가우시안 빔(Gaussian beam) 등일 수 있다.
물질에 따라 레이저를 흡수하는 효율, 레이저의 투과율 등이 달라질 수 있다. 본 발명의 일 실시예에 따르면, 고분자 수지를 포함하는 기판(100)에서의 흡수율은 낮으나(즉, 투과율이 높음) 제2물질층(M2)에서의 흡수율은 높은 특정 파장 대역의 레이저를 이용할 수 있다. 이러한 특정 파장 대역의 레이저는 기판(100)을 통하여 제2물질층(M2)의 하면(M2-S)에 도달할 수 있다. 제2물질층(M2)의 하면(M2-S)에 도달한 레이저는 제2물질층(M2)에 의해 흡수되고, 열에너지로 변환된다. 결국, 열에너지에 의해 제2물질층(M2)이 부분적으로 녹거나 변형되어 제2물질층(M2)의 하면(M2-S)에 요철이 형성될 수 있다.
한편, 레이저는 -z방향을 따라 조사될 수 있으며, 이 경우 기판(100)을 반전시키는 공정이 선택적으로 추가될 수 있다.
도 11c를 참조하면, 제2물질층(M2)의 일부분을 제거하여 하부금속층(BML)을 형성할 수 있다. 제거되는 상기 일부분은 투과영역(TA, 도 10 참조)에 대응될 수 있다. 예컨대, 하부금속층(BML)의 형성에는 전술한 포토리소그래피 공정 및 식각 공정이 이용될 수 있다.
도 11d를 참조하면, 하부금속층(BML) 상에 하부금속층(BML)을 덮는 버퍼층(111)을 형성하고, 버퍼층(111) 상에 절연층(IL)들, 화소회로(PC), 발광소자(200)인 유기발광다이오드(OLED) 등을 형성할 수 있다.
도 12은 본 발명의 또 다른 실시예에 따른 전자 기기의 일부를 개략적으로 도시하는 단면도이다. 앞서, 도 10를 참조하여 설명한 내용과 중복되는 설명은 생략하고, 이하 차이점 위주로 설명한다.
도 12을 참조하면, 하부금속층(BML)의 제1면(S1)은 요철을 포함하되, 상기 제1면(S1)은 기판(100)의 제2배리어층(104)을 파고들도록 형성된 수많은 돌출부(PP)들을 포함할 수 있다. 이러한 하부금속층(BML)의 돌출부(PP)들의 형성은, 하부금속층(BML)이 직접 접촉하는 제2배리어층(104)의 상면에 형성된 요철에 기인한 것일 수 있다. 즉, 제2배리어층(104)의 상면에 형성된 요철은 오목한 부분들을 포함하는데, 이러한 오목한 부분에 하부금속층(BML)의 일부분이 채워져 돌출부(PP)를 형성하는 것으로 이해할 수 있다. 하부금속층(BML)의 돌출부(PP)들에 의해, 하부금속층(BML)의 제1면(S1)의 표면 거칠기는 제2면(S2)의 표면 거칠기보다 클 수 있다.
일 예로, 제2배리어층(104)의 상면에 형성된 상기 돌출부(PP)가 돌출된 길이는 제2배리어층(104)의 두께보다 작을 수 있다. 돌출부(PP)들의 길이 및 평면 상에서의 배치는 불규칙할 수 있다.
하부금속층(BML)의 제1면(S1)은 요철을 포함하므로, 전자컴포넌트(20)에서 방출되거나 전자컴포넌트(20)에서 반사된 광이 하부금속층(BML)의 제1면(S1)에서 다시 반사될 때, 난반사 또는 산란될 수 있다. 따라서, 하부금속층(BML)의 제1면(S1)에서의 반사광이 초래하는 전자컴포넌트(20)의 성능 저하를 방지하거나 최소화시킬 수 있다.
이하, 도 13a 내지 도 13d를 참조하여, 도 12의 표시 장치를 제조하는 방법에 대해 상세히 후술한다.
도 13a 내지 도 13e는 본 발명의 또 다른 실시예에 따른 전자 기기의 제조과정의 일부를 개략적으로 도시하는 단면도이다.
도 13a를 참조하면, 상면(100S)을 포함하는 기판(100)을 준비할 수 있다. 기판(100)은 전술한 바와 같이 제1베이스층(101), 제1배리어층(102), 제2베이스층(103), 및 제2배리어층(104)의 적층 구조를 포함할 수 있다. 기판(100)의 상면(100S)은, 기판(100)의 가장 상부에 배치된 제2배리어층(104)의 일 면일 수 있다. 제2배리어층(104)은 전술한 바와 같이 무기 절연물을 포함할 수 있다.
도 13b를 참조하면, 기판(100)의 상면(100S)의 적어도 일부 영역에 플라즈마 처리(Plasma treatment)를 수행할 수 있다. 여기서, 플라즈마 처리 공정은 O2, CF4, SF6 등과 같은 활성 가스를 이용하여 타겟의 표면을 일부 제거, 증발 또는 뜯어내는 공정일 수 있다. 플라즈마 처리를 통해, 기판(100)의 상면(100S)에 요철을 형성할 수 있다.
일 예로, 플라즈마 처리는 제2표시영역(DA2)에 대응하는 영역 중 최종적으로 하부금속층(BML)이 형성될 영역만 부분적으로 수행될 수 있다. 다른 예로, 기판(100)의 전체 영역에 걸쳐 플라즈마 처리를 수행할 수 있다. 이 경우, 적어도 투과영역(TA, 도 12 참조)에 대응하는 영역에서 기판(100)의 상면(100S)이 편평해지도록, 연마와 같은 표면 처리 공정이 추가로 수행될 수 있다.
도 13c를 참조하면, 기판(100) 상에 제2물질층(M2)을 형성할 수 있다. 요철을 포함하는 기판(100)의 상면(100S) 상에 제2물질층(M2)을 형성한 바, 요철의 수많은 오목한 부분들 내에는 제2물질층(M2)이 채워지게 된다. 따라서, 제2물질층(M2)의 하면(M2-S)은 기판(100)의 상면(100S)과 접촉하며, 기판(100)의 상기 요철에 상응하는 요철을 포함할 수 있다.
제2물질층(M2)은 예컨대, 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti)과 같은 저저항의 도전 물질을 포함할 수 있고, 또한 차광물질, 예컨대 블랙잉크 또는 염료를 포함할 수 있다.
제2물질층(M2)은 예컨대, 화학 기상 증착법(CVD), 열화학 기상 증착법(TCVD), 플라즈마 강화 화학 기상 증착법(PECVD) 스퍼터링법(Sputtering), 전자빔 증착법(e-beam evaporatation) 등의 증착법을 통해 형성될 수 있다.
도 13d를 참조하면, 제2물질층(M2)의 일부분을 제거하여 하부금속층(BML)을 형성할 수 있다. 제거되는 상기 일부분은 투과영역(TA, 도 12 참조)에 대응될 수 있다. 예컨대, 하부금속층(BML)의 형성에는 전술한 포토리소그래피 공정 및 식각 공정이 이용될 수 있다.
도 13e를 참조하면, 하부금속층(BML) 상에 하부금속층(BML)을 덮는 버퍼층(111)을 형성하고, 버퍼층(111) 상에 절연층(IL)들, 화소회로(PC), 발광소자(200)인 유기발광다이오드(OLED) 등을 형성할 수 있다.
도 14은 본 발명의 또 다른 실시예에 따른 전자 기기의 일부를 개략적으로 도시하는 단면도이다. 앞서, 도 12를 참조하여 설명한 내용과 중복되는 설명은 생략하고, 이하 차이점 위주로 설명한다.
도 14를 참조하면, 표시 장치(10)는 글래스를 포함하는 단층 구조의 기판(100)을 포함할 수 있다. 이러한 경우, 기판(100)과 하부금속층(BML) 사이에는 보호층(105)이 개재될 수 있다. 보호층(105)은 실리콘옥사이드, 실리콘옥시나이트라이드, 및/또는 실리콘나이트라이드와 같은 무기 절연물을 포함할 수 있다.
보호층(105)은 도 12의 표시 장치(10)의 제2배리어층(104)에 대응될 수 있다. 즉, 보호층(105)의 상면이 요철을 포함하고, 하부금속층(BML)의 제1면(S1)은 보호층(105)의 상면과 접촉하되 보호층(105)의 상기 요철에 상응하는 요철을 포함할 수 있다.
이를 위해, 기판(100) 상에 보호층(105)이 먼저 형성된 후, 보호층(105)의 상면에 요철을 형성하기 위한 플라즈마 처리가 수행될 수 있다. 그 다음, 보호층(105) 상에 하부금속층(BML)을 형성할 수 있다. 보호층(105)은 플라즈마 처리 공정 중 글래스 소재의 기판(100)이 플라즈마에 직접 노출되는 것을 방지하고 보호하는 기능을 할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
1: 전자 기기
10: 표시 장치
20: 전자컴포넌트
200: 발광소자
BML: 하부금속층
C1: 볼록부
C2: 오목부
PTL: 패턴층
PC: 화소회로
PX: 화소
S1: 하부금속층의 제1면
S2: 하부금속층의 제2면
TFT: 박막트랜지스터

Claims (23)

  1. 제1표시영역 및 투과영역을 포함하는 제2표시영역을 구비한 표시 장치에 있어서,
    기판;
    상기 제2표시영역에 위치하며, 상기 기판 상에서 투과영역을 사이에 두고 상호 이격된 제1발광소자 및 제2발광소자; 및
    상기 제1 및 제2발광소자 하부에 배치된 하부금속층;을 포함하며,
    상기 하부금속층은 상기 기판을 향하는 제1면 및 상기 제1면의 반대면인 제2면을 포함하고,
    상기 하부금속층의 상기 제1면은 요철을 포함하는, 표시 장치.
  2. 제1항에 있어서,
    상기 하부금속층의 상기 제1면의 표면 거칠기는 상기 제2면의 표면 거칠기보다 큰, 표시 장치.
  3. 제1항에 있어서,
    상기 기판과 상기 하부금속층 사이에 개재되며, 상기 하부금속층과 상이한 물질을 포함하는 패턴층;을 더 포함하는, 표시 장치.
  4. 제3항에 있어서,
    상기 패턴층은 무기 절연물을 포함하는, 표시 장치.
  5. 제3항에 있어서,
    상기 패턴층은 비정질 실리콘(Amorphous Silicon)을 포함하는, 표시 장치.
  6. 제3항에 있어서,
    상기 패턴층의 두께는 상기 하부금속층의 두께 보다 작은, 표시 장치.
  7. 제3항에 있어서,
    상기 패턴층의 두께는 50 Å 내지 400 Å인, 표시 장치.
  8. 제3항에 있어서,
    상기 하부금속층과 상기 패턴층은 각각 상기 투과영역에 대응하는 홀을 포함하는, 표시 장치.
  9. 제3항에 있어서,
    상기 하부금속층의 상기 제1면의 일부분은 상기 기판과 접촉하고,
    상기 하부금속층의 상기 제1면의 다른 부분은 상기 패턴층과 접촉하는, 표시 장치.
  10. 제3항에 있어서,
    상기 패턴층은 바디부 및 상기 바디부에 의해 적어도 일부가 둘러싸이고 상호 이격된 복수의 패턴개구부들을 포함하는, 표시 장치.
  11. 제10항에 있어서,
    상기 하부금속층의 상기 제1면은 상기 요철을 정의하는 복수의 볼록부들 및 복수의 오목부들을 포함하고,
    상기 제1면의 복수의 볼록부들은 각각 상기 패턴층의 상기 복수의 패턴개구부들 내에 위치하는, 표시 장치.
  12. 제10항에 있어서,
    상기 패턴층의 상기 복수의 패턴개구부들 각각은 평면 상에서 원형, 타원형 또는 다각형인, 표시 장치.
  13. 제3항에 있어서,
    상기 패턴층은 평면 상에서 상호 이격되어 배치된 복수의 패턴물질부들을 포함하고,
    상기 복수의 패턴물질부들은 각각 아일랜드 형태인, 표시 장치.
  14. 제13항에 있어서,
    상기 하부금속층의 상기 제1면은 상기 요철을 정의하는 복수의 볼록부들 및 복수의 오목부들을 포함하고,
    상기 제1면의 상기 복수의 볼록부들은 각각 상기 패턴층의 상기 복수의 패턴물질부들 사이에 위치하는, 표시 장치.
  15. 제13항에 있어서,
    상기 패턴층의 상기 복수의 패턴물질부들 각각은 평면 상에서 원형, 타원형 또는 다각형인, 표시 장치.
  16. 제1항에 있어서,
    상기 제1발광소자와 상기 하부금속층 사이에 위치하며, 상기 하부금속층과 중첩하는 제1화소회로; 및
    상기 제2발광소자와 상기 하부금속층 사이에 위치하며, 상기 하부금속층과 중첩하는 제2화소회로;를 더 포함하는, 표시 장치.
  17. 기판을 준비하는 단계;
    상기 기판 상에, 요철을 구비하며 상기 기판을 향하는 제1면을 포함하는 하부금속층을 형성하는 단계;
    상기 하부금속층 상에 위치하는발광소자를 형성하는 단계;를 포함하는, 표시 장치의 제조방법.
  18. 제17항에 있어서,
    상기 하부금속층을 형성하는 단계는,
    상기 기판 상에 상기 하부금속층과 상이한 제1물질층을 형성하는 단계;
    상기 제1물질층을 식각하여 소정의 패턴을 구비한 패턴층을 형성하는 단계;
    상기 패턴층 상에 제2물질층을 형성하는 단계; 및
    상기 제2물질층을 식각하여 상기 하부금속층을 형성하는 단계;를 포함하는, 표시 장치의 제조방법.
  19. 제18항에 있어서,
    상기 제1물질층은 무기 절연물 또는 비정질 실리콘을 포함하는, 표시 장치의 제조방법.
  20. 제17항에 있어서,
    상기 하부금속층을 형성하는 단계는,
    상기 기판 상에 제2물질층을 형성하는 단계;
    상기 기판을 통하여 상기 제2물질층의 일 면에 레이저를 조사함으로써, 상기 일 면에 요철을 형성하는 단계; 및
    상기 제2물질층을 식각하여 상기 하부금속층을 형성하는 단계;를 포함하는, 표시 장치의 제조방법.
  21. 제17항에 있어서,
    상기 하부금속층을 형성하는 단계는,
    플라즈마 처리(Plasma treatment)를 통해 상기 기판의 일 면에 요철을 형성하는 단계;
    상기 기판의 상기 일 면 상에 제2물질층을 형성하는 단계; 및
    상기 제2물질층을 식각하여 상기 하부금속층을 형성하는 단계;를 포함하는, 표시 장치의 제조방법.
  22. 제17항에 있어서,
    상기 기판 상에 무기 절연물을 포함하는 보호층을 형성하는 단계;를 더 포함하고,
    상기 하부금속층을 형성하는 단계는,
    플라즈마 처리를 통해 상기 보호층의 일 면에 요철을 형성하는 단계;
    상기 보호층의 상기 일 면 상에 제2물질층을 형성하는 단계; 및
    상기 제2물질층을 식각하여 상기 하부금속층을 형성하는 단계;를 포함하는, 표시 장치의 제조방법.
  23. 제17항에 있어서,
    상기 하부금속층과 상기 발광소자 사이에 위치하며, 상기 하부금속층과 중첩하고, 상기 발광소자와 전기적으로 연결되는 화소회로를 형성하는 단계;를 더 포함하는, 표시 장치의 제조방법.
KR1020200159092A 2020-11-24 2020-11-24 표시 장치 및 그 제조방법 KR20220072107A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200159092A KR20220072107A (ko) 2020-11-24 2020-11-24 표시 장치 및 그 제조방법
US17/460,393 US20220165831A1 (en) 2020-11-24 2021-08-30 Display apparatus and method of manufacturing the same
CN202111037426.0A CN114551505A (zh) 2020-11-24 2021-09-06 显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200159092A KR20220072107A (ko) 2020-11-24 2020-11-24 표시 장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20220072107A true KR20220072107A (ko) 2022-06-02

Family

ID=81658656

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200159092A KR20220072107A (ko) 2020-11-24 2020-11-24 표시 장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US20220165831A1 (ko)
KR (1) KR20220072107A (ko)
CN (1) CN114551505A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024030450A1 (en) * 2022-08-01 2024-02-08 Applied Materials, Inc. Bezel-less camera and sensor hole

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102113179B1 (ko) * 2013-10-14 2020-05-21 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR102205401B1 (ko) * 2014-01-14 2021-01-21 삼성디스플레이 주식회사 유기발광표시장치
WO2016067590A1 (ja) * 2014-10-29 2016-05-06 凸版印刷株式会社 薄膜トランジスタおよびその製造方法
KR102477631B1 (ko) * 2015-12-09 2022-12-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102496913B1 (ko) * 2016-03-24 2023-02-08 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20200135672A (ko) * 2019-05-24 2020-12-03 삼성디스플레이 주식회사 표시모듈
KR20210119620A (ko) * 2020-03-24 2021-10-06 삼성디스플레이 주식회사 전자 장치 및 이의 제조 방법
KR20210140837A (ko) * 2020-05-13 2021-11-23 삼성디스플레이 주식회사 표시 장치 및 이를 구비한 전자 기기
KR20210156922A (ko) * 2020-06-18 2021-12-28 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20220165831A1 (en) 2022-05-26
CN114551505A (zh) 2022-05-27

Similar Documents

Publication Publication Date Title
KR20210072869A (ko) 표시 패널 및 이를 구비한 전자 기기
KR20210104399A (ko) 표시 장치 및 이를 구비한 전자 기기
US11257895B2 (en) Display panel comprising a sealing member, a first conductive line, and a second conductive line
US20230378084A1 (en) Display device including alignment pattern
US20230354639A1 (en) Display panel and electric apparatus including the same
KR20210081513A (ko) 표시 패널 및 이를 구비한 전자 기기
US20240130186A1 (en) Display panel and electronic apparatus including the same
US11937477B2 (en) Display device and electronic apparatus
US20220165831A1 (en) Display apparatus and method of manufacturing the same
KR20220068308A (ko) 표시 장치
KR20220037550A (ko) 디스플레이 장치 및 그 제조방법
KR20210140837A (ko) 표시 장치 및 이를 구비한 전자 기기
CN111697028A (zh) 显示装置
US11930678B2 (en) Display apparatus
KR20230139955A (ko) 표시 패널 및 전자 기기, 표시 패널의 제조방법
KR20220056929A (ko) 표시 장치
US20230073072A1 (en) Display panel and electronic device
CN220402266U (zh) 显示装置
US20230217758A1 (en) Display panel and electronic device including the same
KR20210113535A (ko) 표시 장치 및 이를 구비한 전자 기기
KR20230020067A (ko) 표시 패널 및 전자 기기
KR20220070134A (ko) 디스플레이 패널 및 그 제조방법
KR20220166402A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20230110422A (ko) 표시 장치 및 표시 장치의 제조방법
CN114628462A (zh) 显示装置及配备该显示装置的电子设备

Legal Events

Date Code Title Description
A201 Request for examination