KR20230139955A - 표시 패널 및 전자 기기, 표시 패널의 제조방법 - Google Patents

표시 패널 및 전자 기기, 표시 패널의 제조방법 Download PDF

Info

Publication number
KR20230139955A
KR20230139955A KR1020220038325A KR20220038325A KR20230139955A KR 20230139955 A KR20230139955 A KR 20230139955A KR 1020220038325 A KR1020220038325 A KR 1020220038325A KR 20220038325 A KR20220038325 A KR 20220038325A KR 20230139955 A KR20230139955 A KR 20230139955A
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
pixel
organic insulating
disposed
Prior art date
Application number
KR1020220038325A
Other languages
English (en)
Inventor
이원세
이지은
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220038325A priority Critical patent/KR20230139955A/ko
Priority to CN202310095327.0A priority patent/CN116828901A/zh
Priority to US18/109,754 priority patent/US20230309344A1/en
Publication of KR20230139955A publication Critical patent/KR20230139955A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예는, 제1표시소자가 배치된 기판; 상기 기판 상에 배치되고 상기 제1표시소자와 전기적으로 연결되며, 적어도 하나의 박막트랜지스터를 포함하는 제1화소회로; 상기 적어도 하나의 박막트랜지스터를 덮는 유기절연층; 및 상기 유기절연층 상에 배치되며, 상기 제1화소회로와 전기적으로 연결된 제1투명 연결전극;을 포함하며, 상기 제1표시소자는 상기 제1투명 연결전극과 동일한 층에 배치된 제1화소전극을 포함하는, 표시 패널를 제공한다.

Description

표시 패널 및 전자 기기, 표시 패널의 제조방법 {display panel and electric apparatus, method manufacturing of the display panel}
본 발명의 실시예들은 표시 패널 및 이를 포함한 전자 기기, 표시 패널의 제조방법에 관한 것이다.
근래에 표시 패널은 그 용도가 다양해지고 있다. 또한, 표시 패널의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 패널 중 표시영역이 차지하는 면적을 확대하면서, 표시 패널에 접목 또는 연계하는 다양한 기능들이 추가되고 있다. 면적을 확대하면서 다양한 기능을 추가하기 위한 방안으로서 표시영역 내측에 이미지 디스플레이가 아닌 다양한 기능을 부가하기 위한 영역을 갖는 표시 패널의 연구가 계속되고 있다.
본 발명은 반사색띠를 개선하기 위한 표시 패널, 이를 포함하는 전자 기기, 및 표시 패널의 제조방법을 제공하고자 한다.
본 발명의 일 실시예는, 제1표시소자가 배치된 제1표시영역 및 제2표시소자 및 투과영역이 배치된 제2표시영역을 포함하는 표시 패널; 및 상기 표시 패널의 하면 상에 배치되되, 상기 제2표시영역에 중첩하는 컴포넌트;를 포함하며, 상기 표시 패널은, 기판; 상기 기판 상에 배치되고 상기 제2표시소자와 전기적으로 연결되며, 적어도 하나의 박막트랜지스터를 포함하는 제2화소회로; 상기 적어도 하나의 박막트랜지스터를 덮는 유기절연층; 및 상기 제2표시영역에서 상기 유기절연층 상에 배치되며, 상기 제2화소회로와 전기적으로 연결된 제2투명 연결전극;을 포함하며, 상기 제2표시소자는 상기 제2투명 연결전극과 동일한 층에 배치된 제2화소전극을 포함하는, 전자 기기를 제공한다.
일 실시예에 있어서, 상기 제2화소전극은 반사성 물질을 포함할 수 있다.
일 실시예에 있어서, 상기 제2화소전극은 상기 제2투명 연결전극의 일단을 덮을 수 있다.
일 실시예에 있어서, 상기 제2화소전극은 반사성 물질로 구비된 제1층 및 상기 제1층 상에 배치된 투명 전도성 물질로 구비된 제2층이 적층되어 구비될 수 있다.
일 실시예에 있어서, 상기 제2투명 연결전극은 상기 유기절연층에 정의된 비아홀 내부에 배치될 수 있다.
일 실시예에 있어서, 상기 제2화소전극은 반사성 물질로 구비된 제1층 및 상기 제1층 하부에 배치된 제3층을 포함하며, 상기 제3층은 상기 제2투명 연결전극과 일체로 구비될 수 있다.
일 실시예에 있어서, 상기 제2화소전극의 가장자리의 적어도 일부분이 라운드진 형상을 가질 수 있다.
일 실시예에 있어서, 상기 제2화소전극의 중앙을 노출하는 개구를 구비하고, 상기 제2화소전극의 가장자리를 덮는 화소정의막;을 더 포함하며, 상기 화소정의막은 차광 물질을 포함할 수 있다.
본 발명의 다른 실시예는, 제1표시소자가 배치된 기판; 상기 기판 상에 배치되고 상기 제1표시소자와 전기적으로 연결되며, 적어도 하나의 박막트랜지스터를 포함하는 제1화소회로; 상기 적어도 하나의 박막트랜지스터를 덮는 유기절연층; 및상기 유기절연층 상에 배치되며, 상기 제1화소회로와 전기적으로 연결된 제1투명 연결전극;을 포함하며, 상기 제1표시소자는 상기 제1투명 연결전극과 동일한 층에 배치된 제1화소전극을 포함하는, 표시 패널을 제공한다.
일 실시예에 있어서, 상기 제1화소전극은 반사성 물질로 구비된 제1층, 및 상기 제1층 상에 배치되고 투명 전도성 물질로 구비된 제2층이 적층되며, 상기 제1투명 연결전극은 투명 전도성 물질로 구비될 수 있다.
일 실시예에 있어서, 상기 제1투명 연결전극은 상기 제1화소전극의 일단을 덮을 수 있다.
일 실시예에 있어서, 상기 유기절연층은 제1유기절연층, 제2유기절연층, 및 제3유기절연층이 순차 적층되어 구비되며, 상기 제1투명 연결전극은 상기 제1유기절연층 상에 배치된 제1연결전극과 비아홀을 통해 접속될 수 있다.
일 실시예에 있어서, 상기 제3유기절연층은 실록산계 유기물질로 구비될 수 있다.
일 실시예에 있어서, 상기 제1화소전극의 가장자리의 적어도 일부분이 라운드진 형상을 가질 수 있다.
일 실시예에 있어서, 상기 제1화소전극의 중앙을 노출하는 개구를 구비하고, 상기 제1화소전극의 가장자리를 덮는 화소정의막;을 더 포함하며, 상기 화소정의막은 차광 물질을 포함할 수 있다.
본 발명의 일 실시예는, 기판 상에 적어도 하나의 박막트랜지스터를 포함하는 제1화소회로를 형성하는 단계; 상기 적어도 하나의 박막트랜지스터를 덮는 제1유기절연층을 형성하는 단계; 상기 제1유기절연층 상에 제2연결전극을 형성하는 단계; 상기 제2연결전극을 덮으며, 상기 제2연결전극의 일부분을 노출하는 비아홀을 구비한 제2유기절연층 및 제3유기절연층을 형성하는 단계; 상기 제3유기절연층 상에 배치되며, 상기 비아홀을 통해서 상기 제2연결전극과 접속하는 제2투명 연결전극을 형성하는 단계; 및 상기 제3유기절연층 상에 배치되며, 상기 제2투명 연결전극의 일단을 덮는 제2화소전극을 형성하는 단계;를 포함하는, 표시 패널의 제조방법을 제공한다.
일 실시예에 있어서, 상기 제2화소전극은 반사성 물질을 포함할 수 있다.
일 실시예에 있어서, 상기 제2화소전극은 반사성 물질로 구비된 제1층 및 상기 제1층 상에 배치된 투명 전도성 물질로 구비된 제2층이 적층되어 구비될 수 있다.
일 실시예에 있어서, 상기 제2화소전극의 가장자리의 적어도 일부분이 라운드진 형상을 가질 수 있다.
일 실시예에 있어서, 상기 제2화소전극의 중앙을 노출하는 개구를 구비하고, 상기 제2화소전극의 가장자리를 덮는 화소정의막을 형성하는 단계;를 더 포함하며,상기 화소정의막은 차광 물질을 포함할 수 있다.
상기한 바와 같이, 본 발명의 실시예들에 따른 표시 패널 및 전자 기기는 화소전극과 동일한 층에 화소전극과 연결되는 투명 연결 전극을 구비하는 바, 반사 색띠 현상이 감소될 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자 기기를 나타낸 사시도이다.
도 2는 일 실시예에 따른 전자 기기의 단면의 일부를 개략적으로 도시하는 단면도이다.
도 3은 일 실시예에 따른 부화소를 구동하는 화소회로의 등가회로도이다.
도 4은 일 실시예에 따른 제1표시영역에서의 화소 배치 구조를 개략적으로 도시하는 배치도이다.
도 5는 일 실시예에 따른 제2표시영역에서의 화소 배치 구조를 개략적으로 도시하는 배치도이다.
도 6은 일 실시예에 따른 표시 패널의 일부를 나타낸 개략적인 단면도이다.
도 7은 일 실시예에 따른 표시 패널의 일부를 나타낸 개략적인 단면도이다.
도 8은 일 실시예에 따른 표시 패널의 일부를 나타낸 개략적인 단면도이다.
도 9는 일 실시예에 따른 표시 패널의 일부를 나타낸 개략적인 단면도이다.
도 10은 일 실시예에 따른 표시 장치의 일 보조 부화소를 도시한 평면 배치도이다.
도 11a 내지 도 11d는 본 발명의 일 실시예에 따른 표시 패널의 제조방법을 순차적으로 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
이하의 실시예에서, "A 및 B 중 적어도 어느 하나"는, A를 포함하거나, B를 포함하거나, 또는 A와 B를 포함하는 경우를 나타낼 수 있다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 전자 기기를 나타낸 사시도이다.
일 실시예에 따른 전자 기기(1)는 동영상이나 정지 영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 내비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다. 또한, 일 실시예에 따른 전자 기기(1)는 스마트 워치(smart watch), 워치 폰(watch phone), 안경형 디스플레이, 및 헤드 장착형 디스플레이(head mounted display, HMD)와 같이 웨어러블 장치(wearable device)에 사용될 수 있다. 또한, 일 실시예에 따른 전자 기기(1)는 자동차의 계기판, 및 자동차의 센터페시아(center fascia) 또는 대쉬보드에 배치된 CID(Center Information Display), 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display), 자동차의 뒷좌석용 엔터테인먼트로, 앞좌석의 배면에 배치되는 디스플레이로 사용될 수 있다. 도 1은 설명의 편의를 위하여 전자 기기(1)가 스마트 폰으로 사용되는 것을 도시한다.
도 1을 참조하면, 전자 기기(1)는 표시영역(DA) 및 표시영역(DA)에 외측의 비표시영역(NDA)을 포함할 수 있다. 전자 기기(1)는 표시영역(DA)에 2차원적으로 배열된 복수의 화소들의 어레이를 통해 이미지를 제공할 수 있다.
비표시영역(NDA)은 이미지를 제공하지 않는 영역으로서, 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 비표시영역(NDA)에는 표시영역(DA)에 배치된 표시 소자들에 전기적 신호나 전원을 제공하기 위한 드라이버 등이 배치될 수 있다. 비표시영역(NDA)에는 전자소자나 인쇄회로기판 등이 전기적으로 연결될 수 있는 영역인 패드가 배치될 수 있다.
표시영역(DA)은 제1표시영역(DA1) 및 제2표시영역(DA2)을 포함할 수 있다. 제2표시영역(DA2)은 전자 기기(1)에 다양한 기능을 부가하기 위한 컴포넌트가 배치되는 영역으로, 제2표시영역(DA2)은 컴포넌트 영역에 해당할 수 있다. 제2표시영역(DA2)은 도면에서와 같이 제1표시영역(DA1)의 내측에 배치되어, 제1표시영역(DA1)으로 둘러싸일 수 있다. 다른 실시예로서, 제2표시영역(DA2)은 제1표시영역(DA1)의 일측에 배치되어, 제1표시영역(DA1)과 비표시영역(NDA) 사이에 배치될 수 있다. 제2표시영역(DA2)은 복수로 구비될 수 있으며, 이 경우, 복수의 제2표시영역(DA2) 각각에 대응되도록 컴포넌트가 배치될 수 있다.
도 2는 일 실시예에 따른 전자 기기(1)의 단면의 일부를 개략적으로 도시하는 단면도이다. 구체적으로, 도 2는 제1표시영역(DA1)을 기준으로 양 옆에 제2표시영역(DA2)이 배치된 부분을 도시하고 있다.
도 2를 참조하면, 전자 기기(1)는 표시 패널(10) 및 상기 표시 패널(10)과 중첩하도록 표시 패널(10)의 하부에 배치된 컴포넌트(40)을 포함할 수 있다. 컴포넌트(40)는 제2표시영역(DA2)과 중첩할 수 있다. 전자 기기(1)는 표시 패널(10) 상부에 배치되어 표시 패널(10)을 보호하는 커버 윈도우(50)를 더 포함할 수 있다.
표시 패널(10)은 컴포넌트(40)와 중첩되는 영역인 제2표시영역(DA2) 및 메인 이미지가 디스플레이되는 제1표시영역(DA1)를 포함한다. 표시 패널(10)은 기판(100), 기판(100) 상의 표시층(DISL), 터치스크린층(TSL), 광학기능층(OFL) 및 기판(100) 하부에 배치된 패널 보호 부재(PB)를 포함할 수 있다.
표시층(DISL)은 박막트랜지스터(TFT, TFT')를 포함하는 회로층(PCL), 표시 소자인 발광 소자(light emitting device, ED, ED')를 포함하는 표시 소자층, 및 박막봉지층(TFEL) 또는 밀봉기판(미도시)과 같은 밀봉부재(ENCM)를 포함할 수 있다. 기판(100)과 표시층(DISL) 사이, 표시층(DISL) 내에는 절연층(IL, IL')이 배치될 수 있다.
기판(100)은 고분자 수지 등의 절연 물질로 구비되며, 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다. 기판(100)은 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.
표시 패널(10)의 제1표시영역(DA1)에는 제1박막트랜지스터(TFT) 및 이와 연결된 메인 발광 소자(ED)가 배치되어 메인 부화소(Pm)를 구현하며, 제2표시영역(DA2)에는 제2박막트랜지스터(TFT') 및 이와 연결된 보조 발광 소자(ED')가 배치되어 보조 부화소(Pa)를 구현할 수 있다.
메인 발광 소자(ED) 및 보조 발광 소자(ED')는 유기물을 포함하는 유기 발광다이오드일 수 있다. 유기 발광다이오드는, 적색, 녹색, 또는 청색의 빛을 방출할 수 있다. 발광 소자(ED, ED')는 무기물을 포함하는 무기 발광다이오드일 수 있다. 무기발광다이오드는 무기물 반도체 기반의 재료들을 포함하는 PN 접합 다이오드를 포함할 수 있다. PN 접합 다이오드에 순방향으로 전압을 인가하면 정공과 전자가 주입되고, 그 정공과 전자의 재결합으로 생기는 에너지를 빛 에너지로 변환시켜 소정의 색상의 빛을 방출할 수 있다. 전술한 무기발광다이오드는 수~수백 마이크로미터 또는 수~수백 나노미터의 폭을 가질 수 있다. 일부 실시예에서, 발광 소자(ED, ED')는 양자점 발광다이오드를 포함할 수 있다. 발광 소자(ED, ED')의 발광층은 유기물을 포함하거나, 무기물을 포함하거나, 양자점을 포함하거나, 유기물과 양자점을 포함하거나, 무기물과 양자점을 포함할 수 있다.
제2표시영역(DA2)에는 표시 소자가 배치되지 않는 투과영역(TA)이 배치될 수 있다. 투과영역(TA)은 제2표시영역(DA2)에 대응하여 배치된 컴포넌트(40)로부터 방출되는 빛/신호 나 컴포넌트(40)로 입사되는 빛/신호가 투과(tansmission)되는 영역일 수 있다. 표시 패널(10)에서, 투과영역(TA)의 투과율은 약 30%이상이거나, 약 40%이상이거나, 약 50% 이상이거나, 약 60% 이상이거나, 약 70% 이상이거나, 약 75% 이상이거나, 약 80% 이상이거나, 약 85% 이상이거나, 약 90% 이상일 수 있다.
컴포넌트(40)는 근접 센서, 조도 센서, 홍채 센서, 안면 인식 센서와 같은 센서, 및 카메라(또는 이미지 센서)를 포함할 수 있다. 컴포넌트(40)는 빛을 이용할 수 있다. 예컨대, 컴포넌트(40)는 적외선, 자외선, 가시광선 대역의 빛을 방출하거나 및/또는 수광할 수 있다. 적외선을 이용하는 근접 센서는 전자 기기(1)의 상면에 근접하게 배치된 물체를 검출할 수 있으며, 조도 센서는 전자 기기(1)의 상면으로 입사되는 광의 밝기를 감지할 수 있다. 또한, 홍채 센서는 전자 기기(1)의 상면 상에 배치된 사람의 홍채를 촬영할 수 있으며, 카메라는 전자 기기(1)의 상면 상에 배치된 물체에 관한 빛을 수광할 수 있다.
제2표시영역(DA2)에는 하부금속층(BML)이 배치될 수 있다. 하부금속층(BML)은 제2박막트랜지스터(TFT')의 하부에 대응하도록 배치될 수 있다. 예컨대, 하부금속층(BML)은 제2박막트랜지스터(TFT')와 기판(100) 사이에 배치될 수 있다. 이러한 하부금속층(BML)은 외부 광이 제2박막트랜지스터(TFT')에 도달하는 것을 차단할 수 있다. 일부 실시예에서, 하부금속층(BML)에는 정전압 또는 신호가 인가되어, 정전기 방전에 의한 화소회로의 손상을 방지할 수 있다.
표시 소자층(EDL)은 박막봉지층(TFEL)으로 커버되거나, 밀봉기판으로 커버될 수 있다. 일부 실시예에서, 박막봉지층(TFEL)은 도 2에 도시된 바와 같이 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 일 실시예로, 박막봉지층(TFEL)은 제1 및 제2무기봉지층(131, 133) 및 이들 사이의 유기봉지층(132)을 포함할 수 있다.
제1 및 제2무기봉지층(131, 133)은 실리콘산화물, 실리콘질화물, 실리콘산질화물 중 하나 이상의 무기 절연물을 포함할 수 있다. 유기봉지층(340)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
표시 소자층(EDL)이 밀봉기판(미도시)으로 밀봉되는 경우, 밀봉기판은 표시 소자층(EDL)을 사이에 두고 기판(100)과 마주보도록 배치될 수 있다. 밀봉기판과 표시 소자층(EDL) 사이에는 갭이 존재할 수 있다. 밀봉기판은 글래스를 포함할 수 있다. 기판(100)과 밀봉기판 사이에는 프릿(frit) 등으로 이루어진 실런트가 배치되며, 실런트는 전술한 주변영역(DPA)에 배치될 수 있다. 주변영역(DPA)에 배치된 실런트는 표시영역(DA)을 둘러싸면서 측면을 통해 수분이 침투하는 것을 방지할 수 있다.
터치스크린층(TSL)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 터치스크린층(TSL)은 터치전극 및 터치전극과 연결된 터치 배선들을 포함할 수 있다. 터치스크린층(TSL)은 자기 정전 용량 방식 또는 상호 정전 용량 방식으로 외부 입력을 감지할 수 있다.
터치스크린층(TSL)은 박막봉지층(TFEL) 상에 형성될 수 있다. 또는, 터치스크린층(TSL)은 터치기판 상에 별도로 형성된 후 광학 투명 접착제와 같은 점착층을 통해 박막봉지층(TFEL) 상에 결합될 수 있다. 일 실시예로서, 터치스크린층(TSL)은 박막봉지층(TFEL) 바로 위에 직접 형성될 수 있으며, 이 경우 점착층은 터치스크린층(TSL)과 박막봉지층(TFEL) 사이에 개재되지 않을 수 있다.
광학기능층(OFL)은 시인성을 향상시키기 위해 도입된 층일 수 있다. 광학기능층(OFL)은 반사 방지층을 포함할 수 있다. 반사 방지층은 외부에서 전자 기기(1)를 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다.
일부 실시예에서, 반사 방지층은 편광 필름으로 구비될 수 있다. 일부 실시예에서, 반사 방지층은 블랙매트릭스와 컬러필터들을 포함하는 필터층을 포함할 수 있다. 컬러필터들은 전자 기기(1)의 화소들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 예컨대, 필터층은 적색, 녹색, 또는 청색의 컬러필터를 포함할 수 있다.
일부 실시예에서, 반사 방지층은 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1 반사층과 제2 반사층을 포함할 수 있다. 제1 반사층 및 제2 반사층에서 각각 반사된 제1 반사광과 제2 반사광은 상쇄 간섭될 수 있고, 그에 따라 외부광 반사율이 감소될 수 있다.
표시 패널(10) 상부에는 커버 윈도우(50)가 배치되어, 표시 패널(10)을 보호할 수 있다. 커버 윈도우(50)는 글래스재 또는 플라스틱재를 포함할 수 있다. 글래스재는 초박형 글래스(ultra-thin glass)를 포함할 수 있다. 플라스틱재는 폴리에테르술폰, 폴리아크릴레이트, 폴리에테르 이미드, 폴리에틸렌 나프탈레이트, 폴리에틸렌 테레프탈레이드, 폴리페닐렌 설파이드, 폴리아릴레이트, 폴리이미드, 폴리카보네이트 또는 셀룰로오스 아세테이트 프로피오네이트 등을 포함할 수 있다. 광학기능층(OFL)은 커버 윈도우에 광학 투명 접착제로 부착되거나, 터치스크린층(TSL)에 광학 투명 접착제로 부착될 수 있다.
패널 보호 부재(PB)는 기판(100)의 하부에 부착되어, 기판(100)을 지지하고 보호하는 역할을 할 수 있다. 패널 보호 부재(PB)는 제2표시영역(DA2)에 대응하는 개구(PB_OP)를 구비할 수 있다. 패널 보호 부재(PB)에 개구(PB_OP)를 구비함으로써, 제2표시영역(DA2)의 광 투과율을 향상시킬 수 있다. 패널 하부 커버(PB)은 폴리에틸렌 테레프탈레이트(PET) 또는 폴리이미드(PI)를 포함하여 구비될 수 있다.
제2표시영역(DA2)의 면적은 컴포넌트(40)가 배치되는 면적에 비해서 크게 구비될 수 있다. 이에 따라, 패널 보호 부재(PB)에 구비된 개구(PB_OP)의 면적은 상기 제2표시영역(DA2)의 면적과 일치하지 않을 수 있다.
또한, 제2표시영역(DA2)에는 복수의 컴포넌트(40)가 배치될 수 있다. 상기 복수의 컴포넌트(40)는 서로 기능을 달리할 수 있다. 예컨대, 복수의 컴포넌트(40) 는 카메라(촬상소자), 태양전지, 플래시(flash), 근접 센서, 조도 센서, 홍채 센서 중 적어도 두 개를 포함할 수 있다.
도 3은 일 실시예에 따른 부화소를 구동하는 화소회로의 등가회로도이다.
도 3을 참조하면, 화소회로(PC)는 발광 소자(ED)와 연결되어 부화소들의 발광을 구현할 수 있다. 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔 신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 발광 소자(ED)에 흐르는 구동 전류를 제어할 수 있다. 발광 소자(ED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 3에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 화소회로(PC)는 3개 이상의 박막트랜지스터 및/또는 2개 이상의 스토리지 커패시터를 포함할 수 있는 등 다양한 변형이 가능하다.
도 4은 일 실시예에 따른 제1표시영역(DA1)에서의 화소 배치 구조를 개략적으로 도시하는 배치도이다.
제1표시영역(DA1)에는 복수의 메인 부화소(Pm)들이 배치될 수 있다. 본 명세서에서 부화소는 이미지를 구현하는 최소 단위로 발광영역을 의미한다. 한편, 유기발광다이오드를 표시 소자로 채용하는 경우, 상기 발광영역은 화소정의막의 개구에 의해서 정의될 수 있다. 이에 대해서는 후술한다.
도 4와 같이, 제1표시영역(DA1)에 배치된 메인 부화소(Pm)들은 펜타일(PenTileTM) 구조로 배치될 수 있다. 메인 부화소(Pm)들은 제1 부화소, 제2 부화소, 및 제3 부화소를 포함할 수 있고, 제1 부화소(Pr), 제2 부화소(Pg), 및 제3 부화소(Pb)는 각각 적색, 녹색, 청색을 구현할 수 있다.
제1 행(1N)에는 복수의 제1 부화소(Pr)와 복수의 제3 부화소(Pb)가 교대로 배치되어 있으며, 인접한 제2 행(2N)에는 복수의 제2 부화소(Pg)가 소정 간격 이격되어 배치되어 있고, 인접한 제3 행(3N)에는 제3 부화소(Pb)와 제1 부화소(Pr)가 교대로 배치되어 있으며, 인접한 제4 행(4N)에는 복수의 제2 부화소(Pg)가 소정 간격 이격되어 배치되어 있고, 이러한 화소의 배치가 제N 행까지 반복되어 있다. 이 때, 제3 부화소(Pb) 및 제1 부화소(Pr)는 제2 부화소(Pg)보다 크게 구비될 수 있다.
제1 행(1N)에 배치된 복수의 제1 부화소(Pr) 및 제3 부화소(Pb)와 제2 행(2N)에 배치된 복수의 제2 부화소(Pg)는 서로 엇갈려서 배치되어 있다. 따라서, 제1 열(1M)에는 제1 부화소(Pr) 및 제3 부화소(Pb)가 교대로 배치되어 있으며, 인접한 제2 열(2M)에는 복수의 제2 부화소(Pg)가 소정 간격 이격되어 배치되어 있고, 인접한 제3 열(3M)에는 제3 부화소(Pb) 및 제1 부화소(Pr)가 교대로 배치되어 있으며, 인접한 제4 열(4M)에는 복수의 제2 부화소(Pg)가 소정 간격 이격되어 배치되어 있으며, 이러한 화소의 배치가 제M 열까지 반복되어 있다.
이와 같은 화소 배열 구조를 다르게 표현하면, 제2 부화소(Pg)의 중심점을 사각형의 중심점으로 하는 가상의 사각형(VS)의 꼭지점 중에 서로 마주보는 제1, 제3 꼭지점에는 제1 부화소(Pr)가 배치되며, 나머지 꼭지점인 제2, 제4 꼭지점에 제3 부화소(Pb)가 배치되어 있다고 표현할 수 있다. 이 때, 가상의 사각형(VS)는 직사각형, 마름모, 정사각형 등 다양하게 변형될 수 있다.
이러한 화소 배열 구조를 펜타일 매트릭스(PentileTM Matrix) 구조, 또는 펜타일 구조라고 하며, 인접한 화소를 공유하여 색상을 표현하는 렌더링(Rendering) 구동을 적용함으로써, 작은 수의 화소로 고해상도를 구현할 수 있다.
도 4에서는 복수의 메인 부화소(Pm)들이 펜타일 매트릭스 구조로 배치된 것으로 도시하나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 복수개의 메인 부화소(Pm)들은 스트라이프(stripe) 구조, 모자익(mosaic) 배열 구조, 델타(delta) 배열 구조 등 다양한 형상으로 배치될 수 있다.
도 5는 일 실시예에 따른 제2표시영역(DA2)에서의 화소 배치 구조를 개략적으로 도시하는 배치도이다.
도 5를 참조하면, 제2표시영역(DA2)에는 복수개의 보조 부화소(Pa)들이 배치될 수 있다. 보조 부화소(Pa)들 각각은 적색, 녹색, 청색 및 백색 중 어느 하나의 광을 방출할 수 있다.
제2표시영역(DA2)은 적어도 하나 이상의 보조 부화소(Pa)를 포함하는 화소그룹(PG)과 투과영역(TA)을 가질 수 있다. 화소그룹(PG)과 투과영역(TA)은 x 방향과 y 방향을 따라 교번하여 배치되며, 예컨대 격자형상으로 배치될 수 있다. 이 경우 제2표시영역(DA2)은 복수 개의 화소그룹(PG)들과 복수 개의 투과영역(TA)들을 가질 수 있다.
화소그룹(PG)은 복수 개의 보조 부화소(Pa)들을 사전 설정된 단위로 묶은 부화소 집합체로 정의할 수 있다. 예컨대, 도 5에서와 같이, 하나의 화소그룹(PG)에는 펜타일 구조로 배열된 8개의 보조 부화소(Pa)들이 포함될 수 있다. 즉, 하나의 화소그룹(PG)에는 2개의 제1 부화소(Pr'), 4개의 제2 부화소(Pg'), 2개의 제3 부화소(Pb')가 포함될 수 있다.
제2표시영역(DA2)에서는 소정의 개수의 화소그룹(PG)과 소정의 개수의 투과영역(TA)이 묶여진 기본 유닛(U)이 x 방향 및 y 방향으로 반복적으로 배치될 수 있다. 도 5에 있어서, 기본 유닛(U)은 2개의 화소그룹(PG)과 그 주변의 배치된 2개의 투과영역(TA)을 사각형으로 묶은 형상일 수 있다. 기본 유닛(U)은 반복적인 형상을 구획한 것으로, 구성의 단절을 의미하지 않는다.
제1표시영역(DA1)에 상기 기본 유닛(U)의 면적과 동일한 면적으로 구비된 대응 유닛(U')을 설정할 수 있다. 이 경우, 대응 유닛(U')에 포함된 메인 부화소(Pm)들의 개수는 기본 유닛(U)에 포함된 보조 부화소(Pa)들의 개수보다 크게 구비될 수 있다. 즉, 기본 유닛(U)에 포함된 보조 부화소(Pa)들은 16개이고, 대응 유닛(U')에 포함된 메인 부화소(Pm)들은 32개로, 동일 면적당 배치된 보조 부화소(Pa)들의 개수와 메인 부화소(Pm)들의 개수는 1:2의 비율로 구비될 수 있다.
도 5와 같이 보조 부화소(Pa)들의 배치구조가 펜타일 구조이며, 해상도는 제1표시영역(DA1)에 비해 1/2으로 구비되는 제2표시영역(DA2)의 화소 배치 구조를 1/2 펜타일 구조라고 한다. 화소그룹(PG)에 포함된 보조 부화소(Pa)의 개수나 배열 방식은 제2표시영역(DA2)의 해상도에 따라 변형 설계될 수 있다.
도 6 및 도 7은 일 실시예에 따른 표시 패널(10)의 일부를 나타낸 개략적인 단면도로, 도 6은 제1표시영역(DA1)의 일부를 개략적으로 도시한 단면도이고, 도 7은 제2표시영역(DA2)의 일부를 개략적으로 도시한 단면도이다.
도 6 및 도 7을 참조하면, 표시 패널(10)은 제1표시영역(DA1) 및 제2표시영역(DA2)을 포함한다. 제1표시영역(DA1)에는 메인 부화소(Pm)가 배치되고, 제2표시영역(DA2)은 보조 부화소(Pa) 및 투과영역(TA)을 구비한다. 제1표시영역(DA1)에는 제1박막트랜지스터(TFT)와 제1스토리지 커패시터(Cst)를 포함하는 메인 화소회로(PC) 및 메인 화소회로(PC)와 연결된 표시 소자로써 제1유기발광다이오드(OLED)가 배치될 수 있다. 제2표시영역(DA2)에는 제2박막트랜지스터(TFT')와 제2스토리지 커패시터(Cst')를 포함하는 보조 화소회로(PC') 및 보조 화소회로(PC')와 연결된 표시 소자로써 제2유기발광다이오드(OLED')가 배치될 수 있다.
본 실시예에서는 표시 소자로써 유기발광다이오드가 채용된 것을 예를 들고 있으나, 다른 실시예로 표시 소자로써 무기 발광 소자, 또는 양자점 발광 소자가 채용될 수 있다.
이하, 표시 패널(10)에 포함된 구성들이 적층된 구조에 대해서 설명하도록 한다. 표시 패널(10)은 기판(100), 버퍼층(111), 화소회로(PC, PC'), 유기발광다이오드(OLED, OLED'), 및 박막봉지층(TFEL)이 적층되어 구비될 수 있다.
기판(100)은 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(100)은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다. 기판(100)은 유기물/무기물/유기물이 적층된 구조를 포함할 수 있다.
버퍼층(111)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 기판(100)과 버퍼층(111) 사이에는 외기의 침투를 차단하는 배리어층(미도시)이 더 포함될 수 있다. 일부 실시예에서, 버퍼층(111)은 실리콘산화물(SiOx) 또는 실리콘질화물(SiNX)으로 구비될 수 있다. 일부 실시예에서, 버퍼층(111)은 실리콘산화물(SiOx) 및 실리콘질화물(SiNX)이 적층되어 구비될 수 있다.
제2표시영역(DA2)에서, 기판(100)과 버퍼층(111) 사이에는 하부금속층(BML)이 배치될 수 있다. 하부금속층(BML)은 보조 화소회로(PC')의 하부에 배치되어, 컴포넌트 등으로부터 방출되는 빛에 의해서 제2박막트랜지스터(TFT')의 특성이 열화되는 것을 방지할 수 있다. 또한, 하부금속층(BML)은 컴포넌트 등으로부터 방출되거나 컴포넌트로 향하는 빛이 보조 화소회로(PC')에 연결된 배선들 사이의 좁은 틈을 통해 회절하는 것을 방지할 수 있다. 하부금속층(BML)은 투과영역(TA)에 대응하는 하부-홀(BMLH)을 구비할 수 있다.
하부금속층(BML)에는 바이어스 전압이 인가될 수 있다. 하부금속층(BML)은 바이어스 전압을 제공받음에 따라 정전기 방전이 발생될 확률을 현저히 줄일 수 있다. 하부금속층(BML)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있다. 하부금속층(BML)은 전술한 물질의 단일층 또는 다층으로 구비될 수 있다.
화소회로(PC, PC')는 버퍼층(111) 상에 배치될 수 있다. 메인 화소회로(PC)는 제1박막트랜지스터(TFT) 및 제1스토리지 커패시터(Cst)를 포함할 수 있으며, 보조 화소회로(PC')는 제2박막트랜지스터(TFT') 및 제2스토리지 커패시터(Cst')를 포함할 수 있다.
버퍼층(111) 상부에는 제1박막트랜지스터(TFT) 및 제2박막트랜지스터(TFT')가 배치될 수 있다. 제1박막트랜지스터(TFT)는 제1반도체층(A1), 제1게이트전극(G1), 제1소스전극(S1), 제1드레인전극(D1)을 포함하고, 제2박막트랜지스터(TFT)는 제2반도체층(A2), 제2게이트전극(G2), 제2소스전극(S2), 제2드레인전극(D2)을 포함한다. 제1박막트랜지스터(TFT)는 제1유기발광다이오드(OLED)와 연결되어 제1유기발광다이오드(OLED)를 구동할 수 있다. 제2박막트랜지스터(TFT')는 제2유기발광다이오드(OLED')와 연결되어 제2유기발광다이오드(OLED')를 구동할 수 있다.
제1반도체층(A1) 및 제2반도체층(A2)은 상기 버퍼층(111) 상에 배치되며, 폴리 실리콘을 포함할 수 있다. 다른 실시예로, 제1반도체층(A1) 및 제2반도체층(A2)은 비정질 실리콘(amorphous silicon)을 포함할 수 있다. 다른 실시예로, 제1반도체층(A1) 및 제2반도체층(A2)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 제1반도체층(A1) 및 제2반도체층(A2)은 채널영역과 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
제2반도체층(A2)은 상기 버퍼층(111)을 사이에 두고 하부금속층(BML)과 중첩할 수 있다. 일 실시예로서, 제2반도체층(A2)의 폭은 하부금속층(BML)의 폭 보다 작게 형성될 수 있으며, 따라서 기판(100)에 수직한 방향에서 사영하였을 때 제2반도체층(A2)은 전체적으로 하부금속층(BML)과 중첩할 수 있다.
제1반도체층(A1) 및 제2반도체층(A2)을 덮도록 제1게이트절연층(112)이 구비될 수 있다. 제1게이트절연층(112)은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 등과 같은 무기 절연물을 포함할 수 있다. 제1게이트절연층(112)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제1게이트절연층(112) 상부에는 상기 제1반도체층(A1) 및 제2반도체층(A2)과 각각 중첩되도록 제1게이트전극(G1) 및 제2게이트전극(G2)이 배치된다. 제1게이트전극(G1) 및 제2게이트전극(G2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 제1게이트전극(G1) 및 제2게이트전극(G2)은 Mo의 단층일 수 있다.
제2게이트절연층(113)은 상기 제1게이트전극(G1) 및 제2게이트전극(G2)을 덮도록 구비될 수 있다. 제2게이트절연층(113)은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 등과 같은 무기 절연물을 포함할 수 있다. 제2게이트절연층(113)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제2게이트절연층(113) 상부에는 제1스토리지 커패시터(Cst)의 제1상부 전극(CE2) 및 제2스토리지 커패시터(Cst')의 제2상부 전극(CE2')이 배치될 수 있다.
제1표시영역(DA1)에서 제1상부 전극(CE2)은 그 아래의 제1게이트전극(G1)과 중첩할 수 있다. 제2게이트절연층(113)을 사이에 두고 중첩하는 제1게이트전극(G1) 및 제1상부 전극(CE2)은 제1스토리지 커패시터(Cst)를 이룰 수 있다. 제1게이트전극(G1)은 제1스토리지 커패시터(Cst)의 제1하부 전극(CE1)일 수 있다.
제2표시영역(DA2)에서 제2상부 전극(CE2')은 그 아래의 제2게이트전극(G2)과 중첩할 수 있다. 제2게이트절연층(113)을 사이에 두고 중첩하는 제2게이트전극(G2) 및 제2상부 전극(CE2')은 제2스토리지 커패시터(Cst')를 이룰 수 있다. 제1게이트전극(G1)은 제2스토리지 커패시터(Cst')의 제2하부 전극(CE1')일 수 있다.
제1상부 전극(CE2) 및 제2상부 전극(CE2')은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
층간절연층(115)은 상기 제1상부 전극(CE2) 및 제2상부 전극(CE2')을 덮도록 형성될 수 있다. 층간절연층(115)은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 등을 포함할 수 있다. 층간절연층(115)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
이러한 제1게이트절연층(112), 제2게이트절연층(113) 및 층간절연층(115)을 통칭하여 무기절연층(IL)이라고 하면, 무기절연층(IL)은 투과영역(TA)에 대응하는 제1홀(H1)을 가질 수 있다. 제1홀(H1)은 버퍼층(111) 또는 기판(100)의 상면의 일부를 노출시킬 수 있다. 제1홀(H1)은 투과영역(TA)에 대응되도록 형성된 제1게이트절연층(112)의 개구, 제2게이트절연층(113)의 개구 및 층간절연층(115)의 개구가 중첩된 것일 수 있다. 이러한 개구들은 별도의 공정을 통해서 각각 형성되거나 동일한 공정을 통해서 동시에 형성될 수 있다. 이러한 개구들이 별도의 공정으로 형성되는 경우, 제1홀(H1)의 내측면은 매끄럽지 않고 계단 형상과 같은 단차를 가질 수도 있다.
한편, 본 실시예에 있어서, 버퍼층(111)은 투과영역(TA)에 대응하는 버퍼-홀(H0)을 가질 수 있다. 버퍼-홀(H0)은 기판(100)의 상면의 일부를 노출시킬 수 있다. 버퍼-홀(H0)의 면적은 제1홀(H1)의 면적보다 좁게 형성될 수 있다. 버퍼층(111) 및 무기절연층(IL)이 투과영역(TA)에 대응하는 홀(H1, H0)을 구비하는 바, 제2표시영역(DA2)의 광투과율이 향상될 수 있다.
제1배선(WL1), 소스전극(S1, S2) 및 드레인전극(D1, D2)은 층간절연층(115) 상에 배치될 수 있다. 제1배선(WL1)은 화소회로(PC)에 데이터 신호나 구동전압을 전달하는 배선일 수 있다. 제1배선(WL1), 소스전극(S1, S2) 및 드레인전극(D1, D2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 제1배선(WL1), 소스전극(S1, S2)과 드레인전극(D1, D2)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
제1박막트랜지스터(TFT) 및 제2박막트랜지스터(TFT')를 덮도록 유기절연층(OL)이 배치될 수 있다. 유기절연층(OL)은 단층 또는 다층으로 구비될 수 있다. 예컨대, 유기절연층(OL)은 제1유기절연층(116), 제2유기절연층(117), 제3유기절연층(118)이 적층되어 구비될 수 있다. 이 경우, 제1유기절연층(116) 상에는 제2배선(WL2), 제2유기절연층(117) 상에는 제3배선(WL3)이 배치될 수 있다. 제2배선(WL2) 및 제3배선(WL3)은 화소회로(PC, PC')에 다양한 신호 및/또는 전압을 전달할 수 있다.
제1유기절연층(116)은 제1배선(WL1), 소스전극(S1, S2)과 드레인전극(D1, D2)을 덮도록 배치될 수 있다. 제1유기절연층(116)은 감광성 폴리이미드, 폴리이미드(polyimide), Polystyrene(PS), 폴리카보네이트(PC), BCB(Benzocyclobutene), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일렌계 고분자, 또는 비닐알콜계 고분자 등을 포함할 수 있다.
제1유기절연층(116) 상에는 연결전극(CM, CM') 및 제2배선(WL2)가 배치될 수 있다. 연결전극(CM, CM')은 화소회로(PC, PC')와 유기발광다이오드(OLED, OLED')를 전기적으로 연결하기 위한 부재일 수 있다. 연결전극(CM, CM')은 제1유기절연층(116)을 관통하는 비아홀(VH1, VH1')을 통해서 적어도 하나의 박막트랜지스터(TFT, TFT')와 연결될 수 있다. 제2배선(WL2)은 제1배선(WL1)과 중첩할 수 있다. 제2배선(WL2)을 구비함에 따라, 표시패널은 고집적화가 가능할 수 있다.
연결전극(CM, CM') 및 제2배선(WL2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
제2유기절연층(117)은 연결전극(CM, CM') 및 제2배선(WL2)을 덮도록 배치될 수 있다. 제2유기절연층(117)은 제1유기절연층(116)과 동일한 물질로 구비될 수 있다. 제2유기절연층(117)은 감광성 폴리이미드, 폴리이미드(polyimide), Polystyrene(PS), 폴리카보네이트(PC), BCB(Benzocyclobutene), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일렌계 고분자, 또는 비닐알콜계 고분자 등을 포함할 수 있다.
제2유기절연층(117) 상에는 제3배선(WL3)이 배치될 수 있다. 제3배선(WL3)는 제1배선(WL1) 및/또는 제2배선(WL2)과 동일한 물질로 구비될 수 있으며, 제1배선(WL1) 및/또는 제2배선(WL2)과 중첩할 수 있다.
제2유기절연층(117) 상에는 제3배선(WL3)을 덮도록 제3유기절연층(118)이 배치될 수 있다. 제3유기절연층(118)은 그 상부에 배치되는 제1화소전극(121) 및 제2화소전극(121')이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다. 제3유기절연층(118)의 상면에는 제1화소전극(121)과 연결된 제1투명 연결전극(TCM), 제2화소전극(121')과 연결된 제2투명 연결전극(TCM')이 배치될 수 있다.
일부 실시예에서, 제3유기절연층(118)은 제1유기절연층(116) 및 제2유기절연층(117)과 다른 물질로 구비될 수 있다. 제3유기절연층(118)은 제1유기절연층(116) 및 제2유기절연층(117)보다 상면의 평탄도가 좋은 유기물질로 구비될 수 있다. 예컨대, 제3유기절연층(118)은 실록산계 유기물질로 구비될 수 있다. 실록산계 유기물질은 헥사메틸디실록산(Hexamethyldisiloxane), 옥타메틸트리실록산(Octamethyltrisiloxane), 데카메틸테트라실록산(Decamethyltetrasiloxane), 도데카메틸펜타실록산(Dodecamethylpentasiloxane) 및 폴리디메틸실록산(Polydimethylsiloxanes)을 포함할 수 있다.
다른 실시예로, 제1유기절연층(116), 제2유기절연층(117), 및 제3유기절연층(118)은 모두 동일한 물질로 구비될 수 있다. 예컨대, 제1유기절연층(116), 제2유기절연층(117), 및 제3유기절연층(118)은 모두 실록산계 유기물질로 구비될 수 있다.
제3유기절연층(118)은 평탄도가 높은 유기물질로 구비되는 바, 제3유기절연층(118)의 상부에 배치된 제1화소전극(121) 및 제2화소전극(121')은 평탄하게 구비될 수 있다. 이에 따라, 제1화소전극(121) 및 제2화소전극(121')에 의해 반사되는 반사광들간의 간섭 현상이 최소화될 수 있다.
한편, 유기절연층(OL)은 투과영역(TA)에 대응하여 제2홀(H2)을 가질 수 있다. 제2홀(H2)은 투과영역(TA)에 대응되도록 형성된 제1유기절연층(116)의 개구, 제2유기절연층(117)의 개구 및 제3유기절연층(118)의 개구가 중첩된 것일 수 있다. 이러한 개구들은 별도의 공정을 통해서 각각 형성되거나 동일한 공정을 통해서 동시에 형성될 수 있다. 이러한 개구들이 별도의 공정으로 형성되는 경우, 제2홀(H2)의 내측면은 매끄럽지 않고 계단 형상과 같은 단차를 가질 수도 있다.
제2홀(H2)은 제1홀(H1)과 중첩할 수 있다. 도 7에서는 제2홀(H2)이 제1홀(H1) 보다 크게 형성된 것으로 도시하고 있다. 다른 실시예로, 유기절연층(OL)은 무기절연층(IL)의 제1홀(H1)의 가장자리를 덮도록 구비되어, 제2홀(H2)의 면적이 제1홀(H1)의 면적보다 좁게 형성될 수 있다.
제1유기절연층(116)은 제1박막트랜지스터(TFT)의 제1소스전극(S1) 및 제1드레인전극(D1) 중 어느 하나를 노출시키는 비아홀(VH1)을 가지며, 제1연결전극(CM)은 이 비아홀(VH1)을 통해 제1소스전극(S1) 또는 제1드레인전극(D1)과 컨택하여 제1박막트랜지스터(TFT)에 전기적으로 연결될 수 있다. 또한, 제1유기절연층(116)은 제2박막트랜지스터(TFT')의 제2소스전극(S2) 및 제2드레인전극(D2) 중 어느 하나를 노출시키는 비아홀(VH1')을 가지며, 제2연결전극(CM')은 이 비아홀(VH1')을 통해 제2소스전극(S2) 또는 제2드레인전극(D2)과 컨택하여 제2박막트랜지스터(TFT')에 전기적으로 연결될 수 있다.
제2유기절연층(117)은 제1연결전극(CM)을 노출시키는 비아홀(VH2)을 가지고, 제3유기절연층(118)은 상기 비아홀(VH2)과 중첩된 비아홀(VH3)을 가져, 제1투명 연결전극(TCM)은 상기 비아홀(VH2, VH3)을 통해서 제1연결전극(CM)과 컨택될 수 있다. 또한, 제2유기절연층(117)은 제2연결전극(CM')을 노출시키는 비아홀(VH2')을 가지고, 제3유기절연층(118)은 상기 비아홀(VH2')과 중첩된 비아홀(VH3')을 가져, 제2투명 연결전극(TCM')은 상기 비아홀(VH2', VH3')을 통해서 제2연결전극(CM')과 컨택될 수 있다. 이에 따라, 제1화소전극(121)은 제1투명 연결전극(TCM)과 제1연결전극(CM)을 통해 제1박막트랜지스터(TFT)와 전기적으로 연결될 수 있으며, 제2화소전극(121')은 제2투명 연결전극(TCM')과 제2연결전극(CM')을 통해 제2박막트랜지스터(TFT')와 전기적으로 연결될 수 있다.
제1투명 연결전극(TCM) 및 제2투명 연결전극(TCM')은 제1화소전극(121) 및 제2화소전극(121')과 동일층에 배치되며, 투명 도전성 산화물로 구비될 수 있다. 즉, 제1투명 연결전극(TCM) 및 제2투명 연결전극(TCM')은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다.
제1투명 연결전극(TCM)은 제1화소회로(PC)와 전기적으로 연결되는 부재로, 제1유기발광다이오드(OLED)의 제1화소전극(121)과 제1화소회로(PC)를 전기적으로 연결하는 부재일 수 있다. 제2투명 연결전극(TCM')은 제2화소회로(PC')와 전기적으로 연결되는 부재로, 제2유기발광다이오드(OLED')의 제2화소전극(121')과 제2화소회로(PC')를 전기적으로 연결하는 부재일 수 있다.
제1투명 연결전극(TCM) 및 제2투명 연결전극(TCM')은 제1화소전극(121)과 제2화소전극(121')에 의한 반사광의 간섭효과를 줄이기 위해서 도입된 것을 수 있다. 만일, 제1화소전극(121)의 일부가 비아홀(VH2, VH3)을 통해 제1연결전극(CM)과 컨택된다면, 제1화소전극(121)에 포함될 수 있는 반사막에 의해서 비아홀(VH2, VH3) 부분에서도 반사광이 발생할 수 있다. 이러한 반사광에 의해서 빛 간섭현상이 발생하여 반사색 띠가 시인될 수 있다.
본 발명의 실시예에서는, 제1투명 연결전극(TCM) 및 제2투명 연결전극(TCM')을 도입하여, 비아홀(VH2, VH3) 내부에서 발생할 수 있는 반사광을 최소화하여 반사색 띠가 시인되지 않게 할 수 있다.
제1화소전극(121)과 제2화소전극(121')은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 또한, 제1화소전극(121)과 제2화소전극(121')은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 이 경우, 제1화소전극(121)과 제2화소전극(121')은 반사막으로 구비된 제1층 및 상기 제1층 상의 도전성 산화물의 제2층이 적층된 구조를 가질 수 있다. 예컨대, 제1화소전극(121)과 제2화소전극(121')은 Ag/ITO로 적층된 구조를 가질 수 있다.
제1화소전극(121)은 제1투명 연결전극(TCM)과 동일층에 배치되되, 제1투명 연결전극(TCM)의 가장자리를 덮으며, 제1투명 연결전극(TCM)과 컨택될 수 있다. 마찬가지로, 제2화소전극(121')은 제2투명 연결전극(TCM')과 동일층에 배치되되, 제2투명 연결전극(TCM')의 가장자리를 덮으며, 제2투명 연결전극(TCM')과 컨택될 수 있다.
화소정의막(119)은 유기절연층(OL) 상에서, 제1화소전극(121) 및 제2화소전극(121') 각각의 가장자리를 덮으며, 제1화소전극(121) 및 제2화소전극(121')의 중앙부를 노출하는 제1개구(OP1) 및 제2개구(OP2)를 구비할 수 있다. 상기 제1개구(OP1) 및 제2개구(OP2)에 의해서 유기발광다이오드(OLED, OLED')의 발광영역, 즉, 부화소(Pm, Pa)의 크기 및 형상이 정의된다.
화소정의막(119)은 화소전극(121, 121')의 가장자리와 화소전극(121, 121') 상부의 대향전극(123)의 사이의 거리를 증가시킴으로써 화소전극(121, 121')의 가장자리에서 아크(arc) 등이 발생하는 것을 방지하는 역할을 할 수 있다. 화소정의막(119)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
일부 실시예에서, 화소정의막(119)은 차광물질을 포함할 수 있다. 즉, 화소정의막(119)은 블랙의 색상을 갖는 안료 또는 염료를 포함하는 절연물(예, 유기절연물)을 포함할 수 있다. 이와 같이 차광막으로 구비된 화소정의막(119)은 인접 화소들 간의 혼색을 방지하여 시인성을 개선할 수 있다.
화소정의막(119)은 투과영역(TA)에 위치하는 제3홀(H3)을 구비할 수 있다. 제3홀(H3)은 제1홀(H1) 및 제2홀(H2)과 중첩할 수 있다. 제1홀(H1) 내지 제3홀(H3)에 의해, 투과영역(TA)에서의 광 투과율이 향상될 수 있다. 제1홀(H1) 내지 제3홀(H3)의 내측면에는 후술할 대향전극(123)의 일부가 배치될 수 있다.
화소정의막(119)의 제1개구(OP1) 및 제2개구(OP2)의 내부에는 제1화소전극(121) 및 제2화소전극(121')에 각각 대응되도록 형성된 제1발광층(122) 및 제2발광층(122')이 배치된다. 제1발광층(122)과 제2발광층(122')은 고분자 물질 또는 저분자 물질을 포함할 수 있으며, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
제1발광층(122)과 제2발광층(122')의 상부 및/또는 하부에는 유기 기능층(미도시)이 배치될 수 있다. 유기 기능층은 제1발광층(122)과 제2발광층(122')의 하부에 배치될 수 있다. 이 경우, 유기 기능층은 단층구조인 홀 수송층(HTL: Hole Transport Layer)일 수 있다. 또는, 유기 기능층 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다.
또는, 유기 기능층은 상기 제1발광층(122) 및 제2발광층(122') 상부에 배치될 수 있다. 이 경우, 유기 기능층은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 이러한 유기 기능층은 제1표시영역(DA1)과 제2표시영역(DA2)에 포함된 유기발광다이오드(OLED, OLED')들에 대응되도록 일체로 형성될 수 있다.
제1발광층(122)과 제2발광층(122')의 상부에는 대향전극(123)이 배치된다. 대향전극(123)은 일함수가 낮은 도전성 물질을 포함할 수 있다. 예컨대, 대향전극(123)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(123)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 대향전극(123)은 제1표시영역(DA1)과 제2표시영역(DA2)에 포함된 유기발광다이오드(OLED, OLED')들에 대응되도록 일체로 형성될 수 있다.
제1표시영역(DA1)에 형성된 제1화소전극(121)으로부터 대향전극(123)까지의 층들은 제1유기발광다이오드(OLED)를 이룰 수 있다. 제2표시영역(DA2)에 형성된 제2화소전극(121')으로부터 대향전극(123)까지의 층들은 제2유기발광다이오드(OLED')를 이룰 수 있다.
대향전극(123) 상에는 유기물질을 포함하는 캡핑층(미도시)이 형성될 수 있다. 캡핑층은 대향전극(123)을 보호하는 동시에 광추출 효율을 높이기 위해서 마련된 층일 수 있다. 캡핑층은 대향전극(123) 보다 굴절률이 높은 유기물질을 포함할 수 있다.
대향전극(123)은 투과영역(TA)에 대응하는 투과홀(TAH)을 구비할 수 있다. 이러한 투과홀(TAH)이 투과영역(TA)에 대응한다는 것은, 투과홀(TAH)이 투과영역(TA)과 중첩하는 것으로 이해될 수 있다. 도 7에서는, 투과홀(TAH)의 면적이 무기절연층(IL)에 형성된 제1홀(H1)의 면적보다 넓게 구비되는 것으로 도시하고 있다. 그러나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 투과홀(TAH)의 면적은 제1홀(H1)의 면적보다 좁거나 동일하게 구비될 수 있다.
투과홀(TAH)에 의해, 투과영역(TA)에서 대향전극(123)의 일부가 존재하지 않게 되고, 이를 통해 투과영역(TA)에서의 광 투과율이 현저히 높아질 수 있다. 이러한 투과홀(TAH)을 구비한 대향전극(123)은 다양한 방법으로 형성할 수 있다. 일 실시예로, 대향전극(123)을 형성하는 물질을 기판(100) 전면에 형성한 후, 투과영역(TA)에 대응하는 부분을 레이저 리프트 오프(laser lift off)를 통해 제거하여, 투과홀(TAH)을 갖는 대향전극(123)을 형성할 수 있다. 다른 실시예로, MSP(metal self patterning) 공법을 통해 투과홀(TAH)을 갖는 대향전극(123)을 형성할 수 있다. 또 다른 실시예로, FMM(fine metal mask)을 이용하여 대향전극(123)을 증착하는 방식을 통해 투과홀(TAH)을 갖는 대향전극(123)을 형성할 수도 있다.
제2표시영역(DA2)의 하부금속층(BML)은 제2표시영역(DA2) 전체에 대응하도록 구비될 수 있다. 이 경우, 하부금속층(BML)은 투과영역(TA)과 중첩하는 하부-홀(BMLH)을 구비할 수 있다. 일부 실시예에서, 상기 하부-홀(BMLH)의 형상 및 크기에 의해서 투과영역(TA)의 형상 및 크기가 정의될 수 있다.
표시 패널(10)의 유기발광다이오드(OLED, OLED') 상부에는 밀봉부재로써 박막봉지층(TFEL)이 배치될 수 있다. 즉, 유기발광다이오드(OLED, OLED')는 박막봉지층(TFEL)에 의해서 밀봉될 수 있다. 박막봉지층(TFEL)은 대향전극(123) 상에 배치될 수 있다. 박막봉지층(TFEL)은 외부의 수분이나 이물질이 유기발광다이오드(OLED, OLED')로 침투하는 것을 방지할 수 있다.
박막봉지층(TFEL)은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있으며, 이와 관련하여 도 6 및 도 7에서는 박막봉지층(TFEL)이 제1무기 봉지층(131), 유기봉지층(132) 및 제2무기봉지층(133)이 적층된 구조를 도시한다. 다른 실시예에서 유기봉지층의 개수와 무기봉지층의 개수 및 적층 순서는 변경될 수 있다.
제1무기 봉지층(131) 및 제2무기봉지층(133)은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2)과 같은 하나 이상의 무기 절연물을 포함할 수 있으며, 화학기상증착법(CVD) 등에 의해 형성될 수 있다. 유기봉지층(132)은 폴리머(polymer)계열의 소재를 포함할 수 있다. 폴리머 계열의 소재로는 실리콘계 수지, 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
제1무기 봉지층(131), 유기봉지층(132) 및 제2무기봉지층(133)은 제1표시영역(DA1) 및 제2표시영역(DA2)을 커버하도록 일체로 형성될 수 있다. 이에 따라, 제1무기 봉지층(131), 및 유기봉지층(132)은 무기절연층(IL)의 제1홀(H1)의 내부에 배치될 수 있다.
도 8 및 도 9는 실시예들에 따른 표시 장치의 일부를 나타낸 단면도이다. 구체적으로, 도 8 및 도 9는 제2화소전극(121')과 제2투명 연결전극(TCM')을 도시한다.
일 실시예에 있어서, 제2화소전극(121')은 다층 구조로 구비될 수 있다. 예컨대, 도 8과 같이, 제2화소전극(121')은 제1층(121'a) 및 제2층(121'b)이 적층되어 구비될 수 있다.
제1층(121'a)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막으로 구비될 수 있다.
제2층(121'b)은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 예컨대, 제2층(121'b)은 ITO로 구비될 수 있다.
제2화소전극(121')의 두께(t2)는 약 1000 ~ 1500 Å으로 구비될 수 있다. 제1층(121'a)의 두께는 약 800 ~ 1200 Å으로 구비될 수 있다. 제2층(121'b)의 두께는 약 80 ~ 150 Å으로 구비될 수 있다. 즉, 제2층(121'b)의 두께는 제1층(121'a)의 두께 보다 작게 구비될 수 있다.
제2투명 연결전극(TCM')은 제3유기절연층(118) 및 제2유기절연층(117)에 구비된 비아홀(VH2', VH3')를 통해서 제2연결전극(CM')과 연결될 수 있다. 제2투명 연결전극(TCM')은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 도면에서와 같이, 제2투명 연결전극(TCM')의 두께(t1)은 제2화소전극(121')의 두께(t2)보다 작게 구비될 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 제2투명 연결전극(TCM')의 두께(t1)는 제2화소전극(121')의 두께(t2)와 동일 유사한 수준으로 구비될 수 있다. 예컨대, 제2투명 연결전극(TCM')의 두께(t1)은 약 1000 ~ 1500 Å으로 구비될 수 있다.
제2투명 연결전극(TCM')은 반사막을 구비하지 않는 바, 비아홀(VH2', VH3')에 배치된 제2투명 연결전극(TCM')에 의한 반사광이 최소화되며, 반사광에 의한 간섭효과가 최소화될 수 있다.
한편, 도 9를 참조하면, 제2화소전극(121')은 제1층(121'a) 하부에 배치된 제3층(121'c)을 더 포함할 수 있다. 상기 제3층(121'c)은 제2투명 연결전극(TCM')과 일체로 형성될 수 있다. 즉, 제2화소전극(121')의 제3층(121'c)이 연장되어 제2투명 연결전극(TCM')으로 기능할 수 있다. 이 경우, 제2화소전극(121')은 단차가 형성되는 부분없이 전체적으로 평탄하게 형성되는 바, 제2화소전극(121')에서 반사된 광들의 간섭현상이 더욱 줄어들 수 있다.
도 10은 일 실시예에 따른 표시 장치의 일 보조 부화소를 도시한 평면 배치도이다.
도 10을 참조하면, 보조 부화소(Pa)의 제2화소전극(121')은 적어도 일부분이 라운드진 형상으로 구비될 수 있다. 일 실시예에서, 제2화소전극(121')은 도 10에 도시된 것과 같이 대체로 원형 형상으로 구비될 수 있다. 제2화소전극(121')이 라운드진 형상으로 구비됨에 따라 제2표시영역(DA2)에서 제2화소전극(121') 외곽의 각진 코너부가 줄어들거나 제거됨으로써 이를 통해 반사되는 빛의 회절에 의해 표시품질이 저하되는 것을 방지 또는 최소할 수 있다.
제2화소전극(121')의 일측에는 제2투명 연결전극(TCM')이 배치될 수 있다. 제2투명 연결전극(TCM')은 제2화소전극(121')의 하부에 배치되며, 제2화소전극(121')의 끝단은 제2투명 연결전극(TCM')의 적어도 일부를 덮을 수 있다. 제2투명 연결전극(TCM')는 적어도 일부분이 라운드진 형상으로 구비될 수 있다.
제2투명 연결전극(TCM')은 비아홀(VH2', VH3')을 통해 다른 층에 배치된 제2연결전극(CM')과 접속될 수 있다. 상기 제2투명 연결전극(TCM')과 비아홀(VH2', VH3')은 발광영역(EA)으로 정의되는 화소정의막(119')의 제2개구(OP2)와 중첩되지 않을 수 있다. 제2투명 연결전극(TCM')과 비아홀(VH2', VH3')이 발광영역(EA)과 중첩되는 경우 발광영역(EA)의 평탄도가 저하되어 색감이 틀어질 수 있기 때문이다.
제2화소전극(121') 상에는 발광영역(EA)을 정의하는 화소정의막(119')이 배치될 수 있다. 상기 발광영역(EA)은 제2화소전극(121')의 중앙부를 노출하는 제2개구(OP2)에 의해 정의될 수 있다. 화소정의막(119')의 발광영역(EA), 즉, 제2개구(OP2)는 적어도 일부가 라운드진 형상으로 구비될 수 있다. 예컨대, 제2개구(OP2)는 도 9에 도시된 바와 같이 대체로 원형 형상으로 구비될 수 있다.
화소정의막(119')은 차광 물질을 포함하는 바, 블랙매트릭스로 기능할 수 있다. 즉, 화소정의막(119')은 제2표시영역(DA2)을 관통하는 빛이 제2화소전극(121')의 가장자리를 통해 회절되는 것을 방지하거나 최소화할 수 있다.
도 8 내지 도 10에 있어서, 제2표시영역(DA2)에 배치된 제2화소전극(121')을 기준으로 설명하였으나, 제1표시영역(DA1)에 배치된 제1화소전극(121)도 제2화소전극(121')과 동일한 특징을 구비할 수 있다. 예컨대, 제1화소전극(121, 도 6 참조)의 가장자리의 적어도 일부분이 라운드진 형상을 가질 수 있다. 또한, 제1화소전극(121)은 3층 구조로 구비될 수 있으며, 3층 중 하나의 층은 제1투명 연결전극(TCM)과 일체로 형성될 수 있다.
도 11a 내지 도 11d는 본 발명의 일 실시예에 따른 표시 패널의 제조방법을 순차적으로 도시한 단면도로, 제2표시영역의 일부를 개략적으로 나타내고 있다.
도 11a를 참조하면, 제1유기절연층(116) 상에 제2연결전극(CM')을 형성한다. 제1유기절연층(116)은 스핀 코팅 공정, 프린팅 공정등을 이용하여 형성될 수 있다.
제2연결전극(CM')은 금속 및/또는 합금을 스퍼터링 공정, 진공 증착 공정, 화학 기상 증착 공정, 펄스 레이저 증착 공정, 프린팅 공정, 원자층 적층 공정 등을 이용하여 형성한 후, 식각 공정으로 패터닝하여 형성할 수 있다.
그 다음, 도 11b를 참조하면, 제2연결전극(CM') 상에 제2유기절연층(117)을 형성한다. 이 때, 제2유기절연층(117)은 제2연결전극(CM')의 일부 노출하는 비아홀(VH2')을 가지도록 형성한다. 제2유기절연층(117)은 감광성 물질을 스핀 코팅 공정, 프린팅 공정등을 이용하여 형성한 후, 마스크를 이용한 노광 공정을 통해 비아홀(VH2')을 형성할 수 있다.
그 다음, 제2유기절연층(117) 상에 제3유기절연층(118)을 형성한다. 제3유기절연층(118)은 제2유기절연층(117)의 비아홀(VH2')와 중첩되는 비아홀(VH3')을 가지도록 형성할 수 있다. 이에 따라, 제2연결전극(CM')의 일부는 제2유기절연층(117)의 비아홀(VH2') 및 제3유기절연층(118)의 비아홀(VH3')에 의해서 노출될 수 있다.
도 11c를 참조하면, 제3유기절연층(118) 상에 제2투명 연결전극(TCM')을 형성한다. 제2투명 연결전극(TCM')은 상기 제2유기절연층(117)의 비아홀(VH2') 및 제3유기절연층(118)의 비아홀(VH3')을 통해서 제2연결전극(CM')과 접속될 수 있다.
제2투명 연결전극(TCM')은 투명 전도성 물질로 형성될 수 있으며, 스퍼터링 공정, 진공 증착 공정, 화학 기상 증착 공정, 펄스 레이저 증착 공정, 프린팅 공정, 원자층 적층 공정 등을 이용하여 형성된 후, 패터닝되어 형성될 수 있다.
도 11d를 참조하면, 제3유기절연층(118) 상에서 제2투명 연결전극(TCM')의 끝단을 덮도록 제2화소전극(121')을 형성한다.
제2화소전극(121')은 반사성을 갖는 물질을 사용하여 형성될 수 있다. 예를 들면, 제2화소전극(121')은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Yb 또는 Ca 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 또한, 제2화소전극(121')은 전술한 금속 및/또는 합금을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다. 일부 실시예에서, 제2화소전극(121')은 반사형 전극으로 Ag/ITO 구조를 포함할 수 있다.
제2화소전극(121')은 스퍼터링 공정, 진공 증착 공정, 화학 기상 증착 공정, 펄스 레이저 증착 공정, 프린팅 공정, 원자층 적층 공정 등을 이용하여 형성될 수 있다. 제2화소전극(121')은 부화소별로 패터닝될 수 있다.
이와 같이, 제2화소전극(121')은 반사성 물질을 포함하지 않는 제2투명 연결전극(TCM')을 통해 제2연결전극(CM') 또는 제2화소회로(PC', 도 7 참조)와 연결되는 바, 반사광에 의한 반사색띠 현상을 현저히 줄일 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
1: 전자기기
10: 표시 패널
CM, CM': 연결전극
TCM, TCM': 투명 연결전극
OL: 유기절연층
IL: 무기절연층

Claims (20)

  1. 제1표시소자가 배치된 제1표시영역 및 제2표시소자 및 투과영역이 배치된 제2표시영역을 포함하는 표시 패널; 및
    상기 표시 패널의 하면 상에 배치되되, 상기 제2표시영역에 중첩하는 컴포넌트;를 포함하며,
    상기 표시 패널은,
    기판;
    상기 기판 상에 배치되고 상기 제2표시소자와 전기적으로 연결되며, 적어도 하나의 박막트랜지스터를 포함하는 제2화소회로;
    상기 적어도 하나의 박막트랜지스터를 덮는 유기절연층; 및
    상기 제2표시영역에서 상기 유기절연층 상에 배치되며, 상기 제2화소회로와 전기적으로 연결된 제2투명 연결전극;을 포함하며,
    상기 제2표시소자는 상기 제2투명 연결전극과 동일한 층에 배치된 제2화소전극을 포함하는, 전자 기기.
  2. 제1항에 있어서,
    상기 제2화소전극은 반사성 물질을 포함하는, 전자 기기.
  3. 제1항에 있어서,
    상기 제2화소전극은 상기 제2투명 연결전극의 일단을 덮는, 전자 기기.
  4. 제1항에 있어서,
    상기 제2화소전극은 반사성 물질로 구비된 제1층 및 상기 제1층 상에 배치된 투명 전도성 물질로 구비된 제2층이 적층되어 구비된, 전자 기기.
  5. 제1항에 있어서,
    상기 제2투명 연결전극은 상기 유기절연층에 정의된 비아홀 내부에 배치된, 전자 기기.
  6. 제1항에 있어서,
    상기 제2화소전극은 반사성 물질로 구비된 제1층 및 상기 제1층 하부에 배치된 제3층을 포함하며, 상기 제3층은 상기 제2투명 연결전극과 일체로 구비된, 전자 기기.
  7. 제1항에 있어서,
    상기 제2화소전극의 가장자리의 적어도 일부분이 라운드진 형상을 가지는, 전자 기기.
  8. 제1항에 있어서,
    상기 제2화소전극의 중앙을 노출하는 개구를 구비하고, 상기 제2화소전극의 가장자리를 덮는 화소정의막;을 더 포함하며,
    상기 화소정의막은 차광 물질을 포함하는, 전자 기기.
  9. 제1표시소자가 배치된 기판;
    상기 기판 상에 배치되고 상기 제1표시소자와 전기적으로 연결되며, 적어도 하나의 박막트랜지스터를 포함하는 제1화소회로;
    상기 적어도 하나의 박막트랜지스터를 덮는 유기절연층; 및
    상기 유기절연층 상에 배치되며, 상기 제1화소회로와 전기적으로 연결된 제1투명 연결전극;을 포함하며,
    상기 제1표시소자는 상기 제1투명 연결전극과 동일한 층에 배치된 제1화소전극을 포함하는, 표시 패널.
  10. 제9항에 있어서,
    상기 제1화소전극은 반사성 물질로 구비된 제1층, 및 상기 제1층 상에 배치되고 투명 전도성 물질로 구비된 제2층이 적층되며,
    상기 제1투명 연결전극은 투명 전도성 물질로 구비된, 표시 패널.
  11. 제9항에 있어서,
    상기 제1투명 연결전극은 상기 제1화소전극의 일단을 덮는, 표시 패널.
  12. 제9항에 있어서,
    상기 유기절연층은 제1유기절연층, 제2유기절연층, 및 제3유기절연층이 순차 적층되어 구비되며, 상기 제1투명 연결전극은 상기 제1유기절연층 상에 배치된 제1연결전극과 비아홀을 통해 접속된, 표시 패널.
  13. 제12항에 있어서,
    상기 제3유기절연층은 실록산계 유기물질로 구비된, 표시 패널.
  14. 제9항에 있어서,
    상기 제1화소전극의 가장자리의 적어도 일부분이 라운드진 형상을 가지는, 표시 패널.
  15. 제9항에 있어서,
    상기 제1화소전극의 중앙을 노출하는 개구를 구비하고, 상기 제1화소전극의 가장자리를 덮는 화소정의막;을 더 포함하며,
    상기 화소정의막은 차광 물질을 포함하는, 표시 패널.
  16. 기판 상에 적어도 하나의 박막트랜지스터를 포함하는 제1화소회로를 형성하는 단계;
    상기 적어도 하나의 박막트랜지스터를 덮는 제1유기절연층을 형성하는 단계;
    상기 제1유기절연층 상에 제2연결전극을 형성하는 단계;
    상기 제2연결전극을 덮으며, 상기 제2연결전극의 일부분을 노출하는 비아홀을 구비한 제2유기절연층 및 제3유기절연층을 형성하는 단계;
    상기 제3유기절연층 상에 배치되며, 상기 비아홀을 통해서 상기 제2연결전극과 접속하는 제2투명 연결전극을 형성하는 단계; 및
    상기 제3유기절연층 상에 배치되며, 상기 제2투명 연결전극의 일단을 덮는 제2화소전극을 형성하는 단계;를 포함하는, 표시 패널의 제조방법.
  17. 제16항에 있어서,
    상기 제2화소전극은 반사성 물질을 포함하는, 표시 패널의 제조방법.
  18. 제16항에 있어서,
    상기 제2화소전극은 반사성 물질로 구비된 제1층 및 상기 제1층 상에 배치된 투명 전도성 물질로 구비된 제2층이 적층되어 구비된, 표시 패널의 제조방법.
  19. 제16항에 있어서,
    상기 제2화소전극의 가장자리의 적어도 일부분이 라운드진 형상을 가지는, 표시 패널의 제조방법.
  20. 제16항에 있어서,
    상기 제2화소전극의 중앙을 노출하는 개구를 구비하고, 상기 제2화소전극의 가장자리를 덮는 화소정의막을 형성하는 단계;를 더 포함하며,
    상기 화소정의막은 차광 물질을 포함하는, 표시 패널의 제조방법.
KR1020220038325A 2022-03-28 2022-03-28 표시 패널 및 전자 기기, 표시 패널의 제조방법 KR20230139955A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220038325A KR20230139955A (ko) 2022-03-28 2022-03-28 표시 패널 및 전자 기기, 표시 패널의 제조방법
CN202310095327.0A CN116828901A (zh) 2022-03-28 2023-02-03 显示面板及电子设备以及显示面板的制造方法
US18/109,754 US20230309344A1 (en) 2022-03-28 2023-02-14 Display panel, electronic apparatus, and method of manufacturing display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220038325A KR20230139955A (ko) 2022-03-28 2022-03-28 표시 패널 및 전자 기기, 표시 패널의 제조방법

Publications (1)

Publication Number Publication Date
KR20230139955A true KR20230139955A (ko) 2023-10-06

Family

ID=88096933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220038325A KR20230139955A (ko) 2022-03-28 2022-03-28 표시 패널 및 전자 기기, 표시 패널의 제조방법

Country Status (3)

Country Link
US (1) US20230309344A1 (ko)
KR (1) KR20230139955A (ko)
CN (1) CN116828901A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112285996A (zh) * 2020-10-28 2021-01-29 京东方科技集团股份有限公司 掩膜版、显示面板和显示设备

Also Published As

Publication number Publication date
CN116828901A (zh) 2023-09-29
US20230309344A1 (en) 2023-09-28

Similar Documents

Publication Publication Date Title
US11849605B2 (en) Display device having pixel-defining layers
US11386850B2 (en) Display panel and display apparatus including the same
JP7517864B2 (ja) 表示装置、及び表示装置の製造方法
US11974481B2 (en) Display panel and display apparatus including the same
US20220045160A1 (en) Display panel and display apparatus including the same
KR20220031796A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20210095771A (ko) 표시 장치
EP3955308A2 (en) Display panel and display apparatus including the same
EP3920235B1 (en) Display panel and display apparatus including the same
KR20220031795A (ko) 표시 장치 및 그 제조 방법
CN114122067A (zh) 包括对准图案的显示装置
CN114093915A (zh) 显示面板和显示设备
US12022696B2 (en) Display device
US20230309344A1 (en) Display panel, electronic apparatus, and method of manufacturing display panel
CN217134378U (zh) 显示面板和包括该显示面板的显示装置
US20220271256A1 (en) Display panel and display apparatus including the same
US20220208866A1 (en) Display panel and display apparatus including the same
US11711943B2 (en) Display panel having a valley portion and display apparatus including the same
CN114464650A (zh) 显示设备
KR20230054552A (ko) 마스크 조립체, 표시 장치의 제조 장치 및 표시 장치의 제조 방법
KR20220166401A (ko) 표시 패널 및 이를 포함하는 전자 기기
CN220915670U (zh) 显示面板
KR20220092732A (ko) 디스플레이 장치
KR20230104452A (ko) 표시 패널 및 이를 구비한 전자 기기
KR20220145461A (ko) 마스크 조립체, 표시 장치의 제조 장치 및 표시 장치의 제조 방법