KR20230104452A - 표시 패널 및 이를 구비한 전자 기기 - Google Patents

표시 패널 및 이를 구비한 전자 기기 Download PDF

Info

Publication number
KR20230104452A
KR20230104452A KR1020210194546A KR20210194546A KR20230104452A KR 20230104452 A KR20230104452 A KR 20230104452A KR 1020210194546 A KR1020210194546 A KR 1020210194546A KR 20210194546 A KR20210194546 A KR 20210194546A KR 20230104452 A KR20230104452 A KR 20230104452A
Authority
KR
South Korea
Prior art keywords
auxiliary
pattern layer
patterns
disposed
main
Prior art date
Application number
KR1020210194546A
Other languages
English (en)
Inventor
홍성진
강선미
최충석
강주훈
유제원
최수진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210194546A priority Critical patent/KR20230104452A/ko
Priority to US17/972,554 priority patent/US20230217758A1/en
Priority to CN202211717406.2A priority patent/CN116390584A/zh
Publication of KR20230104452A publication Critical patent/KR20230104452A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 메인표시영역, 컴포넌트영역 및 주변영역을 포함하는, 기판; 상기 메인표시영역 상에 배치된, 메인 화소회로 및 상기 메인 화소회로와 연결된 메인 표시요소; 상기 컴포넌트영역 상에 배치된, 보조 표시요소; 상기 주변영역 상에 배치된, 보조 화소회로; 상기 보조 표시요소와 상기 보조 화소회로를 연결하는, 연결배선; 및 상기 기판과 상기 보조 표시요소 사이에 개재되어 상기 보조 표시요소와 중첩하도록 배치되며, 상기 기판과 수직인 방향에서의 형상이 서로 다른 지름을 갖는 동심원 형상인 복수의 패턴들을 포함하는, 패턴층;을 구비하는, 표시 패널을 제공한다.

Description

표시 패널 및 이를 구비한 전자 기기{Display panel and electric apparatus}
본 발명은 표시 패널 및 이를 구비한 전자 기기에 관한 것으로, 더 상세하게는 고품질의 이미지를 제공하면서도 동시에 컴포넌트를 통해 출력되는 이미지의 품질이 향상된 표시 패널 및 이를 구비한 전자 기기를 제공한다.
표시 패널은 데이터를 시각적으로 표시하는 장치이다. 근래에 표시 패널의 용도가 다양해지고 있다. 표시 패널의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시영역이 차지하는 면적을 확대하면서 동시에 다양한 기능을 추가하기 위한 방안으로서, 표시영역 내측에 이미지 디스플레이 이외의 기능을 부가하기 위한 표시 패널의 연구가 계속되고 있다.
본 발명의 실시예들은, 표시영역 내에 투과영역을 구비한 표시 패널 및 이를제는 포함하는 전자 기기에 관한 구조를 제공한다.
그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 메인표시영역, 컴포넌트영역 및 주변영역을 포함하는, 기판; 상기 메인표시영역 상에 배치된, 메인 화소회로 및 상기 메인 화소회로와 연결된 메인 표시요소; 상기 컴포넌트영역 상에 배치된, 보조 표시요소; 상기 주변영역 상에 배치된, 보조 화소회로; 상기 보조 표시요소와 상기 보조 화소회로를 연결하는, 연결배선; 및 상기 기판과 상기 보조 표시요소 사이에 개재되어 상기 보조 표시요소와 중첩하도록 배치되며, 상기 기판과 수직인 방향에서의 형상이 서로 다른 지름을 갖는 동심원 형상인 복수의 패턴들을 포함하는, 패턴층;을 구비하는, 표시 패널이 제공된다.
본 실시예에 따르면, 상기 패턴층은 금속 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 복수의 패턴들은 제1 선폭 및 제1 이격거리를 갖고, 상기 제1 이격거리는 상기 제1 선폭과 동일하거나 더 클 수 있다.
본 실시예에 따르면, 상기 제1 이격거리는 상기 제1 선폭의 2배 이하일 수 있다.
본 실시예에 따르면, 상기 제1 선폭은 1.2㎛ 이상 3.0㎛ 이하일 수 있다.
본 실시예에 따르면, 상기 패턴층에는 정전압이 인가될 수 있다.
본 실시예에 따르면, 상기 보조 표시요소는, 보조 화소전극, 상기 보조 화소전극 상의 보조 대향전극 및 상기 보조 화소전극과 상기 보조 대향전극 사이에 배치되는 보조 중간층을 포함하고, 상기 패턴층은 상기 보조 화소전극과 전기적으로 연결될 수 있다.
본 실시예에 따르면, 상기 패턴층은 무기 절연 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 복수의 패턴들은 제1 선폭 및 제1 이격거리를 갖고, 상기 제1 선폭은 2.0㎛ 이상 4.0㎛ 이하일 수 있다.
본 실시예에 따르면, 상기 연결배선은 상기 패턴층과 적어도 일부 중첩하며, 상기 연결배선과 상기 패턴층 사이에는 절연층이 더 개재될 수 있다.
본 실시예에 따르면, 상기 보조 표시요소는, 보조 화소전극, 상기 보조 화소전극 상의 보조 대향전극 및 상기 보조 화소전극과 상기 보조 대향전극 사이에 배치되는 보조 중간층을 포함하고, 상기 패턴층의 폭은 상기 보조 화소전극의 폭과 동일하거나 더 작을 수 있다.
본 실시예에 따르면, 상기 패턴층은 금속 물질을 포함하는 제1 패턴층 및 무기 절연 물질을 포함하는 제2 패턴층을 포함할 수 있다.
본 실시예에 따르면, 상기 제1 패턴층은 상기 기판과 수직인 방향에서의 형상이 동심원 형상인 복수의 제1 패턴들을 포함하고, 상기 제2 패턴층은 상기 기판과 수직인 방향에서의 형상이 동심원 형상인 복수의 제2 패턴들을 포함하고, 상기 복수의 제1 패턴들과 상기 복수의 제2 패턴들은 서로 중첩하여 배치될 수 있다.
본 실시예에 따르면, 상기 제1 패턴층은 상기 기판과 수직인 방향에서의 형상이 동심원 형상인 복수의 제1 패턴들을 포함하고, 상기 제2 패턴층은 상기 기판과 수직인 방향에서의 형상이 동심원 형상인 복수의 제2 패턴들을 포함하고, 상기 복수의 제1 패턴들은 상기 복수의 제2 패턴들의 사이에 배치될 수 있다.
상기 패턴층은 이웃한 상기 복수의 패턴들 사이를 각각 연결하는 복수의 연결패턴들을 더 포함할 수 있다.
본 실시예에 따르면, 상기 복수의 연결패턴들은 동일 선 상에 배치되지 않을 수 있다.
본 실시예에 따르면, 상기 복수의 패턴들은 각각 플로팅(floating)되어 배치될 수 있다.
본 발명의 다른 관점에 따르면, 메인표시영역, 컴포넌트영역 및 주변영역을 포함하는 표시 패널; 및 상기 컴포넌트영역에 대응하도록 상기 표시 패널 하부에 배치된, 컴포넌트;를 구비한 전자 기기에 있어서, 상기 표시 패널은, 기판; 상기 메인표시영역 상에 배치된, 메인 화소회로 및 상기 메인 화소회로와 연결된 메인 표시요소; 상기 컴포넌트영역 상에 배치된, 보조 표시요소; 상기 주변영역 상에 배치된, 보조 화소회로; 상기 보조 표시요소와 상기 보조 화소회로를 연결하는, 연결배선; 및 상기 기판과 상기 보조 표시요소 사이에 개재되어 상기 보조 표시요소와 중첩하도록 배치되며, 상기 기판과 수직인 방향에서의 형상이 동심원 형상인 복수의 패턴들을 포함하는, 패턴층;을 구비하는, 전자 기기가 제공된다.
본 실시예에 따르면, 상기 패턴층은 금속 물질 및 무기 절연 물질 중 적어도 하나를 포함할 수 있다.
본 실시예에 따르면, 상기 복수의 패턴들은 제1 선폭 및 제1 이격거리를 갖고, 상기 제1 선폭과 상기 제1 이격거리의 비율은 1:1 내지 1:2일 수 있다.
본 실시예에 따르면, 상기 패턴층은 정전압이 인가되는 배선과 전기적으로 연결되거나, 또는 상기보조 표시요소와 전기적으로 연결될 수 있다.
본 실시예에 따르면, 상기 보조 표시요소는, 보조 화소전극, 상기 보조 화소전극 상의 보조 대향전극 및 상기 보조 화소전극과 상기 보조 대향전극 사이에 배치되는 보조 중간층을 포함하고, 상기 패턴층의 폭은 상기 보조 화소전극의 폭과 동일하거나 더 작을 수 있다.
본 실시예에 따르면, 상기 패턴층은 금속 물질을 포함하며 동심원 형상을 갖는 복수의 제1 패턴들을 구비하는 제1 패턴층 및 무기 절연 물질을 포함하며 동심원 형상을 갖는 제2 패턴층을 포함할 수 있다.
본 실시예에 따르면, 상기 패턴층은 이웃한 상기 복수의 패턴들 사이를 각각 연결하는 복수의 연결패턴들을 더 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들은, 표시영역 내에 투과영역을 구비한 표시 패널 및 이를제는 포함하는 전자 기기에 관한 구조를 제공한다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 전자 기기를 개략적으로 도시하는 사시도들이다.
도 2a 및 도 2b는 실시예들에 따른 전자 기기의 단면의 일부를 개략적으로 도시하는 단면도들이다.
도 3은 본 발명의 일 실시예에 따른 전자 기기에 포함될 수 있는 표시 패널을 개략적으로 나타내는 평면도이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 표시 패널에 포함될 수 있는 화소의 등가회로도들이다.
도 5a 및 도 5b는 본 발명의 일 실시예들에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도들이다.
도 6a 내지 도 6c는 본 발명의 일 실시예에 따른 패턴층의 형상을 개략적으로 도시하는 평면도들이다.
도 7은 패턴층의 다른 실시예이다.
도 8 내지 도 13은 본 발명의 일 실시예에 따른 표시 장치의 단면을 개략적으로 도시한 단면도들이다.
도 14는 본 발명의 일 실시예에 따른 패턴층의 평면도이다.
도 15 및 도 16은 도 14의 패턴층을 포함하는 단면도들이다.
도 17은 본 발명의 일 실시예에 따른 패턴층의 평면도이다.
도 18은 도 17의 패턴층을 포함하는 단면도이다.
도 19는 본 발명의 일 실시예에 따른 패턴층의 평면도이다.
도 20은 도 19의 패턴층을 포함하는 단면도이다.
도 21 내지 도 25는 도 6a 등의 패턴층의 단면을 개략적으로 도시한 단면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 명세서에서 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
본 명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 명세서에서 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
본 명세서에서 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
본 명세서에서 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
본 명세서에서 x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
본 명세서에서 어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 전자 기기를 개략적으로 도시하는 사시도들이다.
도 1a 내지 도 1c를 참조하면, 전자 기기(1, 1', 1'')는 표시영역(DA)과 표시영역(DA) 외측의 주변영역(NDA)을 포함한다. 표시영역(DA)은 컴포넌트영역(CA)과, 컴포넌트영역(CA)을 적어도 부분적으로 둘러싸는 메인표시영역(MDA)을 포함한다. 컴포넌트영역(CA)은 보조 이미지를 표시하고, 메인표시영역(MDA)은 메인 이미지를 표시함으로써, 컴포넌트영역(CA)과 메인표시영역(MDA)은 개별적으로 또는 함께 이미지를 디스플레이 할 수 있다. 주변영역(NDA)은 표시요소들이 배치되지 않은 일종의 비표시영역일 수 있다. 표시영역(DA)은 주변영역(NDA)에 의해 전체적으로 둘러싸일 수 있다.
도 1a는 메인표시영역(MDA)이 하나의 컴포넌트영역(CA)의 적어도 일부를 둘러싸도록 위치한 것을 도시한다. 다른 실시예로, 전자 기기(1)는 2개 이상의 컴포넌트영역(CA)들을 가질 수 있고, 복수 개의 컴포넌트영역(CA)들의 형상 및 크기는 서로 상이할 수 있다. 전자 기기(1)의 상면에 대략 수직인 방향에서 보았을 시, 컴포넌트영역(CA)의 형상은 원형, 타원형, 사각형 등의 다각형, 별 형상 또는 다이아몬드 형상 등 다양한 형상을 가질 수 있다. 그리고 도 1a에서는 전자 기기(1)의 상면에 대략 수직인 방향에서 보았을 시 대략 사각형 형상을 갖는 메인표시영역(MDA)의 (+y방향) 상측 중앙에 컴포넌트영역(CA)이 배치된 것으로 도시하고 있으나, 컴포넌트영역(CA)은 사각형인 메인표시영역(MDA)의 일측, 예컨대 우상측 또는 좌상측에 배치될 수도 있다. 예를 들어, 도 1b와 같이 메인표시영역(MDA)의 내에 원형의 컴포넌트영역(CA)이 위치할 수도 있고, 도 1c와 같이 메인표시영역(MDA)의 일측에 사각의 바(bar) 타입의 컴포넌트영역(CA)이 위치할 수도 있다.
전자 기기(1)는 메인표시영역(MDA)에 배치된 복수 개의 메인 부화소(Pm)들과 컴포넌트영역(CA)에 배치된 복수 개의 보조 부화소(Pa)들을 이용하여 이미지를 제공할 수 있다.
컴포넌트영역(CA)에는 도 2를 참조하여 후술하는 것과 같이, 컴포넌트영역(CA)에 대응하여 표시 패널의 하부에 전자요소인 컴포넌트(40)가 배치될 수 있다.
컴포넌트(40)는 빛 또는 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 근접센서와 같이 거리를 측정하는 센서, 사용자의 신체의 일부(예, 지문, 홍채, 얼굴 등)을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 화상을 캡쳐하는 이미지 센서(예, 카메라) 등일 수 있다. 빛을 이용하는 전자요소는, 가시광, 적외선광, 자외선광 등 다양한 파장 대역의 빛을 이용할 수 있다. 음향을 이용하는 전자요소는, 초음파 또는 다른 주파수 대역의 음향을 이용할 수 있다. 일부 실시예에서, 컴포넌트(40)는 발광부와 수광부와 같이 서브-컴포넌트들을 포함할 수 있다. 발광부와 수광부는 일체화된 구조이거나, 물리적으로 분리된 구조로 한 쌍의 발광부와 수광부가 하나의 컴포넌트(40)를 이룰 수 있다. 이러한 컴포넌트(40)의 기능이 제한되는 것을 최소화하기 위해, 컴포넌트영역(CA)은 컴포넌트(40)로부터 외부로 출력되거나 외부로부터 컴포넌트(40)를 향해 진행하는 빛 또는/및 음향 등이 투과할 수 있는 투과영역(TA)을 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 패널 및 이를 구비하는 전자 기기의 경우, 컴포넌트영역(CA)을 통해 광이 투과하도록 할 시, 광 투과율은 약 10% 이상, 보다 바람직하게 40% 이상이거나, 25% 이상이거나 50% 이상이거나, 85% 이상이거나, 90% 이상일 수 있다.
컴포넌트영역(CA)에는 복수 개의 보조 부화소(Pa)들이 배치될 수 있다. 복수 개의 보조 부화소(Pa)들은 빛을 방출하여, 소정의 이미지를 제공할 수 있다. 컴포넌트영역(CA)에서 디스플레이 되는 이미지는 보조 이미지로, 메인표시영역(MDA)에서 디스플레이 되는 이미지에 비해서 해상도가 낮을 수 있다. 즉, 컴포넌트영역(CA)은 빛 및 음향이 투과할 수 있는 투과영역(TA)을 구비하며, 투과영역(TA) 상에 부화소가 배치되지 않는 경우, 단위 면적 당 배치될 수 있는 보조 부화소(Pa)들의 수가 메인표시영역(MDA)에 단위 면적 당 배치되는 메인 부화소(Pm)들의 수에 비해 적을 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 전자 기기(1)로서, 유기 발광 디스플레이 장치를 예로 하여 설명하지만, 본 발명의 디스플레이 장치는 이에 제한되지 않는다. 다른 실시예로서, 본 발명의 디스플레이 장치(1)는 무기 발광 디스플레이 장치(Inorganic Light Emitting Display 또는 무기 EL 디스플레이 장치)이거나, 양자점 발광 디스플레이 장치(Quantum dot Light Emitting Display)와 같은 디스플레이 장치일 수 있다. 예컨대, 디스플레이 장치(1)에 구비된 표시요소의 발광층은 유기물을 포함하거나, 무기물을 포함하거나, 양자점을 포함하거나, 유기물과 양자점을 포함하거나, 무기물과 양자점을 포함할 수 있다.
도 2a 및 도 2b는 실시예들에 따른 전자 기기의 단면의 일부를 개략적으로 도시하는 단면도들이다.
도 2a를 참조하면, 전자 기기(1)는 표시 패널(10) 및 상기 표시 패널(10)과 중첩 배치된 컴포넌트(40)을 포함할 수 있다. 표시 패널(10) 상부에는 표시 패널(10)을 보호하는 커버 윈도우(미도시)가 더 배치될 수 있다.
표시 패널(10)은 컴포넌트(40)와 중첩되는 영역인 컴포넌트영역(CA) 및 메인 이미지가 디스플레이되는 메인표시영역(MDA)를 포함한다. 표시 패널(10)은 기판(100), 기판(100) 상의 표시층(DSL), 터치스크린층(TSL), 광학기능층(OFL) 및 기판(100) 하부에 배치된 패널 보호 부재(PB)를 포함할 수 있다.
표시층(DSL)은 박막트랜지스터(TFTm, TFTa)를 포함하는 회로층(PCL), 표시요소인 발광소자(light emitting element, EDm, EDa) 및 박막봉지층(TFE)(또는 밀봉기판(미도시))과 같은 밀봉부재를 포함할 수 있다. 기판(100)과 회로층(PCL) 사이에는 버퍼층(BF)이 배치되고, 회로층(PCL) 내에는 절연층(IL)이 배치될 수 있다.
기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(100)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
표시 패널(10)의 메인표시영역(MDA)에는 메인 발광소자(EDm) 및 이와 연결된 메인 화소회로(PCm)가 배치될 수 있다. 메인 화소회로(PCm)는 적어도 하나의 박막트랜지스터(TFTm)을 포함하며, 메인 발광소자(EDm)의 동작을 제어할 수 있다. 메인 부화소(Pm)는 메인 발광소자(EDm)의 발광에 의해서 구현될 수 있다.
표시 패널(10)의 컴포넌트영역(CA)에는 보조 발광소자(EDa)가 배치되어 보조 부화소(Pa)를 구현할 수 있다. 본 실시예에서, 보조 발광소자(EDa)를 구동하는 보조 화소회로(PCa)는 컴포넌트영역(CA)에 배치되지 않고, 비표시영역인 주변영역(NDA)에 배치될 수 있다. 다른 실시예로, 보조 화소회로(PCa)는 메인표시영역(MDA)의 일부에 배치되거나, 메인표시영역(MDA)와 컴포넌트영역(CA)의 사이에 배치될 수 있는 등 다양한 변형이 가능할 수 있다. 즉, 보조 화소회로(PCa)는 보조 발광소자(EDa)와 비중첩하도록 배치될 수 있다.
보조 화소회로(PCa)는 적어도 하나의 박막트랜지스터(TFTa)를 포함하며, 연결배선(TWL)에 의해서 보조 발광소자(EDa)와 전기적으로 연결될 수 있다. 연결배선(TWL)은 투명 전도성 물질로 구비될 수 있다. 보조 화소회로(PCa)는 보조 발광소자(EDa)의 동작을 제어할 수 있다. 보조 부화소(Pa)는 보조 발광소자(EDa)의 발광에 의해서 구현될 수 있다.
컴포넌트영역(CA) 중 보조 발광소자(EDa)가 배치되는 영역을 보조표시영역(ADA)으로 정의하고, 컴포넌트영역(CA) 중 보조 발광소자(EDa)가 배치되지 않는 영역을 투과영역(TA)으로 정의할 수 있다.
투과영역(TA)은 컴포넌트영역(CA)에 대응하여 배치된 컴포넌트(40)로부터 방출되는 빛/신호 나 컴포넌트(40)로 입사되는 빛/신호가 투과(tansmission)되는 영역일 수 있다. 보조표시영역(ADA)과 투과영역(TA)은 컴포넌트영역(CA)에서 교번적으로 배치될 수 있다. 보조 화소회로(PCa)와 보조 발광소자(EDa)를 연결하는 연결배선(TWL)은 투과영역(TA)에 배치될 수 있다. 연결배선(TWL)은 투과율이 높은 투명 전도성 물질로 구비될 수 있는 바, 투과영역(TA)에 연결배선(TWL)이 배치된다고 하더라도 투과영역(TA)의 투과율을 확보할 수 있다. 본 실시예에서는, 컴포넌트영역(CA)에 보조 화소회로(PCa)가 배치되지 않는 바, 투과영역(TA)의 면적을 확장하기에 용이하며 광 투과율이 보다 향상될 수 있다.
메인 발광소자(EDm) 및 보조 발광소자(EDa)는 도 2a와 같이 박막봉지층(TFE)으로 커버되거나, 또는 밀봉기판으로 커버될 수 있다. 일 실시예로, 박막봉지층(TFE)은 도 2a에 도시된 바와 같이 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 예컨대, 박막봉지층(TFE)은 제1 및 제2 무기봉지층(310, 330) 및 이들 사이의 유기봉지층(320)을 포함할 수 있다.
제1 무기봉지층(310) 및 제2 무기봉지층(330)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnOX)(아연산화물(ZnOX)는 산화아연(ZnO), 및/또는 과산화아연(ZnO2)일 수 있다.)과 같은 하나 이상의 무기 절연물을 포함할 수 있으며, 화학기상증착법(CVD) 등에 의해 형성될 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 소재를 포함할 수 있다. 폴리머 계열의 소재로는 실리콘계 수지, 아크릴계 수지(예컨대, 폴리메틸메타크릴레이트, 폴리아크릴산 등), 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
제1 무기봉지층(310), 유기봉지층(320) 및 제2 무기봉지층(330)은 메인표시영역(MDA) 및 컴포넌트영역(CA)을 커버하도록 일체로 형성될 수 있다.
발광소자(EDm, EDa)가 밀봉기판(미도시)으로 밀봉되는 경우, 밀봉기판은 발광소자(EDm, EDa)를 사이에 두고 기판(100)과 마주보도록 배치될 수 있다. 밀봉기판과 발광소자(EDm, EDa) 사이에는 갭이 존재할 수 있다. 밀봉기판은 글래스를 포함할 수 있다. 기판(100)과 밀봉기판 사이에는 프릿(frit) 등으로 이루어진 실런트가 배치되며, 실런트는 전술한 주변영역(NDA)에 배치될 수 있다. 주변영역(NDA)에 배치된 실런트는 표시영역(DA)을 둘러싸면서 측면을 통해 수분이 침투하는 것을 방지할 수 있다.
터치스크린층(TSL)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 터치스크린층(TSL)은 터치전극 및 터치전극과 연결된 터치 배선들을 포함할 수 있다. 터치스크린층(TSL)은 자기 정전 용량 방식 또는 상호 정전 용량 방식으로 외부 입력을 감지할 수 있다.
터치스크린층(TSL)은 박막봉지층(TFE) 상에 형성될 수 있다. 또는, 터치스크린층(TSL)은 터치기판 상에 별도로 형성된 후 광학 투명 접착제(OCA)와 같은 점착층을 통해 박막봉지층(TFE) 상에 결합될 수 있다. 일 실시예로서, 터치스크린층(TSL)은 박막봉지층(TFE) 바로 위에 직접 형성될 수 있으며, 이 경우 점착층은 터치스크린층(TSL)과 박막봉지층(TFE) 사이에 개재되지 않을 수 있다.
광학기능층(OFL)은 반사 방지층을 포함할 수 있다. 반사 방지층은 외부에서 전자 기기(1)를 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다.
일 실시예로, 광학기능층(OFL)은 편광 필름일 수 있다. 광학기능층(OFL)은 투과영역(TA)에 대응하는 개구(OFL-OP)를 구비할 수 있다. 이에 따라, 투과영역(TA)의 광투과율이 현저히 향상될 수 있다. 이러한 개구(OFL-OP)에는 광학투명수지(OCR, optically clear resin) 또는 광학투명점착제(OCA, optically clear adhesive)와 같은 투명한 물질이 채워질 수 있다. 다른 실시예로, 광학기능층(OFL)은 블랙매트릭스와 컬러필터들을 포함하는 필터 플레이트로 구비될 수 있다.
패널 보호 부재(PB)는 기판(100)의 하부에 부착되어, 기판(100)을 지지하고 보호하는 역할을 할 수 있다. 패널 보호 부재(PB)는 컴포넌트영역(CA)에 대응하는 개구(PB-OP)를 구비할 수 있다. 패널 보호 부재(PB)에 개구(PB-OP)를 구비함으로써, 컴포넌트영역(CA)의 광 투과율을 향상시킬 수 있다. 패널 하부 커버(PB)은 폴리에틸렌 테레프탈레이트(polyethyeleneterepthalate) 또는 폴리이미드(polyimide)를 포함하여 구비될 수 있다.
컴포넌트영역(CA)의 면적은 컴포넌트(40)가 배치되는 면적에 비해서 크게 구비될 수 있다. 이에 따라, 패널 보호 부재(PB)에 구비된 개구(PB-OP)의 면적은 상기 컴포넌트영역(CA)의 면적과 일치하지 않을 수 있다. 도 2a에서는 컴포넌트(40)가 표시 패널(10)의 일측에 이격되어 배치된 것을 도시하나, 컴포넌트(40)의 적어도 일부는 패널 보호 부재(PB)에 구비된 개구(PB-OP) 내에 삽입될 수도 있다.
또한, 컴포넌트영역(CA)에는 컴포넌트(40)가 복수 개 배치될 수 있다. 컴포넌트(40)들은 서로 기능을 달리할 수 있다. 예컨대, 컴포넌트(40)들은 카메라(촬상소자), 태양전지, 플래시(flash), 근접 센서, 조도 센서, 홍채 센서 중 적어도 두 개를 포함할 수 있다.
도 2a에서는 컴포넌트영역(CA)의 보조 발광소자(EDa)의 하부에 배치된 배면 금속층(bottom metal layer, BML)이 배치되고 있지 않으나, 도 2b와 같이, 일 실시예에 따른 전자 기기(1)는 배면 금속층(BML)을 포함할 수 있다. 일 실시예로, 배면 금속층(BML)은 주변영역(NDA) 상의 기판(100)과 보조 화소회로(PCa) 사이에서, 보조 화소회로(PCa)와 중첩되도록 배치될 수 있다. 이러한 배면 금속층(BML)은 외부 광이 보조 화소회로(PCa)에 도달하는 것을 차단할 수 있다. 다른 실시예로, 배면 금속층(BML)은 표시영역(DA) 전체에 대응하도록 형성되고, 컴포넌트영역(CA)에 대응하는 하부-홀을 포함하도록 구비될 수도 있다.
도 3은 본 발명의 일 실시예에 따른 전자 기기에 포함될 수 있는 표시 패널을 개략적으로 나타내는 평면도이다.
도 3을 참조하면, 표시 패널(10)을 이루는 각종 구성 요소들은 기판(100) 상에 배치된다.
메인표시영역(MDA)에는 복수의 메인 부화소(Pm)들이 배치된다. 메인 부화소(Pm)들은 각각 유기발광다이오드(OLED)와 같은 표시요소에 의해 발광소자로 구현될 수 있다. 상기 메인 부화소(Pm)를 구동하는 메인 화소회로(PCm)는 메인표시영역(MDA)에 배치되며, 메인 화소회로(PCm)는 메인 부화소(Pm)와 중첩되어 배치될 수 있다. 각 메인 부화소(Pm)는 예컨대 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다. 메인표시영역(MDA)은 밀봉부재로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다.
컴포넌트영역(CA)은 전술한 바와 같이 메인표시영역(MDA)의 일측에 위치거나, 표시영역(DA)의 내측에 배치되어 메인표시영역(MDA)에 의해 둘러싸일 수 있다. 컴포넌트영역(CA)에는 복수의 보조 부화소(Pa)들이 배치된다. 복수개의 보조 부화소(Pa)들은 각각 유기발광다이오드와 같은 표시요소에 의해 발광소자로 구현될 수 있다. 각 보조 부화소(Pa)는 예컨대, 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다. 컴포넌트영역(CA)은 밀봉부재로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다.
한편, 보조 부화소(Pa)를 구동하는 보조 화소회로(PCa)는 컴포넌트영역(CA)과 인접한 주변영역(NDA)에 배치될 수 있다. 예컨대, 도 3과 같이 컴포넌트영역(CA)이 표시영역(DA)의 상측에 배치되는 경우, 보조 화소회로(PCa)는 상측 주변영역(NDA)에 배치될 수 있다. 보조 화소회로(PCa)와 보조 부화소(Pa)를 구현하는 표시요소는 일 방향(예, y방향)으로 연장되는 연결배선(TWL)에 의해 연결될 수 있다.
일 실시예로, 도 3에서는 보조 화소회로(PCa)가 컴포넌트영역(CA)의 바로 상측에 위치한 것을 도시하나, 본 발명이 이에 한정되는 것은 아니다. 다른 실시예로,
한편, 컴포넌트영역(CA)은 투과영역(TA)을 가질 수 있다. 투과영역(TA)은 복수개의 보조 부화소(Pa)들을 둘러싸도록 배치될 수 있다. 또는 투과영역(TA)은 복수개의 보조 부화소(Pa)들과 격자 형태로 배치될 수도 있다.
컴포넌트영역(CA)은 투과영역(TA)을 갖기에, 컴포넌트영역(CA)의 해상도는 메인표시영역(MDA)의 해상도보다 낮을 수 있다. 예컨대, 컴포넌트영역(CA)의 해상도는 메인표시영역(MDA)의 해상도의 약 1/2, 3/8, 1/3, 1/4, 2/9, 1/8, 1/9, 1/16 등일 수 있다. 예컨대, 메인표시영역(MDA)의 해상도는 약 400ppi 이상이고, 컴포넌트영역(CA)의 해상도는 약 200ppi 또는 약 100ppi 일 수 있다.
부화소들(Pm, Pa)을 구동하는 화소회로들(PCm, PCa) 각각은 주변영역(NDA)에 배치된 외곽회로들과 전기적으로 연결될 수 있다. 주변영역(NDA)에는 제1 스캔구동회로(SDR1), 제2 스캔구동회로(SDR2), 단자부(PAD), 구동전압 공급라인(11) 및 공통전압 공급라인(13)이 배치될 수 있다.
제1 스캔구동회로(SDR1)는 스캔선(SL)을 통해 메인 부화소(Pm)를 구동하는 메인 화소회로(PCm)에 스캔 신호를 인가할 수 있다. 또한, 제1 스캔구동회로(SDR1)는 발광 제어선(ELm)을 통해 각 화소회로에 발광 제어 신호를 인가할 수 있다. 제2 스캔구동회로(SDR2)는 메인표시영역(MDA)을 중심으로 제1 스캔구동회로(SDR1)와 대칭적으로 배치될 수 있다. 메인표시영역(MDA)의 메인 부화소(Pm)의 메인 화소회로(PCm) 중 일부는 제1 스캔구동회로(SDR1)와 전기적으로 연결될 수 있고, 나머지는 제2 스캔구동회로(SDR2)에 전기적으로 연결될 수 있다.
단자부(PAD)는 기판(100)의 일측에 배치될 수 있다. 단자부(PAD)는 절연층에 의해 덮이지 않고 노출되어 표시 회로 보드(30)와 연결된다. 표시 회로 보드(30)에는 표시 구동부(32)가 배치될 수 있다.
표시 구동부(32)는 제1 스캔구동회로(SDR1)와 제2 스캔구동회로(SDR2)에 전달하는 제어 신호를 생성할 수 있다. 표시 구동부(32)는 데이터 신호를 생성하며, 생성된 데이터 신호는 팬아웃 배선(FW) 및 팬아웃 배선(FW)과 연결된 메인 데이터선(DLm)을 통해 메인 화소회로(PCm)에 전달될 수 있다.
표시 구동부(32)는 구동전압 공급라인(11)에 구동전압(ELVDD)을 공급할 수 있고, 공통전압 공급라인(13)에 공통전압(ELVSS)을 공급할 수 있다. 구동전압(ELVDD)은 구동전압 공급라인(11)과 연결된 구동전압선(PL)을 통해 부화소들(Pm, Pa)의 화소회로에 인가되고, 공통전압(ELVSS)은 공통전압 공급라인(13)과 연결되어 표시요소의 대향전극에 인가될 수 있다.
구동전압 공급라인(11)은 메인표시영역(MDA)의 하측에서 x방향으로 연장되어 구비될 수 있다. 공통전압 공급라인(13)은 루프 형상에서 일측이 개방된 형상을 가져, 메인표시영역(MDA)을 부분적으로 둘러쌀 수 있다.
도 3에서는 컴포넌트영역(CA)이 하나인 경우를 도시하고 있으나, 컴포넌트영역(CA)은 복수로 구비될 수 있다. 이 경우, 복수의 컴포넌트영역(CA)은 서로 이격되어 배치되며, 하나의 컴포넌트영역(CA)에 대응하여 제1 카메라가 배치되고, 다른 컴포넌트영역(CA)에 대응하여 제2 카메라가 배치될 수 있다. 또는, 하나의 컴포넌트영역(CA)에 대응하여 카메라가 배치되고, 다른 컴포넌트영역(CA)에 대응하여 적외선 센서가 배치될 수 있다. 복수의 컴포넌트영역(CA)의 형상 및 크기는 서로 다르게 구비될 수 있다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 표시 패널에 포함될 수 있는 화소의 등가회로도들이다.
도 4a 및 도 4b를 참조하면, 메인 부화소(Pm)는 메인 화소회로(PCm) 및 메인 화소회로(PCm)에 연결된 표시요소로서 유기발광다이오드(OLED)를 포함하고, 보조 부화소(Pa)는 보조 화소회로(PCa) 및 보조 화소회로(PCa)에 연결된 표시요소로서 유기발광다이오드(OLED)를 포함한다. 도 4a 및 도 4b에서는, 보조 부화소(Pa)가 도 4a의 화소회로를 구비하고, 메인 부화소(Pm)가 도 4b의 화소회로를 구비하는 것으로 설명하나, 본 발명이 이에 한정되는 것은 아니다. 다른 실시예로, 부화소들(Pm, Pa)은 도 4a 또는 도 4b의 화소회로들(PCm, PCa) 중 적어도 하나를 포함할 수 있다. 예를 들어, 메인 부화소(Pm) 및 보조 부화소(Pa) 모두 도 4b의 화소회로를 포함할 수도 있다.
도 4a의 보조 화소회로(PCa)는 구동 박막트랜지스터(Td), 스위칭 박막트랜지스터(Ts) 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막트랜지스터(Ts)는 보조 스캔선(SLa) 및 보조 데이터선(DLa)에 연결되며, 보조 스캔선(SLa)을 통해 입력되는 스캔신호(Sn)에 따라 보조 데이터선(DLa)을 통해 입력된 데이터신호(Dm)를 구동 박막트랜지스터(Td)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(Ts) 및 보조 구동전압선(PLa)에 연결되며, 스위칭 박막트랜지스터(Ts)로부터 전달받은 전압과 보조 구동전압선(PLa)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(Td)는 보조 구동전압선(PLa)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 보조 구동전압선(PLa)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류(Id)에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 4a에서는 보조 화소회로(PCa)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 보조 화소회로(PCa)는 후술할 도 4b와 같이 7개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함할 수도 있다. 다른 실시예로, 보조 화소회로(PCa)는 2개 이상의 스토리지 커패시터를 포함할 수도 있다.
도 4b를 참조하면, 메인 화소회로(PCm)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1 초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2 초기화 박막트랜지스터(T7)를 포함할 수 있다.
도 4b에서는, 각 메인 화소회로(PCm) 마다 (메인)신호선들(SLm, SL-1, SL+1, ELm, DLm), (메인)초기화전압선(VL) 및 (메인)구동전압선(PLm)이 구비된 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, (메인)신호선들(SLm, SL-1, SL+1, ELm, DLm) 중 적어도 어느 하나, 또는/및 (메인)초기화전압선(VL)은 이웃하는 화소회로들에서 공유될 수 있다.
구동 박막트랜지스터(T1)의 드레인전극은 발광제어 박막트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)와 전기적으로 연결될 수 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기발광다이오드(OLED)에 구동 전류를 공급한다.
스위칭 박막트랜지스터(T2)의 게이트전극은 메인 스캔선(SLm)과 연결되고, 소스전극은 메인 데이터선(DLm)과 연결된다. 스위칭 박막트랜지스터(T2)의 드레인전극은 구동 박막트랜지스터(T1)의 소스전극과 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 메인 구동전압선(PLm)과 연결될 수 있다.
스위칭 박막트랜지스터(T2)는 메인 스캔선(SLm)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온 되어 메인 데이터선(DLm)으로 전달된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)의 소스전극으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 게이트전극은 메인 스캔선(SLm)에 연결될 수 있다. 보상 박막트랜지스터(T3)의 소스전극은 구동 박막트랜지스터(T1)의 드레인전극과 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극과 연결될 수 있다. 보상 박막트랜지스터(T3)의 드레인전극은 스토리지 커패시터(Cst)의 어느 하나의 전극, 제1 초기화 박막트랜지스터(T4)의 소스전극 및 구동 박막트랜지스터(T1)의 게이트전극과 함께 연결될 수 있다. 보상 박막트랜지스터(T3)는 메인 스캔선(SLm)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온(turn on)되어 구동 박막트랜지스터(T1)의 게이트전극과 드레인전극을 서로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결(diode-connection)시킨다.
제1 초기화 박막트랜지스터(T4)의 게이트전극은 이전 스캔선(SL-1)과 연결될 수 있다. 제1 초기화 박막트랜지스터(T4)의 드레인전극은 초기화전압선(VL)과 연결될 수 있다. 제1 초기화 박막트랜지스터(T4)의 소스전극은 스토리지 커패시터(Cst)의 어느 하나의 전극, 보상 박막트랜지스터(T3)의 드레인전극 및 구동 박막트랜지스터(T1)의 게이트전극과 함께 연결될 수 있다. 제1 초기화 박막트랜지스터(T4)는 이전 스캔선(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴 온 되어 초기화 전압(Vint)을 구동 박막트랜지스터(T1)의 게이트전극에 전달하여 구동 박막트랜지스터(T1)의 게이트전극의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
동작제어 박막트랜지스터(T5)의 게이트전극은 발광 제어선(ELm)과 연결될 수 있다. 동작제어 박막트랜지스터(T5)의 소스전극은 메인 구동전압선(PLm)과 연결될 수 있다. 동작제어 박막트랜지스터(T5)의 드레인전극은 구동 박막트랜지스터(T1)의 소스전극 및 스위칭 박막트랜지스터(T2)의 드레인전극과 연결되어 있다.
발광제어 박막트랜지스터(T6)의 게이트전극은 발광 제어선(ELm)과 연결될 수 있다. 발광제어 박막트랜지스터(T6)의 소스전극은 구동 박막트랜지스터(T1)의 드레인전극 및 보상 박막트랜지스터(T3)의 소스전극과 연결될 수 있다. 발광제어 박막트랜지스터(T6)의 드레인전극은 유기발광다이오드(OLED)의 화소전극과 전기적으로 연결될 수 있다. 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광 제어선(ELm)을 통해 전달받은 발광 제어 신호(En)에 따라 동시에 턴 온 되어 구동전압(ELVDD)이 유기발광다이오드(OLED)에 전달되며, 유기발광다이오드(OLED)에 구동 전류가 흐르게 된다.
제2 초기화 박막트랜지스터(T7)의 게이트전극은 이후 스캔선(SL+1)에 연결될 수 있다. 제2 초기화 박막트랜지스터(T7)의 소스전극은 유기발광다이오드(OLED)의 화소전극과 연결될 수 있다. 제2 초기화 박막트랜지스터(T7)의 드레인전극은 초기화전압선(VL)과 연결될 수 있다. 제2 초기화 박막트랜지스터(T7)는 이후 스캔선(SL+1)을 통해 전달받은 이후 스캔신호(Sn+1)에 따라 턴 온 되어 유기발광다이오드(OLED)의 화소전극을 초기화시킬 수 있다.
도 4b에서는, 제1 초기화 박막트랜지스터(T4)와 제2 초기화 박막트랜지스터(T7)가 각각 이전 스캔선(SL-1) 및 이후 스캔선(SL+1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 제1 초기화 박막트랜지스터(T4) 및 제2 초기화 박막트랜지스터(T7)는 모두 이전 스캔선(SL-1)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동할 수 있다.
스토리지 커패시터(Cst)의 다른 하나의 전극은 메인 구동전압선(PLm)과 연결될 수 있다. 스토리지 커패시터(Cst)의 어느 하나의 전극은 구동 박막트랜지스터(T1)의 게이트전극, 보상 박막트랜지스터(T3)의 드레인전극 및 제1 초기화 박막트랜지스터(T4)의 소스전극에 함께 연결될 수 있다.
유기발광다이오드(OLED)의 대향전극(예컨대, 캐소드)은 공통전압(ELVSS)을 제공받는다. 유기발광다이오드(OLED)는 구동 박막트랜지스터(T1)로부터 구동 전류를 전달받아 발광할 수 있다.
본 발명의 일 실시예로 구비되는 화소회로들(PCm, PCa)은 도 4a 및 도 4b를 참조하여 설명한 박막트랜지스터 및 스토리지 커패시터의 개수 및 회로 디자인에 한정되지 않으며, 그 개수 및 회로 디자인은 다양하게 변경 가능하다.
도 5a 및 도 5b는 본 발명의 일 실시예들에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도들이다. 구체적으로, 도 5a 및 도 5b는 컴포넌트영역(CA), 이와 인접한 메인표시영역(MDA) 및 주변영역(NDA)의 일부를 도시한다.
도 5a를 참조하면, 메인표시영역(MDA)에는 복수의 메인 부화소(Pm)들이 배치될 수 있다. 본 명세서에서 부화소는 이미지를 구현하는 최소 단위로 표시요소에 의해 발광하는 발광영역을 의미한다. 한편, 유기발광다이오드를 표시요소로 채용하는 경우, 상기 발광영역은 화소정의막의 개구에 의해서 정의될 수 있다. 이에 대해서는 후술한다. 복수의 메인 부화소(Pm)들 각각은 적색, 녹색, 청색 및 백색 중 어느 하나의 광을 방출할 수 있다.
일 실시예로, 메인표시영역(MDA)에 배치된 메인 부화소(Pm)는 제1 부화소(Prm), 제2 부화소(Pgm), 제3 부화소(Pbm)를 포함할 수 있다. 제1 부화소(Prm), 제2 부화소(Pgm) 및 제3 부화소(Pbm)는 각각 적색, 녹색, 청색을 구현할 수 있다.
예컨대, 제2 부화소(Pgm)의 중심점을 사각형의 중심점으로 하는 가상의 사각형의 꼭지점 중에 서로 마주보는 제1, 제3 꼭지점에는 제1 부화소(Prm)가 배치되며, 나머지 꼭지점인 제2, 제4 꼭지점에 제3 부화소(Pbm)가 배치될 수 있다. 일 실시예로, 제2 부화소(Pgm)의 크기(즉, 발광 면적)는 제1 부화소(Prm) 및 제3 부화소(Pbm)의 크기(즉, 발광 면적) 보다 작게 구비될 수 있다.
이러한 화소 배열 구조를 펜타일(PENTILETM) 매트릭스 구조, 또는 펜타일 구조라고 하며, 인접한 화소를 공유하여 색상을 표현하는 렌더링(Rendering) 구동을 적용함으로써, 작은 수의 화소로 고해상도를 구현할 수 있다.
도 5a에서는 복수의 메인 부화소(Pm)들이 펜타일(PENTILETM) 매트릭스 구조로 배치된 것으로 도시하나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 복수개의 메인 부화소(Pm)들은 스트라이프(stripe) 구조, 모자이크(mosaic) 배열 구조, 델타(delta) 배열 구조 등 다양한 형상으로 배치될 수 있다.
메인표시영역(MDA)에서 메인 화소회로(PCm)들은 메인 부화소(Pm)들과 중첩되어 배치될 수 있으며, 메인 화소회로(PCm)들은 x방향 및 y방향을 따라 매트릭스 형상으로 배치될 수 있다. 본 명세서에서 메인 화소회로(PCm)라 함은 하나의 메인 부화소(Pm)를 구현하는 화소회로의 단위를 의미할 수 있다.
컴포넌트영역(CA)에는 복수의 보조 부화소(Pa)들이 배치될 수 있다. 복수의 보조 부화소(Pa)들 각각은 적색, 녹색, 청색 및 백색 중 어느 하나의 광을 방출할 수 있다. 보조 부화소(Pa)들은 서로 다른 색을 내는 제1 부화소(Pr), 제2 부화소(Pg) 및 제3 부화소(Pb)를 포함할 수 있다. 제1 부화소(Pr), 제2 부화소(Pg), 및 제3 부화소(Pb)는 각각 적색, 녹색, 청색을 구현할 수 있다.
컴포넌트영역(CA)에 배치된 보조 부화소(Pa)들의 단위 면적당 개수는 메인표시영역(MDA)에 배치된 메인 부화소(Pm)들의 단위 면적당 개수보다 적을 수 있다. 예컨대, 동일 면적당 배치된 보조 부화소(Pa)들의 개수와 메인 부화소(Pm)들의 개수는 1:2, 1:4, 1:8, 1:9의 비율로 구비될 수 있다. 즉, 컴포넌트영역(CA)의 해상도는 메인표시영역(MDA)의 해상도의 1/2, 1/4, 1/8, 1/9일 수 있다. 도 5a에서는 컴포넌트영역(CA)의 해상도가 1/8인 경우를 도시하고 있다.
컴포턴트영역(CA)에 배치된 보조 부화소(Pa)들은 다양한 형상으로 배치될 수 있다. 보조 부화소(Pa)들은 일부 보조 부화소(Pa)들이 모여 화소그룹을 형성할 수 있으며, 화소그룹 내에서 펜타일 구조, 스트라이프(stripe) 구조, 모자이크(mosaic) 배열 구조, 델타(delta) 배열 구조 등 다양한 형상으로 배치될 수 있다. 이 때, 화소그룹 내에 배치된 보조 부화소(Pa)들 간의 거리는 메인 부화소(Pm)들 간의 거리와 동일 할 수 있다.
또는, 도 5a에 도시된 바와 같이, 보조 부화소(Pa)들은 컴포넌트영역(CA) 내에서 분산되어 배치될 수 있다. 즉, 보조 부화소(Pa)들 간에 거리는 메인 부화소(Pm)들 간의 거리에 비해 클 수 있다. 한편, 컴포넌트영역(CA)에서 보조 부화소(Pa)들이 배치되지 않은 영역은 광 투과율이 높은 투과영역(TA)이라 할 수 있다.
보조 부화소(Pa)들의 발광을 구현하는 보조 화소회로(PCa)들은 주변영역(NDA)에 배치될 수 있다. 보조 화소회로(PCa)들은 컴포넌트영역(CA)에 배치되지 않는 바, 컴포넌트영역(CA)은 보다 넓은 투과영역(TA)을 확보할 수 있다.
보조 화소회로(PCa)들은 연결배선(TWL)들에 의해서 보조 부화소(Pa)들과 연결될 수 있다. 이에 따라, 연결배선(TWL)의 길이가 길어지는 경우, RC delay 현상이 발생할 수 있는 바, 보조 화소회로(PCa)들은 연결배선(TWL)들의 길이를 고려하여 배치될 수 있다.
일 실시예로, 보조 화소회로(PCa)들은 y방향을 따라 배치된 보조 부화소(Pa)들을 연결하는 연장선 상에 배치될 수 있다. 또한, 보조 화소회로(PCa)들은 y방향을 따라 배치된 보조 부화소(Pa)들의 개수만큼 y방향을 따라 배치될 수 있다. 예컨대, 도 5a에 도시된 바와 같이 컴포넌트영역(CA)에서 y방향을 따라 2 개의 보조 부화소(Pa)가 배치되는 경우, 주변영역(NDA)에서 y방향을 따라 2 개의 보조 화소회로(PCa)가 배치될 수 있다.
연결배선(TWL)들은 y방향으로 연장되여, 보조 부화소(Pa)들과 보조 화소회로(PCa)들은 각각 연결할 수 있다. 연결배선(TWL)이 보조 부화소(Pa)와 연결된다고 함은, 연결배선(TWL)이 보조 부화소(Pa)를 구현하는 표시요소의 화소전극과 전기적으로 연결됨을 의미할 수 있다.
스캔선(SL)은 메인 화소회로(PCm)들에 연결되는 메인 스캔선(SLm)과 보조 화소회로(PCa)들에 연결되는 보조 스캔선(SLa)를 포함할 수 있다. 메인 스캔선(SLm)은 x방향으로 연장되어, 동일한 행에 배치된 메인 화소회로(PCm)들과 연결될 수 있다. 메인 스캔선(SLm)은 컴포넌트영역(CA)에는 배치되지 않을 수 있다. 즉, 메인 스캔선(SLm)은 컴포넌트영역(CA)을 사이에 두고 단선되어 구비될 수 있다. 이 경우, 컴포넌트영역(CA)의 좌측에 배치된 메인 스캔선(SLm)은 제1 스캔 구동회로(SDR1, 도 3)로부터 신호를 전달받고, 컴포넌트영역(CA)의 우측에 배치된 메인 스캔선(SLm)은 제2 스캔 구동회로(SDR2, 도 3)로부터 신호를 전달받을 수 있다.
보조 스캔선(SLa)은 x방향으로 연장되어, 동일한 행에 배치된 보조 화소회로(PCa)들과 연결될 수 있다. 보조 스캔선(SLa)은 주변영역(NDA) 상에 배치될 수 있다.
메인 스캔선(SLm)과 보조 스캔선(SLa)은 스캔 연결선(SWL)으로 연결되어, 동일한 행에 배치된 메인 부화소(Pm)와 보조 부화소(Pa)를 구동하는 화소회로들에는 동일한 신호가 인가될 수 있다. 이러한 스캔 연결선(SWL)은 메인 스캔선(SLm) 및 보조 스캔선(SLa)와 다른 층에 배치되어, 스캔 연결선(SWL)은 콘택홀들을 통해서 메인 스캔선(SLm) 및 보조 스캔선(SLa)과 각각 연결될 수 있다. 스캔 연결선(SWL)은 주변영역(NDA)에 배치될 수 있다.
데이터선(DL)은 메인 화소회로(PCm)들에 연결되는 메인 데이터선(DLm)과 보조 화소회로(PCa)들에 연결되는 보조 데이터선(DLa)를 포함할 수 있다. 메인 데이터선(DLm)은 y방향으로 연장되어, 동일한 열에 배치된 메인 화소회로(PCm)들과 연결될 수 있다. 보조 데이터선(DLa)은 y방향으로 연장되어, 동일한 열에 배치된 보조 화소회로(PCa)들과 연결될 수 있다.
메인 데이터선(DLm)과 보조 데이터선(DLa)은 컴포넌트영역(CA)을 사이에 두고 이격되어 배치될 수 있다. 메인 데이터선(DLm)과 보조 데이터선(DLa)은 데이터 연결선(DWL)으로 연결되어, 동일한 열에 배치된 메인 부화소(Pm)와 보조 부화소(Pa)를 구동하는 화소회로들에는 동일한 신호가 인가될 수 있다.
데이터 연결선(DWL)은 컴포넌트영역(CA)을 우회하도록 배치될 수 있다. 일 실시예로, 데이터 연결선(DWL)은 메인표시영역(MDA)에 배치된 메인 화소회로(PCm)들과 중첩되어 배치될 수 있다. 데이터 연결선(DWL)이 메인표시영역(MDA)에 배치됨에 따라, 데이터 연결선(DWL)이 배치되는 별도의 공간을 확보하지 않아도 되는 바, 데드 스페이스(dead space) 면적을 최소화할 수 있다.
다른 실시예로, 데이터 연결선(DWL)은 메인표시영역(MDA)과 컴포넌트영역(CA) 사이의 중간영역(미도시)에 배치될 수도 있다.
데이터 연결선(DWL)은 메인 데이터선(DLm) 및 보조 데이터선(DLa)과 다른 층에 배치되어, 데이터 연결선(DWL)은 콘택홀들을 통해서 메인 데이터선(DLm) 및 보조 데이터선(DLa)과 각각 연결될 수 있다.
도 5a에서는 연결배선(TWL)이 주변영역(NDA)에서부터 컴포넌트영역(CA)의 보조 부화소(Pa)들까지 일체로 구비된 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다.
연결배선(TWL)은 도 5b와 같이 서로 다른 물질로 구비된 제1 연결배선(TWL1) 및 제2 연결배선(TWL2)를 포함할 수 있다.
제1 연결배선(TWL1)은 주변영역(NDA)에 배치되어 보조 화소회로(PCa)와 연결된 배선일 수 있다. 제1 연결배선(TWL1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 제1 연결배선(TWL1)은 보조 화소회로(PCa)들 사이에서 복수로 구비될 수 있다. 일 실시예로, 제1 연결배선(TWL1)은 서로 다른 층에 배치된 제1-1 연결배선 및 제1-2 연결배선을 포함할 수 있다.
제2 연결배선(TWL2)은 컴포넌트영역(CA)에 배치되어, 제1 연결배선(TWL1)과 컴포넌트영역(CA)의 가장자리에서 연결된 배선일 수 있다. 제2 연결배선(TWL2)은 투명한 전도성 물질로 구비될수 있다.
제1 연결배선(TWL1)과 제2 연결배선(TWL2)은 동일한 층에 배치될 수도 있으며, 서로 다른 층에 배치될 수도 있다. 제1 연결배선(TWL1)과 제2 연결배선(TWL2)이 서로 다른 층에 배치되는 경우 콘택홀을 통해서 연결될 수 있다.
제1 연결배선(TWL1)은 제2 연결배선(TWL2) 보다 도전율이 높게 구비될 수 있다. 제1 연결배선(TWL1)은 주변영역(NDA)에 배치되는 바, 광 투과율을 확보할 필요가 없기에 제2 연결배선(TWL2)보다 광 투과율은 낮지만 도전율이 높은 물질을 채용할 수 있다. 이에 따라, 연결배선(TWL)의 저항 값을 낮출 수 있다.
한편, 도 5b와 같이 복수의 제2 연결배선(TWL2)들의 길이는 동일하게 구비될 수 있다. 예컨대, 복수의 제2 연결배선(TWL2)의 끝단들은 보조 화소회로(PCa)들이 배치된 반대편의 컴포넌트영역(CA)의 경계까지 연장되어 구비될 수 있다. 이는 제2 연결배선(TWL2)에 의한 전기적 로드를 맞춰주기 위함일 수 있다. 이에 따라, 컴포넌트영역(CA)에서 휘도 편차가 최소화될 수 있다. 컴포넌트영역(CA)의 제2 연결배선(TWL2)의 개수는 보조 화소회로(PCa)의 개수와 동일하게 구비될 수 있다.
한편 본 실시예에서, 컴포넌트영역(CA)에 배치된 보조 부화소(Pa)와 중첩하도록 패턴층(PTL)이 배치될 수 있다. 패턴층(PTL)이 보조 부화소(Pa)와 중첩된다고 함은, 패턴층(PTL)이 보조 발광소자(EDa)와 중첩되는 것을 의미할 수 있다. 더욱 상세하게는, 패턴층(PTL)은 보조 발광소자(EDa)의 보조 화소전극과 중첩되는 것을 의미할 수 있다. 다만, 이 경우 패턴층(PTL)의 폭은 보조 발광소자(EDa)의 폭, 구체적으로 보조 발광소자(EDa)의 보조 화소전극의 폭보다 크지 않으며, 보조 발광소자(EDa)의 보조 화소전극의 폭과 동일하거나 더 작을 수 있다.
일 실시예로, 패턴층(PTL)은 중심이 동일하되 서로 다른 지름을 갖는 복수의 패턴들을 포함할 수 있다. 즉, 복수의 패턴들은 동심원 형태를 이룰 수 있다.
일 실시예로, 패턴층(PTL)은 금속 물질을 포함할 수 있으며, 예컨대, 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 몰리브데넘(Mo) 또는 이들의 화합물을 포함하는 반사성 금속막을 포함할 수 있다. 다른 실시예로, 패턴층(PTL)은 무기 절연 물질을 포함할 수 있으며, 예컨대 실리콘산화물(SiO2), 실리콘질화물(SiNx) 및 실리콘산질화물(SiOxNy) 또는 이들의 화합물을 포함하는 무기 절연막을 포함할 수 있다. 일 예로, 패턴층(PTL)이 금속 물질을 포함하는 경우, 패턴층(PTL)은 예컨대 몰리브데넘(Mo)을 포함할 수 있고, 약 2000Å 내지 3000Å, 예컨대 약 2500Å의 두께로 구비될 수 있다. 패턴층(PTL)이 무기 절연 물질을 포함하는 경우, 패턴층(PTL)은 실리콘질화물(SiNx)을 포함할 수 있고, 약 5000Å 내지 7000Å
Figure pat00001
, 예컨대 6000Å의 두께로 구비될 수 있다.
패턴층(PTL)에 대해서는 도 6 이하에서 자세히 설명한다.
상술한 것과 같이, 보조 부화소(Pa)들은 서로 다른 색을 발광하는 제1 부화소(Pr), 제2 부화소(Pg) 및 제3 부화소(Pb)를 포함하고, 제1 부화소(Pr), 제2 부화소(Pg) 및 제3 부화소(Pb) 각각은 서로 다른 크기를 가질 수 있다. 패턴층(PTL)은 제1 부화소(Pr), 제2 부화소(Pg) 및 제3 부화소(Pb) 각각과 중첩하도록 배치되는바, 패턴층(PTL)의 크기(면적)은 보조 부화소(Pa)들 별로 상이할 수 있다. 다만, 이 경우에도 패턴층(PTL)의 폭은 보조 발광소자(EDa)의 보조 화소전극의 폭보다 크지 않도록 구비될 수 있다.
전술한 것과 같이 컴포넌트영역(CA)은 투과부(TA)를 포함하며, 투과부(TA)를 통과해 컴포넌트(40)로 입사한 빛에 의해 상이 맺힘으로써 이미지를 촬영할 수 있다.
본 발명의 비교예로서 투과부(TA)를 통과한 빛의 일부가 컴포넌트(40), 예컨대 카메라 렌즈 등에 반사, 굴절, 회절되어 카메라 렌즈로 재입사될 수 있다. 반사된 광은 컴포넌트(40)로 입사될 수 있으며, 반사된 광은 일종의 노이즈를 포함하기에 컴포넌트(40)는 왜곡된 정보를 가질 수 있다. 예를 들어, 컴포넌트(40)가 이미지 센서를 포함하는 카메라인 경우, 카메라에 촬상된 이미지는 실제 이미지와 다를 수 있다. 이와 같이, 반사된 광이 카메라 렌즈로 재입사됨에 따라 실제 이미지와 다르게 의도하지 않은 이중상이 맺히는 현상, 일명 고스트(Ghost) 현상과 같은 문제점이 발생할 수 있다.
이에 본 발명의 일 실시예에 따른 전자 기기(1)에서는 컴포넌트영역(CA)에 배치된 보조 부화소(Pa)와 중첩하도록 패턴층(PTL)을 배치한다. 이를 통해, 투과부(TA)을 통과하여 컴포넌트에 의해 반사, 굴절, 반사된 광이 패턴층(PTL)에 의해 산란됨으로써 반사된 광이 컴포넌트로 재입사되는 것을 방지 또는 최소화하여, 컴포넌트(40)에 의해 출력되는 정보의 신뢰성을 향상시킬 수 있다.
도 6a 내지 도 6c는 본 발명의 일 실시예에 따른 패턴층의 형상을 개략적으로 도시하는 평면도들이고, 도 7은 패턴층의 다른 실시예이다.
도 6a를 참조하면, 보조 발광소자(EDa)의 보조 화소전극(210a)의 일측은 콘택홀(210ch)을 통해 연결배선(TWL)과 접속할 수 있다. 도 6a에서는 일 예로 보조 화소전극(210a)이 대략 팔각형의 형상을 갖는 것을 도시하나, 보조 화소전극(210a)의 형상은 다각형, 원형 및 타원형 등의 다양한 형상으로 구비될 수 있다. 콘택홀(210ch)은 보조 화소전극(210a)의 일측으로 돌출된 돌출부(210p)에 구비될 수 있는데, 이는 보조 발광소자(EDa)의 발광 면적을 최대한 확보하면서도 보조 화소전극(210a)에 의해 차폐되는 투과영역(TA)을 최소화하기 위한 구조일 수 있다.
일 실시예로, 패턴층(PTL)의 면적은 보조 화소전극(210a)과 동일하거나 더 작을 수 있다. 즉, 패턴층(PTL)은 보조 화소전극(210a)과 완전히 중첩되어, 평면 상에서 보조 화소전극(210a)을 넘어 배치되지 않을 수 있다. 일 방향을 따르는 패턴층(PTL)의 폭은 보조 발광소자(EDa)의 폭, 구체적으로 보조 발광소자(EDa)의 보조 화소전극(210a)의 폭보다 크지 않으며, 보조 발광소자(EDa)의 보조 화소전극(210a)의 폭과 동일하거나 더 작을 수 있다.
평면 상에서(예, x-y면) 패턴층(PTL)은 동심원 형상인 복수의 패턴들(PTs)을 포함할 수 있다. 복수의 패턴들(PTs)은 동일한 중심(O)을 기준으로 서로 다른 지름으로 구비될 수 있다. 패턴층(PTL)을 이루는 복수의 패턴들(PTs)의 개수는 한정되지 않으며, 보조 화소전극(210a)의 면적과, 복수의 패턴들(PTs) 각각의 제1 선폭(W) 및 제1 이격거리(S)에 따라 변형될 수 있다.
일 실시예로, 복수의 패턴들(PTs) 각각은 플로팅(floating)(또는 고립(isolated))되어 배치될 수 있다. 즉, 복수의 패턴들(PTs) 각각은 서로 이격되어 배치될 수 있으며, 전기적으로 연결되지 않을 수 있다. 다만, 이 경우에는 패턴층(PTL)에 의한 정전기 발생 등으로 인해 인접 화소회로에 영향을 줄 수 있는바, 전압이 인가되는 것이 바람직하다.
일 실시예로, 복수의 패턴들(PTs)은 제1 선폭(W)과 제1 이격거리(S)를 가질 수 있다. 이때, 복수의 패턴들(PTs)의 제1 이격거리(S)는 제1 선폭(W)과 동일하거나 더 클 수 있다. 도 6a에서는 복수의 패턴들(PTs)의 제1 이격거리(S)와 제1 선폭(W)이 동일하게 구비된 형상을 도시한다. 예를 들어, 복수의 패턴들(PTs)의 제1 선폭(W)은 1.2㎛ 이상 3.0㎛ 이하일 수 있다. 복수의 패턴들(PTs)의 제1 선폭(W)이 1.2㎛ 미만으로 구비되는 것은 공정상 용이하지 않으며, 3.0㎛을 초과하는 경우 복수의 패턴들(PTs)에 의한 반사광의 산란, 회절 효과가 저하될 수 있다.
도 6b에서는 복수의 패턴들(PTs)의 제1 이격거리(S)가 제1 선폭(W) 보다 크게 구비된 형상을 도시한다. 이때, 복수의 패턴들(PTs)의 제1 이격거리(S)는 제1 선폭(W)의 2배 이하일 수 있다. 다시 말해, 복수의 패턴들(PTs)의 제1 선폭(W)과 제1 이격거리(S)의 비율은 1:1 내지 1:2일 수 있다. 복수의 패턴들(PTs)의 제1 이격거리(S)는 최대로 제1 선폭(W)의 2배까지 구비될 수 있으며, 그 이상의 이격거리를 갖는 경우 충분한 반사광의 산란, 회절 효과가 일어나지 않을 수 있다. 예를 들어, 복수의 패턴들(PTs)의 제1 선폭(W)은 1.2㎛ 이상 3.0㎛ 이하로 구비될 수 있는데, 이 경우 복수의 패턴들(PTs)의 제1 이격거리(S)는 2.4㎛ 이상 6.0㎛ 이하로 구비될 수 있다.
한편, 일 실시예로, 패턴층(PTL)은 배선 또는 전극과 전기적으로 연결될 수 있다. 예를 들어, 패턴층(PTL)에는 정전압이 인가될 수 있다. 도 6c에 도시된 것과 같이, 패턴층(PTL)에서 복수의 패턴들(PTs) 각각은 정전압이 인가되는 배선 또는 전극과 전기적으로 연결될 수 있다. 이 경우 복수의 패턴들(PTs) 각각은 이격된 형태로 구비되므로, 복수의 패턴들(PTs) 모두에 정전압이 인가되기 위해서는 복수의 패턴들(PTs) 각각이 배선 또는 전극과 연결되는 콘택부(CNT)를 가져야 한다. 패턴층(PTL)에 전압을 인가하기 위한 연결전극은 패턴층(PTL)과 얼라인되어 배치된 화소전극(210a)을 활용할 수 있다. 다만, 이에 한정되는 것은 아니며 패턴층(PTL)은 공통전압(ELVSS), 초기화 전압(Vint) 등을 제공하는 배선과 연결될 수 있다.
도 7을 참조하면, 패턴층(PTL)에 정전압을 인가하는 구조를 단순화시키기 위해, 복수의 패턴들(PTs) 사이에 연결패턴(CP)을 배치하여 복수의 패턴들(PTs)을 전기적으로 연결시킬 수 있다. 즉, 복수의 패턴들(PTs)이 복수의 연결패턴(CP)들을 통해 서로 연결됨에 따라 정전압을 인가하기 위한 콘택부(CNT)를 적어도 한 개만 구비해도 무방하다.
연결패턴(CP)은 인접하여 배치된 복수의 패턴들(PTs) 사이에 위치할 수 있다. 연결패턴(CP)은 복수의 패턴들(PTs)과 동일 물질로, 동일 층에 배치될 수 있다. 연결패턴(CP)을 배치하는 위치는 제한되지 않으나, 바람직하게 연결패턴(CP)은 랜덤하게 배치될 수 있다. 연결패턴(CP)이 랜덤하게 배치된다고 함은, 복수의 연결패턴(CP)들이 규칙성 없이 배치되는 것으로 복수의 연결패턴(CP)들이 동일 선 상에 배치되지 않은 것을 의미할 수 있다. 이와 같이 복수의 연결패턴(CP)들이 랜덤하게 배치됨에 따라 패턴층(PTL)에 의한 반사광의 산란 및 회절 효과를 극대화시킬 수 있다.
한편, 도 21 내지 도 25에서는 도 6a 등에 도시된 패턴층(PTL)의 단면에 대한 다양한 실시예들을 도시한다. 도 21 내지 도 25는 도 6a의 A-A' 선을 따라 취한 단면에 대응될 수 있으며, 단, 패턴층(PTL)의 단면 구조는 이에 한정되지 않고, 도 6a 내지 도 6c, 및 도 7에도 적용될 수 있음은 물론이다. 또한, 설명의 편의를 위해 도 21 내지 도 25는 절연층들(IL1 내지 IL7) 및 패턴층(PTL)을 중심으로 도시되었으며, 패턴층(PTL) 상부의 화소전극(210) 등의 구성은 생략되었다. 또한, 도 21 내지 도 25에 도시된 절연층들(IL1 내지 IL7)은 후술할 도 8 등의 단면도의 층상 구조에 대응할 수 있으며, 또는 도 8 등의 층상 구조에 새로운 층이 삽입된 것을 수도 있다.
도 21을 참조하면, 패턴층(PTL)에 포함되는 동심원 형태의 복수의 패턴들(PTs)은 모두 동일 층에 배치될 수 있다. 일 예로, 도 21에서는 복수의 패턴들(PTs)이 제1 절연층(IL1) 상에 배치된 것을 도시한다.
다른 실시예로, 도 22와 같이 패턴층(PTL)에 포함되는 동심원 형태의 복수의 패턴들(PTs)은 서로 다른 층에 교번하여 배치될 수 있다. 즉, 복수의 패턴들(PTs) 중 중앙(또는 최외곽)의 패턴을 기준으로 n개의 복수의 패턴들(PTs)이 배치된다고 할 시, 홀수 번째 위치한 패턴(n=1, 3, 5, 7??)과 짝수 번째 위치한 패턴(n=2, 4, 6??)은 서로 다른 층에 배치될 수 있다. 일 예로, 도 22에서는 복수의 제1 패턴들(PTs1)은 제1 절연층(IL1) 상에 배치되고, 복수의 제2 패턴들(PTs2)은 제2 절연층(IL2) 상에 배치된 것을 도시한다.
도 22에서는 복수의 패턴들(PTs)이 2개의 층에 교번하여 배치되나, 다른 실시예로, 도 23과 같이 패턴층(PTL)에 포함되는 동심원 형태의 복수의 패턴들(PTs)은 3개의 층에 순차적으로 교번하여 배치될 수도 있다. 예컨대, 도 23에서는 복수의 패턴들(PTs) 중 동심원의 중심에 위치한 패턴이 제3 절연층(IL3) 상에 배치되고, 이와 인접한 패턴들이 순차적으로 제2 절연층(IL2), 제1 절연층(IL1)에 순차적으로 배치된 구조를 도시한다. 이와 같이 복수의 패턴들(PTs) 중 일부가 서로 다른 층에 배치되는 구조를 통해 동일 층에 배치되는 복수의 패턴들(PTs) 간의 간격(△d)을 넓힐 수 있어 복수의 패턴들(PTs) 간의 전기적 간섭 또는 기생 커패시턴스를 줄일 수 있다.
한편, 다른 실시예로, 도 24 및 도 25와 같이 패턴층(PTL)에 포함되는 동심원 형태의 복수의 패턴들(PTs)은 모두 다른 층에 배치될 수 있다. 도 24를 참조하면, 동심원 형태의 복수의 패턴들(PTs) 중 최외곽의 제1 패턴(PTs1)이 제1 절연층(IL1) 상에 배치되고, 제1 패턴(PTs1)의 내측에 순차적으로 형성되는 제2 패턴(PTs2) 내지 제7 패턴(PTs7)은 각각 제2 절연층(IL2) 내지 제7 절연층(IL7) 상에 순차적으로 배치될 수 있다. 단면에서 볼 때, 도 24의 복수의 패턴들(PTs)은 대략 피라미드 형상을 가질 수 있다.
또는, 도 25와 같이 도 24의 구조가 반전된 형상을 가질 수도 있다. 이때, 복수의 패턴들(PTs) 중 최외곽의 제1 패턴(PTs1)이 최상부, 예컨대 제7 절연층(IL7) 상에 배치되고, 복수의 패턴들(PTs) 중 중심에 배치된 제7 패턴(PTs7)이 최하부, 예컨대 제1 절연층(IL1) 상에 배치될 있다. 단면에서 볼 때, 도 25의 복수의 패턴들(PTs)은 대략 V자 형상을 가질 수 있다.
상술한 도 21 내지 도 25의 단면 구조는, 도 6c과 같이 복수의 패턴들(PTs) 각각이 신호선 또는 전압선과 컨택되거나, 도 7과 같이 복수의 패턴들(PTs)끼리 서로 컨택하고, 이러한 복수의 패턴들(PTs)이 신호선 또는 전압선과 컨택할 수 있음을 물론이다.
도 8 내지 도 13은 본 발명의 일 실시예에 따른 표시 장치의 단면을 개략적으로 도시한 단면도들이다.
도 8 내지 도 13에서는 패턴층(PTL)의 다양한 배치 구조를 도시한다. 먼저 도 8을 참조하여 기판(100) 상에 적층된 회로층(PCL) 및 발광소자층(EDL)의 단면 구조를 상세하게 설명한다.
도 8을 참조하면, 일 실시예에 따른 표시 패널(10)의 일부를 나타낸 개략적인 단면도로, 메인표시영역(MDA), 컴포넌트영역(CA) 및 주변영역(NDA)의 일부를 개략적으로 도시한다.
메인표시영역(MDA)에는 메인 부화소(Pm)가 배치되고, 컴포넌트영역(CA)은 보조 부화소(Pa) 및 투과영역(TA)을 구비한다. 메인표시영역(MDA)에는 메인 박막트랜지스터(TFTm)와 메인 스토리지 커패시터(Cstm)를 포함하는 메인 화소회로(PCm) 및 메인 화소회로(PCm)와 연결된 표시요소로써 메인 발광소자(EDm)가 배치될 수 있다. 컴포넌트영역(CA)에는 보조 발광소자(EDa)가 배치될 수 있다. 주변영역(NDA)에는 보조 박막트랜지스터(TFTa)와 보조 스토리지 커패시터(Csta)를 포함하는 보조 화소회로(PCa)가 배치될 수 있다. 한편, 컴포넌트영역(CA)과 주변영역(NDA)에는 보조 화소회로(PCa)와 보조 발광소자(EDa)를 연결하는 연결배선(TWL)이 배치될 수 있다. 일 실시예로, 메인 발광소자(EDm) 및 보조 발광소자(EDa)는 유기발광다이오드(OLED)일 수 있다.
이하, 표시 패널(10)에 포함된 구성들이 적층된 구조에 대해서 설명하도록 한다. 표시 패널(10)은 기판(100), 버퍼층(111), 회로층(PCL), 발광소자층(EDL)이 적층되어 구비될 수 있다.
기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(100)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
버퍼층(111)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 기판(100)과 버퍼층(111) 사이에는 외기의 침투를 차단하는 배리어층(미도시)이 더 포함될 수 있다. 일 실시예로, 버퍼층(111)은 실리콘산화물(SiO2), 실리콘질화물(SiNX) 또는 실리콘산질화물(SiON)으로 구비될 수 있다.
회로층(PCL)은 버퍼층(111) 상에 배치되며, 화소회로(PCm, PCa), 제1 게이트절연층(112), 제2 게이트절연층(113), 층간절연층(115) 및 제1 및 제2 평탄화층(117, 118)을 포함할 수 있다. 메인 화소회로(PCm)는 메인 박막트랜지스터(TFTm) 및 메인 스토리지 커패시터(Cstm)를 포함할 수 있으며, 보조 화소회로(PCa)는 보조 박막트랜지스터(TFTa) 및 보조 스토리지 커패시터(Csta)를 포함할 수 있다.
버퍼층(111) 상부에는 메인 박막트랜지스터(TFTm) 및 보조 박막트랜지스터(TFTa)가 배치될 수 있다. 메인 박막트랜지스터(TFTm)는 반도체층(A1), 게이트전극(G1m), 소스전극(S1), 드레인전극(D1)을 포함한다. 메인 박막트랜지스터(TFTm)는 메인 유기발광다이오드(OLED)와 연결되어 메인 발광소자(EDm)를 구동할 수 있다. 보조 박막트랜지스터(TFTa)는 보조 발광소자(EDa)와 연결되어 보조 발광소자(EDa)를 구동할 수 있다. 보조 박막트랜지스터(TFTa)는 메인 박막트랜지스터(TFTm)와 유사한 구성을 가지는 바, 메인 박막트랜지스터(TFTm)에 대한 설명으로 보조 박막트랜지스터(TFTa)의 설명을 갈음한다.
반도체층(A1)은 상기 버퍼층(111) 상에 배치되며, 폴리 실리콘을 포함할 수 있다. 다른 실시예로, 반도체층(A1)은 비정질 실리콘(amorphous silicon)을 포함할 수 있다. 다른 실시예로, 반도체층(A1)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 반도체층(A1)은 채널영역과 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
반도체층(A1)을 덮도록 제1 게이트절연층(112)이 구비될 수 있다. 제1 게이트절연층(112)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiOXNY), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(예, ZnO 또는 ZnO2) 등과 같은 무기 절연물을 포함할 수 있다. 제1 게이트절연층(112)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제1 게이트절연층(112) 상부에는 상기 반도체층(A1)과 중첩되도록 게이트전극(G1m)이 배치된다. 게이트전극(G1m)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 예컨대, 게이트전극(G1m)은 Mo의 단층일 수 있다.
제2 게이트절연층(113)은 상기 게이트전극(G1m)을 덮도록 구비될 수 있다. 제2 게이트절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiOXNY), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(예, ZnO 또는 ZnO2) 등과 같은 무기 절연물을 포함할 수 있다. 제2 게이트절연층(113)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제2 게이트절연층(113) 상부에는 메인 스토리지 커패시터(Cstm)의 상부전극(CE2m) 및 보조 스토리지 커패시터(Csta)의 상부전극(CE2a)이 배치될 수 있다.
메인표시영역(MDA)에서 메인 스토리지 커패시터(Cstm)의 상부전극(CE2m)은 그 아래의 게이트전극(G1m)과 중첩할 수 있다. 제2 게이트절연층(113)을 사이에 두고 중첩하는 게이트전극(G1m) 및 상부전극(CE2m)은 메인 스토리지 커패시터(Cstm)를 이룰 수 있다. 게이트전극(G1m)은 메인 스토리지 커패시터(Cstm)의 하부전극(CE1m)일 수 있다.
주변영역(NDA)에서 보조 스토리지 커패시터(Csta)의 상부전극(CE2a)은 그 아래의 보조 박막트랜지스터(TFTa)의 게이트전극(G1a)과 중첩할 수 있다. 보조 박막트랜지스터(TFTa)의 게이트전극(G1a)은 보조 스토리지 커패시터(Csta)의 하부전극(CE1a)일 수 있다.
상부전극(CE2, CE2')은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
층간절연층(115)은 상부전극(CE2m)을 덮도록 형성될 수 있다. 층간절연층(115)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiOXNY), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(예, ZnO 또는 ZnO2) 등을 포함할 수 있다. 층간절연층(115)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
소스전극(S1) 및 드레인전극(D1)은 층간절연층(115) 상에 배치될 수 있다. 소스전극(S1) 및 드레인전극(D1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 예컨대, 소스전극(S1)과 드레인전극(D1)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
층간절연층(115) 상부에는 보조 화소회로(PCa)와 연결된 연결배선(TWL)이 배치될 수 있다. 연결배선(TWL)은 주변영역(NDA)에서부터 컴포넌트영역(CA)까지 연장되어 배치되어 보조 발광소자(EDa)와 보조 화소회로(PCa)를 연결할 수 있다. 또한, 층간절연층(115) 상부에는 데이터선(DL)이 배치될 수 있다.
일 실시예로, 연결배선(TWL)은 제1 연결배선(TWL1) 및 제2 연결배선(TWL2)를 포함할 수 있다. 연결배선(TWL)은 전술한 도 5b의 연결배선(TW)에 대응할 수 있다.
제1 연결배선(TWL1)은 주변영역(NDA)에 배치되어 보조 화소회로(PCa), 예컨대, 보조 박막트랜지스터(TFTa)와 연결될 수 있다. 제2 연결배선(TWL2)은 제1 연결배선(TWL1)과 연결되며, 컴포넌트영역(CA)의 투과영역(TA)에 배치될 수 있다. 제2 연결배선(TWL2)은 제1 연결배선(TWL1)과 동일한 층에 배치되되, 제1 연결배선(TWL1)과 다른 물질로 구비될 수 있다. 제2 연결배선(TWL2)의 끝단은 제1 연결배선(TWL1)의 끝단을 덮도록 구비될 수 있다.
다른 실시예로, 제1 연결배선(TWL1)과 제2 연결배선(TWL2) 서로 다른 층에 배치될 수 있다. 도시되어 있지는 않으나, 제1 연결배선(TWL1)은 도 6과 같이 층간절연층(115) 상에 배치되고, 제2 연결배선(TWL2)은 제1 평탄화층(117) 상에 배치될 수도 있다. 이 경우 제1 연결배선(TWL1)과 제2 연결배선(TWL2)은 제1 평탄화층(117)에 정의된 콘택홀을 통해 서로 연결될 수 있다.
제1 연결배선(TWL1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
제2 연결배선(TWL2)은 투명한 전도성 물질로 구비될 수 있다. 예컨대, 연결배선(TWL)은 투명한 전도성 산화물(Transparent Conducting Oxide, TCO)로 구비될 수 있다. 연결배선(TWL)은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다.
제1 연결배선(TWL1)은 제2 연결배선(TWL2) 보다 도전율이 높게 구비될 수 있다. 제1 연결배선(TWL1)은 주변영역(NDA)에 배치되는 바, 광 투과율을 확보할 필요가 없기에 제2 연결배선(TWL2)보다 광 투과율은 낮지만 도전율이 높은 물질로 채용할 수 있다. 이에 따라, 연결배선(TWL)의 저항값을 최소화할 수 있다.
소스전극(S1), 드레인전극(D1) 및 연결배선(TWL)을 덮도록 제1 및 제2 평탄화층(117, 118)이 배치될 수 있다. 제1 및 제2 평탄화층(117, 118)은 그 상부에 배치되는 메인 화소전극(210m) 및 보조 화소전극(210a)이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다.
제1 및 제2 평탄화층(117, 118)은 유기물질 또는 무기물질을 포함할 수 있으며, 단층구조 또는 다층구조를 가질 수 있다. 제1 및 제2 평탄화층(117, 118)은 제1 평탄화층(117) 및 제2 평탄화층(118)으로 구비될 수 있다. 이에 따라, 제1 평탄화층(117)과 제2 평탄화층(118) 사이에 배선 등의 도전 패턴을 형성할 수 있어, 고집적화에 유리할 수 있다. 제1 평탄화층(117) 상부에는 콘택메탈(CMm, CMa) 및 데이터 연결선(DWL)이 배치될 수 있다.
이러한, 제1 평탄화층(117)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일렌계 고분자, 또는 비닐알콜계 고분자 등을 포함할 수 있다. 한편, 평탄화층(117)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiOXNY), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(예, ZnO 또는 ZnO2) 등과 같은 무기 절연물을 포함할 수 있다. 평탄화층(117)을 형성할 시, 층을 형성한 후 평탄한 상면을 제공하기 위해서 그 층의 상면에 화학적 기계적 폴리싱이 수행될 수 있다.
제1 평탄화층(117)은 화소회로(PCm, PCa)를 덮도록 배치될 수 있다. 제2 평탄화층(118)은 상기 제1 평탄화층(117) 상에 배치되며, 화소전극(210m, 210a)이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다.
제2 평탄화층(118) 상에는 발광소자(EDm, EDa)가 배치된다. 발광소자(EDm, EDa)의 화소전극(210m, 210a)은 제1 평탄화층(117) 상에 배치된 콘택메탈(CMm, CMa)을 통해서 화소회로(PCm, PCa)와 연결될 수 있다.
메인 화소전극(210m)과 보조 화소전극(210a)은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 메인 화소전극(210m)과 보조 화소전극(210a)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 예컨대 메인 화소전극(210m)과 보조 화소전극(210a)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막들을 갖는 구조를 가질 수 있다. 이 경우, 메인 화소전극(210m)과 보조 화소전극(210a)은 ITO/Ag/ITO로 적층된 구조를 가질 수 있다.
화소정의막(119)은 평탄화층(117) 상에서, 메인 화소전극(210m) 및 보조 화소전극(210a) 각각의 가장자리를 덮으며, 메인 화소전극(210m) 및 보조 화소전극(210a)의 중앙부를 노출하는 제1 개구(OP1) 및 제2 개구(OP2)를 구비할 수 있다. 상기 제1 개구(OP1) 및 제2 개구(OP2)에 의해서 발광소자(EDm, EDa)의 발광영역, 즉, 부화소(Pm, Pa)의 크기 및 형상이 정의된다.
화소정의막(119)은 화소전극(210m, 210a)의 가장자리와 화소전극(210m, 210a) 상부의 대향전극(230)의 사이의 거리를 증가시킴으로써 화소전극(210m, 210a)의 가장자리에서 아크(arc) 등이 발생하는 것을 방지하는 역할을 할 수 있다. 화소정의막(119)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
화소정의막(119)의 제1 개구(OP1) 및 제2 개구(OP2)의 내부에는 메인 화소전극(210m) 및 보조 화소전극(210a)에 각각 대응되도록 형성된 메인 발광층(220bm) 및 보조 발광층(220ba)이 배치된다. 메인 발광층(220bm)과 보조 발광층(220ba)은 고분자 물질 또는 저분자 물질을 포함할 수 있으며, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
메인 발광층(220bm)과 보조 발광층(220ba)의 상부 및/또는 하부에는 유기 기능층(220)이 배치될 수 있다. 유기 기능층(220)은 제1 기능층(220a) 및/또는 제2 기능층(220c)를 포함할 수 있다. 제1 기능층(220a) 또는 제2 기능층(220c)는 생략될 수 있다.
제1 기능층(220a)은 메인 발광층(220bm)과 보조 발광층(220ba)의 하부에 배치될 수 있다. 제1 기능층(220a)은 유기물로 구비된 단층 또는 다층일 수 있다. 제1 기능층(220a)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)일 수 있다. 또는, 제1 기능층(220a)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다. 제1 기능층(220a)은 메인표시영역(MDA)과 컴포넌트영역(CA)에 포함된 발광소자(EDm, EDa)들에 대응되도록 일체로 형성될 수 있다.
제2 기능층(220c)은 상기 메인 발광층(220bm) 및 보조 발광층(220ba) 상부에 배치될 수 있다. 제2 기능층(220c)은 유기물로 구비된 단층 또는 다층일 수 있다. 제2 기능층(220c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제2 기능층(220c)은 메인표시영역(MDA)과 컴포넌트영역(CA)에 포함된 발광소자(EDm, EDa)들에 대응되도록 일체로 형성될 수 있다.
제2 기능층(220c) 상부에는 대향전극(230)이 배치된다. 대향전극(230)은 일함수가 낮은 도전성 물질을 포함할 수 있다. 예컨대, 대향전극(230)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(230)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 대향전극(230)은 메인표시영역(MDA)과 컴포넌트영역(CA)에 포함된 발광소자(EDm, EDa)들에 대응되도록 일체로 형성될 수 있다.
메인표시영역(MDA)에 형성된 메인 화소전극(210m)으로부터 대향전극(230)까지의 층들은 메인 발광소자(EDm)를 이룰 수 있다. 컴포넌트영역(CA)에 형성된 보조 화소전극(210a)으로부터 대향전극(230)까지의 층들은 보조 발광소자(EDa)를 이룰 수 있다.
대향전극(230) 상에는 유기물질을 포함하는 상부층(250)이 형성될 수 있다. 상부층(250)은 대향전극(230)을 보호하는 동시에 광추출 효율을 높이기 위해서 마련된 층일 수 있다. 상부층(250)은 대향전극(230) 보다 굴절률이 높은 유기물질을 포함할 수 있다. 또는, 상부층(250)은 굴절률이 서로 다른층들이 적층되어 구비될 수 있다. 예컨대, 상부층(250)은 고굴절률층/저굴절률층/고굴절률층이 적층되어 구비될 수 있다. 이 때, 고굴절률층의 굴절률은 1.7이상 일 수 있으며, 저굴절률층의 굴절률은 1.3이하 일 수 있다.
상부층(250)은 추가적으로 LiF를 포함할 수 있다. 또는, 상부층(250)은 추가적으로 실리콘산화물(SiO2), 실리콘질화물(SiNX)와 같은 무기 절연물을 포함할 수 있다.
패턴층(PTL)은 컴포넌트영역(CA)에서 보조 화소(Pa)와 중첩하여 배치될 수 있다. 이는 패턴층(PTL)이 보조 표시요소, 즉 보조 발광소자(EDa)와 중첩하여 배치됨을 의미할 수 있다. 본 실시예에서, 보조 화소(Pa)의 보조 발광소자(EDa)는 컴포넌트영역(CA)에 배치되고, 보조 화소회로(PCa)는 주변영역(NDA)에 배치되는바, 패턴층(PTL)은 보조 발광소자(EDa)와 중첩하도록 배치될 수 있다. 이때, 패턴층(PTL)이 보조 발광소자(EDa)와 중첩한다고 함은, 보조 화소전극(210a)과 중첩하여 배치되는 것을 의미할 수 있다.
패턴층(PTL)에는 중심에 배치된 패턴을 중심으로 복수의 패턴들(PTs)이 상호 이격되어 배치될 수 있다. 복수의 패턴들(PTs)은 서로 다른 지름을 갖는 동심원 형태를 가질 수 있으며, 이는 도 6a 내지 도 6c, 도 7을 참조하여 설명한 바와 같다.
패턴층(PTL)은 기판(100)과 보조 화소전극(210a) 사이에 개재될 수 있다.
일 실시예로, 도 8과 같이 패턴층(PTL)은 기판(100)과 버퍼층(111) 사이에 개재될 수 있다. 이 경우 예컨대 패턴층(PTL)은 도 2b의 배면 금속층(BML)과 동일 물질을 포함할 수 있다. 일 실시예로, 패턴층(PTL)은 보조 화소전극(210a)과 전기적으로 연결될 수 있다. 도 8에서는 패턴층(PTL)이 연결배선, 예컨대, 제2 연결배선(TWL2)과 콘택부(CNT)를 통해 연결되고, 제2 연결배선(TWL2)이 콘택메탈(CMa)을 통해 보조 화소전극(210a)과 연결됨으로써 패턴층(PTL)은 보조 화소전극(210a)과 전기적으로 연결될 수 있다.
다른 실시예로, 도 9와 같이 패턴층(PTL)은 제1 게이트절연층(112) 상에 배치될 수 있으며, 화소회로(PCm, PCa)의 게이트전극(G1m, G1a)과 동일 물질을 포함할 수 있다.
또 다른 실시예로, 도 10과 같이 패턴층(PTL)은 제2 게이트절연층(113) 상에 배치될 수 있으며, 이 경우 상부전극(CE2m, CE2a)과 동일 물질을 포함할 수 있다.
또 다른 실시예로, 도 11과 같이 도 9 및 도 10의 혼합 구조로서, 제1 게이트절연층(112) 상에 배치된 제1 패턴층(PTL1)과, 제2 게이트절연층(113) 상에 배치된 제2 패턴층(PTL2)을 포함할 수 있다. 제1 패턴층(PTL1) 및 제2 패턴층(PTL2) 각각은 복수의 제1 패턴들(PTs1) 및 복수의 제2 패턴들(PTs2)을 포함할 수 있다. 제1 패턴층(PTL1) 및 제2 패턴층(PTL2)은 대체로 중첩하여 배치될 수 있는데, 이때 복수의 제1 패턴들(PTs1) 및 복수의 제2 패턴들(PTs2) 완전히 중첩할 수도 있고, 복수의 제1 패턴들(PTs1)의 이격거리에 복수의 제2 패턴들(PTs2)이 위치하도록 서로 엇갈려 배치될 수도 있다. 제1 패턴층(PTL1)은 제2 패턴층(PTL2)과 제1 콘택부(CNT1)를 통해 연결되고, 제2 패턴층(PTL2)과 연결배선, 예컨대 제2 연결배선(TWL2)은 제2 콘택부(CNT2)를 통해 연결될 수 있다.
또 다른 실시예로, 도 12와 같이 패턴층(PTL)은 층간절연층(115) 상에 배치될 수 있으며, 이 경우 박막 트랜지스터의 소스전극(S1) 및/또는 드레인전극(D1)과 동일 물질을 포함할 수 있다.
또 다른 실시예로, 도 13과 같이 패턴층(PTL)은 연결배선, 예컨대, 제2 연결배선(TWL2)과 보조 화소전극(210a) 사이에 개재될 수도 있다. 이 경우, 패턴층(PTL)은 콘택메탈(CMm)과 동일 물질을 포함할 수 있다. 패턴층(PTL)과 제2 연결배선(TWL2), 및 제2 연결배선(TWL2)과 보조 화소전극(210a)은 각각 콘택홀(CNT)을 통해 서로 전기적으로 연결될 수 있다. 이처럼, 패턴층(PTL)은 기판(100)과 보조 화소전극(210a) 사이에서 보조 화소전극(210a)에 대응하여 배치되면 족하므로, 상술한 것과 같은 다양한 실시예들로 구현될 수 있다.
다시 도 8을 참조하면, 일 실시예로, 패턴층(PTL)의 폭(PTLW)은 보조 화소전극(210a)의 폭(210W)과 동일하거나, 보조 화소전극(210a)의 폭(210W) 보다 작을 수 있다. 즉, 패턴층(PTL)의 기판(100) 상으로의 정사영 이미지는 보조 화소전극(210a)과 완전히 중첩될 수 있다. 따라서, 패턴층(PTL)의 면적은 보조 화소전극(210a)의 면적 보다 작게 구비될 수 있다.
비교예로, 제1 도전층의 폭이 보조 화소전극의 폭보다 큰 경우, 보조 화소의 외곽으로 제1 도전층의 패턴이 노출되어 시인성이 저하될 수 있고, 오히려 제1 도전층에 의해 반사광이 재반사되어 컴포넌트 재입사됨에 따라 의도하지 않은 이중상이 맺히는 현상이 심화될 수 있다.
도 14는 본 발명의 일 실시예에 따른 패턴층의 평면도이고, 도 15 및 도 16은 도 14의 패턴층을 포함하는 단면도들이다.
도 14 내지 도 16에 있어서, 패턴층(PTL)이 절연 물질로 형성된다는 점에서 전술한 실시예들과 차이가 있다. 그 밖에, 패턴층(PTL)의 형상 및 적층 구조는 도 8 등을 참조하여 설명한 것과 대체로 동일한 바, 이하에서는 차이점을 위주로 설명한다.
도 14를 참조하면, 패턴층(PTL)은 절연 물질을 포함할 수 있다. 예컨대 패턴층(PTL)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiOXNY), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(예, ZnO 또는 ZnO2) 등과 같은 무기 절연물을 포함할 수 있다. 즉, 패턴층(PTL)은 절연층을 형성하는 물질과 동일 물질로 구비될 수 있다.
일 실시예로, 복수의 패턴들(PTs)은 제1 선폭(W)과 제1 이격거리(S)를 가질 수 있다. 이때, 복수의 패턴들(PTs)의 제1 이격거리(S)는 제1 선폭(W)과 동일하거나 더 클 수 있다. 도 14에서는 복수의 패턴들(PTs)의 제1 이격거리(S)와 제1 선폭(W)이 동일하게 구비된 형상을 도시한다. 패턴층(PTL)은 도 6a 등과 같이 동심원 구조로 구비되나, 금속 물질로 구비되는 전술한 실시예들과는 달리 절연 물질을 포함하므로, 패턴층(PTL)의 복수의 패턴들(PTs) 각각의 폭이 전술한 실시예들보다 크게 구비될 수 있다. 예를 들어, 복수의 패턴들(PTs) 각각의 제1 폭(W)은 2.0㎛ 이상 4.0㎛ 이하일 수 있다. 절연 물질을 포함하는 복수의 패턴들(PTs)의 제1 선폭(W)이 2.0㎛ 미만으로 구비되는 것은 공정상 용이하지 않으며, 4.0㎛을 초과하는 경우 복수의 패턴들(PTs)에 의한 반사광의 산란, 회절 효과가 저하될 수 있다.
도 15 및 도 16에서는 패턴층(PTL)의 단면 구조를 나타낸다. 일 실시예로, 도 15에 도시된 것과 같이 패턴층(PTL)은 제1 게이트 절연층(112)과 동일 층, 동일 물질로 형성될 수 있다. 또는, 도 16에 도시된 것과 같이 패턴층(PTL)은 제2 게이트절연층(113)과 동일 층, 동일 물질로 형성될 수 있다.
도 17은 본 발명의 일 실시예에 따른 패턴층의 평면도이고, 도 18은 도 17의 패턴층을 포함하는 단면도이다. 도 19는 본 발명의 일 실시예에 따른 패턴층의 평면도이고, 도 20은 도 19의 패턴층을 포함하는 단면도이다.
도 17 내지 도 20에 있어서, 패턴층(PTL)은 금속 물질을 포함하는 제1 패턴층(PTL1) 및 무기 절연 물질을 포함하는 제2 패턴층(PTL2)을 함께 구비한다는 점에서 전술한 실시예들과 차이가 있다. 그 밖에, 패턴층(PTL)의 형상 및 적층 구조는 도 8 등을 참조하여 설명한 것과 대체로 동일한 바, 이하에서는 차이점을 위주로 설명한다.
제1 패턴층(PTL1)은 복수의 제1 패턴들(PTs1)을 포함하고, 제2 패턴층(PTL2)은 복수의 제2 패턴들(PTs2)을 포함할 수 있다. 복수의 제1 패턴들(PTs1) 및 복수의 제2 패턴들(PTs2)에 있어서, 패턴들 간의 이격거리는 패턴들 간의 선폭의 2배 이하일 수 있다. 이는 도 6a 및 도 6b 등을 참조하여 전술한 복수의 패턴들(PTs)과 동일하다.
도 17 및 도 18을 참조하면, 금속 물질을 포함하는 제1 패턴층(PTL1)과 무기 절연 물질을 포함하는 제2 패턴층(PTL2)은 서로 중첩하여 배치될 수 있다. 도 17에 도시된 것과 같이, 제1 패턴층(PTL1)은 제2 패턴층(PTL2)과 완전히 중첩할 수 있다. 제1 패턴층(PTL1)이 금속 물질을 포함하고, 제2 패턴층(PTL2)이 무기 절연 물질을 포함하므로, 제1 패턴층(PTL1)이 제2 패턴층(PTL2)에 비해 좀 더 정교하게 패터닝될 수 있다. 따라서, 제1 패턴층(PTL1)의 복수의 제1 패턴들(PTs1)의 폭(W1)은 제2 패턴층(PTL2)의 복수의 제2 패턴들(PTs2)의 폭(W2)보다 작을 수 있다. 일 실시예로, 복수의 제1 패턴들(PTs1)의 폭(W1)은 1.2㎛ 이상 3.0㎛이고, 복수의 제2 패턴들(PTs2)의 폭(W2)은 2.0㎛ 이상 4.0㎛ 이하일 수 있다.
도 18에 도시된 것과 같이, 복수의 제1 패턴들(PTs1)이 배치되고, 복수의 제1 패턴들(PTs1) 상에 복수의 제2 패턴들(PTs2)이 배치될 수 있다. 복수의 제2 패턴들(PTs2)은 복수의 제1 패턴들(PTs1)을 덮도록 배치될 수 있다. 일 예로, 복수의 제1 패턴들(PTs1)은 게이트전극(G1a)과 동일 물질을 포함할 수 있고, 복수의 제2 패턴들(PTs2)은 제2 게이트 절연층(113)과 동일 물질을 포함할 수 있다.
도 19 및 도 20을 참조하면, 금속 물질을 포함하는 제1 패턴층(PTL1)과 무기 절연 물질을 포함하는 제2 패턴층(PTL2)은 서로 비중첩하여 배치될 수 있다. 도 19에 도시된 것과 같이, 제1 패턴층(PTL1)과 제2 패턴층(PTL2)은 서로 엇갈려 배치될 수 있다. 제1 패턴층(PTL1)의 복수의 제1 패턴들(PTs1)의 폭(W1)이 제2 패턴층(PTL2)의 복수의 제2 패턴들(PTs2)의 폭(W2)보다 작은 바, 복수의 제1 패턴들(PTs1)은 복수의 제2 패턴들(PTs2)의 이격 영역 사이에 배치될 수 있다. 제조 공정 상으로는, 복수의 제1 패턴들(PTs1)이 먼저 형성되고, 그 후 복수의 제2 패턴들(PTs2)이 형성되므로, 복수의 제2 패턴들(PTs2)이 복수의 제1 패턴들(PTs1)의 이격 영역 사이에 배치되는 것으로 이해될 수도 있다.
도 20에 도시된 것과 같이, 복수의 제1 패턴들(PTs1)이 배치되고, 복수의 제1 패턴들(PTs1)의 이격 영역 사이에 복수의 제2 패턴들(PTs2)이 배치될 수 있다. 복수의 제2 패턴들(PTs2) 사이로 복수의 제1 패턴들(PTs1)이 노출될 수 있다. 일 예로, 복수의 제1 패턴들(PTs1)은 게이트전극(G1a)과 동일 물질을 포함할 수 있고, 복수의 제2 패턴들(PTs2)은 제2 게이트 절연층(113)과 동일 물질을 포함할 수 있다.
지금까지는 표시 패널 및 이를 구비한 전자 장치에 대해서만 주로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 이러한 표시 패널 및 전자 장치를 형성하기 위한 제조방법 역시 본 발명의 범위에 속한다고 할 것이다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
100: 기판
DA: 표시영역
MDA: 메인표시영역
CA: 컴포넌트영역
NDA: 주변영역
Pm: 메인 부화소
Pa: 보조 부화소
PTL: 패턴층
PTL1: 제1 패턴층
PTL2: 제2 패턴층
PTs: 복수의 패턴들
PTs1: 복수의 제1 패턴들
PTs2: 복수의 제2 패턴들

Claims (24)

  1. 메인표시영역, 컴포넌트영역 및 주변영역을 포함하는, 기판;
    상기 메인표시영역 상에 배치된, 메인 화소회로 및 상기 메인 화소회로와 연결된 메인 표시요소;
    상기 컴포넌트영역 상에 배치된, 보조 표시요소;
    상기 주변영역 상에 배치된, 보조 화소회로;
    상기 보조 표시요소와 상기 보조 화소회로를 연결하는, 연결배선; 및
    상기 기판과 상기 보조 표시요소 사이에 개재되어 상기 보조 표시요소와 중첩하도록 배치되며, 상기 기판과 수직인 방향에서의 형상이 동심원 형상인 복수의 패턴들을 포함하는, 패턴층;
    을 구비하는, 표시 패널.
  2. 제1항에 있어서,
    상기 패턴층은 금속 물질을 포함하는, 표시 패널.
  3. 제1항에 있어서,
    상기 복수의 패턴들은 제1 선폭 및 제1 이격거리를 갖고,
    상기 제1 이격거리는 상기 제1 선폭과 동일하거나 더 큰, 표시 패널
  4. 제3항에 있어서,
    상기 제1 이격거리는 상기 제1 선폭의 2배 이하인, 표시 패널.
  5. 제4항에 있어서,
    상기 제1 선폭은 1.2㎛ 이상 3.0㎛ 이하인, 표시 패널.
  6. 제1항에 있어서,
    상기 패턴층에는 정전압이 인가되는, 표시 패널.
  7. 제1항에 있어서,
    상기 보조 표시요소는, 보조 화소전극, 상기 보조 화소전극 상의 보조 대향전극 및 상기 보조 화소전극과 상기 보조 대향전극 사이에 배치되는 보조 중간층을 포함하고,
    상기 패턴층은 상기 보조 화소전극과 전기적으로 연결된, 표시 패널.
  8. 제1항에 있어서,
    상기 패턴층은 무기 절연 물질을 포함하는, 표시 패널.
  9. 제8항에 있어서,
    상기 복수의 패턴들은 제1 선폭 및 제1 이격거리를 갖고,
    상기 제1 선폭은 2.0㎛ 이상 4.0㎛ 이하인, 표시 패널.
  10. 제8항에 있어서,
    상기 연결배선은 상기 패턴층과 적어도 일부 중첩하며, 상기 연결배선과 상기 패턴층 사이에는 절연층이 더 개재되는, 표시 패널.
  11. 제1항에 있어서,
    상기 보조 표시요소는, 보조 화소전극, 상기 보조 화소전극 상의 보조 대향전극 및 상기 보조 화소전극과 상기 보조 대향전극 사이에 배치되는 보조 중간층을 포함하고,
    상기 패턴층의 폭은 상기 보조 화소전극의 폭과 동일하거나 더 작은, 표시 패널.
  12. 제1항에 있어서,
    상기 패턴층은 금속 물질을 포함하는 제1 패턴층 및 무기 절연 물질을 포함하는 제2 패턴층을 포함하는, 표시 패널.
  13. 제12항에 있어서,
    상기 제1 패턴층은 상기 기판과 수직인 방향에서의 형상이 동심원 형상인 복수의 제1 패턴들을 포함하고,
    상기 제2 패턴층은 상기 기판과 수직인 방향에서의 형상이 동심원 형상인 복수의 제2 패턴들을 포함하고,
    상기 복수의 제1 패턴들과 상기 복수의 제2 패턴들은 서로 중첩하여 배치되는, 표시 패널.
  14. 제12항에 있어서,
    상기 제1 패턴층은 상기 기판과 수직인 방향에서의 형상이 동심원 형상인 복수의 제1 패턴들을 포함하고,
    상기 제2 패턴층은 상기 기판과 수직인 방향에서의 형상이 동심원 형상인 복수의 제2 패턴들을 포함하고,
    상기 복수의 제1 패턴들은 상기 복수의 제2 패턴들의 사이에 배치되는, 표시 패널.
  15. 제1항에 있어서,
    상기 패턴층은 이웃한 상기 복수의 패턴들 사이를 각각 연결하는 복수의 연결패턴들을 더 포함하는, 표시 패널.
  16. 제15항에 있어서,
    상기 복수의 연결패턴들은 동일 선 상에 배치되지 않는, 표시 패널.
  17. 제1항에 있어서,
    상기 복수의 패턴들은 각각 플로팅(floating)되어 배치된, 표시 패널.
  18. 메인표시영역, 컴포넌트영역 및 주변영역을 포함하는 표시 패널; 및
    상기 컴포넌트영역에 대응하도록 상기 표시 패널 하부에 배치된, 컴포넌트;를 구비한 전자 기기에 있어서,
    상기 표시 패널은,
    기판;
    상기 메인표시영역 상에 배치된, 메인 화소회로 및 상기 메인 화소회로와 연결된 메인 표시요소;
    상기 컴포넌트영역 상에 배치된, 보조 표시요소;
    상기 주변영역 상에 배치된, 보조 화소회로;
    상기 보조 표시요소와 상기 보조 화소회로를 연결하는, 연결배선; 및
    상기 기판과 상기 보조 표시요소 사이에 개재되어 상기 보조 표시요소와 중첩하도록 배치되며, 상기 기판과 수직인 방향에서의 형상이 동심원 형상인 복수의 패턴들을 포함하는, 패턴층;을 구비하는, 전자 기기.
  19. 제18항에 있어서,
    상기 패턴층은 금속 물질 및 무기 절연 물질 중 적어도 하나를 포함하는, 전자 기기.
  20. 제18항에 있어서,
    상기 복수의 패턴들은 제1 선폭 및 제1 이격거리를 갖고,
    상기 제1 선폭과 상기 제1 이격거리의 비율은 1:1 내지 1:2인, 전자 기기.
  21. 제18항에 있어서,
    상기 패턴층은 정전압이 인가되는 배선과 전기적으로 연결되거나, 또는 상기보조 표시요소와 전기적으로 연결되는, 전자 기기.
  22. 제18항에 있어서,
    상기 보조 표시요소는, 보조 화소전극, 상기 보조 화소전극 상의 보조 대향전극 및 상기 보조 화소전극과 상기 보조 대향전극 사이에 배치되는 보조 중간층을 포함하고,
    상기 패턴층의 폭은 상기 보조 화소전극의 폭과 동일하거나 더 작은, 전자 기기.
  23. 제18항에 있어서,
    상기 패턴층은 금속 물질을 포함하며 동심원 형상을 갖는 복수의 제1 패턴들을 구비하는 제1 패턴층 및 무기 절연 물질을 포함하며 동심원 형상을 갖는 제2 패턴층을 포함하는, 전자 기기.
  24. 제18항에 있어서,
    상기 패턴층은 이웃한 상기 복수의 패턴들 사이를 각각 연결하는 복수의 연결패턴들을 더 포함하는, 전자 기기.
KR1020210194546A 2021-12-31 2021-12-31 표시 패널 및 이를 구비한 전자 기기 KR20230104452A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210194546A KR20230104452A (ko) 2021-12-31 2021-12-31 표시 패널 및 이를 구비한 전자 기기
US17/972,554 US20230217758A1 (en) 2021-12-31 2022-10-24 Display panel and electronic device including the same
CN202211717406.2A CN116390584A (zh) 2021-12-31 2022-12-29 显示面板及电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210194546A KR20230104452A (ko) 2021-12-31 2021-12-31 표시 패널 및 이를 구비한 전자 기기

Publications (1)

Publication Number Publication Date
KR20230104452A true KR20230104452A (ko) 2023-07-10

Family

ID=86964442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210194546A KR20230104452A (ko) 2021-12-31 2021-12-31 표시 패널 및 이를 구비한 전자 기기

Country Status (3)

Country Link
US (1) US20230217758A1 (ko)
KR (1) KR20230104452A (ko)
CN (1) CN116390584A (ko)

Also Published As

Publication number Publication date
US20230217758A1 (en) 2023-07-06
CN116390584A (zh) 2023-07-04

Similar Documents

Publication Publication Date Title
US11844248B2 (en) Display panel and display apparatus including the same
US11706961B2 (en) Display panel and display apparatus including the same
US20220045160A1 (en) Display panel and display apparatus including the same
US11974481B2 (en) Display panel and display apparatus including the same
US20240023390A1 (en) Display panel and display apparatus
CN114078926A (zh) 显示面板及包括其的显示设备
US12063814B2 (en) Display panel and display apparatus including the same
US20220271256A1 (en) Display panel and display apparatus including the same
KR20230139955A (ko) 표시 패널 및 전자 기기, 표시 패널의 제조방법
CN114464650A (zh) 显示设备
KR20230104452A (ko) 표시 패널 및 이를 구비한 전자 기기
US20240057430A1 (en) Display panel and display apparatus including the same
CN220915670U (zh) 显示面板
US20230022216A1 (en) Display panel and display apparatus including the display panel
US20230165100A1 (en) Display apparatus
US20220208870A1 (en) Display apparatus
KR20220125865A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20230023869A (ko) 디스플레이 장치
KR20220125902A (ko) 디스플레이 장치
KR20220042020A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220045602A (ko) 디스플레이 장치