KR20210119620A - 전자 장치 및 이의 제조 방법 - Google Patents

전자 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20210119620A
KR20210119620A KR1020200035766A KR20200035766A KR20210119620A KR 20210119620 A KR20210119620 A KR 20210119620A KR 1020200035766 A KR1020200035766 A KR 1020200035766A KR 20200035766 A KR20200035766 A KR 20200035766A KR 20210119620 A KR20210119620 A KR 20210119620A
Authority
KR
South Korea
Prior art keywords
area
disposed
layer
adhesive
electronic
Prior art date
Application number
KR1020200035766A
Other languages
English (en)
Inventor
손영혜
이상구
김온누리
신정훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200035766A priority Critical patent/KR20210119620A/ko
Priority to US17/130,798 priority patent/US11803262B2/en
Priority to EP21159823.0A priority patent/EP3885822A1/en
Priority to CN202110294466.7A priority patent/CN113506818A/zh
Publication of KR20210119620A publication Critical patent/KR20210119620A/ko

Links

Images

Classifications

    • H01L51/5237—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/30—Polarising elements
    • G02B5/3025—Polarisers, i.e. arrangements capable of producing a definite output polarisation state from an unpolarised input state
    • G02B5/3033—Polarisers, i.e. arrangements capable of producing a definite output polarisation state from an unpolarised input state in the form of a thin sheet or foil, e.g. Polaroid
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13312—Circuits comprising photodetectors for purposes other than feedback
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • H01L27/3225—
    • H01L27/3244—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/08—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 light absorbing layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/28—Adhesive materials or arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예에 따른 전자 장치는 광을 출력하거나 수신하는 전자 모듈, 평면상에서 상기 전자 모듈과 중첩하는 제1 영역, 상기 제1 영역의 적어도 일부를 에워싸는 제2 영역, 및 상기 제2 영역에 인접한 제3 영역으로 구분되는 전자 패널, 상기 전자 패널 상에 배치된 윈도우, 상기 윈도우와 상기 전자 패널 사이에 배치된 반사 방지 부재, 및 상기 윈도우와 상기 반사 방지 부재 사이에 배치되는 점착층을 포함하고, 상기 반사 방지 부재에 상기 제1 영역 중 적어도 일부와 중첩하는 홀을 포함하고, 상기 점착층은 상기 홀을 충전함에 따라, 홀이 형성된 영역의 광 투과율이 개선되어 전자 모듈의 기능이 향상되고, 이에 따라 전자 장치의 신뢰성이 향상될 수 있다.

Description

전자 장치 및 이의 제조 방법{ELECTRONIC APPARATUS AND METHOD OF MANUFACTURING THE SAME}
본 발명은 전자 장치 및 이의 제조 방법에 관한 것으로, 상세하게는 전자 모듈을 포함하는 전자 장치 및 신뢰성이 향상된 전자 장치 제조 방법에 관한 것이다.
전자 장치는 전기적 신호에 따라 활성화된다. 전자 장치는 영상을 표시하는 표시 유닛이나 외부 입력을 감지하는 감지 유닛을 포함할 수 있다. 표시 유닛에 있어서, 유기 발광 표시 패널은 낮은 소비 전력, 높은 휘도 및 높은 반응 속도를 가진다.
한편, 전자 장치는 외부 신호를 수신하거나, 외부에 출력 신호를 제공하는 전자 모듈을 포함할 수 있다. 전자 모듈은 표시 패널과 함께 외부 케이스 등에 수용되어 전자 장치를 구성한다.
따라서, 본 발명은 베젤이 감소된 전자 장치를 제공하는 데 그 목적이 있다. 또한, 본 발명은 공정 신뢰성이 향상된 전자 장치 제조 방법을 제공하는 데 그 목적이 있다.
본 발명의 일 실시예에 따른 전자 장치는 신호를 출력하거나 수신하는 전자 모듈, 평면상에서 상기 전자 모듈과 중첩하는 제1 영역, 상기 제1 영역의 적어도 일부를 에워싸는 제2 영역, 및 상기 제2 영역에 인접한 제3 영역으로 구분되는 전자 패널, 상기 전자 패널 상에 배치된 윈도우, 상기 윈도우와 상기 전자 패널 사이에 배치된 반사 방지 부재, 및 상기 윈도우와 상기 반사 방지 부재 사이에 배치되는 점착층을 포함하고, 상기 반사 방지 부재는 상기 제1 영역 중 적어도 일부와 중첩하는 홀을 포함하고, 상기 점착층은 상기 홀을 충전한다.
상기 점착층은 상기 윈도우와 상기 반사 방지 부재를 부착하는 제1 점착패턴, 및 상기 홀을 충전하는 제2 점착패턴을 포함할 수 있다.
상기 반사 방지 부재의 상기 홀의 깊이와 상기 제2 점착패턴의 두께는 실질적으로 동일할 수 있다.
상기 제1 점착패턴 및 상기 제2 점착패턴은 일체의 형상을 가질 수 있다.
상기 점착층은 광학 투명 수지(OCR, Optically Clear Resin)를 포함할 수 있다.
상기 점착층은 에폭시 수지를 포함할 수 있다.
상기 점착층은 열경화제를 더 포함할 수 있다.
상기 전자 패널은 베이스 기판, 상기 베이스 기판 상에 배치되고 상기 제2 영역에 광을 표시하는 복수의 화소들, 및 상기 베이스 기판 상에 배치되어 상기 복수의 화소들을 커버하는 봉지층을 포함할 수 있다.
상기 전자 패널은 상기 베이스 기판 상에 배치되는 복수의 절연층들을 포함하고, 상기 복수의 절연층들은 상기 제2 영역에 중첩하고, 상기 제1 영역에 비중첩할 수 있다.
상기 점착층은 상기 봉지층의 상면과 접촉할 수 있다.
상기 전자 패널은 상기 봉지층 상에 배치되고 복수의 도전 패턴들 및 상기 도전 패턴들 사이에 배치된 복수의 감지 절연층들을 포함하는 감지 유닛을 더 포함하고, 상기 감지 절연층들은 상기 제1 영역과 평면상에서 비중첩할 수 있다.
상기 봉지층은 제1 무기층, 상기 제1 무기층 상에 배치된 제2 무기층, 및 상기 제1 무기층과 상기 제2 무기층 사이에 배치된 유기층을 포함하고, 상기 제1 무기층은 상기 제1 영역과 평면상에서 비중첩할 수 있다.
상기 점착층은 400nm 파장 범위에서 광 투과율이 92% 이상일 수 있다.
본 발명의 일 실시예에 따른 전자 장치는 평면상에서 고투과 영역, 및 상기 고투과 영역의 적어도 일부를 에워싸는 액티브 영역을 포함하는 전자 패널, 상기 전자 패널 상에 배치된 윈도우, 상기 윈도우와 상기 전자 패널 사이에 배치된 반사 방지 부재, 및 상기 윈도우와 상기 반사 방지 부재 사이에 배치되는 열경화 점착수지층을 포함하고, 상기 반사 방지 부재는 상기 고투과 영역 중 적어도 일부와 중첩하는 홀을 포함하고, 상기 열경화 점착수지층은 상기 홀을 충전한다.
본 발명의 일 실시예에 따른 전자 장치 제조 방법은 고투과 영역, 및 상기 고투과 영역의 적어도 일부를 에워싸는 액티브 영역을 포함하는 전자 패널을 준비하는 단계, 상기 고투과 영역에 적어도 일부가 중첩하는 홀을 포함하는 반사 방지 부재를 형성하는 단계, 상기 반사 방지 부재 상에 상기 홀이 충전되도록 점착 수지를 도포하는 단계, 및 상기 반사 방지 부재 상에 상기 점착 수지를 통해 윈도우를 부착하는 단계를 포함한다.
상기 점착 수지는 열 경화형 수지를 포함하고, 상기 윈도우를 부착하는 단계는 상기 점착 수지를 열경화하는 단계를 포함할 수 있다.
상기 점착 수지는 열 경화제를 더 포함할 수 있다.
상기 점착 수지를 도포하는 단계는 잉크젯 법으로 수행될 수 있다.
상기 전자 패널은 베이스 기판, 및 상기 베이스 기판 상에 배치되는 복수의 절연층들을 포함하고, 상기 전자 패널을 준비하는 단계는 상기 고투과 영역에 중첩하는 상기 복수의 절연층들을 패터닝하는 단계를 포함할 수 있다.
상기 복수의 절연층들을 패터닝하는 단계와 상기 반사 방지 부재의 상기 홀을 형성하는 단계는 동일한 공정을 통해 수행될 수 있다.
본 발명에 따르면, 전자 모듈을 전자 패널과 중첩하여 제공함으로써, 베젤 영역을 감소시킬 수 있다. 또한, 본 발명에 따르면, 전자 모듈이 배치되는 영역에서 낮은 파장 범위의 광 투과율이 개선되어, 전자 모듈의 기능이 향상될 수 있다.
도 1a는 본 발명의 일 실시예에 따른 전자 장치의 결합 사시도이다.
도 1b는 도 1a에 도시된 전자 장치의 분해 사시도이다.
도 2는 본 발명의 일 실시예에 따른 전자 장치의 블록도이다.
도 3a는 본 발명의 일 실시예에 따른 표시 유닛의 평면도이다.
도 3b는 본 발명의 일 실시예에 따른 감지 유닛의 평면도이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 전자 장치의 단면도들이다.
도 5a 내지 도 5c는 본 발명의 일 실시예에 따른 전자 장치의 단면도들이다.
도 6은 본 발명의 일 실시예에 적용되는 점착층과 종래의 점착층의 파장별 광 투과율 그래프이다.
도 7a는 종래 기술을 통해 형성된 점착층이 적용된 전자 장치의 일 단면의 확대도이다.
도 7b는 본 발명의 일 실시예에 따라 형성된 점착층이 적용된 전자 장치의 일 단면의 확대도이다.
도 8a 내지 도 8e는 본 발명의 일 실시예에 따른 전자 장치의 제조 방법을 순차적으로 도시한 단면도들이다.
도 9a 및 도 9b는 본 발명의 일 실시예에 따른 전자 장치의 제조 방법 중 일부 단계를 도시한 단면도들이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하 측에", "위에", "상 측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 일 실시예에 따른 전자 장치 및 그 제조 방법에 대해 설명한다.
도 1a는 본 발명의 일 실시예에 따른 전자 장치의 결합 사시도이다. 도 1b는 도 1a에 도시된 전자 장치의 분해 사시도이다. 도 2는 본 발명의 일 실시예에 따른 전자 장치의 블록도이다. 이하, 도 1a 내지 도 2를 참조하여 본 발명에 대해 설명한다.
전자 장치(EA)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 전자 장치(EA)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 전자 장치(EA)는 태블릿, 노트북, 컴퓨터, 스마트 텔레비전 등을 포함할 수 있다. 본 실시예에서, 전자 장치(EA)는 스마트 폰으로 예시적으로 도시되었다.
도 1a에 도시된 것과 같이, 전자 장치(EA)는 전면(FS)에 영상(IM)을 표시할 수 있다. 전면은 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 면에 평행한 면으로 정의될 수 있다. 전면(FS)은 투과 영역(TA) 및 투과 영역(TA)에 인접한 베젤 영역(BZA)을 포함한다.
전자 장치(EA)는 투과 영역(TA)에 영상(IM)을 표시한다. 영상(IM)은 정적 영상과 동적 영상 중 적어도 어느 하나를 포함할 수 있다. 도 1a에서 영상(IM)의 일 예로 시계와 복수의 아이콘들이 도시되었다.
투과 영역(TA)은 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 사각 형상을 가질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 투과 영역(TA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
베젤 영역(BZA)은 투과 영역(TA)에 인접한다. 베젤 영역(BZA)은 투과 영역(TA)을 에워쌀 수 있다. 다만, 이는 예시적으로 도시한 것이고, 베젤 영역(BZA)은 투과 영역(TA)의 일 측에만 인접하여 배치될 수도 있고, 생략될 수도 있다. 본 발명의 일 실시예에 따른 전자 장치는 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
전면(FS)의 법선 방향은 전자 장치(EA)의 두께 방향(DR3, 이하, 제3 방향)과 대응될 수 있다. 본 실시예에서는 영상(IM)이 표시되는 방향을 기준으로 각 부재들의 전면(또는 상면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향(opposing)된다.
한편, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향들(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다.
한편, 본 발명에 따른 전자 장치(EA)는 외부에서 인가되는 사용자의 입력(TC)을 감지할 수 있다. 사용자의 입력(TC)은 사용자 신체의 일부, 광, 열, 또는 압력 등 다양한 형태의 외부 입력들을 포함한다. 또한, 전자 장치(EA)는 전자 장치(EA)에 접촉하는 입력은 물론, 근접하거나 인접하는 입력을 감지할 수도 있다.
본 실시예에서, 사용자의 입력(TC)은 전면에 인가되는 사용자의 손으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 상술한 바와 같이 사용자의 입력(TC)은 다양한 형태로 제공될 수 있고, 또한, 전자 장치(EA)는 전자 장치(EA)의 구조에 따라 전자 장치(EA)의 측면이나 배면에 인가되는 사용자의 입력(TC)을 감지할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
전자 장치(EA)는 윈도우(WM), 전자 패널(EP), 반사 방지 부재(POL), 점착층(ADL), 회로 기판(DC), 전자 모듈(EM), 및 외부 케이스(HU)를 포함할 수 있다. 윈도우(WM)와 외부 케이스(HU)는 결합되어 전자 장치(EA)의 외관을 정의한다.
윈도우(WM)는 전자 패널(EP) 상에 배치되어 전자 패널(EP)의 전면(IS)을 커버한다. 윈도우(WM)는 광학적으로 투명한 절연 물질을 포함할 수 있다. 예를 들어, 윈도우(WM)는 유리 또는 플라스틱을 포함할 수 있다. 윈도우(WM)는 다층 또는 단층구조를 가질 수 있다. 예를 들어, 윈도우(WM)는 접착제로 결합된 복수 개의 플라스틱 필름의 적층 구조를 가지거나, 접착제로 결합된 유리 기판과 플라스틱 필름의 적층 구조를 가질 수도 있다.
윈도우(WM)는 외부에 노출되는 전면(FS)을 포함한다. 전자 장치(EA)의 전면(FS)은 실질적으로 윈도우의 전면(FS)에 의해 정의될 수 있다.
구체적으로, 투과 영역(TA)은 광학적으로 투명한 영역일 수 있다. 투과 영역(TA)은 액티브 영역(AA)과 대응되는 형상을 가질 수 있다. 예를 들어, 투과 영역(TA)은 액티브 영역(AA)의 전면 또는 적어도 일부와 중첩한다. 전자 패널(EP)의 액티브 영역(AA)에 표시되는 영상(IM)은 투과 영역(TA)을 통해 외부에서 시인될 수 있다.
베젤 영역(BZA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 베젤 영역(BZA)은 투과 영역(TA)의 형상을 정의한다. 베젤 영역(BZA)은 투과 영역(TA)에 인접하며, 투과 영역(TA)을 에워쌀 수 있다.
베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 윈도우(WM)가 유리 또는 플라스틱 기판으로 제공되는 경우, 베젤 영역(BZA)은 유리 또는 플라스틱 기판의 일면 상에 인쇄된 컬러층이거나 증착된 컬러층일 수 있다. 또는, 베젤 영역(BZA)은 유리 또는 플라스틱 기판의 해당 영역을 착색하여 형성될 수도 있다.
베젤 영역(BZA)은 전자 패널(EP)의 주변 영역(NAA)을 커버하여 주변 영역(NAA)이 외부에서 시인되는 것을 차단할 수 있다. 한편, 이는 예시적으로 도시된 것이고, 본 발명의 일 실시예에 따른 윈도우(WM)에 있어서, 베젤 영역(BZA)은 생략될 수도 있다.
전자 패널(EP)은 영상(IM)을 표시하고 외부 입력(TC)을 감지할 수 있다. 전자 패널(EP)은 액티브 영역(AA) 및 주변 영역(NAA)을 포함하는 전면(IS)을 포함한다. 액티브 영역(AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다
본 실시예에서, 액티브 영역(AA)은 영상(IM)이 표시되는 영역이며, 동시에 외부 입력(TC)이 감지되는 영역일 수 있다. 투과 영역(TA)은 적어도 액티브 영역(AA)과 중첩한다. 예를 들어, 투과 영역(TA)은 액티브 영역(AA)의 전면 또는 적어도 일부와 중첩한다. 이에 따라, 사용자는 투과 영역(TA)을 통해 영상(IM)을 시인하거나, 외부 입력(TC)을 제공할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 액티브 영역(AA) 내에서 영상(IM)이 표시되는 영역과 외부 입력(TC)이 감지되는 영역이 서로 분리될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
주변 영역(NAA)은 베젤 영역(BZA)에 의해 커버되는 영역일 수 있다. 주변 영역(NAA)은 액티브 영역(AA)에 인접한다. 주변 영역(NAA)은 액티브 영역(AA)을 에워쌀 수 있다. 주변 영역(NAA)에는 액티브 영역(AA)을 구동하기 위한 구동 회로나 구동 배선 등이 배치될 수 있다.
주변 영역(NAA)에는 액티브 영역(AA)에 전기적 신호를 제공하는 각종 신호 라인들이나 패드들(PD), 또는 전자 소자 등이 배치될 수 있다. 주변 영역(NAA)은 베젤 영역(BZA)에 의해 커버되어 외부에서 시인되지 않을 수 있다.
본 실시예에서, 전자 패널(EP)은 액티브 영역(AA) 및 주변 영역(NAA)이 윈도우(WM)를 향하는 평탄한 상태로 조립된다. 다만 이는 예시적으로 도시한 것이고, 전자 패널(EP)중 주변 영역(NAA)의 일부는 휘어질 수 있다. 이 때, 주변 영역(NAA) 중 일부는 전자 장치(EA)의 배면을 향하게 되어, 전자 장치(EA) 전면에서의 베젤 영역(BZA)이 감소될 수 있다. 또는, 전자 패널(EP)은 액티브 영역(AA)의 일부도 휘어진 상태로 조립될 수도 있다. 또는, 본 발명의 일 실시예에 따른 전자 패널(EP)에 있어서 주변 영역(NAA)은 생략될 수도 있다.
반사 방지 부재(POL)는 윈도우(WM)와 전자 패널(EP) 사이에 배치된다. 반사 방지 부재(POL)는 윈도우(WM) 외측에서 입사되는 외부광(이하, 외광)의 전자 패널(EP)에 대한 반사율을 저하시킨다. 본 실시예에서, 반사 방지 부재(POL)는 편광 필름을 포함할 수 있다. 또는, 반사 방지 부재(POL)는 컬러 필터를 포함할 수 있다. 반사 방지 부재(POL)가 컬러 필터를 포함할 경우, 컬러 필터는 전자 패널(EP) 상에 연속 공정으로 직접 형성되는 것일 수 있다.
점착층(ADL)은 반사 방지 부재(POL)와 윈도우(WM) 사이에 배치된다. 점착층(ADL)은 반사 방지 부재(POL)와 윈도우(WM)를 결합시킨다. 점착층(ADL)은 투명 광학 수지(Optically Clear Resin)를 포함할 수 있다.
본 발명의 일 실시예에 따른 반사 방지 부재(POL)는 홀(HA-P)을 포함할 수 있다. 홀(HA-P)은 후술할 전자 패널(EP)의 고투과 영역(HA)과 대응되는 위치에 정의될 수 있다. 홀(HA-P)은 전자 패널(EP)의 고투과 영역(HA)에 적어도 일부가 중첩하도록 정의될 수 있다. 홀(HA-P)은 주변보다 높은 투과율을 가진 부분일 수 있다. 이하, 반사 방지 부재(POL) 및 점착층(ADL)에 대한 설명은 도 4a 및 도 4b에서 보다 상세히 후술한다.
도 1a, 도 1b 및 도 2를 참조하면, 전자 패널(EP)은 표시 유닛(DU) 및 감지 유닛(SU)을 포함할 수 있다. 표시 유닛(DU)은 실질적으로 영상(IM)을 생성하는 구성일 수 있다. 표시 유닛(DU)이 생성하는 영상(IM)은 투과 영역(TA)을 통해 외부에서 사용자에게 시인된다.
감지 유닛(SU)은 외부에서 인가되는 외부 입력(TC)을 감지한다. 상술한 바와 같이, 감지 유닛(SU)은 윈도우(WM)에 제공되는 외부 입력(TC)을 감지할 수 있다.
전자 패널(EP)에는 소정의 고투과 영역(HA, 또는 제1 영역)이 정의될 수 있다. 고투과 영역(HA)은 액티브 영역(AA, 또는 제2 영역)에 비해 동일 면적 대비 상대적으로 높은 투과율을 가질 수 있다. 구체적으로, 고투과 영역(HA) 중 전자 모듈(EM)에 수신되는 광의 경로가 되는 중심 영역이 가장 높은 투과율을 가질 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
고투과 영역(HA)은 후술하는 전자 모듈(EM)과 평면상에서 중첩하는 위치에 정의된다. 고투과 영역(HA)은 전자 모듈(EM) 중 광을 수신하거나 출력하는 부분 외에도 전자 모듈(EM)을 구성하는 바디(body)나 하우징(housing) 등의 본체와도 중첩하는 영역일 수 있다.
고투과 영역(HA)의 형상은 다양하게 정의될 수 있다. 본 실시예에서는 용이한 설명을 위해 고투과 영역(HA)이 원 형상을 가진 것으로 도시되었으나, 이에 한정되지 않고, 고투과 영역(HA)은 타원 형상, 다각 형상, 곡선 변 및 직선 변을 포함하는 도형 등 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
고투과 영역(HA)의 적어도 일부는 액티브 영역(AA)에 의해 에워싸일 수 있다. 본 실시예에서, 고투과 영역(HA)은 주변 영역(NAA, 또는 제3 영역)으로부터 이격된다. 고 투과 영역(HAA)은 액티브 영역(AA)에 의해 모든 가장자리가 에워싸이도록 액티브 영역(AA) 내에 정의되는 것으로 도시되었다. 본 실시예에 따른 전자 장치(EA)의 결합 상태에서, 고투과 영역(HA)은 투과 영역(TA)에 중첩하고 베젤 영역(BZA)으로부터 이격된 위치에 정의될 수 있다.
회로 기판(DC)은 전자 패널(EP)에 연결될 수 있다. 회로 기판(DC)은 연성 기판(CF) 및 메인 기판(MB)을 포함할 수 있다. 연성 기판(CF)은 절연 필름 및 절연 필름 상에 실장된 도전 배선들을 포함할 수 있다. 도전 배선들은 패드들(PD)에 접속되어 회로 기판(DC)과 전자 패널(EP)을 전기적으로 연결한다.
본 실시예에서, 연성 기판(CF)은 휘어진 상태로 조립될 수 있다. 이에 따라, 메인 기판(MB)은 전자 패널(EP)의 배면에 배치되어 외부 케이스(HU)가 제공하는 공간 내에 안정적으로 수용될 수 있다. 한편, 본 실시예에서, 연성 기판(CF)은 생략될 수도 있으며, 이때 메인 기판(MB)은 전자 패널(EP)에 직접 접속될 수도 있다.
메인 기판(MB)은 미 도시된 신호 라인들 및 전자 소자들을 포함할 수 있다. 전자 소자들은 신호 라인들에 접속되어 전자 패널(EP)과 전기적으로 연결될 수 있다. 전자 소자들은 각종 전기적 신호들, 예를 들어 영상(IM)을 생성하기 위한 신호나 외부 입력(TC)을 감지하기 위한 신호를 생성하거나 감지된 신호를 처리한다. 한편, 메인 기판(MB)은 생성 및 처리하기 위한 전기적 신호들마다 대응되는 복수로 구비될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
한편, 본 발명의 일 실시예에 따른 전자 장치(EA)에 있어서, 액티브 영역(AA)에 전기적 신호를 제공하는 구동회로는 전자 패널(EP)에 직접 실장될 수도 있다. 이때, 구동 회로는 칩(chip) 형태로 실장되거나, 화소들(PX)과 함께 형성될 수도 있다. 이때, 회로 기판(DC)의 면적이 감소되거나 생략될 수도 있다. 본 발명의 일 실시예에 따른 전자 장치(EA)는 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
전자 모듈(EM)은 윈도우(WM)의 하 측에 배치된다. 전자 모듈(EM)은 평면상에서 고투과 영역(HA)과 중첩할 수 있다. 전자 모듈(EM)은 고투과 영역(HA)을 통해 전달되는 외부 입력을 수신하거나 고투과 영역(HA)을 통해 출력을 제공할 수 있다. 본 발명에 따르면, 전자 모듈(EM)은 액티브 영역(AA)에 중첩하여 배치됨으로써, 베젤 영역(BZA)의 증가를 방지할 수 있다.
도 2를 참조하면, 전자 장치(EA)는 전자 패널(EP), 전원공급 모듈(PM), 제1 전자 모듈(EM1), 및 제2 전자 모듈(EM2)을 포함할 수 있다. 전자 패널(EP), 전원 공급 모듈(PM), 제1 전자 모듈(EM1), 및 제2 전자 모듈(EM2)은 서로 전기적으로 연결될 수 있다. 도 2에는 전자 패널(EP)의 구성 중 표시 유닛(DU) 및 감지 유닛(SU)이 예시적으로 도시되었다.
제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)은 전자 장치(EA)를 동작시키기 위한 다양한 기능성 모듈을 포함한다. 제1 전자 모듈(EM1)은 전자 패널(200)과 전기적으로 연결된 마더보드에 직접 실장되거나 별도의 기판에 실장되어 커넥터(미 도시) 등을 통해 마더보드에 전기적으로 연결될 수 있다.
제1 전자 모듈(EM1)은 제어 모듈(CM), 무선통신 모듈(TM), 영상입력 모듈(IIM), 음향입력 모듈(AIM), 메모리(MM), 및 외부 인터페이스(IF)를 포함할 수 있다. 상기 모듈들 중 일부는 마더보드에 실장되지 않고, 연성회로기판을 통해 마더보드에 전기적으로 연결될 수도 있다.
제어 모듈(CM)은 전자 장치(EA)의 전반적인 동작을 제어한다. 제어 모듈(CM)은 마이크로프로세서일 수 있다. 예를 들어, 제어 모듈(CM)은 전자 패널(200)을 활성화 시키거나, 비활성화 시킨다. 제어 모듈(CM)은 전자 패널(200)로부터 수신된 터치 신호에 근거하여 영상입력 모듈(IIM)이나 음향입력 모듈(AIM) 등의 다른 모듈들을 제어할 수 있다.
무선통신 모듈(TM)은 블루투스 또는 와이파이 회선을 이용하여 다른 단말기와 무선 신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 일반 통신회선을 이용하여 음성신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 송신할 신호를 변조하여 송신하는 송신부(TM1)와, 수신되는 신호를 복조하는 수신부(TM2)를 포함한다.
영상입력 모듈(IIM)은 영상 신호를 처리하여 전자 패널(EP)에 표시 가능한 영상 데이터로 변환한다. 음향입력 모듈(AIM)은 녹음 모드, 음성인식 모드 등에서 마이크로폰(Microphone)에 의해 외부의 음향 신호를 입력 받아 전기적인 음성 데이터로 변환한다.
외부 인터페이스(IF)는 외부 충전기, 유/무선 데이터 포트, 카드 소켓(예를 들어, 메모리 카드(Memory card), SIM/UIM card) 등에 연결되는 인터페이스 역할을 한다.
제2 전자 모듈(EM2)은 음향출력 모듈(AOM), 발광 모듈(LM), 수광 모듈(LRM), 및 카메라 모듈(CMM) 등을 포함할 수 있다. 상기 구성들은 마더보드에 직접 실장되거나, 별도의 기판에 실장되어 커넥터(미 도시) 등을 통해 전자 패널(EP)과 전기적으로 연결되거나, 제1 전자 모듈(EM1)과 전기적으로 연결될 수 있다.
음향출력 모듈(AOM)은 무선통신 모듈(TM)로부터 수신된 음향 데이터 또는 메모리(MM)에 저장된 음향 데이터를 변환하여 외부로 출력한다.
발광 모듈(LM)은 광을 생성하여 출력한다. 발광 모듈(LM)은 적외선을 출력할 수 있다. 예를 들어, 발광 모듈(LM)은 LED 소자를 포함할 수 있다. 예를 들어, 수광 모듈(LRM)은 적외선을 감지할 수 있다. 수광 모듈(LRM)은 소정 레벨 이상의 적외선이 감지된 때 활성화될 수 있다. 수광 모듈(LRM)은 CMOS 센서를 포함할 수 있다. 발광 모듈(LM)에서 생성된 적외광이 출력된 후, 외부 피사체(예컨대 사용자 손가락 또는 얼굴)에 의해 반사되고, 반사된 적외광이 수광 모듈(LRM)에 입사될 수 있다. 카메라 모듈(CMM)은 외부의 이미지를 촬영한다.
본 발명의 일 실시예에 따른 전자 모듈(EM)은 제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)의 구성들 중 적어도 어느 하나를 포함할 수 있다. 예를 들어, 전자 모듈(EM)은 카메라, 스피커, 광 감지 센서, 및 열 감지 센서 중 적어도 어느 하나를 포함할 수 있다. 전자 모듈(EM)은 고투과 영역(HA)을 통해 수신되는 외부 피사체를 감지하거나 고투과 영역(HA)을 통해 음성 등의 소리 신호를 외부에 제공할 수 있다. 또한, 전자 모듈(EM)은 복수의 구성들을 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
고투과 영역(HA)과 중첩하여 배치되는 전자 모듈(EM)은 고투과 영역(HA)을 통해 외부 피사체를 용이하게 시인하거나 전자 모듈(EM)이 생성하는 출력 신호가 외부에 용이하게 전달될 수 있다. 한편, 도시되지 않았으나, 본 발명의 일 실시예에 따른 전자 장치(EA)는 전자 모듈(EM)과 전자 패널(EP) 사이에 배치되는 투명 부재를 더 포함할 수도 있다. 고투과 영역(HA)을 통해 전달되는 외부 입력이 투명 부재를 통과하여 전자 모듈(EM)에 전달되도록 투명 부재는 광학적으로 투명한 필름일 수 있다. 투명 부재는 전자 패널(EP)의 배면에 부착되거나 별도의 점착층 없이 전자 패널(EP)과 전자 모듈(EM) 사이에 배치될 수 있다. 본 발명의 일 실시예에 따른 전자 장치(EA)는 다양한 구조를 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
본 발명에 따르면, 전자 모듈(EM)은 평면상에서 투과 영역(TA)과 중첩하도록 조립될 수 있다. 이에 따라, 전자 모듈(EM)의 수용에 따른 베젤 영역(BZA)의 증가가 방지되어 전자 장치(EA)의 미감이 개선될 수 있다.
도 3a는 본 발명의 일 실시예에 따른 표시 유닛의 평면도이다. 도 3b는 본 발명의 일 실시예에 따른 감지 유닛의 평면도이다. 이하, 도 3a 및 도 3b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1a, 도 1b 및 도 2에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 3a에 도시된 것과 같이, 표시 유닛(DU)은 베이스 기판(BS), 복수의 화소들(PX), 복수의 신호 라인들(GL, DL, PL), 전원 패턴(VDD), 및 복수의 표시 패드들(DPD)을 포함한다.
액티브 영역(AA) 및 주변 영역(NAA)은 베이스 기판(BS)에 의해 제공되는 영역들일 수 있다. 베이스 기판(BS)은 절연 기판을 포함할 수 있다. 예를 들어, 베이스 기판(BS)은 유리 기판, 플라스틱 기판, 또는 이들의 조합으로 구성될 수 있다.
또는, 베이스 기판(BS)은 금속 기판을 포함할 수도 있다. 베이스 기판(BS)은 사용자에 의해 폴딩 가능하도록 플렉서블(flexible)하게 제공되거나, 또는 형상 변형이 없도록 리지드(rigid)하게 제공될 수도 있다. 본 발명의 일 실시예에 따른 베이스 기판(BS)은 화소들(PX)이나 신호 라인들(GL, DL, PL)과 같은 구성들이 배치될 수 있다면 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
신호 라인들(GL, DL, PL)은 화소들(PX)에 연결되어 화소들(PX)에 전기적 신호들을 전달한다. 도 3a에서는 표시 유닛(DU)에 포함되는 신호 라인들 중 스캔 라인(GL), 데이터 라인(DL), 및 전원 라인(PL)을 예시적으로 도시하였다. 다만, 이는 예시적으로 도시한 것이고, 신호 라인들(GL, DL, PL)은 전원 라인, 초기화 전압 라인, 발광 제어 라인 중 적어도 어느 하나를 더 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다. 또한, 도 3a에서는 편의를 위해 신호 라인들 중 스캔 라인(GL), 데이터 라인(DL), 및 전원 라인(PL) 하나씩을 예시적으로 도시하였으나, 이에 한정되지 않고 스캔 라인(GL), 데이터 라인(DL), 및 전원 라인(PL) 각각은 복수의 화소 행 및 화소 열에 전기적 신호들을 전달하도록 복수로 제공될 수 있다.
화소들(PX)은 액티브 영역(AA)에 배치될 수 있다. 도 3b를 참조하면, 복수의 화소들 중 하나의 화소(PX)의 신호 회로도를 확대하여 예시적으로 도시하였다. 도 3b에는 i번째 스캔 라인(GLi) 및 i번째 발광제어 라인(ELi)에 연결된 화소(PX)를 예시적으로 도시하였다.
화소(PX)는 발광 소자(ELD) 및 화소 회로(CC)를 포함할 수 있다.
화소 회로(CC)는 복수의 트랜지스터들(TR1-TR7) 및 커패시터(CP)를 포함할 수 있다. 복수의 트랜지스터들(TR1-TR7)은 LTPS(Low Temperature Polycrystalline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성될 수 있다.
화소 회로(CC)는 데이터 신호에 대응하여 발광 소자(ELD)에 흐르는 전류량을 제어한다. 발광 소자(ELD)는 화소 회로(CC)로부터 제공되는 전류량에 대응하여 소정의 휘도로 발광할 수 있다. 이를 위하여, 제1 전원(ELVDD)의 레벨은 제2 전원(ELVSS)의 레벨보다 높게 설정될 수 있다. 발광 소자(ELD)는 유기발광소자 또는 양자점 발광소자를 포함할 수 있다.
복수의 트랜지스터들(TR1-TR7) 각각은 입력 전극(또는, 소스 전극), 출력 전극(또는, 드레인 전극), 및 제어 전극(또는, 게이트 전극)을 포함할 수 있다. 본 명세서 내에서 편의상 입력 전극 및 출력 전극 중 어느 하나는 제1 전극으로 지칭되고, 다른 하나는 제2 전극으로 지칭될 수 있다.
제1 트랜지스터(TR1)의 제1 전극은 제5 트랜지스터(TR5)를 경유하여 제1 전원(ELVDD)에 접속되고, 제1 트랜지스터(TR1)의 제2 전극은 제6 트랜지스터(TR6)를 경유하여 발광 소자(ELD)의 애노드 전극에 접속된다. 제1 트랜지스터(TR1)는 본 명세서 내에서 구동 트랜지스터로 지칭될 수 있다.
제1 트랜지스터(TR1)는 제1 트랜지스터(TR1)의 제어 전극에 인가되는 전압에 대응하여 발광 소자(ELD)에 흐르는 전류량을 제어한다.
제2 트랜지스터(TR2)는 데이터 라인(DL)과 제1 트랜지스터(TR1)의 제1 전극 사이에 접속된다. 그리고, 제2 트랜지스터(TR2)의 제어 전극은 i번째 스캔 라인(GLi)에 접속된다. 제2 트랜지스터(TR2)는 i번째 스캔 라인(GLi)으로 i번째 스캔 신호가 제공될 때 턴-온되어 데이터 라인(DL)과 제1 트랜지스터(TR1)의 제1 전극을 전기적으로 접속시킨다.
제3 트랜지스터(TR3)는 제1 트랜지스터(TR1)의 제2 전극과 제1 트랜지스터(TR1)의 제어 전극 사이에 접속된다. 제3 트랜지스터(TR3)의 제어 전극은 i번째 스캔 라인(GLi)에 접속된다. 제3 트랜지스터(TR3)는 i번째 스캔 라인(GLi)으로 i번째 스캔 신호가 제공될 때 턴-온되어 제1 트랜지스터(TR1)의 제2 전극과 제1 트랜지스터(TR1)의 제어 전극을 전기적으로 접속시킨다. 따라서, 제3 트랜지스터(TR3)가 턴-온될 때 제1 트랜지스터(TR1)는 다이오드 형태로 접속된다.
제4 트랜지스터(TR4)는 노드(ND)와 초기화 전원생성부(미도시) 사이에 접속된다. 그리고, 제4 트랜지스터(TR4)의 제어 전극은 i-1번째 스캔 라인(GLi-1)에 접속된다. 제4 트랜지스터(TR4)는 i-1번째 스캔 라인(GLi-1)으로 i-1번째 스캔 신호가 제공될 때 턴-온되어 노드(ND)로 초기화전압(Vint)을 제공한다.
제5 트랜지스터(TR5)는 전원 라인(PL)과 제1 트랜지스터(TR1)의 제1 전극 사이에 접속된다. 제5 트랜지스터(TR5)의 제어 전극은 i번째 발광제어 라인(ELi)에 접속된다.
제6 트랜지스터(TR6)는 제1 트랜지스터(TR1)의 제2 전극과 발광 소자(ELD)의 애노드전극 사이에 접속된다. 그리고, 제6 트랜지스터(TR6)의 제어 전극은 i번째 발광제어 라인(ELi)에 접속된다.
제7 트랜지스터(TR7)는 초기화 전원생성부(미도시)와 발광 소자(ELD)의 애노드전극 사이에 접속된다. 그리고, 제7 트랜지스터(TR7)의 제어 전극은 i+1번째 스캔 라인(GLi+1)에 접속된다. 이와 같은 제7 트랜지스터(TR7)는 i+1번째 스캔 라인(GLi+1)으로 i+1번째 스캔 신호가 제공될 때 턴-온되어 초기화전압(Vint)을 발광 소자(ELD)의 애노드전극으로 제공한다.
제7 트랜지스터(TR7)는 화소(PX)의 블랙 표현 능력을 향상시킬 수 있다. 구체적으로, 제7 트랜지스터(TR7)가 턴-온되면 발광 소자(ELD)의 기생 커패시터(미도시)가 방전된다. 그러면, 블랙 휘도 구현 시 제1 트랜지스터(TR1)로부터의 누설전류에 의하여 발광 소자(ELD)가 발광하지 않게 되고, 이에 따라 블랙 표현 능력이 향상될 수 있다.
추가적으로, 도 3b에서는 제7 트랜지스터(TR7)의 제어 전극이 i+1번째 스캔 라인(GLi+1)에 접속되는 것으로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 본 발명의 다른 실시예에서, 제7 트랜지스터(TR7)의 제어 전극은 i번째 스캔 라인(GLi) 또는 i-1번째 스캔 라인(GLi-1)에 접속될 수 있다.
커패시터(CP)는 전원 라인(PL)과 노드(ND) 사이에 배치된다. 커패시터(CP)는 데이터 신호에 대응되는 전압을 저장한다. 커패시터(CP)에 저장된 전압에 따라 제5 트랜지스터(TR5) 및 제6 트랜지스터(TR6)가 턴-온 될 때 제1 트랜지스터(TR1)에 흐르는 전류량이 결정될 수 있다.
본 발명에서 화소(PX)의 등가 회로는 도 3b에 도시된 등가 회로로 한정되지 않는다. 본 발명의 다른 실시예에서 화소(PX)는 발광 소자(ELD)를 발광시키기 위한 다양한 형태로 구현될 수 있다. 도 3b에서는 PMOS를 기준으로 도시하였으나, 이에 제한되지 않는다. 본 발명의 다른 실시예에서 화소 회로(CC)는 NMOS로 구성될 수 있다. 본 발명의 또 다른 실시예에서 화소 회로(CC)는 NMOS와 PMOS의 조합에 의해 구성될 수 있다.
다시 도 3a를 참조하면, 화소들(PX)은 고투과 영역(HA)의 주변에 배치된다. 본 실시예에서, 고투과 영역(HA)과 액티브 영역(AA)의 경계는, 폐라인 형상을 가질 수 있다. 본 실시예에서, 고투과 영역(HA)과 액티브 영역(AA)의 경계는 원형으로 예시적으로 도시되었다.
전원 패턴(VDD)은 주변 영역(NAA)에 배치된다. 본 실시예에서, 전원 패턴(VDD)은 복수의 전원 라인들(PL)과 접속된다. 이에 따라, 표시 유닛(DU)은 전원 패턴(VDD)을 포함함으로써, 화소들(PX) 마다 동일한 제1 전원 신호를 제공할 수 있다.
표시 패드들(DPD)은 제1 패드(P1) 및 제2 패드(P2)를 포함할 수 있다. 제1 패드(P1)는 복수로 구비되어 데이터 라인들(DL)에 각각 연결될 수 있다. 제2 패드(P2)는 전원 패턴(VDD)에 연결되어 전원 라인(PL)과 전기적으로 연결될 수 있다. 표시 유닛(DU)은 표시 패드들(DPD)을 통해 외부로부터 제공된 전기적 신호들을 화소들(PX)에 제공할 수 있다. 한편, 표시 패드들(DPD)은 제1 패드(P1) 및 제2 패드(P2) 외에 다른 전기적 신호들을 수신하기 위한 패드들을 더 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 3c를 참조하면, 감지 유닛(SU)은 표시 유닛(DU)과 대응되는 형상으로 도시되었다. 본 실시예에서, 감지 유닛(SU)은 표시 유닛(DU) 상에 배치될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 감지 유닛(SU)은 표시 유닛(DU)의 하 측에 배치되거나 표시 유닛(DU) 내에 내재될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
감지 유닛(SU)은 외부 입력(TC: 도 1a 참조)을 감지하여 외부 입력(TC)의 위치나 세기 정보를 얻을 수 있다. 감지 유닛(SU)은 복수의 제1 감지 전극들(TE1), 복수의 제2 감지 전극들(TE2), 복수의 라인들(TL1, TL2, TL3), 및 복수의 감지 패드들(T1, T2, T3)을 포함한다.
제1 감지 전극들(TE1) 및 제2 감지 전극들(TE2)은 액티브 영역(AA)에 배치된다. 감지 유닛(SU)은 제1 감지 전극들(TE1) 및 제2 감지 전극들(TE2) 사이의 정전 용량의 변화를 통해 외부 입력(TC)에 대한 정보를 얻을 수 있다.
제1 감지 전극들(TE1)은 제1 방향(DR1)을 따라 배열되고 각각이 제2 방향(DR2)을 따라 연장된다. 제1 감지 전극들(TE1) 각각은 제1 메인 패턴(SP1), 제1 인접 패턴(SP1H), 및 제1 연결 패턴(CP1)을 포함할 수 있다.
제1 메인 패턴(SP1)은 액티브 영역(AA)에 배치된다. 제1 메인 패턴(SP1)은 고투과 영역(HA)으로부터 이격되어 배치된다. 제1 메인 패턴(SP1)은 소정의 형상을 가지며, 제1 면적을 가진다. 본 실시예에서, 제1 메인 패턴(SP1)은 마름모 형상을 가질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 제1 메인 패턴(SP1)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
제1 인접 패턴(SP1H)은 고투과 영역(HA)에 인접하여 배치된다. 본 실시예에 따른 감지 유닛(SU) 중 고투과 영역(HA)과 중첩하는 부분은 제거될 수 있다. 제1 인접 패턴(SP1H)은 제1 메인 패턴(SP1)의 제1 면적보다 작은 제2 면적을 가진다. 제1 인접 패턴(SP1H)은 제1 메인 패턴(SP1)과 동일한 마름모 형상으로부터 고투과 영역(HA)과 중첩하는 영역이 제거된 형상을 가질 수 있다.
본 실시예에서, 제1 연결 패턴(CP1)은 제2 방향(DR2)을 따라 연장된다. 제1 연결 패턴(CP1)은 제1 메인 패턴(SP1)에 연결된다. 제1 연결 패턴(CP1)은 두 개의 제1 메인 패턴들 사이에 배치되어 두 개의 제1 메인 패턴들을 연결할 수 있다. 또는, 제1 연결 패턴(CP1)은 제1 메인 패턴(SP1)과 제1 인접 패턴(SP1H) 사이에 배치되어 제1 메인 패턴(SP1)과 제1 인접 패턴(SP1H)을 연결한다.
제2 감지 전극들(TE2)은 제2 방향(DR2)을 따라 배열되고 각각이 제1 방향(DR1)을 따라 연장된다. 제2 감지 전극들(TE2) 각각은 제2 메인 패턴(SP2), 제2 인접 패턴(SP2H), 및 제2 연결 패턴(CP2)을 포함할 수 있다.
제2 메인 패턴(SP2)은 고투과 영역(HA)으로부터 이격되어 배치된다. 제2 메인 패턴(SP2)은 제1 메인 패턴(SP1)으로부터 이격될 수 있다. 본 실시예에서, 제1 메인 패턴(SP1)과 제2 메인 패턴(SP2) 사이의 이격은 단면상에서의 이격일 수 있다. 제1 메인 패턴(SP1)과 제2 메인 패턴(SP2)은 서로 전기적으로 절연되어 독립적인 전기적 신호들을 송수신할 수 있다.
본 실시예에서, 제2 메인 패턴(SP2)은 제1 메인 패턴(SP1)과 동일한 형상을 가질 수 있다. 예를 들어, 제2 메인 패턴(SP2)은 마름모 형상을 가질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 제2 메인 패턴(SP2)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
제2 인접 패턴(SP2H)은 고투과 영역(HA)에 인접하여 배치된다. 제2 인접 패턴(SP2H)은 제2 메인 패턴(SP2)의 면적보다 작은 면적을 가진다. 제2 인접 패턴(SP2H)은 제2 메인 패턴(SP2)과 동일한 마름모 형상으로부터 고투과 영역(HA)과 중첩하는 영역이 제거된 형상을 가질 수 있다.
본 실시예에서, 제2 연결 패턴(CP2)은 제1 방향(DR1)을 따라 연장된다. 제2 연결 패턴(CP2)은 제2 메인 패턴(SP2)에 연결된다. 제2 연결 패턴(CP2)은 두 개의 제2 메인 패턴들 사이에 배치되어 두 개의 제2 메인 패턴들을 연결할 수 있다. 또는, 제2 연결 패턴(CP2)은 제2 메인 패턴(SP2)과 제2 인접 패턴(SP2H) 사이에 배치되어 제2 메인 패턴(SP2)과 제2 인접 패턴(SP2H)을 연결한다.
감지 라인들(TL1, TL2, TL3)은 주변 영역(NAA)에 배치된다. 감지 라인들(TL1, TL2, TL3)은 제1 감지 라인들(TL1), 제2 감지 라인들(TL2), 및 제3 감지 라인들(TL3)을 포함할 수 있다.
제1 감지 라인들(TL1)은 제1 감지 전극들(TE1)에 각각 연결된다. 본 실시예에서, 제1 감지 라인들(TL1)은 제1 감지 전극들(TE1)의 양단들 중 하측 단들에 각각 연결된다.
제2 감지 라인들(TL2)은 제2 감지 전극들의 일 단 들에 각각 연결된다. 본 실시예에서, 제2 감지 라인들(TL2)은 제2 감지 전극들(TE2)의 양단들 중 좌측 단들에 각각 연결된다.
제3 감지 라인들(TL3)은 제1 감지 전극들(TE1)의 양단들 중 상측 단들에 각각 연결된다. 본 발명에 따르면, 제1 감지 전극들(TE1)은 제1 감지 라인들(TL1) 및 제3 감지 라인들(TL3)에 각각 연결될 수 있다. 이에 따라, 제2 감지 전극들(TE2)에 비해 상대적으로 긴 길이를 가진 제1 감지 전극들(TE1)에 대하여 영역에 따른 감도를 균일하게 유지시킬 수 있다. 한편, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 감지 유닛(SU)에 있어서 제3 감지 라인들(TL3)은 생략될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
감지 패드들(T1, T2, T3)은 주변 영역(NAA)에 배치된다. 감지 패드들(T1, T2, T3)은 제1 감지 패드들(T1), 제2 감지 패드들(T2), 및 제3 감지 패드들(T3)를 포함할 수 있다. 제1 감지 패드들(T1)은 제1 감지 라인들(TL1)에 각각 연결되어 외부 신호를 제1 감지 전극들(TE1)에 제공한다. 제2 감지 패드들(T2)은 제2 감지 라인들(TL2)에 각각 연결되고 제3 감지 패드들(T3)은 제3 감지 라인들(TL3)에 각각 연결되어 제2 감지 전극들(TE2)과 전기적으로 연결된다.
본 발명에 따르면, 액티브 영역(AA)에 에워싸이는 위치에 고투과 영역(HA)을 제공함으로써, 전자 모듈(EM: 도 2 참조)로 인한 베젤 영역(BZA)의 증가를 방지할 수 있다. 또한, 고투과 영역(HA)에 인접하여 배치되는 화소들(PX)이나 감지 전극들(TE1, TE2)이 각각 고투과 영역(HA)을 경유하여 전기적으로 연결되므로, 고투과 영역(HA) 제공으로 인한 액티브 영역(AA)에서의 표시 특성 저하나 감도 저하 문제를 용이하게 방지할 수 있다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 전자 장치의 단면도들이다. 도 4a는 도 1b의 Ⅰ-Ⅰ'를 따라 절단한 단면을 간략히 도시하였다. 도 4b는 도 4a의 일부 구성을 분리한 단면을 간략히 도시하였다. 도 4a 및 도 4b에서는 전자 장치(EA)에 포함되는 구성 중 윈도우(WM), 전자 패널(EP), 반사 방지 부재(POL), 점착층(ADL) 및 전자 모듈(EM)의 배치관계를 도시하였고, 설명의 편의를 위해 외부 케이스(HU) 및 회로 기판(DC) 등의 구성은 생략하였다. 한편, 도 1a 내지 도 3c에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략한다.
도 4a 및 도 4b를 참조하면, 일 실시예에 따른 전자 장치(EA)에서 윈도우(WM) 및 반사 방지 부재(POL) 사이에는 점착층(ADL)이 배치되고, 점착층(ADL)에 의해 전자 장치(EA)가 부착된다.
일 실시예에 따른 전자 장치(EA)에서, 점착층(ADL)은 에폭시 수지를 포함할 수 있다. 점착층(ADL)은 에폭시 수지를 포함하는 광학 투명 수지(OCR, Optically Clear Resin)를 포함할 수 있다. 예를 들어, 점착층(ADL)은 비스페놀-F 형 에폭시 수지를 포함할 수 있다. 점착층(ADL)은 점도가 낮고, 반응성이 높으며, 저온에서 경화될 수 있는 에폭시 수지를 포함할 수 있다. 일 실시예에서, 점착층(ADL)은 하기 화학식 1로 표시되는 에폭시 수지를 포함할 수 있다.
[화학식 1]
Figure pat00001
점착층(ADL)은 에폭시 수지 외에, 열경화제를 더 포함할 수 있다. 열경화제는 에폭시 수지를 경화하기 위한 물질이라면 한정되지 않고 포함될 수 있으며, 열에 의한 경화반응을 개시하고 점착층(ADL) 형성시 부착성, 반응성 등을 향상시키기 위한 물질일 수 있다. 일 실시예에서, 열경화제는 아민계 열경화제, 또는 이미다졸계 열경화제를 포함할 수 있다. 아민계 경화제는 지방족 아민, 변형된 지방족 아민, 방향족아민, 제2급 아민 또는 제3급 아민 등을 이용하며, 예를 들어, 벤질디메틸아민, 트리에탄올아민, 트리에틸렌 테트라민, 디에틸렌트리아민, 트리에틸렌아민, 디메틸아미노에탄올, 트리(디메틸아미노메틸)페놀 등이 포함될 수 있다. 이미다졸계 경화제는 이미다졸, 이소이미다졸, 2-메틸 이미다졸, 2-에틸-4-메틸이미다졸, 2,4-디메틸이미다졸, 부틸이미다졸, 2-헵타데센일-4-메틸이미다졸, 2-메틸이미다졸, 2-운데센일이미다졸,1-비닐-2-메틸이미다졸,2-n-헵타데실이미다졸, 2-운데실이미다졸, 2-헵타데실이미다졸, 2-페닐이미다졸, 1-벤질-2-메틸이미다졸, 1-프로필-2-메틸이미다졸, 1-시아노에틸-2-메틸이미다졸, 1-시아노에틸-2-에틸-4-메틸이미다졸, 1-시아노에틸-2-운데실이미다졸, 1-시아노에틸 -2-페닐이미다졸, 1-구아나미노에틸-2-메틸이미다졸, 이미다졸과 메틸이미다졸의 부가생성물,이미다졸과 트리멜리트산의 부가생성물, 2-n-헵타데실-4-메틸이미다졸, 페닐이미다졸, 벤질이미다졸, 2-메틸-4,5-디페닐이미다졸, 2,3,5-트리페닐이미다졸, 2-스티릴이미다졸, 1-(도데실 벤질)-2-메틸이미다졸, 2-(2-히드록실-4-t-부틸페닐)-4,5-디페닐이미다졸, 2-(2-메톡시페닐)-4,5-디페닐이미다졸,2-(3-히드록시페닐)-4,5-디페닐이미다졸, 2-(p-디메틸-아미노페닐)-4,5-디페닐이미다졸, 2-(2-히드록시페닐)-4,5-디페닐이미다졸, 디(4,5-디페닐-2-이미다졸)-벤젠-1,4,2-나프틸-4,5-디페닐이미다졸, 1-벤질-2-메틸이미다졸 및 2-p-메톡시스티릴이미다졸 등이 포함될 수 있다.
반사 방지 부재(POL)는 고투과 영역(HA)에 적어도 일부가 중첩하는 홀(HA-P)을 포함한다. 홀(HA-P)은 반사 방지 부재(POL)를 관통하는 홀일 수 있다. 반사 방지 부재(POL)에 홀(HA-P)이 형성됨에 따라, 고투과 영역(HA)과 중첩하는 영역에서 상대적으로 높은 광 투과율을 제공할 수 있다. 반사 방지 부재(POL)가 편광 필름을 포함할 경우, 홀(HA-P)은 편광 필름에 타공 공정 등을 통해 형성된 홀일 수 있다. 반사 방지 부재(POL)가 컬러 필터를 포함할 경우, 홀(HA-P)은 컬러 필터를 증착하는 공정에서 고투과 영역(HA)에 중첩하도록 형성된 단차부일 수 있다.
점착층(ADL)은 제1 점착패턴(AD-1) 및 제2 점착패턴(AD-2)을 포함할 수 있다. 제1 점착패턴(AD-1)은 반사 방지 부재(POL) 및 윈도우(WM) 사이에 배치되어, 반사 방지 부재(POL) 및 윈도우(WM)를 부착하는 부분일 수 있다. 제2 점착패턴(AD-2)은 반사 방지 부재(POL)에 형성된 홀(HA-P)을 충전하는 부분일 수 있다. 제1 점착패턴(AD-1) 및 제2 점착패턴(AD-2)은 일체의 공정을 통해 형성되고, 일체의 형상을 가질 수 있다. 즉, 제1 점착패턴(AD-1) 및 제2 점착패턴(AD-2)은 서로 연결된 형상을 가질 수 있으며, 제1 점착패턴(AD-1) 및 제2 점착패턴(AD-2) 사이에 별도의 구성이 존재하지 않을 수 있다.
점착층(ADL)의 제2 점착패턴(AD-2)은 반사 방지 부재(POL)의 홀(HA-P)을 충전하며, 홀(HA-P)의 형상과 동일한 형상을 가질 수 있다. 일 실시예의 전자 장치(EA)에서는 제2 점착패턴(AD-2)에 의해 홀(HA-P)이 충전되어, 전자 패널(EP), 반사 방지 부재(POL) 및 윈도우(WM) 사이에 별도의 에어 갭이 발생하지 않을 수 있다. 제2 점착패턴(AD-2)의 두께(d1) 및 홀(HA-P)의 깊이(d2)는 실질적으로 동일할 수 있다.
점착층(ADL)은 열경화 수지를 포함하고, 근자외선 영역에서의 투과율이 높은 층일 수 있다. 일 실시예에서, 점착층(ADL)은 약 400nm 파장 범위에서 광 투과율이 92% 이상일 수 있다. 점착층(ADL)은 380nm 이상 430nm 이하 파장 범위에서 광 투과율이 92% 이상일 수 있다. 점착층(ADL)은 자외선 및 근자외선 영역뿐 아니라, 가시광선 영역, 적외선 영역 및 근적외선 영역에서의 광 투과율이 높은 층일 수 있다. 점착층(ADL)은 380nm 이상 750nm 이하 파장 범위에서 광 투과율이 92% 이상일 수 있다.
전자 패널(EP)은 고투과 영역(HA)에 중첩하는 패터닝부(EP-HA)를 포함할 수 있다. 패터닝부(EP-HA)는 전자 패널(EP)에 포함된 복수의 절연층들 및 금속층들이 패터닝된 부분일 수 있다. 패터닝부(EP-HA)는 고투과 영역(HA)에 중첩하는 전자 패널(EP)의 화소들이 패터닝된 부분일 수 있다. 전자 패널(EP)에 포함된 복수의 절연층들 및 금속층들이 패터닝됨에 따라, 패터닝부(EP-HA)는 액티브 영역(AA)에 중첩하는 전자 패널(EP)의 화소부에 비해 투과율이 높은 부분일 수 있다.
일 실시예에 따른 전자 장치(EA)의 반사 방지 부재(POL)는 고투과 영역(HA)에 적어도 일부가 중첩하는 홀(HA-P)이 정의되고, 윈도우(WM)와 반사 방지 부재(POL)를 부착하는 점착층(ADL)이 반사 방지 부재(POL)의 홀(HA-P)을 충전하는 형상을 포함한다. 보다 구체적으로, 반사 방지 부재(POL)와 윈도우(WM)를 부착하는 제1 점착패턴(AD-1)과, 반사 방지 부재(POL)의 홀(HA-P)을 충전하는 제2 점착패턴(AD-2)이 일체의 형상으로 형성된다. 이에 따라, 별도의 수지 패턴을 통해 반사 방지 부재(POL)의 홀(HA-P)을 충전할 때 수지 패턴의 넘침에 의한 불량이나, 수지 패턴의 수축에 의한 기포 발생이 방지되어, 전자 패널의 신뢰성이 향상될 수 있다. 또한, 근자외선 및 가시광선 범위에서 광 투과율이 높은 열경화형 수지를 통해 반사 방지 부재(POL)와 윈도우(WM)를 부착하는 점착층(ADL)이 형성됨에 따라, 낮은 파장 범위에서 고투과 영역(HA)의 투과율이 향상될 수 있어, 카메라 및 센서 등의 전자 모듈(EM)의 기능이 향상될 수 있다.
도 5a 내지 도 5c는 본 발명의 일 실시예에 따른 전자 장치의 단면도들이다. 도 5a 내지 도 5c에서는 도 4a 및 도 4b에 도시된 전자 장치를 보다 구체화한 단면을 도시하였다. 이하, 도 5a 내지 도 5c를 참조하여 본 발명의 일 실시예에 따른 전자 장치를 설명함에 있어, 앞서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 5a에는 용이한 설명을 위해 전자 패널(EP)의 구성들 중 베이스 기판(BS), 박막 트랜지스터(TR), 발광 소자(ELD), 복수의 절연층들(10, 20, 30, 40, 50, SU-IL), 봉지층(TFE), 복수의 감지 패턴들(SP1H, SP2H), 제2 연결 패턴(CP2), 및 신호 라인들(HSL1, HSL2, HSL3)을 예시적으로 도시하였다.
복수의 절연층들(10, 20, 30, 40, 50, SU-IL)은 순차적으로 적층된 제1 내지 제5 절연층들(10, 20, 30, 40, 50), 및 감지 절연층(SU-IL)을 포함할 수 있다. 복수의 절연층들(10, 20, 30, 40, 50, SU-IL)은 순차적으로 적층된 제1 내지 제5 절연층들(10, 20, 30, 40, 50), 및 감지 절연층(SU-IL) 각각은 유기물 및/또는 무기물을 포함할 수 있으며, 단층 또는 적층 구조를 가질 수 있다.
본 실시예에서 베이스 기판(BS)은 광학적으로 투명할 수 있다. 예를 들어, 베이스 기판(BS)은 약 90% 이상의 가시광 및 근자외선 투과율을 가질 수 있다.
제1 절연층(10)은 베이스 기판(BS) 상에 배치되어 베이스 기판(BS)의 전면을 커버한다. 제1 절연층(10)은 배리어 층(barrier layer) 및/또는 버퍼 층(buffer layer)을 포함할 수 있다. 이에 따라, 제1 절연층(10)은 베이스 기판(BS)을 통해 유입되는 산소나 수분이 화소에 침투되는 것을 방지하거나, 화소(PX)가 베이스 기판(BS) 상에 안정적으로 형성되도록 낮은 표면에너지를 가진 상면을 화소(PX)에 제공할 수 있다.
본 실시예에서 제1 절연층(10)은 광학적으로 투명할 수 있다. 예를 들어, 제1 절연층(10)은 약 90% 이상의 가시광 및 근자외선 투과율을 가질 수 있다.
박막 트랜지스터(TR) 및 발광 소자(ELD)는 화소(PX: 도 3b 참조)를 구성한다. 박막 트랜지스터(TR)는 화소(PX) 중 제6 박막 트랜지스터(TR6: 도 3b 참조)와 대응될 수 있다.
박막 트랜지스터(TR)는 반도체 패턴(SP), 제어 전극(CE), 입력 전극(IE), 및 출력 전극(OE)을 포함할 수 있다. 반도체 패턴(SP)은 제1 절연층(10) 상에 배치된다.
반도체 패턴(SP)은 반도체 물질을 포함한다. 예를 들어, 반도체 패턴(SP)은 3족 원소, 5족 원소, 3족 원소나 5족 원소의 화합물, 또는 산화물 반도체를 포함할 수 있다.
반도체 패턴(SP)은 채널 영역(CA), 채널 영역(CA)을 사이에 두고 이격된 입력 영역(IA) 및 출력 영역(OA)으로 구분될 수 있다. 채널 영역(CA), 입력 영역(IA), 및 출력 영역(OA)은 서로 연결된 일체의 형상을 가진다.
채널 영역(CA)은 제어 전극(CE)과 평면상에서 중첩하는 영역일 수 있다. 입력 영역(IA) 및 출력 영역(OA)은 채널 영역(CA)에 비해 상대적으로 높은 전하 이동도를 가질 수 있다. 반도체 패턴(SP) 내의 전하는 입력 영역(IA)으로부터 채널 영역(CA)을 거쳐 출력 영역(OA)으로 이동할 수 있다.
제어 전극(CE)은 제2 절연층(20) 상에 배치된다. 제2 절연층(20)은 제1 절연층(10) 상에 배치되어 반도체패턴(SP)을 커버한다. 제어 전극(CE)은 제2 절연층(20)을 사이에 두고 반도체 패턴(SP)으로부터 단면상에서 이격될 수 있다.
입력 전극(IE) 및 출력 전극(OE)은 제3 절연층(30) 상에 배치된다. 제3 절연층(30)은 제2 절연층(20) 상에 배치되어 제어 전극(CE)을 커버한다.
입력 전극(IE)은 제2 절연층(20) 및 제3 절연층(30)을 관통하여 입력 영역(IA)에 접속된다. 출력 전극(OE)은 입력 전극(IE)으로부터 이격되어 출력 영역(OA)에 접속된다. 입력 전극(IE) 및 출력 전극(OE) 각각은 도전성 물질을 포함할 수 있다. 입력 전극(IE)은 입력 영역(IA)에 전하를 제공하고 출력 전극(OE)은 출력 영역(OA)으로 이동된 전하를 발광 소자(ELD)에 전달한다.
한편, 본 실시예에 따른 박막 트랜지스터(TR)에 있어서, 입력 전극(IE) 및 출력 전극(OE)은 생략될 수도 있다. 즉, 박막 트랜지스터(TR)는 제어 전극(CE) 및 반도체 패턴(SP)으로만 구성될 수도 있다. 이때, 입력 영역(IA) 및 출력 영역(OA)은 입력 전극(IE) 및 출력 전극(OE)으로 기능하고, 입력 전극(IE) 및 출력 전극(OE)은 박막 트랜지스터(TR)와 다른 신호 라인들이나 다른 소자들을 연결하는 연결 전극으로 기능할 수 있다. 본 발명의 일 실시예에 따른 박막 트랜지스터(TR)는 다양한 구조로 제공될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
발광 소자(ELD)는 제1 전극(E1), 제2 전극(E2), 및 발광 패턴(EMP) 을 포함할 수 있다. 제1 전극(E1)은 제4 절연층(40) 상에 배치된다. 제4 절연층(40)은 제3 절연층(30) 상에 배치되어 박막 트랜지스터(TR)를 커버한다. 제1 전극(E1)은 출력 전극(OE)에 접속되어 박막 트랜지스터(TR)와 전기적으로 연결된다.
제2 전극(E2)은 제4 절연층(40) 상에 배치된 제5 절연층(50) 상에 배치된다. 제5 절연층(50)은 유기물 및/또는 무기물을 포함할 수 있으며, 단층 또는 적층 구조를 가질 수 있다.
제2 전극(E2)은 적어도 액티브 영역(AA) 전면을 커버하는 면적을 가질 수 있다. 이에 따라, 복수의 발광소자들은 하나의 제2 전극(E2)을 공통으로 포함할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 제2 전극(E2)은 제1 전극(E1)과 대응되도록 각 화소들마다 제공될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
제5 절연층(50)에는 제1 전극(E1)의 적어도 일부를 노출시키는 개구부가 정의될 수 있다. 발광 패턴(EMP)은 개구부 내에 배치될 수 있다. 발광 패턴(EMP)은 형광 물질 또는 인광 물질을 포함하는 발광 물질을 포함할 수 있다. 발광 물질은 유기 발광 물질이나 무기 발광 물질을 포함할 수 있으며, 어느 하나로 제한되지 않는다. 도 5a 내지 도 5c에 도시된 바와 달리, 발광 패턴(EMP)은 액티브 영역(AA) 전면에 공통층으로 형성될 수도 있다.
도 5a 내지 도 5c에 도시된 바와 같이, 발광 소자(ELD)는 제1 전극(E1)과 제2 전극(E2) 사이에 배치되는 제어층(EL)을 더 포함할 수 있다. 제어층(EL)은 적어도 액티브 영역(AA) 전면을 커버하는 면적을 가질 수 있다. 제어층(EL)은 유기물을 포함할 수 있다. 제어층(EL)은 전하의 이동을 제어하여 발광 소자(ELD)의 발광 효율 및 수명을 향상시킨다. 제어층(EL)은 전자 수송 물질, 전자 주입 물질, 정공 수송 물질, 또는 정공 주입 물질을 포함할 수 있다.
한편, 도 5a 내지 도 5c에 도시된 실시예에서, 제어층(EL)은 발광 패턴(EMP) 상에 배치된 것으로 도시되었으나, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 제어층(EL)은 발광 패턴(EMP)과 제1 전극(E1) 사이에 배치되거나, 복수로 제공되어 발광 패턴(EMP)과 제1 전극(E1) 사이 및 발광 패턴(EMP)과 제2 전극(E2) 사이에 각각 배치될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
봉지층(TFE)은 발광 소자(ELD) 상에 배치되어 발광 소자(ELD)를 커버한다. 봉지층(TFE)은 소정의 공간(GP)을 사이에 두고 발광 소자(ELD)로부터 이격되어 발광 소자(ELD)를 봉지할 수 있다. 공간(GP) 내에는 공기, 비 활성 기체, 또는 점착성 물질로 충전될 수 있다. 봉지층(TFE)은 봉지기판 형태로 제공되는 유리기판일 수 있다. 이에 따라, 봉지층(TFE)이 포함되는 전자 장치(EA)는 리지드(rigid)한 전자 장치(EA)일 수 있다.
본 실시예에서, 감지 유닛(SU: 도 3c 참조)은 표시 유닛(DU: 도 3a 참조) 상에 배치된 실시예로 예시적으로 도시되었다. 상술한 바와 같이, 제1 인접 패턴(SP1H), 제2 인접 패턴(SP2H), 및 제2 연결 패턴(CP2)은 감지 유닛(SU)의 일부 구성들일 수 있다. 제1 인접 패턴(SP1H), 제2 인접 패턴(SP2H), 및 제2 연결 패턴(CP2)은 감지 절연층(SU-IL)과 함께 감지 유닛(SU)을 구성한다. 한편, 본 실시예에 따른 감지 유닛(SU)에 포함된 감지 전극들이 복수의 메쉬선들을 포함하는 실시예로 예시적으로 도시되었다. 즉, 본 실시예에서 제1 인접 패턴(SP1H) 및 제2 인접 패턴(SP2H) 각각은 복수의 메쉬선들을 포함하고, 도 5a 내지 도 5c에는 메쉬선들의 일부들을 각각 도시하였다. 다만, 이는 예시적으로 도시한 것이고, 제1 인접 패턴(SP1H) 및 제2 인접 패턴(SP2H) 각각은 투명 도전성 산화물을 포함할 수도 있으며, 이때 제1 인접 패턴(SP1H)이나 제2 인접 패턴(SP2H)은 발광 패턴(EMP)과 평면상에서 중첩하는 크기로 제공될 수도 있다.
감지 절연층(SU-IL)은 봉지층(TFE) 상에 순차적으로 적층된 제1 내지 제3 감지 절연층들(71, 72, 73)을 포함할 수 있다. 감지 절연층(SU-IL)은 액티브 영역(AA) 및 고투과 영역(HA)에 각각 중첩하도록 제공될 수 있다.
제1 내지 제3 감지 절연층들(71, 72, 73) 각각은 광학적으로 투명할 수 있다. 예를 들어, 제1 내지 제3 감지 절연층들(71, 72, 73) 각각은 약 90% 이상의 가시광 및 근자외선 투과율을 가질 수 있다. 제1 내지 제3 감지 절연층들(71, 72, 73) 각각은 무기막, 유기막, 또는 이들의 적층 구조를 가질 수 있다.
본 실시예에서, 제1 인접 패턴(SP1H)과 제2 인접 패턴(SP2H)은 동일 층 상에 배치되고 제2 연결 패턴(CP2)은 제2 인접 패턴(SP2H)과 다른 층 상에 배치된 것으로 도시되었다. 제2 연결 패턴(CP2)은 제1 감지 절연층(71)과 제2 감지 절연층(72) 사이에 배치되고 제2 인접 패턴(SP2H)은 제2 감지 절연층(72)을 관통하여 제2 연결 패턴(CP2)에 접속될 수 있다. 제2 연결 패턴(CP2)은 미 도시된 제2 메인 패턴(SP2: 도 3c 참조)과 제2 인접 패턴(SP2H)을 연결한다. 한편, 도시되지 않았으나, 제1 연결 패턴(CP1)은 제1 메인 패턴(SP1)과 동일 층 상에 배치되어 제1 메인 패턴(SP1)에 직접 연결될 수도 있다.
다만, 이는 예시적으로 도시한 것이고, 제2 연결 패턴(CP2)이 제2 인접 패턴(SP2H)과 동일 층 상에 배치되고 제1 연결 패턴(CP1)이 제1 인접 패턴(SP1H)과 다른 층 상에 배치될 수도 있다. 또는, 제1 감지 전극(TE1: 도 3a 참조)과 제2 감지 전극(TE2: 도 3a 참조)이 서로 다른 층 상에 배치될 수도 있다. 본 발명의 일 실시예에 따른 감지 유닛(SU)은 다양한 구조로 제공될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
홀 신호 라인들(HSL1, HSL2, HSL3)은 고투과 영역(HA)에 배치된다. 고투과 영역(HA)은 중심 영역(HMA), 및 배선 영역(LA)을 포함할 수 있다.
중심 영역(HMA)은 전자 모듈(EM) 중 외부 입력을 수신하는 수신부나 출력을 제공하는 출력부와 실질적으로 중첩하는 영역일 수 있다. 예를 들어, 전자 모듈(EM)이 카메라 모듈인 경우, 중심 영역(HMA)은 고투과 영역(HA) 중 렌즈(lens)와 중첩하는 영역일 수 있다. 중심 영역(HMA)은 고투과 영역(HA) 중 가장 높은 광 투과율을 가진 영역일 수 있다. 도 5a에서는 용이한 설명을 위해 전자 모듈(EM)을 직사각형 형태로 간략히 도시하였다. 일 실시예에서, 중심 영역(HMA)은 평면상에서 원 형상을 가질 수 있다.
홀 신호 라인들(HSL1, HSL2, HSL3)은 배선 영역(LA)에 배치된다. 도 5a에서는 용이한 설명을 위해 홀 신호 라인들(HSL1, HSL2, HSL3) 중 일부에 해당되는 제1 홀 신호 라인(HSL1), 제2 홀 신호 라인(HSL2), 및 제3 홀 신호 라인(HSL3)을 도시하였다.
제1 홀 신호 라인(HSL1) 및 제2 홀 신호 라인(HSL2)은 표시 유닛(DU: 도 3a 참조)을 구성한다. 제1 홀 신호 라인(HSL1)은 제2 절연층(20) 및 제3 절연층(30) 사이에 배치된 것으로 도시되었다. 제1 홀 신호 라인(HSL1)은 고투과 영역(HA)에 인접하여 배치된 화소들에 연결된 스캔 라인일 수 있다. 제1 홀 신호 라인(HSL1)은 배선 영역(LA)을 경유하여 고투과 영역(HA)을 사이에 두고 이격되어 배치된 화소들에 동일한 스캔 신호를 제공할 수 있다.
제2 홀 신호 라인(HSL2)은 제3 절연층(30) 및 제4 절연층(40) 사이에 배치된 것으로 도시되었다. 제2 홀 신호 라인(HSL2)은 고투과 영역(HA)에 인접하여 배치된 화소들에 연결된 데이터 라인일 수 있다. 제2 홀 신호 라인(HSL2)은 배선 영역(LA)을 경유하여 고투과 영역(HA)을 사이에 두고 이격되어 배치된 화소들을 전기적으로 연결한다.
제3 홀 신호 라인(HSL3)은 봉지층(TFE) 상에 배치되어 감지 유닛(SU)을 구성한다. 본 실시예에서, 제3 홀 신호 라인(HSL3)은 제1 감지 절연층(71)과 제2 감지 절연층(72) 사이에 배치된 것으로 도시되었으나, 이는 예시적으로 도시된 것이고, 제3 홀 신호 라인(HSL3)은 제2 감지 절연층(72)과 제3 감지 절연층(73) 사이에 배치될 수도 있다.
제3 홀 신호 라인(HSL3)은 고투과 영역(HA)에 인접하여 배치된 감지 패턴들에 연결된 연결 라인일 수 있다. 예를 들어, 제3 홀 신호 라인(HSL3)은 배선 영역(LA)을 경유하여 고투과 영역(HA)을 사이에 두고 이격된 두 개의 제1 인접 패턴들(SP1H)을 연결하거나, 두 개의 제2 인접 패턴들(SP2H)을 연결할 수 있다. 이에 따라, 감지 전극들(TE1, TE2)이 고투과 영역(HA)을 경유하더라도 감도의 저하 등의 문제를 방지할 수 있다.
반사 방지 부재(POL)는 반사 방지 부재(POL)를 관통하는 홀(HA-P)을 포함하고, 홀(HA-P)은 중심 영역(HMA)에 중첩하도록 정의될 수 있다. 도 5a에서는 홀(HA-P)이 중심 영역(HMA)에 정의되고, 홀(HA-P)을 제외한 반사 방지 부재(POL)의 나머지 부분이 액티브 영역(AA) 및 배선 영역(LA)에 중첩하는 것으로 도시되었으나, 이에 제한되지 않고 반사 방지 부재(POL)의 홀(HA-P)은 배선 영역(LA)의 적어도 일부에 중첩하도록 정의될 수도 있다.
도 5a를 참조하면, 반사 방지 부재(POL) 상에 배치되는 점착층(ADL)에 의해 반사 방지 부재(POL) 및 윈도우(WM)가 부착될 수 있다. 점착층(ADL)은 반사 방지 부재(POL) 및 윈도우(WM) 사이에 배치되어 반사 방지 부재(POL) 및 윈도우(WM)를 부착하는 제1 점착패턴(AD-1, 및 반사 방지 부재(POL)에 형성된 홀(HA-P)을 충전하는 제2 점착패턴(AD-2)을 포함할 수 있다.
본 발명에 따른 전자 패널(EP)에 있어서, 전자 모듈(EM)과 중첩하는 중심 영역(HMA)은 광 투과율이 높은 절연층들로만 구성될 수 있다. 전자 패널(EP)을 구성하는 절연층들 중 광 투과율이 높은 베이스 기판(BS), 봉지층(TFE)(봉지기판), 제1 내지 제3 감지 절연층들(71, 72, 73)은 중심 영역(HMA)에 배치되고, 광 투과율이 낮은 제어층(EL)이나 복수의 절연층들(10, 20, 30, 40, 50)은 중심 영역(HMA)으로부터 제거된다. 이에 따라, 높은 광 투과율을 가진 중심 영역(HMA)을 제공함으로써, 중심 영역(HMA)을 관통하는 물리적인 홀이 없더라도 전자 모듈(EM)이 안정적으로 동작할 수 있다.
도 5b는 도 5a와 비교하여, 감지 유닛(SU: 도 3c 참조)에 포함된 감지 절연층(SU-IL1)에 있어서, 감지 절연층(SU-IL1)에 중심 영역(HMA)에 중첩하는 추가홀(HA-SU)이 정의된 실시예를 도시하였다. 감지 절연층(SU-IL1)에 정의된 추가홀(HA-SU)은 반사 방지 부재(POL)의 홀(HA-P)과 동일한 공정을 통해 형성되어, 서로 연결된 형상을 가질 수 있다. 감지 절연층(SU-IL1)에 정의된 추가홀(HA-SU)과 반사 방지 부재(POL)의 홀(HA-P)은 평면상에서 동일한 형상을 가질 수 있다.
일 실시예에 따른 전자 장치(EA-1)에서는 반사 방지 부재(POL)의 홀(HA-P)에 더하여 감지 절연층(SU-IL1)에 정의된 추가홀(HA-SU) 또한 점착층(ADL-1)의 제2 점착패턴(AD-21)이 충전할 수 있다. 감지 절연층(SU-IL1)에 추가홀(HA-SU)이 정의됨에 따라, 제2 점착패턴(AD-21)은 봉지층(TFE)의 상면에 접촉할 수 있다. 일 실시예에 따른 전자 장치(EA-1)에서는 전자 모듈(EM)에 중첩하는 중심 영역(HMA)에 높은 광 투과율을 가지는 베이스 기판(BS), 봉지층(TFE)(봉지기판), 점착층(ADL) 및 윈도우(WM)만 배치되어, 전자 모듈(EM)이 안정적으로 동작할 수 있다.
도 5c는 도 5a와 비교하여, 봉지층(TFE-1)이 봉지기판이 아니라, 복수의 절연층을 포함하는 박막 봉지층인 실시예를 도시하였다. 봉지층(TFE-1)은 제3 방향(DR3)을 따라 순차적으로 적층된 제1 무기층(61), 유기층(62), 및 제2 무기층(63)을 포함할 수 있다. 다만 이에 한정되지 않고, 봉지층(TFE-1)은 복수의 무기층들 및 유기층들을 더 포함할 수 있다.
제1 무기층(61)은 제2 전극(E2)을 커버할 수 있다. 제1 무기층(61)은 외부 수분이나 산소가 발광 소자(ELD)에 침투하는 것을 방지할 수 있다. 예를 들어, 제1 무기층(61)은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다. 제1 무기층(61)은 화학 기상 증착 공정을 통해 형성될 수 있다.
제1 무기층(61)은 베이스 기판(BS)에 비해 낮은 광 투과율을 가질 수 있다. 예를 들어, 제1 무기층(61)은 실리콘 질화물(SiNx)을 포함할 수 있다.
유기층(62)은 제1 무기층(61) 상에 배치되어 제1 무기층(61)에 접촉할 수 있다. 유기층(62)은 제1 무기층(61) 상에 평탄면을 제공할 수 있다. 제1 무기층(61) 상면에 형성된 굴곡이나 제1 무기층(61) 상에 존재하는 파티클(particle) 등은 유기층(62)에 의해 커버되어, 제1 무기층(61)의 상면의 표면 상태가 유기층(62) 상에 형성되는 구성들에 미치는 영향을 차단할 수 있다. 또한, 유기층(62)은 접촉하는 층들 사이의 응력을 완화시킬 수 있다. 유기층(62)은 유기물을 포함할 수 있고, 스핀 코팅, 슬릿 코팅, 잉크젯 공정과 같은 용액 공정을 통해 형성될 수 있다.
제2 무기층(63)은 유기층(62) 상에 배치되어 유기층(62)을 커버한다. 제2 무기층(63)은 제1 무기층(61) 상에 배치되는 것보다 상대적으로 평탄한 면에 안정적으로 형성될 수 있다. 제2 무기층(63)은 유기층(62)으로부터 방출되는 수분 등을 봉지하여 외부로 유입되는 것을 방지한다.
제2 무기층(63)은 광학적으로 투명할 수 있다. 예를 들어, 제2 무기층(63)은 약 90% 이상의 가시광 및 근자외선 투과율을 가질 수 있다. 제2 무기층(63)은 제1 무기층(61)에 비해 상대적으로 높은 광 투과율을 가질 수 있다. 제2 무기층(63)은 실리콘 산화물(SiOx) 또는 실리콘 산질화물(SiON) 포함할 수 있다.
제2 무기층(63)은 화학 기상 증착 공정을 통해 형성될 수 있다. 한편, 제1 무기층(61), 유기층(62), 및 제2 무기층(63) 각각은 복수의 층들을 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
전자 패널(EP)은 적어도 하나의 홈 부(GV1, GV2), 댐 부(DM), 및 평탄화 패턴(OCT)을 더 포함할 수 있다. 홈 부(GV1, GV2), 댐 부(DM), 및 평탄화 패턴(OCT)은 고투과 영역(HA)에 배치될 수 있다.
홈 부(GV1, GV2)는 고투과 영역(HA) 중 배선 영역(LA)에 배치될 수 있다. 홈 부(GV1, GV2)는 베이스 기판(BS)의 적어도 일부가 함몰되어 형성될 수 있다. 홈 부(GV1, GV2)는 베이스 기판(BS)을 관통하지 않는 깊이로 형성된다. 홈 부(GV1, GV2)는 서로 이격된 제1 홈 부(GV1) 및 제2 홈 부(GV2)를 포함할 수 있다.
제1 홈부(GV1)는 상대적으로 액티브 영역(AA)에 인접하여 정의되며, 유기층(62)에 의해 충전될 수 있다. 제2 홈 부(GV2)는 상대적으로 중심 영역(HMA)에 인접하여 정의되며, 유기층(62)으로부터 이격되어 제1 무기층(61) 및 제2 무기층(63)에 의해 순차적으로 커버될 수 있다. 제1 홈 부(GV1) 및 제2 홈 부(GV2) 각각은 중심 영역(HMA)을 에워싸는 폐라인 형상을 갖거나, 중심 영역(HMA)의 가장 자리의 적어도 일부를 에워싸는 단속적인 라인 형상을 가질 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
제1 절연층(10)의 끝 단은 제1 홈 부(GV1) 및 제2 홈 부(GV2) 각각에서 돌출되어 언더 컷 된 형상을 가질 수 있다. 제어층(EL) 및 제2 전극(E2)은 제1 홈 부(GV1) 및 제2 홈 부(GV2) 각각에 의해 단절된다. 본 발명에 따른 전자 패널(EP)은 홈 부(GV1, GV2)를 더 포함함으로써, 외부 수분이나 산소의 침투 경로가 될 수 있는 제어층(EL)이나 제2 전극(E2)의 연속성을 차단하여 액티브 영역(AA)에 배치된 소자들의 손상을 방지할 수 있다.
도시되지 않았으나, 제1 홈 부(GV1) 및 제2 홈 부(GV2) 각각의 내부는 제어층(EL)이나 제2 전극(E2)으로부터 떨어져 나온 일부 패턴이 배치될 수 있고, 제1 무기층(61) 및 제2 무기층(63) 중 적어도 어느 하나에 의해 커버될 수 있다. 이에 따라, 전자 패널(EP)의 제조 공정 시 일부 패턴이 다른 소자로 이동하여 영향을 주는 것을 방지할 수 있다. 이에 따라, 전자 패널(EP)의 공정 신뢰성이 향상될 수 있다. 한편, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 전자 패널(EP)에 있어서, 홈 부(GV1, GV2)는 단일로 제공되거나 생략될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
댐 부(DM)는 배선 영역(LA)에 배치되어 유기층(62)의 형성 영역을 소정의 영역 내로 구획하고, 추가적인 확장을 방지한다. 댐 부(DM)는 제1 및 제2 홈 부들(GV1, GV2) 사이에 배치될 수 있다. 댐 부(DM)는 복수의 절연 패턴들(IP1, IP2)을 포함하는 적층 구조로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 댐 부(DM)는 단층 구조를 가질 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
평탄화 패턴(OCT)은 유기물을 포함한다. 평탄화 패턴(OCT)은 고투과 영역(HA)의 전면에 배치될 수 있다. 평탄화 패턴(OCT)은 댐 부(DM)나 홈 부(GV1, GV2)에 의해 고투과 영역(HA)에 형성된 비 평탄면을 커버하여 상부에 평탄면을 제공한다. 이에 따라, 고투과 영역(HA) 중 유기층(62)이 배치되지 않은 영역에도 안정적으로 평탄면이 제공될 수 있다.
평탄화 패턴(OCT)은 광학적으로 투명할 수 있다. 예를 들어, 평탄화 패턴(OCT)은 약 90% 이상의 가시광 및 근자외선 투과율을 가질 수 있다.
본 발명의 일 실시예에 따른 제1 무기층(61)은 중심 영역(HMA)에서 제거될 수 있다. 제1 무기층(61)은 제2 무기층(63)에 비해 상대적으로 낮은 투과율을 가질 수 있다. 본 발명에 따르면, 제1 무기층(61)을 중심 영역(HMA)과 중첩하지 않는 형상으로 제공함으로써, 중심 영역(HMA)의 투과율을 향상시킬 수 있다.
도 6은 본 발명의 일 실시예에 적용되는 점착층과 종래의 점착층의 파장별 광 투과율 그래프이다. 도 6에서는 본 발명의 일 실시예에 적용되는 열경화 수지를 통해 형성한 점착층과, 종래 UV 경화형 수지로 형성한 점착층의 380 nm 이상 780 nm 이하의 광투과율 그래프를 나타내었다.
도 6의 결과를 참조하면, 본 발명의 일 실시예에 적용되는 열경화수지 점착층은 근자외선 영역 및 가시광선 영역 전반에서 92% 이상의 높은 광 투과율을 나타낸다. 특히, 본 발명의 일 실시예에 적용되는 열경화수지 점착층은 자외선 및 근자외선 범위인 380nm 이상 430nm 파장 범위에서 92% 이상의 높은 광 투과율을 보이는 것을 알 수 있다. 본 발명과 달리, 종래 자외선 경화형 수지를 통해 형성한 점착층의 경우, 자외선을 흡수하여 경화되는 성질을 가져, 자외선 및 근자외선 범위인 380nm 이상 430nm 파장 범위에서 감소된 광투과율을 나타내고, 보다 구체적으로, 400nm 파장 범위에서 70% 이하의 광투과율을 나타낸다. 본 발명의 일 실시예에 따른 전자 장치는 윈도우와 반사 방지 부재를 부착하고, 반사 방지 부재에 정의된 홀을 충전하는 열경화수지 점착층이 자외선 및 근자외선 범위인 380nm 이상 430nm 파장 범위에서 높은 광투과율을 가짐에 따라, 낮은 파장 범위, 즉, 청색 광의 투과율이 향상될 수 있고, 홀에 중첩하도록 배치되는 전자 모듈이 안정적으로 동작할 수 있다.
도 7a는 종래 기술을 통해 형성된 점착층이 적용된 전자 장치의 일 단면의 확대도이다. 도 7b는 본 발명의 일 실시예에 따라 형성된 점착층이 적용된 전자 장치의 일 단면의 확대도이다. 도 7a에서는 반사 방지 부재(POL-CP)에 정의된 홀(HA-PCP)을 별도의 점착 수지 패턴(AD-2CP)이 충전하고, 반사 방지 부재(POL-CP)와 윈도우(미도시)는 광학 투명 점착 필름(OCA, Optically Clear Adhesive)을 통해 부착한 비교예의 단면을 확대하여 나타내었다. 도 7b에서는 반사 방지 부재(POL)의 홀(HA-P)을 충전하는 제2 점착패턴(AD-2)과, 반사 방지 부재(POL)와 윈도우를 부착하는 제1 점착패턴이 일체로 형성된 실시예의 단면을 확대하여 나타내었다.
도 7a에 도시된 바와 같이, 반사 방지 부재(POL-CP)에 정의된 홀(HA-PCP)을 채우는 점착 수지 패턴(AD-2CP)과 광학 투명 점착 필름이 별도로 제공되는 경우, 점착 수지 패턴(AD-2CP)을 충전할 때 수지의 넘침이 발생할 수 있고, 점착 수지 패턴(AD-2CP)을 경화할 때 기포(BB)가 발생할 수 있다. 이에 따라, 점착 수지 패턴(AD-2CP)이 배치된 홀(HA-PCP)의 광 투과율이 감소될 수 있다. 그러나, 도 7b에 도시된 바와 같이, 반사 방지 부재(POL)의 홀(HA-P)을 충전하는 제2 점착패턴(AD-2)과 반사 방지 부재(POL)와 윈도우를 부착하는 제1 점착패턴이 일체로 형성될 경우, 수지 넘침이나 기포 등의 발생이 방지되고, 이에 따라 홀(HA-P)의 광 투과율이 감소되는 것이 방지될 수 있다.
도 8a 내지 도 8e는 본 발명의 일 실시예에 따른 전자 장치의 제조 방법을 순차적으로 도시한 단면도들이다. 도 8a 내지 도 8e에서는 도 4a에 도시된 단면에 대응되는 단면에서의 전자 장치 제조 방법을 간략히 도시하였다. 이하, 도 8a 내지 도 8e를 참조하여 본 발명의 일 실시예에 따른 전자 장치의 제조 방법을 설명함에 있어, 앞서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
본 발명의 일 실시예에 따른 전자 장치 제조 방법은 고투과 영역, 및 상기 고투과 영역의 적어도 일부를 에워싸는 액티브 영역이 정의된 전자 패널을 준비하는 단계, 상기 고투과 영역에 적어도 일부가 중첩하는 홀이 정의된 반사 방지 부재를 형성하는 단계, 상기 반사 방지 부재 상에 상기 홀이 충전되도록 점착 수지를 도포하는 단계, 및 상기 반사 방지 부재 상에 상기 점착 수지를 통해 윈도우를 부착하는 단계를 포함한다.
도 8a 및 도 8b를 참조하면, 일 실시예에 따른 전자 장치 제조 방법에서는 예비 전자 패널(EP-P) 상에 예비 반사 방지 부재(POL-P)를 형성한 후, 패터닝 공정을 통해 홀(HA-P)이 정의된 반사 방지 부재(POL-P)를 형성할 수 있다. 반사 방지 부재(POL)의 홀(HA-P)은 레이저(LS)를 통한 식각 공정에 의해 형성될 수 있다. 레이저(LS)를 통한 홀(HA-P) 형성 공정에서, 예비 전자 패널(EP-P) 중 홀(HA-P)에 중첩하는 영역의 복수의 절연층들이 함께 식각되어, 전자 패널(EP)이 형성될 수 있다. 즉, 반사 방지 부재(POL-P)의 홀(HA-P)과 전자 패널(EP)의 패터닝부(EP-HA)는 동일한 레이저(LS) 식각 공정을 통해 형성될 수 있다.
도 8b 및 도 8c를 참조하면, 일 실시예에 따른 전자 장치 제조 방법에서는 홀(HA-P)이 정의된 반사 방지 부재(POL-P) 상에 점착 수지(ADR)를 도포하여, 예비 점착층(ADL-P)을 형성할 수 있다. 점착 수지(ADR)는 홀(HA-P)이 충전되도록 도포될 수 있다. 점착 수지(ADR)는 열경화형 수지를 포함할 수 있다. 점착 수지(ADR)는 에폭시 수지를 포함할 수 있다. 예를 들어, 점착 수지(ADR)는 비스페놀-F 형 에폭시 수지를 포함할 수 있다. 점착 수지(ADR)는 점도가 낮고, 반응성이 높으며, 저온에서 경화될 수 있는 에폭시 수지를 포함할 수 있다. 일 실시예에서, 점착 수지(ADR)는 하기 화학식 1로 표시되는 에폭시 수지를 포함할 수 있다.
[화학식 1]
Figure pat00002
점착 수지(ADR)는 에폭시 수지 외에, 열경화제를 더 포함할 수 있다. 열경화제는 에폭시 수지를 경화하기 위한 물질이라면 한정되지 않고 포함될 수 있으며, 열에 의한 경화반응을 개시하고 부착성, 반응성 등을 향상시키기 위한 물질일 수 있다. 일 실시예에서, 열경화제는 아민계 열경화제, 또는 이미다졸계 열경화제를 포함할 수 있다. 아민계 경화제는 지방족 아민, 변형된 지방족 아민, 방향족아민, 제2급 아민 또는 제3급 아민 등을 이용하며, 예를 들어, 벤질디메틸아민, 트리에탄올아민, 트리에틸렌 테트라민, 디에틸렌트리아민, 트리에틸렌아민, 디메틸아미노에탄올, 트리(디메틸아미노메틸)페놀 등이 포함될 수 있다. 이미다졸계 경화제는 이미다졸, 이소이미다졸, 2-메틸 이미다졸, 2-에틸-4-메틸이미다졸, 2,4-디메틸이미다졸, 부틸이미다졸, 2-헵타데센일-4-메틸이미다졸, 2-메틸이미다졸, 2-운데센일이미다졸,1-비닐-2-메틸이미다졸,2-n-헵타데실이미다졸, 2-운데실이미다졸, 2-헵타데실이미다졸, 2-페닐이미다졸, 1-벤질-2-메틸이미다졸, 1-프로필-2-메틸이미다졸, 1-시아노에틸-2-메틸이미다졸, 1-시아노에틸-2-에틸-4-메틸이미다졸, 1-시아노에틸-2-운데실이미다졸, 1-시아노에틸 -2-페닐이미다졸, 1-구아나미노에틸-2-메틸이미다졸, 이미다졸과 메틸이미다졸의 부가생성물,이미다졸과 트리멜리트산의 부가생성물, 2-n-헵타데실-4-메틸이미다졸, 페닐이미다졸, 벤질이미다졸, 2-메틸-4,5-디페닐이미다졸, 2,3,5-트리페닐이미다졸, 2-스티릴이미다졸, 1-(도데실 벤질)-2-메틸이미다졸, 2-(2-히드록실-4-t-부틸페닐)-4,5-디페닐이미다졸, 2-(2-메톡시페닐)-4,5-디페닐이미다졸,2-(3-히드록시페닐)-4,5-디페닐이미다졸, 2-(p-디메틸-아미노페닐)-4,5-디페닐이미다졸, 2-(2-히드록시페닐)-4,5-디페닐이미다졸, 디(4,5-디페닐-2-이미다졸)-벤젠-1,4,2-나프틸-4,5-디페닐이미다졸, 1-벤질-2-메틸이미다졸 및 2-p-메톡시스티릴이미다졸 등이 포함될 수 있다.
점착 수지(ADR)는 잉크젯(inkjet) 법을 통해 도포될 수 있다. 점착 수지(ADR)가 잉크젯 법을 통해 도포됨에 따라, 반사 방지 부재(POL)에 형성된 홀(HA-P)이 에어갭 등의 발생 없이 충전되도록 예비 점착층(ADL-P)이 형성될 수 있다.
도 8c 및 도 8d를 참조하면, 일 실시예에 따른 전자 장치 제조 방법에서는 예비 점착층(ADL-P)이 형성된 후, 예비 점착층(ADL-P)을 사이에 두고 윈도우(WM)를 반사 방지 부재(POL) 상에 배치할 수 있다. 윈도우(WM)는 광학적으로 투명한 절연 물질, 예를 들어, 유리 또는 플라스틱을 포함할 수 있다.
도 8d 및 도 8e를 참조하면, 일 실시예에 따른 전자 장치 제조 방법에서는 윈도우(WM)를 예비 점착층(ADL-P) 상에 배치한 후, 열(HT)을 가하여 점착층(ADL)을 형성하는 단계를 포함할 수 있다. 점착층(ADL)은 예비 점착층(ADL-P)을 열경화하여 형성될 수 있다.
도 9a 및 도 9b는 본 발명의 일 실시예에 따른 전자 장치의 제조 방법 중 일부 단계를 도시한 단면도들이다. 도 9a 및 도 9b에서는 도 5b에 도시된 단면에 대응되는 단면에서의 전자 장치 제조 방법 중 일부 단계를 도시하였다. 도 9a 및 도 9b에서는 도 8a에 도시된 일 단계에서의 레이저(LS) 식각 공정을 나타내었다. 이하, 도 9a 및 도 9b를 참조하여 본 발명의 일 실시예에 따른 전자 장치의 제조 방법을 설명함에 있어, 앞서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 8a, 도 9a 및 도 9b를 참조하면, 일 실시예에 따른 전자 장치의 제조 방법에서, 레이저(LS)를 통해 반사 방지 부재(POL)에 홀(HA-P)이 형성될 수 있다. 일 실시예에 따른 전자 장치의 제조 방법에서는 레이저(LS)를 통해 반사 방지 부재(POL)에 홀(HA-P)을 형성할 때, 감지 유닛에 포함된 감지 절연층(SU-IL)들이 함께 식각되어 추가홀(HA-SU)이 형성될 수 있다. 또한, 반사 방지 부재(POL)에 홀(HA-P)이 형성되는 중심 영역(HMA)에 있어서, 전자 패널(EP)에 포함된 복수의 절연층(10, 20, 30, 40, 50) 및 제어층(EL) 중 중심 영역(HMA)에 중첩하는 부분은 식각된 상태로 제공될 수 있다. 즉, 전자 패널(EP) 상에 반사 방지 부재(POL)가 제공되기 이전에, 전자 패널(EP)에 포함된 복수의 절연층(10, 20, 30, 40, 50) 및 제어층(EL) 중 중심 영역(HMA)에 중첩하는 부분이 식각되고, 이후 반사 방지 부재(POL)가 제공될 수 있다. 이에 따라, 추후 단계에서 전자 모듈(EM, 도 5b 참조)이 배치될 중심 영역(HMA)에 복수의 절연층(10, 20, 30, 40, 50) 및 제어층(EL) 등이 비중첩할 수 있고, 복수의 감지 절연층(SU-IL)들이 비중첩할 수 있다. 이에 따라, 중심 영역(HMA)의 투과율이 향상될 수 있고, 전자 모듈(EM)의 기능이 향상될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 청구범위에 의해 정하여져야만 할 것이다.
EA: 전자 장치 EP: 전자 패널
HA: 고투과 영역 POL: 반사 방지 부재
ADL: 점착층

Claims (20)

  1. 신호를 출력하거나 수신하는 전자 모듈;
    평면상에서 상기 전자 모듈과 중첩하는 제1 영역, 상기 제1 영역의 적어도 일부를 에워싸는 제2 영역, 및 상기 제2 영역에 인접한 제3 영역으로 구분되는 전자 패널;
    상기 전자 패널 상에 배치된 윈도우;
    상기 윈도우와 상기 전자 패널 사이에 배치된 반사 방지 부재; 및
    상기 윈도우와 상기 반사 방지 부재 사이에 배치되는 점착층을 포함하고,
    상기 반사 방지 부재는 상기 제1 영역 중 적어도 일부와 중첩하는 홀을 포함하고,
    상기 점착층은 상기 홀을 충전하는 전자 장치.
  2. 제1 항에 있어서,
    상기 점착층은
    상기 윈도우와 상기 반사 방지 부재를 부착하는 제1 점착패턴; 및
    상기 홀을 충전하는 제2 점착패턴을 포함하는 전자 장치.
  3. 제2 항에 있어서,
    상기 반사 방지 부재의 상기 홀의 깊이와 상기 제2 점착패턴의 두께는 실질적으로 동일한 전자 장치.
  4. 제2 항에 있어서,
    상기 제1 점착패턴 및 상기 제2 점착패턴은 일체의 형상을 가지는 전자 장치.
  5. 제1 항에 있어서,
    상기 점착층은 광학 투명 수지(OCR, Optically Clear Resin)를 포함하는 전자 장치.
  6. 제1 항에 있어서,
    상기 점착층은 에폭시 수지를 포함하는 전자 장치.
  7. 제6 항에 있어서,
    상기 점착층은 열경화제를 더 포함하는 전자 장치.
  8. 제1 항에 있어서,
    상기 전자 패널은
    베이스 기판;
    상기 베이스 기판 상에 배치되고 상기 제2 영역에 광을 표시하는 복수의 화소들; 및
    상기 베이스 기판 상에 배치되어 상기 복수의 화소들을 커버하는 봉지층을 포함하는 전자 장치.
  9. 제8 항에 있어서,
    상기 전자 패널은 상기 베이스 기판 상에 배치되는 복수의 절연층들을 포함하고,
    상기 복수의 절연층들은 상기 제2 영역에 중첩하고, 상기 제1 영역에 비중첩하는 전자 장치.
  10. 제8 항에 있어서,
    상기 점착층은 상기 봉지층의 상면과 접촉하는 전자 장치.
  11. 제8 항에 있어서,
    상기 전자 패널은
    상기 봉지층 상에 배치되고 복수의 도전 패턴들 및 상기 도전 패턴들 사이에 배치된 복수의 감지 절연층들을 포함하는 감지 유닛을 더 포함하고,
    상기 감지 절연층들은 상기 제1 영역과 평면상에서 비중첩하는 전자 장치.
  12. 제8 항에 있어서,
    상기 봉지층은,
    제1 무기층;
    상기 제1 무기층 상에 배치된 제2 무기층; 및
    상기 제1 무기층과 상기 제2 무기층 사이에 배치된 유기층을 포함하고,
    상기 제1 무기층은 상기 제1 영역과 평면상에서 비중첩하는 전자 장치.
  13. 제1 항에 있어서,
    상기 점착층은 400nm 파장 범위에서 광 투과율이 92% 이상인 전자 장치.
  14. 평면상에서 고투과 영역, 및 상기 고투과 영역의 적어도 일부를 에워싸는 액티브 영역을 포함하는 전자 패널;
    상기 전자 패널 상에 배치된 윈도우;
    상기 윈도우와 상기 전자 패널 사이에 배치된 반사 방지 부재; 및
    상기 윈도우와 상기 반사 방지 부재 사이에 배치되는 열경화 점착수지층을 포함하고,
    상기 반사 방지 부재는 상기 고투과 영역 중 적어도 일부와 중첩하는 홀을 포함하고,
    상기 열경화 점착수지층은 상기 홀을 충전하는 전자 장치.
  15. 고투과 영역, 및 상기 고투과 영역의 적어도 일부를 에워싸는 액티브 영역을 포함하는 전자 패널을 준비하는 단계;
    상기 고투과 영역에 적어도 일부가 중첩하는 홀을 포함하는 반사 방지 부재를 형성하는 단계;
    상기 반사 방지 부재 상에 상기 홀이 충전되도록 점착 수지를 도포하는 단계; 및
    상기 반사 방지 부재 상에 상기 점착 수지를 통해 윈도우를 부착하는 단계를 포함하는 전자 장치 제조 방법.
  16. 제15 항에 있어서,
    상기 점착 수지는 열 경화형 수지를 포함하고,
    상기 윈도우를 부착하는 단계는
    상기 점착 수지를 열경화하는 단계를 포함하는 전자 장치 제조 방법.
  17. 제16 항에 있어서,
    상기 점착 수지는 열 경화제를 더 포함하는 전자 장치 제조 방법.
  18. 제15 항에 있어서,
    상기 점착 수지를 도포하는 단계는 잉크젯 법으로 수행되는 전자 장치 제조 방법.
  19. 제15 항에 있어서,
    상기 전자 패널은
    베이스 기판, 및 상기 베이스 기판 상에 배치되는 복수의 절연층들을 포함하고,
    상기 전자 패널을 준비하는 단계는 상기 고투과 영역에 중첩하는 상기 복수의 절연층들을 패터닝하는 단계를 포함하는 전자 장치 제조 방법.
  20. 제19 항에 있어서,
    상기 복수의 절연층들을 패터닝하는 단계와 상기 반사 방지 부재의 상기 홀을 형성하는 단계는 동일한 공정을 통해 수행되는 전자 장치 제조 방법.
KR1020200035766A 2020-03-24 2020-03-24 전자 장치 및 이의 제조 방법 KR20210119620A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200035766A KR20210119620A (ko) 2020-03-24 2020-03-24 전자 장치 및 이의 제조 방법
US17/130,798 US11803262B2 (en) 2020-03-24 2020-12-22 Electronic apparatus and method for manufacturing the same
EP21159823.0A EP3885822A1 (en) 2020-03-24 2021-03-01 Electronic apparatus and method for manufacturing the same
CN202110294466.7A CN113506818A (zh) 2020-03-24 2021-03-19 电子装置及用于制造电子装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200035766A KR20210119620A (ko) 2020-03-24 2020-03-24 전자 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210119620A true KR20210119620A (ko) 2021-10-06

Family

ID=74844756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200035766A KR20210119620A (ko) 2020-03-24 2020-03-24 전자 장치 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US11803262B2 (ko)
EP (1) EP3885822A1 (ko)
KR (1) KR20210119620A (ko)
CN (1) CN113506818A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210079462A (ko) * 2019-12-19 2021-06-30 삼성디스플레이 주식회사 표시 장치
KR20220072107A (ko) * 2020-11-24 2022-06-02 삼성디스플레이 주식회사 표시 장치 및 그 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101385042B1 (ko) 2011-12-30 2014-04-15 제일모직주식회사 점착제 조성물, 점착필름, 그 제조방법 및 이를 이용한 디스플레이 부재
US9075199B2 (en) 2012-10-30 2015-07-07 Apple Inc. Displays with polarizer layers for electronic devices
KR101459348B1 (ko) 2012-12-20 2014-11-10 주식회사 팬택 휴대용 단말기
JP5689931B2 (ja) * 2013-03-13 2015-03-25 富士フイルム株式会社 粘着シート、タッチパネル用積層体、静電容量式タッチパネル
CN105916899B (zh) * 2013-11-21 2019-01-18 3M创新有限公司 液体光学粘合剂组合物
TWI598636B (zh) * 2014-05-23 2017-09-11 宇勤科技（深圳）有限公司 立體影像顯示屏
KR102570000B1 (ko) 2016-03-03 2023-08-23 삼성전자주식회사 디스플레이를 제어하는 전자 장치 및 이의 동작 방법
CN107248374B (zh) * 2017-06-30 2021-04-09 厦门天马微电子有限公司 显示屏及显示装置
US10777776B2 (en) * 2017-11-10 2020-09-15 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible display apparatus and method for fabricating flexible display apparatus
JP2019158956A (ja) * 2018-03-08 2019-09-19 シャープ株式会社 表示デバイス
KR102540895B1 (ko) * 2018-05-30 2023-06-09 삼성디스플레이 주식회사 터치 센서 및 이를 포함하는 표시 장치
CN110596928B (zh) * 2018-06-13 2022-03-22 夏普株式会社 显示装置
CN110783370B (zh) * 2019-03-29 2021-02-26 昆山国显光电有限公司 显示装置及其oled显示面板
CN110136573B (zh) 2019-05-06 2021-09-17 Oppo广东移动通信有限公司 显示屏及其制备方法、电子设备
CN110208976A (zh) 2019-06-13 2019-09-06 信利光电股份有限公司 一种全屏显示模组

Also Published As

Publication number Publication date
US11803262B2 (en) 2023-10-31
EP3885822A1 (en) 2021-09-29
CN113506818A (zh) 2021-10-15
US20210303091A1 (en) 2021-09-30

Similar Documents

Publication Publication Date Title
KR102602670B1 (ko) 입력 감지 유닛을 포함하는 표시 장치
US11513093B2 (en) Electronic panel and electronic apparatus comprising the same
US11972708B2 (en) Electronic panel and electronic apparatus including the same
CN110504380B (zh) 电子面板和制造该电子面板的方法
KR102639185B1 (ko) 입력 감지 유닛을 포함하는 표시 장치
US11296267B2 (en) Display device
US10969889B2 (en) Electronic apparatus and method for manufacturing the same
US10741612B2 (en) Display device and method for manufacturing the same
US10860156B2 (en) Electronic device
US20240126396A1 (en) Electronic apparatus
US20220149327A1 (en) Display apparatus, method of manufacturing the same, and electronic device
KR20200097374A (ko) 전자 패널 및 이를 포함하는 전자 장치
EP3885822A1 (en) Electronic apparatus and method for manufacturing the same
KR20210003990A (ko) 전자 장치 및 이의 제조 방법
KR20170125289A (ko) 전자장치 및 이에 구비된 표시모듈
CN114284319B (zh) 显示面板及电子设备
KR20210005446A (ko) 전자 장치 및 이의 제조 방법
KR20210003355A (ko) 표시장치
KR20200085638A (ko) 표시 장치, 그 제조 방법, 및 전자 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal