KR20220070134A - 디스플레이 패널 및 그 제조방법 - Google Patents

디스플레이 패널 및 그 제조방법 Download PDF

Info

Publication number
KR20220070134A
KR20220070134A KR1020200156920A KR20200156920A KR20220070134A KR 20220070134 A KR20220070134 A KR 20220070134A KR 1020200156920 A KR1020200156920 A KR 1020200156920A KR 20200156920 A KR20200156920 A KR 20200156920A KR 20220070134 A KR20220070134 A KR 20220070134A
Authority
KR
South Korea
Prior art keywords
layer
display
display area
panel
substrate
Prior art date
Application number
KR1020200156920A
Other languages
English (en)
Inventor
배철민
곽은진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200156920A priority Critical patent/KR20220070134A/ko
Priority to US17/239,666 priority patent/US11889741B2/en
Priority to CN202111313098.2A priority patent/CN114520254A/zh
Publication of KR20220070134A publication Critical patent/KR20220070134A/ko

Links

Images

Classifications

    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • H01L27/3244—
    • H01L51/003—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851—Division of substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H01L2251/566—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 측면에 의하면, 캐리어 기판의 상면 상에 하면이 상기 캐리어 기판을 향하도록 제1층과 제2층을 순차적으로 형성하는 단계, 상기 제2층의 상면 상에 하면이 상기 제2층을 향하도록 제1베이스층을 갖는 패널 기판을 형성하는 단계, 상기 패널 기판 상부에 표시층을 형성하는 단계 및 상기 패널 기판을 상기 제2층으로부터 분리시키는 단계를 포함하는, 디스플레이 패널 제조방법을 제공한다.

Description

디스플레이 패널 및 그 제조방법{Display panel and method for manufacturing the same}
본 발명의 실시예들은 디스플레이 패널 및 그 제조방법에 관한 것으로서, 더 상세하게는 캐리어 기판 상에서 제조되는 디스플레이 패널 및 그 제조방법에 관한 것이다.
근래에 디스플레이 장치는 그 용도가 다양해지고 있다. 또한, 디스플레이 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
디스플레이 장치 중 표시영역이 차지하는 면적을 확대하면서, 디스플레이 장치에 접목 또는 연계하는 다양한 기능들이 추가되고 있다. 면적을 확대하면서 다양한 기능을 추가하기 위한 방안으로서 표시영역 내측에 이미지를 디스플레이하는 기능뿐만 아니라 다양한 기능을 부가하기 위한 영역을 갖는 디스플레이 장치의 연구가 계속되고 있다.
그러나 이러한 종래의 디스플레이 패널 및 그 제조방법에는, 패널 기판과 캐리어 기판을 분리시키는 공정에서 패널 기판의 일부가 변형되거나 손상되는 문제점이 존재하였다.
본 발명의 실시예들은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 패널 기판이 변형되거나 손상되는 것을 방지할 수 있는 디스플레이 패널 및 그 제조방법을 제공한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 캐리어 기판의 상면 상에 하면이 상기 캐리어 기판을 향하도록 제1층과 제2층을 순차적으로 형성하는 단계, 상기 제2층의 상면 상에 하면이 상기 제2층을 향하도록 제1베이스층을 갖는 패널 기판을 형성하는 단계, 상기 패널 기판 상부에 표시층을 형성하는 단계 및 상기 패널 기판을 상기 제2층으로부터 분리시키는 단계를 포함하는, 디스플레이 패널 제조방법이 제공된다.
본 실시예에 따르면, 상기 분리시키는 단계는, 상기 제1베이스층의 하면과 상기 제2층의 상면을 탈막시키는 단계를 포함할 수 있다.
본 실시예에 따르면, 상기 탈막시키는 단계는, 상기 캐리어 기판의 하면에 레이저 빔을 조사하는 단계를 포함할 수 있다.
본 실시예에 따르면, 상기 레이저 빔을 조사하는 단계는, 상기 제1층에서 상기 레이저 빔의 적어도 일부가 흡수되고, 흡수된 상기 레이저 빔의 에너지가 상기 제1베이스층에 전달되는 단계를 포함할 수 있다.
본 실시예에 따르면, 상기 제1층의 흡광도는 상기 제1베이스층의 흡광도보다 높을 수 있다.
본 실시예에 따르면, 상기 제1층은 비정질 실리콘을 포함할 수 있다.
본 실시예에 따르면, 상기 제1베이스층은 투명한 폴리이미드 수지를 포함할 수 있다.
본 실시예에 따르면, 상기 레이저 빔은 고체 레이저(solid-state laser) 빔일 수 있다.
본 실시예에 따르면, 상기 제2층과 상기 제1베이스층 간의 결합력은 상기 제1층과 상기 제1베이스층 간의 결합력보다 작을 수 있다.
본 실시예에 따르면, 상기 제2층의 유전율은 상기 제1층의 유전율보다 작을 수 있다.
본 실시예에 따르면, 상기 제2층은 실리콘옥사이드를 포함할 수 있다.
본 실시예에 따르면, 상기 분리시키는 단계는, 상기 제1베이스층의 하면과 상기 제2층의 상면이 탈막된 상기 패널 기판의 가장자리를 커팅하는 단계 및 상기 캐리어 기판을 상기 패널 기판에서 멀어지도록 이격시키는 단계를 더 포함할 수 있다.
본 실시예에 따르면, 상기 제1층과 제2층을 순차적으로 형성하는 단계는, 상기 제1층과 상기 제2층을 화학적 기상증착방법(CVD, Chemical Vapor Deposition)으로 동일한 챔버 내에서 형성하는 단계일 수 있다.
본 실시예에 따르면, 상기 제1층의 면적은 상기 제2층의 면적과 동일할 수 있다.
본 실시예에 따르면, 상기 제1베이스층은 상기 제2층을 덮고, 상기 제1베이스층의 면적은 상기 제2층의 면적보다 넓을 수 있다.
본 실시예에 따르면, 상기 패널 기판은, 제1표시영역, 투과영역들을 포함하는 제2표시영역 및 비표시영역을 갖고, 상기 표시층은, 상기 제1표시영역에서 상기 패널 기판 상부에 배치된 제1화소전극 및 상기 제2표시영역에서 상기 패널 기판 상부에 배치된 제2화소전극을 구비할 수 있다.
본 실시예에 따르면, 상기 표시층은 적어도 하나의 절연층을 더 구비하고, 상기 적어도 하나의 절연층은 상기 투과영역들에 대응하는 개구를 가질 수 있다.
본 실시예에 따르면, 상기 표시층은, 상기 제1표시영역에서 상기 패널 기판 상부에 위치하고, 상기 제1화소전극과 전기적으로 연결되며, 제1반도체층과 제1게이트전극을 포함하는, 제1박막트랜지스터 및 상기 제2표시영역에서 상기 패널 기판 상부에 위치하고, 상기 제2화소전극과 전기적으로 연결되며, 제2반도체층과 제2게이트전극을 포함하는, 제2박막트랜지스터를 더 구비할 수 있다.
본 실시예에 따르면, 상기 표시층은, 상기 제1표시영역에서 상기 패널 기판 상부에 위치하고, 상기 제1화소전극과 전기적으로 연결되며, 제1반도체층과 제1게이트전극을 포함하는, 제1박막트랜지스터, 상기 비표시영역에서 상기 패널 기판 상부에 위치하고, 제2반도체층과 제2게이트전극을 포함하는, 제2박막트랜지스터 및 상기 제2박막트랜지스터를 상기 제2화소전극과 전기적으로 연결하는 연결배선을 더 구비할 수 있다.
본 발명의 다른 관점에 따르면, 상술한 방법들 중 어느 하나의 방법으로 제조된 디스플레이 패널이 제공된다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
이러한 일반적이고 구체적인 측면이 시스템, 방법, 컴퓨터 프로그램, 또는 어떠한 시스템, 방법, 컴퓨터 프로그램의 조합을 사용하여 실시될 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 패널 기판이 변형되거나 손상되는 것을 방지할 수 있는 디스플레이 패널 및 그 제조방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 사시도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치가 구비하는 디스플레이 패널의 일부를 개략적으로 도시하는 평면도이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 패널이 구비하는 화소회로의 등가회로도이다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 패널의 일부를 개략적으로 도시하는 평면도이다.
도 6은 본 발명의 일 실시예에 따른 디스플레이 패널의 일부를 개략적으로 도시하는 단면도이다.
도 7은 본 발명의 일 실시예에 따른 디스플레이 패널 제조방법에서 디스플레이 패널을 캐리어 기판으로부터 분리시키기 전 모습의 일부를 개략적으로 도시하는 사시도이다.
도 8은 본 발명의 일 실시예에 따른 디스플레이 패널 제조방법에서 디스플레이 패널을 캐리어 기판으로부터 분리시키기 전 모습의 일부를 개략적으로 도시하는 단면도이다.
도 9 내지 도 11은 본 발명의 일 실시예에 따른 디스플레이 패널 제조방법의 일부를 순차적으로 도시하는 단면도들이다.
도 12는 본 발명의 일 실시예에 따른 디스플레이 장치가 구비하는 디스플레이 패널의 일부를 개략적으로 도시하는 평면도이다.
도 13은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
본 명세서에서 “A 및/또는 B”은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, “A 및 B 중 적어도 하나”는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 사시도이다.
도 1에 도시된 것과 같이, 본 발명의 일 실시예에 따른 디스플레이 장치(1)는 표시영역(DA) 및 비표시영역(NDA)을 포함할 수 있다.
표시영역(DA)은 제1부화소(Pm)들이 배치되는 제1표시영역(DA1)과 제2부화소(Pa)들이 배치되는 제2표시영역(DA2)을 포함할 수 있다. 또한, 제2표시영역(DA2)은 제2부화소들이 배치되지 않는 투과영역(TA)들을 포함할 수 있다. 제1표시영역(DA1)은 제2표시영역(DA2)의 적어도 일부를 둘러쌀 수 있다. 예컨대, 제1표시영역(DA1)은 제2표시영역(DA2)을 전체적으로 둘러쌀 수 있다. 제1표시영역(DA1)과 제2표시영역(DA2)은 개별적으로 또는 함께 이미지를 디스플레이 할 수 있다. 비표시영역(NDA)은 디스플레이 소자들이 배치되지 않은 영역으로서 이미지를 표시하지 않는 영역일 수 있다. 비표시영역(NDA)은 표시영역(DA)의 적어도 일부를 둘러쌀 수 있다. 예컨대, 비표시영역(NDA)은 표시영역(DA)을 전체적으로 둘러쌀 수 있다.
디스플레이 장치(1)가 제1표시영역(DA1), 제2표시영역(DA2) 및 비표시영역(NDA)을 갖는다는 것은, 디스플레이 장치(1)가 구비하는 기판(100, 도 2 참조)이 제1표시영역(DA1), 제2표시영역(DA2) 및 비표시영역(NDA)을 갖는 것으로 이해될 수 있다.
도 1에서는 디스플레이 장치(1)의 상면에 대략 수직인 방향에서 보았을 시, 대략 원형 형상을 갖는 하나의 제2표시영역(DA2)이 제1표시영역(DA1)에 의해 전체적으로 둘러싸이도록 제1표시영역(DA1) 내에서 상측(+y방향) 중앙에 배치된 것으로 도시하고 이에 한정되는 것은 아니다. 일 실시예로, 제2표시영역(DA2)은 제1표시영역(DA1)의 내에서 우상측 또는 좌상측에 위치할 수 있다. 또한, 제2표시영역(DA2)이 디스플레이 장치(1)의 일 측에 바(bar), 노치-타입(notch-type)으로 위치하는 것도 가능하다. 이때, 제2표시영역(DA2)의 일 가장자리는 제1표시영역(DA1)의 일 가장자리와 일치할 수 있다. 다른 실시예로, 디스플레이 장치(1)는 복수개의 제2표시영역(DA2)들을 가질 수 있다. 복수개의 제2표시영역(DA2)들의 형상 및 크기 등은 서로 상이할 수 있다. 예컨대, 디스플레이 장치(1)의 상면에 대략 수직인 방향에서 보았을 시, 제2표시영역(DA2)의 형상은 원형, 타원형, 사각형 등의 다각형, 별 형상 또는 다이아몬드 형상 등 다양한 형상을 가질 수 있다.
디스플레이 장치(1)는 제1표시영역(DA1)에 배치된 복수개의 제1부화소(Pm)들과 제2표시영역(DA2)에 배치된 복수개의 제2부화소(Pa)들을 구비할 수 있다.
제2표시영역(DA2)에 배치된 복수개의 제2부화소(Pa)들은 빛을 방출하여, 소정의 이미지를 제공할 수 있다. 제2표시영역(DA2)에서 디스플레이되는 이미지는 제1표시영역(DA1)에서 디스플레이 되는 이미지에 비해서 해상도가 낮을 수 있다. 일 실시예로, 제2표시영역(DA2)은 빛 및/또는 음향이 투과할 수 있는 투과영역(TA)들을 구비한다. 투과영역(TA)들 상에는 부화소가 배치되지 않을 수 있다. 이에 따라 제2표시영역(DA2)에 단위 면적 당 배치될 수 있는 제2부화소(Pa)들의 수는 제1표시영역(DA1)에 단위 면적 당 배치되는 제1부화소(Pm)들의 수에 비해 상대적으로 적을 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 디스플레이 장치(1)로서, 유기 발광 디스플레이 장치를 예로 하여 설명한다. 하지만 본 발명의 디스플레이 장치는 이에 한정되지 않는다. 즉, 본 발명의 디스플레이 장치(1)는 무기 발광 디스플레이 장치(Inorganic Light Emitting Display)이거나, 양자점 발광 디스플레이 장치(Quantum dot Light Emitting Display)와 같은 디스플레이 장치일 수 있다. 예컨대, 디스플레이 장치(1)에 구비된 표시소자의 발광층은 유기물을 포함할 수도 있고 무기물을 포함할 수 있다. 그리고 디스플레이 장치(1)는 양자점을 포함하거나, 유기물과 양자점을 포함하거나, 무기물과 양자점을 포함할 수 있다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 2에 도시된 바와 같이, 디스플레이 장치(1)는 디스플레이 패널(10) 및 상기 디스플레이 패널(10)과 중첩하도록 배치된 컴포넌트(40)를 포함할 수 있다. 또한, 디스플레이 장치(1)는 디스플레이 패널(10)을 보호하도록 디스플레이 패널(10) 상부에 배치된 커버 윈도우(미도시)를 더 구비할 수 있다.
컴포넌트(40)는 제2표시영역(DA2)에 대응하도록 디스플레이 패널(10)의 하부에 위치하는 전자소자일 수 있다. 일 실시예로, 컴포넌트(40)는 빛 및/또는 음향을 이용하는 전자소자일 수 있다. 예컨대, 컴포넌트(40)는 근접센서와 같이 거리를 측정하는 센서 또는 지문, 홍채, 얼굴 등과 같은 사용자의 신체의 일부를 인식하는 센서일 수도 있다. 또한, 컴포넌트(40)는 빛을 출력하는 소형 램프 또는 카메라와 같이 화상을 캡처하는 이미지 센서일 수도 있다.
컴포넌트(40)가 빛을 이용하는 전자소자인 경우, 가시광, 적외선광 또는 자외선광 등 다양한 파장 대역의 빛을 이용할 수 있다. 컴포넌트(40)는 초음파 또는 다른 주파수 대역의 음향을 이용하는 전자소자일 수 있다. 일 실시예로, 컴포넌트(40)는 발광부 및 수광부와 같은 서브-컴포넌트들을 포함할 수 있다. 발광부 및 수광부는 일체화된 구조이거나, 물리적으로 분리된 구조로 한 쌍의 발광부 및 수광부가 하나의 컴포넌트(40)를 이룰 수 있다. 이러한 컴포넌트(40)의 기능이 제한되는 것을 방지하기 위해, 제2표시영역(DA2)은 컴포넌트(40)로부터 외부로 출력되거나 외부로부터 컴포넌트(40)를 향해 진행하는 빛 및/또는 음향 등이 투과할 수 있는 투과영역(TA)들을 포함할 수 있다.
디스플레이 패널(10)은 컴포넌트(40)와 중첩되는 영역인 제2표시영역(DA2) 및 제2표시영역(DA2)의 적어도 일부를 둘러싸는 제1표시영역(DA1)을 포함한다. 디스플레이 패널(10)은 패널 기판(100), 패널 기판(100) 상의 표시층(DISL), 표시층(DISL) 상부에 배치된 기능층 및 패널 기판(100) 하부에 배치된 패널보호부재(PB)를 포함할 수 있다. 도 2에는 기능층의 일례로, 터치스크린층(TSL) 및 광학기능층(OFL)이 도시되어 있으나 이에 한정되는 것은 아니고, 설계에 따라 다양한 기능층이 배치될 수 있다. 또한, 기능층이 생략되는 것도 가능하다.
표시층(DISL)은 회로층(PCL), 표시소자층(EDL) 및 밀봉부재(ENCM)를 포함할 수 있다. 회로층(PCL)은 박막트랜지스터들을 포함할 수 있다. 구체적으로, 회로층(PCL)은 제1표시영역(DA1)에 위치하는 적어도 하나의 제1박막트랜지스터(TFTm)와, 제2표시영역(DA2)에 위치하는 적어도 하나의 제2박막트랜지스터(TFTa)를 포함할 수 있다. 표시소자층(EDL)은 표시소자인 발광소자(light emitting element)를 포함할 수 있다. 구체적으로, 표시소자층(EDL)은 제1표시영역(DA1)에 위치하는 적어도 하나의 제1발광소자(EDm)와, 제2표시영역(DA2)에 위치하는 적어도 하나의 제2발광소자(EDa)를 포함할 수 있다. 밀봉부재(ENCM)는 봉지층(300) 및/또는 밀봉기판을 포함할 수 있다. 표시층(DISL) 등의 내부에는 절연층(IL)이 위치할 수 있다.
패널 기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질을 포함할 수 있다. 패널 기판(100)은 리지드(rigid) 기판이거나, 벤딩(bending), 폴딩(folding) 또는 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
제1표시영역(DA1)에서 패널 기판(100) 상부에는 제1부화소(Pm)가 배치될 수 있다. 구체적으로, 제1표시영역(DA1)에서 패널 기판(100) 상부에는 제1부화소(Pm)가 포함하는 제1발광소자(EDm) 및 이와 전기적으로 연결된 제1화소회로(PCm)가 배치될 수 있다. 제1화소회로(PCm)는 적어도 하나의 제1박막트랜지스터(TFTm)를 포함하며, 제1발광소자(EDm)의 동작을 제어할 수 있다.
제2표시영역(DA2)에서 패널 기판(100) 상부에는 제2부화소(Pa)가 배치될 수 있다. 구체적으로, 제2표시영역(DA2)에서 패널 기판(100) 상부에는 제2부화소(Pa)가 포함하는 제2발광소자(EDa) 및 이와 전기적으로 연결된 제2화소회로(PCa)가 배치될 수 있다. 제2화소회로(PCa)는 적어도 하나의 제2박막트랜지스터(TFTa)를 포함하며, 제2발광소자(EDa)의 동작을 제어할 수 있다.
제2표시영역(DA2) 중 제2발광소자(EDa)가 배치되지 않는 영역을 투과영역(TA)으로 정의할 수 있다.
투과영역(TA)은 제2표시영역(DA2)에 대응하여 배치된 컴포넌트(40)로부터 방출되는 빛 및/또는 신호나 컴포넌트(40)로 입사되는 빛 및/또는 신호가 투과(transmission)되는 영역일 수 있다. 한편, 도 2에는 편의상 제2표시영역(DA2)에 하나의 제2화소회로(PCa), 하나의 제2발광소자(EDa) 및 하나의 투과영역(TA)이 배치되는 것을 도시하였으나 이에 제한되지 않는다. 제2표시영역(DA2)에는 복수개의 제2화소회로(PCa)들, 복수개의 제2발광소자(EDa)들 및 복수개의 투과영역(TA)들이 배치될 수 있다. 일 실시예로, 제2발광소자(EDa)들과 투과영역(TA)들은 제2표시영역(DA2)에서 교번적으로 배치될 수 있다. 즉, 제2발광소자(EDa)들은 제2표시영역(DA2)에서 투과영역(TA)들 사이에 배치될 수 있다.
표시소자층(EDL) 상부에는 밀봉부재(ENCM)로서 봉지층(300)이 위치할 수 있다. 일 실시예로, 봉지층(300)은 표시소자층(EDL)을 덮는 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 예컨대, 도 2에 도시된 바와 같이, 봉지층(300)은 제1무기봉지층(310)과 제2무기봉지층(330) 및 이들 사이에 개재된 유기봉지층(320)을 포함할 수 있다.
제1무기봉지층(310) 및 제2무기봉지층(330)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2)과 같은 하나 이상의 무기 절연물을 포함할 수 있으며, 화학기상증착법(CVD) 등에 의해 형성될 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 소재를 포함할 수 있다. 폴리머 계열의 소재로는 실리콘계 수지, 아크릴계 수지(예컨대, 폴리메틸메타크릴레이트, 폴리아크릴산 등), 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 제1무기봉지층(310), 유기봉지층(320) 및 제2무기봉지층(330) 각각은 제1표시영역(DA1) 및 제2표시영역(DA2)을 커버하도록 일체(一體)로 형성될 수 있다.
물론 본 발명이 이에 한정되는 것은 아니며, 디스플레이 패널(10)은 밀봉부재(ENCM)로서 표시소자층(EDL) 상부에 위치하는 밀봉기판(미도시)을 구비할 수도 있다. 이 경우 밀봉기판은 표시소자층(EDL)을 사이에 두고 패널 기판(100)과 마주보도록 배치될 수 있다. 밀봉기판과 표시소자층(EDL) 사이에는 갭이 존재할 수 있다. 밀봉기판은 글래스를 포함할 수 있다. 패널 기판(100)과 밀봉기판 사이에는 프릿(frit) 등으로 이루어진 실런트가 배치되며, 실런트는 전술한 비표시영역(NDA)에 배치될 수 있다. 비표시영역(NDA)에 배치된 실런트는 표시영역(DA)을 둘러싸면서 측면을 통해 수분이 침투하는 것을 방지할 수 있다.
터치스크린층(TSL)은 외부로부터의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 터치스크린층(TSL)은 터치전극 및 터치전극과 연결된 터치배선들을 포함할 수 있다. 터치스크린층(TSL)은 자기 정전 용량 방식 또는 상호 정전 용량 방식으로 외부로부터의 입력을 감지할 수 있다.
이러한 터치스크린층(TSL)은 밀봉부재(ENCM) 상부에 위치할 수 있다. 일 실시예로, 터치스크린층(TSL)은 터치기판 상에 별도로 형성된 후 광학 투명 접착제(optically clear adhesive)와 같은 점착층을 통해 봉지층(300) 상에 접합될 수 있다. 다른 실시예로, 터치스크린층(TSL)은 봉지층(300) 상에 직접 형성될 수 있으며, 이 경우 점착층은 터치스크린층(TSL)과 봉지층(300) 사이에 개재되지 않을 수 있다.
광학기능층(OFL)은 반사 방지층을 포함할 수 있다. 반사 방지층은 외부로부터 디스플레이 장치(1)를 향해 입사하는 빛의 반사율을 감소시킬 수 있다. 예컨대, 광학기능층(OFL)은 편광 필름일 수 있다. 일 실시예로, 광학기능층(OFL)은 투과영역(TA)에 대응하는 개구(미도시)를 가질 수 있다. 이에 따라, 투과영역(TA)의 광투과율이 현저히 향상될 수 있다. 이러한 개구에는 광투명수지(OCR, optically clear resin)와 같은 투명한 물질이 채워질 수 있다. 또는, 광학기능층(OFL)은 블랙매트릭스와 컬러필터들을 포함하는 필터 플레이트로 구현될 수도 있다.
패널보호부재(PB)는 패널 기판(100)의 하부에 부착되어, 패널 기판(100)을 지지하고 보호하는 역할을 할 수 있다. 패널보호부재(PB)는 제2표시영역(DA2)에 대응하는 개구(PB_OP)를 가질 수 있다. 패널보호부재(PB)가 개구(PB_OP)를 가짐으로써, 제2표시영역(DA2)에서의 광 투과율을 높일 수 있다. 패널보호부재(PB)는 폴리에틸렌 테레프탈레이트(polyethylene terephthalate) 또는 폴리이미드(polyimide)를 포함할 수 있다. 한편, 선택적 실시예에서, 패널보호부재(PB)는 개구(PB_OP)를 갖지 않을 수 있다. 또한, 패널보호부재(PB)가 생략되는 것도 가능하다.
제2표시영역(DA2)의 면적 및 컴포넌트(40)가 배치되는 면적에는 제한이 없다. 예컨대, 제2표시영역(DA2)의 면적은 컴포넌트(40)가 배치되는 면적에 비해서 크거나 작게 구비될 수 있고, 제2표시영역(DA2)의 면적은 컴포넌트(40)가 배치되는 면적과 동일할 수도 있다. 이에 따라, 패널보호부재(PB)가 갖는 개구(PB_OP)의 면적은 제2표시영역(DA2)의 면적과 일치하지 않을 수 있다. 도 2에서는 컴포넌트(40)가 디스플레이 패널(10)의 일측에 디스플레이 패널(10)로부터 이격되어 위치하는 것으로 도시하고 있지만, 컴포넌트(40)의 적어도 일부는 패널보호부재(PB)에 구비된 개구(PB_OP) 내에 삽입될 수도 있다.
또한, 제2표시영역(DA2)에 복수개의 컴포넌트(40)들이 배치되는 것도 가능하다. 이 경우 컴포넌트(40)들은 서로 상이한 기능을 가질 수 있다. 예컨대, 컴포넌트(40)들은 카메라(촬상소자), 태양전지, 플래시(flash), 근접 센서, 조도 센서 및 홍채 센서 중 적어도 두 개를 포함할 수 있다.
한편, 이와 같은 디스플레이 패널(10)은 휴대폰(mobile phone), 태블릿 PC, 노트북, 스마트 워치와 같은 다양한 전자기기에 구비될 수 있다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치가 구비하는 디스플레이 패널의 일부를 개략적으로 도시하는 평면도이다.
도 3을 참조하면, 디스플레이 패널(10)을 이루는 구성들은 패널 기판(100) 상부에 배치될 수 있다.
제1표시영역(DA1)에는 복수개의 제1부화소(Pm)들이 배치될 수 있다. 제1부화소(Pm)들 각각은 유기발광다이오드(OLED)와 같은 표시소자에 의해 구현될 수 있다. 제1부화소(Pm)를 구동하는 제1화소회로(PCm)는 제1표시영역(DA1)에 배치되며, 제1화소회로(PCm)는 제1부화소(Pm)와 중첩되어 배치될 수 있다. 각 제1부화소(Pm)는 예컨대 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다. 제1표시영역(DA1)은 밀봉부재(ENCM, 도 2 참조)로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다.
제2표시영역(DA2)은 전술한 바와 같이 제1표시영역(DA1)의 일측에 위치하거나, 표시영역(DA)의 내측에 배치되어 제1표시영역(DA1)에 의해 둘러싸일 수 있다. 제2표시영역(DA2)에는 복수개의 제2부화소(Pa)들이 배치된다. 제2부화소(Pa)들 각각은 유기발광다이오드(OLED)와 같은 표시소자에 의해 구현될 수 있다. 제2부화소(Pa)를 구동하는 제2화소회로(PCa)는 제2표시영역(DA2)에 배치되며, 제2화소회로(PCa)는 제2부화소(Pa)와 중첩되어 배치될 수 있다. 각 제2부화소(Pa)는 예컨대 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다. 제2표시영역(DA2)은 제1표시영역(DA1)과 함께 밀봉부재(ENCM, 도 2 참조)로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다.
한편, 전술한 것과 같이 제2표시영역(DA2)은 투과영역(TA)들을 포함할 수 있다. 투과영역(TA)들 각각은 복수개의 제2부화소(Pa)들을 둘러싸도록 배치될 수 있다. 또는 투과영역(TA)들 각각은 복수개의 제2부화소(Pa)들과 격자 형태로 배치될 수도 있다. 제2표시영역(DA2)은 투과영역(TA)들을 포함하기에, 제2표시영역(DA2)의 해상도는 제1표시영역(DA1)의 해상도보다 낮을 수 있다. 예컨대, 제2표시영역(DA2)의 해상도는 제1표시영역(DA1)의 해상도의 약 1/2, 3/8, 1/3, 1/4, 2/9, 1/8, 1/9 또는 1/16 등일 수 있다.
부화소들(Pm, Pa)을 구동하는 화소회로들(PCm, PCa) 각각은 비표시영역(NDA)에 배치된 외곽회로들과 전기적으로 연결될 수 있다. 비표시영역(NDA)에는 제1스캔구동회로(SDR1), 제2스캔구동회로(SDR2), 패드부(PAD), 구동전압 공급라인(11) 및 공통전압 공급라인(13)이 배치될 수 있다.
제1스캔구동회로(SDR1)와 제2스캔구동회로(SDR2)는 제1표시영역(DA1)을 중심으로 상호 대칭적으로 배치될 수 있다. 제1스캔구동회로(SDR1)와 제2스캔구동회로(SDR2)는 스캔선(SL)을 통해 제1부화소(Pm)를 구동하는 제1화소회로(PCm)에 스캔 신호를 인가할 수 있다. 또한, 제1스캔구동회로(SDR1)와 제2스캔구동회로(SDR2)는 발광 제어선(EL)을 통해 각 화소회로에 발광 제어 신호를 인가할 수 있다. 제1표시영역(DA1)의 제1부화소(Pm)의 제1화소회로(PCm) 중 일부는 제1스캔구동회로(SDR1)에 전기적으로 연결될 수 있고, 나머지는 제2스캔구동회로(SDR2)에 전기적으로 연결될 수 있다.
패드부(PAD)는 패널 기판(100)의 일측에 배치될 수 있다. 패드부(PAD)는 절연층에 의해 덮이지 않고 노출되어 디스플레이 회로 보드(30)와 전기적으로 연결될 수 있다. 디스플레이 회로 보드(30)에는 디스플레이 구동부(32)가 배치될 수 있다.
디스플레이 구동부(32)는 제1스캔구동회로(SDR1)와 제2스캔구동회로(SDR2)에 전달하는 제어 신호를 생성할 수 있다. 디스플레이 구동부(32)는 데이터 신호를 생성하며, 생성된 데이터 신호는 팬아웃 배선(FW) 및 팬아웃 배선(FW)과 연결된 데이터선(DL)을 통해 제1화소회로(PCm)에 전달될 수 있다.
디스플레이 구동부(32)는 구동전압 공급라인(11)에 구동전압(ELVDD)을 공급할 수 있고, 공통전압 공급라인(13)에 공통전압(ELVSS)을 공급할 수 있다. 구동전압(ELVDD)은 구동전압 공급라인(11)과 연결된 구동전압선(PL)을 통해 부화소들(Pm, Pa)의 화소회로에 인가되고, 공통전압(ELVSS)은 공통전압 공급라인(13)과 연결되어 표시소자의 대향전극에 인가될 수 있다.
구동전압 공급라인(11)은 제1표시영역(DA1)의 하측에서 x방향으로 연장되어 구비될 수 있다. 공통전압 공급라인(13)은 루프 형상에서 일측이 개방된 형상을 가져, 제1표시영역(DA1)을 부분적으로 둘러쌀 수 있다.
도 3에서는 제2표시영역(DA2)이 하나인 경우를 도시하고 있으나, 디스플레이 패널(10)은 복수개의 제2표시영역(DA2)들을 구비할 수 있다. 이 경우, 복수개의 제2표시영역(DA2)들은 서로 이격되어 배치되며, 하나의 제2표시영역(DA2)에 대응하여 제1카메라가 배치되고, 다른 제2표시영역(DA2)에 대응하여 제2카메라가 배치될 수 있다. 또는, 하나의 제2표시영역(DA2)에 대응하여 카메라가 배치되고, 다른 제2표시영역(DA2)에 대응하여 적외선 센서가 배치될 수 있다. 또한, 복수개의 제2표시영역(DA2)들의 형상 및 크기는 서로 다를 수 있다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 패널이 구비하는 화소회로의 등가회로도이다.
도 4를 참조하면, 제2부화소(Pa)는 제2화소회로(PCa) 및 제2화소회로(PCa)에 연결된 표시소자로서 유기발광다이오드(OLED)를 포함한다. 제1부화소(Pm)의 경우에도 도 4에 도시된 것과 같은 제2화소회로(PCa)와 동일/유사한 제1화소회로(PCm)와 이에 연결된 표시소자로서 유기발광다이오드(OLED)를 포함할 수 있다.
제2화소회로(PCa)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2) 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막트랜지스터(T2)는 보조 스캔선(SLa) 및 보조 데이터선(DLa)에 연결되며, 보조 스캔선(SLa)을 통해 입력되는 스캔신호(Sn)에 따라 보조 데이터선(DLa)을 통해 입력된 데이터신호(Dm)를 구동 박막트랜지스터(T1)로 전달한다. 스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2) 및 보조 구동전압선(PLa)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 보조 구동전압선(PLa)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(T1)는 보조 구동전압선(PLa)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 보조 구동전압선(PLa)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 4에서는 제2화소회로(PCa)가 2개의 박막트랜지스터들 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 일 실시예로, 제2화소회로(PCa)는 7개의 박막트랜지스터들 및 1개의 스토리지 커패시터를 포함할 수도 있다. 다른 실시예로, 제2화소회로(PCa)는 2개 이상의 스토리지 커패시터들을 포함할 수도 있다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 패널의 일부를 개략적으로 도시하는 평면도이다.
도 5에 도시된 바와 같이, 제1표시영역(DA1)에는 복수개의 제1부화소(Pm)들이 배치될 수 있고, 제2표시영역(DA2)에는 복수개의 제2부화소(Pa)들이 배치될 수 있다. 또한, 도 5에는 도시가 생략되었으나, 전술한 바와 같이 컴포넌트(40)가 제2표시영역(DA2)과 중첩하도록 배치되기에, 제2표시영역(DA2)은 투과영역(TA)을 포함할 수 있다.
투과영역(TA)을 포함하는 제2표시영역(DA2)의 제2부화소(Pa)들의 밀도는 제1표시영역(DA1)의 제1부화소(Pm)들의 밀도와 서로 다를 수 있다. 예컨대, 동일한 면적에서, 제2표시영역(DA2)에 배치된 화소들의 개수 및/또는 개구율(aperture ratio)은 제1표시영역(DA1)에 배치된 화소들의 개수 및/또는 개구율 보다 작을 수 있다.
도 6은 본 발명의 일 실시예에 따른 디스플레이 패널의 일부를 개략적으로 도시하는 단면도이다. 도 6은 도 5의 Ⅱ-Ⅱ' 선을 따라 취한 디스플레이 패널(10)의 단면도에 대응할 수 있다.
패널 기판(100)은 전술한 것과 같은 다양한 물질을 포함할 수 있으며, 다층 구조를 가질 수 있다. 일 실시예로, 패널 기판(100)은 적어도 하나의 베이스층과 적어도 하나의 배리어층을 포함할 수 있다. 구체적인 예로, 도 6에 도시된 것과 같이 패널 기판(100)은 제1베이스층(101), 제1베이스층(101) 상에 위치하는 제1배리어층(102), 제1배리어층(102) 상에 위치하는 제2베이스층(103) 및 제2베이스층(103) 상에 위치하는 제2배리어층(104)을 포함할 수 있다.
패널 기판(100)은 투과영역(TA)에서의 투과율을 향상시키기 위하여 투명한 폴리이미드 수지를 포함할 수 있다. 구체적으로, 패널 기판(100)이 포함하는 베이스층은 투명한 폴리이미드(polyimide, PI) 수지를 포함함에 따라 투명성을 가질 수 있다. 여기서, '투명성'은 황색도(Yellowness Index, YI)에 의해 규정될 수 있다. 예컨대, 황색도는 ASTM E313 규격에 의하여 측정될 수 있으며, '투명한 폴리이미드 수지' 또는 '투명한 폴리이미드 수지를 포함하는 층'은 ASTM E313 규격에 따라 측정된 황색도가 특정한 값 이하(예컨대, 10 이하)인 물질 또는 층을 의미할 수 있다.
패널 기판(100)의 베이스층은 투명한 폴리이미드 수지로서, 디안하이드라이드(dianhydride) 화합물 및 디아민 화합물의 중합체를 포함할 수 있다.
일 실시예로, 패널 기판(100)의 베이스층이 포함하는 폴리이미드 수지는 하기 화학식 1로 표시되는 반복 단위를 포함하는 고분자 화합물일 수 있다.
[화학식 1]
Figure pat00001
상기 화학식 1 중, X는 C(CR1R2R3)2, O, SO2, 및 C=O 중 하나로 선택되고, R1 내지 R3은 서로 독립적으로, -F, -Cl, -Br, 및 -I 중 하나로 선택되고, Y1는 단일결합, O, 및 SO2 중 하나로 선택되고, E1 및 E2는 서로 독립적으로, 수소 또는 CF3이고, d1 및 d2는 서로 독립적으로, 1 내지 4의 정수이다. 여기서 d1 및 d2은 각각 E1 및 E2의 개수이며, d1이 2이상인 경우 E1은 서로 동일하거나 상이할 수 있고, d2가 2이상인 경우 E2은 서로 동일하거나 상이할 수 있다.
다른 실시예로, 상기 폴리이미드 수지는 하기 화학식 2로 표시되는 반복 단위를 포함하는 고분자 화합물일 수 있다.
[화학식 2]
Figure pat00002
상기 화학식 2 중, X는 C(CR1R2R3)2, O, SO2, 및 C=O 중 하나로 선택되고, R1 내지 R3은 서로 독립적으로, -F, -Cl, -Br, 및 -I 중 하나로 선택되고, Y1는 단일결합, O, 및 SO2 중 하나로 선택되고, Y2는 단일결합, O, 및 SO2 중 하나로 선택되고, E1 내지 E3는 서로 독립적으로, 수소 또는 -CF3이고, d1 내지 d3는 서로 독립적으로, 1 내지 4의 정수이다. 여기서 d1 및 d2은 각각 E1 및 E2의 개수로서, d1이 2이상인 경우 E1은 서로 동일하거나 상이할 수 있고, d2가 2이상인 경우 E2은 서로 동일하거나 상이할 수 있다.
또 다른 실시예로, 패널 기판(100)의 베이스층이 포함하는 폴리이미드 수지는 상기 화학식 1로 표시되는 반복 단위 및/또는 상기 화학식 2로 표시되는 반복 단위를 포함하여 2종 이상의 서로 다른 구조의 반복 단위를 포함할 수 있다.
한편, 비교예로서, 패널 기판(100)은 폴리이미드 수지로서 하기 화학식 3으로 표시되는 반복 단위를 포함하는 고분자 화합물을 포함할 수 있다.
[화학식 3]
Figure pat00003
비교예의 고분자 화합물을 포함하는 패널 기판(100)은 폴리이미드의 주 사슬에 존재하는 전자가 전이되면서 에너지 준위가 변하고, 이에 따라 빛을 흡수하면서 흡수된 빛의 배색인 황색 내지 짙은 갈색을 띨 수 있다. 이에 따라 비교예에 따른 패널 기판(100)은 낮은 황색도(예컨대, 약 25)를 갖게 되어 충분한 투명성을 확보할 수 없다.
이와 같이 본 발명의 실시예들에 따른 디스플레이 패널(10)은 투명한 폴리이미드 수지를 포함하는 패널 기판(100)을 구비하여 투명성을 확보할 수 있다.
제1배리어층(102) 및 제2배리어층(104)은 외부 이물질의 침투를 방지하는 역할을 할 수 있다. 이러한 제1배리어층(102) 및 제2배리어층(104)은 각각 실리콘나이트라이드, 실리콘옥시나이트라이드 및/또는 실리콘옥사이드와 같은 무기물을 포함하는 단층 또는 다층일 수 있다.
패널 기판(100) 상에는 버퍼층(111)이 위치할 수 있다. 버퍼층(111)은 패널 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 패널 기판(100)의 상면을 평탄화하는 역할을 할 수도 있다. 버퍼층(111)은 실리콘옥사이드, 실리콘옥시나이트라이드 또는 실리콘나이트라이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층 구조를 가질 수 있다. 선택적 실시예에서 버퍼층(111)은 생략될 수 있다.
패널 기판(100) 상부에는 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함하는 화소회로들이 위치할 수 있다. 제1표시영역(DA1)에서 패널 기판(100) 상부에는 제1화소회로(PCm)가 위치하고, 제2표시영역(DA2)에서 패널 기판(100) 상부에는 제2화소회로(PCa)가 위치할 수 있다. 제1표시영역(DA1)의 제1화소회로(PCm)와 제2표시영역(DA2)의 제2화소회로(PCa)는 동일한 구조를 가질 수 있다.
일 실시예로, 제1표시영역(DA1)에서 패널 기판(100)과 제1화소회로(PCm) 사이에는 하부금속층(미도시)이 위치할 수 있다. 이때, 버퍼층(111)은 하부금속층을 덮으며 패널 기판(100) 상에 위치할 수 있다. 하부금속층은 제1박막트랜지스터(TFTm)의 제1반도체층(A1)의 적어도 일부와 중첩할 수 있다. 이를 통해 하부금속층은 외광으로부터 제1반도체층(A1)을 보호할 수 있다. 이러한 하부금속층은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu) 등을 포함할 수 있다. 또한, 하부금속층은 전술한 물질의 단일층 또는 다층으로 구비될 수 있다.
또한, 제2표시영역(DA2)에서 패널 기판(100)과 제2화소회로(PCa) 사이에는 차폐층(미도시)이 위치할 수 있다. 이때, 버퍼층(111)은 차폐층을 덮으며 패널 기판(100) 상에 위치할 수 있다. 차폐층은 컴포넌트(40)에서 방출되거나 컴포넌트(40)로 향하는 빛이 제2화소회로(PCa)에 연결된 배선들 사이의 좁은 틈을 통해 회절되는 것을 방지할 수 있으며, 제2박막트랜지스터(TFTa)의 성능을 향상시킬 수 있다. 또한, 차폐층은 금속 물질을 포함하는 배선 등이 위치하는 영역과 그 외의 영역 간의 반사율 차이를 제거함으로써 반사도의 균일성을 향상시킬 수 있다. 또한, 차폐층은 투과영역(TA)들에는 배치되지 않을 수 있다. 예컨대, 차폐층은 투과영역(TA)들과 중첩하는 개구를 가질 수 있다. 즉, 차폐층의 개구들은 제2표시영역(DA2)의 투과영역(TA)들을 정의할 수 있다.
이러한 차폐층은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu) 등을 포함할 수 있다. 또한, 하부금속층은 전술한 물질의 단일층 또는 다층으로 구비될 수 있다.
제1표시영역(DA1)에 위치하는 제1화소회로(PCm)의 제1박막트랜지스터(TFTm)는 제1반도체층(A1)과, 제1반도체층(A1)의 채널영역과 중첩하는 제1게이트전극(G1)과, 제1반도체층(A1)의 소스영역 및 드레인영역에 각각 연결된 제1소스전극(S1) 및 제1드레인전극(D1)을 포함할 수 있다. 제1반도체층(A1)과 제1게이트전극(G1) 사이에는 게이트절연층(112)이 개재되고, 제1게이트전극(G1)과 제1소스전극(S1) 또는 제1게이트전극(G1)과 제1드레인전극(D1) 사이에는 제1층간절연층(113) 및 제2층간절연층(115)이 배치될 수 있다.
스토리지 커패시터(Cst)는 제1박막트랜지스터(TFTm)와 중첩하여 배치될 수 있다. 스토리지 커패시터(Cst)는 서로 중첩하는 하부전극(CE1)과 상부전극(CE2)을 포함할 수 있다. 일부 실시예에서, 제1박막트랜지스터(TFTm)의 제1게이트전극(G1)과 스토리지 커패시터(Cst)의 하부전극(CE1)은 일체(一體)일 수 있다. 하부전극(CE1)과 상부전극(CE2) 사이에는 제1층간절연층(113)이 배치될 수 있다.
제1반도체층(A1)은 폴리 실리콘을 포함할 수 있다. 일부 실시예에서, 제1반도체층(A1)은 비정질 실리콘(amorphous silicon)을 포함할 수 있다. 일부 실시예에서, 제1반도체층(A1)은 인듐(In), 갈륨(Ga), 틴(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크로뮴(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 제1반도체층(A1)은 채널영역과 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
게이트절연층(112)은 실리콘옥사이드, 실리콘옥시나이트라이드 또는 실리콘나이트라이드와 같은 무기 절연물을 포함할 수 있으며, 이러한 물질을 포함하는 단층 또는 다층 구조를 가질 수 있다.
제1게이트전극(G1) 또는 하부전극(CE1)은 몰리브데늄(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti)과 같은 저저항의 도전 물질을 포함할 수 있으며, 전술한 물질로 이루어진 단층 또는 다층 구조일 수 있다. 예컨대 제1게이트전극(G1)은 몰리브데늄층/알루미늄층/몰리브데늄층의 3층구조를 가질 수 있다.
제1층간절연층(113)은 실리콘옥사이드, 실리콘옥시나이트라이드, 실리콘나이트라이드와 같은 무기 절연물을 포함할 수 있으며, 이러한 물질을 포함하는 단층 또는 다층 구조를 가질 수 있다.
상부전극(CE2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W) 및/또는 구리(Cu)를 포함할 수 있으며, 이러한 물질을 포함하는 단층 또는 다층 구조를 가질 수 있다.
제2층간절연층(115)은 실리콘옥사이드, 실리콘옥시나이트라이드 또는 실리콘나이트라이드와 같은 무기 절연물을 포함할 수 있으며, 이러한 물질을 포함하는 단층 또는 다층 구조를 가질 수 있다.
제1소스전극(S1) 또는 제1드레인전극(D1)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W) 및/또는 구리(Cu)를 포함할 수 있으며, 이러한 물질을 포함하는 단층 또는 다층 구조를 가질 수 있다. 예컨대, 제1소스전극(S1) 또는 제1드레인전극(D1)은 티타늄층/알루미늄층/티타늄층의 3층 구조를 가질 수 있다.
이러한 제1박막트랜지스터(TFTm) 및 스토리지 커패시터(Cst)를 포함하는 제1화소회로(PCm)는 제1표시영역(DA1)에서 패널 기판(100) 상부에 위치하는 제1화소전극(221m)에 전기적으로 연결될 수 있다. 예컨대, 도 5에 도시된 바와 같이, 제1화소회로(PCm)와 제1화소전극(221m)은 연결배선인 콘택메탈(CM)에 의해 전기적으로 연결될 수 있다.
콘택메탈(CM)은 제1평탄화층(117) 상에 위치하며, 제1평탄화층(117)에 형성된 콘택홀을 통해 제1화소회로(PCm)에 접속될 수 있다. 콘택메탈(CM)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W) 및/또는 구리(Cu)를 포함할 수 있으며, 이러한 물질을 포함하는 단층 또는 다층 구조를 가질 수 있다.
제1평탄화층(117)은 유기절연물을 포함할 수 있다. 예컨대, 제1평탄화층(117)은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등의 유기 절연물을 포함할 수 있다. 제1평탄화층(117)의 유기절연물은 감광성 유기절연물일 수 있다.
제2평탄화층(118)은 콘택메탈(CM) 상에 위치한다. 제2평탄화층(118)은 유기절연물을 포함할 수 있다. 제2평탄화층(118)은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등의 유기 절연물을 포함할 수 있다. 제2평탄화층(118)의 유기절연물은 감광성 유기절연물일 수 있다.
제1화소전극(221m)은 제2평탄화층(118) 상에 위치할 수 있다. 제1화소전극(221m)은 제2평탄화층(118)의 콘택홀을 통해 콘택메탈(CM)에 접속될 수 있다.
제1화소전극(221m)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 제1화소전극(221m)은 이러한 물질을 포함하는 반사막과, 이 반사막의 위 또는/및 아래에 배치된 투명도전막을 포함할 수 있다. 투명도전막은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3 indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide) 등을 포함할 수 있다. 일 실시예로, 제1화소전극(221m)은 순차적으로 적층된, ITO층/Ag층/ITO층의 3층 구조를 가질 수 있다.
지금까지는 제1표시영역(DA1)에 위치하는 제1화소회로(PCm)와 제1화소전극(221m)에 대해 설명하였지만, 이는 제2표시영역(DA2)에 위치하는 제2화소회로(PCa)와 제2화소전극(221a)에도 적용될 수 있다. 즉, 제2표시영역(DA2)에 위치하는 제2화소회로(PCa)의 제2박막트랜지스터(TFTa)는 제1화소회로(PCm)의 제1박막트랜지스터(TFTm)와 동일/유사한 구조를 가질 수 있고, 제2표시영역(DA2)에 위치하는 제2화소전극(221a)은 제1화소전극(221m)과 동일/유사한 구조를 가질 수 있다. 도 5에서는 제2화소전극(221a)이 연결배선인 콘택메탈(CM')에 의해 제2반도체층과 제2게이트전극을 갖는 제2박막트랜지스터(TFTa)에 전기적으로 연결되는 것으로 도시하고 있다. 전술한 콘택메탈(CM)에 대한 설명은 콘택메탈(CM')에 적용될 수 있다.
제1화소전극(221m)과 제2화소전극(221a) 상에는 화소정의막(119)이 배치될 수 있다. 화소정의막(119)은 제1화소전극(221m)의 에지와 제2화소전극(221a)의 에지를 커버하며 제1화소전극(221m)과 제2화소전극(221a) 각각의 중심 부분에 중첩하는 개구(119OP)를 포함할 수 있다. 화소정의막(119)은 폴리이미드, 폴리아미드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 또는 페놀 수지 등과 같은 유기 절연 물질을 포함할 수 있다.
화소정의막(119), 제1화소전극(221m) 및 제2화소전극(221a) 상에는 제1기능층(222a)과 제2기능층(222c)이 위치한다. 제1기능층(222a)과 제2기능층(222c) 각각은 제1표시영역(DA1) 및 제2표시영역(DA2)을 전체적으로 커버할 수 있다. 선택적 실시예에서, 제1기능층(222a)과 제2기능층(222c)은 투과영역(TA)들과 대응하는 개구를 가질 수 있다.
제1기능층(222a)은 단층 또는 다층일 수 있다. 예컨대 제1기능층(222a)이 고분자 물질로 형성되는 경우, 제1기능층(222a)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)으로서, 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(3,4)-ethylene-dihydroxy thiophene)이나 폴리아닐린(polyaniline)을 포함할 수 있다. 제1기능층(222a)이 저분자 물질로 형성되는 경우, 제1기능층(222a)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다.
제2기능층(222c)은 선택적일 수 있다. 예컨대 제1기능층(222a) 등을 고분자 물질로 형성하는 경우, 제2기능층(222c)이 제1기능층(222a) 상부에 위치할 수 있다. 제2기능층(222c)은 단층 또는 다층일 수 있다. 제2기능층(222c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
제1기능층(222a) 상에 또는 제1기능층(222a)과 제2기능층(222c) 사이에는 제1발광층(222mb) 또는 제2발광층(222ab)이 위치한다. 제1발광층(222mb)은 제1화소전극(221m)에 대응하도록 패터닝된 형상을 가질 수 있고, 제2발광층(222ab)은 제2화소전극(221a)에 대응하도록 패터닝된 형상을 가질 수 있다. 제1발광층(222mb)과 제2발광층(222ab)은 유기물을 포함할 수 있다. 제1발광층(222mb)과 제2발광층(222ab)은 소정의 색상의 빛을 방출하는 고분자 유기물 또는 저분자 유기물을 포함할 수 있다.
제2발광층(222ab) 상부에는 제2화소전극(221a)과 중첩하는 제2대향전극(223a)이 위치하고, 제1발광층(222mb) 상부에는 제1화소전극(221m)과 중첩하는 제1대향전극(223m)이 위치한다. 제2대향전극(223a)과 제1대향전극(223m)은 일체(一體)일 수 있다. 제2대향전극(223a)과 제1대향전극(223m)은 비교적 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 제2대향전극(223a)과 제1대향전극(223m)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 니켈(Ni), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 제2대향전극(223a)과 제1대향전극(223m)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 일 실시예로, 제2대향전극(223a)과 제1대향전극(223m) 은(Ag) 및 마그네슘(Mg)을 포함할 수 있다.
순차적으로 적층된 제1화소전극(221m), 제1발광층(222mb) 및 제1대향전극(223m)의 적층 구조는 발광 다이오드, 예컨대 유기발광다이오드(OLED)를 형성할 수 있다. 제2화소전극(221a), 제2발광층(222ab) 및 제2대향전극(223a)의 적층 구조 역시 발광 다이오드, 예컨대 유기발광다이오드(OLED)를 형성할 수 있다. 유기발광다이오드(OLED)는 적색, 녹색 또는 청색의 빛을 방출할 수 있으며, 각 유기발광다이오드(OLED)의 발광영역이 화소에 해당한다. 예컨대, 제1부화소(Pm)는 제1표시영역(DA1)에 배치된 유기발광다이오드(OLED)의 발광영역에 해당하고, 제2부화소(Pa)는 제2표시영역(DA2)에 위치하는 유기발광다이오드(OLED)의 발광영역에 해당한다. 화소정의막(119)의 개구(119OP)가 발광영역의 크기 및/또는 폭을 정의하기에, 제1부화소(Pm)와 제2부화소(Pa)의 크기 및/또는 폭은 해당하는 화소정의막(119)의 개구(119OP)에 의존할 수 있다.
이러한 유기발광다이오드(OLED)는 전술한 것과 같이 제1무기봉지층(310)과 제2무기봉지층(330) 및 이들 사이에 개재된 유기봉지층(320)으로 덮일 수 있다.
도 6을 참조하면, 패널 기판(100) 상의 절연층들은 각각 투과영역(TA)들에 대응하도록 형성된 개구들을 포함할 수 있다. 예컨대, 도 6에 도시된 바와 같이, 게이트절연층(112), 제1층간절연층(113), 제2층간절연층(115), 제1평탄화층(117), 제2평탄화층(118) 및 화소정의막(119)은 각각 투과영역(TA)들과 대응하도록 형성되며 서로 중첩하는 개구들을 포함할 수 있다.
도 7 및 도 8은 각각 본 발명의 일 실시예에 따른 디스플레이 패널 제조방법에서 디스플레이 패널을 캐리어 기판으로부터 분리시키기 전 모습의 일부를 개략적으로 도시하는 사시도 및 단면도이다.
참고로 도 8은 도 7의 Ⅳ-Ⅳ' 선을 따라 취한 단면도에 대응할 수 있다. 이하, 도면 상 동일한 부재번호는 동일한 구성 요소를 나타내는 바, 전술한 내용과 중복되는 설명은 생략한다.
본 발명의 일 실시예에 따른 디스플레이 패널(10)은 글라스 재질의 단단한 캐리어 기판(20) 상에 형성되고, 캐리어 기판(20)으로부터 분리되는 방법으로 제조될 수 있다. 도 7 및 도 8에는 캐리어 기판(20) 상에 디스플레이 패널(10)을 형성하는 공정을 수행하고, 디스플레이 패널(10)을 캐리어 기판(20)으로부터 분리시키는 공정을 수행하기 전의 모습이 개략적으로 도시되어 있다. 또한, 디스플레이 패널(10)과 캐리어 기판(20) 사이에는 추가층(50)이 배치될 수 있다.
한편, 도 7 내지 도 11에서는 편의상 디스플레이 패널(10)이 패널 기판(100) 및 패널 기판(100) 상부에 위치하는 표시층(DISL)만 구비하는 것으로 도시하였으나 이에 제한되지 않는다. 예컨대, 도 2를 참조하여 전술한 바와 같이, 표시층(DISL) 상부에는 하나 이상의 기능층이 배치될 수 있다. 기능층은 터치스크린층(TSL) 및/또는 광학기능층(OFL)을 포함할 수 있으며, 설계에 따라 다양한 기능층이 배치될 수 있다. 또한, 도 7 내지 도 11에 도시된 것과 달리, 패널 기판(100)은 전술한 다층 구조를 가질 수 있음은 물론이다.
본 발명의 일 실시예에 따른 디스플레이 패널 제조방법은 캐리어 기판(20) 상에 추가층(50)을 형성하는 단계, 추가층(50) 상에 디스플레이 패널(10)을 형성하는 단계 및 디스플레이 패널(10)을 캐리어 기판(20)으로부터 분리시키는 단계를 포함할 수 있다.
추가층(50)은 디스플레이 패널(10)의 패널 기판(100)과 캐리어 기판(20) 사이에 개재되는 층으로서, 디스플레이 패널(10)과 캐리어 기판(20)의 분리(또는 탈막)이 용이하게 수행되도록 하는 역할을 할 수 있다. 구체적으로, 추가층(50)은 디스플레이 패널(10)의 패널 기판(100)의 하면과 캐리어 기판(20)의 상면의 분리(또는 탈막)이 용이하게 수행되도록 하는 역할을 할 수 있다.
일 실시예로, 추가층(50)은 제1층(51) 및 제2층(52)을 포함할 수 있다. 이 경우 캐리어 기판(20) 상에 추가층(50)을 형성하는 단계는, 캐리어 기판(20)의 상면 상에 하면이 캐리어 기판(20)을 향하도록 제1층(51)과 제2층(52)을 순차적으로 형성하는 단계일 수 있다.
제1층(51)은 디스플레이 패널(10)의 패널 기판(100)과 캐리어 기판(20) 사이에 개재될 수 있다. 제1층(51)은 흡광도가 상대적으로 높은 층으로서, 패널 기판(100)을 캐리어 기판(20)으로부터 분리시키는 공정에서 레이저 빔을 흡수하는 역할을 할 수 있다. 이에 대한 상세한 설명은 도 10을 참조하여 후술한다.
제2층(52)은 제1층(51)과 패널 기판(100) 사이에 개재될 수 있다. 제2층(52)은 제1층(51)과 패널 기판(100)사이의 결합력을 완화하는 역할을 수행할 수 있다. 즉, 제1층(51)과 패널 기판(100)은 서로 직접 접촉하지 않고 그 사이에 배치된 제2층(52)에 의해 결합될 수 있다. 제1층(51)과 패널 기판(100)이 직접 접촉하여 결합되는 경우, 제1층(51)과 패널 기판(100)의 쌍극자 결합에 의해 필요 이상으로 강한 결합력을 갖게 될 수 있다. 이는 패널 기판(100)을 캐리어 기판(10)으로부터 분리시키는 공정에서 패널 기판(100)의 하면이 제1층(51)의 상면으로부터 분리되는 것을 어렵게 하고, 분리 과정에서 패널 기판(100)을 손상시킬 수 있다. 이에 대한 상세한 설명은 도 11을 참조하여 후술한다.
일 실시예로, 제1층(51) 및 제2층(52)은 동일한 방법으로 형성될 수 있다. 구체적으로, 제1층(51)과 제2층(52)을 순차적으로 형성하는 단계는, 제1층(51)과 제2층(52)을 화학적 기상증착방법(CVD, Chemical Vapor Deposition)으로 동일한 챔버 내에서 형성하는 단계일 수 있다. 제1층(51)과 제2층(52)을 동일한 챔버 내에서 동일한 방법으로 형성하는 바, 제1층(51)과 제2층(52)은 동일한 패턴을 가질 수 있다. 즉, 제1층(51)의 평면 상 면적과 제2층(52)의 평면 상 면적은 동일할 수 있다. 또한, 제1층(51) 측면과 제2층(52)의 측면은 단차를 갖지 않을 수 있다.
이어서, 추가층(50) 상에 디스플레이 패널(10)을 형성한다. 구체적으로, 제2층(52)의 상면 상에 하면이 제2층(52)을 향하도록 패널 기판(100)을 형성하고, 패널 기판(100) 상부에 표시층(DISL)을 형성한다. 또한, 본 단계에서 필요에 따라 표시층(DISL) 상부에 하나 이상의 기능층(TSL, OFL 등)을 추가적으로 형성할 수 있다.
일 실시예로, 패널 기판(100)은 추가층(50)을 덮고, 패널 기판(100)의 평면 상 면적은 추가층(50)의 평면 상 면적보다 넓을 수 있다. 구체적으로, 패널 기판(100)의 제1베이스층(101)은 제2층(52)의 상면, 제2층(52)의 측면 및 제1층(51)을 덮을 수 있다. 또한, 패널 기판(100)의 제1베이스층(101)은 제1층(51)의 평면 상 면적 및/또는 제2층(52)의 평면 상 면적보다 넓을 수 있다.
캐리어 기판(20) 상에 디스플레이 패널(10) 형성이 완료되면, 디스플레이 패널(10)을 캐리어 기판(20)으로부터 분리시키는 공정을 수행한다. 이하, 도 9 내지 도 11을 참조하여 디스플레이 패널(10)을 캐리어 기판(20)으로부터 분리시키는 공정에 대하여 상세히 설명한다.
도 9 내지 도 11은 본 발명의 일 실시예에 따른 디스플레이 패널 제조방법의 일부를 순차적으로 도시하는 단면도들이다.
본 발명의 일 실시예에 따른 디스플레이 패널 제조방법에서, 패널 기판(100)을 캐리어 기판(20)으로부터 분리시키는 단계는, 패널 기판(100)을 제2층(52)으로부터 분리시키는 단계일 수 있다. 또한, 패널 기판(100)을 제2층(52)으로부터 분리시키는 단계는, 탈막 공정, 커팅 공정 및 이격 공정을 포함할 수 있다.
한편, 도 9 내지 도 11에서는 패널 기판(100)을 캐리어 기판(20)으로부터 분리시키는 단계가, 캐리어 기판(20)의 하면이 상측 방향(+z방향)으로 배치된 상태에서 수행되는 것으로 도시되어 있으나 이에 제한되지 않는다. 즉, 도 9 내지 도 11과 달리, 패널 기판(100)을 캐리어 기판(20)으로부터 분리시키는 단계가 캐리어 기판(20)의 하면이 하측 방향(-z방향)으로 배치된 상태에서 수행되는 것도 가능하다.
도 9를 참조하면, 탈막 공정은 제1베이스층(101)의 하면과 제2층(52)의 상면을 탈막시키는 단계이다. 탈막 공정에는 레이저가 적용될 수 있다. 구체적으로, 탈막 공정은 레이저 유닛(2)이 캐리어 기판(20)의 하면에 레이저 빔을 조사하는 단계를 포함할 수 있다. 레이저 유닛(2)은 엑시머 레이저(excimer laser) 빔, 고체 레이저(solid-state laser) 빔 등을 조사할 수 있는 레이저 유닛일 수 있으나 이에 제한되는 것은 아니다. 한편, 탈막 공정에 고체 레이저를 적용하는 경우, 엑시머 레이저 적용 시 베이스층이 변질되거나 손상되어 패널 기판(100)의 투명도가 저하되는 것을 방지할 수 있다.
일 실시예로, 레이저 유닛(2)에 의해 조사되는 레이저 빔은 고체 레이저(solid-state laser) 빔으로서, 나노초 레이저 빔, 펨토초 레이저 빔 등일 수 있다. 예컨대, 레이저 빔은 343nm 고체 레이저 빔일 수 있다. 한편, 전술한 바와 같이 패널 기판(100)의 베이스층이 투명한 폴리이미드 수지를 포함하는 경우, 베이스층은 특정한 파장대역에 속하는 광에 대한 흡광도가 낮을 수 있다. 구체적인 예로, 투명한 폴리이미드 수지를 포함하는 패널 기판(100)은 343nm 영역에서의 흡광도가 약 0.93인 반면, 불투명한 폴리이미드 수지를 포함하는 패널 기판(100)은 동일한 파장대역에서의 흡광도가 약 5.20일 수 있다. 베이스층의 흡광도가 낮은 경우, 탈막 공정에서 베이스층이 레이저 빔을 충분히 흡수하지 못하여 탈막되지 않은 영역 또는 불충분하게 탈막된 영역이 발생할 수 있다. 이러한 영역들은 패널 기판(100)을 손상시키거나, 디스플레이 장치의 불량 또는 성능 저하의 원인이 될 수 있다. 또한, 이를 방지하기 위해 더 많은 양의 레이저 에너지를 공급하는 경우, 패널 기판(100)이 포함하는 투명한 폴리이미드의 백화 현상이 발생하여 패널 기판(100)의 투명도가 저하될 수 있다.
본 발명의 실시예들에 의하면, 패널 기판(100)과 캐리어 기판(20) 사이에 제1층(51)이 배치되어, 패널 기판(100)의 낮은 흡광도를 보완할 수 있다. 제1층(51)은 낮은 흡광도를 갖는 패널 기판(100)을 대신하여 탈막 공정에서 조사되는 레이저 빔의 적어도 일부를 흡수하는 역할을 할 수 있다. 제1층(51)에서 흡수된 레이저 빔의 에너지는 제2층(52)을 통과하여 제1베이스층(101)에 전달될 수 있다. 즉, 제1베이스층(101)은 레이저 빔의 에너지를 제1층(51)을 통하여 간접적으로 흡수하고, 그 에너지에 의해 제2층(52)의 상면으로부터 탈막될 수 있다.
일 실시예로, 제1층(51)의 흡광도는 패널 기판(100)의 흡광도보다 높을 수 있다. 구체적으로, 제1층(51)의 흡광도는 제2층(52)과 접촉하고 있는 제1베이스층(101)의 흡광도보다 높을 수 있다. 이러한 제1층(51)은 비정질 실리콘과 같은 흡광도가 높은 물질을 포함할 수 있다.
한편, 패널 기판(100)의 하면, 즉, 제1베이스층(101)의 하면과 제2층(52)의 상면이 지나치게 강하게 결합되어 있는 경우, 제1베이스층(101)이 제2층(52)으로부터 원활하게 탈막되지 못할 수 있다. 이를 방지하기 위하여 본 발명의 실시예들에 의하면, 제1층(51)과 패널 기판(100) 사이에 제2층(52)이 배치됨으로써 사전 설정된 범위를 만족하는 결합력으로 제1층(51)과 패널 기판(100)을 결합시킬 수 있다. 제2층(52)은 제1층(51)과 패널 기판(100)이 적절한 수준의 결합력으로 결합되어 있다가 패널 기판(100)의 손상없이 분리되도록 하는 역할을 할 수 있다. 예컨대, 제2층(52)은 5gf/inch 내지 10gf/inch범위의 완화된 점착력으로 제1층(51)과 패널 기판(100)을 결합시킬 수 있다.
일 실시예로, 제2층(52)과 패널 기판(100) 간의 결합력은 제1층(51)과 패널 기판(100) 간의 결합력보다 작을 수 있다. 구체적으로, 제2층(52)과 패널 기판(100)의 제1베이스층(101) 간의 결합력은 제1층(51)과 패널 기판(100)의 제1베이스층(101) 간의 결합력보다 작을 수 있다. 이를 위해 제2층(52)의 유전율은 제1층(51)의 유전율보다 작을 수 있다. 즉, 유전율이 상대적으로 작은 제2층(52)이 패널 기판(100)과 접촉함에 따라, 유전율이 상대적으로 큰 제1층(51)이 패널 기판(100)과 접촉하는 경우보다, 제1층(51)과 패널 기판(100)이 지나치게 강하게 결합되는 것을 방지할 수 있다. 이러한 제2층(52)은 실리콘옥사이드와 같이 유전율이 낮은 물질을 포함할 수 있다.
도 10을 참조하면, 커팅 공정은 제1베이스층(101)의 하면과 제2층(52)의 상면이 탈막된 패널 기판(100)의 가장자리를 커팅하는 단계이다. 패널 기판(100)의 가장자리를 커팅함으로써, 패널 기판(100)은 분리영역과 잔류영역을 가질 수 있다. 여기서 '분리영역'은 이후 이격공정에서 캐리어 기판(20)으로부터 분리되는 영역을 의미하고, '잔류영역'은 이후 이격공정에서 캐리어 기판(20)으로부터 이격되지 않고 잔류하는 영역을 의미할 수 있다. 즉, 커팅 공정을 통해 캐리어 기판(20)으로부터 분리시키고자 하는 디스플레이 패널(10)을 정의할 수 있다. 한편, 이와 같은 커팅 공정이 전술한 탈막 공정 이전에 수행되는 것도 가능하다. 즉, 도 9에 도시된 탈막 공정과 도 10에 도시된 커팅 공정을 수행하는 순서에는 제한이 없다.
커팅 공정의 커팅 라인과 중첩하는 영역에서 캐리어 기판(20) 상에 위치하는 구성 요소들은 제거될 수 있다. 예컨대, 도 10에 도시된 바와 같이, 커팅 라인과 중첩하는 영역에서는 패널 기판(100), 제2층(52) 및 제1층(51)이 제거되고 캐리어 기판(20)만 유지된다. 커팅 라인은 패널 기판(100) 가장자리를 따라서 패널 기판(100) 내측 영역을 둘러쌀 수 있다. 커팅 라인 내측 영역에는 상술한 표시층(DISL)이 위치할 수 있다. 즉, 커팅 라인의 내측 영역의 평면 상 면적은 표시층(DISL)의 평면 상 면적보다 넓고, 디스플레이 패널(10)의 평면 상 면적보다 좁을 수 있다.
이러한 커팅 공정에는 커팅 대상에 직접 접촉한 상태에서 커팅하는 커팅휠 커팅 유닛 또는 레이저 빔을 조사하여 비접촉 상태에서 커팅하는 레이저 커팅 유닛 등이 적용될 수 있으나 이에 제한되는 것은 아니다. 여기서 레이저 커팅 유닛은 커팅 대상의 커팅 라인을 따라 레이저를 집속시켜서 펄스 형태로 물질에 충격을 가하여 커팅하는 커팅 유닛이다. 이때, 적용되는 레이저는 CO2 레이저, YAG 레이저, 나노초(nano second) 레이저, 펨토초(femto second) 레이저, 베셀 빔(Bessel beam) 또는 가우시안 빔(Gaussian beam) 등이 적용될 수 있으나 상술한 예시로 제한되지 않는다.
도 11을 참조하면, 이격 공정은 캐리어 기판(20)을 패널 기판(100)에서 멀어지도록 이격시키는 단계이다. 커팅 공정에서의 커팅 라인 내측 영역에 위치하는 디스플레이 패널(10)을 캐리어 기판(20)으로부터 분리시킨다. 일 실시예로, 디스플레이 패널(10) 및/또는 캐리어 기판(20)을 흡착 유닛을 통해 흡착하고, 디스플레이 패널(10) 및/또는 캐리어 기판(20)을 서로 멀어지는 방향으로 이동시킬 수 있다. 다만, 이격 공정이 상술한 방법으로 제한되는 것은 아니다.
도 11에 도시된 바와 같이, 이격 공정에서는 디스플레이 패널(10)의 패널 기판(100)의 하면과 제2층(52)의 상면이 분리된다. 따라서, 패널 기판(100)의 하면과 제2층(52)의 상면이 탈막된 영역에서는 제1층(51) 및 제2층(52)은 캐리어 기판(20) 상에 여전히 잔류하고, 디스플레이 패널(10)만이 캐리어 기판(20)으로부터 분리될 수 있다. 따라서, 최종적으로 캐리어 기판(20)으로부터 분리된 디스플레이 패널(10)에는 제1층(51) 및 제2층(52)이 존재하지 않게 된다. 이와 같이 패널 기판(100)이 갖는 다층 구조 사이에 추가층(50)의 역할을 하는 층을 별도로 구비하지 않더라도, 제조 과정에서만 존재하는 추가층(50)을 활용하여 디스플레이 패널(10)을 제조할 수 있게 되어, 디스플레이 패널(10)의 투광도를 향상시키고 두께를 감소시킬 수 있다.
도 12는 본 발명의 일 실시예에 따른 디스플레이 장치가 구비하는 디스플레이 패널의 일부를 개략적으로 도시하는 평면도이고, 도 13은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
지금까지는 제2표시영역(DA2) 내의 제2부화소(Pa)에 전기적으로 연결되는 제2화소회로(PCa)가 제2표시영역(DA2) 내에 위치하는 경우에 대해 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 즉, 도 12에 도시된 것과 같이, 제2표시영역(DA2) 내에 위치하는 제2부화소(Pa)에 전기적으로 연결되는 제2화소회로(PCa)는 비표시영역(NDA) 상에 위치할 수도 있다. 제2화소회로(PCa)는 제2반도체층과 제2게이트전극을 포함하는 제2박막트랜지스터(TFTa)를 가질 수 있다.
이 경우에도 제1표시영역(DA1)에는 복수개의 제1부화소(Pm)들이 배치된다. 그리고 제1부화소(Pm)를 구동하는 제1화소회로(PCm)는 제1표시영역(DA1)에 배치되며, 제1화소회로(PCm)는 제1부화소(Pm)와 중첩되어 배치될 수 있다. 그리고 제2표시영역(DA2)의 복수개의 제2부화소(Pa)들을 구동하는 제2화소회로(PCa)는 제2표시영역(DA2)과 인접한 비표시영역(NDA)에 배치될 수 있다. 구체적으로, 제1표시영역(DA1)에서 패널 기판(100) 상부에는 제1화소전극(221m)들과 전기적으로 연결되며 제1반도체층과 제1게이트전극을 포함하는 제1박막트랜지스터(TFTm)들이 위치하고, 비표시영역(NDA)에서 패널 기판(100) 상부에는 제2반도체층과 제2게이트전극을 포함하는 제2박막트랜지스터(TFTa)들이 위치할 수 있다. 또한, 제2박막트랜지스터(TFTa)들을 제2화소전극(221a)들과 전기적으로 연결하는 연결배선(TWL)들이 구비될 수 있다.
도 12에서와 같이 제2표시영역(DA2)이 표시영역(DA)의 (+y방향) 상측에 배치되는 경우, 제2화소회로(PCa)는 상측 비표시영역(NDA)에 배치될 수 있다. 제2화소회로(PCa)와 제2부화소(Pa)를 구현하는 표시소자는 일 방향(예, y방향)으로 연장되는 연결배선(TWL)에 의해 연결될 수 있다. 도 12에서는 제2화소회로(PCa)가 제1표시영역(DA1)의 상측에 위치한 것을 도시하나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 제2화소회로(PCa)는 제1표시영역(DA1)의 (-x방향의) 좌측이나 (+x방향의) 우측에 위치할 수도 있는 등, 다양한 변형이 가능하다.
이와 같이 제2표시영역(DA2) 내에 위치하는 제2부화소(Pa)에 전기적으로 연결되는 제2화소회로(PCa)는 비표시영역(NDA) 상에 위치하는 경우, 제2화소전극(221a)은 연결배선(TWL)을 통해 비표시영역(NDA) 상에 위치하는 제2화소회로(PCa)에 연결될 수 있다.
일 실시예로, 도 13에 도시된 바와 같이, 연결배선(TWL)은 제2화소회로(PCa)의 소스전극(S1)과 동일한 물질을 포함하고, 동일한 층구조를 가질 수 있다. 즉, 연결배선(TWL)은 비표시영역(NDA) 상에 위치하는 소스전극(S1)이 비표시영역(NDA)으로부터 제2표시영역(DA2)으로 연장되어 형성될 수 있다. 연결배선(TWL)은 상술한 예시로 한정되지 않고, 복수개의 연결배선들로 구성될 수 있다. 이때, 복수개의 연결배선들이 서로 다른 층에 배치되는 경우 콘택홀을 통해서 연결될 수 있다. 또한, 연결배선(TWL)은 제2화소전극(221a)과 상이한 물질을 포함하고 상이한 층구조를 가질 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
1: 디스플레이 장치
2: 레이저 유닛
10: 디스플레이 패널
20: 캐리어 기판
30: 디스플레이 회로 보드
40: 컴포넌트
50: 추가층
51: 제1층
52: 제2층
100: 패널 기판
101: 제1베이스층
102: 제1배리어층
103: 제2베이스층
104: 제2배리어층
111: 버퍼층
112: 게이트절연층
113: 제1층간절연층
115: 제2층간절연층
117: 제1평탄화층
118: 제2평탄화층
119: 화소정의막
221m: 제1화소전극
221a: 제2화소전극
222mb: 제1발광층
222ab: 제2발광층
222a: 제1기능층
222c: 제2기능층
223m: 제1대향전극
223a: 제2대향전극
300: 봉지층

Claims (20)

  1. 캐리어 기판의 상면 상에 하면이 상기 캐리어 기판을 향하도록 제1층과 제2층을 순차적으로 형성하는 단계;
    상기 제2층의 상면 상에 하면이 상기 제2층을 향하도록 제1베이스층을 갖는 패널 기판을 형성하는 단계;
    상기 패널 기판 상부에 표시층을 형성하는 단계; 및
    상기 패널 기판을 상기 제2층으로부터 분리시키는 단계;
    를 포함하는, 디스플레이 패널 제조방법.
  2. 제1항에 있어서,
    상기 분리시키는 단계는,
    상기 제1베이스층의 하면과 상기 제2층의 상면을 탈막시키는 단계를 포함하는, 디스플레이 패널 제조방법.
  3. 제2항에 있어서,
    상기 탈막시키는 단계는,
    상기 캐리어 기판의 하면에 레이저 빔을 조사하는 단계를 포함하는, 디스플레이 패널 제조방법.
  4. 제3항에 있어서,
    상기 레이저 빔을 조사하는 단계는,
    상기 제1층에서 상기 레이저 빔의 적어도 일부가 흡수되고, 흡수된 상기 레이저 빔의 에너지가 상기 제1베이스층에 전달되는 단계를 포함하는, 디스플레이 패널 제조방법.
  5. 제3항에 있어서,
    상기 제1층의 흡광도는 상기 제1베이스층의 흡광도보다 높은, 디스플레이 패널 제조방법.
  6. 제5항에 있어서,
    상기 제1층은 비정질 실리콘을 포함하는, 디스플레이 패널 제조방법.
  7. 제5항에 있어서,
    상기 제1베이스층은 투명한 폴리이미드 수지를 포함하는, 디스플레이 패널 제조방법.
  8. 제3항에 있어서,
    상기 레이저 빔은 고체 레이저(solid-state laser) 빔인, 디스플레이 패널 제조방법.
  9. 제2항에 있어서,
    상기 제2층과 상기 제1베이스층 간의 결합력은 상기 제1층과 상기 제1베이스층 간의 결합력보다 작은, 디스플레이 패널 제조방법.
  10. 제9항에 있어서,
    상기 제2층의 유전율은 상기 제1층의 유전율보다 작은, 디스플레이 패널 제조방법.
  11. 제10항에 있어서,
    상기 제2층은 실리콘옥사이드를 포함하는, 디스플레이 패널 제조방법.
  12. 제2항에 있어서,
    상기 분리시키는 단계는,
    상기 제1베이스층의 하면과 상기 제2층의 상면이 탈막된 상기 패널 기판의 가장자리를 커팅하는 단계; 및
    상기 캐리어 기판을 상기 패널 기판에서 멀어지도록 이격시키는 단계;
    를 더 포함하는, 디스플레이 패널 제조방법.
  13. 제1항에 있어서,
    상기 제1층과 제2층을 순차적으로 형성하는 단계는,
    상기 제1층과 상기 제2층을 화학적 기상증착방법(CVD, Chemical Vapor Deposition)으로 동일한 챔버 내에서 형성하는 단계인, 디스플레이 패널 제조방법.
  14. 제13항에 있어서,
    상기 제1층의 면적은 상기 제2층의 면적과 동일한, 디스플레이 패널 제조방법.
  15. 제14항에 있어서,
    상기 제1베이스층은 상기 제2층을 덮고, 상기 제1베이스층의 면적은 상기 제2층의 면적보다 넓은, 디스플레이 패널 제조방법.
  16. 제1항에 있어서,
    상기 패널 기판은,
    제1표시영역, 투과영역들을 포함하는 제2표시영역 및 비표시영역을 갖고,
    상기 표시층은,
    상기 제1표시영역에서 상기 패널 기판 상부에 배치된 제1화소전극; 및
    상기 제2표시영역에서 상기 패널 기판 상부에 배치된 제2화소전극;
    을 구비하는, 디스플레이 패널 제조방법.
  17. 제16항에 있어서,
    상기 표시층은 적어도 하나의 절연층을 더 구비하고,
    상기 적어도 하나의 절연층은 상기 투과영역들에 대응하는 개구를 갖는, 디스플레이 패널 제조방법.
  18. 제16항에 있어서,
    상기 표시층은,
    상기 제1표시영역에서 상기 패널 기판 상부에 위치하고, 상기 제1화소전극과 전기적으로 연결되며, 제1반도체층과 제1게이트전극을 포함하는, 제1박막트랜지스터; 및
    상기 제2표시영역에서 상기 패널 기판 상부에 위치하고, 상기 제2화소전극과 전기적으로 연결되며, 제2반도체층과 제2게이트전극을 포함하는, 제2박막트랜지스터;
    를 더 구비하는, 디스플레이 패널 제조방법.
  19. 제16항에 있어서,
    상기 표시층은,
    상기 제1표시영역에서 상기 패널 기판 상부에 위치하고, 상기 제1화소전극과 전기적으로 연결되며, 제1반도체층과 제1게이트전극을 포함하는, 제1박막트랜지스터;
    상기 비표시영역에서 상기 패널 기판 상부에 위치하고, 제2반도체층과 제2게이트전극을 포함하는, 제2박막트랜지스터; 및
    상기 제2박막트랜지스터를 상기 제2화소전극과 전기적으로 연결하는 연결배선;
    을 더 구비하는, 디스플레이 패널 제조방법.
  20. 제1항 내지 제19항 중 어느 한 항의 방법으로 제조된 디스플레이 패널.
KR1020200156920A 2020-11-20 2020-11-20 디스플레이 패널 및 그 제조방법 KR20220070134A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200156920A KR20220070134A (ko) 2020-11-20 2020-11-20 디스플레이 패널 및 그 제조방법
US17/239,666 US11889741B2 (en) 2020-11-20 2021-04-25 Display panel and method of manufacturing the same
CN202111313098.2A CN114520254A (zh) 2020-11-20 2021-11-08 显示面板及该显示面板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200156920A KR20220070134A (ko) 2020-11-20 2020-11-20 디스플레이 패널 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20220070134A true KR20220070134A (ko) 2022-05-30

Family

ID=81594278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200156920A KR20220070134A (ko) 2020-11-20 2020-11-20 디스플레이 패널 및 그 제조방법

Country Status (3)

Country Link
US (1) US11889741B2 (ko)
KR (1) KR20220070134A (ko)
CN (1) CN114520254A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024060867A (ja) * 2022-10-20 2024-05-07 Ｊｓｗアクティナシステム株式会社 レーザ照射システム、レーザ照射方法、及び有機ｅｌディスプレイの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101147988B1 (ko) 2010-07-13 2012-05-24 포항공과대학교 산학협력단 물리적 박리 방법을 이용한 플렉서블 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 기판
KR102009727B1 (ko) * 2012-11-26 2019-10-22 삼성디스플레이 주식회사 표시 장치, 표시 장치의 제조 방법 및 표시 장치를 제조하기 위한 캐리어 기판
KR102068093B1 (ko) 2013-11-04 2020-01-20 엘지디스플레이 주식회사 플렉서블 표시장치 제조 방법
KR102141229B1 (ko) 2013-12-31 2020-08-04 엘지디스플레이 주식회사 플렉서블 디스플레이의 제조방법
CN106449711B (zh) 2016-10-24 2019-10-18 武汉华星光电技术有限公司 柔性amoled显示器的制作方法
JP2019117291A (ja) 2017-12-27 2019-07-18 株式会社ジャパンディスプレイ 表示装置及びその製造方法

Also Published As

Publication number Publication date
US20220165996A1 (en) 2022-05-26
US11889741B2 (en) 2024-01-30
CN114520254A (zh) 2022-05-20

Similar Documents

Publication Publication Date Title
KR102441558B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
US11239290B2 (en) Display apparatus
US11957028B2 (en) Display panel and a display apparatus with conductive layer between TFT and substrate
US11462605B2 (en) Display apparatus
CN112447815A (zh) 显示设备
CN113257868A (zh) 显示装置和电子设备
US20240032326A1 (en) Display apparatus and method of manufacturing the same
KR20220063793A (ko) 표시패널 및 이를 구비하는 표시장치
KR20220070134A (ko) 디스플레이 패널 및 그 제조방법
KR20210102559A (ko) 표시 장치 및 그 제조 방법
KR20220145987A (ko) 디스플레이 장치
CN114914274A (zh) 显示面板和包括该显示面板的显示装置
KR20220120804A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220026002A (ko) 표시 패널 및 이를 구비하는 표시 장치
US11616117B2 (en) Display apparatus
US20230165100A1 (en) Display apparatus
US20220285463A1 (en) Display apparatus
US20220109039A1 (en) Display apparatus
CN220915670U (zh) 显示面板
EP4311393A1 (en) Display device
US20220140014A1 (en) Display device and electronic apparatus
US20230371307A1 (en) Display panel and display apparatus including the same
KR20240035675A (ko) 표시 장치 및 그 제조 방법
KR20240013010A (ko) 디스플레이 장치
KR20240023344A (ko) 표시 장치 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination