CN114914274A - 显示面板和包括该显示面板的显示装置 - Google Patents

显示面板和包括该显示面板的显示装置 Download PDF

Info

Publication number
CN114914274A
CN114914274A CN202111439643.2A CN202111439643A CN114914274A CN 114914274 A CN114914274 A CN 114914274A CN 202111439643 A CN202111439643 A CN 202111439643A CN 114914274 A CN114914274 A CN 114914274A
Authority
CN
China
Prior art keywords
region
insulating layer
layer
connection wiring
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111439643.2A
Other languages
English (en)
Inventor
李旺宇
金成虎
成硕济
安珍星
禹珉宇
李知嬗
赵允锺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114914274A publication Critical patent/CN114914274A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/85Arrangements for extracting light from the devices
    • H10K50/858Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/128Active-matrix OLED [AMOLED] displays comprising two independent displays, e.g. for emitting information from two major sides of the display
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65OLEDs integrated with inorganic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示面板和包括该显示面板的显示装置,所述显示面板包括:基底,包括第一区域、第二区域和第三区域;多个第一显示元件,在第一区域中;多个第二显示元件,在第二区域中;多个第一像素电路,在第一区域中并且分别连接到多个第一显示元件;多个第二像素电路,在第三区域中并且分别连接到多个第二显示元件;第一有机绝缘层,覆盖多个第一像素电路和多个第二像素电路;以及多条连接布线,将多个第二像素电路分别连接到多个第二显示元件,其中,多条连接布线包括第一连接布线和第二连接布线,第一连接布线设置在第一有机绝缘层上,并且第二连接布线设置在第一有机绝缘层下面。

Description

显示面板和包括该显示面板的显示装置
本申请以于2021年2月9日在韩国知识产权局提交的第10-2021-0018533号韩国专利申请为基础并且要求该韩国专利申请的优先权,该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
一个或更多个实施例涉及一种显示面板和包括该显示面板的显示装置,并且更具体地,涉及一种具有延伸为使得即使在其中布置有作为电子元件的组件的区域中也显示图像的显示区域的显示面板和包括该显示面板的显示装置。
背景技术
最近,显示装置的使用已经多样化。此外,随着显示装置已经变得更薄和更轻,它们的使用范围已经逐渐扩大。
由于显示装置被不同地使用,因此在设计显示装置时可以存在各种方法,并且已经添加了与显示装置组合或相关的各种功能。
发明内容
一个或更多个实施例包括显示面板和包含显示面板的显示装置,所述显示面板具有延伸为使得即使在其中布置有作为电子元件的组件的区域中也显示图像的显示区域。然而,这样的技术问题是示例,并且公开不限于此。
另外的方面将部分地在以下的描述中阐述,并且部分地将通过描述而明显,或者可以通过公开的所呈现的实施例的实践而获知。
根据一个或更多个实施例,显示面板包括:基底,包括第一区域、第二区域和第三区域;多个第一显示元件,布置在第一区域中;多个第二显示元件,布置在第二区域中;多个第一像素电路,布置在第一区域中并且分别连接到多个第一显示元件;多个第二像素电路,布置在第三区域中并且分别连接到多个第二显示元件;第一有机绝缘层,覆盖多个第一像素电路和多个第二像素电路;以及多条连接布线,将多个第二像素电路分别连接到多个第二显示元件,其中,多条连接布线包括第一连接布线和第二连接布线,第一连接布线设置在第一有机绝缘层上,并且第二连接布线设置在第一有机绝缘层下面。
显示面板还可以包括布置在第一区域中并且布置在基底与多个第一像素电路之间的底部导电层,其中,第二连接布线可以与底部导电层布置在同一层上。
多个第一像素电路中的每个可以包括第一薄膜晶体管和第二薄膜晶体管,第一薄膜晶体管包括包含硅半导体的第一半导体层,并且第二薄膜晶体管包括包含氧化物半导体的第二半导体层,并且第二连接布线可以与第二半导体层布置在同一层上。
显示面板还可以包括布置在第二连接布线的边缘上的连接垫,其中,连接垫的厚度可以大于第二连接布线的厚度。
显示面板还可以包括布置在第一有机绝缘层上的第二有机绝缘层,其中,多个第一显示元件和多个第二显示元件可以布置在第二有机绝缘层上,并且第一连接布线可以布置在第一有机绝缘层与第二有机绝缘层之间。
多个第一显示元件中的每个可以包括布置在第一有机绝缘层上的像素电极,并且第一连接布线可以与像素电极布置在同一层上并且可以覆盖像素电极的边缘。
显示面板还可以包括围绕像素电极的边缘的至少一部分的覆层,其中,覆层可以以环形形状设置。
显示面板还可以包括布置在基底与第一有机绝缘层之间的无机绝缘层,其中,无机绝缘层可以包括对应于第二区域设置的凹槽。
显示面板还可以包括多个第三显示元件和分别连接到多个第三显示元件的多个第三像素电路,多个第三像素电路布置在第三区域中,其中,在第三区域中,多个第三像素电路可以与多个第二像素电路交替地布置。
第一连接布线可以与多个第三像素电路的至少一部分叠置,并且第二连接布线可以布置在多个第二像素电路与多个第三像素电路之间的分离部中。
根据一个或更多个实施例,显示面板包括:基底,包括第一区域、第二区域和第三区域;多个第一显示元件,布置在第一区域中;多个第二显示元件,布置在第二区域中;多个第一像素电路,布置在第一区域中并且分别连接到多个第一显示元件;多个第二像素电路,布置在第三区域中并且分别连接到多个第二显示元件;多条连接布线,将多个第二像素电路分别连接到多个第二显示元件;以及连接垫,布置在多条连接布线的边缘上,其中,多个第一像素电路中的每个可以包括第一薄膜晶体管和第二薄膜晶体管,第一薄膜晶体管包括包含硅半导体的第一半导体层,并且第二薄膜晶体管包括包含氧化物半导体的第二半导体层,并且多条连接布线中的至少一条可以与第二半导体层布置在同一层上。
连接垫可以包括与第二半导体层的材料相同的材料。
连接垫的厚度可以大于每条连接布线的厚度。
显示面板还可以包括:第一有机绝缘层,覆盖多个第一像素电路和多个第二像素电路;以及无机绝缘层,布置在基底与第一有机绝缘层之间,其中,无机绝缘层可以包括对应于第二区域设置的凹槽。
根据一个或更多个实施例,显示装置包括:显示面板,包括第一区域、第二区域和第三区域、布置在第一区域中的多个第一显示元件和布置在第二区域中的多个第二显示元件;以及组件,布置在显示面板下方以对应于第二区域,其中,显示面板还包括:基底;多个第一像素电路,在基底上布置在第一区域中并且分别连接到多个第一显示元件;多个第二像素电路,布置在第三区域中并且分别连接到多个第二显示元件;第一有机绝缘层,覆盖多个第一像素电路和多个第二像素电路;以及多条连接布线,将多个第二像素电路分别连接到多个第二显示元件,其中,多条连接布线包括第一连接布线和第二连接布线,第一连接布线设置在第一有机绝缘层上,并且第二连接布线设置在第一有机绝缘层下面。
显示装置还可以包括布置在第一区域中并且布置在基底与多个第一像素电路之间的底部导电层,其中,第二连接布线可以与底部导电层布置在同一层上。
多个第一显示元件中的每个可以包括布置在第一有机绝缘层上的像素电极,并且第一连接布线可以与像素电极布置在同一层上并且可以覆盖像素电极的边缘。
多个第一像素电路中的每个可以包括第一薄膜晶体管和第二薄膜晶体管,第一薄膜晶体管包括包含硅半导体的第一半导体层,并且第二薄膜晶体管包括包含氧化物半导体的第二半导体层,并且第二连接布线可以与第二半导体层布置在同一层上。
显示装置还可以包括布置在基底与第一有机绝缘层之间的无机绝缘层,其中,无机绝缘层可以包括对应于第二区域的凹槽。
组件可以包括拍摄元件。
附图说明
通过以下结合附图的描述,公开的某些实施例的上面和其它方面、特征和优点将更加明显,在附图中:
图1是根据实施例的显示装置的透视图;
图2是根据实施例的显示装置的一部分的剖视图;
图3是根据实施例的可以包括在图1的显示装置中的显示面板的平面图;
图4是根据实施例的可以包括在图1的显示装置中的显示面板的平面图;
图5是图4的显示面板的剖视图;
图6是根据实施例的显示面板的一部分的剖视图;
图7是根据实施例的显示面板的一部分的剖视图;
图8是根据实施例的显示面板的一部分的剖视图;
图9是根据实施例的显示面板的一部分的剖视图;
图10是根据实施例的显示面板的一部分的剖视图;
图11是根据实施例的显示面板的一部分的剖视图;
图12是根据实施例的显示面板的一部分的剖视图;
图13是根据实施例的显示面板的一部分的剖视图;
图14是根据实施例的显示面板的一部分的剖视图;
图15是根据实施例的显示面板的一部分的平面布局图;并且
图16、图17、图18、图19、图20和图21是根据实施例的沿着图15的线I-I'截取的显示面板的剖视图。
具体实施方式
现在将详细参照实施例,实施例的示例在附图中被示出,在附图中,同样的附图标记始终指同样的元件。在这方面,本实施例可以具有不同的形式,并且不应该被解释为限于在此阐述的描述。因此,下面仅通过参照附图来描述实施例,以解释本描述的方面。如在此所使用的,术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。在整个公开中,表述“a、b和c中的至少一个(种/者)”表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c的全部或它们的变型。
由于本公开允许各种改变和许多实施例,因此将在附图中示出并在书面描述中描述某些实施例。将参照下面参照附图详细描述的实施例来阐明公开的效果和特征以及用于实现它们的方法。然而,公开不限于以下实施例,并且可以以各种形式体现。
在下文中,将参照附图描述实施例,在附图中,同样的附图标记始终指同样的元件,并且省略了其重复描述。
还将理解的是,当层、区域或组件被称为“在”另一层、区域或组件“上”时,该层、区域或组件可以直接地或间接地在所述另一层、区域或组件上。也就是说,例如,可以存在居间层、区域或组件。
在以下示例中,x轴、y轴和z轴不限于直角坐标系的三个轴,并且可以在更广泛的含义上进行解释。例如,x轴、y轴和z轴可以彼此垂直,或者可以表示彼此不垂直的不同的方向。
图1是根据实施例的显示装置1的透视图。
参照图1,显示装置1包括显示区域DA和显示区域DA外部的外围区域DPA。显示区域DA可以包括第一区域DA1和第二区域DA2。第一区域DA1可以围绕第二区域DA2的至少一部分。第一区域DA1可以是主显示区域,第二区域DA2可以是辅助显示区域或其中布置有组件的组件区域。也就是说,第一区域DA1和第二区域DA2可以单独地或彼此协作地显示图像。外围区域DPA可以是其中未布置显示元件的一种非显示区域。显示区域DA可以被外围区域DPA完全围绕。
在图1中示出了其中布置有组件的一个第二区域DA2布置在第一区域DA1内部。在另一实施例中,显示装置1可以包括两个或更多个第二区域DA2。多个第二区域DA2的形状和尺寸可以彼此不同。第二区域DA2可以在平面图中具有诸如圆形形状、包括四边形的多边形形状、星形形状或菱形形状的各种形状。此外,尽管在图1中示出了第二区域DA2布置在具有近似四边形形状的第一区域DA1的上中心(+y方向)上,但是第二区域DA2可以布置在第一区域DA1的一侧上,例如,在平面图中布置在第一区域DA1的右上侧或左上侧上。
显示装置1可以通过多个第一像素Pm和多个第二像素Pa显示图像,多个第一像素Pm布置在第一区域DA1中,并且多个第二像素Pa布置在第二区域DA2中。
多个第二像素Pa可以布置在第二区域DA2中。多个第二像素Pa可以通过发射光来显示预设图像。在第二区域DA2中显示的图像是辅助图像,并且可以具有比在第一区域DA1中显示的图像的分辨率低的分辨率。
作为电子元件的组件40(见图2)可以在显示面板10(见图2)下方布置在第二区域DA2中。组件40是使用红外线或可见光的相机,并且可以包括拍摄元件。可选择地,组件40可以包括太阳能电池、闪光灯、照度传感器、接近传感器和/或虹膜传感器。可选择地,组件40可以具有接收声音的功能。为了防止组件40的功能受到限制,驱动布置在第二区域DA2中的第二像素Pa的第二像素电路可以不布置在第二区域DA2中,而是可以布置在第三区域AR3(见图2)中。在实施例中,第三区域AR3可以是外围区域DPA。在另一实施例中,第三区域AR3可以是布置在第一区域DA1与第二区域DA2之间并且被构造为显示图像的显示区域。
在根据实施例的显示面板和包括该显示面板的显示装置中,当光穿过第二区域DA2时,其透光率可以为10%或更大,更优选为40%或更大、25%或更大、50%或更大、85%或更大或者90%或更大。
图2是根据实施例的显示装置1的一部分的剖视图。
参照图2,显示装置1可以包括显示面板10和与显示面板10叠置的组件40。可以在显示面板10上进一步布置覆盖窗(未示出)以保护显示面板10。
显示面板10包括第二区域DA2和第一区域DA1,第二区域DA2与组件40叠置,并且主图像显示在第一区域DA1中。显示面板10可以包括基底100、基底100之上的显示层DISL、触摸屏层TSL、光学功能层OFL和面板保护层PB,面板保护层PB设置在基底100下面。
显示层DISL可以包括电路层PCL、显示元件层和封装层ENCM,电路层PCL包括薄膜晶体管TFTm和TFTa,显示元件层包括发光元件(即,作为显示元件的第一发光元件(或第一显示元件)EDm和第二发光元件(或第二显示元件)EDa),封装层ENCM包括薄膜封装层TFEL或封装基底(未示出)。绝缘层IL'可以布置在基底100与显示层DISL之间,并且显示层DISL可以包括无机绝缘层IL。
基底100可以包括绝缘材料,诸如玻璃、石英和聚合物树脂。基底100可以是刚性基底或可弯曲、可折叠或可卷曲的柔性基底。
第一像素电路PCm和连接到其的第一显示元件EDm可以布置在显示面板10的第一区域DA1中。第一像素电路PCm可以包括至少一个薄膜晶体管TFTm并控制第一显示元件EDm的光发射。第一像素Pm可以通过第一显示元件EDm的光发射来发射光。
第二显示元件EDa可以布置在显示面板10的第二区域DA2中以实现第二像素Pa。第二区域DA2是辅助显示区域,并且可以具有比第一区域DA1的分辨率小的分辨率。也就是说,第二区域DA2中每单位面积的第二显示元件EDa的数量可以小于第一区域DA1中每单位面积的第一显示元件EDm的数量。
在实施例中,驱动第二显示元件EDa的第二像素电路PCa可以不布置在第二区域DA2中,而可以布置在第三区域AR3中。在实施例中,第三区域AR3可以是作为非显示区域的外围区域DPA。在另一实施例中,第三区域AR3可以布置在第一区域DA1与第二区域DA2之间。然而,可以进行各种修改。也就是说,第二像素电路PCa可以不布置为与第二显示元件EDa叠置。
第二像素电路PCa可以包括至少一个薄膜晶体管TFTa,并通过连接布线TWL电连接到第二显示元件EDa。连接布线TWL可以包括透明导电材料。第二像素电路PCa可以被构造为控制第二显示元件EDa的光发射。第二像素Pa可以通过第二显示元件EDa的光发射而发射光。
此外,第二区域DA2可以是从组件40发射的光/信号或入射到组件40的光/信号可以穿过其的区域。因为仅第二显示元件EDa和包括透明导电材料的连接布线TWL布置在第二区域DA2中,并且第二区域DA2中每单位面积的第二显示元件EDa的数量小于第一区域DA1中每单位面积的第一显示元件EDm的数量,所以可以增加第二区域DA2的透光率。
作为显示元件的第一显示元件EDm和第二显示元件EDa可以被薄膜封装层TFEL或封装基底覆盖。在实施例中,如图2中所示,薄膜封装层TFEL可以包括至少一个无机封装层和至少一个有机封装层。在实施例中,薄膜封装层TFEL可以包括第一无机封装层131和第二无机封装层133以及设置在第一无机封装层131与第二无机封装层133之间的有机封装层132。
第一无机封装层131和第二无机封装层133可以包括一种或更多种无机绝缘材料,诸如氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx),氧化锌(ZnOx)可以是ZnO和/或ZnO2,并且可以通过化学气相沉积(CVD)等形成。有机封装层132可以包括聚合物类材料。聚合物类材料可以包括硅类树脂、丙烯酰类树脂、环氧类树脂、聚酰亚胺和聚乙烯。
第一无机封装层131、有机封装层132和第二无机封装层133可以形成为一体以覆盖第一区域DA1和第二区域DA2。
在第一显示元件EDm和第二显示元件EDa被封装基底(未示出)封装的情况下,封装基底可以面对基底100且显示元件设置在它们之间。封装基底与显示元件之间可以存在间隙。封装基底可以包括玻璃。包括玻璃料的密封剂可以布置在基底100与封装基底之间。密封剂可以布置在外围区域DPA中。布置在外围区域DPA中的密封剂围绕显示区域DA并且防止湿气通过显示区域DA的侧表面渗透到显示区域DA。
触摸屏层TSL可以获得与外部输入(例如,触摸事件)对应的坐标信息。触摸屏层TSL可以包括触摸电极和连接到触摸电极的触摸布线。触摸屏层TSL可以通过自电容方法或互电容方法感测外部输入。
触摸屏层TSL可以形成在薄膜封装层TFEL上。可选择地,触摸屏层TSL可以单独形成在触摸基底上,然后通过诸如光学透明粘合剂(OCA)的粘合层结合到薄膜封装层TFEL。在实施例中,触摸屏层TSL可以直接形成在薄膜封装层TFEL上。在这种情况下,粘合层可以不布置在触摸屏层TSL与薄膜封装层TFEL之间。
光学功能层OFL可以包括抗反射层。抗反射层可以降低从外部朝向显示装置1入射的光(外部光)的反射率。在实施例中,光学功能层OFL可以是偏振膜。在实施例中,光学功能层OFL可以包括包含黑矩阵和滤色器的滤光器板。
面板保护层PB可以附着在基底100下面以支撑和保护基底100。面板保护层PB可以包括对应于第二区域DA2的开口PB_OP。因为开口PB_OP设置在面板保护层PB中,所以可以提高第二区域DA2的透光率。面板保护层PB可以包括聚对苯二甲酸乙二醇酯(PET)或聚酰亚胺(PI)。
第二区域DA2的面积可以大于其中布置有组件40的区域的面积。因此,面板保护层PB的开口PB_OP的面积可以不与第二区域DA2的面积一致。
此外,多个组件40可以布置在第二区域DA2中。多个组件40可以具有不同的功能。作为示例,多个组件40可以包括相机(拍摄元件)、太阳能电池、闪光灯、接近传感器、照度传感器和虹膜传感器中的至少两个。
图3是根据实施例的可以包括在图1的显示装置1中的显示面板10的平面图。
参照图3,构成显示面板10的各种类型的元件布置在基底100上。基底100包括显示区域DA和围绕显示区域DA的外围区域DPA。显示区域DA包括第一区域DA1和第二区域DA2。主图像显示在第一区域DA1中,辅助图像显示在第二区域DA2中。辅助图像可以与主图像协作构成整个图像,并且辅助图像可以是独立于主图像的图像。
多个第一像素Pm布置在第一区域DA1中。第一像素Pm中的每个可以被实现为诸如有机发光二极管OLED(见图6)的显示元件。驱动第一像素Pm的第一像素电路PCm可以布置在第一区域DA1中,并且可以与第一像素Pm叠置。每个第一像素Pm可以发射例如红光、绿光、蓝光或白光。第一区域DA1可以被封装层ENCM覆盖并且被保护免受外部空气或湿气等的影响。
如上面所描述的,第二区域DA2可以布置在第一区域DA1的一侧上,或者布置在显示区域DA内部并被第一区域DA1围绕。多个第二像素Pa布置在第二区域DA2中。第二像素Pa中的每个可以被实现为诸如有机发光二极管OLED的显示元件。驱动第二像素Pa的第二像素电路PCa可以布置在靠近第二区域DA2的外围区域DPA中。作为示例,在第二区域DA2布置在显示区域DA的上侧上的情况下,第二像素电路PCa可以布置在外围区域DPA的上侧上。第二像素Pa中的显示元件可以通过在y方向上延伸的连接布线TWL连接到第二像素电路PCa。每个第二像素Pa可以发射例如红光、绿光、蓝光或白光。第二区域DA2可以被封装层ENCM覆盖并且被保护免受外部空气或湿气等的影响。
第二区域DA2的分辨率可以是第一区域DA1的分辨率的约1/2、3/8、1/3、1/4、2/9、1/8、1/9和1/16。作为示例,第一区域DA1的分辨率可以是400ppi或更大,第二区域DA2的分辨率可以是约200ppi或约100ppi。
驱动像素(即,第一像素Pm和第二像素Pa)的像素电路中的每个可以电连接到布置在外围区域DPA中的外部电路。第一扫描驱动电路SDRV1、第二扫描驱动电路SDRV2、端子部分PAD、驱动电压供应线11和共电压供应线13可以布置在外围区域DPA中。
第一扫描驱动电路SDRV1可以被构造为通过主扫描线SL(见图3)将扫描信号施加到驱动第一像素Pm的第一像素电路PCm中的每个。第一扫描驱动电路SDRV1可以被构造为通过主发射控制线EL将发射控制信号施加到每个第一像素电路PCm。第二扫描驱动电路SDRV2可以与第一扫描驱动电路SDRV1相对地布置且显示区域DA设置在第二扫描驱动电路SDRV2与第一扫描驱动电路SDRV1之间,并且第二扫描驱动电路SDRV2近似平行于第一扫描驱动电路SDRV1延伸。与第一区域DA1中的第一像素Pm对应的像素电路中的一些可以电连接到第一扫描驱动电路SDRV1,其余像素电路可以电连接到第二扫描驱动电路SDRV2。
端子部分PAD可以布置在基底100的一侧上。端子部分PAD通过绝缘层中的开口而被暴露并连接到显示电路板30。显示驱动器32可以布置在显示电路板30上。
显示驱动器32可以产生待传输到第一扫描驱动电路SDRV1和第二扫描驱动电路SDRV2的控制信号。显示驱动器32产生数据信号。所产生的数据信号可以通过扇出布线FW和连接到扇出布线FW的主数据线DL(见图3)传输到第一像素电路PCm。
显示驱动器32可以将驱动电压供应到驱动电压供应线11,并将共电压供应到共电压供应线13。驱动电压可以通过连接到驱动电压供应线11的驱动电压线PL施加到像素(即,第一像素Pm和第二像素Pa)的像素电路,共电压可以连接到共电压供应线13并施加到显示元件的对电极。
驱动电压供应线11可以在第一区域DA1下方在x方向上延伸。共电压供应线13可以具有环形形状,该环形形状具有一个开口侧以围绕第一区域DA1的一部分。
尽管在图3中示出了存在一个第二区域DA2,但是第二区域DA2可以设置为多个。在这种情况下,多个第二区域DA2彼此间隔开。第一相机可以布置为对应于一个第二区域DA2,第二相机可以布置为对应于另一第二区域DA2。可选择地,相机可以布置为对应于一个第二区域DA2,红外传感器可以布置为对应于另一第二区域DA2。多个第二区域DA2的形状和尺寸可以彼此不同。
第二区域DA2可以具有圆形形状、椭圆形形状、多边形形状或不规则形状。在实施例中,第二区域DA2可以具有八边形形状。第二区域DA2可以具有各种形状的多边形,诸如四边形和六边形。第二区域DA2可以被第一区域DA1围绕。
图4是根据实施例的可以包括在图1的显示装置1中的显示面板10的平面图。图5是图4的显示面板10的剖视图。在图4和图5中,因为与图2和图3的附图标记相同的附图标记表示相同的元件,所以省略了其重复描述。
参照图4和图5,基底100的显示区域DA包括第一区域DA1、第二区域DA2和设置在第一区域DA1与第二区域DA2之间的第三显示区域DA3。
第一区域DA1可以是其中显示主图像的区域。第二区域DA2和第三显示区域DA3可以是其中显示辅助图像的区域。辅助图像可以与主图像或独立于主图像的图像协作地构成一个完整图像。
第三显示区域DA3可以布置在第二区域DA2的至少一侧上。尽管在图4中示出了第三显示区域DA3布置在第二区域DA2的左侧和右侧上,但是实施例不限于此。第三显示区域DA3可以布置在第二区域DA2上方和下方,或者布置为围绕第二区域DA2。然而,可以进行各种修改。
多个第三像素Pt布置在第三显示区域DA3中。多个第三像素Pt中的每个可以由诸如有机发光二极管OLED的显示元件来实现。驱动第三像素Pt的第三像素电路PCt和连接到其的第三显示元件EDt布置在第三显示区域DA3中。第三像素电路PCt可以与第三像素Pt叠置。每个第三像素Pt可以发射例如红光、绿光、蓝光或白光。第三显示区域DA3可以被封装层覆盖并且被保护免受外部空气或湿气等的影响。
驱动第二区域DA2的第二像素Pa的第二像素电路PCa布置在第三显示区域DA3中。也就是说,第三显示区域DA3可以用作上面描述的第三区域AR3。第二像素电路PCa和第三像素电路PCt可以交替地布置在第三显示区域DA3中。构成第二像素Pa的第二显示元件EDa可以通过在x方向上延伸的连接布线TWL连接到第二像素电路PCa。
第三显示区域DA3的分辨率可以与第二区域DA2的分辨率相同。可选择地,第三显示区域DA3的分辨率可以大于第二区域DA2的分辨率并且小于第一区域DA1的分辨率。
作为示例,第三显示区域DA3的分辨率可以是第一区域DA1的分辨率的约1/2、3/8、1/3、1/4、2/9、1/8、1/9和1/16。作为示例,第一区域DA1的分辨率可以是400ppi或更大,第三显示区域DA3的分辨率可以是约200ppi或约100ppi。
在实施例中,第一像素电路PCm、第二像素电路PCa和第三像素电路PCt可以具有相同的构造。然而,实施例不限于此。第一像素电路PCm、第二像素电路PCa和第三像素电路PCt可以具有彼此不同的构造。然而,可以进行各种修改。
图6是根据实施例的显示面板10的一部分的剖视图,并且是第一区域DA1的一部分的剖视图。
参照图6,第一像素电路PCm和作为第一显示元件EDm的有机发光二极管OLED布置在显示面板10的基底100的第一区域DA1中,有机发光二极管OLED连接到第一像素电路PCm。此外,可以在基底100与第一像素电路PCm之间进一步布置底部导电层BML。
根据实施例的第一像素电路PCm包括第一薄膜晶体管TFT1和第二薄膜晶体管TFT2,第一薄膜晶体管TFT1包括硅半导体,第二薄膜晶体管TFT2包括氧化物半导体。第一像素电路PCm还可以包括存储电容器Cst。
第一薄膜晶体管TFT1包括第一半导体层AS1和第一栅电极GE1,第一半导体层AS1包括硅半导体,第一栅电极GE1与第一半导体层AS1绝缘。第一薄膜晶体管TFT1可以包括连接到第一半导体层AS1的第一源电极SE1和第一漏电极DE1。第一薄膜晶体管TFT1可以用作驱动薄膜晶体管。
第二薄膜晶体管TFT2包括第二半导体层AO2和第二栅电极GE2,第二半导体层AO2包括氧化物半导体,第二栅电极GE2与第二半导体层AO2绝缘。第二薄膜晶体管TFT2可以包括连接到第二半导体层AO2的第二源电极SE2和第二漏电极DE2。第二薄膜晶体管TFT2可以用作开关薄膜晶体管。可选择地,第二薄膜晶体管TFT2可以是除了驱动薄膜晶体管之外的任何薄膜晶体管。
在实施例中,用作驱动薄膜晶体管的第一薄膜晶体管TFT1的第一半导体层AS1可以包括具有优异可靠性的多晶硅,与开关薄膜晶体管对应的第二薄膜晶体管TFT2的第二半导体层AO2可以包括具有小漏电流的氧化物半导体。
详细地,直接影响显示元件的亮度的驱动薄膜晶体管可以被构造为包括包含具有高可靠性的多晶硅的半导体层。由此,可以实现高分辨率显示装置。
因为包括氧化物半导体的薄膜晶体管具有高载流子迁移率和低漏电流,所以即使当驱动时间长时,电压降也不大。当使用包括氧化物半导体的薄膜晶体管时,即使在低频下驱动薄膜晶体管,由电压降引起的图像的颜色变化也不大。因此,在驱动电路包括包含包括氧化物半导体的半导体层的薄膜晶体管的情况下,驱动电路的功耗可以少于在驱动电路的所有薄膜晶体管都包括多晶硅的情况下的功耗。
在实施例中,因为除了驱动薄膜晶体管之外的其余薄膜晶体管中的至少一个包括包含氧化物半导体的有源层,所以可以降低显示装置1的功耗。
此外,根据实施例,底部导电层BML布置在第一薄膜晶体管TFT1下方,底部导电层BML与第一薄膜晶体管TFT1叠置。恒定的电压可以施加到底部导电层BML。因为底部导电层BML布置在第一薄膜晶体管TFT1下方,所以第一薄膜晶体管TFT1受环境干扰信号的影响小,因此,可以更加提高可靠性。
尽管实施例是其中有机发光二极管用作显示元件的示例,但是在另一实施例中,无机发光元件或量子点发光元件可以用作显示元件。
在下文中,描述了其中堆叠有显示面板10的元件的结构。
基底100可以包括绝缘材料,诸如玻璃、石英和/或聚合物树脂。基底100可以是刚性基底或可弯曲、可折叠或可卷曲的柔性基底。基底100可以具有包括上面的材料的单层或多层的多层结构。在基底100具有多层结构的情况下,基底100可以进一步包括无机层。在实施例中,基底100可以具有有机材料/无机材料/有机材料的结构。
缓冲层111可以布置在基底100上。缓冲层111可以减少或阻挡异物、湿气或外部空气从基底100下方的渗透,并在基底100上提供平坦表面。缓冲层111可以包括诸如氧化物或氮化物的无机材料、有机材料或有机/无机复合材料,并且具有单层结构或无机材料和有机材料的多层结构。在实施例中,缓冲层111可以包括氧化硅(SiO2)或氮化硅(SiNx)。
底部导电层BML可以布置在基底100与缓冲层111之间。底部导电层BML可以包括导电材料。在实施例中,底部导电层BML可以包括透明导电材料。作为示例,底部导电层BML可以包括导电氧化物,诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)或氧化铝锌(AZO)。底部导电层BML可以与第一薄膜晶体管TFT1叠置,并且恒定的电压可以施加到底部导电层BML。可以在基底100与底部导电层BML之间进一步布置阻挡层(未示出),阻挡层阻挡外部空气的渗透。阻挡层可以包括诸如氧化物或氮化物的无机材料、有机材料或有机/无机复合材料,并且具有单层结构或无机材料和有机材料的多层结构。
包括硅半导体的第一半导体层AS1可以布置在缓冲层111上。第一半导体层AS1可以包括多晶硅或非晶硅。第一半导体层AS1可以包括沟道区、源区和漏区,源区和漏区掺杂有杂质。
第一栅极绝缘层112可以布置为覆盖第一半导体层AS1。第一栅极绝缘层112可以包括无机绝缘材料,诸如氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)和/或氧化钛(TiO2)。第一栅极绝缘层112可以包括包含无机绝缘材料的单层或多层。
第一栅电极GE1布置在第一栅极绝缘层112上以与第一半导体层AS1叠置。第一栅电极GE1可以包括包含钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)的单层或多层。作为示例,第一栅电极GE1可以包括单个Mo层。
第一层间绝缘层113可以设置为覆盖第一栅电极GE1。第一层间绝缘层113可以包括无机绝缘材料,诸如氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)和/或氧化钛(TiO2)。第一层间绝缘层113可以包括包含无机绝缘材料的单层或多层。
存储电容器Cst可以包括作为底部电极CE1的第一栅电极GE1和顶部电极CE2。第一层间绝缘层113可以布置在底部电极CE1与顶部电极CE2之间。在这种情况下,第一栅电极GE1不仅可以用作第一薄膜晶体管TFT1的栅电极,而且可以用作存储电容器Cst的底部电极CE1。也就是说,第一栅电极GE1和底部电极CE1可以是一体的。顶部电极CE2布置在第一层间绝缘层113上以与底部电极CE1的至少一部分叠置。
第一布线WL1和底栅电极BGE可以布置在第一层间绝缘层113上。第一布线WL1可以被构造为传输传送到第一薄膜晶体管TFT1或第二薄膜晶体管TFT2的信号。底栅电极BGE可以与第二薄膜晶体管TFT2的第二半导体层AO2叠置,以将栅极信号施加到第二薄膜晶体管TFT2。在这种情况下,第二薄膜晶体管TFT2可以具有其中栅电极布置在第二半导体层AO2之上和下方的双栅电极结构。
底栅电极BGE可以设置为第一布线WL1的一部分。在这种情况下,第一布线WL1可以被构造为将栅极信号传输到第二薄膜晶体管TFT2。
第一层间绝缘层113可以包括包含氧化物或氮化物的无机材料。作为示例,第一层间绝缘层113可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)和/或氧化钛(TiO2)。
第二层间绝缘层115可以覆盖顶部电极CE2、第一布线WL1和底栅电极BGE。第二层间绝缘层115可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)和/或氧化钛(TiO2)。第二层间绝缘层115可以包括包含无机绝缘材料的单层或多层。
第二半导体层AO2可以布置在第二层间绝缘层115上,第二半导体层AO2包括氧化物半导体。第二半导体层AO2可以包括沟道区、源区和漏区,源区和漏区设置在沟道区的两个相对侧上。第二半导体层AO2可以包括铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、铪(Hf)、钛(Ti)和锌(Zn)中的至少一种的氧化物。在实施例中,第二半导体层AO2可以包括在ZnO中包含诸如铟(In)和镓(Ga)的金属的In-Ga-Zn-O(IGZO)。
可以通过调节氧化物半导体的载流子浓度并使第二半导体层AO2的源区和漏区导电来形成所述源区和所述漏区。例如,可以通过等离子体处理通过增加载流子浓度来形成第二半导体层AO2的源区和漏区,并且通过利用氢(H)类气体、氟(F)类气体或这些气体的组合对氧化物半导体执行等离子体处理。
第二栅电极GE2可以布置在第二半导体层AO2之上。第二栅极绝缘层117可以布置在第二半导体层AO2与第二栅电极GE2之间。第二栅电极GE2可以与第二半导体层AO2叠置并且通过第二栅极绝缘层117与第二半导体层AO2绝缘。
第二栅极绝缘层117可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx),氧化锌(ZnOx)可以是ZnO和/或ZnO2。第二栅极绝缘层117可以包括包含上面的无机绝缘材料的单层或多层。
第三层间绝缘层119可以布置在第二栅电极GE2上。第一源电极SE1和/或第一漏电极DE1以及第二源电极SE2和/或第二漏电极DE2可以布置在第三层间绝缘层119上,第一源电极SE1和/或第一漏电极DE1连接到第一半导体层AS1,第二源电极SE2和/或第二漏电极DE2连接到第二半导体层AO2。可选择地,数据线和驱动电压线可以布置在第三层间绝缘层119上,数据线被构造为传输数据信号,并且驱动电压线被构造为传输驱动电压。第一源电极SE1、第一漏电极DE1、第二源电极SE2和第二漏电极DE2可以直接或通过另一薄膜晶体管连接到数据线或驱动电压线。
第三层间绝缘层119可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx),氧化锌(ZnOx)可以是ZnO和/或ZnO2。第三层间绝缘层119可以包括包含上面的无机绝缘材料的单层或多层。
第一源电极SE1和/或第一漏电极DE1以及第二源电极SE2和/或第二漏电极DE2可以包括具有高导电性的材料,诸如金属、导电氧化物等。作为示例,第一源电极SE1和/或第一漏电极DE1以及第二源电极SE2和/或第二漏电极DE2可以包括包含铝(Al)、铜(Cu)和/或钛(Ti)的单层或多层。在实施例中,第一源电极SE1和/或第一漏电极DE1以及第二源电极SE2和/或第二漏电极DE2可以包括顺序堆叠的钛、铝和钛(Ti/Al/Ti)的三层。
有机绝缘层120布置在第一源电极SE1和/或第一漏电极DE1以及第二源电极SE2和/或第二漏电极DE2上。有机绝缘层120可以包括单层或多层。作为示例,有机绝缘层120可以包括堆叠的第一有机绝缘层121、第二有机绝缘层122和第三有机绝缘层123。在这种情况下,第二布线WL2可以布置在第一有机绝缘层121上。第三布线WL3可以布置在第二有机绝缘层122上。第二布线WL2和第三布线WL3可以被构造为将各种信号和/或电压传输到第一像素电路PCm。
有机绝缘层120可以包括通用聚合物,诸如聚酰亚胺、聚苯乙烯(PS)、聚碳酸酯(PC)、苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)、具有酚类基团的聚合物衍生物、丙烯酰类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物或乙烯基醇类聚合物。
可选择地,有机绝缘层120可以包括硅氧烷类有机材料。硅氧烷类有机材料可以包括六甲基二硅氧烷、八甲基三硅氧烷、十甲基四硅氧烷、十二甲基五硅氧烷和聚二甲基硅氧烷。有机绝缘层120可以用作覆盖薄膜晶体管的保护层。第一有机绝缘层121、第二有机绝缘层122和第三有机绝缘层123全部可以包括相同的材料,或者第一有机绝缘层121、第二有机绝缘层122和第三有机绝缘层123中的至少一个可以包括不同的材料。
有机发光二极管OLED可以布置在有机绝缘层120上,有机发光二极管OLED包括像素电极310、对电极330和设置在像素电极310与对电极330之间的中间层320,中间层320包括发射层。
像素电极310可以通过限定在有机绝缘层120中的接触孔连接到第一漏电极DE1,并且连接到第一薄膜晶体管TFT1的第一漏区域。像素电极310可以直接连接到第一薄膜晶体管TFT1,或者通过被构造为控制光发射的另一薄膜晶体管(未示出)间接连接到第一薄膜晶体管TFT1。
像素电极310可以包括导电氧化物,诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)或氧化铝锌(AZO)。像素电极310可以包括包含银(Ag)、镁(Mg)、铝(Al)或其化合物或其混合物的反射层。作为示例,像素电极310可以在反射层上和下面具有包括包含ITO、IZO、ZnO或In2O3的层的结构。在这种情况下,像素电极310可以具有堆叠的ITO/Ag/ITO的结构。
像素限定层125可以布置在有机绝缘层120上。像素限定层125可以覆盖像素电极310的边缘,并且通过包括暴露像素电极310的中心部分的开口来限定发光区域。此外,像素限定层125可以通过增加像素电极310的边缘与在像素电极310之上的对电极330之间的距离来防止在像素电极310的边缘处发生电弧等。像素限定层125可以包括诸如聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯、六甲基二硅氧烷(HMDSO)和酚醛树脂的有机绝缘材料,并且可以通过旋涂等形成。
有机发光二极管OLED的中间层320可以包括低分子量材料或聚合物材料,并且发射红光、绿光、蓝光或白光。在中间层320包括低分子量材料的情况下,中间层320可以具有其中空穴注入层(HIL)、空穴传输层(HTL)、发射层(EML)、电子传输层(ETL)、电子注入层(EIL)等以单一构造或复合构造堆叠的结构。中间层320可以包括各种有机材料,诸如铜酞菁(CuPc)、N,N'-二(萘-1-基)-N,N'-二苯基联苯胺(NPB)和三-8-羟基喹啉铝(Alq3)。这些层可以通过真空沉积形成。
在中间层320包括聚合物材料的情况下,中间层320可以具有包括HTL和EML的结构。在这种情况下,HTL可以包括聚(3,4-乙烯二氧噻吩)(PEDOT),并且EML可以包括聚合物材料,诸如聚苯乙烯撑(PPV)类材料和聚芴类材料。中间层320可以通过丝网印刷、喷墨印刷或激光诱导热成像(LITI)形成。
然而,中间层320不限于此,并且可以具有各种结构。此外,中间层320可以包括遍及多个像素电极310作为一体的层,或者包括图案化的层以对应于多个像素电极310中的每个。
对电极330布置在中间层320上。对电极330可以包括具有低逸出功的导电材料。作为示例,对电极330可以包括(半)透明层,该(半)透明层包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、锂(Li)、钙(Ca)或其合金。可选择地,对电极330还可以包括在(半)透明层上的包括ITO、IZO、ZnO或In2O3的层。对电极330可以遍及多个有机发光二极管OLED形成为一体以对应于多个像素电极310。
构成第一区域DA1中的第一像素Pm的有机发光二极管OLED与第一像素电路PCm叠置。也就是说,有机发光二极管OLED的像素电极310可以与第一像素电路PCm的至少一个薄膜晶体管叠置。
图7至图9是根据实施例的显示面板10的一部分的剖视图,并且是第二区域DA2的一部分和第三区域AR3的一部分的剖视图。第三区域AR3可以是第三显示区域DA3或外围区域DPA。在图7中,因为与图6的附图标记相同的附图标记表示相同的元件,所以省略了其重复描述。
参照图7,有机发光二极管OLED可以布置在显示面板10的第二区域DA2中,有机发光二极管OLED是构成第二像素Pa的第二显示元件。连接到第二显示元件的第二像素电路PCa可以布置在显示面板10的第三区域AR3中。
第二像素电路PCa可以包括第一薄膜晶体管TFT1、第二薄膜晶体管TFT2和存储电容器Cst,第一薄膜晶体管TFT1包括硅半导体,第二薄膜晶体管TFT2包括氧化物半导体。底部导电层BML可以进一步布置在基底100与第二像素电路PCa之间。底部导电层BML可以与第一薄膜晶体管TFT1叠置。
因为第二像素电路PCa的元件类似于第一像素电路PCm的元件,所以省略了第二像素电路PCa的描述。
布置在第三区域AR3中的第二像素电路PCa可以通过连接布线TWL电连接到作为布置在第二区域DA2中的第二显示元件的有机发光二极管OLED。
在实施例中,连接布线TWL可以在第二区域DA2中布置在第一有机绝缘层121上。因为连接布线TWL布置在第一有机绝缘层121上,所以在连接布线TWL与第二像素电路PCa的元件之间不会发生干扰。连接布线TWL可以与第二像素电路PCa叠置。
连接布线TWL可以包括透明导电材料。作为示例,连接布线TWL可以包括透明导电氧化物(TCO)。连接布线TWL可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)或氧化铝锌(AZO)的TCO。
连接布线TWL的一端可以通过桥接布线BWL连接到第二像素电路PCa。
可选择地,桥接布线BWL可以布置在第二有机绝缘层122上,并通过接触孔连接到第二像素电路PCa的薄膜晶体管。
连接布线TWL的另一端可以通过第一接触电极CM1连接到有机发光二极管OLED的像素电极310。
在实施例中,显示面板10的无机绝缘层IL可以包括与第二区域DA2对应的凹槽GV,凹槽GV是其中去除了无机绝缘层IL的至少一部分的凹陷部分。
作为示例,当缓冲层111、第一栅极绝缘层112、第一层间绝缘层113、第二层间绝缘层115、第二栅极绝缘层117和第三层间绝缘层119统称为无机绝缘层IL时,无机绝缘层IL可以具有对应于第二区域DA2的凹槽GV。
可以通过去除无机绝缘层IL的一部分来形成凹槽GV。作为示例,缓冲层111、第一栅极绝缘层112、第一层间绝缘层113和第二层间绝缘层115可以遍及第二区域DA2连续地布置。可以去除第二区域DA2中的第二栅极绝缘层117和第三层间绝缘层119以形成凹槽GV。第二栅极绝缘层117和第三层间绝缘层119中的凹槽GV可以分别通过单独的工艺形成,或者通过同一工艺同时形成。在通过单独的工艺形成凹槽GV的情况下,凹槽GV的侧壁可能不平滑地形成,并且可能在第二栅极绝缘层117与第三层间绝缘层119之间的界面处具有台阶。
具有比无机绝缘层IL的透光率高的透光率的第一有机绝缘层121可以填充凹槽GV。因此,可以更加提高第二区域DA2的透光率。
尽管在图7中示出了凹槽GV形成在无机绝缘层IL中,但是实施例不限于此。
如图8中所示,可以在无机绝缘层IL中形成孔H,以暴露基底100的顶表面的与第二区域DA2对应的部分。无机绝缘层IL的孔H可以包括彼此叠置的缓冲层111的开口、第一栅极绝缘层112的开口、第一层间绝缘层113的开口、第二层间绝缘层115的开口、第二栅极绝缘层117的开口和第三层间绝缘层119的开口。开口可以分别通过单独的工艺形成,或者通过同一工艺同时形成。在通过单独的工艺形成开口的情况下,孔H的内表面可能不平滑地形成,并且可能在层之间的界面处具有台阶。具有高透光率的第一有机绝缘层121可以填充孔H。
尽管在图7和图8中示出了孔H或凹槽GV形成在布置在第二区域DA2中的无机绝缘层IL中,但是实施例不限于此。如图9中所示,无机绝缘层IL可以不包括遍及第二区域DA2的孔或凹槽,并且可以连续地布置。
图10是根据实施例的显示面板10的一部分的剖视图。在图10中,因为与图7的附图标记相同的附图标记表示相同的元件,所以省略了其重复描述。
参照图10,有机发光二极管OLED可以布置在显示面板10的第二区域DA2中,有机发光二极管OLED是构成第二像素Pa的第二显示元件。连接到第二显示元件的第二像素电路PCa可以布置在显示面板10的第三区域AR3中。
第二像素电路PCa可以包括第一薄膜晶体管TFT1、第二薄膜晶体管TFT2和存储电容器Cst,第一薄膜晶体管TFT1包括硅半导体,第二薄膜晶体管TFT2包括氧化物半导体。底部导电层BML可以进一步布置在基底100与第二像素电路PCa之间。底部导电层BML可以与第一薄膜晶体管TFT1叠置。
布置在第三区域AR3中的第二像素电路PCa可以通过连接布线TWL电连接到作为布置在第二区域DA2中的第二显示元件的有机发光二极管OLED。
在实施例中,连接布线TWL可以包括与底部导电层BML的材料相同的材料,并且可以与底部导电层BML布置在同一层中。连接布线TWL和底部导电层BML可以包括透明导电材料。作为示例,连接布线TWL可以包括透明导电氧化物(TCO)。连接布线TWL可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)或氧化铝锌(AZO)的导电氧化物。连接布线TWL可以布置在基底100与缓冲层111之间。
在这种情况下,连接布线TWL的一端可以通过桥接布线BWL连接到第二像素电路PCa。桥接布线BWL可以布置在第三层间绝缘层119上,并且分别通过接触孔连接到连接布线TWL和第二像素电路PCa的薄膜晶体管。
连接布线TWL的另一端可以通过第一接触电极CM1和第二接触电极CM2连接到有机发光二极管OLED的像素电极310。
因为连接布线TWL包括与底部导电层BML的材料相同的材料,并且通过与形成底部导电层BML的工艺相同的工艺形成,所以不需要执行形成连接布线TWL的单独的工艺。因此,可以减少工艺成本和时间。
图11是根据实施例的显示面板10的一部分的剖视图。在图11中,因为与图7的附图标记相同的附图标记表示相同的元件,所以省略了其重复描述。
参照图11,有机发光二极管OLED可以布置在显示面板10的第二区域DA2中,有机发光二极管OLED是构成第二像素Pa的第二显示元件。连接到第二显示元件的第二像素电路PCa可以布置在显示面板10的第三区域AR3中。
第二像素电路PCa可以包括第一薄膜晶体管TFT1、第二薄膜晶体管TFT2和存储电容器Cst,第一薄膜晶体管TFT1包括硅半导体,第二薄膜晶体管TFT2包括氧化物半导体。底部导电层BML可以进一步布置在基底100与第二像素电路PCa之间。底部导电层BML可以与第一薄膜晶体管TFT1叠置。
布置在第三区域AR3中的第二像素电路PCa可以通过连接布线TWL电连接到作为布置在第二区域DA2中的第二显示元件的有机发光二极管OLED。
在实施例中,连接布线TWL可以包括与包括氧化物半导体的第二半导体层AO2的材料相同的材料。也就是说,连接布线TWL可以通过与形成第二半导体层AO2的工艺相同的工艺形成。
连接布线TWL可以包括透明氧化物半导体。例如,连接布线TWL可以包括铟(In)、镓(Ga)、锡(Sn)、锆(Zr)和锌(Zn)中的至少一种的氧化物。在实施例中,第二半导体层AO2可以包括在ZnO中包含诸如铟(In)和镓(Ga)的金属的In-Ga-Zn-O(IGZO)。可以通过对氧化物半导体执行使用氢(H)类气体、氟(F)类气体或这些气体的组合的等离子体处理通过增加载流子浓度来形成连接布线TWL。
连接布线TWL可以布置在无机绝缘层IL的凹槽GV中。连接布线TWL可以在第二区域DA2中布置在第二层间绝缘层115之上。
在这种情况下,连接布线TWL的一端可以通过桥接布线BWL连接到第二像素电路PCa。桥接布线BWL可以布置在第二有机绝缘层122上,并且分别通过接触孔连接到连接布线TWL和第二像素电路PCa的薄膜晶体管。
连接布线TWL的另一端可以通过第一接触电极CM1连接到有机发光二极管OLED的像素电极310。
因为连接布线TWL包括与第二半导体层AO2的材料相同的材料,并且通过与形成第二半导体层AO2的工艺相同的工艺形成,所以不需要执行形成连接布线TWL的单独的工艺。因此,可以减少工艺成本和时间。
图12是根据实施例的显示面板10的一部分的剖视图。在图12中,因为与图7的附图标记相同的附图标记表示相同的元件,所以省略了其重复描述。
参照图12,有机发光二极管OLED可以布置在显示面板10的第二区域DA2中,有机发光二极管OLED是构成第二像素Pa的第二显示元件。连接到第二显示元件的第二像素电路PCa可以布置在显示面板10的第三区域AR3中。
第二像素电路PCa可以包括第一薄膜晶体管TFT1、第二薄膜晶体管TFT2和存储电容器Cst,第一薄膜晶体管TFT1包括硅半导体,第二薄膜晶体管TFT2包括氧化物半导体。底部导电层BML可以进一步布置在基底100与第二像素电路PCa之间。底部导电层BML可以与第一薄膜晶体管TFT1叠置。
布置在第三区域AR3中的第二像素电路PCa可以通过连接布线TWL电连接到作为布置在第二区域DA2中的第二显示元件的有机发光二极管OLED。
在实施例中,连接布线TWL的两个相对端可以包括连接垫(“connection pad”,或被称为“连接焊盘”或“连接焊垫”)CPAD,连接垫CPAD包括与包括氧化物半导体的第二半导体层AO2的材料相同的材料。也就是说,连接垫CPAD可以通过与形成第二半导体层AO2的工艺相同的工艺形成。
在实施例中,连接布线TWL可以布置在第二层间绝缘层115上。作为示例,连接布线TWL可以包括透明导电氧化物(TCO)。作为示例,连接布线TWL可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)或氧化铝锌(AZO)的导电氧化物。
在形成第二半导体层AO2和连接垫CPAD之前,可以在第二层间绝缘层115上形成连接布线TWL。连接布线TWL可以在蚀刻之后通过固化工艺而结晶。因此,即使通过随后的蚀刻工艺形成连接垫CPAD,连接布线TWL也可以由于相对于连接垫CPAD的蚀刻选择性而不被蚀刻或不被损坏。
连接垫CPAD可以形成在连接布线TWL的两个相对边缘上,并且可以防止在形成接触孔的同时连接布线TWL被损坏。此外,因为形成了连接垫CPAD,所以可以减小连接布线TWL的厚度,因此可以提高第二区域DA2的透光率。连接布线TWL的厚度t1可以小于连接垫CPAD的厚度t2。在实施例中,连接垫CPAD的厚度t2可以是连接布线TWL的厚度的约两倍或三倍厚。
连接垫CPAD可以包括与第二半导体层AO2的材料相同的材料。也就是说,连接垫CPAD可以包括透明氧化物半导体。作为示例,连接垫CPAD可以包括铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、钛(Ti)和锌(Zn)中的至少一种的氧化物。在实施例中,连接垫CPAD可以包括在ZnO中包含诸如铟(In)和镓(Ga)的金属的In-Ga-Zn-O(IGZO)。可以通过对氧化物半导体执行使用氢(H)类气体、氟(F)类气体或这些气体的组合的等离子体处理通过增加载流子浓度来形成连接垫CPAD。
图13是根据实施例的显示面板10的一部分的剖视图。在图13中,因为与图7的附图标记相同的附图标记表示相同的元件,所以省略了其重复描述。
参照图13,有机发光二极管OLED可以布置在显示面板10的第二区域DA2中,有机发光二极管OLED是构成第二像素Pa的第二显示元件。连接到第二显示元件的第二像素电路PCa可以布置在显示面板10的第三区域AR3中。
第二像素电路PCa可以包括第一薄膜晶体管TFT1、第二薄膜晶体管TFT2和存储电容器Cst,第一薄膜晶体管TFT1包括硅半导体,第二薄膜晶体管TFT2包括氧化物半导体。底部导电层BML可以进一步布置在基底100与第二像素电路PCa之间。底部导电层BML可以与第一薄膜晶体管TFT1叠置。
布置在第三区域AR3中的第二像素电路PCa可以通过连接布线TWL电连接到作为布置在第二区域DA2中的第二显示元件的有机发光二极管OLED。
在实施例中,连接布线TWL可以与像素电极310布置在同一层上。连接布线TWL可以布置在有机绝缘层120上。连接布线TWL的一端可以覆盖像素电极310的边缘。
连接布线TWL的另一端可以覆盖布置在第三区域AR3中的第三接触电极CM3。第三接触电极CM3可以与像素电极310布置在同一层上,可以包括与像素电极310的材料相同的材料,并且可以通过与形成像素电极310的工艺相同的工艺形成。
连接布线TWL可以通过第三接触电极CM3和/或第四接触电极CM4连接到第二像素电路PCa。第三接触电极CM3和第四接触电极CM4可以布置在第三区域AR3中,并且可以与第二像素电路PCa叠置。第三接触电极CM3可以布置在第三有机绝缘层123上,并且可以通过穿过第三有机绝缘层123和第二有机绝缘层122的接触孔接触第四接触电极CM4。第四接触电极CM4可以布置在第一有机绝缘层121上,并且可以通过穿过第一有机绝缘层121的接触孔接触第二像素电路PCa。
在实施例中,像素电极310可以包括与连接布线TWL的材料相同的材料。作为示例,像素电极310可以包括ITO/Ag/ITO。像素电极310可以在蚀刻之后通过固化工艺而结晶。因此,当将成为连接布线TWL的材料沉积在像素电极310上并通过蚀刻工艺来形成连接布线TWL时,像素电极310可以由于相对于连接布线TWL的蚀刻选择性而不被蚀刻或不被损坏。
连接布线TWL可以包括透明导电氧化物(TCO)。作为示例,连接布线TWL可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)或氧化铝锌(AZO)的导电氧化物。
图14是根据实施例的显示面板10的一部分的剖视图。在图14中,因为与图13的附图标记相同的附图标记表示相同的元件,所以省略了其重复描述。
参照图14,有机发光二极管OLED可以布置在显示面板10的第二区域DA2中,有机发光二极管OLED是构成第二像素Pa的第二显示元件。连接到第二显示元件的第二像素电路PCa可以布置在显示面板10的第三区域AR3中。
第二像素电路PCa可以包括第一薄膜晶体管TFT1、第二薄膜晶体管TFT2和存储电容器Cst,第一薄膜晶体管TFT1包括硅半导体,第二薄膜晶体管TFT2包括氧化物半导体。底部导电层BML可以进一步布置在基底100与第二像素电路PCa之间。底部导电层BML可以与第一薄膜晶体管TFT1叠置。
布置在第三区域AR3中的第二像素电路PCa可以通过连接布线TWL电连接到作为布置在第二区域DA2中的第二显示元件的有机发光二极管OLED。
在实施例中,连接布线TWL可以与像素电极310布置在同一层中。连接布线TWL可以布置在有机绝缘层120上。连接布线TWL的一端可以覆盖像素电极310的边缘。
连接布线TWL的另一端可以覆盖布置在第三区域AR3中的第三接触电极CM3。第三接触电极CM3可以与像素电极310布置在同一层上,可以包括与像素电极310的材料相同的材料,并且通过与形成像素电极310的工艺相同的工艺形成。
实施例还可以包括布置在像素电极310与像素限定层125之间、暴露像素电极310的中心部分并且覆盖像素电极310的边缘的覆层CLD。在平面图中,覆层CLD可以以闭合形状设置。作为示例,覆层CLD可以以环形形状设置。
覆层CLD可以包括诸如聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯、六甲基二硅氧烷(HMDSO)和酚醛树脂的有机绝缘材料,并且可以通过旋涂等形成。
因为形成了覆层CLD,所以可以在形成连接布线TWL的工艺期间减少对像素电极310的侧表面的损坏。
图15是根据实施例的显示面板10的一部分的平面布局图。在实施例中,图15示出了第二区域DA2的一部分和布置在其一侧上的第三显示区域DA3的一部分。
参照图15,第二像素Pa布置在第二区域DA2中。第二像素Pa可以以诸如pentile结构、条纹结构和delta结构的各种布置结构布置。第二像素电路PCa、第三像素Pt和第三像素电路PCt可以布置在第三显示区域DA3中,第二像素电路PCa驱动第二像素Pa,并且第三像素电路PCt驱动第三像素Pt。
在第三显示区域DA3中,第二像素电路PCa和第三像素电路PCt可以沿着x方向和/或y方向交替地布置。第三像素Pt可以分别与驱动第三像素Pt的第三像素电路PCt叠置。
第二像素电路PCa可以通过连接布线TWL均连接到构成第二像素Pa的显示元件。在实施例中,连接布线TWL可以包括布置在不同的层上的第一连接布线TWL1和第二连接布线TWL2。
在上面的实施例中,第一连接布线TWL1可以是布置在第一有机绝缘层121上的连接布线。在上面的实施例中,第二连接布线TWL2可以是布置在第一有机绝缘层121下面的连接布线。
因为第一连接布线TWL1布置在第一有机绝缘层121上,所以第一连接布线TWL1可以布置在第二像素电路PCa和第三像素电路PCt之上,并且可以与第二像素电路PCa和第三像素电路PCt叠置。因此,可以确保第一连接布线TWL1的自由度。
第二连接布线TWL2可以布置在第一有机绝缘层121下面并且与构成第二像素电路PCa和第三像素电路PCt的层布置在同一层上。因此,第二连接布线TWL2可以布置在第三显示区域DA3的其中未布置第二像素电路PCa和第三像素电路PCt的分离部SSP中。分离部SSP可以沿着x方向设置在沿着y方向彼此相邻设置的第二像素电路PCa与第三像素电路PCt之间。第二连接布线TWL2可以在分离部SSP中在x方向上延伸。
在图15中,尽管已经对包括第三显示区域DA3的显示面板10进行了描述,但是实施例不限于此。作为示例,实施例适用于如图3中的第二像素电路PCa布置在作为外围区域DPA的第三区域AR3中的情况。
图16至图21是根据实施例的沿着图15的线I-I'截取的显示面板10的剖视图。
参照图16,连接布线TWL包括第一连接布线TWL1和第二连接布线TWL2。如参照图7至图9所描述的,第一连接布线TWL1可以布置在第一有机绝缘层121上。
第二连接布线TWL2可以布置在基底100与缓冲层111之间。如参照图10所描述的,第二连接布线TWL2可以与底部导电层BML布置在同一层上。
参照图17,如参照图7至图9所描述的,第一连接布线TWL1可以布置在第一有机绝缘层121上。第二连接布线TWL2可以布置在第二层间绝缘层115上。也就是说,如参照图11和图12所描述的,第二连接布线TWL2可以与第二半导体层AO2布置在同一层上。
参照图18,如参照图13和图14所描述的,第一连接布线TWL1可以与像素电极310布置在同一层上。也就是说,第一连接布线TWL1可以布置在有机绝缘层120上。第一连接布线TWL1可以布置在第三有机绝缘层123上。
第二连接布线TWL2可以布置在基底100与缓冲层111之间。如参照图10所描述的,第二连接布线TWL2可以与底部导电层BML布置在同一层上。
参照图19,如参照图13和图14所描述的,第一连接布线TWL1可以与像素电极310布置在同一层上。也就是说,第一连接布线TWL1可以布置在有机绝缘层120上。第一连接布线TWL1可以布置在第三有机绝缘层123上。
第二连接布线TWL2可以布置在第二层间绝缘层115上。也就是说,如参照图11和图12所描述的,第二连接布线TWL2可以与第二半导体层AO2布置在同一层上。
尽管在图16至图19中示出了第一连接布线TWL1不与第二连接布线TWL2叠置,但是实施例不限于此。如图20中所示,第一连接布线TWL1可以与第二连接布线TWL2的一部分叠置。
此外,在图18至图20中示出了第一连接布线TWL1布置在有机绝缘层120上,并且第二连接布线TWL2布置在有机绝缘层120下面,但是实施例不限于此。如图21中所示,第一连接布线TWL1和第二连接布线TWL2都可以布置在有机绝缘层120下面。
在实施例中,第一连接布线TWL1可以布置在第二层间绝缘层115上。也就是说,如参照图11和图12所描述的,第一连接布线TWL1可以与第二半导体层AO2布置在同一层上。第二连接布线TWL2可以布置在基底100与缓冲层111之间。如参照图10所描述的,第二连接布线TWL2可以与底部导电层BML布置在同一层上。
同样地,在实施例中,第一连接布线TWL1和第二连接布线TWL2都可以布置在有机绝缘层120上。然而,可以进行各种修改。
如上面所描述的,在根据实施例的显示面板和显示装置中,像素电路不布置在组件区域中。因此,可以确保更大的透射区域并且可以提高透射率。
此外,因为根据实施例的显示面板和显示装置包括布置在第一有机绝缘层之上的第一连接布线,所以可以确保连接布线布置的自由度。
本公开的范围不受这种效果的限制。
应该理解的是,在此描述的实施例应该仅在描述性含义上考虑,而不是为了限制的目的。每个实施例内的特征或方面的描述通常应该被认为可用于其它实施例中的其它类似特征或方面。尽管已经参照附图描述了一个或更多个实施例,但是本领域普通技术人员将理解的是,在不脱离如由权利要求限定的精神和范围的情况下,可以在其中进行形式和细节上的各种改变。

Claims (20)

1.一种显示面板,所述显示面板包括:
基底,包括第一区域、第二区域和第三区域;
多个第一显示元件,布置在所述第一区域中;
多个第二显示元件,布置在所述第二区域中;
多个第一像素电路,布置在所述第一区域中并且分别连接到所述多个第一显示元件;
多个第二像素电路,布置在所述第三区域中并且分别连接到所述多个第二显示元件;
第一有机绝缘层,覆盖所述多个第一像素电路和所述多个第二像素电路;以及
多条连接布线,将所述多个第二像素电路分别连接到所述多个第二显示元件,
其中,所述多条连接布线包括第一连接布线和第二连接布线,所述第一连接布线设置在所述第一有机绝缘层上,并且所述第二连接布线设置在所述第一有机绝缘层下面。
2.根据权利要求1所述的显示面板,所述显示面板还包括布置在所述第一区域中并且布置在所述基底与所述多个第一像素电路之间的底部导电层,
其中,所述第二连接布线与所述底部导电层布置在同一层上。
3.根据权利要求1所述的显示面板,其中,所述多个第一像素电路中的每个包括第一薄膜晶体管和第二薄膜晶体管,所述第一薄膜晶体管包括包含硅半导体的第一半导体层,并且所述第二薄膜晶体管包括包含氧化物半导体的第二半导体层,并且
其中,所述第二连接布线与所述第二半导体层布置在同一层上。
4.根据权利要求3所述的显示面板,所述显示面板还包括布置在所述第二连接布线的边缘上的连接垫,
其中,所述连接垫的厚度大于所述第二连接布线的厚度。
5.根据权利要求1所述的显示面板,所述显示面板还包括布置在所述第一有机绝缘层上的第二有机绝缘层,
其中,所述多个第一显示元件和所述多个第二显示元件布置在所述第二有机绝缘层上,并且
其中,所述第一连接布线布置在所述第一有机绝缘层与所述第二有机绝缘层之间。
6.根据权利要求1所述的显示面板,其中,所述多个第一显示元件中的每个包括布置在所述第一有机绝缘层上的像素电极,并且
其中,所述第一连接布线与所述像素电极布置在同一层上并且所述第一连接布线覆盖所述像素电极的边缘。
7.根据权利要求6所述的显示面板,所述显示面板还包括围绕所述像素电极的所述边缘的至少一部分的覆层,
其中,所述覆层以环形形状设置。
8.根据权利要求1所述的显示面板,所述显示面板还包括布置在所述基底与所述第一有机绝缘层之间的无机绝缘层,
其中,所述无机绝缘层包括对应于所述第二区域设置的孔或凹槽。
9.根据权利要求1所述的显示面板,所述显示面板还包括多个第三显示元件和分别连接到所述多个第三显示元件的多个第三像素电路,所述多个第三像素电路布置在所述第三区域中,
其中,在所述第三区域中,所述多个第三像素电路与所述多个第二像素电路交替地布置。
10.根据权利要求9所述的显示面板,其中,所述第一连接布线与所述多个第三像素电路的至少一部分叠置,并且
其中,所述第二连接布线布置在所述多个第二像素电路与所述多个第三像素电路之间的分离部中。
11.一种显示面板,所述显示面板包括:
基底,包括第一区域、第二区域和第三区域;
多个第一显示元件,布置在所述第一区域中;
多个第二显示元件,布置在所述第二区域中;
多个第一像素电路,布置在所述第一区域中并且分别连接到所述多个第一显示元件;
多个第二像素电路,布置在所述第三区域中并且分别连接到所述多个第二显示元件;
多条连接布线,将所述多个第二像素电路分别连接到所述多个第二显示元件;以及
连接垫,布置在所述多条连接布线的边缘上,
其中,所述多个第一像素电路中的每个包括第一薄膜晶体管和第二薄膜晶体管,所述第一薄膜晶体管包括包含硅半导体的第一半导体层,并且所述第二薄膜晶体管包括包含氧化物半导体的第二半导体层,并且
其中,所述多条连接布线中的至少一条与所述第二半导体层布置在同一层上。
12.根据权利要求11所述的显示面板,其中,所述连接垫包括与所述第二半导体层的材料相同的材料。
13.根据权利要求11所述的显示面板,其中,所述连接垫的厚度大于每条连接布线的厚度。
14.根据权利要求11所述的显示面板,所述显示面板还包括:
第一有机绝缘层,覆盖所述多个第一像素电路和所述多个第二像素电路;以及
无机绝缘层,布置在所述基底与所述第一有机绝缘层之间,
其中,所述无机绝缘层包括对应于所述第二区域设置的孔或凹槽。
15.一种显示装置,所述显示装置包括:
显示面板,包括第一区域、第二区域和第三区域、布置在所述第一区域中的多个第一显示元件和布置在所述第二区域中的多个第二显示元件;以及
组件,布置在所述显示面板下方以对应于所述第二区域,
其中,所述显示面板还包括:基底;多个第一像素电路,在所述基底上布置在所述第一区域中并且分别连接到所述多个第一显示元件;多个第二像素电路,布置在所述第三区域中并且分别连接到所述多个第二显示元件;第一有机绝缘层,覆盖所述多个第一像素电路和所述多个第二像素电路;以及多条连接布线,将所述多个第二像素电路分别连接到所述多个第二显示元件,
其中,所述多条连接布线包括第一连接布线和第二连接布线,所述第一连接布线设置在所述第一有机绝缘层上,并且所述第二连接布线设置在所述第一有机绝缘层下面。
16.根据权利要求15所述的显示装置,所述显示装置还包括布置在所述第一区域中并且布置在所述基底与所述多个第一像素电路之间的底部导电层,
其中,所述第二连接布线与所述底部导电层布置在同一层上。
17.根据权利要求15所述的显示装置,其中,所述多个第一显示元件中的每个包括布置在所述第一有机绝缘层上的像素电极,并且
其中,所述第一连接布线与所述像素电极布置在同一层上并且所述第一连接布线覆盖所述像素电极的边缘。
18.根据权利要求15所述的显示装置,其中,所述多个第一像素电路中的每个包括第一薄膜晶体管和第二薄膜晶体管,所述第一薄膜晶体管包括包含硅半导体的第一半导体层,并且所述第二薄膜晶体管包括包含氧化物半导体的第二半导体层,并且
其中,所述第二连接布线与所述第二半导体层布置在同一层上。
19.根据权利要求15所述的显示装置,所述显示装置还包括布置在所述基底与所述第一有机绝缘层之间的无机绝缘层,
其中,所述无机绝缘层包括对应于所述第二区域设置的孔或凹槽。
20.根据权利要求15所述的显示装置,其中,所述组件包括拍摄元件。
CN202111439643.2A 2021-02-09 2021-11-30 显示面板和包括该显示面板的显示装置 Pending CN114914274A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210018533A KR20220115709A (ko) 2021-02-09 2021-02-09 표시 패널 및 이를 구비하는 표시 장치
KR10-2021-0018533 2021-02-09

Publications (1)

Publication Number Publication Date
CN114914274A true CN114914274A (zh) 2022-08-16

Family

ID=82618542

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202111439643.2A Pending CN114914274A (zh) 2021-02-09 2021-11-30 显示面板和包括该显示面板的显示装置
CN202122978436.6U Active CN217134378U (zh) 2021-02-09 2021-11-30 显示面板和包括该显示面板的显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202122978436.6U Active CN217134378U (zh) 2021-02-09 2021-11-30 显示面板和包括该显示面板的显示装置

Country Status (3)

Country Link
US (1) US20220254849A1 (zh)
KR (1) KR20220115709A (zh)
CN (2) CN114914274A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220089825A (ko) * 2020-12-22 2022-06-29 엘지디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20220254849A1 (en) 2022-08-11
CN217134378U (zh) 2022-08-05
KR20220115709A (ko) 2022-08-18

Similar Documents

Publication Publication Date Title
US11239290B2 (en) Display apparatus
CN106066729B (zh) 有机发光二极管显示器及其制造方法
KR20200131400A (ko) 표시 장치 및 표시 장치의 제조방법
US11393883B2 (en) Display panel including conductive layer between TFT and substrate, and a display device including display panel and sensor
US11974481B2 (en) Display panel and display apparatus including the same
US11716878B2 (en) Display panel and method of manufacturing the same
EP3817063A1 (en) Display panel and display device including the same
KR102448029B1 (ko) 표시 장치
KR20220031796A (ko) 표시 패널 및 이를 구비하는 표시 장치
US20240057386A1 (en) Display panel and display apparatus including the same
CN114203769A (zh) 显示设备及制造该显示设备的方法
CN217134378U (zh) 显示面板和包括该显示面板的显示装置
EP4095926A2 (en) Display apparatus
US11495650B2 (en) Display apparatus
KR20230139955A (ko) 표시 패널 및 전자 기기, 표시 패널의 제조방법
US11678532B2 (en) Display device with connection lines around transmission area
EP3822959A2 (en) Display apparatus
KR20230054552A (ko) 마스크 조립체, 표시 장치의 제조 장치 및 표시 장치의 제조 방법
KR20220120804A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20210087612A (ko) 표시 장치 및 그 제조 방법
CN111383601A (zh) 显示面板
CN218004860U (zh) 显示面板
CN218831201U (zh) 显示面板和显示设备
CN218483164U (zh) 显示面板和显示设备
EP4355058A1 (en) Display apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination