CN218004860U - 显示面板 - Google Patents

显示面板 Download PDF

Info

Publication number
CN218004860U
CN218004860U CN202221814585.7U CN202221814585U CN218004860U CN 218004860 U CN218004860 U CN 218004860U CN 202221814585 U CN202221814585 U CN 202221814585U CN 218004860 U CN218004860 U CN 218004860U
Authority
CN
China
Prior art keywords
display
area
connection wiring
disposed
display area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202221814585.7U
Other languages
English (en)
Inventor
李在晟
南宫埈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN218004860U publication Critical patent/CN218004860U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示面板，所述显示面板包括：基底，包括第一显示区域、第二显示区域、在第一显示区域中的第一显示元件以及在第二显示区域中的第二显示元件；第一像素电路，在第一显示区域中并且电连接到第一显示元件；第二像素电路，布置在第二显示区域外部并且电连接到第二显示元件；无机绝缘层，布置在基底之上并且包括对应于第二显示区域的凹槽；以及连接布线，包括一层或更多层，并且布置在凹槽内部并且将第二显示元件电连接到第二像素电路，其中，连接布线包括根据布置在第二显示区域中的连接布线的位置而具有不同的宽度的部分。连接布线包括具有不同的宽度的区域，因此减少了电压降现象且确保了均匀的透光率。

Description

显示面板
本申请基于并要求于2021年7月29日在韩国知识产权局(KIPO)提交的第10-2021-0100135号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
一个或更多个实施例涉及一种显示面板和包括该显示面板的显示装置，更具体地，涉及一种具有扩大的显示区域的显示面板以及包括该显示面板的显示装置，在显示区域中，即使在布置有作为电子元件的组件的区域中也可以显示图像。
背景技术
最近，显示装置的用途已经多样化。此外，随着显示装置已经变得较薄和较轻，它们的使用范围已经逐渐扩大。
随着显示装置被不同地利用，在设计显示装置的形状中可以存在各种方法，并且与显示装置结合或相关的功能已经增加。
实用新型内容
本实用新型的目的在于提供一种包括具有扩大的显示区域的显示面板以及包括该显示面板的显示装置，在显示区域中，即使在布置有作为电子元件的组件的区域中也可以显示图像。然而，这样的技术效果是示例，并且公开不限于此。
附加的方面将部分地在以下的描述中阐述，并且部分地将通过描述而明显，或者可以通过公开的所呈现的实施例的实践而获知。
根据一个或更多个实施例，显示面板可以包括：基底，包括第一显示区域、第二显示区域、布置在第一显示区域中的第一显示元件以及布置在第二显示区域中的第二显示元件；第一像素电路，布置在第一显示区域中并且电连接到第一显示元件；第二像素电路，布置在第二显示区域外部并且电连接到第二显示元件；无机绝缘层，布置在基底之上并且包括对应于第二显示区域的凹槽；以及连接布线，包括一层或更多层，并且布置在凹槽内部并且用于将第二显示元件电连接到第二像素电路。连接布线可以包括根据布置在第二显示区域中的连接布线的位置而具有不同的宽度的部分。
显示面板还可以包括布置在连接布线上并且填充凹槽的有机绝缘层。
第二像素电路可以包括第一薄膜晶体管，并且连接布线和第一薄膜晶体管的第一栅电极可以布置在同一层。
第二像素电路可以包括：第一薄膜晶体管；以及存储电容器，包括下电极和上电极。连接布线和存储电容器的上电极可以布置在同一层。
第二像素电路可以包括：第一薄膜晶体管，包括第一栅电极；以及第二薄膜晶体管，包括第二栅电极，第二栅电极与第一栅电极布置在不同的层。连接布线和第二栅电极可以布置在同一层。
第二像素电路可以包括第一薄膜晶体管，并且连接布线和第一薄膜晶体管的源电极和/或漏电极可以被同一层覆盖。
第二显示区域可以包括第一子区域、第二子区域和第三子区域，第一子区域布置在第二显示区域的边缘中，第三子区域与第一子区域间隔开，并且第二子区域设置在第一子区域与第三子区域之间。连接布线的布置在第一子区域中的部分可以具有第一宽度，连接布线的布置在第二子区域中的部分可以具有第二宽度，连接布线的布置在第三子区域中的部分可以具有第三宽度，第三宽度可以大于第二宽度，并且第二宽度可以大于第一宽度。
显示面板还可以包括分别布置在第二显示区域的右侧和左侧上的第三显示区域。第二像素电路可以布置在第三显示区域中，并且连接布线可以从第三显示区域延伸到第二显示区域。
显示面板还可以包括布置在第二显示区域之上的外围区域。第二像素电路可以布置在外围区域中，并且连接布线可以从外围区域延伸到第二显示区域。
基底还可以包括第四显示区域，第四显示区域与第二显示区域间隔开，并且在第四显示区域中布置有第四显示元件。显示面板还可以包括：第四像素电路，布置在第四显示区域外部并且电连接到第四显示元件；以及附加连接布线，将第四显示元件电连接到第四像素电路。附加连接布线可以在形状上与连接布线不同。
根据一个或更多个实施例，显示面板可以包括：基底，包括第一显示区域、第二显示区域、布置在第一显示区域中的第一显示元件以及布置在第二显示区域中的第二显示元件；第一像素电路，布置在第一显示区域中并且电连接到第一显示元件；第二像素电路，布置在第二显示区域外部并且电连接到第二显示元件；无机绝缘层，布置在基底之上并且包括对应于第二显示区域的凹槽；以及连接布线，布置在凹槽内部并且将第二显示元件电连接到第二像素电路。第二像素电路的导电层中的至少一个和连接布线可以包括相同的材料，并且连接布线可以包括根据布置在第二显示区域中的连接布线的位置而具有不同的宽度的部分。
显示面板还可以包括布置在连接布线上并且填充凹槽的有机绝缘层。
第二像素电路可以包括第一薄膜晶体管，第一薄膜晶体管包括：第一栅电极；以及第一半导体层，包括硅半导体。连接布线和第一栅电极可以布置在同一层并且可以包括相同的材料。
第二像素电路可以包括：第一薄膜晶体管，包括第一栅电极以及包括硅半导体的第一半导体层；以及存储电容器，包括下电极和上电极，下电极和第一栅电极彼此成一体，并且上电极设置在下电极之上。连接布线和上电极可以包括相同的材料并且可以布置在同一层。
第二像素电路可以包括：第一薄膜晶体管，包括第一栅电极和包括硅半导体的第一半导体层；以及第二薄膜晶体管，包括第二栅电极和第二半导体层，第二栅电极与第一栅电极布置在不同的层，并且第二半导体层包括氧化物半导体。连接布线和第二栅电极可以包括相同的材料并且可以布置在同一层。
第二像素电路可以包括第一薄膜晶体管，第一薄膜晶体管包括：第一栅电极；第一源电极；第一漏电极；以及第一半导体层，第一半导体层包括硅半导体。连接布线和第一源电极可以包括相同的材料。
第二像素电路可以包括第一薄膜晶体管，第一薄膜晶体管包括：第一栅电极；第一源电极；第一漏电极；以及第一半导体层，第一半导体层包括硅半导体。连接布线可以包括堆叠的第一导电层和第二导电层，第一导电层和第一栅电极可以包括相同的材料，并且第二导电层和第一源电极可以包括相同的材料。
第二显示区域可以包括：第一子区域；第二子区域；以及第三子区域，第一子区域布置在第二显示区域的边缘中，第三子区域与第一子区域间隔开，并且第二子区域设置在第一子区域与第三子区域之间。连接布线的布置在第一子区域中的部分可以具有第一宽度，连接布线的布置在第二子区域中的部分可以具有第二宽度，连接布线的布置在第三子区域中的部分可以具有第三宽度，第三宽度可以大于第二宽度，并且第二宽度可以大于第一宽度。
显示面板还可以包括分别布置在第二显示区域的右侧和左侧上的第三显示区域。第二像素电路可以布置在第三显示区域中，并且连接布线可以从第三显示区域延伸到第二显示区域。
显示面板还可以包括布置在第二显示区域之上的外围区域。第二像素电路可以布置在外围区域中，并且连接布线可以从外围区域延伸到第二显示区域。
基底还可以包括第四显示区域，第四显示区域与第二显示区域间隔开，并且在第四显示区域中布置有第四显示元件。显示面板还可以包括：第四像素电路，布置在第四显示区域外部并且电连接到第四显示元件；以及附加连接布线，将第四显示元件电连接到第四像素电路。附加连接布线可以在形状和材料中的至少一者上与连接布线不同。
附加连接布线的宽度可以在第四显示区域中是恒定的。
基底还可以包括布置在第一显示区域内部的开口区域，并且开口区域可以不显示图像。
根据一个或更多个实施例，显示装置包括：显示面板，包括第一显示区域、第二显示区域、布置在第一显示区域中的第一显示元件以及布置在第二显示区域中的第二显示元件；以及组件，布置在显示面板下方以对应于第二显示区域，其中，显示面板还包括：基底；第一像素电路，布置在第一显示区域中并且电连接到第一显示元件；第二像素电路，布置在第二显示区域外部并且电连接到第二显示元件；无机绝缘层，布置在基底之上并且包括对应于第二显示区域的凹槽；以及连接布线，布置在凹槽内部并且将第二显示元件电连接到第二像素电路。第二像素电路的导电层中的至少一个和连接布线可以包括相同的材料，并且连接布线包括根据布置在第二显示区域中的连接布线的位置而具有不同的宽度的部分。
显示装置还可以包括布置在连接布线上并且填充凹槽的有机绝缘层。
第二像素电路可以包括薄膜晶体管，薄膜晶体管包括：栅电极；以及半导体层，半导体层包括硅半导体。连接布线和栅电极可以布置在同一层并且可以包括相同的材料。
第二像素电路可以包括：薄膜晶体管，包括栅电极、源电极、漏电极以及半导体层，半导体层包括硅半导体。连接布线可以包括堆叠的第一导电层和第二导电层，第一导电层和栅电极包括相同的材料，并且第二导电层和源电极包括相同的材料。
第二显示区域可以包括：第一子区域；第二子区域；以及第三子区域，第一子区域布置在第二显示区域的边缘中，第三子区域与第一子区域间隔开，并且第二子区域设置在第一子区域与第三子区域之间。连接布线的布置在第一子区域中的部分可以具有第一宽度，连接布线的布置在第二子区域中的部分可以具有第二宽度，连接布线的布置在第三子区域中的部分可以具有第三宽度，第三宽度可以大于第二宽度，并且第二宽度可以大于第一宽度。
显示面板还可以包括：第四显示区域，与第二显示区域间隔开；以及附加组件，布置在显示面板下方以对应于第四显示区域。布置在第四显示区域中的附加连接布线可以在形状和材料中的至少一者上与连接布线不同。
附加连接布线的宽度可以在第四显示区域中是恒定的。
在根据实施例的显示面板和显示装置中，像素电路可以不布置在其中布置有组件的第二显示区域中，因此可以确保较宽的透射区域，并且可以提高透射率。第二显示区域中的连接布线可以包括金属并且包括具有不同的宽度的区域，因此可以减少电压降现象，并且同时可以确保均匀的透光率。
附图说明
通过结合附图的以下描述，公开的某些实施例的上方和其它方面、特征和优点将更加明显，在附图中：
图1是根据实施例的显示装置的示意性透视图；
图2是根据实施例的显示装置的一部分的示意性剖视图；
图3是根据实施例的可以包括在图1的显示装置中的显示面板的示意性平面图；
图4是根据实施例的可以包括在图1的显示装置中的显示面板的示意性平面图；
图5是图4的显示面板的示意性剖视图；
图6是根据实施例的显示面板的一部分的示意性剖视图；
图7是根据实施例的显示面板的一部分的示意性剖视图；
图8是根据实施例的显示面板的一部分的示意性剖视图；
图9是根据实施例的显示面板的一部分的示意性剖视图；
图10是根据实施例的显示面板的一部分的示意性剖视图；
图11是根据实施例的显示面板的一部分的示意性剖视图；
图12是根据实施例的显示面板的一部分的示意性平面布置图；
图13是根据实施例的显示面板的一部分的示意性平面布置图；
图14是根据实施例的显示面板的一部分的示意性平面图；
图15是图14的部分区域的示意性放大的平面布置图；以及
图16是根据实施例的显示面板的一部分的示意性平面图。
具体实施方式
现在将详细参照实施例，其示例在附图中示出，其中，同样的附图标记始终指同样的元件。在这方面，实施例可以具有不同的形式，并且不应该被解释为限于在此阐述的描述。因此，下方仅通过参照图来描述实施例，以解释描述的方面。如在此所使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。短语“……中的至少一个(种/者)”出于其含义和理解的目的旨在包括“选自于……的组中的至少一个(种/者)”的含义。例如，“A和B中的至少一个(种/者)”可以被理解为意味着“A、B或 A和B”。
由于公开允许各种改变和许多实施例，因此将在附图中示出并在书面描述中描述某些实施例。将参照下方参照附图详细描述的实施例来阐明公开的效果和特征以及用于实现它们的方法。然而，公开不限于以下实施例，并且可以以各种形式体现。
在下文中，将参照附图描述实施例，其中，同样的附图标记始终指同样的元件，并且省略其重复描述。
将理解的是，当层、区域或组件被称为“在”另一层、区域或组件“上”时，该层、区域或组件可以直接地或间接地在所述另一层、区域或组件上。也就是说，例如，可以存在居间层、居间区域或居间组件。为了便于说明，可以夸大或缩小附图中的元件的尺寸。例如，由于为了便于说明而任意地示出了附图中的元件的尺寸和厚度，因此公开不限于此。
x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以在更广泛的含义上解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此不垂直的不同的方向。
考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的局限性)，如在此所使用的术语“约(大约)”或“大致(近似)”包括所陈述值，并且意味着在如本领域普通技术人员所确定的特定值的可接受的偏差范围内。例如，“约(大约)”可以意味着在一个或更多个标准偏差内，或在所陈述值的±30％、±20％、±10％、±5％内。
将理解的是，术语“接触”、“连接到”和“结合到”可以包括物理接触和/或电接触、物理连接和/或电连接或者物理结合和/或电结合。
除非在此另外定义或暗示，否则在此所使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员通常理解的含义相同的含义。还将理解的是，术语(诸如在常用词典中定义的术语)应该被解释为具有与它们在相关领域的背景下和公开中的含义一致的含义，并且不应该以理想化或过于形式化的含义来解释，除非在此清楚地如此定义。
图1是根据实施例的显示装置1的示意性透视图。
参照图1，显示装置1包括显示区域DA和显示区域DA外部的外围区域DPA。显示区域DA可以包括第一显示区域DA1和第二显示区域DA2。第一显示区域DA1可以围绕第二显示区域DA2的至少一部分。第一显示区域DA1可以是主显示区域，并且第二显示区域DA2可以是组件区域和辅助显示区域两者，并且组件可以布置在组件区域中。例如，第一显示区域DA1 和第二显示区域DA2可以被构造为单独地或彼此协作地显示图像。外围区域 DPA可以是其中未布置显示元件的一种非显示区域。显示区域DA可以完全被外围区域DPA围绕。
图1示出了第二显示区域DA2布置在第一显示区域DA1内部，并且组件布置在第二显示区域DA2中。在实施例中，显示装置1可以包括两个或更多个第二显示区域DA2。第二显示区域DA2的形状和尺寸可以彼此不同。当在大致垂直于显示装置1的上表面的方向上观看时，第二显示区域DA2的形状可以包括各种形状(诸如圆形形状、椭圆形形状、包括四边形(例如，菱形形状)和星形形状的多边形等)。尽管图1示出了当在大致垂直于显示装置1的上表面的方向上观看时，第二显示区域DA2布置在大致具有四边形形状的第一显示区域DA1的(在y方向上的)上侧上，但是第二显示区域DA2 可以布置在具有四边形形状的第一显示区域DA1的一侧(例如，其右上侧或左上侧)上。
显示装置1可以通过使用像素来提供图像。像素可以包括可以被构造为显示红色、绿色或蓝色的子像素。像素可以包括一组子像素。
子像素可以由显示元件的发射区域实现。显示元件可以包括像素电极(阳极)、对电极(阴极)以及像素电极与对电极之间的发射层。发射区域可以被限定为发射层从其发射光的区域。在实施例中，发射区域可以被限定为覆盖像素电极的边缘并暴露像素电极的中心部分的像素限定层的开口区域。同样地，子像素可以被限定为像素限定层的开口区域。
发射层可以包括可以基本上显示红色、绿色或蓝色的有机材料。根据其中第一电极(阳极)与第二电极(阴极)叠置的区域，发射层可以包括发射区域和非发射区域，发射区域被构造为实际发射光，并且非发射区域被构造为不发射光。
在说明书中，像素可以与子像素用作相同的概念。例如，像素可以被实现为显示元件的发射区域。根据情况，像素或子像素可以与显示元件用作相同的概念。
显示装置1可以被构造为通过使用布置在第一显示区域DA1中的第一像素Pm和布置在第二显示区域DA2中的第二像素Pa来显示图像。
第二像素Pa可以布置在第二显示区域DA2中。第二像素Pa可以被构造为通过发射光来显示图像。在第二显示区域DA2中显示的图像是辅助图像，并且可以具有比在第一显示区域DA1中显示的图像的分辨率低的分辨率。
作为电子元件的组件40(见图2)可以在显示面板下方布置在第二显示区域DA2中。组件40是使用红外线或可见光的相机，并且可以包括拍摄或成像元件。作为另一示例，组件40可以是太阳能电池、闪光灯、照度传感器、接近传感器或虹膜传感器。作为另一示例，组件40可以具有接收声音的功能。为了防止组件40的功能受到限制，驱动第二显示区域DA2中的第二像素Pa 的第二像素电路可以布置在第三区域AR3中而不是第二显示区域DA2中。在实施例中，第三区域AR3可以是外围区域DPA。在实施例中，第三区域 AR3可以是布置在第一显示区域DA1与第二显示区域DA2之间并且被构造为显示图像的显示区域。
在根据实施例的显示面板10和包括该显示面板10的显示装置1中，在光穿过第二显示区域DA2的情况下，透光率可以为约10％或更大，更优选地为约25％或更大、约40％或更大、约50％或更大、约85％或更大、或约90％或更大。
图2是根据实施例的显示装置1的一部分的示意性剖视图。
参照图2，显示装置1可以包括显示面板10和与显示面板10叠置的组件40。盖窗(未示出)可以进一步布置在显示面板10上，盖窗保护显示面板10。
显示面板10包括第二显示区域DA2和第一显示区域DA1，第二显示区域DA2可以与组件40叠置，并且第一显示区域DA1可以显示主图像。显示面板10可以包括基底100上的显示层DISL、触摸屏层TSL、光学功能层OFL 和基底100下面的面板保护构件PB。
显示层DISL可以包括电路层PCL、显示元件层和封装构件ENCM，电路层PCL可以包括薄膜晶体管TFTm和TFTa，显示元件层可以包括发光元件(例如，作为显示元件的第一显示元件EDm和第二显示元件EDa)，并且封装构件ENCM可以包括薄膜封装层TFEL或封装基底(未示出)。绝缘层 IL'和IL可以分别布置在基底100与显示层DISL之间以及显示层DISL内部。
基底100可以包括绝缘材料(诸如玻璃、石英、聚合物树脂等)。基底 100可以是刚性基底或可弯曲、可折叠或可卷曲的柔性基底。
第一像素电路PCm和第一显示元件EDm可以布置在显示面板10的第一显示区域DA1中，并且第一显示元件EDm可以电连接到第一像素电路 PCm。第一像素电路PCm可以包括至少一个薄膜晶体管TFTm并控制第一显示元件EDm的光发射。第一像素Pm可以通过第一显示元件EDm的光发射来实现。
第二显示元件EDa可以布置在显示面板10的第二显示区域DA2中以实现第二像素Pa。第二显示区域DA2是辅助显示区域，并且第二显示区域DA2 的分辨率可以小于第一显示区域DA1的分辨率。例如，第二显示区域DA2 中的每单位面积的第二显示元件EDa的数量可以小于第一显示区域DA1中的每单位面积的第一显示元件EDm的数量。
在实施例中，驱动第二显示元件EDa的第二像素电路PCa可以不布置在第二显示区域DA2中，并且可以布置在第二显示区域DA2外部。在实施例中，第二像素电路PCa可以不布置在第二显示区域DA2中，并且可以布置在外围区域DPA中。在实施例中，第二像素电路PCa可以布置在第一显示区域 DA1与第二显示区域DA2之间的第三显示区域中。然而，可以进行各种修改。例如，第二像素电路PCa可以不与第二显示元件EDa叠置。
第二像素电路PCa可以包括至少一个薄膜晶体管TFTa，并且通过连接布线CWL电连接到第二显示元件EDa，连接布线CWL可以包括一层(见图 8)或更多层(见图11)。第二像素电路PCa可以控制第二显示元件EDa的光发射。第二像素Pa可以通过第二显示元件EDa的光发射来实现。
第二显示区域DA2可以包括透射区域，从组件40发射或入射在组件40 上的光或信号可以穿过该透射区域。第二显示区域DA2的透射区域可以是其中未布置第二显示元件EDa的像素电极(阳极)的剩余区域。透射区域可以是除了第二显示元件EDa从其发射光的区域之外的区域。透射区域可以包括第二像素Pa之间的区域。透射区域可以包括第二显示元件EDa之间的区域。
可以包括在绝缘层IL和IL'中的缓冲层、栅极绝缘层等可以布置在透射区域中。可以包括在绝缘层IL和IL'中的有机绝缘层可以布置在透射区域中。对电极(阴极)可以布置在透射区域中。薄膜封装层TFEL的无机封装层和/ 或有机封装层可以布置在透射区域中。布线可以布置在透射区域中，并且布线可以包括金属和/或透明导电材料。基底100、偏振片、粘合剂、窗和面板保护构件PB可以布置在透射区域中。
仅第二显示元件EDa和连接布线CWL可以布置在第二显示区域DA2 中，并且第二显示区域DA2中的每单位面积的第二显示元件EDa的数量可以小于第一显示区域DA1中的每单位面积的第一显示元件EDm的数量。因此，第二显示区域DA2的透光率可以是高的。
作为显示元件的第一显示元件EDm和第二显示元件EDa可以被薄膜封装层TFEL或封装基底覆盖。在实施例中，如图2中所示，薄膜封装层TFEL 可以包括至少一个无机封装层和至少一个有机封装层。在实施例中，薄膜封装层TFEL可以包括第一无机封装层131和第二无机封装层133以及在第一无机封装层131与第二无机封装层133之间的有机封装层132。
第一无机封装层131和第二无机封装层133可以均包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)和氧化铪(HfO2)之中的至少一种无机绝缘材料，并且通过化学气相沉积(CVD)形成。有机封装层132可以包括聚合物类材料。聚合物类材料可以包括硅类树脂、丙烯酰类树脂、环氧类树脂、聚酰亚胺和聚乙烯。
第一无机封装层131、有机封装层132和第二无机封装层133可以均形成为一个主体(或彼此成一体)以覆盖第一显示区域DA1和第二显示区域 DA2(或与第一显示区域DA1和第二显示区域DA2叠置)。
在作为显示元件的第一显示元件EDm和第二显示元件EDa被封装基底 (未示出)密封的情况下，封装基底可以布置以面对基底100且显示元件在封装基底与基底100之间。封装基底与显示元件之间可以存在间隙。封装基底可以包括玻璃。包括玻璃料的密封剂可以布置在基底100与封装基底之间。密封剂可以布置在外围区域DPA中。布置在外围区域DPA中的密封剂可以防止湿气在围绕显示区域DA的同时穿透显示区域DA的侧表面。
触摸屏层TSL可以被构造为获得与外部输入(例如，触摸事件)对应的坐标信息。触摸屏层TSL可以包括触摸电极和电连接到触摸电极的触摸布线。触摸屏层TSL可以通过使用自电容方法或互电容方法来感测外部输入。
触摸屏层TSL可以形成在薄膜封装层TFEL上。作为另一示例，触摸屏层TSL可以单独地形成在触摸基底上，然后通过包括诸如光学透明粘合剂 (OCA)的粘合剂层结合在薄膜封装层TFEL上。在实施例中，触摸屏层TSL 可以直接形成在薄膜封装层TFEL上。在这种情况下，粘合剂层可以不布置在触摸屏层TSL与薄膜封装层TFEL之间。
光学功能层OFL可以包括抗反射层。抗反射层可以降低从外部入射在显示装置1上的光(外部光)的反射率。在实施例中，光学功能层OFL可以是偏振膜。在实施例中，光学功能层OFL可以包括滤光器板，该滤光器板包括黑矩阵和滤色器。
面板保护构件PB可以附着在基底100下面，并且可以支撑和保护基底 100。面板保护构件PB可以包括与第二显示区域DA2对应的开口PB_OP。因为面板保护构件PB可以包括开口PB_OP，所以可以提高第二显示区域DA2 的透光率。面板保护构件PB可以包括聚对苯二甲酸乙二醇酯(PET)或聚酰亚胺(PI)。
第二显示区域DA2的面积可以大于其中布置有组件40的区域的面积。因此，面板保护构件PB的开口PB_OP的面积可以不对应于第二显示区域DA2的面积。然而，实施例不限于此。作为示例，面板保护构件PB可以不包括开口PB_OP，并且连续地布置为对应于第二显示区域DA2。
组件40可以布置在第二显示区域DA2中。组件40可以具有不同的功能。作为示例，组件40可以包括相机(拍摄元件)、太阳能电池、闪光灯、接近传感器、照度传感器和虹膜传感器中的至少两个。
图3是根据实施例的可以包括在图1的显示装置1中的显示面板10的示意性平面图。
参照图3，构成显示面板10的各种元件布置在基底100之上。基底100 包括显示区域DA和围绕显示区域DA的外围区域DPA。显示区域DA包括第一显示区域DA1和第二显示区域DA2，在第一显示区域DA1中可以显示主图像，并且在第二显示区域DA2中可以显示辅助图像。辅助图像可以与主图像一起形成整个图像，或者可以是独立于主图像的图像。
第一像素Pm布置在第一显示区域DA1中。第一像素Pm可以均由诸如有机发光二极管OLED(见图6)的显示元件来实现。第一像素电路PCm可以布置在第一显示区域DA1中，并且第一像素电路PCm可以驱动第一像素 Pm并且与第一像素Pm叠置。每个第一像素Pm可以发射例如红光、绿光、蓝光或白光。可以通过由封装构件覆盖来保护第一显示区域DA1免受外部空气或湿气的影响。
如上方所描述的，第二显示区域DA2可以布置在第一显示区域DA1的一侧上，或者可以布置在显示区域DA内部并被第一显示区域DA1围绕。第二像素Pa可以布置在第二显示区域DA2中。第二像素Pa可以均由诸如有机发光二极管OLED的显示元件来实现。驱动第二像素Pa的第二像素电路PCa 可以布置在靠近第二显示区域DA2的外围区域DPA中。作为示例，在第二显示区域DA2布置在显示区域DA的上侧上的情况下，第二像素电路PCa可以布置在外围区域DPA的上侧上。第二像素电路PCa可以通过在y方向上延伸的连接布线CWL电连接到实现第二像素Pa的显示元件。每个第二像素Pa 可以发射例如红光、绿光、蓝光或白光。可以通过由封装构件覆盖来保护第二显示区域DA2免受外部空气或湿气等的影响。
第二显示区域DA2的分辨率可以是第一显示区域DA1的分辨率的约 1/2、3/8、1/3、1/4、2/9、1/8、1/9或1/16。作为示例，第一显示区域DA1 的分辨率可以是约400ppi或更大，并且第二显示区域DA2的分辨率可以是约200ppi或约100ppi。
驱动像素(例如，第一像素Pm和第二像素Pa)的像素电路可以均电连接到布置在外围区域DPA中的外部电路。第一扫描驱动电路SDRV1、第二扫描驱动电路SDRV2、端子部分PAD、驱动电压供应线11和共电压供应线 13可以布置在外围区域DPA中。
第一扫描驱动电路SDRV1可以通过主扫描线SL将扫描信号施加到驱动第一像素Pm的第一像素电路PCm中的每个。第一扫描驱动电路SDRV1可以通过主发射控制线EL将发射控制信号施加到每个第一像素电路PCm。第二扫描驱动电路SDRV2可以与第一扫描驱动电路SDRV1相对地布置且第一显示区域DA1在第一扫描驱动电路SDRV1与第二扫描驱动电路SDRV2之间，并且大致平行于第一扫描驱动电路SDRV1。第一显示区域DA1中的第一像素Pm的第一像素电路PCm中的一些可以电连接到第一扫描驱动电路 SDRV1，其其余的第一像素电路PCm可以电连接到第二扫描驱动电路 SDRV2。
端子部分PAD可以布置在基底100的一侧上。端子部分PAD可以通过不被绝缘层覆盖而被暴露并电连接到显示电路板30。显示驱动器32可以布置在显示电路板30上。
显示驱动器32可以产生传送到第一扫描驱动电路SDRV1和第二扫描驱动电路SDRV2的控制信号。显示驱动器32产生数据信号。所产生的数据信号可以通过扇出布线FW和电连接到扇出布线FW的数据线DL传送到第一像素电路PCm。
显示驱动器32可以将驱动电压供应到驱动电压供应线11，并且将共电压供应到共电压供应线13。驱动电压可以通过电连接到驱动电压供应线11 的驱动电压线PL而被施加到像素(例如，第一像素Pm和第二像素Pa)的像素电路，并且共电压可以供应到共电压供应线13并施加到显示元件的对电极。
驱动电压供应线11可以在x方向上在第一显示区域DA1下方延伸。共电压供应线13可以具有包括开口侧的环形形状并围绕第一显示区域DA1的一部分。
尽管图3示出了存在一个第二显示区域DA2的情况，但是可以提供多个第二显示区域DA2。在这种情况下，第二显示区域DA2可以彼此间隔开。第一相机可以布置为对应于第二显示区域DA2，并且第二相机可以布置为对应于另一第二显示区域DA2。作为另一示例，相机可以布置为对应于第二显示区域DA2，并且红外传感器可以布置为对应于另一第二显示区域DA2。第二显示区域DA2的形状和尺寸可以彼此不同。
第二显示区域DA2可以具有圆形形状、椭圆形形状、多边形形状或不规则形状。在实施例中，第二显示区域DA2可以具有八边形形状。第二显示区域DA2可以具有各种多边形形状(诸如四边形、六边形等)。第二显示区域 DA2可以被第一显示区域DA1围绕。
图4是根据实施例的可以包括在图1的显示装置1中的显示面板10的示意性平面图。图5是图4的显示面板10的示意性剖视图。在图4和图5中，与图2和图3中的附图标记相同的附图标记表示相同的元件，因此省略了其重复描述。
参照图4和图5，基底100的显示区域DA包括第一显示区域DA1、第二显示区域DA2以及在第一显示区域DA1与第二显示区域DA2之间的第三显示区域DA3。
第一显示区域DA1可以是其中显示主图像的区域。第二显示区域DA2 和第三显示区域DA3可以是其中显示辅助图像的区域。辅助图像可以与主图像一起形成(或构成)整个图像，或者是独立于主图像的图像。
第三显示区域DA3可以布置在第二显示区域DA2的至少一侧上。尽管在图4中示出了第三显示区域DA3布置在第二显示区域DA2的左侧和右侧上，但是实施例不限于此。第三显示区域DA3可以布置在第二显示区域DA2 的上侧和下侧上，或者可以布置为围绕第二显示区域DA2。然而，可以进行各种修改。
第三像素Pt可以布置在第三显示区域DA3中。第三像素Pt可以均由诸如有机发光二极管OLED的显示元件来实现。驱动第三像素Pt的第三像素电路PCt可以布置在第三显示区域DA3中并且可以与第三像素Pt叠置。每个第三像素Pt可以发射例如红光、绿光、蓝光或白光。可以通过被封装构件覆盖来保护第三显示区域DA3免受外部空气或湿气的影响。第三像素Pt可以通过第三显示元件EDt的光发射来实现。
第二像素电路PCa布置在第三显示区域DA3中，并且第二像素电路PCa 可以驱动第二显示区域DA2中的第二像素Pa。例如，第三显示区域DA3可以用作第三区域AR3。第二像素电路PCa和第三像素电路PCt可以在第三显示区域DA3中交替地布置。第二像素电路PCa可以通过在x方向上延伸的连接布线CWL电连接到实现第二像素Pa的第二显示元件EDa。
第三显示区域DA3的分辨率可以与第二显示区域DA2的分辨率相同。作为另一示例，第三显示区域DA3的分辨率可以大于第二显示区域DA2的分辨率并且小于第一显示区域DA1的分辨率。
作为示例，第三显示区域DA3的分辨率可以是第一显示区域DA1的分辨率的约1/2、3/8、1/3、1/4、2/9、1/8、1/9或1/16。作为示例，第一显示区域DA1的分辨率可以是400ppi或更大，并且第二显示区域DA2和第三显示区域DA3的分辨率可以是约200ppi或约100ppi。
在实施例中，第一像素电路PCm、第二像素电路PCa和第三像素电路 PCt可以相同。然而，实施例不限于此。第一像素电路PCm、第二像素电路 PCa和第三像素电路PCt可以彼此不同。然而，可以进行各种修改。
图6是根据实施例的显示面板10的第一显示区域DA1的一部分的示意性剖视图。
参照图6，第一像素电路PCm和有机发光二极管OLED可以在显示面板 10的第一显示区域DA1中布置在基底100之上，并且有机发光二极管OLED 可以是电连接到第一像素电路PCm的第一显示元件EDm。下导电层BML可以进一步布置在基底100与第一像素电路PCm之间。
根据实施例的第一像素电路PCm包括第一薄膜晶体管TFT1和第二薄膜晶体管TFT2，第一薄膜晶体管TFT1可以包括硅半导体，并且第二薄膜晶体管TFT2可以包括氧化物半导体。第一像素电路PCm还可以包括存储电容器 Cst。
第一薄膜晶体管TFT1包括第一半导体层AS1和第一栅电极GE1，第一半导体层AS1可以包括硅半导体，并且第一栅电极GE1可以与第一半导体层 AS1绝缘。第一薄膜晶体管TFT1可以包括均电连接到第一半导体层AS1的第一源电极SE1和/或第一漏电极DE1。第一薄膜晶体管TFT1可以用作驱动薄膜晶体管。
第二薄膜晶体管TFT2包括第二半导体层AO2和第二栅电极GE2，第二半导体层AO2可以包括氧化物半导体，并且第二栅电极GE2可以与第二半导体层AO2绝缘。第二薄膜晶体管TFT2可以包括均电连接到第二半导体层AO2的第二源电极SE2和/或第二漏电极DE2。第二薄膜晶体管TFT2可以用作开关薄膜晶体管。作为另一示例，第二薄膜晶体管TFT2可以是除了驱动薄膜晶体管之外的任何薄膜晶体管。
在实施例中，用作驱动薄膜晶体管的第一薄膜晶体管TFT1的第一半导体层AS1可以包括具有优异的可靠性的多晶硅，并且对应于开关薄膜晶体管的第二薄膜晶体管TFT2的第二半导体层AO2可以包括具有小的漏电流的氧化物半导体。
在直接影响显示元件的亮度的驱动薄膜晶体管包括包含具有优异的可靠性的多晶硅的半导体层的情况下，可以实现高分辨率的显示装置。
包括氧化物半导体的薄膜晶体管可以具有高的载流子迁移率和低的漏电流，因此即使在长驱动时间的情况下，电压降也不大。这意味着，在使用包括氧化物半导体的薄膜晶体管的情况下，即使在低频下驱动显示装置，根据电压降，图像的颜色变化也不大，因此，可以在低频下驱动显示装置。因此，在驱动电路包括包含具有氧化物半导体的半导体层的薄膜晶体管的情况下，与驱动电路的所有薄膜晶体管包括包含多晶硅的半导体层的情况相比，可以降低其功耗。
在实施例中，因为除了驱动薄膜晶体管之外的薄膜晶体管中的至少一个可以包括包含氧化物半导体的有源层，所以可以降低显示装置1的功耗。
下导电层BML可以布置在第一薄膜晶体管TFT1下方，并且下导电层 BML可以与第一薄膜晶体管TFT1叠置。恒定电压可以施加到下导电层BML。因为下导电层BML可以布置在第一薄膜晶体管TFT1下方，所以第一薄膜晶体管TFT1可以较少地被邻近的干扰信号影响，因此，可以更加提高显示装置1的可靠性。
在实施例中，尽管有机发光二极管OLED用作显示元件的示例，但是在另一实施例中，无机发光元件或量子点发光元件可以用作显示元件。
在下文中，描述了其中包括在显示面板10中的元件彼此堆叠的结构。
基底100可以包括绝缘材料(诸如玻璃、石英、聚合物树脂等)。基底 100可以是刚性基底或可弯曲、可折叠或可卷曲的柔性基底。基底100可以具有由上方的材料形成的单层结构或多层结构。在多层结构的情况下，基底100还可以包括无机层。在实施例中，基底100可以具有有机材料/无机材料/ 有机材料的结构。
缓冲层111可以布置在基底100上，可以减少或防止异物、湿气或外部空气从基底100下方渗透，并且可以在基底100上提供平坦的表面。缓冲层 111可以包括诸如氧化物或氮化物的无机材料、有机材料或有机/无机复合材料，并且具有由无机材料和有机材料形成的单层结构或多层结构。在实施例中，缓冲层111可以包括氧化硅(SiO2)或氮化硅(SiNx)。
下导电层BML可以布置在基底100与缓冲层111之间。下导电层BML 可以包括导电材料。在一些实施例中，下导电层BML可以包括透明导电材料。作为示例，下导电层BML可以包括导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)或氧化铝锌(AZO))。下导电层BML可以与第一薄膜晶体管TFT1叠置。恒定电压可以施加到下导电层BML。阻挡层(未示出)可以进一步布置在基底100与下导电层BML之间，并且阻挡层可以阻挡外部空气的渗透。阻挡层可以包括诸如氧化物或氮化物的无机材料、有机材料或有机/无机复合材料，并且具有由无机材料和有机材料形成的单层结构或多层结构。
包括硅半导体的第一半导体层AS1可以布置在缓冲层111上，并且第一半导体层AS1可以包括多晶硅或非晶硅。第一半导体层AS1可以包括沟道区、源区和漏区，并且源区和漏区可以掺杂有杂质。
第一栅极绝缘层112可以覆盖第一半导体层AS1(或与第一半导体层AS1 叠置)。第一栅极绝缘层112可以包括无机绝缘材料(诸如氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)和氧化钛(TiO2))。第一栅极绝缘层112可以包括包含上方的无机绝缘材料的单层或多层。
第一栅电极GE1布置在第一栅极绝缘层112上以与第一半导体层AS1 叠置。第一栅电极GE1可以包括钼(Mo)、铝(Al)、铜(Cu)和钛(Ti) 中的至少一种，并且包括单层或多层。作为示例，第一栅电极GE1可以是单个Mo层。
第二栅极绝缘层113可以覆盖第一栅电极GE1。第二栅极绝缘层113可以包括无机绝缘材料(诸如氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)和氧化钛(TiO2))。第二栅极绝缘层113可以包括包含上方的无机绝缘材料的单层或多层。
存储电容器Cst可以与第一栅电极GE1叠置。存储电容器Cst包括下电极CE1和上电极CE2。第二栅极绝缘层113布置在下电极CE1与上电极CE2 之间。在这种情况下，第一栅电极GE1可以用作存储电容器Cst的下电极CE1 以及第一薄膜晶体管TFT1的第一栅电极GE1。例如，第一栅电极GE1和下电极CE1可以彼此成一体。上电极CE2布置在第二栅极绝缘层113上以与下电极CE1叠置。
第一布线WL1和底部栅电极BGE布置在第二栅极绝缘层113上。第一布线WL1可以被配置为将信号传送到第一薄膜晶体管TFT1或第二薄膜晶体管TFT2。底部栅电极BGE可以与第二薄膜晶体管TFT2的第二半导体层AO2 叠置，以将栅极信号施加到第二薄膜晶体管TFT2。在这种情况下，第二薄膜晶体管TFT2可以具有其中栅电极布置在第二半导体层AO2之上和下方的双栅电极结构。
底部栅电极BGE可以设置为第一布线WL1的一部分。在这种情况下，第一布线WL1可以被配置为将信号传送到第二薄膜晶体管TFT2。
第二栅极绝缘层113可以包括包含氧化物或氮化物的无机材料。作为示例，第二栅极绝缘层113可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)和氧化钛(TiO2)中的至少一种。
第一层间绝缘层115可以覆盖上电极CE2、第一布线WL1和底部栅电极 BGE。第一层间绝缘层115可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)和氧化钛(TiO2)中的至少一种。第一层间绝缘层115可以包括包含上方的无机绝缘材料的单层或多层。
包括氧化物半导体的第二半导体层AO2可以布置在第一层间绝缘层115 上。第二半导体层AO2可以包括沟道区、源区和漏区，并且源区和漏区可以设置在沟道区的两个相对侧上。第二半导体层AO2可以包括由铟(In)、镓 (Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、钛(Ti)和锌(Zn)中的至少一种形成的氧化物。在实施例中，第二半导体层AO2可以包括在ZnO中含有诸如铟(In)和镓(Ga)的金属的铟镓锌氧化物(IGZO)半导体。
可以通过调整氧化物半导体的载流子浓度并使源区和漏区导电来形成第二半导体层AO2的源区和漏区。例如，可以通过对氧化物半导体使用氢(H) 基气体、氟(F)基气体或其组合的等离子体处理通过增加载流子浓度来形成第二半导体层AO2的源区和漏区。
第二栅电极GE2布置在第二半导体层AO2上。第二层间绝缘层117布置在第二半导体层AO2与第二栅电极GE2之间。第二栅电极GE2与第二半导体层AO2叠置，并且通过第二层间绝缘层117与第二半导体层AO2绝缘。
第二层间绝缘层117可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2) 或氧化锌(ZnOx)，氧化锌(ZnOx)可以是ZnO和/或ZnO2。第二层间绝缘层117可以包括包含上方的无机绝缘材料的单层或多层。
第三层间绝缘层119可以布置在第二栅电极GE2上。第一源电极SE1 和/或第一漏电极DE1以及第二源电极SE2和/或第二漏电极DE2可以布置在第三层间绝缘层119上，第一源电极SE1和/或第一漏电极DE1可以电连接到第一半导体层AS1，并且第二源电极SE2和/或第二漏电极DE2可以电连接到第二半导体层AO2。数据线和驱动电压线可以布置在第三层间绝缘层119 上，数据线可以被配置为传送数据信号，并且驱动电压线可以被配置为传送驱动电压。第一源电极SE1、第一漏电极DE1、第二源电极SE2或第二漏电极DE2可以直接或通过另一薄膜晶体管电连接到数据线或驱动电压线。
第三层间绝缘层119可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2) 或氧化锌(ZnOx)，氧化锌(ZnOx)可以是ZnO和/或ZnO2。第三层间绝缘层119可以包括包含上方的无机绝缘材料的单层或多层。
第一源电极SE1和/或第一漏电极DE1以及第二源电极SE2和/或第二漏电极DE2可以包括具有高的导电性的材料(诸如金属、导电氧化物等)。作为示例，第一源电极SE1和/或第一漏电极DE1以及第二源电极SE2和/或第二漏电极DE2可以包括包含铝(Al)、铜(Cu)、钛(Ti)等的单层或多层。在实施例中，第一源电极SE1和/或第一漏电极DE1以及第二源电极SE2和/ 或第二漏电极DE2可以包括顺序地堆叠的Ti/Al/Ti的三层。
有机绝缘层120布置在第一源电极SE1和/或第一漏电极DE1以及第二源电极SE2和/或第二漏电极DE2上。有机绝缘层120可以包括单层或多层。作为示例，有机绝缘层120可以包括第一有机绝缘层121、第二有机绝缘层 122和第三有机绝缘层123。在这种情况下，第二布线WL2可以布置在第一有机绝缘层121上。第三布线WL3可以布置在第二有机绝缘层122上。第二布线WL2和第三布线WL3可以被配置为将各种信号和/或电压传送到第一像素电路PCm。
有机绝缘层120可以包括通用聚合物(诸如聚酰亚胺(例如，光敏聚酰亚胺)、聚碳酸酯(PC)、苯并环丁烯(BCB)、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS))、具有酚类基团的聚合物衍生物、丙烯酰类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物或乙烯醇类聚合物。
作为另一示例，有机绝缘层120可以包括硅氧烷类有机材料。硅氧烷类有机材料可以包括六甲基二硅氧烷、八甲基三硅氧烷、十甲基四硅氧烷、十二甲基五硅氧烷和聚二甲基硅氧烷。有机绝缘层120可以用作覆盖薄膜晶体管的保护层。第一有机绝缘层121、第二有机绝缘层122和第三有机绝缘层 123全部可以包括相同的材料，或者第一有机绝缘层121、第二有机绝缘层 122和第三有机绝缘层123中的至少一个可以包括不同的材料。然而，可以进行各种修改。
有机发光二极管OLED可以布置在有机绝缘层120上，并且有机发光二极管OLED可以包括像素电极310、对电极330和在像素电极310与对电极 33之间的发射层320。
像素电极310可以通过限定在有机绝缘层120中的接触孔电连接到第一漏电极DE1，并且通过第一漏电极DE1电连接到第一薄膜晶体管TFT1的第一漏区。像素电极310可以直接连接到第一薄膜晶体管TFT1，或者通过控制光发射的另一薄膜晶体管(未示出)间接连接到第一薄膜晶体管TFT1。
像素电极310可以包括导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌 (IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)或氧化铝锌(AZO))。像素电极310可以包括包含银(Ag)、镁(Mg)、铝(Al)或其化合物或混合物的反射层。作为示例，像素电极310可以包括在反射层上/下面包括至少一个层的结构，并且该至少一个层可以包括ITO、IZO、ZnO或In2O3。在这种情况下，像素电极310可以具有堆叠的ITO/Ag/ITO的结构。
像素限定层125可以布置在有机绝缘层120上。像素限定层125可以通过覆盖像素电极310的边缘并且包括暴露像素电极310的中心部分的开口来限定像素。例如，有机发光二极管OLED的发射区域(例如，第一像素Pm 的尺寸和形状)可以由像素限定层125的开口限定。
像素限定层125通过增加像素电极310的边缘与像素电极310之上的对电极330之间的距离来防止在像素电极310的边缘处发生电弧等。像素限定层125可以包括有机绝缘材料(诸如聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯、HMDSO、酚醛树脂等)，并且通过旋涂等来形成。
在实施例中，像素限定层125可以包括绝缘材料(例如，有机绝缘材料)，该绝缘材料包括具有黑色的颜料或染料。包括阻光层的像素限定层125可以通过防止邻近的像素之间的颜色混合来提高可视性。
有机发光二极管OLED的发射层320可以包括低分子量材料或聚合物材料，并且发射红光、绿光、蓝光或白光。
第一公共层(未示出)和/或第二公共层(未示出)可以布置在发射层320 下面和发射层320上。第一公共层是发射层320下面的元件，并且可以包括例如空穴传输层(HTL)和/或空穴注入层(HIL)。第二公共层是发射层320 上的元件，并且可以包括电子传输层(ETL)和/或电子注入层(EIL)。在实施例中，可以省略第二公共层。
与针对每个像素布置为分别对应于像素限定层125的开口OP1的发射层 320不同，类似于下方描述的对电极330，第一公共层和第二公共层可以是形成为一个主体以完全覆盖基底100的显示区域DA(或与基底100的显示区域 DA完全叠置)的公共层。
对电极330布置在发射层320上。对电极330可以包括具有低逸出功的导电材料。作为示例，对电极330可以包括(半)透明层，该(半)透明层包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、锂(Li)、钙(Ca)或其合金。作为另一示例，对电极330还可以包括在包括上方的材料的(半)透明层上的层，并且该层可以包括ITO、IZO、ZnO或In2O3。对电极330可以遍及有机发光二极管形成为一个主体以对应于像素电极310。
在第一显示区域DA1中，实现第一像素Pm的有机发光二极管OLED与第一像素电路PCm叠置。例如，有机发光二极管OLED的像素电极310可以与包括在第一像素电路PCm中的至少一个薄膜晶体管叠置。
图7是根据实施例的显示面板10的第二显示区域DA2和第三区域AR3 的一部分的示意性剖视图。第三区域AR3可以是第三显示区域DA3或外围区域DPA。在图7中，与图6中的附图标记相同的附图标记表示相同的元件，因此省略其重复描述。
参照图7，有机发光二极管OLED可以布置在显示面板10的第二显示区域DA2中，并且有机发光二极管OLED可以是实现第二像素Pa的第二显示元件EDa。第二像素电路PCa可以布置在显示面板10的第三区域AR3中，并且第二像素电路PCa可以电连接到第二显示元件EDa。
第二像素电路PCa可以包括第一薄膜晶体管TFT1、第二薄膜晶体管 TFT2和存储电容器Cst，第一薄膜晶体管TFT1可以包括硅半导体，并且第二薄膜晶体管TFT2可以包括氧化物半导体。下导电层BML可以进一步布置在基底100与第二像素电路PCa之间。下导电层BML可以与第一薄膜晶体管TFT1叠置。第二像素电路PCa的元件可以类似于第一像素电路PCm的元件，因此第一像素电路PCm的描述代替第二像素电路PCa的描述。
布置在第二显示区域DA2外部(例如，在第三区域AR3中)的第二像素电路PCa可以通过连接布线CWL电连接到布置在第二显示区域DA2中的作为第二显示元件EDa的有机发光二极管OLED。
连接布线CWL和第二像素电路PCa的导电层中的至少一个可以包括相同的材料并且可以同时地形成。
参照图7，连接布线CWL和第一薄膜晶体管TFT1的第一栅电极GE1 可以包括相同的材料并且可以布置在同一层。连接布线CWL可以包括诸如钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等的金属，并且包括单层或多层。连接布线CWL可以布置在第一栅极绝缘层112上。连接布线CWL和第一栅电极GE1可以通过同一工艺同时地形成。
在连接布线CWL包括除了第二像素电路PCa的导电层之外的单独材料 (例如，透明导电氧化物)的情况下，需要增加形成连接布线CWL的单独工艺，因此，处理时间和处理成本可能增加。在连接布线CWL包括透明导电氧化物的情况下，透明导电氧化物的比电阻高于金属的比电阻，因此，布置在第二显示区域DA2中的有机发光二极管OLED的亮度可能降低。
在实施例中，连接布线CWL和第一栅电极GE1可以通过同一工艺形成，因此可以减少处理时间和处理成本。连接布线CWL和第一栅电极GE1包括相同的金属，因此可以确保有机发光二极管OLED的均匀亮度。因为连接布线CWL可以通过使用不透明金属来布置，所以第二显示区域DA2的透光率可能根据其位置而不均匀。在实施例中，连接布线CWL的宽度根据其位置来调整，第二显示区域DA2的透光率可以根据其位置而均匀。这在下方描述。
在实施例中，显示面板10的无机绝缘层IL包括对应于第二显示区域DA2 的凹槽GV。连接布线CWL的至少一部分可以布置在凹槽GV内部。
作为示例，假设缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113、第一层间绝缘层115、第二层间绝缘层117和第三层间绝缘层119统称为无机绝缘层IL，无机绝缘层IL可以包括对应于第二显示区域DA2的凹槽GV。
可以通过去除无机绝缘层IL的一部分来设置凹槽GV。作为示例，缓冲层111和第一栅极绝缘层112可以遍及第二显示区域DA2连续地布置。第二栅极绝缘层113、第一层间绝缘层115、第二层间绝缘层117和第三层间绝缘层119可以分别包括与第二显示区域DA2对应的开口。这些开口可以分别通过单独的工艺形成或通过同一工艺同时地形成。在这些开口通过单独的工艺形成的情况下，凹槽GV的内表面可以不是平滑的，并且可以具有诸如阶梯形状的台阶差。
连接布线CWL和第一薄膜晶体管TFT1的第一栅电极GE1可以通过同一工艺来形成，因此可以在形成连接布线CWL之后形成凹槽GV。在这种情况下，连接布线CWL的端部可以不被凹槽GV暴露。
第一有机绝缘层121可以覆盖布置在凹槽GV内部的连接布线CWL并填充凹槽GV。连接布线CWL可以在第二显示区域DA2中布置在第一栅极绝缘层112与第一有机绝缘层121之间。第一栅极绝缘层112可以具有比包括在无机绝缘层IL中的除了第一栅极绝缘层112之外的绝缘层的透光率高的透光率。因此，可以更多地提高第二显示区域DA2的透光率。由于有机材料的性质，第一有机绝缘层121可以通过吸收可能施加到连接布线CWL的冲击来保护连接布线CWL，使得在连接布线CWL中不形成裂纹等。
连接布线CWL的一端(或第一端)可以通过桥接布线BWL电连接到第二像素电路PCa。在实施例中，桥接布线BWL布置在第二有机绝缘层122 上并且通过接触孔电连接到第二像素电路PCa的第一薄膜晶体管TFT1以及连接布线CWL。在实施例中，桥接布线BWL可以布置在第一有机绝缘层121 上或布置在第三层间绝缘层119上。然而，可以进行各种修改。连接布线CWL 的另一端(或第二端)可以通过第一接触电极CM1电连接到有机发光二极管OLED的像素电极310。第一接触电极CM1可以通过穿过第二有机绝缘层122 和第一有机绝缘层121的接触孔电连接到连接布线CWL的另一端。像素电极310可以通过穿过第三有机绝缘层123的接触孔电连接到第一接触电极 CM1。
第二显示区域DA2中的像素限定层125可以与第一显示区域DA1中的像素限定层125间隔开。像素限定层125可以包括阻光材料。作为示例，像素限定层125可以包括绝缘材料(例如，有机绝缘材料)，该绝缘材料包括具有黑色的颜料或染料。包括阻光层的像素限定层125可以通过吸收由组件40 (见图2)反射到显示面板10的光来防止邻近的像素之间的颜色混合并提高可视性。像素限定层125可以包括阻光材料，因此可以针对每个第二像素Pa对第二显示区域DA2中的像素限定层125进行图案化。像素限定层125可以覆盖像素电极310的边缘(或与像素电极310的边缘叠置)，并且包括暴露像素电极310的中心部分的开口，像素限定层125的平面形状可以具有环形状或甜甜圈形状。在实施例中，像素限定层125的开口在平面图中可以是圆形的。作为另一示例，像素限定层125的开口可以具有椭圆形形状或带有圆角 (倒角)的多边形形状。
图8至图11是根据实施例的显示面板10的一部分的示意性剖视图。在图8至图11中，与图6和图7的附图标记相同的附图标记表示相同的元件，因此省略其重复描述。
参照图8，连接布线CWL和存储电容器Cst的上电极CE2可以包括相同的材料并且布置在同一层。连接布线CWL可以包括诸如钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等的金属，并且包括单层或多层。连接布线CWL可以布置在第二栅极绝缘层113上。连接布线CWL和上电极CE2可以通过同一工艺形成。
可以通过去除无机绝缘层IL的一部分来形成凹槽GV。作为示例，缓冲层111、第一栅极绝缘层112和第二栅极绝缘层113可以遍及第二显示区域 DA2连续地布置。第一层间绝缘层115、第二层间绝缘层117和第三层间绝缘层119可以分别包括与第二显示区域DA2对应的开口。这些开口可以分别通过单独的工艺形成或通过同一工艺同时地形成。在这些开口通过单独的工艺形成的情况下，凹槽GV的内表面可以不是平滑的，并且可以具有诸如阶梯形状的台阶差。可以在形成连接布线CWL之后形成凹槽GV。
第一有机绝缘层121可以覆盖布置在凹槽GV内部的连接布线CWL并填充凹槽GV。连接布线CWL可以在第二显示区域DA2中布置在第二栅极绝缘层113与第一有机绝缘层121之间。
参照图9，连接布线CWL和第二薄膜晶体管TFT2的第二栅电极GE2 可以包括相同的材料并且布置在同一层。连接布线CWL可以包括诸如钼 (Mo)、铝(Al)、铜(Cu)、钛(Ti)等的金属，并且包括单层或多层。连接布线CWL可以布置在第二层间绝缘层117上。连接布线CWL和第二栅电极GE2可以通过同一工艺形成。
可以通过去除无机绝缘层IL的一部分来形成凹槽GV。作为示例，缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113、第一层间绝缘层115和第二层间绝缘层117可以遍及第二显示区域DA2连续地布置。第三层间绝缘层119可以包括与第二显示区域DA2对应的开口。可以在形成连接布线CWL 之后形成凹槽GV。
第一有机绝缘层121可以覆盖布置在凹槽GV内部的连接布线CWL(或与布置在凹槽GV内部的连接布线CWL叠置)并填充凹槽GV。连接布线 CWL可以在第二显示区域DA2中布置在第二层间绝缘层117与第一有机绝缘层121之间。
参照图10，连接布线CWL和第一薄膜晶体管TFT1的第一源电极SE1 和/或第一漏电极DE1可以包括相同的材料。第一源电极SE1和/或第一漏电极DE1可以布置在无机绝缘层IL上。连接布线CWL可以包括诸如钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等的金属，并且包括单层或多层。可以通过同一工艺同时地形成连接布线CWL和第一源电极SE1和/或第一漏电极DE1。
可以通过去除无机绝缘层IL的一部分来形成凹槽GV。作为示例，缓冲层111可以遍及第二显示区域DA2连续地布置。第一栅极绝缘层112、第二栅极绝缘层113、第一层间绝缘层115、第二层间绝缘层117和第三层间绝缘层119可以分别包括与第二显示区域DA2对应的开口。这些开口可以分别通过单独的工艺形成或通过同一工艺同时地形成。在这些开口通过单独的工艺形成的情况下，凹槽GV的内表面可以不是平滑的，并且可以具有诸如阶梯形状的台阶差。
连接布线CWL可以布置在凹槽GV内部。第一有机绝缘层121可以覆盖连接布线CWL并填充凹槽GV。连接布线CWL可以在第二显示区域DA2 中布置在缓冲层111与第一有机绝缘层121之间。在实施例中，连接布线CWL 和第一源电极SE1和/或第一漏电极DE1可以通过同一工艺形成，因此可以在形成连接布线CWL之前形成凹槽GV。
参照图11，连接布线CWL可以包括堆叠的第一导电层CWLa和第二导电层CWLb，第一导电层CWLa和第一薄膜晶体管TFT1的第一栅电极GE1 可以包括相同的材料，并且第二导电层CWLb和第一薄膜晶体管TFT1的第一源电极SE1和/或第一漏电极DE1可以包括相同的材料。连接布线CWL可以包括诸如钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等的金属，并且包括单层或多层。连接布线CWL的第一导电层CWLa和第一栅电极GE1可以通过同一工艺同时地形成。连接布线CWL的第二导电层CWLb和第一源电极SE1 和/或第一漏电极DE1可以通过同一工艺同时地形成。
可以通过去除无机绝缘层IL的一部分来形成凹槽GV。作为示例，缓冲层111和第一栅极绝缘层112可以遍及第二显示区域DA2连续地布置。第二栅极绝缘层113、第一层间绝缘层115、第二层间绝缘层117和第三层间绝缘层119可以分别包括与第二显示区域DA2对应的开口。这些开口可以分别通过单独的工艺形成或通过同一工艺同时地形成。在这些开口通过单独的工艺形成的情况下，凹槽GV的内表面可以不是平滑的，并且可以具有诸如阶梯形状的台阶差。可以在形成第一导电层CWLa之后形成凹槽GV。可以在形成凹槽GV之后形成第二导电层CWLb。
第一有机绝缘层121可以覆盖布置在凹槽GV内部的连接布线CWL并填充凹槽GV。连接布线CWL可以在第二显示区域DA2中布置在第一栅极绝缘层112与第一有机绝缘层121之间。
图12是根据实施例的显示面板10的一部分的示意性平面布置图。示出了第二显示区域DA2和在第二显示区域DA2的两个相对侧上的第三显示区域DA3。
参照图12，第二像素Pa布置在第二显示区域DA2中。第二像素Pa可以以诸如
Figure BDA0003744513680000261
结构、stripe(条纹)结构、delta(三角)结构等的各种结构布置。第三显示区域DA3可以布置在第二显示区域DA2的右侧和左侧上。第二像素电路PCa(见图4)可以布置在第三显示区域DA3中，并且第二像素电路PCa可以驱动第二像素Pa。组件40可以布置为对应于第二显示区域 DA2。
第三显示区域DA3中的第二像素电路PCa中的每个可以通过连接布线 CWL电连接到实现第二像素Pa的显示元件。连接布线CWL可以在x方向或与x方向相反的方向上延伸。作为示例，从第二显示区域DA2的左侧上的第三显示区域DA3延伸到第二显示区域DA2的连接布线CWL可以在x方向上延伸，并且从第二显示区域DA2的右侧上的第三显示区域DA3延伸到第二显示区域DA2的连接布线CWL可以在与x方向相反的方向上延伸。
在实施例中，连接布线CWL可以包括根据其布置在第二显示区域DA2 中的位置而具有不同的宽度的部分。
第二显示区域DA2可以包括第一子区域SA1、第二子区域SA2和第三子区域SA3。第一子区域SA1可以是布置在第二显示区域DA2的与第三显示区域DA3相邻的边缘中的区域。第三子区域SA3可以是布置在第二显示区域DA2的中心部分中的区域。第二子区域SA2可以是布置在第一子区域 SA1与第三子区域SA3之间的区域。
布置在第二显示区域DA2中的连接布线CWL可以包括第一连接布线 CWL1、第二连接布线CWL2和第三连接布线CWL3。第一连接布线CWL1 可以延伸到第一子区域SA1，第二连接布线CWL2可以延伸到第二子区域 SA2，并且第三连接布线CWL3可以延伸到第三子区域SA3。
在这种情况下，第一连接布线CWL1、第二连接布线CWL2和第三连接布线CWL3全部可以布置在第一子区域SA1中。仅第三连接布线CWL3和第二连接布线CWL2可以布置在第二子区域SA2中。仅第三连接布线CWL3 可以布置在第三子区域SA3中。
在第一连接布线CWL1、第二连接布线CWL2和第三连接布线CWL3均包括不透明金属并且形成为具有相同的厚度的情况下，第一子区域SA1、第二子区域SA2和第三子区域SA3的透光率可以形成为不同，因此，由组件 40接收/传输的光或信号可能根据区域(例如，第一子区域SA1、第二子区域 SA2和第三子区域SA3)而不均匀。
在实施例中，连接布线CWL根据布置在第二显示区域DA2中的其位置而具有不同的宽度，因此，第二显示区域DA2的透光率可以变得均匀，并且可以提高组件40的功能。
第一子区域SA1中的连接布线CWL可以具有第一宽度wt1，第二子区域SA2中的连接布线CWL可以具有第二宽度wt2，并且第三子区域SA3中的连接布线CWL可以具有第三宽度wt3。第三宽度wt3可以大于第二宽度 wt2。第二宽度wt2可以大于第一宽度wt1(wt3>wt2>wt1)。在这种情况下，第一宽度wt1、第二宽度wt2和第三宽度wt3可以是在与连接布线CWL在纵向方向上延伸的方向垂直的方向上的宽度。在实施例中，第一宽度wt1可以是约2μm至约2.5μm，第二宽度wt2可以是约2.5μm至约3μm，并且第三宽度wt3可以是约3μm至约3.5μm。
第一连接布线CWL1可以仅布置在第一子区域SA1中，因此第一连接布线CWL1可以仅形成为具有第一宽度wt1。第二连接布线CWL2可以包括具有第一宽度wt1的部分和具有第二宽度wt2的部分。第三连接布线CWL3可以包括具有第一宽度wt1的部分、具有第二宽度wt2的部分和具有第三宽度 wt3的部分。
图13是根据实施例的显示面板10的一部分的示意性平面布置图。示出了第二显示区域DA2和布置在其上侧上的外围区域DPA。
参照图13，第二像素Pa布置在第二显示区域DA2中。外围区域DPA 可以布置在第二显示区域DA2的上侧上。第二像素电路PCa(见图3)可以布置在外围区域DPA中，并且第二像素电路PCa可以驱动第二像素Pa。
外围区域DPA中的第二像素电路PCa中的每个可以通过连接布线CWL 电连接到实现第二像素Pa的显示元件。连接布线CWL可以在与y方向相反的方向上延伸。在实施例中，连接布线CWL可以包括根据其布置在第二显示区域DA2中的位置而具有不同的宽度的部分。
第二显示区域DA2可以包括第一子区域SA1、第二子区域SA2和第三子区域SA3。第一子区域SA1可以是布置在第二显示区域DA2的与外围区域DPA相邻的边缘中的区域。第三子区域SA3可以与第一子区域SA1间隔开。第二子区域SA2可以是布置在第一子区域SA1与第三子区域SA3之间的区域。
布置在第二显示区域DA2中的连接布线CWL可以包括第一连接布线 CWL1、第二连接布线CWL2和第三连接布线CWL3，第一连接布线CWL1 可以延伸到第一子区域SA1，第二连接布线CWL2可以延伸到第二子区域 SA2，并且第三连接布线CWL3可以延伸到第三子区域SA3。
第一子区域SA1中的连接布线CWL可以具有第一宽度wt1，第二子区域SA2中的连接布线CWL可以具有第二宽度wt2，并且第三子区域SA3中的连接布线CWL可以具有第三宽度wt3。第三宽度wt3可以大于第二宽度 wt2。第二宽度wt2可以大于第一宽度wt1(wt3>wt2>wt1)。在这种情况下，第一宽度wt1、第二宽度wt2和第三宽度wt3可以是在与连接布线CWL在纵向方向上延伸的方向垂直的方向上的宽度。在实施例中，第一宽度wt1可以是约2μm至约2.5μm，第二宽度wt2可以是约2.5μm至约3μm，并且第三宽度wt3可以是约3μm至约3.5μm。
第一连接布线CWL1可以仅布置在第一子区域SA1中，因此第一连接布线CWL1可以形成为仅具有第一宽度wt1。第二连接布线CWL2可以包括具有第一宽度wt1的部分和具有第二宽度wt2的部分。第三连接布线CWL3可以包括具有第一宽度wt1的部分、具有第二宽度wt2的部分和具有第三宽度 wt3的部分。
图14是根据实施例的显示面板10的一部分的示意性平面图，并且图15 是图14的部分区域的示意性放大的平面布置图。图15示出了图14的第四显示区域DA4。
参照图14和图15，根据实施例的显示面板10包括第一显示区域DA1、第二显示区域DA2和第四显示区域DA4。第四显示区域DA4与第二显示区域DA2间隔开。第一显示区域DA1可以围绕第四显示区域DA4的至少一部分。第一显示区域DA1可以是主显示区域。第二显示区域DA2和第四显示区域DA4可以同时是其中布置有组件的组件区域和辅助显示区域。例如，第一显示区域DA1、第二显示区域DA2和第四显示区域DA4可以均单独地或彼此组合地显示图像。
第一组件41和第二组件42可以分别布置在显示面板10下方以对应于第二显示区域DA2和第四显示区域DA4。第一组件41的功能可以不同于第二组件42的功能。第二显示区域DA2和第四显示区域DA4的透光率可以根据第一组件41和第二组件42而彼此不同。第二显示区域DA2的描述被参照图 12进行的描述代替。
参照图15，第四像素Pa'布置在第四显示区域DA4中。第四像素电路PCa' 可以布置在第四显示区域DA4外部，并且第四像素电路PCa'可以驱动第四像素Pa'。作为示例，第四像素电路PCa'可以布置在第五显示区域DA5中，第五显示区域DA5布置在第四显示区域DA4的两个相对侧上。显示图像的第五像素和驱动第五像素的第五像素电路可以布置在第五显示区域DA5中。
第五显示区域DA5中的第四像素电路PCa'中的每个可以通过连接布线 CWL'电连接到实现第四像素Pa'的显示元件。连接布线CWL'可以在x方向或 -x方向上延伸。
在实施例中，第四显示区域DA4中的连接布线CWL'的形状和/或材料可以与第二显示区域DA2(见图12)中的连接布线CWL的形状和/或材料不同。
在实施例中，第四显示区域DA4中的连接布线CWL'可以以恒定的宽度布置。连接布线CWL'可以包括具有恒定的宽度的不透明金属，因此即使其透光率可能不均匀，在第二组件42的性能没有问题的情况下，连接布线CWL' 也可以以恒定的宽度设置。作为另一示例，即使连接布线CWL'包括具有不同的宽度的部分，连接布线CWL'也可以以与第二显示区域DA2中的连接布线 CWL的宽度不同的宽度来设置。
在实施例中，第四显示区域DA4中的连接布线CWL'可以包括透明导电材料。作为示例，连接布线CWL'可以包括透明导电氧化物(TCO)。连接布线CWL'可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)或氧化铝锌(AZO)的导电氧化物。为了使第四显示区域DA4的透光率大于第二显示区域DA2的透光率，第四显示区域DA4中的连接布线CWL'可以包括透明导电材料。
图16是根据实施例的显示面板10的一部分的示意性平面图。
参照图16，显示面板10还可以包括开口区域OA。
开口区域OA可以是在其中布置有第三组件43的区域。开口区域OA可以被理解为透射区域，从第三组件43输出到外部或从外部朝向第三组件43 行进的光和/或声音可以穿过该透射区域。在实施例中，在光穿过开口区域 OA的情况下，透光率可以是约50％或更大，更优选地约70％或更大，约75％或更大，约80％或更大，约85％或更大，或约90％或更大。开口区域OA是其中不布置显示元件的区域，因此是可以不显示图像的区域。在实施例中，开口区域OA可以布置在显示区域DA内部，并且主像素(例如，第一像素 Pm(见图1)可以布置为围绕开口区域OA。
第一组件41和第二组件42可以分别布置在第二显示区域DA2和第四显示区域DA4中。像素(例如，第二像素Pa和第四像素Pa')可以布置在第二显示区域DA2和第四显示区域DA4中以显示图像。
在实施例中，开口区域OA的透光率可以大于第二显示区域DA2和第四显示区域DA4的透光率。因此，具有高的透光率的组件(例如，相机等)可以布置在开口区域OA中。感测红外线的传感器或照度传感器等可以布置在第二显示区域DA2和第四显示区域DA4中。
如上方所描述的，在根据实施例的显示面板和显示装置中，像素电路可以不布置在其中布置有组件的第二显示区域中，因此可以确保较宽的透射区域，并且可以提高透射率。
此外，在根据实施例的显示面板和显示装置中，第二显示区域中的连接布线可以包括金属并且包括具有不同的宽度的区域，因此可以减少电压降现象，并且同时可以确保均匀的透光率。
然而，公开的范围不受这些效果的限制。
应该理解的是，在此描述的实施例应该仅在描述性含义上考虑，而不是为了限制的目的。每个实施例内的特征或方面的描述应该被认为可用于其它实施例中的其它类似特征或方面。尽管已经参照图描述了一个或更多个实施例，但是本领域普通技术人员将理解的是，在不脱离公开的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (10)

1.一种显示面板，其特征在于，所述显示面板包括：
基底，包括第一显示区域、第二显示区域、布置在所述第一显示区域中的第一显示元件以及布置在所述第二显示区域中的第二显示元件；
第一像素电路，布置在所述第一显示区域中并且电连接到所述第一显示元件；
第二像素电路，布置在所述第二显示区域外部并且电连接到所述第二显示元件；
无机绝缘层，布置在所述基底之上并且包括对应于所述第二显示区域的凹槽；以及
连接布线，包括一层或更多层，并且布置在所述凹槽内部并且用于将所述第二显示元件电连接到所述第二像素电路，其中，
所述连接布线包括根据布置在所述第二显示区域中的所述连接布线的位置而具有不同的宽度的部分。
2.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括：
有机绝缘层，布置在所述连接布线上并且填充所述凹槽。
3.根据权利要求1所述的显示面板，其特征在于，
所述第二像素电路包括第一薄膜晶体管，并且
所述连接布线和所述第一薄膜晶体管的第一栅电极布置在同一层。
4.根据权利要求1所述的显示面板，其特征在于，
所述第二像素电路包括：第一薄膜晶体管；以及存储电容器，包括下电极和上电极，
其中，所述连接布线和所述存储电容器的上电极布置在同一层。
5.根据权利要求1所述的显示面板，其特征在于，
所述第二像素电路包括：第一薄膜晶体管，包括第一栅电极；以及第二薄膜晶体管，包括第二栅电极，所述第二栅电极与所述第一栅电极布置在不同的层，
其中，所述连接布线和所述第二栅电极布置在同一层。
6.根据权利要求1所述的显示面板，其特征在于，
所述第二像素电路包括第一薄膜晶体管，并且
所述连接布线和所述第一薄膜晶体管的源电极和/或漏电极被同一层覆盖。
7.根据权利要求1所述的显示面板，其特征在于，
所述第二显示区域包括：第一子区域；第二子区域；以及第三子区域，所述第一子区域布置在所述第二显示区域的边缘中，所述第三子区域与所述第一子区域间隔开，并且所述第二子区域设置在所述第一子区域与所述第三子区域之间，
所述连接布线的布置在所述第一子区域中的部分具有第一宽度，
所述连接布线的布置在所述第二子区域中的部分具有第二宽度，
所述连接布线的布置在所述第三子区域中的部分具有第三宽度，
所述第三宽度大于所述第二宽度，并且
所述第二宽度大于所述第一宽度。
8.根据权利要求7所述的显示面板，其特征在于，所述显示面板还包括：
第三显示区域，分别布置在所述第二显示区域的右侧和左侧上，其中，
所述第二像素电路布置在所述第三显示区域中，并且
所述连接布线从所述第三显示区域延伸到所述第二显示区域。
9.根据权利要求7所述的显示面板，其特征在于，所述显示面板还包括：
外围区域，布置在所述第二显示区域之上，其中，
所述第二像素电路布置在所述外围区域中，并且
所述连接布线从所述外围区域延伸到所述第二显示区域。
10.根据权利要求1所述的显示面板，其特征在于，
所述基底还包括第四显示区域，所述第四显示区域与所述第二显示区域间隔开，并且在所述第四显示区域中布置有第四显示元件，
所述显示面板还包括：第四像素电路，布置在所述第四显示区域外部并且电连接到所述第四显示元件；以及附加连接布线，用于将所述第四显示元件电连接到所述第四像素电路，并且
所述附加连接布线在形状上与所述连接布线不同。
CN202221814585.7U 2021-07-29 2022-07-13 显示面板 Active CN218004860U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210100135A KR20230019313A (ko) 2021-07-29 2021-07-29 표시 패널 및 이를 구비하는 표시 장치
KR10-2021-0100135 2021-07-29

Publications (1)

Publication Number Publication Date
CN218004860U true CN218004860U (zh) 2022-12-09

Family

ID=83115478

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202221814585.7U Active CN218004860U (zh) 2021-07-29 2022-07-13 显示面板
CN202210825919.9A Pending CN115701247A (zh) 2021-07-29 2022-07-13 显示面板和包括该显示面板的显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202210825919.9A Pending CN115701247A (zh) 2021-07-29 2022-07-13 显示面板和包括该显示面板的显示装置

Country Status (4)

Country Link
US (1) US20230036991A1 (zh)
EP (1) EP4125132A1 (zh)
KR (1) KR20230019313A (zh)
CN (2) CN218004860U (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117457663A (zh) * 2023-02-22 2024-01-26 武汉华星光电半导体显示技术有限公司 一种显示面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108376696B (zh) * 2017-09-30 2020-08-25 云谷（固安）科技有限公司 终端及显示屏
KR20210081513A (ko) * 2019-12-23 2021-07-02 삼성디스플레이 주식회사 표시 패널 및 이를 구비한 전자 기기
KR20210081572A (ko) * 2019-12-24 2021-07-02 엘지디스플레이 주식회사 유기발광 표시장치
KR20220026002A (ko) * 2020-08-24 2022-03-04 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치

Also Published As

Publication number Publication date
CN115701247A (zh) 2023-02-07
KR20230019313A (ko) 2023-02-08
EP4125132A1 (en) 2023-02-01
US20230036991A1 (en) 2023-02-02

Similar Documents

Publication Publication Date Title
US12089455B2 (en) Display device
EP3822959A2 (en) Display apparatus
KR20210008240A (ko) 표시 장치
KR20200066505A (ko) 표시 패널
US20200312927A1 (en) Display panel and a display apparatus including the same
US11793032B2 (en) Display panel and display apparatus including the same
CN113497109A (zh) 显示面板和包括该显示面板的显示设备
US20220045160A1 (en) Display panel and display apparatus including the same
US11800751B2 (en) Display panel and display apparatus including the same
US20230371307A1 (en) Display panel and display apparatus including the same
CN113644094A (zh) 显示面板和显示设备
CN114464653A (zh) 显示面板和包括该显示面板的显示装置
CN217134378U (zh) 显示面板和包括该显示面板的显示装置
CN114156308A (zh) 显示面板及包括显示面板的显示设备
CN218004860U (zh) 显示面板
CN114203769A (zh) 显示设备及制造该显示设备的方法
CN217086574U (zh) 显示设备
US12063814B2 (en) Display panel and display apparatus including the same
CN114078921A (zh) 显示设备
KR20230006692A (ko) 표시 장치
CN218831201U (zh) 显示面板和显示设备
CN218483164U (zh) 显示面板和显示设备
EP4376571A1 (en) Display apparatus
KR20220042020A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220092732A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant