KR20220089825A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220089825A
KR20220089825A KR1020200180376A KR20200180376A KR20220089825A KR 20220089825 A KR20220089825 A KR 20220089825A KR 1020200180376 A KR1020200180376 A KR 1020200180376A KR 20200180376 A KR20200180376 A KR 20200180376A KR 20220089825 A KR20220089825 A KR 20220089825A
Authority
KR
South Korea
Prior art keywords
area
pixels
layer
disposed
light emitting
Prior art date
Application number
KR1020200180376A
Other languages
English (en)
Inventor
박성진
이상빈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200180376A priority Critical patent/KR20220089825A/ko
Priority to US17/530,154 priority patent/US12120912B2/en
Priority to CN202111405697.7A priority patent/CN114725163A/zh
Priority to DE102021134074.8A priority patent/DE102021134074A1/de
Publication of KR20220089825A publication Critical patent/KR20220089825A/ko

Links

Images

Classifications

    • H01L27/326—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H01L27/3218—
    • H01L27/3234—
    • H01L27/3248—
    • H01L51/5221—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 명세서는 표시 장치를 개시한다. 상기 표시 장치는, 제1 영역에 배치된 제1 픽셀들; 상기 제1 영역으로 둘러싸인 제2 영역에 배치된 제2 픽셀들; 상기 제1 영역과 상기 제2 영역 사이의 제3 영역에 배치된 제3 픽셀들을 포함할 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 명세서는 표시 장치에 관한 것이다.
다양한 정보를 화면으로 구현해 주는 영상표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 또한 디스플레이 장치에 대한 다양한 요구가 증가하고 있으며, 액정 디스플레이 장치, 유기발광 디스플레이 장치, 또는 퀀텀닷 디스플레이 장치 등과 같은 다양한 유형의 디스플레이 장치가 그 요구에 맞추어 활용되고 있다.
또한, 디스플레이 장치는, 사용자에게 보다 다양한 응용 기능을 제공하기 위하여, 터치센서 등을 이용한 입력 장치와, 카메라/근접센서 등의 광학 장치를 탑재하고 있다. 하지만 광학 장치와의 결합으로 인해, 디스플레이 장치의 디자인이 어려워지는 문제점이 있다. 특히, 카메라 및 근접센서 등은 빛의 출입을 위해 외부로 노출될 수밖에 없기 때문에, 표시 패널의 표시 영역이 줄어들 수 밖에 없는 문제점이 있다.
이에 따라, 종래의 디스플레이 장치는 광학장치의 설치 및 노출을 위해 큰 베젤을 갖는 디자인으로 설계되거나, 표시 영역이 노치 형태로 잘려나가는 디자인으로 설계되거나, 광학장치가 표시 영역의 일부분에 홀 형태로 노출되는 디자인으로 설계되어왔다. 하지만, 카메라로 인하여 화면 크기가 여전히 제한되어 풀 스크린 디스플레이(Full-screen display)를 구현하기 어렵다.
풀 스크린 디스플레이를 구현하기 위하여, 표시 화면 내부에 저해상도 픽셀들이 배치된 촬상 영역을 마련하고, 표시 패널의 아래에 촬상 영역과 대향하는 위치에 카메라 및/또는 각종 센서를 배치하는 방안이 제안되고 있다. 그러나 촬상 영역에 픽셀이 배치됨므로 인해 광 투과율이 낮아져 카메라 및/또는 각종 센서의 성능이 저하되는 문제가 있다. 이에 본 명세서는 광학 장치를 향해 더 많은 광을 투과시킬 수 있는 표시 장치를 제안하는 것을 목적으로 한다. 본 명세서의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 명세서의 일 실시예에 따라 표시 장치를 개시한다. 상기 표시 장치는, 제1 영역에 배치된 제1 픽셀들; 상기 제1 영역으로 둘러싸인 제2 영역에 배치된 제2 픽셀들; 상기 제1 영역과 상기 제2 영역 사이의 제3 영역에 배치된 제3 픽셀들을 포함할 수 있다.
상기 제2 영역은 카메라 모듈과 중첩되고, 상기 제2 영역에 배치된 제2 픽셀들의 밀도는 상기 제1 영역에 배치된 제1 픽셀들의 밀도보다 낮을 수 있다.
상기 제3 영역에 배치된 제3 픽셀들의 밀도는 상기 제2 영역에 배치된 제2 픽셀들의 밀도와 같을 수 있다.
제2 픽셀들 각각은 발광 소자만을 포함하고, 상기 제2 픽셀들 각각의 발광 소자를 구동하는 픽셀 회로는 상기 제3 영역에 있을 수 있다.
상기 표시 장치는 상기 제2 영역의 발광 소자와, 그에 대응하는 상기 제3 영역의 픽셀 회로를 연결하는 연결 전극을 더 포함할 수 있다. 이때 상기 연결 전극은, 투명 금속으로 이루어질 수 있다.
상기 제2 픽셀들 각각의 발광 소자를 구동하는 픽셀 회로는, 상기 제3 픽셀들의 발광 소자를 구동하는 픽셀 회로와 다른 구조를 기질 수 있다.
상기 제3 픽셀들 각각의 발광 소자 및 상기 발광 소자를 구동하는 픽셀 회로는 상기 제3 영역에 있을 수 있다.
상기 제2 영역은 상기 제2 픽셀들 사이에 배치된 투광 영역을 포함하고, 상기 투광 영역에는 상기 제2 픽셀들에 포함된 발광 소자의 캐소드가 배치되지 않을 수 있다.
상기 제3 영역은 상기 제3 픽셀들 사이에 배치된 투광 영역을 포함하고, 상기 투광 영역에는 상기 제3 픽셀들에 포함된 발광 소자의 캐소드가 배치되지 않을 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 명세서의 실시예들은, 표시 영역 손실없이 광학 장치를 탑재한 표시 장치를 제공할 수 있다. 더 구체적으로, 본 명세서의 실시예들은, 촬상 영역에서 광 투과율을 더 높일 수 있다. 이에 본 명세서의 실시예에 따른 표시 장치는 심미감과 기능성이 향상될 수 있다. 본 명세서의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 명세서의 일 실시예에 따른 표시 장치의 개념도이다.
도 2는 본 명세서의 실시예에 따른 표시 장치에 포함된 표시 패널 및 광학 센서를 개략적으로 보여주는 단면도이다.
도 3은 디스플레이 영역의 픽셀 배치를 보여 주는 도면이다.
도 4는 본 명세서의 일 실시예에 따른 촬상 영역의 픽셀과 투광 영역을 보여 주는 도면이고, 도 5는 도 4의 A 부분 확대도이다.
도 6은 본 명세서의 일 실시예에 따른 픽셀 영역 및 투광 영역의 단면 구조이다.
도 7은 본 명세서의 다른 실시예에 따른 표시 장치의 평면도이다.
도 8은 본 명세서의 다른 실시예에 따른 표시 장치의 단면도이다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다. 소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다. 이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1은 본 명세서의 일 실시예에 따른 표시 장치의 개념도이고, 도 2는 상기 표시 장치에 포함된 표시 패널 및 광학 센서를 개략적으로 보여주는 단면도이고, 도 3은 디스플레이 영역의 픽셀 배치를 보여 주는 도면이다.
도 1을 참조하면, 표시 장치(100)의 일 면은 전체가 표시 영역으로 구성될 수 있다. 표시 영역은 제1 영역(DA)과 제2 영역(CA)을 포함할 수 있다. 이때 제1 영역(DA)과 제2 영역(CA)은 모두 영상을 출력하지만 해상도가 상이할 수 있다. 예시적으로 제2 영역(CA)에 배치된 복수 개의 제2 픽셀의 해상도는 제1 영역(DA)에 배치된 복수 개의 제1 픽셀의 해상도보다 낮을 수 있다. 제2 영역(CA)에 배치된 복수 개의 제2 픽셀의 해상도가 낮아지는 만큼 제2 영역(CA)에 배치된 센서(41, 42)에 충분한 광량을 주입할 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 제2 영역(CA)이 충분한 광 투과율을 갖거나 적절한 노이즈 보상 알고리즘이 구현될 수 있다면 제1 영역(DA)의 해상도와 제2 영역(CA)의 해상도는 동일할 수도 있다.
제2 영역(CA)은 센서(41, 42)가 배치된 영역일 수 있다. 제2 영역(CA)은 각종 센서와 중첩되는 영역이므로 영상의 대부분을 출력하는 제1 영역(DA)보다 면적이 작을 수 있다. 센서(41, 42)는 이미지 센서, 근접 센서, 조도 센서, 제스처 센서, 모션 센서, 지문 인식 센서 및 생체 센서 중 적어도 하나를 포함할 수 있다. 예시적으로 제1 센서(41)는 조도 센서일 수 있고 제2 센서(42)는 이미지 또는 동영상을 촬영하는 이미지 센서일 수 있으나 반드시 이에 한정하지 않는다.
제2 영역(CA)은 광의 입사가 필요한 위치에 배치될 수 있다. 예시적으로 제2 영역(CA)은 디스플레이 영역의 상단 좌측 또는 상단 우측에 배치될 수도 있고, 디스플레이 영역의 상단에 전체적으로 배치될 수도 있고, 그 폭은 다양하게 변형될 수 있다. 그러나 반드시 이에 한정되는 것은 아니고 제2 영역(CA)은 디스플레이 영역의 중앙에 배치되거나 하단부에 배치될 수도 있다. 이하에서는 제1 영역(DA)은 디스플레이 영역으로 설명하고 제2 영역(CA)은 촬상 영역으로 지칭될 수 있다.
디스플레이 영역(DA)과 촬상 영역(CA)은 픽셀 데이터가 기입되는 픽셀들이 배치된 픽셀 어레이를 포함할 수 있다. 촬상 영역(CA)의 단위 면적당 픽셀 수(Pixels Per Inch, PPI)는 충분한 광 투과율을 확보하기 위하여 디스플레이 영역(DA)의 PPI 보다 낮을 수 있다.
디스플레이 영역(DA)과 촬상 영역(CA)이 모두 픽셀들을 포함하기 때문에 입력 영상은 디스플레이 영역(DA)과 촬상 영역(CA) 상에서 재현될 수 있다. 디스플레이 영역(DA)과 촬상 영역(CA)의 픽셀들 각각은 영상의 컬러 구현을 위하여 컬러가 다른 서브 픽셀들을 포함할 수 있다. 서브 픽셀들은 적색(Red, 이하 “서브 픽셀”이라 함), 녹색(Green, 이하 “서브 픽셀”이라 함), 및 청색(Blue, 이하 “서브 픽셀”이라 함)을 포함할 수 있다. 도시하지 않았으나 픽셀들(P) 각각은 백색 서브 픽셀(이하 “서브 픽셀”이라 함)을 더 포함할 수 있다. 서브 픽셀들 각각은 픽셀 회로와, 발광 소자(OLED)를 포함할 수 있다.
표시 패널은 X 축 방향의 폭, Y축 방향의 길이, 그리고 Z축 방향의 두께를 갖는다. 표시 패널은 기판(10) 상에 배치된 회로 층(12)과, 상기 회로 층(12) 상에 배치된 발광소자 층(14)을 포함할 수 있다. 상기 발광소자 층(14) 상에 편광 층(18)이 배치되고, 상기 편광 층(18) 위에 커버 글래스(20)가 배치될 수 있다.
상기 회로 층(12)은 데이터 라인들, 게이트 라인들, 전원 라인들 등의 배선들 및 그에 연결된 픽셀 회로, 게이트 라인들에 연결된 게이트 구동부 등을 포함할 수 있다. 상기 회로 층(12)은 TFT(Thin Film Transistor)로 구현된 트랜지스터와 커패시터 등의 회로 소자를 포함할 수 있다. 상기 회로 층(12)의 배선과 회로 소자들은 복수의 절연 층들과, 절연 층을 사이에 두고 분리된 둘 이상의 금속 층, 그리고 반도체 물질을 포함한 액티브 층으로 구현될 수 있다.
상기 발광소자 층(14)은 픽셀 회로에 의해 구동되는 발광 소자를 포함할 수 있다. 상기 발광 소자는 유기발광 다이오드(OLED)로 구현될 수 있다. 상기 OLED는 애노드와 캐소드 사이에 형성된 유기물 층을 포함할 수 있다. 상기 유기물 층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함할 수 있으나 이에 한정되지 않는다. 상기 OLED의 애노드와 캐소드에 전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하여 발광층(EML)에서 가시광이 방출될 수 있다. 상기 발광소자 층(14)은 적색, 녹색 및 청색의 파장을 선택적으로 투과시키는 픽셀들 상에 배치되고, 컬러 필터 어레이를 더 포함할 수도 있다.
상기 발광소자 층(14)은 봉지 층(encapsulation layer)에 의해 덮일 수 있다. 상기 봉지 층은 유기막과 무기막이 교대로 적층된 구조일 수 있다. 이때, 무기막은 수분이나 산소의 침투를 차단하고, 유기막은 무기막의 표면을 평탄화할 수 있다. 유기막과 무기막이 여러 겹으로 적층되면, 단일 층에 비해 수분이나 산소의 이동 경로가 길어져 발광소자 층(14)에 영향을 주는 수분/산소의 침투가 효과적으로 차단될 수 있다.
상기 발광소자 층(14) 또는 상기 봉지 층 상에 편광 층(18)이 접착될 수 있다. 상기 편광 층(18)은 표시 장치의 야외 시인성을 개선할 수 있다. 상기 편광 층(18)은 표시 패널의 표면으로부터 반사되는 빛을 줄이고, 상기 회로 층(12)의 금속으로부터 반사되는 빛을 차단하여 픽셀들의 밝기를 향상시킬 수 있다. 상기 편광 층(18)은 선편광판(18)과 위상지연필름이 접합된 편광판(18) 또는 원편광판(18)으로 구현될 수 있다.
본 명세서의 실시예에 따른 표시 장치(100)는, 표시 화면 아래에 배치된 광학 센서를 포함할 수 있다. 상기 광학 센서는 촬영 모드에서 외부 이미지를 촬상하여 사진 또는 동영상 이미지 데이터를 출력할 수 있다. 상기 광학 센서는 촬상 영역(CA)에 대응되어 그 아래에 위치할 수 있다. 이때 상기 광학 센서의 렌즈(30)는 촬상 영역(CA)과 대향할 수 있다. 외부 광은 촬상 영역(CA)을 통해 광학 센서의 렌즈에 입사되고, 렌즈(30)는 이미지 센서에 광을 집광할 수 있다. 한편. 광 투과율을 확보하기 위하여 촬상 영역(CA)의 해상도가 줄어든 경우에는, 촬상 영역(CA)에서 픽셀들의 휘도와 색좌표를 보상하기 위한 화질 보상 알고리즘이 적용될 수 있다.
본 명세서의 실시예들는 촬상 영역(CA)에도 픽셀들이 배치되기 때문에 광학 센서로 인한 표시 영역이 제한 없이 풀 스크린 디스플레이(Full-screen display)를 구현할 수 있다.
디스플레이 영역(DA)은 도 3의 예와 같이, 매트릭스 형태로 배열된 픽셀들을 포함할 수 있다. 픽셀들 각각은 삼원색의 R, G, B 서브 픽셀이 하나의 픽셀로 구성된 리얼 타입 픽셀로 구현될 수 있다. 픽셀들 각각은 도면에서 생략된 W 서브 픽셀을 더 포함할 수 있다. 또한, 서브 픽셀 렌더링 알고리즘을 이용하여 두 개의 서브 픽셀이 하나의 픽셀로 구성될 수도 있다. 예를 들어, 제1 픽셀(PIX1)은 R 및 G 서브 픽셀들로 구성되고, 제2 픽셀(PIX2)은 B 및 G 서브 픽셀들로 구성될 수 있다. 픽셀들(PIX1, PIX2) 각각에서 부족한 컬러 표현은 이웃한 픽셀들 간에 해당 컬러 데이터들의 평균값으로 보상될 수 있다.
도 4는 본 명세서의 일 실시예에 따른 촬상 영역을 나타낸 도면이고, 도 5는 도 4의 A 부분을 확대한 도면이다.
도 4 및 도 5를 참조하면, 촬상 영역(CA)은 소정 거리(D1)만큼 이격된 픽셀 그룹(PG)과, 이웃한 픽셀 그룹(PG) 사이에 배치된 투광 영역(AG)을 포함할 수 있다. 상기 투광 영역(AG)은 픽셀들 사이에 배치될 수 있다. 이때 투광 영역(AG)을 통해 외부 광이 광학 센서의 렌즈로 더 많이 제공될 수 있다. 투광 영역(AG)의 형상은 원형으로 예시되었으나, 이에 한정되지 않는다. 예를 들어, 투광 영역(AG)은 원형, 타원형, 다각형 등 다양한 형태로 설계될 수 있다.
투광 영역(AG)은 최소한의 광 손실로 빛이 입사될 수 있도록 광 투과율이 높은 투명한 매질들을 포함할 수 있다. 일 예로 투광 영역(AG)은 금속 배선이나 픽셀들을 포함하지 않고 투명한 절연 재료들로 이루어질 수 있다. 이때, 픽셀의 배선(TS)들은 투광 영역(AG)의 외측에 배치될 수 있다. 그러나 반드시 이에 한정하는 것은 아니고 투광 영역(AG)내의 일부 영역에는 금속 전극 물질이 잔존할 수도 있다. 이와 같은 설계를 통해 투광 영역을 통해 센서에 입사하는 광량이 증가될 수 있으며, 촬상 영역(CA)의 광 투과율은 투광 영역(AG)이 클수록 높아질 수 있다.
픽셀 그룹(PG)은 하나 또는 두 개의 픽셀을 포함할 수 있다. 그리고 상기 픽셀들 각각은 두 개 내지 네 개의 서브 픽셀들을 포함할 수 있다. 예를 들어, 픽셀 그룹 내의 1 픽셀은 R, G, B 서브 픽셀을 모두 포함하거나, 또는 R, G, B 중 두 개의 서브 픽셀들을 포함할 수 있다. 구현예에 따라서 1 픽셀은 W 서브픽셀을 더 포함할 수도 있다.
투광 영역(AG) 간의 거리(D3)는 픽셀 그룹(PG) 간의 간격(pitch, D1) 보다 작을 수 있다. 서브 픽셀들 간의 간격(D2)은 픽셀 그룹(PG) 간의 간격(D1) 보다 작을 수 있다.
도 6은 본 명세서의 일 실시예에 따른 픽셀 영역 및 투광 영역의 단면 구조이다.
표시 장치(100)의 단면 구조는 도 6에 한정되지 않는다. 도 6에서 TFT는 픽셀 회로의 구동 트랜지스터(DT)를 나타낸다. 도 6을 참조하면, 픽셀 영역(PIX)에서 회로층, 발광 소자층 등이 기판(PI1, PI2) 상에 적층될 수 있다. 기판(PI1, PI2)은 제1 PI 기판(PI1) 및 제2 PI 기판(PI2)을 포함할 수 있다. 제1 PI 기판(PI1)과 제2 PI 기판(PI2) 사이에 무기막(IPD)이 위치할 수 있다. 무기막(IPD)은 수분 침투를 차단할 수 있다.
제1 버퍼층(BUF1)은 제2 PI 기판(PI2) 상에 형성될 수 있다. 제1 버퍼층(BUF1) 상에 제1 금속층(LS)이 형성될 수 있고, 제1 금속층(LS) 상에 제2 버퍼층(BUF2)이 형성될 수 있다. 제1 및 제2 버퍼층(BUF1, BUF2) 각각은 무기 절연재료로 형성되고, 하나 이상의 절연층으로 이루어질 수 있다.
제1 금속층(LS)은 포토리소그래피(Photolithography) 공정에서 패터닝될 수 있다. 제1 금속층(LS)은 광쉴드 패턴을 포함할 수 있다. 광쉴드 패턴은 TFT의 액티브층에 빛이 조사되지 않도록 외부 광을 차단하여 픽셀 영역에 형성된 TFT의 광전류(photo current)를 방지할 수 있다. 광쉴드 패턴이 촬상 영역(CA)에서 제거되어야 할 금속층(예: 캐소드 전극)에 비하여 레이저 어블레이션 공정에서 이용되는 레이저 파장의 흡수 계수가 낮은 금속으로 형성되면, 광쉴드 패턴은 레이저 어블레이션 공정에서 레이저 빔(LB)을 차단하는 차폐층의 역할을 겸할 수 있다.
액티브층(ACT)은 제2 버퍼층(BUF2) 상에 반도체 물질로 형성되고 포토-리소그래피 공정에 의해 패터닝될 수 있다. 액티브층(ACT)은 픽셀 회로의 TFT들과 게이트 구동부의 TFT 각각의 액티브 패턴을 포함할 수 있다. 액티브층(ACT)은 이온 도핑에 의해 일 부분이 금속화될 수 있다. 금속화된 부분은 픽셀 회로의 일부 노드에서 금속층들을 연결하는 점퍼 패턴(jumper pattern)으로 이용되어 픽셀 회로의 구성 요소들을 연결할 수 있다.
게이트 절연층(GI)은 액티브층(ACT)을 덮도록 제2 버퍼층(BUF2) 상에 형성될 수 있다. 게이트 절연층(GI)은 무기 절연재료로 이루어질 수 있다.
제2 금속층(GATE)은 제2 게이트 절연층(GI) 상에 형성될 수 있다. 제2 금속층(GATE)은 포토-리소그래피 공정에 의해 패터닝될 수 있다. 제2 금속층(GATE)은 게이트 라인, 게이트 전극, 스토리지 커패시터(Cst1)의 하부 전극, 제1 금속층(LS)과 제3 금속층(TM)의 패턴을 연결하는 점퍼 패턴 등으로 사용될 수 있다.
제1 층간 절연층(ILD1)은 제2 금속층(GATE)을 덮도록 게이트 절연층(GI) 상에 형성될 수 있다. 제1 층간 절연층(ILD2) 상에 제3 금속층(TM)이 형성되고, 제2 층간 절연층(ILD2)이 제3 금속층(TM)을 덮을 수 있다. 제3 금속층(TM)은 포토-리소그래피 공정에 의해 패터닝될 수 있다. 제3 금속층(TM)은 스토리지 커패시터(Cst1)의 상부 전극과 같은 금속 패턴들을 포함할 수 있다. 제1 및 제2 층간 절연층들(ILD1, ILD2)은 무기 절연재료를 포함할 수 있다.
제2 층간 절연층(ILD2) 상에 제4 금속층(SD1)이 형성되고, 그 위에 무기 절연층(PAS1)과 제1 평탄화층(PLN1)이 적층될 수 있다. 제5 금속층(SD2)이 제1 평탄화층(PLN1) 상에 형성될 수 있다.
제4 금속층(SD1)의 일부 패턴은 제1 평탄화층(PLN1)과 무기 절연층(PAS1)을 관통하는 콘택홀(Contact hole)을 통해 제3 금속층(TM)에 연결될 수 있다. 제1 및 제2 평탄화층(PLN1, PLN2)은 표면을 평탄하게 하는 유기 절연재료로 이루어질 수 있다.
제4 금속층(SD1)은 제2 층간 절연층(ILD2)을 관통하는 콘택홀을 통해 TFT의 액티브 패턴에 연결되는 TFT의 제1 및 제2 전극을 포함할 수 있다. 데이터 라인과, 전원 배선들은 제4 금속층(SD1) 또는 제5 금속층(SD2)으로 구현될 수 있다.
발광 소자(OLED)의 제1 전극층인 애노드 전극(AND)은 제2 평탄화층(PLN2) 상에 형성될 수 있다. 애노드 전극(AND)은 제2 평탄화층(PLN2)을 관통하는 콘택홀을 통해 구동 TFT의 전극에 연결될 수 있다. 애노드 전극(AND)은 투명 또는 반투명 전극 물질로 이루어질 수 있다.
픽셀 정의막(BNK)은 발광 소자(OLED)의 애노드 전극(AND)을 덮을 수 있다. 픽셀 정의막(BNK)은 픽셀들 각각에서 외부로 빛이 통과되는 발광 영역(또는 개구 영역)을 정의하는 패턴으로 형성될 수 있다. 픽셀 정의막(BNK) 상에 스페이서(SPC)가 형성될 수 있다. 픽셀 정의막(BNK)과 스페이서(SPC)는 동일한 유기 절연 재료로 일체화될 수 있다. 스페이서(SPC)는 유기 화합물(EL)의 증착 공정에서 FMM(Fine Metal Mask)가 애노드 전극(AND)과 접촉되지 않도록 FMM과 애노드 전극(AND) 사이의 갭(gap)을 확보할 수 있다.
픽셀 정의막(BNK)에 의해 정의된 픽셀들 각각의 발광 영역에 유기 화합물(EL)이 형성될 수 있다. 발광 소자(OLED)의 제2 전극층인 캐소드 전극(CAT)은 픽셀 정의막(BNK), 스페이서(SPC), 및 유기 화합물(EL)을 덮도록 표시 장치(100)의 전면에 형성될 수 있다. 캐소드 전극(CAT)은 그 하부의 금속층들 중 어느 하나로 형성된 VSS 라인에 연결될 수 있다. 캡핑층(CPL)은 캐소드 전극(CAT)을 덮을 수 있다. 캡핑층(CPL)은 캐소드 전극(CAT)을 무기 절연재료로 형성되어 공기(air)와 캡핑층(CPL) 상에 도포되는 유기 절연재료의 아웃 개싱(out gassing)의 침투를 차단하여 캐소드 전극(CAT)을 보호할 수 있다.
봉지층은 무기 절연층(PAS2, PAS3)와 그 사이의 이물보상층(PCL)로 구성될 수 있다. 하부 무기 절연층(PAS2)이 캡핑층(CPL)을 덮고, 하부 무기 절연층(PAS2) 상에 이물보상층(PCL)이 형성될 수 있다. 이물보상층(PCL)은 유기 절연 재료를 포함할 수 있다. 상부 무기 절연층(PAS3)이 이물보상층(PCL) 상에 형성될 수 있다.
편광판(18)은 무기 절연층(PAS3) 상에 배치되어 표시 장치(100)의 야외 시인성을 개선할 수 있다. 편광판(18)은 표시 장치(100)의 표면으로부터 반사되는 빛을 줄이고, 회로층(12)의 금속으로부터 반사되는 빛을 차단하여 픽셀들의 밝기를 향상시킬 수 있다. 도 6을 참조하면, 투광 영역(AG)에서 편광판(18)은 제1 투광 패턴(18d)이 형성될 수 있다. 제1 투광 패턴(18d)은 레이저에 의해 편광자(18b)가 변색되어 형성될 수도 있고, 편광자(18b)가 일부 제거되어 형성될 수도 있다.
투광 영역(AG)에서 캐소드 전극(CAT)은 개구부(H1)가 형성될 수 있다. 이러한 개구부(H1)는 픽셀 정의막(BNK) 상에 캐소드 전극(CAT)을 형성한 후 캐소드 전극(CAT)과 픽셀 정의막(BNK)을 한번에 식각하여 형성할 수 있다. 따라서, 픽셀 정의막(BNK)은 제1 홈(RC1)이 형성되고 제1 홈(RC1) 상에는 캐소드 전극(CAT)의 개구부(H1)가 형성될 수 있다. 그러나 반드시 이에 한정되는 것은 아니고 투광 영역(AG)에는 픽셀 정의막이 형성되지 않고 캐소드 전극(CAT)은 제2 평탄화층(PLN2) 상에 배치될 수도 있다.
실시예에 따르면, 투광 영역(AG)에서 편광판(18)은 제1 투광 패턴(18d)이 형성되고 캐소드 전극은 개구부(H1)가 형성되므로 광 투과율이 향상될 수 있다. 따라서, 카메라 모듈(400)에 충분한 광량이 유입되므로 카메라 성능이 개선될 수 있다. 또한 촬상된 이미지 데이터의 노이즈가 줄어들 수 있다.
도 7은 본 명세서의 다른 실시예에 따른 표시 장치의 평면도이고, 도 8은 그 단면도이다.
본 실시예에 따른 표시 장치(700)는, 제1 영역(DA), 제2 영역(CA1) 및 제3 영역(CA2)을 포함할 수 있다. 제1 영역(DA), 제2 영역(CA1) 및 제3 영역(CA2)은 모두 화상이 표시되는 영역이고, 상기 제3 영역(CA2)은 제2 영역(CA1)의 광 투과율을 더 높이기 위해 마련된 영역이다.
상기 제1 영역(DA)과 제2 영역(CA1)은 도 1에서 설명한 것과 같다. 즉, 제2 영역(CA1)은 각종 센서와 중첩되는 영역이다. 앞서 설명한 바와 같이 제2 영역(CA1)은 기판 하부의 광학 센서로 최대한의 입사 광을 제공하기 위해 해상도를 제1 영역(DA)에 비해 줄인다.
본 발명의 발명자들은, 이러한 해상도 차등 설계를 통해 투과율을 어느 정도 확보할 수는 있지만, 제2 영역(CA1)에 배치된 몇몇 소자로 인해 투과율 향상의 한계에 봉착함을 인식하였다. 특히, 제2 영역(CA1)에 배치된 회로 소자(TFT, 커패시터 등)와 배선들이 투과율 향상에 장애가 됨을 발견하였다. 이에 발명자들은 제2 영역(CA1)의 소자 배치를 변경하여 투과율을 더 높일 수 있는 설계 방안을 고안하였다. 상기 설계는, 제2 영역(CA1)에는 발광 소자만을 배치하고, 그 구동 회로는 제3 영역(CA2)에 배치하는 것을 특징으로 한다.
전술한 바와 같이, 본 실시예에 따른 표시 장치(700)는, 제1 영역(DA)에 배치된 제1 픽셀들; 상기 제1 영역으로 둘러싸인 제2 영역(CA1)에 배치된 제2 픽셀들; 상기 제1 영역과 상기 제2 영역 사이의 제3 영역(CA2)에 배치된 제3 픽셀들을 포함한다. 상기 제3 영역(CA2)은 제2 영역(CA1)을 둘러쌀 수 있다. 도 7에서 상기 제3 영역(CA2)은 상기 제2 영역(CA1)과 같은 평면 형상(사각형)인 것으로 도시되었지만 이에 제한되지 않고 다른 평면 형상일 수도 있다.
상기 제2 영역(CA1)은 광학 센서(예: 카메라 모듈)와 중첩된다. 이에 상기 제2 영역(CA1)에 배치된 제2 픽셀들의 밀도는, 투과율 확보를 위해, 상기 제1 영역(DA)에 배치된 제1 픽셀들의 밀도보다 낮을 수 있다.
상기 제2 영역(CA1)에 배치된 제2 픽셀들 각각은 발광 소자(예: OLED) 만을 포함하고, 상기 제2 픽셀들 각각의 발광 소자(LE2)를 구동하는 픽셀 회로(PC2)는 상기 제3 영역(CA2)에 있을 수 있다.
도 8을 참조하여 보면, 발광 소자와 그 구동 회로가 서로 다른 영역에 배치되는 경우에는, 다른 영역의 발광 소자-픽셀 회로와는 다른 배치를 가지게 된다. 특히, 본 실시예에 따른 표시 장치(700)는, 상기 제2 픽셀들 각각의 발광 소자(LE2)와 그에 대응하는 픽셀 회로(PC2)를 연결하는 연결 전극(CNT)을 더 포함한다. 상기 연결 전극(CNT)은, 제2 영역(CA1)의 발광 소자(LE2) 및 그를 구동하는 제3 영역(CA2)의 픽셀 회로(PC2)를 전기적으로 연결한다. 상기 연결 전극(CNT)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등의 투명한 금속으로 만들어질 수 있다.
한편, 상기 제2 영역(CA1)은, 도 4 또는 5와 같이, 상기 제2 픽셀들 사이에 배치된 투광 영역(AG)을 포함할 수 있다. 이때, 상기 투광 영역(AG)에는 상기 제2 픽셀들에 포함된 발광 소자(LE2)의 캐소드(CAT)가 배치되지 않을 수 있다 .즉, 상기 제2 영역(CA1)은 캐소드가 패터닝될 수 있다.
상기 제3 영역(CA2)에 배치된 제3 픽셀들의 밀도는 상기 제2 영역(CA1)에 배치된 제2 픽셀들의 밀도와 같을 수 있다. 즉, 제1 영역(DA)에 비해 저해상도일 수 있다. 이 경우에, 제2 영역(CA1)의 발광 화소를 구동하는 픽셀 회로를 배치하기에 공간적 여유가 충분한 이점이 있다. 그러나, 또 다른 실시예에서 상기 제3 영역(CA2)에 배치된 제3 픽셀들의 밀도는 상기 제1 영역(DA)에 배치된 제1 픽셀들의 밀도와 같거나, 제1 영역(DA) 및 제2 영역(CA1) 모두와 다른 배치 밀도를 가질 수도 있다.
상기 제3 픽셀들 각각의 발광 소자(예: OLED) 및 상기 발광 소자(LE3)를 구동하는 픽셀 회로(미도시)는 상기 제3 영역(CA2)에 있다. 상기 제3 픽셀들 각각의 발광 소자(LE3)를 구동하는 픽셀 회로는, 상기 제2 픽셀들의 발광 소자(LE2)를 구동하는 픽셀 회로(PC2)와 다른 구조를 가질 수도 있다. 예를 들어, 상기 제3 영역(CA2)의 픽셀 회로는 6T1C 구조이고, 상기 제2 영역(CA1)의 픽셀 회로는 7T1C 구조일 수 있다. 더 나아가 상기 제1 영역(DA)의 픽셀 회로는 5T2C 구조를 채택하여, 세 영역 모두 다른 픽셀 회로 구조를 가질 수도 있다.
상기 제3 영역은 상기 제3 픽셀들 사이에 배치된 투광 영역(AG)을 포함할 수 있다. 이때, 상기 투광 영역(AG)에는 상기 제3 픽셀들에 포함된 발광 소자(LE3)의 캐소드(CAT)가 배치되지 않을 수 있다 .즉, 상기 제3 영역(CA2)은 캐소드가 패터닝될 수 있다.
본 명세서의 실시예에 따른 표시 장치는, 상술된 구성을 통해 광학 센서에 충분한 광량이 유입되므로 품질이 향상되고, 촬상된 이미지 데이터의 노이즈도 줄어들 수 있다.
이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 그 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 당업자에 의해 기술적으로 다양하게 연동 및 구동될 수 있으며, 각 실시예들이 서로에 대하여 독립적으로 실시되거나 연관 관계로 함께 실시될 수도 있다.
본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (11)

  1. 제1 영역에 배치된 제1 픽셀들;
    상기 제1 영역으로 둘러싸인 제2 영역에 배치된 제2 픽셀들;
    상기 제1 영역과 상기 제2 영역 사이의 제3 영역에 배치된 제3 픽셀들을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제2 영역은 카메라 모듈과 중첩되고,
    상기 제2 영역에 배치된 제2 픽셀들의 밀도는 상기 제1 영역에 배치된 제1 픽셀들의 밀도보다 낮은 표시 장치.
  3. 제2 항에 있어서,
    상기 제3 영역에 배치된 제3 픽셀들의 밀도는 상기 제2 영역에 배치된 제2 픽셀들의 밀도와 같은 표시 장치.
  4. 제1 항에 있어서,
    제2 픽셀들 각각은 발광 소자만을 포함하는 표시 장치.
  5. 제4 항에 있어서,
    상기 제2 픽셀들 각각의 발광 소자를 구동하는 픽셀 회로는 상기 제3 영역에 있는 표시 장치.
  6. 제5 항에 있어서,
    상기 제2 영역의 발광 소자와, 그에 대응하는 상기 제3 영역의 픽셀 회로를 연결하는 연결 전극을 더 포함한 표시 장치.
  7. 제6 항에 있어서,
    상기 연결 전극은, 투명 금속으로 이루어진 표시 장치.
  8. 제5 항에 있어서,
    상기 제2 픽셀들 각각의 발광 소자를 구동하는 픽셀 회로는, 상기 제3 픽셀들의 발광 소자를 구동하는 픽셀 회로와 다른 구조를 갖는 표시 장치.
  9. 제1 항에 있어서,
    상기 제3 픽셀들 각각의 발광 소자 및 상기 발광 소자를 구동하는 픽셀 회로는 상기 제3 영역에 있는 표시 장치.
  10. 제1 항에 있어서,
    상기 제2 영역은 상기 제2 픽셀들 사이에 배치된 투광 영역을 포함하고,
    상기 투광 영역에는 상기 제2 픽셀들에 포함된 발광 소자의 캐소드가 배치되지 않은 표시 장치.
  11. 제10 항에 있어서,
    상기 제3 영역은 상기 제3 픽셀들 사이에 배치된 투광 영역을 포함하고,
    상기 투광 영역에는 상기 제3 픽셀들에 포함된 발광 소자의 캐소드가 배치되지 않은 표시 장치.
KR1020200180376A 2020-12-22 2020-12-22 표시 장치 KR20220089825A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200180376A KR20220089825A (ko) 2020-12-22 2020-12-22 표시 장치
US17/530,154 US12120912B2 (en) 2020-12-22 2021-11-18 Display device having lower density pixels in area overlapping with camera module
CN202111405697.7A CN114725163A (zh) 2020-12-22 2021-11-24 显示装置
DE102021134074.8A DE102021134074A1 (de) 2020-12-22 2021-12-21 Anzeigevorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200180376A KR20220089825A (ko) 2020-12-22 2020-12-22 표시 장치

Publications (1)

Publication Number Publication Date
KR20220089825A true KR20220089825A (ko) 2022-06-29

Family

ID=81846928

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200180376A KR20220089825A (ko) 2020-12-22 2020-12-22 표시 장치

Country Status (4)

Country Link
US (1) US12120912B2 (ko)
KR (1) KR20220089825A (ko)
CN (1) CN114725163A (ko)
DE (1) DE102021134074A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024029683A1 (ko) * 2022-08-01 2024-02-08 삼성전자 주식회사 디스플레이 아래에 카메라가 배치된 구조를 갖는 전자 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115362555A (zh) * 2021-01-21 2022-11-18 京东方科技集团股份有限公司 显示面板和显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11063091B2 (en) * 2018-08-10 2021-07-13 Au Optronics Corporation Display panel
KR20210123457A (ko) * 2020-04-02 2021-10-14 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US11437408B2 (en) * 2020-05-15 2022-09-06 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display device and electronic apparatus
CN111584582B (zh) * 2020-05-15 2022-05-03 武汉华星光电半导体显示技术有限公司 显示装置及电子装置
CN111584591B (zh) * 2020-05-22 2023-03-28 京东方科技集团股份有限公司 显示面板、驱动方法及显示装置
KR20210150903A (ko) * 2020-06-04 2021-12-13 삼성전자주식회사 디스플레이를 포함하는 전자 장치
KR20220070135A (ko) * 2020-11-20 2022-05-30 삼성디스플레이 주식회사 표시 장치
KR20220115709A (ko) * 2021-02-09 2022-08-18 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024029683A1 (ko) * 2022-08-01 2024-02-08 삼성전자 주식회사 디스플레이 아래에 카메라가 배치된 구조를 갖는 전자 장치

Also Published As

Publication number Publication date
DE102021134074A1 (de) 2022-06-23
US12120912B2 (en) 2024-10-15
US20220199702A1 (en) 2022-06-23
CN114725163A (zh) 2022-07-08

Similar Documents

Publication Publication Date Title
KR102504630B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US20190363140A1 (en) Display device
US12069906B2 (en) Display device
KR20170104097A (ko) 유기 발광 표시 장치
US11956996B2 (en) Display device with enhanced light transmission capabilities
KR102632619B1 (ko) 유기발광 디스플레이 장치
US11714515B2 (en) Display device
US11737329B2 (en) Display apparatus having column spacer between emission panel and color panel
US12120912B2 (en) Display device having lower density pixels in area overlapping with camera module
US20230110236A1 (en) Display panel and display apparatus comprising the same
US20240315079A1 (en) DISPLAY PANEL HAVING AT LEAST ONE LlGHT-TRANSMITTING PORTION
US20240224704A1 (en) Display device
US11968857B2 (en) Display panel and display device including the same for light transmittance in light-transmitting areas and enhancing reliability of display panel
KR20220060067A (ko) 표시 장치
US12009369B2 (en) Display panel and display device
CN118266267A (zh) 显示装置及电子设备
CN114447018A (zh) 显示装置及该显示装置的制造方法

Legal Events

Date Code Title Description
A201 Request for examination