KR20220060067A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220060067A
KR20220060067A KR1020200145087A KR20200145087A KR20220060067A KR 20220060067 A KR20220060067 A KR 20220060067A KR 1020200145087 A KR1020200145087 A KR 1020200145087A KR 20200145087 A KR20200145087 A KR 20200145087A KR 20220060067 A KR20220060067 A KR 20220060067A
Authority
KR
South Korea
Prior art keywords
color
light
sub
light emitting
disposed
Prior art date
Application number
KR1020200145087A
Other languages
English (en)
Inventor
박후근
이승근
오원식
이병주
이승아
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200145087A priority Critical patent/KR20220060067A/ko
Priority to US17/452,538 priority patent/US20220140019A1/en
Priority to CN202111294309.2A priority patent/CN114447019A/zh
Publication of KR20220060067A publication Critical patent/KR20220060067A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/201—Filters in the form of arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 복수의 서브 화소를 포함하는 제1 기판, 상기 제1 기판 상에서 상기 복수의 서브 화소들 각각에 배치되어 서로 이격된 복수의 제1 전극 및 복수의 제2 전극, 양 단부가 각각 상기 제1 전극 및 상기 제2 전극 상에 놓이도록 배치되고, 상기 각 서브 화소마다 마련된 복수의 발광 소자, 및 상기 복수의 발광 소자 상에 배치되고, 상기 각 서브 화소마다 마련된 컬러 제어층을 포함하되, 상기 복수의 서브 화소는 제1 색을 나타내는 제1 서브 화소 및 상기 제1 색과 상이한 제2 색을 나타내는 제2 서브 화소를 포함하고, 상기 복수의 발광 소자는 상기 제1 서브 화소에 배치되며 제3 색 광을 방출하는 제1 발광 소자 및 상기 제2 서브 화소에 배치되며 상기 제2 색 광을 방출하는 제2 발광 소자를 포함하고, 상기 제3 색은 상기 제1 색 및 상기 제2 색과 상이하다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 발광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 발광 물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 서로 상이한 색을 표시하는 서브 화소에 상이한 색 광을 방출하는 발광 소자를 배치함으로써, 발광 효율이 개선된 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않으며, 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 복수의 서브 화소를 포함하는 제1 기판, 상기 제1 기판 상에서 상기 복수의 서브 화소들 각각에 배치되어 서로 이격된 복수의 제1 전극 및 복수의 제2 전극, 양 단부가 각각 상기 제1 전극 및 상기 제2 전극 상에 놓이도록 배치되고, 상기 각 서브 화소마다 마련된 복수의 발광 소자, 및 상기 복수의 발광 소자 상에 배치되고, 상기 각 서브 화소마다 마련된 컬러 제어층을 포함하되, 상기 복수의 서브 화소는 제1 색을 나타내는 제1 서브 화소 및 상기 제1 색과 상이한 제2 색을 나타내는 제2 서브 화소를 포함하고, 상기 복수의 발광 소자는 상기 제1 서브 화소에 배치되며 제3 색 광을 방출하는 제1 발광 소자 및 상기 제2 서브 화소에 배치되며 상기 제2 색 광을 방출하는 제2 발광 소자를 포함하고, 상기 제3 색은 상기 제1 색 및 상기 제2 색과 상이하다.
상기 발광 소자는 일 방향으로 연장된 현상을 가지며, 상기 발광 소자의 상기 일 방향으로의 길이는 500nm 내지 10um의 범위를 가질 수 있다.
상기 제1 색은 적색이고, 상기 제2 색은 청색이고, 상기 제3 색은 녹색 또는 시안색일 수 있다.
상기 컬러 제어층은, 상기 제1 서브 화소에 배치되며, 상기 제3 색 광을 상기 제1 색으로 변환하는 제1 파장 변환 패턴, 및 상기 제2 서브 화소에 배치되며, 상기 제2 색 광을 투과하는 제1 광투과 패턴을 포함할 수 있다.
상기 복수의 서브 화소는 상기 제3 색을 나타내는 제3 서브 화소를 더 포함하고, 상기 복수의 발광 소자는 상기 제3 서브 화소에 배치되며 상기 제2 색 광을 방출하는 제3 발광 소자를 더 포함할 수 있다.
상기 컬러 제어층은, 상기 제3 서브 화소에 배치되며 상기 제2 색 광을 상기 제3 색으로 변환하는 제2 파장 변환 패턴을 더 포함할 수 있다.
상기 복수의 서브 화소는 상기 제3 색을 나타내는 제3 서브 화소를 더 포함하고, 상기 복수의 발광 소자는 상기 제3 서브 화소에 배치되며 상기 제3 색의 광을 방출하는 제3 발광 소자를 더 포함할 수 있다.
상기 컬러 제어층은, 상기 제3 서브 화소에 배치되며 상기 제3 색 광을 투과하는 제2 광투과 패턴을 더 포함할 수 있다.
상기 제1 파장 변환 패턴 상에 배치되는 제1 컬러 필터 및 상기 제1 광투과 패턴 상에 배치되는 제2 컬러 필터를 포함하는 컬러 필터층을 더 포함할 수 있다.
상기 제1 발광 소자가 방출하는 상기 제3 색 광은 480nm 내지 575nm 범위의 피크 파장를 가지고, 상기 제2 발광 소자가 방출하는 상기 제2 색 광은 445nm 내지 475nm 범위의 피크 파장을 가질 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 복수의 서브 화소를 포함하는 제1 기판, 상기 제1 기판 상에서 서로 이격 배치된 복수의 제1 전극 및 복수의 제2 전극, 일 방향으로 연장된 현상을 가지며, 양 단부가 각각 상기 각 서브 화소의 상기 제1 전극 및 상기 제2 전극 상에 놓이도록 배치되는 복수의 발광 소자, 및 상기 복수의 발광 소자 상에 배치되고, 상기 각 서브 화소마다 마련된 컬러 제어층을 포함하되, 상기 복수의 서브 화소는 제1 색을 나타내는 제1 서브 화소 및 상기 제1 색과 상이한 제2 색을 나타내는 제2 서브 화소를 포함하고, 상기 발광 소자의 상기 일 방향으로의 길이는 500nm 내지 10um의 범위를 가지고, 상기 복수의 발광 소자는 상기 제1 서브 화소에 배치되며 제3 색 광을 방출하는 제1 발광 소자 및 상기 제2 서브 화소에 배치되며 상기 제2 색 광을 방출하는 제2 발광 소자를 포함하고, 상기 제3 색은 상기 제1 색과 상이하다.
상기 제3 색은 상기 제2 색과 상이할 수 있다.
상기 제1 색은 적색이고, 상기 제2 색은 청색이고, 상기 제3 색은 녹색 또는 시안색일 수 있다.
상기 복수의 서브 화소는 상기 제3 색을 나타내는 제3 서브 화소를 더 포함하고, 상기 복수의 발광 소자는 상기 제3 서브 화소에 배치되며 상기 제2 색 광을 방출하는 제3 발광 소자를 더 포함할 수 있다.
상기 컬러 제어층은, 상기 제1 서브 화소에 배치되며, 상기 제3 색 광을 상기 제1 색으로 변환하는 제1 파장 변환 패턴, 상기 제2 서브 화소에 배치되며, 상기 제2 색 광을 투과하는 제1 광투과 패턴 및 상기 제3 서브 화소에 배치되며, 상기 제2 색 광을 상기 제3 색으로 변환하는 제2 파장 변환 패턴을 포함할 수 있다.
상기 제1 발광 소자가 방출하는 상기 제3 색 광은 480nm 내지 575nm 범위의 피크 파장를 가지고, 상기 제2 발광 소자가 방출하는 상기 제2 색 광은 445nm 내지 475nm 범위의 피크 파장을 가질 수 있다.
상기 제3 색은 상기 제2 색과 동일할 수 있다.
상기 제1 색은 적색이고, 상기 제2 색 및 상기 제3 색은 녹색 또는 시안색일 수 있다.
상기 복수의 서브 화소는 상기 제4 색을 나타내는 제3 서브 화소를 더 포함하고, 상기 복수의 발광 소자는 상기 제3 서브 화소에 배치되며 상기 제4 색 광을 방출하는 제3 발광 소자를 더 포함하고, 상기 제4 색은 청색일 수 있다.
상기 컬러 제어층은, 상기 제1 서브 화소에 배치되며, 상기 제3 색 광을 상기 제1 색으로 변환하는 제1 파장 변환 패턴, 상기 제2 서브 화소에 배치되며, 상기 제2 색 광을 투과하는 제1 광투과 패턴 및 상기 제3 서브 화소에 배치되며, 상기 제4 색 광을 투과하는 제2 광투과 패턴을 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치에 의하면 서로 다른 색을 표시하는 서브 화소에 각각 서로 상이한 색 광을 방출하는 발광 소자를 배치함으로써, 표시 장치의 발광 효율이 개선될 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 3은 일 실시예에 따른 표시 장치의 단면도이다.
도 4는 일 실시예에 따른 발광 소자층의 일 화소의 개략적인 평면 배치도이다.
도 5는 도 4의 Qa-Qa' 선, Qb-Qb' 선 및 Qc-Qc' 선을 따라 자른 단면도이다.
도 6은 일 실시예에 따른 발광 소자의 개략적인 사시도이다.
도 7은 도 5의 Q 영역의 일 예를 나타낸 확대 단면도이다.
도 8은 도 5의 Q 영역의 다른 예를 나타낸 확대 단면도이다.
도 9는 발광 소자의 크기 및 타입에 따른 발광 효율을 나타낸 그래프이다.
도 10은 다른 실시예에 따른 표시 장치의 단면도이다.
도 11은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 12는 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 13은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 14는 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 15는 다른 실시예에 따른 발광 소자층의 평면 배치도이다.
도 16은 또 다른 실시예에 따른 발광 소자층의 평면 배치도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다른 형태로 구현될 수도 있다. 즉, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
명세서 전체를 통하여 동일하거나 유사한 부분에 대해서는 동일한 도면 부호를 사용한다.
이하, 도면을 참조하여 본 발명의 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지 영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
이하, 표시 장치(10)를 설명하는 실시예의 도면에는 제1 방향(DR1), 제2 방향(DR2), 및 제3 방향(DR3)이 정의되어 있다. 제1 방향(DR1)과 제2 방향(DR2)은 하나의 평면 내에서 서로 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2)이 위치하는 평면에 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2) 각각에 대해 수직을 이룬다. 표시 장치(10)를 설명하는 실시예에서 제3 방향(DR3)은 표시 장치(10)의 두께 방향을 나타낸다.
표시 장치(10)는 평면상 제1 방향(DR1)이 제2 방향(DR2)보다 긴 장변과 단변을 포함하는 직사각형 형상을 가질 수 있다. 평면상 표시 장치(10)의 장변과 단변이 만나는 코너부는 직각일 수 있지만, 이에 제한되지 않으며, 라운드진 곡선 형상을 가질 수도 있다. 표시 장치(10)의 평면 형상은 예시된 것에 제한되지 않고, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등 기타 다른 형상을 가질 수도 있다.
표시 장치(10)의 표시면은 두께 방향인 제3 방향(DR3)의 일측에 배치될 수 있다. 표시 장치(10)를 설명하는 실시예들에서 다른 별도의 언급이 없는 한, "상부"는 제3 방향(DR3) 일측으로 표시 방향을 나타내고, "상면"은 제3 방향(DR3) 일측을 향하는 표면을 나타낸다. 또한, "하부"는 제3 방향(DR3) 타측으로 표시 방향의 반대 방향을 나타내고, 하면은 제3 방향(DR3) 타측을 향하는 표면을 지칭한다. 또한, "좌", "우", "상", "하"는 표시 장치(10)를 평면에서 바라보았을 때의 방향을 나타낸다. 예를 들어, "우측"는 제1 방향(DR1) 일측, "좌측"는 제1 방향(DR1) 타측, "상측"은 제2 방향(DR2) 일측, "하측"은 제2 방향(DR2) 타측을 나타낸다.
표시 장치(10)는 표시 영역(DA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다.
표시 영역(DA)의 형상은 표시 장치(10)의 형상을 추종할 수 있다. 예를 들어, 표시 영역(DA)의 형상은 표시 장치(10)의 전반적인 형상과 유사하게 평면상 직사각형 형상을 가질 수 있다. 표시 영역(DA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있다. 다만, 이에 제한되지 않고 각 화소(PX)의 형상은 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 스트라이프 타입 또는 펜타일 타입으로 교대 배열될 수 있다.
표시 영역(DA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 전부 또는 부분적으로 둘러쌀 수 있다. 예시적인 실시예에서, 표시 영역(DA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다. 비표시 영역(NDA)에는 표시 장치(10)에 포함되는 배선들, 회로 구동부들, 또는 외부 장치가 실장되는 패드부가 배치될 수 있다.
도 2는 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2를 참조하면, 표시 장치(10)의 표시 영역(DA)은 복수의 행과 열을 따라 배열된 복수의 화소(PX)를 포함한다. 화소(PX)는 표시를 위한 반복되는 최소 단위를 의미한다. 풀 컬러를 디스플레이하기 위해 각 화소(PX)는 서로 다른 색을 방출하는 복수의 서브 화소(SPX: SPX1, SPX2, SPX3)를 포함할 수 있다. 각 서브 화소(SPX)는 제1 방향(DR1)을 따라 제1 서브 화소(SPX1), 제2 서브 화소(SPX2), 및 제3 서브 화소(SPX3)로 순차적으로 반복 배치될 수 있다. 예시적인 실시예에서, 각 화소(PX)는 제1 색 광 방출을 담당하는 제1 서브 화소(SPX1), 제2 색 광 방출을 담당하는 제2 서브 화소(SPX2) 및 제3 색 광 방출을 담당하는 제3 서브 화소(SPX3)를 포함할 수 있다. 예를 들어, 제1 색은 적색, 제2 색은 녹색, 제3 색은 청색일 수 있다.
각 서브 화소(SPX)는 화소 정의막에 의해 정의되는 출광 영역(TA: TA1, TA2, TA3) 및 그 주변의 차광 영역(BA)을 포함할 수 있다.
출광 영역(TA)은 후술하는 표시 장치(10)의 발광 소자층에서 방출된 광이 외부로 제공되는 영역이고, 차광 영역(BA)은 발광 소자층에서 방출된 광이 투과하지 않는 영역일 수 있다.
출광 영역(TA: TA1, TA2, TA3)은 제1 출광 영역(TA1), 제2 출광 영역(TA2) 및 제3 출광 영역(TA3)을 포함할 수 있다. 제1 내지 제3 출광 영역(TA1, TA2, TA3)은 각각 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3)의 각 출광 영역(TA)일 수 있다. 예를 들어, 제1 출광 영역(TA1)은 제1 서브 화소(SPX1)의 출광 영역(TA), 제2 출광 영역(TA2)은 제2 서브 화소(SPX2)의 출광 영역(TA), 제3 출광 영역(TA3)은 제3 서브 화소(SPX3)의 출광 영역(TA)일 수 있다.
제1 내지 제3 출광 영역(TA1, TA2, TA3)은 소정의 피크 파장을 갖는 광이 표시 장치(10)의 외부로 출사되는 영역일 수 있다. 제1 출광 영역(TA1)은 제1 색 광을 출사할 수 있고, 제2 출광 영역(TA2)은 제2 색 광을 출사할 수 있으며, 제3 출광 영역(TA3)은 제3 색 광을 출사할 수 있다. 예를 들어, 제1 색 광은 610nm 내지 650nm 범위의 피크 파장을 갖는 적색 광일 수 있고, 제2 색 광은 520nm 내지 575nm 범위의 피크 파장을 갖는 녹색 광일 수 있으며, 제3 색 광은 440nm 내지 475nm 범위의 피크 파장을 갖는 청색 광일 수 있으나, 이에 한정되지 않는다.
제1 내지 제3 출광 영역(TA1, TA2, TA3)은 표시 장치(10)의 표시 영역(DA)에서 제1 방향(DR1)을 따라 순차적으로 반복 배치될 수 있다. 제1 내지 제3 출광 영역(TA1, TA2, TA3)의 평면 형상은 제2 방향(DR2)의 폭이 제1 방향(DR1)의 폭보다 긴 직사각형 일 수 있으나, 이에 제한되지 않는다.
예시적인 실시예에서, 제1 출광 영역(TA1)의 제1 방향(DR1)의 폭, 제2 출광 영역(TA2)의 제1 방향(DR1)의 폭, 및 제3 출광 영역(TA3)의 제1 방향(DR1)의 폭은 실질적으로 동일할 수 있다. 다만, 제1 내지 제3 출광 영역(TA1, TA2, TA3)의 제1 방향(DR1)의 폭 사이의 관계는 도 4에 도시된 실시예에 제한되지 않는다. 예를 들어, 제1 출광 영역(TA1)의 제1 방향(DR1)의 폭, 제2 출광 영역(TA2)의 제1 방향(DR1)의 폭 및 제3 출광 영역(TA3)의 제1 방향(DR1)의 폭은 서로 상이할 수도 있다.
차광 영역(BA)은 복수의 출광 영역(TA: TA1, TA2, TA3)을 둘러싸도록 배치될 수 있다. 일 서브 화소(SPX)의 차광 영역(BA)은 이웃하는 서브 화소(SPX)(동일 화소(PX) 내의 서브 화소(SPX)인지 여부와 무관함)의 차광 영역(BA)과 맞닿는다. 이웃하는 서브 화소(SPX)의 차광 영역(BA)은 하나로 연결될 수 있으며, 나아가 전체 서브 화소(SPX)의 차광 영역(BA)은 하나로 연결될 수 있지만, 이에 제한되는 것은 아니다. 이웃하는 각 서브 화소(SPX)의 출광 영역(TA)은 차광 영역(BA)에 의해 구분될 수 있다.
도 3은 일 실시예에 따른 표시 장치의 단면도이다.
도 3을 참조하면, 표시 장치(10)는 제1 기판(SUB1), 제1 기판(SUB1) 상에 배치된 회로층(CCL) 및 회로층(CCL) 상에 배치된 발광 소자층(EML), 발광 소자층(EML) 상에 배치된 컬러 제어층(WCL, TPL1) 및 컬러 필터층(CF)을 포함할 수 있다.
제1 기판(SUB1)은 절연 기판일 수 있다. 제1 기판(SUB1)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(SUB)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
제1 기판(SUB1)의 일면 상에는 화소(PX)(또는 서브 화소(SPX))를 구동하는 회로층(CCL)이 배치될 수 있다. 회로층(CCL)은 적어도 하나의 트랜지스터 등을 포함하여 발광 소자층(EML)을 구동할 수 있다.
회로층(CCL)의 일면 상에는 발광 소자층(EML)이 배치될 수 있다. 발광 소자층(EML)은 제1 뱅크(400), 제2 뱅크(600), 제1 전극(210), 제2 전극(220), 제1 접촉 전극(710), 제2 접촉 전극(720), 발광 소자(ED) 및 복수의 절연층(510, 520), 충진층(SL)을 포함할 수 있다.
제1 뱅크(400)는 회로층(CCL) 상에 배치될 수 있다. 제1 뱅크(400)는 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3)의 제1 내지 제3 출광 영역(TA1, TA2, TA3) 각각에 배치될 수 있다. 제1 내지 제3 출광 영역(TA1, TA2, TA3)에 배치되는 제1 뱅크(400)는 복수 개이고, 각 제1 뱅크(400)는 제1 방향(DR1)을 따라 서로 이격되어 배치될 수 있다. 예시적인 실시예에서, 각 서브 화소(SPX)의 출광 영역(TA)에 배치되는 제1 뱅크(400)는 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)를 포함할 수 있다. 제1 서브 뱅크(410)와 제2 서브 뱅크(420)는 제1 방향(DR1)으로 서로 이격되어 배치될 수 있다.
제1 전극(210)은 제1 서브 뱅크(410) 상에 배치되어, 제1 서브 뱅크(410)를 덮을 수 있다. 제2 전극(220)은 제2 서브 뱅크(420) 상에 배치되어, 제2 서브 뱅크(420)를 덮을 수 있다. 제1 전극(210) 및 제2 전극(220)은 전기적으로 서로 절연될 수 있다.
제1 절연층(510)은 제1 전극(210) 및 제2 전극(220) 상에 배치되되, 제1 전극(210) 및 제2 전극(220)의 적어도 일부를 노출하도록 배치된다. 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(51FTKSFKSCP0) 상에 배치되는 발광 소자(ED)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다.
제2 뱅크(600)는 제1 절연층(510) 상에 배치되며, 후술하는 제1 뱅크(400) 및 복수의 발광 소자(ED)를 노출하는 개구를 포함할 수 있다. 제2 뱅크(600)는 서브 화소(SPX)의 경계에 배치되어 이웃하는 서브 화소(SPX)를 구분할 수 있다. 제2 뱅크(600)는 이웃하는 서브 화소(SPX)의 경계에 걸쳐 배치될 수 있다. 제2 뱅크(600)는 복수의 발광 소자(ED)가 분산된 잉크를 이용한 잉크젯 프린팅 공정에서 잉크가 인접한 서브 화소(SPX)로 넘치는 것을 방지하는 역할을 할 수 있다.
발광 소자(ED)는 제1 서브 뱅크(410) 및 제2 서브 뱅크(420) 사이에서 제1 절연층(510) 상에 배치될 수 있다. 발광 소자(ED)는 양 단부가 각각 제1 전극(210) 및 제2 전극(220) 상에 놓이도록 제1 및 제2 전극(210, 220) 사이에서 제1 절연층(510) 상에 배치될 수 있다.
복수의 발광 소자(ED)는 제1 서브 화소(SPX1)에 배치되는 발광 소자(EDB1, 이하, '제1 발광 소자'), 제2 서브 화소(SPX2)에 배치되는 발광 소자(EDB1, 이하, '제2 발광 소자'), 제3 서브 화소(SPX3)에 배치되는 발광 소자(EDB2, 이하 '제3 발광 소자')를 포함할 수 있다.
일 실시예에서, 각 서브 화소(SPX: SPX1, SPX2, SPX3)에 배치되는 발광 소자(ED: EDG1, EDB1, EDB2)에서 방출되는 광의 색은 서로 상이할 수 있다. 각 서브 화소(SPX: SPX1, SPX2, SPX3)에 배치되는 발광 소자(ED: EDG1, EDB1, EDB2) 중 적어도 제1 색 광을 표시 장치(10)의 외부로 출사하는 제1 서브 화소(SPX1)에 배치된 제1 발광 소자(EDG1)는 제2 색 광을 방출할 수 있다. 각 서브 화소(SPX: SPX1, SPX2, SPX3)에 배치되는 발광 소자(ED: EDG1, EDB1, EDB2) 중 제1 색 광을 표시 장치(10)의 외부로 출사하는 제1 서브 화소(SPX1)에 배치된 제1 발광 소자(EDG1)는 제2 색 광을 방출할 수 있고, 제2 색 광을 표시 장치(10)의 외부로 출사하는 제2 서브 화소(SPX2)에 배치된 제2 발광 소자(EDG2) 및 제3 색 광을 표시 장치(10)의 외부로 출사하는 제3 서브 화소(SPX3)에 배치된 제3 발광 소자(EDB2)는 제3 색 광을 방출할 수 있다. 즉, 각 서브 화소(SPX: SPX1, SPX2, SPX3)에 배치되는 발광 소자(ED: EDG1, EDB1, EDB2) 중 적어도 적색 광을 표시 장치(10)의 외부로 출사하는 제1 서브 화소(SPX1)에 배치된 제1 발광 소자(EDG1)는 녹색 광 또는 시안(Cyan)색 광을 방출할 수 있다. 예를 들어, 제1 서브 화소(SPX1)에 배치된 제1 발광 소자(EDG1)는 제2 색의 녹색 광 또는 시안색 광을 방출하고, 제2 서브 화소(SPX2)에 배치된 제2 발광 소자(EDB1)는 제3 색의 청색 광을 방출하며, 제3 서브 화소(SPX3)에 배치된 제3 발광 소자(EDB2)는 제3 색의 청색 광을 방출할 수 있다.
제1 서브 화소(SPX1)에 배치된 제1 발광 소자(EDG1)와 제2 및 제3 서브 화소(SPX2, SPX3)에 각각 배치된 제2 및 제3 발광 소자(EDB1, EDB2)는 서로 상이한 물질을 갖는 활성층을 포함하여, 서로 상이한 파장대의 광, 또는 서로 상이한 색 광을 방출할 수 있다. 제2 및 제3 서브 화소(SPX2, SPX3)에 각각 배치된 제2 및 제3 발광 소자(EDB1, EDB2)는 동일 물질을 갖는 활성층을 포함하여, 동일 파장대의 광, 또는 동일 색 광을 방출할 수 있다.
제1 서브 화소(SPX1)에 배치되는 제1 발광 소자(EDG1)는 녹색 광 또는 시안색 광을 방출하는 제2 타입 발광 소자(EDG)이고, 제2 및 제3 서브 화소(SPX2, SPX3)에 각각 배치된 제2 및 제3 발광 소자(EDB1, EDB2)는 청색 광의 방출하는 제1 타입 발광 소자(EDB)일 수 있다. 예를 들어, 제1 타입 발광 소자(EDB: EDB1, EDB2)는 445nm 내지 475nm 범위의 피크 파장을 갖는 제3 색 광 또는 청색 광을 방출하고, 제2 타입 발광 소자(EDG)는 480nm 내지 575nm 범위의 피크 파장을 갖는 제2 색 광, 녹색 광 또는 시안(Cyan) 색 광을 방출할 수 있다. 이하, 본 명세서에서 445nm 내지 475nm 범위의 피크 파장을 가지고 제1 색 광을 방출하는 발광 소자(ED)를 제1 타입 발광 소자(EDB)라 지칭하고, 480nm 내지 575nm 범위의 피크 파장을 가지고 제2 색 광을 방출하는 발광 소자(ED)를 제2 타입 발광 소자(EDG)라 지칭하기로 한다.
일 실시예에서, 제1 서브 화소(SPX1)의 제1 출광 영역(TA1)에 배치된 제1 발광 소자(EDG1)는 480nm 내지 575nm 범위의 피크 파장을 갖는 제2 색 광, 녹색 광 또는 시안(Cyan) 색 광을 방출할 수 있고, 제2 서브 화소(SPX2)의 제2 출광 영역(TA2)에 배치된 제2 발광 소자(EDB1)와 제3 서브 화소(SPX3)의 제3 출광 영역(TA3)에 배치된 제3 발광 소자(EDB2)는 445nm 내지 475nm 범위의 피크 파장을 갖는 제3 색 광 또는 청색 광을 방출할 수 있다. 따라서, 발광 소자층(EML)에서 방출된 광 중 적어도 제1 서브 화소(SPX1)에서 방출된 광은 제2 색 광, 녹색 광 또는 시안(Cyan) 색 광을 방출하고, 제3 서브 화소(SPX3)에서 방출된 광은 제3 색 광 또는 청색 광을 방출할 수 있다.
각 서브 화소(SPX: SPX1, SPX2, SPX3)가 표시 장치(10)의 외부로 방출하는 광의 색에 따라, 각 서브 화소(SPX: SPX1, SPX2, SPX3)가 포함하는 발광 소자(ED: EDG1, EDB1, EDB2)가 방출하는 광의 색 또는 파장 대역은 서로 상이할 수 있다. 예를 들어, 발광 소자(ED)의 크기(또는 연장 방향으로의 길이)가 작아짐에 따라, 제2 색 광을 방출하는 제2 타입 발광 소자(EDG: EDG1)의 발광 효율은 제3 색 광을 방출하는 제1 타입 발광 소자(EDB: EDB1, EDB2)의 발광 효율보다 클 수 있다. 따라서, 제3 색을 나타내는 광의 피크 파장보다 긴 피크 파장을 갖는 광이 나타내는 색을 표시하는 서브 화소에 제2 색 광을 방출하는 제2 타입 발광 소자(EDG: EDG1)를 배치함으로써, 표시 장치(10)의 발광 소자층(EML)의 발광 효율이 개선될 수 있다.
제2 절연층(520)은 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이에 배치된 발광 소자(ED: EDG1, EDB1, EDB2) 상에 부분적으로 배치될 수 있다. 제2 절연층(520)은 발광 소자(ED)의 외면을 부분적으로 감싸도록 배치될 수 있다. 제2 절연층(520)은 발광 소자(ED: EDG1, EDB1, EDB2) 상에 배치되되, 발광 소자(ED)의 양 단부를 노출할 수 있다. 제2 절연층(520)은 발광 소자(ED)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(ED: EDG1, EDB1, EDB2)를 고정시키는 기능을 역할을 할 수 있다.
제1 접촉 전극(710)은 제1 전극(210) 상에 배치되고, 제2 접촉 전극(720)은 제2 전극(220) 상에 배치될 수 있다. 제1 접촉 전극(710)과 제2 접촉 전극(720)은 전기적으로 서로 절연될 수 있다.
제1 및 제2 접촉 전극(710, 720)은 각각 발광 소자(ED) 및 복수의 전극(210, 220)과 접촉할 수 있다. 구체적으로, 제1 접촉 전극(710)은 제1 절연층(510)이 노출하는 제1 전극(210)의 일부 영역 및 제2 절연층(520)이 노출하는 발광 소자(ED)의 일 단부와 각각 접촉할 수 있다. 제2 접촉 전극(720)은 제1 절연층(510)이 노출하는 제2 전극(220)의 일부 영역 및 제2 절연층(520)이 노출하는 발광 소자(ED)의 타 단부와 각각 접촉할 수 있다.
제2 절연층(520)에 의해 노출된 발광 소자(ED)의 일 단부는 제1 접촉 전극(710)을 통해 제1 전극(210)과 전기적으로 연결되고, 타 단부는 제2 접촉 전극(720)을 통해 제2 전극(220)과 전기적으로 연결될 수 있다.
충진층(SL)은 제2 뱅크(600)가 구획한 영역을 충진하도록 배치될 수 있다. 충진층(SL)은 제2 뱅크(600)가 포함하며, 제1 뱅크(400) 및 복수의 발광 소자(ED)를 노출하는 개구에 배치될 수 있다. 충진층(SL)은 제1 뱅크(400) 및 복수의 발광 소자(ED)에 의해 형성된 단차를 평탄화하는 역할을 할 수 있다. 예를 들어, 충진층(SL)은 유기 절연 물질, 예를 들어 폴리이미드(Polyimide, PI)와 같은 유기 물질을 포함할 수 있다. 충진층(SL)은 생략될 수도 있다.
제1 보호층(PAS1)은 발광 소자층(EML) 상에 배치될 수 있다. 제1 보호층(PAS1)은 발광 소자층(EML)을 보호하는 역할을 할 수 있다. 제1 보호층(PAS1)은 외부로부터 수분 또는 공기 등 불순물의 침투를 방지하여 복수의 발광 소자(ED)의 손상을 방지할 수 있다.
표시 장치(10)는 제1 평탄화층(OC1), 제1 캡핑층(CAP1), 제1 차광 부재(BK1), 컬러 제어층(WCL, TPL1), 제2 캡핑층(CAP2), 제2 평탄화층(OC2), 제2 차광 부재(BK2), 컬러 필터층(CF), 제3 캡핑층(CAP3), 및 봉지층(ENC)을 더 포함할 수 있다.
제1 평탄화층(OC1)은 발광 소자층(EML)의 상부에 배치될 수 있다. 제1 평탄화층(OC1)은 발광 소자층(EML)의 상부의 단차를 평탄화하는 역할을 할 수 있다. 제1 평탄화층(OC1)은 유기 물질을 포함할 수 있다. 예를 들어, 제1 평탄화층(OC1)은 아크릴 수지(Acryl Resin), 에폭시 수지(Epoxy Resin), 페놀 수지(Phenolic Resin), 폴리아미드 수지(Polyamide Resin), 및 폴리이미드 수지(Polyimide Resin) 중 적어도 하나를 포함할 수 있다.
제1 캡핑층(CAP1)은 제1 평탄화층(OC1) 상에 배치될 수 있다. 제1 캡핑층(CAP1)은 컬러 제어층(WCL, TPL1)의 하면을 밀봉할 수 있다. 제1 캡핑층(CAP1)은 무기 물질을 포함할 수 있다. 예를 들어, 제1 캡핑층(CAP1)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 티타늄 산화물, 주석 산화물, 세륨 산화물, 및 실리콘 산질화물 중 적어도 하나를 포함할 수 있다.
제1 차광 부재(BK1)는 제1 캡핑층(CAP1) 상에 배치될 수 있다. 제1 차광 부재(BK1)는 차광 영역(BA)에 배치될 수 있다. 제1 차광 부재(BK1)는 제2 뱅크(600)와 표시 장치(10)의 두께 방향(예컨대, 제3 방향(DR3))으로 중첩될 수 있다. 제1 차광 부재(BK1)는 광의 투과를 차단할 수 있다. 제1 차광 부재(BK1)는 제1 내지 제3 출광 영역(TA1, TA2, TA3) 간에 광이 침범하여 혼색되는 것을 방지함으로써, 색 재현율을 향상시킬 수 있다. 제1 차광 부재(BK1)는 평면 상에서 제1 내지 제3 출광 영역(TA1, TA2, TA3)을 둘러싸는 격자 형상으로 형성될 수 있다.
제1 차광 부재(BK1)는 유기 차광 물질과 발액 성분을 포함할 수 있다. 여기에서, 발액 성분은 불소 함유 단량체 또는 불소 함유 중합체로 이루어질 수 있고, 구체적으로 불소 함유 지방족 폴리카보네이트를 포함할 수 있다. 예를 들어, 제1 차광 부재(BK1)는 발액 성분을 포함한 블랙 유기 물질로 이루어질 수 있다.
컬러 제어층(WCL, TPL1)은 제1 차광 부재(BK1)가 노출하는 제1 캡핑층(CAP1) 상에 배치될 수 있다. 컬러 제어층(WCL, TPL1)은 컬러 제어층(WCL, TPL1)으로 입사된 광의 파장을 변환하는 파장 변환층(WCL) 및 컬러 제어층(WCL, TPL1)으로 입사된 광의 파장을 유지하여 통과시키는 제1 광투과 패턴(TPL1)을 포함할 수 있다.
파장 변환층(WCL) 또는 제1 광투과 패턴(TPL1)은 서브 화소(SPX)마다 분리되도록 배치될 수 있다. 파장 변환층(WCL) 또는 제1 광투과 패턴(TPL1)은 출광 영역(TA)에 배치되며, 이웃하여 배치되는 파장 변환층(WCL) 및/또는 제1 광투과 패턴(TPL1)은 차광 영역(BA)에 배치된 제1 차광 부재(BK1)에 의해 서로 이격될 수 있다.
파장 변환층(WCL) 및 제1 광투과 패턴(TPL1)은 제1 캡핑층(CPL1) 상에 배치될 수 있다. 몇몇 실시예에서, 파장 변환층(WCL) 및 제1 광투과 패턴(TPL1)은 잉크젯 방식으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니고, 파장 변환층(WCL) 및 제1 광투과 패턴(TPL1)은 감광성 물질을 도포하고, 이를 노광 및 현상하여 패턴화되어 각각 형성될 수도 있다. 이하에서는, 파장 변환층(WCL) 및 제1 광투과 패턴(TPL1)이 잉크젯 방식으로 형성되는 경우를 예시하여 설명하기로 한다.
발광 소자층(EML)으로부터 입사된 광의 파장이 해당 서브 화소(SPX)의 색과 상이하여 그 파장을 변환할 필요가 있는 서브 화소(SPX)에는 파장 변환층(WCL)이 배치될 수 있다. 발광 소자층(EML)으로부터 입사된 광의 파장이 해당 서브 화소(SPX)의 색과 동일한 서브 화소(SPX)에는 제1 광투과 패턴(TPL1)이 배치될 수 있다. 예시된 실시예에서는, 제1 서브 화소(SPX1)의 발광 소자층(EML)에서는 제2 색 광이 입사되고 제2 서브 화소(SPX2) 및 제3 서브 화소(SPX3)에서는 제3 색 광이 입사되는 경우로서, 제1 서브 화소(SPX1)와 제2 서브 화소(SPX2)에는 각각 파장 변환층(WCL)이 배치되고, 제3 서브 화소(SPX3)에는 제1 광투과 패턴(TPL1)이 배치되는 예에 해당한다.
예시적인 실시예에서, 파장 변환층(WCL)은 제1 서브 화소(SPX1)에 배치되는 제1 파장 변환 패턴(WCL1)과 제2 서브 화소(SPX2)에 배치되는 제2 파장 변환 패턴(WCL2)을 포함할 수 있다.
제1 파장 변환 패턴(WCL1)은 제1 서브 화소(SPX1)에서 제1 차광 부재(BK1)에 의해 구획된 제1 출광 영역(TA1) 내에 배치될 수 있다. 제1 파장 변환 패턴(WCL1)은 발광 소자층(EML)으로부터 입사된 제2 색의 파장의 광을 제2 색과 상이한 제1 색의 파장의 광으로 변환시켜 출사할 수 있다. 예를 들어, 제1 파장 변환 패턴(WCL1)은 발광 소자층(EML)으로부터 입사된 녹색 광 또는 시안색 광을 적색 광으로 변환하여 출사할 수 있다.
제1 파장 변환 패턴(WCL1)은 제1 베이스 수지(BRS1) 및 제1 베이스 수지(BRS1) 내에 분산된 제1 파장 변환 물질(WCP1)을 포함할 수 있다. 제1 파장 변환 패턴(WCL1)은 제1 베이스 수지(BRS1) 내에 분산된 제1 산란체(SCP1)를 더 포함할 수 있다. 이에 제한되는 것은 아니나, 제1 파장 변환 패턴(WCL1)에 포함되는 제1 파장 변환 물질(WCP1)의 중량 퍼센트(wt%)는 30 wt% 내지 40wt%이고, 제1 산란체(SCP1)의 중량 퍼센트(wt%)는 10 wt% 이하일 수 있다.
제2 파장 변환 패턴(WCL2)은 제2 서브 화소(SPX2)에서 제1 차광 부재(BK1)에 의해 구획된 제2 출광 영역(TA2) 내에 배치될 수 있다. 제2 파장 변환 패턴(WCL2)은 발광 소자층(EML)으로부터 입사된 제3 색의 파장의 광을 제3 색과 상이한 제2 색의 파장의 광으로 변환시켜 출사할 수 있다. 예를 들어, 제2 파장 변환 패턴(WCL2)은 발광 소자층(EML)으로부터 입사된 청색 광을 녹색 광으로 변환하여 출사할 수 있다.
제2 파장 변환 패턴(WCL2)은 제2 베이스 수지(BRS2) 및 제2 베이스 수지(BRS2) 내에 분산된 제2 파장 변환 물질(WCP2)을 포함할 수 있다. 제2 파장 변환 패턴(WCL2)은 제2 베이스 수지(BRS2) 내에 분산된 제2 산란체(SCP2)를 더 포함할 수 있다. 이에 제한되는 것은 아니나, 제2 파장 변환 패턴(WCL2)에 포함되는 제2 파장 변환 물질(WCP2)의 중량 퍼센트(wt%)는 40 wt% 내지 50wt%이고, 제2 산란체(SCP2)의 중량 퍼센트(wt%)는 10 wt% 이하일 수 있다.
제1 광투과 패턴(TPL1)은 제3 서브 화소(SPX3)에서 제1 차광 부재(BK1)에 의해 구획된 제3 출광 영역(TA3) 내에 배치될 수 있다. 제1 광투과 패턴(TPL1)은 발광 소자층(EML)으로부터 입사된 제3 색의 파장의 광의 파장을 유지한 채 출사할 수 있다. 예를 들어, 제1 광투과 패턴(TPL1) 발광 소자층(EML)으로부터 입사된 청색 광을 대해 그 파장을 유지한 채 투과시킨다.
제1 광투과 패턴(TPL1)은 제3 베이스 수지(BRS3)를 포함할 수 있다. 제1 광투과 패턴(TPL)은 제3 베이스 수지(BRS3) 내에 분산된 제3 산란체(SCP3)를 더 포함할 수 있다. 이에 제한되는 것은 아니나, 제1 광투과 패턴(TPL1)에 포함되는 제3 산란체(SCP3)의 중량 퍼센트(wt%)는 10 wt% 이하일 수 있다.
제1 내지 제3 베이스 수지(BRS1, BRS2, BRS3)는 투광성 유기 물질을 포함할 수 있다. 예를 들어, 제1 내지 제3 베이스 수지(BRS1, BRS2, BRS3)는 에폭시계 수지, 아크릴계 수지, 카도계 수지 또는 이미드계 수지 등을 포함하여 이루어질 수 있다. 제1 내지 제3 베이스 수지(BRS1, BRS2, BRS3)는 모두 동일한 물질로 이루어질 수 있지만, 이에 제한되지 않는다.
제1 내지 제3 산란체(SCP1, SCP2, SCP3)는 제1 내지 제3 베이스 수지(BRS1, BRS2, BRS3)와 상이한 굴절률을 가질 수 있다. 제1 내지
제3 산란체(SCP1, SCP2, SCP3)는 금속 산화물 입자 또는 유기 입자를 포함할 수 있다. 상기 금속 산화물로는 산화 티타늄(TiOx), 산화 지르코늄(ZrOx), 산화 알루미늄(AlxOy), 산화 인듐(InxOy), 산화 아연(ZnO) 또는 산화 주석(SnOx) 등이 예시될 수 있고, 상기 유기 입자 재료로는 아크릴계 수지 또는 우레탄계 수지 등이 예시될 수 있다. 제1 내지 제3 산란체(SCP1, SCP2, SCP3)는 모두 동일한 물질로 이루어질 수 있지만, 이에 제한되는 않는다.
제1 파장 변환 물질(WCP1)은 제2 색을 제1 색으로 변환하고, 제2 파장 변환 물질(WCP2)은 제3 색을 제2 색으로 변환하는 물질일 수 있다. 예를 들어, 제1 파장 변환 물질(WCP1)은 녹색 광 또는 시안색 광을 적색 광으로 변환하고, 제2 파장 변환 물질(WCP2)은 청색 광을 녹색 광으로 변환하는 물질일 수 있다. 제1 파장 변환 물질(WCP1)과 제2 파장 변환 물질(WCP2)은 양자점, 양자 막대, 형광체 등일 수 있다. 상기 양자점은 IV족계 나노 결정, II-VI족계 화합물 나노 결정, III-V족계 화합물 나노 결정, IV-VI족계 나노 결정 또는 이들의 조합을 포함할 수 있다.
제2 캡핑층(CAP2)은 컬러 제어층(WCL, TPL1) 및 제1 차광 부재(BK1) 상에 배치되어 이들을 덮을 수 있다. 예를 들어, 제2 캡핑층(CAP2)은 제1 파장 변환 패턴(WCL1), 제2 파장 변환 패턴(WCL2), 제1 광투과 패턴(TPL1) 및 제1 차광 부재(BK1)를 밀봉하여 제1 파장 변환 패턴(WCL1), 제2 파장 변환 패턴(WCL2) 및 광투과 패턴(TPL)의 손상 또는 오염을 방지할 수 있다. 제2 캡핑층(CAP2)은 무기 물질로 이루어질 수 있다. 제2 캡핑층(CAP2)은 제1 캡핑층(CAP1)과 동일 물질로 이루어지거나, 제1 캡핑층(CAP1)에서 예시된 물질로 이루어질 수 있다.
제2 평탄화층(OC2)은 제2 캡핑층(CAP2)의 상부에 배치되어, 제1 및 제2 파장 변환 패턴(WCL1, WCL2)와 제1 광투과 패턴(TPL1)의 상부의 단차를 평탄화 하는 역할을 할 수 있다. 제2 평탄화층(OC2)은 유기 물질을 포함할 수 있다. 예를 들어, 제2 평탄화층(OC2)은 아크릴 수지(Acryl Resin), 에폭시 수지(Epoxy Resin), 페놀 수지(Phenolic Resin), 폴리아미드 수지(Polyamide Resin), 및 폴리이미드 수지(Polyimide Resin) 중 적어도 하나를 포함할 수 있다.
제2 차광 부재(BK2)는 제2 평탄화층(OC2) 상에 배치될 수 있다. 제2 차광 부재(BK2)는 제2 평탄화층(OC2) 상에서 서브 화소(SPX)의 경계를 따라 차광 영역(BA)에 배치될 수 있다. 제2 차광 부재(BK2)는 제1 차광 부재(BK1) 및/또는 제2 뱅크(600)와 표시 장치(10)의 두께 방향(예컨대, 제3 방향(DR3))으로 중첩될 수 있다. 제2 차광 부재(BK2)는 광 출사를 차단할 뿐만 아니라, 외광 반사를 억제하는 역할을 할 수 있다. 제2 차광 부재(BK2)는 평면 상에서 제1 내지 제3 출광 영역(TA1, TA2, TA3)을 둘러싸는 격자 형상으로 형성될 수 있다.
제2 차광 부재(BK2)는 유기 물질을 포함하여 이루어질 수 있다. 일 실시예에서, 제2 차광 부재(BK2)는 가시광 파장 대역을 흡수하는 광 흡수 물질을 포함할 수 있다. 제2 차광 부재(BK2)가 광 흡수 물질을 포함하고, 각 서브 화소(SPX)의 경계를 따라 배치됨에 따라, 제2 차광 부재(BK2)는 각 서브 화소(SPX)의 출광 영역(TA: TA1, TA2, TA3)을 정의할 수 있다. 즉, 제2 차광 부재(BK2)는 각 서브 화소(SPX)의 출광 영역(TA)을 정의하는 서브 화소 정의막일 수 있다.
컬러 필터층(CF)은 제2 평탄화층(OC2) 상에 배치될 수 있다. 컬러 필터층(CF)은 제2 차광 부재(BK2)에 의해 구획된 영역에서 제2 평탄화층(OC2)의 일면 상에 배치될 수 있다.
컬러 필터층(CF)은 제1 컬러 필터(CF1), 제2 컬러 필터(CF2) 및 제3 컬러 필터(CF3)를 포함할 수 있다.
제1 컬러 필터(CF1)는 제1 서브 화소(SPX1)의 제1 출광 영역(TA1)에 배치되고, 제2 컬러 필터(CF2)는 제2 서브 화소(SPX2)의 제2 출광 영역(TA2)에 배치되고, 제3 컬러 필터(CF3)는 제3 서브 화소(SPX3)의 제3 출광 영역(TA3)에 배치될 수 있다. 제1 내지 제3 컬러 필터(CF1, CF2, CF3)는 제2 차광 부재(BK2)에 의해 둘러싸일 수 있다.
제1 내지 제3 컬러 필터(CF1, CF2, CF3)는 해당하는 색 파장 이외의 파장을 흡수하는 염료(Dye)나 안료(Pigment) 같은 색재(Colorant)를 포함할 수 있다. 제1 컬러 필터(CF1)는 제1 색 광(예를 들어, 적색 광)을 선택적으로 투과시키고, 제2 색 광(예를 들어, 녹색 광 또는 시안색 광) 및 제3 색 광(예를 들어, 청색 광)을 차단하거나 흡수할 수 있다. 제2 컬러 필터(CF2)는 제2 색 광(예를 들어, 녹색 광)을 선택적으로 투과시키고, 제1 색 광(예를 들어, 적색 광) 및 제3 색 광(예를 들어, 청색 광)을 차단하거나 흡수할 수 있다. 제3 컬러 필터(CF3)는 제3 색 광(예를 들어, 청색 광)을 선택적으로 투과시키고, 제1 색 광(예를 들어, 적색 광) 및 제2 색 광(예를 들어, 녹색 광)을 차단하거나 흡수할 수 있다. 예를 들어, 제1 컬러 필터(CF1)는 적색 컬러 필터이고, 제2 컬러 필터(CF2)는 녹색 컬러 필터이고, 제3 컬러 필터(CF3)는 청색 컬러 필터일 수 있다.
제1 내지 제3 컬러 필터(CF1, CF2, CF3)는 표시 장치(10)의 외부에서 유입되는 광의 일부를 흡수하여 외광에 의한 반사광을 저감시킬 수 있다. 따라서, 제1 내지 제3 컬러 필터(CF1, CF2, CF3)는 외광 반사에 의한 색의 왜곡을 방지할 수 있다.
컬러 필터층(CF)은 제2 평탄화층(OC2)을 통해 제1 및 제2 파장 변환 패턴(WCL1, WCL2) 및 제1 광투과 패턴(TPL) 상에 배치됨으로써, 표시 장치(10)는 컬러 필터층(CF)을 위한 별도의 기판을 필요로 하지 않을 수 있다. 따라서, 표시 장치(10)의 두께가 상대적으로 감소될 수 있다.
제3 캡핑층(CAP3)은 컬러 필터층(CF) 및 제2 차광 부재(BK2) 상에 배치되어 이들을 덮을 수 있다. 제3 캡핑층(CAP3)은 컬러 필터층(CF)을 보호하는 역할을 할 수 있다.
봉지층(ENC)은 제3 캡핑층(CAP3) 상에 배치될 수 있다. 예를 들어, 봉지층(ENC)은 적어도 하나 무기막을 포함하여, 산소 또는 수분이 침투되는 것을 방지할 수 있다. 또한, 봉지층(ENC)은 적어도 하나의 유기막을 포함하여, 표시 장치(10)를 먼지와 같은 이물질로부터 보호할 수 있다.
도 4는 일 실시예에 따른 발광 소자층의 일 화소의 개략적인 평면 배치도이다.
도 4를 참조하면, 상술한 바와 같이 일 화소(PX)는 복수의 서브 화소(SPX: SPX1, SPX2, SPX3)를 포함할 수 있다.
표시 장치(10)의 각 서브 화소(SPX)는 발광 영역(EMA) 및 비발광 영역(미도시)을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(ED: EDG1, EDB1, EDB2)에서 방출된 광이 출사되는 영역이고, 비발광 영역은 발광 소자(ED: EDG1, EDB1, EDB2)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다.
발광 영역(EMA)은 발광 소자(ED: EDG1, EDB1, EDB2)가 배치된 영역 및 그 인접 영역을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(ED: EDG1, EDB1, EDB2)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역을 더 포함할 수 있다.
각 서브 화소(SPX)는 비발광 영역에 배치된 제1 영역(CBA)을 더 포함할 수 있다. 제1 영역(CBA)은 발광 영역(EMA)의 제2 방향(DR2) 일 측(예컨대, 도 4에서 상측)에 배치될 수 있다. 제1 영역(CBA)은 제2 방향(DR2)으로 이웃하여 배치된 서브 화소(SPX)의 발광 영역(EMA) 사이에 배치될 수 있다.
일 화소(PX)에 포함된 각 서브 화소(SPX)의 발광 영역(EMA)은 제1 방향(DR1)을 따라 서로 이격되어 배열될 수 있다. 마찬가지로, 일 화소(PX)에 포함된 각 서브 화소(SPX)의 제1 영역(CBA)은 제1 방향(DR1)을 따라 서로 이격되어 배열될 수 있다. 발광 영역(EMA) 및 제1 영역(CBA)은 각각 제1 방향(DR1)을 따라 서로 이격되어 배열되되, 발광 영역(EMA)과 제1 영역(CBA)은 제2 방향(DR2)으로 서로 교대 배열될 수 있다.
제1 영역(CBA)은 제2 방향(DR2)으로 서로 이웃하는 각 서브 화소(SPX)에 배치되는 제1 및 제2 전극(210, 220)이 각각 분리되는 영역일 수 있다. 제2 방향(DR2)을 따라 서로 이웃하는 각 서브 화소(SPX)는 제2 방향(DR2)으로 연장된 제1 및 제2 전극(210, 220)을 포함할 수 있고, 제1 및 제2 전극(210, 220)은 각각 제1 영역(CBA)에서 분리될 수 있다. 따라서, 제1 영역(CBA)에는 각 서브 화소(SPX) 마다 배치된 제1 및 제2 전극(210, 220)의 일부가 배치될 수 있다.
이하, 도 4 및 도 5를 참조하여 제1 기판(SUB1) 상에 배치된 회로층(CCL) 및 회로층(CCL) 상에 배치된 발광 소자층(EML)의 구조에 대하여 상세히 설명하기로 한다.
도 5는 도 4의 Qa-Qa' 선, Qb-Qb' 선 및 Qc-Qc' 선을 따라 자른 단면도이다.
한편, 도 5에는 제1 발광 소자(EDG1)를 포함하는 제1 서브 화소(SPX1)의 단면 구조만을 도시하였다. 제2 발광 소자(EDB1) 및 제3 발광 소자(EDB2)를 포함하는 제2 서브 화소(SPX2) 및 제3 서브 화소(SPX3)의 단면 구조와 제1 서브 화소(SPX1)의 단면 구조는 각 서브 화소(SPX)에 포함된 발광 소자(ED: EDG1, EDB1, EDB2)의 종류만이 상이할 뿐 다른 부재의 배치 및 발광 소자(ED: EDG1, EDB1, EDB2)와 다른 부재 사이의 상대적인 배치 관계는 유사한 바, 제1 서브 화소(SPX1)의 단면 구조에 대한 설명으로 제2 및 제3 서브 화소(SPX2, SPX3)의 단면 구조의 설명을 대체하기로 한다.
도 5를 참조하면, 회로층(CCL)은 하부 금속층(BML), 버퍼층(120), 제1 내지 제3 도전층(140, 160, 180), 반도체층 및 게이트 절연막(130), 층간 절연막(150), 패시베이션층(170) 및 비아층(190)을 포함할 수 있다.
하부 금속층(BML)은 제1 기판(SUB1) 상에 배치될 수 있다. 하부 금속층(BML)은 외광으로부터 트랜지스터(TR)의 활성 물질층(ACT)을 보호하는 역할을 하는 차광층일 수 있다. 하부 금속층(BML)은 광을 차단하는 재료를 포함할 수 있다. 예를 들어, 하부 금속층(BML)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다.
하부 금속층(BML)은 패턴화된 형상을 갖는다. 하부 금속층(BML)은 하부에서 적어도 트랜지스터(TR)의 활성 물질층(ACT)의 채널 영역을 커버하도록 배치될 수 있고, 나아가 트랜지스터(TR)의 활성 물질층(ACT) 전체를 커버하도록 배치될 수 있다. 다만, 이에 제한되지 않고, 하부 금속층(BML)은 생략될 수 있다.
버퍼층(120)은 하부 금속층(BML) 상에 배치될 수 있다. 버퍼층(120)은 하부 금속층(BML)이 배치된 제1 기판(SUB1)의 전면을 덮도록 배치될 수 있다. 버퍼층(120)은 투습에 취약한 제1 기판(SUB1)을 통해 침투하는 수분으로부터 트랜지스터(TR)를 보호하는 역할을 할 수 있다. 버퍼층(120)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼층(120)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy) 중 적어도 어느 하나를 포함하는 무기층이 교번하여 적층된 다중층으로 형성될 수 있다.
반도체층은 버퍼층(120) 상에 배치될 수 있다. 반도체층은 트랜지스터(TR)의 활성 물질층(ACT)을 포함할 수 있다. 활성 물질층(ACT)은 하부 금속층(BML)과 중첩하여 배치될 수 있다.
한편 도면에서는 표시 장치(10)의 일 서브 화소(SPX)에 포함된 트랜지스터들 중 하나의 트랜지스터(TR)만을 도시하고 있으나, 이에 제한되지 않는다. 표시 장치(10)의 각 서브 화소(SPX)는 더 많은 수의 트랜지스터들을 포함할 수 있다. 예를 들어, 표시 장치(10)는 각 서브 화소(SPX)마다 2개 또는 3개의 트랜지스터들을 포함할 수도 있다.
반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다.
예시적인 실시예에서, 반도체층이 다결정 실리콘을 포함하는 경우, 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있다. 반도체층이 다결정 실리콘을 포함하는 경우, 활성 물질층(ACT)은 불순물로 도핑된 복수의 도핑 영역 및 이들 사이의 채널 영역을 포함할 수 있다. 다른 예시적인 실시예에서, 반도체층은 산화물 반도체를 포함할 수도 있다. 상기 산화물 반도체는 예를 들어, 인듐-주석 산화물(Indium-Tin Oxide, ITO), 인듐-아연 산화물(Indium-Zinc Oxide, IZO), 인듐-갈륨 산화물(Indium-Gallium Oxide, IGO), 인듐-아연-주석 산화물(Indium-Zinc-Tin Oxide, IZTO), 인듐-갈륨-아연 산화물(Indium-Gallium-Zinc Oxide, IGZO), 인듐-갈륨-주석 산화물(Indium-Gallium-Tin Oxide, IGTO), 인듐-갈륨-아연-주석 산화물(Indium-Gallium-Zinc-Tin Oxide, IGZTO) 등일 수 있다.
게이트 절연막(130)은 반도체층 상에 배치될 수 있다. 게이트 절연막(130)은 트랜지스터(TR)의 게이트 절연막으로 기능할 수 있다. 게이트 절연막(130)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제1 도전층(140)은 게이트 절연막(130) 상에 배치될 수 있다. 제1 도전층(140)은 트랜지스터(TR)의 게이트 전극(GE) 및 스토리지 커패시터의 제1 용량 전극(CSE)을 포함할 수 있다.
게이트 전극(GE)은 활성 물질층(ACT)의 채널 영역과 제3 방향(DR3)으로 중첩하도록 배치될 수 있다. 제1 용량 전극(CSE)은 후술하는 트랜지스터(TR)의 제2 소스/드레인 전극(SD2)과 제3 방향(DR3)으로 중첩하도록 배치될 수 있다. 제1 용량 전극(CSE)은 제2 소스/드레인 전극(SD2)과 제3 방향(DR3)로 중첩하도록 배치되어 이들 사이에는 스토리지 커패시터가 형성될 수 있다. 몇몇 실시예에서, 제1 용량 전극(CSE)과 게이트 전극(GE)은 하나의 층으로 일체화될 수 있다. 상기 일체화된 층의 일부 영역은 게이트 전극(GE)을 포함하고, 다른 일부 영역은 제1 용량 전극(CSE)을 포함할 수 있다.
제1 도전층(140)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
층간 절연막(150)은 제1 도전층(140) 상에 배치된다. 층간 절연막(150)은 제1 도전층(140)을 덮도록 배치될 수 있다. 층간 절연막(150)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy) 등의 무기 절연 물질을 포함할 수 있다.
제2 도전층(160)은 층간 절연막(150) 상에 배치된다. 제2 도전층(160)은 트랜지스터(TR)의 제1 소스/드레인 전극(SD1)과 제2 소스/드레인 전극(SD2), 및 데이터 라인(DTL)을 포함할 수 있다.
제1 및 제2 소스/드레인 전극(SD1, SD2)은 각각 층간 절연막(150) 및 게이트 절연막(130)을 관통하는 컨택홀을 통해 트랜지스터(TR)의 활성 물질층(ACT)의 양 단부 영역(예컨대, 트랜지스터(TR)의 활성 물질층(ACT)의 각 도핑 영역)과 전기적으로 연결될 수 있다. 또한, 트랜지스터(TR)의 제2 소스/드레인 전극(SD2)은 층간 절연막(150), 게이트 절연막(130) 및 버퍼층(120)을 관통하는 또 다른 컨택홀을 통해 하부 금속층(BML)과 전기적으로 연결될 수 있다.
데이터 라인(DTL)은 표시 장치(10)에 포함된 다른 트랜지스터(미도시)에 데이터 신호를 인가할 수 있다. 도면에서는 도시되지 않았으나, 데이터 라인(DTL)은 다른 트랜지스터의 소스/드레인 전극과 연결될 수 있다.
제2 도전층(160)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
패시베이션층(170)은 제2 도전층(160) 상에 배치된다. 패시베이션층(170)은 제2 도전층(160)을 덮어 보호하는 역할을 한다. 패시베이션층(170)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy) 등의 무기 절연 물질을 포함할 수 있다.
제3 도전층(180)은 패시베이션층(170) 상에 배치된다. 제3 도전층(180)은 제1 전원 배선(VL1), 제2 전원 배선(VL2), 및 제1 도전 패턴(CDP)을 포함할 수 있다.
제1 전원 배선(VL1)에는 고전위 전압(또는, 제1 전원 전압)이 공급되고, 제2 전원 배선(VL2)에는 제1 전원 배선(VL1)에 공급되는 고전위 전위(제1 전원 전압)보다 낮은 저전위 전압(또는, 제2 전원 전압)이 공급될 수 있다. 제2 전원 배선(VL2)은 저전위 전압(제2 전원 전압)을 제2 전극(22)에 공급하도록 제2 전극(22)과 전기적으로 연결될 수 있다. 또한, 제2 전원 배선(VL2)은 표시 장치(10)의 제조 공정 중, 발광 소자(ED: EDG1, EDB1, EDB2)를 정렬시키기 데에 필요한 정렬 신호가 인가될 수도 있다.
제1 도전 패턴(CDP)은 패시베이션층(170)을 관통하는 컨택홀을 통해 트랜지스터(TR)의 제2 소스/드레인 전극(SD2)과 전기적으로 연결될 수 있다. 제1 도전 패턴(CDP)은 후술하는 제1 컨택홀(CT1)을 통해 제1 전극(210)과 전기적으로 연결되어, 제1 전원 배선(VL1)으로부터 인가된 제1 전원 전압을 제1 전극(210)으로 전달할 수 있다.
제3 도전층(180)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
비아층(190)은 제3 도전층(180) 상에 배치된다. 비아층(190)은 제3 도전층(180)이 배치된 패시베이션층(170) 상에 배치될 수 있다. 비아층(190)은 표면 평탄화하는 역할을 할 수 있다. 비아층(190)은 유기 절연 물질, 예를 들어 폴리이미드(Polyimide, PI)와 같은 유기 물질을 포함할 수 있다.
이하, 도 3 내지 도 5를 참조하여, 비아층(190) 상에 배치된 발광 소자층(EML)의 구조에 대하여 상세히 설명하기로 한다
발광 소자층(EML)은 회로 소자층(CCL)의 비아층(190) 상에 배치될 수 있다. 발광 소자층(EML)은 복수의 발광 소자(ED: EDG1, EDB1, EDB2), 제1 뱅크(400), 제2 뱅크(600), 제1 및 제2 전극(210, 220), 제1 및 제2 접촉 전극(710, 720), 복수의 절연층(510, 520, 530, 540) 및 충진층(SL)을 포함할 수 있다.
제1 뱅크(400)는 비아층(190) 상에 배치될 수 있다. 제1 뱅크(400)는 평면상 각 서브 화소(SPX) 내에서 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 뱅크(400)는 제2 방향(DR2)으로 이웃하는 서브 화소(SPX)로 연장되지 않도록 제2 뱅크(600)에 의해 구획되는 발광 영역(EMA) 내에서 이격되어 종지될 수 있다.
제1 뱅크(400)는 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)를 포함할 수 있다. 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)는 제1 방향(DR1)으로 서로 이격 대향하도록 배치될 수 있다. 예를 들어, 제1 서브 뱅크(410)는 평면상 발광 영역(EMA)에서 좌측에 배치되고, 제2 서브 뱅크(420)는 평면상 발광 영역(EMA)에서 우측에 배치될 수 있다. 제1 서브 뱅크(410)와 제2 서브 뱅크(420)가 서로 이격되어 형성된 이격 공간은 복수의 발광 소자(ED: EDG1, EDB1, EDB2)가 배치되는 영역을 제공할 수 있다.
제1 뱅크(400)는 비아층(190)의 상면을 기준으로 적어도 일부가 상부(예컨대, 제3 방향(DR3) 일측)로 돌출된 구조를 가질 수 있다. 제1 뱅크(400)의 돌출된 부분은 경사진 측면을 가질 수 있다.
제1 뱅크(400)는 경사진 측면을 포함하여 발광 소자(ED: EDG1, EDB1, EDB2)에서 방출되어 제1 뱅크(400)의 측면을 향해 진행하는 광의 진행 방향을 상부 방향(예컨대, 표시 방향)으로 바꾸는 역할을 할 수 있다. 즉, 제1 뱅크(400)는 발광 소자(ED: EDG1, EDB1, EDB2)가 배치되는 공간을 제공함과 동시에 발광 소자(ED: EDG1, EDB1, EDB2)로부터 방출되는 광의 진행 방향을 표시 방향으로 바꾸는 반사 격벽의 역할도 할 수 있다.
한편, 도면에서는 제1 뱅크(400)의 측면이 선형의 형상으로 경사진 것을 도시하였으나. 이에 제한되지 않는다. 예를 들어, 제1 뱅크(400)의 측면(또는 외면)은 곡률진 반원 또는 반타원의 형상을 가질 수도 있다. 예시적인 실시예에서 제1 뱅크(400)는 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
제1 전극(210) 및 제2 전극(220)은 제1 뱅크(400) 및 제1 뱅크(400)가 노출하는 비아층(190) 상에 배치될 수 있다. 구체적으로, 제1 전극(210)은 제1 서브 뱅크(410) 상에 배치되고, 제2 전극(220)은 제2 서브 뱅크(420) 상에 배치될 수 있다.
제1 전극(210) 및 제2 전극(220)은 각각 평면상 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 전극(210)과 제2 전극(220)은 서로 제1 방향(DR1)으로 이격 대향하도록 배치될 수 있다. 제1 전극(210) 및 제2 전극(220)의 평면 형상은 실질적으로 각각 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)의 평면 형상과 유사한 형상을 갖되, 면적은 클 수 있다.
제1 전극(210)은 제1 방향(DR1)으로 연장된 제2 뱅크(600)의 일부 영역과 중첩하도록 평면상 제2 방향(DR2)으로 연장될 수 있다. 제1 전극(210)은 비아층(190)을 관통하는 제1 컨택홀(CT1)을 통해 제1 도전 패턴(CDP)과 접촉할 수 있다. 제1 전극(210)은 제1 도전 패턴(CDP)을 통해 트랜지스터(TR)와 전기적으로 연결될 수 있다.
제2 전극(220)은 제1 방향(DR1)으로 연장된 제2 뱅크(600)의 일부 영역과 중첩하도록 평면상 제2 방향(DR2)으로 연장될 수 있다. 제2 전극(220)은 비아층(190)을 관통하는 제2 컨택홀(CT2)을 통해 제2 전원 배선(VL2)과 접촉할 수 있다.
도면에는 제1 컨택홀(CT1)과 제2 컨택홀(CT2)이 제2 뱅크(600)와 중첩 배치되도록 도시하였으나, 이에 제한되지 않는다. 예를 들어, 제1 컨택홀(CT1)과 제2 컨택홀(CT2)은 제2 뱅크(600)와 중첩하지 않고, 제2 뱅크(600)가 둘러싸는 발광 영역(EMA) 내에 배치될 수도 있다.
제1 전극(210)과 제2 전극(220)은 각각 서브 화소(SPX) 내의 제1 영역(CBA)에서 제2 방향(DR2)으로 이웃하는 서브 화소(SPX)에 포함된 다른 전극(210, 220)과 서로 분리될 수 있다. 제1 전극(210)과 제2 전극(220)의 이와 같은 형상은 표시 장치(10)의 제조 공정 중 발광 소자(ED: EDG1, EDB1, EDB2)를 배치하는 공정 후에 제1 영역(CBA)에서 각 전극(210, 220)을 단선하는 공정을 통해 형성될 수 있다. 다만, 이에 제한되지 않으며, 몇몇 실시예에서, 제1 및 제2 전극(210, 220)은 제2 방향(DR2)으로 이웃하는 서브 화소(SPX)로 연장되어 일체화되어 배치되거나, 제1 전극(210) 또는 제2 전극(220) 중 어느 한 전극만 분리될 수도 있다.
각 서브 화소(SPX) 마다 배치된 제1 전극(210)과 제2 전극(220)의 형상 및 배치는 제1 전극(210)과 제2 전극(220)의 적어도 일부 영역이 서로 이격 대향하여 배치됨으로써 발광 소자(ED)가 배치될 공간이 형성된다면 특별히 제한되지 않는다.
제1 전극(210)은 제1 서브 뱅크(410)의 외면을 덮도록 제1 서브 뱅크(410) 상에 배치될 수 있다. 제1 전극(210)은 제1 서브 뱅크(410)의 측면에서 외측으로 연장되어, 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)에 의해 노출되는 비아층(190)의 상면에도 일부 배치될 수 있다.
제2 전극(220)은 제2 서브 뱅크(420)의 외면을 덮도록 제2 서브 뱅크(420) 상에 배치될 수 있다. 제2 전극(220)은 제2 서브 뱅크(420)의 측면에서 외측으로 연장되어, 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)에 의해 노출되는 비아층(190)의 상면에도 일부 배치될 수 있다. 제1 전극(210) 및 제2 전극(220)은 제1 서브 뱅크(410) 및 제2 서브 뱅크(420) 사이의 영역에서 비아층(190)의 적어도 일부를 노출하도록 제1 방향(DR1)으로 서로 이격되어 배치될 수 있다.
제1 및 제2 전극(210, 220)은 각각 발광 소자(ED)들과 전기적으로 연결되고, 제1 및 제2 전극(210, 220)에는 발광 소자(ED)가 광을 방출하도록 소정의 전압이 인가될 수 있다. 예를 들어, 제1 및 제2 전극(210, 220)은 후술하는 제1 및 제2 접촉 전극(710, 720)을 통해 제1 전극(210)과 제2 전극(220) 사이에 배치되는 발광 소자(ED)와 전기적으로 연결되어 제1 및 제2 접촉 전극(710, 720)을 통해 전기 신호를 발광 소자(ED)에 전달할 수 있다.
제1 및 제2 전극(210, 220)은 발광 소자(ED)를 정렬하기 위해 서브 화소(SPX) 내에 전기장을 형성하는 데에 활용될 수도 있다. 발광 소자(ED)는 제1 전극(210)과 제2 전극(220) 상에 형성된 전계에 의해 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다.
제1 절연층(510)은 제1 및 제2 전극(210, 220) 상에 배치될 수 있다. 제1 절연층(510)은 제1 전극(210) 및 제2 전극(220) 상에 배치되되, 제1 전극 및 제2 전극(220)의 적어도 일부를 노출하는 개구부(OP)를 포함할 수 있다. 제1 절연층(510)이 포함하는 개구부(OP)를 통해 제1 및 제2 전극(210, 220)은 각각 제1 및 제2 접촉 전극(710, 720)과 전기적으로 연결될 수 있다.
제1 절연층(510)은 제1 전극(210)과 제2 전극(220)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(510) 상에 배치되는 발광 소자(30)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다.
제2 뱅크(600)는 제1 절연층(510) 상에 배치될 수 있다. 제2 뱅크(600)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 격자형 패턴으로 배치될 수 있다. 제2 뱅크(600)는 각 서브 화소(SPX)들의 경계에 걸쳐 배치되어 이웃하는 서브 화소(SPX)들을 구분할 수 있다. 또한, 제2 뱅크(600)는 제1 뱅크(400)보다 더 큰 높이를 갖도록 형성되어, 표시 장치(10)의 제조 공정 중 발광 소자(ED)를 정렬하기 위한 잉크젯 프린팅 공정에서 서로 상이한 발광 소자(ED) 즉, 제1 내지 제3 발광 소자(EDG1, EDB1, EDB2)가 분산된 잉크가 인접한 서브 화소(SPX: SPX1, SPX2, SPX3V)로 넘치는 것을 방지하는 역할을 할 수 있다.
발광 소자(ED: EDG1, EDB1, EDB2)는 일 단부가 제1 전극(210) 상에 배치되고, 타 단부가 제2 전극(220) 상에 배치되도록, 제1 전극(210)과 제2 전극(210, 220) 사이에서 제1 절연층(510) 상에 배치될 수 있다.
제2 절연층(520)은 발광 소자(ED) 상에 부분적으로 배치될 수 있다. 제2 절연층(520)은 제1 전극(210)과 제2 전극(220) 사이에 배치된 발광 소자(ED) 상에서 배치되되, 발광 소자(ED)의 양 단부를 노출할 수 있다. 제2 절연층(520)은 발광 소자(ED)의 외면을 부분적으로 감싸도록 배치될 수 있다. 제2 절연층(520)은 발광 소자(ED)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(ED)를 고정시키는 역할을 할 수 있다.
도면에는 도시하지 않았으나, 상술한 바와 같이 제2 절연층(520)을 이루는 물질은 제1 전극(210)과 제2 전극(220) 사이에 배치되며, 함몰되어 형성된 제1 절연층(510)과 발광 소자(ED) 사이의 빈 공간에 채워질 수도 있다.
제1 및 제2 접촉 전극(710, 720)은 제2 절연층(520) 상에 배치될 수 있다. 제1 접촉 전극(710)과 제2 접촉 전극(720)은 각각 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 접촉 전극(710)과 제2 접촉 전극(720)은 서로 제1 방향(DR1)으로 이격 대향하도록 배치될 수 있다.
제1 접촉 전극(710)은 제1 전극(210) 상에 배치될 수 있다. 제1 접촉 전극(710)은 제1 절연층(510)이 포함하는 개구부(OP)에 의해 노출된 제1 전극(210)과 접촉하고, 제2 절연층(520)이 노출하는 발광 소자(ED)의 일 단부와 접촉할 수 있다. 즉, 제1 접촉 전극(710)은 발광 소자(ED)의 일 단부 및 제1 전극(210)과 각각 접촉하여 발광 소자(ED)와 제1 전극(210)을 전기적으로 연결하는 역할을 할 수 있다.
제3 절연층(530)은 제1 접촉 전극(710) 상에 배치된다. 제3 절연층(530)은 제1 접촉 전극(710)과 제2 접촉 전극(720)을 전기적으로 상호 절연시키는 역할을 할 수 있다. 제3 절연층(530)은 제1 접촉 전극(710)을 덮도록 배치되되, 발광 소자(ED)가 제2 접촉 전극(720)과 접촉할 수 있도록 발광 소자(ED)의 타 단부 상에는 배치되지 않을 수 있다.
제2 접촉 전극(720)은 제2 전극(220) 상에 배치될 수 있다. 제2 접촉 전극(720)은 제1 절연층(510)이 포함하는 개구부(OP)에 의해 노출된 제2 전극(220)과 접촉하고, 제2 절연층(520) 및 제3 절연층(530)이 노출하는 발광 소자(ED)의 타 단부와 접촉할 수 있다. 즉, 제2 접촉 전극(720)은 발광 소자(ED)의 타 단부 및 제2 전극(220)과 각각 접촉하여 발광 소자(ED)와 제2 전극(220)을 전기적으로 연결하는 역할을 할 수 있다.
제2 절연층(520)에 의해 노출된 발광 소자(ED)의 일 단부는 제1 접촉 전극(710)을 통해 제1 전극(210)과 전기적으로 연결되고, 타 단부는 제2 접촉 전극(720)을 통해 제2 전극(220)과 전기적으로 연결될 수 있다.
제1 및 제2 접촉 전극(710, 720)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 일 예로, 제1 및 제2 접촉 전극(710, 720)은 투명성 전도성 물질을 포함할 수 있으나, 이에 제한되지 않는다.
제4 절연층(540)은 제1 기판(SUB1) 상에 전면적으로 배치될 수 있다. 제4 절연층(540)은 제1 기판(SUB1) 상에 배치된 부재를 외부 환경에 대하여 보호하는 기능을 할 수 있다.
상술한 제1 절연층(510), 제2 절연층(520), 제3 절연층(530) 및 제4 절연층(540) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다.
충진층(SL)은 제4 절연층(540) 상에 배치될 수 있다. 충진층(SL)은 제2 뱅크(600)가 구획하는 개구에서 제4 절연층(540) 상에 배치될 수 있다. 충진층(SL)은 하부에 배치되는 복수의 부재에 의해 형성된 단차를 평탄화하는 역할을 할 수 있다.
도 6은 일 실시예에 따른 발광 소자의 개략적인 사시도이다.
도 6을 참조하면, 발광 소자(ED)는 입자형 소자로서, 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(ED)는 소정의 종횡비를 갖는 로드(Rod), 튜브(Tube) 또는 원통형 형상일 수 있다. 발광 소자(ED)의 길이는 발광 소자(ED)의 직경보다 크며, 종횡비는 1.2:1 내지 100:1일 수 있지만, 이에 제한되는 것은 아니다.
발광 소자(ED)는 나노미터(nano-meter) 스케일(1nm 이상 1um 미만) 내지 마이크로미터(micro-meter) 스케일(1um 이상 1mm 미만)의 크기를 가질 수 있다. 일 실시예에서, 발광 소자(ED)는 직경과 길이가 모두 나노미터 스케일의 크기를 갖거나, 모두 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 다른 실시예에서, 발광 소자(ED)의 직경은 나노미터 스케일의 크기를 갖는 반면, 발광 소자(ED)의 길이는 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 실시예에서, 일부의 발광 소자(ED)는 직경 및/또는 길이가 나노미터 스케일의 크기를 갖는 반면, 다른 일부의 발광 소자(ED)는 직경 및/또는 길이가 마이크로미터 스케일의 크기를 가질 수도 있다.
일 실시예에 따른 발광 소자(ED)는 연장 방향으로의 길이(h)가 500nm 내지 10㎛의 범위를 가질 수 있고, 바람직하게 500nm 내지 1㎛의 범위를 가질 수 있다. 발광 소자(ED)는 발광 소자(ED)의 크기 또는 발광 소자(ED)의 연장 방향으로의 길이(h)에 따라 발광 효율(EQE)이 상이할 수 있다. 또한, 발광 소자(ED)는 발광 소자(ED)의 연장 방향으로의 길이(h)에 따라 서로 상이한 활성층(33)이 포함하여 서로 다른 색 광을 방출하는 발광 소자(ED) 별로 상이한 발광 효율(EQE)을 가질 수 있다. 이에 대한 상세한 설명은 다른 도면을 참조하여 후술하기로 한다.
발광 소자(ED)는 무기 발광 다이오드를 포함할 수 있다. 무기 발광 다이오드는 복수의 반도체층을 포함할 수 있다. 예를 들어, 무기 발광 다이오드는 제1 도전형(예컨대, n형) 반도체층, 제2 도전형(예컨대, p형) 반도체층 및 이들 사이에 개재된 활성 반도체층을 포함할 수 있다. 활성 반도체층은 제1 도전형 반도체층과 제2 도전형 반도체층으로부터 각각 정공과 전자를 제공받으며, 활성 반도체층에 도달한 정공과 전자는 상호 결합하여 발광할 수 있다.
일 실시예에서, 상술한 반도체층들은 발광 소자(ED)의 길이 방향을 따라 순차 적층될 수 있다. 발광 소자(ED)는 도 6에 도시된 바와 같이, 길이 방향으로 순차 적층된 제1 반도체층(31), 활성층(33), 및 제2 반도체층(32)을 포함할 수 있다. 제1 반도체층(31), 활성층(33), 및 제2 반도체층(32)은 각각 상술한 제1 도전형 반도체층, 활성 반도체층 및 제2 도전형 반도체층일 수 있다.
제1 반도체층(31)은 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(31)은 n형 Si로 도핑된 n-GaN일 수 있다.
제2 반도체층(32)은 활성층(33)을 사이에 두고 제1 반도체층(31)과 이격되어 배치될 수 있다. 제2 반도체층(32)은 Mg, Zn, Ca, Se, Ba 등과 같은 제2 도전형 도펀트가 도핑되어 있을 수 있다. 예시적인 실시예에서, 제2 반도체층(32)은 p형 Mg로 도핑된 p-GaN일 수 있다.
활성층(33)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 상술한 것처럼, 활성층(33)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다.
몇몇 실시예에서, 활성층(33)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다.
일 실시예에서, 제1 서브 화소(SPX1)에 배치되어 제2 색 광을 방출하는 제1 발광 소자(EDG1)는 질소(N)를 포함하는 활성층(33)을 포함하여, 녹색 광 또는 시안색 광을 방출할 수 있다. 또한, 제2 및 제3 서브 화소(SPX2, SPX3)에 배치되어 제3 색 광을 방출하는 제2 및 제3 발광 소자(EDB1, EDB2)는 질소(N)를 포함하는 활성층(33)을 포함하여, 청색 광을 방출할 수 있다.
제1 서브 화소(SPX1)에 포함된 제1 발광 소자(EDG1)는 제2 색, 즉 녹색 광 또는 시안색 광을 방출할 수 있다. 제1 발광 소자(EDG1)가 녹색 또는 시안색 파장대의 광을 방출하는 경우, 제1 발광 소자(EDG1)의 활성층(33)은 AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 예를 들어, 제1 발광 소자(EDG1)의 활성층(33)은 중심 파장대역이 480nm 내지 575nm의 범위를 갖는 녹색 또는 시안색 광을 방출할 수 있다.
제2 및 제3 서브 화소(SPX2, SPX3)에 각각 포함된 제2 및 제3 발광 소자(EDB1, EDB2)는 제3 색, 즉 청색 광을 방출할 수 있다. 제2 및 제3 발광 소자(EDB1, EDB2)가 청색 파장대의 광을 방출하는 경우, 제2 및 제3 발광 소자(EDB1, EDB2)의 활성층(33)은 AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 예를 들어, 제2 및 제3 발광 소자(EDB1, EDB2)의 활성층(33)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함할 수 있다. 예를 들어, 제2 및 제3 발광 소자(EDB1, EDB2)의 활성층(33)은 중심 파장대역이 445nm 내지 475nm의 범위를 갖는 청색 광을 방출할 수 있다.
활성층(33)에서 방출되는 광은 발광 소자(ED)의 길이 방향 외부면뿐만 아니라, 양 측면으로도 방출될 수 있다. 즉, 활성층(33)에서 방출되는 광은 하나의 방향으로 출광 방향이 제한되지 않는다.
발광 소자(ED)는 제2 반도체층(32) 상에 배치된 전극층(37)을 더 포함할 수 있다. 전극층(37)은 제2 반도체층(32)과 접촉할 수 있다. 전극층(37)은 오믹(Ohmic) 접촉 전극일 수 있지만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다.
전극층(37)은 제1 반도체층(31) 및 제2 반도체층(32)에 전기 신호를 인가하기 위해 발광 소자(ED)의 양 단부와 접촉 전극(710, 720)이 전기적으로 연결될 때, 제2 반도체층(32)과 접촉 전극(710, 720) 사이에 배치되어 저항을 감소시키는 역할을 할 수 있다. 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 전극층(37)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다.
발광 소자(ED)는 제1 반도체층(31), 제2 반도체층(32), 활성층(33) 및/또는 전극층(37)의 외주면을 감싸는 절연막(38)을 더 포함할 수 있다. 절연막(38)은 적어도 활성층(33)의 외면을 둘러싸도록 배치되고, 발광 소자(ED)가 연장된 일 방향으로 연장될 수 있다. 절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 절연막(38)은 절연 특성을 가진 물질들로 이루어져 활성층(33)이 발광 소자(ED)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(38)은 활성층(33)을 포함하여 제1 및 제2 반도체층(31, 32)의 외주면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
도 7은 도 5의 Q 영역의 일 예를 나타낸 확대 단면도이다.
도 7을 참조하면, 발광 소자(ED)는 연장된 일 방향이 제1 기판(SUB1)과 평행하도록 배치되고, 발광 소자(ED)에 포함된 복수의 반도체층들은 제1 기판(SUB1)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 구체적으로, 발광 소자(ED)는 양 단부를 가로지르는 단면상 제1 반도체층(31), 활성층(33), 제2 반도체층(32) 및 전극층(37)이 제1 기판(SUB1)의 일면과 수평한 방향으로 순차적으로 형성될 수 있다. 발광 소자(ED)는 제2 반도체층(32)이 위치한 발광 소자(ED)의 일 단부가 제1 전극(210) 상에 놓이고, 제1 반도체층(31)이 위치하는 발광 소자(ED)의 타 단부가 제2 전극(220) 상에 놓이도록 정렬될 수 있다. 다만, 이에 제한되지 않고 몇몇 발광 소자(ED)는 제2 반도체층(32)이 위치한 발광 소자(ED)의 일 단부는 제2 전극(220) 상에 놓이고, 제1 반도체층(31)이 위치하는 발광 소자(ED)의 타 단부는 제1 전극(210) 상에 놓일 수도 있다.
제2 절연층(52)이 노출하는 발광 소자(ED)의 양 단부는 각각 제1 접촉 전극(710) 및 제2 접촉 전극(720)과 접촉할 수 있다.
제1 접촉 전극(710)은 발광 소자(ED)의 일 단부와 접촉할 수 있다. 제1 접촉 전극(710)은 발광 소자(ED)의 일 단부에 놓인 전극층(37)과 접촉할 수 있다. 제1 접촉 전극(710)은 발광 소자(ED)의 전극층(37)을 통해 제2 반도체층(32)과 전기적으로 연결될 수 있다.
제2 접촉 전극(720)은 발광 소자(ED)의 타 단부와 접촉할 수 있다. 제2 접촉 전극(720)은 발광 소자(ED)의 타 단부에 놓인 제1 반도체층(31)과 접촉할 수 있다.
제2 반도체층(32)이 위치하는 발광 소자(ED)의 일 단부는 제1 접촉 전극(710)을 통해 제1 전극(210)과 전기적으로 연결되고, 제1 반도체층(31)이 위치하는 발광 소자(ED)의 타 단부는 제2 접촉 전극(720)을 통해 제2 전극(220)과 전기적으로 연결될 수 있다. 즉, 발광 소자(ED)는 양 단부가 각각 제1 접촉 전극(710) 및 제2 접촉 전극(720)과 접촉함으로써, 제1 및 제2 전극(210, 220)으로부터 전기신호를 인가받을 수 있고, 상기 전기 신호에 따라 발광 소자(ED)의 활성층(33)으로부터 광이 방출될 수 있다.
도 8은 도 5의 Q 영역의 다른 예를 나타낸 확대 단면도이다.
도 8을 참조하면, 본 실시예는 제3 절연층(530)이 생략되는 점이 도 7의 실시예와 차이점이다.
구체적으로, 제1 접촉 전극(710) 및 제2 접촉 전극(720)은 제2 절연층(520) 상에 직접 배치될 수 있다. 제1 접촉 전극(710)과 제2 접촉 전극(720)은 제2 절연층(520) 상에서 서로 이격되어 제2 절연층(520)의 일부를 노출할 수 있다. 제1 접촉 전극(710)과 제2 접촉 전극(720)에 의해 노출된 제2 절연층(520)은 상기 노출된 영역에서 제4 절연층(540)과 접촉할 수 있다.
본 실시예에서, 표시 장치(10)는 제3 절연층(530)이 생략되더라도 제2 절연층(520)이 유기 절연 물질을 포함하여 발광 소자(ED)를 고정시키는 기능을 수행할 수 있다. 또한, 제1 접촉 전극(710)과 제2 접촉 전극(720)은 하나의 마스크 공정에 의해 패터닝되어 동시에 형성될 수 있다. 따라서, 제1 접촉 전극(710)과 제2 접촉 전극(720)을 형성하기 위해 추가적인 마스크 공정을 요하지 않으므로, 공정 효율이 개선될 수 있다. 본 실시예는 제3 절연층(530)이 생략된 점을 제외하고는 도 7의 실시예와 동일한 바, 중복되는 설명은 생략하기로 한다.
도 9는 발광 소자의 크기 및 타입에 따른 발광 효율을 나타낸 그래프이다.
도 9의 그래프에서 X축은 발광 소자(ED)의 크기이고, Y축은 발광 소자의 발광 효율(EQE)이다. 상기 X축의 단위는 ㎛이고, Y축의 단위는 %일 수 있다. 상기 발광 소자의 발광 효율(EQE, External Quantum Efficiency 또는 외부 양자 효율)은 구동 전류에 따라 양자 또는 전자로 변환되는 비율로서, 상기 발광 소자의 외부로 나오는 광 에너지의 비율을 의미할 수 있다.
도 9의 그래프에서 #ED1은 제3 색 광을 방출하는 제1 타입 발광 소자(EDB), 즉, 청색 광을 방출하는 발광 소자(EDB)의 크기별 발광 효율(EQE)을 나타낸 것이고, #ED2는 제2 색 광을 방출하는 제2 타입 발광 소자(EDG), 즉, 녹색 광 또는 시안색 광을 방출하는 발광 소자(ED)의 크기별 발광 효율(EQE)을 나타낸 것일 수 있다. 제1 타입 발광 소자(EDB)는 445nm 내지 475nm 범위의 피크 파장을 갖는 제3 색 광 또는 청색 광을 방출하고, 제2 타입 발광 소자(EDG)는 480nm 내지 575nm 범위의 피크 파장을 갖는 제2 색 광, 녹색 광 또는 시안(Cyan) 색 광을 방출할 수 있다.
도 9의 그래프를 참조하면, 제1 타입 발광 소자(EDB) 및 제2 타입 발광 소자(EDG) 모두 발광 소자(ED)의 크기가 작아질수록 낮은 발광 효율을 가짐을 확인할 수 있다. 다만, 발광 소자(ED)의 크기에 따른 제1 타입 발광 소자(EDB) 및 제2 타입 발광 소자(EDG)의 각 발광 효율의 상대적인 대소 관계는 발광 소자(ED)의 크기가 10㎛를 기준으로 상이함을 확인할 수 있다.
구체적으로, 발광 소자(ED)의 크기가 10㎛보다 큰 경우, 제3 색 광을 방출하는 제1 타입 발광 소자(EDB)의 발광 효율이 제2 색 광을 방출하는 제2 타입 발광 소자(EDG)의 발광 효율보다 클 수 있다. 이에 반하여 발광 소자(ED)의 크기가 10㎛보다 작거나 같은 경우, 제3 색 광을 방출하는 제1 타입 발광 소자(EDB)의 발광 효율이 제2 색 광을 방출하는 제2 타입 발광 소자(EDG)의 발광 효율보다 작을 수 있다. 즉, 발광 소자(ED)의 크기가 작아짐 따라, 발광 소자(ED)의 발광 발광 효율도 감소하되, 발광 소자(ED)의 크기가 10㎛를 기준으로 발광 소자(ED)의 크기가 10㎛ 이하인 경우, 제2 색 광을 방출하는 제2 타입 발광 소자(EDG)의 발광 효율이 제3 색 광을 방출하는 제1 타입 발광 소자(EDB)의 발광 효율보다 크다. 또한, 발광 소자(ED)의 크기가 1㎛인 경우, 제3 색 광을 방출하는 제1 타입 발광 소자(EDB)의 발광 효율은 2% 내지 3%의 범위이고, 제2색 광을 방출하는 제2 타입 발광 소자(EDG)의 발광 효율은 4.5% 내지 5%의 범위로서, 발광 효율이 약 2배일 수 있다.
따라서, 각 서브 화소(SPX)에서 표시하는 색의 피크 파장 대역이 제2 색 광의 피크 파장보다 크거나 같은 경우, 해당 서브 화소(SPX)에 제2 색 광을 방출하는 제2 타입 발광 소자(EDG)를 배치함으로써 발광 소자층(EML)으로부터 방출되는 광을 효율이 향상될 수 있다. 또한, 제2 타입 발광 소자(EDG)이 방출하는 광의 피크 파장 대역이 제1 타입 발광 소자(EDB)이 방출하는 광의 피크 파장 대역보다 크므로 발광의 동작 전압이 상대적으로 작을 수 있다. 따라서, 본 실시예와 같이, 적어도 적색을 표시하는 서브 화소에는 녹색 또는 시안 색 광을 방출하는 제2 타입 발광 소자(EDG)를 배치하고, 청색을 표시하는 서브 화소에는 청색 광을 방출하는 제1 타입 발광 소자(EDB)를 배치함으로써 표시 장치(10)는 신뢰성이 향상되고 높은 발광 효율을 가질 수 있다.
이하, 다른 실시예에 대해 설명한다. 이하의 실시예에서, 이전에 이미 설명된 것과 동일한 구성에 대해서는 중복 설명을 생략하거나 간략화하고, 차이점을 위주로 설명한다.
도 10은 다른 실시예에 따른 표시 장치의 단면도이다.
도 10을 참조하면, 본 실시예에 따른 표시 장치(10_1)는 컬러 제어층(WCL, TPL1) 및 컬러 필터층(CF)이 발광 소자층(EML) 상에 순차 형성되지 않고, 별도의 제2 기판(SUB2) 상에 형성되고, 제1 기판(SUB1)과 제2 기판(SUB2) 사이에 배치되는 기재층(AD)를 더 포함하는 점이 도 3의 표시 장치(10)와 차이점이다.
구체적으로, 본 실시예에 따른 표시 장치(10_1)는 제1 기판(SUB1)을 포함하는 제1 표시 기판 및 제1 표시 기판에 대향하며, 제2 기판(SUB2)을 포함하는 제2 표시 기판, 및 제1 표시 기판과 제2 표시 기판 사이에 배치되는 실링 부재(AD)를 포함할 수 있다.
제1 표시 기판은 제1 기판(SUB1), 제1 기판(SUB1) 상에 배치된 회로층(CCL), 회로층(CCL) 상에 배치된 발광 소자층(EML) 및 발광 소자층(EML) 상에 배치된 제1 보호층(PAS1)을 포함할 수 있다. 제1 표시 기판에 포함된 제1 기판(SUB1), 회로층(CCL), 발광 소자층(EML) 및 제1 보호층(PAS1)은 도 3을 참조하여 상술한 표시 장치(10)의 각 부재의 설명과 중복되는 바, 이에 대한 상세한 설명은 생략하기로 한다.
제2 표시 기판은 제1 표시 기판의 제1 보호층(PAS1)의 상부에서 그와 대향하도록 배치될 수 있다. 제2 표시 기판은 제2 기판(SUB2), 제1 기판(SUB1)과 대향하는 제2 기판(SUB2)의 일면 상에 배치된 제2 차광 부재(BK2), 컬러 필터층(CF), 제1 차광 부재(BK1), 컬러 제어층(WCL, TPL1) 및 제1 캡핑층(CAP1)을 포함할 수 있다.
제2 기판(SUB2)은 투명한 물질을 포함할 수 있다. 제2 기판(SUB2)은 유리, 석영 등과 같은 투명한 절연 물질을 포함할 수 있다. 제2 기판(SUB2)은 제1 기판(SUB1)과 동일한 기판이 사용될 수도 있지만, 물질, 두께, 투과율 등이 상이할 수도 있다. 예를 들어, 제2 기판(SUB2)은 제1 기판(SUB1)보다 높은 투과율을 가질 수도 있다. 제2 기판(SUB2)은 제1 기판(SUB1)보다 두꺼울 수도 있고, 그보다 얇을 수도 있다.
제2 차광 부재(BK2)는 제1 기판(SUB1)과 대향하는 제2 기판(SUB2)의 일면 상에 배치될 수 있다. 제2 차광 부재(BK2)는 제1 표시 기판의 제2 뱅크(600)와 제3 방향(DR3)으로 중첩하며, 제2 기판(SUB2)의 일면 상에서 차광 영역(BA)에 배치될 수 있다.
컬러 필터층(CF)은 제2 차광 부재(BK2)가 배치된 제2 기판(SUB2)의 일면 상에 배치될 수 있다. 컬러 필터층(CF)는 제2 차광 부재(BK2)가 노출하는 제2 기판(SUB2)의 일면 상에 배치될 수 있다. 나아가, 컬러 필터층(CF)은 인접한 제2 차광 부재(BK2) 상에도 일부 배치될 수 있다. 도면에서는 이웃하는 컬러 필터층(CF)이 제2 차광 부재(BK2) 상에서 서로 이격되도록 배치된 경우를 예시하였지만, 이웃하는 컬러 필터층(CF)은 제2 차광 부재(BK2) 상에서 적어도 부분적으로 중첩할 수도 있다.
제3 캡핑층(CAP3)은 컬러 필터층(CF) 상에 배치될 수 있다. 제3 캡핑층(CAP3)은 컬러 필터층(CF)이 노출하는 제2 차광 부재(BK2) 상에도 배치될 수 있다. 제3 캡핑층(CAP3)은 컬러 필터층(CF)의 일면(도 10에서 하면)과 직접 접할 수 있다. 제3 캡핑층(CAP3)은 외부로부터 수분 또는 공기 등의 불순물이 침투하여 컬러 필터층(CF)을 손상시키거나 오염시키는 것을 방지할 수 있다.
제1 차광 부재(BK1)는 제3 캡핑층(CAP3) 상에 배치될 수 있다. 제1 차광 부재(BK1)은 제2 차광 부재(BK2) 및 제2 뱅크(600)와 제3 방향(DR3)으로 중첩하며, 차광 영역(BA)에 배치될 수 있다. 제1 차광 부재(BK1)는 컬러 필터층(CF)을 노출하는 개구를 포함할 수 있다.
컬러 제어층(WCL, TPL1)은 제1 차광 부재(BK1)의 개구가 노출하는 공간 내에 배치될 수 있다. 컬러 제어층(WCL, TPL1)은 출광 영역(TA: TA1, TA2, TA3)에 배치될 수 있다.
제1 캡핑층(CAP1)은 컬러 제어층(SCL, TPL1) 상에 배치될 수 있다. 제1 캡핑층(CAP1)은 제1 차광 부재(BK1) 상에도 배치될 수 있다. 제1 캡핑층(CAP1)은 컬러 제어층(SCL, TPL1)의 일면(도 10에서 하면)과 직접 접할 수 있다. 제1 캡핑층(CAP1)은 외부로부터 수분 또는 공기 등의 불순물이 침투하여 컬러 제어층(SCL, TPL1)을 손상시키거나 오염시키는 것을 방지할 수 있다.
기재층(AD)은 제1 표시 기판과 제2 표시 기판 사이에 배치될 수 있다. 구체적으로, 기재층(AD)은 제1 표시 기판의 발광 소자층(EML) 상에 배치된 제1 보호층(PAS1)과 제2 표시 기판의 컬러 제어층(WCL, TPL1) 상에 배치된 제1 캡핑층(CAP1) 사이에 배치될 수 있다. 기재층(AD)은 제1 표시 기판과 제2 표시 기판 사이의 공간을 충진하는 한편, 이들을 상호 결합하는 역할을 할 수 있다. 기재층(AD)은 Si계 유기 물질, 에폭시계 유기 물질 등으로 이루어질 수도 있으나, 이에 제한되는 것은 아니다.
도 11은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 11을 참조하면, 본 실시예에 따른 표시 장치(10_2)는 컬러 제어층(WCL, TPL1)은 제1 기판(SUB1) 상에 형성되어 발광 소자층(EML) 상에 순차 형성되고, 컬러 필터층(CF)은 발광 소자층(EML) 상에 순차 형성되지 않고, 별도의 제2 기판(SUB2) 상에 형성되는 점이 도 3의 표시 장치(10)와 차이점이다.
구체적으로, 본 실시예에 따른 표시 장치(10_2)의 제1 표시 기판은 제1 기판(SUB1), 제1 기판(SUB1) 상에 배치된 회로층(CCL), 회로층(CCL) 상에 배치된 발광 소자층(EML), 발광 소자층(EML) 상에 배치된 제1 보호층(PAS1), 제1 보호층(PAS1) 상에 배치된 제1 평탄화층(OC1), 제1 캡핑층(CAP1), 제1 차광 부재(BK1), 컬러 제어층(WCL, TPL1) 및 제2 캡핑층(CAP2)을 포함할 수 있다. 제1 표시 기판에 포함된 제1 기판(SUB1), 회로층(CCL), 발광 소자층(EML), 제1 보호층(PAS1), 제1 평탄화층(OC1), 제1 캡핑층(CAP1), 제1 차광 부재(BK1), 컬러 제어층(WCL, TPL1) 및 제2 캡핑층(CAP2)은 도 3을 참조하여 상술한 표시 장치(10)의 각 부재의 설명과 중복되는 바, 이에 대한 상세한 설명은 생략하기로 한다.
제2 표시 기판은 제1 표시 기판의 제2 캡핑층(CAP2)의 상부에서 그와 대향하도록 배치될 수 있다. 제2 표시 기판은 제2 기판(SUB2), 제1 기판(SUB1)과 대향하는 제2 기판(SUB2)의 일면 상에 배치된 제2 차광 부재(BK2), 컬러 필터층(CF) 및 제3 캡핑층(CAP3)을 포함할 수 있다.
제2 기판(SUB2)은 투명한 물질을 포함할 수 있다. 제2 차광 부재(BK2)는 제1 기판(SUB1)과 대향하는 제2 기판(SUB2)의 일면 상에 배치될 수 있다. 제2 차광 부재(BK2)는 제1 표시 기판의 제2 뱅크(600)와 제3 방향(DR3)으로 중첩하며, 제2 기판(SUB2)의 일면 상에서 차광 영역(BA)에 배치될 수 있다.
컬러 필터층(CF)은 제2 차광 부재(BK2)가 배치된 제2 기판(SUB2)의 일면 상에 배치될 수 있다. 컬러 필터층(CF)는 제2 차광 부재(BK2)가 노출하는 제2 기판(SUB2)의 일면 상에 배치될 수 있다.
제3 캡핑층(CAP3)은 컬러 필터층(CF) 상에 배치될 수 있다. 제3 캡핑층(CAP3)은 컬러 필터층(CF)이 노출하는 제2 차광 부재(BK2) 상에도 배치될 수 있다.
기재층(AD)은 제1 표시 기판과 제2 표시 기판 사이에 배치될 수 있다. 구체적으로, 기재층(AD)은 제1 표시 기판의 컬러 제어층(WCL, TPL1) 상에 배치된 제2 캡핑층(CAP2)과 제2 표시 기판의 컬러 필터층(CF) 상에 배치된 제2 캡핑층(CAP2) 사이에 배치될 수 있다.
도 12는 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 12를 참조하면, 본 실시예에 따른 표시 장치(10_3)는 컬러 제어층(WCL, TPL1)이 제2 뱅크(600)에 의해 구획된 공간에 배치되어 컬러 제어층(WCL, TPL1)과 발광 소자층(EML)이 동일한 레벨에 위치하고, 제1 차광 부재(BK1), 평탄화층(OC1) 및 제2 캡핑층(CAP2)이 생략되는 점이 도 3의 표시 장치(10)와 차이점이다.
구체적으로, 본 실시예에 따른 표시 장치(10_3)의 컬러 제어층(WCL, TPL1)은 발광 소자층(EML)의 제2 뱅크(600)가 포함하여 제1 뱅크(400) 및 복수의 발광 소자(ED)를 노출하는 개구에 배치될 수 있다. 제2 뱅크(600)는 상술한 바와 같이 각 서브 화소(SPX: SPX1, SPX2, SPX3)의 경계에 배치되어 이웃하는 서브 화소(SPX)를 구분하고, 복수의 발광 소자(ED)를 배치하는 공정에서 이용하는 잉크젯 프린팅 공정에서 잉크가 인접한 서브 화소(SPX)로 넘치는 것을 방지함과 동시에, 컬러 제어층(WCL, TPL1)이 배치되는 영역을 구획하는 역할도 할 수 있다.
컬러 제어층(WCL, TPL1)은 제2 뱅크(600)가 구획하는 개구 내에서 복수의 발광 소자(ED: EDG1, EDB1, EDB2), 제1 및 제2 접촉 전극(710, 720) 및 복수의 절연층 상에 배치될 수 있다.
제1 캡핑층(CAP1)은 컬러 제어층(WCL, TPL1) 및 제2 뱅크(600) 상에 배치될 수 있다. 제1 캡핑층(CAP1)은 컬러 제어층(WCL, TPL1) 및 제2 뱅크(600)을 덮도록 배치될 수 있다. 제1 캡핑층(CAP1)은 외부로부터 수분 또는 공기 등의 불순물이 침투하여 발광 소자층(EML) 및 컬러 제어층(WCL, TPL1)이 오염되는 것을 방지할 수 있다.
제2 평탄화층(OC2)은 제1 캡핑층(CAP1) 상에 배치될 수 있다. 제2 평탄화층(OC2)은 제1 캡핑층(CAP1) 상에 배치되어 컬러 제어층(WCL, TPL1) 및 제2 뱅크(600)에 의해 형성된 단차를 평탄화하는 역할을 할 수 있다.
제2 차광 부재(BK2)는 제2 평탄화층(OC2) 상에 배치될 수 있다.
컬러 필터층(CF)은 제2 평탄화층(OC2) 상에 배치될 수 있다. 컬러 필터층(CF)은 제2 차광 부재(BK2)에 의해 구획된 영역에서 제2 평탄화층(OC2)의 일면 상에 배치될 수 있다.
제3 캡핑층(CAP3)은 컬러 필터층(CF) 및 제2 차광 부재(BK2) 상에 배치되어 이들을 덮을 수 있다. 제3 캡핑층(CAP3)은 컬러 필터층(CF)을 보호하는 역할을 할 수 있다.
봉지층(ENC)은 제3 캡핑층(CAP3) 상에 배치될 수 있다.
도 13은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 13을 참조하면, 본 실시예에 따른 표시 장치(10_4)는 제2 차광 부재(BK2)가 생략되고, 제3 컬러 필터(CF3_1)와 동일한 색재를 포함하는 컬러 패턴(CF3_2)이 차광 영역(BA)에 더 배치되며, 컬러 필터층(CF)과 봉지층(ENC) 사이에 제3 평탄화층(OC3)이 더 배치되는 점이 도 3의 표시 장치(10)와 차이점이다.
구체적으로, 본 실시예에 따른 표시 장치(10_4)는 제2 캡핑층(CAP2) 상에서 제3 서브 화소(SPX3)의 제3 출광 영역(TA3)에 배치되는 제3 컬러 필터(CF3_1), 차광 영역(BA)에 배치되는 컬러 패턴(CF3_2)을 포함할 수 있다. 컬러 패턴(CF3_2)은 인접한 서브 화소(SPX1, SPX2, SPX3) 사이의 경계 영역에서 차광 영역(BA)에 배치될 수 있다. 제3 출광 영역(TA3)과 인접한 영역에 배치된 컬러 패턴(CF3_2)은 제3 컬러 패턴(CF3_1)과 일체화되어 형성될 수 있다.
제1 및 제2 서브 화소(SPX1, SPX2)에 포함되는 제1 및 제2 컬러 필터(CF1, CF2)는 컬러 패턴(CF3_2)에 의해 구획된 영역 내에서 제2 캡핑층(CAP2) 상에 배치될 수 있다. 제1 및 제2 컬러 필터(CF1, CF2)은 컬러 패턴(CF3_2) 상에도 일부 배치될 수 있다. 한편, 도면에서는 제1 및 제2 컬러 필터(CF1, CF2)가 컬러 패턴(CF3_2) 상에서 서로 이격되어 배치된 것을 도시하였으나, 이에 제한되지 않는다. 예를 들어, 제1 및 제2 컬러 필터(CF1, CF2)은 차광 영역(BA)에서 서로 제3 방향(DR3)으로 중첩 배치될 수도 있다.
제3 캡핑층(CAP3)은 컬러 필터층(CF) 상에 배치될 수 있다.
제3 평탄화층(OC3)은 컬러 필터층(CF)의 상부에 배치될 수 있다. 제3 평탄화층(OC3)은 제3 캡핑층(CAP3) 상에 배치될 수 있다. 제3 평탄화층(OC3)은 컬러 필터층(CF)의 상부의 단차를 평탄화하는 역할을 할 수 있다. 제3 평탄화층(OC3)은 유기 물질을 포함할 수 있다. 예를 들어, 제3 평탄화층(OC3)은 아크릴 수지(Acryl Resin), 에폭시 수지(Epoxy Resin), 페놀 수지(Phenolic Resin), 폴리아미드 수지(Polyamide Resin), 및 폴리이미드 수지(Polyimide Resin) 중 적어도 하나를 포함할 수 있다.
봉지층(ENC)은 제3 평탄화층(OC3) 상에 배치될 수 있다.
도 14는 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 14를 참조하면, 본 실시예에 따른 표시 장치(10_5)는 제2 서브 화소(SPX2)에 제3 색 광이 아닌 제2 색 광의 방출하는 제2 발광 소자(EDG2) 및 컬러 제어층(WCL1, TPL)으로 입사된 광의 파장을 유지하여 통과시키는 제2 광투과 패턴(TPL2)을 포함하는 점이 도 3의 표시 장치(10)와 차이점이다.
구체적으로, 본 실시예에 따른 표시 장치(10_5)의 각 서브 화소(SPX: SPX1, SPX2, SPX3)에 배치되는 발광 소자(ED_1: EDG1, EDG2, EDB2)는 서로 상이한 색을 방출하는 제1 내지 제3 발광 소자(ED_1: EDG1, EDG2, EDB2)를 포함할 수 있다. 각 서브 화소(SPX: SPX1, SPX2, SPX3)에 배치되는 발광 소자(ED_1: EDG1, EDG2, EDB2) 중 제1 색 광을 표시 장치(10_5)의 외부로 출사하는 제1 서브 화소(SPX1)에 배치된 제1 발광 소자(EDG1) 및 제2 색 광을 표시 장치(10_5)의 외부로 출사하는 제2 서브 화소(SPX2)에 배치된 제2 발광 소자(EDG2)는 제2 색 광을 방출할 수 있고, 제3 색 광을 표시 장치(10_5)의 외부로 출사하는 제3 서브 화소(SPX3)에 배치된 제3 발광 소자(EDB2)는 제3 색 광을 방출할 수 있다. 즉, 각 서브 화소(SPX: SPX1, SPX2, SPX3)에 배치되는 발광 소자(ED_1: EDG1, EDG2, EDB2) 중 적색 및 녹색 광을 각각 표시 장치(10_5)의 외부로 출사하는 제1 및 제2 서브 화소(SPX1, SPX2)에 배치된 제1 및 제2 발광 소자(EDG1, EDG2)는 녹색 광 또는 시안(Cyan)색 광을 방출할 수 있다. 예를 들어, 제1 서브 화소(SPX1)에 배치된 제1 발광 소자(EDG1)는 제2 색의 녹색 광 또는 시안색 광을 방출하고, 제2 서브 화소(SPX2)에 배치된 제2 발광 소자(EDG2)는 제2 색의 녹색 광 또는 시안색 광을 방출하며, 제3 서브 화소(SPX3)에 배치된 제3 발광 소자(EDB2)는 제3 색의 청색 광을 방출할 수 있다.
본 실시예에 따른 표시 장치(10_5)의 각 서브 화소(SPX: SPX1, SPX2, SPX3)에 배치되는 컬러 제어층(WCL1, TPL)은 제1 파장 변환 패턴(WCL1) 및 광투과 패턴(TPL)을 포함할 수 있다. 광투과 패턴(TPL)은 제1 광투과 패턴(TPL1) 및 제2 광투과 패턴(TPL2)을 포함할 수 있다.
제1 파장 변환 패턴(WCL1)은 제1 서브 화소(SPX1)에서 제1 출광 영역(TA1) 내에 배치될 수 있다. 제2 광투과 패턴(TPL2)은 제2 서브 화소(SPX2)에서 제2 출광 영역(TA2) 내에 배치될 수 있다. 제1 광투과 패턴(TPL1)은 제3 서브 화소(SPX3)에서 제3 출광 영역(TA3) 내에 배치될 수 있다.
제2 서브 화소(SPX2)에 제2 색 광을 방출하는 제2 발광 소자(EDG2)가 배치됨에 따라, 발광 소자층(EML)으로부터 방출된 광에 대해 그 파장을 변환시킬 필요성이 없을 수 있다. 따라서, 제2 서브 화소(SPX2)는 제2 광투과 패턴(TPL2)을 포함할 수 있고, 상기 제2 광투과 패턴(TPL2)은 발광 소자층(EML)으로부터 입사된 제2 색의 파장의 광의 파장을 유지한 채 출사할 수 있다. 예를 들어, 제2 광투과 패턴(TPL2)은 발광 소자층(EML)으로부터 입사된 제2 색 광, 녹색 광 또는 시안색 광에 대해 그 파장을 유지한 채 투과시킬 수 있다. 다만, 이에 제한되지 않고, 제2 서브 화소(SPX2)가 시안색 광을 방출하는 제2 발광 소자(EDG2)를 포함하는 경우, 제2 서브 화소(SPX2)는 상기 시안색 광을 녹색 광으로 변환하여 출사하는 파장 변환 패턴을 포함할 수도 잇다.
예를 들어, 제1 서브 화소(SPX1)의 제1 출광 영역(TA1) 및 제2 서브 화소(SPX2)의 제2 출광 영역(TA2)에 배치된 제1 및 제2 발광 소자(EDG1, EDG2)는 각각 480nm 내지 575nm 범위의 피크 파장을 갖는 제2 색 광, 녹색 광 또는 시안(Cyan) 색 광을 방출할 수 있다. 또한, 제3 서브 화소(SPX3)의 제3 출광 영역(TA3)에 배치된 제3 발광 소자(EDB2)는 445nm 내지 475nm 범위의 피크 파장을 갖는 제3 색 광 또는 청색 광을 방출할 수 있다. 따라서, 발광 소자층(EML)에서 방출된 광 중 제1 및 제2 서브 화소(SPX1, SPX2)에서 방출된 광은 제2 색 광, 녹색 광 또는 시안(Cyan) 색 광을 방출하고, 제3 서브 화소(SPX3)에서 방출된 광은 제3 색 광 또는 청색 광을 방출할 수 있다.
상술한 바와 같이 발광 소자(ED)의 크기(또는 연장 방향으로의 길이)가 작아짐에 따라, 제2 색 광을 방출하는 발광 소자(EDG: EDG1, EDG2)가 제3 색 광을 방출하는 발광 소자(EDB2)보다 발광 효율이 높을 수 있다. 즉, 발광 소자(ED)의 크기(또는 연장 방향으로의 길이)가 작아짐에 따라, 녹색 광 또는 시안색 광을 방출하는 제2 타입 발광 소자(EDG)가 청색 광의 방출하는 제1 타입 발광 소자(EDB)보다 발광 효율이 높을 수 있다. 따라서, 본 실시예에 따른 표시 장치(10_5)와 같이 제3 색을 나타내는 광의 피크 파장보다 긴 피크 파장을 갖는 광이 나타내는 색을 표시하는 서브 화소, 예를 들어, 제1 및 제2 서브 화소(SPX1, SPX2)에 제2 색 광을 방출하는 제2 타입 발광 소자를 배치함으로서, 표시 장치(10_5)의 발광 소자층(EML)의 발광 효율이 개선될 수 있다.
도 15는 다른 실시예에 따른 발광 소자층의 평면 배치도이다.
도 15를 참조하면, 일 실시예에 따른 발광 소자층은 각 서브 화소(SPX: SPX1, SPX2, SPX3)가 더 많은 수의 전극을 포함하여, 단위 영역 당 더 많은 수의 발광 소자들을 포함할 수 있다. 또한, 본 실시예에 따른 발광 소자층에 포함된 발광 소자는 서로 직렬로 연결된 제1 및 제2 서브 발광 소자를 포함할 수 있다.
이하, 제1 서브 화소(SPX1)에 배치되는 전극(210, 220, 230), 제1 발광 소자(EDG1) 및 접촉 전극(710, 720, 730)의 평면 구조를 중심으로 설명하고, 제2 및 제3 서브 화소(SPX2, SPX3)의 평면 구조는 제1 서브 화소(SPX1)의 설명으로 대체하기로 한다. 본 실시예는 제1 서브 화소(SPX1)에 배치된 전극(210, 220, 230) 및 제1 발광 소자(EDG)들의 배치 구조가 다른 점에서 도 4의 실시예와 차이점 있다. 이하, 중복된 내용은 생략하고 차이점을 중심으로 설명하기로 한다.
구체적으로, 전극층(210, 220, 230)은 제1 전극(210), 제2 전극(220) 및 제3 전극(230)을 포함할 수 있다. 제3 전극(230)은 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다.
제1 발광 소자(EDG1)는 제1 서브 발광 소자(EDG1_1) 및 제2 서브 발광 소자(EDG1_2)를 포함할 수 있다. 제1 서브 발광 소자(EDG1_1)는 양 단부가 제1 전극(210) 및 제3 전극(230) 상에 놓이도록 제1 전극(210) 및 제3 전극(230) 상에 배치될 수 있다. 제2 서브 발광 소자(EDG1_2)는 양 단부가 제3 전극(230) 및 제2 전극(220) 상에 놓이도록 제3 전극(230) 및 제2 전극(220) 상에 배치될 수 있다.
접촉 전극(710, 720, 730)은 제1 접촉 전극(710), 제2 접촉 전극(720) 및 제3 접촉 전극(730)을 포함할 수 있다. 제1 접촉 전극(710)은 제1 전극(210) 상에 배치되고, 제2 접촉 전극(720)은 제2 전극(220) 상에 배치되며, 제3 접촉 전극(730)은 제3 전극(230) 상에 배치될 수 있다.
제1 접촉 전극(710)은 제1 서브 발광 소자(EDG1_1)의 일 단부 및 제1 절연층(510, 도 5 참조)의 개구부(OP)가 노출하는 제1 전극(210)과 각각 접촉할 수 있다. 제3 접촉 전극(730)은 제1 서브 발광 소자(EDG1_1)의 타 단부 및 제2 서브 발광 소자(EDG1_2)의 일 단부와 각각 접촉할 수 있다. 제3 접촉 전극(730)과 제3 전극(230) 사이에는 제1 절연층(510)이 개재되어 이들은 전기적으로 상호 절연될 수 있다. 제2 접촉 전극(720)은 제2 서브 발광 소자(EDG1_2)의 타 단부 및 제1 절연층(510, 도 5 참조)의 개구부(OP)가 노출하는 제2 전극(220)과 각각 접촉할 수 있다.
발광 소자(EDG)의 발광을 위한 전기 신호는 각각 제1 전극(210) 또는 제2 전극(220)으로만 직접 인가되고, 제3 접촉 전극(730)을 통해 제1 서브 발광 소자(EDG1_1)와 제2 서브 발광 소자(EDG1_2)가 연결될 수 있다. 이에 따라, 제1 서브 발광 소자(EDG1_1)와 제2 서브 발광 소자(EDG1_2)는 제3 접촉 전극(730)을 통해 서로 직렬로 연결될 수 있다.
각 서브 화소(SPX)는 2열로 배치되며 서로 직렬로 연결된 제1 서브 발광 소자(EDG1_1)와 제2 서브 발광 소자(EDG1_2)들을 포함하여 단위 면적 당 휘도가 향상될 수 있다. 도 15의 실시예에서는 제1 서브 발광 소자(EDG1_1)와 제2 서브 발광 소자(EDG1_2)가 2열로 배치된 것이 예시되어 있으나, 이에 제한되지 않는다. 예를 들어, 제1 서브 발광 소자(EDG1_1)와 제2 서브 발광 소자(EDG1_2)는 하나의 열에서 서로 제2 방향(DR2)으로 배열되되, 각 전극들의 구조가 달라짐에 따라 서로 직렬로 연결될 수도 있다.
도 16은 또 다른 실시예에 따른 발광 소자층의 평면 배치도이다.
도 16을 참조하면, 본 실시예에 따른 표시 장치는 서로 직렬로 연결된 제1 및 제2 서브 발광 소자(EDG1_1, EDG1_2)가 동일한 열에 배치되고, 제3 전극(230)이 생략되며, 제3 접촉 전극(730)의 평면 형상이 절곡된 형상을 가지는 점이 도 15의 실시예와 차이점이다.
구체적으로, 서로 직렬로 연결되는 제1 서브 발광 소자(EDG1_1) 및 제2 서브 발광 소자(EDG1_2)는 각각 양 단부가 제1 전극(210) 및 제2 전극(220) 상에 놓이도록 제1 전극(210) 및 제2 전극(220) 상에 배치될 수 있다. 제1 서브 발광 소자(EDG1_1)는 평면상 상측에 배치되고 제2 서브 발광 소자(EDG1_2)는 평면상 하측에 배치될 수 있다.
접촉 전극(710, 720, 730)은 제1 접촉 전극(710), 제2 접촉 전극(720) 및 제3 접촉 전극(730)을 포함할 수 있다.
제1 접촉 전극(710)은 제1 전극(210) 상에 배치되되, 평면상 상측에 배치될 수 있다. 제1 접촉 전극(710)의 제2 방향(DR2)으로의 길이는 도 15의 실시예에 따른 제1 접촉 전극(710)의 제2 방향(DR2)으로의 길이보다 짧을 수 있다.
제2 접촉 전극(720)은 제2 전극(220) 상에 배치되되, 평면상 하측에 배치될 수 있다. 제2 접촉 전극(720)의 제2 방향(DR2)으로의 길이는 도 15의 실시예에 따른 제2 접촉 전극(720)의 제2 방향(DR2)으로의 길이보다 짧을 수 있다. 제1 접촉 전극(710)과 제2 접촉 전극(720)은 제1 방향(DR1) 및/또는 제2 방향(DR2)으로 서로 비중첩할 수 있다.
제3 접촉 전극(730)은 제2 전극(220) 상에 배치되며 평면상 제2 접촉 전극(720)의 상측에 배치되는 제1 부분, 제1 전극(210) 상에 배치되며 평면상 제1 접촉 전극(710)의 하측에 배치되는 제2 부분, 및 제1 부분과 제2 부분을 연결하는 제3 부분을 포함할 수 있다. 즉, 제3 접촉 전극(730)은 평면상 절곡된 형상을 가질 수 있다.
제1 접촉 전극(710)은 제1 서브 발광 소자(EDG1_1)의 일 단부 및 제1 절연층(510, 도 5 참조)의 개구부(OP)가 노출하는 제1 전극(210)과 각각 접촉할 수 있다. 제3 접촉 전극(730)은 제1 서브 발광 소자(EDG1_1)의 타 단부 및 제2 서브 발광 소자(EDG1_2)의 일 단부와 각각 접촉할 수 있다. 구체적으로, 제3 접촉 전극(730)의 제1 부분은 제1 서브 발광 소자(EDG1_1)의 타 단부와 접촉하고, 제3 접촉 전극(730)의 제2 부분은 제2 서브 발광 소자(EDG1_1)의 일 단부와 접촉할 수 있다. 제3 접촉 전극(730)과 제3 전극(230) 사이에는 제1 절연층(510)이 개재되어 이들은 전기적으로 상호 절연될 수 있다. 제2 접촉 전극(720)은 제2 서브 발광 소자(EDG1_2)의 타 단부 및 제1 절연층(510, 도 5 참조)의 개구부(OP)가 노출하는 제2 전극(220)과 각각 접촉할 수 있다.
발광 소자(EDG)의 발광을 위한 전기 신호는 각각 제1 전극(210) 또는 제2 전극(220)으로만 직접 인가되고, 제3 접촉 전극(730)을 통해 제1 서브 발광 소자(EDG1_1)와 제2 서브 발광 소자(EDG1_2)가 연결될 수 있다. 이에 따라, 제1 서브 발광 소자(EDG1_1)와 제2 서브 발광 소자(EDG1_2)는 제3 접촉 전극(730)을 통해 서로 직렬로 연결될 수 있다.
각 서브 화소(SPX)는 1열로 배치되며 서로 직렬로 연결된 제1 서브 발광 소자(EDG1_1)와 제2 서브 발광 소자(EDG1_2)들을 포함하여 단위 면적 당 휘도가 향상될 수 있다. 도 16의 실시예에서는 제1 서브 발광 소자(EDG1_1)와 제2 서브 발광 소자(EDG1_2)가 1열로 배치된 것이 예시되어 있으나, 이에 제한되지 않는다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
SUB1: 제1 기판
EDG1: 제1 발광 소자
EDB1: 제2 발광 소자
EDB2: 제3 발광 소자
EDB: 제1 타입 발광 소자
EDG: 제2 타입 발광 소자
WCL: 파장 변환층
WCL1: 제1 파장 변환 패턴
WCL2 제2 파장 변환 패턴
TPL1: 제1 광투과 패턴
BK1: 제1 차광 부재
BK2: 제2 차광 부재

Claims (20)

  1. 복수의 서브 화소를 포함하는 제1 기판;
    상기 제1 기판 상에서 상기 복수의 서브 화소들 각각에 배치되어 서로 이격된 복수의 제1 전극 및 복수의 제2 전극;
    양 단부가 각각 상기 제1 전극 및 상기 제2 전극 상에 놓이도록 배치되고, 상기 각 서브 화소마다 마련된 복수의 발광 소자; 및
    상기 복수의 발광 소자 상에 배치되고, 상기 각 서브 화소마다 마련된 컬러 제어층을 포함하되,
    상기 복수의 서브 화소는 제1 색을 나타내는 제1 서브 화소 및 상기 제1 색과 상이한 제2 색을 나타내는 제2 서브 화소를 포함하고,
    상기 복수의 발광 소자는 상기 제1 서브 화소에 배치되며 제3 색 광을 방출하는 제1 발광 소자 및 상기 제2 서브 화소에 배치되며 상기 제2 색 광을 방출하는 제2 발광 소자를 포함하고,
    상기 제3 색은 상기 제1 색 및 상기 제2 색과 상이한 표시 장치.
  2. 제1 항에 있어서,
    상기 발광 소자는 일 방향으로 연장된 현상을 가지며, 상기 발광 소자의 상기 일 방향으로의 길이는 500nm 내지 10um의 범위를 가지는 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 색은 적색이고,
    상기 제2 색은 청색이고,
    상기 제3 색은 녹색 또는 시안색인 표시 장치.
  4. 제3 항에 있어서,
    상기 컬러 제어층은,
    상기 제1 서브 화소에 배치되며, 상기 제3 색 광을 상기 제1 색으로 변환하는 제1 파장 변환 패턴, 및
    상기 제2 서브 화소에 배치되며, 상기 제2 색 광을 투과하는 제1 광투과 패턴을 포함하는 표시 장치.
  5. 제4 항에 있어서,
    상기 복수의 서브 화소는 상기 제3 색을 나타내는 제3 서브 화소를 더 포함하고,
    상기 복수의 발광 소자는 상기 제3 서브 화소에 배치되며 상기 제2 색 광을 방출하는 제3 발광 소자를 더 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 컬러 제어층은,
    상기 제3 서브 화소에 배치되며 상기 제2 색 광을 상기 제3 색으로 변환하는 제2 파장 변환 패턴을 더 포함하는 표시 장치.
  7. 제4 항에 있어서,
    상기 복수의 서브 화소는 상기 제3 색을 나타내는 제3 서브 화소를 더 포함하고,
    상기 복수의 발광 소자는 상기 제3 서브 화소에 배치되며 상기 제3 색의 광을 방출하는 제3 발광 소자를 더 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 컬러 제어층은,
    상기 제3 서브 화소에 배치되며 상기 제3 색 광을 투과하는 제2 광투과 패턴을 더 포함하는 표시 장치.
  9. 제4 항에 있어서,
    상기 제1 파장 변환 패턴 상에 배치되는 제1 컬러 필터 및 상기 제1 광투과 패턴 상에 배치되는 제2 컬러 필터를 포함하는 컬러 필터층을 더 포함하는 표시 장치.
  10. 제1 항에 있어서,
    상기 제1 발광 소자가 방출하는 상기 제3 색 광은 480nm 내지 575nm 범위의 피크 파장를 가지고,
    상기 제2 발광 소자가 방출하는 상기 제2 색 광은 445nm 내지 475nm 범위의 피크 파장을 가지는 표시 장치.
  11. 복수의 서브 화소를 포함하는 제1 기판;
    상기 제1 기판 상에서 서로 이격 배치된 복수의 제1 전극 및 복수의 제2 전극;
    일 방향으로 연장된 현상을 가지며, 양 단부가 각각 상기 각 서브 화소의 상기 제1 전극 및 상기 제2 전극 상에 놓이도록 배치되는 복수의 발광 소자; 및
    상기 복수의 발광 소자 상에 배치되고, 상기 각 서브 화소마다 마련된 컬러 제어층을 포함하되,
    상기 복수의 서브 화소는 제1 색을 나타내는 제1 서브 화소 및 상기 제1 색과 상이한 제2 색을 나타내는 제2 서브 화소를 포함하고,
    상기 발광 소자의 상기 일 방향으로의 길이는 500nm 내지 10um의 범위를 가지고,
    상기 복수의 발광 소자는 상기 제1 서브 화소에 배치되며 제3 색 광을 방출하는 제1 발광 소자 및 상기 제2 서브 화소에 배치되며 상기 제2 색 광을 방출하는 제2 발광 소자를 포함하고,
    상기 제3 색은 상기 제1 색과 상이한 표시 장치.
  12. 제11 항에 있어서,
    상기 제3 색은 상기 제2 색과 상이한 표시 장치.
  13. 제12 항에 있어서,
    상기 제1 색은 적색이고,
    상기 제2 색은 청색이고,
    상기 제3 색은 녹색 또는 시안색인 표시 장치.
  14. 제13 항에 있어서,
    상기 복수의 서브 화소는 상기 제3 색을 나타내는 제3 서브 화소를 더 포함하고,
    상기 복수의 발광 소자는 상기 제3 서브 화소에 배치되며 상기 제2 색 광을 방출하는 제3 발광 소자를 더 포함하는 표시 장치.
  15. 제14 항에 있어서,
    상기 컬러 제어층은,
    상기 제1 서브 화소에 배치되며, 상기 제3 색 광을 상기 제1 색으로 변환하는 제1 파장 변환 패턴,
    상기 제2 서브 화소에 배치되며, 상기 제2 색 광을 투과하는 제1 광투과 패턴, 및
    상기 제3 서브 화소에 배치되며, 상기 제2 색 광을 상기 제3 색으로 변환하는 제2 파장 변환 패턴을 포함하는 표시 장치.
  16. 제12 항에 있어서,
    상기 제1 발광 소자가 방출하는 상기 제3 색 광은 480nm 내지 575nm 범위의 피크 파장를 가지고,
    상기 제2 발광 소자가 방출하는 상기 제2 색 광은 445nm 내지 475nm 범위의 피크 파장을 가지는 표시 장치.
  17. 제11 항에 있어서,
    상기 제3 색은 상기 제2 색과 동일한 표시 장치.
  18. 제12 항에 있어서,
    상기 제1 색은 적색이고, 상기 제2 색 및 상기 제3 색은 녹색 또는 시안색인 배치되는 타일형 표시 장치.
  19. 제18 항에 있어서,
    상기 복수의 서브 화소는 제4 색을 나타내는 제3 서브 화소를 더 포함하고,
    상기 복수의 발광 소자는 상기 제3 서브 화소에 배치되며 상기 제4 색 광을 방출하는 제3 발광 소자를 더 포함하고,
    상기 제4 색은 청색인 표시 장치.
  20. 제19 항에 있어서,
    상기 컬러 제어층은,
    상기 제1 서브 화소에 배치되며, 상기 제3 색 광을 상기 제1 색으로 변환하는 제1 파장 변환 패턴,
    상기 제2 서브 화소에 배치되며, 상기 제2 색 광을 투과하는 제1 광투과 패턴, 및
    상기 제3 서브 화소에 배치되며, 상기 제4 색 광을 투과하는 제2 광투과 패턴을 포함하는 표시 장치.
KR1020200145087A 2020-11-03 2020-11-03 표시 장치 KR20220060067A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200145087A KR20220060067A (ko) 2020-11-03 2020-11-03 표시 장치
US17/452,538 US20220140019A1 (en) 2020-11-03 2021-10-27 Display device
CN202111294309.2A CN114447019A (zh) 2020-11-03 2021-11-03 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200145087A KR20220060067A (ko) 2020-11-03 2020-11-03 표시 장치

Publications (1)

Publication Number Publication Date
KR20220060067A true KR20220060067A (ko) 2022-05-11

Family

ID=81362788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200145087A KR20220060067A (ko) 2020-11-03 2020-11-03 표시 장치

Country Status (3)

Country Link
US (1) US20220140019A1 (ko)
KR (1) KR20220060067A (ko)
CN (1) CN114447019A (ko)

Also Published As

Publication number Publication date
CN114447019A (zh) 2022-05-06
US20220140019A1 (en) 2022-05-05

Similar Documents

Publication Publication Date Title
KR20210124564A (ko) 표시 장치
KR20220026626A (ko) 표시 장치 및 그 제조 방법
US20220157904A1 (en) Display device
US20220223664A1 (en) Display device
US20230275197A1 (en) Display device
US20220393071A1 (en) Display device
KR20220019198A (ko) 표시 장치
KR20210104392A (ko) 표시 장치
US20230189583A1 (en) Display device
KR20220088574A (ko) 표시 장치 및 이의 제조 방법
KR20220060067A (ko) 표시 장치
KR20220031786A (ko) 표시 장치
KR20210132271A (ko) 표시 장치
US20220246802A1 (en) Display device
CN217719604U (zh) 显示设备
US20230395753A1 (en) Display device
US20230155083A1 (en) Display device
US12010891B2 (en) Display device
US20220343810A1 (en) Display device and tiled display
US20230275196A1 (en) Display device
US20220302203A1 (en) Display device
US20220238758A1 (en) Display device
US20220102585A1 (en) Display device
US20240186456A1 (en) Display device
US20220262870A1 (en) Display device