KR20220166402A - 표시 패널 및 이를 구비하는 표시 장치 - Google Patents

표시 패널 및 이를 구비하는 표시 장치 Download PDF

Info

Publication number
KR20220166402A
KR20220166402A KR1020210074975A KR20210074975A KR20220166402A KR 20220166402 A KR20220166402 A KR 20220166402A KR 1020210074975 A KR1020210074975 A KR 1020210074975A KR 20210074975 A KR20210074975 A KR 20210074975A KR 20220166402 A KR20220166402 A KR 20220166402A
Authority
KR
South Korea
Prior art keywords
disposed
area
insulating layer
dam
pixel circuit
Prior art date
Application number
KR1020210074975A
Other languages
English (en)
Inventor
전주희
심동환
정준기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210074975A priority Critical patent/KR20220166402A/ko
Priority to US17/690,973 priority patent/US20220399429A1/en
Priority to CN202210638809.1A priority patent/CN115458559A/zh
Publication of KR20220166402A publication Critical patent/KR20220166402A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L27/3234—
    • H01L27/3258—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Power Engineering (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예는, 이미지가 구현되는 표시영역 및 상기 표시영역 주변의 주변영역으로 구획된 기판; 상기 표시영역의 제1영역에 배치된 제1표시요소 및 상기 제1표시요소와 연결된 제1화소회로; 상기 표시영역의 제2영역에 배치된 제2표시요소; 상기 주변영역에서 상기 제2표시요소와 연결된 제2화소회로가 배치된 화소회로부; 상기 제1표시요소와 상기 제1화소회로 사이에 배치되며, 상기 주변영역으로 연장된 유기절연층; 및 상기 주변영역에서 상기 유기절연층의 개구로 구비되며, 평면상 상기 표시영역을 적어도 일부 둘러싸는 밸리부;를 포함하며, 상기 밸리부는 상기 화소회로부를 사이에 두고 이격된 제1밸리 및 제2밸리를 포함하는, 표시 패널을 제공한다.

Description

표시 패널 및 이를 구비하는 표시 장치{DISPLAY PANEL AND DISPLAY APPARATUS INCLUDING THE SAME}
본 발명의 실시예들은 표시 패널 및 이를 구비하는 표시 장치에 관한 것으로서, 더 상세하게는 전자요소인 컴포넌트가 배치되는 영역에서도 이미지가 디스플레이될 수 있도록 표시영역이 확장된 표시 패널 및 이를 구비하는 표시 장치에 관한 것이다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 장치가 다양하게 활용됨에 따라 표시 장치의 형태를 설계하는데 다양한 방법이 있을 수 있고, 또한 표시 장치에 접목 또는 연계할 수 있는 기능이 증가하고 있다.
본 발명의 실시예들은 전자요소인 컴포넌트가 배치되는 영역에서도 이미지가 디스플레이될 수 있도록 표시영역이 확장된 표시 패널 및 이를 구비하는 표시 장치를 제공하고자 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예는, 제1표시요소 및 제1화소회로가 배치된 제1영역, 제2표시요소가 배치된 제2영역, 및 제2화소회로를 구비한 화소회로부가 배치된 주변영역을 포함하는 표시 패널; 및 상기 표시 패널의 하부에서 상기 제2영역에 대응하도록 배치된 컴포넌트;를 포함하며, 상기 표시 패널은, 기판; 상기 제1표시요소와 상기 제1화소회로 사이에 배치되며, 상기 주변영역으로 연장된 유기절연층; 및 상기 주변영역에서 상기 유기절연층의 개구로 구비되며, 평면상 상기 제1영역을 적어도 일부 둘러싸는 밸리부;를 포함하며, 상기 밸리부는 상기 화소회로부를 사이에 두고 이격된 제1밸리 및 제2밸리를 포함하는, 표시 장치를 제공한다.
일 실시예에 있어서, 상기 주변영역에 배치되며, 상기 기판의 상면으로부터 돌출된 댐부;를 더 포함하며, 상기 밸리부는 상기 제1영역과 상기 댐부 사이에 배치될 수 있다.
일 실시예에 있어서, 상기 제2화소회로와 적어도 일부 중첩된 내부 댐;을 더 포함하며, 상기 내부 댐은 상기 유기절연층 상에 배치될 수 있다.
일 실시예에 있어서, 상기 밸리부 외측에 배치된 댐부; 상기 댐부와 중첩된 팬아웃 배선; 및 상기 팬아웃 배선과 다른 층에 배치되어, 상기 팬아웃 배선과 상기 제2화소회로를 연결하는 브릿지 배선;을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제2표시요소와 상기 제2화소회로를 연결하는 투명 연결배선;을 더 포함하며, 상기 유기절연층은 제1유기절연층 및 제2유기절연층이 적층되어 구비되고, 상기 투명 연결배선은 상기 제1유기절연층과 상기 제2유기절연층 사이에 배치될 수 있다.
일 실시예에 있어서, 상기 기판과 상기 유기절연층 사이에 배치된 무기절연층;을 더 포함하며, 상기 무기절연층은 상기 제2영역에 대응하는 개구를 구비하고, 상기 개구에는 상기 유기절연층이 채워질 수 있다.
일 실시예에 있어서, 상기 컴포넌트는 촬상소자를 포함할 수 있다.
본 발명의 일 실시예는, 이미지가 구현되는 표시영역 및 상기 표시영역의 주변에 배치된 주변영역으로 구획된 기판; 상기 표시영역의 제1영역에 배치된 제1표시요소 및 상기 제1표시요소와 연결된 제1화소회로; 상기 표시영역의 제2영역에 배치된 제2표시요소; 상기 주변영역에서 상기 제2표시요소와 연결된 제2화소회로가 배치된 화소회로부; 상기 제1표시요소와 상기 제1화소회로 사이에 배치되며, 상기 주변영역으로 연장된 유기절연층; 및 상기 주변영역에서 상기 유기절연층의 개구로 구비되며, 평면상 상기 표시영역을 적어도 일부 둘러싸는 밸리부;를 포함하며, 상기 밸리부는 상기 화소회로부를 사이에 두고 이격된 제1밸리 및 제2밸리를 포함하는, 표시 패널을 제공한다.
일 실시예에 있어서, 상기 주변영역에 배치되며, 상기 기판의 상면으로부터 돌출된 댐부;를 더 포함하며, 상기 밸리부는 상기 제1영역과 상기 댐부 사이에 배치될 수 있다.
일 실시예에 있어서, 상기 주변영역에 배치되며, 상기 표시영역을 적어도 일부 둘러싸도록 배치된 공통전압 구동라인;을 더 포함하며, 상기 댐부는 상기 공통전압 구동라인과 중첩된 제1댐을 포함할 수 있다.
일 실시예에 있어서, 상기 공통전압 구동라인은 상기 화소회로부를 사이에 두고 서로 이격된 제1공통전압 구동라인 및 제2공통전압 구동라인을 포함할 수 있다.
일 실시예에 있어서, 상기 화소회로부의 일측에서, 상기 제1공통전압 구동라인과 상기 제2공통전압 구동라인 사이에 배치되는 구동전압 공급라인;을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1댐은 상기 구동전압 공급라인의 일 가장자리를 덮도록 배치될 수 있다.
일 실시예에 있어서, 상기 댐부는 상기 제1댐과 이격된 제2댐을 포함하며, 상기 제2댐은 상기 공통전압 구동라인의 가장자리를 덮도록 배치될 수 있다.
일 실시예에 있어서, 상기 댐부는 제2댐의 외측에 배치된 제3댐을 포함하며, 상기 제3댐의 높이는 상기 제2댐의 높이보다 낮을 수 있다.
일 실시예에 있어서, 상기 유기절연층은 제1유기절연층 및 제2유기절연층이 적층되어 구비되며, 상기 화소회로부에는 상기 제1유기절연층과 상기 제2유기절연층 사이에 배치된 배선이 구비될 수 있다.
일 실시예에 있어서, 상기 화소회로부와 적어도 일부 중첩된 내부 댐;을 더 포함하며, 상기 내부 댐은 상기 유기절연층 상에 배치될 수 있다.
일 실시예에 있어서, 상기 댐부와 중첩된 팬아웃 배선; 및 상기 팬아웃 배선과 다른 층에 배치되어, 상기 팬아웃 배선과 상기 제2화소회로를 연결하는 브릿지 배선;을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제2표시요소와 상기 제2화소회로를 연결하는 투명 연결배선;을 더 포함하며, 상기 유기절연층은 제1유기절연층 및 제2유기절연층이 적층되어 구비되고, 상기 투명 연결배선은 상기 제1유기절연층과 상기 제2유기절연층 사이에 배치될 수 있다.
일 실시예에 있어서, 상기 기판과 상기 유기절연층 사이에 배치된 무기절연층;을 더 포함하며, 상기 무기절연층은 상기 제2영역에 대응하는 개구를 구비하고, 상기 개구에는 상기 유기절연층이 채워질 수 있다.
본 발명의 일 실시예는, 이미지가 구현되는 표시영역 및 상기 표시영역의 주변에 배치된 주변영역으로 구획된 기판; 상기 표시영역의 제1영역에 배치된 제1표시요소 및 상기 제1표시요소와 연결된 제1화소회로; 상기 제1표시요소와 상기 제1화소회로 사이에 배치되며, 상기 주변영역으로 연장된 유기절연층; 상기 표시영역의 제2영역에 배치된 제2표시요소; 상기 주변영역에 배치되며, 상기 제2표시요소와 연결된 제2화소회로가 배치된 화소회로부; 상기 주변영역에 배치되며, 상기 기판의 상면으로부터 돌출된 댐부; 및 상기 표시영역의 가장자리와 상기 댐부 사이에서 상기 유기절연층의 개구로 구비된 밸리부;를 포함하며, 상기 유기절연층은 상기 표시영역의 가장자리와 상기 댐부 사이의 적어도 일부 영역에서 연속적으로 배치된, 표시 패널을 제공한다.
일 실시예에 있어서, 상기 주변영역에 배치되며, 상기 표시영역을 적어도 일부 둘러싸도록 배치된 공통전압 구동라인;을 더 포함하며, 상기 댐부는 상기 공통전압 구동라인과 중첩된 제1댐을 포함할 수 있다.
일 실시예에 있어서, 상기 공통전압 구동라인은 상기 화소회로부를 사이에 두고 서로 이격된 제1공통전압 구동라인 및 제2공통전압 구동라인을 포함할 수 있다.
일 실시예에 있어서, 상기 화소회로부의 일측에서, 상기 제1공통전압 구동라인과 상기 제2공통전압 구동라인 사이에 배치되는 구동전압 공급라인;을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1댐은 상기 구동전압 공급라인의 일 가장자리를 덮도록 배치될 수 있다.
상기한 바와 같이, 본 실시예들에 의한 표시 패널 및 표시 장치는, 컴포넌트영역에는 화소회로가 배치되지 않는 바, 보다 넓은 투과영역을 확보하여 투과율을 개선할 수 있다.
또한, 본 실시예들에 따른 표시 패널 및 표시 장치는 표시 영역을 둘러싸는 밸리부를 구비하되, 상기 밸리부는 화소회로부를 사이에 두고 서로 이격된 제1밸리 및 제2밸리로 구비되어 있어, 화소회로부에서 다양한 층의 배선을 활용할 수 있다.
물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 사시도이다.
도 2는 일 실시예에 따른 표시 장치의 단면의 일부를 개략적으로 도시하는 단면도이다.
도 3은 일 실시예에 따라 도 1의 표시 장치에 포함될 수 있는 표시 패널을 개략적으로 나타내는 평면도이다.
도 4는 실시예들에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다.
도 5a는 일 실시예에 따른 표시 패널의 일부를 나타낸 개략적인 단면도
도 6은 본 발명의 일 실시예에 따른 표시 패널의 일부를 개략적으로 도시한 평면도이다
도 7은 본 발명의 일 실시예에 따른 표시 패널의 일부를 개략적으로 도시한 평면도이다.
도 8은 도 7의 표시 패널의 I-I'선에 따르는 단면도이다.
도 9는 도 7의 표시 패널의 II-II'선에 따르는 단면도이다.
도 10은 본 발명의 일 실시예에 따른 단면도로, 도 7의 표시 패널의 II-II'선에 대응될 수 있다.
도 11은 본 발명의 일 실시예에 따른 단면도로, 도 7의 표시 패널의 II-II'선에 대응될 수 있다
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타낸 것으로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(1)를 개략적으로 도시하는 사시도이다.
도 1을 참조하면, 표시 장치(1)는 표시영역(DA)과 표시영역(DA) 외측의 주변영역(DPA)을 포함한다. 표시영역(DA)은 제1영역(DA1) 및 제2영역(DA2)를 포함할 수 있다. 제1영역(DA1)은 제2영역(DA2)을 적어도 일부 둘러싸도록 배치될 수 있다. 제1영역(DA1)은 메인 표시영역일 수 있으며, 제2영역(DA2)는 컴포넌트가 배치되는 컴포넌트영역인 동시에 보조 표시영역일 수 있다. 즉, 제1영역(DA1)과 제2영역(DA2)각각은 개별적으로 또는 함께 이미지를 디스플레이 할 수 있다. 주변영역(DPA)은 표시요소들이 배치되지 않은 일종의 비표시영역일 수 있다. 표시영역(DA)은 주변영역(DPA)에 의해 전체적으로 둘러싸일 수 있다.
도 1은 제1영역(DA1) 내부에 컴포넌트가 배치되는 하나의 제2영역(DA2)이 위치하는 것을 도시한다. 다른 실시예로, 표시 장치(1)는 2개 이상의 제2영역(DA2)들을 가질 수 있고, 복수 개의 제2영역(DA2)들의 형상 및 크기는 서로 상이할 수 있다. 표시 장치(1)의 상면에 대략 수직인 방향에서 보았을 시, 제2영역(DA2)의 형상은 원형, 타원형, 사각형 등의 다각형, 별 형상 또는 다이아몬드 형상 등 다양한 형상을 가질 수 있다. 그리고 도 1에서는 표시 장치(1)의 상면에 대략 수직인 방향에서 보았을 시 대략 사각형 형상을 갖는 제1영역(DA1)의 (+y 방향) 상측 중앙에 제2영역(DA2)이 배치된 것으로 도시하고 있으나, 제2영역(DA2)은 사각형인 제1영역(DA1)의 일측, 예컨대 우상측 또는 좌상측에 배치될 수도 있다.
표시 장치(1)는 제1영역(DA1)에 배치된 복수 개의 제1화소(Pm)들과 제2영역(DA2)에 배치된 복수 개의 제2화소(Pa)들을 이용하여 이미지를 제공할 수 있다.
제2영역(DA2)에는 복수 개의 제2화소(Pa)들이 배치될 수 있다. 복수 개의 제2화소(Pa)들은 빛을 방출하여, 소정의 이미지를 제공할 수 있다. 제2영역(DA2)에서 디스플레이 되는 이미지는 보조 이미지로, 제1영역(DA1)에서 디스플레이 되는 이미지에 비해서 해상도가 낮을 수 있다.
제2영역(DA2)에는 표시 패널의 하부에 전자요소인 컴포넌트(40, 도 2 참조)가 배치될 수 있다. 컴포넌트(40)는 센서로 조도 센서, 근접 센서, 홍채 센서일 수 있다. 컴포넌트(40)는 광을 이용하는 광학센서일 수 있다. 컴포넌트(40)는 적외선 또는 가시광선 등을 이용하는 카메라로서, 촬상소자를 구비할 수도 있다. 또는 컴포넌트(40)는 태양전지, 플래시(flash)일 수 있다. 또는 컴포넌트(40)는 음향을 수신하는 기능을 가질 수도 있다. 이러한 컴포넌트(40)의 기능이 제한되는 것을 최소화하기 위해, 제2영역(DA2)에 배치된 제2화소(Pa)를 구동하는 제2화소회로는 제2영역(DA2)에 배치되지 않고, 주변영역(DPA)에 배치될 수 있다.
본 발명의 일 실시예에 따른 표시 패널 및 이를 구비하는 표시 장치의 경우, 제2영역(DA2)을 통해 광이 투과하도록 할 시, 광 투과율은 약 10% 이상, 보다 바람직하게 40% 이상이거나, 25% 이상이거나 50% 이상이거나, 85% 이상이거나, 90% 이상일 수 있다.
도 2는 일 실시예에 따른 표시 장치(1)의 단면의 일부를 개략적으로 도시하는 단면도이다.
도 2를 참조하면, 표시 장치(1)는 표시 패널(10) 및 상기 표시 패널(10)과 중첩 배치된 컴포넌트(40)을 포함할 수 있다. 표시 패널(10) 상부에는 표시 패널(10)을 보호하는 커버 윈도우(미도시)가 더 배치될 수 있다.
표시 패널(10)은 컴포넌트(40)와 중첩되는 영역인 제2영역(DA2) 및 메인 이미지가 디스플레이되는 제1영역(DA1)을 포함한다. 표시 패널(10)은 기판(100), 기판(100) 상의 표시층(DISL), 터치스크린층(TSL), 광학기능층(OFL) 및 기판(100) 하부에 배치된 패널 보호 부재(PB)를 포함할 수 있다.
표시층(DISL)은 박막트랜지스터(TFTm, TFTa)를 포함하는 회로층(PCL), 표시요소인 발광 소자(light emitting element, EDm, EDa)를 포함하는 표시요소층, 및 박막봉지층(TFEL)을 포함할 수 있다. 기판(100)과 표시층(DISL) 사이, 표시층(DISL) 내에는 절연층(IL, IL')이 배치될 수 있다.
기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(100)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
표시 패널(10)의 제1영역(DA1)에는 제1화소회로(PCm) 및 이와 연결된 제1표시요소(EDm)가 배치될 수 있다. 제1화소회로(PCm)은 적어도 하나의 박막트랜지스터(TFTm)을 포함하며, 제1표시요소(EDm)의 발광을 제어할 수 있다. 제1화소(Pm)는 제1표시요소(EDm)의 발광에 의해서 구현될 수 있다.
표시 패널(10)의 제2영역(DA2)에는 제2표시요소(EDa)가 배치되어 제2화소(Pa)를 구현할 수 있다. 제2영역(DA2)은 보조 표시영역으로, 제2영역(DA2)의 해상도는 제1영역(DA1) 보다 작을 수 있다. 즉, 제2영역(DA2)에 배치된 제2표시요소(EDa)들의 단위 면적당 개수는 제1영역(DA1)에 배치된 제1표시요소(EDm)들의 단위 면적 당 개수보다 작을 수 있다.
본 실시예에서, 제2표시요소(EDa)를 구동하는 제2화소회로(PCa)는 제2영역(DA2)에 배치되지 않고, 주변영역(DPA)에 배치될 수 있다. 즉, 제2화소회로(PCa)는 제2표시요소(EDa)와 비중첩되도록 배치될 수 있다.
제2화소회로(PCa)는 적어도 하나의 박막트랜지스터(TFTa)를 포함하며, 연결배선(TWL)에 의해서 제2표시요소(EDa)와 전기적으로 연결될 수 있다. 연결배선(TWL)은 투명 전도성 물질로 구비될 수 있다. 제2화소회로(PCa)는 제2표시요소(EDa)의 발광을 제어할 수 있다. 제2화소(Pa)는 제2표시요소(EDa)의 발광에 의해서 구현될 수 있다.
또한, 제2영역(DA2)은 컴포넌트(40)로부터 방출되는 빛/신호 나 컴포넌트(40)로 입사되는 빛/신호가 투과(transmission)되는 영역일 수 있다. 제2영역(DA2)에는 제2표시요소(EDa)와 투명 전도성 물질로 구비된 연결배선(TWL)만 배치되고, 제2영역(DA2)에 배치된 제2표시요소(EDa)의 면적당 개수는 제1영역(DA1)에 배치된 제1표시요소(EDm)의 면적당 개수보다 적게 구비되는 바, 제2영역(DA2)의 광 투과율은 높게 구비될 수 있다.
표시요소인 제1표시요소(EDm) 및 제2표시요소(EDa)는 박막봉지층(TFEL)으로 커버될 수 있다. 일부 실시예에서, 박막봉지층(TFEL)은 도 2에 도시된 바와 같이 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 일 실시예로, 박막봉지층(TFEL)은 제1 및 제2무기봉지층(131, 133) 및 이들 사이의 유기봉지층(132)을 포함할 수 있다.
제1무기봉지층(131) 및 제2무기봉지층(133)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)과 같은 하나 이상의 무기 절연물을 포함할 수 있으며, 화학기상증착법(CVD) 등에 의해 형성될 수 있다. 유기봉지층(132)은 폴리머(polymer)계열의 소재를 포함할 수 있다. 폴리머 계열의 소재로는 실리콘계 수지, 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
제1무기봉지층(131), 유기봉지층(132) 및 제2무기봉지층(133)은 제1영역(DA1) 및 제2영역(DA2)을 커버하도록 일체로 형성될 수 있다.
터치스크린층(TSL)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 터치스크린층(TSL)은 터치전극 및 터치전극과 연결된 터치 배선들을 포함할 수 있다. 터치스크린층(TSL)은 자기 정전 용량 방식 또는 상호 정전 용량 방식으로 외부 입력을 감지할 수 있다.
터치스크린층(TSL)은 박막봉지층(TFEL) 상에 형성될 수 있다. 또는, 터치스크린층(TSL)은 터치기판 상에 별도로 형성된 후 광학 투명 접착제(OCA)와 같은 점착층을 통해 박막봉지층(TFEL) 상에 결합될 수 있다. 일 실시예로서, 터치스크린층(TSL)은 박막봉지층(TFEL) 바로 위에 직접 형성될 수 있으며, 이 경우 점착층은 터치스크린층(TSL)과 박막봉지층(TFEL) 사이에 개재되지 않을 수 있다.
광학기능층(OFL)은 반사 방지층을 포함할 수 있다. 반사 방지층은 외부에서 표시 장치(1) 을 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다. 일부 실시예에서, 광학기능층(OFL)은 편광 필름일 수 있다. 일부 실시예에서, 광학기능층(OFL)은 블랙매트릭스와 컬러필터들을 포함하는 필터 플레이트로 구비될 수 있다.
패널 보호 부재(PB)는 기판(100)의 하부에 부착되어, 기판(100)을 지지하고 보호하는 역할을 할 수 있다. 패널 보호 부재(PB)는 제2영역(DA2)에 대응하는 개구(PB_OP)를 구비할 수 있다. 패널 보호 부재(PB)에 개구(PB_OP)를 구비함으로써, 제2영역(DA2)의 광 투과율을 향상시킬 수 있다. 패널 보호 부재(PB)는 폴리에틸렌 테레프탈레이트(polyethyeleneterepthalate, PET) 또는 폴리이미드(polyimide, PI)를 포함하여 구비될 수 있다.
제2영역(DA2)의 면적은 컴포넌트(40)가 배치되는 면적에 비해서 크게 구비될 수 있다. 이에 따라, 패널 보호 부재(PB)에 구비된 개구(PB_OP)의 면적은 상기 제2영역(DA2)의 면적과 일치하지 않을 수 있다.
또한, 제2영역(DA2)에는 복수의 컴포넌트(40)가 배치될 수 있다. 상기 복수의 컴포넌트(40)는 서로 기능을 달리할 수 있다. 예컨대, 복수의 컴포넌트(40) 는 카메라(촬상소자), 태양전지, 플래시(flash), 근접 센서, 조도 센서, 홍채 센서 중 적어도 두 개를 포함할 수 있다.
도 3은 일 실시예에 따라 도 1의 표시 장치에 포함될 수 있는 표시 패널을 개략적으로 나타내는 평면도이다.
도 3을 참조하면, 표시 패널(10)을 이루는 각종 구성 요소들은 기판(100) 상에 배치된다. 기판(100)은 표시영역(DA) 및 표시영역(DA)을 둘러싸는 주변영역(DPA)을 포함한다. 표시영역(DA)은 메인 이미지가 디스플레이 되는 제1영역(DA1)과, 보조 이미지가 디스플레이 되는 제2영역(DA2)을 포함한다. 보조 이미지는 메인 이미지와 함께 하나의 전체 이미지를 형성할 수도 있고, 보조 이미지는 메인 이미지로부터 독립된 이미지일 수도 있다. 주변영역(DPA)에는 제2영역(DA2)에 배치된 제2화소(Pa)들을 구동하는 제2화소회로(PCa)들이 배치된 화소회로부(PCP)가 구비될 수 있다
제1영역(DA1)에는 복수의 제1화소(Pm)들이 배치된다. 제1화소(Pm)들은 각각 유기발광다이오드(OLED)와 같은 제1표시요소로 구현될 수 있다. 상기 제1화소(Pm)를 구동하는 제1화소회로(PCm)는 제1영역(DA1)에 배치되며, 제1화소회로(PCm)는 제1화소(Pm)와 중첩되어 배치될 수 있다. 각 제1화소(Pm)는 예컨대 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다. 제1영역(DA1)은 밀봉부재로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다.
제2영역(DA2)은 전술한 바와 같이 제1영역(DA1)의 일측에 위치하거나, 표시영역(DA)의 내측에 배치되어 제1영역(DA1)에 의해 둘러싸일 수 있다. 제2영역(DA2)에는 복수의 제2화소(Pa)들이 배치된다. 복수개의 제2화소(Pa)들은 각각 유기발광다이오드와 같은 제2표시요소에 의해서 구현될 수 있다. 각 제2화소(Pa)는 예컨대, 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다. 제2영역(DA2)은 밀봉부재로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다. 제2영역(DA2)의 해상도는 제1영역(DA1)의 해상도의 약 1/2, 3/8, 1/3, 1/4, 2/9, 1/8, 1/9, 1/16 등일 수 있다. 예컨대 제1영역(DA1)의 해상도는 약 400ppi 이상이고, 제2영역(DA2)의 해상도는 약 200ppi 또는 약 100ppi 일 수 있다.
상기 제2화소(Pa)를 구동하는 제2화소회로(PCa)는 주변영역(DPA)에 배치된 화소회로부(PCP)에 배치될 수 있다. 상기 화소회로부(PCP)는 제2영역(DA2)과 가까운 주변영역(DPA)에 배치될 수 있다. 예컨대, 제2영역(DA2)이 표시영역(DA)의 상측에 배치되는 경우, 화소회로부(PCP)는 주변영역(DPA)의 상측에 배치될 수 있다. 제2화소회로(PCa)는, y 방향으로 연장되는 연결배선(TWL)에 의해 제2화소(Pa)를 구현하는 제2표시요소와 연결될 수 있다.
주변영역(DPA)에는 화소회로부(PCP)이외에 제1 스캔 구동회로(SDRV1), 제2 스캔 구동회로(SDRV2), 단자부(PAD), 제1구동전압 공급라인(11a) 및 공통전압 공급라인(미도시)이 배치될 수 있다. 제1화소회로(PCm) 및 제2화소회로(PCa)들 각각은 주변영역(DPA)에 배치된 외곽회로들과 전기적으로 연결될 수 있다.
제1 스캔 구동회로(SDRV1)는 메인 스캔선(SLm)을 제1화소(Pm)들을 구동하는 제1화소회로(PCm)들 각각에 스캔 신호를 인가할 수 있다. 제1 스캔 구동회로(SDRV1)는 메인 발광 제어선(ELm)을 통해 각 화소회로에 발광 제어 신호를 인가할 수 있다. 제2 스캔 구동회로(SDRV2)는 제1영역(DA1)을 중심으로 제1 스캔 구동회로(SDRV1)의 반대편에 위치할 수 있으며, 제1 스캔 구동회로(SDRV1)와 대략 평행할 수 있다. 제1영역(DA1)의 제1화소(Pm)들의 화소회로 중 일부는 제1 스캔 구동회로(SDRV1)와 전기적으로 연결될 수 있고, 나머지는 제2 스캔 구동회로(SDRV2)에 전기적으로 연결될 수 있다.
단자부(PAD)는 기판(100)의 일측에 배치될 수 있다. 단자부(PAD)는 절연층에 의해 덮이지 않고 노출되어 표시 회로 보드(30)와 연결된다. 표시 회로 보드(30)에는 표시 구동부(32)가 배치될 수 있다.
표시 구동부(32)는 제1 스캔 구동회로(SDRV1)와 제2 스캔 구동회로(SDRV2)에 전달하는 제어 신호를 생성할 수 있다. 표시 구동부(32)는 데이터 신호를 생성하며, 생성된 데이터 신호는 팬아웃 배선(FW) 및 팬아웃 배선(FW)과 연결된 메인 데이터선(DLm)을 통해 제1화소회로(PCm)들에 전달될 수 있다.
표시 구동부(32)는 제1구동전압 공급라인(11a)에 구동전압(ELVDD)을 공급할 수 있고, 공통전압 공급라인(13)에 공통전압(ELVSS)을 공급할 수 있다. 구동전압(ELVDD)은 제1구동전압 공급라인(11a)과 연결된 구동전압선(PL)을 통해 화소들(Pm, Pa)의 화소회로에 인가되고, 공통전압(ELVSS)은 공통전압 공급라인(미도시)과 연결되어 표시요소의 대향전극에 인가될 수 있다.
제1구동전압 공급라인(11a)은 제1영역(DA1)의 하측에서 x 방향으로 연장되어 구비될 수 있다. 도면에는 도시되지 않았으나, 표시영역(DA)의 상측에는 제2구동전압 공급라인(미도시)이 배치될 수 있다. 이러한, 제2구동전압 공급라인은 화소회로부(PCP)의 상측에서 x 방향으로 연장되어 구비될 수 있다. 공통전압 공급라인(미도시)은 루프 형상에서 일측이 개방된 형상을 가져, 표시영역(DA)을 부분적으로 둘러쌀 수 있다.
도 3에서는 제2영역(DA2)이 하나인 경우를 도시하고 있으나, 제2영역(DA2)은 복수로 구비될 수 있다. 이 경우, 복수의 제2영역(DA2)은 서로 이격되어 배치되며, 하나의 제2영역(DA2)에 대응하여 제1카메라가 배치되고, 다른 제2영역(DA2)에 대응하여 제2카메라가 배치될 수 있다. 또는, 하나의 제2영역(DA2)에 대응하여 카메라가 배치되고, 다른 제2영역(DA2)에 대응하여 적외선 센서가 배치될 수 있다. 복수의 제2영역(DA2)의 형상 및 크기는 서로 다르게 구비될 수 있다.
한편, 제2영역(DA2)은 원형, 타원형, 다각형 또는 비정형 형상으로 구비될 수 있다. 일부 실시예에서, 제2영역(DA2)은 팔각형으로 구비될 수 있다. 제2영역(DA2)은 사각형, 육각형 등 다양한 형태의 다각형으로 구비될 수 있다. 제2영역(DA2)은 제1영역(DA1)에 의해서 둘러싸일 수 있다.
도 4는 실시예들에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다. 구체적으로, 도 4는 제2영역(DA2), 그 주변의 제1영역(DA1), 및 주변영역(DPA)의 화소회로부(PCP)를 도시한다.
도 4를 참조하면, 제1영역(DA1)에는 복수의 제1화소(Pm)들이 배치될 수 있다. 본 명세서에서, 제1화소(Pm)는 부화소로서 이미지를 구현하는 최소 단위로 표시요소에 의해 발광하는 발광영역을 의미한다. 한편, 유기발광다이오드를 표시요소로 채용하는 경우, 상기 발광영역은 화소정의막의 개구에 의해서 정의될 수 있다. 이에 대해서는 후술한다. 복수의 제1화소(Pm)들 각각은 적색, 녹색, 청색 및 백색 중 어느 하나의 광을 방출할 수 있다.
일부 실시예에서, 제1영역(DA1)에 배치된 제1화소(Pm)는 제1부화소(Pr), 제2부화소(Pg), 제3부화소(Pb)를 포함할 수 있다. 제1부화소(Pr), 제2부화소(Pg), 및 제3부화소(Pb)는 각각 적색, 녹색, 청색을 구현할 수 있다. 제1화소(Pm)들은 펜타일 구조로 배치될 수 있다.
예컨대, 제2부화소(Pg)의 중심점을 사각형의 중심점으로 하는 가상의 사각형의 꼭지점 중에 서로 마주보는 제1, 제3 꼭지점에는 제1부화소(Pr)가 배치되며, 나머지 꼭지점인 제2, 제4 꼭지점에 제3부화소(Pb)가 배치될 수 있다. 제2부화소(Pg)의 크기는 제1부화소(Pr) 및 제3부화소(Pb) 보다 작게 구비될 수 있다.
이러한 화소 배열 구조를 펜타일 매트릭스(Pentile Matrix) 구조, 또는 펜타일 구조라고 하며, 인접한 화소를 공유하여 색상을 표현하는 렌더링(Rendering) 구동을 적용함으로써, 작은 수의 화소로 고해상도를 구현할 수 있다.
도 4에서는 복수의 제1화소(Pm)들이 펜타일 매트릭스 구조로 배치된 것으로 도시하나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 복수개의 제1화소(Pm)들은 스트라이프(stripe) 구조, 모자이크(mosaic) 배열 구조, 델타(delta) 배열 구조 등 다양한 형상으로 배치될 수 있다.
제1영역(DA1)에서 제1화소회로(PCm)들은 제1화소(Pm)들과 중첩되어 배치될 수 있으며, 제1화소회로(PCm)들은 x 방향 및 y 방향을 따라 매트릭스 형상으로 배치될 수 있다. 본 명세서에서 제1화소회로(PCm)라 함은 하나의 제1화소(Pm)를 구현하는 화소회로의 단위를 의미한다.
제2영역(DA2)에는 복수의 제2화소(Pa)들이 배치될 수 있다. 복수의 제2화소(Pa)들 각각은 부화소로서 적색, 녹색, 청색 및 백색 중 어느 하나의 광을 방출할 수 있다. 제2화소(Pa)들은 서로 다른 색을 내는 제1부화소(Pr'), 제2부화소(Pg'), 및 제3부화소(Pb')를 포함할 수 있다. 제1부화소(Pr'), 제2부화소(Pg'), 및 제3부화소(Pb')는 각각 적색, 녹색, 청색을 구현할 수 있다.
제2영역(DA2)에 배치된 제2화소(Pa)들의 단위 면적당 개수는 제1영역(DA1)에 배치된 제1화소(Pm)들의 단위 면적당 개수보다 적을 수 있다. 예컨대, 동일 면적당 배치된 제2화소(Pa)들의 개수와 제1화소(Pm)들의 개수는 1:2, 1:4, 1:8, 1:9의 비율로 구비될 수 있다. 즉, 제2영역(DA2)의 해상도는 제1영역(DA1)의 해상도의 1/2, 1/4, 1/8, 1/9일 수 있다. 도 4에서는 제2영역(DA2)의 해상도가 제1영역(DA1)의 해상도의 1/8인 경우를 도시하고 있다.
제2영역(DA2)에 배치된 제2화소(Pa)들은 다양한 형상으로 배치될 수 있다. 제2화소(Pa)들은 일부 제2화소(Pa)들이 모여 화소그룹을 형성하 수 있으며, 화소그룹 내에서 펜타일 구조, 스트라이프(stripe) 구조, 모자이크(mosaic) 배열 구조, 델타(delta) 배열 구조 등 다양한 형상으로 배치될 수 있다. 이 때, 화소그룹 내에 배치된 제2화소(Pa)들 간의 거리는 제1화소(Pm)들 간의 거리와 동일 할 수 있다.
또는, 도 4에 도시된 바와 같이, 제2화소(Pa)들은 제2영역(DA2) 내에서 분산되어 배치될 수 있다. 즉, 제2화소(Pa)들 간에 거리는 제1화소(Pm)들 간의 거리에 비해 클 수 있다. 한편, 제2영역(DA2)에서 제2화소(Pa)들이 배치되지 않은 영역은 광 투과율이 높은 투과영역(TA)이라 할 수 있다.
제2화소(Pa)들의 발광을 구현하는 제2화소회로(PCa)들은 주변영역(DPA)에 배치될 수 있다. 제2화소회로(PCa)들은 제2영역(DA2)에 배치되지 않는 바, 제2영역(DA2)은 보다 넓은 투과영역(TA)을 확보할 수 있다. 또한, 제2화소회로(PCa)에 정전압 및 신호들을 인가하는 배선들도 제2영역(DA2)에 배치되지 않는 바, 제2화소(Pa)들의 배치는 배선들의 배치를 고려하지 않고 자유롭게 배치될 수 있다.
제2화소회로(PCa)들은 연결배선들에 의해서 제2화소(Pa)들과 연결될 수 있다. 연결배선은 투명 연결배선(TWL)과 금속 연결배선(TWL')을 적어도 하나 포함할 수 있다.
투명 연결배선(TWL)은 제2영역(DA2)에 적어도 일부 배치되며, 투명한 전도성 물질로 구비될수 있다. 예컨대, 투명 연결배선(TWL)은 투명한 전도성 산화물(Transparent Conducting Oxide, TCO)로 구비될 수 있다. 투명 연결배선(TWL)은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다.
투명 연결배선(TWL)이 제2화소(Pa)와 연결된다고 함은, 투명 연결배선(TWL)이 제2화소(Pa)를 구현하는 제2표시요소의 화소전극과 전기적으로 연결됨을 의미할 수 있다.
이러한 투명 연결배선(TWL)은 금속 연결배선(TWL')을 통해서 제2화소회로(PCa)들에 연결될 수 있다. 금속 연결배선(TWL')은 주변영역(DPA)에 배치되어 제2화소회로(PCa)와 연결된 배선일 수 있다.
금속 연결배선(TWL')은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 금속 연결배선(TWL')은 제2화소회로(PCa)들 사이에서 복수로 구비될 수 있다.
일부 실시예에서, 금속 연결배선(TWL')은 서로 다른 층에 배치된 제1 금속 연결배선(TWL1') 및 제2 금속 연결배선(TWL2')을 포함할 수 있다. 예컨대, 제1 금속 연결배선(TWL1')은 데이터선(DL)과 동일한 층에 배치되며, 데이터선(DL)과 동일한 물질로 구비될 수 있다. 제2 금속 연결배선(TWL2')은 제1 금속 연결배선(TWL1')과 절연층을 사이에 두고 배치될 수 있다. 예컨대, 제2 금속 연결배선(TWL2')은 유기발광다이오드(OLED)의 화소전극(121, 도 5a 참조)과 동일한 층에 배치되며, 제1화소전극(121)과 동일한 물질로 구비될 수 있다. 또는, 제2 금속 연결배선(TWL2')은 연결전극(CM, 도 5a 참조)과 동일한 층에 동일한 물질로 구비될 수 있다.
제1 금속 연결배선(TWL1') 및 제2 금속 연결배선(TWL2')은 제2화소회로(PCa)들 사이에 배치될 수 있으며, 평면상 적어도 일부 굴곡지게 구비될 수 있다. 일부 실시예에서, 서로 다른 층에 배치된 제1 금속 연결배선(TWL1') 및 제2 금속 연결배선(TWL2')은 복수로 구비될 수 있으며, 제1 금속 연결배선(TWL1')과 제2 금속 연결배선(TWL2')은 복수의 제2화소회로(PCa)들 사이의 영역에서 서로 교번하여 배치될 수 있다.
투명 연결배선(TWL)은 제2영역(DA2)에 배치되어, 제2영역(DA2)의 가장자리에서 금속 연결배선(TWL')과 접속될 수 있다. 투명 연결배선(TWL)은 투명한 전도성 물질로 구비될수 있다.
금속 연결배선(TWL')과 투명 연결배선(TWL)은 동일한 층에 배치될 수도 있으며, 서로 다른 층에 배치될 수도 있다. 금속 연결배선(TWL')과 투명 연결배선(TWL)이 서로 다른 층에 배치되는 경우 컨택홀을 통해서 연결될 수 있다.
금속 연결배선(TWL')은 투명 연결배선(TWL) 보다 도전율이 높게 구비될 수 있다. 금속 연결배선(TWL')은 주변영역(DPA)에 배치되는 바, 광 투과율을 확보할 필요가 없기에 투명 연결배선(TWL)보다 광 투과율은 낮지만 도전율이 높은 물질로 채용할 수 있다. 이에 따라, 투명 연결배선(TWL)의 저항값을 최소화할 수 있다.
스캔선(SL)은 제1화소회로(PCm)들에 연결되는 메인 스캔선(SLm)과 제2화소회로(PCa)들에 연결되는 보조 스캔선(SLa)를 포함할 수 있다. 메인 스캔선(SLm)은 x 방향으로 연장되어, 동일한 행에 배치된 제1화소회로(PCm)들과 연결될 수 있다. 메인 스캔선(SLm)은 제2영역(DA2)에는 배치되지 않을 수 있다. 즉, 메인 스캔선(SLm)은 제2영역(DA2)을 사이에 두고 단선되어 구비될 수 있다. 이 경우, 제2영역(DA2)의 좌측에 배치된 메인 스캔선(SLm)은 제1 스캔 구동회로(SDRV2, 도 3 참조)로부터 신호를 전달 받고, 제2영역(DA2)의 우측에 배치된 메인 스캔선(SLm)은 제1 스캔 구동회로(SDRV1, 도 3 참조)로부터 신호를 전달 받을 수 있다.
보조 스캔선(SLa)은 동일한 행에 배치된 제2화소회로(PCa)들 중 동일한 행에 배치된 제2화소(Pa)를 구동하는 제2화소회로(PCa)들과 연결될 수 있다.
메인 스캔선(SLm)과 보조 스캔선(SLa)은 스캔 연결선(SWL)으로 연결되어, 동일한 행에 배치된 제1화소(Pm)와 제2화소(Pa)를 구동하는 화소회로들에는 동일한 신호가 인가될 수 있다.
스캔 연결선(SWL)은 메인 스캔선(SLm) 및 보조 스캔선(SLa)과 다른 층에 배치되어, 스캔 연결선(SWL)은 컨택홀들을 통해서 메인 스캔선(SLm) 및 보조 스캔선(SLa)과 각각 연결될 수 있다. 스캔 연결선(SWL)은 주변영역(DPA)에 배치될 수 있다.
데이터선(DL)은 제1화소회로(PCm)들에 연결되는 메인 데이터선(DLm)과 제2화소회로(PCa)들에 연결되는 보조 데이터선(DLa)를 포함할 수 있다. 메인 데이터선(DLm)은 y 방향으로 연장되어, 동일한 열에 배치된 제1화소회로(PCm)들과 연결될 수 있다. 보조 데이터선(DLa)은 y 방향으로 연장되어, 동일한 열에 배치된 제2화소회로(PCa)들과 연결될 수 있다.
메인 데이터선(DLm)과 보조 데이터선(DLa)은 제2영역(DA2)을 사이에 두고 이격되어 배치될 수 있다. 메인 데이터선(DLm)과 보조 데이터선(DLa)은 데이터 연결선(DWL)으로 연결되어, 동일한 열에 배치된 제1화소(Pm)와 제2화소(Pa)를 구동하는 화소회로들에는 동일한 신호가 인가될 수 있다.
데이터 연결선(DWL)은 제2영역(DA2)을 우회하도록 배치될 수 있다. 데이터 연결선(DWL)은 제1영역(DA1)에 배치된 제1화소회로(PCm)들과 중첩되어 배치될 수 있다. 데이터 연결선(DWL)이 제1영역(DA1)에 배치됨에 따라, 데이터 연결선(DWL)이 배치되는 별도의 공간을 확보하지 않아도 되는 바, 데드 스페이스(dead space) 면적을 최소화할 수 있다.
데이터 연결선(DWL)은 메인 데이터선(DLm) 및 보조 데이터선(DLa)과 다른 층에 배치되어, 데이터 연결선(DWL)은 컨택홀들을 통해서 메인 데이터선(DLm) 및 보조 데이터선(DLa)과 각각 연결될 수 있다.
도 5a는 일 실시예에 따른 표시 패널(10)의 일부를 나타낸 개략적인 단면도로, 제1영역(DA1), 제2영역(DA2) 및 주변영역(DPA)의 일부를 개략적으로 도시한 단면도이다.
도 5a를 참조하면, 제1영역(DA1)에는 제1화소(Pm)가 배치되고, 제2영역(DA2)에는 제2화소(Pa)가 배치된다. 제1영역(DA1)에는 메인 박막트랜지스터(TFT)와 메인 스토리지 커패시터(Cst)를 포함하는 제1화소회로(PCm) 및 제1화소회로(PCm)와 연결된 제1표시요소로써 제1유기발광다이오드(OLED)가 배치될 수 있다. 제2영역(DA2)에는 제2표시요소로써 제2유기발광다이오드(OLED')가 배치될 수 있다. 주변영역(DPA)에는 보조 박막트랜지스터(TFT')와 보조 스토리지 커패시터(Cst')를 포함하는 제2화소회로(PCa)가 배치될 수 있다. 한편, 제2영역(DA2)과 주변영역(DPA)에는 제2화소회로(PCa)와 제2유기발광다이오드(OLED')를 연결하는 투명 연결배선(TWL)이 배치될 수 있다.
한편, 본 실시예에서는 표시 요소로써 유기발광다이오드가 채용된 것을 예를 들고 있으나, 다른 실시예로 표시 요소로써 무기 발광 소자, 또는 양자점 발광 소자가 채용될 수 있다.
이하, 표시 패널(10)에 포함된 구성들이 적층된 구조에 대해서 설명하도록 한다. 표시 패널(10)은 기판(100), 버퍼층(111), 회로층(PCL), 표시요소층(EDL)이 적층되어 구비될 수 있다.
기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(100)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
버퍼층(111)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 기판(100)과 버퍼층(111) 사이에는 외기의 침투를 차단하는 배리어층(미도시)이 더 포함될 수 있다. 일부 실시예에서, 버퍼층(111)은 실리콘산화물(SiO2) 또는 실리콘질화물(SiNX)으로 구비될 수 있다
회로층(PCL)은 버퍼층(111) 상에 배치되며, 화소회로(PCm, PCa), 제1게이트절연층(112), 제2게이트절연층(113), 층간절연층(115), 제1유기절연층(116) 및 제2유기절연층(117)을 포함할 수 있다. 제1화소회로(PCm)는 메인 박막트랜지스터(TFT) 및 메인 스토리지 커패시터(Cst)를 포함할 수 있으며, 제2화소회로(PCa)는 보조 박막트랜지스터(TFT') 및 보조 스토리지 커패시터(Cst')를 포함할 수 있다.
버퍼층(111) 상부에는 메인 박막트랜지스터(TFT) 및 보조 박막트랜지스터(TFT')가 배치될 수 있다. 메인 박막트랜지스터(TFT)는 제1반도체층(A1), 제1게이트전극(G1), 제1소스전극(S1), 제1드레인전극(D1)을 포함한다. 메인 박막트랜지스터(TFT)는 제1유기발광다이오드(OLED)와 연결되어 제1유기발광다이오드(OLED)를 구동할 수 있다. 보조 박막트랜지스터(TFT')는 제2유기발광다이오드(OLED')와 연결되어 제2유기발광다이오드(OLED')를 구동할 수 있다. 보조 박막트랜지스터(TFT')는 메인 박막트랜지스터(TFT)와 유사한 구성을 가지는 바, 메인 박막트랜지스터(TFT)에 대한 설명으로 보조 박막트랜지스터(TFT')의 설명을 갈음한다.
제1반도체층(A1)은 상기 버퍼층(111) 상에 배치되며, 폴리 실리콘을 포함할 수 있다. 다른 실시예로, 제1반도체층(A1)은 비정질 실리콘(amorphous silicon)을 포함할 수 있다. 다른 실시예로, 제1반도체층(A1)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 제1반도체층(A1)은 채널영역과 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
제1반도체층(A1)을 덮도록 제1게이트절연층(112)이 구비될 수 있다. 제1게이트절연층(112)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등과 같은 무기 절연물을 포함할 수 있다. 제1게이트절연층(112)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제1게이트절연층(112) 상부에는 상기 제1반도체층(A1)과 중첩되도록 제1게이트전극(G1)이 배치된다. 제1게이트전극(G1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 제1게이트전극(G1)은 Mo의 단층일 수 있다.
제2게이트절연층(113)은 상기 제1게이트전극(G1)을 덮도록 구비될 수 있다. 제2게이트절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등과 같은 무기 절연물을 포함할 수 있다. 제2게이트절연층(113)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제2게이트절연층(113) 상부에는 메인 스토리지 커패시터(Cst)의 상부 전극(CE2) 및 보조 스토리지 커패시터(Cst')의 상부 전극(CE2')이 배치될 수 있다.
제1영역(DA1)에서 메인 스토리지 커패시터(Cst)의 상부 전극(CE2)은 그 아래의 제1게이트전극(G1)과 중첩할 수 있다. 제2게이트절연층(113)을 사이에 두고 중첩하는 제1게이트전극(G1) 및 상부 전극(CE2)은 메인 스토리지 커패시터(Cst)를 이룰 수 있다. 제1게이트전극(G1)은 메인 스토리지 커패시터(Cst)의 하부 전극(CE1)일 수 있다.
주변영역(DPA)에서 보조 스토리지 커패시터(Cst')의 상부 전극(CE2')은 그 아래의 보조 박막트랜지스터(TFT')의 게이트전극과 중첩할 수 있다. 보조 박막트랜지스터(TFT')의 게이트전극은 보조 스토리지 커패시터(Cst')의 하부 전극(CE1')일 수 있다.
상부 전극(CE2, CE2')은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
층간절연층(115)은 상기 상부 전극(CE2, CE2')을 덮도록 형성될 수 있다. 층간절연층(115)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다. 층간절연층(115)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
소스전극(S1) 및 드레인전극(D1)은 층간절연층(115) 상에 배치될 수 있다. 소스전극(S1) 및 드레인전극(D1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 소스전극(S1)과 드레인전극(D1)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
표시 패널(10)의 무기절연층(IL)은 제2영역(DA2)에 대응하는 개구(H1)를 구비할 수 있다. 예컨대, 제1게이트절연층(112), 제2게이트절연층(113) 및 층간절연층(115)을 통칭하여 무기절연층(IL)이라고 하면, 무기절연층(IL)은 제2영역(DA2)에 대응하는 개구(H1)을 가질 수 있다. 개구(H1)는 버퍼층(111) 또는 기판(100)의 상면의 일부를 노출시킬 수 있다. 개구(H1)는 제2영역(DA2)에 대응되도록 형성된 제1게이트절연층(112)의 제1개구(112a), 제2게이트절연층(113)의 제2개구(113a) 및 층간절연층(115)의 제3개구(115a)가 중첩된 것일 수 있다. 이러한 개구(112a, 113a, 115a)들은 별도의 공정을 통해서 각각 형성되거나 동일한 공정을 통해서 동시에 형성될 수 있다. 무기절연층(IL)의 개구(H1) 내부에는 제1유기절연층(116)이 채워질 수 있다.
제1유기절연층(116)은 제1영역(DA1) 및 주변영역(DPA)의 소스전극(S1, S2), 드레인전극(D1, D2)을 덮으며, 제2영역(DA2)에서는 무기절연층(IL)의 개구(H1)를 채울 수 있다.
제1유기절연층(116)은 감광성 폴리이미드, 폴리이미드(polyimide), Polystyrene(PS), 폴리카보네이트(PC), BCB(Benzocyclobutene), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일렌계 고분자, 또는 비닐알콜계 고분자 등을 포함할 수 있다.
또는, 제1유기절연층(116)은 실록산계 유기물질로 구비될 수 있다. 실록산계 유기물질은 헥사메틸디실록산(Hexamethyldisiloxane), 옥타메틸트리실록산(Octamethyltrisiloxane), 데카메틸테트라실록산(Decamethyltetrasiloxane), 도데카메틸펜타실록산(Dodecamethylpentasiloxane) 및 폴리디메틸실록산(Polydimethylsiloxanes)을 포함할 수 있다.
제1유기절연층(116)의 굴절률(n1)은 550 nm 파장에 대해서 약 1.4 내지 1.6으로 구비될 수 있다. 제1유기절연층(116) 상부에는 연결전극(CM) 및 각종 배선, 예컨대, 데이터선(DL)이 배치될 수 있어, 고집적화에 유리할 수 있다.
한편, 제2영역(DA2)에서 제1유기절연층(116) 상부에는 투명 연결배선(TWL)이 구비될 수 있다. 투명 연결배선(TWL)은 주변영역(DPA)에서부터 제2영역(DA2)까지 연장되어 배치되어 제2유기발광다이오드(OLED')와 제2화소회로(PCa)를 연결할 수 있다.
투명 연결배선(TWL)은 금속 연결배선(TWL')과 연결될 수 있다. 금속 연결배선(TWL')은 주변영역(DPA)에 배치되어 제2화소회로(PCa), 예컨대, 보조 박막트랜지스터(TFT')와 연결될 수 있다. 투명 연결배선(TWL)은 제2영역(DA2)의 투과영역(TA)에 배치될 수 있다. 투명 연결배선(TWL)의 끝단은 금속 연결배선(TWL')의 끝단을 덮도록 구비될 수 있다.
금속 연결배선(TWL')은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일부 실시예에서, 금속 연결배선(TWL')은 연결전극(CM)과 동일한 층에서 동일한 물질로 구비될 수 있다. 일부 실시예에서, 금속 연결배선(TWL')은 데이터선(DL)과 동일한 층에서 동일한 물질로 구비될 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 금속 연결배선(TWL')은 다양한 층에 배치될 수 있다. 예컨대, 금속 연결배선(TWL')은 제1화소전극(121)과 동일한 층에 배치될 수 있다.
투명 연결배선(TWL)은 투명한 전도성 물질로 구비될 수 있다. 예컨대, 투명 연결배선(TWL)은 투명한 전도성 산화물(Transparent Conducting Oxide, TCO)로 구비될 수 있다. 투명 연결배선(TWL)은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다.
금속 연결배선(TWL')은 투명 연결배선(TWL) 보다 도전율이 높게 구비될 수 있다. 금속 연결배선(TWL')은 주변영역(DPA)에 배치되는 바, 광 투과율을 확보할 필요가 없기에 투명 연결배선(TWL)보다 광 투과율은 낮지만 도전율이 높은 물질로 채용할 수 있다.
제2유기절연층(117)은 제1유기절연층(116) 상에서 투명 연결배선(TWL)을 덮도록 배치될 수 있다. 제2유기절연층(117)은 그 상부에 배치되는 제1화소전극(121) 및 제2화소전극(121')이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다. 제2유기절연층(117)은 광 투과율 및 평탄도가 높은 실록산계 유기물질로 구비될 수 있다. 실록산계 유기물질은 헥사메틸디실록산(Hexamethyldisiloxane), 옥타메틸트리실록산(Octamethyltrisiloxane), 데카메틸테트라실록산(Decamethyltetrasiloxane), 도데카메틸펜타실록산(Dodecamethylpentasiloxane) 및 폴리디메틸실록산(Polydimethylsiloxanes)을 포함할 수 있다.
또는, 제2유기절연층(117)은 감광성 폴리이미드, 폴리이미드(polyimide), BCB(Benzocyclobutene), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일렌계 고분자, 또는 비닐알콜계 고분자 등을 포함할 수 있다.
제2유기절연층(117) 상에는 유기발광다이오드(OLED, OLED')가 배치된다. 유기발광다이오드(OLED, OLED')의 화소전극(121, 121')은 제1유기절연층(116) 상에 배치된 연결전극(CM)을 통해서 화소회로(PCm, PCa)와 연결될 수 있다.
제1화소전극(121)과 제2화소전극(121')은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 제1화소전극(121)과 제2화소전극(121')은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 예컨대 제1화소전극(121)과 제2화소전극(121')은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막들을 갖는 구조를 가질 수 있다. 이 경우, 제1화소전극(121)과 제2화소전극(121')은 ITO/Ag/ITO로 적층된 구조를 가질 수 있다.
화소정의막(119)은 제2유기절연층(117) 상에서, 제1화소전극(121) 및 제2화소전극(121') 각각의 가장자리를 덮으며, 제1화소전극(121) 및 제2화소전극(121')의 중앙부를 노출하는 제1개구(OP1) 및 제2개구(OP2)를 구비할 수 있다. 상기 제1개구(OP1) 및 제2개구(OP2)에 의해서 유기발광다이오드(OLED, OLED')의 발광영역, 즉, 부화소(Pm, Pa)의 크기 및 형상이 정의된다.
화소정의막(119)은 화소전극(121, 121')의 가장자리와 화소전극(121, 121') 상부의 대향전극(123)의 사이의 거리를 증가시킴으로써 화소전극(121, 121')의 가장자리에서 아크(arc) 등이 발생하는 것을 방지하는 역할을 할 수 있다. 화소정의막(119)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
화소정의막(119) 상부에는 스페이서(SPC)가 배치될 수 있다. 스페이서(SPC)는 마스크 공정에 의한 찍힘을 방지하기 위한 것일 수 있다. 스페이서(SPC)는 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로 형성될 수 있다. 일부 실시예에서, 스페이서(SPC)는 하프톤 마스크를 이용하여 화소정의막(119)과 동일한 물질로 동시에 형성될 수 있다.
화소정의막(119)의 제1개구(OP1) 및 제2개구(OP2)의 내부에는 제1화소전극(121) 및 제2화소전극(121')에 각각 대응되도록 형성된 제1발광층(122b) 및 제2발광층(122b')이 배치된다. 제1발광층(122b)과 제2발광층(122b')은 고분자 물질 또는 저분자 물질을 포함할 수 있으며, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
제1발광층(122b)과 제2발광층(122b')의 상부 및/또는 하부에는 유기 기능층(122e)이 배치될 수 있다. 유기 기능층(122e)은 제1기능층(122a) 및/또는 제2기능층(122c)를 포함할 수 있다. 제1기능층(122a) 또는 제2기능층(122c)는 생략될 수 있다.
제1기능층(122a)은 제1발광층(122b)과 제2발광층(122b')의 하부에 배치될 수 있다. 제1기능층(122a)은 유기물로 구비된 단층 또는 다층일 수 있다. 제1기능층(122a)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)일 수 있다. 또는, 제1기능층(122a)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다. 제1기능층(122a)은 제1영역(DA1)과 제2영역(DA2)에 포함된 유기발광다이오드(OLED, OLED')들에 대응되도록 일체로 형성될 수 있다.
제2기능층(122c)은 상기 제1발광층(122b) 및 제2발광층(122b') 상부에 배치될 수 있다. 제2기능층(122c)은 유기물로 구비된 단층 또는 다층일 수 있다. 제2기능층(122c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제2기능층(122c)은 제1영역(DA1)과 제2영역(DA2)에 포함된 유기발광다이오드(OLED, OLED')들에 대응되도록 일체로 형성될 수 있다.
제2기능층(122c) 상부에는 대향전극(123)이 배치된다. 대향전극(123)은 일함수가 낮은 도전성 물질을 포함할 수 있다. 예컨대, 대향전극(123)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(123)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 대향전극(123)은 제1영역(DA1)과 제2영역(DA2)에 포함된 유기발광다이오드(OLED, OLED')들에 대응되도록 일체로 형성될 수 있다.
제1영역(DA1)에 형성된 제1화소전극(121)으로부터 대향전극(123)까지의 층들은 제1유기발광다이오드(OLED)를 이룰 수 있다. 제2영역(DA2)에 형성된 제2화소전극(121')으로부터 대향전극(123)까지의 층들은 제2유기발광다이오드(OLED')를 이룰 수 있다.
대향전극(123) 상에는 유기물질을 포함하는 상부층(150)이 형성될 수 있다. 상부층(150)은 대향전극(123)을 보호하는 동시에 광추출 효율을 높이기 위해서 마련된 층일 수 있다. 상부층(150)은 대향전극(123) 보다 굴절률이 높은 유기물질을 포함할 수 있다. 또는, 상부층(150)은 굴절률이 서로 다른층들이 적층되어 구비될 수 있다. 예컨대, 상부층(150)은 고굴절률층/저굴절률층/고굴절률층이 적층되어 구비될 수 있다. 이 때, 고굴절률층의 굴절률은 1.7이상 일 수 있으며, 저굴절률층의 굴절률은 1.3이하 일 수 있다.
상부층(150)은 추가적으로 LiF를 포함할 수 있다. 또는, 상부층(150)은 추가적으로 실리콘산화물(SiO2), 실리콘질화물(SiNx)와 같은 무기 절연물을 포함할 수 있다.
상부층(150) 상에는 박막봉지층(TFEL)이 배치되어, 유기발광다이오드(OLED, OLED')는 박막봉지층(TFEL)에 의해서 밀봉될 수 있다. 박막봉지층(TFEL)은 외부의 수분이나 이물질이 유기발광다이오드(OLED, OLED')로 침투하는 것을 방지할 수 있다.
박막봉지층(TFEL)은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있으며, 이와 관련하여 도 5a에서는 박막봉지층(TFEL)이 제1무기봉지층(131), 유기봉지층(132) 및 제2무기봉지층(133)이 적층된 구조를 도시한다. 다른 실시예에서 유기봉지층의 개수와 무기봉지층의 개수 및 적층 순서는 변경될 수 있다.
제1무기봉지층(131) 및 제2무기봉지층(133)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)과 같은 하나 이상의 무기 절연물을 포함할 수 있으며, 화학기상증착법(CVD) 등에 의해 형성될 수 있다. 유기봉지층(132)은 폴리머(polymer)계열의 소재를 포함할 수 있다. 폴리머 계열의 소재로는 실리콘계 수지, 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 제1무기봉지층(131), 유기봉지층(132) 및 제2무기봉지층(133)은 제1영역(DA1) 및 제2영역(DA2)을 커버하도록 일체로 형성될 수 있다.
도 5a에서는 무기절연층(IL)은 제2영역(DA2)에 대응한 개구(H1)를 구비한 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 도 5b와 같이 무기절연층(IL)은 제2영역(DA2)에 대응한 개구를 구비하지 않고, 제2영역(DA2)에 연속적으로 배치될 수 있다. 무기절연층(IL)이 개구를 구비하지 않더라도, 무기절연층(IL)과 유기절연층(OL)의 굴절률 등의 관계를 통해서 제2영역(DA2)의 광 투과율을 확보할 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 패널의 일부를 개략적으로 도시한 평면도이다. 구체적으로, 도 6은 화소회로부(PCP)가 배치된 주변영역(DPA) 근처를 도시하고 있다.
도 6을 참조하면, 기판(100)은 이미지가 구현되는 표시영역(DA) 및 표시영역(DA) 주변의 주변영역(DPA)을 포함한다. 표시영역(DA)의 제1영역(DA1)에는 제1표시요소로 구현되는 제1화소(Pm) 및 제1화소회로(PCm)이 배치되고, 표시영역(DA)의 제2영역(DA2)에는 제2표시요소로 구현되는 제2화소(Pa)가 배치된다.
주변영역(DPA)에서 제2영역(DA2)에 인접한 영역에는 화소회로부(PCP)가 배치될 수 있다. 화소회로부(PCP)는 제2영역(DA2)에 배치된 제2표시요소와 연결된 제2화소회로(PCa)가 배치될 수 있다. 제2표시요소는 연결배선(TWL)을 통해서 제2화소회로(PCa)와 연결될 수 있다.
주변영역(DPA)에는 상기 표시영역(DA)의 적어도 일부를 둘러싸는 밸리부(VA)가 배치될 수 있다. 밸리부(VA)는 유기절연층(OL, 도 8 참조)을 통해서 투습되는 수분이 표시영역(DA)으로 전달되지 않게 하기 위해서 유기절연층(OL)의 일부가 제거되어 구비된 영역일 수 있다. 즉, 밸리부(VA)는 기판(100) 상에서 제1화소회로(PCm)와 제1표시요소 사이에 배치된 유기절연층(OL)의 개구로 구비될 수 있다.
본 실시예에서, 밸리부(VA)는 화소회로부(PCP)를 사이에 두고 이격된 제1밸리(VA1) 및 제2밸리(VA2)를 포함할 수 있다. 즉, 화소회로부(PCP)는 제1밸리(VA1) 와 제2밸리(VA2) 사이에 배치될 수 있다. 제1밸리(VA1)와 제2밸리(VA2)는 표시영역(DA)의 하측에서도 서로 이격되어 배치된 별도의 부재일 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 예컨대, 제1밸리(VA1)와 제2밸리(VA2)는 표시영역(DA)의 하측에서 서로 연결될 수 있다.
밸리부(VA)가 화소회로부(PCP) 내부로 연속적으로 배치되는 경우, 밸리부(VA)에 의해서 화소회로부(PCP)에서 이용할 수 있는 배선들의 수가 적어질 수 있다. 예컨대, 유기절연층(OL) 상부에 배치되는 배선을 이용할 수 없게 된다. 한편, 밸리부(VA)를 화소회로부(PCP) 상측에 배치하는 경우, 데드 스페이스(dead space)가 확장될 수 있다.
본 실시예에서는, 밸리부(VA)를 화소회로부(PCP)를 사이에 두고 이격된 제1밸리(VA1) 및 제2밸리(VA2)로 구비하여, 화소회로부(PCP)에서 다양한 층에 배치된 배선을 활용하여 고집적화를 구현할 수 있으며, 데드 스페이스를 줄일 수 있다.
또한, 주변영역(DPA)에는 표시영역(DA)을 적어도 일부 둘러싸도록 배치된 공통전압 공급라인(13)이 구비될 수 있다. 공통전압 공급라인(13)은 표시영역(DA)에 배치된 제1표시요소 및 제2표시요소에 공통전압(ELVSS)를 공급하는 배선으로, 제1표시요소 및 제2표시요소의 대향전극(123, 도 5a 참조)과 전기적으로 연결될 수 있다.
공통전압 공급라인(13)은 서로 이격된 제1공통전압 공급라인(13a) 및 제2공통전압 공급라인(13b)을 포함할 수 있다. 제1공통전압 공급라인(13a)과 제2공통전압 공급라인(13b)의 타단은 서로 연결될 수 있다. 즉, 공통전압 공급라인(13)은 표시영역(DA)의 상측의 일부가 개방된 루프 형상으로 구비될 수 있다.
상기 제1공통전압 공급라인(13a)과 제2공통전압 공급라인(13b) 사이에는 제2구동전압 공급라인(11b)이 배치될 수 있다. 제2구동전압 공급라인(11b)은 화소회로부(PCP)에 배치된 제2화소회로(PCa)와 전기적으로 연결되어, 구동전압(ELVDD)을 공급할 수 있다. 제1공통전압 공급라인(13a), 제2구동전압 공급라인(11b), 및 제2공통전압 공급라인(13b)은 표시영역(DA)의 상측에서 x 방향으로 연장되어 배치될 수 있다.
밸리부(VA)는 주변영역(DPA)에서 공통전압 공급라인(13)과 표시영역(DA) 사이에 배치될 수 있다. 제1밸리(VA1)는 제1공통전압 공급라인(13a)과 표시영역(DA) 사이에 배치될 수 있다. 제1밸리(VA1)는 제1공통전압 공급라인(13a)과 제1 스캔 구동회로(SDRV1) 사이에 배치될 수 있다. 제2밸리(VA2)는 제2공통전압 공급라인(13b)과 표시영역(DA) 사이에 배치될 수 있다. 제2밸리(VA2)는 제2공통전압 공급라인(13b)과 제2 스캔 구동회로(SDRV2) 사이에 배치될 수 있다. 밸리부(VA)는 표시영역(DA)과 화소회로부(PCP)의 주변 형상을 따라 굴곡지게 구비될 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 패널의 일부를 개략적으로 도시한 평면도이다. 도 7에 있어서, 도 6과 동일한 참조부호는 동일 부재를 일컫는 바, 이들에 대한 중복 설명은 생략한다.
도 7을 참조하면, 기판(100)의 주변영역(DPA)에는 댐부(DAM)가 배치될 수 있다. 댐부(DAM)는 표시영역(DA)을 적어도 일부 둘러싸도록 배치될 수 있다. 댐부(DAM)는 기판(100)의 상면에서 돌출된 구조물로 박막봉지층의 유기봉지층의 흐름을 제어하거나 기판(100)을 컷팅할 때 크랙의 전파를 차단하는 역할을 할 수 있다.
댐부(DAM)는 서로 이격된 복수의 댐으로 구비될 수 있다. 예컨대, 댐부(DAM)은 서로 이격된 제1댐(dam1), 제2댐(dam2), 제3댐(dam3)을 포함할 수 있다. 제1댐(dam1)은 밸리부(VA)보다 기판(100)의 가장자리와 인접하게 배치될 수 있다.
제1댐(dam1)은 밸리부(VA)를 둘러싸도록 배치될 수 있다. 제1댐(dam1)은 공통전압 공급라인(13)과 중첩되도록 배치될 수 있다. 제1댐(dam1)은 제2구동전압 공급라인(11b)의 일 가장자리를 덮도록 구비될 수 있다. 상기 가장자리는 화소회로부(PCP)와 인접한 가장자리일 수 있다.
제2댐(dam2)은 제1댐(dam1)을 둘러싸도록 배치될 수 있다. 제2댐(dam2)은 제1댐(dam1) 보다 기판(100)의 가장자리와 인접하게 배치될 수 있다. 제2댐(dam2)은 공통전압 공급라인(13)과 일부 중첩되도록 배치될 수 있다. 제2댐(dam2)은 공통전압 공급라인(13)의 일 가장자리를 덮도록 구비될 수 있다. 상기 가장자리는 상기 기판(100)의 가장자리와 인접한 가장자리일 수 있다.
제3댐(dam3)은 제2댐(dam2)을 둘러싸도록 배치될 수 있다. 제3댐(dam3)은 제2댐(dam2) 보다 기판(100)의 가장자리와 인접하게 배치될 수 있다. 제3댐(dam3)은 기판(100)을 컷팅할 때 크랙의 전파를 차단하는 역할을 할 수 있다.
도 8은 도 7의 표시 패널의 I-I'선에 따르는 단면도이고, 도 9는 도 7의 표시 패널의 II-II'선에 따르는 단면도이다. 도 8 및 도 9에 있어서, 도 5a와 동일한 참조부호는 동일 부재를 일컫는 바, 중복 설명은 생략한다.
도 8을 참조하면, 제1영역(DA1) 근처의 주변영역(DPA)에는 밸리부(VA)가 구비될 수 있다. 밸리부(VA)는 제1영역(DA1)과 제1댐(dam1) 사이에 배치될 수 있다. 밸리부(VA)는 유기절연층(OL)에 구비된 개구(H2)를 포함할 수 있다. 예컨대, 제1유기절연층(116) 및 제2유기절연층(117)을 통칭하여 유기절연층(OL)이라고 하면, 유기절연층(OL)은 밸리부(VA)에 대응하는 개구(H2)를 가질 수 있다. 상기 개구(H2)는 무기절연층(IL)의 상면의 일부를 노출시킬 수 있다. 개구(H2)는 밸리부(VA)에 대응되도록 형성된 제1유기절연층(116)의 제4개구(116h) 및 제2유기절연층(117)의 제5개구(117h)가 중첩된 것일 수 있다. 이러한 개구(116h, 117h)들은 별도의 공정을 통해서 각각 형성되거나 동일한 공정을 통해서 동시에 형성될 수 있다.
밸리부(VA)는 화소정의막(119)에 구비된 제6개구(119h)를 포함할 수 있다. 화소정의막(119)는 밸리부(VA)에 대응하는 제6개구(119h)를 가질 수 있다. 상기 제6개구(119h)는 유기절연층(OL)의 개구(H2)와 중첩될 수 있다.
상기 제4개구(116h), 제5개구(117h), 및 제6개구(119h)의 면적은 서로 상이할 수 있다. 일부 실시예에서, 제6개구(119h)의 면적은 제5개구(117h)의 면적보다 크고, 제5개구(117h)의 면적은 제4개구(116h)의 면적보다 크게 구비될 수 있다.
한편, 밸리부(VA)의 외측에 배치된 화소정의막(119)에는 유기절연층(OL)의 상면이 노출되는 개구(OH)가 구비될 수 있다. 상기 개구(OH)는 공정시 유기절연층(OL)에서 발생할 수 있는 가스(gas)를 외부로 방출시키는 역할을 할 수 있다.
밸리부(VA)가 형성됨에 따라, 기판(100)의 가장자리에서 유기절연층(OL)을 통해 투습될 수 있는 수분 또는 외기를 차단할 수 있어, 제1영역(DA1)의 신뢰성이 확보될 수 있다.
한편, 밸리부(VA)의 상부에는 박막봉지층(TFEL)이 배치될 수 있다. 밸리부(VA)의 내부에 박막봉지층(TFEL)의 유기봉지층(132)가 채워질 수 있다. 유기봉지층(132)는 제1무기봉지층(131)과 제2무기봉지층(133) 사이에 배치되고 있는 바, 유기봉지층(132)을 통한 투습은 차단될 수 있다.
밸리부(VA)의 외측에는 댐부(DAM)가 배치될 수 있다. 댐부(DAM)은 서로 이격된 제1댐(dam1), 제2댐(dam2), 및 제3댐(dam3)을 포함할 수 있다.
제1댐(dam1)은 주변영역(DPA)에 배치된 공통전압 공급라인(13)과 중첩되어 배치될 수 있다. 제1댐(dam1)은 제2유기절연층(117)과 동일한 물질로 구비된 제1층(117a), 화소정의막(119)과 동일한 물질로 구비된 제2층(119a), 스페이서(SPC, 도 5a참조)와 동일한 물질로 구비된 제3층(120a)이 적층되어 구비될 수 있다.
공통전압 공급라인(13)은 대향전극(123)과 전기적으로 연결되어, 대향전극(123)에 공통전압(ELVSS)를 공급할 수 있다. 공통전압 공급라인(13)은 제1연결전극(CM1), 및 제2연결전극(CM2)를 통해서 대향전극(123)과 연결될 수 있다.
제1연결전극(CM1)은 공통전압 공급라인(13)과 제1댐(dam1)의 제1층(117a) 사이에 배치될 수 있다. 제1연결전극(CM1)은 제1유기절연층(116)의 상면까지 연장될 수 있다.
제2연결전극(CM2)는 공통전압 공급라인(13)의 상부에서 제1연결전극(CM1)과 컨택되며, 제2유기절연층(117)의 상면 및 밸리부(VA)의 내부까지 연장되어 배치될 수 있다. 제2연결전극(CM2)의 일부는 제1댐(dam1)의 제1층(117a)와 제2층(119a) 사이에 배치될 수 있다. 제2연결전극(CM2)은 제1화소전극(121)과 동일한 물질로 구비될 수 있다. 제2연결전극(CM2)는 제2유기절연층(117)의 상면 및 밸리부(VA)의 내부에서 대향전극(123)과 컨택될 수 있다.
제2댐(dam2)은 제1댐(dam1)과 이격되어 제1댐(dam1)의 외측에 배치될 수 있다. 제2댐(dam2)은 공통전압 공급라인(13)의 가장자리를 덮으며 배치될 수 있다. 제2댐(dam2)은 제1유기절연층(116)과 동일한 물질로 구비된 제1층(116b), 제2유기절연층(117)과 동일한 물질로 구비된 제2층(117b), 화소정의막(119)과 동일한 물질로 구비된 제3층(119b), 스페이서(SPC, 도 5a참조)와 동일한 물질로 구비된 제4층(120b)이 적층되어 구비될 수 있다.
제3댐(dam3)은 제2댐(dam2)와 이격되어 제2댐(dam2)의 외측에 배치될 수 있다. 제3댐(dam3)은 제2유기절연층(117)과 동일한 물질로 구비된 제1층(117c)으로 구비될 수 있다. 제3댐(dam3)은 기판(100)의 가장자리와 인접하게 배치되어 기판(100)을 컷팅할 때, 크랙의 전파를 막는 역할을 할 수 있다. 제3댐(dam3)의 높이는 제1댐(dam1) 및 제2댐(dam2)보다 낮게 구비될 수 있다.
도 9를 참조하면, 제2영역(DA2) 근처의 주변영역(DPA)는 밸리부가 배치되지 않고 화소회로부(PCP)가 배치될 수 있다. 화소회로부(PCP)에는 제2화소회로(PCa)가 배치되어 제2영역(DA2)에 배치된 제2유기발광다이오드(OLED')와 연결될 수 있다.
제2영역(DA2) 근처의 제1댐(dam1)의 제1층(117a)은 제2유기절연층(117)과 연결될 수 있다. 제1유기절연층(116) 및 제2유기절연층(117)이 화소회로부(PCP) 및 그 외곽의 주변영역(DPA)까지 연장됨에 따라, 제1유기절연층(116) 상부에 배치된 배선(WL)을 활용할 수 있는 바, 고집적화에 유리할 수 있다.
제1댐(dam1)은 제2구동전압 공급라인(11b)의 일 가장자리를 덮도록 구비될 수 있다. 제2구동전압 공급라인(11b)와 제1댐(dam1)의 사이에는 제3연결전극(CM3)가 배치될 수 있다. 제3연결전극(CM3)은 제2유기절연층(117)의 상면까지 연장될 수 있다. 제2구동전압 공급라인(11b)은 화소회로부(PCP)의 제2화소회로(PCa)와 연결되어 구동전압(ELVDD)를 전달 할 수 있다.
제1댐(dam1)과 제2댐(dam2), 제2댐(dam2)과 제3댐(dam3)는 서로 이격되어 있어, 그 사이는 밸리부(VA, 도 8 참조)와 유사한 모사-밸리부(VA')가 형성될 수 있다. 따라서, 일부 영역에 도 8의 밸리부(VA)가 배치되지 않는다고 하더라도 기판(100) 가장자리를 통해서 투습되는 외기를 차단할 수 있다.
도 10은 본 발명의 일 실시예에 따른 단면도로, 도 7의 표시 패널의 II-II'선에 대응될 수 있다. 도 10에 있어서, 도 9와 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 10을 참조하면, 본 발명의 실시예에 따른 표시 패널은 화소회로부(PCP)와 적어도 일부 중첩하는 내부 댐(DAM')이 더 배치될 수 있다. 내부 댐(DAM')은 제2화소회로(PCa)와 적어도 일부 중첩할 수 있다. 내부 댐(DAM')은 제2유기절연층(117) 상에 배치될 수 있다. 내부 댐(DAM')은 화소정의막(119)과 동일한 물질로 구비된 제1층(119')과 스페이서(SPC)와 동일한 물질로 구비된 제2층(120')이 적층되어 구비될 수 있다. 내부 댐(DAM')은 박막봉지층(TFEL)의 유기봉지층(132)의 흐름을 조절하는 역할을 할 수 있다.
내부 댐(DAM')의 외측에는 복수의 댐을 포함하는 댐부(DAM)가 배치될 수 있다. 댐부(DAM)는 서로 이격된 제1댐(dam1), 제2댐(dam2), 제3댐(dam3)을 포함할 수 있다. 제1댐(dam1)과 제2댐(dam2) 사이, 제2댐(dam2)과 제3댐(dam3) 사이의 유기절연층(OL)은 이격되어 구비되는 바, 기판(100)의 가장지리로부터 투습되는 외기는 차단될 수 있다. 제1유기절연층(116)은 화소회로부(PCP) 및 주변영역(DPA)의 일부까지 연장되어 배치되는 바, 제1유기절연층(116) 상부에 배치된 배선(WL)을 활용할 수 있어 고집적화에 유리할 수 있다.
도 11은 본 발명의 일 실시예에 따른 단면도로, 도 7의 표시 패널의 II-II'선에 대응될 수 있다. 도 11에 있어서, 도 9와 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 11을 참조하면, 댐부(DAM)와 중첩하는 팬아웃 배선(FWL)이 배치될 수 있다. 팬아웃 배선(FWL)은 단자부(PAD, 도 3 참조)와 연결된 배선으로 표시 회로 보드(30)로부터 인가되는 신호들, 예컨대, 데이터 신호를 전달할 수 있다. 팬아웃 배선(FWL)은 제1게이트절연층(112), 제2게이트절연층(113), 및/또는 층간절연층(115) 상부에 배치될 수 있다.
팬아웃 배선(FWL)은 브릿지 배선(BWL)에 의해서 제2화소회로(PCa)와 연결될 수 있다. 이 경우, 브릿지 배선(BWL)은 팬아웃 배선(FWL)과 다른층에 배치되어 컨택홀을 통해 연결될 수 있다. 예컨대, 팬아웃 배선(FWL)은 층간절연층(115) 상부에 배치되고, 브릿지 배선(BWL)은 제2게이트절연층(113) 상부에 배치될 수 있다.
브릿지 배선(BWL)은 제2구동전압 공급라인(11b)과 다른 층에 배치되어, 제2구동전압 공급라인(11b)과 적어도 일부 중첩될 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 표시 장치
10: 표시 패널
100: 기판
111: 버퍼층
112: 제1게이트절연층
113: 제2게이트절연층
115: 층간절연층
116: 제1유기절연층
117: 제2유기절연층
119; 화소정의막
DA1: 제1영역
DA2: 제2영역
DAM: 댐부
VA: 밸리부

Claims (25)

  1. 표시 장치에 있어서,
    제1표시요소 및 제1화소회로가 배치된 제1영역, 제2표시요소가 배치된 제2영역, 및 제2화소회로를 구비한 화소회로부가 배치된 주변영역을 포함하는 표시 패널; 및
    상기 표시 패널의 하부에서 상기 제2영역에 대응하도록 배치된 컴포넌트;를 포함하며, 상기 표시 패널은,
    기판;
    상기 제1표시요소와 상기 제1화소회로 사이에 배치되며, 상기 주변영역으로 연장된 유기절연층; 및
    상기 주변영역에서 상기 유기절연층의 개구로 구비되며, 평면상 상기 제1영역을 적어도 일부 둘러싸는 밸리부;를 포함하며,
    상기 밸리부는 상기 화소회로부를 사이에 두고 이격된 제1밸리 및 제2밸리를 포함하는, 표시 장치.
  2. 제1항에 있어서,
    상기 주변영역에 배치되며, 상기 기판의 상면으로부터 돌출된 댐부;를 더 포함하며,
    상기 밸리부는 상기 제1영역과 상기 댐부 사이에 배치된, 표시 장치.
  3. 제1항에 있어서,
    상기 제2화소회로와 적어도 일부 중첩된 내부 댐;을 더 포함하며,
    상기 내부 댐은 상기 유기절연층 상에 배치된, 표시 장치.
  4. 제1항에 있어서,
    상기 밸리부 외측에 배치된 댐부;
    상기 댐부와 중첩된 팬아웃 배선; 및
    상기 팬아웃 배선과 다른 층에 배치되어, 상기 팬아웃 배선과 상기 제2화소회로를 연결하는 브릿지 배선;을 더 포함하는, 표시 장치.
  5. 제1항에 있어서,
    상기 제2표시요소와 상기 제2화소회로를 연결하는 투명 연결배선;을 더 포함하며,
    상기 유기절연층은 제1유기절연층 및 제2유기절연층이 적층되어 구비되고, 상기 투명 연결배선은 상기 제1유기절연층과 상기 제2유기절연층 사이에 배치된, 표시 장치.
  6. 제1항에 있어서,
    상기 기판과 상기 유기절연층 사이에 배치된 무기절연층;을 더 포함하며,
    상기 무기절연층은 상기 제2영역에 대응하는 개구를 구비하고, 상기 개구에는 상기 유기절연층이 채워진, 표시 장치.
  7. 제1항에 있어서,
    상기 컴포넌트는 촬상소자를 포함하는, 표시 장치.
  8. 이미지가 구현되는 표시영역 및 상기 표시영역의 주변에 배치된 주변영역으로 구획된 기판;
    상기 표시영역의 제1영역에 배치된 제1표시요소 및 상기 제1표시요소와 연결된 제1화소회로;
    상기 표시영역의 제2영역에 배치된 제2표시요소;
    상기 주변영역에서 상기 제2표시요소와 연결된 제2화소회로가 배치된 화소회로부;
    상기 제1표시요소와 상기 제1화소회로 사이에 배치되며, 상기 주변영역으로 연장된 유기절연층; 및
    상기 주변영역에서 상기 유기절연층의 개구로 구비되며, 평면상 상기 표시영역을 적어도 일부 둘러싸는 밸리부;를 포함하며,
    상기 밸리부는 상기 화소회로부를 사이에 두고 이격된 제1밸리 및 제2밸리를 포함하는, 표시 패널.
  9. 제8항에 있어서,
    상기 주변영역에 배치되며, 상기 기판의 상면으로부터 돌출된 댐부;를 더 포함하며,
    상기 밸리부는 상기 제1영역과 상기 댐부 사이에 배치된, 표시 패널.
  10. 제9항에 있어서,
    상기 주변영역에 배치되며, 상기 표시영역을 적어도 일부 둘러싸도록 배치된 공통전압 구동라인;을 더 포함하며,
    상기 댐부는 상기 공통전압 구동라인과 중첩된 제1댐을 포함하는, 표시 패널.
  11. 제10항에 있어서,
    상기 공통전압 구동라인은 상기 화소회로부를 사이에 두고 서로 이격된 제1공통전압 구동라인 및 제2공통전압 구동라인을 포함하는, 표시 패널.
  12. 제11항에 있어서,
    상기 화소회로부의 일측에서, 상기 제1공통전압 구동라인과 상기 제2공통전압 구동라인 사이에 배치되는 구동전압 공급라인;을 더 포함하는, 표시 패널.
  13. 제12항에 있어서,
    상기 제1댐은 상기 구동전압 공급라인의 일 가장자리를 덮도록 배치된, 표시 패널.
  14. 제10항에 있어서,
    상기 댐부는 상기 제1댐과 이격된 제2댐을 포함하며, 상기 제2댐은 상기 공통전압 구동라인의 가장자리를 덮도록 배치된, 표시 패널.
  15. 제14항에 있어서,
    상기 댐부는 제2댐의 외측에 배치된 제3댐을 포함하며, 상기 제3댐의 높이는 상기 제2댐의 높이보다 낮은, 표시 패널.
  16. 제8항에 있어서,
    상기 유기절연층은 제1유기절연층 및 제2유기절연층이 적층되어 구비되며, 상기 화소회로부에는 상기 제1유기절연층과 상기 제2유기절연층 사이에 배치된 배선이 구비된, 표시 패널.
  17. 제8항에 있어서,
    상기 화소회로부와 적어도 일부 중첩된 내부 댐;을 더 포함하며,
    상기 내부 댐은 상기 유기절연층 상에 배치된, 표시 패널.
  18. 제9항에 있어서,
    상기 댐부와 중첩된 팬아웃 배선; 및
    상기 팬아웃 배선과 다른 층에 배치되어, 상기 팬아웃 배선과 상기 제2화소회로를 연결하는 브릿지 배선;을 더 포함하는, 표시 패널.
  19. 제8항에 있어서,
    상기 제2표시요소와 상기 제2화소회로를 연결하는 투명 연결배선;을 더 포함하며,
    상기 유기절연층은 제1유기절연층 및 제2유기절연층이 적층되어 구비되고, 상기 투명 연결배선은 상기 제1유기절연층과 상기 제2유기절연층 사이에 배치된, 표시 패널.
  20. 제8항에 있어서,
    상기 기판과 상기 유기절연층 사이에 배치된 무기절연층;을 더 포함하며,
    상기 무기절연층은 상기 제2영역에 대응하는 개구를 구비하고, 상기 개구에는 상기 유기절연층이 채워진, 표시 패널.
  21. 이미지가 구현되는 표시영역 및 상기 표시영역의 주변에 배치된 주변영역으로 구획된 기판;
    상기 표시영역의 제1영역에 배치된 제1표시요소 및 상기 제1표시요소와 연결된 제1화소회로;
    상기 제1표시요소와 상기 제1화소회로 사이에 배치되며, 상기 주변영역으로 연장된 유기절연층;
    상기 표시영역의 제2영역에 배치된 제2표시요소;
    상기 주변영역에 배치되며, 상기 제2표시요소와 연결된 제2화소회로가 배치된 화소회로부;
    상기 주변영역에 배치되며, 상기 기판의 상면으로부터 돌출된 댐부; 및
    상기 표시영역의 가장자리와 상기 댐부 사이에서 상기 유기절연층의 개구로 구비된 밸리부;를 포함하며,
    상기 유기절연층은 상기 표시영역의 가장자리와 상기 댐부 사이의 적어도 일부 영역에서 연속적으로 배치된, 표시 패널.
  22. 제21항에 있어서,
    상기 주변영역에 배치되며, 상기 표시영역을 적어도 일부 둘러싸도록 배치된 공통전압 구동라인;을 더 포함하며,
    상기 댐부는 상기 공통전압 구동라인과 중첩된 제1댐을 포함하는, 표시 패널.
  23. 제22항에 있어서,
    상기 공통전압 구동라인은 상기 화소회로부를 사이에 두고 서로 이격된 제1공통전압 구동라인 및 제2공통전압 구동라인을 포함하는, 표시 패널.
  24. 제23항에 있어서,
    상기 화소회로부의 일측에서, 상기 제1공통전압 구동라인과 상기 제2공통전압 구동라인 사이에 배치되는 구동전압 공급라인;을 더 포함하는, 표시 패널.
  25. 제24항에 있어서,
    상기 제1댐은 상기 구동전압 공급라인의 일 가장자리를 덮도록 배치된, 표시 패널.

KR1020210074975A 2021-06-09 2021-06-09 표시 패널 및 이를 구비하는 표시 장치 KR20220166402A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210074975A KR20220166402A (ko) 2021-06-09 2021-06-09 표시 패널 및 이를 구비하는 표시 장치
US17/690,973 US20220399429A1 (en) 2021-06-09 2022-03-09 Display panel and display apparatus including the same
CN202210638809.1A CN115458559A (zh) 2021-06-09 2022-06-08 显示面板和包括显示面板的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210074975A KR20220166402A (ko) 2021-06-09 2021-06-09 표시 패널 및 이를 구비하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20220166402A true KR20220166402A (ko) 2022-12-19

Family

ID=84296814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210074975A KR20220166402A (ko) 2021-06-09 2021-06-09 표시 패널 및 이를 구비하는 표시 장치

Country Status (3)

Country Link
US (1) US20220399429A1 (ko)
KR (1) KR20220166402A (ko)
CN (1) CN115458559A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240110679A (ko) * 2022-12-30 2024-07-16 삼성디스플레이 주식회사 표시장치 및 표시장치가 구비된 차량

Also Published As

Publication number Publication date
CN115458559A (zh) 2022-12-09
US20220399429A1 (en) 2022-12-15

Similar Documents

Publication Publication Date Title
US11844248B2 (en) Display panel and display apparatus including the same
US11706961B2 (en) Display panel and display apparatus including the same
US11974481B2 (en) Display panel and display apparatus including the same
KR20220031796A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220019160A (ko) 표시 패널 및 이를 구비하는 표시 장치
US20220045160A1 (en) Display panel and display apparatus including the same
US11800751B2 (en) Display panel and display apparatus including the same
KR20210002283A (ko) 표시 장치 및 표시 장치의 제조방법
KR20220063793A (ko) 표시패널 및 이를 구비하는 표시장치
US12022696B2 (en) Display device
US20220399429A1 (en) Display panel and display apparatus including the same
US20220271256A1 (en) Display panel and display apparatus including the same
US20220208866A1 (en) Display panel and display apparatus including the same
KR20220063863A (ko) 디스플레이 장치
KR20220124320A (ko) 표시 패널 및 이를 구비하는 표시 장치
CN218483164U (zh) 显示面板和显示设备
CN220915670U (zh) 显示面板
KR20230016766A (ko) 표시 패널 및 이를 구비하는 표시 장치
US20230165100A1 (en) Display apparatus
KR20220042020A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220095399A (ko) 표시 장치 및 그 제조 방법
KR20230037107A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220164860A (ko) 표시 장치 및 그 제조방법
KR20220045602A (ko) 디스플레이 장치
KR20230023869A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination