KR20220095399A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20220095399A
KR20220095399A KR1020200186772A KR20200186772A KR20220095399A KR 20220095399 A KR20220095399 A KR 20220095399A KR 1020200186772 A KR1020200186772 A KR 1020200186772A KR 20200186772 A KR20200186772 A KR 20200186772A KR 20220095399 A KR20220095399 A KR 20220095399A
Authority
KR
South Korea
Prior art keywords
insulating layer
disposed
connection wiring
main
area
Prior art date
Application number
KR1020200186772A
Other languages
English (en)
Inventor
전주희
심동환
장상희
최충석
홍성진
정준기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200186772A priority Critical patent/KR20220095399A/ko
Priority to US17/527,039 priority patent/US20220208912A1/en
Priority to CN202111562050.5A priority patent/CN114759043A/zh
Publication of KR20220095399A publication Critical patent/KR20220095399A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H01L27/3248—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/3258—
    • H01L27/3262—
    • H01L27/3265—
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H01L2227/323—

Abstract

본 발명은 메인표시영역, 컴포넌트영역, 및 주변영역을 포함하는 기판; 상기 기판 상에 배치되는 제1 절연층; 상기 제1 절연층 상에 배치되고 상기 제1 절연층의 적어도 일부를 노출시키는 개구를 포함하는 제2 절연층; 상기 컴포넌트영역 상에 배치된 보조 부화소; 상기 주변영역 상에 배치되며, 보조 박막트랜지스터 및 보조 스토리지 커패시터를 포함하는 보조 화소회로; 및 상기 보조 부화소와 상기 보조 화소회로를 연결하고 적어도 일부가 상기 컴포넌트영역 상에 배치되는 투명연결배선;을 구비하는 표시 장치가 제공된다.

Description

표시 장치 및 그 제조 방법{Display apparatus and manufacturing the same}
본 발명은 표시 장치, 및 그 제조 방법에 관한 것으로서, 더 상세하게는 컴포넌트가 배치되는 영역에서도 이미지가 표시될 수 있도록 표시영역이 확장된 표시 장치, 및 그 제조 방법에 관한 것이다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 장치가 다양하게 활용됨에 따라 표시 장치의 형태를 설계하는데 다양한 방법이 있을 수 있고, 또한 표시 장치에 접목 또는 연계할 수 있는 기능이 증가하고 있다.
본 발명의 실시예들은 전자요소인 컴포넌트가 배치되는 영역에서도 이미지가 표시될 수 있도록 표시영역이 확장된 표시 장치를 제공하고자 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 메인표시영역, 컴포넌트영역, 및 주변영역을 포함하는 기판; 상기 기판 상에 배치되는 제1 절연층; 상기 제1 절연층 상에 배치되고 상기 제1 절연층의 적어도 일부를 노출시키는 개구를 포함하는 제2 절연층; 상기 컴포넌트영역 상에 배치된 보조 부화소; 상기 주변영역 상에 배치되며, 보조 박막트랜지스터 및 보조 스토리지 커패시터를 포함하는 보조 화소회로; 및 상기 보조 부화소와 상기 보조 화소회로를 연결하고 적어도 일부가 상기 컴포넌트영역 상에 배치되는 투명연결배선;을 구비하는, 표시 장치가 제공된다.
본 실시예에 있어서, 상기 투명연결배선은 상기 개구 내에 배치될 수 있다.
본 실시예에 있어서, 상기 투명연결배선은 상기 제1 절연층 상에 직접 배치될 수 있다.
본 실시예에 있어서, 상기 투명연결배선은 100 옹스트롬(Å) 내지 2000 옹스트롬(Å)의 두께를 가질 수 있다.
본 실시예에 있어서, 상기 제1 절연층과 상기 제2 절연층은 상이한 물질로 구비되고, 상기 제2 절연층은 상기 제1 절연층 상에 직접 배치될 수 있다.
본 실시예에 있어서, 상기 제1 절연층은 실리콘산화물(SiOX)로 구비되고, 상기 제2 절연층은 실리콘질화물(SiNX)로 구비될 수 있다.
본 실시예에 있어서, 상기 개구는 상기 컴포넌트영역과 중첩될 수 있다.
본 실시예에 있어서, 상기 개구는 상기 주변영역의 적어도 일부와 중첩될 수 있다.
본 실시예에 있어서, 상기 투명연결배선과 전기적으로 연결되고 상기 주변영역 상에 배치되는 금속연결배선을 더 포함할 수 있다.
본 실시예에 있어서, 상기 제1 절연층 상에 배치되는 제1 유기절연층; 및 상기 제2 유기절연층 상에 배치되는 제2 유기절연층;을 더 포함할 수 있다.
본 실시예에 있어서, 상기 금속연결배선은 상기 주변영역의 상기 제2 절연층 상에 배치될 수 있다.
본 실시예에 있어서, 상기 금속연결배선과 상기 투명연결배선은 상기 제1 유기절연층 상에 배치된 연결배선에 의해 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 연결배선의 일단은 제1 컨택홀을 통해 상기 금속연결배선과 전기적으로 연결되고, 상기 연결배선의 타단은 제2 컨택홀을 통해 상기 투명연결배선과 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 금속연결배선은 상기 제1 유기절연층 상에 배치될 수 있다.
본 실시예에 있어서, 상기 금속연결배선과 상기 투명연결배선은 상기 제1 유기절연층 상에 정의된 제3 컨택홀을 통해 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 금속연결배선은 상기 제2 유기절연층 상에 배치될 수 있다.
본 실시예에 있어서, 상기 금속연결배선과 상기 투명연결배선은 상기 제1 유기절연층 상에 배치된 연결배선에 의해 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 연결배선의 일단은 제4 컨택홀을 통해 상기 금속연결배선과 전기적으로 연결되고, 상기 연결배선의 타단은 제5 컨택홀을 통해 상기 투명연결배선과 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 메인표시영역 상에 배치되는 메인 박막트랜지스터, 및 메인 스토리지 커패시터를 포함하는 메인 화소회로; 및 상기 메인표시영역 상에 배치되고 상기 메인 화소회로와 전기적으로 연결된 메인 부화소;를 더 포함할 수 있다.
본 실시예에 있어서, 상기 컴포넌트영역과 최인접한 메인 부화소와 상기 컴포넌트영역은 10㎛ 이상 이격될 수 있다.
본 발명의 다른 관점에 따르면, 메인표시영역, 컴포넌트영역, 및 주변영역을 포함하는 기판 상에 제1 절연층, 및 상기 제1 절연층과 상이한 물질로 구비된 제2 절연층을 포함하는 층간절연층을 형성하는 단계; 상기 컴포넌트영역에 배치된 상기 제2 절연층, 및 상기 주변영역에 배치된 상기 제2 절연층을 적어도 일부 제거하는 단계; 상기 주변영역의 제2 절연층 상에 금속연결배선을 형성하는 단계; 및 상기 제2 절연층이 제거된 상기 컴포넌트영역, 및 상기 주변영역의 적어도 일부 상에 투명연결배선을 형성하는 단계;를 포함하는, 표시 장치의 제조 방법이 제공된다.
본 실시예에 있어서, 상기 금속연결배선, 및 상기 투명연결배선 상에 제1 유기절연층을 형성하는 단계; 및 상기 제1 유기절연층 상에 연결배선을 형성하는 단계;를 더 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이, 본 실시예들에 의한 표시 장치는 컴포넌트영역에 화소회로가 배치되지 않는 바, 보다 넓은 투과영역을 확보하여 투과도를 향상시킬 수 있다.
또한, 컴포넌트영역 상에 배치된 절연층의 일부를 제거함으로써, 컴포넌트영역의 투과도 산포를 감소시킬 수 있고 동시에 컴포넌트영역의 투과도를 향상시킬 수 있다.
물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 2, 및 도 3은 일 실시예에 따른 표시 장치의 일부를 개략적으로 도시한 단면도들이다.
도 4, 및 도 5는 도 1의 표시 장치에 포함될 수 있는 표시 패널을 개략적으로 나타내는 평면도들이다.
도 6는 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.
도 7는 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다.
도 8은 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.
도 9은 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다.
도 10은 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다.
도 11은 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다.
도 12는 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.
도 13은 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다.
도 14는 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다.
도 15는 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.
도 16 내지 도 21은 일 실시예에 따른 표시 장치의 제조 방법을 개략적으로 도시한 단면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서 상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예를 들어, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
본 명세서에서 "A 및/또는 B"는 A이거나, B이거나, A와 B인 경우를 나타낸다. 또한, 본 명세서에서 "A 및 B 중 적어도 어느 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 배선이 "제1 방향 또는 제2 방향으로 연장된다"는 의미는 직선 형상으로 연장되는 것뿐 아니라, 제1 방향 또는 제2 방향을 따라 지그재그 또는 곡선으로 연장되는 것도 포함한다.
이하의 실시예들에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다. 이하의 실시예들에서, "중첩"이라 할 때, 이는 "평면상" 및 "단면상" 중첩을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하기로 한다.
도 1은 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 1을 참조하면, 표시 장치(1)는 표시영역(DA)과 표시영역(DA) 외측의 주변영역(DPA)을 포함할 수 있다. 표시영역(DA)은 컴포넌트영역(CA)과, 컴포넌트영역(CA)을 적어도 부분적으로 둘러싸는 메인표시영역(MDA)을 포함할 수 있다. 즉, 컴포넌트영역(CA)과 메인표시영역(MDA) 각각은 개별적으로 또는 함께 이미지를 표시할 수 있다. 주변영역(DPA)은 표시요소들이 배치되지 않은 일종의 비표시영역일 수 있다. 표시영역(DA)은 주변영역(DPA)에 의해 적어도 일부 둘러싸일 수 있다.
일 실시예에서, 도 1은 메인표시영역(MDA)의 내에 하나의 컴포넌트영역(CA)이 위치하는 것을 도시한다. 일 실시예에서, 표시 장치(1)는 2개 이상의 컴포넌트영역(CA)들을 가질 수 있고, 복수 개의 컴포넌트영역(CA)들의 형상 및 크기는 서로 상이할 수 있다. 표시 장치(1)의 상면에 대략 수직인 방향에서 보았을 시, 컴포넌트영역(CA)의 형상은 원형, 타원형, 사각형 등의 다각형, 별 형상 또는 다이아몬드 형상 등 다양한 형상을 가질 수 있다. 그리고 도 1에서는 표시 장치(1)의 상면에 대략 수직인 방향에서 보았을 시 대략 사각형 형상을 갖는 메인표시영역(MDA)의 (+y 방향) 상측 중앙에 컴포넌트영역(CA)이 배치된 것으로 도시하고 있으나, 컴포넌트영역(CA)은 사각형인 메인표시영역(MDA)의 일측, 예컨대 우상측 또는 좌상측에 배치될 수도 있다.
메인표시영역(MDA)에는 복수 개의 메인 부화소(Pm)들이 배치될 수 있고, 컴포넌트영역(CA)에는 복수 개의 보조 부화소(Pa)들이 배치될 수 있다. 표시 장치(1)는 메인표시영역(MDA)에 배치된 복수 개의 메인 부화소(Pm)들과 컴포넌트영역(CA)에 배치된 복수 개의 보조 부화소(Pa)들을 이용하여 이미지를 제공할 수 있다.
컴포넌트영역(CA)에는 도 2를 참조하여 후술하는 것과 같이, 컴포넌트영역(CA)에 대응하여 표시 패널(10, 도 2)의 하부에 전자요소인 컴포넌트(40)가 배치될 수 있다. 컴포넌트(40, 도 2)는 적외선 또는 가시광선 등을 이용하는 카메라로서, 촬상 소자로 구비될 수 있다. 또는, 컴포넌트(40)는 태양전지, 플래시(flash), 조도 센서, 근접 센서, 홍채 센서일 수 있다. 또는, 컴포넌트(40)는 음향을 수신하는 기능을 가질 수도 있다. 이러한 컴포넌트(40)의 기능이 제한되는 것을 최소화하기 위해, 컴포넌트영역(CA)은 컴포넌트(40)로부터 외부로 출력되거나 외부로부터 컴포넌트(40)를 향해 진행하는 빛 또는/및 음향 등이 투과할 수 있는 투과영역(TA)을 포함할 수 있다. 일 실시예에서, 컴포넌트영역(CA)을 통해 광이 투과하도록 할 시, 광 투과율은 약 10% 이상, 보다 바람직하게 40% 이상이거나, 25% 이상이거나 50% 이상이거나, 85% 이상이거나, 90% 이상일 수 있다.
컴포넌트영역(CA)에는 복수 개의 보조 부화소(Pa)들이 배치될 수 있다. 복수 개의 보조 부화소(Pa)들은 빛을 방출하여, 소정의 이미지를 제공할 수 있다. 컴포넌트영역(CA)에서 표시되는 이미지는 보조 이미지로, 메인표시영역(MDA)에서 표시되는 이미지에 비해서 해상도가 낮을 수 있다. 즉, 컴포넌트영역(CA)은 빛, 및 음향이 투과할 수 있는 투과영역(TA)을 구비하며, 투과영역(TA) 상에 부화소가 배치되지 않는 경우, 단위 면적 당 배치될 수 있는 보조 부화소(Pa)들의 수가 메인표시영역(MDA)에 단위 면적 당 배치되는 메인 부화소(Pm)들의 수에 비해 적을 수 있다.
도 2, 및 도 3은 일 실시예에 따른 표시 장치의 일부를 개략적으로 도시한 단면도들이다.
도 2를 참조하면, 표시 장치(1)는 표시 패널(10) 및 상기 표시 패널(10)과 중첩 배치된 컴포넌트(40)를 포함할 수 있다. 표시 패널(10) 상부에는 표시 패널(10)을 보호하는 커버 윈도우(미도시)가 더 배치될 수 있다.
표시 패널(10)은 컴포넌트(40)와 중첩되는 영역인 컴포넌트영역(CA), 및 메인 이미지가 표시되는 메인표시영역(MDA)을 포함할 수 있다. 표시 패널(10)은 기판(100), 기판(100) 상의 표시층(DISL), 터치스크린층(TSL), 광학기능층(OFL), 및 기판(100) 하부에 배치된 패널 보호 부재(PB)를 포함할 수 있다.
표시층(DISL)은 박막트랜지스터(TFTm, TFTa)를 포함하는 회로층(PCL), 표시요소인 발광 소자(light emitting element, EDm, EDa)를 포함하는 표시요소층, 및 박막봉지층(TFEL) 또는 밀봉기판(미도시)과 같은 밀봉부재(ENCM)를 포함할 수 있다. 기판(100)과 표시층(DISL) 사이, 표시층(DISL) 내에는 절연층(IL, IL')이 배치될 수 있다.
기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(100)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
표시 패널(10)의 메인표시영역(MDA)에는 메인 화소회로(PCm), 및 이와 연결된 메인 발광 소자(EDm)가 배치될 수 있다. 메인 화소회로(PCm)는 적어도 하나의 메인 박막트랜지스터(TFTm)를 포함하며, 메인 발광 소자(EDm)의 발광을 제어할 수 있다. 메인 부화소(Pm)는 메인 발광 소자(EDm)의 발광에 의해서 구현될 수 있다.
표시 패널(10)의 컴포넌트영역(CA)에는 보조 발광 소자(EDa)가 배치되어 보조 부화소(Pa)를 구현할 수 있다. 일 실시예에서, 보조 발광 소자(EDa)를 구동하는 보조 화소회로(PCa)는 컴포넌트영역(CA)에 배치되지 않고, 비표시영역인 주변영역(DPA)에 배치될 수 있다. 일 실시예에서, 보조 화소회로(PCa)는 메인표시영역(MDA)의 일부에 배치되거나, 메인표시영역(MDA)과 컴포넌트영역(CA)의 사이에 배치될 수 있는 등 다양한 변형이 가능할 수 있다. 즉, 보조 화소회로(PCa)는 보조 발광 소자(EDa)와 비중첩되도록 배치될 수 있다.
보조 화소회로(PCa)는 적어도 하나의 보조 박막트랜지스터(TFTa)를 포함하며, 투명연결배선(TCW)에 의해서 보조 발광 소자(EDa)와 전기적으로 연결될 수 있다. 투명연결배선(TCW)은 투명 전도성 물질로 구비될 수 있다. 보조 화소회로(PCa)는 보조 발광 소자(EDa)의 발광을 제어할 수 있다. 보조 부화소(Pa)는 보조 발광 소자(EDa)의 발광에 의해서 구현될 수 있다. 컴포넌트영역(CA) 중 보조 발광 소자(EDa)가 배치되는 영역을 보조표시영역(ADA)라 할 수 있다.
또한, 컴포넌트영역(CA)에서 표시요소인 보조 발광 소자(EDa)가 배치되지 않는 영역을 투과영역(TA)이라 할 수 있다. 투과영역(TA)은 컴포넌트영역(CA)에 대응하여 배치된 컴포넌트(40)로부터 방출되는 빛/신호 나 컴포넌트(40)로 입사되는 빛/신호가 투과(transmission)되는 영역일 수 있다. 보조표시영역(ADA)과 투과영역(TA)은 컴포넌트영역(CA)에서 교번적으로 배치될 수 있다. 보조 화소회로(PCa)와 보조 발광 소자(EDa)를 연결하는 투명연결배선(TCW)은 투과영역(TA)에 배치될 수 있다. 투명연결배선(TCW)은 투과율이 높은 투명 전도성 물질로 구비될 수 있는 바, 투과영역(TA)에 투명연결배선(TCW)이 배치된다고 하더라도, 투과영역(TA)의 투과율은 확보될 수 있다.
일 실시예에서, 컴포넌트영역(CA)에 보조 화소회로(PCa)가 배치되지 않는 바, 보다 넓은 투과영역(TA)을 확보할 수 있어 표시 장치(1)(예컨대, 컴포넌트영역(CA))의 광 투과율이 보다 향상될 수 있다.
표시요소층(EDL)은 박막봉지층(TFEL)으로 커버되거나, 밀봉기판으로 커버될 수 있다. 일 실시예에서, 박막봉지층(TFEL)은 도 2에 도시된 바와 같이 적어도 하나의 무기막층, 및 적어도 하나의 유기막층을 포함할 수 있다. 일 실시예에서, 박막봉지층(TFEL)은 제1 무기막층(131), 및 제2 무기막층(133) 및 이들 사이의 유기막층(132)을 포함할 수 있다.
제1 무기막층(131), 및 제2 무기막층(133)은 실리콘산화물(SiOX), 실리콘질화물(SiNX), 실리콘산질화물(SiOXNY), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO)과 같은 하나 이상의 무기 절연물을 포함할 수 있으며, 화학기상증착법(CVD) 등에 의해 형성될 수 있다. 유기막층(132)은 폴리머(polymer)계열의 소재를 포함할 수 있다. 폴리머 계열의 소재로는 실리콘계 수지, 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
제1 무기막층(131), 유기막층(132), 및 제2 무기막층(133)은 메인표시영역(MDA), 및 컴포넌트영역(CA)을 커버하도록 일체로 형성될 수 있다.
표시요소층(EDL)이 밀봉기판(미도시)으로 밀봉되는 경우, 밀봉기판은 표시요소층(EDL)을 사이에 두고 기판(100)과 마주보도록 배치될 수 있다. 밀봉기판과 표시요소층(EDL) 사이에는 갭이 존재할 수 있다. 밀봉기판은 글래스를 포함할 수 있다. 기판(100)과 밀봉기판 사이에는 프릿(frit) 등으로 이루어진 실런트가 배치되며, 실런트는 전술한 주변영역(DPA)에 배치될 수 있다. 주변영역(DPA)에 배치된 실런트는 표시영역(DA)을 둘러싸면서 측면을 통해 수분이 침투하는 것을 방지할 수 있다.
터치스크린층(TSL)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 터치스크린층(TSL)은 터치전극, 및 터치전극과 연결된 터치 배선들을 포함할 수 있다. 터치스크린층(TSL)은 자기 정전 용량 방식 또는 상호 정전 용량 방식으로 외부 입력을 감지할 수 있다.
터치스크린층(TSL)은 박막봉지층(TFEL) 상에 형성될 수 있다. 또는, 터치스크린층(TSL)은 터치기판 상에 별도로 형성된 후 광학 투명 접착제(OCA)와 같은 점착층을 통해 박막봉지층(TFEL) 상에 결합될 수 있다. 일 실시예에서, 터치스크린층(TSL)은 박막봉지층(TFEL) 바로 위에 직접 형성될 수 있으며, 이 경우 점착층은 터치스크린층(TSL)과 박막봉지층(TFEL) 사이에 개재되지 않을 수 있다.
광학기능층(OFL)은 반사 방지층을 포함할 수 있다. 반사 방지층은 외부에서 표시 장치(1) 을 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다.
일 실시예에서, 광학기능층(OFL)은 편광 필름일 수 있다. 광학기능층(OFL)은 투과영역(TA)에 대응하는 개구(OFL_OP)를 구비할 수 있다. 이에 따라, 투과영역(TA)의 광 투과율이 현저히 향상될 수 있다. 상기 개구(OFL_OP)에는 광투명수지(OCR, optically clear resin)와 같은 투명한 물질이 채워질 수 있다. 일 실시예에서, 광학기능층(OFL)은 블랙매트릭스와 컬러필터들을 포함하는 필터 플레이트로 구비될 수 있다.
패널 보호 부재(PB)는 기판(100)의 하부에 부착되어, 기판(100)을 지지하고 보호하는 역할을 할 수 있다. 패널 보호 부재(PB)는 컴포넌트영역(CA)에 대응하는 개구(PB_OP)를 구비할 수 있다. 패널 보호 부재(PB)에 개구(PB_OP)를 구비함으로써, 컴포넌트영역(CA)의 광 투과율을 향상시킬 수 있다. 패널 보호 부재(PB)는 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET) 또는 폴리이미드(polyimide, PI)로 구비될 수 있다.
컴포넌트영역(CA)의 면적은 컴포넌트(40)가 배치되는 면적에 비해서 크게 구비될 수 있다. 이에 따라, 패널 보호 부재(PB)에 구비된 개구(PB_OP)의 면적은 상기 컴포넌트영역(CA)의 면적과 일치하지 않을 수 있다.
또한, 컴포넌트영역(CA)에는 복수의 컴포넌트(40)가 배치될 수 있다. 상기 복수의 컴포넌트(40)는 서로 기능을 달리할 수 있다. 예컨대, 복수의 컴포넌트(40) 는 카메라(촬상 소자), 태양전지, 플래시(flash), 근접 센서, 조도 센서, 홍채 센서 중 적어도 두 개를 포함할 수 있다.
도 2에서는 컴포넌트영역(CA)의 보조 발광 소자(EDa)의 하부에 배치된 하부금속층(bottom metal layer, BML)이 배치되고 있지 않으나, 도 3과 같이, 일 실시예에서, 표시 장치(1)는 컴포넌트영역(CA)에 배치된 하부금속층(BML)을 포함할 수 있다.
하부금속층(BML)은 기판(100)과 보조 발광 소자(EDa) 사이에서, 보조 발광 소자(EDa)와 중첩되도록 배치될 수 있다. 이러한 하부금속층(BML)은 외부 광이 보조 발광 소자(EDa)에 도달하는 것을 차단할 수 있다. 한편, 하부금속층(BML)은 컴포넌트영역(CA) 전체에 대응하도록 형성되고, 투과영역(TA)에 대응하는 하부-홀을 포함하도록 구비될 수 있다. 이 경우, 하부-홀은 다각형, 원형, 또는 비정형 형상 등 다양한 형상으로 구비되어 외부 광의 회절 특성을 조절하는 역할을 할 수 있다.
도 4, 및 도 5는 도 1의 표시 장치에 포함될 수 있는 표시 패널을 개략적으로 나타내는 평면도들이다.
도 4를 참조하면, 표시 패널(10)을 이루는 각종 구성 요소들은 기판(100) 상에 배치될 수 있다. 기판(100)은 표시영역(DA) 및 표시영역(DA)을 적어도 일부 둘러싸는 주변영역(DPA)을 포함할 수 있다. 표시영역(DA)은 메인 이미지가 디스플레이 되는 메인표시영역(MDA)과, 투과영역(TA)을 가지며 보조 이미지가 디스플레이 되는 컴포넌트영역(CA)을 포함한다. 보조 이미지는 메인 이미지와 함께 하나의 전체 이미지를 형성할 수도 있고, 보조 이미지는 메인 이미지로부터 독립된 이미지일 수도 있다.
메인표시영역(MDA)에는 복수의 메인 부화소(Pm)들이 배치될 수 있다. 메인 부화소(Pm)들은 각각 유기발광다이오드(OLED)와 같은 표시요소로 구현될 수 있다. 상기 메인 부화소(Pm)를 구동하는 메인 화소회로(PCm)는 메인표시영역(MDA)에 배치되며, 메인 화소회로(PCm)는 메인 부화소(Pm)와 중첩되어 배치될 수 있다. 각 메인 부화소(Pm)는 예컨대 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다. 메인표시영역(MDA)은 밀봉부재로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다.
컴포넌트영역(CA)은 전술한 바와 같이 메인표시영역(MDA)의 일측에 위치거나, 표시영역(DA)의 내측에 배치되어 메인표시영역(MDA)에 의해 적어도 일부 둘러싸일 수 있다. 컴포넌트영역(CA)에는 복수의 보조 부화소(Pa)들이 배치될 수 있다. 복수 개의 보조 부화소(Pa)들은 각각 유기발광다이오드와 같은 표시요소에 의해서 구현될 수 있다. 상기 보조 부화소(Pa)를 구동하는 보조 화소회로(PCa)는 컴포넌트영역(CA)과 가까운 주변영역(DPA)에 배치될 수 있다. 예컨대, 컴포넌트영역(CA)이 표시영역(DA)의 상측에 배치되는 경우, 보조 화소회로(PCa)는 표시 장치(1)의 상측에 위치한 주변영역(DPA)에 배치될 수 있다. 보조 화소회로(PCa)와 보조 부화소(Pa)를 구현하는 표시요소는 y 방향으로 연장되는 투명연결배선(TCW)에 의해 연결될 수 있다.
각 보조 부화소(Pa)는 예컨대, 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다. 컴포넌트영역(CA)은 밀봉부재로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다.
한편, 컴포넌트영역(CA)은 투과영역(TA)을 가질 수 있다. 투과영역(TA)은 복수 개의 보조 부화소(Pa)들을 적어도 일부 둘러싸도록 배치될 수 있다. 또는 투과영역(TA)은 복수 개의 보조 부화소(Pa)들과 격자 형태로 배치될 수도 있다.
컴포넌트영역(CA)은 투과영역(TA)을 갖기에, 컴포넌트영역(CA)의 해상도는 메인표시영역(MDA)의 해상도보다 낮을 수 있다. 예컨대, 컴포넌트영역(CA)의 해상도는 메인표시영역(MDA)의 해상도의 약 1/2, 3/8, 1/3, 1/4, 2/9, 1/8, 1/9, 1/16 등일 수 있다. 예컨대, 메인표시영역(MDA)의 해상도는 약 400ppi 이상이고, 컴포넌트영역(CA)의 해상도는 약 200ppi 또는 약 100ppi 일 수 있다.
부화소(Pm, Pa)들을 구동하는 화소회로들 각각은 주변영역(DPA)에 배치된 외곽회로들과 전기적으로 연결될 수 있다. 주변영역(DPA)에는 제1 스캔 구동회로(SDRV1), 제2 스캔 구동회로(SDRV2), 단자부(PAD), 구동전압 공급라인(11) 및 공통전압 공급라인(13)이 배치될 수 있다.
제1 스캔 구동회로(SDRV1)는 메인 스캔선(SLm)을 통해 메인 부화소(Pm)들을 구동하는 메인 화소회로(PCm)들 각각에 스캔 신호를 인가할 수 있다. 제1 스캔 구동회로(SDRV1)는 메인 발광제어선(ELm)을 통해 각 화소회로에 발광제어신호를 인가할 수 있다. 제2 스캔 구동회로(SDRV2)는 메인표시영역(MDA)을 중심으로 제1 스캔 구동회로(SDRV1)의 반대편에 위치할 수 있으며, 제1 스캔 구동회로(SDRV1)와 대략 평행할 수 있다. 메인표시영역(MDA)의 메인 부화소(Pm)들의 메인 화소회로 중 일부는 제1 스캔 구동회로(SDRV1)와 전기적으로 연결될 수 있고, 나머지는 제2 스캔 구동회로(SDRV2)에 전기적으로 연결될 수 있다.
단자부(PAD)는 기판(100)의 일측에 배치될 수 있다. 단자부(PAD)는 절연층에 의해 덮이지 않고 노출되어 표시 회로 보드(30)와 연결된다. 표시 회로 보드(30)에는 표시 구동부(32)가 배치될 수 있다.
표시 구동부(32)는 제1 스캔 구동회로(SDRV1)와 제2 스캔 구동회로(SDRV2)에 전달하는 제어 신호를 생성할 수 있다. 표시 구동부(32)는 데이터 신호를 생성하며, 생성된 데이터 신호는 팬아웃 배선(FW), 및 팬아웃 배선(FW)과 연결된 메인 데이터선(DLm)을 통해 메인 화소회로(PCm)들에 전달될 수 있다.
표시 구동부(32)는 구동전압 공급라인(11)에 구동전압(ELVDD)을 공급할 수 있고, 공통전압 공급라인(13)에 공통전압(ELVSS)을 공급할 수 있다. 구동전압(ELVDD)은 구동전압 공급라인(11)과 연결된 구동전압선(PL)을 통해 부화소(Pm, Pa)들의 화소회로에 인가되고, 공통전압(ELVSS)은 공통전압 공급라인(13)과 연결되어 표시요소의 대향전극에 인가될 수 있다.
구동전압 공급라인(11)은 메인표시영역(MDA)의 하측에서 x 방향으로 연장되어 구비될 수 있다. 공통전압 공급라인(13)은 루프 형상에서 일측이 개방된 형상을 가져, 메인표시영역(MDA)을 부분적으로 둘러쌀 수 있다.
도 4에서는 컴포넌트영역(CA)이 하나인 경우를 도시하고 있으나, 컴포넌트영역(CA)은 복수 개로 구비될 수 있다. 이 경우, 복수 개의 컴포넌트영역(CA)은 서로 이격되어 배치되며, 하나의 컴포넌트영역(CA)에 대응하여 제1 카메라가 배치되고, 다른 컴포넌트영역(CA)에 대응하여 제2 카메라가 배치될 수 있다. 또는, 하나의 컴포넌트영역(CA)에 대응하여 카메라가 배치되고, 다른 컴포넌트영역(CA)에 대응하여 적외선 센서가 배치될 수 있다. 복수 개의 컴포넌트영역(CA)의 형상 및 크기는 서로 다르게 구비될 수 있다.
한편, 컴포넌트영역(CA)은 원형, 타원형, 다각형 또는 비정형 형상으로 구비될 수 있다. 일 실시예에서, 컴포넌트영역(CA)은 팔각형으로 구비될 수 있다. 컴포넌트영역(CA)은 사각형, 육각형 등 다양한 형태의 다각형으로 구비될 수 있다. 컴포넌트영역(CA)은 메인표시영역(MDA)에 의해서 적어도 일부 둘러싸일 수 있다.
또한, 도 4에 있어서, 보조 화소회로(PCa)는 컴포넌트영역(CA)의 외측변에 인접하게 배치되고 있으나, 본 발명은 이에 한정되지 않는다. 도 5에 도시된 바와 같이, 보조 화소회로(PCa)는 메인표시영역(MDA)의 외측변에 인접하게 배치될 수 있다. 일 실시예에서, 투명연결배선(TCW)은 금속연결배선(MCW)을 통해서 보조 화소회로(PCa)와 연결될 수 있다. 투명연결배선(TCW)은 컴포넌트영역(CA)에 배치될 수 있다. 투명연결배선(TCW)은 컴포넌트영역(CA)에 배치되되, 투명연결배선(TCW)의 적어도 일부는 주변영역(DPA)으로 연장될 수 있다. 금속연결배선(MCW)은 주변영역(DPA)에 배치될 수 있다. 투명연결배선(TCW)은 투명 전도성 물질로 구비될 수 있으며, 금속연결배선(MCW)은 전도성이 높은 금속으로 구비될 수 있다. 일 실시예에서, 금속연결배선(MCW)은 투명연결배선(TCW)과 동일한 층에 배치될 수 있다. 일 실시예에서, 금속연결배선(MCW)은 투명연결배선(TCW)과 다른 층에 배치되어 컨택홀을 통해서 연결될 수 있다.
도 6은 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다. 구체적으로, 도 6은 컴포넌트영역(CA), 그 주변의 메인표시영역(MDA), 및 주변영역(DPA)의 일부를 도시한다.
도 6을 참조하면, 메인표시영역(MDA)에는 복수의 메인 부화소(Pm)들이 배치될 수 있다. 본 명세서에서 부화소는 이미지를 구현하는 최소 단위로 표시요소에 의해 발광하는 발광영역을 의미한다. 한편, 유기발광다이오드를 표시요소로 채용하는 경우, 상기 발광영역은 화소정의막의 개구에 의해서 정의될 수 있다. 이에 대해서는 후술한다. 복수의 메인 부화소(Pm)들 각각은 적색, 녹색, 청색 및 백색 중 어느 하나의 광을 방출할 수 있다.
일 실시예에서, 메인표시영역(MDA)에 배치된 메인 부화소(Pm)는 제1 부화소(Pr), 제2 부화소(Pg), 및 제3 부화소(Pb)를 포함할 수 있다. 제1 부화소(Pr), 제2 부화소(Pg), 및 제3 부화소(Pb)는 각각 적색, 녹색, 및 청색을 구현할 수 있다. 메인 부화소(Pm)들은 펜타일 구조로 배치될 수 있다.
예컨대, 제2 부화소(Pg)의 중심점을 사각형의 중심점으로 하는 가상의 사각형의 꼭지점 중에 서로 마주보는 제1, 제3 꼭지점에는 제1 부화소(Pr)가 배치되며, 나머지 꼭지점인 제2, 제4 꼭지점에 제3 부화소(Pb)가 배치될 수 있다. 제2 부화소(Pg)의 크기는 제1 부화소(Pr) 및 제3 부화소(Pb)의 크기보다 작게 구비될 수 있다.
이러한 화소 배열 구조를 펜타일 매트릭스(Pentile Matrix) 구조, 또는 펜타일 구조라고 하며, 인접한 화소를 공유하여 색상을 표현하는 렌더링(Rendering) 구동을 적용함으로써, 작은 수의 화소로 고해상도를 구현할 수 있다.
도 6에서는 복수의 메인 부화소(Pm)들이 펜타일 매트릭스 구조로 배치된 것으로 도시하나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 복수의 메인 부화소(Pm)들은 스트라이프(stripe) 구조, 모자이크(mosaic) 배열 구조, 델타(delta) 배열 구조 등 다양한 형상으로 배치될 수 있다.
메인표시영역(MDA)에서 메인 화소회로(PCm, 도 4)들은 메인 부화소(Pm)들과 중첩되어 배치될 수 있으며, 메인 화소회로(PCm)들은 x 방향 및 y 방향을 따라 매트릭스 형상으로 배치될 수 있다. 본 명세서에서 메인 화소회로(PCm)라 함은 하나의 메인 부화소(Pm)를 구현하는 화소회로의 단위를 의미한다.
컴포넌트영역(CA)에는 복수의 보조 부화소(Pa)들이 배치될 수 있다. 복수의 보조 부화소(Pa)들 각각은 적색, 녹색, 청색 및 백색 중 어느 하나의 광을 방출할 수 있다. 보조 부화소(Pa)들은 서로 다른 색을 내는 제1 부화소(Pr'), 제2 부화소(Pr'), 및 제3 부화소(Pb')를 포함할 수 있다. 제1 부화소(Pr'), 제2 부화소(Pr'), 및 제3 부화소(Pb')는 각각 적색, 녹색, 청색을 구현할 수 있다.
컴포넌트영역(CA)에 배치된 보조 부화소(Pa)들의 단위 면적당 개수는 메인표시영역(MDA)에 배치된 메인 부화소(Pm)들의 단위 면적당 개수보다 적을 수 있다. 예컨대, 동일 면적당 배치된 보조 부화소(Pa)들의 개수와 메인 부화소(Pm)들의 개수는 1:2, 1:4, 1:8, 1:9의 비율로 구비될 수 있다. 즉, 컴포넌트영역(CA)의 해상도는 메인표시영역(MDA)의 해상도의 1/2, 1/4, 1/8, 1/9일 수 있다. 도 6에서는 컴포넌트영역(CA)의 해상도가 메인표시영역(MDA)의 해상도의 1/8인 경우를 도시하고 있다.
컴포넌트영역(CA)에 배치된 보조 부화소(Pa)들은 다양한 형상으로 배치될 수 있다. 보조 부화소(Pa)들은 일부 보조 부화소(Pa)들이 모여 화소그룹을 형성하 수 있으며, 화소그룹 내에서 펜타일 구조, 스트라이프(stripe) 구조, 모자이크(mosaic) 배열 구조, 델타(delta) 배열 구조 등 다양한 형상으로 배치될 수 있다. 이 때, 화소그룹 내에 배치된 보조 부화소(Pa)들 간의 거리는 메인 부화소(Pm)들 간의 거리와 동일 할 수 있다.
또는, 도 6에 도시된 바와 같이, 보조 부화소(Pa)들은 컴포넌트영역(CA) 내에서 분산되어 배치될 수 있다. 즉, 보조 부화소(Pa)들 간에 거리는 메인 부화소(Pm)들 간의 거리에 비해 클 수 있다. 한편, 컴포넌트영역(CA)에서 보조 부화소(Pa)들이 배치되지 않은 영역은 광 투과율이 높은 투과영역(TA)이라 할 수 있다.
보조 부화소(Pa)들의 발광을 구현하는 보조 화소회로(PCa)들은 주변영역(DPA)에 배치될 수 있다. 보조 화소회로(PCa)들이 컴포넌트영역(CA)에 배치되지 않는 바, 컴포넌트영역(CA)은 보다 넓은 투과영역(TA)을 확보할 수 있다. 또한, 보조 화소회로(PCa)에 정전압 및 신호들을 인가하는 배선들도 컴포넌트영역(CA)에 배치되지 않는 바, 보조 부화소(Pa)들의 배치는 배선들의 배치를 고려하지 않고 자유롭게 배치될 수 있다.
보조 화소회로(PCa)들은 금속연결배선(MCW), 및 투명연결배선(TCW)들에 의해서 보조 부화소(Pa)들과 전기적으로 연결될 수 있다. 일 실시예에서, 금속연결배선(MCW)과 투명연결배선(TCW)은 연결배선(CW, 도 6)에 의해 전기적으로 연결될 수 있다.
투명연결배선(TCW)은 컴포넌트영역(CA)에 적어도 일부 배치되며, 투명한 전도성 물질로 구비될 있다. 예컨대, 투명연결배선(TCW)은 투명한 전도성 산화물(Transparent Conducting Oxide, TCO)로 구비될 수 있다. 투명연결배선(TCW)은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)과 같은 도전성 산화물을 포함할 수 있다. 일 실시예에서, 투명연결배선(TCW)은 컴포넌트영역(CA)에 배치되되, 주변영역(DPA)으로 일부 연장될 수 있다.
투명연결배선(TCW)이 보조 부화소(Pa)와 연결된다고 함은, 투명연결배선(TCW)이 보조 부화소(Pa)를 구현하는 보조 표시요소의 보조 화소전극과 전기적으로 연결됨을 의미할 수 있다.
이러한 투명연결배선(TCW)은 금속연결배선(MCW)을 통해서 보조 화소회로(PCa)들에 연결될 수 있다. 금속연결배선(MCW)은 주변영역(DPA)에 배치되어 보조 화소회로(PCa)와 연결된 배선일 수 있다.
금속연결배선(MCW)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 금속연결배선(MCW)은 보조 화소회로(PCa)들 사이에서 복수로 구비될 수 있다.
일 실시예에서, 금속연결배선(MCW)은 서로 다른 층에 배치된 제1 금속연결배선(MCW1) 및 제2 금속연결배선(MCW2)을 포함할 수 있다. 예컨대, 제1 금속연결배선(MCW1)은 소스전극(S1)과 동일한 층에 배치되며, 소스전극(S1)과 동일한 물질로 구비될 수 있다. 제2 금속연결배선(MCW2)은 제1 금속연결배선(MCW1)과 절연층을 사이에 두고 배치될 수 있다. 예컨대, 제2 금속연결배선(MCW2)은 메인 유기발광다이오드(OLEDm)의 메인 화소전극(121m, 도 5)과 동일한 층에 배치되며, 메인 화소전극(121m)과 동일한 물질로 구비될 수 있다. 또는, 제2 금속연결배선(MCW2)은 메인 연결전극(CMm, 도 5)과 동일한 층에 동일한 물질로 구비될 수 있다.
제1 금속연결배선(MCW1), 및 제2 금속연결배선(MCW2)은 보조 화소회로(PCa)들 사이에 배치될 수 있으며, 평면상 적어도 일부 굴곡지게 구비될 수 있다. 일 실시예에서, 서로 다른 층에 배치된 제1 금속연결배선(MCW1) 및 제2 금속연결배선(MCW2)은 복수로 구비될 수 있으며, 제1 금속연결배선(MCW1)과 제2 금속연결배선(MCW2)은 복수의 보조 화소회로(PCa)들 사이의 영역에서 서로 교번하여 배치될 수 있다.
투명연결배선(TCW)은 컴포넌트영역(CA)에 배치되되, 투명연결배선(TCW)의 적어도 일부는 주변영역(DPA)으로 연장될 수 있다. 투명연결배선(TCW)은 컴포넌트영역(CA)의 상측의 주변영역(DPA)에서 금속연결배선(MCW)과 접속될 수 있다.
금속연결배선(MCW)과 투명연결배선(TCW)은 동일한 층에 배치될 수도 있으며, 서로 다른 층에 배치될 수도 있다. 금속연결배선(MCW)과 투명연결배선(TCW)이 서로 다른 층에 배치되는 경우 컨택홀을 통해서 연결될 수 있다.
금속연결배선(MCW)은 투명연결배선(TCW) 보다 도전율이 높게 구비될 수 있다. 금속연결배선(MCW)은 주변영역(DPA)에 배치되는 바, 광 투과율을 확보할 필요가 없기에 투명연결배선(TCW)보다 광 투과율은 낮지만 도전율이 높은 물질로 구비될 수 있다. 이에 따라, 금속연결배선(MCW)의 저항값을 최소화할 수 있다.
스캔선(SL)은 메인 화소회로(PCm)들에 연결되는 메인 스캔선(SLm)과 보조 화소회로(PCa)들에 연결되는 보조 스캔선(SLa)을 포함할 수 있다. 메인 스캔선(SLm)은 x 방향으로 연장되어, 동일한 행에 배치된 메인 화소회로(PCm)들과 연결될 수 있다. 메인 스캔선(SLm)은 컴포넌트영역(CA)에는 배치되지 않을 수 있다. 즉, 메인 스캔선(SLm)은 컴포넌트영역(CA)을 사이에 두고 단선되어 구비될 수 있다. 이 경우, 컴포넌트영역(CA)의 좌측에 배치된 메인 스캔선(SLm)은 제1 스캔 구동회로(SDRV1, 도 4)로부터 신호를 전달 받고, 컴포넌트영역(CA)의 우측에 배치된 메인 스캔선(SLm)은 제2 스캔 구동회로(SDRV2, 도 4)로부터 신호를 전달 받을 수 있다.
보조 스캔선(SLa)은 동일한 행에 배치된 보조 화소회로(PCa)들 중 동일한 행에 배치된 보조 부화소(Pa)를 구동하는 보조 화소회로(PCa)들과 연결될 수 있다.
메인 스캔선(SLm)과 보조 스캔선(SLa)은 스캔연결배선(SCW)으로 연결되어, 동일한 행에 배치된 메인 부화소(Pm)와 보조 부화소(Pa)를 구동하는 화소회로들에는 동일한 신호가 인가될 수 있다.
스캔연결배선(SCW)은 메인 스캔선(SLm) 및 보조 스캔선(SLa)과 다른 층에 배치되어, 컨택홀들을 통해서 메인 스캔선(SLm) 및 보조 스캔선(SLa)과 각각 연결될 수 있다. 스캔연결배선(SCW)은 메인표시영역(MDA)에 배치되되, 스캔연결배선(SCW)의 적어도 일부는 주변영역(DPA)으로 연장될 수 있다.
데이터선(DL)은 메인 화소회로(PCm)들에 연결되는 메인 데이터선(DLm)과 보조 화소회로(PCa)들에 연결되는 보조 데이터선(DLa)을 포함할 수 있다. 메인 데이터선(DLm)은 y 방향으로 연장되어, 동일한 열에 배치된 메인 화소회로(PCm)들과 연결될 수 있다. 보조 데이터선(DLa)은 y 방향으로 연장되어, 동일한 열에 배치된 보조 화소회로(PCa)들과 연결될 수 있다.
메인 데이터선(DLm)과 보조 데이터선(DLa)은 컴포넌트영역(CA)을 사이에 두고 이격되어 배치될 수 있다. 메인 데이터선(DLm)과 보조 데이터선(DLa)은 데이터연결배선(DCW)으로 연결되어, 동일한 열에 배치된 메인 부화소(Pm)와 보조 부화소(Pa)를 구동하는 화소회로들에는 동일한 신호가 인가될 수 있다.
데이터연결배선(DCW)은 컴포넌트영역(CA)을 우회하도록 배치될 수 있다. 데이터연결배선(DCW)은 메인표시영역(MDA)에 배치된 메인 화소회로(PCm)들과 중첩되어 배치될 수 있다. 데이터연결배선(DCW)이 메인표시영역(MDA)에 배치됨에 따라, 데이터연결배선(DCW)이 배치되는 별도의 공간을 확보하지 않아도 되는 바, 데드 스페이스(dead space) 면적을 최소화할 수 있다.
데이터연결배선(DCW)은 메인 데이터선(DLm), 및 보조 데이터선(DLa)과 다른 층에 배치되어, 컨택홀들을 통해서 메인 데이터선(DLm) 및 보조 데이터선(DLa)과 각각 연결될 수 있다.
도 7은 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다. 구체적으로, 도 7은 도 6의 I-I' 선을 따라 취한 단면도에 해당하며, 이는 메인표시영역(MDA)에 배치된 메인 부화소(Pm)의 단면도에 해당한다.
도 7을 참조하면, 메인표시영역(MDA)에는 메인 부화소(Pm)가 배치될 수 있다. 메인표시영역(MDA)에는 메인 박막트랜지스터(TFTm)와 메인 스토리지 커패시터(Cstm)를 포함하는 메인 화소회로(PCm), 및 메인 화소회로(PCm)와 연결된 메인 표시요소로써 메인 유기발광다이오드(OLEDm)가 배치될 수 있다.
이하, 표시 패널(10)에 포함된 구성들이 적층된 구조에 대해서 설명하도록 한다. 표시 패널(10)은 기판(100), 버퍼층(111), 메인 화소회로(PCm), 및 메인 유기발광다이오드(OLEDm)가 적층되어 구비될 수 있다.
기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(100)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
버퍼층(111)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 기판(100)과 버퍼층(111) 사이에는 외기의 침투를 차단하는 배리어층(미도시)이 더 포함될 수 있다. 일 실시예에서, 버퍼층(111)은 실리콘산화물(SiOX) 또는 실리콘질화물(SiNX)로 구비될 수 있다.
버퍼층(111) 상에는 메인 박막트랜지스터(TFTm)가 배치될 수 있다. 메인 박막트랜지스터(TFTm)는 반도체층(A1), 게이트전극(G1), 소스전극(S1), 및 드레인전극(D1)을 포함할 수 있다. 메인 박막트랜지스터(TFTm)는 메인 유기발광다이오드(OLEDm)와 연결되어 메인 유기발광다이오드(OLEDm)를 구동할 수 있다.
일 실시예에서, 반도체층(A1)은 버퍼층(111) 상에 배치되며, 폴리 실리콘을 포함할 수 있다. 일 실시예에서, 반도체층(A1)은 비정질 실리콘(amorphous silicon)을 포함할 수 있다. 일 실시예에서, 반도체층(A1)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 반도체층(A1)은 채널영역과 불순물이 도핑된 소스영역 및 드레인영역을 포함할 수 있다.
반도체층(A1) 상에는 제1 게이트절연층(112)이 배치될 수 있다. 제1 게이트절연층(112)은 실리콘산화물(SiOX), 실리콘질화물(SiNX), 실리콘산질화물(SiOXNY), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO) 등과 같은 무기 절연물을 포함할 수 있다. 제1 게이트절연층(112)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제1 게이트절연층(112) 상부에는 반도체층(A1)과 중첩되도록 게이트전극(G1)이 배치될 수 있다. 게이트전극(G1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 실시예에서, 게이트전극(G1)은 몰리브덴(Mo) 단층일 수 있다.
게이트전극(G1) 상에는 제2 게이트절연층(113)이 배치될 수 있다. 제2 게이트절연층(113)은 실리콘산화물(SiOX), 실리콘질화물(SiNX), 실리콘산질화물(SiOXNY), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO)등과 같은 무기 절연물을 포함할 수 있다. 제2 게이트절연층(113)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제2 게이트절연층(113) 상부에는 메인 스토리지 커패시터(Cstm)의 메인 상부전극(CE2m)이 배치될 수 있다. 메인표시영역(MDA)에서 메인 스토리지 커패시터(Cstm)의 메인 상부전극(CE2m)은 그 아래에 배치된 게이트전극(G1)과 적어도 일부 중첩될 수 있다.
제2 게이트절연층(113)을 사이에 두고 중첩되는 게이트전극(G1), 및 메인 상부전극(CE2m)은 메인 스토리지 커패시터(Cstm)를 이룰 수 있다. 일 실시예에서, 게이트전극(G1)은 메인 스토리지 커패시터(Cstm)의 메인 하부전극(CE1m)일 수 있다. 일 실시예에서, 게이트전극(G1)은 메인 스토리지 커패시터(Cstm)의 메인 하부전극(CE1m)과 이격되어 독립된 구성요소로 구비될 수 있다.
메인 상부전극(CE2m)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
메인 상부전극(CE2m)을 덥도록 층간절연층(115)이 배치될 수 있다. 층간절연층은 실리콘산화물(SiOX), 실리콘질화물(SiNX), 실리콘산질화물(SiOXNY), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO)등을 포함할 수 있다.
일 실시예에서, 층간절연층(115)은 제1 절연층(115a), 및 제2 절연층(115b)을 포함할 수 있다. 일 실시예에서, 제2 절연층(115b)은 제1 절연층(115a) 상에 직접 배치될 수 있다. 일 실시예에서, 제1 절연층(115a)과 제2 절연층(115b)은 동일한 물질로 구비될 수 있다. 예를 들어, 제1 절연층(115a)과 제2 절연층(115b)은 실리콘산화물(SiOX)로 구비되거나, 실리콘질화물(SiNX)로 구비될 수 있다. 일 실시예에서, 제1 절연층(115a)과 제2 절연층(115b)은 상이한 물질로 구비될 수 있다. 예를 들어, 제1 절연층(115a)은 실리콘산화물(SiOX)로 구비되고, 제2 절연층(115b)은 실리콘질화물(SiNX)로 구비될 수 있다. 반대로, 제1 절연층(115a)이 실리콘질화물(SiNX)로 구비되고, 제2 절연층(115b)이 실리콘산화물(SiOX)로 구비될 수도 있다.
소스전극(S1) 및 드레인전극(D1)은 층간절연층(115) 상에 배치될 수 있다. 소스전극(S1) 및 드레인전극(D1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예에서, 소스전극(S1)과 드레인전극(D1)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
소스전극(S1) 및 드레인전극(D1) 상에는 제1 유기절연층(116)이 배치될 수 있다. 제1 유기절연층(116)은 감광성 폴리이미드, 폴리이미드(polyimide), Polystyrene(PS), 폴리카보네이트(PC), BCB(Benzocyclobutene), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일렌계 고분자, 또는 비닐알콜계 고분자 등을 포함할 수 있다. 또는, 제1 유기절연층(116)은 실록산계 유기물질로 구비될 수 있다. 실록산계 유기물질은 헥사메틸디실록산(Hexamethyldisiloxane), 옥타메틸트리실록산(Octamethyltrisiloxane), 데카메틸테트라실록산(Decamethyltetrasiloxane), 도데카메틸펜타실록산(Dodecamethylpentasiloxane) 및 폴리디메틸실록산(Polydimethylsiloxanes)을 포함할 수 있다.
제1 유기절연층(116) 상에는 메인 연결전극(CMm)이 배치될 수 있다. 메인 연결전극(CMm) 상에는 제2 유기절연층(117)이 배치될 수 있다. 제2 유기절연층(117)은 그 상부에 배치되는 메인 화소전극(121m)이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다. 제2 유기절연층(117)은 광 투과율 및 평탄도가 높은 실록산계 유기물질로 구비될 수 있다. 실록산계 유기물질은 헥사메틸디실록산(Hexamethyldisiloxane), 옥타메틸트리실록산(Octamethyltrisiloxane), 데카메틸테트라실록산(Decamethyltetrasiloxane), 도데카메틸펜타실록산(Dodecamethylpentasiloxane) 및 폴리디메틸실록산(Polydimethylsiloxanes)을 포함할 수 있다. 또는, 제2 유기절연층(117)은 감광성 폴리이미드, 폴리이미드(polyimide), BCB(Benzocyclobutene), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일렌계 고분자, 또는 비닐알콜계 고분자 등을 포함할 수 있다.
제2 유기절연층(117) 상에는 메인 유기발광다이오드(OLEDm)가 배치될 수 있다. 메인 유기발광다이오드(OLEDm)는 메인 화소전극(121m), 메인 발광층(122bm), 및 대향전극(123)을 포함할 수 있다. 메인 유기발광다이오드(OLEDm)의 메인 화소전극(121m)은 제1 유기절연층(116) 상에 배치된 메인 연결전극(CMm)을 통해 메인 화소회로(PCm)와 전기적으로 연결될 수 있다.
메인 화소전극(121m)은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 메인 화소전극(121m)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 예를 들어, 메인 화소전극(121m)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막들을 갖는 구조를 가질 수 있다. 이 경우, 메인 화소전극(121m)은 ITO/Ag/ITO로 적층된 구조를 가질 수 있다.
화소정의막(119)은 제2 유기절연층(117) 상에서, 메인 화소전극(121m)의 가장자리를 덮으며, 메인 화소전극(121m)의 적어도 일부를 노출시키는 제1 개구(OP1)를 구비할 수 있다. 상기 제1 개구(OP1)에 의해서 메인 유기발광다이오드(OLEDm)의 발광영역, 즉, 메인 부화소(Pm)의 크기 및 형상이 정의될 수 있다.
화소정의막(119)은 메인 화소전극(121m)의 가장자리와 메인 화소전극(121m) 상부의 대향전극(123)의 사이의 거리를 증가시킴으로써 메인 화소전극(121m)의 가장자리에서 아크(arc) 등이 발생하는 것을 방지하는 역할을 할 수 있다. 화소정의막(119)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
화소정의막(119)의 제1 개구(OP1)의 내부에는 메인 화소전극(121m)에 대응되도록 형성된 메인 발광층(122bm)이 배치될 수 있다. 메인 발광층(122bm)은 고분자 물질 또는 저분자 물질을 포함할 수 있으며, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
메인 발광층(122bm)의 상부 및/또는 하부에는 유기 기능층(122e)이 배치될 수 있다. 유기 기능층(122e)은 제1 기능층(122a) 및/또는 제2 기능층(122c)을 포함할 수 있다. 제1 기능층(122a) 및/또는 제2 기능층(122c)은 생략될 수 있다.
제1 기능층(122a)은 메인 발광층(122bm)의 하부에 배치될 수 있다. 제1 기능층(122a)은 유기물로 구비된 단층 또는 다층일 수 있다. 제1 기능층(122a)은 단층 구조인 홀 수송층(HTL: Hole Transport Layer)일 수 있다. 또는, 제1 기능층(122a)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다. 제1 기능층(122a)은 표시 패널(10)의 전면에 일체로 형성될 수 있다.
제2 기능층(122c)은 메인 발광층(122bm)의 상부에 배치될 수 있다. 제2 기능층(122c)은 유기물로 구비된 단층 또는 다층일 수 있다. 제2 기능층(122c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제2 기능층(122c)은 표시 패널(10)의 전면에 일체로 형성될 수 있다.
제2 기능층(122c)의 상부에는 대향전극(123)이 배치될 수 있다. 대향전극(123)은 일함수가 낮은 도전성 물질을 포함할 수 있다. 예를 들어, 대향전극(123)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(123)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 대향전극(123)은 표시 패널(10)의 전면에 일체로 형성될 수 있다.
메인표시영역(MDA)에 형성된 메인 화소전극(121m)으로부터 대향전극(123)까지의 층들은 메인 유기발광다이오드(OLEDm)를 이룰 수 있다.
대향전극(123) 상에는 유기물질을 포함하는 상부층(150)이 배치될 수 있다. 상부층(150)은 대향전극(123)을 보호하는 동시에 광추출 효율을 높이기 위해서 구비된 층일 수 있다. 상부층(150)은 대향전극(123) 보다 굴절률이 높은 유기물질을 포함할 수 있다. 또는, 상부층(150)은 굴절률이 서로 다른층들이 적층되어 구비될 수 있다. 예컨대, 상부층(150)은 고굴절률층/저굴절률층/고굴절률층이 적층되어 구비될 수 있다. 이 때, 고굴절률층의 굴절률은 1.7이상 일 수 있으며, 저굴절률층의 굴절률은 1.3이하 일 수 있다.
상부층(150)은 추가적으로 LiF를 포함할 수 있다. 또는, 상부층(150)은 추가적으로 실리콘산화물(SiOX), 실리콘질화물(SiNX)과 같은 무기 절연물을 포함할 수 있다.
상부층(150) 상에는 박막봉지층(TFEL)이 배치되어, 메인 유기발광다이오드(OLEDm)는 박막봉지층(TFEL)에 의해서 밀봉될 수 있다. 박막봉지층(TFEL)은 외부의 수분이나 이물질이, 메인 유기발광다이오드(OLEDm)로 침투하는 것을 방지할 수 있다. 박막봉지층(TFEL)은 제1 무기막층(131), 유기막층(132), 및 제2 무기막층(133)을 포함할 수 있다.
도 8은 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이고, 도 9는 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다. 구체적으로, 도 8은 도 6의 A 부분을 확대한 도면이고, 도 9는 도 8의 II-II' 선을 따라 취한 단면도이다. 도 8에 있어서, 도 6과 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 8을 참조하면, 보조 부화소(Pa)는 컴포넌트영역(CA) 상에 배치될 수 있고, 보조 부화소(Pa)를 구동하는 보조 화소회로(PCa)는 주변영역(DPA) 상에 배치될 수 있다. 보조 부화소(Pa)와 보조 화소회로(PCa)는 투명연결배선(TWC), 및 금속연결배선(MCW)에 의해 전기적으로 연결될 수 있다.
일 실시예에서, 투명연결배선(TCW)은 컴포넌트영역(CA) 상에 배치될 수 있다. 투명연결배선(TCW)은 컴포넌트영역(CA) 상에 배치되되, 투명연결배선(TCW)의 적어도 일부는 주변영역(DPA)으로 연장될 수 있다. 따라서, 투명연결배선(TCW)의 적어도 일부는 주변영역(DPA) 상에 배치될 수 있다.
일 실시예에서, 금속연결배선(MCW)은 주변영역(DPA) 상에 배치될 수 있다. 금속연결배선(MCW)은 주변영역(DPA) 상에 배치되어 보조 화소회로(PCa)와 전기적으로 연결될 수 있다.
일 실시예에서, 투명연결배선(TCW)과 금속연결배선(MCW)은 전기적으로 연결될 수 있다. 구체적으로, 투명연결배선(TCW)과 금속연결배선(MCW)은 연결배선(CW)을 통해 전기적으로 연결될 수 있다. 일 실시예에서, 연결배선(CW)의 일단은 제1 컨택홀(CNT1)을 통해 금속연결배선(MCW)과 전기적으로 연결될 수 있고, 연결배선(CW)의 타단은 제2 컨택홀(CNT2)을 통해 투명연결배선(TCW)과 전기적으로 연결될 수 있다. 이를 통해 보조 부화소(Pa)와 보조 화소회로(PCa)가 전기적으로 연결될 수 있다. 이에 대해서는 도 7을 통해 보다 자세히 살펴보기로 한다.
일 실시예에서, 보조 데이터선(DLa)과 데이터연결배선(DCW)은 컨택홀(CNT)을 통해 전기적으로 연결될 수 있다.
도 8, 및 도 9를 참조하면, 기판(100) 상에는 버퍼층(111)이 배치될 수 있고, 버퍼층(111) 상에는 제1 게이트절연층(112), 및 제2 게이트절연층(113)이 배치될 수 있다.
제2 게이트절연층(113) 상에는 층간절연층(115)이 배치될 수 있다. 일 실시예에서, 주변영역(DPA)의 제2 게이트절연층(113) 상에는 제1 절연층(115a)과 제2 절연층(115b)을 포함하는 층간절연층(115)이 배치될 수 있다. 일 실시예에서, 제2 절연층(115b)은 제1 절연층(115a) 상에 직접 배치될 수 있다. 일 실시예에서, 제1 절연층(115a)과 제2 절연층(115b)은 상이한 물질로 구비될 수 있다. 예를 들어, 제1 절연층(115a)은 실리콘산화물(SiOX)로 구비되고, 제2 절연층(115b)은 실리콘질화물(SiNX)로 구비될 수 있다.
일 실시예에서, 층간절연층(115)의 제2 절연층(115b) 상에 배치된 금속층을 패터닝하는 공정 시, 컴포넌트영역(CA) 내에 배치된 제2 절연층(115b)의 적어도 일부가 함께 제거되어 컴포넌트영역(CA) 내에 배치된 제2 절연층(115b)의 두께 산포가 증가할 수 있다. 또한, 상기 증가된 두께 산포로 인해 컴포넌트영역(CA) 내의 투과도 산포가 증가할 수 있다.
일 실시예에서, 컴포넌트영역(CA) 상에 배치된 층간절연층(115)의 제2 절연층(115b)이 제거될 수 있다. 즉, 메인표시영역(MDA), 및 주변영역(DPA)에는 층간절연층(115)의 제2 절연층(115b)이 배치되지만, 컴포넌트영역(CA)에는 제2 절연층(115b)이 배치되지 않을 수 있다. 컴포넌트영역(CA) 내에 형성된 제2 절연층(115b)이 제거됨으로써, 제2 절연층(115b)의 두께 산포가 증가하여 컴포넌트영역(CA)의 투과도 산포가 증가하는 것을 방지 또는 최소화할 수 있다.
일 실시예에서, 컴포넌트영역(CA)에는 제2 절연층(115b)이 배치되지 않으므로, 제2 절연층(115b)은 개구(OP)를 포함할 수 있다. 제2 절연층(115b)에 정의된 개구(OP)를 통해 제1 절연층(115a)의 적어도 일부가 노출될 수 있다. 일 실시예에서, 제2 절연층(115b)에 정의된 개구(OP)는 컴포넌트영역(CA)과 적어도 일부 중첩될 수 있다.
일 실시예에서, 제2 절연층(115b)에 정의된 개구(OP) 내에는 투명연결배선(TCW)이 배치될 수 있다. 일 실시예에서, 투명연결배선(TCW)은 기판(100)에 수직한 방향(z 방향)으로 제1 두께(t1)를 가질 수 있다. 일 실시예에서, 제1 두께(t1)는 500 옹스트롬(Å) 내지 2000 옹스트롬(Å)일 수 있다. 또는, 제1 두께(t1)는 100 옹스트롬(Å) 내지 2000 옹스트롬(Å)일 수 있다. 투명연결배선(TCW)이 100 옹스트롬(Å) 미만으로 구비되는 경우, 투명연결배선(TCW)의 저항이 증가하여 표시 장치의 구동 효율이 저하될 수 있다. 반면에, 투명연결배선(TCW)이 2000 옹스트롬(Å) 초과로 구비되는 경우, 투명연결배선(TCW)의 투과도가 감소하여 컴포넌트영역(CA)의 투과도가 감소할 수 있고, 투명연결배선(TCW)으로 인해 회절이 발생할 수 있다. 따라서, 투명연결배선(TCW)이 100 옹스트롬(Å) 내지 2000 옹스트롬(Å)의 두께로 구비됨으로써, 표시 장치의 구동 효율을 향상시킬 수 있으며, 동시에 컴포넌트영역(CA)의 투과도를 향상시킬 수 있다.
다만, 메인표시영역(MDA), 및 주변영역(DPA)에 배치된 제2 절연층(115b)은 약 2000 옹스트롬(Å)의 두께로 구비되므로, 제2 절연층(115b)이 제거된 영역과 제2 절연층(115b)이 배치된 영역 사이에는 약 2000 옹스트롬(Å)의 단차가 존재할 수 있다. 이때, 투명연결배선(TCW)이 제2 절연층(115b)이 제거된 영역과 제2 절연층(115b)이 배치된 영역 사이의 단차가 존재하는 부분에 배치되는 경우, 상기 단차로 인해 투명연결배선(TCW)이 끊기는 등의 문제가 존재할 수 있다.
따라서, 투명연결배선(TCW)은 제2 절연층(115b)이 제거된 영역과 제2 절연층(115b)이 배치된 영역 사이의 단차가 존재하는 부분에는 배치되지 않을 수 있다.
또한, 컴포넌트영역(CA) 내에 금속연결배선(MCW)이 배치되는 경우, 컴포넌트영역(CA)의 투과도가 저하될 수 있으므로, 컴포넌트영역(CA) 내에는 금속연결배선(MCW)이 배치되지 않을 수 있다.
일 실시예에서, 컴포넌트영역(CA)과 인접한 주변영역(DPA) 상에 배치된 제2 절연층(115b)의 적어도 일부가 제거될 수 있다. 즉, 컴포넌트영역(CA), 및 주변영역(DPA)의 적어도 일부에는 제2 절연층(115b)이 배치되지 않을 수 있다. 제2 절연층(115b)에 정의된 개구(OP)는 주변영역(DPA)의 적어도 일부와 중첩될 수 있다.
일 실시예에서, 제2 절연층(115b)에 정의된 개구(OP) 내에 투명연결배선(TCW)이 배치될 수 있다. 투명연결배선(TCW)은 컴포넌트영역(CA) 상에 배치되되, 컴포넌트영역(CA)과 인접한 주변영역(DPA) 측으로 적어도 일부 연장될 수 있다.
일 실시예에서, 금속연결배선(MCW)은 주변영역(DPA) 상에 배치될 수 있다. 일 실시예에서, 금속연결배선(MCW)은 투명연결배선(TCW)보다 두껍게 구비될 수 있다. 일 실시예에서, 금속연결배선(MCW)은 기판(100)에 수직한 방향(z 방향)으로 약 7000 옹스트롬(Å)의 두께로 구비될 수 있다. 또는, 금속연결배선(MCW)은 투명연결배선(TCW)과 동일 또는 투명연결배선(TCW)보다 얇게 구비될 수도 있다.
일 실시예에서, 투명연결배선(TCW)과 금속연결배선(MCW)은 상이한 층에 배치될 수 있다. 일 실시예에서, 투명연결배선(TCW)은 제1 절연층(115a) 상에 직접 배치될 수 있고, 금속연결배선(MCW)은 제2 절연층(115b) 상에 직접 배치될 수 있다.
투명연결배선(TCW)과 금속연결배선(MCW) 상에는 제1 유기절연층(116)이 배치될 수 있다. 제1 유기절연층(116)은 메인표시영역(MDA), 컴포넌트영역(CA), 및 주변영역(DPA) 상에 일체로 형성될 수 있다. 제1 유기절연층(116)에는 제1 컨택홀(CNT1)과 제2 컨택홀(CNT2)이 정의될 수 있다. 제1 컨택홀(CNT1)은 금속연결배선(MCW)과 중첩될 수 있고, 제2 컨택홀(CNT2)은 투명연결배선(TCW)과 중첩될 수 있다. 예컨대, 제1 컨택홀(CNT1)을 통해 금속연결배선(MCW)의 적어도 일부가 노출될 수 있고, 제2 컨택홀(CNT2)을 통해 투명연결배선(TCW)의 적어도 일부가 노출될 수 있다.
일 실시예에서, 투명연결배선(TCW) 상에 배치된 제1 유기절연층(116)의 두께와 금속연결배선(MCW) 상에 배치된 제1 유기절연층(116)의 두께는 서로 상이할 수 있다. 구체적으로, 투명연결배선(TCW)은 제2 절연층(115b)이 제거된 영역에 배치되므로, 투명연결배선(TCW) 상에 배치된 제1 유기절연층(116)의 두께가 금속연결배선(MCW) 상에 배치된 제1 유기절연층(116)의 두께보다 클 수 있다. 제1 유기절연층(116)의 두께 차이로 인해 제1 유기절연층(116) 내에 정의된 컨택홀의 크기의 차이가 발생할 수 있다. 예를 들어, 제1 유기절연층(116)에 정의된 컨택홀들을 동일한 크기로 설계하는 경우, 두께가 얇은 제1 유기절연층(116)에 정의된 컨택홀에 의해 노출되는 부분은 넓고, 두께가 두꺼운 제1 유기절연층(116)에 정의된 컨택홀에 의해 노출되는 부분은 작을 수 있다.
따라서, 투명연결배선(TCW) 상에 배치된 제1 유기절연층(116)에 정의된 컨택홀(예컨대, 제2 컨택홀(CNT2))의 크기가 금속연결배선(MCW) 상에 배치된 제1 유기절연층(116)에 정의된 컨택홀(예컨대, 제1 컨택홀(CNT1))의 크기보다 넓게 구비되도록 설계함으로써, 컨택홀에 의해 노출되는 부분의 크기(면적) 차이가 발생하는 것을 방지 또는 최소화할 수 있다. 예를 들어, 투명연결배선(TCW) 상에 배치된 제1 유기절연층(116) 표면의 컨택홀(예컨대, 제2 컨택홀(CNT2)) 크기는 3㎛ x 4㎛으로 설계하고, 금속연결배선(MCW) 상에 배치된 제1 유기절연층(116) 표면의 컨택홀(예컨대, 제1 컨택홀(CNT1)) 크기는 2.8㎛ x 3.5㎛으로 설계함으로써, 투명연결배선(TCW)과 금속연결배선(MCW)이 동일한 크기(면적)로 노출되도록 할 수 있다.
제1 유기절연층(116) 상에는 연결배선(CW)이 배치될 수 있다. 서로 상이한 층에 배치된 투명연결배선(TCW)과 금속연결배선(MCW)은 연결배선(CW)에 의해 전기적으로 연결될 수 있다. 일 실시예에서, 연결배선(CW)의 일단은 제1 컨택홀(CNT1)을 통해 금속연결배선(MCW)과 전기적으로 연결될 수 있고, 연결배선(CW)의 타단은 제2 컨택홀(CNT2)을 통해 투명연결배선(TCW)과 전기적으로 연결될 수 있다. 일 실시예에서, 연결배선(CW)은 도 7에서 전술한 메인 연결전극(CMm)과 동일한 층에 배치될 수 있다.
도 10은 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다. 도 10의 실시예는 금속연결배선(MCW)의 적어도 일부가 제1 절연층(115a) 상에 직접 배치된다는 점에서 도 9의 실시예와 차이가 있다. 도 10에 있어서, 도 9와 동일한 참조 부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 10을 참조하면, 일 실시예에서, 컴포넌트영역(CA), 및 컴포넌트영역(CA)과 인접한 주변영역(DPA) 상에 배치된 제2 절연층(115b)의 적어도 일부가 제거될 수 있다. 즉, 컴포넌트영역(CA), 및 주변영역(DPA)의 적어도 일부에는 제2 절연층(115b)이 배치되지 않을 수 있다.
일 실시예에서, 컴포넌트영역(CA), 및 주변영역(DPA)의 적어도 일부에는 제2 절연층(115b)이 배치되지 않으므로, 제2 절연층(115b)은 개구(OP)를 포함할 수 있다. 제2 절연층(115b)에 정의된 개구(OP)를 통해 그 하부에 배치된 제1 절연층(115a)의 적어도 일부가 노출될 수 있다. 일 실시예에서, 제2 절연층(115b)에 정의된 개구(OP)는 컴포넌트영역(CA), 및/또는 주변영역(DPA)과 적어도 일부 중첩될 수 있다.
일 실시예에서, 제2 절연층(115b)에 정의된 개구(OP) 내에는 투명연결배선(TCW)이 배치될 수 있다. 일 실시예에서, 투명연결배선(TCW)은 제2 절연층(115b)에 정의된 개구(OP)에 의해 노출되는 제1 절연층(115a) 상에 직접 배치될 수 있다.
일 실시예에서, 제2 절연층(115b) 상에는 금속연결배선(MCW)이 배치될 수 있다. 금속연결배선(MCW)은 투명연결배선(TCW)과 중첩되지 않을 수 있다. 일 실시예에서, 금속연결배선(MCW)의 적어도 일부는 제2 절연층(115b)에 정의된 개구(OP) 내에 배치될 수 있다. 금속연결배선(MCW)은 제2 절연층(115b) 상에 배치되되, 금속연결배선(MCW)의 적어도 일부가 제2 절연층(115b)이 제거된 영역과 제2 절연층(115b)이 배치된 영역 사이의 단차가 존재하는 부분으로 연장될 수 있다. 따라서, 금속연결배선(MCW)은 제2 절연층(115b)이 제거된 영역과 제2 절연층(115b)이 배치된 영역 사이의 단차가 존재하는 부분을 커버하며, 제2 절연층(115b), 및 제2 절연층(115b)에 정의된 개구(OP)에 의해 노출된 제1 절연층(115a) 상에 배치될 수 있다.
투명연결배선(TCW)과 금속연결배선(MCW) 상에는 제1 유기절연층(116)이 배치될 수 있다. 제1 유기절연층(116)은 메인표시영역(MDA), 컴포넌트영역(CA), 및 주변영역(DPA) 상에 일체로 형성될 수 있다. 제1 유기절연층(116)에는 제1 컨택홀(CNT1)과 제2 컨택홀(CNT2)이 정의될 수 있다.
일 실시예에서, 제1 절연층(115a), 제2 절연층(115b), 및 금속연결배선(MCW) 상에 배치된 제1 유기절연층(116)의 두께, 제1 절연층(115a), 및 금속연결배선(MCW) 상에 배치된 제1 유기절연층(116)의 두께, 및 제2 절연층(115b), 및 투명연결배선(TCW) 상에 배치된 제1 유기절연층(116)의 두께는 서로 상이할 수 있다. 즉, 제1 절연층(115a), 제2 절연층(115b), 및 금속연결배선(MCW) 상에 배치된 제1 유기절연층(116)의 두께가 제1 절연층(115a), 및 금속연결배선(MCW) 상에 배치된 제1 유기절연층(116)의 두께에 비해 얇게 구비될 수 있고, 제1 절연층(115a), 및 금속연결배선(MCW) 상에 배치된 제1 유기절연층(116)의 두께가 제2 절연층(115b), 및 투명연결배선(TCW) 상에 배치된 제1 유기절연층(116)의 두께에 비해 얇게 구비될 수 있다.
따라서, 제1 유기절연층(116)의 두께 차이로 인해 제1 유기절연층(116) 내에 정의된 컨택홀의 크기 차이가 발생할 수 있다. 예를 들어, 제1 유기절연층(116)의 두께가 두꺼울수록 컨택홀의 길이가 길어져 컨택홀에 의해 노출되는 부분의 크기가 감소할 수 있다.
제1 유기절연층(116)의 두께에 따라 컨택홀의 크기를 다르게 설계함으로써, 컨택홀에 의해 노출되는 부분의 크기(면적)의 차이가 발생하는 것을 방지 또는 최소화할 수 있다. 구체적으로, 투명연결배선(TCW) 상에 배치된 제1 유기절연층(116) 표면의 컨택홀(예컨대, 제2 컨택홀(CNT2)) 크기는 3㎛ x 4㎛으로 설계하고, 제1 절연층(115a), 제2 절연층(115b), 및 금속연결배선(MCW) 상에 배치된 제1 유기절연층(116) 표면의 컨택홀(예컨대, 제1 컨택홀(CNT1))의 크기는 2.8㎛ x 3.5㎛으로 설계함으로써, 투명연결배선(TCW)과 금속연결배선(MCW)이 동일한 크기(면적)로 노출되도록 할 수 있다.
또한, 도시되지는 않았으나, 제1 컨택홀(CNT1)은 제1 절연층(115a) 상에 직접 배치된 금속연결배선(MCW)과 중첩될 수 있다. 이 경우, 투명연결배선(TCW) 상에 배치된 제1 유기절연층(116) 표면의 컨택홀(예컨대, 제2 컨택홀(CNT2)) 크기는 3㎛ x 4㎛으로 설계하고, 제1 절연층(115a), 및 금속연결배선(MCW) 상에 배치된 제1 유기절연층(116) 표면의 컨택홀(예컨대, 제1 컨택홀(CNT1))의 크기는 2.8㎛ x 3.5㎛으로 설계함으로써, 투명연결배선(TCW)과 금속연결배선(MCW)이 동일한 크기(면적)로 노출되도록 할 수 있다.
도 11은 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다. 구체적으로, 도 11은 도 8의 III-III' 선을 따라 취한 단면도이다.
도 8, 및 도 11을 참조하면, 컴포넌트영역(CA) 내에는 제2 절연층(115b)이 배치되지 않을 수 있다. 즉, 컴포넌트영역(CA)의 층간절연층(115)은 제1 절연층(115a)만을 포함할 수 있다. 컴포넌트영역(CA)의 제1 절연층(115a) 상에는 투명연결배선(TCW)이 배치될 수 있다.
투명연결배선(TCW) 상에는 제1 유기절연층(116)이 배치될 수 있고, 제1 유기절연층(116) 상에는 보조 연결전극(CMa)이 배치될 수 있다. 보조 연결전극(CMa)은 메인 연결전극(CMm, 도 7)과 연결배선(CW, 도 9)과 동일한 층에 배치될 수 있고, 동일한 물질을 포함할 수 있다. 보조 연결전극(CMa)은 제1 유기절연층(116)에 정의된 제3 컨택홀(CNT3)을 통해 투명연결배선(TCW)과 전기적으로 연결될 수 있다.
보조 연결전극(CMa) 상에는 제2 유기절연층(117)이 배치될 수 있다. 제2 유기절연층(117) 상에는 보조 유기발광다이오드(OLEDa)가 배치될 수 있다. 보조 유기발광다이오드(OLEDa)는 보조 화소전극(121a), 보조 발광층(122ba), 및 대향전극(123)을 포함할 수 있다.
제2 유기절연층(117) 상에는 보조 화소전극(121a)이 배치될 수 있다. 보조 화소전극(121a)은 전술한 메인 화소전극(121m)과 동일한 층에 배치되고, 동일한 물질을 포함할 수 있다.
보조 화소전극(121a)은 제2 유기절연층(117)에 정의된 제4 컨택홀(CNT4)을 통해 보조 연결전극(CMa)과 전기적으로 연결될 수 있다. 따라서, 보조 화소회로(PCa, 도 8)는 보조 유기발광다이오드(OLEDa)와 전기적으로 연결될 수 있다.
보조 화소전극(121a) 상에는 화소정의막(119)이 배치될 수 있다. 화소정의막(119)은 보조 화소전극(121a)의 적어도 일부를 노출시키는 제2 개구(OP2)를 포함할 수 있다.
화소정의막(119)에 정의된 제2 개구(OP2) 내에는 보조 발광층(122ba)이 배치될 수 있다. 보조 발광층(122ba)은 전술한 메인 발광층(122bm)과 동일한 물질을 포함할 수 있다. 보조 발광층(122ba)의 상부 및/또는 하부에는 유기 기능층(122e)이 배치될 수 있다. 유기 기능층(122e)은 제1 기능층(122a) 및/또는 제2 기능층(122c)을 포함할 수 있다. 제1 기능층(122a) 및/또는 제2 기능층(122c)은 생략될 수 있다.
보조 발광층(122ba) 상에는 대향전극(123)이 배치될 수 있다. 대향전극(123)은 메인표시영역(MDA), 및 컴포넌트영역(CA)에 일체로 구비될 수 있다. 대향전극(123) 상에는 상부층(150)이 배치될 수 있다.
상부층(150) 상에는 박막봉지층(TFEL)이 배치되어, 보조 유기발광다이오드(OLEDa)는 박막봉지층(TFEL)에 의해서 밀봉될 수 있다. 박막봉지층(TFEL)은 외부의 수분이나 이물질이, 보조 유기발광다이오드(OLEDa)로 침투하는 것을 방지할 수 있다. 박막봉지층(TFEL)은 제1 무기막층(131), 유기막층(132), 및 제2 무기막층(133)을 포함할 수 있다.
도 12는 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이고, 도 13은 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다. 도 12, 및 도 13의 실시예는 금속연결배선(MCW)이 제1 유기절연층(116) 상에 배치된다는 점에서 도 8, 및 도 9의 실시예와 차이가 있다. 도 12, 및 도 13에 있어서, 도 8, 및 도 9와 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 12, 및 도 13을 참조하면, 층간절연층(115)은 제1 절연층(115a), 및 제2 절연층(115b)을 포함할 수 있다. 제2 절연층(115b)은 제1 절연층(115a)의 적어도 일부를 노출시키는 개구(OP)를 포함할 수 있다. 투명연결배선(TCW)은 제2 절연층(115b) 내에 정의된 개구(OP) 내에 배치될 수 있다. 따라서, 투명연결배선(TCW)은 제1 절연층(115a) 상에 직접 배치될 수 있다.
일 실시예에서, 층간절연층(115), 및 투명연결배선(TCW) 상에는 제1 유기절연층(116)이 배치될 수 있다. 일 실시예에서, 제1 유기절연층(116)에는 제5 컨택홀(CNT5)이 정의될 수 있다.
제1 유기절연층(116) 상에는 금속연결배선(MCW)이 배치될 수 있다. 금속연결배선(MCW)은 전술한 메인 연결전극(CMm, 도 7) 및/또는 보조 연결전극(CMa, 도 10)과 동일한 층에 배치될 수 있고 동일한 물질을 포함할 수 있다. 제1 유기절연층(116) 상에 배치된 금속연결배선(MCW)은 제1 유기절연층(116)에 정의된 제5 컨택홀(CNT5)을 통해 투명연결배선(TCW)과 전기적으로 연결될 수 있다.
일 실시예에서, 제1 유기절연층(116) 상에 배치된 금속연결배선(MCW)은 제2 절연층(115b)이 제거된 영역과 제2 절연층(115b)이 배치된 영역 사이의 단차가 존재하는 부분과 적어도 일부 중첩될 수 있다.
일 실시예에서, 인접한 금속연결배선(MCW)들은 서로 상이한 층에 배치될 수 있다. 일 실시예에서, 금속연결배선(MCW) 중 일부는 도 9에 도시된 바와 같이 제2 절연층(115b) 상에 배치될 수 있고, 나머지 금속연결배선(MCW)은 도 13에 도시된 바와 같이 제1 유기절연층(116) 상에 배치될 수 있다. 예를 들어, 금속연결배선(MCW)이 서로 인접한 제1 금속연결배선과 제2 금속연결배선을 포함하는 경우, 제1 금속연결배선은 제2 절연층(115b) 상에 배치될 수 있고, 제2 금속연결배선은 제1 유기절연층(116) 상에 배치될 수 있다. 따라서, 인접한 금속연결배선(MCW)들은 서로 상이한 층에 교번적으로 배치될 수 있다. 인접한 금속연결배선(MCW)들이 서로 상이한 층에 교번적으로 배치됨으로써, 금속연결배선(MCW)들이 배치되는 면적을 감소시킬 수 있다.(고집적화에 유리할 수 있다.)
도 14는 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다. 도 14의 실시예는 금속연결배선(MCW)이 제2 유기절연층(117) 상에 배치된다는 점에서 도 13의 실시예와 차이가 있다. 도 14에 있어서, 도 13과 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 14를 참조하면, 층간절연층(115)은 제1 절연층(115a), 및 제2 절연층(115b)을 포함할 수 있다. 제2 절연층(115b)은 제1 절연층(115a)의 적어도 일부를 노출시키는 개구(OP)를 포함할 수 있다. 투명연결배선(TCW)은 제2 절연층(115b) 내에 정의된 개구(OP) 내에 배치될 수 있다. 따라서, 투명연결배선(TCW)은 제1 절연층(115a) 상에 직접 배치될 수 있다.
일 실시예에서, 층간절연층(115), 및 투명연결배선(TCW) 상에는 제1 유기절연층(116)이 배치될 수 있다. 일 실시예에서, 제1 유기절연층(116)에는 제6 컨택홀(CNT6)이 정의될 수 있다.
일 실시예에서, 제1 유기절연층(116) 상에는 연결배선(CW)이 배치될 수 있다. 연결배선(CW)은 전술한 메인 연결전극(CMm, 도 7) 또는 보조 연결전극(CMa, 도 11)과 동일한 층에 배치될 수 있고 동일한 물질을 포함할 수 있다. 연결배선(CW)은 제1 유기절연층(116)에 정의된 제6 컨택홀(CNT6)을 통해 투명연결배선(TCW)과 전기적으로 연결될 수 있다.
일 실시예에서, 연결배선(CW) 상에는 제2 유기절연층(117)이 배치될 수 있다. 일 실시예에서, 제2 유기절연층(117)에는 제7 컨택홀(CNT7)이 정의될 수 있다.
일 실시예에서, 제2 유기절연층(117) 상에는 금속연결배선(MCW)이 배치될 수 있다. 금속연결배선(MCW)은 전술한 메인 화소전극(121m, 도 7) 또는 보조 화소전극(121a, 도 11)과 동일한 층에 배치될 수 있고, 동일한 물질을 포함할 수 있다. 일 실시예에서, 금속연결배선(MCW)은 제2 유기절연층(117)에 정의된 제7 컨택홀(CNT7)을 통해 연결배선(CW)과 전기적으로 연결될 수 있다. 따라서, 금속연결배선(MCW)은 투명연결배선(TCW)과 전기적으로 연결될 수 있다.
일 실시예에서, 서로 인접한 금속연결배선(MCW)들은 서로 상이한 층에 배치될 수 있다. 일 실시예에서, 금속연결배선(MCW) 중 일부는 도 9에 도시된 바와 같이 제2 절연층(115b) 상에 배치될 수 있고, 금속연결배선(MCW) 중 일부는 도 13에 도시된 바와 같이 제1 유기절연층(116) 상에 배치될 수 있으며, 나머지 금속연결배선(MCW)은 도 14에 도시된 바와 같이 제2 유기절연층(117) 상에 배치될 수 있다. 인접한 금속연결배선(MCW)들은 서로 상이한 층에 교번적으로 배치됨으로써, 고집적화에 유리할 수 있다. 예를 들어, 금속연결배선(MCW)이 서로 인접한 제1 금속연결배선, 제2 금속연결배선, 및 제3 금속연결배선을 포함하는 경우, 제1 금속연결배선은 제2 절연층(115b) 상에 배치될 수 있고, 제2 금속연결배선은 제1 유기절연층(116) 상에 배치될 수 있으며, 제3 금속연결배선은 제2 유기절연층(117) 상에 배치될 수 있다. 따라서, 인접한 금속연결배선(MCW)들은 서로 상이한 층에 교번적으로 배치될 수 있다. 인접한 금속연결배선(MCW)들이 서로 상이한 층에 교번적으로 배치됨으로써, 금속연결배선(MCW)들이 배치되는 면적을 감소시킬 수 있다(고집적화에 유리할 수 있다.)
도 15는 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다. 구체적으로, 도 15는 도 6의 B 부분을 확대한 도면으로써, 컴포넌트영역(CA)과 상기 컴포넌트영역(CA)과 최인접한 메인 표시요소가 컴포넌트영역(CA)과 소정 간격 이격된 것을 설명하기 위해 도시한 도면이다. 도 15는 설명의 편의를 위해 일부 간략하게 도시하였다.
도 15를 참조하면, 메인표시영역(MDA)에는 메인 부화소(Pm)가 배치될 수 있다. 메인 부화소(Pm)는 메인 표시요소로써 메인 유기발광다이오드(OLEDm, 도 7)를 포함할 수 있다.
도 9에서 전술한 바와 같이, 컴포넌트영역(CA) 내에 배치된 층간절연층(115)의 제2 절연층(115b)이 제거될 수 있다. 즉, 메인표시영역(MDA)에는 제2 절연층(115b)이 배치되지만, 컴포넌트영역(CA)에는 제2 절연층(115b)이 배치되지 않을 수 있다. 메인표시영역(MDA)에 배치된 제2 절연층(115b)은 컴포넌트영역(CA)에 대응되는 개구(OP)를 포함할 수 있다. 메인표시영역(MDA)에 배치된 제2 절연층(115b)에 정의된 개구(OP)의 끝단은 컴포넌트영역(CA)의 경계와 일치할 수 있다.
일 실시예에서, 컴포넌트영역(CA)은 상기 컴포넌트영역(CA)과 x 방향으로 최인접한 메인 부화소(Pm)와 제1 거리(d1) 이상 이격될 수 있다. 또한, 컴포넌트영역(CA)은 상기 컴포넌트영역(CA)과 y 방향으로 최인접한 메인 부화소(Pm)와 제2 거리(d2) 이상 이격될 수 있다. 이때, 제1 거리(d1)와 제2 거리(d2)는 10 ㎛일 수 있다. 컴포넌트영역(CA)이 최인접한 메인 부화소(Pm)들과 10 ㎛ 이상 이격됨으로써, 컴포넌트영역(CA)의 투과도가 저하되는 것을 방지 또는 최소화할 수 있다.
도 16 내지 도 21은 일 실시예에 따른 표시 장치의 제조 방법을 개략적으로 도시한 단면도들이다.
이하, 도 16 내지 도 21을 참조하여 표시 장치의 제조 방법을 개략적으로 살펴보기로 한다.
도 16을 참조하면, 표시 장치는 메인표시영역(MDA), 컴포넌트영역(CA), 및 주변영역(DPA)을 포함할 수 있다. 일 실시예에서, 기판(100)은 메인표시영역(MDA), 컴포넌트영역(CA), 및 주변영역(DPA)을 포함할 수 있다.
기판(100) 상에는 버퍼층(111), 제1 게이트절연층(112), 제2 게이트절연층(113)이 배치될 수 있다. 메인표시영역(MDA) 상에는 메인 박막트랜지스터(TFTm), 및 메인 스토리지 커패시터(Cstm)가 배치될 수 있다. 주변영역(DPA) 상에는 보조 박막트랜지스터(TFTa), 및 보조 스토리지 커패시터(Csta)가 배치될 수 있다.
메인 박막트랜지스터(TFTm)는 도 7에서 전술한 바와 같이, 반도체층(A1), 및 게이트전극(G1)을 포함할 수 있다. 보조 박막트랜지스터(TFTa)는 메인 박막트랜지스터(TFTm)와 동일한 형상으로 구비될 수 있다.
메인 스토리지 커패시터(Cstm)는 도 7에서 전술한 바와 같이, 메인 상부전극(CE2m), 및 메인 하부전극(CE1m)을 포함할 수 있다. 보조 스토리지 커패시터(Csta)는 메인 하부전극(CE1m)과 동일한 층에 배치되고 동일한 물질을 포함하는 보조 하부전극(CE1a), 및 메인 상부전극(CE2m)과 동일한 층에 배치되고 동일한 물질을 포함하는 보조 상부전극(CE2a)을 포함할 수 있다.
일 실시예에서, 기판(100) 상에는 층간절연층(115)이 배치될 수 있다. 층간절연층(115)은 메인 상부전극(CE2m), 및 보조 상부전극(CE2a)을 덮도록 구비될 수 있다. 층간절연층(115)은 제1 절연층(115a), 및 상기 제1 절연층(115a) 상에 배치된 제2 절연층(115b)을 포함할 수 있다. 제2 절연층(115b)은 제1 절연층(115a) 상에 직접 배치될 수 있다. 일 실시예에서, 제1 절연층(115a)은 실리콘산화물(SiOX)로 구비되고, 제2 절연층(115b)은 실리콘질화물(SiNX)로 구비될 수 있다.
도 17을 참조하면, 층간절연층(115)을 형성하는 단계 이후에, 컴포넌트영역(CA)에 배치된 제2 절연층(115b), 및 주변영역(DPA)에 배치된 제2 절연층(115b)을 적어도 일부 제거하는 단계가 수행될 수 있다.
일 실시예에서, 컴포넌트영역(CA) 내에 배치된 층간절연층(115)의 제2 절연층(115b)이 제거될 수 있다. 즉, 메인표시영역(MDA), 및 주변영역(DPA)에는 층간절연층(115)의 제2 절연층(115b)이 배치되지만, 컴포넌트영역(CA)에는 제2 절연층(115b)이 배치되지 않을 수 있다.
일 실시예에서, 컴포넌트영역(CA)과 인접한 주변영역(DPA) 상에 배치된 제2 절연층(115b)의 적어도 일부가 제거될 수 있다. 즉, 컴포넌트영역(CA), 및 주변영역(DPA)의 적어도 일부에는 제2 절연층(115b)이 배치되지 않을 수 있다.
컴포넌트영역(CA), 및 주변영역(DPA)의 적어도 일부에 배치된 제2 절연층(115b)이 제거되므로, 주변영역(DPA) 상에 배치된 제2 절연층(115b)은 제1 절연층(115a)의 적어도 일부를 노출시키는 개구(OP)를 포함할 수 있다. 일 실시예에서, 제2 절연층(115b)에 정의된 개구(OP)는 컴포넌트영역(CA), 및 주변영역(DPA)과 적어도 일부 중첩될 수 있다.
이후, 도 18을 참조하면, 층간절연층(115) 상에 소스전극(S1), 및 드레인전극(D1)을 형성하는 단계가 수행될 수 있다.
일 실시예에서, 층간절연층(115) 상에는 소스전극(S1), 및 드레인전극(D1)이 형성될 수 있다. 구체적으로, 메인표시영역(MDA), 및 주변영역(DPA)의 제2 절연층(115b) 상에는 소스전극(S1), 및 드레인전극(D1)이 형성될 수 있다.
메인 박막트랜지스터(TFTm)는 소스전극(S1), 및 드레인전극(D1)을 포함할 수 있다. 보조 박막트랜지스터(TFTa) 또한, 소스전극(S1), 및 드레인전극(D1)을 포함할 수 있다.
주변영역(DPA)의 제2 절연층(115b) 상에는 금속연결배선(MCW)이 형성될 수 있다. 일 실시예에서, 금속연결배선(MCW)은 제2 절연층(115b) 상에 직접 배치될 수 있다. 도 18에서는 금속연결배선(MCW)이 소스전극(S1) 및/또는 드레인전극(D1)과 일체로 구비된 것으로 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니다. 일 실시예에서, 금속연결배선(MCW)은 소스전극(S1) 및/또는 드레인전극(D1)과 동일층에 배치되되, 소스전극(S1) 및/또는 드레인전극(D1)과 이격되어 배치될 수 있다. 이 경우, 금속연결배선(MCW)은 별도의 배선을 통해 소스전극(S1) 및/또는 드레인전극(D1)과 전기적으로 연결될 수 있다. 일 실시예에서, 금속연결배선(MCW)은 보조 박막트랜지스터(TFTa)와 전기적으로 연결될 수 있다.
도 19를 참조하면, 제2 절연층(115b) 상에 금속연결배선(MCW)을 형성하는 단계 이후에, 제2 절연층(115b)이 제거된 컴포넌트영역(CA), 및 주변영역(DPA)의 적어도 일부 상에 투명연결배선(TCW)을 형성하는 단계가 수행될 수 있다.
일 실시예에서, 제2 절연층(115b)은 개구(OP)를 포함할 수 있다. 일 실시예에서, 제2 절연층(115b)에 정의된 개구(OP)를 통해 제1 절연층(115a)의 적어도 일부가 노출될 수 있다. 일 실시예에서, 제2 절연층(115b)에 정의된 개구(OP)는 컴포넌트영역(CA), 및 주변영역(DPA)과 적어도 일부 중첩될 수 있다.
일 실시예에서, 제2 절연층(115b)에 정의된 개구(OP) 내에는 투명연결배선(TCW)이 배치될 수 있다. 일 실시예에서, 투명연결배선(TCW)은 제1 절연층(115a) 상에 직접 배치될 수 있다. 투명연결배선(TCW)은 컴포넌트영역(CA) 상에 배치되되, 컴포넌트영역(CA)과 인접한 주변영역(DPA) 측으로 적어도 일부 연장될 수 있다. 투명연결배선(TCW)은 도 9에서 전술한 바와 같이 기판(100)에 수직한 방향(z 방향)으로 제1 두께(t1)를 가질 수 있고, 상기 제1 두께(t1)는 100 옹스트롬(Å) 내지 2000 옹스트롬(Å)일 수 있다.
도 20을 참조하면, 투명연결배선(TCW)을 형성하는 단계 이후에, 투명연결배선(TCW), 및 금속연결배선(MCW) 상에 제1 유기절연층(116)을 형성하는 단계, 및 제1 유기절연층(116) 상에 메인 연결전극(CMm), 보조 연결전극(CMa), 및 연결배선(CW)을 형성하는 단계가 수행될 수 있다.
일 실시예에서, 메인 연결전극(CMm)은 메인표시영역(MDA) 상에 배치될 수 있고, 보조 연결전극(CMa)은 컴포넌트영역(CA) 상에 배치될 수 있으며, 연결배선(CW)은 주변영역(DPA) 상에 배치될 수 있다.
주변영역(DPA) 상에 배치된 연결배선(CW)은 제1 컨택홀(CNT1), 및 제2 컨택홀(CNT2)을 통해 금속연결배선(MCW), 및 투명연결배선(TCW)과 전기적으로 연결될 수 있다. 구체적으로, 연결배선(CW)의 일단은 제1 컨택홀(CNT1)을 통해 금속연결배선(MCW)과 전기적으로 연결될 수 있고, 연결배선(CW)의 타단은 제2 컨택홀(CNT2)을 통해 투명연결배선(TCW)과 전기적으로 연결될 수 있다. 따라서, 금속연결배선(MCW)과 투명연결배선(TCW)은 전기적으로 연결될 수 있다.
또한, 컴포넌트영역(CA) 상에 배치된 보조 연결전극(CMa)은 제3 컨택홀(CNT3)을 통해 투명연결배선(TCW)과 전기적으로 연결될 수 있다.
이후, 도 21을 참조하면, 메인 연결전극(CMm), 보조 연결전극(CMa), 및 연결배선(CW)을 형성하는 단계 이후에, 메인 연결전극(CMm), 보조 연결전극(CMa), 및 연결배선(CW) 상에 제2 유기절연층(117)을 형성하는 단계, 및, 상기 제2 유기절연층(117) 상에 메인 화소전극(121m), 및 보조 화소전극(121a)을 형성하는 단계가 수행될 수 있다.
일 실시예에서, 메인 연결전극(CMm), 보조 연결전극(CMa), 및 연결배선(CW) 상에 제2 유기절연층(117)이 형성될 수 있다. 또한, 일 실시예에서, 제2 유기절연층(117) 상에 메인 화소전극(121m), 및 보조 화소전극(121a)이 형성될 수 있다.
메인 화소전극(121m)은 메인표시영역(MDA) 상에 형성될 수 있고, 보조 화소전극(121a)은 컴포넌트영역(CA) 상에 형성될 수 있다. 일 실시예에서, 컴포넌트영역(CA) 상에 형성된 보조 화소전극(121a)은 제2 유기절연층(117)에 정의된 제4 컨택홀(CNT4)을 통해 보조 연결전극(CMa)과 전기적으로 연결될 수 있다. 따라서, 보조 화소전극(121a)은 제4 컨택홀(CNT4)을 통해 보조 연결전극(CMa)과 전기적으로 연결될 수 있고, 보조 연결전극(CMa)은 제3 컨택홀(CNT3)을 통해 투명연결배선(TCW)과 전기적으로 연결될 수 있으며, 투명연결배선(TCW)은 제2 컨택홀(CNT2)을 통해 연결배선(CW)과 전기적으로 연결될 수 있고, 연결배선(CW)은 제1 컨택홀(CNT1)을 통해 금속연결배선(MCW)과 전기적으로 연결될 수 있다. 따라서, 보조 화소전극(121a)은 보조 박막트랜지스터(TFTa)와 전기적으로 연결될 수 있다.
메인 화소전극(121m)과 보조 화소전극(121a) 상에는 화소정의막(119)이 형성될 수 있다. 화소정의막(119)은 메인 화소전극(121m)과 보조 화소전극(121a)의 적어도 일부를 노출시키는 개구를 포함할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
TCW: 투명연결배선
MCW: 금속연결배선
CW: 연결배선
1: 표시 장치
100: 기판
115: 층간절연층
115a: 제1 절연층
115b: 제2 절연층
116: 제1 유기절연층
117: 제2 유기절연층

Claims (22)

  1. 메인표시영역, 컴포넌트영역, 및 주변영역을 포함하는 기판;
    상기 기판 상에 배치되는 제1 절연층;
    상기 제1 절연층 상에 배치되고 상기 제1 절연층의 적어도 일부를 노출시키는 개구를 포함하는 제2 절연층;
    상기 컴포넌트영역 상에 배치된 보조 부화소;
    상기 주변영역 상에 배치되며, 보조 박막트랜지스터 및 보조 스토리지 커패시터를 포함하는 보조 화소회로; 및
    상기 보조 부화소와 상기 보조 화소회로를 연결하고 적어도 일부가 상기 컴포넌트영역 상에 배치되는 투명연결배선;
    을 구비하는, 표시 장치.
  2. 제1항에 있어서,
    상기 투명연결배선은 상기 개구 내에 배치되는, 표시 장치.
  3. 제2항에 있어서,
    상기 투명연결배선은 상기 제1 절연층 상에 직접 배치되는, 표시 장치.
  4. 제2항에 있어서,
    상기 투명연결배선은 100 옹스트롬(Å) 내지 2000 옹스트롬(Å)의 두께를 갖는, 표시 장치.
  5. 제1항에 있어서,
    상기 제1 절연층과 상기 제2 절연층은 상이한 물질로 구비되고, 상기 제2 절연층은 상기 제1 절연층 상에 직접 배치되는, 표시 장치.
  6. 제5항에 있어서,
    상기 제1 절연층은 실리콘산화물(SiOX)로 구비되고, 상기 제2 절연층은 실리콘질화물(SiNX)로 구비되는, 표시 장치.
  7. 제1항에 있어서,
    상기 개구는 상기 컴포넌트영역과 중첩되는, 표시 장치.
  8. 제7항에 있어서,
    상기 개구는 상기 주변영역의 적어도 일부와 중첩되는, 표시 장치.
  9. 제1항에 있어서,
    상기 투명연결배선과 전기적으로 연결되고 상기 주변영역 상에 배치되는 금속연결배선을 더 포함하는, 표시 장치.
  10. 제9항에 있어서,
    상기 제1 절연층 상에 배치되는 제1 유기절연층; 및
    상기 제2 유기절연층 상에 배치되는 제2 유기절연층;
    을 더 포함하는, 표시 장치.
  11. 제10항에 있어서,
    상기 금속연결배선은 상기 주변영역의 상기 제2 절연층 상에 배치되는, 표시 장치.
  12. 제11항에 있어서,
    상기 금속연결배선과 상기 투명연결배선은 상기 제1 유기절연층 상에 배치된 연결배선에 의해 전기적으로 연결되는, 표시 장치.
  13. 제12항에 있어서,
    상기 연결배선의 일단은 제1 컨택홀을 통해 상기 금속연결배선과 전기적으로 연결되고, 상기 연결배선의 타단은 제2 컨택홀을 통해 상기 투명연결배선과 전기적으로 연결되는, 표시 장치.
  14. 제10항에 있어서,
    상기 금속연결배선은 상기 제1 유기절연층 상에 배치되는, 표시 장치.
  15. 제14항에 있어서,
    상기 금속연결배선과 상기 투명연결배선은 상기 제1 유기절연층 상에 정의된 제3 컨택홀을 통해 전기적으로 연결되는, 표시 장치.
  16. 제10항에 있어서,
    상기 금속연결배선은 상기 제2 유기절연층 상에 배치되는, 표시 장치.
  17. 제16항에 있어서,
    상기 금속연결배선과 상기 투명연결배선은 상기 제1 유기절연층 상에 배치된 연결배선에 의해 전기적으로 연결되는, 표시 장치.
  18. 제17항에 있어서,
    상기 연결배선의 일단은 제4 컨택홀을 통해 상기 금속연결배선과 전기적으로 연결되고, 상기 연결배선의 타단은 제5 컨택홀을 통해 상기 투명연결배선과 전기적으로 연결되는, 표시 장치.
  19. 제1항에 있어서,
    상기 메인표시영역 상에 배치되는 메인 박막트랜지스터, 및 메인 스토리지 커패시터를 포함하는 메인 화소회로; 및
    상기 메인표시영역 상에 배치되고 상기 메인 화소회로와 전기적으로 연결된 메인 부화소;
    를 더 포함하는, 표시 장치.
  20. 제19항에 있어서,
    상기 컴포넌트영역과 최인접한 메인 부화소와 상기 컴포넌트영역은 10㎛ 이상 이격된, 표시 장치.
  21. 메인표시영역, 컴포넌트영역, 및 주변영역을 포함하는 기판 상에 제1 절연층, 및 상기 제1 절연층과 상이한 물질로 구비된 제2 절연층을 포함하는 층간절연층을 형성하는 단계;
    상기 컴포넌트영역에 배치된 상기 제2 절연층, 및 상기 주변영역에 배치된 상기 제2 절연층을 적어도 일부 제거하는 단계;
    상기 주변영역의 제2 절연층 상에 금속연결배선을 형성하는 단계; 및
    상기 제2 절연층이 제거된 상기 컴포넌트영역, 및 상기 주변영역의 적어도 일부 상에 투명연결배선을 형성하는 단계;
    를 포함하는, 표시 장치의 제조 방법.
  22. 제21항에 있어서,
    상기 금속연결배선, 및 상기 투명연결배선 상에 제1 유기절연층을 형성하는 단계; 및
    상기 제1 유기절연층 상에 연결배선을 형성하는 단계;
    를 더 포함하는, 표시 장치의 제조 방법.
KR1020200186772A 2020-12-29 2020-12-29 표시 장치 및 그 제조 방법 KR20220095399A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200186772A KR20220095399A (ko) 2020-12-29 2020-12-29 표시 장치 및 그 제조 방법
US17/527,039 US20220208912A1 (en) 2020-12-29 2021-11-15 Display apparatus and method of manufacturing the same
CN202111562050.5A CN114759043A (zh) 2020-12-29 2021-12-17 显示设备和制造显示设备的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200186772A KR20220095399A (ko) 2020-12-29 2020-12-29 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20220095399A true KR20220095399A (ko) 2022-07-07

Family

ID=82119102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200186772A KR20220095399A (ko) 2020-12-29 2020-12-29 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US20220208912A1 (ko)
KR (1) KR20220095399A (ko)
CN (1) CN114759043A (ko)

Also Published As

Publication number Publication date
US20220208912A1 (en) 2022-06-30
CN114759043A (zh) 2022-07-15

Similar Documents

Publication Publication Date Title
US11974481B2 (en) Display panel and display apparatus including the same
US20240107839A1 (en) Display panel and display apparatus including the same
US11706961B2 (en) Display panel and display apparatus including the same
KR20220019160A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR102448029B1 (ko) 표시 장치
US20240057386A1 (en) Display panel and display apparatus including the same
US20230337461A1 (en) Display panel and display apparatus including the same
KR20220063793A (ko) 표시패널 및 이를 구비하는 표시장치
KR20220008992A (ko) 표시장치
KR20210102559A (ko) 표시 장치 및 그 제조 방법
US20220208866A1 (en) Display panel and display apparatus including the same
US20220271256A1 (en) Display panel and display apparatus including the same
KR20220031796A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220031795A (ko) 표시 장치 및 그 제조 방법
KR20220095399A (ko) 표시 장치 및 그 제조 방법
CN220915670U (zh) 显示面板
US20220399429A1 (en) Display panel and display apparatus including the same
US20230022216A1 (en) Display panel and display apparatus including the display panel
US20220102470A1 (en) Display panel and display apparatus including the same
KR20230016766A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220063863A (ko) 디스플레이 장치
KR20220045602A (ko) 디스플레이 장치
KR20220125902A (ko) 디스플레이 장치
KR20220092732A (ko) 디스플레이 장치
KR20220021082A (ko) 표시 패널 및 이를 구비하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination