KR20220008992A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20220008992A
KR20220008992A KR1020200086918A KR20200086918A KR20220008992A KR 20220008992 A KR20220008992 A KR 20220008992A KR 1020200086918 A KR1020200086918 A KR 1020200086918A KR 20200086918 A KR20200086918 A KR 20200086918A KR 20220008992 A KR20220008992 A KR 20220008992A
Authority
KR
South Korea
Prior art keywords
layer
disposed
hole
area
lower metal
Prior art date
Application number
KR1020200086918A
Other languages
English (en)
Inventor
최경현
이성준
마진석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200086918A priority Critical patent/KR20220008992A/ko
Priority to CN202110399168.4A priority patent/CN113937134A/zh
Priority to US17/325,326 priority patent/US20220020835A1/en
Publication of KR20220008992A publication Critical patent/KR20220008992A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H01L27/3225—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H01L27/323—
    • H01L51/5262—
    • H01L51/5281—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은, 메인표시영역, 투과영역을 구비한 컴포넌트영역, 및 상기 메인표시영역의 외곽의 주변영역을 포함하는 기판; 상기 메인표시영역 상에 배치된 제1박막트랜지스터 및 제1표시요소; 상기 컴포넌트영역 상에 배치된 제2박막트랜지스터 및 제2표시요소; 상기 컴포넌트영역의 상기 기판과 상기 제2박막트랜지스터 사이에 배치되고, 상기 투과영역에 대응하는 홀을 갖는 하부금속층; 및 상기 투과영역에 배치되고, 상기 하부금속층의 홀의 가장자리를 따라 홀패턴이 정의된 유기층;을 포함하는 표시장치를 개시한다.

Description

표시장치{Display Device}
본 발명은 표시 장치 및 그 제조 방법에 관한 것으로서, 더 상세하게는 제품의 신뢰성이 향상된 표시 장치 및 그 제조 방법에 관한 것이다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 장치가 다양하게 활용됨에 따라 표시 장치의 형태를 설계하는데 다양한 방법이 있을 수 있고, 또한 표시 장치에 접목 또는 연계할 수 있는 기능이 증가하고 있다.
본 발명의 실시예들은 전자요소인 컴포넌트가 배치되는 영역에서도 이미지를 디스플레이 할 수 있도록 표시영역이 확장된 표시장치 및 그 제조 방법을 제공하고자 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예에 따른 표시장치는, 메인표시영역, 투과영역을 구비한 컴포넌트영역, 및 상기 메인표시영역의 외곽의 주변영역을 포함하는 기판; 상기 메인표시영역 상에 배치된 제1박막트랜지스터 및 제1표시요소; 상기 컴포넌트영역 상에 배치된 제2박막트랜지스터 및 제2표시요소; 상기 컴포넌트영역의 상기 기판과 상기 제2박막트랜지스터 사이에 배치되고, 상기 투과영역에 대응하는 홀을 갖는 하부금속층; 및 상기 투과영역에 배치되고, 상기 하부금속층의 홀의 가장자리를 따라 홀패턴이 정의된 유기층;을 포함한다.
상기 표시장치는, 상기 유기층의 홀패턴 내에 구비된 제1도전패턴;을 더 포함할 수 있다.
상기 제1도전패턴은 이터븀(Yb)을 포함할 수 있다.
상기 제1도전패턴의 두께는 50 옹스트롬(Å) 내지 200 옹스트롬(Å)일 수 있다.
상기 표시장치는, 상기 제2박막트랜지스터의 소스전극 및 드레인전극의 상부면에 배치된 제2도전패턴;을 더 포함할 수 있다.
상기 제2도전패턴은 티타늄(Ti)을 포함할 수 있다.
상기 제2도전패턴은 상기 소스전극 및 상기 드레인전극의 최상층과 동일 물질을 포함할 수 있다.
상기 유기층은 상기 제1표시요소 및 상기 제2표시요소의 상기 발광층의 하부에 배치된 제1기능층과 상기 발광층의 상부에 배치된 제2기능층 중 적어도 하나를 포함할 수 있다.
상기 유기층의 상기 홀패턴은 라인 형상을 가지며, 상기 하부금속층의 홀의 가장자리를 따라 연속 또는 불연속하게 구비될 수 있다.
상기 유기층의 상기 홀패턴은 상기 하부금속층의 홀의 가장자리를 따라 소정 간격으로 배치된 복수의 아일랜드 타입의 홀패턴들일 수 있다.
상기 유기층의 상기 홀패턴은 상기 하부금속층의 상기 홀의 형상을 가질 수 있다.
상기 표시장치는, 상기 투과영역에서 상기 기판과 상기 유기층 사이에 배치된 무기층;을 더 포함할 수 있다.
상기 기판은, 유기물을 포함하는 제1베이스층; 무기물을 포함하고 상기 제1베이스층 상에 배치된 제1배리어층; 유기물을 포함하고 상기 제1배리어층 상에 배치된 제2베이스층; 및 무기물을 포함하고 상기 제2베이스층 상에 배치된 제2배리어층;을 포함할 수 있다.
상기 유기층은 상기 제2배리어층 상에 배치될 수 있다.
상기 하부금속층은, 상기 기판의 상면으로부터 제1두께를 갖는 제1금속층; 및 상기 제1금속층의 상면으로부터 상기 제1두께보다 두꺼운 제2두께를 갖는 제2금속층;을 포함할 수 있다.
본 발명의 일 실시예에 따른 표시장치는, 메인표시영역, 투과영역을 구비한 컴포넌트영역, 및 상기 메인표시영역의 외곽의 주변영역을 포함하는 기판; 상기 기판의 상기 컴포넌트영역에 배치되고, 상기 투과영역에 대응하는 홀을 갖는 하부금속층; 상기 하부금속층 상에 배치되고, 상기 투과영역에 대응하는 홀을 갖는 적어도 하나의 절연층; 상기 적어도 하나의 절연층 상에 배치된 화소전극; 상기 화소전극 상의 발광층; 상기 발광층의 하부 및 상기 투과영역에 배치된 제1기능층과 상기 발광층의 상부 및 상기 투과영역에 배치된 제2기능층을 포함하는 유기층; 및 상기 화소전극에 대향하며 상기 유기층 상에 배치된 대향전극;을 포함하고, 상기 투과영역에서, 상기 유기층은 상기 하부금속층의 홀의 가장자리를 따라 홀패턴이 정의된다.
상기 표시장치는, 상기 유기층의 홀패턴 내에 구비된 제1도전패턴;을 더 포함할 수 있다.
상기 제1도전패턴은 이터븀(Yb)을 포함할 수 있다.
상기 표시장치는, 상기 하부금속층에 중첩하고, 상기 하부금속층과 상기 화소전극 사이에 배치된 박막트랜지스터의 소스전극 및 드레인전극의 상부면에 배치된 제2도전패턴;을 더 포함할 수 있다.
상기 제2도전패턴은 티타늄(Ti)을 포함할 수 있다.
상기 유기층의 상기 홀패턴은 라인 형상 또는 상기 하부금속층의 상기 홀의 형상을 가질 수 있다.
상기 유기층의 상기 홀패턴은 상기 하부금속층의 홀의 가장자리를 따라 연속 또는 불연속하게 구비될 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 표시영역 내에 다양한 종류의 컴포넌트들을 배치할 수 있는 컴포넌트영역이 구비된 표시장치 및 그 제조 방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시장치(1)를 개략적으로 도시하는 사시도이다.
도 2는 일 실시예에 따른 표시장치(1)의 단면의 일부를 개략적으로 도시하는 단면도이다.
도 3은 일 실시예에 따른 표시패널을 개략적으로 나타내는 평면도이다.
도 4 및 도 5는 각각 일 실시예에 따른 메인 및 보조 부화소들(Pm, Pa)을 구동하는 화소회로의 등가회로도이다.
도 6은 일 실시예에 따른 메인표시영역에서의 화소 배치 구조를 개략적으로 도시하는 배치도이다.
도 7a 내지 도 7d는 일 실시예에 따른 컴포넌트영역(CA)에서의 화소 배치 구조를 개략적으로 도시하는 배치도들이다.
도 8a 내지 도 9g는 일 실시예에 따른 컴포넌트영역(CA)에 배치될 수 있는 하부금속층(BML)의 형상들을 개략적으로 나타낸 평면도들이다.
도 10a 내지 도 10f는 일 실시예에 따른 표시 장치의 제조 방법을 개략적으로 나타낸 단면도들이다.
도 11a 내지 도 11e는 일 실시예에 따른 표시 장치의 제조 방법을 개략적으로 나타낸 단면도들이다.
도 12는 일 실시예에 따른 컴포넌트영역(CA)에 형성된 홀패턴의 형상을 개략적으로 나타낸 평면도이다.
도 13a 내지 도 13c는 일 실시예에 따른 표시 장치의 제조 방법을 개략적으로 나타낸 단면도들이다.
도 14a 내지 도 14e는 일 실시예에 따른 표시 장치의 제조 방법을 개략적으로 나타낸 단면도들이다.
도 15a 내지 도 15c는 일 실시예에 따른 표시 장치의 제조 방법을 개략적으로 나타낸 단면도들이다.
도 16 및 도 17은 일 실시예에 따른 표시장치의 투과영역을 개략적으로 나타낸 단면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예들에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다. 이하의 실시예들에서, 제1구성요소가 제2구성요소에 "중첩"한다는 제1구성요소가 제2구성요소의 위 또는 아래에 위치함을 의미한다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치(1)를 개략적으로 도시하는 사시도이다.
도 1을 참조하면, 표시장치(1)는 표시영역(DA)과 표시영역(DA) 외측의 주변영역(DPA)을 포함한다. 표시영역(DA)은 컴포넌트영역(CA)과, 컴포넌트영역(CA)을 적어도 부분적으로 둘러싸는 메인표시영역(MDA)을 포함한다. 즉, 컴포넌트영역(DA)과 메인표시영역(MDA) 각각은 개별적으로 또는 함께 이미지를 디스플레이 할 수 있다. 주변영역(DPA)은 표시요소들이 배치되지 않은 일종의 비표시영역일 수 있다. 표시영역(DA)은 주변영역(DPA)에 의해 전체적으로 둘러싸일 수 있다.
도 1은 메인표시영역(MDA)의 내에 하나의 컴포넌트영역(CA)이 위치하는 것을 도시한다. 다른 실시예로, 표시장치(1)는 2개 이상의 컴포넌트영역(CA)들을 가질 수 있고, 복수의 컴포넌트영역(CA)들의 형상 및 크기는 서로 상이할 수 있다. 표시장치(1)의 상면에 대략 수직인 방향(z 방향)에서 보았을 시, 컴포넌트영역(CA)의 형상은 원형, 타원형, 사각형, 육각형, 팔각형 등의 다각형, 별 형상 또는 다이아몬드 형상 등 다양한 형상을 가질 수 있다. 그리고 도 1에서는 표시장치(1)의 상면에 대략 수직인 방향에서 보았을 시, 대략 사각형 형상을 갖는 메인표시영역(MDA)의 (+y 방향) 상측 중앙에 컴포넌트영역(CA)이 배치된 것으로 도시하고 있으나, 컴포넌트영역(CA)은 사각형인 메인표시영역(MDA)의 일측, 예컨대 우상측 또는 좌상측에 배치될 수도 있다.
표시장치(1)는 메인표시영역(MDA)에 배치된 복수의 제1부화소(Pm)들과 컴포넌트영역(CA)에 배치된 복수의 제2부화소(Pa)들을 이용하여 이미지를 제공할 수 있다.
컴포넌트영역(CA)에는 도 2를 참조하여 후술하는 것과 같이, 컴포넌트영역(CA)에 대응하여 표시패널의 하부에 전자요소인 컴포넌트(40)가 배치될 수 있다. 컴포넌트(40)는 적외선 또는 가시광선 등을 이용하는 카메라로서, 촬상소자를 구비할 수도 있다. 또는 컴포넌트(40)는 태양전지, 플래시(flash), 조도 센서, 근접 센서, 홍채 센서일 수 있다. 또는 컴포넌트(40)는 음향을 수신하는 기능을 가질 수도 있다. 이러한 컴포넌트(40)의 기능이 제한되는 것을 최소화하기 위해, 컴포넌트영역(CA)은 컴포넌트(40)로부터 외부로 출력되거나 외부로부터 컴포넌트(40)를 향해 진행하는 빛 또는/및 음향 등이 투과할 수 있는 투과영역(TA)을 포함할 수 있다. 본 발명의 일 실시예에 따른 표시 패널 및 이를 구비하는 표시장치의 경우, 컴포넌트영역(CA)을 통해 광이 투과하도록 할 시, 광 투과율은 약 10% 이상, 보다 바람직하게 40% 이상이거나, 25% 이상이거나 50% 이상이거나, 85% 이상이거나, 90% 이상일 수 있다.
컴포넌트영역(CA)에는 복수의 제2부화소(Pa)들이 배치될 수 있다. 복수의 제2부화소(Pa)들은 빛을 방출하여, 소정의 이미지를 제공할 수 있다. 컴포넌트영역(CA)에서 디스플레이 되는 이미지는 보조 이미지로, 메인표시영역(MDA)에서 디스플레이 되는 이미지에 비해서 해상도가 낮을 수 있다. 즉, 컴포넌트영역(CA)은 빛 및 음향이 투과할 수 있는 투과영역(TA)을 구비하며, 투과영역(TA) 상에 부화소가 배치되지 않는 경우, 단위 면적 당 배치될 수 있는 제2부화소(Pa)들의 수가 메인표시영역(MDA)에 단위 면적 당 배치되는 제1부화소(Pm)들의 수에 비해 적을 수 있다.
도 2는 일 실시예에 따른 표시장치(1)의 단면의 일부를 개략적으로 도시하는 단면도이다.
도 2를 참조하면, 표시장치(1)는 표시패널(10) 및 표시패널(10)과 중첩 배치된 컴포넌트(40)를 포함할 수 있다. 표시패널(10) 상부에는 표시패널(10)을 보호하는 커버 윈도우(미도시)가 더 배치될 수 있다.
표시패널(10)은 컴포넌트(40)와 중첩되는 영역인 컴포넌트영역(CA) 및 메인 이미지가 디스플레이되는 메인표시영역(MDA)을 포함한다. 표시패널(10)은 기판(100), 기판(100) 상의 표시층(DISL), 표시층(DISL) 상의 밀봉부재(ENCM), 터치스크린층(TSL), 광학기능층(OFL) 및 기판(100) 하부에 배치된 패널보호부재(PB)를 포함할 수 있다.
표시층(DISL)은 제1부화소(Pm) 및 제2부화소(Pa) 각각의 박막트랜지스터(TFT)를 포함하는 화소회로, 표시요소인 유기발광다이오드(OLED) 및 버퍼층(BL)과 절연층(IL)을 포함할 수 있다. 밀봉부재(ENCM)는 박막봉지층(TFEL) 또는 밀봉기판(미도시)을 포함할 수 있다.
기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(100)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
컴포넌트영역(CA)에는 박막트랜지스터(TFT) 및 유기발광다이오드(OLED)가 배치되지 않는 투과영역(TA)이 배치될 수 있다. 투과영역(TA)은 컴포넌트영역(CA)에 대응하여 배치된 컴포넌트(40)로부터 방출되는 빛/신호 또는 컴포넌트(40)로 입사되는 빛/신호가 투과(transmission)되는 영역일 수 있다.
컴포넌트영역(CA)에는 하부금속층(BML)이 배치될 수 있다. 하부금속층(BML)은 화소회로의 하부에 대응하도록 배치될 수 있다. 예컨대, 하부금속층(BML)은 박막트랜지스터(TFT)와 기판(100) 사이에 배치될 수 있다. 하부금속층(BML)은 외부 광이 박막트랜지스터(TFT)에 도달하는 것을 차단할 수 있다. 일부 실시예에서, 하부금속층(BML)에는 정전압 또는 신호가 인가될 수 있다.
표시층(DISL)은 박막봉지층(TFEL)으로 커버되거나, 밀봉기판으로 커버될 수 있다. 일부 실시예에서, 박막봉지층(TFEL)은 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 일 실시예로, 박막봉지층(TFEL)은 제1 및 제2무기봉지층(131, 133) 및 이들 사이의 유기봉지층(132)을 포함할 수 있다.
제1 및 제2무기봉지층(131, 133)은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 아연옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 하나 이상의 무기 절연물을 포함할 수 있다. 유기봉지층(132)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
표시층(DISL)이 밀봉기판(미도시)으로 밀봉되는 경우, 밀봉기판은 표시층(DISL)을 사이에 두고 기판(100)과 마주보도록 배치될 수 있다. 밀봉기판과 표시층(DISL) 사이에는 갭이 존재할 수 있다. 밀봉기판은 글래스를 포함할 수 있다. 기판(100)과 밀봉기판 사이에는 프릿(frit) 등으로 이루어진 실런트가 배치되며, 실런트는 전술한 주변영역(DPA)에 배치될 수 있다. 주변영역(DPA)에 배치된 실런트는 표시영역(DA)을 둘러싸면서 측면을 통해 수분이 침투하는 것을 방지할 수 있다.
터치스크린층(TSL)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 터치스크린층(TSL)은 터치전극 및 터치전극과 연결된 터치 배선들을 포함할 수 있다. 터치스크린층(TSL)은 자기 정전 용량 방식 또는 상호 정전 용량 방식으로 외부 입력을 감지할 수 있다.
터치스크린층(TSL)은 박막봉지층(TFEL) 상에 형성될 수 있다. 또는, 터치스크린층(TSL)은 터치기판 상에 별도로 형성된 후 광학 투명 접착제(OCA)와 같은 점착층을 통해 박막봉지층(TFEL) 상에 결합될 수 있다. 일 실시예로서, 터치스크린층(TSL)은 박막봉지층(TFEL) 바로 위에 직접 형성될 수 있으며, 이 경우 점착층은 터치스크린층(TSL)과 박막봉지층(TFEL) 사이에 개재되지 않을 수 있다.
광학기능층(OFL)은 반사방지층을 포함할 수 있다. 반사방지층은 외부에서 표시장치(1)를 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다.
일부 실시예에서, 광학기능층(OFL)은 편광 필름일 수 있다. 광학기능층(OFL)은 투과영역(TA)에 대응하는 개구(OFL_OP)를 구비할 수 있다. 이에 따라, 투과영역(TA)의 광투과율이 현저히 향상될 수 있다. 상기 개구(OFL_OP)에는 광투명수지(OCR, optically clear resin)와 같은 투명한 물질이 채워질 수 있다.
일부 실시예에서, 광학기능층(OFL)은 블랙매트릭스와 컬러필터들을 포함하는 필터 플레이트로 구비될 수 있다.
일부 실시예에서, 광학기능층(OFL)은 반사방지층 상부에 다층 구조를 더 포함할 수 있다. 다층 구조는 제1층 및 제1층 상의 제2층을 포함할 수 있다. 제1층 및 제2층은 유기 절연 물질을 포함할 수 있으며, 서로 상이한 굴절률을 가질 수 있다. 예컨대, 제2층의 굴절률은 제1층의 굴절률보다 클 수 있다.
표시패널(10) 상부에는 커버 윈도우(미도시)가 배치되어, 표시패널(10)을 보호할 수 있다. 광학기능층(OFL)은 커버 윈도우에 광학 투명 접착제로 부착되거나, 터치스크린층(TSL)에 광학 투명 접착제로 부착될 수 있다.
패널보호부재(PB)는 기판(100)의 하부에 부착되어, 기판(100)을 지지하고 보호하는 역할을 할 수 있다. 패널보호부재(PB)는 컴포넌트영역(CA)에 대응하는 개구(PB_OP)를 구비할 수 있다. 패널보호부재(PB)에 개구(PB_OP)를 구비함으로써, 컴포넌트영역(CA)의 광 투과율을 향상시킬 수 있다. 패널보호부재(PB)는 폴리에틸렌 테레프탈레이트(polyethyeleneterepthalate, PET) 또는 폴리이미드(polyimide, PI)를 포함하여 구비될 수 있다.
컴포넌트영역(CA)의 면적은 컴포넌트(40)가 배치되는 면적에 비해서 크게 구비될 수 있다. 이에 따라, 패널보호부재(PB)에 구비된 개구(PB_OP)의 면적은 상기 컴포넌트영역(CA)의 면적과 일치하지 않을 수 있다.
또한, 컴포넌트영역(CA)에는 복수의 컴포넌트(40)들이 배치될 수 있다. 복수의 컴포넌트(40)들은 서로 기능을 달리할 수 있다. 예컨대, 복수의 컴포넌트(40)들은 카메라(촬상소자), 태양전지, 플래시(flash), 근접 센서, 조도 센서, 홍채 센서 중 적어도 두 개를 포함할 수 있다.
도 3은 일 실시예에 따른 표시패널을 개략적으로 나타내는 평면도이다.
도 3을 참조하면, 표시패널(10)을 이루는 각종 구성요소들은 기판(100) 상에 배치된다. 기판(100)은 표시영역(DA) 및 표시영역(DA)을 둘러싸는 주변영역(DPA)을 포함한다. 표시영역(DA)은 메인 이미지가 디스플레이되는 메인표시영역(MDA)과, 투과영역(TA)을 가지며 보조 이미지가 디스플레이되는 컴포넌트영역(CA)을 포함한다. 보조 이미지는 메인 이미지와 함께 하나의 전체 이미지를 형성할 수도 있고, 보조 이미지는 메인 이미지로부터 독립된 이미지일 수도 있다.
메인표시영역(MDA)에는 복수의 제1부화소(Pm)들이 배치된다. 제1부화소(Pm)들은 각각 유기발광다이오드(OLED)와 같은 표시요소를 포함할 수 있다. 각 제1부화소(Pm)는 예컨대 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다. 메인표시영역(MDA)은 밀봉부재로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다.
컴포넌트영역(CA)은 전술한 바와 같이 메인표시영역(MDA)의 일측에 위치하거나, 표시영역(DA)의 내측에 배치되어 메인표시영역(MDA)에 의해 둘러싸일 수 있다. 컴포넌트영역(CA)에는 복수의 제2부화소(Pa)들이 배치된다. 제2부화소(Pa)들은 각각 유기발광다이오드(OLED)와 같은 표시요소를 포함할 수 있다. 각 제2부화소(Pa)는 예컨대, 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다. 컴포넌트영역(CA)은 밀봉부재로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다.
한편, 컴포넌트영역(CA)은 투과영역(TA)을 가질 수 있다. 투과영역(TA)은 복수의 제2부화소(Pa)들을 둘러싸도록 배치될 수 있다. 또는 투과영역(TA)은 복수의 제2부화소(Pa)들과 격자 형태로 배치될 수도 있다.
컴포넌트영역(CA)은 투과영역(TA)을 갖기에, 컴포넌트영역(CA)의 해상도는 메인표시영역(MDA)의 해상도보다 낮을 수 있다. 예컨대, 컴포넌트영역(CA)의 해상도는 메인표시영역(MDA)의 해상도의 약 1/2, 3/8, 1/3, 1/4, 2/9, 1/8, 1/9, 1/16 등일 수 있다. 예컨대 메인표시영역(MDA)의 해상도는 약 400ppi 이상이고, 컴포넌트영역(CA)의 해상도는 약 200ppi 또는 약 100ppi 일 수 있다.
제1 및 제2부화소들(Pm, Pa)을 구동하는 화소회로들 각각은 주변영역(DPA)에 배치된 외곽회로들과 전기적으로 연결될 수 있다. 주변영역(DPA)에는 제1스캔구동회로(SDRV1), 제2스캔구동회로(SDRV2), 단자부(PAD), 구동전압 공급선(11) 및 공통전압 공급선(13)이 배치될 수 있다.
제1스캔구동회로(SDRV1)는 스캔선(SL)을 통해 제1 및 제2부화소들(Pm, Pa)을 구동하는 화소회로들 각각에 스캔신호를 인가할 수 있다. 제1스캔구동회로(SDRV1)는 발광 제어선(EL)을 통해 각 화소회로에 발광제어신호를 인가할 수 있다. 제2스캔구동회로(SDRV2)는 메인표시영역(MDA)을 기준으로 제1스캔구동회로(SDRV1)의 반대편에 위치할 수 있으며, 제1스캔구동회로(SDRV1)와 대략 평행할 수 있다. 메인표시영역(MDA)의 제1부화소(Pm)들의 화소회로들 중 일부는 제1스캔구동회로(SDRV1)와 전기적으로 연결될 수 있고, 나머지는 제2스캔구동회로(SDRV2)에 전기적으로 연결될 수 있다. 컴포넌트영역(CA)의 제2부화소(Pa)들의 화소회로들 중 일부는 제1스캔구동회로(SDRV1)와 전기적으로 연결될 수 있고, 나머지는 제2스캔구동회로(SDRV2)에 전기적으로 연결될 수 있다. 제2스캔구동회로(SDRV2)는 생략될 수 있다.
단자부(PAD)는 기판(100)의 일측에 배치될 수 있다. 단자부(PAD)는 절연층에 의해 덮이지 않고 노출되어 표시회로보드(30)와 연결된다. 표시회로보드(30)에는 표시구동부(32)가 배치될 수 있다.
표시구동부(32)는 제1스캔구동회로(SDRV1)와 제2스캔구동회로(SDRV2)에 전달하는 제어신호를 생성할 수 있다. 표시구동부(32)는 데이터신호를 생성하며, 생성된 데이터신호는 팬아웃선(FW) 및 팬아웃선(FW)과 연결된 데이터선(DL)을 통해 제1 및 제2부화소들(Pm, Pa)의 화소회로들에 전달될 수 있다.
표시구동부(32)는 구동전압 공급선(11)에 구동전압(ELVDD)을 공급할 수 있고, 공통전압 공급선(13)에 공통전압(ELVSS)을 공급할 수 있다. 구동전압(ELVDD)은 구동전압 공급선(11)과 연결된 구동전압선(PL)을 통해 메인 및 보조 부화소들(Pm, Pa)의 화소회로들에 인가되고, 공통전압(ELVSS)은 공통전압 공급선(13)을 통해 표시요소의 대향전극에 인가될 수 있다.
구동전압 공급선(11)은 단자부(PAD)와 연결되며, 메인표시영역(MDA)의 하측에서 x 방향으로 연장되어 구비될 수 있다. 공통전압 공급선(13)은 단자부(PAD)와 연결되며, 루프 형상에서 일측이 개방된 형상을 가져, 메인표시영역(MDA)을 부분적으로 둘러쌀 수 있다.
도 4 및 도 5는 각각 일 실시예에 따른 메인 및 보조 부화소들(Pm, Pa)을 구동하는 화소회로의 등가회로도이다.
도 4를 참조하면, 화소회로(PC)는 발광소자와 연결되어 부화소들의 발광을 구현할 수 있다. 발광소자는 유기발광다이오드(OLED)일 수 있다. 화소회로(PC)는 구동 트랜지스터(T1), 스위칭 트랜지스터(T2) 및 커패시터(Cst)를 포함한다. 스위칭 트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터신호(Dm)를 구동 트랜지스터(T1)로 전달한다.
커패시터(Cst)는 스위칭 트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 스위칭 트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장한다.
구동 트랜지스터(T1)는 구동전압선(PL)과 커패시터(Cst)에 연결되며, 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 발광소자(ED)에 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 4에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다.
도 5를 참조하면, 화소회로(PC)는 제1 내지 제7 트랜지스터들(T1 내지 T7)을 포함하고, 트랜지스터의 종류(p-type or n-type) 및/또는 동작 조건에 따라, 제1 내지 제7 트랜지스터들(T1 내지 T7) 각각의 제1단자는 소스단자 또는 드레인단자이고, 제2단자는 제1단자와 다른 단자일 수 있다. 예를 들어, 제1단자가 소스단자인 경우 제2단자는 드레인단자일 수 있다.
화소회로(PC)는 제1스캔신호(Sn)를 전달하는 제1스캔선(SL), 제2스캔신호(Sn-1)를 전달하는 제2스캔선(SL-1), 제3스캔신호(Sn+1)를 전달하는 제3스캔선(SL+1), 발광제어신호(En)를 전달하는 발광제어선(EL) 및 데이터신호(Dm)를 전달하는 데이터선(DL), 구동전압(ELVDD)을 전달하는 구동전압선(PL), 초기화전압(Vint)을 전달하는 초기화전압선(VL)에 연결될 수 있다.
제1트랜지스터(T1)는 제2노드(N2)에 연결된 게이트단자, 제1노드(N1)에 연결된 제1단자, 제3노드(N3)에 연결된 제2단자를 포함한다. 제1트랜지스터(T1)는 구동 트랜지스터로서 역할을 하며, 제2트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 발광소자에 구동전류를 공급한다. 발광소자는 유기발광다이오드(OLED)일 수 있다.
제2트랜지스터(T2)(스위칭 트랜지스터)는 제1스캔선(SL)에 연결된 게이트단자, 데이터선(DL)에 연결된 제1단자, 제1노드(N1)(또는 제1트랜지스터(T1)의 제1단자)에 연결된 제2단자를 포함한다. 제2트랜지스터(T2)는 제1스캔선(SL)을 통해 전달받은 제1스캔신호(Sn)에 따라 턴온되어 데이터선(DL)으로 전달된 데이터신호(Dm)를 제1노드(N1)로 전달하는 스위칭 동작을 수행할 수 있다.
제3트랜지스터(T3)(보상 트랜지스터)는 제1스캔선(SL)에 연결된 게이트단자, 제2노드(N2)(또는 제1트랜지스터(T1)의 게이트단자)에 연결된 제1단자, 제3노드(N3)(또는 제1트랜지스터(T1)의 제2단자)에 연결된 제2단자를 포함한다. 제3트랜지스터(T3)는 제1스캔선(SL)을 통해 전달받은 제1스캔신호(Sn)에 따라 턴온되어 제1트랜지스터(T1)를 다이오드 연결시킬 수 있다. 제3트랜지스터(T3)는 둘 이상의 트랜지스터가 직렬 연결된 구조일 수 있다.
제4트랜지스터(T4)(제1초기화 트랜지스터)는 제2스캔선(SL-1)에 연결된 게이트단자, 초기화전압선(VL)에 연결된 제1단자, 제2노드(N2)에 연결된 제2단자를 포함한다. 제4트랜지스터(T4)는 제2스캔선(SL-1)을 통해 전달받은 제2스캔신호(Sn-1)에 따라 턴온되어 초기화전압(Vint)을 제1트랜지스터(T1)의 게이트단자에 전달하여 제1트랜지스터(T1)의 게이트 전압을 초기화시킬 수 있다. 제4트랜지스터(T4)는 둘 이상의 트랜지스터가 직렬 연결된 구조일 수 있다.
제5트랜지스터(T5)(제1발광제어 트랜지스터)는 발광제어선(EL)에 연결된 게이트단자, 구동전압선(PL)에 연결된 제1단자, 제1노드(N1)에 연결된 제2단자를 포함한다. 제6트랜지스터(T6)(제2발광제어 트랜지스터)는 발광제어선(EL)에 연결된 게이트단자, 제3노드(N3)에 연결된 제1단자, 유기발광다이오드(OLED)의 화소전극에 연결된 제2단자를 포함한다. 제5트랜지스터(T5) 및 제6트랜지스터(T6)가 발광제어선(EL)을 통해 전달받은 발광제어신호(Em)에 따라 동시에 턴온되어 유기발광다이오드(OLED)에 전류가 흐르게 된다.
제7트랜지스터(T7)(제2초기화 트랜지스터)는 제3스캔선(SL+1)에 연결된 게이트단자, 제6트랜지스터(T6)의 제2단자 및 유기발광다이오드(OLED)의 화소전극에 연결된 제1단자, 초기화전압선(VL)에 연결된 제2단자를 포함한다. 제7트랜지스터(T7)는 제3스캔선(SL+1)을 통해 전달받은 제3스캔신호(Sn+1)에 따라 턴온되어 초기화전압(Vint)을 유기발광다이오드(OLED)의 화소전극에 전달하여 유기발광다이오드(OLED)의 화소전극의 전압을 초기화시킬 수 있다. 제7트랜지스터(T7)는 생략될 수 있다.
커패시터(Cst)는 제2노드(N2)에 연결된 제1전극 및 구동전압선(PL)에 연결된 제2전극을 포함한다.
유기발광다이오드(OLED)는 화소전극 및 화소전극을 마주하는 대향전극을 포함하고, 대향전극은 공통전압(ELVSS)을 인가받을 수 있다. 유기발광다이오드(OLED)는 제1트랜지스터(T1)로부터 구동전류를 전달받아 소정의 색으로 발광함으로써 이미지를 표시할 수 있다. 대향전극은 복수의 부화소들에 공통, 즉 일체로 구비될 수 있다.
도 5에서는, 제4트랜지스터(T4)와 제7트랜지스터(T7)가 각각 제2 스캔선(SL-1) 및 제3스캔선(SL+1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 제4트랜지스터(T4)와 제7트랜지스터(T7)는 모두 제1스캔선(SL-1)에 연결되어 제1스캔신호(Sn-1)에 따라 구동할 수 있다. 또한 도 5에서, 제2트랜지스터(T2)와 제3트랜지스터(T3)는 동일한 제1스캔선(SL)에 연결되고 있으나, 다른 실시예에서, 제2트랜지스터(T2)와 제3트랜지스터(T3)는 각각 다른 스캔선에 연결되어 구동할 수 있다.
제1부화소(Pm) 및 제2부화소(Pa)를 구동하는 화소회로(PC)는 동일하게 구비될 수도 있고, 서로 다르게 구비될 수도 있다. 예컨대, 제1부화소(Pm)를 구동하는 화소회로(PC)와 제2부화소(Pa)를 구동하는 화소회로(PC)는 각각 도 5에 도시된 화소회로(PC)로 구비될 수 있다. 다른 실시예로, 제1부화소(Pm)를 구동하는 화소회로(PC)는 도 5에 도시된 화소회로(PC)를 채용하고, 제2부화소(Pa)를 구동하는 화소회로(PC)는 도 4에 도시된 화소회로(PC)를 채용할 수 있다.
도 4 및 도 5에서 화소회로의 트랜지스터들은 P형 트랜지스터를 도시하고 있으나, 본 발명의 실시예는 이에 한정되지 않는다. 예컨대, 화소회로의 트랜지스터들은 N형 트랜지스터이거나, 일부는 P형 트랜지스터이고 다른 일부는 N형 트랜지스터 등 다양한 실시예가 가능하다.
도 6은 일 실시예에 따른 메인표시영역에서의 화소 배치 구조를 개략적으로 도시하는 배치도이다.
도 6을 참조하면, 메인표시영역(MDA)에는 복수의 제1부화소(Pm)들이 배치될 수 있다. 본 명세서에서 부화소는 영상을 구현하는 최소 단위로서 발광영역을 의미한다. 유기발광다이오드를 표시요소로 채용하는 경우, 부화소의 발광영역은 발광층 또는 화소정의층의 개구에 의해서 정의될 수 있다. 이에 대해서는 후술한다.
도 6과 같이, 메인표시영역(MDA)에 배치된 제1부화소(Pm)들은 펜타일 구조로 배치될 수 있다. 제1부화소(Pm)들은 적색 부화소(Pr), 녹색 부화소(Pg) 및 청색 부화소(Pb)를 포함할 수 있고, 적색 부화소(Pr), 녹색 부화소(Pg) 및 청색 부화소(Pb) 각각은 적색, 녹색, 청색을 구현할 수 있다.
각 행(N)의 제1서브행(1SN)에는 적색 부화소(Pr)와 청색 부화소(Pb)가 교대로 배치되고, 인접한 제2서브행(2SN)에는 녹색 부화소(Pg)가 소정 간격 이격되어 배치되며, 이러한 화소의 배치가 제N행까지 반복될 수 있다. 이때, 청색 부화소(Pb) 및 적색 부화소(Pr)는 녹색 부화소(Pg)보다 크게 구비될 수 있다. 제1서브행(1SN)에 배치된 적색 부화소(Pr) 및 청색 부화소(Pb)와 제2서브행(2SN)에 배치된 녹색 부화소(Pg)는 서로 엇갈려서 배치될 수 있다. 따라서, 제1열(1M)에는 적색 부화소(Pr) 및 청색 부화소(Pb)가 교대로 배치되고, 인접한 제2열(2M)에는 녹색 부화소(Pg)가 소정 간격 이격되어 배치되고, 인접한 제3열(3M)에는 청색 부화소(Pb) 및 적색 부화소(Pr)가 교대로 배치되고, 인접한 제4열(4M)에는 녹색 부화소(Pg)가 소정 간격 이격되어 배치되며, 이러한 화소의 배치가 제M열까지 반복될 수 있다.
이와 같은 화소 배열 구조를 다르게 표현하면, 녹색 부화소(Pg)의 중심을 사각형의 중심으로 하는 가상의 사각형(VS)의 꼭지점 중에 서로 마주보는 제1 및 제3꼭지점에는 적색 부화소(Pr)가 배치되고, 나머지 꼭지점인 제2 및 제4 꼭지점에 청색 부화소(Pb)가 배치되어 있다고 표현할 수 있다. 이때, 가상의 사각형(VS)은 직사각형, 마름모, 정사각형 등 다양하게 변형될 수 있다.
이러한 화소 배열 구조를 펜타일 매트릭스(Pentile Matrix) 구조, 또는 펜타일 구조라고 하며, 인접한 화소를 공유하여 색상을 표현하는 렌더링(Rendering) 구동을 적용함으로써, 작은 수의 화소로 고해상도를 구현할 수 있다.
도 6에서는 제1부화소(Pm)들이 펜타일 구조로 배치된 것으로 도시하나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 제1부화소(Pm)들은 스트라이프(stripe) 구조, 모자이크(mosaic) 배열 구조, 델타(delta) 배열 구조 등 다양한 형상으로 배치될 수 있다.
도 7a 내지 도 7d는 일 실시예에 따른 컴포넌트영역(CA)에서의 화소 배치 구조를 개략적으로 도시하는 배치도들이다.
도 7a를 참조하면, 컴포넌트영역(CA)에는 복수의 제2부화소(Pa)들이 배치될 수 있다. 제2부화소(Pa)들은 적색 부화소(Pr), 녹색 부화소(Pg) 및 청색 부화소(Pb)를 포함할 수 있고, 적색 부화소(Pr), 녹색 부화소(Pg) 및 청색 부화소(Pb) 각각은 적색, 녹색, 청색을 구현할 수 있다.
컴포넌트영역(CA)은 부화소영역(ADA)과 투과영역(TA)을 가질 수 있다. 부화소영역(ADA)은 제2부화소(Pa)가 배치되는 영역일 수 있다. 부화소영역(ADA)에는 적어도 하나 이상의 제2부화소(Pa)를 포함하는 화소그룹(PG)이 배치될 수 있다. 부화소영역(ADA)과 투과영역(TA)은 x 방향과 y 방향을 따라 교번하여 배치되며, 예컨대 격자형상으로 배치될 수 있다. 이 경우 컴포넌트영역(CA)은 복수의 부화소영역(ADA)들과 복수의 투과영역(TA)들을 가질 수 있다. 부화소영역(ADA)에는 화소그룹(PG)의 제2부화소(Pa)들에 연결된 화소회로들이 배치될 수 있다.
화소그룹(PG)은 제2부화소(Pa)들을 사전 설정된 단위로 묶은 부화소 집합체로 정의할 수 있다. 예컨대, 도 7a에서와 같이, 하나의 화소그룹(PG)에는 펜타일 구조로 배열된 8개의 제2부화소(Pa)들이 포함될 수 있다. 즉, 하나의 화소그룹(PG)에는 2개의 적색 부화소(Pr), 4개의 녹색 부화소(Pg), 2개의 청색 부화소(Pb)가 포함될 수 있다.
컴포넌트영역(CA)에서는 소정의 개수의 화소그룹(PG)과 소정의 개수의 투과영역(TA)이 묶여진 기본 유닛(U)이 x 방향 및 y 방향으로 반복적으로 배치될 수 있다. 도 7a에 있어서, 기본 유닛(U)은 2개의 화소그룹(PG)과 그 주변에 배치된 2개의 투과영역(TA)을 사각형으로 묶은 형상일 수 있다. 기본 유닛(U)은 반복적인 형상을 구획한 것으로, 구성의 단절을 의미하지 않는다.
도 6에 도시된 바와 같이, 메인표시영역(MDA)에 상기 기본 유닛(U)의 면적과 동일한 면적으로 구비된 대응 유닛(U')을 설정할 수 있다. 이 경우, 대응 유닛(U')에 포함된 제1부화소(Pm)들의 개수는 기본 유닛(U)에 포함된 제2부화소(Pa)들의 개수보다 많을 수 있다. 즉, 기본 유닛(U)에 포함된 제2부화소(Pa)들은 16개이고, 대응 유닛(U')에 포함된 제1부화소(Pm)들은 32개로, 동일 면적당 배치된 제2부화소(Pa)들의 개수와 제1부화소(Pm)들의 개수는 1:2의 비율로 구비될 수 있다.
메인표시영역(MDA)의 제1부화소(Pm)들의 배열과 유사하게, 4개의 제2부화소(Pa)들은 각각 가상의 사각형(VS')의 꼭지점에 배열될 수 있다. 컴포넌트영역(CA)의 해상도는 메인표시영역(MDA)의 1/2로서, 컴포넌트영역(CA)의 화소 배치 구조를 1/2 펜타일 구조라고 한다. 화소그룹(PG)에 포함된 제2부화소(Pa)의 개수나 배열 방식은 컴포넌트영역(CA)의 해상도에 따라 변형 설계될 수 있다.
도 7b를 참조하면, 컴포넌트영역(CA)의 화소 배치 구조는 1/4 펜타일 구조로 구비될 수 있다. 본 실시예에서, 화소그룹(PG)에는 8개의 제2부화소(Pa)들이 펜타일 구조로 배치되나, 기본 유닛(U)에는 하나의 화소그룹(PG)만이 포함될 수 있다. 기본 유닛(U)의 나머지 영역은 투과영역(TA)으로 구비될 수 있다. 따라서, 동일 면적당 배치된 제2부화소(Pa)들의 개수와 제1부화소(Pm)들의 개수는 1:4의 비율로 구비될 수 있다. 이 경우, 하나의 화소그룹(PG)은 투과영역(TA)에 의해서 둘러싸일 수 있다.
도 7a 및 7b에서 제2부화소(Pa)의 크기는 도 6의 제1부화소(Pm)의 크기와 동일한 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 제2부화소(Pa)의 크기는 동일한 색상을 내는 제1부화소(Pm)의 크기보다 크게 구비될 수 있다. 예컨대, 제2부화소(Pa)의 청색 화소(Pb)의 크기는 제1부화소(Pm)의 청색 화소(Pb)의 크기보다 크게 구비될 수 있다. 상기 크기의 차이는 컴포넌트영역(CA)과 메인표시영역(MDA)의 휘도 및/또는 해상도의 차이를 고려하여 설계될 수 있다.
또한, 도 7a 및 7b에서는 제2부화소(Pa)들이 펜타일 구조로 배치된 것으로 도시하나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 제2부화소(Pa)들은 스트라이프(stripe) 구조, 모자이크(mosaic) 배열 구조, 델타(delta) 배열 구조 등 다양한 형상으로 배치될 수 있다.
도 7c는 제2부화소(Pa)들이 S-스트라이프(stripe) 구조로 배치된 예를 도시한다. 본 실시예에서, 하나의 화소그룹(PG)에 각각 하나의 적색 부화소(Pr), 녹색 부화소(Pg), 청색 부화소(Pb)의 총 3개의 제2부화소(Pa)가 포함될 수 있다. 적색 부화소(Pr) 및 녹색 부화소(Pg)는 x 방향으로 장변을 갖는 사각형 형상으로 구비되며, 청색 부화소(Pb)는 y 방향으로 장변을 갖는 사각형 형상으로 배치될 수 있다. 청색 부화소(Pb)의 y 방향의 길이는 적색 부화소(Pr)의 y 방향의 길이와 녹색 부화소(Pg)의 y 방향의 길이를 합한 것과 같거나 크게 구비될 수 있다. 이에 따라, 청색 부화소(Pb)의 크기가 적색 부화소(Pr) 및 녹색 부화소(Pg)의 크기보다 크게 구비될 수 있다. 도 7c에서는 기본 유닛(U)에 하나의 화소그룹(PG)만 포함된 것으로 도시하고 있으나, 다른 실시예로, 기본 유닛(U)에는 2개 이상의 화소그룹(PG)이 포함될 수 있다. 또한, 화소그룹(PG)에 포함된 제2부화소(Pa)들의 면적도 다양하게 변형될 수 있다.
도 7d에 도시된 바와 같이, 하나의 화소그룹(PG)에 포함된 제2부화소(Pa)들은 각각 2개의 적색 부화소(Pr), 4개의 녹색 부화소(Pg), 2개의 청색 부화소(Pb)의 총 8개의 제2부화소(Pa)가 포함될 수 있다. 녹색 부화소(Pg)는 x 방향으로 장변을 갖는 사각형 형상으로 구비되며, 적색 부화소(Pr) 및 청색 부화소(Pb)는 y 방향으로 장변을 갖는 사각형 형상으로 배치될 수 있다. 청색 부화소(Pb)의 y 방향의 길이는 적색 부화소(Pr)의 y 방향의 길이보다 크게 구비될 수 있다. 적색 부화소(Pr)와 청색 부화소(Pb)는 녹색 부화소(Pg)를 사이에 두고 서로 마주하도록 배치될 수 있다.
도 8a 내지 도 9g는 일 실시예에 따른 컴포넌트영역(CA)에 배치될 수 있는 하부금속층(BML)의 형상들을 개략적으로 나타낸 평면도들이다.
도 8a 내지 도 8e를 참조하면, 하부금속층(BML)은 컴포넌트영역(CA)에 대응하도록 배치되며, 하부홀(BMLH)을 구비할 수 있다. 하부홀(BMLH)은 투과영역(TA)에 해당하는 관통홀일 수 있다. 하부금속층(BML) 및 하부홀(BMLH)의 형상 및 크기는 다양하게 구비될 수 있다.
도 8a를 참조하면, 하부홀(BMLH)은 사각형으로 구비되며, 하부홀(BMLH)은 화소그룹(PG)에 대응되지 않게 구비될 수 있다. 이 경우, 하부홀(BMLH)의 형상 및 크기에 의해서 투과영역(TA)의 형상 및 크기가 정의될 수 있다. 평면상 볼 때, 하부홀(BMLH)은 단위 유닛(U)당 2개로 구비되며, 화소그룹(PG)과 교번적으로 배치될 수 있다.
도 8b및 도 8c를 참조하면, 하부홀(BMLH)은 원형으로 구비될 수 있다. 투과영역(TA)이 원형에 가깝게 구비될 때, 빛의 회절 특성이 향상되기에, 컴포넌트영역(CA) 하부에 배치되는 컴포넌트가 카메라인 경우, 투과영역(TA)는 원형에 가깝게 구비되는 것이 바람직하다. 하부홀(BMLH)은 원형과 가까운 팔각 이상의 다각형 또는 타원형으로 구비될 수 있다. 하부홀(BMLH)은 화소그룹(PG)들 사이에서 하나로 구비되거나 복수로 구비될 수 있는 등 다양한 변형이 가능하다.
도 8d를 참조하면, 하부홀(BMLH)은 형상이 다른 제1하부홀(BMLH1) 및 제2하부홀(BML2)을 포함할 수 있다. 제1하부홀(BMLH1)과 제2하부홀(BML2)은 평면상 형상(또는 모양, shape) 및/또는 면적(또는 폭)이 서로 다를 수 있다. 도 8d에서 제1하부홀(BMLH1)은 사각형으로 구비되며, 제2하부홀(BMLH2)은 원형으로 구비되고 있다.
도 8a 내지 도 8d에서 화소그룹(PG)과 화소그룹(PG)을 연결하는 배선은 화소그룹(PG)과 화소그룹(PG) 사이에 배치되며, 하부홀(BMLH)에 대응하지 않도록 배치될 수 있다.
도 8e를 참조하면, 하부금속층(BML)은 화소그룹(PG)에 대응하는 제1하부금속층(BMLa) 및 화소그룹(PG)과 화소그룹(PG) 사이에 배치된 배선(WL)에 대응하는 제2하부금속층(BMLb)을 포함할 수 있다. 제2하부금속층(BMLb)의 폭은 제1하부금속층(BMLa)의 폭보다 작게 구비되며, 제1하부금속층(BMLa) 및 제2하부금속층(BMLb)은 일체로 구비될 수 있다. 이에 따라, 하부홀(BMLH)의 형상은 '+' 형상으로 구비될 수 있다. 하부금속층(BML)이 배선(WL)들에 대응하여 배치됨에 따라, 배선(WL)들 사이에 형성된 슬릿에 의한 빛의 회절 현상을 차단할 수 있다. 도 8e는 4개의 단위 유닛(U)을 도시하고 있다.
하부홀(BMLH)은 가장자리가 커브질 수 있다. 하부홀(BMLH)은 가장자리가 매끄러운 곡선 형태이거나, 불규칙한 요철을 포함할 수 있다. 일부 실시예에서, 하부홀(BMLH)의 가장자리는 전체적으로(또는 거시적으로)는 커브지며 국소적으로(또는 미시적으로)는 불규칙한 요철을 포함할 수 있다.
도 9a 내지 도 9e를 참조하면, 하부홀(BMLH)은 형상이 다른 제1하부홀(BMLH1) 및 제2하부홀(BML2)을 포함할 수 있다. 도 9a에는 하부금속층(BML)이 제2부화소(Pa)들에 대응하게 배치됨을 도시하고 있으며, 도 9b 내지 도 9e에서는 제2부화소(Pa)들의 도시를 생략하였다.
도 9a 내지 도 9c에 도시된 바와 같이, 제1하부홀(BMLH1)은 대략 십자가 형상이고 제2하부홀(BML2)은 대략 마름모 형상일 수 있다. 다른 실시예에서, 도 9d에 도시된 바와 같이, 제1하부홀(BMLH1)은 대략 마름모 형상이고 제2하부홀(BML2)은 대략 십자가 형상일 수 있다. 복수의 제1하부홀(BMLH1)들은 제2하부홀(BML2)을 둘러싸도록 배열될 수 있다.
도 9a 내지 도 9d에 도시된 바와 같이, 제1하부홀(BMLH1) 및 제2하부홀(BML2)의 가장자리는 커브지며 불규칙한 요철을 포함할 수 있다. 다른 실시예에서, 도 9e에 도시된 바와 같이, 제1하부홀(BMLH1) 및 제2하부홀(BML2)의 가장자리는 매끄러운 곡선 형태일 수 있다.
도 8a 내지 도 9e에 도시된 바와 같이, 하부금속층(BML)의 하부홀(BMLH)의 가장자리 또는 투과영역(TA)의 가장자리를 따라 투과영역(TA) 내에 홀패턴(HP)이 구비될 수 있다. 홀패턴(HP)은 하부홀(BMLH)의 형상에 대응하는 형상을 갖는 라인 패턴일 수 있다. 홀패턴(HP)은 투과영역(TA) 내의 유기층에 정의된 홀일 수 있다. 유기층은 발광층의 상부 및/또는 하부에 배치된 기능층들을 포함할 수 있다.
도 8a 내지 도 9e에 도시된 바와 같이, 홀패턴(HP)은 연속하는 패턴일 수 있다. 다른 실시예에서, 홀패턴(HP)은 불연속 패턴일 수 있다. 예컨대, 도 9f에 도시된 바와 같이, 하부금속층(BML)의 하부홀(BMLH)의 일부에 대응하여 투과영역(TA) 내에 홀패턴(HP)이 구비될 수 있다. 또는, 도 9g에 도시된 바와 같이, 하부금속층(BML)의 하부홀(BMLH)의 가장자리를 따라 투과영역(TA) 내에 아일랜드 타입의 복수의 홀패턴(HP)들이 소정 간격으로 구비될 수 있다. 도 9f 및 도 9g는 도 9a의 하부금속층(BML)의 하부홀(BMLH) 주변의 불연속 홀 패턴을 도시하고 있다. 유사하게, 도 8a 내지 8e, 및 도 9b 내지 도 9e에 도시된 하부금속층(BML)의 하부홀(BMLH) 주변에 도 9f 및 도 9g에 도시된 바와 같이 불연속 홀 패턴이 구비될 수 있다.
도 10a 내지 도 10f는 일 실시예에 따른 표시 장치의 제조 방법을 개략적으로 나타낸 단면도들이다.
메인표시영역(MDA)과 컴포넌트영역(CA)에는 각각 박막트랜지스터(TFT)와 커패시터(Cst)를 포함하는 화소회로(PC), 및 화소회로(PC)와 연결된 표시요소로서 유기발광다이오드(OLED)가 배치될 수 있다.
도 10a를 참조하면, 기판(100) 상부에 화소회로(PC) 및 투과영역(TA)에 대응하는 제1홀(H1)이 형성되고, 무기절연층(IIL) 상부에 도전층(200)이 형성될 수 있다.
기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(100)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
기판(100)은 다층 구조를 가질 수 있다. 기판(100)은 순차적으로 적층된, 제1베이스층(101), 제1배리어층(102), 제2베이스층(103) 및 제2배리어층(104)을 포함할 수 있다.
제1베이스층(101) 및 제2베이스층(103)은 각각 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(PES, polyethersulfone), 폴리아릴레이트(PAR, polyarylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenene naphthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 등을 포함할 수 있다. 고분자 수지는 투명할 수 있다.
제1배리어층(102), 및 제2배리어층(104)은 각각, 외부 이물질의 침투를 방지하는 배리어층으로서, 실리콘나이트라이드, 실리콘옥시나이트라이드 및/또는 실리콘옥사이드와 같은 무기절연물을 포함하는 단층 또는 다층일 수 있다.
기판(100) 상에 버퍼층(111)이 배치될 수 있다. 버퍼층(111)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 기판(100)과 버퍼층(111) 사이에는 외기의 침투를 차단하는 배리어층(미도시)이 더 포함될 수 있다. 버퍼층(111)은 실리콘나이트라이드, 실리콘옥시나이트라이드 및/또는 실리콘옥사이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조로 이루어질 수 있다.
컴포넌트영역(CA)에서, 버퍼층(111) 형성 전에 기판(100) 상에 하부금속층(BML)이 형성될 수 있다. 즉, 기판(100)과 버퍼층(111) 사이에 하부금속층(BML)이 배치될 수 있다. 하부금속층(BML)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)와 같이 도전성을 갖는 금속을 포함할 수 있다. 하부금속층(BML)은 전술한 물질로 이루어진 단일 층 또는 다층 구조일 수 있다. 예컨대, 하부금속층(BML)은 티타늄(Ti)을 포함하는 제1금속층과 몰리브데늄(Mo)을 포함하는 제2금속층이 차례로 적층된 구조를 가질 수 있다.
도시되지 않았으나 하부금속층(BML)은 다른 층에 배치된 배선과 컨택홀을 통해 연결될 수 있다. 하부금속층(BML)은 배선으로부터 정전압 또는 신호를 제공받을 수 있다. 배선을 통해 정전압 또는 신호를 제공받는 하부금속층(BML)은 박막트랜지스터(TFT)를 외부 정전기로부터 보호해주거나, 박막트랜지스터(TFT)의 성능을 향상시킬 수 있다. 하부금속층(BML)에는 투과영역(TA)에 대응하는 하부홀(BMLH)이 형성될 수 있다. 하부금속층(BML)의 하부홀(BMLH)의 형상 등은 도 8a 내지 도 9g를 참조하여 설명한 바와 같다.
도시되지 않았으나, 다른 실시예에서, 메인표시영역(MDA)에도 하부금속층(BML)이 형성될 수 있다.
버퍼층(111) 상에 화소회로(PC)가 형성될 수 있다. 화소회로(PC)는 박막트랜지스터(TFT) 및 커패시터(Cst)를 포함할 수 있다. 박막트랜지스터(TFT)는 반도체층(ACT), 반도체층(ACT)의 채널영역과 중첩하는 게이트전극(GE), 및 반도체층(ACT)의 소스영역 및 드레인영역에 각각 연결된 소스전극(SE) 및 드레인전극(DE)을 포함할 수 있다. 반도체층(ACT)과 게이트전극(GE) 사이에는 게이트절연층(112)이 개재되고, 게이트전극(GE)과 소스전극(SE), 또는 게이트전극(GE)과 드레인전극(DE) 사이에는 제1층간절연층(113) 및 제2층간절연층(115)이 배치될 수 있다.
커패시터(Cst)는 박막트랜지스터(TFT)와 중첩하여 배치될 수 있다. 커패시터(Cst)는 서로 중첩하는 하부전극(CE1)과 상부전극(CE2)을 포함할 수 있다. 일부 실시예에서, 박막트랜지스터(TFT)의 게이트전극(GE)이 커패시터(Cst)의 하부전극(CE1)을 포함할 수 있다. 하부전극(CE1)과 상부전극(CE2) 사이에 제1층간절연층(113)이 배치될 수 있다.
반도체층(ACT)은 폴리 실리콘을 포함할 수 있다. 일부 실시예에서, 반도체층(ACT)은 비정질 실리콘(amorphous silicon)을 포함할 수 있다. 일부 실시예에서, 반도체층(ACT)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크로뮴(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 반도체층(ACT)은 채널영역과 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
게이트절연층(112)은 실리콘옥사이드, 실리콘옥시나이트라이드, 실리콘나이트라이드와 같은 무기절연물을 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조일 수 있다.
게이트전극(GE) 또는 커패시터(Cst)의 하부전극(CE1)은 몰리브데늄(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti)과 같은 저저항의 도전 물질을 포함할 수 있으며, 전술한 물질로 이루어진 단일 층 또는 다층 구조일 수 있다.
제1층간절연층(113)은 실리콘옥사이드, 실리콘옥시나이트라이드, 실리콘나이트라이드와 같은 무기절연물을 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조일 수 있다.
커패시터(Cst)의 상부전극(CE2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조일 수 있다.
제2층간절연층(115)은 실리콘옥사이드, 실리콘옥시나이트라이드, 실리콘나이트라이드와 같은 무기절연물을 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조일 수 있다.
소스전극(SE) 또는 드레인전극(DE)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조일 수 있다. 예컨대, 소스전극(SE) 및 드레인전극(DE)은 티타늄층/알루미늄층/티타늄층의 3층 구조일 수 있다.
소스전극(SE) 및 드레인전극(DE)의 형성 전에, 적어도 하나의 무기절연층(IIL)에 투과영역(TA)에 대응하는 제1홀(H1)이 형성될 수 있다. 적어도 하나의 무기절연층(IIL)은 게이트절연층(112), 제1층간절연층(113) 및 제2층간절연층(115) 중 선택된 어느 하나 이상을 포함할 수 있다. 제1홀(H1)은 투과영역(TA)에 대응되도록 형성된 게이트절연층(112)의 홀, 제1층간절연층(113)의 홀 및 제2층간절연층(115)의 홀이 중첩된 것일 수 있다. 도 10a에서는 게이트절연층(112), 제1층간절연층(113) 및 제2층간절연층(115)에 동일한 공정을 통해 제1홀(H1)이 형성된 예를 도시한다. 다른 실시예에서 게이트절연층(112), 제1층간절연층(113) 및 제2층간절연층(115)은 각각 별도의 공정을 통해 홀이 형성되어 제1홀(H1)의 내측면은 매끄럽지 않고 계단 형상과 같은 단차를 가질 수도 있다. 투과영역(TA)의 가장 좁은 폭인 제1홀(H1)의 폭(Wt')은 하부홀(BMLH)의 폭(Wt) 보다 작을 수 있다.
또한 무기절연층(IIL)에는 반도체층(ACT)의 소스 영역 및 드레인 영역을 노출하는 컨택홀들이 형성될 수 있다. 제2층간절연층(115) 상부에 소스전극(SE) 및 드레인전극(DE)이 형성되어 컨택홀들을 통해 반도체층(ACT)의 소스 영역 및 드레인 영역과 각각 컨택할 수 있다.
제2층간절연층(115) 상부에 도전층(200)이 형성될 수 있다. 도전층(200)은 기판(100)의 전면에 형성될 수 있다. 구체적으로, 도전층(200)은 메인표시영역(MDA)과 컴포넌트영역(CA)의 제2층간절연층(115) 상에 형성될 수 있고, 투과영역(TA)의 버퍼층(111) 상에 형성될 수 있다. 도전층(200)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있다. 일 실시예에서, 도전층(200)은 소스전극(SE) 및 드레인전극(DE)과 동일 물질을 포함할 수 있다. 도전층(200)은 다층 구조의 소스전극(SE) 및 드레인전극(DE)의 최상층과 동일 물질을 포함할 수 있다. 예컨대, 도전층(200)은 티타늄을 포함할 수 있다.
도 10b를 참조하면, 도전층(200)은 건식 식각에 의해 일부 제거됨으로써 제1도전패턴(CP1) 및 제2도전패턴(CP2)이 형성될 수 있다.
투과영역(TA)에서 도전층(200)의 일부가 제거되어 투과영역(TA)에 제1도전패턴(CP1)이 형성될 수 있다. 제1도전패턴(CP1)은 투과영역(TA)에 홀패턴(HP)을 형성하기 위한 일종의 희생층일 수 있다. 제1도전패턴(CP1)은 하부홀(BMLH)의 가장자리를 따라 연속하는 라인 형태의 패턴일 수 있다. 제1도전패턴(CP1)의 선폭은 2 마이크로미터(㎛) 내지 20 마이크로미터(㎛)일 수 있다. 제1도전패턴(CP1)의 두께는 50 옹스트롬(Å) 내지 200 옹스트롬(Å)일 수 있다.
메인표시영역(MDA)과 컴포넌트영역(CA)에서 도전층(200)의 일부가 제거되어 소스전극(SE) 및 드레인전극(DE)의 상부면을 커버하는 제2도전패턴(CP2)이 형성될 수 있다.
도 10c를 참조하면, 제2층간절연층(115) 상부에 화소회로(PC)를 커버하는 평탄화층(117)이 배치될 수 있다. 평탄화층(117)은 단층구조 또는 다층구조를 가질 수 있다. 도 10c에서 평탄화층(117)은 제1평탄화층(117a) 및 제2평탄화층(117b)으로 구비될 수 있다. 이에 따라, 제1평탄화층(117a)과 제2평탄화층(117b) 사이에 연결전극(CM) 등을 형성할 수 있어, 고집적화에 유리할 수 있다. 제1평탄화층(117a)은 제2도전패턴(CP2)을 커버할 수 있다.
연결전극(CM)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 연결전극(CM)은 티타늄층/알루미늄층/티타늄층의 3층 구조일 수 있다.
제1평탄화층(117a) 및 제2평탄화층(117b)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 또는 비닐알콜계 고분자 등을 포함할 수 있다. 한편, 제1평탄화층(117a) 및 제2평탄화층(117b)은 실리콘옥사이드, 실리콘옥시나이트라이드, 실리콘나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈옥사이드, 하프늄옥사이드 또는 아연옥사이드 등과 같은 무기 절연물을 포함할 수 있다. 평탄화층(117)을 형성할 시, 층을 형성한 후 평탄한 상면을 제공하기 위해서 그 층의 상면에 화학적 기계적 폴리싱이 수행될 수 있다.
평탄화층(117)에는 투과영역(TA)에 대응하여 제2홀(H2)이 형성될 수 있다. 제2홀(H2)은 제1홀(H1)과 중첩할 수 있다. 도 10c에서는 제2홀(H2)이 제1홀(H1) 보다 크게 형성된 것으로 도시하고 있다. 다른 실시예로, 평탄화층(117)은 무기절연층(IIL)의 제1홀(H1)의 가장자리를 덮도록 구비되어, 제2홀(H2)의 면적이 제1홀(H1)의 면적보다 좁게 형성될 수 있다.
제1평탄화층(117a)에는 박막트랜지스터(TFT)의 소스전극(SE) 및 드레인전극(DE) 중 어느 하나를 노출시키는 비아홀이 형성되고, 제2평탄화층(117b)에는 연결전극(CM)을 노출시키는 비아홀이 형성될 수 있다.
도 10d를 참조하면, 평탄화층(117) 상에 화소전극(121)이 형성되고, 화소전극(121)은 연결전극(CM)을 통해 소스전극(SE) 또는 드레인전극(DE)과 컨택하여 박막트랜지스터(TFT)에 전기적으로 연결될 수 있다.
화소전극(121)은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 화소전극(121)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 예컨대, 화소전극(121)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막들을 갖는 구조를 가질 수 있다. 이 경우, 화소전극(121)은 ITO/Ag/ITO로 적층된 구조를 가질 수 있다.
도 10e를 참조하면, 평탄화층(117) 상에 화소정의층(119)이 배치될 수 있다. 화소정의층(119)은 화소전극(121)의 가장자리를 덮으며, 화소전극(121)의 일부를 노출하는 개구(OP)를 구비할 수 있다. 개구(OP)에 의해서 유기발광다이오드(OLED)의 발광영역, 즉, 제1부화소(Pm) 및 제2부화소(Pa)의 크기 및 형상이 정의된다. 화소정의층(119)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로 형성될 수 있다.
화소정의층(119)에는 투과영역(TA)에 위치하는 제3홀(H3)이 형성될 수 있다. 제3홀(H3)은 제1홀(H1) 및 제2홀(H2)과 중첩할 수 있다. 제1홀(H1) 내지 제3홀(H3)에 의해, 투과영역(TA)에서의 광 투과율이 향상될 수 있다.
화소정의층(119)의 개구(OP)의 내에는 화소전극(121)에 대응되도록 발광층(122)이 배치된다. 발광층(122)은 고분자 물질 또는 저분자 물질을 포함할 수 있으며, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
발광층(122)의 상부 및/또는 하부에는 유기 기능층(122e)이 배치될 수 있다. 유기 기능층(122e)은 제1기능층(122a) 및/또는 제2기능층(122c)를 포함할 수 있다. 제1기능층(122a) 또는 제2기능층(122c)은 생략될 수 있다.
제1기능층(122a)은 발광층(122)의 하부에 배치될 수 있다. 제1기능층(122a)은 유기물로 구비된 단층 또는 다층일 수 있다. 제1기능층(122a)은 홀 수송층(HTL: Hole Transport Layer)일 수 있다. 또는, 제1기능층(122a)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다.
제2기능층(122c)은 발광층(122b)의 상부에 배치될 수 있다. 제2기능층(122c)은 유기물로 구비된 단층 또는 다층일 수 있다. 제2기능층(122c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
제1기능층(122a) 및 제2기능층(122c)은 메인표시영역(MDA)과 컴포넌트영역(CA)에 포함된 유기발광다이오드(OLED)들에 대응되도록 일체로 형성될 수 있다.
제2기능층(122c) 상부에는 대향전극(123)이 배치된다. 대향전극(123)은 일함수가 낮은 도전성 물질을 포함할 수 있다. 예컨대, 대향전극(123)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(123)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 대향전극(123)은 메인표시영역(MDA)과 컴포넌트영역(CA)에 포함된 유기발광다이오드(OLED)들에 대응되도록 일체로 형성될 수 있다.
순차적으로 적층된 화소전극(221)으로부터 대향전극(223)까지의 층들은 유기발광다이오드(OLED)를 형성할 수 있다.
대향전극(123) 상에는 유기물질을 포함하는 상부층(150)이 형성될 수 있다. 상부층(150)은 대향전극(123)을 보호하는 동시에 광추출 효율을 높이기 위해서 마련된 층일 수 있다. 상부층(150)은 대향전극(123) 보다 굴절률이 높은 유기물질을 포함할 수 있다. 또는, 상부층(150)은 굴절률이 서로 다른 층들이 적층되어 구비될 수 있다. 예컨대, 상부층(150)은 고굴절률층/저굴절률층/고굴절률층이 적층되어 구비될 수 있다. 이 때, 고굴절률층의 굴절률은 1.7이상 일 수 있으며, 저굴절률층의 굴절률은 1.3이하 일 수 있다. 상부층(150)은 추가적으로 LiF를 포함할 수 있다. 또는, 상부층(150)은 추가적으로 실리콘옥사이드, 실리콘옥시나이트라이드, 실리콘나이트라이드 중 적어도 하나를 포함할 수 있다. 다른 실시예로, 상부층(150)은 생략될 수도 있다.
제1기능층(122a), 제2기능층(122c), 대향전극(123) 및 상부층(150)은 각각 기판(100)의 전면에 형성될 수 있다. 제1기능층(122a), 제2기능층(122c), 대향전극(123) 및 상부층(150)은 메인표시영역(MDA) 및 컴포넌트영역(CA)에 형성될 수 있다. 제1기능층(122a), 제2기능층(122c), 대향전극(123) 및 상부층(150)은 각각 투과영역(TA)의 제1 내지 제3홀들(H1, H2, H3)의 측면과 제1도전패턴(CP1)을 커버할 수 있다.
제1기능층(122a), 제2기능층(122c), 대향전극(123) 및 상부층(150)이 각각 기판(100)의 전면에 형성된 후, 투과영역(TA)에 대응되는 기판(100)의 상면과 반대되는 하면에 레이저를 조사할 수 있다.
도 10f에 도시된 바와 같이, 레이저 리프트 오프(laser lift off)를 이용하여 제1도전패턴(CP1)에 대응되는 부분에 형성된 유기 기능층(122e), 대향전극(123), 및 상부층(150)을 제거할 수 있다. 유기 기능층(122e), 대향전극(123), 및 상부층(150)이 제거될 때 제1도전패턴(CP1)이 함께 제거될 수 있다. 투과영역(PA) 중 제1도전패턴(CP1)이 형성되지 않은 영역에서는 대향전극(123) 및 상부층(150)만 제거되고, 유기 기능층(122e)은 제거되지 않고 잔존할 수 있다.
제1도전패턴(CP1)에 대응되는 부분에 형성된 유기 기능층(122e), 대향전극(123), 및 상부층(150)이 제거됨으로써 투과영역(TA)에 홀패턴(HP)이 형성될 수 있다. 홀패턴(HP)은 제1도전패턴(CP1)의 형상에 대응하는, 투과영역(TA)의 유기 기능층(122e)에 형성된 홀일 수 있다.
제1도전패턴(CP1)과 같은 희생층 없이 레이저를 이용하여 투과영역(TA) 상에 형성된 유기 기능층(122e), 대향전극(123) 및 상부층(150)을 제거하는 경우, 대향전극(123), 및 상부층(150)만 제거되고, 유기 기능층(122e)이 제거되지 않고 잔존하여 투과영역(TA)의 투과율이 저하되는 문제점이 존재하였다. 또한 투과영역(TA)에서 무기절연층의 제거에 따라 잔존하는 무기층의 두께가 감소한 상황에서, 잔존하는 유기 기능층(122e)에 의해 기판(100)의 제2베이스층(103)으로부터 방출되는 가스 및/또는 제2베이스층(103)으로 유입되는 수분 및/또는 유기봉지층(132, 도 2)으로부터 유입되는 수분 등이 투과영역(TA)의 유기 기능층(122e)을 따라 전파되어, 투과영역(TA) 주변의 화소들에 불량이 발생하는 문제점이 있다.
본 실시예에서는 유기 기능층(122e)의 하부에 제1도전패턴(CP1)을 형성한 후 레이저 리프트 오프 공법에 의해 제1도전패턴(CP1)을 이용하여 유기 기능층(122e)을 제거하여 단락(끊음)시킴으로써 투습 경로를 차단할 수 있다.
도 11a 내지 도 11e는 일 실시예에 따른 표시 장치의 제조 방법을 개략적으로 나타낸 단면도들이다. 이하에서는 도 10a 내지 도 10f에서 설명한 공정과 동일한 공정에 대한 설명은 생략하고, 차이점을 중심으로 설명한다.
도 11a를 참조하면, 컴포넌트영역(CA)에서 기판(100) 상에 하부금속층(BML)이 형성된 후, 메인표시영역(MDA)과 컴포넌트영역(CA)에 버퍼층(111)이 형성될 수 있다.
메인표시영역(MDA)과 컴포넌트영역(CA)의 버퍼층(111) 상에 화소회로(PC)가 형성될 수 있다. 컴포넌트영역(CA) 상에 배치된 화소회로(PC)는 하부금속층(BML)에 중첩할 수 있다. 적어도 하나의 무기절연층(IIL)에 투과영역(TA)에 대응하는 제1홀(H1)이 형성될 수 있다.
무기절연층(IIL) 상에 화소회로(PC)를 덮도록 평탄화층(117)이 형성될 수 있다. 평탄화층(117)에는 투과영역(TA)에 대응하여 제2홀(H2)이 형성될 수 있다.
도 11b를 참조하면, 평탄화층(117) 상에 화소전극(121)이 형성되고, 화소전극(121)은 평탄화층(117)의 비아홀을 통해 소스전극(SE) 또는 드레인전극(DE)과 컨택하여 박막트랜지스터(TFT)에 전기적으로 연결될 수 있다.
평탄화층(117) 상에 화소전극(121)의 가장자리를 덮는 화소정의층(119)이 배치될 수 있다. 화소정의층(119)은 화소전극(121)의 일부를 노출하는 개구(OP)를 구비할 수 있다. 화소정의층(119)에는 투과영역(TA)에 대응하는 제3홀(H3)이 형성될 수 있다.
도 11c를 참조하면, 투과영역(TA)에 제3도전패턴(CP3)이 형성될 수 있다. 제3도전패턴(CP3)은 투과영역(TA)에 홀패턴(HP)을 형성하기 위한 일종의 희생층일 수 있다. 제3도전패턴(CP3)은 하부홀(BMLH)의 가장자리를 따라 연속하는 라인 형태의 패턴일 수 있다. 제3도전패턴(CP3)은 마스크(예를 들어, 미세금속마스크(FMM))를 이용한 증착 공정으로 형성될 수 있다. 일 실시예에서, 제3도전패턴(CP3)은 이터븀(Yb)을 포함할 수 있다. 제3도전패턴(CP3)의 선폭은 2 마이크로미터(㎛) 내지 20 마이크로미터(㎛)일 수 있다. 제3도전패턴(CP3)의 두께는 50 옹스트롬(Å) 내지 200 옹스트롬(Å)일 수 있다.
도 11d를 참조하면, 화소정의층(119)의 개구(OP)의 내에는 화소전극(121)에 대응되도록 발광층(122)이 배치된다. 발광층(122)의 상부 및/또는 하부에는 유기 기능층(122e)이 배치될 수 있다. 유기 기능층(122e)은 제1기능층(122a) 및/또는 제2기능층(122c)를 포함할 수 있다. 제2기능층(122c) 상부에는 대향전극(123)이 배치될 수 있다. 대향전극(123) 상에는 유기물질을 포함하는 상부층(150)이 형성될 수 있다.
제1기능층(122a), 제2기능층(122c), 대향전극(123) 및 상부층(150)은 메인표시영역(MDA) 및 컴포넌트영역(CA)에 형성될 수 있다. 제1기능층(122a), 제2기능층(122c), 대향전극(123) 및 상부층(150)은 각각 투과영역(TA)의 제1 내지 제3홀들(H1, H2, H3)의 측면과 제3도전패턴(CP3)을 커버할 수 있다.
제1기능층(122a), 제2기능층(122c), 대향전극(123) 및 상부층(150)이 각각 기판(100)의 전면에 형성된 후, 투과영역(TA)에 대응되는 기판(100)의 상면과 반대되는 하면에 레이저를 조사할 수 있다.
도 11e를 참조하면, 레이저 리프트 오프(laser lift off)를 이용하여 제3도전패턴(CP3)에 대응되는 부분에 형성된 유기 기능층(122e), 대향전극(123), 및 상부층(150)을 제거할 수 있다. 유기 기능층(122e), 대향전극(123), 및 상부층(150)이 제거될 때 제3도전패턴(CP3)은 잔존할 수 있다. 투과영역(PA) 중 제3도전패턴(CP3)이 형성되지 않은 영역에서는 대향전극(123) 및 상부층(150)만 제거되고, 유기 기능층(122e)은 제거되지 않고 잔존할 수 있다.
제3도전패턴(CP3)에 대응하는 부분에 형성된 유기 기능층(122e), 대향전극(123), 및 상부층(150)이 제거됨으로써 투과영역(TA)에 홀패턴(HP)이 형성될 수 있다. 홀패턴(HP)은 제3도전패턴(CP3)의 형상에 대응하는, 투과영역(TA)의 유기 기능층(122e)에 형성된 홀일 수 있다.
도 11e에 도시된 표시장치는 유기 기능층(122e) 하부의 제3도전패턴(CP3)이 잔존하는 점에서, 도 10f에 도시된 유기 기능층(122e) 하부의 제1도전패턴(CP1)이 제거된 표시장치와 차이가 있다.
도 12는 일 실시예에 따른 컴포넌트영역(CA)에 형성된 홀패턴의 형상을 개략적으로 나타낸 평면도이다.
도 12를 참조하면, 하부금속층(BML)의 하부홀(BMLH)의 가장자리 또는 투과영역(TA)의 가장자리를 따라 투과영역(TA) 내에 홀패턴(HP')이 구비될 수 있다. 홀패턴(HP')은 하부홀(BMLH)의 형상에 대응하는 형상을 가질 수 있다. 도 12에 도시된 홀패턴(HP')은 대략 투과영역(TA)의 전체에 대응하는 유기 기능층(122e)에 정의된 홀일 수 있다. 홀패턴(HP')은 투과영역(TA)보다 작은 면적을 가질 수 있다.
도 12는 도 8b에 도시된 하부금속층(BML)의 하부홀(BMLH) 내의 홀패턴(HP')에 대응할 수 있다. 도시되지 않았으나, 도 8a, 및 도 8c 내지 도 9e 각각에 도시된 하부금속층(BML)의 하부홀(BMLH)의 가장자리를 따라 투과영역(TA) 내에 홀패턴(HP')이 구비될 수 있다.
도 13a 내지 도 13c는 일 실시예에 따른 표시 장치의 제조 방법을 개략적으로 나타낸 단면도들이다. 이하에서는 도 10a 내지 도 10f에서 설명한 공정과 동일한 공정에 대한 설명은 생략하고, 차이점을 중심으로 설명한다.
도 13a를 참조하면, 기판(100) 상에 화소회로(PC)가 형성되고, 적어도 하나의 무기절연층(IIL)에 투과영역(TA)에 대응하는 제1홀(H1)이 형성될 수 있다. 무기절연층(IIL) 상부에 도전층(200)이 형성되고, 도전층(200)이 건식 식각에 의해 일부 제거됨으로써 제1도전패턴(CP1') 및 제2도전패턴(CP2)이 형성될 수 있다. 도전층(200)은 티타늄을 포함하는 티타늄층일 수 있다.
투과영역(TA)에 제1도전패턴(CP1')이 형성될 수 있다. 제1도전패턴(CP1')은 투과영역(TA)에 대응하는 판형의 패턴일 수 있다. 제1도전패턴(CP1')의 가장자리는 하부금속층(BML)의 가장자리와 이격되며, 제1도전패턴(CP1')은 투과영역(TA)의 폭(Wt')보다 작은 폭을 가질 수 있다. 제1도전패턴(CP1')의 두께는 50 옹스트롬(Å) 내지 200 옹스트롬(Å)일 수 있다.
메인표시영역(MDA)과 컴포넌트영역(CA)에는 소스전극(SE) 및 드레인전극(DE)의 상부면을 커버하는 제2도전패턴(CP2)이 형성될 수 있다.
도 13b를 참조하면, 제2층간절연층(115) 상부에 화소회로(PC)를 덮으며 평탄화층(117)이 배치될 수 있다. 평탄화층(117)에는 투과영역(TA)에 대응하여 제2홀(H2)이 형성될 수 있다.
평탄화층(117) 상에 화소전극(121)이 형성되고, 평탄화층(117) 상에 화소전극(121)의 가장자리를 덮는 화소정의층(119)이 배치될 수 있다. 화소정의층(119)에는 투과영역(TA)에 대응하는 제3홀(H3)이 형성될 수 있다.
화소정의층(119)의 개구(OP) 내에는 화소전극(121)에 대응되도록 발광층(122)이 배치된다. 발광층(122)의 상부 및/또는 하부에는 유기 기능층(122e)이 배치될 수 있다. 유기 기능층(122e)은 제1기능층(122a) 및/또는 제2기능층(122c)를 포함할 수 있다. 제2기능층(122c) 상부에는 대향전극(123)이 배치될 수 있다. 대향전극(123) 상에는 유기물질을 포함하는 상부층(150)이 형성될 수 있다.
제1기능층(122a), 제2기능층(122c), 대향전극(123) 및 상부층(150)은 메인표시영역(MDA) 및 컴포넌트영역(CA)에 형성될 수 있다. 제1기능층(122a), 제2기능층(122c), 대향전극(123) 및 상부층(150)은 각각 투과영역(TA)의 제1 내지 제3홀들(H1, H2, H3)의 측면과 제1도전패턴(CP1')을 커버할 수 있다.
제1기능층(122a), 제2기능층(122c), 대향전극(123) 및 상부층(150)은 각각 기판(100)의 전면에 형성된 후, 투과영역(TA)에 대응되는 기판(100)의 상면과 반대되는 하면에 레이저를 조사할 수 있다.
도 13c를 참조하면, 레이저 리프트 오프(laser lift off)를 이용하여 제1도전패턴(CP1')에 대응되는 부분에 형성된 유기 기능층(122e), 대향전극(123), 및 상부층(150)을 제거할 수 있다. 유기 기능층(122e), 대향전극(123), 및 상부층(150)이 제거될 때 제1도전패턴(CP1')이 함께 제거될 수 있다. 투과영역(TA) 중 제1도전패턴(CP1')이 형성되지 않은 영역에서는 대향전극(123) 및 상부층(150)만 제거되고, 유기 기능층(122e)은 제거되지 않고 잔존할 수 있다.
제1도전패턴(CP1')에 대응하는 부분에 형성된 유기 기능층(122e), 대향전극(123), 및 상부층(150)이 제거됨으로써 투과영역(TA)에 홀패턴(HP')이 형성될 수 있다. 홀패턴(HP')은 제1도전패턴(CP1')의 형상에 대응하는, 투과영역(TA)의 유기 기능층(122e)에 형성된 홀일 수 있다.
도 14a 내지 도 14e는 일 실시예에 따른 표시 장치의 제조 방법을 개략적으로 나타낸 단면도들이다. 이하에서는 도 10a 내지 도 10f에서 설명한 공정과 동일한 공정에 대한 설명은 생략하고, 차이점을 중심으로 설명한다.
도 14a를 참조하면, 컴포넌트영역(CA)의 기판(100) 상에 도전층(105)을 형성할 수 있다. 도전층(105)은 제1도전층(105a) 및 및 제2도전층(105b)을 포함할 수 있다. 도전층(105)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu), 인듐주석산화물(ITO), 인듐아연산화물(IZO), 아연산화물(ZnO), 인듐산화물(ln2O3), 인듐갈륨산화물(IGO), 및 알루미늄아연산화물(AZO)을 포함할 수 있다. 예컨대, 제1도전층(105a)은 티타늄(Ti), 크롬(Cr), 인듐주석산화물(ITO), 인듐아연산화물(IZO), 아연산화물(ZnO), 인듐산화물(ln2O3), 인듐갈륨산화물(IGO), 및 알루미늄아연산화물(AZO) 중 적어도 하나를 포함할 수 있다. 제2도전층(105b)은 몰리브덴(Mo)을 포함할 수 있다.
제1도전층(105a)은 기판(100)의 상면으로부터 제1두께(t1)를 가지도록 기판(100) 상에 형성되고, 제2도전층(105b)은 제1도전층(105a)의 상면으로부터 제2두께(t2)를 가지도록 제1도전층(105a) 상에 형성될 수 있다. 제2도전층(105b)의 제2두께(t2)는 제1도전층(105a)의 제1두께(t1)보다 두꺼울 수 있다. 예컨대, 제1두께(t1)는 200 옹스트롬(Å) 내지 400 옹스트롬(Å)일 수 있고, 제2두께(t2)는 2500 옹스트롬(Å) 내지 3500 옹스트롬(Å)일 수 있다.
메인표시영역(MDA)의 기판(100) 및 컴포넌트영역(CA)의 제2도전층(105b) 상에 버퍼층(111)이 형성되고, 버퍼층(111) 상에 화소회로(PC)가 형성될 수 있다. 적어도 하나의 무기절연층(IIL)에 투과영역(TA)에 대응하는 제1홀(H1)이 형성되고, 무기절연층(IIL) 상부에 화소회로(PC)를 덮는 평탄화층(117)이 배치될 수 있다. 평탄화층(117)에는 투과영역(TA)에 대응하여 제2홀(H2)이 형성될 수 있다. 제1홀(H1) 및 제2홀(H2)에 의해 투과영역(TA)에서 제2도전층(105b)의 상부면이 노출될 수 있다.
도 14b에 도시된 바와 같이, 메인표시영역(MDA)과 컴포넌트영역(CA)의 평탄화층(117) 상부 및 투과영역(TA)의 제2 금속층(105b) 상부에 도전층(121M)을 형성할 수 있다.
다음으로, 도 14c에 도시된 바와 같이, 도전층(121M)의 적어도 일부를 제거하여 화소전극(121)을 형성하고, 투과영역(TA)에 대응되는 제2도전층(105b)의 일부를 제거할 수 있다. 기판(100)의 전면에 형성된 도전층(121M)을 습식 식각하여 화소전극(121)을 형성할 수 있다. 도전층(121M)이 식각될 때, 투과영역(TA) 상에 형성된 제2도전층(105b)도 함께 식각될 수 있다. 이에 따라 투과영역(TA) 상의 제2도전층(105b)의 하부에 배치된 제1도전층(105a)의 상면이 외부로 노출될 수 있다.
도 14d에 도시된 바와 같이, 평탄화층(117) 상에 화소전극(121)의 가장자리를 덮는 화소정의층(119)이 배치될 수 있다. 화소정의층(119)에는 투과영역(TA)에 대응하는 제3홀(H3)이 형성될 수 있다.
그리고, 화소전극(121) 및 제1도전층(105a)을 덮도록 기판(100)의 전면에 유기 기능층(122e), 대향전극(123) 및 상부층(150)이 형성될 수 있다. 유기 기능층(122e), 대향전극(123) 및 상부층(150)은 메인표시영역(MDA)과 컴포넌트영역(CA)에 포함된 유기발광다이오드(OLED)들에 대응되도록 일체로 형성될 수 있다.
제1기능층(122a), 제2기능층(122c), 대향전극(123) 및 상부층(150)은 각각 기판(100)의 전면에 형성된 후, 투과영역(TA)에 대응되는 기판(100)의 상면과 반대되는 하면에 레이저를 조사할 수 있다.
도 14e를 참조하면, 레이저 리프트 오프(laser lift off)를 이용하여 투과영역(TA)의 제1도전층(105a)을 희생층으로하여 제1도전층(105a)에 대응되는 부분에 형성된 유기 기능층(122e), 대향전극(123) 및 상부층(150)을 제거하여 투과영역(TA)에 홀패턴(HP')이 형성될 수 있다. 이때 투과영역(TA)의 제1도전층(105a) 또한 제거되어, 기판(100)의 제2배리어층(104)의 상부면이 노출되고, 컴포넌트영역(CA)에 하부금속층(BML)이 형성될 수 있다. 하부금속층(BML)의 하부홀(BMLH)의 폭(Wt)은 투과영역(TA)의 가장 좁은 폭과 동일할 수 있다. 도 14e에서, 유기 기능층(122e)의 홀패턴(HP')의 폭 또는 면적은 하부금속층(BML)의 하부홀(BMLH)의 폭(Wt) 또는 면적과 동일하다.
도 15a 내지 도 15c는 일 실시예에 따른 표시 장치의 제조 방법을 개략적으로 나타낸 단면도들이다. 이하에서는 도 11a 내지 도 11e에서 설명한 공정과 동일한 공정에 대한 설명은 생략하고, 차이점을 중심으로 설명한다.
도 15a에 도시된 바와 같이, 컴포넌트영역(CA)에 하부금속층(BML)이 형성된 후, 메인표시영역(MDA)과 컴포넌트영역(CA)에 화소회로(PC)가 형성되고, 화소회로(PC)와 연결되는 화소전극(121)이 형성될 수 있다. 또한, 적어도 하나의 무기절연층(IIL)에 투과영역(TA)에 대응하는 제1홀(H1)이 형성되고, 평탄화층(117)에 투과영역(TA)에 대응하여 제2홀(H2)이 형성되고, 화소정의층(119)에 투과영역(TA)에 대응하는 제3홀(H3)이 형성될 수 있다.
도 15b를 참조하면, 투과영역(TA)에 제3도전패턴(CP3')이 형성될 수 있다. 제3도전패턴(CP3')은 투과영역(TA)에 홀패턴(HP)을 형성하기 위한 일종의 희생층일 수 있다. 제3도전패턴(CP3')은 투과영역(TA)에 대응하는 판형의 패턴일 수 있다. 제3도전패턴(CP3')은 마스크(예를 들어, 미세금속마스크(FMM))를 이용한 증착 공정으로 형성될 수 있다. 일 실시예에서, 제3도전패턴(CP3')은 이터븀(Yb)을 포함할 수 있다. 제3도전패턴(CP3')의 두께는 50 옹스트롬(Å) 내지 200 옹스트롬(Å)일 수 있다.
그리고, 화소전극(121) 및 제3도전패턴(CP3')을 덮도록 기판(100)의 전면에 유기 기능층(122e), 대향전극(123) 및 상부층(150)이 형성될 수 있다. 이어서, 투과영역(TA)에 대응되는 기판(100)의 상면과 반대되는 하면에 레이저를 조사할 수 있다.
도 15c를 참조하면, 레이저 리프트 오프(laser lift off)를 이용하여 제3도전패턴(CP3')에 대응되는 부분에 형성된 유기 기능층(122e), 대향전극(123) 및 상부층(150)을 제거할 수 있다. 이때 제3도전패턴(CP3')은 투과영역(TA)에 잔존할 수 있다. 투과영역(PA) 중 제3도전패턴(CP3')이 형성되지 않은 영역에서는 대향전극(123) 및 상부층(150)만 제거되고, 유기 기능층(122e)은 제거되지 않고 잔존할 수 있다.
전술된 실시예들은, 버퍼층(111)이 투과영역(TA)에 대응하여 연속적으로 배치된 것으로 도시하고 있다.
도 16 및 도 17은 일 실시예에 따른 표시장치의 투과영역을 개략적으로 나타낸 단면도들이다.
다른 실시예에서, 도 16에 도시된 바와 같이, 버퍼층(111)은 제1버퍼층(111a) 및 제2버퍼층(111b)을 포함하고, 하부금속층(BML)은 제1버퍼층(111a)과 제2버퍼층(111b) 사이에 구비될 수 있다. 또한 무기절연층(IIL)의 제1홀(H1)에 중첩하는 제2버퍼층(111b)의 홀(111H)이 형성되어, 투과영역(TA)에 제1버퍼층(111a)의 상부면이 노출될 수 있다. 희생층인 제1도전패턴(CP1, CP1') 및 제3도전패턴(CP3, CP3')은 투과영역(TA)의 제1버퍼층(111a)의 상부면에 형성될 수 있다. 다른 실시예에서, 무기절연층(IIL)의 제1홀(H1) 및 제2버퍼층(111b)의 홀(111H)에 중첩하도록 제1버퍼층(111a)에 홀이 형성되어, 투과영역(TA)에 기판(100)의 제2배리어층(104)의 상부면이 노출될 수 있다.
다른 실시예에서, 도 17에 도시된 바와 같이, 무기절연층(IIL)의 제1홀(H1)이 형성될 때 버퍼층(111) 및 제2배리어층(104)의 적어도 일부가 함께 식각되어 투과영역(TA)에 제2배리어층(104)의 상부면이 노출될 수 있다. 희생층인 제1도전패턴(CP1, CP1') 및 제3도전패턴(CP3, CP3')은 투과영역(TA)의 제2배리어층(104)의 상부면에 형성될 수 있다.
본 발명의 실시예들은, 투과영역(TA)에 배치된 유기층(예컨대, 유기 기능층(122e))이 홀패턴(HP, HP')을 가짐으로써, 유기층의 상부 및/또는 하부에 배치된 유기 절연층(예컨대, 제2베이스층(103), 유기봉지층(132) 등)으로부터 유기층으로의 투습 전파 경로를 차단할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
MDA: 메인표시영역 CA: 컴포넌트영역
TA: 투과영역 BML: 하부금속층
BML: 하부홀 1: 표시 장치
100: 기판

Claims (22)

  1. 메인표시영역, 투과영역을 구비한 컴포넌트영역, 및 상기 메인표시영역의 외곽의 주변영역을 포함하는 기판;
    상기 메인표시영역 상에 배치된 제1박막트랜지스터 및 제1표시요소;
    상기 컴포넌트영역 상에 배치된 제2박막트랜지스터 및 제2표시요소;
    상기 컴포넌트영역의 상기 기판과 상기 제2박막트랜지스터 사이에 배치되고, 상기 투과영역에 대응하는 홀을 갖는 하부금속층; 및
    상기 투과영역에 배치되고, 상기 하부금속층의 홀의 가장자리를 따라 홀패턴이 정의된 유기층;을 포함하는 표시장치.
  2. 제1항에 있어서,
    상기 유기층의 홀패턴 내에 구비된 제1도전패턴;을 더 포함하는 표시장치.
  3. 제2항에 있어서,
    상기 제1도전패턴은 이터븀(Yb)을 포함하는, 표시장치.
  4. 제2항에 있어서,
    상기 제1도전패턴의 두께는 50 옹스트롬(Å) 내지 200 옹스트롬(Å)인, 표시장치.
  5. 제1항에 있어서,
    상기 제2박막트랜지스터의 소스전극 및 드레인전극의 상부면에 배치된 제2도전패턴;을 더 포함하는 표시장치.
  6. 제4항에 있어서,
    상기 제2도전패턴은 티타늄(Ti)을 포함하는, 표시장치.
  7. 제4항에 있어서,
    상기 제2도전패턴은 상기 소스전극 및 상기 드레인전극의 최상층과 동일 물질을 포함하는, 표시장치.
  8. 제1항에 있어서,
    상기 유기층은 상기 제1표시요소 및 상기 제2표시요소의 상기 발광층의 하부에 배치된 제1기능층과 상기 발광층의 상부에 배치된 제2기능층 중 적어도 하나를 포함하는, 표시장치.
  9. 제1항에 있어서,
    상기 유기층의 상기 홀패턴은 라인 형상을 가지며, 상기 하부금속층의 홀의 가장자리를 따라 연속 또는 불연속하게 구비된, 표시장치.
  10. 제1항에 있어서,
    상기 유기층의 상기 홀패턴은 상기 하부금속층의 홀의 가장자리를 따라 소정 간격으로 배치된 복수의 아일랜드 타입의 홀패턴들인, 표시장치.
  11. 제1항에 있어서,
    상기 유기층의 상기 홀패턴은 상기 하부금속층의 상기 홀의 형상을 갖는, 표시장치.
  12. 제1항에 있어서,
    상기 투과영역에서 상기 기판과 상기 유기층 사이에 배치된 무기층;을 더 포함하는 표시장치.
  13. 제1항에 있어서, 상기 기판은
    유기물을 포함하는 제1베이스층;
    무기물을 포함하고 상기 제1베이스층 상에 배치된 제1배리어층;
    유기물을 포함하고 상기 제1배리어층 상에 배치된 제2베이스층; 및
    무기물을 포함하고 상기 제2베이스층 상에 배치된 제2배리어층;을 포함하는 표시장치.
  14. 제13항에 있어서,
    상기 유기층은 상기 제2배리어층 상에 배치된, 표시장치.
  15. 제1항에 있어서, 상기 하부금속층은,
    상기 기판의 상면으로부터 제1두께를 갖는 제1금속층; 및
    상기 제1금속층의 상면으로부터 상기 제1두께보다 두꺼운 제2두께를 갖는 제2금속층;을 포함하는 표시장치.
  16. 메인표시영역, 투과영역을 구비한 컴포넌트영역, 및 상기 메인표시영역의 외곽의 주변영역을 포함하는 기판;
    상기 기판의 상기 컴포넌트영역에 배치되고, 상기 투과영역에 대응하는 홀을 갖는 하부금속층;
    상기 하부금속층 상에 배치되고, 상기 투과영역에 대응하는 홀을 갖는 적어도 하나의 절연층;
    상기 적어도 하나의 절연층 상에 배치된 화소전극;
    상기 화소전극 상의 발광층;
    상기 발광층의 하부 및 상기 투과영역에 배치된 제1기능층과 상기 발광층의 상부 및 상기 투과영역에 배치된 제2기능층을 포함하는 유기층; 및
    상기 화소전극에 대향하며 상기 유기층 상에 배치된 대향전극;을 포함하고,
    상기 투과영역에서, 상기 유기층은 상기 하부금속층의 홀의 가장자리를 따라 홀패턴이 정의된, 표시장치.
  17. 제16항에 있어서,
    상기 유기층의 홀패턴 내에 구비된 제1도전패턴;을 더 포함하는 표시장치.
  18. 제17항에 있어서,
    상기 제1도전패턴은 이터븀(Yb)을 포함하는, 표시장치.
  19. 제16항에 있어서,
    상기 하부금속층에 중첩하고, 상기 하부금속층과 상기 화소전극 사이에 배치된 박막트랜지스터의 소스전극 및 드레인전극의 상부면에 배치된 제2도전패턴;을 더 포함하는 표시장치.
  20. 제19항에 있어서,
    상기 제2도전패턴은 티타늄(Ti)을 포함하는, 표시장치.
  21. 제16항에 있어서,
    상기 유기층의 상기 홀패턴은 라인 형상 또는 상기 하부금속층의 상기 홀의 형상을 갖는, 표시장치.
  22. 제21항에 있어서,
    상기 유기층의 상기 홀패턴은 상기 하부금속층의 홀의 가장자리를 따라 연속 또는 불연속하게 구비된, 표시장치.
KR1020200086918A 2020-07-14 2020-07-14 표시장치 KR20220008992A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200086918A KR20220008992A (ko) 2020-07-14 2020-07-14 표시장치
CN202110399168.4A CN113937134A (zh) 2020-07-14 2021-04-14 显示装置
US17/325,326 US20220020835A1 (en) 2020-07-14 2021-05-20 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200086918A KR20220008992A (ko) 2020-07-14 2020-07-14 표시장치

Publications (1)

Publication Number Publication Date
KR20220008992A true KR20220008992A (ko) 2022-01-24

Family

ID=79274250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200086918A KR20220008992A (ko) 2020-07-14 2020-07-14 표시장치

Country Status (3)

Country Link
US (1) US20220020835A1 (ko)
KR (1) KR20220008992A (ko)
CN (1) CN113937134A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210149284A (ko) * 2020-06-01 2021-12-09 삼성디스플레이 주식회사 표시 장치 및 전자 기기
KR20220003693A (ko) * 2020-07-01 2022-01-11 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10205122B2 (en) * 2015-11-20 2019-02-12 Samsung Display Co., Ltd. Organic light-emitting display and method of manufacturing the same
KR102474205B1 (ko) * 2017-12-26 2022-12-06 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR102584517B1 (ko) * 2018-02-28 2023-10-05 삼성디스플레이 주식회사 디스플레이 장치
CN109148537B (zh) * 2018-08-24 2021-12-07 维沃移动通信有限公司 显示面板及制备方法以及电子设备
US20210365659A1 (en) * 2018-12-03 2021-11-25 Boe Technology Group Co., Ltd. Integrated photo-sensing detection display apparatus and method of fabricating integrated photo-sensing detection display apparatus
KR20200082582A (ko) * 2018-12-31 2020-07-08 엘지디스플레이 주식회사 표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치
CN109873003A (zh) * 2019-02-27 2019-06-11 武汉华星光电半导体显示技术有限公司 阵列基板及具有该阵列基板的显示装置
CN110112171B (zh) * 2019-05-21 2021-08-20 京东方科技集团股份有限公司 一种显示面板的制作方法及显示面板
CN110400809A (zh) * 2019-07-24 2019-11-01 深圳市华星光电半导体显示技术有限公司 TFT驱动背板及Micro-LED显示器

Also Published As

Publication number Publication date
CN113937134A (zh) 2022-01-14
US20220020835A1 (en) 2022-01-20

Similar Documents

Publication Publication Date Title
US11715426B2 (en) Display panel and display apparatus including the same
US11849605B2 (en) Display device having pixel-defining layers
KR20210074447A (ko) 표시 장치
US11974481B2 (en) Display panel and display apparatus including the same
KR20210124596A (ko) 표시 패널 및 이를 구비하는 표시 장치
US20210376279A1 (en) Display apparatus and electronic apparatus
KR20210138211A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220019160A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20210154301A (ko) 표시장치
US20230337461A1 (en) Display panel and display apparatus including the same
KR20220019888A (ko) 표시 패널 및 이를 구비하는 표시 장치
US20220020835A1 (en) Display device
KR20220063793A (ko) 표시패널 및 이를 구비하는 표시장치
KR20220031796A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20210149964A (ko) 표시 패널 및 이를 구비하는 표시 장치
US20220271256A1 (en) Display panel and display apparatus including the same
CN113889511A (zh) 显示设备和制造该显示设备的方法
KR20220031795A (ko) 표시 장치 및 그 제조 방법
KR20220095397A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220021082A (ko) 표시 패널 및 이를 구비하는 표시 장치
US12002429B2 (en) Display panel and display apparatus including the same
CN220915670U (zh) 显示面板
US20230022216A1 (en) Display panel and display apparatus including the display panel
KR20220042020A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220092732A (ko) 디스플레이 장치