CN115458559A - 显示面板和包括显示面板的显示装置 - Google Patents

显示面板和包括显示面板的显示装置 Download PDF

Info

Publication number
CN115458559A
CN115458559A CN202210638809.1A CN202210638809A CN115458559A CN 115458559 A CN115458559 A CN 115458559A CN 202210638809 A CN202210638809 A CN 202210638809A CN 115458559 A CN115458559 A CN 115458559A
Authority
CN
China
Prior art keywords
insulating layer
display
region
dam
organic insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210638809.1A
Other languages
English (en)
Inventor
全珠姬
沈栋焕
郑浚琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115458559A publication Critical patent/CN115458559A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features

Abstract

公开了显示装置和显示面板。显示装置包括显示面板和部件，显示面板包括排列有第一显示元件和第一像素电路的第一区域、排列有第二显示元件的第二区域以及排列有包括第二像素电路的像素电路单元的外围区域，部件在显示面板下方排列为对应于第二区域，其中显示面板包括衬底、排列在第一显示元件与第一像素电路之间并且延伸到外围区域的有机绝缘层和提供为在外围区域中的在有机绝缘层中的开口并且至少部分地围绕第一区域的谷部，其中谷部包括彼此分开的第一谷和第二谷，像素电路单元在第一谷与第二谷之间。

Description

显示面板和包括显示面板的显示装置
相关申请的交叉引用
本申请基于并且要求于2021年6月9日提交到韩国知识产权局的第10-2021-0074975号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用以其整体并入本文。
技术领域
一个或多个实施方式涉及显示面板和包括显示面板的显示装置，并且更具体地，涉及具有允许图像甚至在排列有为电子元件的部件的区域中显示的扩展显示区域的显示面板和包括显示面板的显示装置。
背景技术
随着显示装置已变得更薄且更轻量，显示装置的用途已稳步地多样化并且扩展。
由于显示装置出于各种目的被使用，因此使用了用于设计显示装置的形状的各种方法，并且可与显示装置组合或链接到显示装置的功能的数量已增加。
发明内容
一个或多个实施方式包括具有允许图像甚至在排列有为电子元件的部件的区域中显示的扩展显示区域的显示面板和包括显示面板的显示装置。然而，这些目的为实例并且不限制本公开的范围。
附加方面将在下面的详细描述中部分地阐述，并且部分地将通过本描述而显而易见，或者可通过实践提出的本公开的实施方式而习得。
显示装置包括显示面板和部件，显示面板包括排列有第一显示元件和第一像素电路的第一区域、排列有第二显示元件的第二区域和排列有包括第二像素电路的像素电路单元的外围区域，部件在显示面板下方排列为对应于第二区域，其中显示面板包括衬底、排列在第一显示元件与第一像素电路之间并且延伸到外围区域的有机绝缘层和提供为在外围区域中的在有机绝缘层中的开口并且至少部分地围绕第一区域的谷部，其中谷部包括彼此分开的第一谷和第二谷，像素电路单元在第一谷与第二谷之间。
显示装置还可包括排列在外围区域中并且从衬底的上表面突出的坝部，其中谷部可排列在第一区域与坝部之间。
显示装置还可包括至少部分地与第二像素电路重叠的内坝，其中内坝可排列在有机绝缘层上。
显示装置还可包括排列在谷部外部的坝部、与坝部重叠的扇出线和排列在与排列有扇出线的层不同的层中并且将扇出线和第二像素电路彼此连接的桥接线。
显示装置还可包括将第二显示元件和第二像素电路彼此连接的透明连接线，其中有机绝缘层可通过堆叠第一有机绝缘层和第二有机绝缘层来提供，并且透明连接线可排列在第一有机绝缘层与第二有机绝缘层之间。
显示装置还可包括在衬底与有机绝缘层之间的无机绝缘层，其中无机绝缘层可包括对应于第二区域的开口，开口填充有有机绝缘层。
部件可包括成像器件。
根据实施方式，显示面板包括衬底、第一显示元件和第一像素电路、第二显示元件、像素电路单元、有机绝缘层以及谷部，衬底包括生成图像的显示区域和排列在显示区域附近的外围区域，第一显示元件排列在显示区域的第一区域中，第一像素电路连接到第一显示元件，第二显示元件排列在显示区域的第二区域中，在像素电路单元中排列有在外围区域中的连接到第二显示元件的第二像素电路，有机绝缘层排列在第一显示元件与第一像素电路之间并且延伸到外围区域，谷部提供为在外围区域中的在有机绝缘层中的开口并且在平面视图中至少部分地围绕显示区域，其中谷部包括彼此分开(例如，彼此间隔开)的第一谷和第二谷，像素电路单元在第一谷与第二谷之间。
显示面板还可包括排列在外围区域中并且从衬底的上表面突出的坝部，其中谷部可排列在第一区域与坝部之间。
显示面板还可包括排列在外围区域中并且至少部分地围绕显示区域的公共电压驱动线(例如，公共电压供给线)，其中坝部可包括与公共电压驱动线重叠的第一坝。
公共电压驱动线可包括彼此分开的第一公共电压驱动线(例如，第一公共电压供给线)和第二公共电压驱动线(例如，第二公共电压供给线)，像素电路单元在第一公共电压驱动线与第二公共电压驱动线之间。
显示面板还可包括在像素电路单元的一侧处排列在第一公共电压驱动线与第二公共电压驱动线之间的驱动电压供给线。
第一坝可排列为覆盖驱动电压供给线的一个边缘。
坝部可包括与第一坝分开的第二坝，并且第二坝可排列为覆盖公共电压驱动线的边缘。
坝部可包括在第二坝外部的第三坝，并且第三坝的高度可小于第二坝的高度。
可通过堆叠第一有机绝缘层和第二有机绝缘层来提供有机绝缘层，并且像素电路单元可包括在第一有机绝缘层与第二有机绝缘层之间的线。
显示面板还可包括至少部分地与像素电路单元重叠的内坝，其中内坝可排列在有机绝缘层上。
显示面板还可包括与坝部重叠的扇出线以及排列在与排列有扇出线的层不同的层中并且将扇出线和第二像素电路彼此连接的桥接线。
显示面板还可包括将第二显示元件和第二像素电路彼此连接的透明连接线，其中有机绝缘层可通过堆叠第一有机绝缘层和第二有机绝缘层来提供，并且透明连接线可排列在第一有机绝缘层与第二有机绝缘层之间。
显示面板还可包括在衬底与有机绝缘层之间的无机绝缘层，其中无机绝缘层可包括对应于第二区域的开口，开口填充有有机绝缘层。
根据实施方式，显示面板包括衬底、第一显示元件和第一像素电路、有机绝缘层、第二显示元件、像素电路单元、坝部以及谷部，衬底包括实现图像的显示区域和排列在显示区域附近的外围区域，第一显示元件排列在显示区域的第一区域中，第一像素电路连接到第一显示元件，有机绝缘层排列在第一显示元件与第一像素电路之间并且延伸到外围区域，第二显示元件排列在显示区域的第二区域中，像素电路单元排列在外围区域中，并且在像素电路单元中排列有连接到第二显示元件的第二像素电路，坝部排列在外围区域中并且从衬底的上表面突出，谷部提供为有机绝缘层的在显示区域的边缘与坝部之间的开口，其中有机绝缘层在显示区域的边缘与坝部之间的至少部分区域中连续地排列。
显示面板还可包括排列在外围区域中并且至少部分地围绕显示区域的公共电压驱动线，其中坝部可包括与公共电压驱动线重叠的第一坝。
公共电压驱动线可包括彼此分开的第一公共电压驱动线和第二公共电压驱动线，像素电路单元在第一公共电压驱动线与第二公共电压驱动线之间。
显示面板还可包括在像素电路单元的一侧处排列在第一公共电压驱动线与第二公共电压驱动线之间的驱动电压供给线。
第一坝可排列为覆盖驱动电压供给线的一个边缘。
附图说明
通过结合附图的下面的描述，某些实施方式的以上和其它方面、特征和优点将更加显而易见，在附图中：
图1是示意性地示出根据实施方式的显示装置的透视图；
图2是示意性地示出根据实施方式的显示装置的一部分的剖面视图；
图3是示意性地示出根据实施方式的可包括在图1中的显示装置中的显示面板的平面视图；
图4是示意性地示出根据实施方式的显示面板的部分区域的平面布局视图；
图5A是示意性地示出根据实施方式的显示面板的一部分的剖面视图；
图5B是示意性地示出根据实施方式的显示面板的一部分的剖面视图；
图6是示意性地示出根据实施方式的显示面板的一部分的平面视图；
图7是示意性地示出根据实施方式的显示面板的一部分的平面视图；
图8是沿图7中的线I-I'截取的图7中的显示面板的剖面视图；
图9是沿图7中的线II-II'截取的图7中的显示面板的剖面视图；
图10是根据实施方式的沿图7中的线II-II'截取的图7中的显示面板的剖面视图；以及
图11是根据实施方式的沿图7中的线II-II'截取的图7中的显示面板的剖面视图。
具体实施方式
现在将详细地参照实施方式，实施方式的实例示出在附图中，其中类似的附图标记在整个本公开中是指类似的元件。在这方面，本实施方式可具有不同的形式和配置，并且不应被解释为限于本文中所阐述的描述。相应地，以下仅通过参照图对实施方式进行描述以解释本公开的各方面。如本文中所使用的，术语“和/或”包括相关联所列项目中的一个或者多个的任何和所有组合。在整个本公开中，表述“a、b和c中的至少一个”指示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c的全部、或者其变体。
因为本公开可具有各种修改的实施方式，所以实施方式在附图中示出并且相对于实施方式来描述。通过参考参照附图描述的实施方式，本公开的效果和特性以及实现它们的方法将显而易见。然而，本公开可以许多不同的形式和配置实施，并且不应被解释为限于本文中所阐述的实施方式。
以下将参照附图对本公开的一个或多个实施方式更详细地描述。相同或彼此对应的部件被赋予相同的附图标记，而与图编号无关，并且将省略冗余解释。
将理解的是，当层、区或元件被称为“形成”在另一层、区或元件“上”时，其能够直接或间接形成在另一层、区或元件上。也就是说，例如，其间可存在有一个或多个居间层、区或元件。在附图中，为了解释的便利，附图中的部件的大小可被夸大或减小。换句话说，因为附图中的部件的大小和厚度为了解释的便利而任意地示出，所以下面的实施方式不限于此。
在下面的实例中，x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以更广泛的意义来解释。例如，x轴、y轴和z轴可彼此垂直，或者可代表彼此不垂直的不同方向。
图1是示意性地示出根据实施方式的显示装置1的透视图。
参照图1，显示装置1包括显示区域DA和显示区域DA的外部的外围区域DPA。显示区域DA可包括第一区域DA1和第二区域DA2。第一区域DA1可排列为至少部分地围绕第二区域DA2。第一区域DA1可包括主显示区域，并且第二区域DA2可包括排列有部件的部件区域和辅助显示区域。换句话说，第一区域DA1和第二区域DA2可独立或一起显示图像。外围区域DPA可包括没有排列在其中的显示元件的一种非显示区域。显示区域DA可由外围区域DPA完全围绕。
图1示出了显示区域DA仅具有排列有部件的一个第二区域DA2。在另一实施方式中，显示装置1可具有两个或更多个第二区域DA2，并且第二区域DA2的形状和大小可彼此不同。当从与显示装置1的上表面大致垂直的方向(例如，z方向)观察时，第二区域DA2可具有各种形状，诸如圆形形状、椭圆形形状、诸如四边形或类似形状的多边形形状、星形形状、或菱形形状。此外，在图1中，当从与显示装置1的上表面大致垂直的方向观察时，第二区域DA2排列在具有大致四边形形状的第一区域DA1的上侧(在+y方向上)的中心处。然而，第二区域DA2可排列在为四边形的第一区域DA1的一侧的另一位置(例如，右上侧或左上侧)处。
显示装置1可通过使用排列在第一区域DA1中的多个第一像素Pm和排列在第二区域DA2中的多个第二像素Pa来提供图像。
多个第二像素Pa可排列在第二区域DA2中。多个第二像素Pa可发射光并且提供图像。第二区域DA2中显示的图像为辅助图像，并且可具有比第一区域DA1中显示的图像的分辨率更低的分辨率。
为电子元件的部件40(参见图2)可在第二区域DA2中排列在显示面板10下方。部件40可为传感器，例如，照明传感器、接近传感器和虹膜传感器。部件40可包括使用光的光学传感器。部件40可包括使用红外光或可见光的作为相机的成像器件。在一些实施方式中，部件40可包括太阳能电池和闪光灯。在一些实施方式中，部件40可具有接收声音的功能。为了将对部件40的功能的限制保持在最低，用于驱动排列在第二区域DA2中的第二像素Pa的第二像素电路可不排列在第二区域DA2中，而是可排列在外围区域DPA中。
在显示面板和包括显示面板的显示装置的情况下，根据实施方式，当光穿过第二区域DA2时，透光率可为约10％或更大，例如，约40％或更大、约25％或更大、约50％或更大、约85％或更大、或约90％或更大。
图2是示意性地示出根据实施方式的显示装置1的一部分的剖面视图。
参照图2，显示装置1可包括显示面板10和与显示面板10重叠的部件40。在显示面板10上方还可排列有用于保护显示面板10的覆盖窗(未示出)。
显示面板10可包括与部件40重叠的第二区域DA2和用于显示主图像的第一区域DA1。显示面板10可包括衬底100、排列在衬底100上的显示层DISL、触摸屏层TSL、光学功能层OFL和排列在衬底100下方的面板保护构件PB。
显示层DISL可包括包含有薄膜晶体管TFTm和TFTa的电路层PCL；以及包括作为显示元件的发光元件(例如，第一显示元件EDm和第二显示元件EDa)的显示元件层；以及薄膜封装层TFEL。在衬底100与显示层DISL之间和在显示层DISL内可分别排列有绝缘层IL和IL'。
衬底100可包括诸如玻璃、石英和聚合物树脂的绝缘材料。衬底100可包括刚性衬底或者可弯折、可折叠或可卷曲的柔性衬底。
第一像素电路PCm和与第一像素电路PCm连接的第一显示元件EDm可排列在显示面板10的第一区域DA1中。第一像素电路PCm包括至少一个薄膜晶体管TFTm，并且可控制第一显示元件EDm的发射。第一像素Pm可通过第一显示元件EDm的发射来实现。
第二显示元件EDa可排列在显示面板10的第二区域DA2中以实现第二像素Pa。第二区域DA2为辅助显示区域，并且第二区域DA2的分辨率可小于第一区域DA1的分辨率。换句话说，排列在第二区域DA2中的第二显示元件EDa的每单位面积的数量可小于排列在第一区域DA1中的第一显示元件EDm的每单位面积的数量。
在本实施方式中，用于驱动第二显示元件EDa的第二像素电路PCa可排列在外围区域DPA而不是第二区域DA2中。换句话说，第二像素电路PCa可排列为不与第二显示元件EDa重叠。
第二像素电路PCa可包括至少一个薄膜晶体管TFTa，并且可通过连接线TWL电连接到第二显示元件EDa。连接线TWL可包括透明导电材料。第二像素电路PCa可控制第二显示元件EDa的发光。第二像素Pa可通过第二显示元件EDa的发光来实现。
此外，第二区域DA2可包括从部件40发射的光/声音或入射在部件40上的光/声音透射的区域。因为仅第二显示元件EDa和包括透明导电材料的连接线TWL排列在第二区域DA2中并且排列在第二区域DA2中的第二显示元件EDa的每单位面积的数量小于排列在第一区域DA1中的第一显示元件EDm的每单位面积的数量，所以第二区域DA2的透光率可为高的。
为显示元件的第一显示元件EDm和第二显示元件EDa可由薄膜封装层TFEL覆盖。在一些实施方式中，薄膜封装层TFEL可包括至少一个无机封装层和至少一个有机封装层，如图2中所示。在实施方式中，薄膜封装层TFEL可包括第一无机封装层131、第二无机封装层133和在第一无机封装层131与第二无机封装层133之间的有机封装层132。
第一无机封装层131和第二无机封装层133中的每个可包括诸如氧化硅(SiO2)、硅氮化物(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnO)的一种或多种无机绝缘材料，并且可通过化学气相沉积(CVD)来提供。有机封装层132可包括聚合物类材料。聚合物类材料可包括硅类树脂、丙烯酰类树脂、环氧类树脂、聚酰亚胺和聚乙烯。
第一无机封装层131、有机封装层132和第二无机封装层133中的每个可一体地提供为单个主体以覆盖第一区域DA1和第二区域DA2。
触摸屏层TSL可根据例如触摸事件的外部输入来获得坐标信息。触摸屏层TSL可包括触摸电极和连接到触摸电极的触摸线。触摸屏层TSL可通过使用自电容方法或互电容方法来检测外部输入。
触摸屏层TSL可提供在薄膜封装层TFEL上。在一些实施方式中，触摸屏层TSL可单独地提供在触摸衬底上，并且然后可通过诸如光学透明粘合剂(OCA)的粘合层联接到薄膜封装层TFEL。在实施方式中，触摸屏层TSL可直接提供在薄膜封装层TFEL上，并且在这种情况下，触摸屏层TSL与薄膜封装层TFEL之间可没有粘合层。
光学功能层OFL可包括抗反射层。抗反射层可减少从外部朝向显示装置1入射的(外部)光的反射率。在一些实施方式中，光学功能层OFL可包括偏振膜。在一些实施方式中，光学功能层OFL可包括包含有黑色矩阵和滤色器的过滤器板。
面板保护构件PB可附接在衬底100下方以支承并保护衬底100。在面板保护构件PB中可形成有对应于第二区域DA2的开口PB_OP。开口PB_OP将改善第二区域DA2的透光率。面板保护构件PB可包括聚对苯二甲酸乙二醇酯(PET)或聚酰亚胺(PI)。
第二区域DA2在x方向上的大小可大于排列有部件40的区域的在x方向上的大小。相应地，提供在面板保护构件PB中的开口PB_OP的沿x方向的大小可不等于第二区域DA2的大小。
此外，多个部件40可排列在第二区域DA2中。多个部件40可具有彼此不同的功能。例如，多个部件40可包括相机(成像器件)、太阳能电池、闪光灯、接近传感器、照度传感器和虹膜传感器中的至少两个。
图3是示意性地示出根据实施方式的可包括在图1中的显示装置中的显示面板10的平面视图。
参照图3，显示面板10的各种元件排列在衬底100上。衬底100包括显示区域DA和围绕显示区域DA的外围区域DPA。显示区域DA包括显示主图像的第一区域DA1和显示辅助图像的第二区域DA2。辅助图像可与主图像一起提供一个完整图像，并且可为独立于主图像的图像。在外围区域DPA中可提供有像素电路单元PCP，在像素电路单元PCP中排列有用于驱动排列在第二区域DA2中的第二像素Pa的第二像素电路PCa。
多个第一像素Pm可排列在第一区域DA1中。第一像素Pm中的每个可实现为第一显示元件，诸如有机发光二极管。用于驱动第一像素Pm的第一像素电路PCm可排列在第一区域DA1中，并且可与第一像素Pm重叠。第一像素Pm中的每个可发射例如红色光、绿色光、蓝色光或白色光。第一区域DA1由密封构件覆盖，并且可被保护为免受环境空气或湿气的影响。
第二区域DA2可如上所述位于第一区域DA1的一侧处，或者可排列在显示区域DA内并且由第一区域DA1围绕。多个第二像素Pa排列在第二区域DA2中。多个第二像素Pa中的每个可通过诸如有机发光二极管的第二显示元件来实现。第二像素Pa中的每个可发射例如红色光、绿色光、蓝色光或白色光。第二区域DA2由密封构件覆盖，并且可被保护为免受环境空气或湿气的影响。第二区域DA2的分辨率可为第一区域DA1的分辨率的约1/2、3/8、1/3、1/4、2/9、1/8、1/9、1/16等。例如，第一区域DA1的分辨率可为约400ppi或更大，并且第二区域DA2的分辨率可为约200ppi或约100ppi。
用于驱动第二像素Pa的第二像素电路PCa可排列在于外围区域DPA中排列的像素电路单元PCP中。像素电路单元PCP可排列在外围区域DPA中并且靠近第二区域DA2。例如，当第二区域DA2排列在显示区域DA的顶侧处时，像素电路单元PCP可排列在外围区域DPA的顶侧处。第二像素电路PCa可通过在y方向上延伸的连接线TWL连接到实现第二像素Pa的第二显示元件。
除了像素电路单元PCP之外，在外围区域DPA中还可排列有第一扫描驱动电路SDRV1、第二扫描驱动电路SDRV2、端子单元PAD、第一驱动电压供给线11a和公共电压供给线(未示出)。第一像素电路PCm和第二像素电路PCa中的每个可电连接到排列在外围区域DPA中的外部电路。
第一扫描驱动电路SDRV1可经由扫描线SL将扫描信号施加到第一像素电路PCm中的每个以驱动第一像素Pm。第一扫描驱动电路SDRV1可经由发射控制线EL将发射控制信号施加到像素电路中的每个。第二扫描驱动电路SDRV2可相对于第一区域DA1在第一扫描驱动电路SDRV1的相对侧上(例如，第二扫描驱动电路SDRV2可与第一扫描驱动电路SDRV1在第一区域DA1的相对两侧上)，并且可与第一扫描驱动电路SDRV1大致平行。第一区域DA1的第一像素Pm的像素电路中的一些可电连接到第一扫描驱动电路SDRV1，并且剩余像素电路可电连接到第二扫描驱动电路SDRV2。
端子单元PAD可排列在衬底100的一侧处。端子单元PAD被暴露而没有用绝缘层覆盖，并且连接到显示电路板30。在显示电路板30中可排列有显示驱动单元32。
显示驱动单元32可生成待传送到第一扫描驱动电路SDRV1和第二扫描驱动电路SDRV2的控制信号。显示驱动单元32生成数据信号，并且生成的数据信号可经由扇出线FW和连接到扇出线FW的数据线DL传送到第一像素电路PCm。
显示驱动单元32可将驱动电压施加到第一驱动电压供给线11a，并且可将公共电压施加到公共电压供给线。驱动电压可经由连接到第一驱动电压供给线11a的驱动电压线PL施加到第一像素Pm和第二像素Pa的像素电路，并且公共电压可经由连接到公共电压供给线(未示出)的公共电压线施加到显示元件的相对电极。
第一驱动电压供给线11a可在第一区域DA1的下侧处(例如，在第一区域DA1的下边缘上)在x方向上延伸。尽管图3中未示出，但是第二驱动电压供给线(未示出)可排列在显示区域DA的上侧处(例如，在显示区域DA的上边缘上)。上述第二驱动电压供给线可在像素电路单元PCP的上侧处(例如，在像素电路单元PCP的上边缘上)在x方向上延伸。公共电压供给线(未示出)具有带一侧开口的环形形状，并且可部分地围绕显示区域DA。
在图3中，仅示出了一个第二区域DA2。然而，第二区域DA2可提供为多个。在这种情况下，多个第二区域DA2可彼此间隔开，并且第一相机可排列为对应于一个第二区域DA2，并且第二相机可排列为对应于另一第二区域DA2。在一些实施方式中，相机可排列为对应于一个第二区域DA2，并且红外传感器可排列为对应于另一第二区域DA2。多个第二区域DA2的形状和大小可彼此不同。
第二区域DA2可具有圆形形状、椭圆形形状、多边形形状或无定形形状。在一些实施方式中，第二区域DA2可具有八边形形状。第二区域DA2可为各种形状的多边形，诸如四边形形状、六边形形状或类似形状。第二区域DA2可由第一区域DA1围绕。
图4是示意性地示出根据实施方式的显示面板的部分区域的平面布局视图。作为实例，图4示出了第二区域DA2、在第二区域DA2周围的第一区域DA1和排列在外围区域DPA中的像素电路单元PCP。
参照图4，多个第一像素Pm可排列在第一区域DA1中。在本公开中，第一像素Pm为子像素，而子像素为用于实现图像的最小单位并且是指显示元件发射光的发射区域。同时，当有机发光二极管用作显示元件时，发射区域可由像素限定层的开口限定。这将稍后进行描述。多个第一像素Pm中的每个可发射红色光、绿色光、蓝色光和白色光中的一种。
在一些实施方式中，排列在第一区域DA1中的第一像素Pm可包括第一子像素Pr、第二子像素Pg和第三子像素Pb。第一子像素Pr、第二子像素Pg和第三子像素Pb可分别实现红色、绿色和蓝色。第一像素Pm可排列为
Figure BDA0003683036660000111
结构。
例如，第一子像素Pr可排列在虚拟矩形的顶点之中的彼此面对的第一顶点和第三顶点处，而虚拟矩形具有第二子像素Pg的中心点作为矩形的中心点，并且第三子像素Pb可排列在剩余顶点(即，第二顶点和第四顶点)处。第二子像素Pg的面积可小于第一子像素Pr和第三子像素Pb的面积。
这种像素排列结构被称为
Figure BDA0003683036660000121
矩阵结构或
Figure BDA0003683036660000122
结构，并且可通过凭借应用共享相邻像素以表现颜色的渲染驱动而使用少量像素来实现高分辨率。
在图4中，多个第一像素Pm排列为
Figure BDA0003683036660000123
矩阵结构，但是本公开不限于此。例如，多个第一像素Pm可排列为各种形状，诸如条纹结构、马赛克阵列结构、三角洲阵列结构或类似结构。
在第一区域DA1中，第一像素电路PCm可与第一像素Pm重叠，并且可在x方向和y方向上排列为矩阵形状。在本公开中，第一像素电路PCm是指实现一个第一像素Pm的像素电路的单位。
多个第二像素Pa可排列在第二区域DA2中。多个第二像素Pa中的每个为子像素，并且可发射红色光、绿色光、蓝色光和白色光中的一种。第二像素Pa可包括各自发射彼此不同颜色的光的第一子像素Pr'、第二子像素Pg'和第三子像素Pb'。第一子像素Pr'、第二子像素Pg'和第三子像素Pb'可分别实现红色、绿色和蓝色。
排列在第二区域DA2中的第二像素Pa的每单位面积的数量可小于排列在第一区域DA1中的第一像素Pm的每单位面积的数量。例如，每相同面积的第二像素Pa的数量和第一像素Pm的数量可以1:2、1:4、1:8或1:9的比率来提供。换句话说，第二区域DA2的分辨率可为第一区域DA1的分辨率的约1/2、1/4、1/8或1/9。在图4中，第二区域DA2的分辨率为第一区域DA1的分辨率的约1/8。
排列在第二区域DA2中的第二像素Pa可排列为各种形状。第二像素Pa中的一些可聚集在一起并且形成像素组，并且第二像素Pa可在像素组内排列为各种形状，诸如
Figure BDA0003683036660000124
结构、条纹结构、马赛克阵列结构和三角洲阵列结构。在这种情况下，排列在像素组内的第二像素Pa之间的距离可等于第一像素Pm之间的距离。
在一些实施方式中，如图4中所示，第二像素Pa可以分布的方式排列在第二区域DA2中。换句话说，第二像素Pa之间的距离可大于第一像素Pm之间的距离。同时，第二区域DA2的未排列有第二像素Pa的区域可被称为具有高透光率的透射区域TA。
实现第二像素Pa的发光的第二像素电路PCa可排列在外围区域DPA中。因为第二像素电路PCa没有排列在第二区域DA2中，所以可确保第二区域DA2的更大的透射区域TA。此外，用于将恒定电压或信号施加到第二像素电路PCa的线没有排列在第二区域DA2中，并且因此，第二像素Pa可自由地排列而与线排列无关。
第二像素电路PCa可通过连接线连接到第二像素Pa。连接线可包括至少一个透明连接线TWL和至少一个金属连接线TWL'。
透明连接线TWL至少部分地排列在第二区域DA2中，并且可包括透明导电材料。例如，透明连接线TWL可包括透明导电氧化物(TCO)。透明连接线TWL可包括导电氧化物，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)或氧化铝锌(AZO)。
透明连接线TWL连接到第二像素Pa可表示透明连接线TWL电连接到用于实现第二像素Pa的第二显示元件的像素电极。
透明连接线TWL可通过金属连接线TWL'连接到第二像素电路PCa。金属连接线TWL'可为排列在外围区域DPA中的线，并且金属连接线TWL'的一端连接到第二像素电路PCa，并且金属连接线TWL'的另一端连接到透明连接线TWL。
金属连接线TWL'可包括包含有钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等的导电材料，并且可包括包含有上述材料的单层或多层。金属连接线TWL'可在第二像素电路PCa之间提供为多个。
在一些实施方式中，金属连接线TWL'可包括排列在彼此不同的层中的第一金属连接线TWL1'和第二金属连接线TWL2'。例如，第一金属连接线TWL1'可排列在与数据线DL的层相同的层中，并且可包括与数据线DL的材料相同的材料。第二金属连接线TWL2'和第一金属连接线TWL1'可排列为绝缘层在第二金属连接线TWL2'与第一金属连接线TWL1'之间。例如，第二金属连接线TWL2'排列在与有机发光二极管OLED(参见图5A)的第一像素电极121(参见图5A)的层相同的层中，并且可包括与第一像素电极121(参见图5A)的材料相同的材料。在一些实施方式中，第二金属连接线TWL2'可包括与连接电极CM(参见图5A)的材料相同的材料，并且可排列在与连接电极CM的层相同的层中。
第一金属连接线TWL1'和第二金属连接线TWL2'可排列在第二像素电路PCa之间，并且可在平面视图中至少部分地弯折。在一些实施方式中，排列在彼此不同层中的第一金属连接线TWL1'和第二金属连接线TWL2'可提供为多个，并且第一金属连接线TWL1'和第二金属连接线TWL2'可交替地排列在多个第二像素电路PCa之间的区域中。
透明连接线TWL排列在第二区域DA2中，并且可在第二区域DA2的边缘处连接到金属连接线TWL'。透明连接线TWL可包括透明导电材料。
金属连接线TWL'可排列在与透明连接线TWL的层相同的层中，或者可排列在与透明连接线TWL的层不同的层中。当金属连接线TWL'和透明连接线TWL排列在彼此不同的层中时，金属连接线TWL'和透明连接线TWL可通过接触孔彼此连接。
金属连接线TWL'可具有比透明连接线TWL更高的导电率。因为金属连接线TWL'排列在外围区域DPA中，所以不需要确保透光率，并且因此，金属连接线TWL'可包括具有比透明连接线TWL更低的透光率和更高的导电率的材料。因此，可最小化透明连接线TWL的电阻。
扫描线SL可包括连接到第一像素电路PCm的主扫描线SLm和连接到第二像素电路PCa的辅助扫描线SLa。主扫描线SLm在x方向上延伸，并且可连接到第一像素电路PCm。主扫描线SLm可不排列在第二区域DA2中。换句话说，主扫描线SLm可断开连接，而第二区域DA2在断开连接的主扫描线SLm之间。在这种情况下，排列在第二区域DA2的左侧上的主扫描线SLm可接收来自第一扫描驱动电路SDRV1(参见图3)的信号，并且排列在第二区域DA2的右侧上的主扫描线SLm可接收来自第二扫描驱动电路SDRV2(参见图3)的信号。
辅助扫描线SLa可与排列在相同行中的第二像素电路PCa之中的用于驱动排列在相同行中的第二像素Pa的第二像素电路PCa连接。
主扫描线SLm和辅助扫描线SLa通过扫描连接线SWL彼此连接，并且因此，相同的信号可传送到各自排列在相同行中的用于驱动第一像素Pm的像素电路和用于驱动第二像素Pa的像素电路。
扫描连接线SWL排列在与主扫描线SLm和辅助扫描线SLa不同的层中，并且扫描连接线SWL可通过接触孔连接到主扫描线SLm和辅助扫描线SLa中的每个。扫描连接线SWL可排列在外围区域DPA中。
数据线DL可包括连接到第一像素电路PCm的主数据线DLm和连接到第二像素电路PCa的辅助数据线DLa。主数据线DLm在y方向上延伸，并且可连接到排列在相同列中的第一像素电路PCm。辅助数据线DLa在y方向上延伸，并且可连接到排列在相同列中的第二像素电路PCa。
主数据线DLm和辅助数据线DLa可相对于在主数据线DLm与辅助数据线DLa之间的第二区域DA2彼此间隔开。主数据线DLm和辅助数据线DLa通过数据连接线DWL彼此连接，并且因此，相同的信号可传送到各自排列在相同列中的用于驱动第一像素Pm的像素电路和用于驱动第二像素Pa的像素电路。
数据连接线DWL可排列为绕过第二区域DA2。数据连接线DWL可排列为与排列在第一区域DA1中的第一像素电路PCm重叠。由于数据连接线DWL排列在第一区域DA1中，因此不需要确保将排列有数据连接线DWL的附加空间，并且因此，可最小化死区面积。
数据连接线DWL排列在与主数据线DLm和辅助数据线DLa的层不同的层中，并且数据连接线DWL可通过接触孔连接到主数据线DLm和辅助数据线DLa中的每个。
图5A是示意性地示出根据实施方式的显示面板10的第一区域DA1、第二区域DA2和外围区域DPA的一部分的剖面视图。
参照图5A，第一像素Pm排列在第一区域DA1中，并且第二像素Pa排列在第二区域DA2中。包括主薄膜晶体管TFT和主存储电容器Cst的第一像素电路PCm和连接到第一像素电路PCm的作为第一显示元件的第一有机发光二极管OLED可排列在第一区域DA1中。作为第二显示元件的第二有机发光二极管OLED'可排列在第二区域DA2中。包括辅助薄膜晶体管TFT'和辅助存储电容器Cst'的第二像素电路PCa可排列在外围区域DPA中。将第二像素电路PCa和第二有机发光二极管OLED'彼此连接的透明连接线TWL可排列在第二区域DA2中。
在本公开中，描述为实例的是有机发光二极管用作显示元件，但是在另一实施方式中，无机发光器件或量子点发光器件可用作显示元件。
以下将对包括在显示面板10中的元件的堆叠结构进行描述。在显示面板10中，可堆叠有衬底100、缓冲层111、电路层PCL和显示元件层EDL。
衬底100可包括诸如玻璃、石英和聚合物树脂的绝缘材料。衬底100可包括刚性衬底或可弯折、可折叠或可卷曲的柔性衬底。
缓冲层111可排列在衬底100上以减少或阻挡来自衬底100下方的异物、湿气或环境空气的渗透，并且提供排列在衬底100上的平坦表面。缓冲层111可包括诸如氧化物或氮化物的无机材料、有机材料或者有机和无机化合物，并且可具有无机材料和有机材料的单层或多层结构。在衬底100与缓冲层111之间还可包括有用于阻挡环境空气的渗透的阻挡层(未示出)。在一些实施方式中，缓冲层111可包括氧化硅(SiO2)或硅氮化物(SiNx)。
电路层PCL排列在缓冲层111上，并且可包括第一像素电路PCm和第二像素电路PCa、第一栅极绝缘层112、第二栅极绝缘层113、层间绝缘层115、第一有机绝缘层116和第二有机绝缘层117。第一像素电路PCm可包括主薄膜晶体管TFT和主存储电容器Cst，并且第二像素电路PCa可包括辅助薄膜晶体管TFT'和辅助存储电容器Cst'。
主薄膜晶体管TFT和辅助薄膜晶体管TFT'可排列在缓冲层111上方。主薄膜晶体管TFT可包括第一半导体层A1、第一栅电极G1、第一源电极S1和第一漏电极D1。主薄膜晶体管TFT可连接到第一有机发光二极管OLED以驱动第一有机发光二极管OLED。辅助薄膜晶体管TFT'可连接到第二有机发光二极管OLED'以驱动第二有机发光二极管OLED'。辅助薄膜晶体管TFT'具有与主薄膜晶体管TFT的配置相似的配置，并且因此，将省略其冗余描述。
第一半导体层A1排列在缓冲层111上，并且可包括多晶硅。在另一实施方式中，第一半导体层A1可包括非晶硅。在另一实施方式中，第一半导体层A1可包括选自由铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)和锌(Zn)构成的集群中的至少一种材料的氧化物。第一半导体层A1可包括沟道区域、源区域和漏区域，源区域和漏区域掺杂有杂质。
第一栅极绝缘层112可覆盖第一半导体层A1。第一栅极绝缘层112可包括无机绝缘材料，诸如SiO2、SiNx、SiOxNy、Al2O3、TiO2、Ta2O5、HfO2或ZnO。第一栅极绝缘层112可包括包含有上述无机绝缘材料的单层或多层。
第一栅电极G1在第一栅极绝缘层112上方排列为与第一半导体层A1重叠。第一栅电极G1包括Mo、Al、Cu、Ti等，并且可包括单层或多层。例如，第一栅电极G1可包括单个Mo层。
第二栅极绝缘层113可覆盖第一栅电极G1。第二栅极绝缘层113可包括无机绝缘材料，诸如SiO2、SiNx、SiOxNy、Al2O3、TiO2、Ta2O5、HfO2或ZnO。第二栅极绝缘层113可包括包含有上述无机绝缘材料的单层或多层。
主存储电容器Cst的上电极CE2和辅助存储电容器Cst'的上电极CE2'可排列在第二栅极绝缘层113上方。
在第一区域DA1中，主存储电容器Cst的上电极CE2可与在上电极CE2下方的第一栅电极G1重叠。相对于在其间的第二栅极绝缘层113而彼此重叠的第一栅电极G1和上电极CE2可构成主存储电容器Cst。第一栅电极G1可包括主存储电容器Cst的下电极CE1。
在外围区域DPA中，辅助存储电容器Cst'的上电极CE2'可与在上电极CE2'下方的辅助薄膜晶体管TFT'的栅电极重叠。辅助薄膜晶体管TFT'的栅电极可包括辅助存储电容器Cst'的下电极CE1a。
上电极CE2和CE2'可包括Al、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、Cr、钙(Ca)、Mo、Ti、钨(W)和/或Cu，并且可包括上述材料的单层或多层。
层间绝缘层115可覆盖上电极CE2和CE2'。层间绝缘层115可包括SiO2、SiNx、SiOxNy、Al2O3、TiO2、Ta2O5、HfO2、ZnO或类似物。层间绝缘层115可包括包含有上述无机绝缘材料的单层或多层。
第一源电极S1和第一漏电极D1可排列在层间绝缘层115上。第一源电极S1和第一漏电极D1中的每个可包括包含有Mo、Al、Cu、Ti等的导电材料，并且可具有包括上述材料的多层或单层。例如，第一源电极S1和第一漏电极D1中的每个可具有Ti层、Al层和另一Ti层的多层结构。
在显示面板10的无机绝缘层IL中可限定有对应于第二区域DA2的开口H1。例如，当第一栅极绝缘层112、第二栅极绝缘层113和层间绝缘层115被统称为无机绝缘层IL时，对应于第二区域DA2的开口H1可限定在无机绝缘层IL中。开口H1可暴露缓冲层111或衬底100的上表面的一部分。开口H1可通过使提供为与第二区域DA2对应的第一栅极绝缘层112的第一开口112a、第二栅极绝缘层113的第二开口113a和层间绝缘层115的第三开口115a重叠来提供。第一开口112a、第二开口113a和第三开口115a可通过单独的过程而独立提供，或者可通过相同的过程而同步地提供。第一有机绝缘层116可填充在无机绝缘层IL的开口H1中。
第一有机绝缘层116覆盖第一区域DA1的第一源电极S1和第一漏电极D1以及外围区域DPA，并且可填充第二区域DA2中的无机绝缘层IL的开口H1。
第一有机绝缘层116可包括诸如光敏PI、PI、聚碳酸酯(PC)、苯并环丁烯(BCB)、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS)的通用聚合物、具有酚类基团的聚合物衍生物、丙烯酰类聚合物、酰亚胺类聚合物、芳醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物或乙烯醇类聚合物。
在一些实施方式中，第一有机绝缘层116可包括硅氧烷类有机材料。硅氧烷类有机材料可包括HMDSO、八甲基三硅氧烷、十甲基四硅氧烷、十二甲基五硅氧烷和聚二甲基硅氧烷。
第一有机绝缘层116的折射率相对于约550nm的波长可为约1.4至约1.6。连接电极CM和诸如数据连接线DWL的各种线可排列在第一有机绝缘层116上方，并且因此，可有利于高集成度。
同时，透明连接线TWL可提供在第二区域DA2中的第一有机绝缘层116上方。透明连接线TWL从外围区域DPA延伸到第二区域DA2，并且可将第二有机发光二极管OLED'和第二像素电路PCa彼此连接。
透明连接线TWL可连接到金属连接线TWL'。金属连接线TWL'排列在外围区域DPA中，并且可连接到第二像素电路PCa，例如，辅助薄膜晶体管TFT'。透明连接线TWL可排列在第二区域DA2的透射区域TA中。透明连接线TWL的端部可覆盖金属连接线TWL'的端部。
金属连接线TWL'可包括包含有Mo、Al、Cu、Ti或类似物的导电材料，并且可包括包含有以上材料的单层或多层。在一些实施方式中，金属连接线TWL'可在与连接电极CM的层相同的层中具有与连接电极CM的材料相同的材料。在一些实施方式中，金属连接线TWL'可在与数据线DL的层相同的层中具有与数据线DL的材料相同的材料。然而，本公开不限于此。金属连接线TWL'可排列在各种层上。例如，金属连接线TWL'可排列在与第一像素电极121的层相同的层中。
透明连接线TWL可包括透明导电材料。例如，透明连接线TWL可包括TCO。透明连接线TWL可包括诸如ITO、IZO、ZnO、In2O3、IGO或AZO的导电氧化物。
金属连接线TWL'可具有比透明连接线TWL更高的导电率。因为金属连接线TWL'排列在外围区域DPA中，所以不需要确保透光率，并且因此，金属连接线TWL'可包括具有比透明连接线TWL更低透光率和更高导电率的材料。
第二有机绝缘层117可覆盖第一有机绝缘层116上的透明连接线TWL。第二有机绝缘层117可具有平坦的上表面，以使得排列在第二有机绝缘层117上的第一像素电极121和第二像素电极121'可提供为平坦的。第二有机绝缘层117可具有带有高透光率和平坦度的硅氧烷类有机材料。硅氧烷类有机材料可包括HMDSO、八甲基三硅氧烷、十甲基四硅氧烷、十二甲基五硅氧烷和聚二甲基硅氧烷。
第二有机绝缘层117可包括诸如光敏PI、PI、BCB、HMDSO、PMMA或PS的通用聚合物、具有酚类基团的聚合物衍生物、丙烯酰类聚合物、酰亚胺类聚合物、芳醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物或乙烯醇类聚合物。
第一有机发光二极管OLED和第二有机发光二极管OLED'可排列在第二有机绝缘层117上。第一有机发光二极管OLED的第一像素电极121和第二有机发光二极管OLED'的第二像素电极121'可分别通过排列在第一有机绝缘层116上的连接电极CM以及透明连接线TWL和金属连接线TWL'连接到第一像素电路PCm和第二像素电路PCa。
第一像素电极121和第二像素电极121'中的每个可包括诸如ITO、IZO、ZnO、In2O3、IGO或AZO的导电氧化物。第一像素电极121和第二像素电极121'中的每个可包括包含有Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或其任何化合物的反射层。例如，第一像素电极121和第二像素电极121'可各自具有在上述反射层上方/下方提供包括ITO、IZO、ZnO或In2O3的层的结构。在这种情况下，第一像素电极121和第二像素电极121'中的每个可具有ITO层、Ag层和另一ITO层的堆叠结构。
像素限定层119覆盖布置在第二有机绝缘层117上的、第一像素电极121和第二像素电极121'中的每个的边缘。在像素限定层119中限定有分别暴露第一像素电极121和第二像素电极121'的中心部分的第一开口OP1和第二开口OP2。第一有机发光二极管OLED和第二有机发光二极管OLED'(即，第一像素Pm和第二像素Pa)的发射区域的大小和形状分别由第一开口OP1和第二开口OP2限定。
像素限定层119可增加第一像素电极121和第二像素电极121'的边缘与第一像素电极121和第二像素电极121'上方的相对电极123之间的距离，以由此防止电弧等在第一像素电极121和第二像素电极121'的边缘处发生。像素限定层119可包括诸如PI、聚酰胺、丙烯酸树脂、BCB、HMDSO和酚醛树脂的有机绝缘材料，并且可通过旋涂等来提供。
在第二区域DA2中的像素限定层119上方可排列有间隔件SPC。间隔件SPC可防止由掩膜工艺导致的冲压。间隔件SPC可包括诸如PI、聚酰胺、丙烯酸树脂、BCB、HMDSO、酚醛树脂或类似物的有机绝缘材料。在一些实施方式中，间隔件SPC可包括与像素限定层119的材料相同的材料，并且可通过使用半色调掩模与像素限定层119同步地提供。
提供为分别与第一像素电极121和第二像素电极121'对应的第一发射层122b和第二发射层122b'可分别排列在像素限定层119的第一开口OP1和第二开口OP2中。第一发射层122b和第二发射层122b'可各自包括聚合物材料或低分子量材料，并且可发射红色光、绿色光、蓝色光或白色光。
在第一发射层122b和第二发射层122b'上方和/或下方可排列有有机功能层122e。有机功能层122e可包括第一功能层122a和/或第二功能层122c。可省略第一功能层122a或第二功能层122c。
第一功能层122a可排列在第一发射层122b和第二发射层122b'下方。第一功能层122a可包括有机材料的单层或多层。第一功能层122a可包括具有单层结构的空穴传输层(HTL)。在一些实施方式中，第一功能层122a可包括空穴注入层(HIL)和HTL。第一功能层122a可一体地提供为单个主体，以对应于分别包括在第一区域DA1和第二区域DA2中的第一有机发光二极管OLED和第二有机发光二极管OLED'。
第二功能层122c可排列在第一发射层122b和第二发射层122b'上方。第二功能层122c可包括有机材料的单层或多层。第二功能层122c可包括电子传输层(ETL)或电子注入层(EIL)。第二功能层122c可一体地提供为单个主体，以对应于分别包括在第一区域DA1和第二区域DA2中的第一有机发光二极管OLED和第二有机发光二极管OLED'。
相对电极123排列在第二功能层122c上方。相对电极123可包括具有低功函数的导电材料。例如，相对电极123可包括包含有Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、锂(Li)、Ca或其任何合金的(半)透明层。在一些实施方式中，相对电极123还可包括在包括上述材料的(半)透明层上方的包括ITO、IZO、ZnO或In2O3的层。相对电极123可一体地提供为单个主体，以对应于分别包括在第一区域DA1和第二区域DA2中的第一有机发光二极管OLED和第二有机发光二极管OLED'。
提供在第一区域DA1中的从第一像素电极121到相对电极123的层可构成第一有机发光二极管OLED。提供在第二区域DA2中的从第二像素电极121'到相对电极123的层可构成第二有机发光二极管OLED'。
在相对电极123上可提供有包括有机材料的上层150。上层150可保护相对电极123并且改善光提取效率。上层150可包括具有比相对电极123更高的折射率的有机材料。在一些实施方式中，上层150可包括具有不同折射率的层的堆叠。例如，可通过堆叠高折射率层/低折射率层/高折射率层来提供上层150。高折射率层的折射率可为约1.7或更大，并且低折射率层的折射率可为约1.3或更小。
上层150还可包括氟化锂(LiF)。在一些实施方式中，上层150还可包括诸如SiO2和SiNx的无机绝缘材料。
薄膜封装层TFEL排列在上层150上，并且第一有机发光二极管OLED和第二有机发光二极管OLED'可由薄膜封装层TFEL密封。薄膜封装层TFEL可防止外部湿气或异物渗透到第一有机发光二极管OLED和第二有机发光二极管OLED'中。
薄膜封装层TFEL可包括至少一个无机封装层和至少一个有机封装层。在这方面，图5A示出了薄膜封装层TFEL具有第一无机封装层131、有机封装层132和第二无机封装层133的堆叠结构。在另一实施方式中，可改变有机封装层的数量、无机封装层的数量和堆叠顺序。
第一无机封装层131和第二无机封装层133中的每个可包括诸如SiO2、SiNx、SiOxNy、Al2O3、TiO2、Ta2O5、HfO2、或ZnO的一种或多种无机绝缘材料，并且可通过CVD来提供。有机封装层132可包括聚合物类材料。聚合物类材料可包括硅类树脂、丙烯酰类树脂、环氧类树脂、PI和聚乙烯。第一无机封装层131、有机封装层132和第二无机封装层133中的每个可一体地提供为单个主体，以覆盖第一区域DA1和第二区域DA2。
在图5A中，对应于第二区域DA2的开口H1形成在无机绝缘层IL中，但是本公开不限于此。对应于第二区域DA2的开口可不形成在无机绝缘层IL中，并且可在第二区域DA2中连续地排列，如图5B中所示。即使在无机绝缘层IL不具有开口时，也可通过无机绝缘层IL和有机绝缘层OL的折射率之间的相关性来确保第二区域DA2的透光率。
图6是示意性地示出根据实施方式的显示面板的一部分的平面视图。例如，图6示出了排列有像素电路单元PCP的外围区域DPA。
参照图6，衬底100包括用于实现图像的显示区域DA和围绕显示区域DA的外围区域DPA。实现为第一显示元件的第一像素Pm和第一像素电路PCm排列在显示区域DA的第一区域DA1中，并且实现为第二显示元件的第二像素Pa排列在显示区域DA的第二区域DA2中。
像素电路单元PCP可排列在外围区域DPA中的与第二区域DA2相邻的区域中。连接到排列在第二区域DA2中的第二显示元件的第二像素电路PCa可排列在像素电路单元PCP中。第二显示元件可通过连接线TWL连接到第二像素电路PCa。
围绕显示区域DA的至少一部分的谷部VA可排列在外围区域DPA中。谷部VA可包括通过去除有机绝缘层OL的一部分而提供的区域，该区域防止通过有机绝缘层OL(参见图8)渗透的湿气转移到显示区域DA。换句话说，谷部VA可包括在衬底100上的在第一像素电路PCm与第一显示元件之间的有机绝缘层OL的开口。
在本实施方式中，谷部VA可包括相对于在其间的像素电路单元PCP彼此间隔开的第一谷VA1和第二谷VA2。换句话说，像素电路单元PCP可排列在第一谷VA1与第二谷VA2之间。第一谷VA1和第二谷VA2可为即使在显示区域DA的下侧上也彼此间隔开的单独构件。然而，本公开不限于此。例如，第一谷VA1和第二谷VA2可在显示区域DA的下侧上彼此连接。
当谷部VA连续地排列在像素电路单元PCP内时，像素电路单元PCP中可用的线的数量可能减少。例如，排列在有机绝缘层OL上方的线可变得不可用。当谷部VA排列在像素电路单元PCP上方时，死区可能延伸。
在本实施方式中，谷部VA包括彼此分开的第一谷VA1和第二谷VA2，像素电路单元PCP在第一谷VA1与第二谷VA2之间，并且通过使用排列在像素电路单元PCP中的各个层中的线，可实现高集成度并且可减小死区。
此外，在外围区域DPA中可提供有排列为至少部分地围绕显示区域DA的公共电压供给线13。公共电压供给线13为用于将公共电压施加到排列在显示区域DA中的第一显示元件和第二显示元件的线，并且可电连接到第一显示元件和第二显示元件的相对电极123(参见图5A)。
公共电压供给线13可包括彼此间隔开的第一公共电压供给线13a和第二公共电压供给线13b。第一公共电压供给线13a和第二公共电压供给线13b的另一端可彼此连接。换句话说，公共电压供给线13可包括环形形状的开口部分，该开口部分包括显示区域DA的上侧。
在第一公共电压供给线13a与第二公共电压供给线13b之间可排列有第二驱动电压供给线11b。第二驱动电压供给线11b电连接到排列在像素电路单元PCP中的第二像素电路PCa，并且可施加驱动电压。第一公共电压供给线13a、第二驱动电压供给线11b和第二公共电压供给线13b可各自从显示区域DA的上侧在x方向上延伸。
谷部VA可排列在外围区域DPA中的公共电压供给线13与显示区域DA之间。第一谷VA1可排列在第一公共电压供给线13a与显示区域DA之间。第一谷VA1可排列在第一公共电压供给线13a与第一扫描驱动电路SDRV1之间。第二谷VA2可排列在第二公共电压供给线13b与显示区域DA之间。第二谷VA2可排列在第二公共电压供给线13b与第二扫描驱动电路SDRV2之间。谷部VA可沿显示区域DA和像素电路单元PCP的外围形状弯折。
图7是示意性地示出根据实施方式的显示面板的一部分的平面视图。在图7中，与图6的附图标记相同的附图标记表示相同的元件，并且将省略其冗余描述。
参照图7，坝部DAM可排列在衬底100的外围区域DPA中。坝部DAM可排列为至少部分地围绕显示区域DA。坝部DAM为从衬底100的上表面突出的结构，并且可控制薄膜封装层的有机封装层的流动或在衬底100被切割时防止裂纹的扩展。
坝部DAM可具有彼此间隔开的多个坝。例如，坝部DAM可包括彼此间隔开的第一坝dam1、第二坝dam2和第三坝dam3。第一坝dam1可排列为比谷部VA更靠近衬底100的边缘。
第一坝dam1可排列为围绕谷部VA。第一坝dam1可排列为与公共电压供给线13重叠。第一坝dam1可覆盖第二驱动电压供给线11b的一个边缘。边缘可包括与像素电路单元PCP相邻的边缘。
第二坝dam2可排列为围绕第一坝dam1。第二坝dam2可排列为比第一坝dam1更靠近衬底100的边缘。第二坝dam2可排列为部分地围绕公共电压供给线13。第二坝dam2可覆盖公共电压供给线13的一个边缘。边缘可包括与衬底100的边缘相邻的边缘。
第三坝dam3可排列为围绕第二坝dam2。第三坝dam3可排列为比第二坝dam2更靠近衬底100的边缘。当衬底100被切割时，第三坝dam3可防止裂纹扩展。
图8是沿图7中的线I-I'截取的图7中的显示面板的剖面视图，并且图9是沿图7中的线II-II'截取的图7中的显示面板的剖面视图。在图8和图9中，与图5A的附图标记相同的附图标记表示相同的元件，并且将省略其冗余描述。
参照图8，谷部VA可提供在于第一区域DA1附近的外围区域DPA中。谷部VA可排列在第一区域DA1与第一坝dam1之间。谷部VA可包括有机绝缘层OL中的开口H2。例如，当第一有机绝缘层116和第二有机绝缘层117被统称为有机绝缘层OL时，有机绝缘层OL可具有与谷部VA对应的有机绝缘层OL(或者有机绝缘层OL可具有与谷部VA对应的开口H2)。开口H2可暴露无机绝缘层IL的上表面的一部分。开口H2可通过使提供为与谷部VA对应的第一有机绝缘层116的第四开口116h和第二有机绝缘层117的第五开口117h重叠来提供。第四开口116h和第五开口117h可通过单独的过程而独立提供，或者可通过相同的过程而同步地提供。
谷部VA可包括在像素限定层119中的第六开口119h。像素限定层119可具有与谷部VA对应的第六开口119h。第六开口119h可与有机绝缘层OL的开口H2重叠。
第四开口116h、第五开口117h和第六开口119h可具有彼此不同的直径。在一些实施方式中，第六开口119h的直径可大于第五开口117h的直径，并且第五开口117h的直径可大于第四开口116h的直径。
同时，暴露有机绝缘层OL的上表面的开口OH可提供在排列在谷部VA外部的像素限定层119中。开口OH可将在工艺期间可能在开口OH中生成的气体散出到外部。
由于提供有谷部VA，因此可阻挡可能从衬底100的边缘渗透到有机绝缘层OL中的湿气或环境空气，并且因此，可确保第一区域DA1的可靠性。
薄膜封装层TFEL可排列在谷部VA上方。薄膜封装层TFEL的有机封装层132可填充在谷部VA中。有机封装层132排列在第一无机封装层131与第二无机封装层133之间，因此防止了湿气通过有机封装层132渗透。
坝部DAM可排列在谷部VA外部。坝部DAM可包括彼此间隔开的第一坝dam1、第二坝dam2和第三坝dam3。
第一坝dam1可与排列在外围区域DPA中的公共电压供给线13重叠。可通过堆叠包括与第二有机绝缘层117的材料相同的材料的第一层117a、包括与像素限定层119的材料相同的材料的第二层119a和包括与间隔件SPC(参见图5A)的材料相同的材料的第三层120a来提供第一坝dam1。
公共电压供给线13电连接到相对电极123，并且可将公共电压施加到相对电极123。公共电压供给线13可通过第一连接电极CM1和第二连接电极CM2连接到相对电极123。
第一连接电极CM1可排列在公共电压供给线13与第一坝dam1的第一层117a之间。第一连接电极CM1可延伸到第一有机绝缘层116的上表面。
第二连接电极CM2与公共电压供给线13上方的第一连接电极CM1接触，并且可延伸到第二有机绝缘层117的上表面并且延伸到谷部VA中。第二连接电极CM2的一部分可排列在第一坝dam1的第一层117a与第二层119a之间。第二连接电极CM2可包括与第一像素电极121的材料相同的材料。第二连接电极CM2可在第二有机绝缘层117的上表面上和谷部VA内与相对电极123接触。
第二坝dam2可与第一坝dam1间隔开并且排列在第一坝dam1外部。第二坝dam2可覆盖公共电压供给线13的边缘。可通过堆叠包括与第一有机绝缘层116的材料相同的材料的第一层116b、包括与第二有机绝缘层117的材料相同的材料的第二层117b、包括与像素限定层119的材料相同的材料的第三层119b和包括与间隔件SPC(参见图5A)的材料相同的材料的第四层120b来提供第二坝dam2。
第三坝dam3可与第二坝dam2间隔开并且排列在第二坝dam2外部。第三坝dam3可包括包含有与第二有机绝缘层117的材料相同的材料的第一层117c。第三坝dam3排列为与衬底100的边缘相邻，并且防止在衬底100被切割时裂纹扩展。第三坝dam3的高度可小于第一坝dam1和第二坝dam2中的每个的高度。
参照图9，在第二区域DA2附近的外围区域DPA可在像素电路单元PCP而不是谷部中排列。第二像素电路PCa排列在像素电路单元PCP中，并且可连接到排列在第二区域DA2中的第二有机发光二极管OLED'。
在第二区域DA2附近的第一坝dam1的第一层117a可连接到第二有机绝缘层117。由于第一有机绝缘层116和第二有机绝缘层117中的每个延伸到像素电路单元PCP和在像素电路单元PCP外部的外围区域DPA，因此可使用排列在第一有机绝缘层116上方的线WL，并且因此，可有利于高集成度。
第一坝dam1可覆盖第二驱动电压供给线11b的一个边缘。第三连接电极CM3可排列在第二驱动电压供给线11b与第一坝dam1之间。第三连接电极CM3可延伸到第一有机绝缘层116的上表面。第二驱动电压供给线11b可连接到像素电路单元PCP的第二像素电路PCa以将驱动电压施加到第二像素电路PCa。
第一坝dam1和第二坝dam2彼此间隔开，并且第二坝dam2和第三坝dam3彼此间隔开。因此，与谷部VA(参见图8)相似的伪谷部VA'可提供在第一坝dam1与第二坝dam2之间和第二坝dam2与第三坝dam3之间。因此，即使在图8的谷部VA没有排列在一些区域中时，也可防止环境空气通过衬底100的边缘渗透。
图10是根据实施方式的沿线II-II'截取的图7中的显示面板的剖面视图。在图10中，与图9的附图标记相同的附图标记表示相同的构件，并且将省略其冗余描述。
参照图10，根据实施方式，在显示面板中还可排列有至少部分地与像素电路单元PCP重叠的内坝DAM'。内坝DAM'可至少部分地与第二像素电路PCa重叠。内坝DAM'可排列在第二有机绝缘层117上。可通过堆叠包括与像素限定层119的材料相同的材料的第一层119'和包括与间隔件SPC的材料相同的材料的第二层120'来提供内坝DAM'。内坝DAM'可控制薄膜封装层TFEL的有机封装层132的流动。
包括多个坝的坝部DAM可排列在内坝DAM'外部。坝部DAM可包括彼此间隔开的第一坝dam1、第二坝dam2和第三坝dam3。有机绝缘层OL在第一坝dam1与第二坝dam2之间和第二坝dam2与第三坝dam3之间断开连接，并且因此，可阻挡环境空气通过衬底100的边缘渗透。因为层间绝缘层115延伸到像素电路单元PCP和外围区域DPA，所以可使用排列在层间绝缘层115上方的线WL，并且因此，可有利于高集成度。
图11是根据实施方式的沿图7中的线II-II'截取的图7中的显示面板的剖面视图。在图11中，与图9的附图标记相同的附图标记表示相同的构件，并且将省略其冗余描述。
参照图11，可排列有与坝部DAM重叠的扇出线FWL。扇出线FWL为连接到端子单元PAD(参见图3)的线，并且可传送从显示电路板30接收的信号，例如，数据信号。扇出线FWL可排列在第一栅极绝缘层112、第二栅极绝缘层113和/或层间绝缘层115上方。
扇出线FWL可通过桥接线BWL连接到第二像素电路PCa。在这种情况下，桥接线BWL排列在与扇出线FWL不同的层中，并且可通过接触孔连接到扇出线FWL。例如，扇出线FWL可排列在层间绝缘层115上方，并且桥接线BWL可排列在第二栅极绝缘层113上方。
桥接线BWL排列在与第二驱动电压供给线11b不同的层中，并且可至少部分地与第二驱动电压供给线11b重叠。
如上所述，在根据本公开的实施方式的显示面板和显示装置中，像素电路不排列在部件区域中，并且因此，可确保更大的透射区域，以改善透光率。
此外，在根据本公开的实施方式的显示面板和显示装置中，提供有围绕显示区域的谷部，并且谷部包括彼此分开的第一谷和第二谷，像素电路单元在第一谷与第二谷之间。因此，像素电路单元可使用各种层的线。
然而，本公开的范围不受该效果限制。
将理解的是，本文中描述的实施方式应仅被视为描述性意义，而不是出于限制的目的。每个实施方式内的特征或方面的描述通常应被视为可用于其它实施方式中的其它相似特征或方面。虽然已参照附图对一个或多个实施方式进行描述，但是本领域普通技术人员将理解的是，在不背离如由随附权利要求书限定的精神和范围的情况下，其中可在形式和细节上进行各种改变。

Claims (25)

1.一种显示装置，包括：
显示面板，所述显示面板包括第一区域、第二区域和外围区域，在所述第一区域中排列有第一显示元件和第一像素电路，在所述第二区域中排列有第二显示元件，在所述外围区域中排列有包括第二像素电路的像素电路单元；以及
部件，所述部件在所述显示面板下方排列为对应于所述第二区域，其中，所述显示面板包括：
衬底；
有机绝缘层，所述有机绝缘层排列在所述第一显示元件与所述第一像素电路之间，并且延伸到所述外围区域；以及
谷部，所述谷部提供为在所述外围区域中的形成在所述有机绝缘层中的开口，并且至少部分地围绕所述第一区域，
其中，所述谷部包括第一谷和第二谷，所述第一谷和所述第二谷相对于在所述第一谷与所述第二谷之间的所述像素电路单元而彼此间隔开。
2.根据权利要求1所述的显示装置，还包括排列在所述外围区域中并且从所述衬底的上表面突出的坝部，
其中，所述谷部排列在所述第一区域与所述坝部之间。
3.根据权利要求1所述的显示装置，还包括至少部分地与所述第二像素电路重叠的内坝，
其中，所述内坝排列在所述有机绝缘层上。
4.根据权利要求1所述的显示装置，还包括：
坝部，所述坝部排列在所述谷部外部；
扇出线，所述扇出线与所述坝部重叠；以及
桥接线，所述桥接线排列在与排列有所述扇出线的层不同的层中，并且将所述扇出线连接到所述第二像素电路。
5.根据权利要求1所述的显示装置，还包括将所述第二显示元件连接到所述第二像素电路的透明连接线，
其中，所述有机绝缘层通过堆叠第一有机绝缘层和第二有机绝缘层来提供，并且所述透明连接线排列在所述第一有机绝缘层与所述第二有机绝缘层之间。
6.根据权利要求1所述的显示装置，还包括布置在所述衬底与所述有机绝缘层之间的无机绝缘层，
其中，所述无机绝缘层中限定有与所述第二区域对应的开口，所述开口填充有所述有机绝缘层。
7.根据权利要求1所述的显示装置，其中，所述部件包括成像器件。
8.一种显示面板，包括：
衬底，所述衬底包括生成图像的显示区域和排列在所述显示区域附近的外围区域；
第一显示元件和第一像素电路，所述第一显示元件排列在所述显示区域的第一区域中，所述第一像素电路连接到所述第一显示元件；
第二显示元件，所述第二显示元件排列在所述显示区域的第二区域中；
像素电路单元，在所述像素电路单元中排列有在所述外围区域中的连接到所述第二显示元件的第二像素电路；
有机绝缘层，所述有机绝缘层排列在所述第一显示元件与所述第一像素电路之间，并且延伸到所述外围区域；以及
谷部，所述谷部提供为在所述外围区域中的在所述有机绝缘层中的开口，并且在平面视图中至少部分地围绕所述显示区域，
其中，所述谷部包括彼此分开的第一谷和第二谷，所述像素电路单元在所述第一谷与所述第二谷之间。
9.根据权利要求8所述的显示面板，还包括排列在所述外围区域中并且从所述衬底的上表面突出的坝部，
其中，所述谷部排列在所述第一区域与所述坝部之间。
10.根据权利要求9所述的显示面板，还包括排列在所述外围区域中并且至少部分地围绕所述显示区域的公共电压驱动线，
其中，所述坝部包括与所述公共电压驱动线重叠的第一坝。
11.根据权利要求10所述的显示面板，其中，所述公共电压驱动线包括第一公共电压驱动线和第二公共电压驱动线，所述第一公共电压驱动线和所述第二公共电压驱动线相对于在所述第一公共电压驱动线与所述第二公共电压驱动线之间的所述像素电路单元而彼此间隔开。
12.根据权利要求11所述的显示面板，还包括在所述像素电路单元的一侧处排列在所述第一公共电压驱动线与所述第二公共电压驱动线之间的驱动电压供给线。
13.根据权利要求12所述的显示面板，其中，所述第一坝排列为覆盖所述驱动电压供给线的一个边缘。
14.根据权利要求10所述的显示面板，其中，所述坝部包括与所述第一坝间隔开的第二坝，并且所述第二坝排列为覆盖所述公共电压驱动线的边缘。
15.根据权利要求14所述的显示面板，其中，所述坝部包括在所述第二坝外部的第三坝，并且所述第三坝的高度小于所述第二坝的高度。
16.根据权利要求8所述的显示面板，其中，所述有机绝缘层通过堆叠第一有机绝缘层和第二有机绝缘层来提供，并且所述像素电路单元包括布置在所述第一有机绝缘层与所述第二有机绝缘层之间的线。
17.根据权利要求8所述的显示面板，还包括至少部分地与所述像素电路单元重叠的内坝，
其中，所述内坝排列在所述有机绝缘层上。
18.根据权利要求9所述的显示面板，还包括：
扇出线，所述扇出线与所述坝部重叠；以及
桥接线，所述桥接线排列在与排列有所述扇出线的层不同的层中，并且将所述扇出线连接到所述第二像素电路。
19.根据权利要求8所述的显示面板，还包括将所述第二显示元件连接到所述第二像素电路的透明连接线，
其中，所述有机绝缘层通过堆叠第一有机绝缘层和第二有机绝缘层来提供，并且所述透明连接线排列在所述第一有机绝缘层与所述第二有机绝缘层之间。
20.根据权利要求8所述的显示面板，还包括在所述衬底与所述有机绝缘层之间的无机绝缘层，
其中，所述无机绝缘层中限定有与所述第二区域对应的开口，所述开口填充有所述有机绝缘层。
21.一种显示面板，包括：
衬底，所述衬底包括实现图像的显示区域和排列在所述显示区域附近的外围区域；
第一显示元件和第一像素电路，所述第一显示元件排列在所述显示区域的第一区域中，所述第一像素电路连接到所述第一显示元件；
有机绝缘层，所述有机绝缘层排列在所述第一显示元件与所述第一像素电路之间，并且延伸到所述外围区域；
第二显示元件，所述第二显示元件排列在所述显示区域的第二区域中；
像素电路单元，所述像素电路单元排列在所述外围区域中，并且在所述像素电路单元中排列有连接到所述第二显示元件的第二像素电路；
坝部，所述坝部排列在所述外围区域中，并且从所述衬底的上表面突出；以及
谷部，所述谷部提供为所述有机绝缘层的布置在所述显示区域的边缘与所述坝部之间的开口，
其中，所述有机绝缘层在布置在所述显示区域的所述边缘与所述坝部之间的至少部分区域中连续地排列。
22.根据权利要求21所述的显示面板，还包括排列在所述外围区域中并且至少部分地围绕所述显示区域的公共电压驱动线，
其中，所述坝部包括与所述公共电压驱动线重叠的第一坝。
23.根据权利要求22所述的显示面板，其中，所述公共电压驱动线包括彼此间隔开的第一公共电压驱动线和第二公共电压驱动线，所述像素电路单元在所述第一公共电压驱动线与所述第二公共电压驱动线之间。
24.根据权利要求23所述的显示面板，还包括在所述像素电路单元的一侧处排列在所述第一公共电压驱动线与所述第二公共电压驱动线之间的驱动电压供给线。
25.根据权利要求24所述的显示面板，其中，所述第一坝排列为覆盖所述驱动电压供给线的一个边缘。
CN202210638809.1A 2021-06-09 2022-06-08 显示面板和包括显示面板的显示装置 Pending CN115458559A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210074975A KR20220166402A (ko) 2021-06-09 2021-06-09 표시 패널 및 이를 구비하는 표시 장치
KR10-2021-0074975 2021-06-09

Publications (1)

Publication Number Publication Date
CN115458559A true CN115458559A (zh) 2022-12-09

Family

ID=84296814

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210638809.1A Pending CN115458559A (zh) 2021-06-09 2022-06-08 显示面板和包括显示面板的显示装置

Country Status (3)

Country Link
US (1) US20220399429A1 (zh)
KR (1) KR20220166402A (zh)
CN (1) CN115458559A (zh)

Also Published As

Publication number Publication date
US20220399429A1 (en) 2022-12-15
KR20220166402A (ko) 2022-12-19

Similar Documents

Publication Publication Date Title
US11974481B2 (en) Display panel and display apparatus including the same
KR20220019160A (ko) 표시 패널 및 이를 구비하는 표시 장치
US20240057386A1 (en) Display panel and display apparatus including the same
US20220020835A1 (en) Display device
KR20220063793A (ko) 표시패널 및 이를 구비하는 표시장치
CN218353026U (zh) 显示装置
US20220271256A1 (en) Display panel and display apparatus including the same
US20220208866A1 (en) Display panel and display apparatus including the same
CN114141820A (zh) 显示面板和包括该显示面板的显示设备
KR20230139955A (ko) 표시 패널 및 전자 기기, 표시 패널의 제조방법
CN115458559A (zh) 显示面板和包括显示面板的显示装置
CN218831198U (zh) 显示面板和显示设备
CN220915670U (zh) 显示面板
CN218483164U (zh) 显示面板和显示设备
US20230165100A1 (en) Display apparatus
CN114759043A (zh) 显示设备和制造显示设备的方法
CN114678404A (zh) 显示设备
CN114464650A (zh) 显示设备
KR20230104452A (ko) 표시 패널 및 이를 구비한 전자 기기
CN115020454A (zh) 显示面板和包括显示面板的显示设备
CN114256308A (zh) 显示面板和包括该显示面板的显示设备
CN115440768A (zh) 显示设备和制造显示设备的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication