KR20220004857A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220004857A
KR20220004857A KR1020200081671A KR20200081671A KR20220004857A KR 20220004857 A KR20220004857 A KR 20220004857A KR 1020200081671 A KR1020200081671 A KR 1020200081671A KR 20200081671 A KR20200081671 A KR 20200081671A KR 20220004857 A KR20220004857 A KR 20220004857A
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
organic
inorganic insulating
disposed
Prior art date
Application number
KR1020200081671A
Other languages
English (en)
Inventor
이진용
주진호
박광우
여윤종
전우석
최천기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200081671A priority Critical patent/KR20220004857A/ko
Priority to US17/189,262 priority patent/US20220005899A1/en
Priority to EP21182825.6A priority patent/EP3933925A1/en
Priority to CN202110735299.5A priority patent/CN113889510A/zh
Priority to CN202121476455.2U priority patent/CN215834531U/zh
Publication of KR20220004857A publication Critical patent/KR20220004857A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H01L27/3258—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H01L27/3262—
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/503—Arrangements improving the resistance to shock

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는, 표시 영역을 구비한 기판; 상기 표시 영역에 배치되며 박막트랜지스터를 포함하는 복수의 화소회로; 상기 복수의 화소회로와 각각 연결된 복수의 표시요소; 및 상기 복수의 화소회로와 상기 복수의 표시요소 사이에 배치되며, 제1무기절연층, 제1유기절연층, 및 제2무기절연층이 순차적으로 적층된 복합층;을 포함하는, 표시 장치를 제공한다.

Description

표시 장치{DISPLAY APPARATUS}
본 발명의 실시예들은 표시 장치에 관한 것이다.
일반적으로 표시 장치는 표시 요소 및 표시 요소에 인가되는 전기적 신호를 제어하기 위한 전자소자들을 포함한다. 전자소자들은 박막트랜지스터(TFT; Thin Film Transistor), 스토리지 커패시터 및 복수의 배선들을 포함한다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다. 표시 장치가 다양하게 활용됨에 따라 표시 장치의 형태를 설계하는데 다양한 방법이 증가하고 있다.
본 발명의 실시예들은 외부 충격에 강건하면서도 유연할 수 있는 표시 장치를 제공하고자 한다.
그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예는, 표시 영역을 구비한 기판; 상기 표시 영역에 배치되며 박막트랜지스터를 포함하는 복수의 화소회로; 상기 복수의 화소회로와 각각 연결된 복수의 표시요소; 및 상기 복수의 화소회로와 상기 복수의 표시요소 사이에 배치되며, 제1무기절연층, 제1유기절연층, 및 제2무기절연층이 순차적으로 적층된 복합층;을 포함하는, 표시 장치를 제공한다.
일 실시예에 있어서, 상기 제1무기절연층 및 상기 제2무기절연층의 두께는 각각 1000 내지 3000 Å의 범위를 가지며, 상기 제1유기절연층의 두께는 10000 내지 20000 Å의 범위를 가질 수 있다.
일 실시예에 있어서, 상기 제1무기절연층 및 상기 제2무기절연층의 강도는 각각 80 내지 200 GPa 의 범위를 가지며, 상기 제1유기절연층의 강도는 1 내지 10 GPa의 범위를 가질 수 있다.
일 실시예에 있어서, 상기 복합층은 상기 화소회로와 상기 제1무기절연층 사이에 배치된 하부 유기절연층;을 더 포함할 수 있다.
일 실시예에 있어서, 상기 복합층은 상기 제2무기절연층과 상기 표시요소 사이에 배치된 상부 유기절연층;을 더 포함할 수 있다.
일 실시예에 있어서, 상기 복합층은 순차 적층된 제2유기절연층 및 제3무기절연층;을 더 포함할 수 있다.
일 실시예에 있어서, 상기 표시영역에 구비되며, 상기 복수의 화소회로 사이 영역에 개구 또는 그루브를 가지는 무기물층; 및 상기 개구 또는 그루브를 채우는 유기물층;을 더 포함할 수 있다.
일 실시예에 있어서, 상기 개구 또는 그루브는 상기 복수의 화소회로 각각을 둘러싸도록 구비될 수 있다.
일 실시예에 있어서, 상기 개구 또는 그루브는 상기 복수의 화소회로 중 적어도 일부를 둘러싸도록 구비될 수 있다.
일 실시예에 있어서, 상기 표시영역에 구비되며, 상기 복수의 화소회로 사이 영역에 개구 또는 그루브를 가지는 무기물층; 및 상기 개구 또는 그루브를 채우고, 상기 표시영역 전체에 배치된 유기 층간절연층;을 더 포함할 수 있다.
본 발명의 다른 실시예는, 표시영역 및 상기 표시영역 외측의 주변영역을 포함하는 기판; 상기 기판 상의 표시영역에 배치되며, 제1화소회로와 제2화소회로를 포함하는 회로층; 상기 회로층 상에 배치되며, 상기 제1화소회로와 연결된 제1표시요소 및 상기 제2화소회로와 연결된 제2표시요소를 포함하는 표시요소층; 상기 회로층과 상기 표시요소층 사이에 배치되며, 제1무기절연층, 제1유기절연층, 제2무기절연층을 포함하는 복합층;을 포함하며, 상기 회로층은 상기 제1화소회로와 상기 제2화소회로 사이 영역에 개구 또는 그루브를 가지는 무기물층을 포함할 수 있다.
일 실시예에 있어서, 상기 제1유기절연층은 상기 제1무기절연층과 상기 제2무기절연층 사이에 배치될 수 있다.
일 실시예에 있어서, 상기 개구 또는 그루브를 채우는 유기물층;을 더 포함할 수 있다.
일 실시예에 있어서, 상기 유기물층 상부에서 상기 개구 또는 그루브와 중첩된 배치된 연결배선;을 더 포함하며, 상기 연결배선은 상기 무기물층의 상면까지 연장될 수 있다.
일 실시예에 있어서, 상기 개구 또는 그루브를 채우며, 상기 표시영역 전체에 배치된 유기 층간절연층;을 더 포함할 수 있다.
일 실시예에 있어서, 상기 개구 또는 그루브는 평면상 상기 제1화소회로 및 상기 제2화소회로를 각각 둘러싸며 배치될 수 있다.
일 실시예에 있어서, 상기 개구 또는 그루브는 상기 제1화소회로 및 상기 제2화소회로를 그룹핑한 영역을 둘러싸며 배치될 수 있다.
일 실시예에 있어서, 상기 복합층은 추가 유기절연층을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1무기절연층 및 상기 제2무기절연층의 두께는 각각 1000 내지 3000 Å의 범위를 가지며, 상기 제1유기절연층의 두께는 10000 내지 20000 Å의 범위를 가질 수 있다.
일 실시예에 있어서, 상기 제1무기절연층 및 상기 제2무기절연층의 강도는 각각 80 내지 200 GPa 의 범위를 가지며, 상기 제1유기절연층의 강도는 1 내지 10 GPa의 범위를 가질 수 있다.
상기한 바와 같이, 본 발명의 실시예들에 의한 표시 장치는 화소회로와 표시요소 사이에 제1무기절연층/제1유기절연층/제2무기절연층이 적층된 복합층이 개재되는 바, 외부 충격에 대해서 강건할 수 있다.
또한, 본 발명의 일 실시예에 의한 표시 장치는 복수의 화소들 사이 영역에 개구 또는 그루브를 구비한 무기절연층 및 상기 개구 또는 그루브를 채우는 유기물층을 구비하는 바, 외부 충격에 대해서 강건하면서도 유연할 수 있다.
물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 2a 및 도 2b는 실시예들에 따른 화소를 구동하는 화소회로의 등가회로도이다.
도 3은 일 실시예에 따른 표시 장치의 일부를 나타낸 개략적인 단면도로, 표시영역을 개략적으로 도시한 단면도이다.
도 4는 일 실시예에 따른 표시 장치의 일부를 나타낸 개략적인 단면도이다.
도 5는 일 실시예에 따른 표시 장치의 일부를 나타낸 개략적인 단면도이다.
도 6은 일 실시예에 따른 표시 장치의 일부를 나타낸 개략적인 단면도이다.
도 7은 일 실시예에 따른 표시 장치의 일부를 나타낸 개략적인 단면도이다.
도 8은 일 실시예에 따른 표시 장치의 일부를 나타낸 개략적인 단면도이다.
도 9는 도 7 또는 도 8의 그루브(GR, GR')의 일 실시예를 나타내는 평면도이다.
도 10은 도 7 또는 도 8의 그루브(GR, GR')의 일 실시예를 나타내는 평면도이다.
도 11은 일 실시예에 따른 표시 장치를 개략적으로 나타낸 도면이다.
도 12는 일 실시예에 따른 표시 장치를 개략적으로 나타낸 도면이다.
도 13은 본 발명의 실시예들에 따른 표시 장치의 내충격성을 테스트한 결과를 나타낸다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(10)를 개략적으로 나타낸 평면도이다.
도 1을 참조하면, 표시 장치(10)를 이루는 각종 구성요소들은 기판(100) 상에 배치된다. 기판(100)은 표시영역(DA) 및 표시영역(DA)을 둘러싸는 주변영역(DPA)를 포함할 수 있다.
기판(100)의 표시영역(DA)에는 화소(P)들이 배치된다. 화소(P)들은 각각 유기발광다이오드(organic light-emitting diode, OLED)와 같은 표시요소로 구현될 수 있다. 각 화소(Pm)는 예컨대 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다. 표시영역(DA)은 밀봉부재로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다.
화소(P)들을 구동하는 화소회로들 각각은 주변영역(DPA)에 배치된 외곽회로들과 전기적으로 연결될 수 있다. 주변영역(DPA)에는 제1 스캔 구동회로(SDRV1), 제2 스캔 구동회로(SDRV2), 단자부(PAD), 구동전압 공급라인(11) 및 공통전압 공급라인(13)이 배치될 수 있다.
제1 스캔 구동회로(SDRV1)는 스캔선(SL)을 통해 화소(P)들을 구동하는 화소회로들 각각에 스캔 신호를 인가할 수 있다. 제1 스캔 구동회로(SDRV1)는 발광 제어선(EL)을 통해 각 화소회로에 발광 제어 신호를 인가할 수 있다. 제2 스캔 구동회로(SDRV2)는 표시영역(DA)을 중심으로 제1 스캔 구동회로(SDRV1)의 반대편에 위치할 수 있으며, 제1 스캔 구동회로(SDRV1)와 대략 평행할 수 있다. 화소(P)들의 화소회로 중 일부는 제1 스캔 구동회로(SDRV1)와 전기적으로 연결될 수 있고, 나머지는 제2 스캔 구동회로(SDRV2)에 전기적으로 연결될 수 있다. 일부 실시예에서, 제2 스캔 구동회로(SDRV2)는 생략될 수 있다.
단자부(PAD)는 기판(100)의 일측에 배치될 수 있다. 단자부(PAD)는 절연층에 의해 덮이지 않고 노출되어 표시 회로 보드(30)와 연결된다. 표시 회로 보드(30)에는 표시 구동부(32)가 배치될 수 있다.
표시 구동부(32)는 제1 스캔 구동회로(SDRV1)와 제2 스캔 구동회로(SDRV2)에 전달하는 제어 신호를 생성할 수 있다. 표시 구동부(32)는 데이터 신호를 생성하며, 생성된 데이터 신호는 팬아웃 배선(FW) 및 팬아웃 배선(FW)과 연결된 데이터선(DL)을 통해 화소(P)들의 화소회로에 전달될 수 있다.
표시 구동부(32)는 구동전압 공급라인(11)에 구동전압(ELVDD)을 공급할 수 있고, 공통전압 공급라인(13)에 공통전압(ELVSS)을 공급할 수 있다. 구동전압(ELVDD)은 구동전압 공급라인(11)과 연결된 구동전압선(PL)을 통해 화소들(P)의 화소회로에 인가되고, 공통전압(ELVSS)은 공통전압 공급라인(13)과 연결되어 표시요소의 대향전극에 인가될 수 있다.
구동전압 공급라인(11)은 표시영역(DA)의 하측에서 x 방향으로 연장되어 구비될 수 있다. 공통전압 공급라인(13)은 루프 형상에서 일측이 개방된 형상을 가져, 표시영역(DA)을 부분적으로 둘러쌀 수 있다.
도 2a 및 도 2b는 실시예들에 따른 화소(P)를 구동하는 화소회로의 등가회로도이다.
도 2a를 참조하면, 화소회로(PC)는 표시 요소(ED)와 연결되어 화소들의 발광을 구현할 수 있다. 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔 신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 표시 요소(ED)에 흐르는 구동 전류를 제어할 수 있다. 표시 요소(ED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 2a에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다.
도 2b를 참조하면, 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)를 포함할 수 있다.
도 2b에서는, 각 화소회로(PC) 마다 신호선들(SL, SL-1, SL+1, EL, DL), 초기화전압선(VL), 및 구동전압선(PL)이 구비된 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 신호선들(SL, SL-1, SL+1, EL, DL) 중 적어도 어느 하나, 또는/및 초기화전압선(VL)은 이웃하는 화소회로들에서 공유될 수 있다.
구동 박막트랜지스터(T1)의 드레인전극은 발광제어 박막트랜지스터(T6)를 경유하여 표시 요소(ED)와 전기적으로 연결될 수 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 표시 요소(ED)에 구동 전류를 공급한다.
스위칭 박막트랜지스터(T2)의 게이트전극은 스캔선(SL)과 연결되고, 소스전극은 데이터선(DL)과 연결된다. 스위칭 박막트랜지스터(T2)의 드레인전극은 구동 박막트랜지스터(T1)의 소스전극과 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 구동전압선(PL)과 연결될 수 있다.
스위칭 박막트랜지스터(T2)는 스캔선(SL)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온 되어 데이터선(DL)으로 전달된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)의 소스전극으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 게이트전극은 스캔선(SL)에 연결될 수 있다. 보상 박막트랜지스터(T3)의 소스전극은 구동 박막트랜지스터(T1)의 드레인전극과 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 표시 요소(ED)의 화소전극과 연결될 수 있다. 보상 박막트랜지스터(T3)의 드레인전극은 스토리지 커패시터(Cst)의 어느 하나의 전극, 제1초기화 박막트랜지스터(T4)의 소스전극 및 구동 박막트랜지스터(T1)의 게이트전극과 함께 연결될 수 있다. 보상 박막트랜지스터(T3)는 스캔선(SL)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온(turn on)되어 구동 박막트랜지스터(T1)의 게이트전극과 드레인전극을 서로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결(diode-connection)시킨다.
제1초기화 박막트랜지스터(T4)의 게이트전극은 이전 스캔선(SL-1)과 연결될 수 있다. 제1초기화 박막트랜지스터(T4)의 드레인전극은 초기화전압선(VL)과 연결될 수 있다. 제1초기화 박막트랜지스터(T4)의 소스전극은 스토리지 커패시터(Cst)의 어느 하나의 전극, 보상 박막트랜지스터(T3)의 드레인전극 및 구동 박막트랜지스터(T1)의 게이트전극과 함께 연결될 수 있다. 제1초기화 박막트랜지스터(T4)는 이전 스캔선(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴 온 되어 초기화 전압(Vint)을 구동 박막트랜지스터(T1)의 게이트전극에 전달하여 구동 박막트랜지스터(T1)의 게이트전극의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
동작제어 박막트랜지스터(T5)의 게이트전극은 발광 제어선(EL)과 연결될 수 있다. 동작제어 박막트랜지스터(T5)의 소스전극은 구동전압선(PL)과 연결될 수 있다. 동작제어 박막트랜지스터(T5)의 드레인전극은 구동 박막트랜지스터(T1)의 소스전극 및 스위칭 박막트랜지스터(T2)의 드레인전극과 연결되어 있다.
발광제어 박막트랜지스터(T6)의 게이트전극은 발광 제어선(EL)과 연결될 수 있다. 발광제어 박막트랜지스터(T6)의 소스전극은 구동 박막트랜지스터(T1)의 드레인전극 및 보상 박막트랜지스터(T3)의 소스전극과 연결될 수 있다. 발광제어 박막트랜지스터(T6)의 드레인전극은 표시 요소(ED)의 화소전극과 전기적으로 연결될 수 있다. 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광 제어선(EL)을 통해 전달받은 발광 제어 신호(En)에 따라 동시에 턴 온 되어 구동전압(ELVDD)이 표시 요소(ED)에 전달되며, 표시 요소(ED)에 구동 전류가 흐르게 된다.
제2초기화 박막트랜지스터(T7)의 게이트전극은 이후 스캔선(SL+1)에 연결될 수 있다. 제2초기화 박막트랜지스터(T7)의 소스전극은 표시 요소(ED)의 화소전극과 연결될 수 있다. 제2초기화 박막트랜지스터(T7)의 드레인전극은 초기화전압선(VL)과 연결될 수 있다. 제2초기화 박막트랜지스터(T7)는 이후 스캔선(SL+1)을 통해 전달받은 이후 스캔신호(Sn+1)에 따라 턴 온 되어 표시 요소(ED)의 화소전극을 초기화시킬 수 있다.
도 2b에서는, 제1초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)가 각각 이전 스캔선(SL-1) 및 이후 스캔선(SL+1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 제1초기화 박막트랜지스터(T4) 및 제2초기화 박막트랜지스터(T7)는 모두 이전 스캔선(SL-1)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동할 수 있다.
스토리지 커패시터(Cst)의 다른 하나의 전극은 구동전압선(PL)과 연결될 수 있다. 스토리지 커패시터(Cst)의 어느 하나의 전극은 구동 박막트랜지스터(T1)의 게이트전극, 보상 박막트랜지스터(T3)의 드레인전극 및, 제1초기화 박막트랜지스터(T4)의 소스전극에 함께 연결될 수 있다.
표시 요소(ED)의 대향전극(예컨대, 캐소드)은 공통전압(ELVSS)을 제공받는다. 표시 요소(ED)는 구동 박막트랜지스터(T1)로부터 구동 전류를 전달받아 발광한다.
화소회로(PC)는 도 2a 및 도 2b를 참조하여 설명한 박막트랜지스터 및 스토리지 커패시터의 개수 및 회로 디자인에 한정되지 않으며, 그 개수 및 회로 디자인은 다양하게 변경 가능하다.
도 3은 일 실시예에 따른 표시 장치(10)의 일부를 나타낸 개략적인 단면도로, 도 1의 I-I'선에 따른 단면을 도시한다.
도 3을 참조하면, 표시 장치(10)의 표시영역(DA)에는 복수의 화소(P1, P2)가 배치될 수 있다. 복수의 화소(P1, P2)는 제1화소(P1) 및 제2화소(P2)를 포함할 수 있다. 제1화소(P1)는 제1화소회로(PC1) 및 제1화소회로(PC1)와 연결된 표시요소인 제1유기발광다이오드(OLED1)로 구현될 수 있다. 제2화소(P2)는 제2화소회로(PC2) 및 제2화소회로(PC2)와 연결된 표시요소인 제2유기발광다이오드(OLED2)로 구현될 수 있다. 제1유기발광다이오드(OLED1)은 제1화소전극(121a), 제1발광층(122a), 대향전극(123)을 포함할 수 있으며, 제2유기발광다이오드(OLED2)는 제2화소전극(121b), 제2발광층(122b), 대향전극(123)을 포함할 수 있다.
본 실시예에서는 표시 요소로써 유기발광다이오드가 채용된 것을 예를 들고 있으나, 다른 실시예로 표시 요소는 무기 발광 소자, 또는 양자점 발광 소자 등 다양한 표시 요소가 채용될 수 있다.
또한, 본 실시예에 따른 표시 장치는 화소회로(PC1, PC2)와 유기발광다이오드(OLED1, OLED1) 사이에 배치되며, 제1무기절연층(210), 제1유기절연층(220), 제2무기절연층(230)이 순차 적층된 복합층(200)을 포함한다. 복합층(200)은 외부 충격이 화소회로(PC1, PC2)에 전달되는 것을 최소화하기 위한 구성일 수 있다. 복합층(200)에 대한 자세한 내용은 후술하기로 한다.
이하, 표시 장치(10)에 포함된 구성들이 적층된 구조에 대해서 설명하도록 한다. 표시 장치(10)는 기판(100), 배리어층(101), 버퍼층(111), 회로층(PCL), 복합층(200), 표시요소층(EDL)이 적층되어 구비될 수 있다.
기판(100)은 기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 일부 실시예에서, 기판(100)은 무기 절연층과 유기절연층이 교번적으로 배치되어 구비될 수 있다. 기판(100)은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
버퍼층(111)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 일부 실시예에서, 버퍼층(111)은 실리콘산화물(SiOx) 또는 실리콘질화물(SiNX)로 구비될 수 있다. 일부 실시예에서, 버퍼층(111)은 실리콘산화물(SiOx) 및 실리콘질화물(SiNX)이 적층되어 구비될 수 있다.
배리어층(101)은 기판(100)과 버퍼층(111) 사이에 배치되며, 외기의 침투를 차단하는 역할을 할 수 있다. 배리어층(101)은 실리콘산화물(SiOx) 또는 실리콘질화물(SiNX)로 구비될 수 있다.
회로층(PCL)은 버퍼층(111) 상에 배치되며, 화소회로(PC1, PC2), 제1게이트절연층(112), 제2게이트절연층(113), 층간절연층(115), 및 평탄화층(117)을 포함할 수 있다. 제1화소회로(PC1) 제1박막트랜지스터(TFT1) 및 제1스토리지 커패시터(Cst1)를 포함할 수 있다. 제2화소회로(PC2)는 제2박막트랜지스터(TFT2) 및 제2스토리지 커패시터(Cst2)를 포함할 수 있다. 제2화소회로(PC2)의 구성은 제1화소회로(PC1)와 동일한 바, 제2화소회로(PC2)에 대한 설명은 제1화소회로(PC1)에 대한 설명으로 갈음한다.
버퍼층(111) 상부에는 제1박막트랜지스터(TFT1)가 배치될 수 있다. 제1박막트랜지스터(TFT1)는 제1반도체층(A1), 제1게이트전극(G1), 제1소스전극(S1), 제1드레인전극(D1)을 포함한다. 제1박막트랜지스터(TFT1)는 제1유기발광다이오드(OLED1)와 연결되어 제1유기발광다이오드(OLED1)를 구동할 수 있다.
제1반도체층(A1)은 상기 버퍼층(111) 상에 배치되며, 폴리 실리콘을 포함할 수 있다. 다른 실시예로, 제1반도체층(A1)은 비정질 실리콘(amorphous silicon)을 포함할 수 있다. 다른 실시예로, 제1반도체층(A1)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크로뮴(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 제1반도체층(A1)은 채널영역과 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
제1반도체층(A1)을 덮도록 제1게이트절연층(112)이 구비될 수 있다. 제1게이트절연층(112)은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등과 같은 무기 절연물을 포함할 수 있다. 제1게이트절연층(112)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제1게이트절연층(112) 상부에는 상기 제1반도체층(A1)과 중첩되도록 제1게이트전극(G1)이 배치될 수 있다. 제1게이트전극(G1)은 몰리브데늄(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 제1게이트전극(G1)은 Mo의 단층일 수 있다.
제2게이트절연층(113)은 상기 제1게이트전극(G1)을 덮도록 구비될 수 있다. 제2게이트절연층(113)은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등과 같은 무기 절연물을 포함할 수 있다. 제2게이트절연층(113)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제2게이트절연층(113) 상부에는 제1스토리지 커패시터(Cst1)의 제1상부 전극(CE2)이 배치될 수 있다. 제1상부 전극(CE2)은 그 아래의 제1게이트전극(G1)과 중첩할 수 있다. 제2게이트절연층(113)을 사이에 두고 중첩하는 제1게이트전극(G1) 및 제1상부 전극(CE2)은 제1스토리지 커패시터(Cst)를 이룰 수 있다. 제1게이트전극(G1)은 제1스토리지 커패시터(Cst)의 제1하부 전극(CE1)일 수 있다.
제1상부 전극(CE2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다. 일부 실시예에서, 제1상부 전극(CE2)은 Mo의 단층일 수 있다.
층간절연층(115)은 상기 제1상부 전극(CE2)을 덮도록 형성될 수 있다. 층간절연층(115)은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다. 층간절연층(115)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
일부 실시예에서, 층간절연층(115)은 유기 절연물을 포함할 수 있다. 이러한 층간절연층(115)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일렌계 고분자, 또는 비닐알콜계 고분자 등을 포함할 수 있다.
데이터선(DL), 제1소스전극(S1) 및 제1드레인전극(D1)은 층간절연층(115) 상에 배치될 수 있다. 데이터선(DL), 제1소스전극(S2) 및 제1드레인전극(D1)은 몰리브데늄(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 데이터선(DL), 제1소스전극(S1)과 제1드레인전극(D1)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
데이터선(DL), 소스전극(S1, S2)과 드레인전극(D1, D2)을 덮도록 평탄화층(117)이 배치될 수 있다. 평탄화층(117)은 그 상부에 배치되는 구성들이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다.
평탄화층(117)은 유기물질 또는 무기물질을 포함할 수 있으며, 단층구조 또는 다층구조를 가질 수 있다. 이러한, 평탄화층(117)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일렌계 고분자, 또는 비닐알콜계 고분자 등을 포함할 수 있다. 한편, 평탄화층(117)은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등과 같은 무기 절연물을 포함할 수 있다. 평탄화층(117)을 형성할 시, 층을 형성한 후 평탄한 상면을 제공하기 위해서 그 층의 상면에 화학적 기계적 폴리싱이 수행될 수 있다.
평탄화층(117) 상부에는 제1연결전극(CM1), 제2연결전극(CM2) 및 배선(WL)이 배치될 수 있다. 복합층(200)이 개재됨에 따라, 평탄화층(117) 상부에 배선(WL)이 더 배치될 수 있기에, 고집적화에 유리할 수 있다. 제1연결전극(CM1)은 제1화소회로(PC1)와 제1유기발광다이오드(OLED1)를 연결하는 구성일 수 있다. 즉, 평탄화층(117)은 제1소스전극(S1) 및 제1드레인전극(D1) 중 어느 하나를 노출시키는 비아홀을 가지며, 제1연결전극(CM1)은 이 비아홀을 통해 제1소스전극(S1) 또는 제1드레인전극(D1)과 컨택하여 제1박막트랜지스터(TFT1)에 전기적으로 연결될 수 있다. 또한, 제1유기발광다이오드(OLED1)의 제1화소전극(121aa)은 제1연결전극(CM1)과 접속될 수 있다. 마찬가지로, 제2연결전극(CM2)은 제2화소회로(PC2)와 제2유기발광다이오드(OLED2)를 연결할 수 있다.
회로층(PCL) 상부에는 복합층(200)이 배치될 수 있다. 복합층(200)은 평탄화층(117) 상부에 배치된 제1연결전극(CM1), 제2연결전극(CM2), 및 배선(WL)들을 덮도록 배치될 수 있다. 복합층(200)은 제1무기절연층(210), 제1유기절연층(220), 및 제2무기절연층(230)이 적층되어 구비될 수 있다. 즉, 복합층(200)은 무기절연층 사이에 유기절연층이 샌드위치된 구조를 포함하는 층일 수 있다.
복합층(200)은 외부의 충격이 화소회로(PC1, PC2)로 전달되는 것을 방지하기 위한 층일 수 있다. 즉, 복합층(200)은 화소회로(PC1, PC2)와 표시요소인 유기발광다이오드(OLED1, OLED2) 사이에 배치되어, 표시요소의 상부로부터 전달되는 충격이 화소회로(PC1, PC2)로 전달되는 것을 방지할 수 있다.
화소회로(PC1, PC2)와 유기발광다이오드(OLED1, OLED2) 사이에 유기절연층만 배치되는 경우, 유기절연층은 그 특성상 충격을 어느 정도 흡수할 수 있으나, 충격이 큰 경우 이를 다 흡수하지 못할 수 있으며, 일부 충격이 회소회로(PC1, PC2)로 전달될 수 있다.
본 실시예에 있어서, 복합층(200)은 제1유기절연층(220) 하부 및 상부에 각각 강도가 높은 제1무기절연층(210) 및 제2무기절연층(230)이 배치되고 있어, 충격이 복합층(200)의 하부로 전달되기 전에 제1무기절연층(210) 및 제2무기절연층(230)이 충격을 받아, 이를 분산시키는 역할을 할 수 있다. 한편, 이 경우, 제1유기절연층(220)은 평탄한 상면을 제공하는 동시에 충격을 흡수하는 역할을 할 수 있다.
제1무기절연층(210) 및 제2무기절연층(230)은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 및 실리콘산질화물(SiOxNy) 등을 포함할 수 있다. 제1유기절연층(220)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일렌계 고분자, 또는 비닐알콜계 고분자 등을 포함할 수 있다.
일부 실시예에서, 제1무기절연층(210) 및 제2무기절연층(230)의 각각의 강도는 약 80 ~ 200 GPa 일 수 있으며, 제1유기절연층(220)의 강도는 약 1 ~ 10 GPa 일 수 있다. 상기 강도 범위는 복합층(200)이 충격의 분산 및 충격을 흡수하는 역할을 할 수 있는 최적의 조건일 수 있다.
일부 실시예에서, 제1무기절연층(210) 및 제2무기절연층(230)의 각각의 두께는 약 1000 내지 3000 Å이며, 제1유기절연층(220)의 두께는 약 10000 내지 20000 Å일 수 있다. 상기 두께 범위는 복합층(200)이 충격의 분산 및 충격을 흡수하는 역할을 할 수 있는 최적의 조건일 수 있다.
복합층(200)에는 제1연결전극(CM1)을 노출하는 제1컨택홀(CNT1) 및 제2연결전극(CM2)를 노출하는 제2컨택홀(CNT2)이 구비될 수 있다. 이러한, 제1컨택홀(CNT1) 및 제2컨택홀(CNT2)을 통해서 제1유기발광다이오드(OLED1) 및 제2유기발광다이오드(OLED2)가 각각 제1화소회로(PC1) 및 제2화소회로(PC2)와 연결될 수 있다. 제1컨택홀(CNT1) 및 제2컨택홀(CNT2)은 제1무기절연층(210), 제1유기절연층(220), 및 제2무기절연층(230)이 적층된 이후에 포토레지스트 패터닝 및 식각공정을 통해서 형성될 수 있다.
복합층(200)의 상부에는 표시요소층(EDL)이 배치된다. 표시요소층(EDL)에는 제1유기발광다이오드(OLED1) 및 제2유기발광다이오드(OLED2)가 배치될 수 있다.
제1화소전극(121a)과 제2화소전극(121b)은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 제1화소전극(121a)과 제2화소전극(121b)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 예컨대 제1화소전극(121a)과 제2화소전극(121b)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막들을 갖는 구조를 가질 수 있다. 이 경우, 제1화소전극(121a)과 제2화소전극(121b)은 ITO/Ag/ITO로 적층된 구조를 가질 수 있다.
제1화소전극(121a)은 복합층(200)에 정의된 제1컨택홀(CNT1)을 통해서 제1연결전극(CM1)과 접속될 수 있다. 제2화소전극(121b)은 복합층(200)에 정의된 제2컨택홀(CNT2)을 통해서 제2연결전극(CM2)과 접속될 수 있다.
화소정의막(119)은 평탄화층(117) 상에서, 제1화소전극(121a) 및 제2화소전극(121b) 각각의 가장자리를 덮으며, 제1화소전극(121a) 및 제2화소전극(121b)의 중앙부를 노출하는 제1개구(OP1) 및 제2개구(OP2)를 구비할 수 있다. 상기 제1개구(OP1) 및 제2개구(OP2)에 의해서 유기발광다이오드(OLED1, OLED2)의 발광영역, 즉, 화소(P1, P2)의 크기 및 형상이 정의된다.
화소정의막(119)은 화소전극(121a, 121b)의 가장자리와 화소전극(121a, 121b) 상부의 대향전극(123)의 사이의 거리를 증가시킴으로써 화소전극(121a, 121b)의 가장자리에서 아크(arc) 등이 발생하는 것을 방지하는 역할을 할 수 있다. 화소정의막(119)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
화소정의막(119)의 제1개구(OP1) 및 제2개구(OP2)의 내부에는 제1화소전극(121a) 및 제2화소전극(121b)에 각각 대응되도록 형성된 제1발광층(122a) 및 제2발광층(122b)이 배치된다. 제1발광층(122a)과 제2발광층(122b)은 고분자 물질 또는 저분자 물질을 포함할 수 있으며, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
제1발광층(122a)과 제2발광층(122b)의 상부 및/또는 하부에는 유기 기능층(미도시)이 배치될 수 있다. 유기 기능층은 유기물로 구비된 단층 또는 다층일 수 있다. 유기 기능층은 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL), 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 유기 기능층은 표시영역에 배치된 유기발광다오드(OLED1, OLED2)들에 대응되도록 일체로 형성될 수 있다.
제1발광층(122a)과 제2발광층(122b)의 상부에는 대향전극(123)이 배치된다. 대향전극(123)은 일함수가 낮은 도전성 물질을 포함할 수 있다. 예컨대, 대향전극(123)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(123)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 대향전극(123)은 표시영역에 배치된 유기발광다오드(OLED1, OLED2)들에 대응되도록 일체로 형성될 수 있다.
대향전극(123) 상에는 유기물질을 포함하는 캡핑층(미도시)이 형성될 수 있다. 캡핑층은 대향전극(123)을 보호하는 동시에 광추출 효율을 높이기 위해서 마련된 층일 수 있다. 캡핑층은 대향전극(123) 보다 굴절률이 높은 유기물질을 포함할 수 있다.
또한, 표시요소층(EDL) 상부에는 밀봉부재로써 박막봉지층(미도시)이 배치될 수 있다. 즉, 유기발광다이오드(OLED, OLED')는 박막봉지층에 의해서 밀봉될 수 있다. 박막봉지층은 외부의 수분이나 이물질이 유기발광다이오드(OLED, OLED')로 침투하는 것을 방지할 수 있다. 박막봉지층은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함하여 구비될 수 있다. 일부 실시예에서, 박막봉지층은 제1무기 봉지층, 유기봉지층 및 제2무기봉지층이 적층되어 구비될 수 있다.
제1무기 봉지층 및 제2무기봉지층은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)과 같은 하나 이상의 무기 절연물을 포함할 수 있으며, 화학기상증착법(CVD) 등에 의해 형성될 수 있다. 유기봉지층은 폴리머(polymer)계열의 소재를 포함할 수 있다. 폴리머 계열의 소재로는 실리콘계 수지, 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
도 4는 일 실시예에 따른 표시 장치의 일부를 나타낸 개략적인 단면도이다. 도 4에 있어서, 도 3과 동일한 참조부호는 동일한 부재를 나타낸다.
본 실시예에 따른 표시 장치는 기판(100)의 표시 영역에 배치되는 화소회로(PC1, PC2), 화소회로(PC1, PC2)와 연결된 유기발광다이오드(OLED1, OLED2), 화소회로(PC1, PC2)와 유기발광다이오드(OLED1, OLED1) 사이에 배치되며, 제1무기절연층(210), 제1유기절연층(220), 제2무기절연층(230)이 순차 적층된 복합층(200)을 포함한다.
본 실시예에 있어서, 복합층(200)은 제1무기절연층(210) 하부에 하부 유기절연층(221)을 더 포함할 수 있다. 하부 유기절연층(221)은 평탄화층(117) 상부에서 연결배선(CM1, CM2)를 덮도록 구비될 수 있다. 복합층(200)이 하부 유기절연층(221)을 더 구비함에 따라, 충격의 흡수 및 복합층(200)의 상면의 평탄도가 더 좋아질 수 있다.
하부 유기절연층(221)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일렌계 고분자, 또는 비닐알콜계 고분자 등을 포함할 수 있다.
일부 실시예에서, 제1무기절연층(210) 및 제2무기절연층(230)의 각각의 강도는 약 80 ~ 200 GPa 일 수 있으며, 제1유기절연층(220) 및 하부 유기절연층(221)의 각각의 강도는 약 1 ~ 10 GPa 일 수 있다. 상기 강도 범위는 복합층(200)이 충격의 분산 및 충격을 흡수하는 역할을 할 수 있는 최적의 조건일 수 있다.
일부 실시예에서, 제1무기절연층(210) 및 제2무기절연층(230)의 각각의 두께는 약 1000 내지 3000 Å이며, 제1유기절연층(220) 및 하부 유기절연층(221)의 각각의 두께는 약 10000 내지 20000 Å일 수 있다. 상기 두께 범위는 복합층(200)이 충격의 분산 및 충격을 흡수하는 역할을 할 수 있는 최적의 조건일 수 있다.
도 5는 일 실시예에 따른 표시 장치의 일부를 나타낸 개략적인 단면도이다. 도 5에 있어서, 도 3과 동일한 참조부호는 동일한 부재를 나타낸다.
본 실시예에 따른 표시 장치는 기판(100)의 표시 영역에 배치되는 화소회로(PC1, PC2), 화소회로(PC1, PC2)와 연결된 유기발광다이오드(OLED1, OLED2), 화소회로(PC1, PC2)와 유기발광다이오드(OLED1, OLED1) 사이에 배치되며, 제1무기절연층(210), 제1유기절연층(220), 제2무기절연층(230)이 순차 적층된 복합층(200)을 포함한다.
본 실시예에 있어서, 복합층(200)은 제2무기절연층(230) 상부에 배치된 상부 유기절연층(223)을 더 포함할 수 있다. 상부 유기절연층(223)은 제2무기절연층(230)과 유기발광다이오드(OLED1, OLED2)의 화소전극(121a, 121b) 사이에 배치될수 있다. 복합층(200)이 상부 유기절연층(223)을 더 구비함에 따라, 충격의 흡수 및 복합층(200)의 상면의 평탄도가 더 좋아질 수 있다.
상부 유기절연층(223)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일렌계 고분자, 또는 비닐알콜계 고분자 등을 포함할 수 있다.
일부 실시예에서, 제1무기절연층(210) 및 제2무기절연층(230)의 각각의 강도는 약 80 ~ 200 GPa 일 수 있으며, 제1유기절연층(220) 및 상부 유기절연층(223)의 각각의 강도는 약 1 ~ 10 GPa 일 수 있다. 상기 강도 범위는 복합층(200)이 충격의 분산 및 충격을 흡수하는 역할을 할 수 있는 최적의 조건일 수 있다.
일부 실시예에서, 제1무기절연층(210) 및 제2무기절연층(230)의 각각의 두께는 약 1000 내지 3000 Å이며, 제1유기절연층(220) 및 상부 유기절연층(223)의 각각의 두께는 약 10000 내지 20000 Å일 수 있다. 상기 두께 범위는 복합층(200)이 충격의 분산 및 충격을 흡수하는 역할을 할 수 있는 최적의 조건일 수 있다.
도 6은 일 실시예에 따른 표시 장치의 일부를 나타낸 개략적인 단면도이다. 도 6에 있어서, 도 3과 동일한 참조부호는 동일한 부재를 나타낸다.
본 실시예에 따른 표시 장치는 기판(100)의 표시 영역에 배치되는 화소회로(PC1, PC2), 화소회로(PC1, PC2)와 연결된 유기발광다이오드(OLED1, OLED2), 화소회로(PC1, PC2)와 유기발광다이오드(OLED1, OLED1) 사이에 배치되며, 제1무기절연층(210), 제1유기절연층(220), 제2무기절연층(230)이 순차 적층된 복합층(200)을 포함한다.
본 실시예에 있어서, 복합층(200)은 복합층(200)은 제1무기절연층(210), 제1유기절연층(220), 제2무기절연층(230), 제2유기절연층(240), 및 제3무기절연층(250)이 순차 적층되어 구비될 수 있다.
복합층(200)이 제2유기절연층(240) 및 제3무기절연층(250)을 더 구비함에 따라, 충격의 분산 및 복합층(200)의 상면의 평탄도가 더 좋아질 수 있다.
제2유기절연층(240)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일렌계 고분자, 또는 비닐알콜계 고분자 등을 포함할 수 있다.
일부 실시예에서, 제1무기절연층(210), 제2무기절연층(230), 및 제3무기절연층(250)의 각각의 강도는 약 80 ~ 200 GPa 일 수 있으며, 제1유기절연층(220) 및 제2유기절연층(240)의 각각의 강도는 약 1 ~ 10 GPa 일 수 있다. 상기 강도 범위는 복합층(200)이 충격의 분산 및 충격을 흡수하는 역할을 할 수 있는 최적의 조건일 수 있다.
일부 실시예에서, 제1무기절연층(210). 제2무기절연층(230), 및 제3무기절연층(250)의 각각의 두께는 약 1000 내지 3000 Å이며, 제1유기절연층(220) 및 제2유기절연층(240)의 각각의 두께는 약 10000 내지 20000 Å일 수 있다. 상기 두께 범위는 복합층(200)이 충격의 분산 및 충격을 흡수하는 역할을 할 수 있는 최적의 조건일 수 있다.
한편, 본 발명은 이에 한정되지 않는다. 복합층(200)은 더 많은 유기 절연층 및 더 많은 무기 절연층이 교번적으로 배치될 수 있다.
도 7은 일 실시예에 따른 표시 장치의 일부를 나타낸 개략적인 단면도이다. 도 7에 있어서, 도 3과 동일한 참조부호는 동일한 부재를 나타낸다.
본 실시예에 따른 표시 장치는 기판(100)의 표시 영역에 배치되는 화소회로(PC1, PC2), 화소회로(PC1, PC2)와 연결된 유기발광다이오드(OLED1, OLED2), 화소회로(PC1, PC2)와 유기발광다이오드(OLED1, OLED1) 사이에 배치되며, 제1무기절연층(210), 제1유기절연층(220), 제2무기절연층(230)이 순차 적층된 복합층(200)을 포함한다.
또한, 본 실시예에 따른 표시 장치는 복수의 화소회로(PC1, PC2) 사이 영역에 개구 또는 그루브(GR)를 가지는 무기물층(IL) 및 상기 개구 또는 그루브(GR)를 채우는 유기물층(161)을 포함한다. 또한, 상기 유기물층(161) 상에 배치된 연결배선(140)을 포함할 수 있다.
본 발명의 실시예에서, 연결배선(140) 하부에 배치되며, 무기물을 포함하는 배리어층(101), 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113), 층간절연층(115)을 통칭하여 무기물층(IL)이라 할 수 있다. 이러한 무기물층(IL)은 서로 인접한 화소회로들 사이 영역에 개구 또는 그루브(GR)를 갖는다.
도 7에서는 무기물층(IL)이 그루브(GR)를 갖는 것을 도시하고 있다. 즉, 배리어층(101)은 서로 인접합 화소인 제1화소회로(PC1) 및 제2화소회로(PC2)에 걸쳐서 연속적일 수 있다. 그리고 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113), 층간절연층(115)은 서로 인접한 화소들 사이 영역에서 개구들(111a, 112a, 113a, 115a)을 가질 수 있다.
이에 따라, 배리어층(101), 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113), 층간절연층(115)을 포함하는 무기물층(IL)은 서로 인접한 화소들 사이 영역에 그루브(GR)를 갖는 것으로 이해될 수 있다. 상기 그루브(GR)은 무기물층(IL)에 형성된 트렌치(trench)를 의미할 수 있다.
한편, 무기물층(IL)의 개구라 함은 배리어층(101), 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113), 층간절연층(115)에 모두 개구가 형성되어, 기판(110)이 노출되도록 형성된 것을 의미할 수 있다.
물론 무기물층(IL)은 이와 상이한 다양한 형태의 그루브를 포함할 수도 있다. 예컨대 배리어층(101)의 상면의 일부도 제거될 수도 있으며, 이와 달리 버퍼층(111)의 하면은 제거되지 않고 잔존할 수도 있는 등 다양한 변형이 가능하다.
무기물층(IL)의 그루브(GR)의 폭은 수 um일 수 있다. 예컨대, 무기물층(IL)의 그루브(GR)의 폭(GRW)은 약 5um ~ 10um 사이의 값을 가질 수 있다.
이러한, 개구 또는 그루브(GR)을 형성하기 위해서, 상기 층간절연층(115)까지 형성한 이후, 별도의 마스크 공정 및 에칭 고정을 이용하여 수행될 수 있다. 상기 에칭 공정에 의해서 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113), 층간절연층(115)의 개구들(111a, 112a, 113a, 115a)을 형성할 수 있다. 상기 에칭 공정은 드라이 에칭 공정일 수 있다.
상기 무기절연층의 그루브(GR)에는 유기물층(161)이 채워질 수 있다. 그리고 연결배선(140)은 유기물층(161)이 존재하는 영역에 있어서는 유기물층(161)의 상부에 위치하게 된다. 이와 같은 무기물층(IL)의 개구 또는 그루브(GR) 및 유기물층(161)은 복수의 화소회로들 사이에 적어도 일부 존재할 수 있다.
이와 같은 무기절연층의 개구 또는 그루브(GR), 및 유기물층(161)은 표시 장치가 외부 충격에 의해 받는 영향을 최소화하기 위해 도입된 것일 수 있다. 무기절연층은 복수의 화소회로들 사이 영역에 개구 또는 그루브(GR)를 갖고, 상기 개구 또는 그루브(GR)를 유기물층(161)이 채우고 있어, 외부 충격이 있더라도 크랙이 전파될 확률이 극히 낮게 된다. 또한, 유기물층(161)은 그 경도가 무기물층보다 낮기에 외부 충격에 의한 스트레스를 유기물층(161)이 흡수하여 유기물층(161) 상에 위치하는 연결배선(140)에 스트레스가 집중되는 것을 효과적으로 최소화할 수 있다.
유기물층(161)은 제1화소회로(PC1)와 제2화소회로(PC2) 사이에서, 무기절연층의 그루브(GR)를 적어도 일부 채우며 배치된다. 유기물층(161)은 그루브(GR)를 완전히 채우지 않을 수 있다. 또한, 유기물층(161)은 그루브(GR)의 일부에는 채워지지 않을 수 있다.
다만, 유기물층(161)이 외부 충격을 흡수하는 역할을 하기 위해서는 그루브(GR)를 완전히 채우는 것이 바람직하다. 일부 실시예에서, 유기물층(161)은 무기절연층의 상면까지 연장되어 형성될 수 있다. 이 경우, 유기물층(161)의 특성상 유기물층(161)의 상면이 볼록한 형상으로 구비될 수 있다. 즉, 유기물층(161)의 최고 높이(h)는 그루브(GR)의 깊이(d)보다 크게 형성될 수 있다.
유기물층(161)의 상면이 무기물층(IL)의 상면과 이루는 각도는 45도 이내일 수 있다. 만일 무기절연층의 상면과 유기물층(161)의 상면이 만나는 경계 영역의 경사가 완만하지 않다면, 도전층을 패터닝하여 연결배선(140)을 형성하는 과정에서 그 도전성 물질이 상기 경계 영역에서 제거되지 않고 해당 부분에 잔존할 수 있다. 그러할 경우 잔존하는 도전성 물질은 다른 도전층들 사이의 쇼트를 야기할 수 있기 때문이다. 따라서, 유기물층(161)의 상면이 무기절연층의 상면에 대해서 완만한 경사를 가지도록 형성하는 것이 바람직하다.
이러한 유기물층(161)은 아크릴, 메타아크릴(metacrylic), 폴리에스터, 폴리에틸렌(polyethylene), 폴리프로필렌(polypropylene), 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다.
한편, 연결배선(140)은 유기물층(161) 상에 배치되어, 복수의 화소회로(PC1, PC2)들을 서로 연결할 수 있다. 연결배선(140)은 유기물층(161)이 존재하지 않는 곳에서는 무기절연층 상에 위치할 수 있다. 연결배선(140)은 복수의 화소회로들에 전기적 신호를 전달하는 배선으로 기능할 수 있다.
연결배선(140)의 경우 연신율이 높은 물질을 포함하도록 함으로써, 연결배선(140)에 크랙이 발생하거나 단선되는 등의 불량이 발생하지 않도록 할 수 있다. 일부 실시예에서, 연결배선(140)은 Ti/Al/Ti로 적층된 구조를 적용할 수 있다. 일부 실시예에서, 연결배선(140)의 연신율은 그 하부에 배치되는 도전층들의 연신율 보다 높을 수 있다.
도 8은 일 실시예에 따른 표시 장치의 일부를 나타낸 개략적인 단면도이다. 도 8에 있어서, 도 3 및 도 7과 동일한 참조부호는 동일한 부재를 나타낸다.
본 실시예에 따른 표시 장치는 기판(100)의 표시 영역에 배치되는 화소회로(PC1, PC2), 화소회로(PC1, PC2)와 연결된 유기발광다이오드(OLED1, OLED2), 화소회로(PC1, PC2)와 유기발광다이오드(OLED1, OLED1) 사이에 배치되며, 제1무기절연층(210), 제1유기절연층(220), 제2무기절연층(230)이 순차 적층된 복합층(200)을 포함한다.
또한, 본 실시예에 따른 표시 장치는 복수의 화소회로(PC1, PC2) 사이 영역에 개구 또는 그루브(GR')를 가지는 무기물층(IL') 및 상기 그루브(GR')를 채우며 기판(100)의 전면에 배치된 유기 층간절연층(115')을 포함한다.
본 발명의 실시예에서, 무기물을 포함하는 배리어층(101), 버퍼층(111), 제1게이트절연층(112), 및 제2게이트절연층(113)을 통칭하여 무기물층(IL')이라 할 수 있다. 이러한 무기물층(IL')은 서로 인접한 화소회로들 사이 영역에 개구 또는 그루브(GR')를 갖는다.
도 8에서는 무기물층(IL')이 그루브(GR')를 갖는 것을 도시하고 있다. 즉, 배리어층(101)은 서로 인접한 화소인 제1화소회로(PC1) 및 제2화소회로(PC2)에 걸쳐서 연속적일 수 있다. 그리고 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113)은 서로 인접한 화소회로들 사이 영역에서 개구들(111a, 112a, 113a)을 가질 수 있다.
한편, 무기물층(IL')의 개구라 함은 배리어층(101), 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113)에 모두 개구가 형성되어, 기판(100)의 상면이 노출되도록 형성된 것을 의미할 수 있다. 무기물층(IL')은 이와 상이한 다양한 형태의 그루브를 포함할 수도 있다. 예컨대 배리어층(101)의 상면의 일부도 제거될 수도 있으며, 이와 달리 버퍼층(111)의 하면은 제거되지 않고 잔존할 수도 있는 등 다양한 변형이 가능하다.
유기 층간절연층(115')은 제2게이트절연층(113) 상부에서 스토리지 커패시터(Cst1, Cst2)를 덮을 수 있다. 또한, 유기 층간절연층(115')은 그루브(GR')를 채워 크랙의 전파를 방지하는 역할을 할 수 있다.
유기 층간절연층(115')은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일렌계 고분자, 또는 비닐알콜계 고분자 등을 포함할 수 있다.
본 실시예에서, 연결배선(140)은 유기 층간절연층(115') 상에 배치되어, 복수의 화소회로(PC1, PC2)들을 서로 연결할 수 있다. 유기 층간절연층(115')이 평평한 상면을 제공하는 경우, 연결배선(140)은 평평한 상면을 가지도록 구비될 수 있다. 연결배선(140)은 복수의 화소회로들에 전기적 신호를 전달하는 배선으로 기능할 수 있다.
도 9 및 도 10은 도 7 또는 도 8의 그루브(GR, GR')의 일 실시예를 나타내는 평면도이다.
무기절연층의 개구 또는 그루브(GR, GR')는 화소회로의 주변을 적어도 일부 둘러싸도록 배치될 수 있다. 도 9를 참조하면, 무기절연층의 개구 또는 그루브(GR, GR')는 제1화소회로(PC1) 및 제2화소회로(PC2)의 둘레를 둘러싸도록 배치될 수 있다. 또는, 도 10을 참조하면, 무기절연층의 개구 또는 그루브(GR, GR')는 복수의 화소회로들을 그룹핑하여 둘러싸도록 배치될 수 있다. 도 10의 경우, 무기절연층의 개구 또는 그루브(GR, GR')는 두 개의 화소회로, 즉 제1화소회로(PC1) 및 제2화소회로(PC2)를 둘러싸며 배치하고 있다. 그루브(GR, GR')에 의해서 그룹핑된 화소의 수는 다양하게 변형될 수 있다.
한편, 그룹핑하는 화소회로들의 개수는 하나의 표시 장치에 있어서 동일하거나 위치에 따라서 다를 수 있다. 예컨대, 크랙의 위험 이나 스트레스를 많이 받는 영역의 경우는 무기절연층의 개구 또는 그루브(GR)가 하나의 화소회로를 둘러싸며 배치되고, 나머지 영역에는 복수의 화소회로를 둘러싸도록 배치될 수 있다. 또는 무기절연층의 개구 또는 그루브(GR)는 표시영역에 일부에만 형성될 수 있다.
도 11 및 도 12는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 도면이다. 도 11은 표시영역이 접히는 것을 도시하고 있으며, 도 12는 표시영역이 감겨진 것을 도시하고 있다.
본 발명에 따른 표시 장치는 외부 충격에 강건하기에, 도 11 및 도 12의 경우와 같이 표시영역(DA)을 접거나(foldable) 감을(rollable) 수 있다.
즉, 화소회로와 표시요소 사이에 외부 충격을 분산하고 흡수하는 복합층이 개재되는 바, 표시영역(DA)를 접거나 감더라도 외부 충격이 화소회로로 전달되는 것을 방지할 수 있기 때문이다. 또한, 무기절연층의 개구 또는 그루브(GR)를 구비하는 경우, 그루브(GR)를 채우는 유기물층 또는 유기 층간절연층이 벤딩에 의한 인장 스트레스를 흡수할 수 있기 때문이다.
도 13은 본 발명의 일 실시예에 따른 표시 장치의 내충격성을 테스트한 결과를 나타낸다. 도 13은 표시영역(DA)에 펜(pen)을 일정 높이에서 떨어뜨리면서 반도체층과 게이트전극 사이의 누설전류를 측정한 데이터이다.
도 13의 (a)는 비교예로 복합층을 적용하지 않고 무기절연층의 그루브가 형성되지 않은 표시 장치에 대한 실험데이터이고, (b)는 도 3의 복합층을 적용한 표시 장치에 대한 실험데이터, (c)는 도 7과 같이 복합층을 적용하고, 무기절연층의 그루브가 형성된 표시 장치에 대한 실험데이터이다.
비교예의 경우, 펜을 높이 3cm이상에서 떨어뜨리면 10pA이상의 누설전류가 발생했으나, (b)의 실시예의 경우, 펜을 높이 5cm에서 떨어뜨려도 10pA 이상의 누설전류가 발생하지 않음을 확인할 수 있다. 또한, (c)의 실시예의 경우, 펜을 높이 8cm에서 떨어뜨려도 10pA 이상의 누설전류가 발생하지 않음을 확인할 수 있다. 즉, 본 발명의 실시예의 경우 외부 충격에 강건함을 확인할 수 있다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
DA: 표시영역 DPA: 주변영역
PC1, PC2:화소회로 T1 ~ T7: 박막트랜지스터
161: 유기물층
140: 연결배선
100: 기판 101: 배리어층
111: 버퍼층 112: 제1게이트절연층
113: 제2게이트절연층 115: 층간절연층
117: 평탄화층
119: 화소정의막
200: 복합층

Claims (20)

  1. 표시 영역을 구비한 기판;
    상기 표시 영역에 배치되며 박막트랜지스터를 포함하는 복수의 화소회로;
    상기 복수의 화소회로와 각각 연결된 복수의 표시요소; 및
    상기 복수의 화소회로와 상기 복수의 표시요소 사이에 배치되며, 제1무기절연층, 제1유기절연층, 및 제2무기절연층이 순차적으로 적층된 복합층;을 포함하는, 표시 장치.
  2. 제1항에 있어서,
    상기 제1무기절연층 및 상기 제2무기절연층의 두께는 각각 1000 내지 3000 Å의 범위를 가지며,
    상기 제1유기절연층의 두께는 10000 내지 20000 Å의 범위를 가지는, 표시 장치.
  3. 제1항에 있어서,
    상기 제1무기절연층 및 상기 제2무기절연층의 강도는 각각 80 내지 200 GPa 의 범위를 가지며, 상기 제1유기절연층의 강도는 1 내지 10 GPa의 범위를 가지는, 표시 장치.
  4. 제1항에 있어서,
    상기 복합층은 상기 화소회로와 상기 제1무기절연층 사이에 배치된 하부 유기절연층;을 더 포함하는, 표시 장치.
  5. 제1항에 있어서,
    상기 복합층은 상기 제2무기절연층과 상기 표시요소 사이에 배치된 상부 유기절연층;을 더 포함하는, 표시 장치.
  6. 제1항에 있어서,
    상기 복합층은 순차 적층된 제2유기절연층 및 제3무기절연층;을 더 포함하는, 표시 장치.
  7. 제1항에 있어서,
    상기 표시영역에 구비되며, 상기 복수의 화소회로 사이 영역에 개구 또는 그루브를 가지는 무기물층; 및
    상기 개구 또는 그루브를 채우는 유기물층;을 더 포함하는, 표시 장치.
  8. 제7항에 있어서,
    상기 개구 또는 그루브는 상기 복수의 화소회로 각각을 둘러싸도록 구비된, 표시 장치.
  9. 제7항에 있어서,
    상기 개구 또는 그루브는 상기 복수의 화소회로 중 적어도 일부를 둘러싸도록 구비된, 표시 장치.
  10. 제1항에 있어서,
    상기 표시영역에 구비되며, 상기 복수의 화소회로 사이 영역에 개구 또는 그루브를 가지는 무기물층; 및
    상기 개구 또는 그루브를 채우고, 상기 표시영역 전체에 배치된 유기 층간절연층;을 더 포함하는, 표시 장치.
  11. 표시영역 및 상기 표시영역 외측의 주변영역을 포함하는 기판;
    상기 기판 상의 표시영역에 배치되며, 제1화소회로와 제2화소회로를 포함하는 회로층;
    상기 회로층 상에 배치되며, 상기 제1화소회로와 연결된 제1표시요소 및 상기 제2화소회로와 연결된 제2표시요소를 포함하는 표시요소층;
    상기 회로층과 상기 표시요소층 사이에 배치되며, 제1무기절연층, 제1유기절연층, 제2무기절연층을 포함하는 복합층;을 포함하며,
    상기 회로층은 상기 제1화소회로와 상기 제2화소회로 사이 영역에 개구 또는 그루브를 가지는 무기물층을 포함하는, 표시 장치.
  12. 제11항에 있어서,
    상기 제1유기절연층은 상기 제1무기절연층과 상기 제2무기절연층 사이에 배치된, 표시 장치.
  13. 제11항에 있어서,
    상기 개구 또는 그루브를 채우는 유기물층;을 더 포함하는, 표시 장치.
  14. 제13항에 있어서,
    상기 유기물층 상부에서 상기 개구 또는 그루브와 중첩된 배치된 연결배선;을 더 포함하며,
    상기 연결배선은 상기 무기물층의 상면까지 연장된, 표시 장치.
  15. 제11항에 있어서,
    상기 개구 또는 그루브를 채우며, 상기 표시영역 전체에 배치된 유기 층간절연층;을 더 포함하는, 표시 장치.
  16. 제11항에 있어서,
    상기 개구 또는 그루브는 평면상 상기 제1화소회로 및 상기 제2화소회로를 각각 둘러싸며 배치된, 표시 장치.
  17. 제11항에 있어서,
    상기 개구 또는 그루브는 상기 제1화소회로 및 상기 제2화소회로를 그룹핑한 영역을 둘러싸며 배치된, 표시 장치.
  18. 제11항에 있어서,
    상기 복합층은 추가 유기절연층을 더 포함하는, 표시 장치.
  19. 제11항에 있어서,
    상기 제1무기절연층 및 상기 제2무기절연층의 두께는 각각 1000 내지 3000 Å의 범위를 가지며,
    상기 제1유기절연층의 두께는 10000 내지 20000 Å의 범위를 가지는, 표시 장치.
  20. 제11항에 있어서,
    상기 제1무기절연층 및 상기 제2무기절연층의 강도는 각각 80 내지 200 GPa 의 범위를 가지며, 상기 제1유기절연층의 강도는 1 내지 10 GPa의 범위를 가지는, 표시 장치.

KR1020200081671A 2020-07-02 2020-07-02 표시 장치 KR20220004857A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020200081671A KR20220004857A (ko) 2020-07-02 2020-07-02 표시 장치
US17/189,262 US20220005899A1 (en) 2020-07-02 2021-03-02 Display apparatus
EP21182825.6A EP3933925A1 (en) 2020-07-02 2021-06-30 Display apparatus
CN202110735299.5A CN113889510A (zh) 2020-07-02 2021-06-30 显示设备
CN202121476455.2U CN215834531U (zh) 2020-07-02 2021-06-30 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200081671A KR20220004857A (ko) 2020-07-02 2020-07-02 표시 장치

Publications (1)

Publication Number Publication Date
KR20220004857A true KR20220004857A (ko) 2022-01-12

Family

ID=76999618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200081671A KR20220004857A (ko) 2020-07-02 2020-07-02 표시 장치

Country Status (4)

Country Link
US (1) US20220005899A1 (ko)
EP (1) EP3933925A1 (ko)
KR (1) KR20220004857A (ko)
CN (2) CN215834531U (ko)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW527735B (en) * 1999-06-04 2003-04-11 Semiconductor Energy Lab Electro-optical device
KR100611151B1 (ko) * 2003-11-27 2006-08-09 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조방법
WO2010038514A1 (ja) * 2008-10-02 2010-04-08 シャープ株式会社 表示装置用基板、表示装置用基板の製造方法、表示装置、液晶表示装置、液晶表示装置の製造方法及び有機エレクトロルミネセンス表示装置
TWI473317B (zh) * 2011-11-17 2015-02-11 Au Optronics Corp 可撓性主動元件陣列基板以及有機電激發光元件
US9825253B2 (en) * 2013-06-28 2017-11-21 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
KR102080008B1 (ko) * 2013-07-12 2020-02-24 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR102610024B1 (ko) * 2016-06-16 2023-12-06 삼성디스플레이 주식회사 디스플레이 장치
US10073294B1 (en) * 2017-03-31 2018-09-11 Innolux Corporation Display device
KR102462421B1 (ko) * 2017-11-15 2022-11-03 삼성디스플레이 주식회사 디스플레이 장치
US10559466B2 (en) * 2017-12-27 2020-02-11 Micron Technology, Inc. Methods of forming a channel region of a transistor and methods used in forming a memory array
KR102512725B1 (ko) * 2018-02-28 2023-03-23 삼성디스플레이 주식회사 디스플레이 장치
WO2019186806A1 (ja) * 2018-03-28 2019-10-03 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
CN109037304B (zh) * 2018-09-27 2020-03-27 武汉华星光电技术有限公司 有机发光二极管显示器及其制作方法
WO2021079412A1 (ja) * 2019-10-21 2021-04-29 シャープ株式会社 表示装置
US11079636B2 (en) * 2019-10-25 2021-08-03 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display device with touch sensor using active matrix substrate, and method for manufacturing active matrix substrate

Also Published As

Publication number Publication date
EP3933925A1 (en) 2022-01-05
CN215834531U (zh) 2022-02-15
US20220005899A1 (en) 2022-01-06
CN113889510A (zh) 2022-01-04

Similar Documents

Publication Publication Date Title
US9196667B2 (en) Organic light-emitting display with vertically stacked capacitor and capacitive feedback
KR20210008240A (ko) 표시 장치
US11581378B2 (en) Display apparatus having pixel electrodes arranged on a planarization layer
US11715426B2 (en) Display panel and display apparatus including the same
KR20210028789A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20180001707A (ko) 유기 발광 표시 장치
KR102623058B1 (ko) 표시 장치
KR20190118221A (ko) 유기 발광 표시 장치
KR20210017297A (ko) 디스플레이 장치
CN114078937A (zh) 显示装置及其制造方法
KR20220027351A (ko) 유기발광 디스플레이 장치
KR20210005455A (ko) 디스플레이 장치 및 그 제조 방법
KR20210030539A (ko) 디스플레이 장치 및 그 제조방법
CN113889513A (zh) 显示设备
KR20210062780A (ko) 디스플레이 장치 및 그 제조방법
KR20210102559A (ko) 표시 장치 및 그 제조 방법
KR20220004857A (ko) 표시 장치
CN113889511A (zh) 显示设备和制造该显示设备的方法
KR20220120804A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20210086897A (ko) 표시 패널
US12002429B2 (en) Display panel and display apparatus including the same
CN110211992B (zh) 显示设备
KR20220106261A (ko) 표시 장치 및 그 제조 방법
KR20240066312A (ko) 표시 패널 및 표시 패널의 제조 방법.
KR20240023279A (ko) 표시패널 및 이를 구비하는 표시장치

Legal Events

Date Code Title Description
A201 Request for examination