KR20240023279A - 표시패널 및 이를 구비하는 표시장치 - Google Patents

표시패널 및 이를 구비하는 표시장치 Download PDF

Info

Publication number
KR20240023279A
KR20240023279A KR1020220100732A KR20220100732A KR20240023279A KR 20240023279 A KR20240023279 A KR 20240023279A KR 1020220100732 A KR1020220100732 A KR 1020220100732A KR 20220100732 A KR20220100732 A KR 20220100732A KR 20240023279 A KR20240023279 A KR 20240023279A
Authority
KR
South Korea
Prior art keywords
sub
auxiliary
pixel
main
area
Prior art date
Application number
KR1020220100732A
Other languages
English (en)
Inventor
이원세
장동현
전유진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220100732A priority Critical patent/KR20240023279A/ko
Priority to US18/340,693 priority patent/US20240057430A1/en
Priority to CN202310982865.1A priority patent/CN117596929A/zh
Publication of KR20240023279A publication Critical patent/KR20240023279A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Abstract

본 발명은 컴포넌트가 배치되는 영역에서도 이미지가 디스플레이될 수 있도록 표시영역이 확장된 표시패널 및 이를 구비하는 표시장치를 위하여, 제1영역 및 제2영역을 포함하는, 기판, 상기 제1영역에 배치되는 복수의 메인 부화소, 상기 제2영역에 배치되는 복수의 보조 부화소 및 제1방향을 따른 상기 제2영역의 제1경계와 인접하여 배치되는, 복수의 서브 부화소를 포함하고, 상기 복수의 보조 부화소는 상기 제1방향으로 연장된 가상의 제1보조라인을 따라 배치된 제1보조 부화소들, 상기 제1보조라인과 평행한 가상의 제2보조라인을 따라 교번하여 배치되는 제2보조 부화소들 및 제3보조 부화소들을 포함하고, 상기 복수의 서브 부화소는 상기 제1방향으로 서로 이웃하는 제2보조 부화소와 제3보조 부화소 사이에 위치하는, 표시패널 및 이를 구비하는 표시장치를 제공한다.

Description

표시패널 및 이를 구비하는 표시장치{DISPLAY PANEL AND DISPLAY APPARATUS INCLUDING THE SAME}
본 발명의 실시예들은 표시패널 및 이를 구비하는 표시장치에 관한 것으로서, 더 상세하게는 전자요소인 컴포넌트가 배치되는 영역에서도 이미지가 디스플레이 될 수 있도록 표시영역이 확장된 표시패널 및 이를 구비하는 표시장치에 관한 것이다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 장치가 다양하게 활용됨에 따라 표시 장치의 형태를 설계하는데 다양한 방법이 있을 수 있고, 또한 표시 장치에 접목 또는 연계할 수 있는 기능이 증가하고 있다.
본 발명의 실시예들은 전자요소인 컴포넌트가 배치되는 영역에서도 이미지가 디스플레이될 수 있도록 표시영역이 확장된 표시 패널 및 이를 구비하는 표시 장치를 제공하고자 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 제1영역 및 제2영역을 포함하는, 기판, 상기 제1영역에 배치되는 복수의 메인 부화소, 상기 제2영역에 배치되는 복수의 보조 부화소 및 제1방향을 따른 상기 제2영역의 제1경계와 인접하여 배치되는, 복수의 서브 부화소를 포함하고, 상기 복수의 보조 부화소는 상기 제1방향으로 연장된 가상의 제1보조라인을 따라 배치된 제1보조 부화소들, 상기 제1보조라인과 평행한 가상의 제2보조라인을 따라 교번하여 배치되는 제2보조 부화소들 및 제3보조 부화소들을 포함하고, 상기 복수의 서브 부화소는 상기 제1방향으로 서로 이웃하는 제2보조 부화소와 제3보조 부화소 사이에 위치하는, 표시패널이 제공된다.
일 실시예에서, 상기 제1방향과 직교하는 제2방향으로 연장된 가상의 제3보조라인을 따라 제1보조 부화소, 제2보조 부화소, 제1보조 부화소 및 제3보조 부화소가 반복하여 배치될 수 있다.
일 실시예에서, 상기 복수의 서브 부화소의 중심은 상기 제2보조라인과 중첩하여 배치될 수 있다.
일 실시예에서, 상기 복수의 서브 부화소는 상기 제1보조 부화소들과 동일한 색의 광을 발광할 수 있다.
일 실시예에서, 상기 복수의 서브 부화소 중 어느 하나의 서브 부화소의 화소전극은 상기 어느 하나의 서브 부화소와 인접한 제1보조 부화소의 화소전극과 전기적으로 연결될 수 있다.
일 실시예에서, 표시패널은 상기 어느 하나의 서브 부화소의 화소전극과 상기 어느 하나의 서브 부화소와 인접한 제1보조 부화소의 화소전극을 연결하는 투명배선을 더 포함할 수 있다.
일 실시예에서, 상기 어느 하나의 서브 부화소의 화소전극과 상기 어느 하나의 서브 부화소와 인접한 제1보조 부화소의 화소전극이 일체로 될 수 있다.
일 실시예에서, 상기 복수의 메인 부화소는 상기 제1방향으로 연장된 가상의 제1메인라인을 따라 배치된 제1메인 부화소들, 상기 제1메인라인과 평행한 가상의 제2메인라인을 따라 교번하여 배치되는 제2메인 부화소들 및 제3메인 부화소들을 포함하고, 상기 제1메인라인을 따라 배치된 상기 제1메인 부화소들의 중심과 상기 제2메인라인을 따라 배치된 상기 제2메인 부화소들 및 상기 제3메인 부화소들의 중심은 서로 어긋나게 배치될 수 있다.
일 실시예에서, 상기 제1경계를 사이에 두고 상기 제2보조라인과 상기 제1메인라인이 이웃할 수 있다.
일 실시예에서, 상기 복수의 서브 부화소는 상기 제1메인 부화소들과 동일한 색의 광을 발광할 수 있다.
일 실시예에서, 상기 복수의 서브 부화소 각각의 발광영역의 면적은 상기 제1메인 부화소들 각각의 발광영역의 면적과 동일할 수 있다.
일 실시예에서, 상기 복수의 서브 부화소 중 어느 하나의 서브 부화소의 화소전극은 상기 어느 하나의 서브 부화소와 인접한 제1메인 부화소의 화소전극과 전기적으로 연결될 수 있다.
본 발명의 다른 일 관점에 따르면, 복수의 메인 부화소가 배치된 제1영역 및 복수의 보조 부화소가 배치된 제2영역을 포함하는 표시패널 및 상기 표시패널의 하부에서 상기 제2영역에 대응하도록 배치된 컴포넌트를 포함하며, 상기 표시패널은, 제1영역 및 제2영역을 포함하는, 기판, 상기 제1영역에 배치되는 복수의 메인 부화소, 상기 제2영역에 배치되는 복수의 보조 부화소 및 제1방향을 따른 상기 제2영역의 제1경계와 인접하여 배치되는, 복수의 서브 부화소를 포함하고, 상기 복수의 보조 부화소는 상기 제1방향으로 연장된 가상의 제1보조라인을 따라 배치된 제1보조 부화소들, 상기 제1보조라인과 평행한 가상의 제2보조라인을 따라 교번하여 배치되는 제2보조 부화소들 및 제3보조 부화소들을 포함하고, 상기 복수의 서브 부화소는 상기 제1방향을 따라 서로 이웃하는 제2보조 부화소와 제3보조 부화소 사이에 위치하는, 표시장치가 제공된다.
일 실시예에서, 상기 제1방향과 직교하는 제2방향으로 연장된 가상의 제3보조라인을 따라 제1보조 부화소, 제2보조 부화소, 제1보조 부화소 및 제3보조 부화소가 반복하여 배치될 수 있다.
일 실시예에서, 상기 복수의 서브 부화소의 중심은 상기 제2보조라인을 따라 배치될 수 있다.
일 실시예에서, 상기 복수의 서브 부화소는 상기 제1보조 부화소들과 동일한 색의 광을 발광할 수 있다.
일 실시예에서, 상기 복수의 서브 부화소 중 어느 하나의 서브 부화소의 화소전극은 상기 어느 하나의 서브 부화소와 인접한 제1보조 부화소의 화소전극과 전기적으로 연결될 수 있다.
일 실시예에서, 상기 복수의 메인 부화소는 상기 제1방향으로 연장된 가상의 제1메인라인을 따라 배치된 제1메인 부화소들, 상기 제1메인라인과 평행한 가상의 제2메인라인을 따라 교번하여 배치되는 제2메인 부화소들 및 제3메인 부화소들을 포함하고, 상기 제1메인라인을 따라 배치된 상기 제1메인 부화소들의 중심과 상기 제2메인라인을 따라 배치된 상기 제2메인 부화소들 및 상기 제3메인 부화소들의 중심은 서로 어긋나게 배치될 수 있다.
일 실시예에서, 상기 제1경계를 사이에 두고 상기 제2보조라인과 상기 제1메인라인이 이웃할 수 있다.
일 실시예에서, 상기 복수의 서브 부화소는 상기 제1메인 부화소들과 동일한 색의 광을 발광할 수 있다.
일 실시예에서, 상기 복수의 서브 부화소 각각의 발광영역의 면적은 상기 제1메인 부화소들 각각의 발광영역의 면적과 동일할 수 있다.
일 실시예에서, 상기 복수의 서브 부화소 중 어느 하나의 서브 부화소의 화소전극은 상기 어느 하나의 서브 부화소와 인접한 제1메인 부화소의 화소전극과 전기적으로 연결될 수 있다.
본 발명의 다른 일 관점에 따르면, 표시장치에 있어서, 복수의 메인 부화소가 배치된 제1영역 및 복수의 보조 부화소가 배치된 제2영역을 포함하는 표시패널; 및 상기 표시패널의 하부에서 상기 제2영역에 대응하도록 배치된 컴포넌트;를 포함하며, 상기 표시패널은, 제1영역 및 제2영역을 포함하는, 기판, 상기 제1영역에 배치되는 복수의 메인 부화소, 상기 제2영역에 배치되는 복수의 보조 부화소 및 상기 제1영역과 제2영역의 제1경계와 인접하여 배치되는, 복수의 서브 부화소를 포함하고, 상기 서브 부화소는 상기 복수의 메인 부화소 중 일부와 동일한 화소회로에 연결되고, 상기 서브 부화소의 화소전극은 메인 부화소의 화소전극과 화소연결선에 의해 연결되는 표시장치를 제공한다.
일 실시예에서, 상기 제1영역에 배치되고 서브 부화소와 연결되지 않은 메인 부화소의 화소회로는 상기 서브 부화소와 연결되는 메인 부화소의 화소회로와 서로 다를 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 실시예들에 따르면, 전자요소인 컴포넌트가 배치되는 영역에서도 이미지가 디스플레이될 수 있도록 표시영역이 확장된 표시패널 및 이를 구비하는 표시장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 도시하는 사시도이다.
도 2a 및 도 2b는 일 실시예에 따른 표시장치의 단면의 일부를 개략적으로 도시하는 단면도들이다.
도 3은 일 실시예에 따라 도 1의 표시장치에 포함될 수 있는 표시패널을 개략적으로 나타내는 평면도이다.
도 4는 일 실시예에 따라 도 1의 표시장치에 포함될 수 있는 표시패널을 개략적으로 나타내는 평면도이다.
도 5는 일 실시예에 따른 표시장치의 단면의 일부를 개략적으로 도시하는 단면도이다.
도 6 내지 도 8은 일 실시예에 따른 표시패널의 일부를 개략적으로 나타내는 평면도들이다.
도 9 내지 도 10은 일 실시예에 따른 표시패널에 포함될 수 있는 화소의 등가회로도들이다.
도 11a, 도 11b 내지 도 12는 일 실시예에 따른 표시패널의 화소 배치 구조를 개략적으로 도시한 평면도이다.
도 13a, 도 13b 내지 도 14는 일 실시예에 따른 표시패널의 화소배치 구조를 개략적으로 도시한 평면도이다.
도 15는 일 실시예에 따른 표시패널의 일부를 개략적으로 나타내는 단면도들이다.
도 16 및 도 17은 일 실시예에 따른 표시패널의 일부를 개략적으로 나타내는 단면도들이다.
도 18 및 도 19는 일 실시예에 따른 표시패널의 일부를 개략적으로 나타내는 단면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 명세서에서 제1, 제2등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
본 명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 명세서에서 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
본 명세서에서 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
본 명세서에서 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
본 명세서에서 x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
본 명세서에서 어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 도시하는 사시도이다.
도 1을 참조하면, 표시장치(1)는 표시영역(DA)과 표시영역(DA) 외측의 주변영역(DPA)을 포함한다. 표시영역(DA)은 제1표시영역(DA1) 및 제2표시영역(DA2)를 포함할 수 있다. 제1표시영역(DA1)은 제2표시영역(DA2)을 적어도 일부 둘러싸도록 배치될 수 있다. 제1표시영역(DA1)은 메인 표시영역일 수 있으며, 제2표시영역(DA2)는 컴포넌트가 배치되는 컴포넌트영역인 동시에 보조 표시영역일 수 있다. 즉, 제1표시영역(DA1)과 제2표시영역(DA2)각각은 개별적으로 이미지를 디스플레이 하거나 또는 함께 이미지를 디스플레이 할 수 있다. 주변영역(DPA)은 표시소자들이 배치되지 않은 일종의 비표시영역일 수 있다. 표시영역(DA)은 주변영역(DPA)에 의해 전체적으로 둘러싸일 수 있다.
도 1은 제1표시영역(DA1) 안쪽에 컴포넌트가 배치되는 하나의 제2표시영역(DA2)이 위치하는 것을 도시한다. 다른 실시예로, 표시장치(1)는 2개 이상의 제2표시영역(DA2)들을 가질 수도 있고, 복수 개의 제2표시영역(DA2)들의 형상 및 크기는 서로 상이할 수 있다. 표시장치(1)의 상면에 대략 수직인 방향에서 보았을 시, 제2표시영역(DA2)의 형상은 원형, 타원형, 사각형 등의 다각형, 별 형상 또는 다이아몬드 형상 등 다양한 형상을 가질 수 있다. 도 1에서는 표시장치(1)의 상면에 대략 수직인 방향에서 보았을 시 대략 사각형 형상을 갖는 제1표시영역(DA1)의 (+y 방향) 상측 중앙에 제2표시영역(DA2)이 배치된 것으로 도시하고 있으나, 제2표시영역(DA2)은 사각형인 제1표시영역(DA1)의 일측, 예컨대 우상측 또는 좌상측에 배치될 수도 있다.
표시장치(1)는 복수의 화소들을 이용하여 이미지를 제공할 수 있다. 상기 화소는 적색, 녹색, 청색을 표시할 수 있는 부화소를 포함할 수 있다. 상기 화소는 복수의 부화소들의 집합으로 구성될 수 있다.
부화소는 하나의 표시소자의 발광영역으로 구현될 수 있다. 표시소자는 화소전극(애노드), 대향전극(캐소드), 및 화소전극과 대향전극 사이에 배치된 발광층을 포함할 수 있으며, 발광영역은 상기 발광층이 발광되는 영역으로 정의될 수 있다. 일 실시예에서, 발광영역은 화소전극의 가장자리를 덮고 중앙부를 노출시키는 화소정의막의 개구영역으로 정의될 수 있다. 마찬가지로, 부화소는 상기 화소정의막의 개구영역으로 정의될 수 있다.
발광층은 실질적으로 적색, 녹색, 청색을 표시할 수 있는 유기물질을 포함할 수 있다. 발광층은 화소전극(애노드)와 대향전극(캐소드)가 중첩되는 면적에 따라 실제 발광되는 발광영역 및 발광되지 않는 비발광영역을 포함할 수 있다.
본 명세서에서, 화소는 부화소와 동일한 개념으로 사용될 수 있다. 즉, 화소는 하나의 표시소자의 발광영역으로 구현될 수 있다. 경우에 따라서, 화소 또는 부화소는 표시소자와 동일한 개념으로 사용될 수 있다.
표시장치(1)는 제1표시영역(DA1)에 배치된 복수의 메인 부화소(Pm)들과 제2표시영역(DA2)에 배치된 복수의 보조 부화소(Pa)들을 이용하여 이미지를 제공할 수 있다.
제2표시영역(DA2)에는 복수의 보조 부화소(Pa)들이 배치될 수 있다. 복수의 보조 부화소(Pa)들은 빛을 방출하여, 소정의 이미지를 제공할 수 있다. 제2표시영역(DA2)에서 디스플레이 되는 이미지는 보조 이미지로, 제1표시영역(DA1)에서 디스플레이 되는 이미지에 비해서 해상도가 낮을 수 있다.
제2표시영역(DA2)에는 표시패널의 하부에 전자요소인 컴포넌트(40, 도 2 참조)가 배치될 수 있다. 컴포넌트(40)는 적외선 또는 가시광선 등을 이용하는 카메라로서, 촬상소자를 구비할 수도 있다. 또는 컴포넌트(40)는 태양전지, 플래시(flash), 조도 센서, 근접 센서, 홍채 센서일 수 있다. 또는 컴포넌트(40)는 음향을 수신하는 기능을 가질 수도 있다.
본 발명의 일 실시예에 따른 표시패널 및 이를 구비하는 표시장치의 경우, 제2표시영역(DA2)을 통해 광이 투과하도록 할 시, 광 투과율은 약 10% 이상이거나, 25% 이상이거나, 40% 이상이거나, 50% 이상이거나, 85% 이상이거나, 90% 이상일 수 있다.
도 2a 및 도 2b는 일 실시예에 따른 표시장치(1)의 단면의 일부를 개략적으로 도시하는 단면도들이다.
도 2a 및 도 2b를 참조하면, 표시장치(1)는 표시패널(10) 및 상기 표시패널(10)과 중첩 배치된 컴포넌트(40)을 포함할 수 있다. 표시패널(10) 상부에는 표시패널(10)을 보호하는 커버 윈도우(미도시)가 더 배치될 수 있다.
표시패널(10)은 보조 부화소(Pa)가 배치되는 영역인 제2표시영역(DA2) 및 메인 부화소(Pm)가 배치되는 영역인 제1표시영역(DA1)을 포함한다. 컴포넌트(40)는 제2표시영역(DA2)과 중첩하여 배치될 수 있다. 표시패널(10)은 기판(100), 기판(100) 상의 표시층(DISL), 터치스크린층(TSL), 광학기능층(OFL) 및 기판(100) 하부에 배치된 패널 보호 부재(PB)를 포함할 수 있다.
표시층(DISL)은 박막트랜지스터(TFTm, TFTa)를 포함하는 회로층(PCL), 표시소자인 발광 소자(light emitting element, EDm, EDa)를 포함하는 표시소자층, 및 박막봉지층(TFEL) 또는 밀봉기판(미도시)과 같은 밀봉부재(ENCM)를 포함할 수 있다. 기판(100)과 표시층(DISL) 사이, 표시층(DISL) 내에는 절연층(IL, IL')이 배치될 수 있다.
기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(100)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
표시패널(10)의 제1표시영역(DA1)에는 메인 화소회로(PCm) 및 이와 연결된 메인 표시소자(EDm)가 배치될 수 있다. 메인 화소회로(PCm)은 적어도 하나의 박막트랜지스터(TFTm)을 포함하며, 메인 표시소자(EDm)의 발광을 제어할 수 있다. 메인 부화소(Pm)는 메인 표시소자(EDm)의 발광에 의해서 구현될 수 있다.
표시패널(10)의 제2표시영역(DA2)에는 보조 표시소자(EDa)가 배치되어 보조 부화소(Pa)를 구현할 수 있다. 제2표시영역(DA2)은 보조 표시영역으로, 제2표시영역(DA2)의 해상도는 제1표시영역(DA1) 보다 작을 수 있다. 즉, 제2표시영역(DA2)에 배치된 보조 표시소자(EDa)들의 단위 면적당 개수는 제1표시영역(DA1)에 배치된 메인 표시소자(EDm)들의 단위 면적 당 개수보다 작을 수 있다.
보조 표시소자(EDa)를 구동하는 보조 화소회로(PCa)는 보조 표시소자(EDa)와 비중첩하는 화소회로부(PCP, 도 3 참조)에 배치될 수 있다. 예컨대, 화소회로부(PCP, 도 3 참조)는 제2표시영역(DA2)에 배치되지 않고, 제2표시영역(DA2)의 외부에 배치될 수 있다. 도 2a에 도시된 바와 같이, 보조 화소회로(PCa)는 제2표시영역(DA2)에 배치되지 않고, 주변영역(DPA)에 배치될 수 있다. 보조 표시소자(EDa)와 보조 화소회로(PCa)는 연결배선(CWL)을 통해 전기적으로 연결될 수 있다.
다른 실시예로서, 도 2b에 도시된 바와 같이, 보조 표시소자(EDa)를 구동하는 보조 화소회로(PCa)는 제2표시영역(DA2)에 배치될 수 있다. 이러한 경우, 표시장치(1)의 상면에 대략 수직인 방향에서 바라볼 때, 보조 표시소자(EDa)와 보조 화소회로(PCa)는 중첩하여 배치될 수 있다. 제2표시영역(DA2)은 보조 표시소자(EDa)가 배치되지 않는 투과영역(TA)과 보조 표시소자(EDa)가 배치되는 화소영역(PA)을 포함하고, 보조 화소회로(PCa)는 화소영역(PA)에 배치될 수 있다. 다른 실시예로서, 제1표시영역(DA1)이 화소회로부(PCP, 도 3 참조)를 포함할 수 있는 등 다양한 변형이 가능할 수 있다.
보조 화소회로(PCa)는 적어도 하나의 박막트랜지스터(TFTa)를 포함하며, 보조 표시소자(EDa)와 전기적으로 연결될 수 있다. 보조 화소회로(PCa)는 보조 표시소자(EDa)의 발광을 제어할 수 있다. 보조 부화소(Pa)는 보조 표시소자(EDa)의 발광에 의해서 구현될 수 있다.
또한, 제2표시영역(DA2)은 컴포넌트(40)로부터 방출되는 빛/신호나 컴포넌트(40)로 입사되는 빛/신호가 투과(transmission)되는 투과 영역(TA)을 포함할 수 있다. 제2표시영역(DA2)에서 투과 영역(TA)은 보조 표시소자(EDa)의 화소전극(애노드)이 배치되지 않는 나머지 영역일 수 있다. 투과 영역(TA)은 보조 표시소자(EDa)가 발광되는 영역 이외의 영역일 수 있다. 투과 영역(TA)은 보조 부화소(Pa)들 사이의 영역을 포함할 수 있다. 투과 영역(TA)은 보조 표시소자(EDa)들 사이의 영역을 포함할 수 있다.
투과 영역(TA)에는 절연층(IL, IL')에 포함될 수 있는 버퍼층, 게이트절연층 등의 무기절연막이 배치될 수 있다. 투과 영역(TA)에는 절연층(IL, IL')에 포함될 수 있는 유기절연막이 포함될 수 있다. 투과 영역(TA)에는 대향전극(캐소드)가 배치될 수 있다. 투과 영역(TA)에는 박막봉지층(TFEL)의 무기봉지층 및/또는 유기봉지층이 배치될 수 있다. 투과 영역(TA)에는 금속 및/또는 투명 전도성 물질로 형성된 배선이 배치될 수 있다. 투과 영역(TA)에는 기판(100), 편광판 및 접착제, 윈도우, 패널 보호 부재(PB)가 배치될 수 있다.
제2표시영역(DA2)에 배치된 보조 표시소자(EDa)의 면적당 개수는 제1표시영역(DA1)에 배치된 메인 표시소자(EDm)의 면적당 개수보다 적게 구비되는 바, 컴포넌트(40)와 중첩하는 영역의 광 투과율은 높게 구비될 수 있다.
표시소자인 메인 표시소자(EDm) 및 보조 표시소자(EDa)는 박막봉지층(TFEL)으로 커버되거나, 밀봉기판으로 커버될 수 있다. 일부 실시예에서, 박막봉지층(TFEL)은 도 2a 및 도 2b에 도시된 바와 같이 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 일 실시예로, 박막봉지층(TFEL)은 제1 및 제2무기봉지층(131, 133) 및 이들 사이의 유기봉지층(132)을 포함할 수 있다.
제1무기봉지층(131) 및 제2무기봉지층(133)은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2)과 같은 하나 이상의 무기 절연물을 포함할 수 있으며, 화학기상증착법(CVD) 등에 의해 형성될 수 있다. 유기봉지층(132)은 폴리머(polymer)계열의 소재를 포함할 수 있다. 폴리머 계열의 소재로는 실리콘계 수지, 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
제1무기봉지층(131), 유기봉지층(132) 및 제2무기봉지층(133)은 제1표시영역(DA1) 및 제2표시영역(DA2)을 커버하도록 일체로 형성될 수 있다.
표시 요소인 메인 표시소자(EDm) 및 보조 표시소자(EDa)가 밀봉기판(미도시)으로 밀봉되는 경우, 밀봉기판은 표시 요소를 사이에 두고 기판(100)과 마주보도록 배치될 수 있다. 밀봉기판과 표시 요소 사이에는 갭이 존재할 수 있다. 밀봉기판은 글래스를 포함할 수 있다. 기판(100)과 밀봉기판 사이에는 프릿(frit) 등으로 이루어진 실런트가 배치되며, 실런트는 전술한 주변영역(DPA)에 배치될 수 있다. 주변영역(DPA)에 배치된 실런트는 표시영역(DA)을 둘러싸면서 측면을 통해 수분이 침투하는 것을 방지할 수 있다.
터치스크린층(TSL)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 터치스크린층(TSL)은 터치전극 및 터치전극과 연결된 터치 배선들을 포함할 수 있다. 터치스크린층(TSL)은 자기 정전 용량 방식 또는 상호 정전 용량 방식으로 외부 입력을 감지할 수 있다.
터치스크린층(TSL)은 박막봉지층(TFEL) 상에 형성될 수 있다. 또는, 터치스크린층(TSL)은 터치기판 상에 별도로 형성된 후 광학 투명 접착제(OCA)와 같은 점착층을 통해 박막봉지층(TFEL) 상에 결합될 수 있다. 일 실시예로서, 터치스크린층(TSL)은 박막봉지층(TFEL) 바로 위에 직접 형성될 수 있으며, 이 경우 점착층은 터치스크린층(TSL)과 박막봉지층(TFEL) 사이에 개재되지 않을 수 있다.
광학기능층(OFL)은 반사 방지층을 포함할 수 있다. 반사 방지층은 외부에서 표시장치(1)를 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다. 일부 실시예에서, 광학기능층(OFL)은 편광 필름일 수 있다. 일부 실시예에서, 광학기능층(OFL)은 블랙매트릭스 및/또는 컬러필터들을 포함하는 필터 플레이트로 구비될 수 있다.
패널 보호 부재(PB)는 기판(100)의 하부에 부착되어, 기판(100)을 지지하고 보호하는 역할을 할 수 있다. 패널 보호 부재(PB)는 제2표시영역(DA2)에 대응하는 개구(PB_OP)를 구비할 수 있다. 패널 보호 부재(PB)에 개구(PB_OP)를 구비함으로써, 제2표시영역(DA2)의 광 투과율을 향상시킬 수 있다. 패널 보호 부재(PB)는 폴리에틸렌 테레프탈레이트(polyethyeleneterepthalate, PET) 또는 폴리이미드(polyimide, PI)를 포함하여 구비될 수 있다.
제2표시영역(DA2)의 면적은 컴포넌트(40)가 배치되는 면적에 비해서 크게 구비될 수 있다. 이에 따라, 패널 보호 부재(PB)에 구비된 개구(PB_OP)의 면적은 상기 제2표시영역(DA2)의 면적과 일치하지 않을 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 예컨대, 패널 보호 부재(PB)는 개구(PB_OP)를 구비하지 않고, 제2표시영역(DA2)에 대응하여 연속적으로 배치될 수 있다.
또한, 제2표시영역(DA2)에는 복수의 컴포넌트(40)가 배치될 수 있다. 상기 복수의 컴포넌트(40)는 서로 기능을 달리할 수 있다. 예컨대, 복수의 컴포넌트(40) 는 카메라(촬상소자), 태양전지, 플래시(flash), 근접 센서, 조도 센서, 홍채 센서 중 적어도 두 개를 포함할 수 있다.
도 3은 일 실시예에 따라 도 1의 표시장치에 포함될 수 있는 표시패널을 개략적으로 나타내는 평면도이다.
도 3을 참조하면, 표시패널(10)을 이루는 각종 구성 요소들은 기판(100) 상에 배치된다. 기판(100)은 표시영역(DA) 및 표시영역(DA)을 둘러싸는 주변영역(DPA)을 포함한다. 표시영역(DA)은 메인 이미지가 디스플레이 되는 제1표시영역(DA1)과, 보조 이미지가 디스플레이 되는 제2표시영역(DA2)을 포함한다. 보조 이미지는 메인 이미지와 함께 하나의 전체 이미지를 형성할 수도 있고, 보조 이미지는 메인 이미지로부터 독립된 이미지일 수도 있다.
제1표시영역(DA1)에는 복수의 메인 부화소(Pm)들이 배치된다. 메인 부화소(Pm)들은 각각 유기발광다이오드(OLED)와 같은 표시소자로 구현될 수 있다. 상기 메인 부화소(Pm)를 구동하는 메인 화소회로(PCm)는 제1표시영역(DA1)에 배치되며, 메인 화소회로(PCm)는 메인 부화소(Pm)와 중첩되어 배치될 수 있다. 각 메인 부화소(Pm)는 예컨대 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다. 제1표시영역(DA1)은 밀봉부재로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다.
제2표시영역(DA2)은 제1표시영역(DA1)의 일측에 위치하거나, 표시영역(DA)의 내측에 배치되어 제1표시영역(DA1)에 의해 둘러싸일 수 있다. 제2표시영역(DA2)에는 복수의 보조 부화소(Pa)들이 배치된다. 복수의 보조 부화소(Pa)들은 각각 유기발광다이오드와 같은 표시소자에 의해서 구현될 수 있다. 상기 보조 부화소(Pa)를 구동하는 보조 화소회로(PCa)는 제2표시영역(DA2)과 가까운 주변영역(DPA)에 배치될 수 있다. 예컨대, 제2표시영역(DA2)이 표시영역(DA)의 상측에 배치되는 경우, 보조 화소회로(PCa)가 위치하는 화소회로부(PCP)는 상측의 주변영역(DPA) 에 배치될 수 있다. 다른 실시예에서, 보조 화소회로(PCa)는 표시영역(DA) 상단 양측의 주변영역(DPA)에 배치될 수도 있다. 보조 화소회로(PCa)가 위치하는 화소회로부(PCP)와 보조 부화소(Pa)가 위치하는 제2표시영역(DA2) 사이에는 제1표시영역(DA1)이 위치할 수 있다. 보조 화소회로(PCa)와 보조 부화소(Pa)를 구현하는 표시소자는 연결배선(CWL)에 의해 연결될 수 있다. 각 보조 부화소(Pa)는 예컨대, 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다. 제2표시영역(DA2)은 밀봉부재로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다.
제2표시영역(DA2)의 해상도는 제1표시영역(DA1)의 해상도의 약 1/2, 3/8, 1/3, 1/4, 2/9, 1/8, 1/9, 1/16 등일 수 있다. 예컨대 제1표시영역(DA1)의 해상도는 약 400ppi 이상이고, 제2표시영역(DA2)의 해상도는 약 200ppi 또는 약 100ppi 일 수 있다.
부화소(Pm, Pa)들을 구동하는 화소회로(PCm, PCa)들 각각은 주변영역(DPA)에 배치된 외곽회로들과 전기적으로 연결될 수 있다. 주변영역(DPA)에는 제1스캔 구동회로(SDRV1), 제2스캔 구동회로(SDRV2), 단자부(PAD), 구동전압 공급라인(11) 및 공통전압 공급라인(13)이 배치될 수 있다.
제1스캔 구동회로(SDRV1)는 스캔선(SL)을 통하여 메인 부화소(Pm)들을 구동하는 메인 화소회로(PCm)들 각각에 스캔신호를 인가할 수 있다. 제1스캔 구동회로(SDRV1)는 발광 제어선(EL)을 통해 각 화소회로에 발광 제어 신호를 인가할 수 있다. 제2스캔 구동회로(SDRV2)는 제1표시영역(DA1)을 중심으로 제1스캔 구동회로(SDRV1)의 반대편에 위치할 수 있으며, 제1스캔 구동회로(SDRV1)와 대략 평행할 수 있다. 제1표시영역(DA1)의 메인 부화소(Pm)들의 화소회로 중 일부는 제1스캔 구동회로(SDRV1)와 전기적으로 연결될 수 있고, 나머지는 제2스캔 구동회로(SDRV2)에 전기적으로 연결될 수 있다.
단자부(PAD)는 기판(100)의 일측에 배치될 수 있다. 단자부(PAD)는 절연층에 의해 덮이지 않고 노출되어 표시 회로 보드(30)와 연결된다. 표시 회로 보드(30)에는 표시 구동부(32)가 배치될 수 있다.
표시 구동부(32)는 제1스캔 구동회로(SDRV1)와 제2스캔 구동회로(SDRV2)에 전달하는 제어 신호를 생성할 수 있다. 표시 구동부(32)는 데이터신호를 생성하며, 생성된 데이터신호는 팬아웃 배선(FW) 및 팬아웃 배선(FW)과 연결된 데이터선(DL)을 통해 메인 화소회로(PCm)들에 전달될 수 있다.
표시 구동부(32)는 구동전압 공급라인(11)에 구동전압(ELVDD)을 공급할 수 있고, 공통전압 공급라인(13)에 공통전압(ELVSS)을 공급할 수 있다. 구동전압(ELVDD)은 구동전압 공급라인(11)과 연결된 구동전압선(PL)을 통해 부화소들(Pm, Pa)의 화소회로에 인가되고, 공통전압(ELVSS)은 공통전압 공급라인(13)과 연결되어 표시소자의 대향전극에 인가될 수 있다.
구동전압 공급라인(11)은 제1표시영역(DA1)의 하측에서 x 방향으로 연장되어 구비될 수 있다. 공통전압 공급라인(13)은 루프 형상에서 일측이 개방된 형상을 가져, 제1표시영역(DA1)을 부분적으로 둘러쌀 수 있다.
도 3에서는 제2표시영역(DA2)이 하나인 경우를 도시하고 있으나, 제2표시영역(DA2)은 복수로 구비될 수 있다. 이 경우, 복수의 제2표시영역(DA2)은 서로 이격되어 배치되며, 하나의 제2표시영역(DA2)에 대응하여 제1카메라가 배치되고, 다른 제2표시영역(DA2)에 대응하여 제2카메라가 배치될 수 있다. 또는, 하나의 제2표시영역(DA2)에 대응하여 카메라가 배치되고, 다른 제2표시영역(DA2)에 대응하여 적외선 센서가 배치될 수 있다. 복수의 제2표시영역(DA2)의 형상 및 크기는 서로 다르게 구비될 수 있다.
도 4는 일 실시예에 따라 도 1의 표시장치에 포함될 수 있는 표시패널을 개략적으로 나타내는 평면도이고, 도 5는 도 4의 표시패널을 구비하는 표시장치의 단면의 일부를 개략적으로 도시하는 단면도이다. 도 4 및 도 5에 있어서, 도 2a, 도 2b 및 도 3과 동일한 참조부호는 동일한 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 4 및 도 5를 참조하면, 기판(100)의 표시영역(DA)은 제1표시영역(DA1), 제2표시영역(DA2)을 포함한다. 제2표시영역(DA2)은 컴포넌트(40)와 중첩하는 컴포넌트 영역(CA)와, 컴포넌트 영역(CA)의 외측에 배치되는 화소회로부(PCP)를 포함할 수 있다.
제1표시영역(DA1)은 메인 이미지가 디스플레이되는 영역일 수 있다. 제2표시영역(DA2)은 보조 이미지가 디스플레이되는 영역일 수 있다. 보조 이미지는 메인 이미지와 함께 하나의 전체 이미지를 형성할 수도 있고, 보조 이미지는 메인 이미지로부터 독립된 이미지일 수도 있다.
화소회로부(PCP)는 컴포넌트 영역(CA)의 적어도 일측에 배치될 수 있다. 도 4에 있어서, 화소회로부(PCP)는 컴포넌트 영역(CA)의 좌우에 배치되는 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 화소회로부(PCP)는 컴포넌트 영역(CA)의 상하에 배치되거나 컴포넌트 영역(CA)을 둘러싸도록 배치될 수 있는 등 다양한 변형이 가능하다.
제2표시영역(DA2)에 배치되는 보조 부화소들은 제1보조 부화소(Pa1)과 제2보조 부화소(Pa2)를 포함할 수 있다. 컴포넌트 영역(CA)에는 복수의 제1보조 부화소(Pa1)들이 배치되고, 화소회로부(PCP)에는 복수의 제2보조 부화소(Pa2)들이 배치된다. 제1보조 부화소(Pa1) 및 제2보조 부화소(Pa2)들은 각각 유기발광다이오드(OLED)와 같은 표시소자로 구현될 수 있다. 상기 제2보조 부화소(Pa2)를 구동하는 제2보조 화소회로(PCa2)는 화소회로부(PCP)에 배치되며, 제2보조 부화소(Pa2)는 제2보조 화소회로(PCa2)와 중첩되어 배치될 수 있다. 각 제2보조 부화소(Pa2)는 예컨대 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다.
화소회로부(PCP)에는 컴포넌트 영역(CA)의 제1보조 부화소(Pa1)를 구동하는 제1보조 화소회로(PCa1)가 배치된다. 화소회로부(PCP)에는 제1보조 화소회로(PCa1)와 제2보조 화소회로(PCa2)가 교번적으로 배치될 수 있다. 제1보조 화소회로(PCa1)와 제1보조 부화소(Pa1)를 구현하는 보조 표시소자(EDa)는 x 방향으로 연장되는 연결배선(CWL)에 의해 연결될 수 있다.
화소회로부(PCP)의 해상도는 컴포넌트 영역(CA)의 해상도와 동일하게 구비될 수 있다. 또는 화소회로부(PCP)의 해상도는 컴포넌트 영역(CA)의 해상도보다 크고 제1표시영역(DA1)의 해상도보다 작게 구비될 수 있다.
예컨대, 화소회로부(PCP)의 해상도는 제1표시영역(DA1)의 해상도의 약 1/2, 3/8, 1/3, 1/4, 2/9, 1/8, 1/9, 1/16 등일 수 있다. 예컨대, 제1표시영역(DA1)의 해상도는 약 400ppi 이상이고, 컴포넌트 영역(CA) 및 화소회로부(PCP)의 해상도는 약 200ppi 또는 약 100ppi 일 수 있다.
일 실시예에서, 메인 화소회로(PCm), 제1보조 화소회로(PCa1), 및 제2보조 화소회로(PCa2)는 동일하게 구비될 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 예컨대, 메인 화소회로(PCm), 제1보조 화소회로(PCa1), 및 제2보조 화소회로(PCa2)는 다르게 구비될 수 있는 등 다양한 변형이 가능하다.
도 6 내지 도 8은 일 실시예에 따른 표시패널의 일부를 개략적으로 나타내는 평면도들이다. 도 6 내지 도 8은 제2표시영역(DA2)의 다양한 배치를 도시하고 있다.
도 6을 참조하면, 제2표시영역(DA2)은 대략 원형으로 구비되며, 원주(BP)가 제1표시영역(DA1)과 접하고 있다. 이하 본 명세서에서, 구분되는 제1영역과 제2영역의 '원주' 또는 '변'이 접한다고 함은 평면 상에서 볼 때, 제1영역과 제2영역이 상기 '원주' 또는 '변'을 경계로 하여 접한다는 것을 의미할 수 있다.
제2표시영역(DA2)의 원주(BP)를 확대하여 볼 때, 원주(BP)의 곡선은 제1방향(예컨대, x 방향)으로 연장된 경계와 제2방향(예컨대, y 방향)으로 연장된 경계가 교번하여 배치된 것일 수 있다.
도 7을 참조하면, 제2표시영역(DA2)은 대략 사각형으로 구비되며, 전면이 제1표시영역(DA1)과 접하고 있다. 제2표시영역(DA2)은 4개의 면이 제1표시영역(DA1)과 접할 수 있다. 즉, 제2표시영역(DA2)은 제1표시영역(DA1)으로 둘러싸일 수 있으며, 제1표시영역(DA1) 내에 위치한 것일 수 있다. 도 3의 제2표시영역(DA2)과 제1표시영역(DA1)은 제1경계(BP1), 제2경계(BP2), 제3경계(BP3) 및 제4경계(BP4)에서 서로 접할 수 있다. 다른 실시예로, 제2표시영역(DA2)의 적어도 일 변이 주변영역(DPA)과 접하도록 구비될 수도 있다.
도 7에서, 제1경계(BP1)와 제3경계(BP3)는 제2방향(예컨대, y 방향)을 따라 연장되며 상호 평행하게 배치되고, 제2경계(BP2)와 제4경계(BP4)는 제1방향(예컨대, x 방향)을 따라 연장되며 상호 평행하게 배치될 수 있다. 이때, 제1방향(예컨대, x 방향)과 제2방향(예컨대, y 방향)은 서로 교차, 즉 서로 직교할 수 있다.
도 8을 참조하면, 제2표시영역(DA2)은 대략 팔각형으로 구비되며, 전면이 제1표시영역(DA1)과 접하고 있다. 다만, 다른 실시예로 제2표시영역(DA2) 적어도 일면이 주변영역(DPA)과 접하도록 구비될 수도 있다.
제2표시영역(DA2)은 8개의 변에서 제1표시영역(DA1)과 접할 수 있다. 즉, 제2표시영역(DA2)은 제1표시영역(DA1)으로 둘러싸일 수 있으며, 제1표시영역(DA1) 내에 위치한 것일 수 있다. 도 4의 제2표시영역(DA2)과 제1표시영역(DA1)은 제1경계(BP1) 내지 제8경계(BP8)에서 서로 접할 수 있다.
일 실시예로, 제1경계(BP1)와 제3경계(BP3)는 제2방향(예컨대, y 방향)을 따라 연장되며 상호 평행하게 배치되고, 제2경계(BP2)와 제4경계(BP4)는 제1방향(예컨대, x 방향)을 따라 연장되며 상호 평행하게 배치될 수 있다. 이때, 제1경계(BP1)와 제2경계(BP2)는 서로 교차, 즉 서로 직교할 수 있다. 또한, 제5경계(BP5)와 제7경계(BP7)는 제1사선방향(예, w1방향)을 따라 연장되며 상호 평행하게 배치되고, 제6경계(BP6)와 제8경계(BP8)는 제2사선방향(예, w2방향)을 따라 연장되며 상호 평행하게 배치될 수 있다. 이때, 제1사선방향(예, w1방향)과 제2사선방향(예, w2방향)은 서로 교차, 즉 서로 직교할 수 있다. 제5경계(BP5) 내지 제8경계(BP8)를 화소 단위로 확대하여 볼 때, 제1방향(예컨대, x 방향)으로 연장된 경계와 제2방향(예컨대, y 방향)으로 연장된 경계가 교번하여 배치되어 전체적으로 제1사선방향(예, w1방향) 또는 제2사선방향(예, w2방향) 이루는 것일 수 있다. 한편, 제2표시영역(DA2)은 타원형, 다각형 또는 비정형 형상으로 구비될 수도 있다.
도 9 내지 도 10은 일 실시예에 따른 표시패널에 포함될 수 있는 화소의 등가회로도들이다.
도 9 및 도 10을 참조하면, 메인 부화소(Pm)는 메인 화소회로(PCm) 및 메인 화소회로(PCm)에 연결된 표시소자로서 유기발광다이오드(OLED)를 포함하고, 보조 부화소(Pa)는 보조 화소회로(PCa) 및 보조 화소회로(PCa)에 연결된 표시소자로서 유기발광다이오드(OLED)를 포함한다. 도 9 및 도 10에서는, 보조 부화소(Pa)가 도 9의 화소회로를 구비하고, 메인 부화소(Pm)가 도 10의 화소회로를 구비하는 것으로 설명하나, 본 발명이 이에 한정되는 것은 아니다. 다른 실시예로, 부화소들(Pm, Pa)은 도 9 또는 도 10의 화소회로들(PCm, PCa) 중 적어도 하나를 포함할 수 있다. 예를 들어, 메인 부화소(Pm) 및 보조 부화소(Pa) 모두 도 10의 화소회로를 포함할 수도 있다.
도 9의 보조 화소회로(PCa)는 구동 박막트랜지스터(Td), 스위칭 박막트랜지스터(Ts) 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막트랜지스터(Ts)는 보조 스캔선(SLa) 및 보조 데이터선(DLa)에 연결되며, 보조 스캔선(SLa)을 통해 입력되는 스캔신호(Sn)에 따라 보조 데이터선(DLa)을 통해 입력된 데이터신호(Dm)를 구동 박막트랜지스터(Td)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(Ts) 및 보조 구동전압선(PLa)에 연결되며, 스위칭 박막트랜지스터(Ts)로부터 전달받은 전압과 보조 구동전압선(PLa)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(Td)는 보조 구동전압선(PLa)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 보조 구동전압선(PLa)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 9에서는 보조 화소회로(PCa)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 보조 화소회로(PCa)는 후술할 도 10와 같이 7개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함할 수도 있다. 다른 실시예로, 보조 화소회로(PCa)는 2개 이상의 스토리지 커패시터를 포함할 수도 있다.
도 10을 참조하면, 메인 화소회로(PCm)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)를 포함할 수 있다.
도 10에서는, 각 메인 화소회로(PCm) 마다 (메인)신호선들(SLm, SL-1, SL+1, EL, DLm), (메인)초기화전압선(VL) 및 (메인)구동전압선(PL)이 구비된 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, (메인)신호선들(SLm, SL-1, SL+1, EL, DLm) 중 적어도 어느 하나, 또는/및 (메인)초기화전압선(VL)은 이웃하는 화소회로들에서 공유될 수 있다.
구동 박막트랜지스터(T1)의 드레인전극은 발광제어 박막트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)와 전기적으로 연결될 수 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 유기발광다이오드(OLED)에 구동 전류를 공급한다.
스위칭 박막트랜지스터(T2)의 게이트전극은 메인 스캔선(SLm)과 연결되고, 소스전극은 메인 데이터선(DLm)과 연결된다. 스위칭 박막트랜지스터(T2)의 드레인전극은 구동 박막트랜지스터(T1)의 소스전극과 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 메인 구동전압선(PLm)과 연결될 수 있다.
스위칭 박막트랜지스터(T2)는 메인 스캔선(SLm)을 통해 전달받은 스캔신호(Sn)에 따라 턴 온 되어 메인 데이터선(DLm)으로 전달된 데이터신호(Dm)를 구동 박막트랜지스터(T1)의 소스전극으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 게이트전극은 메인 스캔선(SLm)에 연결될 수 있다. 보상 박막트랜지스터(T3)의 소스전극은 구동 박막트랜지스터(T1)의 드레인전극과 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극과 연결될 수 있다. 보상 박막트랜지스터(T3)의 드레인전극은 스토리지 커패시터(Cst)의 어느 하나의 전극, 제1초기화 박막트랜지스터(T4)의 소스전극 및 구동 박막트랜지스터(T1)의 게이트전극과 함께 연결될 수 있다. 보상 박막트랜지스터(T3)는 메인 스캔선(SLm)을 통해 전달받은 스캔신호(Sn)에 따라 턴 온(turn on)되어 구동 박막트랜지스터(T1)의 게이트전극과 드레인전극을 서로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결(diode-connection)시킨다.
제1초기화 박막트랜지스터(T4)의 게이트전극은 이전 스캔선(SL-1)과 연결될 수 있다. 제1초기화 박막트랜지스터(T4)의 드레인전극은 초기화전압선(VL)과 연결될 수 있다. 제1초기화 박막트랜지스터(T4)의 소스전극은 스토리지 커패시터(Cst)의 어느 하나의 전극, 보상 박막트랜지스터(T3)의 드레인전극 및 구동 박막트랜지스터(T1)의 게이트전극과 함께 연결될 수 있다. 제1초기화 박막트랜지스터(T4)는 이전 스캔선(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴 온 되어 초기화 전압(Vint)을 구동 박막트랜지스터(T1)의 게이트전극에 전달하여 구동 박막트랜지스터(T1)의 게이트전극의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
동작제어 박막트랜지스터(T5)의 게이트전극은 발광 제어선(EL)과 연결될 수 있다. 동작제어 박막트랜지스터(T5)의 소스전극은 메인 구동전압선(PLm)과 연결될 수 있다. 동작제어 박막트랜지스터(T5)의 드레인전극은 구동 박막트랜지스터(T1)의 소스전극 및 스위칭 박막트랜지스터(T2)의 드레인전극과 연결되어 있다.
발광제어 박막트랜지스터(T6)의 게이트전극은 발광 제어선(EL)과 연결될 수 있다. 발광제어 박막트랜지스터(T6)의 소스전극은 구동 박막트랜지스터(T1)의 드레인전극 및 보상 박막트랜지스터(T3)의 소스전극과 연결될 수 있다. 발광제어 박막트랜지스터(T6)의 드레인전극은 유기발광다이오드(OLED)의 화소전극과 전기적으로 연결될 수 있다. 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광 제어선(EL)을 통해 전달받은 발광 제어 신호(En)에 따라 동시에 턴 온 되어 구동전압(ELVDD)이 유기발광다이오드(OLED)에 전달되며, 유기발광다이오드(OLED)에 구동 전류가 흐르게 된다.
제2초기화 박막트랜지스터(T7)의 게이트전극은 이후 스캔선(SL+1)에 연결될 수 있다. 제2초기화 박막트랜지스터(T7)의 소스전극은 유기발광다이오드(OLED)의 화소전극과 연결될 수 있다. 제2초기화 박막트랜지스터(T7)의 드레인전극은 초기화전압선(VL)과 연결될 수 있다. 제2초기화 박막트랜지스터(T7)는 이후 스캔선(SL+1)을 통해 전달받은 이후 스캔신호(Sn+1)에 따라 턴 온 되어 유기발광다이오드(OLED)의 화소전극을 초기화시킬 수 있다.
도 10에서는, 제1초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)가 각각 이전 스캔선(SL-1) 및 이후 스캔선(SL+1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 제1초기화 박막트랜지스터(T4) 및 제2초기화 박막트랜지스터(T7)는 모두 이전 스캔선(SL-1)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동할 수 있다.
스토리지 커패시터(Cst)의 다른 하나의 전극은 메인 구동전압선(PLm)과 연결될 수 있다. 스토리지 커패시터(Cst)의 어느 하나의 전극은 구동 박막트랜지스터(T1)의 게이트전극, 보상 박막트랜지스터(T3)의 드레인전극 및 제1초기화 박막트랜지스터(T4)의 소스전극에 함께 연결될 수 있다.
유기발광다이오드(OLED)의 대향전극(예컨대, 캐소드)은 공통전압(ELVSS)을 제공받는다. 유기발광다이오드(OLED)는 구동 박막트랜지스터(T1)로부터 구동 전류를 전달받아 발광할 수 있다.
본 발명의 일 실시예로 구비되는 화소회로들(PCm, PCa)은 도 9 및 도 10을 참조하여 설명한 박막트랜지스터 및 스토리지 커패시터의 개수 및 회로 디자인에 한정되지 않으며, 그 개수 및 회로 디자인은 다양하게 변경 가능하다.
도 11a, 도 11b 및 도 12는 일 실시예에 따른 표시패널의 화소 배치 구조를 개략적으로 도시한 평면도이다. 도 11a, 도 11b 및 도 12는 도 7에 도시된 표시패널의 일부를 확대하여 제2경계(BP2)와 인접한 제1표시영역(DA1) 및 제2표시영역(DA2)의 일부를 도시한다.
도 11a, 도 11b 및 도 12를 참조하면, 제1표시영역(DA1)에는 복수의 메인 부화소(Pm)들이 배치될 수 있다. 본 명세서에서 부화소는 이미지를 구현하는 최소 단위로 표시소자에 의해 발광하는 발광영역을 의미한다. 한편, 유기발광다이오드를 표시소자로 채용하는 경우, 상기 발광영역은 화소정의막의 개구에 의해서 정의될 수 있다. 복수의 메인 부화소(Pm)들 각각은 적색, 녹색, 청색 및 백색 중 어느 하나의 광을 방출할 수 있다.
일 실시예로, 제1표시영역(DA1)에 배치된 메인 부화소(Pm)들은 제1메인 부화소(Pmg)들, 제2메인 부화소(Pmr)들 및 제3메인 부화소(Pmb)들을 포함할 수 있다. 제1메인 부화소(Pmg)는 녹색을 발광하고, 제2메인 부화소(Pmr)는 적색을 발광하고, 제3메인 부화소(Pmb)는 청색을 발광할 수 있다. 메인 부화소(Pm)들은 펜타일 매트릭스(Pentile Matrix)구조로 배치될 수 있다.
예컨대, 제1방향(예컨대, x 방향)으로 연장되는 가상의 직선인 제1메인라인(ML1)을 따라 제1메인 부화소(Pmg)들이 상호 이격되어 배치될 수 있다. 제1메인라인(ML1)으로부터 제2방향(예컨대, y 방향)으로 일정 간격 이격되고, 제1방향(예컨대, x 방향)으로 연장된 가상의 제2메인라인(ML2)을 따라 제2메인 부화소(Pmr)들 및 제3메인 부화소(Pmb)들이 각각 교번하여 배치될 수 있다. 제1메인라인(ML1)을 따라 배치된 제1메인 부화소(Pmg)들과 제2메인라인(ML2)을 따라 배치된 제2메인 부화소(Pmr)들 및 제3메인 부화소(Pmb)들은 서로 어긋나게 배치될 수 있다. 제2메인라인(ML2)로부터 제2방향(예컨대, y 방향)으로 일정 간격 이격되고, 제1방향(예컨대, x 방향)으로 연장된 가상의 제3메인라인(ML3)을 따라, 제1메인 부화소(Pmg)들이 상호 이격되어 배치될 수 있다. 제3메인라인(ML3)으로부터 제2방향(예컨대, y 방향)으로 일정 간격 이격되고, 제1방향(예컨대, x 방향)으로 연장된 가상의 제4메인라인(ML4)을 따라 제3메인 부화소(Pmb)들 및 제2메인 부화소(Pmr)들이 각각 교번하여 배치될 수 있다. 제3메인라인(ML3)을 따라 배치된 제1메인 부화소(Pmg)들과 제4메인라인(ML4)을 따라 배치된 제3메인 부화소(Pmb)들 및 제2메인 부화소(Pmr)들은 서로 어긋나게 배치될 수 있다.
다시 말해, 제1메인 부화소(Pmg)의 중심점을 사각형의 중심점으로 하는 가상의 사각형의 꼭지점 중에 서로 마주보는 제1, 제3꼭지점에는 제2메인 부화소(Pmr)들이 배치되고, 나머지 꼭지점인 제2, 제4꼭지점에는 제3메인 부화소(Pmb)들이 배치될 수 있다. 일 실시예에서, 제1메인 부화소(Pmg)의 크기(즉, 발광 면적)는 제2메인 부화소(Pmr) 및 제3메인 부화소(Pmb)의 크기(즉, 발광 면적)보다 작게 구비될 수 있다.
이러한 화소 배열 구조를 펜타일 매트릭스(Pentile Matrix) 구조, 또는 펜타일 구조라고 하며, 인접한 화소를 공유하여 색상을 표현하는 렌더링(Rendering) 구동을 적용함으로써, 작은 수의 화소로 고해상도를 구현할 수 있다.
도 11a, 도 11b 및 도 12에서는 복수의 메인 부화소(Pm)들이 펜타일 매트릭스 구조로 배치된 것으로 도시하나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 복수개의 메인 부화소(Pm)들은 스트라이프(stripe) 구조, 모자이크(mosaic) 배열 구조, 델타(delta) 배열 구조 등 다양한 형상으로 배치될 수도 있다.
도 11a, 도 11b 및 도 12에서 복수의 메인 부화소(Pm)들이 평면 상에서 원형 형상을 갖는 것으로 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니다. 복수의 메인 부화소(Pm)들은 원형, 타원형, 다각형 등 다양한 형상을 가질 수 있다.
제2표시영역(DA2)에는 복수의 보조 부화소(Pa)들이 배치될 수 있다.
일 실시예로, 제2표시영역(DA2)에 배치된 보조 부화소(Pa)들은 제1보조 부화소(Pag)들, 제2보조 부화소(Par)들 및 제3보조 부화소(Pab)들을 포함할 수 있다. 제1보조 부화소(Pag)는 녹색을 발광하고, 제2보조 부화소(Par)는 적색을 발광하고, 제3보조 부화소(Pab)는 청색을 발광할 수 있다.
일 실시예에서, 제1방향(예컨대, x 방향)으로 연장되는 가상의 직선인 제1보조라인(AL1)을 따라 제1보조 부화소(Pag)들이 상호 이격되어 배치될 수 있다. 제1보조라인(AL1)으로부터 제2방향(예컨대, y 방향)으로 일정 간격 이격되고 제1방향(예컨대, x 방향)으로 연장된 가상의 직선인 제2보조라인(AL2)을 따라 제2보조 부화소(Par)들 및 제3보조 부화소(Pab)들이 각각 교번하여 배치될 수 있다. 제2방향(예컨대, y 방향)으로 연장되는 가상의 직선인 제3보조라인(AL3)은 제1보조라인(AL1)에 위치하는 제1보조 부화소(Pag)의 중심과, 제2보조라인(AL2)에 위치하는 제2보조 부화소(Par)의 중심을 지날 수 있다. 제3보조라인(AL3)으로부터 제1방향(예컨대, x 방향)으로 일정 간격 이격되고, 제2방향(예컨대, y 방향)으로 연장된 가상의 직선인 제4보조라인(AL4)은 제1보조라인(AL1)에 위치하는 제1보조 부화소(Pag)의 중심과, 제2보조라인(AL2)에 위치하는 제3보조 부화소(Pab)의 중심을 지날 수 있다. 여기서 제2방향(예컨대, y 방향)은 제1방향(예컨대, x 방향)과 교차하는 방향, 즉 직교하는 방향일 수 있다.
제1보조라인(AL1) 및 제2보조라인(AL2)는 제2방향(예컨대, y 방향)으로 상호 이격되어 반복 배치될 수 있다. 마찬가지로, 제3보조라인(AL3) 및 제4보조라인(AL4)은 제1방향(예컨대, x 방향)으로 상호 이격되어 반복 배치될 수 있다.
다시 말해, 이웃하는 두 개의 제1보조 부화소(Pag)의 중심점들 직사각형의 제1, 제2꼭지점으로 하는 가상의 직사각형에서, 나머지 꼭지점인 제3, 제4꼭지점에는 제2보조 부화소(Par)의 중심점 및 제3보조 부화소(Pab)의 중심점이 배치될 수 있다.
제1보조 부화소(Pag)의 중심과 제2보조 부화소(Par)의 중심 및 제1보조 부화소(Pag)의 중심과 제3보조 부화소(Pab)의 중심이 제2방향(예컨대, y 방향)으로 연장된 일직선 상에 위치함에 따라, 제1표시영역(DA1)과 제2표시영역(DA2)의 경계가 시인되는 것을 감소시킬 수 있다. 비교예로서 제2표시영역에 배치되는 보조 부화소들이 제1표시영역과 동일한 펜타일 매트릭스 구조를 갖는 경우, 제2방향(예컨대, y 방향)으로 연장되고 마주하는 경계 쌍들은 경계로부터 제1보조 부화소까지의 거리가 서로 상이할 수 있다. 따라서 제2방향(예컨대, y 방향)으로 연장되고 마주하는 경계들의 휘도 차가 육안으로 시인될 수 있다. 반면, 본 발명의 실시예들에서 제1표시영역(DA1)과 제2표시영역(DA2)가 접하고 제2방향(예컨대, y 방향)으로 연장되는 양 측 경계에서, 제1보조 부화소(Pag)들은 양 측 경계로부터 동일한 거리에 배치될 수 있다.
일 실시예에서, 제1표시영역(DA1)과 제2표시영역(DA2)가 접하는 경계 중 제2경계(BP2)는 제1방향(예컨대, x 방향)을 따라 연장될 수 있다. 제2표시영역(DA2)에서 제2경계(BP2)와 최인접한 제2'보조라인(AL2')을 따라 제2보조 부화소(Par) 및 제3보조 부화소(Pab)가 교번하여 배치될 수 있다. 제1표시영역(DA1)에서 제2경계(BP2)와 최인접한 제1메인라인(ML1)을 따라 제1메인 부화소(Pmg)들이 배치될 수 있다. 제2경계(BP2)는 제2방향(예컨대, y 방향)으로 이격되어 이웃하는 제2'보조라인(AL2')과 제1메인라인(ML1) 사이에 위치할 수 있다. 다시 말하면, 제2경계(BP2)를 사이에 두고, 제2보조 부화소(Par) 및 제3보조 부화소(Pab)와 제1메인 부화소(Pmg)가 제2방향(예컨대, y 방향)으로 이격되어 배치될 수 있다.
제2표시영역(DA2)는 제2경계(BP2)에 인접한 경계영역(BA)을 포함할 수 있다. 예컨대, 도 11a에 도시된 바와 같이, 경계영역(BA)은 제2경계(BP2)와 최인접한 부화소 행들을 포함할 수 있다. 경계영역(BA)은 제2경계(BP2)에 최인접한 제2'보조라인(AL2')과 제2'보조라인(AL2')과 이웃하는 제1'보조라인(AL1')을 포함할 수 있다. 다른 일 실시예로, 도 12에 도시된 바와 같이, 경계영역(BA)은 제2경계(BP2)와 인접한 복수의 부화소 행들을 포함할 수 있다. 경계영역(BA)은 제2경계(BP2)와 최인접한 하나의 제2'보조라인(AL2'), 이와 이웃하는 제1'보조라인(AL1'), 제2"보조라인(AL2") 및 제1"보조라인(AL1")을 더 포함할 수 있다.
경계영역(BA)에 배치되고, 제1방향(예컨대, x 방향)으로 이웃하는 제2보조 부화소(Par) 및 제3보조 부화소(Pab) 사이에는 서브 부화소(Ps)가 배치될 수 있다. 일 실시예로, 도 11a 및 도 11b에 도시된 바와 같이, 제2경계(BP2)에 최인접한 제2'보조라인(AL2')을 따라, 제2보조 부화소(Par), 서브 부화소(Ps) 및 제3보조 부화소(Pab)가 교번하여 배치될 수 있다. 다른 일 실시예로, 도 12에 도시된 바와 같이, 제2경계(BP2)와 최인접한 하나의 제2'보조라인(AL2')을 따라 제2보조 부화소(Par) 서브 부화소(Ps) 및 제3보조 부화소(Pab)가 교번하여 배치되고, 인접한 제2"보조라인(AL2")을 따라 제3보조 부화소(Pab), 서브 부화소(Ps) 및 제2보조 부화소(Par)이 교번하여 배치될 수 있다.
서브 부화소(Ps)는 녹색을 발광하는 표시소자를 포함할 수 있다. 일 실시예에서, 서브 부화소(Ps)의 크기(즉, 발광 면적)는 제1메인 부화소(Pmg)의 크기(즉, 발광 면적)과 동일할 수 있다. 다른 일 실시예에서, 서브 부화소(Ps)의 크기(즉, 발광 면적)는 제1메인 부화소(Pmg)의 크기(즉, 발광 면적)보다 크고, 제1보조 부화소(Pag)의 크기(즉, 발광 면적)보다 작을 수도 있다.
일 실시예에서, 서브 부화소(Ps)는 인접한 제1보조 부화소(Pag)와 동일한 신호에 의하여 발광할 수 있다. 서브 부화소(Ps)는 제1보조 부화소(Pag)와 동시에 발광할 수 있다. 다시 말해, 서브 부화소(Ps)는 인접한 제1보조 부화소(Pag)와 동일한 보조 화소회로(PCa)에 연결될 수 있다. 예컨대, 도 11a 및 도 12에 도시된 바와 같이 서브 부화소(Ps)의 화소전극은 인접한 제1보조 부화소(Pag)의 화소전극과 화소연결선(PCW)에 의해 전기적으로 연결될 수 있다.
다른 일 실시예에서, 서브 부화소(Ps)는 인접한 제1메인 부화소(Pmg')와 동일한 신호에 의하여 발광할 수 있다. 서브 부화소(Ps)는 인접한 제1메인 부화소(Pmg')와 동일한 메인화소회로(PCm', 도 19 참조)에 연결될 수 있다. 예컨대, 도 11b에 도시된 바와 같이, 서브 부화소(Ps)의 화소전극은 인접한 제1 메인부화소(Pmg')의 화소전극과 화소연결선(PCW, 도 19 참조)에 의해 전기적으로 연결될 수 있다.
이 때, 제1표시영역(DA1)에서 서브 부화소(Ps)와 연결된 제1메인부화소(Pmg')의 메인화소회로(PCm', 도 19 참조)를 구성하고 있는 구동 박막트랜지스터 및 스토리지 커패시터는 제1표시영역(DA1)에서 서브 부화소(Ps)와 연결되지 않은 제1메인 부화소(Pmg)의 메인화소회로를 구성하고 있는 구동 박막트랜지스터와 스토리지 커패시터와 서로 상이할 수 있다. 다시 말해, 서브 부화소(Ps)와 연결된 제1메인부화소(Pmg', 도 19 참조)의 메인화소회로(PCm')는 서브 부화소(Ps)와 연결되지 않은 제1메인 부화소(Pmg)의 메인화소회로와 상이할 수 있다.
또 다른 일 실시예에서, 서브 부화소(Ps)의 일부는 인접한 제1보조 부화소(Pag)와 동일한 신호에 의하여 발광하고, 서브 부화소(Ps)의 나머지 일부는 인접한 제1메인 부화소(Pmg')와 동일한 신호에 의하여 발광할 수도 있다.
화소연결선(PCW)은 보조 화소회로(PCa, 도 16 참조)와 보조 표시소자(EDa, 도 16 참조)를 연결하는 연결배선(CWL)과 동일 층에 위치할 수 있다. 또는, 화소연결선(PCW)은 보조 표시소자(EDa, 도 17 참조)의 화소전극(210a)과 서브 표시소자(EDs, 도 17 참조)의 화소전극(210s)와 동일 층에 위치할 수 있다.
도 11a, 도 11b 및 도 12에서 복수의 보조 부화소(Pa)들 및 서브 부화소(Ps)들이 평면 상에서 원형 형상을 갖는 것으로 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니다. 복수의 보조 부화소(Pa)들 및 서브 부화소(Ps)들 각각은 원형, 타원형, 다각형 등 다양한 형상을 가질 수 있다.
제1표시영역(DA1)과 제2표시영역(DA2)가 접하고 제1방향(예컨대, x 방향)으로 연장된 경계(예컨대, 제2경계(BP2))에서, 제2보조 부화소(Par) 및 제3보조 부화소(Pab)와 제1메인 부화소(Pmg)가 이웃하는 경우, 녹색 광을 방출하는 부화소들의 단위 면적 당 개수 차이로 인하여 경계가 육안으로 시인될 수 있다. 따라서, 본 발명의 일부 실시예들은 서브 부화소(Ps)를 경계영역(BA)에 배치하여, 경계가 시인되는 것을 방지하거나 감소시킬 수 있다.
도 13a, 도 13b 및 도 14는 일 실시예에 따른 표시패널의 화소배치 구조를 개략적으로 도시한 평면도이다. 도 13 a, 도 13b 및 도 14는 도 8에 도시된 표시패널의 일부를 확대하여 제2경계(BP2) 및 제5경계(BP5)와 인접한 제1표시영역(DA1) 및 제2표시영역(DA2)의 일부를 도시한다.
도 13 a, 도 13b 및 도 14를 참조하면, 제1표시영역(DA1)에는 복수의 메인 부화소(Pm)들이 배치될 수 있다. 메인 부화소(Pm)들은 펜타일 매트릭스(Pentile Matrix)구조로 배치될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 예컨대 복수개의 메인 부화소(Pm)들은 스트라이프(stripe) 구조, 모자이크(mosaic) 배열 구조, 델타(delta) 배열 구조 등 다양한 형상으로 배치될 수도 있다.
제2표시영역(DA2)에는 복수의 보조 부화소(Pa)들이 배치될 수 있다.
일 실시예로, 제2표시영역(DA2)에 배치된 보조 부화소(Pa)들은 제1보조 부화소(Pag)들, 제2보조 부화소(Par)들 및 제3보조 부화소(Pab)들을 포함할 수 있다. 제1보조 부화소(Pag)는 녹색을 발광하고, 제2보조 부화소(Par)는 적색을 발광하고, 제3보조 부화소(Pab)는 청색을 발광할 수 있다.
이웃하는 두 개의 제1보조 부화소(Pag)의 중심점들 직사각형의 제1, 제2꼭지점으로 하는 가상의 직사각형에서, 나머지 꼭지점인 제3, 제4꼭지점에는 제2보조 부화소(Par)의 중심점 및 제3보조 부화소(Pab)의 중심점이 배치될 수 있다.
제2경계(BP2)는 제1표시영역(DA1)과 제2표시영역(DA2)가 접하는 경계 중, 제1방향(예컨대, x 방향)을 따라 연장될 수 있다. 제1메인 부화소(Pmg)들은 제2보조 부화소(Par) 및 제3보조 부화소(Pab)와 제2경계(BP2)를 사이에 두고 제2방향(예컨대, y 방향)으로 이격되어 배치될 수 있다.
제5경계(BP5)는 도 8에서 설명한 바와 같이, 제1사선방향(예, w1)을 따라 연장된 것으로, 화소 단위로 확대하였을 때, 제5경계(BP5)는 제1방향(예컨대, x 방향)으로 연장되는 수평경계(BPh)들과 제2방향(예컨대, y 방향)으로 연장되는 수직경계(BPv)들을 포함할 수 있다. 수평경계(BPh)와 수직경계(BPv)들이 연결되어 전체적으로 제1사선방향(예, w1)을 따라 연장되는 제5경계(BP5)를 구현할 수 있다.
제1메인 부화소(Pmg)들은 제1보조 부화소(Pag), 제2보조 부화소(Par) 및 제3보조 부화소(Pab)과 수직경계(BPv)를 사이에 두고 제1방향(예컨대, x 방향)으로 이격되어 배치될 수 있다. 제1메인 부화소(Pmg)들은 제2보조 부화소(Par) 및 제3보조 부화소(Pab)와 수평경계(BPh)를 사이에 두고 제2방향(예컨대, y 방향)으로 이격되어 배치될 수 있다.
일 실시예에서, 제2표시영역(DA2)는 제2경계(BP2) 및 제5경계(BP5)의 수평경계(BPh)에 인접한 경계영역(BA)들을 포함할 수 있다. 예컨대, 도 13a 및 도 13b에 도시된 바와 같이, 경계영역(BA)은 제2경계(BP2) 및 제5경계(BP5)의 수평경계(BPh)에 최인접한 하나의 부화소 행 및 이와 이웃하는 부화소 행 포함할 수 있다. 다른 일 실시예로, 도 14에 도시된 바와 같이, 경계영역(BA)은 제2경계(BP2) 및 제5경계(BP5)의 수평경계(BPh)에 인접한 복수의 부화소 행들을 포함할 수 있다. 따라서, 제2경계(BP2) 및 제5경계(BP5)의 수평경계(BPh)에 인접한 경계영역(BA)들이 하나의 영역으로 연결될 수 있다.
경계영역(BA)에 배치되고, 제1방향(예컨대, x 방향)으로 이웃하는 제2보조 부화소(Par) 및 제3보조 부화소(Pab) 사이에는 서브 부화소(Ps)가 배치될 수 있다.
일 실시예에서, 서브 부화소(Ps)는 인접한 제1보조 부화소(Pag)와 동일한 신호에 의하여 발광할 수 있다. 서브 부화소(Ps)는 제1보조 부화소(Pag)와 동시에 발광할 수 있다. 다시 말해, 서브 부화소(Ps)는 인접한 제1보조 부화소(Pag)와 동일한 보조 화소회로(PCa)에 연결될 수 있다. 예컨대, 도 13a 및 도 14에 도시된 바와 같이 서브 부화소(Ps)의 화소전극은 인접한 제1보조 부화소(Pag)의 화소전극과 화소연결선(PCW)에 의해 전기적으로 연결될 수 있다.
다른 일 실시예에서, 서브 부화소(Ps)는 인접한 제1메인 부화소(Pmg')와 동일한 신호에 의하여 발광할 수 있다. 서브 부화소(Ps)는 인접한 제1메인 부화소(Pmg')와 동일한 메인화소회로(PCm', 도 19 참조)에 연결될 수 있다. 예컨대, 도 13b에 도시된 바와 같이, 서브 부화소(Ps)의 화소전극은 인접한 제1메인부화소(Pmg')의 화소전극과 화소연결선(PCW, 도 19 참조)에 의해 전기적으로 연결될 수 있다.
이 때, 제1표시영역(DA1)에서 서브 부화소(Ps)와 연결된 제1메인부화소(Pmg')의 메인화소회로(PCm', 도 19 참조)를 구성하고 있는 구동 박막트랜지스터 및 스토리지 커패시터와 제1표시영역(DA1)에서 서브 부화소(Ps)와 연결되지 않은 제1메인 부화소(Pmg)의 메인화소회로를 구성하고 있는 구동 박막트랜지스터와 스토리지 커패시터는 서로 상이할 수 있다.
또 다른 일 실시예에서, 서브 부화소(Ps)의 일부는 인접한 제1보조 부화소(Pag)와 동일한 신호에 의하여 발광하고, 서브 부화소(Ps)의 나머지 일부는 인접한 제1메인 부화소(Pmg')와 동일한 신호에 의하여 발광할 수도 있다.
도 13 a, 도 13b 및 도 14는 대략 팔각형으로 구비된 제2표시영역(DA2)의 제2경계(BP2) 및 제5경계(BP5)를 중심으로 도시하고 있으나, 제2사선방향(예, w2방향)으로 연장되는 제6경계(BP6, 도 8 참조)와 인접하여 제2표시영역(DA2)에 경계영역(BA) 및 서브 부화소(Ps)들이 배치될 수 있다.
다른 실시예들에서, 제2표시영역(DA2)은 원형, 타원형, 다각형 또는 비정형 형상을 가질 수 있다. 상술한 바와 마찬가지로, 다양한 형상을 갖는 제2표시영역(DA2)의 경계는 수직경계(BPv)와 수평경계(BPh)의 조합일 수 있다. 제1메인 부화소(Pmg)들이 제2보조 부화소(Par) 및 제3보조 부화소(Pab)와 제2방향(예컨대, y 방향)으로 이격되어 이웃하는 수평경계(BPh)들과 인접하여 제2표시영역(DA2)에 경계영역(BA)이 배치될 수 있다. 경계영역(BA)의 제2보조 부화소(Par) 및 제3보조 부화소(Pab) 사이에는 서브 부화소(Ps)가 배치되어, 제1표시영역(DA1)과 제2표시영역(DA2)의 녹색 광을 방출하는 부화소들의 단위 면적 당 개수 차이로 인한 경계의 시인을 방지하거나 감소시킬 수 있다.
도 15는 일 실시예에 따른 표시패널의 일부를 개략적으로 나타내는 단면도들이다. 도 15는 제1표시영역(DA1), 제2표시영역(DA2) 및 화소회로부(PCP)의 일부를 개략적으로 도시한다.
도 15를 참조하면, 제1표시영역(DA1)에는 메인 부화소(Pm)가 배치되고, 제2표시영역(DA2)은 보조 부화소(Pa) 및 투과영역(TA)을 구비한다. 제1표시영역(DA1)에는 메인 박막트랜지스터(TFTm)와 메인 스토리지 커패시터(Cst)를 포함하는 메인 화소회로(PCm) 및 메인 화소회로(PCm)와 연결된 표시소자로써 메인 표시소자(EDm)가 배치될 수 있다. 제2표시영역(DA2)에는 보조 표시소자(EDa)가 배치될 수 있다. 화소회로부(PCP)에는 보조 박막트랜지스터(TFTa)와 보조 스토리지 커패시터(Cst')를 포함하는 보조 화소회로(PCa)가 배치될 수 있다. 도 15에서는 화소회로부(PCP)가 제2표시영역(DA2)의 외측에 위치한 것을 도시하고 있으나, 다른 실시예에서, 도 4에서 설명한 바와 같이 제2표시영역(DA2)가 컴포넌트 영역(CA) 및 컴포넌트 영역(CA)의 외측에 배치되는 화소회로부(PCP)를 포함할 수도 있다. 한편, 제2표시영역(DA2)과 화소회로부(PCP)에는 보조 화소회로(PCa)와 보조 표시소자(EDa)를 연결하는 연결배선(CWL)이 배치될 수 있다.
이하, 표시패널(10)에 포함된 구성들이 적층된 구조에 대해서 설명하도록 한다. 표시패널(10)은 기판(100), 버퍼층(111), 회로층(PCL), 표시소자층(EDL)이 적층되어 구비될 수 있다.
기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(100)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
버퍼층(111)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 기판(100)과 버퍼층(111) 사이에는 외기의 침투를 차단하는 배리어층(미도시)이 더 포함될 수 있다. 일 실시예로, 버퍼층(111)은 실리콘산화물(SiOx), 실리콘질화물(SiNx) 또는 실리콘산질화물(SiOxNy)으로 구비될 수 있다.
회로층(PCL)은 버퍼층(111) 상에 배치되며, 화소회로(PCm, PCa), 제1게이트절연층(112), 제2게이트절연층(113), 층간절연층(115) 및 제1 및 제2평탄화층(117, 118)을 포함할 수 있다. 메인 화소회로(PCm)는 메인 박막트랜지스터(TFTm) 및 메인 스토리지 커패시터(Cst)를 포함할 수 있으며, 보조 화소회로(PCa)는 보조 박막트랜지스터(TFTa) 및 보조 스토리지 커패시터(Cst')를 포함할 수 있다.
버퍼층(111) 상부에는 메인 박막트랜지스터(TFTm) 및 보조 박막트랜지스터(TFTa)가 배치될 수 있다. 메인 박막트랜지스터(TFTm)는 반도체층(A1), 게이트전극(G1), 소스전극(S1), 드레인전극(D1)을 포함한다. 메인 박막트랜지스터(TFTm)는 메인 표시소자(EDm)와 연결되어 메인 표시소자(EDm)를 구동할 수 있다. 보조 박막트랜지스터(TFTa)는 보조 표시소자(EDa)와 연결되어 보조 표시소자(EDa)를 구동할 수 있다. 보조 박막트랜지스터(TFTa)는 메인 박막트랜지스터(TFTm)와 유사한 구성을 가지는 바, 메인 박막트랜지스터(TFTm)에 대한 설명으로 보조 박막트랜지스터(TFTa)의 설명을 갈음한다.
반도체층(A1)은 상기 버퍼층(111) 상에 배치되며, 폴리 실리콘을 포함할 수 있다. 다른 실시예로, 반도체층(A1)은 비정질 실리콘(amorphous silicon)을 포함할 수 있다. 다른 실시예로, 반도체층(A1)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 반도체층(A1)은 채널영역과 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
반도체층(A1)을 덮도록 제1게이트절연층(112)이 구비될 수 있다. 제1게이트절연층(112)은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등과 같은 무기 절연물을 포함할 수 있다. 제1게이트절연층(112)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제1게이트절연층(112) 상부에는 상기 반도체층(A1)과 중첩되도록 게이트전극(G1)이 배치된다. 게이트전극(G1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 예컨대, 게이트전극(G1)은 Mo의 단층일 수 있다.
제2게이트절연층(113)은 상기 게이트전극(G1)을 덮도록 구비될 수 있다. 제2게이트절연층(113)은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등과 같은 무기 절연물을 포함할 수 있다. 제2게이트절연층(113)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제2게이트절연층(113) 상부에는 메인 스토리지 커패시터(Cst)의 상부전극(CE2) 및 보조 스토리지 커패시터(Cst')의 상부전극(CE2')이 배치될 수 있다.
제1표시영역(DA1)에서 메인 스토리지 커패시터(Cst)의 상부전극(CE2)은 그 아래의 게이트전극(G1)과 중첩할 수 있다. 제2게이트절연층(113)을 사이에 두고 중첩하는 게이트전극(G1) 및 상부전극(CE2)은 메인 스토리지 커패시터(Cst)를 이룰 수 있다. 게이트전극(G1)은 메인 스토리지 커패시터(Cst)의 하부전극(CE1)으로 기능할 수 있다.
주변영역(NDA)에서 보조 스토리지 커패시터(Cst')의 상부전극(CE2')은 그 아래의 보조 박막트랜지스터(TFTa)의 게이트전극(G1')과 중첩할 수 있다. 보조 박막트랜지스터(TFTa)의 게이트전극(G1')은 보조 스토리지 커패시터(Cst')의 하부전극(CE1')일 수 있다.
상부전극(CE2, CE2')은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
층간절연층(115)은 상부전극(CE2, CE2')을 덮도록 형성될 수 있다. 층간절연층(115)은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다. 층간절연층(115)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
소스전극(S1) 및 드레인전극(D1)은 층간절연층(115) 상에 배치될 수 있다. 소스전극(S1) 및 드레인전극(D1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 예컨대, 소스전극(S1)과 드레인전극(D1)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다. 또한, 층간절연층(115) 상부에는 데이터선(DL)이 배치될 수 있다.
소스전극(S1) 및 드레인전극(D1)을 덮도록 제1평탄화층(117) 및 제2평탄화층(118)이 배치될 수 있다. 제1평탄화층(117) 및/또는 제2평탄화층(118)은 그 상부에 배치되는 메인 화소전극(210) 및 보조 화소전극(210')이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다.
제1평탄화층(117) 및 제2평탄화층(118)은 유기물질 또는 무기물질을 포함할 수 있으며, 단층구조 또는 다층구조를 가질 수 있다. 이에 따라, 제1평탄화층(117)과 제2평탄화층(118) 사이에 배선 등의 도전 패턴을 형성할 수 있어, 고집적화에 유리할 수 있다. 제1평탄화층(117)은 화소회로(PCm, PCa)를 덮도록 배치될 수 있다. 제2평탄화층(118)은 상기 제1평탄화층(117) 상에 배치되며, 화소전극(210, 210')이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다.
이러한, 제1평탄화층(117) 및 제2평탄화층(118) 각각은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일렌계 고분자, 또는 비닐알콜계 고분자 등을 포함할 수 있다. 한편, 제1평탄화층(117) 및 제2평탄화층(118) 각각은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등과 같은 무기 절연물을 포함할 수 있다. 제1평탄화층(117)을 형성할 시, 층을 형성한 후 평탄한 상면을 제공하기 위해서 그 층의 상면에 화학적 기계적 폴리싱이 수행될 수 있다.
제1평탄화층(117) 상부에는 연결전극(CM), 보조 연결전극(CM'), 연결배선(CWL) 및 데이터 연결선(DWL)이 배치될 수 있다.
연결배선(CWL)은 제1평탄화층(117) 상에 배치될 수 있다. 연결배선(CWL)의 일 단은 보조 연결전극(CM')을 통하여 보조 박막트랜지스터(TFTa)와 전기적으로 연결될 수 있다. 연결배선(CWL)의 다른 일 단은 보조 표시소자(EDa)의 화소전극(210a)과 전기적으로 연결될 수 있다. 연결배선(CWL)은 보조 박막트랜지스터(TFTa)와 제2표시영역(DA2)에 위치하는 보조 표시소자(EDa)를 연결할 수 있다. 연결배선(CWL)은 제2표시영역(DA2)의 투과영역(TA)을 지나도록 배치될 수 있다.
연결배선(CWL)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 또는, 연결배선(CWL)은 투명한 전도성 물질로 구비될 수 있다. 예컨대, 연결배선(CWL)은 투명한 전도성 산화물(Transparent Conducting Oxide, TCO)로 구비될 수 있다. 연결배선(CWL)은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다.
제2평탄화층(118) 상에는 메인 표시소자(EDm) 및 보조 표시소자(EDa)가 배치된다. 메인 표시소자(EDm)의 화소전극(210m)은 제1평탄화층(117) 상에 배치된 연결전극(CM)을 통해서 메인 화소회로(PCm)과 연결될 수 있다. 보조 표시소자(EDa)의 화소전극(210a)은 제1평탄화층(117) 상에 배치된 연결배선(CWL)을 통해서 보조 화소회로(PCa)와 연결될 수 있다.
메인 표시소자(EDm)의 화소전극(210m) 및 보조 표시소자(EDa)의 화소전극(210a)은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 메인 표시소자(EDm)의 화소전극(210m) 및 보조 표시소자(EDa)의 화소전극(210a)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 예컨대 메인 표시소자(EDm)의 화소전극(210m) 및 보조 표시소자(EDa)의 화소전극(210a)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막들을 갖는 구조를 가질 수 있다. 메인 표시소자(EDm)의 화소전극(210m) 및 보조 표시소자(EDa)의 화소전극(210a)은 ITO/Ag/ITO로 적층된 구조를 가질 수 있다.
화소정의막(120)은 제2평탄화층(118)상에서, 메인 표시소자(EDm)의 화소전극(210m) 및 보조 표시소자(EDa)의 화소전극(210a) 각각의 가장자리를 덮도록 배치된다. 화소정의막(120)은 메인 표시소자(EDm)의 화소전극(210m)의 중앙부를 노출하는 제1개구(OP1) 및 보조 표시소자(EDa)의 화소전극(210a)의 중앙부를 노출하는 제2개구(OP2)를 구비할 수 있다. 상기 제1개구(OP1) 및 제2개구(OP2)에 의해서 메인 표시소자(EDm) 및 보조 표시소자(EDa)의 발광영역, 즉, 메인 부화소(Pm) 및 보조 부화소(Pa)의 크기 및 형상이 정의된다.
화소정의막(120)은 메인 표시소자(EDm)의 화소전극(210m) 및 보조 표시소자(EDa)의 화소전극(210a)의 가장자리와 대향전극(230)의 사이의 거리를 증가시킴으로써 메인 표시소자(EDm)의 화소전극(210m) 및 보조 표시소자(EDa)의 화소전극(210a)의 가장자리에서 아크(arc) 등이 발생하는 것을 방지하는 역할을 할 수 있다. 화소정의막(120)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
화소정의막(120)의 제1개구(OP1) 및 제2개구(OP2)의 내부에는 메인 표시소자(EDm)의 화소전극(210m)및 보조 표시소자(EDa)의 화소전극(210a)에 각각 대응되도록 형성된 발광층(220b)이 배치된다. 발광층(220b)은 고분자 물질 또는 저분자 물질을 포함할 수 있으며, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
발광층(220b)의 상부 및/또는 하부에는 유기 기능층(220)이 배치될 수 있다. 유기 기능층(220)은 제1기능층(220a) 및/또는 제2기능층(220c)를 포함할 수 있다. 제1기능층(220a) 또는 제2기능층(220c)는 생략될 수 있다.
제1기능층(220a)은 발광층(220b)의 하부에 배치될 수 있다. 제1기능층(220a)은 유기물로 구비된 단층 또는 다층일 수 있다. 제1기능층(220a)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)일 수 있다. 또는, 제1기능층(220a)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다. 제1기능층(220a)은 제1표시영역(DA1)과 제2표시영역(DA2)에 포함된 메인 표시소자(EDm) 및 보조 표시소자(EDa)들과 중첩하도록 일체로 형성될 수 있다.
제2기능층(220c)은 상기 발광층(220b) 상부에 배치될 수 있다. 제2기능층(220c)은 유기물로 구비된 단층 또는 다층일 수 있다. 제2기능층(220c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제2기능층(220c)은 제1표시영역(DA1)과 제2표시영역(DA2)에 포함된 메인 표시소자(EDm) 및 보조 표시소자(EDa)들에 대응되도록 일체로 형성될 수 있다.
제2기능층(220c) 상부에는 대향전극(230)이 배치된다. 대향전극(230)은 일함수가 낮은 도전성 물질을 포함할 수 있다. 예컨대, 대향전극(230)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(230)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 대향전극(230)은 제1표시영역(DA1)과 제2표시영역(DA2)에 포함된 메인 표시소자(EDm) 및 보조 표시소자(EDa)들에 대응되도록 일체로 형성될 수 있다.
대향전극(230) 상에는 유기물질을 포함하는 상부층(250)이 형성될 수 있다. 상부층(250)은 대향전극(230)을 보호하는 동시에 광추출 효율을 높이기 위해서 마련된 층일 수 있다. 상부층(250)은 대향전극(230) 보다 굴절률이 높은 유기물질을 포함할 수 있다. 또는, 상부층(250)은 굴절률이 서로 다른층들이 적층되어 구비될 수 있다. 예컨대, 상부층(250)은 고굴절률층/저굴절률층/고굴절률층이 적층되어 구비될 수 있다. 이 때, 고굴절률층의 굴절률은 1.7이상 일 수 있으며, 저굴절률층의 굴절률은 1.3이하 일 수 있다.
상부층(250)은 추가적으로 LiF를 포함할 수 있다. 또는, 상부층(250)은 추가적으로 실리콘산화물(SiOx), 실리콘질화물(SiNx)와 같은 무기 절연물을 포함할 수 있다.
도 16 및 도 17은 일 실시예에 따른 표시패널의 일부를 개략적으로 나타내는 단면도들이다. 도 16 및 도 17은 제2표시영역(DA2)의 경계영역(BA)에 위치하는 서브 부화소(Ps)와, 상기 서브 부화소(Ps)와 인접하여, 동일한 신호에 의하여 발광하는 제1보조 부화소(Pag) 및 화소회로부(PCP)에 위치하는 보조 화소회로(PCa)를 개략적으로 도시한다. 여기서, 서브 부화소(Ps)와 동일한 신호에 의하여 발광하는 제1보조 부화소(Pag)는 서브 부화소(Ps)와 가장 인접하게 위치한 제1보조 부화소(Pag) 중 어느 하나 일 수 있다.
도 16을 참조하면, 경계영역(BA)의 제2평탄화층(118) 상에 보조 표시소자(EDa) 및 서브 표시소자(EDs)가 배치된다. 경계영역(BA)은 보조 표시소자(EDa),가 위치하는 제2표시영역(DA2)에서, 제1방향(예컨대, x 방향)을 따르는 제2표시영역(DA2)의 경계와 인접한 영역일 수 있다. 경계영역(BA)에는 서브 부화소(Ps)를 포함하는 부화소 행과, 이와 이웃하는 제1보조 부화소(Pag) 행이 위치할 수 있다. 보조 표시소자(EDa)의 발광층(220b) 및 서브 표시소자(EDs)의 발광층(220b)은 녹색 광을 방출할 수 있다. 화소정의막(120)은 보조 표시소자(EDa)의 화소전극(210a) 및 서브 표시소자(EDs)의 화소전극(210s) 각각의 가장자리를 덮도록 배치된다. 화소정의막(120)은 보조 표시소자(EDa)의 화소전극(210a)의 중앙부를 노출하는 보조개구(OPag) 및 서브 표시소자(EDs)의 화소전극(210s)의 중앙부를 노출하는 서브개구(OPs)를 구비할 수 있다. 상기 보조개구(OPag) 및 서브개구(OPs)에 의해서 보조 표시소자(EDa) 및 서브 표시소자(EDs)의 발광영역, 즉, 제1보조 부화소(Pag) 및 서브 부화소(Ps)의 크기 및 형상이 정의된다. 서브 부화소(Ps)의 크기는 도 15에 도시된 메인 부화소(Pm)의 크기와 동일할 수 있다.
일 실시예에서, 보조 표시소자(EDa)는 보조 표시소자(EDa)와 이격되어 배치된 보조 화소회로(PCa)와 연결배선(CWL)을 통하여 연결될 수 있다. 예컨대, 보조 화소회로(PCa)는 앞서 설명한 바와 같이, 보조 표시소자(EDa)와 이격되어, 화소회로부(PCP)에 배치될 수 있다. 예컨대, 화소회로부(PCP)는 도 3에 도시된 바와 같이, 주변영역(DPA)에 위치하거나, 도 4에 도시된 바와 같이 제2표시영역(DA2)에 포함되되, 컴포넌트 영역(CA, 도 4 참조)의 외측에 위치할 수도 있다. 연결배선(CWL)은 제1평탄화층(117) 상부에 배치되어, 일 단은 보조 연결전극(CM')을 통하여 보조 박막트랜지스터(TFTa)와 전기적으로 연결되고, 다른 일 단은 보조 표시소자(EDa)의 화소전극(210a)와 전기적으로 연결될 수 있다. 연결배선(CWL)은 제2표시영역(DA2)의 투과영역(TA)을 지나도록 배치될 수 있다.
서브 표시소자(EDs)의 화소전극(210s)과 보조 표시소자(EDa)의 화소전극(210a)은 화소연결선(PCW)을 통하여 연결될 수 있다. 화소연결선(PCW)은 제1평탄화층(117) 상부에 배치되어, 일 단은 보조 표시소자(EDa)의 화소전극(210a)과 전기적으로 연결되고, 다른 일 단은 서브 표시소자(EDs)의 화소전극(210s)과 전기적으로 연결될 수 있다. 화소연결선(PCW)은 제2표시영역(DA2)의 투과영역(TA)을 지나도록 배치될 수 있다. 다른 실시예에서, 화소연결선(PCW)은 연결배선(CWL)과 상이한 층에 배치될 수 있다. 예컨대, 제1평탄화층(117)과 제2평탄화층(118) 사이에 제3평탄화층(미도시)이 위치하고, 화소연결선(PCW)은 제3평탄화층(미도시) 상에 위치할 수도 있다.
화소연결선(PCW)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 또는, 화소연결선(PCW)은 투명한 전도성 물질로 구비될 수 있다. 예컨대, 화소연결선(PCW)은 투명한 전도성 산화물(Transparent Conducting Oxide, TCO)로 구비될 수 있다. 연결배선(CWL)은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다.
서브 표시소자(EDs)의 화소전극(210s)은 인접한 보조 표시소자(EDa)의 화소 전극(210a)에 전기적으로 연결되어, 동일한 신호에 의하여 구동될 수 있다. 즉, 서브 표시소자(EDs)와 보조 표시소자(EDa)는 동일한 보조 화소회로(PCa)에 의하여 구동될 수 있다. 따라서, 제1보조 부화소(Pag)와 서브 부화소(Ps)는 동일한 신호에 의하여 발광할 수 있다.
도 17을 참조하면, 보조 표시소자(EDa)는 보조 화소회로(PCa)와 연결배선(CWL)을 통하여 연결될 수 있다. 연결배선(CWL)은 제1평탄화층(117) 상부에 배치되어, 일 단은 보조 연결전극(CM')을 통하여 보조 박막트랜지스터(TFTa)와 연결되고, 다른 일 단은 보조 표시소자(EDa)의 화소전극(210a)과 연결될 수 있다.
보조 표시소자(EDa)의 화소전극(210a)은 서브 표시소자(EDs)의 화소전극(210s)와 화소연결선(PCW)을 통하여 전기적으로 연결될 수 있다. 화소연결선(PCW)은 제2평탄화층(118) 상부에 배치되어, 일 단은 보조 표시소자(EDa)의 화소전극(210a)와 연결되고, 다른 일 단은 서브 표시소자(EDs)의 화소전극(210s)와 연결될 수 있다. 화소연결선(PCW)은 제2표시영역(DA2)의 투과영역(TA)에 배치될 수 있다.
화소연결선(PCW)은 보조 표시소자(EDa)의 화소전극(210a) 및 서브 표시소자(EDs)의 화소전극(210s)과 동일 물질을 포함할 수 있다. 일 실시예에서, 화소연결선(PCW)은 보조 표시소자(EDa)의 화소전극(210a) 및 서브 표시소자(EDs)의 화소전극(210s)의 연장된 일부분으로, 보조 표시소자(EDa)의 화소전극(210a) 및 서브 표시소자(EDs)의 화소전극(210s)은 일체(一體)로 형성될 수도 있다.
도 18 및 도 19는 일 실시예에 따른 표시패널의 일부를 개략적으로 나타내는 단면도들이다. 도 18은 도 13a의 Ⅰ-Ⅰ'선을 따른 단면도이고, 도 19는 도 13b의 Ⅱ-Ⅱ'선을 따른 단면도이다.
도 18을 참조하면, 보조 표시소자(EDa)는 보조 화소회로(PCa)와 중첩하여 배치될 수 있다. 즉, 보조 화소회로(PCa)는 제2표시영역(DA2)에 위치할 수 있다. 보조 표시소자(EDa)의 화소전극(210a) 및 서브 표시소자(EDs)의 화소전극(210s)은 화소연결선(PCW)을 통하여 연결될 수 있다. 화소연결선(PCW)은 제1평탄화층(117) 상부에 배치되어, 일 단은 보조 표시소자(EDa)의 화소전극(210a)과 전기적으로 연결되고, 다른 일 단은 서브 표시소자(EDs)의 화소전극(210s)과 전기적으로 연결될 수 있다. 화소연결선(PCW)은 제2표시영역(DA2)의 투과영역(TA)을 지나도록 배치될 수 있다.
다른 실시예에서, 화소연결선(PCW)은 제2평탄화층(118) 상부에 배치되어, 일 단은 보조 표시소자(EDa)의 화소전극(210a)와 연결되고, 다른 일 단은 서브 표시소자(EDs)의 화소전극(210s)와 연결될 수 있다. 화소연결선(PCW)은 보조 표시소자(EDa)의 화소전극(210a) 및 서브 표시소자(EDs)의 화소전극(210s)의 연장된 일부분으로, 보조 표시소자(EDa)의 화소전극(210a) 및 서브 표시소자(EDs)의 화소전극(210s)은 일체(一體)로 형성될 수도 있다.
보조 표시소자(EDa)의 화소전극(210a) 및 서브 표시소자(EDs)의 화소전극(210s)은 화소연결선(PCW)을 통하여 연결됨에 따라, 서브 부화소(Ps)는 인접한 제1보조 부화소(Pag)와 동일한 신호에 의하여 발광할 수 있다.
도 19를 참조하면, 제1표시영역(DA1)과 제2표시영역(DA2)의 경계에 인접하여 제1메인 부화소(Pmg)가 위치할 수 있다. 제1메인 부화소(Pmg)를 구성하는 메인 표시소자(EDm)의 화소전극(210m) 및 서브 표시소자(EDs)의 화소전극(210s)은 화소연결선(PCW)을 통하여 연결될 수 있다. 화소연결선(PCW)은 제1평탄화층(117) 상부에 배치되어, 일 단은 메인 표시소자(EDm)의 화소전극(210m)과 전기적으로 연결되고, 다른 일 단은 서브 표시소자(EDs)의 화소전극(210s)과 전기적으로 연결될 수 있다. 일 실시예에서, 화소연결선(PCW)의 적어도 일부가 투명한 전도성 산화물로 구비될 수 있다. 다른 일 실시예에서, 화소연결선(PCW)은 연결전극(CM, 도 15 참조)과 동일한 물질로 구비될 수 있다.
메인 표시소자(EDm)의 화소전극(210m) 및 서브 표시소자(EDs)의 화소전극(210s)은 화소연결선(PCW)을 통하여 연결됨에 따라, 서브 부화소(Ps)는 인접한 제1메인 부화소(Pag)와 동일한 신호에 의하여 발광할 수 있다.지금까지는 디스플레이 장치에 대해서만 주로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 이러한 디스플레이 장치를 제조하기 위한 디스플레이 장치 제조방법 역시 본 발명의 범위에 속한다고 할 것이다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
1: 표시장치
100: 기판
11: 구동전압 공급라인
13: 공통전압 공급라인
PCW: 화소연결선
210m: 메인 표시소자의 화소전극
210a: 보조 표시소자의 화소전극
210s: 서브 표시소자의 화소전극
220b: 발광층
230: 대향전극
250: 상부층
40: 컴포넌트
CWL: 연결배선

Claims (24)

  1. 제1영역 및 제2영역을 포함하는, 기판;
    상기 제1영역에 배치되는 복수의 메인 부화소;
    상기 제2영역에 배치되는 복수의 보조 부화소; 및
    제1방향을 따른 상기 제2영역의 제1경계와 인접하여 배치되는, 복수의 서브 부화소를 포함하고,
    상기 복수의 보조 부화소는 상기 제1방향으로 연장된 가상의 제1보조라인을 따라 배치된 제1보조 부화소들, 상기 제1보조라인과 평행한 가상의 제2보조라인을 따라 교번하여 배치되는 제2보조 부화소들 및 제3보조 부화소들을 포함하고,
    상기 복수의 서브 부화소는 상기 제1방향으로 서로 이웃하는 제2보조 부화소와 제3보조 부화소 사이에 위치하는, 표시패널.
  2. 제1항에 있어서,
    상기 제1방향과 직교하는 제2방향으로 연장된 가상의 제3보조라인을 따라 제1보조 부화소, 제2보조 부화소, 제1보조 부화소 및 제3보조 부화소가 반복하여 배치되는, 표시패널.
  3. 제1항에 있어서,
    상기 복수의 서브 부화소의 중심은 상기 제2보조라인과 중첩하여 배치되는, 표시패널.
  4. 제1항에 있어서,
    상기 복수의 서브 부화소는 상기 제1보조 부화소들과 동일한 색의 광을 발광하는, 표시패널.
  5. 제1항에 있어서,
    상기 복수의 서브 부화소 중 어느 하나의 서브 부화소의 화소전극은 상기 어느 하나의 서브 부화소와 인접한 제1보조 부화소의 화소전극과 전기적으로 연결되는, 표시패널.
  6. 제5항에 있어서,
    상기 어느 하나의 서브 부화소의 화소전극과 상기 어느 하나의 서브 부화소와 인접한 제1보조 부화소의 화소전극을 연결하는 투명배선을 더 포함하는, 표시패널.
  7. 제5항에 있어서,
    상기 어느 하나의 서브 부화소의 화소전극과 상기 어느 하나의 서브 부화소와 인접한 제1보조 부화소의 화소전극이 일체로 구비되는, 표시패널.
  8. 제1항에 있어서,
    상기 복수의 메인 부화소는 상기 제1방향으로 연장된 가상의 제1메인라인을 따라 배치된 제1메인 부화소들, 상기 제1메인라인과 평행한 가상의 제2메인라인을 따라 교번하여 배치되는 제2메인 부화소들 및 제3메인 부화소들을 포함하고,
    상기 제1메인라인을 따라 배치된 상기 제1메인 부화소들의 중심과 상기 제2메인라인을 따라 배치된 상기 제2메인 부화소들 및 상기 제3메인 부화소들의 중심은 서로 어긋나게 배치되는, 표시패널.
  9. 제8항에 있어서,
    상기 제1경계를 사이에 두고 상기 제2보조라인과 상기 제1메인라인이 이웃하는, 표시패널.
  10. 제8항에 있어서,
    상기 복수의 서브 부화소는 상기 제1메인 부화소들과 동일한 색의 광을 발광하는, 표시패널.
  11. 제8항에 있어서,
    상기 복수의 서브 부화소 각각의 발광영역의 면적은 상기 제1메인 부화소들 각각의 발광영역의 면적과 동일한, 표시패널.
  12. 제8항에 있어서,
    상기 복수의 서브 부화소 중 어느 하나의 서브 부화소의 화소전극은 상기 어느 하나의 서브 부화소와 인접한 제1메인 부화소의 화소전극과 전기적으로 연결되는, 표시패널.
  13. 표시장치에 있어서,
    복수의 메인 부화소가 배치된 제1영역 및 복수의 보조 부화소가 배치된 제2영역을 포함하는 표시패널; 및
    상기 표시패널의 하부에서 상기 제2영역에 대응하도록 배치된 컴포넌트;를 포함하며,
    상기 표시패널은,
    제1영역 및 제2영역을 포함하는, 기판;
    상기 제1영역에 배치되는 복수의 메인 부화소;
    상기 제2영역에 배치되는 복수의 보조 부화소; 및
    제1방향을 따라 상기 제2영역의 제1경계와 인접하여 배치되는, 복수의 서브 부화소를 포함하고,
    상기 복수의 보조 부화소는 상기 제1방향으로 연장된 가상의 제1보조라인을 따라 배치된 제1보조 부화소들, 상기 제1보조라인과 평행한 가상의 제2보조라인을 따라 교번하여 배치되는 제2보조 부화소들 및 제3보조 부화소들을 포함하고,
    상기 복수의 서브 부화소는 상기 제1방향을 따라 서로 이웃하는 제2보조 부화소와 제3보조 부화소 사이에 위치하는, 표시장치.
  14. 제13항에 있어서,
    상기 제1방향과 직교하는 제2방향으로 연장된 가상의 제3보조라인을 따라 제1보조 부화소, 제2보조 부화소, 제1보조 부화소 및 제3보조 부화소가 반복하여 배치되는, 표시장치.
  15. 제13항에 있어서,
    상기 복수의 서브 부화소의 중심은 상기 제2보조라인을 따라 배치되는, 표시장치.
  16. 제13항에 있어서,
    상기 복수의 서브 부화소는 상기 제1보조 부화소들과 동일한 색의 광을 발광하는, 표시장치.
  17. 제13항에 있어서,
    상기 복수의 서브 부화소 중 어느 하나의 서브 부화소의 화소전극은 상기 어느 하나의 서브 부화소와 인접한 제1보조 부화소의 화소전극과 전기적으로 연결되는 표시장치.
  18. 제13항에 있어서,
    상기 복수의 메인 부화소는 상기 제1방향으로 연장된 가상의 제1메인라인을 따라 배치된 제1메인 부화소들, 상기 제1메인라인과 평행한 가상의 제2메인라인을 따라 교번하여 배치되는 제2메인 부화소들 및 제3메인 부화소들을 포함하고,
    상기 제1메인라인을 따라 배치된 상기 제1메인 부화소들의 중심과 상기 제2메인라인을 따라 배치된 상기 제2메인 부화소들 및 상기 제3메인 부화소들의 중심은 서로 어긋나게 배치되는, 표시장치.
  19. 제18항에 있어서,
    상기 제1경계를 사이에 두고 상기 제2보조라인과 상기 제1메인라인이 이웃하는, 표시장치.
  20. 제18항에 있어서,
    상기 복수의 서브 부화소는 상기 제1메인 부화소들과 동일한 색의 광을 발광하는, 표시장치.
  21. 제18항에 있어서,
    상기 복수의 서브 부화소 각각의 발광영역의 면적은 상기 제1메인 부화소들 각각의 발광영역의 면적과 동일한, 표시장치.
  22. 제18항에 있어서,
    상기 복수의 서브 부화소 중 어느 하나의 서브 부화소의 화소전극은 상기 어느 하나의 서브 부화소와 인접한 제1메인 부화소의 화소전극과 전기적으로 연결되는, 표시장치.
  23. 표시장치에 있어서,
    복수의 메인 부화소가 배치된 제1영역 및 복수의 보조 부화소가 배치된 제2영역을 포함하는 표시패널; 및
    상기 표시패널의 하부에서 상기 제2영역에 대응하도록 배치된 컴포넌트;를 포함하며,
    상기 표시패널은,
    제1영역 및 제2영역을 포함하는, 기판;
    상기 제1영역에 배치되는 복수의 메인 부화소;
    상기 제2영역에 배치되는 복수의 보조 부화소; 및
    상기 제1영역과 제2영역의 제1경계와 인접하여 배치되는, 복수의 서브 부화소를 포함하고,
    상기 서브 부화소는 상기 복수의 메인 부화소 중 일부와 동일한 화소회로에 연결되고, 상기 서브 부화소의 화소전극은 메인 부화소의 화소전극과 화소연결선에 의해 연결되는, 표시장치.
  24. 제23항에 있어서,
    상기 제1영역에 배치되고 서브 부화소와 연결되지 않은 메인 부화소의 화소회로는 상기 서브 부화소와 연결되는 메인 부화소의 화소회로와 서로 다른, 표시장치.
KR1020220100732A 2022-08-11 2022-08-11 표시패널 및 이를 구비하는 표시장치 KR20240023279A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220100732A KR20240023279A (ko) 2022-08-11 2022-08-11 표시패널 및 이를 구비하는 표시장치
US18/340,693 US20240057430A1 (en) 2022-08-11 2023-06-23 Display panel and display apparatus including the same
CN202310982865.1A CN117596929A (zh) 2022-08-11 2023-08-07 显示面板和包括显示面板的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220100732A KR20240023279A (ko) 2022-08-11 2022-08-11 표시패널 및 이를 구비하는 표시장치

Publications (1)

Publication Number Publication Date
KR20240023279A true KR20240023279A (ko) 2024-02-21

Family

ID=89846033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220100732A KR20240023279A (ko) 2022-08-11 2022-08-11 표시패널 및 이를 구비하는 표시장치

Country Status (3)

Country Link
US (1) US20240057430A1 (ko)
KR (1) KR20240023279A (ko)
CN (1) CN117596929A (ko)

Also Published As

Publication number Publication date
CN117596929A (zh) 2024-02-23
US20240057430A1 (en) 2024-02-15

Similar Documents

Publication Publication Date Title
US11844248B2 (en) Display panel and display apparatus including the same
KR20210052730A (ko) 디스플레이 장치
US11715426B2 (en) Display panel and display apparatus including the same
US20230354663A1 (en) Display panel and display apparatus including the same
KR102623058B1 (ko) 표시 장치
KR20220019160A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20210123457A (ko) 표시 장치 및 표시 장치의 제조 방법
JP2021072285A (ja) 有機発光表示装置
US20220045160A1 (en) Display panel and display apparatus including the same
KR20200081627A (ko) 디스플레이 장치
US20220285468A1 (en) Display panel and display apparatus including the same
CN114078926A (zh) 显示面板及包括其的显示设备
KR20220063793A (ko) 표시패널 및 이를 구비하는 표시장치
KR20240023279A (ko) 표시패널 및 이를 구비하는 표시장치
KR20220047460A (ko) 표시 패널 및 이를 구비하는 표시 장치
US20230022216A1 (en) Display panel and display apparatus including the display panel
US11974481B2 (en) Display panel and display apparatus including the same
US20230217758A1 (en) Display panel and electronic device including the same
KR20220092732A (ko) 디스플레이 장치
US20220102470A1 (en) Display panel and display apparatus including the same
US20230165100A1 (en) Display apparatus
US20220399429A1 (en) Display panel and display apparatus including the same
KR20220125865A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치