KR20210052730A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20210052730A
KR20210052730A KR1020190136907A KR20190136907A KR20210052730A KR 20210052730 A KR20210052730 A KR 20210052730A KR 1020190136907 A KR1020190136907 A KR 1020190136907A KR 20190136907 A KR20190136907 A KR 20190136907A KR 20210052730 A KR20210052730 A KR 20210052730A
Authority
KR
South Korea
Prior art keywords
layer
via hole
disposed
pixel
pixel electrode
Prior art date
Application number
KR1020190136907A
Other languages
English (en)
Inventor
이현범
정진환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190136907A priority Critical patent/KR20210052730A/ko
Priority to US16/907,277 priority patent/US11581378B2/en
Priority to CN202010705063.2A priority patent/CN112750864A/zh
Publication of KR20210052730A publication Critical patent/KR20210052730A/ko
Priority to US18/097,476 priority patent/US20230200147A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H01L27/322—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H01L27/3218—
    • H01L27/3246—
    • H01L51/52—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens

Abstract

본 발명은 녹색의 반사 색띠가 발생하는 것을 방지하고 동시에 제품의 신뢰성이 향상된 디스플레이 장치를 위하여, 제1 비아홀 및 제2 비아홀을 갖는, 제1 평탄화층; 상기 제1 평탄화층 상에 배치되어 상기 제1 비아홀을 통해 제1 화소회로와 전기적으로 연결되고, 제1 발광부분과 상기 제1 발광부분 외곽의 제1 비발광부분을 포함하는 제1 화소전극 및 상기 제1 화소전극 상에 배치되고 상기 제1 화소전극의 상기 제1 발광부분을 노출시키는 제1 개구를 갖는 제1 화소정의막을 포함하는, 제1 부화소; 및 상기 제1 평탄화층 상에 배치되어 상기 제2 비아홀을 통해 제2 화소회로와 전기적으로 연결되고, 제2 발광부분과 상기 제2 발광부분 외곽의 제2 비발광부분을 포함하는 제2 화소전극 및 상기 제2 화소전극 상에 배치되고 상기 제2 화소전극의 제2 발광부분을 노출시키는 제2 개구를 갖는 제2 화소정의막을 포함하는, 제2 부화소;를 구비하고, 상기 제2 개구의 내측면으로부터 상기 제2 비아홀까지의 최단거리로 정의되는 제2 거리는 상기 제1 개구의 내측면으로부터 상기 제1 비아홀까지의 최단거리로 정의되는 제1 거리보다 큰, 디스플레이 장치를 제공한다.

Description

디스플레이 장치{Display apparatus}
본 발명은 디스플레이 장치에 관한 것으로서, 더 상세하게는 제품의 신뢰성이 향상된 디스플레이 장치에 관한 것이다.
디스플레이 장치들 중, 유기발광 디스플레이 장치는 시야각이 넓고 컨트라스트가 우수할 뿐만 아니라 응답속도가 빠르다는 장점을 가지고 있어 차세대 디스플레이 장치로서 주목을 받고 있다.
일반적으로 유기발광 디스플레이 장치는 기판 상에 박막트랜지스터 및 유기발광다이오드들을 형성하고, 유기발광다이오드들이 스스로 빛을 발광하여 작동한다. 이러한 유기발광 디스플레이 장치는 휴대폰 등과 같은 소형 제품의 디스플레이부로 사용되기도 하고, 텔레비전 등과 같은 대형 제품의 디스플레이부로 사용되기도 한다.
유기발광 디스플레이 장치는 광추출 효율의 향상시키고 야외시인성을 확보하기 위해, 입사광의 수직 또는 수평 편파를 구분하여 통과시키거나 차단시킬 수 있는 성질의 필름인 편광판(Polarizer)을 사용하기도 하며, 유기발광 디스플레이 장치의 유연성(flexibility)을 향상시키기 위해 편광 기능을 갖는 차광층과 컬러필터(Color filter)을 사용하기도 한다.
그러나 종래의 디스플레이 장치에서 편광 기능을 갖는 차광층과 컬러필터(Color filter)을 사용한 구조의 경우, 녹색의 반사 색띠 현상이 발생하는 문제점이 존재하였다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 녹색의 반사 색띠가 발생하는 현상을 방지하여 제품의 신뢰성이 향상된 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 제1 비아홀 및 제2 비아홀을 갖는, 제1 평탄화층; 상기 제1 평탄화층 상에 배치되어 상기 제1 비아홀을 통해 제1 화소회로와 전기적으로 연결되고, 제1 발광부분과 상기 제1 발광부분 외곽의 제1 비발광부분을 포함하는 제1 화소전극 및 상기 제1 화소전극 상에 배치되고 상기 제1 화소전극의 상기 제1 발광부분을 노출시키는 제1 개구를 갖는 제1 화소정의막을 포함하는, 제1 부화소; 및 상기 제1 평탄화층 상에 배치되어 상기 제2 비아홀을 통해 제2 화소회로와 전기적으로 연결되고, 제2 발광부분과 상기 제2 발광부분 외곽의 제2 비발광부분을 포함하는 제2 화소전극 및 상기 제2 화소전극 상에 배치되고 상기 제2 화소전극의 제2 발광부분을 노출시키는 제2 개구를 갖는 제2 화소정의막을 포함하는, 제2 부화소;를 구비하고, 상기 제2 개구의 내측면으로부터 상기 제2 비아홀까지의 최단거리로 정의되는 제2 거리는 상기 제1 개구의 내측면으로부터 상기 제1 비아홀까지의 최단거리로 정의되는 제1 거리보다 큰, 디스플레이 장치가 제공된다.
본 실시예에 있어서, 상기 제1 평탄화층은 제3 비아홀을 더 가지며, 상기 제1 평탄화층 상에 배치되어 상기 제3 비아홀을 통해 제3 화소회로와 전기적으로 연결되고, 제3 발광부분과 상기 제3 발광부분 외곽의 제3 비발광부분을 포함하는 제3 화소전극 및 상기 제3 화소전극 상에 배치되고 상기 제3 화소전극의 제3 발광부분을 노출시키는 제3 개구를 갖는 제3 화소정의막을 포함하는, 제3 부화소를 더 구비할 수 있다.
본 실시예에 있어서, 상기 제3 개구의 내측면으로부터 상기 제3 비아홀까지의 최단거리로 정의되는 제3 거리는 상기 제2 거리보다 클 수 있다.
본 실시예에 있어서, 상기 제1 비아홀, 상기 제2 비아홀 및 상기 제3 비아홀은 평면 상에서 지그재그(zigzag)로 배치될 수 있다.
본 실시예에 있어서, 상기 제1 부화소는 상기 제1 화소정의막에 의해 노출된 상기 제1 화소전극 상에 배치되는 제1 중간층 및 상기 제1 중간층 상에 배치되는 제1 대향전극을 더 포함하고, 상기 제2 부화소는 상기 제2 화소정의막에 의해 노출된 상기 제2 화소전극 상에 배치되는 제2 중간층 및 상기 제2 중간층 상에 배치되는 제2 대향전극을 더 포함하고, 상기 제3 부화소는 상기 제3 화소정의막에 의해 노출된 상기 제3 화소전극 상에 배치되는 제3 중간층 및 상기 제3 중간층 상에 배치되는 제3 대향전극을 더 포함할 수 있다.
본 실시예에 있어서, 상기 제1 대향전극, 상기 제2 대향전극 및 상기 제3 대향전극 상에 배치되며, 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함하는, 박막봉지층을 더 구비할 수 있다.
본 실시예에 있어서, 상기 박막봉지층 상에 직접 배치되는, 터치 유닛을 더 구비하고, 상기 터치 유닛은, 제1 도전층; 상기 제1 도전층 상에 배치된, 제2 도전층; 상기 제1 도전층과 상기 제2 도전층 사이에 배치된, 제1 절연층; 및 상기 제2 도전층 상에 배치된 제2 절연층;을 포함할 수 있다.
본 실시예에 있어서, 상기 제1 부화소, 상기 제2 부화소 및 상기 제3 부화소 상에 배치되는 컬러필터층을 더 구비하고, 상기 컬러필터층은 제1 컬러필터, 제2 컬러필터 및 제3 컬러필터를 포함할 수 있다.
본 실시예에 있어서, 상기 컬러필터층은 상기 터치 유닛 상에 배치될 수 있다.
본 실시예에 있어서, 상기 제1 컬러필터는 상기 제1 발광부분 상에 배치되고, 상기 제2 컬러필터는 상기 제2 발광부분 상에 배치되며, 상기 제3 컬러필터는 상기 제3 발광부분에 배치될 수 있다.
본 실시예에 있어서, 상기 제1 화소정의막, 상기 제2 화소정의막 및 상기 제3 화소정의막은 차광 물질을 포함할 수 있다.
본 실시예에 있어서, 층간절연층; 상기 층간절연층 상에 배치된 제1 컨택 전극; 상기 제1 컨택 전극 상에 배치되고, 제4 비아홀, 제5 비아홀 및 제6 비아홀을 갖는, 제2 평탄화층; 및 상기 제1 평탄화층 및 상기 제2 평탄화층 사이에 개재되는, 제2 컨택 전극;을 더 구비할 수 있다.
본 실시예에 있어서, 상기 제1 화소전극은 상기 제1 비아홀 및 상기 제4 비아홀을 통해 상기 제1 화소회로와 전기적으로 연결되고, 상기 제2 화소전극은 상기 제2 비아홀 및 상기 제5 비아홀을 통해 상기 제2 화소회로와 전기적으로 연결되며, 상기 제3 화소전극은 상기 제3 비아홀 및 상기 제6 비아홀을 통해 상기 제3 화소회로와 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 제1 비아홀 및 상기 제4 비아홀은 동일 선상에 위치하고, 상기 제2 비아홀 및 상기 제5 비아홀은 서로 이격되어 위치할 수 있다.
본 실시예에 있어서, 상기 제1 발광부분은 제1 면적을 가지며, 상기 제2 발광부분은 상기 제1 면적보다 작은 제2 면적을 가질 수 있다.
본 실시예에 있어서, 상기 제1 부화소 및 상기 제3 부화소는 각각 청색 부화소 및 적색 부화소이고, 상기 제2 부화소는 녹색 부화소일 수 있다.
본 발명의 다른 관점에 따르면, 제1 발광부분, 제2 발광부분 및 제3 발광부분을 포함하는, 기판; 상기 기판 상에 배치되고, 제1 비아홀, 제2 비아홀 및 제3 비아홀을 갖는, 제1 평탄화층; 상기 제1 평탄화층 상에 배치되고, 상기 제1 비아홀을 통해 제1 화소회로와 전기적으로 연결되는 제1 화소전극, 상기 제2 비아홀을 통해 제2 화소회로와 전기적으로 연결되는 제2 화소전극 및 상기 제3 비아홀을 통해 제3 화소회로와 전기적으로 연결되는 제3 화소전극; 상기 제1 화소전극, 상기 제2 화소전극 및 상기 제3 화소전극 상에 배치되고, 상기 제1 화소전극의 중앙부를 노출시키는 제1 개구, 상기 제2 화소전극의 중앙부를 노출시키는 제2 개구 및 상기 제3 화소전극의 중앙부를 노출시키는 제3 개구를 갖는, 화소정의막; 상기 제1 화소전극 상에 배치된 제1 중간층, 상기 제2 화소전극 상에 배치된 제2 중간층 및 상기 제3 화소전극 상에 배치된, 제3 중간층; 및 상기 제1 중간층, 상기 제2 중간층 및 상기 제3 중간층 상에 배치된, 대향전극;을 구비하고, 상기 제2 개구의 내측면으로부터 상기 제2 비아홀까지의 최단거리로 정의되는 제2 거리는 상기 제1 개구의 내측면으로부터 상기 제1 비아홀까지의 최단거리로 정의되는 제1 거리보다 큰, 디스플레이 장치가 제공된다.
본 실시예에 있어서, 상기 제3 개구의 내측면으로부터 상기 제3 비아홀까지의 최단거리로 정의되는 제3 거리는 상기 제2 거리보다 클 수 있다.
본 실시예에 있어서, 상기 제1 비아홀, 상기 제2 비아홀 및 상기 제3 비아홀은 평면 상에서 지그재그(zigzag)로 배치될 수 있다.
본 실시예에 있어서, 상기 대향전극 상에 배치된, 컬러필터층을 더 구비할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 청색 부화소 및 적색 부화소 대비 녹색 부화소의 비아홀과 화소정의막 끝단 사이의 거리를 증가시켜 녹색 부화소의 평탄도를 향상시킴으로써, 녹색의 반사 색띠가 발생하는 것을 방지하고 동시에 제품의 신뢰성이 향상된 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정된 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 사시도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 나타낸 평면도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치에 포함될 수 있는 일 화소의 배치 구조를 도시한 도면이다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 디스플레이 장치에 포함될 수 있는 부화소의 등가회로도들이다.
도 6은 본 발명의 일 실시예에 따른 부화소들의 배열을 나타낸 평면도이다.
도 7은 도 6의 I-I', II-II' 및 III-III' 선을 따라 자른 단면도이다.
도 8은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시한 단면도이다.
도 9는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시한 단면도이다.
도 10은 본 발명의 일 실시예에 따른 비아홀들의 위치를 개략적으로 도시한 평면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
한편, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. 또한, 막, 영역, 구성 요소 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 "바로 위에" 또는 "바로 상에" 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치(1)를 개략적으로 도시한 사시도이다.
도 1을 참조하면, 디스플레이 장치(1)는 이미지를 구현하는 표시영역(DA)과 이미지를 구현하지 않는 비표시영역(NDA)을 포함한다. 디스플레이 장치(1)는 표시영역(DA)에 배치된 복수의 화소(P)들에서 방출되는 빛을 이용하여 이미지를 제공할 수 있으며, 비표시영역(NDA)은 이미지가 표시되지 않는 영역이다.
이하에서는, 본 발명의 일 실시예에 따른 디스플레이 장치(1)로서, 유기 발광 디스플레이 장치를 예로 하여 설명하지만, 본 발명의 디스플레이 장치는 이에 제한되지 않는다. 일 실시예로서, 본 발명의 디스플레이 장치(1)는 무기 발광 디스플레이 장치(Inorganic Light Emitting Display 또는 무기 EL Display)이거나, 양자점 발광 디스플레이 장치(Quantum dot Light Emitting Display)와 같은 디스플레이 장치일 수 있다. 예컨대, 디스플레이 장치(1)에 구비된 표시요소의 발광층은 유기물을 포함하거나, 무기물을 포함하거나, 양자점을 포함하거나, 유기물과 양자점을 포함하거나, 무기물과 양자점을 포함할 수 있다.
도 1에서는 플랫한 표시면을 구비한 디스플레이 장치(1)를 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 일 실시예로, 디스플레이 장치(1)는 입체형 표시면 또는 커브드 표시면을 포함할 수도 있다.
디스플레이 장치(1)가 입체형 표시면을 포함하는 경우, 디스플레이 장치(1)는 서로 다른 방향을 지시하는 복수 개의 표시영역들을 포함하고, 예컨대, 다각 기둥형 표시면을 포함할 수도 있다. 일 실시예로, 디스플레이 장치(1)가 커브드 표시면을 포함하는 경우, 디스플레이 장치(1)는 플렉서블, 폴더블, 롤러블 디스플레이 장치 등 다양한 형태로 구현될 수 있음은 물론이다.
또한, 일 실시예로, 도 1에서는 핸드폰 단말기에 적용될 수 있는 디스플레이 장치(1)를 도시하였다. 도시하지는 않았으나, 메인보드에 실장된 전자모듈들, 카메라 모듈, 전원모듈 등이 디스플레이 장치(1)와 함께 브라켓/케이스 등에 배치됨으로써 핸드폰 단말기를 구성할 수 있다. 본 발명에 따른 디스플레이 장치(1)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 태블릿, 자동차 네비게이션, 게임기, 스마트 와치 등과 같은 중소형 전자장치 등에 적용될 수 있다.
도 1에서는 디스플레이 장치(1)의 표시영역(DA)이 사각형인 경우를 도시하였으나, 일 실시예로, 표시영역(DA)의 형상은 원형, 타원, 또는 삼각형이나 오각형 등과 같은 다각형일 수 있다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치(1)의 일부를 개략적으로 나타낸 평면도이다.
도 2를 참조하면, 디스플레이 장치(1)의 디스플레이 패널(DP)은 표시영역(DA)에 배치된 복수의 화소(P)들을 포함한다. 복수의 화소(P)들은 각각 유기발광다이오드(OLED)와 같은 표시요소를 포함할 수 있다. 각 화소(P)는 유기발광다이오드(OLED)를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 본 명세서에서의 화소(P)라 함은 전술한 바와 같이 적색, 녹색, 청색, 백색 중 어느 하나의 색상의 빛을 방출하는 화소로 이해할 수 있다. 표시영역(DA)은 박막봉지층(TFE, 도 7)로 커버되어 외기 또는 수분 등으로부터 보호될 수 있다.
각 화소(P)는 비표시영역(NDA)에 배치된 외곽회로들과 전기적으로 연결될 수 있다. 비표시영역(NDA)에는 제1 스캔 구동회로(110), 제2 스캔 구동회로(120), 패드부(140), 데이터 구동회로(150), 제1 전원공급배선(160) 및 제2 전원공급배선(170)이 배치될 수 있다.
제1 스캔 구동회로(110)는 스캔선(SL)을 통해 각 화소(P)에 스캔신호를 제공할 수 있다. 제1 스캔 구동회로(110)는 발광제어선(EL)을 통해 각 화소에 발광제어신호를 제공할 수 있다. 제2 스캔 구동회로(120)는 표시영역(DA)을 사이에 두고 제1 스캔 구동회로(110)와 나란하게 배치될 수 있다. 표시영역(DA)에 배치된 화소(P)들 중 일부는 제1 스캔 구동회로(110)와 전기적으로 연결될 수 있고, 나머지는 제2 스캔 구동회로(120)에 연결될 수 있다. 일 실시예로, 제2 스캔 구동회로(120)는 생략될 수 있다.
패드부(140)는 기판(100)의 일 측에 배치될 수 있다. 패드부(140)는 절연층에 의해 덮이지 않고 노출되어 인쇄회로기판(PCB)과 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)의 패드부(PCB-P)는 디스플레이 장치(1)의 패드부(140)와 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)은 제어부(미도시)의 신호 또는 전원을 디스플레이 장치(1)로 전달한다.
제어부에서 생성된 제어 신호는 인쇄회로기판(PCB)을 통해 제1 스캔 구동회로(110) 및 제2 스캔 구동회로(120)에 각각 전달될 수 있다. 제어부는 제1 연결배선(161) 및 제2 연결배선(171)을 통해 제1 전원공급배선(160) 및 제2 전원공급배선(170)에 각각 제1 전원전압(ELVDD, 도 4) 및 제2 전원전압(ELVSS, 도 4)을 제공할 수 있다. 제1 전원전압(ELVDD)은 제1 전원공급배선(160)과 연결된 구동전압선(PL)을 통해 각 화소(P)에 제공되고, 제2 전원전압(ELVSS)은 제2 전원공급배선(170)과 연결된 각 화소(P)의 대향전극에 제공될 수 있다.
데이터 구동회로(150)는 데이터선(DL)에 전기적으로 연결된다. 데이터 구동회로(150)의 데이터신호는 패드부(140)에 연결된 연결배선(151) 및 연결배선(151)과 연결된 데이터선(DL)을 통해 각 화소(P)에 제공될 수 있다. 도 2는 데이터 구동회로(150)가 인쇄회로기판(PCB)에 배치된 것을 도시하지만, 일 실시예로, 데이터 구동회로(150)는 기판(100) 상에 배치될 수 있다. 예컨대, 데이터 구동회로(150)는 패드부(140)와 제1 전원공급배선(160) 사이에 배치될 수 있다.
제1 전원공급배선(160, first power supply line)은 표시영역(DA)을 사이에 두고 x방향을 따라 나란하게 연장된 제1 서브배선(162) 및 제2 서브배선(163)을 포함할 수 있다. 제2 전원공급배선(170, second power supply line)은 일측이 개방된 루프 형상으로 표시영역(DA)을 부분적으로 둘러쌀 수 있다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치에 포함될 수 있는 일 화소의 배치 구조를 도시한 도면이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치의 일 화소는, 적색으로 발광하는 부화소(Pr), 녹색으로 발광하는 부화소(Pg) 및 청색으로 발광하는 부화소(Pb)를 포함할 수 있고, 일 실시예로, 녹색으로 발광하는 부화소(Pg)를 두 개 포함할 수 있다. 도 3에서는 펜타일형(pentile type)의 부화소(Pr, Pg, Pb)들을 도시하나, 부화소(Pr, Pg, Pb)들을 스트라이프형 또는 다양한 형상으로 형성될 수 있음은 물론이다. 또한, 도 3에서는 하나의 화소(P)에 4개의 부화소(Pr, Pg, Pb)가 구비된 것으로 도시하나, 부화소(Pr, Pg, Pb)의 개수는 표시영역(DA)의 해상도에 따라 변형 설계될 수 있다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 디스플레이 장치에 포함될 수 있는 부화소의 등가회로도들이다.
화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터신호(Dm)를 구동 박막트랜지스터(T1)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD, 또는 구동전압)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 4에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 도 5에 도시된 바와 같이, 화소회로(PC)는 7개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함할 수 있다. 도 5에서는 1개의 스토리지 커패시터를 포함한 것으로 도시하였으나, 화소회로(PC)는 2개 이상의 스토리지 커패시터를 포함할 수도 있다.
도 5를 참조하면, 부화소(Pb, Pg, Pr)는 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광다이오드(OLED)를 포함한다. 화소회로(PC)는 복수의 박막트랜지스터들 및 스토리지 커패시터(storage capacitor)를 포함할 수 있다. 박막트랜지스터들 및 스토리지 커패시터는 신호선(SL, SL-1, EL, DL), 초기화전압선(VL) 및 구동전압선(PL)에 연결될 수 있다.
도 5에서는 부화소(Pb, Pg, Pr)가 신호선(SL, SL-1, EL, DL), 초기화전압선(VL), 및 구동전압선(PL)에 연결된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 일 실시예로서, 신호선(SL, SL-1, EL, DL) 중 적어도 어느 하나, 초기화전압선(VL)과 구동전압선(PL) 등은 이웃하는 화소들에서 공유될 수 있다.
신호선은 스캔신호(Sn)를 전달하는 스캔선(SL), 제1 초기화 박막트랜지스터(T4)와 제2 초기화 박막트랜지스터(T7)에 이전 스캔신호(Sn-1)를 전달하는 이전 스캔선(SL-1), 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)에 발광제어신호(En)를 전달하는 발광제어선(EL), 스캔선(SL)과 교차하며 데이터신호(Dm)를 전달하는 데이터선(DL)을 포함한다. 구동전압선(PL)은 구동 박막트랜지스터(T1)에 구동전압(ELVDD)을 전달하며, 초기화전압선(VL)은 구동 박막트랜지스터(T1) 및 화소전극을 초기화하는 초기화전압(Vint)을 전달한다.
구동 박막트랜지스터(T1)의 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 하부전극(Cst1)에 연결되어 있고, 구동 박막트랜지스터(T1)의 구동 소스전극(S1)은 동작제어 박막트랜지스터(T5)를 경유하여 하부 구동전압선(PL)에 연결되어 있으며, 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)은 발광제어 박막트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극과 전기적으로 연결되어 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 유기발광다이오드(OLED)에 구동전류(IOLED)를 공급한다.
스위칭 박막트랜지스터(T2)의 스위칭 게이트전극(G2)은 스캔선(SL)에 연결되어 있고, 스위칭 박막트랜지스터(T2)의 스위칭 소스전극(S2)은 데이터선(DL)에 연결되어 있으며, 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1)에 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 하부 구동전압선(PL)에 연결되어 있다. 스위칭 박막트랜지스터(T2)는 스캔선(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 데이터선(DL)으로 전달된 데이터신호(Dm)를 구동 박막트랜지스터(T1)의 구동 소스전극(S1)으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 보상 게이트전극(G3)은 스캔선(SL)에 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 소스전극(S3)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)에 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극과 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 드레인전극(D3)은 스토리지 커패시터(Cst)의 하부전극(Cst1), 제1 초기화 박막트랜지스터(T4)의 제1 초기화 드레인전극(D4) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 보상 박막트랜지스터(T3)는 스캔선(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 구동 드레인전극(D1)을 전기적으로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결시킨다.
제1 초기화 박막트랜지스터(T4)의 제1 초기화 게이트전극(G4)은 이전 스캔선(SL-1)에 연결되어 있고, 제1 초기화 박막트랜지스터(T4)의 제1 초기화 소스전극(S4)은 제2 초기화 박막트랜지스터(T7)의 제2 초기화 드레인전극(D7)과 초기화전압선(VL)에 연결되어 있으며, 제1 초기화 박막트랜지스터(T4)의 제1 초기화 드레인전극(D4)은 스토리지 커패시터(Cst)의 하부전극(Cst1), 보상 박막트랜지스터(T3)의 보상 드레인전극(D3) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 제1 초기화 박막트랜지스터(T4)는 이전 스캔선(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 초기화전압(Vint)을 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 전달하여 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)의 전압을 초기화시키는 초기화 동작을 수행한다.
동작제어 박막트랜지스터(T5)의 동작제어 게이트전극(G5)은 발광제어선(EL)에 연결되어 있으며, 동작제어 박막트랜지스터(T5)의 동작제어 소스전극(S5)은 하부 구동전압선(PL)과 연결되어 있고, 동작제어 박막트랜지스터(T5)의 동작제어 드레인전극(D5)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1) 및 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)과 연결되어 있다.
발광제어 박막트랜지스터(T6)의 발광제어 게이트전극(G6)은 발광제어선(EL)에 연결되어 있고, 발광제어 박막트랜지스터(T6)의 발광제어 소스전극(S6)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1) 및 보상 박막트랜지스터(T3)의 보상 소스전극(S3)에 연결되어 있으며, 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6)은 제2 초기화 박막트랜지스터(T7)의 제2 초기화 소스전극(S7) 및 유기발광다이오드(OLED)의 화소전극에 전기적으로 연결되어 있다.
동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광제어선(EL)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴-온되어, 구동전압(ELVDD)이 유기발광다이오드(OLED)에 전달되어 유기발광다이오드(OLED)에 구동전류(IOLED)가 흐르도록 한다.
제2 초기화 박막트랜지스터(T7)의 제2 초기화 게이트전극(G7)은 이전 스캔선(SL-1)에 연결되어 있고, 제2 초기화 박막트랜지스터(T7)의 제2 초기화 소스전극(S7)은 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6) 및 유기발광다이오드(OLED)의 화소전극에 연결되어 있으며, 제2 초기화 박막트랜지스터(T7)의 제2 초기화 드레인전극(D7)은 제1 초기화 박막트랜지스터(T4)의 제1 초기화 소스전극(S4) 및 초기화전압선(VL)에 연결되어 있다. 제2 초기화 박막트랜지스터(T7)는 이전 스캔선(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 유기발광다이오드(OLED)의 화소전극을 초기화시킨다.
도 5에서는 제1 초기화 박막트랜지스터(T4)와 제2 초기화 박막트랜지스터(T7)가 이전 스캔선(SL-1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 일 실시예로서, 제1 초기화 박막트랜지스터(T4)는 이전 스캔선(SL-1)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동하고, 제2 초기화 박막트랜지스터(T7)는 별도의 신호선(예컨대, 이후 스캔선)에 연결되어 상기 신호선에 전달되는 신호에 따라 구동될 수 있다.
스토리지 커패시터(Cst)의 상부전극(Cst2)은 구동전압선(PL)에 연결되어 있으며, 유기발광다이오드(OLED)의 대향전극은 공통전압(ELVSS)에 연결되어 있다. 이에 따라, 유기발광다이오드(OLED)는 구동 박막트랜지스터(T1)로부터 구동전류(IOLED)를 전달받아 발광함으로써 화상을 표시할 수 있다.
도 5에서는 보상 박막트랜지스터(T3)와 제1 초기화 박막트랜지스터(T4)가 듀얼 게이트전극을 갖는 것으로 도시하고 있으나, 보상 박막트랜지스터(T3)와 제1 초기화 박막트랜지스터(T4)는 한 개의 게이트전극을 가질 수 있다.
도 6은 본 발명의 일 실시예에 따른 부화소들의 배열을 나타낸 평면도이고, 도 7은 도 6의 I-I', II-II' 및 III-III' 선을 따라 자른 단면도이다. 도 7에서 I-I' 선은 제1 부화소(10)를 자른 단면, II-II' 선은 제2 부화소(11)를 자른 단면 및 III-III' 선은 제3 부화소(12)를 자른 단면에 해당한다. 도 6에서는 설명의 편의와 이해를 위해 화소회로(PC)를 생략하였다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 제1 부화소(10), 제2 부화소(11) 및 제3 부화소(12)를 포함하고, 보다 구체적으로, 1개의 제1 부화소(10), 1개의 제3 부화소(12) 및 2개의 제2 부화소(11)를 포함할 수 있다. 도 6의 실시예에서 제1 부화소(10), 제2 부화소(11) 및 제3 부화소(12) 각각은 청색 부화소(Pb), 녹색 부화소(Pg) 및 적색 부화소(Pr)일 수 있다.
도 6 및 도 7을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는, 제1 비아홀(VIA1) 및 제2 비아홀(VIA2)을 갖는, 제1 평탄화층(113), 제1 평탄화층(113) 상에 배치되어 제1 비아홀(VIA1)을 통해 제1 화소회로(PC1)와 전기적으로 연결되고, 제1 발광부분(EA1)과 제1 발광부분(EA1) 외곽의 제1 비발광부분(NEA1)을 포함하는 제1 화소전극(210a) 및 제1 화소전극(210a) 상에 배치되고 제1 화소전극(210a)의 제1 발광부분(EA1)을 노출시키는 제1 개구(OP1)를 갖는 제1 화소정의막(180a)을 포함하는 제1 부화소(10) 및 제1 평탄화층(113) 상에 배치되어 제2 비아홀(VIA2)을 통해 제2 화소회로(PC2)와 전기적으로 연결되고, 제2 발광부분(EA2)과 제2 발광부분(EA2) 외곽의 제2 비발광부분(NEA2)을 포함하는 제2 화소전극(210b) 및 제2 화소전극(210b) 상에 배치되고 제2 화소전극(210b)의 제2 발광부분(EA2)을 노출시키는 제2 개구(OP2)를 갖는 제2 화소정의막(180b)을 포함하는 제2 부화소(11)를 구비하고, 제2 개구(OP2)의 내측면으로부터 제2 비아홀(VIA2)까지의 최단거리로 정의되는 제2 거리(d2)는 제1 개구(OP1)의 내측면으로부터 제1 비아홀(VIA1)까지의 최단거리로 정의되는 제1 거리(d1)보다 클 수 있다.
일 실시예로, 제1 평탄화층(113)은 제3 비아홀(VIA3)을 더 가지며, 제1 평탄화층(113) 상에 배치되어 제3 비아홀(VIA3)을 통해 제3 화소회로(PC3)와 전기적으로 연결되고, 제3 발광부분(EA3)과 제3 발광부분(EA3) 외곽의 제3 비발광부분(NEA3)을 포함하는 제3 화소전극(210c) 및 제3 화소전극(210c) 상에 배치되고 제3 화소전극(210c)의 제3 발광부분(EA3)을 노출시키는 제3 개구(OP3)를 갖는 제3 화소정의막(180c)을 포함하는 제3 부화소(12)를 더 구비할 수 있다. 제3 개구(OP3)의 내측면으로부터 제3 비아홀(VIA3)까지의 최단거리로 정의되는 제3 거리(d3)는 제2 거리(d2)보다 클 수 있다.
제1 발광부분(EA1)은 제1 면적(a1)을 가지며, 제2 발광부분(EA2)은 제1 면적(a1) 보다 작은 제2 면적(a2)을 가질 수 있다. 또한, 제3 발광부분(EA3)은 제2 면적(a2) 보다 큰 제3 면적(a3)을 가질 수 있다.
제1 부화소(10)의 제1 비아홀(VIA1)과 제2 부화소(11)의 제2 비아홀(VIA2) 및 제2 부화소(11)의 제2 비아홀(VIA2)과 제3 부화소(12)의 제3 비아홀(VIA3)은 동일 행에서 서로 상이한 위치에 배치될 수 있다.
이하 도 7을 참조하여, 본 발명의 일 실시예에 따른 디스플레이 장치의 적층 순서에 대해 상세히 설명하기로 한다.
기판(100)은 글래스 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyether imide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이드(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등과 같은 고분자 수지를 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.
버퍼층(101)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(101)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 기판(100)과 버퍼층(101) 사이에는 외기의 침투를 차단하는 배리어층(미도시)이 더 포함될 수 있다.
기판(100) 상에는 제1 박막트랜지스터(TFT1), 제2 박막트랜지스터(TFT2) 및 제3 박막트랜지스터(TFT3) 및 제1 박막트랜지스터(TFT1), 제2 박막트랜지스터(TFT2) 및 제3 박막트랜지스터(TFT3)와 전기적으로 연결된 발광소자인 유기발광다이오드(OLED1, OLED2, OLED3)가 위치할 수 있다.
도 7의 제1 박막트랜지스터(TFT1), 제2 박막트랜지스터(TFT2) 및 제3 박막트랜지스터(TFT3)는 도 4를 참조하여 설명한 화소회로(PC)에 구비된 박막트랜지스터들 중 어느 하나, 예컨대 구동 박막트랜지스터(T1)에 해당할 수 있다.
제1 박막트랜지스터(TFT1), 제2 박막트랜지스터(TFT2) 및 제3 박막트랜지스터(TFT3)는 반도체층(134) 및 게이트전극(136)을 포함한다. 반도체층(134)은 예컨대 폴리실리콘을 포함할 수 있다. 반도체층(134)은 게이트전극(136)과 중첩하는 채널영역(131) 및 채널영역(131)의 양측에 배치되되 채널영역(131)보다 고농도의 불순물을 포함하는 소스영역(132) 및 드레인영역(133)을 포함할 수 있다. 여기서, 불순물은 N형 불순물 또는 P형 불순물을 포함할 수 있다. 소스영역(132)과 드레인영역(133)은 박막트랜지스터(TFT)의 소스전극과 드레인전극과 전기적으로 연결될 수 있다.
반도체층(134)은 산화물반도체 및/또는 실리콘반도체를 포함할 수 있다. 반도체층(134)이 산화물반도체로 형성되는 경우, 예컨대 인듐(In), 갈륨(Ga), 주석(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의　산화물을 포함할 수 있다. 예를 들어, 반도체층(134)은 ITZO(InSnZnO), IGZO(InGaZnO) 등일 수 있다. 반도체층(134)이 실리콘반도체로 형성되는 경우, 예컨대 아모퍼스 실리콘(a-Si) 또는 아모퍼스 실리콘(a-Si)을 결정화한 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS)을 포함할 수 있다.
게이트전극(136)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 다층으로 형성될 수 있다. 게이트전극(136)은 게이트전극(136)에 전기적 신호를 인가하는 게이트 라인과 연결될 수 있다.
반도체층(134)과 게이트전극(136) 사이에는 게이트절연층(103)이 배치될 수 있다. 게이트절연층(103)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)을 포함하는 그룹에서 선택된 적어도 하나 이상의 무기 절연물을 포함할 수 있다. 게이트절연층(103)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
층간절연층(107)은 게이트전극(136) 상에 배치될 수 있다. 층간절연층(107)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있으며, 단층 또는 다층일 수 있다.
제1 박막트랜지스터(TFT1), 제2 박막트랜지스터(TFT2) 및 제3 박막트랜지스터(TFT3)는 반도체층(134)의 소스영역(132)에 연결된 소스전극(137)과 드레인영역(133)에 연결된 드레인전극(138) 및 제1 컨택 전극(108a, 108b, 108c)을 포함할 수 있다. 소스전극(137), 및 드레인전극(138)은 게이트절연층(103)과 층간절연층(107)을 관통하는 컨택홀을 통해 반도체층(134)의 소스영역(132) 및 드레인영역(133)에 전기적으로 연결될 수 있다.
제1 박막트랜지스터(TFT1), 제2 박막트랜지스터(TFT2) 및 제3 박막트랜지스터(TFT3)와 유기발광다이오드(OLED1, OLED2, OLED3)는 제1 컨택 전극(108a, 108b, 108c)을 통해 전기적으로 연결될 수 있다.
소스전극(137), 드레인전극(138) 및 제1 컨택 전극(108a, 108b, 108c)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 소스전극(137) 및 드레인전극(138)은 Ti/Al/Ti 또는 TiN/Al/Ti과 같은 다층 구조로 이루어질 수 있다.
일 실시예로, 제2 부화소(11)에 배치된 제1 컨택 전극(108b)은 제2 화소정의막(180b) 끝단과 제2 비아홀(VIA2) 사이의 거리를 증가시키기 위해, 제1 부화소(10)에 배치된 제1 컨택 전극(108a) 및 제3 부화소(12)에 배치된 제1 컨택전극(108c) 보다 제2 비발광부분(NEA2)으로 이동하여 배치될 수 있다.
도시되어 있지는 않으나, 본 실시예에서 데이터선(DL, 도 4 참조) 및 구동전압선(PL, 도 4 참조)은 소스전극(137), 드레인전극(138) 및 제1 컨택 전극(108a, 108b, 108c)과 동일층에 동일물질로 형성될 수 있다.
제1 박막트랜지스터(TFT1), 제2 박막트랜지스터(TFT2) 및 제3 박막트랜지스터(TFT3)는 보호층(미도시)으로 커버될 수 있다. 보호층은 디스플레이 장치의 제조 공정에서 알루미늄과 같이 에천트에 의해 손상될 수 있는 금속을 포함하는 배선 등이 에칭 환경에 노출되는 것을 방지할 수 있다.
층간절연층(107) 상에는 제1 평탄화층(113)이 배치될 수 있다. 제1 평탄화층(113)은 제1 화소회로(PC1), 제2 화소회로(PC2) 및 제3 화소회로(PC3)의 상면을 평탄화하게 하여, 유기발광다이오드(OLED1, OLED2, OLED3)가 위치할 면을 평탄화하게 할 수 있다.
제1 평탄화층(113)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA) 나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 제1 평탄화층(113)은 무기물질을 포함할 수 있다. 이러한, 제1 평탄화층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다. 제1 평탄화층(113)이 무기물질로 구비되는 경우, 경우에 따라서 화학적 평탄화 폴리싱을 진행할 수 있다. 한편, 제1 평탄화층(113)은 유기물질 및 무기물질을 모두 포함할 수도 있다.
기판(100)의 제1 평탄화층(113) 상에는 기판(100)의 제1 평탄화층(113) 상에는 제1 화소전극(210a) 상에 배치되는 제1 중간층(220a) 및 제1 중간층(220a) 상에 배치되는 제1 대향전극(230a)을 포함하는 유기발광다이오드(OLED1), 제2 화소전극(210b) 상에 배치되는 제2 중간층(220b) 및 제2 중간층(220b) 상에 배치되는 제1 대향전극(230b)을 포함하는 유기발광다이오드(OLED2) 및 제3 화소전극(210c) 상에 배치되는 제3 중간층(220c) 및 제3 중간층(220c) 상에 배치되는 제3 대향전극(230c)을 포함하는 유기발광다이오드(OLED3)가 위치할 수 있다.
제1 평탄화층(113) 상에는 제1 화소전극(210a), 제2 화소전극(210b) 및 제3 화소전극(210c)이 배치될 수 있다. 제1 화소전극(210a), 제2 화소전극(210b) 및 제3 화소전극(210c)은 (반)투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 제1 화소전극(210a), 제2 화소전극(210b) 및 제3 화소전극(210c)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3; indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 및 알루미늄아연산화물(AZO; aluminum zinc oxide)을 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 일부 실시예에서, 제1 화소전극(210a), 제2 화소전극(210b) 및 제3 화소전극(210c)은 ITO/Ag/ITO로 적층된 구조로 구비될 수 있다.
제1 평탄화층(113) 상에는 제1 화소정의막(180a), 제2 화소정의막(180b) 및 제3 화소정의막(180c)이 배치될 수 있으며, 제1 화소정의막(180a), 제2 화소정의막(180b) 및 제3 화소정의막(108c)은 각각 제1 화소전극(210a)의 중앙부가 노출되도록 하는 제1 개구(OP1), 제2 화소전극(210b)의 중앙부가 노출되도록 하는 제2 개구(OP2) 및 제3 화소전극(210c)의 중앙부가 노출되도록 하는 제3 개구(OP3)를 가짐으로써, 제1 발광부분(EA1), 제2 발광부분(EA2) 및 제3 발광부분(EA3)을 정의하는 역할을 할 수 있다. 또한, 제1 화소정의막 내지 제3 화소정의막(180a, 180b, 180c)은 제1 화소전극 내지 제3 화소전극(210a, 210b, 210c)의 가장자리와 제1 화소전극 내지 제3 화소전극(210a, 210b, 210c) 상부의 제1 대향전극 내지 제3 대향전극(230a, 230b, 230c) 사이의 거리를 증가시킴으로써 제1 화소전극 내지 제3 화소전극(210a, 210b, 210c)의 가장자리에서 아크 등이 발생하는 것을 방지할 수 있다. 제1 화소정의막(180a), 제2 화소정의막(180b) 및 제3 화소정의막(108c)은 예컨대, 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
도 8은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시한 단면도이다.
도 8에 도시된 바와 같이, 제1 화소정의막(180a), 제2 화소정의막(180b) 및 제3 화소정의막(108c)은 차광 물질인 블랙매트릭스를 포함할 수 있다. 블랙매트릭스는 다양한 재질로, 예컨대 검은색 안료를 혼합한 유기 물질, 크롬(Cr) 또는 크롬산화물(CrOx) 등을 포함할 수 있다. 크롬 또는 크롬산화물로 블랙매트릭스가 형성되는 경우, 블랙매트릭스는 크롬 또는 크롬 산화물의 단일막 또는 다중막일 수 있다. 제1 화소정의막(180a), 제2 화소정의막(180b) 및 제3 화소정의막(108c)이 블랙매트릭스를 포함하는 경우, 외광 반사를 충분히 방지할 수 있다.
제1 화소정의막(180a), 제2 화소정의막(180b) 및 제3 화소정의막(108c) 상에는 스페이서(미도시)가 배치될 수 있다. 스페이서는 마스크를 사용하는 제조공정에서 마스크의 처짐에 의해 유기발광다이오드(OLED1, OLED2, OLED3)가 손상되는 것을 방지할 수 있다. 스페이서는 예컨대, 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있으며, 단층 또는 다층으로 형성될 수 있다.
다시 도 7을 참조하면, 제1 화소정의막(180a)에 의해 노출된 제1 화소전극(210a) 상에는 제1 중간층(220a)이 배치되고, 제2 화소정의막(180b)에 의해 노출된 제2 화소전극(210b) 상에는 제2 중간층(220b)이 배치되며, 제3 화소정의막(180c)에 의해 노출된 제3 화소전극(210c) 상에는 제3 중간층(220c)이 배치될 수 있다.
제1 중간층 내지 제3 중간층(220a, 220b, 220c)은 발광층을 포함할 수 있으며, 발광층의 아래 및 위에는, 홀 수송층(HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electron transport layer) 및 전자 주입층(EIL; electron injection layer) 등과 같은 기능층을 선택적으로 더 포함할 수 있다.
발광층은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 발광층은 저분자 유기물 또는 고분자 유기물일 수 있다.
발광층이 저분자 물질을 포함할 경우, 제1 중간층 내지 제3 중간층(220a, 220b, 220c)은 홀 주입층(HIL; hole injection layer), 홀 수송층(HTL; hole transport layer), 발광층(EML, Emission Layer), 전자 수송층(ETL; electron transport layer), 전자 주입층(EIL; electron injection layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 저분자 유기물로 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N'-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(napthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
발광층이 고분자 물질을 포함할 경우에는 제1 중간층 내지 제3 중간층(220a, 220b, 220c)은 대개 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 발광층은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.
제1 화소전극 내지 제3 화소전극(210a, 210b, 210c)은 복수 개 구비될 수 있는데, 제1 중간층 내지 제3 중간층(220a, 220b, 220c)은 복수의 제1 화소전극 내지 제3 화소전극(210a, 210b, 210c) 각각에 대응하여 배치될 수 있다. 그러나, 이에 한정되지 않는다. 제1 중간층 내지 제3 중간층(220a, 220b, 220c)은 복수의 제1 화소전극 내지 제3 화소전극(210a, 210b, 210c)에 걸쳐서 일체(一體)인 층을 포함할 수 있는 등 다양한 변형이 가능하다. 일 실시예로, 제1 중간층 내지 제3 중간층(220a, 220b, 220c)은 복수의 제1 화소전극 내지 제3 화소전극(210a, 210b, 210c) 각각에 대응하여 배치되며, 제1 중간층 내지 제3 중간층(220a, 220b, 220c)을 제외한 기능층(들)은 복수의 제1 화소전극 내지 제3 화소전극(210a, 210b, 210c)에 걸쳐서 일체로 형성될 수 있다
기존의 디스플레이 장치에서는 광추출 효율의 향상시키고 야외 시인성을 확보하기 위해, 입사광의 수직 또는 수평 편파를 구분하여 통과시키거나 차단시킬 수 있는 성질의 필름인 편광판(Polarizer)을 터치 유닛(TU) 상에 배치하였으나, 편광판을 터치 유닛(TU) 상에 배치하는 경우, 유연성(flexibility)이 낮아 폴더블 디스플레이를 구현하기 어렵다는 문제점이 존재하였다.
이를 해결하기 위해, 편광판 대신 편광 기능을 갖는 차광층과 컬러필터(Color filter)를 터치 유닛(TU) 상에 배치하여 유연성(flexibility)을 향상시키는 방안이 고안되었지만, 차광층과 컬러필터(Color filter)를 터치 유닛(TU) 상에 배치하는 구조의 경우, 녹색 부화소(즉, 제2 부화소(11)) 상의 화소전극(즉, 제2 화소전극(210b))이 기울어진 형태로 배치되어 녹색 부화소 영역에서 반사 색띠가 발생하는 문제점이 존재하였다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 청색 부화소(즉, 제1 부화소(10)) 및 적색 부화소(즉, 제3 부화소(12)) 대비 녹색 부화소(즉, 제2 부화소(11))의 비아홀(즉, 제2 비아홀(VIA2))과 화소정의막(즉, 제2 화소정의막(180b)) 끝단 사이의 거리를 증가시켜 녹색 부화소(즉, 제2 부화소(11))의 평탄도를 향상시킴으로써, 녹색의 반사 색띠가 발생하는 것을 방지할 수 있다.
도 7에 도시된 바와 같이, 제1 부화소(10)의 제1 비아홀(VIA1)은 제1 화소정의막(180a)의 끝단으로부터 제1 거리(d1) 만큼 이격되어 제1 평탄화층(113)에 정의될 수 있고, 제2 부화소(11)의 제2 비아홀(VIA2)은 제2 화소정의막(180b)의 끝단으로부터 제1 거리(d1) 보다 큰 제2 거리(d2) 만큼 이격되어 제1 평탄화층(113)에 정의될 수 있으며, 제3 부화소(12)의 제3 비아홀(VIA3)은 제3 화소정의막(180c)의 끝단으로부터 제2 거리(d2)보다 작은 제3 거리(d3) 만큼 이격되어 제1 평탄화층(113)에 정의될 수 있다.
제1 중간층(220a) 상에는 제1 대향전극(230a)이, 제2 중간층(220b) 상에는 제2 대향전극(230b)이, 제3 중간층(220c) 상에는 제3 대향전극(230c)이 배치될 수 있다. 제1 대향전극 내지 제3 대향전극(230a, 230b, 230c)은 각각 제1 중간층 내지 제3 중간층(220a, 220b, 220c) 상에 배치되되, 제1 중간층 내지 제3 중간층(220a, 220b, 220c)의 전부 덮는 형태로 배치될 수 있다.
제1 대향전극 내지 제3 대향전극(230a, 230b, 230c)은 표시영역(DA) 상부에 배치되며, 표시영역(DA)을 전면에 배치될 수 있다. 즉, 제1 대향전극 내지 제3 대향전극(230a, 230b, 230c)은 복수의 화소들을 커버하도록 일체(一體)로 형성될 수 있다.
제1 대향전극 내지 제3 대향전극(230a, 230b, 230c)은 투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 제1 대향전극 내지 제3 대향전극(230a, 230b, 230c)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 TCO(transparent conductive oxide)막이 더 배치될 수 있다.
제1 화소전극 내지 제3 화소전극(210a, 210b, 210c)이 반사전극, 제1 대향전극 내지 제3 대향전극(230a, 230b, 230c)이 투광성 전극으로 구비되는 경우, 제1 중간층 내지 제3 중간층(220a, 220b, 220c)에서 방출되는 광은 제1 대향전극 내지 제3 대향전극(230a, 230b, 230c) 측으로 방출되어, 디스플레이 장치(1)는 전면(全面) 발광형이 될 수 있다.
일 실시예로, 제1 화소전극 내지 제3 화소전극(210a, 210b, 210c)이 투명 또는 반투명 전극으로 구성되고, 제1 대향전극 내지 제3 대향전극(230a, 230b, 230c)이 반사 전극으로 구성되는 경우, 제1 중간층 내지 제3 중간층(220a, 220b, 220c)에서 방출된 광은 기판(100) 측으로 방출되어, 디스플레이 장치(1)는 배면 발광형이 될 수 있다. 그러나, 본 실시예는 이에 한정되지 않으며, 본 실시예의 디스플레이 장치(1)는 전면 및 배면 양 방향으로 광을 방출하는 양면 발광형일 수도 있다.
각각의 제1 대향전극 내지 제3 대향전극(230a, 230b, 230c) 상에는 박막봉지층(TFE)이 배치되어, 유기발광다이오드(OLED1, OLED2, OLED3)를 외부의 습기 및 산소로부터 보호할 수 있다. 박막봉지층(TFE)은 적어도 하나 이상의 유기봉지층과 적어도 하나 이상의 무기봉지층을 구비할 수 있다.
박막봉지층(TFE)은 제1 무기봉지층(310), 제1 무기봉지층(310) 상에 배치되는 제2 무기봉지층(330) 및 제1 무기봉지층(310)과 제2 무기봉지층(330) 사이에 개재되는 유기봉지층(320)을 포함할 수 있다.
제1 무기봉지층(310) 및 제2 무기봉지층(330)은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 하나 이상의 무기물을 포함할 수 있다. 제1 무기봉지층(310) 및 제2 무기봉지층(330)은 전술한 물질을 포함하는 단일 층 또는 다층일 수 있다. 제1 무기봉지층(310) 및 제2 무기봉지층(330) 서로 동일 물질을 포함할 수도 있고, 다른 물질을 포함할 수도 있다.
유기봉지층(320)은 모노머(monomer)계열의 물질 또는 폴리머(polymer)계열의 물질을 포함할 수 있다. 유기봉지층(320)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산, 아크릴계 수지(예를 들면, 폴리메틸메타크릴레이트, 폴리아크릴산 등) 또는 이의 임의의 조합을 포함할 수 있다.
박막봉지층(TFE) 상에는 터치 유닛(TU)이 직접 배치될 수 있다.
터치 유닛(TU) 각각은 제1 도전층(410), 제1 도전층(410) 상에 배치된 제2 도전층(430), 제1 도전층(410)과 제2 도전층(430) 사이에 배치된 제1 절연층(420) 및 제2 도전층(430) 상에 배치된 제2 절연층(440)을 포함할 수 있다. 제1 도전층(410)은 제1 감지전극들(IE1-1 내지 IE1-5)일 수 있으며, 제2 도전층(430)은 제2 감지전극들(IE2-1 내지 IE2-4)일 수 있다. 일 실시예로, 제1 도전층(410)과 제2 도전층(430)은 사용자에게 시인되는 것을 방지하기 위해 메쉬 형상을 가질 수 있고, 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다.
제1 도전층(410) 및 제2 도전층(430)은 단층구조를 갖거나, 적층된 다층구조를 가질 수 있다. 단층구조의 도전층은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 및 이들의 합금을 포함할 수 있다. 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다. 다층구조의 도전층은 다층의 금속층들을 포함할 수 있다. 다층의 금속층들은 예컨대 Ti/Al/Ti의 3층 구조를 가질 수 있다. 다층구조의 도전층은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.
제1 절연층(420) 및 제2 절연층(440) 각각은 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(420) 및 제2 절연층(440) 각각은 무기물 또는 유기물 또는 복합재료를 포함할 수 있다.
선택적 실시예로, 제1 절연층(420) 및 제2 절연층(440) 중 적어도 어느 하나는 무기막을 포함할 수 있다. 무기막은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드 실리콘옥시나이트라이드, 지르코늄옥사이드 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다.
선택적 실시예로, 제1 절연층(420) 및 제2 절연층(440) 중 적어도 어느 하나는 유기막을 포함할 수 있다. 유기막은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
터치 유닛(TU)은 예컨대, 정전용량 방식으로 외부입력을 감지할 수 있다. 본 발명에서 터치 유닛(TU)의 동작방식은 특별히 제한되지 않고, 본 발명에 따른 터치 유닛(TU)은 전자기 유도방식 또는 압력 감지방식으로 외부입력을 감지할 수도 있다.
터치 유닛(TU) 상에는 컬러필터층이 배치될 수 있다. 컬러필터층은 제1 차광층(510a), 제2 차광층(510b) 및 제3 차광층(510c)과 제1 컬러필터(520a), 제2 컬러필터(520b) 및 제3 컬러필터(520c)를 포함할 수 있다.
컬러필터층은 제1 부화소 내지 제3 부화소(10, 11, 12) 상에 각각 배치되고, 컬러필터층의 제1 컬러필터(520a)는 중앙부를 노출하는 제1 차광층(510a) 상에 배치되고, 제2 컬러필터(520b)는 중앙부를 노출하는 제2 차광층(510b) 상에 배치되며, 제3 컬러필터(520c)는 제3 차광층(510c) 상에 배치될 수 있다. 제1 차광층(510a)은 제1 화소정의막(180a)과 중첩하고, 제2 차광층(510b)은 제2 화소정의막(180b)과 중첩하며, 제3 차광층(510c)은 제3 화소정의막(180c)과 중첩할 수 있다.
제1 차광층 내지 제3 차광층(510a, 510b, 510c)은 다양한 재질로, 예컨대 검은색 안료를 혼합한 유기 물질, 크롬(Cr) 또는 크롬산화물(CrOx) 등을 포함할 수 있다. 크롬 또는 크롬산화물로 제1 차광층 내지 제3 차광층(510a, 510b, 510c)이 형성되는 경우, 제1 차광층 내지 제3 차광층(510a, 510b, 510c)은 크롬 또는 크롬 산화물의 단일막 또는 다중막일 수 있다. 일 실시예로, 제1 차광층 내지 제3 차광층(510a, 510b, 510c)는 동일한 물질을 포함할 수 있다.
제1 컬러필터 내지 제3 컬러필터(520a, 520b, 520c)는 염료 또는 안료를 포함하는 유기물 패턴일 수 있다. 제1 컬러필터(520a)는 청색 컬러필터를 포함하고, 제2 컬러필터(520b)는 녹색 컬러필터를 포함하며, 제3 컬러필터(520c)는 적색 컬러필터를 포함할 수 있다. 제1 컬러필터(520a)는 제1 발광부분(EA1) 상에 배치되고, 제2 컬러필터(520b)는 제2 발광부분(EA2)에 배치되며, 제3 컬러필터(520c)는 제3 발광부분(EA3)에 배치될 수 있다. 제1 컬러필터(520a)는 제1 화소전극(210a)과 중첩하고, 제2 컬러필터(520b)는 제2 화소전극(210b)과 중첩하며, 제3 컬러필터(520c)는 제3 화소전극(210c)과 중첩할 수 있다.
본 발명에 일 실시예에 따른 디스플레이 장치는, 편광판 대신 차광층 및 컬러필터를 이용함으로써, 디스플레이 장치의 유연성을 향상시킬 수 있다.
도 9는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시한 단면도이다. 도 9는 도 7의 변형실시예로, 유기발광다이오드(OLED) 하부의 구조에서 차이가 있다. 이하에서는 중복되는 내용은 도 7의 설명으로 갈음하고 차이점을 위주로 설명한다.
도 9를 참조하면, 층간절연층(107) 상에 제1 평탄화층(113)이 배치될 수 있고, 제1 평탄화층(113) 상에 제2 평탄화층(115)이 배치될 수 있다.
제1 평탄화층(113) 및 제2 평탄화층(115)은 제1 화소회로(PC1) 내지 제3 화소회로(PC3)의 상면을 평탄화하게 하여, 유기발광다이오드(OLED1, OLED2, OLED3)가 위치할 면을 평탄화하게 할 수 있다.
제1 평탄화층(113) 및 제2 평탄화층(115)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA) 나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 제1 평탄화층(114) 및 제2 평탄화층(115)은 무기물질을 포함할 수 있다. 이러한, 제1 평탄화층(114) 및 제2 평탄화층(115)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다. 제1 평탄화층(113) 및 제2 평탄화층(115)이 무기물질로 구비되는 경우, 경우에 따라서 화학적 평탄화 폴리싱을 진행할 수 있다. 한편, 제1 평탄화층(113) 및 제2 평탄화층(115)은 유기물질 및 무기물질을 모두 포함할 수도 있다.
층간절연층(107) 및 제1 평탄화층(113) 사이에는 제1 컨택 전극(108a, 108b, 108c) 개재될 수 있고, 제1 평탄화층(113) 및 제2 평탄화층(115) 사이에는 제2 컨택 전극(109a, 109b, 109c)이 개재될 수 있다.
제1 평탄화층(113)은 제1 비아홀(VIA1), 제2 비아홀(VIA2) 및 제3 비아홀(VIA3)을 가질 수 있고, 제2 평탄화층(115)은 제4 비아홀(VIA4), 제5 비아홀(VIA5) 및 제6 비아홀(VIA6)을 가질 수 있다.
제2 평탄화층(115) 상에는 제1 화소전극(210a), 제2 화소전극(210b) 및 제3 화소전극(210c)이 배치될 수 있고, 제1 화소전극(210a)은 제1 비아홀(VIA1) 및 제4 비아홀(VIA4)을 통해 제1 화소회로(PC1)와 전기적으로 연결되고, 제2 화소전극(210b)은 제2 비아홀(VIA2) 및 제5 비아홀(VIA5)을 통해 제2 화소회로(PC2)와 전기적으로 연결되며, 제3 화소전극(210c)은 제3 비아홀(VIA3) 및 제6 비아홀(VIA6)을 통해 상기 제3 화소회로(PC3)와 전기적으로 연결될 수 있다.
제1 비아홀(VIA1) 및 제4 비아홀(VIA4)은 동일 선상에 위치하고, 제2 비아홀(VIA2) 및 제5 비아홀(VIA5)은 서로 이격되어 위치할 수 있다. 일 실시예로, 제2 부화소(11)의 제2 컨택 전극(109b)은 제2 화소정의막(180b)의 끝단과 제5 비아홀(VIA5) 사이의 거리를 증가시키기 위해, 제2 비발광부분(NEA2) 일측으로 연장되어 배치될 수 있다.
도 10은 본 발명의 일 실시예에 따른 비아홀들의 위치를 개략적으로 도시한 평면도이다.
도 10에 도시된 바와 같이, 점선으로 표시된 바와 같이, 제1 부화소(10)의 제1 비아홀(VIA1), 제2 부화소(11)의 제2 비아홀(VIA2) 및 제3 부화소(12)의 제3 비아홀(VIA3)들은 평면 상에서 행 방향으로 대략 지그재그(zigzag)로 배치될 수 있다.
또한, 도면에 도시되진 않았으나, 제4 비아홀(VIA4), 제5 비아홀(VIA5) 및 제6 비아홀(VIA6)들은 평면 상에서 행 방향으로 대략 지그재그(zigzag)로 배치될 수 있다.
본 발명의 일 실시예에 따른 디스플레이 장치는, 제1 발광부분(EA1), 제2 발광부분(EA2) 및 제3 발광부분(EA3)을 포함하는 기판(100), 기판(100) 상에 배치되고, 제1 비아홀(VIA1), 제2 비아홀(VIA2) 및 제3 비아홀(VIA3)을 갖는 제1 평탄화층(113), 제1 평탄화층(113) 상에 배치되고, 제1 비아홀(VIA1)을 통해 제1 화소회로(PC1)와 전기적으로 연결되는 제1 화소전극(210a), 제2 비아홀(VIA2)을 통해 제2 화소회로(PC2)와 전기적으로 연결되는 제2 화소전극(210b) 및 제3 비아홀(VIA3)을 통해 제3 화소회로(PC3)와 전기적으로 연결되는 제3 화소전극(210c),제1 화소전극(210a), 제2 화소전극(210b) 및 제3 화소전극(210c) 상에 배치되고, 제1 화소전극(210a)의 중앙부를 노출시키는 제1 개구(OP1), 제2 화소전극(210b)의 중앙부를 노출시키는 제2 개구(OP2) 및 제3 화소전극(210c)의 중앙부를 노출시키는 제3 개구(OP3)를 갖는, 화소정의막(180a, 180b, 180c), 제1 화소전극(210a) 상에 배치된 제1 중간층(220a), 제2 화소전극(210b) 상에 배치된 제2 중간층(220b) 및 제3 화소전극(210c) 상에 배치된 제3 중간층(220c) 및 제1 중간층(220a), 제2 중간층(220b) 및 제3 중간층(220c) 상에 배치된 대향전극(230a, 230b, 230c)을 구비하고, 제2 개구(OP2)의 내측면으로부터 제2 비아홀(VIA2)까지의 최단거리로 정의되는 제2 거리(d2)는 제1 개구(OP1)의 내측면으로부터 제1 비아홀(VIA1)까지의 최단거리로 정의되는 제1 거리(d1)보다 클 수 있고, 제3 개구(OP3)의 내측면으로부터 제3 비아홀(VIA3)까지의 최단거리로 정의되는 제3 거리(d3)는 제2 거리(d2)보다 클 수 있다.
제1 평탄화층(113) 상에 배치된 제2 평탄화층(115)을 더 구비할 수 있고, 제2 평탄화층(115)은 제4 비아홀(VIA4), 제5 비아홀(VIA5) 및 제6 비아홀(VIA6)을 가질 수 있다.
제1 비아홀(VIA1), 제2 비아홀(VIA2) 및 제3 비아홀(VIA3)은 평면 상에서 지그재그(zigzag)로 배치될 수 있고, 제4 비아홀(VIA4), 제5 비아홀(VIA5) 및 제6 비아홀(VIA6)은 평면 상에서 지그재그(zigzag)로 배치될 수 있다.
대향전극(230a, 230b, 230c) 상에는 컬러필터층이 더 배치될 수 있다. 컬러필터층은 제1 차광층(510a), 제2 차광층(510b) 및 제3 차광층(510c)과 제1 컬러필터(520a), 제2 컬러필터(520b) 및 제3 컬러필터(520c)를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 종래의 디스플레이 장치에서, 편광 기능을 갖는 차광층와 컬러필터(Color filter)을 사용한 구조의 경우, 녹색의 반사 색띠 현상이 발생하는 등의 문제점을 해결하기 위하여, 청색 부화소 및 적색 부화소 대비 녹색 부화소의 비아홀과 화소정의막 끝단 사이의 거리를 증가시켜 녹색 부화소의 평탄도를 향상시킴으로써, 녹색의 반사 색띠가 발생하는 것을 방지하고 동시에 제품의 신뢰성이 향상된 디스플레이 장치를 제공할 수 있다.
지금까지는 디스플레이 장치에 대해서만 주로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 이러한 디스플레이 장치를 제조하기 위한 디스플레이 장치 제조방법 역시 본 발명의 범위에 속한다고 할 것이다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
EA1: 제1 발광부분
EA2: 제2 발광부분
EA3: 제3 발광부분
VIA1: 제1 비아홀
VIA2: 제2 비아홀
VIA3: 제3 비아홀
1: 디스플레이 장치
10: 제1 부화소
11: 제2 부화소
12: 제3 부화소
210a: 제1 화소전극
210b: 제2 화소전극
210c: 제3 화소전극

Claims (20)

  1. 제1 비아홀 및 제2 비아홀을 갖는, 제1 평탄화층;
    상기 제1 평탄화층 상에 배치되어 상기 제1 비아홀을 통해 제1 화소회로와 전기적으로 연결되고, 제1 발광부분과 상기 제1 발광부분 외곽의 제1 비발광부분을 포함하는 제1 화소전극 및 상기 제1 화소전극 상에 배치되고 상기 제1 화소전극의 상기 제1 발광부분을 노출시키는 제1 개구를 갖는 제1 화소정의막을 포함하는, 제1 부화소; 및
    상기 제1 평탄화층 상에 배치되어 상기 제2 비아홀을 통해 제2 화소회로와 전기적으로 연결되고, 제2 발광부분과 상기 제2 발광부분 외곽의 제2 비발광부분을 포함하는 제2 화소전극 및 상기 제2 화소전극 상에 배치되고 상기 제2 화소전극의 제2 발광부분을 노출시키는 제2 개구를 갖는 제2 화소정의막을 포함하는, 제2 부화소;를 구비하고,
    상기 제2 개구의 내측면으로부터 상기 제2 비아홀까지의 최단거리로 정의되는 제2 거리는 상기 제1 개구의 내측면으로부터 상기 제1 비아홀까지의 최단거리로 정의되는 제1 거리보다 큰, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1 평탄화층은 제3 비아홀을 더 가지며,
    상기 제1 평탄화층 상에 배치되어 상기 제3 비아홀을 통해 제3 화소회로와 전기적으로 연결되고, 제3 발광부분과 상기 제3 발광부분 외곽의 제3 비발광부분을 포함하는 제3 화소전극 및 상기 제3 화소전극 상에 배치되고 상기 제3 화소전극의 제3 발광부분을 노출시키는 제3 개구를 갖는 제3 화소정의막을 포함하는, 제3 부화소를 더 구비하는, 디스플레이 장치.
  3. 제2항에 있어서,
    상기 제3 개구의 내측면으로부터 상기 제3 비아홀까지의 최단거리로 정의되는 제3 거리는 상기 제2 거리보다 큰, 디스플레이 장치.
  4. 제2항에 있어서,
    상기 제1 비아홀, 상기 제2 비아홀 및 상기 제3 비아홀은 평면 상에서 지그재그(zigzag)로 배치된, 디스플레이 장치.
  5. 제2항에 있어서,
    상기 제1 부화소는 상기 제1 화소정의막에 의해 노출된 상기 제1 화소전극 상에 배치되는 제1 중간층 및 상기 제1 중간층 상에 배치되는 제1 대향전극을 더 포함하고,
    상기 제2 부화소는 상기 제2 화소정의막에 의해 노출된 상기 제2 화소전극 상에 배치되는 제2 중간층 및 상기 제2 중간층 상에 배치되는 제2 대향전극을 더 포함하고,
    상기 제3 부화소는 상기 제3 화소정의막에 의해 노출된 상기 제3 화소전극 상에 배치되는 제3 중간층 및 상기 제3 중간층 상에 배치되는 제3 대향전극을 더 포함하는, 디스플레이 장치.
  6. 제5항에 있어서,
    상기 제1 대향전극, 상기 제2 대향전극 및 상기 제3 대향전극 상에 배치되며, 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함하는, 박막봉지층을 더 구비하는, 디스플레이 장치.
  7. 제6항에 있어서,
    상기 박막봉지층 상에 직접 배치되는, 터치 유닛을 더 구비하고,
    상기 터치 유닛은,
    제1 도전층;
    상기 제1 도전층 상에 배치된, 제2 도전층;
    상기 제1 도전층과 상기 제2 도전층 사이에 배치된, 제1 절연층; 및
    상기 제2 도전층 상에 배치된 제2 절연층;을 포함하는, 디스플레이 장치.
  8. 제7항에 있어서,
    상기 제1 부화소, 상기 제2 부화소 및 상기 제3 부화소 상에 배치되는 컬러필터층을 더 구비하고,
    상기 컬러필터층은 제1 컬러필터, 제2 컬러필터 및 제3 컬러필터를 포함하는, 디스플레이 장치.
  9. 제8항에 있어서,
    상기 컬러필터층은 상기 터치 유닛 상에 배치되는, 디스플레이 장치.
  10. 제8항에 있어서,
    상기 제1 컬러필터는 상기 제1 발광부분 상에 배치되고, 상기 제2 컬러필터는 상기 제2 발광부분 상에 배치되며, 상기 제3 컬러필터는 상기 제3 발광부분에 배치된, 디스플레이 장치.
  11. 제2항에 있어서,
    상기 제1 화소정의막, 상기 제2 화소정의막 및 상기 제3 화소정의막은 차광 물질을 포함하는, 디스플레이 장치.
  12. 제2항에 있어서,
    층간절연층;
    상기 층간절연층 상에 배치된 제1 컨택 전극;
    상기 제1 컨택 전극 상에 배치되고, 제4 비아홀, 제5 비아홀 및 제6 비아홀을 갖는, 제2 평탄화층; 및
    상기 제1 평탄화층 및 상기 제2 평탄화층 사이에 개재되는, 제2 컨택 전극;을 더 구비하는, 디스플레이 장치.
  13. 제12항에 있어서,
    상기 제1 화소전극은 상기 제1 비아홀 및 상기 제4 비아홀을 통해 상기 제1 화소회로와 전기적으로 연결되고, 상기 제2 화소전극은 상기 제2 비아홀 및 상기 제5 비아홀을 통해 상기 제2 화소회로와 전기적으로 연결되며, 상기 제3 화소전극은 상기 제3 비아홀 및 상기 제6 비아홀을 통해 상기 제3 화소회로와 전기적으로 연결된, 디스플레이 장치.
  14. 제12항에 있어서,
    상기 제1 비아홀 및 상기 제4 비아홀은 동일 선상에 위치하고, 상기 제2 비아홀 및 상기 제5 비아홀은 서로 이격되어 위치한, 디스플레이 장치.
  15. 제2항에 있어서,
    상기 제1 발광부분은 제1 면적을 가지며, 상기 제2 발광부분은 상기 제1 면적보다 작은 제2 면적을 갖는, 디스플레이 장치.
  16. 제2항에 있어서,
    상기 제1 부화소 및 상기 제3 부화소는 각각 청색 부화소 및 적색 부화소이고, 상기 제2 부화소는 녹색 부화소인, 디스플레이 장치.
  17. 제1 발광부분, 제2 발광부분 및 제3 발광부분을 포함하는, 기판;
    상기 기판 상에 배치되고, 제1 비아홀, 제2 비아홀 및 제3 비아홀을 갖는, 제1 평탄화층;
    상기 제1 평탄화층 상에 배치되고, 상기 제1 비아홀을 통해 제1 화소회로와 전기적으로 연결되는 제1 화소전극, 상기 제2 비아홀을 통해 제2 화소회로와 전기적으로 연결되는 제2 화소전극 및 상기 제3 비아홀을 통해 제3 화소회로와 전기적으로 연결되는 제3 화소전극;
    상기 제1 화소전극, 상기 제2 화소전극 및 상기 제3 화소전극 상에 배치되고, 상기 제1 화소전극의 중앙부를 노출시키는 제1 개구, 상기 제2 화소전극의 중앙부를 노출시키는 제2 개구 및 상기 제3 화소전극의 중앙부를 노출시키는 제3 개구를 갖는, 화소정의막;
    상기 제1 화소전극 상에 배치된 제1 중간층, 상기 제2 화소전극 상에 배치된 제2 중간층 및 상기 제3 화소전극 상에 배치된, 제3 중간층; 및
    상기 제1 중간층, 상기 제2 중간층 및 상기 제3 중간층 상에 배치된, 대향전극;
    을 구비하고,
    상기 제2 개구의 내측면으로부터 상기 제2 비아홀까지의 최단거리로 정의되는 제2 거리는 상기 제1 개구의 내측면으로부터 상기 제1 비아홀까지의 최단거리로 정의되는 제1 거리보다 큰, 디스플레이 장치.
  18. 제17항에 있어서,
    상기 제3 개구의 내측면으로부터 상기 제3 비아홀까지의 최단거리로 정의되는 제3 거리는 상기 제2 거리보다 큰, 디스플레이 장치.
  19. 제17항에 있어서,
    상기 제1 비아홀, 상기 제2 비아홀 및 상기 제3 비아홀은 평면 상에서 지그재그(zigzag)로 배치된, 디스플레이 장치.
  20. 제17항에 있어서,
    상기 대향전극 상에 배치된, 컬러필터층을 더 구비하는, 디스플레이 장치.
KR1020190136907A 2019-10-30 2019-10-30 디스플레이 장치 KR20210052730A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190136907A KR20210052730A (ko) 2019-10-30 2019-10-30 디스플레이 장치
US16/907,277 US11581378B2 (en) 2019-10-30 2020-06-21 Display apparatus having pixel electrodes arranged on a planarization layer
CN202010705063.2A CN112750864A (zh) 2019-10-30 2020-07-21 显示设备
US18/097,476 US20230200147A1 (en) 2019-10-30 2023-01-16 Display apparatus having pixel electrodes arranged on a planarization layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190136907A KR20210052730A (ko) 2019-10-30 2019-10-30 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20210052730A true KR20210052730A (ko) 2021-05-11

Family

ID=75645504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190136907A KR20210052730A (ko) 2019-10-30 2019-10-30 디스플레이 장치

Country Status (3)

Country Link
US (2) US11581378B2 (ko)
KR (1) KR20210052730A (ko)
CN (1) CN112750864A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023017957A1 (ko) * 2021-08-11 2023-02-16 삼성디스플레이 주식회사 표시 장치 및 그것을 포함하는 전자 장치
US11693502B2 (en) 2021-08-24 2023-07-04 Samsung Display Co., Ltd. Display device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210057273A (ko) * 2019-11-11 2021-05-21 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR20220060626A (ko) * 2020-11-04 2022-05-12 삼성디스플레이 주식회사 표시 장치
KR20220083916A (ko) * 2020-12-11 2022-06-21 삼성디스플레이 주식회사 표시 장치
KR20230001578A (ko) * 2021-06-28 2023-01-05 삼성디스플레이 주식회사 발광 표시 장치
KR20230048189A (ko) * 2021-10-01 2023-04-11 삼성디스플레이 주식회사 표시 장치
CN117529151A (zh) * 2022-07-29 2024-02-06 京东方科技集团股份有限公司 显示面板及显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102096051B1 (ko) * 2013-03-27 2020-04-02 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
KR102205401B1 (ko) 2014-01-14 2021-01-21 삼성디스플레이 주식회사 유기발광표시장치
KR102295584B1 (ko) * 2014-10-31 2021-08-27 엘지디스플레이 주식회사 터치 패널 내장형 유기 발광 표시 장치
JP2017091802A (ja) * 2015-11-10 2017-05-25 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル、および、有機ｅｌ表示パネルの製造方法
KR102653000B1 (ko) * 2016-03-04 2024-04-01 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20180078669A (ko) 2016-12-30 2018-07-10 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치와 그의 제조방법
KR20180089928A (ko) 2017-02-01 2018-08-10 삼성디스플레이 주식회사 표시 장치
KR20200081980A (ko) * 2018-12-28 2020-07-08 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치
KR20210052650A (ko) * 2019-10-29 2021-05-11 삼성디스플레이 주식회사 유기발광표시장치
KR20210157512A (ko) * 2020-06-19 2021-12-29 삼성디스플레이 주식회사 디스플레이 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023017957A1 (ko) * 2021-08-11 2023-02-16 삼성디스플레이 주식회사 표시 장치 및 그것을 포함하는 전자 장치
US11631370B2 (en) 2021-08-11 2023-04-18 Samsung Display Co., Ltd. Display device and electronic device including the same
US11693502B2 (en) 2021-08-24 2023-07-04 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US20210134906A1 (en) 2021-05-06
US11581378B2 (en) 2023-02-14
US20230200147A1 (en) 2023-06-22
CN112750864A (zh) 2021-05-04

Similar Documents

Publication Publication Date Title
KR20210052730A (ko) 디스플레이 장치
US11770968B2 (en) Display device with opening pattern
US11715426B2 (en) Display panel and display apparatus including the same
US11785792B2 (en) Display apparatus having transmission area and method of manufacturing the same
US11462605B2 (en) Display apparatus
KR20200115944A (ko) 유기발광표시장치
KR20210034158A (ko) 디스플레이 장치
KR20210078650A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR102448029B1 (ko) 표시 장치
US11502139B2 (en) Display device and method of manufacturing the same
KR20210077861A (ko) 디스플레이 장치
KR20210102558A (ko) 표시 장치
KR20210050058A (ko) 디스플레이 장치
KR20210052724A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20210052635A (ko) 디스플레이 장치
KR20210055850A (ko) 디스플레이 패널
KR20210076293A (ko) 디스플레이 장치
KR20220044173A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
CN113555393A (zh) 显示装置
KR20210096728A (ko) 표시 장치
KR20210048649A (ko) 표시 장치, 표시 장치의 제조장치 및 표시 장치의 제조방법
KR20240023279A (ko) 표시패널 및 이를 구비하는 표시장치
KR20210055851A (ko) 디스플레이 장치 및 그 제조방법
KR20210149967A (ko) 표시 장치
KR20220019882A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination