KR20210055851A - 디스플레이 장치 및 그 제조방법 - Google Patents

디스플레이 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20210055851A
KR20210055851A KR1020190141896A KR20190141896A KR20210055851A KR 20210055851 A KR20210055851 A KR 20210055851A KR 1020190141896 A KR1020190141896 A KR 1020190141896A KR 20190141896 A KR20190141896 A KR 20190141896A KR 20210055851 A KR20210055851 A KR 20210055851A
Authority
KR
South Korea
Prior art keywords
substrate
region
layer
thickness
thin film
Prior art date
Application number
KR1020190141896A
Other languages
English (en)
Inventor
이자운
박용준
김영민
박용승
조민준
최해리
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190141896A priority Critical patent/KR20210055851A/ko
Publication of KR20210055851A publication Critical patent/KR20210055851A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H01L51/0096—
    • H01L27/3244—
    • H01L51/5253—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L2251/558—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명은 시인성이 향상된 디스플레이 장치를 위하여, 제1 영역과 투과부를 구비하는 제2 영역을 포함하는 기판, 상기 제1 영역에 대응하여 상기 기판의 상면 상에 배치된 메인 화소, 상기 제2 영역에 대응하여 상기 기판의 상면 상에 배치된 보조 화소 및 상기 메인 화소 및 상기 보조 화소를 커버하는 봉지부재를 구비하며, 상기 제1 영역에 대응하는 상기 기판은 제1 두께를 갖고, 상기 제2 영역에 대응하는 상기 기판은 상기 제1 두께보다 얇은 제2 두께를 갖는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치 및 그 제조방법{Display apparatus and manufacturing the same}
본 발명은 디스플레이 장치 및 그 제조방법에 관한 것으로서, 더 상세하게는 제품의 신뢰성이 향상된 디스플레이 장치 및 그 제조방법에 관한 것이다.
근래에 디스플레이 장치는 그 용도가 다양해지고 있다. 또한, 디스플레이 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
디스플레이 장치가 다양하게 활용됨에 따라 디스플레이 장치의 형태를 설계하는데 다양한 방법이 있을 수 있고, 또한 디스플레이 장치에 접목 또는 연계할 수 있는 기능이 증가하고 있다.
디스플레이 장치에 접목 또는 연계할 수 있는 기능을 증가하는 방법으로, 본 발명의 실시예는, 표시 영역의 내측에 센서 등이 배치될 수 있는 영역을 구비한 디스플레이 장치를 제공할 수 있다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 제1 영역과 투과부를 구비하는 제2 영역을 포함하는, 기판; 상기 제1 영역에 대응하여 상기 기판의 상면 상에 배치된, 메인 화소; 상기 제2 영역에 대응하여 상기 기판의 상면 상에 배치된, 보조 화소; 및 상기 메인 화소 및 상기 보조 화소를 커버하는 봉지부재;를 구비하며, 상기 제1 영역에 대응하는 상기 기판은 제1 두께를 갖고, 상기 제2 영역에 대응하는 상기 기판은 상기 제1 두께보다 얇은 제2 두께를 갖는, 디스플레이 장치가 제공된다.
본 실시예에 있어서, 상기 제1 두께와 상기 제2 두께의 차이는 2㎛ 이상 20㎛ 이하일 수 있다.
본 실시예에 있어서, 상기 제1 영역에 대응하는 상기 기판의 상기 상면과 반대되는 배면은 복수의 딤플들을 포함할 수 있다.
본 실시예에 있어서, 상기 제2 영역에 대응하는 상기 기판의 상기 배면은 딤플이 제거될 수 있다.
본 실시예에 있어서, 상기 기판은 글라스재 또는 고분자 수지를 포함할 수 있다.
본 실시예에 있어서, 상기 메인 화소는 메인 박막트랜지스터, 메인 스토리지 커패시터 및 메인 유기발광다이오드를 포함할 수 있다.
본 실시예에 있어서, 상기 보조 화소는 보조 박막트랜지스터, 보조 스토리지 커패시터 및 보조 유기발광다이오드를 포함할 수 있다.
본 실시예에 있어서, 상기 봉지부재는 글라스재의 봉지기판을 포함할 수 있다.
본 실시예에 있어서, 상기 기판과 상기 봉지기판 사이에 개재되는 에어층을 포함할 수 있다.
본 실시예에 있어서, 상기 기판과 상기 봉지기판 사이에 개재되는 투명 물질층을 포함할 수 있다.
본 실시예에 있어서, 상기 봉지부재는 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함하는 박막봉지층을 포함할 수 있다.
본 발명의 다른 관점에 따르면, 제1 영역과 투과부를 구비하는 제2 영역을 포함하는 기판을 준비하는 단계; 상기 제1 영역에 대응하여 상기 기판의 상면 상에 메인 표시요소층 및 상기 제2 영역에 대응하여 상기 기판의 상면 상에 보조 표시요소층을 형성하는 단계; 상기 메인 표시요소층 및 상기 보조 표시요소층을 커버하는 봉지부재를 형성하는 단계; 및 상기 제2 영역에 대응하는 상기 기판의 상기 상면과 반대되는 배면을 연마제가 코팅된 연마 휠을 이용하여 연마하는 단계;를 포함하는 디스플레이 장치의 제조방법이 제공된다.
본 실시예에 있어서, 상기 제1 영역에 대응하는 상기 기판은 제1 두께를 갖고, 상기 제2 영역에 대응하는 상기 기판은 상기 제1 두께보다 얇은 제2 두께를 가질 수 있다.
본 실시예에 있어서, 상기 제1 두께와 상기 제2 두께의 차이는 2㎛ 이상 20㎛ 이하일 수 있다.
본 실시예에 있어서, 상기 연마 휠을 이용하여 연마하는 단계는, 상기 제2 영역에 대응하는 상기 기판의 상기 배면을 연마하여, 상기 배면의 딤플을 제거하는 단계일 수 있다.
본 발명의 다른 관점에 따르면, 제1 영역과 투과부를 구비하는 제2 영역을 포함하는 기판을 준비하는 단계; 상기 제1 영역에 대응하여 상기 기판의 상면 상에 메인 표시요소층 및 상기 제2 영역에 대응하여 상기 기판의 상면 상에 보조 표시요소층을 형성하는 단계; 상기 메인 표시요소층 및 상기 보조 표시요소층을 커버하는 봉지부재를 형성하는 단계; 상기 제2 영역에 대응하는 상기 기판의 상기 상면과 반대되는 배면에 상기 제2 영역의 둘레를 따라 홈을 형성하는 단계; 및 상기 홈에 대응하는 두께만큼 상기 홈 내측의 상기 기판을 제거하는 단계;를 포함하는 디스플레이 장치의 제조방법이 제공된다.
본 실시예에 있어서, 상기 제1 영역에 대응하는 상기 기판은 제1 두께를 갖고, 상기 제2 영역에 대응하는 상기 기판은 상기 제1 두께보다 얇은 제2 두께를 가질 수 있다.
본 실시예에 있어서, 상기 제1 두께와 상기 제2 두께의 차이는 2㎛ 이상 20㎛ 이하일 수 있다.
본 실시예에 있어서, 상기 제1 영역에 대응하는 상기 기판의 상기 배면은 복수의 딤플들을 포함할 수 있다.
본 실시예에 따르면, 상기 제2 영역에 대응하는 상기 기판의 상기 배면은 딤플이 제거될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 컴포넌트가 배치되는 영역에서도 이미지 표현이 가능하도록 표시영역이 확장된 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 사시도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 디스플레이 장치에 포함될 수 있는 화소의 등가회로도들이다.
도 6a 및 도 6b는 도 3의 II-II' 선을 따르는 개략적인 단면도이다.
도 7은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 단면도이다.
도 8a 내지 도 8c는 본 발명의 일 실시예에 따른 디스플레이 장치의 제조공정의 일부를 개략적으로 도시한 단면도이다.
도 9a 및 도 9b는 본 발명의 일 실시예에 따른 디스플레이 장치의 제조공정의 일부를 개략적으로 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
한편, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. 또한, 막, 영역, 구성 요소 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 "바로 위에" 또는 "바로 상에" 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 사시도이다.
도 1을 참조하면, 디스플레이 장치(1)는 이미지를 구현하는 표시영역(DA)과 이미지를 구현하지 않는 비표시영역(NDA)을 포함한다. 표시영역(DA)은 제1 영역(1A)과 투과부(TA)를 구비한 제2 영역(2A)을 포함한다. 디스플레이 장치(1)는 제1 영역(1A)에 배치된 복수의 메인 화소(Pm)들에서 방출되는 빛을 이용하여 메인 이미지를 제공할 수 있고, 제2 영역(2A)에 배치된 복수의 보조 화소(Pa)들에서 방출되는 빛을 이용하여 보조 이미지를 제공할 수 있다.
제2 영역(2A)은 도 2a 및 도 2b를 참조하여 후술할 바와 같이 그 하부에 광학 소자 등을 포함하는 컴포넌트가 배치되는 영역일 수 있다. 제2 영역(2A)은 컴포넌트로부터 외부로 출력되거나 외부로부터 컴포넌트를 향해 진행하는 빛 또는/및 음향이 투과할 수 있는 투과부(TA)를 포함할 수 있다. 본 발명의 일 실시예로, 제2 영역(2A)을 통해 적외선이 투과하는 경우, 광 투과율은 약 30% 이상, 보다 바람직하게 50% 이상이거나, 75% 이상이거나 80% 이상이거나, 85% 이상이거나, 90% 이상일 수 있다.
본 실시예에서, 제2 영역(2A)에는 복수의 보조 화소(Pa)들이 배치될 수 있으며, 복수의 보조 화소(Pa)들에서 방출되는 빛을 이용하여 소정의 이미지를 제공할 수 있다. 제2 영역(2A)에서 제공되는 이미지는 보조 이미지로 제1 영역(1A)에서 제공하는 이미지에 비해서 해상도가 낮을 수 있다. 즉, 제2 영역(2A)은 빛 또는/및 음향이 투과할 수 있는 투과부(TA)를 구비하는 바, 단위 면적 당 배치될 수 있는 보조 화소(Pa)들의 수가 제1 영역(1A)에 단위 면적 당 배치되는 메인 화소(Pm)들의 수에 비해 적을 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 디스플레이 장치(1)로서, 유기 발광 디스플레이 장치를 예로 하여 설명하지만, 본 발명의 디스플레이 장치는 이에 제한되지 않는다. 일 실시예로서, 무기 EL 디스플레이(Inorganic Light Emitting Display), 퀀텀 닷 발광 디스플레이(Quantum dot Light Emitting Display) 등과 같이 다양한 방식의 디스플레이 장치가 사용될 수 있다.
도 1에서는 제2 영역(2A)이 사각형인 표시영역(DA)의 상 측에 배치된 것을 도시하고 있으나 본 발명은 이에 한정되지 않는다. 표시영역(DA)의 형상은 원형, 타원 또는 삼각형 등과 같은 다각형일 수 있으며, 제2 영역(2A)의 위치 및 개수도 다양하게 변경될 수 있다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 단면도이다.
도 2a를 참조하면, 디스플레이 장치(1)는 표시요소를 포함하는 디스플레이 패널(10) 및 디스플레이 패널(10) 하부에 위치하며 제2 영역(2A)에 대응하여 배치되는 컴포넌트(20)를 포함할 수 있다. 디스플레이 패널(10)은 기판(100), 기판(100) 상에 배치된 표시요소층(200, 200'), 표시요소층(200, 200')을 밀봉하는 밀봉부재로써 봉지기판(300a)을 포함할 수 있다.
메인 표시요소층(200)은 메인 박막트랜지스터(TFT)를 포함하는 회로층, 표시요소로서 메인 유기발광다이오드(OLED) 및 이들 사이의 절연층(IL)을 포함할 수 있다. 제1 영역(1A)에는 메인 박막트랜지스터(TFT) 및 이와 연결된 메인 유기발광다이오드(OLED)를 포함하는 메인 화소(Pm)가 배치될 수 있다.
보조 표시요소층(200')은 보조 박막트랜지스터(TFT')를 포함하는 회로층, 표시요소로서 보조 유기발광다이오드(OLED') 및 이들 사이의 절연층(IL)을 포함할 수 있다. 제2 영역(2A)에는 보조 박막트랜지스터(TFT') 및 이와 연결된 보조 유기발광다이오드(OLED')를 포함하는 보조 화소(Pa)가 배치될 수 있다.
또한, 제2 영역(2A)에는 보조 박막트랜지스터(TFT') 및 표시요소가 배치되지 않는 투과부(TA)가 배치될 수 있다. 투과부(TA)는 컴포넌트(20)로부터 방출되는 빛/신호나 컴포넌트(20)로 입사되는 빛/신호가 투과(transmission)되는 영역으로 이해할 수 있다.
컴포넌트(20)는 제2 영역(2A)에 위치할 수 있다. 컴포넌트(20)는 빛이나 음향을 이용하는 전자요소일 수 있다. 예컨대, 컴포넌트(20)는 광학 소자, 적외선 센서와 같이 광을 수광하여 이용하는 센서, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문 등을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 소리를 출력하는 스피커 등일 수 있다.
표시요소층(200, 200')은 봉지기판(300a)으로 커버될 수 있다. 봉지기판(300a)은 글래스재를 포함할 수 있다. 예컨대, 봉지기판(300a)은 SiO2를 주성분으로 하는 글래스재를 포함할 수 있다. 봉지기판(300a)은 기판(100)과 마주보도록 배치되며, 기판(100)과 봉지기판(300a) 사이에는 실링재(ST, sealant)가 배치될 수 있다. 실링재(ST)는 기판(100)의 가장자리에 위치하며, 기판(100)과 봉지기판(300a) 사이에서 표시요소층(200, 200')을 전체적으로 둘러쌀 수 있다. 기판(100)의 상면에 수직한 방향에서 보았을 때(또는 평면도 상에서), 제1 영역(1A) 및 제2 영역(2A)은 실링재(ST)에 의해 전체적으로 둘러싸일 수 있다.
도 2b를 참조하면, 표시요소층(200, 200')은 박막봉지층(300b)으로 커버될 수 있다. 박막봉지층(300b)은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있다. 이와 관련하여, 도 2b는 제1 및 제2 무기봉지층(310, 330)과 이들 사이의 유기봉지층(320)을 나타낸다.
제1 및 제2 무기봉지층(310, 330)은 알루미늄옥사이드, 티타늄옥사이드, 타탈륨옥사이드, 하프늄옥사이드, 아연옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 하나 이상의 무기 절연물을 포함할 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
제1 영역(1A)에 대응하는 기판(100)은 제1 두께(d1)를 갖고, 제2 영역(2A)에 대응하는 기판(100)은 제1 두께(d1)보다 얇은 제2 두께(d2)를 가질 수 있다. 제2 영역(2A)에 대응하는 기판(100)이 제1 영역(1A)에 대응하는 기판(100)보다 얇게 구비됨으로써, 제2 영역(2A)의 광 투과율을 향상시킬 수 있다.
제2 영역(2A)의 면적은 컴포넌트(20)가 배치되는 면적에 비해서 크게 구비될 수 있다. 제2 영역(2A)에는 복수의 컴포넌트(20)가 배치될 수 있다. 복수의 컴포넌트(20)는 서로 기능을 달리할 수 있다.
도시되지는 않았으나, 디스플레이 패널(10) 상에는 입력감지부(input sensing section, 미도시) 및 광학 기능부(optical functional section, 미도시)가 더 배치될 수 있다.
윈도우(미도시)는 광학 투명 점착제(optical clear adhesive)와 같은 점착층을 통해 그 아래의 구성요소, 예컨대 광학 기능부와 결합될 수 있다.
입력감지부는 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 입력감지부는 감지전극(sensing electrode 또는 touch electrode) 및 감지전극과 연결된 트레이스 라인들을 포함할 수 있다. 입력감지부는 디스플레이 패널(10) 위에 배치될 수 있다. 입력감지부는 뮤추얼 캡 방식 또는 셀프 캡 방식으로 외부 입력을 감지할 수 있다.
입력감지부는 디스플레이 패널(10) 상에 직접 형성될 수 있다. 또는, 입력감지부는 별도로 형성된 후 광학 투명 점착제와 같은 점착층을 통해 결합될 수 있다. 일 실시예로서, 입력감지부는 디스플레이 패널(10) 바로 위에 형성될 수 있으며, 이 경우 점착층은 입력감지부와 디스플레이 패널 사이에 개재되지 않을 수 있다.
광학 기능부는 반사 방지층을 포함할 수 있다. 반사 방지층은 윈도우를 통해 외부에서 디스플레이 패널을 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다. 반사 방지층은 위상지연자(retarder) 및 편광자(polarizer)와 같은 기능층들을 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다.
일 실시예로, 반사 방지층은 블랙매트릭스와 컬러필터들의 구조물을 포함할 수 있다. 컬러필터들은 디스플레이 패널(10)의 화소들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 일 실시예로, 반사 방지층은 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1 반사층과 제2 반사층을 포함할 수 있다. 제1 반사층 및 제2 반사층에서 각각 반사된 제1 반사광과 제2 반사광은 상쇄 간섭될 수 있고, 그에 따라 외부광 반사율이 감소될 수 있다.
광학 기능부는 렌즈층을 포함할 수 있다. 렌즈층은 디스플레이 패널(10)에서 방출되는 빛의 출광 효율을 향상시키거나, 색편차를 줄일 수 있다. 렌즈층은 오목하거나 볼록한 렌즈 형상을 가지는 층을 포함하거나, 또는/및 굴절률이 서로 다른 복수의 층을 포함할 수 있다. 광학 기능부는 전술한 반사 방지층 및 렌즈층을 모두 포함하거나, 이들 중 어느 하나를 포함할 수 있다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 3을 참조하면, 디스플레이 장치(1)를 이루는 각종 구성 요소들은 기판(100) 상에 배치된다. 기판(100)은 표시영역(DA) 및 표시영역(DA)을 둘러싸는 비표시영역(NDA)을 포함한다. 표시영역(DA)은 제1 영역(1A) 및 제2 영역(2A)을 포함한다. 표시영역(DA)은 앞서 도 2a 및 도 2b를 참조하여 설명한 봉지부재로 커버되어 외기 또는 수분 등으로부터 보호될 수 있다.
디스플레이 장치(1)는 제1 영역(1A)에 배치되는, 복수의 메인 화소(Pm)들을 포함한다. 메인 화소(Pm)들은 각각 유기발광다이오드와 같은 표시요소를 포함할 수 있다. 각 메인 화소(Pm)는 유기발광다이오드를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 본 명세서에서의 메인 화소(Pm)라 함은 전술한 바와 같이 적색, 녹색, 청색, 백색 중 어느 하나의 색상의 빛을 방출하는 화소로 이해할 수 있다.
제2 영역(2A)은 제1 영역(1A)의 일측에 배치될 수 있으며, 제2 영역(2A)에는 복수의 보조 화소(Pa)들이 배치된다. 보조 화소(Pa)들은 각각 유기발광다이오드와 같은 표시요소를 포함할 수 있다. 각 보조 화소(Pa)는 유기발광다이오드를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 본 명세서에서의 보조 화소(Pa)라 함은 전술한 바와 같이 적색, 녹색, 청색, 백색 중 어느 하나의 색상의 빛을 방출하는 화소로 이해할 수 있다. 한편, 제2 영역(2A)에는 보조 화소(Pa)들 사이에 배치되는 투과부(TA)가 구비될 수 있다. 디스플레이 장치(1)의 제2 영역(2A)의 하부 대응하여 적어도 하나의 컴포넌트(20)가 배치될 수 있다.
일 실시예에서, 하나의 메인 화소(Pm)와 하나의 보조 화소(Pa)는 동일한 화소회로를 포함할 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 메인 화소(Pm)에 포함되는 화소회로와 보조 화소(Pa)에 포함되는 화소회로는 서로 다를 수도 있다.
제2 영역(2A)은 투과부(TA)를 구비하고 있는 바, 제2 영역(2A)의 해상도는 제1 영역(1A) 보다 작을 수 있다. 예컨대, 제2 영역(2A)의 해상도는 제1 영역(1A)의 약 1/2일 수 있다. 일부 실시예에서, 제1 영역(1A)의 해상도는 400ppi 이상이고, 제2 영역(2A)의 해상도는 약 200ppi 일 수 있다.
각 화소(Pm, Pa)는 비표시영역(NDA)에 배치된 외곽회로들과 전기적으로 연결될 수 있다. 비표시영역(NDA)에는 제1 스캔 구동회로(110), 제1 발광 구동회로(115), 제2 스캔 구동회로(120), 단자(140), 데이터 구동회로(150), 제1 전원공급배선(160) 및 제2 전원공급배선(170)이 배치될 수 있다.
제1 스캔 구동회로(110)는 스캔선(SL)을 통해 각 화소(Pm, Pa)에 스캔신호를 제공할 수 있다. 제1 발광 구동회로(115)는 발광제어선(EL)을 통해 각 화소(Pm, Pa)에 발광제어신호를 제공할 수 있다. 제2 스캔 구동회로(120)는 표시영역(DA)을 사이에 두고 제1 스캔 구동회로(110)와 나란하게 배치될 수 있다. 표시영역(DA)에 배치된 화소(Pm, Pa)들 중 일부는 제1 스캔 구동회로(110)와 전기적으로 연결될 수 있고, 나머지는 제2 스캔 구동회로(120)와 전기적으로 연결될 수 있다. 일 실시예로, 제2 발광 구동회로(미도시)는 표시영역(DA)을 사이에 두고 제1 발광 구동회로(115)와 나란하게 배치될 수 있다.
제1 발광 구동회로(115)는 제1 스캔 구동회로(110)와 x방향으로 이격되어 비표시영역(NDA) 상에 배치될 수 있다. 일 실시예로, 제1 발광 구동회로(115)는 제1 스캔 구동회로(110)와 y방향으로 교번하여 배치될 수 있다.
단자(140)는 기판(100)의 일 측에 배치될 수 있다. 단자(140)는 절연층에 의해 덮이지 않고 노출되어 인쇄회로기판(PCB)과 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)의 단자(PCB-P)는 디스플레이 장치(1)의 단자(140)와 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)은 제어부(미도시)의 신호 또는 전원을 디스플레이 장치(1)로 전달한다. 제어부에서 생성된 제어신호는 인쇄회로기판(PCB)을 통해 제1, 제2 스캔 구동회로(110, 120) 및 제1 발광 구동회로(115)에 각각 전달될 수 있다. 제어부는 제1 및 제2 연결배선(161, 171)을 통해 제1 및 제2 전원공급배선(160, 170)에 각각 제1 및 제2 전원을 제공할 수 있다. 제1 전원전압(ELVDD)은 제1 전원공급배선(160)과 연결된 구동전압선(PL)을 통해 각 화소(Pm, Pa)에 제공되고, 제2 전원전압(ELVSS)은 제2 전원공급배선(170)과 연결된 각 화소(Pm, Pa)의 대향전극에 제공될 수 있다.
데이터 구동회로(150)는 데이터선(DL)에 전기적으로 연결된다. 데이터 구동회로(150)의 데이터신호는 단자(140)에 연결된 연결배선(151) 및 연결배선(151)과 연결된 데이터선(DL)을 통해 각 화소(Pm, Pa)에 제공될 수 있다. 도 3은 데이터 구동회로(150)가 인쇄회로기판(PCB)에 배치된 것을 도시하지만, 일 실시예로, 데이터 구동회로(150)는 기판(100) 상에 배치될 수 있다. 예컨대, 데이터 구동회로(150)는 단자(140)와 제1 전원공급배선(160) 사이에 배치될 수 있다.
제1 전원공급배선(160)은 표시영역(DA)을 사이에 두고 x방향을 따라 나란하게 연장된 제1 서브배선(162) 및 제2 서브배선(163)을 포함할 수 있다. 제2 전원공급배선(170)은 일측이 개방된 루프 형상으로 표시영역(DA)을 부분적으로 둘러쌀 수 있다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 디스플레이 장치에 포함될 수 있는 화소의 등가회로도들이다.
도 4를 참조하면, 각 화소(Pm, Pa)는 스캔선(SL) 및 데이터선(DL)에 연결된 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광다이오드(OLED)를 포함한다.
화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터신호(Dm)를 구동 박막트랜지스터(T1)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1 전원전압(ELVDD, 구동전압)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 4에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 도 5에 도시된 바와 같이, 화소회로(PC)는 7개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함할 수 있다.
도 5를 참조하면, 각 화소(Pm, Pa)는 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광다이오드(OLED)를 포함한다. 화소회로(PC)는 복수의 박막트랜지스터들 및 스토리지 커패시터(storage capacitor)를 포함할 수 있다. 박막트랜지스터들 및 스토리지 커패시터는 신호선(SL, SL-1, EL, DL), 초기화전압선(VL), 및 구동전압선(PL)에 연결될 수 있다.
도 5에서는 각 화소(Pm, Pa)가 신호선(SL, SL-1, EL, DL), 초기화전압선(VL), 및 구동전압선(PL)에 연결된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 일 실시예로서, 신호선(SL, SL-1, EL, DL) 중 적어도 어느 하나, 초기화전압선(VL)과 구동전압선(PL) 등은 이웃하는 화소들에서 공유될 수 있다.
복수의 박막트랜지스터는 구동 박막트랜지스터(driving TFT, T1), 스위칭 박막트랜지스터(switching TFT, T2), 보상 박막트랜지스터(T3), 제1 초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2 초기화 박막트랜지스터(T7)를 포함할 수 있다.
신호선은 스캔신호(Sn)를 전달하는 스캔선(SL), 제1 초기화 박막트랜지스터(T4)와 제2 초기화 박막트랜지스터(T7)에 이전 스캔신호(Sn-1)를 전달하는 이전 스캔선(SL-1), 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)에 발광제어신호(En)를 전달하는 발광제어선(EL), 스캔선(SL)과 교차하며 데이터신호(Dm)를 전달하는 데이터선(DL)을 포함한다. 구동전압선(PL)은 구동 박막트랜지스터(T1)에 제1 전원전압(ELVDD, 구동전압)을 전달하며, 초기화전압선(VL)은 구동 박막트랜지스터(T1) 및 화소전극을 초기화하는 초기화전압(Vint)을 전달한다.
구동 박막트랜지스터(T1)의 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 제1 스토리지 축전판(Cst1)에 연결되어 있고, 구동 박막트랜지스터(T1)의 구동 소스전극(S1)은 동작제어 박막트랜지스터(T5)를 경유하여 하부 구동전압선(PL)에 연결되어 있으며, 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)은 발광제어 박막트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극과 전기적으로 연결되어 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 유기발광다이오드(OLED)에 구동전류(IOLED)를 공급한다.
스위칭 박막트랜지스터(T2)의 스위칭 게이트전극(G2)은 스캔선(SL)에 연결되어 있고, 스위칭 박막트랜지스터(T2)의 스위칭 소스전극(S2)은 데이터선(DL)에 연결되어 있으며, 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1)에 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 하부 구동전압선(PL)에 연결되어 있다. 스위칭 박막트랜지스터(T2)는 스캔선(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 데이터선(DL)으로 전달된 데이터신호(Dm)를 구동 박막트랜지스터(T1)의 구동 소스전극(S1)으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 보상 게이트전극(G3)은 스캔선(SL)에 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 소스전극(S3)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)에 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극과 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 드레인전극(D3)은 스토리지 커패시터(Cst)의 제1 스토리지 축전판(Cst1), 제1 초기화 박막트랜지스터(T4)의 제1 초기화 드레인전극(D4) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 보상 박막트랜지스터(T3)는 스캔선(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 구동 드레인전극(D1)을 전기적으로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결시킨다.
제1 초기화 박막트랜지스터(T4)의 제1 초기화 게이트전극(G4)은 이전 스캔선(SL-1)에 연결되어 있고, 제1 초기화 박막트랜지스터(T4)의 제1 초기화 소스전극(S4)은 제2 초기화 박막트랜지스터(T7)의 제2 초기화 드레인전극(D7)과 초기화전압선(VL)에 연결되어 있으며, 제1 초기화 박막트랜지스터(T4)의 제1 초기화 드레인전극(D4)은 스토리지 커패시터(Cst)의 제1 스토리지 축전판(Cst1), 보상 박막트랜지스터(T3)의 보상 드레인전극(D3) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 제1 초기화 박막트랜지스터(T4)는 이전 스캔선(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 초기화전압(Vint)을 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 전달하여 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)의 전압을 초기화시키는 초기화동작을 수행한다.
동작제어 박막트랜지스터(T5)의 동작제어 게이트전극(G5)은 발광제어선(EL)에 연결되어 있으며, 동작제어 박막트랜지스터(T5)의 동작제어 소스전극(S5)은 하부 구동전압선(PL)과 연결되어 있고, 동작제어 박막트랜지스터(T5)의 동작제어 드레인전극(D5)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1) 및 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)과 연결되어 있다.
발광제어 박막트랜지스터(T6)의 발광제어 게이트전극(G6)은 발광제어선(EL)에 연결되어 있고, 발광제어 박막트랜지스터(T6)의 발광제어 소스전극(S6)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1) 및 보상 박막트랜지스터(T3)의 보상 소스전극(S3)에 연결되어 있으며, 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6)은 제2 초기화 박막트랜지스터(T7)의 제2 초기화 소스전극(S7) 및 유기발광다이오드(OLED)의 화소전극에 전기적으로 연결되어 있다.
동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광제어선(EL)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴-온되어, 제1 전원전압(ELVDD, 구동전압)이 유기발광다이오드(OLED)에 전달되어 유기발광다이오드(OLED)에 구동전류(IOLED)가 흐르도록 한다.
제2 초기화 박막트랜지스터(T7)의 제2 초기화 게이트전극(G7)은 이전 스캔선(SL-1)에 연결되어 있고, 제2 초기화 박막트랜지스터(T7)의 제2 초기화 소스전극(S7)은 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6) 및 유기발광다이오드(OLED)의 화소전극에 연결되어 있으며, 제2 초기화 박막트랜지스터(T7)의 제2 초기화 드레인전극(D7)은 제1 초기화 박막트랜지스터(T4)의 제1 초기화 소스전극(S4) 및 초기화전압선(VL)에 연결되어 있다. 제2 초기화 박막트랜지스터(T7)는 이전 스캔선(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 유기발광다이오드(OLED)의 화소전극을 초기화시킨다.
도 5에서는 제1 초기화 박막트랜지스터(T4)와 제2 초기화 박막트랜지스터(T7)가 이전 스캔선(SL-1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 일 실시예로서, 제1 초기화 박막트랜지스터(T4)는 이전 스캔선(SL-1)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동하고, 제2 초기화 박막트랜지스터(T7)는 별도의 신호선(예컨대, 이후 스캔선)에 연결되어 상기 신호선에 전달되는 신호에 따라 구동될 수 있다.
스토리지 커패시터(Cst)의 제2 스토리지 축전판(Cst2)은 구동전압선(PL)에 연결되어 있으며, 유기발광다이오드(OLED)의 대향전극은 제2 전원전압(ELVSS, 공통전압)에 연결되어 있다. 이에 따라, 유기발광다이오드(OLED)는 구동 박막트랜지스터(T1)로부터 구동전류(IOLED)를 전달받아 발광함으로써 화상을 표시할 수 있다.
도 5에서는 보상 박막트랜지스터(T3)와 제1 초기화 박막트랜지스터(T4)가 듀얼 게이트전극을 갖는 것으로 도시하고 있으나, 보상 박막트랜지스터(T3)와 제1 초기화 박막트랜지스터(T4)는 한 개의 게이트전극을 가질 수 있다.
본 실시예에 있어서, 메인 화소(Pm)와 보조 화소(Pa)는 동일한 화소회로(PC)를 구비할 수 있다. 그러나, 이에 한정되지 않는다. 메인 화소(Pm)와 보조 화소(Pa)는 다른 구조의 화소회로(PC)를 구비할 수도 있다. 예컨대, 메인 화소(Pm)는 도 5의 화소회로를 채용하고, 보조 화소(Pa)는 도 4의 화소회로를 채용할 수 있는 등 다양한 변형이 가능하다.
도 6a 및 도 6b는 도 3의 II-II' 선을 따르는 개략적인 단면도이다.
도 6a을 참조하면, 디스플레이 장치(1)는 기판(100) 상에 배치된 박막트랜지스터(TFT, TFT') 및 유기발광다이오드(OLED, OLED')를 포함할 수 있다. 기판(100)은 글래스재를 포함할 수 있다. 예컨대, 기판(100)은 SiO2를 주성분으로 하는 글래스재를 포함할 수 있다.
일 실시예로, 기판(100)은 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyether imide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등을 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.
제1 영역(1A)에 대응하는 기판(100)의 상면과 반대되는 배면은 디스플레이 장치의 제조 공정 중 발생하는 미세한 오목 구조(이하, 딤플이라 함)를 포함할 수 있다. 복수의 딤플(D)들의 형상은 일정하지 않고, 위치도 무작위(random)로 구비될 수 있다. 제2 영역(2A)에 대응하는 기판(100) 배면의 딤플들은 연마 휠 또는 진공흡착기에 의해 제거될 수 있다.
버퍼층(101)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(101)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 기판(100)과 버퍼층(101) 사이에는 외기의 침투를 차단하는 배리어층(미도시)이 더 포함될 수 있다.
버퍼층(101) 상부에는 메인 박막트랜지스터(TFT) 및 보조 박막트랜지스터(TFT')가 배치될 수 있다. 메인 박막트랜지스터(TFT)는 제1 반도체층(134a), 제1 게이트전극(136a), 제1 소스전극(137a) 및 제1 드레인전극(138a)을 포함하고, 보조 박막트랜지스터(TFT')는 제2 반도체층(134b), 제2 게이트전극(136b), 제2 소스전극(137b) 및 제2 드레인전극(138b)을 포함한다. 메인 박막트랜지스터(TFT)는 제1 영역(1A)의 메인 유기발광다이오드(OLED)와 연결되어 메인 유기발광다이오드(OLED)를 구동할 수 있다. 보조 박막트랜지스터(TFT')는 제2 영역(2A)의 보조 유기발광다이오드(OLED')와 연결되어 보조 유기발광다이오드(OLED')를 구동할 수 있다.
제1 반도체층(134a) 및 제2 반도체층(134b)은 버퍼층(101) 상에 배치되며, 제1 게이트전극(136a) 및 제2 게이트전극(136b)과 각각 중첩하는 제1, 제2 채널영역(131a, 131b) 및 제1, 제2 채널영역(131a, 131b)의 양측에 배치되되 제1, 제2 채널영역(131a, 131b)보다 고농도의 불순물을 포함하는 제1, 제2 소스영역(132a, 132b) 및 제1, 제2 드레인영역(133a, 133b)을 포함할 수 있다. 여기서, 불순물은 N형 불순물 또는 P형 불순물을 포함할 수 있다. 제1, 제2 소스영역(132a, 132b)과 제1, 제2 드레인영역(133a, 133b)은 각각 메인, 보조 박막트랜지스터(TFT, TFT')의 제1, 제2 소스전극(137a, 137b) 및 제1, 제2 드레인전극(138a, 138b)과 전기적으로 연결될 수 있다.
제1 반도체층(134a) 및 제2 반도체층(134b)은 산화물반도체 및/또는 실리콘반도체를 포함할 수 있다. 제1 반도체층(134a) 및 제2 반도체층(134b)이 산화물반도체로 형성되는 경우, 예컨대 인듐(In), 갈륨(Ga), 주석(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크로뮴(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의　산화물을 포함할 수 있다. 예를 들어, 제1 반도체층(134a) 및 제2 반도체층(134b)은 ITZO(InSnZnO), IGZO(InGaZnO) 등일 수 있다. 제1 반도체층(134a) 및 제2 반도체층(134b)이 실리콘반도체로 형성되는 경우, 예컨대 아모퍼스 실리콘(a-Si) 또는 아모퍼스 실리콘(a-Si)을 결정화한 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS)을 포함할 수 있다.
제1 게이트전극(136a) 및 제2 게이트전극(136b)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 다층으로 형성될 수 있다. 제1 게이트전극(136a) 및 제2 게이트전극(136b)은 제1 게이트전극(136a) 및 제2 게이트전극(136b)에 전기적 신호를 인가하는 게이트 라인과 연결될 수 있다.
제1 반도체층(134a)과 제1 게이트전극(136a) 사이 및 제2 반도체층(134b)과 제2 게이트전극(136b) 사이에는 제1 절연층(103)이 배치될 수 있다. 제1 절연층(103)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2)을 포함하는 그룹에서 선택된 적어도 하나 이상의 무기 절연물을 포함할 수 있다. 제1 절연층(103)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제2 절연층(105)은 제1 게이트전극(136a) 및 제2 게이트전극(136b)을 덮도록 구비될 수 있다. 제2 절연층(105)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2)을 포함하는 그룹에서 선택된 적어도 하나 이상의 무기 절연물을 포함할 수 있다. 제2 절연층(105)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제2 절연층(105) 상에는 메인 스토리지 커패시터(Cst) 및 보조 스토리지 커패시터(Cst')가 배치될 수 있다. 메인 스토리지 커패시터(Cst)는 제1 하부전극(144a) 및 제1 상부전극(146a)을 포함할 수 있으며, 메인 스토리지 커패시터(Cst)는 메인 박막트랜지스터(TFT)와 중첩하며, 메인 스토리지 커패시터(Cst)의 제1 하부전극(144a)이 메인 박막트랜지스터(TFT)의 제1 게이트전극(136a)과 일체(一體)로서 배치될 수 있다. 일 실시예로, 메인 스토리지 커패시터(Cst)는 메인 박막트랜지스터(TFT)와 중첩하지 않을 수 있으며, 제1 하부전극(144a)은 메인 박막트랜지스터(TFT)의 제1 게이트전극(136a)과 별개의 독립된 구성요소일 수 있다. 보조 스토리지 커패시터(Cst')는 제2 하부전극(144b) 및 제2 상부전극(146b)을 포함할 수 있으며, 보조 스토리지 커패시터(Cst')는 보조 박막트랜지스터(TFT')와 중첩하며, 보조 스토리지 커패시터(Cst')의 제2 하부전극(144b)이 보조 박막트랜지스터(TFT')의 제2 게이트전극(136b)과 일체(一體)로서 배치될 수 있다. 일 실시예로, 보조 스토리지 커패시터(Cst')는 보조 박막트랜지스터(TFT')와 중첩하지 않을 수 있으며, 제2 하부전극(144b)은 보조 박막트랜지스터(TFT')의 제2 게이트전극(136b)과 별개의 독립된 구성요소일 수 있다.
제1 상부전극(146a) 및 제2 상부전극(146b)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴 (Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
제3 절연층(107)은 제1 상부전극(146a) 및 제2 상부전극(146b)을 덮도록 형성될 수 있다. 제3 절연층(107)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2)등을 포함할 수 있다.
제1, 제2 소스전극(137a, 137b) 및 제1, 제2 드레인전극(138a, 138b)은 제3 절연층(107) 상에 배치될 수 있다. 제1, 제2 소스전극(137a, 137b) 및 제1, 제2 드레인전극(138a, 138b)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 제1, 제2 소스전극(137a, 137b) 및 제1, 제2 드레인전극(138a, 138b)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
제1, 제2 소스전극(137a, 137b) 및 제1, 제2 드레인전극(138a, 138b)을 덮도록 평탄화층(113)이 배치될 수 있다. 평탄화층(113)은 그 상부에 배치되는 화소전극이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다.
평탄화층(113)은 유기 물질 또는 무기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 이러한, 평탄화층(113)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 한편, 평탄화층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2)등을 포함할 수 있다. 평탄화층(113)을 형성한 후, 평탄한 상면을 제공하기 위해서 화학적 기계적 폴리싱이 수행될 수 있다.
평탄화층(113)에는 메인 박막트랜지스터(TFT)의 제1 소스전극(137a) 및 제1 드레인전극(138a) 중 어느 하나를 노출시키는 개구부가 존재하며, 제1 화소전극(210a)은 상기 개구부를 통해 제1 소스전극(137a) 또는 제1 드레인전극(138a)과 컨택하여 메인 박막트랜지스터(TFT)와 전기적으로 연결될 수 있다.
또한, 평탄화층(113)에는 보조 박막트랜지스터(TFT')의 제2 소스전극(137b) 및 제2 드레인전극(138b) 중 어느 하나를 노출시키는 개구부를 포함하여, 제2 화소전극(210b)은 상기 개구부를 통해 제2 소스전극(137b) 또는 제2 드레인전극(138b)과 컨택하여 보조 박막트랜지스터(TFT')와 전기적으로 연결될 수 있다.
기판(100)의 제1 영역(1A)에 있어서, 평탄화층(113) 상에는 제1 화소전극(210a), 제1 중간층(220a) 및 제1 중간층(220a)을 사이에 두고 제1 화소전극(210a)과 대향하여 배치된 제1 대향전극(230a)을 포함하는 메인 유기발광다이오드(OLED)가 위치할 수 있다.
기판(100)의 제2 영역(2A)에 있어서, 평탄화층(113) 상에는 제2 화소전극(210b), 제2 중간층(220b) 및 제2 중간층(220b)을 사이에 두고 제2 화소전극(210b)과 대향하여 배치된 제2 대향전극(230b)을 포함하는 보조 유기발광다이오드(OLED')가 위치할 수 있다.
평탄화층(113) 상에는 제1 화소전극(210a) 및 제2 화소전극(210b)이 배치될 수 있다. 제1 화소전극(210a) 및 제2 화소전극(210b)은 (반)투광성 전극 또는 반사 전극일 수 있다. 제1 화소전극(210a) 및 제2 화소전극(210b)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3; indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 및 알루미늄아연산화물(AZO; aluminum zinc oxide)을 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 제1 화소전극(210a) 및 제2 화소전극(210b)은 ITO/Ag/ITO로 적층된 구조로 구비될 수 있다.
평탄화층(113) 상에는 화소정의막(180)이 배치될 수 있으며, 화소정의막(180)은 제1 화소전극(210a)의 적어도 일부를 노출하는 개구 및 제2 화소전극(210b)의 적어도 일부를 노출하는 개구를 가질 수 있다. 화소정의막(180)은 제1 화소전극(210a)의 가장자리와 제1 화소전극(210a) 상부의 제1 대향전극(230a) 사이의 거리를 증가시킴으로써, 제1 화소전극(210a)의 가장자리에서 아크 등이 발생하는 것을 방지할 수 있고, 제2 화소전극(210b)의 가장자리와 제2 화소전극(210b) 상부의 제2 대향전극(230b) 사이의 거리를 증가시킴으로써 제2 화소전극(210b) 가장자리에서 아크 등이 발생하는 것을 방지할 수 있다. 화소정의막(180)은 예컨대, 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
화소정의막(180)에 의해 적어도 일부가 노출된 제1 화소전극(210a) 상에는 제1 중간층(220a)이 배치될 수 있고, 제2 화소전극(210b) 상에는 제2 중간층(220b)이 배치될 수 있다. 제1 중간층(220a) 및 제2 중간층(220b)은 발광층을 포함할 수 있으며, 발광층의 아래 및 위에는, 홀 수송층(HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electron transport layer) 및 전자 주입층(EIL; electron injection layer) 등과 같은 기능층을 선택적으로 더 포함할 수 있다.
발광층은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 발광층은 저분자 유기물 또는 고분자 유기물일 수 있다. 예컨대, 제1 중간층(220a) 및 제2 중간층(220b)에 포함된 발광층은 녹색의 빛을 방출하는 물질을 포함할 수 있다.
발광층이 저분자 물질을 포함할 경우, 제1 중간층(220a) 및 제2 중간층(220b)은 홀 주입층(HIL; hole injection layer), 홀 수송층(HTL; hole transport layer), 발광층(EML, Emission Layer), 전자 수송층(ETL; electron transport layer), 전자 주입층(EIL; electron injection layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 저분자 유기물로 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N'-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘(N,N'-Di(napthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄((tris-8-hydroxyquinoline aluminum)(Alq3)) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
발광층이 고분자 물질을 포함할 경우에는 제1 중간층(220a) 및 제2 중간층(220b)은 대개 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylene vinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 발광층은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.
제1 중간층(220a) 상에는 제1 대향전극(230a)이 배치될 수 있다. 제1 대향전극(230a)은 제1 중간층(220a) 상에 배치되되, 제1 중간층(220a)의 전부를 덮는 형태로 배치될 수 있다. 제1 대향전극(230a)은 제1 영역(1A) 상부에 배치되되, 제1 영역(1A)의 전부를 덮는 형태로 배치될 수 있다. 즉, 제1 대향전극(230a)은 제1 영역(1A)에 배치된 복수의 메인 화소(Pm)들을 커버하도록 일체(一體)로 형성될 수 있다.
제2 중간층(220b) 상에는 제2 대향전극(230b)이 배치될 수 있다. 제2 대향전극(230b)은 제2 중간층(220b) 상에 배치되되, 제2 중간층(220b)의 전부 덮는 형태로 배치될 수 있다. 제2 대향전극(230b)은 제2 영역(2A) 상부에 배치되되, 제2 영역(2A)의 전부를 덮는 형태로 배치될 수 있다. 즉, 제2 대향전극(230b)은 제2 영역(2A)에 배치된 복수의 보조 화소(Pa)들을 커버하도록 일체(一體)로 형성될 수 있다.
일 실시예로, 제1 대향전극(230a)과 제2 대향전극(230b)은 일체(一體)로 형성될 수 있다. 예컨대, 제1 영역(1A) 상에 배치된 제1 대향전극(230a)이 제2 영역(2A) 측으로 연장되어 제2 영역(2A) 상에도 배치될 수 있다.
제1 대향전극(230a) 및 제2 대향전극(230b)은 일함수가 낮은 도전성 물질을 포함할 수 있다. 예컨대, 제1 대향전극(230a) 및 제2 대향전극(230b)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 제1 대향전극(230a) 및 제2 대향전극(230b)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
메인 유기발광다이오드(OLED) 및 보조 유기발광다이오드(OLED')는 봉지기판(300a)으로 커버될 수 있다. 봉지기판(300a)은 글래스재를 포함할 수 있다. 예컨대, 봉지기판(300a)은 SiO2를 주성분으로 하는 글래스재를 포함할 수 있다. 봉지기판(300A)은 기판(100)과 마주보도록 배치될 수 있다.
도 6b의 실시예는 표시요소층이 박막봉지층(300b)으로 커버된다는 점에서 도 6a의 실시예와 차이가 있다. 도 6b의 구성 중 도 6a와 동일한 구성에 대해서는 설명을 생략하고, 이하에서는 차이점을 위주로 설명한다.
도 6b를 참조하면, 표시요소층은 박막봉지층(300b)으로 커버될 수 있다. 박막봉지층(300b)은 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 일 실시예로, 박막봉지층(300b)은 제1 및 제2 무기봉지층(310, 330) 및 이들 사이의 유기봉지층(320)을 포함할 수 있다.
제1 및 제2 무기봉지층(310, 330)은 각각 하나 이상의 무기 절연물을 포함할 수 있다. 무기 절연물은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 또는/및 실리콘옥시나이트라이드를 포함할 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 예컨대, 유기봉지층(320)은 아크릴계 수지, 예컨대 폴리메틸메타크릴레이트, 폴리아크릴산 등을 포함할 수 있다.
디스플레이 패널이 표시요소층을 커버하는 봉지 부재로서 박막봉지층(300b)을 포함하는 경우, 앞서 도 6a을 설명한 디스플레이 패널의 두께 보다 작은 두께를 가질 수 있다.
도 7은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 단면도이다.
도 7을 참조하면, 일 실시예에 따른 디스플레이 장치(1)는 제1 영역(1A)과 투과부(TA)를 구비하는 제2 영역(2A)을 포함하는 기판(100), 제1 영역(1A)에 대응하여 기판(100)의 상면 상에 배치된 메인 표시요소층(200), 제2 영역(2A)에 대응하여 기판(100)의 상면 상에 배치된 보조 표시요소층(200') 및 메인 표시요소층(200) 및 보조 표시요소층(200')을 커버하는 봉지부재를 구비하며, 제1 영역(1A)에 대응하는 기판(100)은 제1 두께(d1)를 갖고, 제2 영역(2A)에 대응하는 기판(100)은 제1 두께(d1)보다 얇은 제2 두께(d2)를 가질 수 있다.
디스플레이 장치의 기판(100)의 배면에는 디스플레이 장치의 제조 공정 중 발생하는 딤플들이 존재할 수 있다. 컴포넌트가 배치되는 영역(즉, 제2 영역)을 포함하는 디스플레이 장치 기판(100)의 배면에 딤플이 그대로 존재할 경우, 딤플의 형상이 그 자체로 렌즈의 기능을 가질 수 있고, 컴포넌트로 진행하는 빛 또는 컴포넌트로부터 방출되는 빛의 진행을 왜곡시킬 수 있다.
기존의 디스플레이 장치의 경우, 기판(100)의 배면 전체를 연마하여 기판(100)의 배면에 존재하는 딤플들을 제거함으로써, 전술한 문제를 방지하고자 하였다.
다만, 컴포넌트가 배치되는 영역(즉, 제2 영역)은 전체 기판의 0.05%(면적비)임에도 불구하고, 기판(100)의 배면 전체를 연마하여 연마가 불필요한 영역도 연마함으로써, 공정 비용이 증가한다는 문제점이 존재하였다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 연마 휠 또는 진공흡착기를 이용하여 컴포넌트가 배치되는 영역(즉, 제2 영역)에 대응하는 기판(100)의 배면만을 연마함으로써, 공정 비용을 절감할 수 있고 시인성을 향상시킬 수 있다.
제1 영역(1A)에 대응하는 기판(100)의 상면과 반대되는 배면은 디스플레이 장치의 제조 공정 중 발생하는 복수의 딤플(D)들을 포함할 수 있다. 복수의 딤플(D)들의 형상은 일정하지 않고, 위치도 무작위(random)로 구비될 수 있다. 제2 영역(2A)에 대응하는 기판(100) 배면의 딤플들은 연마 휠 또는 진공흡착기에 의해 제거될 수 있다. 보다 구체적으로는, 연마제가 코팅된 연마 휠 또는 진공흡착기에 의해 제2 영역(2A)에 대응하는 기판(100)의 배면에 존재하는 딤플들이 제거될 수 있다.
연마제가 코팅된 연마 휠 또는 진공흡착기에 의해 제2 영역(2A)에 대응하는 기판(100)의 배면에 존재하는 딤플들이 제거됨으로써, 제2 영역(2A)에 대응하는 기판(100)의 배면은 제1 영역(1A)에 대응하는 기판(100)의 배면보다 두께가 얇을 수 있다. 보다 구체적으로는, 제1 영역(1A)에 대응하는 기판(100)은 제1 두께(d1)를 갖고, 제2 영역(2A)에 대응하는 기판(100)은 제1 두께(d1)보다 얇은 제2 두께(d2)를 가질 수 있고, 제1 두께(d1)와 제2 두께(d2)의 차이는 2㎛ 이상 20㎛ 이하일 수 있다.
기판(100) 상에는 제1 영역(1A)에 대응하여 메인 표시요소층(200) 및 제2 영역(2A)에 대응하여 보조 표시요소층(200')이 배치될 수 있다. 메인 표시요소층(200)은 메인 화소를 포함할 수 있고, 보조 표시요소층(200')은 보조 화소를 포함할 수 있다.
메인 화소는 메인 박막트랜지스터, 메인 스토리지 커패시터 및 메인 유기발광다이오드를 포함할 수 있고, 보조 화소는 보조 박막트랜지스터, 보조 스토리지 커패시터 및 보조 유기발광다이오드를 포함할 수 있다.
메인 표시요소층(200) 및 보조 표시요소층(200')은 봉지기판(300a)으로 커버될 수 있다. 봉지기판(300a)은 글래스재를 포함할 수 있다. 예컨대, 봉지기판(300a)은 SiO2를 주성분으로 하는 글래스재를 포함할 수 있다. 봉지기판(300a)은 기판(100)과 마주보도록 배치되며, 기판(100)과 봉지기판(300a) 사이에는 실링재(ST, sealant)가 배치될 수 있다. 실링재(ST)는 제1 영역(1A)의 가장자리에 위치하며, 기판(100)과 봉지기판(300a) 사이에서 표시요소층(200, 200')을 전체적으로 둘러쌀 수 있다. 기판(100)의 상면에 수직한 방향에서 보았을 때(또는 평면도 상에서), 제1 영역(1A)및 제2 영역(2A)은 실링재(ST)에 의해 전체적으로 둘러싸일 수 있다. 일 실시예로, 메인 표시요소층(200) 및 보조 표시요소층(200')은 박막봉지층(미도시)으로 커버될 수 있다.
투과부(TA)에서, 봉지기판(300a)의 바닥면과 기판(100)의 상면 사이에는 표시요소층에 포함된 물질들이 배치되지 않을 수 있다. 기판(100)과 봉지기판(300a) 사이의 내부공간에는 공기가 존재할 수 있다. 즉, 기판(100)과 봉지기판(300a) 사이에는 에어층이 존재할 수 있다. 또는, 기판(100)과 봉지기판(300a) 사이의 내부공간에는 투명 물질층이 존재할 수 있다. 투명 물질층은 액상의 투명한 물질을 포함할 수 있다. 일 실시예로, 액상의 투명한 물질은 기판(100)과 봉지기판(300a)의 굴절률과 유사한 굴절률을 갖는 유기물, 또는/및 무기물일 수 있다. 액상의 투명한 물질의 굴절률은 기판(100)과 봉지기판(300a)의 굴절률과의 차이가 0.5 이하일 수 있다. 일 실시예로, 투명 물질층은 에폭시, 우레탄 아크릴레이트, 에폭시 아크릴레이트 또는 실리콘류(예를 들어, 비스페놀 A 타입 에폭시, 싸이클로알리파틱 에폭시 레진, 페닐 실리콘 레진 또는 고무, 아크릴릭 에폭시 레진, 알리파틱 우레탄 아크릴레이트 등) 계열의 수지를 포함할 수 있다. 또는, -40℃ 내지 100℃의 온도 범위에서 상(phase) 변화가 없고 5% 이내의 부피 변화율을 갖는 실리콘 또는 실리콘 오일류 예를 들어, 헥사메틸디실록산(Hexamethyldisiloxane), 옥타메틸트리실록산(Octamethyltrisiloxane), 데카메틸테트라실록산(Decamethyltetrasiloxane), 도데카메틸펜타실록산(Dodecamethylpentasiloxane) 및 폴리디메틸실록산(Polydimethylsiloxanes)로 이루어진 군에서 선택된 물질을 사용할 수 있다.
도 8a 내지 도 8c는 본 발명의 일 실시예에 따른 디스플레이 장치의 제조공정의 일부를 개략적으로 도시한 단면도이다.
이하 도 8a 내지 도 8c를 참조하여 디스플레이 장치의 제조방법을 순차적으로 설명한다.
먼저, 도 8a 내지 도 8c를 참조하면, 일 실시예에 따른 디스플레이 장치의 제조방법은 제1 영역(1A)과 투과부(TA)를 구비하는 제2 영역(2A)을 포함하는 기판(100)을 준비하는 단계 및 제1 영역(1A)에 대응하여 기판(100)의 상면 상에 메인 표시요소층(200) 및 제2 영역(2A)에 대응하여 기판(100)의 상면 상에 보조 표시요소층(200')을 형성하는 단계를 포함한다.
기판(100)은 글래스재를 포함할 수 있다. 예컨대, 기판(100)은 SiO2를 주성분으로 하는 글래스재를 포함할 수 있다. 일 실시예로, 기판(100)은 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyether imide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등을 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.
기판(100)은 제1 영역(1A)과 투과부(TA)를 구비하는 제2 영역(2A)을 포함할 수 있다. 제1 영역(1A) 및 제2 영역(2A)에 대응하는 기판(100)의 상면과 반대되는 배면은 디스플레이 장치의 제조 공정 중 발생하는 복수의 딤플(D)들을 포함할 수 있다. 복수의 딤플(D)들의 형상은 일정하지 않고, 위치도 무작위(random)로 구비될 수 있다.
제1 영역(1A)에 대응하여 기판(100)의 상면 상에 메인 표시요소층(200) 및 제2 영역(2A)에 대응하여 기판(100)의 상면 상에 보조 표시요소층(200')이 형성될 수 있다. 메인 표시요소층(200)은 메인 화소를 포함할 수 있고, 보조 표시요소층(200')은 보조 화소를 포함할 수 있다.
메인 화소는 메인 박막트랜지스터, 메인 스토리지 커패시터 및 메인 유기발광다이오드를 포함할 수 있고, 보조 화소는 보조 박막트랜지스터, 보조 스토리지 커패시터 및 보조 유기발광다이오드를 포함할 수 있다.
도 8b를 참조하면, 메인 표시요소층(200) 및 보조 표시요소층(200')을 형성하는 단계 이후에, 메인 표시요소층(200) 및 보조 표시요소층(200')을 커버하는 봉지부재를 형성하는 단계를 더 포함할 수 있다.
봉지기판(300a)은 글래스재를 포함할 수 있다. 예컨대, 봉지기판(300a)은 SiO2를 주성분으로 하는 글래스재를 포함할 수 있다. 봉지기판(300a)은 기판(100)과 마주보도록 배치되며, 기판(100)과 봉지기판(300a) 사이에는 실링재(ST, sealant)가 배치될 수 있다. 실링재(ST)는 제1 영역(1A)의 가장자리에 위치하며, 기판(100)과 봉지기판(300a) 사이에서 표시요소층(200, 200')을 전체적으로 둘러쌀 수 있다. 기판(100)의 상면에 수직한 방향에서 보았을 때(또는 평면도 상에서), 제1 영역(1A)및 제2 영역(2A)은 실링재(ST)에 의해 전체적으로 둘러싸일 수 있다. 일 실시예로, 메인 표시요소층(200) 및 보조 표시요소층(200')은 박막봉지층(미도시)으로 커버될 수 있다.
도 8c를 참조하면, 메인 표시요소층(200) 및 보조 표시요소층(200')을 커버하는 봉지부재를 형성하는 단계 이후에, 제2 영역(2A)에 대응하는 기판(100)의 상면과 반대되는 배면을 연마제가 코팅된 연마 휠을 이용하여 연마하는 단계를 더 포함할 수 있다.
연마제가 연마된 연마 휠을 이용하여 제2 영역(2A)에 대응하는 기판(100)의 상면과 반대되는 배면을 연마함으로써, 제2 영역(2A)에 대응하는 기판(100)의 배면에 존재하는 딤플(D)들을 제거할 수 있다. 일 실시예로, 연마제가 연마된 연마 휠을 이용하여 3초 내지 60초 동안 제2 영역(2A)에 대응하는 기판(100)의 상면과 반대되는 배면을 연마할 수 있다. 일 실시예로, 제2 영역(2A)에 대응하는 기판(100)의 배면이 연마될 때, 측면 러프니스(Roughness)가 발생할 수 있고, 기판(100)이 제거된 흔적이 존재할 수도 있다.
연마제가 코팅된 연마 휠에 의해 제2 영역(2A)에 대응하는 기판(100)의 배면에 존재하는 딤플들이 제거됨으로써, 제2 영역(2A)에 대응하는 기판(100)의 배면은 제1 영역(1A)에 대응하는 기판(100)의 배면보다 두께가 얇을 수 있다. 보다 구체적으로는, 제1 영역(1A)에 대응하는 기판(100)은 제1 두께(d1)를 갖고, 제2 영역(2A)에 대응하는 기판(100)은 제1 두께(d1)보다 얇은 제2 두께(d2)를 가질 수 있고, 제1 두께(d1)와 제2 두께(d2)의 차이는 2㎛ 이상 20㎛ 이하일 수 있다.
제2 영역(2A)에 대응하는 기판(100)의 배면을 연마제가 코팅된 연마 휠을 이용하여 연마하는 단계를 통해 컴포넌트가 배치되는 영역(즉, 제2 영역)에 대응하는 기판(100)의 배면만을 연마함으로써, 공정 비용을 절감할 수 있고 시인성을 향상시킬 수 있다.
도 9a 및 도 9b는 본 발명의 일 실시예에 따른 디스플레이 장치의 제조공정의 일부를 개략적으로 도시한 단면도이다.
도 9a 및 도 9b의 실시예는 드릴 및 진공흡착기를 이용하여 제2 영역(2A)에 대응하는 기판(100)의 배면에 존재하는 딤플들을 제거한다는 점에서, 도 8a 내지 도 8c의 실시예와 차이가 있다. 도 9a 및 도 9b의 제조방법 중 도 8a 내지 도 8c의 제조방법과 공통되는 제조방법에 대해서는 설명을 생략하고, 이하에서는 차이점을 위주로 설명한다.
도 9a를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치의 제조방법은 제2 영역(2A)에 대응하는 기판(100)의 상면과 반대되는 배면에 제2 영역(2A)의 둘레를 따라 홈(500)을 형성하는 단계를 포함한다.
보다 구체적으로, 드릴을 이용하여 제2 영역(2A)에 대응하는 기판(100)의 상면과 반대되는 배면에 제2 영역(2A)의 외곽을 따라 2㎛ 이상 20㎛ 이하의 두께를 가진 홈(500)을 형성할 수 있다.
도 9b를 참조하면, 홈(500)을 형성하는 단계 이후에, 홈(500)에 대응하는 두께만큼 홈(500) 내측의 기판(100)을 제거하는 단계를 포함한다.
일 실시예로, 제2 영역(2A)의 외곽을 따라 2㎛ 이상 20㎛ 이하의 두께를 가진 홈(500)이 형성된 기판(100)의 배면에 진공흡착기(510)를 위치시킨 후, 홈(500)이 형성된 기판(100)의 배면에 진공흡착기(510)를 흡착시킬 수 있다. 이때, 홈(500)이 형성된 기판(100)의 배면과 진공흡착기(510) 사이는 진공 상태일 수 있다.
홈(500)이 형성된 기판(100)의 배면에 진공흡착기(510)를 흡착시킨 후, 홈(500)이 형성된 기판(100)의 배면과 진공흡착기(510)를 분리함으로써, 홈(500)에 대응하는 두께인 2㎛ 이상 20㎛ 이하만큼 홈(500) 내측의 기판(100)을 제거할 수 있다.
진공흡착기(510)에 의해 제2 영역(2A)에 대응하는 기판(100)을 2㎛ 이상 20㎛ 이하의 두께만큼 제거함으로써, 제1 영역(1A)에 대응하는 기판(100)은 제1 두께(d1)를 갖고, 제2 영역(2A)에 대응하는 기판(100)은 제1 두께(d1)보다 얇은 제2 두께(d2)를 가질 수 있다. 이때, 제1 영역(1A)에 대응하는 기판(100)의 제1 두께(d1)와 제2 영역(2A)에 대응하는 기판(100)의 제2 두께(d2)의 두께 차이는, 2㎛ 이상 20㎛ 이하일 수 있다.
진공흡착기(510)를 이용하여 제2 영역(2A)에 대응하는 기판(100)을 2㎛ 이상 20㎛ 이하 두께만큼 제거함으로써, 제2 영역(2A)에 대응하는 기판(100)의 배면에 존재하는 딤플들이 함께 제거될 수 있다. 일 실시예로, 제2 영역(2A)에 대응하는 기판(100)이 제거될 때, 측면 러프니스(Roughness)가 발생할 수 있고, 기판(100)이 제거된 흔적이 존재할 수도 있다.
진공흡착기(510)를 이용하여 제2 영역(2A)에 대응하는 기판(100) 배면을 2㎛ 이상 20㎛ 이하의 두께만큼 제거하는 단계를 통해 컴포넌트가 배치되는 영역(즉, 제2 영역)에 대응하는 기판(100)의 배면만을 가공함으로써, 공정 비용을 절감할 수 있고 시인성을 향상시킬 수 있다.
일 실시예로, 연마제가 코팅된 연마 휠 또는 진공흡착기를 이용하여 위치 및 크기의 제약 없이 원하는 영역의 딤플들을 선택적으로 제거할 수 있어, 공정 비용을 절감할 수 있고 시인성을 향상시킬 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
DA: 표시영역
1A: 제1 영역
2A: 제2 영역
TA: 투과부
1: 디스플레이 장치
10: 디스플레이 패널
20: 컴포넌트
100: 기판
200: 메인 표시요소층
200': 보조 표시요소층
300a: 봉지기판
300b: 박막봉지층

Claims (20)

  1. 제1 영역과 투과부를 구비하는 제2 영역을 포함하는, 기판;
    상기 제1 영역에 대응하여 상기 기판의 상면 상에 배치된, 메인 화소;
    상기 제2 영역에 대응하여 상기 기판의 상면 상에 배치된, 보조 화소; 및
    상기 메인 화소 및 상기 보조 화소를 커버하는 봉지부재;
    를 구비하며,
    상기 제1 영역에 대응하는 상기 기판은 제1 두께를 갖고, 상기 제2 영역에 대응하는 상기 기판은 상기 제1 두께보다 얇은 제2 두께를 갖는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1 두께와 상기 제2 두께의 차이는 2㎛ 이상 20㎛ 이하인, 디스플레이 장치.
  3. 제1항에 있어서,
    상기 제1 영역에 대응하는 상기 기판의 상기 상면과 반대되는 배면은 복수의 딤플들을 포함하는, 디스플레이 장치.
  4. 제3항에 있어서,
    상기 제2 영역에 대응하는 상기 기판의 상기 배면은 딤플이 제거된, 디스플레이 장치.
  5. 제1항에 있어서,
    상기 기판은 글라스재 또는 고분자 수지를 포함하는, 디스플레이 장치.
  6. 제1항에 있어서,
    상기 메인 화소는 메인 박막트랜지스터, 메인 스토리지 커패시터 및 메인 유기발광다이오드를 포함하는, 디스플레이 장치.
  7. 제1항에 있어서,
    상기 보조 화소는 보조 박막트랜지스터, 보조 스토리지 커패시터 및 보조 유기발광다이오드를 포함하는, 디스플레이 장치.
  8. 제1항에 있어서,
    상기 봉지부재는 글라스재의 봉지기판을 포함하는, 디스플레이 장치.
  9. 제8항에 있어서,
    상기 기판과 상기 봉지기판 사이에 개재되는 에어층을 포함하는, 디스플레이 장치.
  10. 제8항에 있어서,
    상기 기판과 상기 봉지기판 사이에 개재되는 투명 물질층을 포함하는, 디스플레이 장치.
  11. 제1항에 있어서,
    상기 봉지부재는 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함하는 박막봉지층을 포함하는, 디스플레이 장치.
  12. 제1 영역과 투과부를 구비하는 제2 영역을 포함하는 기판을 준비하는 단계;
    상기 제1 영역에 대응하여 상기 기판의 상면 상에 메인 표시요소층 및 상기 제2 영역에 대응하여 상기 기판의 상면 상에 보조 표시요소층을 형성하는 단계;
    상기 메인 표시요소층 및 상기 보조 표시요소층을 커버하는 봉지부재를 형성하는 단계; 및
    상기 제2 영역에 대응하는 상기 기판의 상기 상면과 반대되는 배면을 연마제가 코팅된 연마 휠을 이용하여 연마하는 단계;
    를 포함하는, 디스플레이 장치의 제조방법.
  13. 제12항에 있어서,
    상기 제1 영역에 대응하는 상기 기판은 제1 두께를 갖고, 상기 제2 영역에 대응하는 상기 기판은 상기 제1 두께보다 얇은 제2 두께를 갖는, 디스플레이 장치의 제조방법.
  14. 제13항에 있어서,
    상기 제1 두께와 상기 제2 두께의 차이는 2㎛ 이상 20㎛ 이하인, 디스플레이 장치의 제조방법.
  15. 제12항에 있어서,
    상기 연마 휠을 이용하여 연마하는 단계는,
    상기 제2 영역에 대응하는 상기 기판의 상기 배면을 연마하여, 상기 배면의 딤플을 제거하는 단계인, 디스플레이 장치의 제조방법.
  16. 제1 영역과 투과부를 구비하는 제2 영역을 포함하는 기판을 준비하는 단계;
    상기 제1 영역에 대응하여 상기 기판의 상면 상에 메인 표시요소층 및 상기 제2 영역에 대응하여 상기 기판의 상면 상에 보조 표시요소층을 형성하는 단계;
    상기 메인 표시요소층 및 상기 보조 표시요소층을 커버하는 봉지부재를 형성하는 단계;
    상기 제2 영역에 대응하는 상기 기판의 상기 상면과 반대되는 배면에 상기 제2 영역의 둘레를 따라 홈을 형성하는 단계; 및
    상기 홈에 대응하는 두께만큼 상기 홈 내측의 상기 기판을 제거하는 단계;
    를 포함하는, 디스플레이 장치의 제조방법.
  17. 제16항에 있어서,
    상기 제1 영역에 대응하는 상기 기판은 제1 두께를 갖고, 상기 제2 영역에 대응하는 상기 기판은 상기 제1 두께보다 얇은 제2 두께를 갖는, 디스플레이 장치의 제조방법.
  18. 제17항에 있어서,
    상기 제1 두께와 상기 제2 두께의 차이는 2㎛ 이상 20㎛ 이하인, 디스플레이 장치의 제조방법.
  19. 제16항에 있어서,
    상기 제1 영역에 대응하는 상기 기판의 상기 배면은 복수의 딤플들을 포함하는, 디스플레이 장치의 제조방법.
  20. 제16항에 있어서,
    상기 제2 영역에 대응하는 상기 기판의 상기 배면은 딤플이 제거된, 디스플레이 장치의 제조방법.
KR1020190141896A 2019-11-07 2019-11-07 디스플레이 장치 및 그 제조방법 KR20210055851A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190141896A KR20210055851A (ko) 2019-11-07 2019-11-07 디스플레이 장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190141896A KR20210055851A (ko) 2019-11-07 2019-11-07 디스플레이 장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20210055851A true KR20210055851A (ko) 2021-05-18

Family

ID=76158609

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190141896A KR20210055851A (ko) 2019-11-07 2019-11-07 디스플레이 장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20210055851A (ko)

Similar Documents

Publication Publication Date Title
KR20210052730A (ko) 디스플레이 장치
US11715426B2 (en) Display panel and display apparatus including the same
US11770968B2 (en) Display device with opening pattern
KR20210078650A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20210034158A (ko) 디스플레이 장치
EP3817063A1 (en) Display panel and display device including the same
US20230189576A1 (en) Display panel
JP2021072285A (ja) 有機発光表示装置
CN112713170A (zh) 显示装置
KR20210102558A (ko) 표시 장치
KR20210032600A (ko) 디스플레이 장치
KR20210005455A (ko) 디스플레이 장치 및 그 제조 방법
CN112216719A (zh) 显示面板
KR20210155442A (ko) 표시 장치
KR102627224B1 (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20210090779A (ko) 표시 장치 및 그 제조 방법
KR20210076293A (ko) 디스플레이 장치
CN217134378U (zh) 显示面板和包括该显示面板的显示装置
US11296183B2 (en) Display panel including compensation semiconductor layer disposed closer to driving semiconductor layer than scan line
US11263975B2 (en) Display apparatus
KR102531674B1 (ko) 표시 패널
CN113053946A (zh) 显示装置
CN112447809A (zh) 显示装置
KR20210055851A (ko) 디스플레이 장치 및 그 제조방법
US20230371328A1 (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination