CN117596929A - 显示面板和包括显示面板的显示装置 - Google Patents

显示面板和包括显示面板的显示装置 Download PDF

Info

Publication number
CN117596929A
CN117596929A CN202310982865.1A CN202310982865A CN117596929A CN 117596929 A CN117596929 A CN 117596929A CN 202310982865 A CN202310982865 A CN 202310982865A CN 117596929 A CN117596929 A CN 117596929A
Authority
CN
China
Prior art keywords
sub
auxiliary
pixels
main
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310982865.1A
Other languages
English (en)
Inventor
李元世
张东玄
全裕珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117596929A publication Critical patent/CN117596929A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了显示面板和包括显示面板的显示装置。显示面板包括包含第一区域和第二区域的衬底、位于第一区域中的多个主子像素、位于第二区域中的多个辅助子像素以及与第二区域的在第一方向上延伸的第一边界相邻的多个次子像素，其中，多个辅助子像素包括位于作为在第一方向上延伸的虚拟线的第一辅助线上的多个第一辅助子像素以及交替地布置在作为与第一辅助线平行的虚拟线的第二辅助线上的多个第二辅助子像素和多个第三辅助子像素，并且多个次子像素中的每个位于在第一方向上彼此相邻的第二辅助子像素与第三辅助子像素之间。

Description

显示面板和包括显示面板的显示装置
相关申请的交叉引用
本申请要求于2022年8月11日提交到韩国知识产权局的第10-2022-0100732号韩国专利申请的优先权及权益，该韩国专利申请的全部公开内容通过引用并入本文。
技术领域
一个或多个实施方式的各方面涉及显示面板和包括显示面板的显示装置。
背景技术
显示装置可被用于各种应用中。另外，由于显示装置的厚度小并且重量较轻，因此显示装置具有相对宽范围的潜在用途或应用。
随着显示装置可被用于各种应用中，可存在设计显示装置的形式的各种方法，并且可添加到显示装置或与显示装置相关联的功能正在增加。
在本背景技术部分中所公开的上述信息仅用于增强对背景的理解，并且因此本背景技术部分中讨论的信息并不必须构成现有技术。
发明内容
一个或多个实施方式的各方面涉及显示面板和包括显示面板的显示装置，并且例如，涉及具有扩展的显示区域以使得图像可显示在电子元件被布置为部件的区域中的显示面板以及包括显示面板的显示装置。
一个或多个实施方式的各方面包括具有相对扩展的显示区域以使得即使在其中电子元件被布置为部件的区域中也可显示图像的显示面板以及包括显示面板的显示装置。然而，这仅为实例，并且根据本公开的实施方式的范围不限于此。
额外的方面将在下面的描述中部分地阐述，并且部分地将通过描述而显而易见，或者可通过实践所呈现的本公开的实施方式而习得。
根据一些实施方式，显示面板可包括包含第一区域和第二区域的衬底、布置在第一区域中的多个主子像素、布置在第二区域中的多个辅助子像素以及布置成与第二区域的在第一方向上延伸的第一边界相邻的多个次子像素，其中，多个辅助子像素可包括布置在作为在第一方向上延伸的虚拟线的第一辅助线上的多个第一辅助子像素以及交替地布置在作为与第一辅助线平行的虚拟线的第二辅助线上的多个第二辅助子像素和多个第三辅助子像素，并且多个次子像素中的每个可位于在第一方向上彼此相邻的第二辅助子像素与第三辅助子像素之间。
根据一些实施方式，第一辅助子像素、第二辅助子像素、第一辅助子像素和第三辅助子像素可在作为在与第一方向正交的第二方向上延伸的虚拟线的第三辅助线上重复布置。
根据一些实施方式，多个次子像素的中心可与第二辅助线重叠。
根据一些实施方式，多个次子像素和多个第一辅助子像素可发射相同颜色的光。
根据一些实施方式，多个次子像素之中的任一个次子像素的像素电极可电连接到与任一个次子像素相邻的第一辅助子像素的像素电极。
根据一些实施方式，显示面板还可包括连接任一个次子像素的像素电极和与任一个次子像素相邻的第一辅助子像素的像素电极的透明布线。
根据一些实施方式，任一个次子像素的像素电极和与任一个次子像素相邻的第一辅助子像素的像素电极可彼此成一体。
根据一些实施方式，多个主子像素可包括布置在作为在第一方向上延伸的虚拟线的第一主线上的多个第一主子像素以及交替地布置在作为与第一主线平行的虚拟线的第二主线上的多个第二主子像素和多个第三主子像素，并且布置在第一主线上的第一主子像素的中心和布置在第二主线上的第二主子像素和第三主子像素的中心可以Z字形方式布置。
根据一些实施方式，第二辅助线和第一主线可隔着第一边界彼此相邻。
根据一些实施方式，多个次子像素和多个第一主子像素可发射相同颜色的光。
根据一些实施方式，多个次子像素中的每个的发射区域的面积可与多个第一主子像素中的每个的发射区域的面积相同。
根据一些实施方式，多个次子像素之中的任一个次子像素的像素电极可电连接到与任一个次子像素相邻的第一主子像素的像素电极。
根据一些实施方式，显示装置可包括包含其中布置有多个主子像素的第一区域和其中布置有多个辅助子像素的第二区域的显示面板以及在显示面板下方并且与第二区域对应的部件，其中，显示面板可包括包含第一区域和第二区域的衬底、布置在第一区域中的多个主子像素、布置在第二区域中的多个辅助子像素以及布置成与第二区域的在第一方向上延伸的第一边界相邻的多个次子像素，多个辅助子像素可包括布置在作为在第一方向上延伸的虚拟线的第一辅助线上的多个第一辅助子像素以及交替地布置在作为与第一辅助线平行的虚拟线的第二辅助线上的多个第二辅助子像素和多个第三辅助子像素，并且多个次子像素中的每个可位于在第一方向上彼此相邻的第二辅助子像素与第三辅助子像素之间。
根据一些实施方式，第一辅助子像素、第二辅助子像素、第一辅助子像素和第三辅助子像素可在作为在与第一方向正交的第二方向上延伸的虚拟线的第三辅助线上重复布置。
根据一些实施方式，多个次子像素的中心可布置在第二辅助线上。
根据一些实施方式，多个次子像素和多个第一辅助子像素可发射相同颜色的光。
根据一些实施方式，多个次子像素之中的任一个次子像素的像素电极可电连接到与任一个次子像素相邻的第一辅助子像素的像素电极。
根据一些实施方式，多个主子像素可包括布置在作为在第一方向上延伸的虚拟线的第一主线上的多个第一主子像素以及交替地布置在作为与第一主线平行的虚拟线的第二主线上的多个第二主子像素和多个第三主子像素，并且布置在第一主线上的第一主子像素的中心和布置在第二主线上的第二主子像素和第三主子像素的中心以Z字形方式布置。
根据一些实施方式，第二辅助线和第一主线可隔着第一边界彼此相邻。
根据一些实施方式，多个次子像素和多个第一主子像素可发射相同颜色的光。
根据一些实施方式，多个次子像素中的每个的发射区域的面积可与多个第一主子像素中的每个的发射区域的面积相同。
根据一些实施方式，多个次子像素之中的任一个次子像素的像素电极可电连接到与任一个次子像素相邻的第一主子像素的像素电极。
根据一些实施方式，显示装置可包括包含其中布置有多个主子像素的第一区域和其中布置有多个辅助子像素的第二区域的显示面板以及在显示面板下方并且与第二区域对应的部件，其中，显示面板可包括包含第一区域和第二区域的衬底、布置在第一区域中的多个主子像素、布置在第二区域中的多个辅助子像素以及布置成与第一区域与第二区域之间的第一边界相邻的多个次子像素，多个次子像素和多个主子像素中的一些可连接到相同的像素电路，并且次子像素的像素电极和主子像素的像素电极可通过像素连接布线彼此连接。
根据一些实施方式，布置在第一区域中并且不连接到次子像素的主子像素的像素电路可不同于连接到次子像素的主子像素的像素电路。
将从下面的附图、权利要求书和详细描述中清楚地理解除了描述以外的方面、特征和特性。
附图说明
通过结合附图而作出的以下描述，本公开的某些实施方式的上述和其它方面、特征和特性将更加显而易见，在附图中：
图1是示意性地示出根据一些实施方式的显示装置的透视图；
图2A和图2B是各自示意性地示出根据一些实施方式的显示装置的剖面的一部分的剖面图；
图3是示意性地示出根据一些实施方式的可包括在图1中所示的显示装置中的显示面板的俯视平面图；
图4是示意性地示出根据一些实施方式的可包括在图1中所示的显示装置中的显示面板的俯视平面图；
图5是示意性地示出根据一些实施方式的显示装置的剖面的一部分的剖面图；
图6至图8是各自示意性地示出根据一些实施方式的显示面板的一部分的俯视平面图；
图9至图10是根据一些实施方式的可包括在显示面板中的像素的等效电路图；
图11A、图11B和图12是各自示意性地示出根据一些实施方式的显示面板的像素的布置的俯视平面图；
图13A、图13B和图14是各自示意性地示出根据一些实施方式的显示面板的像素的布置的俯视平面图；
图15是示意性地示出根据一些实施方式的显示面板的一部分的剖面图；
图16和图17是各自示意性地示出根据一些实施方式的显示面板的一部分的剖面图；以及
图18和图19是各自示意性地示出根据一些实施方式的显示面板的一部分的剖面图。
具体实施方式
现在将更详细地参照在附图中示出的一些实施方式的各方面，在附图中相同的附图标记始终指示相同的元件。在这方面，本实施方式可具有不同的形式，并且不应被解释为限于本文中所阐述的描述。相应地，下面通过参照图仅对实施方式进行描述以解释本描述的各方面。如本文中所使用的，术语“和/或”包括相关所列项目中的一个或者多个的任何和所有组合。在整个本公开中，表述“a、b和c中的至少一个”指示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c的全部或者其变体。
在本说明书中，诸如“第一”、“第二”的术语不以限制的含义使用，而是用于将一个部件与其它部件区分开。
在本说明书中，除非另有明确意图，否则单数形式也涵盖复数形式。
在本说明书中，诸如“包括”、“包含”和“具有”的术语指示在说明书中公开的特征或部件的存在，并且不排除一个或多个其它特征或部件的添加的可能性。
在本说明书中，当诸如膜、区域或部件的部分在另一部分上或上方时，该部分可直接在另一部分上，或者替代性地，另一膜、区域、部件等可在该部分和另一部分之间。
在本说明书中，应理解，当膜、区域或部件被称为“连接”到另一膜、区域或部件时，该膜、区域或部件可“直接”连接到另一膜、区域或部件，或者隔着居间膜、区域或部件连接到另一膜、区域或部件。例如，在本说明书中，当膜、区域或部件被称为电连接到另一膜、区域或部件时，应理解，该膜、区域或部件可以直接的方式电连接到另一膜、区域或部件，和/或隔着膜、区域或部件以间接的方式电连接到另一膜、区域或部件。
在本说明书中，“A和/或B”指示A、B、或者A和B。“A和B中的至少一个”指示A、B、或者A和B。
在本说明书中，x轴、y轴和z轴不限于正交坐标系上的三个轴，并且可被解释为具有包含正交坐标系上的三个轴的更广泛的含义。例如，x轴、y轴和x轴可彼此正交，但是也可指示彼此不正交的不同方向。
在本说明书中，当实施方式可被不同地实现时，可与所描述的顺序不同地执行特定顺序。例如，连续描述的两个工艺可实质上同时执行，或者可以与所描述的顺序相反的顺序执行。
为了解释的便利，附图中的部件的尺寸可被放大或缩小。例如，附图中所示的部件的尺寸和厚度为了解释的便利而被任意地示出，并且因此，本公开并不必须限于附图。
图1是示意地示出根据一些实施方式的显示装置1的透视图。
参照图1，显示装置1包括显示区域DA和位于显示区域DA外部的外围区域DPA。显示区域DA可包括第一显示区域DA1和第二显示区域DA2。第一显示区域DA1可至少部分地围绕第二显示区域DA2。第一显示区域DA1可包括主显示区域，并且第二显示区域DA2可包括其中布置有部件40(参见图2A)的部件区域，并且也可包括辅助显示区域。第一显示区域DA1和第二显示区域DA2可单独显示图像，或者可一起显示图像。外围区域DPA可包括其中未布置有显示元件的一种非显示区域。显示区域DA可被外围区域DPA完全围绕。
图1示出了其中布置有部件40的一个第二显示区域DA2在第一显示区域DA1中。根据一些实施方式，显示装置1可具有两个或更多个第二显示区域DA2，并且第二显示区域DA2可具有不同的形状和尺寸。在与显示装置1的顶表面大致垂直的方向上观察，第二显示区域DA2的形状可包括各种形状，诸如圆形形状、椭圆形形状、多边形形状(诸如正方形形状的、星形形状、菱形形状等)。尽管图1示出了第二显示区域DA2布置在当在与显示装置1的顶表面大致垂直的方向上观察时大致为正方形的第一显示区域DA1的顶部(+y方向)的中间，但是第二显示区域DA2可布置在具有正方形形状的第一显示区域DA1的一侧(例如，右上侧或左上侧)处。
显示装置1可使用多个像素来提供图像。每个像素可包括能够显示红色、绿色和蓝色的子像素。每个像素可包括一组子像素。
每个子像素可实现为显示元件的发射区域。显示元件可包括像素电极(阳极)、相对电极(阴极)以及位于像素电极与相对电极之间的发射层，并且发射区域可被限定为其中发射层发射光的区域。根据一些实施方式，发射区域可被限定为覆盖像素电极的边界并且暴露像素电极的中心部分的像素限定膜的开口区域。同样地，子像素可被限定为像素限定膜的开口区域。
发射层可实质上包括能够显示红色、绿色和蓝色的有机材料。根据其中像素电极(阳极)和相对电极(阴极)彼此重叠的区域，发射层可包括其中实际发射光的发射区域和其中不发射光的非发射区域。
在本说明书中，像素可用作与子像素相同的概念。即，像素可实现为显示元件的发射区域。在一些情况下，像素或子像素可用作与显示元件相同的概念。
显示装置1可使用布置在第一显示区域DA1中的多个主子像素Pm和布置在第二显示区域DA2中的多个辅助子像素Pa来提供图像。
多个辅助子像素Pa可布置在第二显示区域DA2中。多个辅助子像素Pa可发射光以提供特定图像。在第二显示区域DA2中显示的图像可包括辅助图像并且可具有比在第一显示区域DA1中显示的图像的分辨率低的分辨率。
在第二显示区域DA2中，作为电子元件的部件40可在显示面板下方。部件40可包括使用红外线、可见光等的相机作为成像装置。替代性地，部件40可包括太阳能电池、闪光灯、照度传感器、接近传感器或虹膜传感器。替代性地，部件40可接收声音。
在根据一些实施方式的显示面板和包括显示面板的显示装置1中，当光透过第二显示区域DA2时，透光率可为约至少10％、至少25％、至少IPA2305KR0562
40％、至少50％、至少85％、或至少90％。
图2A和图2B是各自示意性地示出根据一些实施方式的显示装置1的剖面的一部分的剖面图。
参照图2A和图2B，显示装置1可包括显示面板10和与显示面板10重叠的部件40。保护显示面板10的覆盖窗可进一步位于显示面板10上方。
显示面板10可包括其中布置有辅助子像素Pa的第二显示区域DA2和其中布置有主子像素Pm的第一显示区域DA1。部件40可与第二显示区域DA2重叠。显示面板10可包括衬底100、在衬底100上方的显示层DISL、触摸屏层TSL、光学功能层OFL以及位于衬底100下方的面板保护构件PB。
显示层DISL可包括包含薄膜晶体管(例如，主薄膜晶体管TFTm和辅助薄膜晶体管TFTa)的像素电路层PCL、包含发光元件(即，主显示元件EDm和辅助显示元件EDa)作为显示元件的显示元件层以及诸如薄膜封装层TFEL或封装衬底的封装构件ENCM。绝缘层IL和IL'可分别布置在显示层DISL中和布置在衬底100与显示层DISL之间。
衬底100可包括诸如玻璃、石英和聚合物树脂的绝缘材料。衬底100可包括刚性衬底、或者可弯曲、折叠或卷曲的柔性衬底。
主像素电路PCm和与其连接的主显示元件EDm可布置在显示面板10的第一显示区域DA1中。主像素电路PCm可包括至少一个薄膜晶体管(即，主薄膜晶体管TFTm)，并且可控制主显示元件EDm的发射。主子像素Pm可通过主显示元件EDm的发射来实现。
辅助显示元件EDa可布置在显示面板10的第二显示区域DA2中以实现辅助子像素Pa。第二显示区域DA2包括辅助显示区域，并且第二显示区域DA2的分辨率可小于第一显示区域DA1的分辨率。即，布置在第二显示区域DA2中的辅助显示元件EDa的每单位面积的数量可小于布置在第一显示区域DA1中的主显示元件EDm的每单位面积的数量。
被配置为驱动辅助显示元件EDa的辅助像素电路PCa可布置在不与辅助显示元件EDa重叠的像素电路部PCP(参见图3)中。例如，像素电路部PCP(参见图3)可不布置在第二显示区域DA2中，而是可布置在第二显示区域DA2外部。如图2A中所示，辅助像素电路PCa可不布置在第二显示区域DA2中，而是可布置在外围区域DPA中。辅助显示元件EDa和辅助像素电路PCa可通过连接布线CWL彼此电连接。
根据一些实施方式，如图2B中所示，被配置为驱动辅助显示元件EDa的辅助像素电路PCa可布置在第二显示区域DA2中。在这种情况下，在与显示装置1的顶表面大致垂直的方向上观察，辅助显示元件EDa和辅助像素电路PCa可彼此重叠。第二显示区域DA2可包括其中未布置有辅助显示元件EDa的透射区域TA和其中布置有辅助显示元件EDa的像素区域PA，并且辅助像素电路PCa可布置在像素区域PA中。各种修改是可用的，例如，根据一些实施方式，第一显示区域DA1可包括像素电路部PCP。
辅助像素电路PCa可包括至少一个薄膜晶体管(即，辅助薄膜晶体管TFTa)，并且可电连接到辅助显示元件EDa。辅助像素电路PCa可控制辅助显示元件EDa的发射。辅助子像素Pa可通过辅助显示元件EDa的发射来实现。
另外，第二显示区域DA2可包括从部件40发射的光/信号或者入射到部件40的光/信号透过的透射区域TA。在第二显示区域DA2中，透射区域TA可包括其中未布置有辅助显示元件EDa的像素电极(阳极)的区域。透射区域TA可包括除了其中辅助显示元件EDa发射光的区域以外的区域。透射区域TA可包括在辅助子像素Pa之间的区域。透射区域TA可包括在辅助显示元件EDa之间的区域。
可包括在绝缘层IL和IL'中的缓冲层以及诸如栅极绝缘层的无机绝缘层可布置在透射区域TA中。透射区域TA可包括可被包括在绝缘层IL和IL'中的有机绝缘层。相对电极(阴极)可布置在透射区域TA中。薄膜封装层TFEL的无机封装层和/或有机封装层可布置在透射区域TA中。包含金属和/或透明导电材料的布线可布置在透射区域TA中。衬底100、偏振器、粘合剂、窗和面板保护构件PB可布置在透射区域TA中。
因为布置在第二显示区域DA2中的辅助显示元件EDa的每单位面积的数量小于布置在第一显示区域DA1中的主显示元件EDm的每单位面积的数量，所以与部件40重叠的区域可具有高透射率。
作为显示元件的主显示元件EDm和辅助显示元件EDa可被薄膜封装层TFEL或封装衬底覆盖。在一些实施方式中，如图2A和图2B中所示，薄膜封装层TFEL可包括至少一个无机封装层和至少一个有机封装层。根据一些实施方式，薄膜封装层TFEL可包括第一无机封装层131和第二无机封装层133以及介于其间的有机封装层132。
第一无机封装层131和第二无机封装层133可包括至少一种无机绝缘材料，诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)和氧化铪(HfO2)，并且可通过化学气相沉积(CVD)等形成。有机封装层132可包括聚合物基材料。聚合物基材料可包括硅基树脂、丙烯酸基树脂、环氧基树脂、聚酰亚胺、聚乙烯等。
第一无机封装层131、有机封装层132和第二无机封装层133可一体地形成为覆盖第一显示区域DA1和第二显示区域DA2。
当作为显示元件的主显示元件EDm和辅助显示元件EDa由封装衬底封装时，封装衬底可隔着显示元件面对衬底100。封装衬底与显示元件之间可有间隙。封装衬底可包括玻璃。包含玻璃料等的密封剂位于衬底100与封装衬底之间，并且密封剂可位于前述的外围区域DPA中。布置在外围区域DPA中的密封剂可围绕显示区域DA并且可防止湿气通过显示区域DA的侧表面的渗透。
触摸屏层TSL可根据外部输入(例如，触摸事件)获得坐标信息。触摸屏层TSL可包括触摸电极和连接到触摸电极的触摸布线。触摸屏层TSL可通过使用自电容方法或互电容方法来感测外部输出。
触摸屏层TSL可形成在薄膜封装层TFEL上。替代性地，触摸屏层TSL可单独形成在触摸衬底上，并且然后通过诸如光学透明粘合剂(OCA)的粘合层联接到薄膜封装层TFEL。根据一些实施方式，触摸屏层TSL可直接形成在薄膜封装层TFEL上，并且在这种情况下，粘合层可不位于触摸屏层TSL与薄膜封装层TFEL之间。
光学功能层OFL可包括抗反射层。抗反射层可降低从外部入射到显示装置1的光(外部光)的反射率。在一些实施方式中，光学功能层OFL可包括偏振膜。在一些实施方式中，光学功能层OFL可包括包含黑矩阵和/或滤色器的滤光板。黑矩阵或滤色器可被省略。
面板保护构件PB可附接在衬底100下方以支承和保护衬底100。面板保护构件PB可包括与第二显示区域DA2对应的开口PB_OP。因为面板保护构件PB包括开口PB_OP，所以可提高第二显示区域DA2的透射率。面板保护构件PB可包括聚对苯二甲酸乙二醇酯(PET)或聚酰亚胺(PI)。
第二显示区域DA2的面积可大于其中布置有部件40的面积。相应地，在面板保护构件PB中提供的开口PB_OP的面积可与第二显示区域DA2的面积不相同。然而，实施方式不限于此。例如，面板保护构件PB可不包括开口PB_OP并且可连续地布置为对应于第二显示区域DA2。
另外，多个部件40可布置在第二显示区域DA2中。多个部件40可具有不同的功能。例如，多个部件40可包括相机(成像装置)、太阳能电池、闪光灯、接近传感器、照度传感器和虹膜传感器中的至少两个。
图3是示意性地示出根据一些实施方式的可包括在图1中所示的显示装置1中的显示面板10的俯视平面图。
参照图3，包括在显示面板10中的元件位于衬底100上。衬底100包括显示区域DA和围绕显示区域DA的外围区域DPA。显示区域DA包括其中显示主图像的第一显示区域DA1和其中显示辅助图像的第二显示区域DA2。辅助图像和主图像可一起形成整个图像，并且辅助图像可包括独立于主图像的图像。
多个主子像素Pm布置在第一显示区域DA1中。主子像素Pm可各自实现为诸如有机发光二极管OLED(参见图10)的显示元件。被配置为驱动主子像素Pm的主像素电路PCm可布置在第一显示区域DA1中，并且可与主子像素Pm重叠。每个主子像素Pm可发射具有例如红色、绿色、蓝色或白色的光。第一显示区域DA1可被封装构件覆盖和保护以免受外部空气或湿气的影响。
第二显示区域DA2可在第一显示区域DA1的一侧上，或者可布置在显示区域DA内部并且被第一显示区域DA1围绕。多个辅助子像素Pa布置在第二显示区域DA2中。多个辅助子像素Pa可各自由诸如有机发光二极管OLED(参见图9)的显示元件来实现。被配置为驱动辅助子像素Pa的辅助像素电路PCa可布置在与第二显示区域DA2相邻的外围区域DPA中。例如，当第二显示区域DA2布置在显示区域DA的顶部处时，其中定位有辅助像素电路PCa的像素电路部PCP可布置在外围区域DPA的顶部处。在其它实施方式中，辅助像素电路PCa也可布置在显示区域DA的顶部的两侧处的外围区域DPA中。第一显示区域DA1可位于其中定位有辅助像素电路PCa的像素电路部PCP与其中定位有辅助子像素Pa的第二显示区域DA2之间。辅助像素电路PCa和实现辅助子像素Pa的显示元件可通过连接布线CWL彼此连接。每个辅助子像素Pa可发射具有例如红色、绿色、蓝色或白色的光。第二显示区域DA2可被封装构件覆盖和保护以免受外部空气或湿气的影响。
第二显示区域DA2的分辨率可为第一显示区域DA1的分辨率的约1/2、3/8、1/3、1/4、2/9、1/8、1/9、1/16等。例如，第一显示区域DA1的分辨率可为约至少400ppi，并且第二显示区域DA2的分辨率可为约200ppi或约100ppi。
被配置为驱动子像素Pm和Pa的像素电路PCm和PCa中的每个可电连接到布置在外围区域DPA中的外部电路。第一扫描驱动电路SDRV1、第二扫描驱动电路SDRV2、焊盘PAD、驱动电压供给线11和公共电压供给线13可布置在外围区域DPA中。
第一扫描驱动电路SDRV1可通过扫描线SL向被配置为驱动主子像素Pm的主像素电路PCm中的每个施加扫描信号。第一扫描驱动电路SDRV1可通过发射控制线EL向每个像素电路施加发射控制信号。第二扫描驱动电路SDRV2可相对于第一显示区域DA1位于与第一扫描驱动电路SDRV1相对的一侧上，并且可与第一扫描驱动电路SDRV1大致平行。第一显示区域DA1中的主子像素Pm的像素电路中的一些可电连接到第一扫描驱动电路SDRV1，而其它像素电路可电连接到第二扫描驱动电路SDRV2。
焊盘PAD可在衬底100的一侧处。焊盘PAD未被绝缘层覆盖而暴露，并且连接到显示电路板30。显示驱动器32可位于显示电路板30上。
显示驱动器32可生成待传输到第一扫描驱动电路SDRV1和第二扫描驱动电路SDRV2的控制信号。显示驱动器32可生成数据信号，并且已生成的数据信号可通过扇出布线FW和连接到扇出布线FW的数据线DL传输到主像素电路PCm。
显示驱动器32可向驱动电压供给线11供给驱动电压ELVDD(参见图9)，并且可向公共电压供给线13供给公共电压ELVSS(参见图9)。驱动电压ELVDD可通过连接到驱动电压供给线11的驱动电压线PL施加到子像素(即，主子像素Pm和辅助子像素Pa)的像素电路，并且公共电压ELVSS可通过公共电压供给线13施加到显示元件的相对电极。
驱动电压供给线11可提供在第一显示区域DA1下方并且在x方向上延伸。公共电压供给线13可具有其中一侧开口的环形形状，并且可部分地围绕第一显示区域DA1。
尽管图3示出了仅存在一个第二显示区域DA2，但是第二显示区域DA2可提供为多个第二显示区域DA2。在这种情况下，多个第二显示区域DA2可彼此分开，第一相机可布置成与第二显示区域DA2中的一个对应，并且第二相机可布置成与第二显示区域DA2中的另一个对应。替代性地，相机可布置成与第二显示区域DA2中的一个对应，并且红外线传感器可布置成与第二显示区域DA2中的另一个对应。多个第二显示区域DA2可具有不同的形状和尺寸。
图4是示意性地示出可包括在图1中所示的显示装置1中的显示面板10的俯视平面图；以及图5是示意性地示出图4中所示的显示装置1的剖面的一部分的剖面图。在图4和图5中，与图2A、图2B和图3的附图标记相同的附图标记指示相同的构件，并且因此，将不再重复给出其描述。
参照图4和图5，衬底100的显示区域DA包括第一显示区域DA1和第二显示区域DA2。第二显示区域DA2可包括与部件40重叠的部件区域CA和布置在部件区域CA外部的像素电路部PCP。
第一显示区域DA1可包括其中显示主图像的区域。第二显示区域DA2可包括其中显示辅助图像的区域。辅助图像和主图像可一起形成整个图像，并且辅助图像可包括独立于主图像的图像。
像素电路部PCP可布置在部件区域CA的至少一侧上。尽管图4示出了像素电路部PCP布置在部件区域CA的左侧和右侧上，但是实施方式不限于此。对像素电路部PCP可进行各种修改，例如，像素电路部PCP可布置在部件区域CA上方/下方，或者可围绕部件区域CA。
布置在第二显示区域DA2中的辅助子像素可包括第一辅助子像素Pa1和第二辅助子像素Pa2。多个第一辅助子像素Pa1布置在部件区域CA中，并且多个第二辅助子像素Pa2布置在像素电路部PCP中。第一辅助子像素Pa1和第二辅助子像素Pa2可各自实现为诸如有机发光二极管OLED(参见图9)的显示元件。被配置为驱动第二辅助子像素Pa2的第二辅助像素电路PCa2布置在像素电路部PCP中，并且第二辅助子像素Pa2可与第二辅助像素电路PCa2重叠。第二辅助子像素Pa2中的每个可发射例如红色光、绿色光、蓝色光或白色光。
被配置为驱动部件区域CA的第一辅助子像素Pa1的第一辅助像素电路PCa1布置在像素电路部PCP中。第一辅助像素电路PCa1和第二辅助像素电路PCa2可交替地布置在像素电路部PCP中。第一辅助像素电路PCa1和被配置为实现第一辅助子像素Pa1的辅助显示元件EDa可通过连接布线CWL彼此连接。
像素电路部PCP可具有与部件区域CA的分辨率相同的分辨率。替代性地，像素电路部PCP的分辨率可高于部件区域CA的分辨率并且低于第一显示区域DA1的分辨率。
例如，像素电路部PCP的分辨率可为第一显示区域DA1的分辨率的约1/2、3/8、1/3、1/4、2/9、1/8、1/9、1/16等。例如，第一显示区域DA1的分辨率可为至少约400ppi，并且部件区域CA和像素电路部PCP的分辨率可为约200ppi或100ppi。
在一些实施方式中，主像素电路PCm、第一辅助像素电路PCa1和第二辅助像素电路PCa2可彼此相同。然而，实施方式不限于此。对实施方式可进行各种修改，例如，主像素电路PCm、第一辅助像素电路PCa1和第二辅助像素电路PCa2可彼此不同。
图6至图8是各自示意性地示出根据实施方式的显示面板10、10'或10”的一部分的俯视平面图；图6至图8示出了第二显示区域DA2中的各种布置。
参照图6，第二显示区域DA2为大致圆形，并且其周边BP接触第一显示区域DA1。在下文中，在本说明书中，当提到彼此区分开的第一区域和第二区域的“周边”或“边”接触时，其可指示第一区域和第二区域以“周边”或“边”作为边界进行接触。
在第二显示区域DA2的周边BP的放大图中，周边BP的曲线可包括其中在第一方向(例如，x方向)上延伸的边界和在第二方向(例如，y方向)上延伸的边界交替地布置的布置。
参照图7，第二显示区域DA2为大致正方形，并且其所有的边接触第一显示区域DA1。第二显示区域DA2的四个边可接触第一显示区域DA1。即，第二显示区域DA2可被第一显示区域DA1围绕并且位于第一显示区域DA1中。图7中所示的第二显示区域DA2和第一显示区域DA1可在第一边界BP1、第二边界BP2、第三边界BP3和第四边界BP4处彼此接触。根据一些实施方式，第二显示区域DA2的至少一个边可接触外围区域DPA。
在图7中，第一边界BP1和第三边界BP3可在第二方向(例如，y方向)上延伸并且彼此平行，并且第二边界BP2和第四边界BP4可在第一方向(例如，x方向)上延伸并且彼此平行。在这种情况下，第一方向(例如，x方向)和第二方向(例如，y方向)可彼此交叉。即，第一方向(例如，x方向)和第二方向(例如，y方向)可彼此正交。
参照图8，第二显示区域DA2具有大致八边形形状，并且其所有的边接触第一显示区域DA1。然而，根据一些实施方式，第二显示区域DA2的至少一个边可接触外围区域DPA。
第二显示区域DA2可在八个边上接触第一显示区域DA1。即，第二显示区域DA2可被第一显示区域DA1围绕并且位于第一显示区域DA1中。图4中所示的第二显示区域DA2和第一显示区域DA1可在第一边界BP1至第八边界BP8处彼此接触。
根据一些实施方式，第一边界BP1和第三边界BP3可在第二方向(例如，y方向)上延伸并且彼此平行，并且第二边界BP2和第四边界BP4可在第一方向(例如，x方向)上延伸并且彼此平行。此处，第一边界BP1和第二边界BP2可彼此交叉。即，第一边界BP1和第二边界BP2可彼此正交。另外，第五边界BP5和第七边界BP7可在第一斜线方向(例如，w1方向)上延伸并且彼此平行，并且第六边界BP6和第八边界BP8可在第二斜线方向(例如，w2方向)上延伸并且彼此平行。在这种情况下，第一斜线方向(例如，w1方向)和第二斜线方向(例如，w2方向)可彼此交叉。即，第一斜线方向(例如，w1方向)和第二斜线方向(例如，w2方向)可彼此正交。在以像素为单位的第五边界BP5至第八边界BP8的放大图中，在第一方向(例如，x方向)上延伸的边界和在第二方向(例如，y方向)上延伸的边界可交替地布置并且形成第一斜线方向(例如，w1方向)或第二斜线方向(例如，w2方向)。第二显示区域DA2也可具有椭圆形形状、多边形形状或无定形形状。
图9至图10是根据实施方式的可包括在显示面板10中的像素的等效电路图。
参照图9和图10，主子像素Pm包括主像素电路PCm和连接到主像素电路PCm的作为显示元件的有机发光二极管OLED，并且辅助子像素Pa包括辅助像素电路PCa和连接到辅助像素电路PCa的作为显示元件的有机发光二极管OLED。尽管图9和图10示出了辅助子像素Pa包括图9中所示的辅助像素电路PCa并且主子像素Pm包括图10中所示的主像素电路PCm，但是实施方式不限于此。根据一些实施方式，子像素(即，主子像素Pm和辅助子像素Pa)可包括如图9或图10中所示的像素电路(即，主像素电路PCm或辅助像素电路PCa)中的至少一个。例如，主子像素Pm和辅助子像素Pa两者可包括图10中所示的像素电路(即，主像素电路PCm)。
图9中所示的辅助像素电路PCa包括驱动薄膜晶体管Td、开关薄膜晶体管Ts和存储电容器Cst。开关薄膜晶体管Ts连接到辅助扫描线SLa和辅助数据线DLa，并且响应于通过辅助扫描线SLa输入的扫描信号Sn而将通过辅助数据线DLa输入的数据信号Dm传输到驱动薄膜晶体管Td。
存储电容器Cst连接到开关薄膜晶体管Ts和辅助驱动电压线PLa，并且存储与从开关薄膜晶体管Ts传输的电压与提供到辅助驱动电压线PLa的驱动电压ELVDD之间的差对应的电压。
驱动薄膜晶体管Td连接到辅助驱动电压线PLa和存储电容器Cst，并且可控制从辅助驱动电压线PLa通过有机发光二极管OLED流动的驱动电流，以与存储在存储电容器Cst中的电压的值对应。有机发光二极管OLED可通过驱动电流发射具有特定亮度的光。
尽管图9示出了辅助像素电路PCa包括两个薄膜晶体管和一个存储电容器，但是实施方式不限于此。根据一些实施方式，如稍后描述的图10中所示，辅助像素电路PCa可包括七个薄膜晶体管和一个存储电容器。根据一些实施方式，辅助像素电路PCa可包括两个或更多个其它存储电容器。
参照图10，主像素电路PCm可包括驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、操作控制薄膜晶体管T5、发射控制薄膜晶体管T6和第二初始化薄膜晶体管T7。
尽管图10示出了主像素电路PCm中的每个包括(主)信号线(即，主扫描线SLm、前一扫描线SL-1、下一扫描线SL+1、发射控制线EL、主数据线DLm)、(主)初始化电压线VL和主驱动电压线PLm，但是实施方式不限于此。根据一些实施方式，(主)信号线(即，主扫描线SLm、前一扫描线SL-1、下一扫描线SL+1、发射控制线EL、主数据线DLm)中的至少一个和/或(主)初始化电压线VL可由相邻的像素电路共享。
驱动薄膜晶体管T1的漏电极可经由发射控制薄膜晶体管T6电连接到有机发光二极管OLED。驱动薄膜晶体管T1响应于开关薄膜晶体管T2的开关操作而接收数据信号Dm，并且将驱动电流提供到有机发光二极管OLED。
开关薄膜晶体管T2的栅电极连接到主扫描线SLm，并且开关薄膜晶体管T2的源电极连接到主数据线DLm。开关薄膜晶体管T2的漏电极可连接到驱动薄膜晶体管T1的源电极，并且同时可经由操作控制薄膜晶体管T5连接到主驱动电压线PLm。
开关薄膜晶体管T2响应于通过主扫描线SLm输送的扫描信号Sn而导通，并且执行开关操作以将从主数据线DLm传输的数据信号Dm传输到驱动薄膜晶体管T1的源电极。
补偿薄膜晶体管T3的栅电极可连接到主扫描线SLm。补偿薄膜晶体管T3的源电极可连接到驱动薄膜晶体管T1的漏电极，并且同时可经由发射控制薄膜晶体管T6连接到有机发光二极管OLED的像素电极。补偿薄膜晶体管T3的漏电极可连接到存储电容器Cst的任一个电极、第一初始化薄膜晶体管T4的源电极和驱动薄膜晶体管T1的栅电极。补偿薄膜晶体管T3响应于通过主扫描线SLm输送的扫描信号Sn而导通，并且将驱动薄膜晶体管T1的栅电极和漏电极彼此连接，从而具有以二极管方式连接的驱动薄膜晶体管T1。
第一初始化薄膜晶体管T4的栅电极可连接到前一扫描线SL-1。第一初始化薄膜晶体管T4的漏电极可连接到初始化电压线VL。第一初始化薄膜晶体管T4的源电极可连接到存储电容器Cst的任一个电极、补偿薄膜晶体管T3的漏电极和驱动薄膜晶体管T1的栅电极。第一初始化薄膜晶体管T4可响应于通过前一扫描线SL-1传输的前一扫描信号Sn-1而导通，可将初始化电压Vint传输到驱动薄膜晶体管T1的栅电极，从而执行初始化操作以初始化驱动薄膜晶体管T1的栅电极的电压。
操作控制薄膜晶体管T5的栅电极可连接到发射控制线EL。操作控制薄膜晶体管T5的源电极可连接到主驱动电压线PLm。操作控制薄膜晶体管T5的漏电极连接到驱动薄膜晶体管T1的源电极和开关薄膜晶体管T2的漏电极。
发射控制薄膜晶体管T6的栅电极可连接到发射控制线EL。发射控制薄膜晶体管T6的源电极可连接到驱动薄膜晶体管T1的漏电极和补偿薄膜晶体管T3的源电极。发射控制薄膜晶体管T6的漏电极可电连接到有机发光二极管OLED的像素电极。操作控制薄膜晶体管T5和发射控制薄膜晶体管T6响应于通过发射控制线EL传输的发射控制信号En而同时导通，并且因此，驱动电压ELVDD传输到有机发光二极管OLED，并且驱动电流流过有机发光二极管OLED。
第二初始化薄膜晶体管T7的栅电极可连接到下一扫描线SL+1。第二初始化薄膜晶体管T7的源电极可连接到有机发光二极管OLED的像素电极。第二初始化薄膜晶体管T7的漏电极可连接到初始化电压线VL。第二初始化薄膜晶体管T7可响应于通过下一扫描线SL+1传输的下一扫描信号Sn+1而导通，并且初始化有机发光二极管OLED的像素电极。
尽管图10示出了第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7分别连接到前一扫描线SL-1和下一扫描线SL+1，但是实施方式不限于此。根据一些实施方式，第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7两者可连接到前一扫描线SL-1并且响应于前一扫描信号Sn-1而被驱动。
存储电容器Cst的除上述任一个电极之外的另一电极可连接到主驱动电压线PLm。存储电容器Cst的任一个电极可连接到驱动薄膜晶体管T1的栅电极、补偿薄膜晶体管T3的漏电极和第一初始化薄膜晶体管T4的源电极。
公共电压ELVSS提供到有机发光二极管OLED的相对电极(例如，阴极)。有机发光二极管OLED可通过从驱动薄膜晶体管T1接收驱动电流来发射光。
根据一些实施方式提供的像素电路(即，主像素电路PCm和辅助像素电路PCa)不限于参照图9和图10描述的薄膜晶体管和存储电容器的数量和电路设计，并且对数量和电路设计可进行各种修改。
图11A、图11B和图12是各自示意性地示出根据一些实施方式的显示面板10'的像素的布置的俯视平面图。图11A、图11B和图12是图7中所示的显示面板10'的放大图，并且示出了第一显示区域DA1和第二显示区域DA2中的每个的与第二边界BP2相邻的部分。
参照图11A、图11B和图12，多个主子像素Pm可布置在第一显示区域DA1中。在本说明书中，作为被配置为实现图像的最小单位的子像素包括被配置为通过显示元件发射光的发射区域。当有机发光二极管被采用作为显示元件时，发射区域可由像素限定膜的开口限定。多个主子像素Pm中的每个可发射红色光、绿色光、蓝色光和白色光中的任一种。
根据一些实施方式，布置在第一显示区域DA1中的主子像素Pm可包括多个第一主子像素Pmg、多个第二主子像素Pmr和多个第三主子像素Pmb。第一主子像素Pmg可发射绿色光，第二主子像素Pmr可发射红色光，并且第三主子像素Pmb可发射蓝色光。主子像素Pm可布置成Pentile矩阵结构。
例如，第一主子像素Pmg可彼此分开地布置在作为在第一方向(例如，x方向)上延伸的虚拟直线的第一主线ML1上。第二主子像素Pmr和第三主子像素Pmb可交替地布置在作为在第二方向(例如，y方向)上与第一主线ML1分开并且在第一方向(例如，x方向)上延伸的虚拟线的第二主线ML2上。布置在第一主线ML1上的第一主子像素Pmg和布置在第二主线ML2上的第二主子像素Pmr和第三主子像素Pmb可以Z字形方式布置。第一主子像素Pmg可彼此分开地布置在作为在第二方向(例如，y方向)上与第二主线ML2分开特定距离并且在第一方向(例如，x方向)上延伸的虚拟线的第三主线ML3上。第三主子像素Pmb和第二主子像素Pmr可交替地布置在作为在第二方向(例如，y方向)上与第三主线ML3分开特定距离并且在第一方向(例如，x方向)上延伸的虚拟线的第四主线ML4上。布置在第三主线ML3上的第一主子像素Pmg和布置在第四主线ML4上的第三主子像素Pmb和第二主子像素Pmr可以Z字形方式布置。
换言之，在以第一主子像素Pmg的中心点作为正方形的中心点的虚拟正方形的顶点之中，第二主子像素Pmr可布置在彼此面对的第一顶点和第三顶点处，并且第三主子像素Pmb可布置在第二顶点和第四顶点处。根据一些实施方式，第一主子像素Pmg的尺寸(即，发射区域)可小于第二主子像素Pmr和第三主子像素Pmb的尺寸(即，发射区域)。
这种类型的像素布置结构称为Pentile矩阵结构或Pentile结构，并且通过采用其中通过共享相邻的像素来表达颜色的渲染驱动，可通过使用少量的像素来实现高分辨率。
尽管图11A、图11B和图12示出了多个主子像素Pm以Pentile矩阵结构布置，但是实施方式不限于此。例如，多个主子像素Pm可以诸如条带结构、马赛克布置结构、三角形布置结构等的各种形式来布置。
尽管图11A、图11B和图12示出了多个主子像素Pm在平面上具有圆形形状，但是实施方式不限于此。多个主子像素Pm可具有诸如圆形、椭圆形、多边形等的各种形状。
多个辅助子像素Pa可布置在第二显示区域DA2中。
根据一些实施方式，布置在第二显示区域DA2中的多个辅助子像素Pa可包括多个第一辅助子像素Pag、多个第二辅助子像素Par和多个第三辅助子像素Pab。第一辅助子像素Pag可发射绿色光，第二辅助子像素Par可发射红色光，并且第三辅助子像素Pab可发射蓝色光。
根据一些实施方式，第一辅助子像素Pag可彼此分开地布置在作为在第一方向(例如，x方向)上延伸的虚拟直线的第一辅助线AL1上。第二辅助子像素Par和第三辅助子像素Pab可交替地布置在作为在第二方向(例如，y方向)上与第一辅助线AL1分开特定距离并且在第一方向(例如，x方向)上延伸的虚拟线的第二辅助线AL2上。作为在第二方向(例如，y方向)上延伸的虚拟直线的第三辅助线AL3可穿过第一辅助线AL1上的第一辅助子像素Pag1的中心和第二辅助线AL2上的第二辅助子像素Par的中心。作为在第一方向(例如，x方向)上与第三辅助线AL3分开特定距离并且在第二方向(例如，y方向)上延伸的虚拟线的第四辅助线AL4可穿过第一辅助线AL1上的第一辅助子像素Pag1的中心和第二辅助线AL2上的第三辅助子像素Pab的中心。此处，第二方向(例如，y方向)可包括与第一方向(例如，x方向)交叉的方向，即，与第一方向(例如，x方向)正交的方向。
第一辅助线AL1和第二辅助线AL2可在第二方向(例如，y方向)上彼此分开地重复布置。同样地，第三辅助线AL3和第四辅助线AL4可在第一方向(例如，x方向)上彼此分开地重复布置。
换言之，在以两个相邻的第一辅助子像素Pag1和Pag2的中心点作为第一顶点和第二顶点的虚拟矩形中，第二辅助子像素Par的中心点和第三辅助子像素Pab的中心点可布置在剩余的顶点(即，第三顶点和第四顶点)处。
因为第一辅助子像素Pag的中心与第二辅助子像素Par的中心以及第一辅助子像素Pag的中心与第三辅助子像素Pab的中心处于在第二方向(例如，y方向)上延伸的直线上，所以可降低第一显示区域DA1与第二显示区域DA2之间的边界的可视性。作为比较例，当布置在第二显示区域DA2中的辅助子像素具有与第一显示区域DA1的结构相同的Pentile矩阵结构时，在第二方向(例如，y方向)上延伸并且彼此面对的边界对可具有从边界到第一辅助子像素Pag的不同距离。相应地，可能在视觉上识别在第二方向(例如，y方向)上延伸的边界的亮度差。另一方面，在实施方式中，在第一显示区域DA1和第二显示区域DA2在其处彼此接触的第一显示区域DA1与第二显示区域DA2之间在第二方向(例如，y方向)上延伸的边界处，第一辅助子像素Pag可布置在距边界相同的距离处。
根据一些实施方式，在第一显示区域DA1和第二显示区域DA2在其处彼此接触的边界中，第二边界BP2可在第一方向(例如，x方向)上延伸。在第二显示区域DA2中，第二辅助子像素Par和第三辅助子像素Pab可交替地布置在与第二边界BP2最相邻的第2'辅助线AL2'上。在第一显示区域DA1中，第一主子像素Pmg可布置在与第二边界BP2最相邻的第一主线ML1上。第二边界BP2可介于在第二方向(例如，y方向)上分开并且彼此相邻的第2'辅助线AL2'与第一主线ML1之间。换言之，第二辅助子像素Par和第三辅助子像素Pab与第一主子像素Pmg可隔着第二边界BP2在第二方向(例如，y方向)上分开布置。
第二显示区域DA2可包括与第二边界BP2相邻的边界区域BA。例如，如图11A中所示，边界区域BA可包括与第二边界BP2最相邻的子像素行。边界区域BA可包括与第二边界BP2最相邻的第2'辅助线AL2'和与第2'辅助线AL2'相邻的第1'辅助线AL1'。根据一些实施方式，如图12中所示，边界区域BA可包括与第二边界BP2相邻的多个子像素行。边界区域BA可包括与第二边界BP2最相邻的一个第2'辅助线AL2'、与第2'辅助线AL2'相邻的第1'辅助线AL1'、第2”辅助线AL2”和第1”辅助线AL1”。
次子像素Ps可布置在布置于边界区域BA中并且在第一方向(例如，x方向)上彼此相邻的第二辅助子像素Par和第三辅助子像素Pab之间。根据一些实施方式，如图11A和图11B中所示，第二辅助子像素Par、次子像素Ps和第三辅助子像素Pab可交替地布置在与第二边界BP2最相邻的第2'辅助线AL2'上。根据一些实施方式，如图12中所示，第二辅助子像素Par、次子像素Ps和第三辅助子像素Pab可交替布置在与第二边界BP2最相邻的一个第2'辅助线AL2'上，并且第三辅助子像素Pab、次子像素Ps和第二辅助子像素Par可交替地布置在与第2'辅助线AL2'相邻的第2”辅助线AL2”上。
次子像素Ps可包括发射绿色光的显示元件。根据一些实施方式，次子像素Ps的尺寸(即，发射区域)可与第一主子像素Pmg的尺寸(即，发射区域)相同。根据一些实施方式，次子像素Ps的尺寸(即，发射区域)可大于第一主子像素Pmg的尺寸(即，发射区域)并且小于第一辅助子像素Pag的尺寸(即，发射区域)。
根据一些实施方式，次子像素Ps和与其相邻的第一辅助子像素Pag可响应于相同的信号而发射光。次子像素Ps和第一辅助子像素Pag可同时发射光。换言之，次子像素Ps和与其相邻的第一辅助子像素Pag可连接到相同的辅助像素电路PCa。例如，如图11A和图12中所示，次子像素Ps的像素电极可通过像素连接布线PCW电连接到与次子像素Ps相邻的第一辅助子像素Pag的像素电极。
根据一些实施方式，次子像素Ps可响应于施加到与次子像素Ps相邻的第一主子像素Pmg'(参见图11B)的信号而发射光。次子像素Ps和与其相邻的第一主子像素Pmg'可连接到相同的主像素电路PCm'(参见图19)。例如，如图11B中所示，次子像素Ps的像素电极可通过像素连接布线PCW电连接到与次子像素Ps相邻的第一主子像素Pmg'的像素电极。
在这种情况下，形成第一显示区域DA1中的连接到次子像素Ps的第一主子像素Pmg'的主像素电路PCm'(参见图19)的驱动薄膜晶体管和存储电容器可与形成第一显示区域DA1中的不连接到次子像素Ps的第一主子像素Pmg的主像素电路的驱动薄膜晶体管和存储电容器不同。换言之，连接到次子像素Ps的第一主子像素Pmg'的主像素电路PCm'可不同于不连接到次子像素Ps的第一主子像素Pmg的主像素电路PCm。
根据一些实施方式，次子像素Ps中的一些响应于与施加到与次子像素Ps相邻的第一辅助子像素Pag的信号相同的信号而发射光，而次子像素Ps中的其它的响应于与施加到与次子像素Ps相邻的第一主子像素Pmg'的信号相同的信号而发射光。
像素连接布线PCW可与将辅助像素电路PCa(参见图16)和辅助显示元件EDa(参见图16)彼此连接的连接布线CWL位于相同的层。替代性地，像素连接布线PCW可与辅助显示元件EDa的像素电极210a(参见图17)和子显示元件EDs的像素电极210s(参见图17)位于相同的层。
尽管图11A、图11B和图12示出了多个辅助子像素Pa和次子像素Ps在平面上具有圆形形状，但是实施方式不限于此。多个辅助子像素Pa和次子像素Ps中的每个可具有诸如圆形、椭圆形、多边形等的各种形状。
在第一显示区域DA1和第二显示区域DA2在其处彼此接触的在第一方向(例如，x方向)上延伸的边界(例如，第二边界BP2)处，当第二辅助子像素Par、第三辅助子像素Pab和第一主子像素Pmg彼此相邻时，由于发射绿色光的子像素的每单位面积的数量的差，可能在视觉上识别到边界。因此，在一些实施方式中，可通过将次子像素Ps布置在边界区域BA中来防止或降低边界的可视性。
图13A、图13B和图14是各自示意性地示出根据一些实施方式的显示面板10”的像素的布置的俯视平面图。图13A、图13B和图14是图8中所示的显示面板10”的一部分的放大图，并且示出了第一显示区域DA1和第二显示区域DA2中的每个的与第二边界BP2和第五边界BP5相邻的部分。
参照图13A、图13B和图14，多个主子像素Pm可布置在第一显示区域DA1中。主子像素Pm可布置成Pentile矩阵结构。然而，实施方式不限于此。例如，多个主子像素Pm可以诸如条带结构、马赛克布置结构、三角形布置结构等的各种形式布置。
多个辅助子像素Pa可布置在第二显示区域DA2中。
根据一些实施方式，布置在第二显示区域DA2中的多个辅助子像素Pa可包括多个第一辅助子像素Pag、多个第二辅助子像素Par和多个第三辅助子像素Pab。第一辅助子像素Pag可发射绿色光，第二辅助子像素Par可发射红色光，并且第三辅助子像素Pab可发射蓝色光。
在以两个相邻的第一辅助子像素Pag1和Pag2的中心点作为第一顶点和第二顶点的虚拟矩形中，第二辅助子像素Par的中心点和第三辅助子像素Pab的中心点可布置在剩余的顶点(即，第三顶点和第四顶点)处。
在第一显示区域DA1和第二显示区域DA2在其处彼此接触的边界中，第二边界BP2可在第一方向(例如，x方向)上延伸。第一主子像素Pmg可隔着第二边界BP2在第二方向(例如，y方向)上与第二辅助子像素Par和第三辅助子像素Pab分开布置。
如参照图8所述，第五边界BP5在第一斜线方向(例如，w1方向)上延伸，并且当以像素为单位放大时，第五边界BP5可包括在第一方向(例如，x方向)上延伸的多个水平边界BPh和在第二方向(例如，y方向)上延伸的多个垂直边界BPv。通过多个水平边界BPh与多个垂直边界BPv之间的连接，可实现大体上在第一斜线方向(例如，w1方向)上延伸的第五边界BP5。
第一主子像素Pmg可隔着垂直边界BPv在第一方向(例如，x方向)上与第一辅助子像素Pag、第二辅助子像素Par和第三辅助子像素Pab分开布置。第一主子像素Pmg可隔着水平边界BPh在第二方向(例如，y方向)上与第二辅助子像素Par和第三辅助子像素Pab分开布置。
根据一些实施方式，第二显示区域DA2可包括与第二边界BP2和第五边界BP5的水平边界BPh相邻的边界区域BA。例如，如图13A和图13B中所示，边界区域BA可包括与第二边界BP2和第五边界BP5的水平边界BPh最相邻的一个子像素行以及与该一个子像素行相邻的子像素行。根据一些实施方式，如图14中所示，边界区域BA可包括与第二边界BP2和第五边界BP5的水平边界BPh相邻的多个子像素行。相应地，与第二边界BP2和第五边界BP5的水平边界BPh相邻的边界区域BA可连接成区域。
次子像素Ps可布置在布置于边界区域BA中并且在第一方向(例如，x方向)上彼此相邻的第二辅助子像素Par和第三辅助子像素Pab之间。
根据一些实施方式，次子像素Ps和与其相邻的第一辅助子像素Pag可响应于相同的信号而发射光。次子像素Ps和第一辅助子像素Pag可同时发射光。换言之，次子像素Ps和与其相邻的第一辅助子像素Pag可连接到相同的辅助像素电路PCa。例如，如图13A和图14中所示，次子像素Ps的像素电极可通过像素连接布线PCW电连接到与次子像素Ps相邻的第一辅助子像素Pag的像素电极。
根据一些实施方式，次子像素Ps和与其相邻的第一主子像素Pmg'(参见图13B)可响应于相同的信号而发射光。次子像素Ps和与其相邻的第一主子像素Pmg'可连接到相同的主像素电路PCm'(参见图19)。例如，如图13B中所示，次子像素Ps的像素电极可通过像素连接布线PCW(参见图19)电连接到与次子像素Ps相邻的第一主子像素Pmg'的像素电极。
在这种情况下，形成第一显示区域DA1中的连接到次子像素Ps的第一主子像素Pmg'的主像素电路PCm'(参见图19)的驱动薄膜晶体管和存储电容器可与形成第一显示区域DA1中的不连接到次子像素Ps的第一主子像素Pmg的主像素电路PCm的驱动薄膜晶体管和存储电容器不同。
根据一些实施方式，次子像素Ps中的一部分响应于与施加到与次子像素Ps相邻的第一辅助子像素Pag的信号相同的信号而发射光，而次子像素Ps中的另一部分响应于与施加到与次子像素Ps相邻的第一主子像素Pmg'的信号相同的信号而发射光。
尽管图13A、图13B和图14主要示出了大致八边形的第二显示区域DA2的第二边界BP2和第五边界BP5，但是边界区域BA和次子像素Ps可布置在与在第二斜线方向(例如，w2方向)上延伸的第六边界BP6(参见图8)相邻的第二显示区域DA2中。
在其它实施方式中，第二显示区域DA2可具有圆形形状、椭圆形形状、多边形形状或无定形形状。如上所述，具有各种形状的第二显示区域DA2的边界可包括垂直边界BPv和水平边界BPh的组合。因为第一主子像素Pmg与在第二方向(例如，y方向)上与第二辅助子像素Par和第三辅助子像素Pab相邻地分开的水平边界BPh相邻，所以边界区域BA可布置在第二显示区域DA2中。因为次子像素Ps在边界区域BA中布置在第二辅助子像素Par与第三辅助子像素Pab之间，所以可防止或减少由于第一显示区域DA1与第二显示区域DA2中发射绿色光的子像素的每单位面积的数量的差而导致的边界的可视性。
图15是示意性地示出根据实施方式的显示面板10的一部分的剖面图；图15示意性地示出了第一显示区域DA1、第二显示区域DA2和像素电路部PCP中的每个的一部分。
参照图15，主子像素Pm布置在第一显示区域DA1中，并且第二显示区域DA2包括辅助子像素Pa和透射区域TA。包括主薄膜晶体管TFTm和主存储电容器Cst的主像素电路PCm以及作为连接到主像素电路PCm的显示元件的主显示元件EDm可布置在第一显示区域DA1中。辅助显示元件EDa可布置在第二显示区域DA2中。包括辅助薄膜晶体管TFTa和辅助存储电容器Cst'的辅助像素电路PCa可布置在像素电路部PCP中。尽管图15示出了像素电路部PCP在第二显示区域DA2外部，但是根据一些实施方式，如参照图4所述，第二显示区域DA2可包括部件区域CA和布置在部件区域CA外部的像素电路部PCP。将辅助像素电路PCa和辅助显示元件EDa彼此连接的连接布线CWL可布置在第二显示区域DA2和像素电路部PCP中。
在下文中，将描述显示面板10的包括部件的堆叠结构。衬底100、缓冲层111、电路层PCL和显示元件层EDL可堆叠在显示面板10中。
衬底100可包括诸如玻璃、石英和聚合物树脂的绝缘材料。衬底100可包括刚性衬底、或者可弯曲、折叠或卷曲的柔性衬底。
位于衬底100上的缓冲层111可减少或防止异物、湿气或外部空气从衬底100下面的渗透，并且可在衬底100上提供平面表面。缓冲层111可包括诸如氧化物或氮化物的无机材料、有机材料、或者有机-无机复合物，并且可包括包含无机材料和有机材料的单层或多层结构。防止外部空气的渗透的阻挡层可进一步提供在衬底100与缓冲层111之间。根据一些实施方式，缓冲层111可包含氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiON)。
电路层PCL可位于缓冲层111上，并且可包括像素电路(即，主像素电路PCm和辅助像素电路PCa)、第一栅极绝缘层112、第二栅极绝缘层113、层间绝缘层115、第一平坦化层117和第二平坦化层118。主像素电路PCm可包括主薄膜晶体管TFTm和主存储电容器Cst，并且辅助像素电路PCa可包括辅助薄膜晶体管TFTa和辅助存储电容器Cst'。
主薄膜晶体管TFTm和辅助薄膜晶体管TFTa可位于缓冲层111上。主薄膜晶体管TFTm包括半导体层A1、栅电极G1、源电极S1和漏电极D1。主薄膜晶体管TFTm可连接到主显示元件EDm并且驱动主显示元件EDm。辅助薄膜晶体管TFTa可连接到辅助显示元件EDa并且驱动辅助显示元件EDa。因为辅助薄膜晶体管TFTa具有与主薄膜晶体管TFTm的配置相似的配置，因此辅助薄膜晶体管TFTa的描述将用主薄膜晶体管TFTm的描述替代。
半导体层A1可位于缓冲层111上并且可包含多晶硅。根据一些实施方式，半导体层A1可包含非晶硅。根据一些实施方式，半导体层A1可包括选自包含铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)和锌(Zn)的组中的至少一种材料的氧化物。半导体层A1可包括沟道区域、掺杂有杂质的源区域和漏区域。
第一栅极绝缘层112可覆盖半导体层A1。第一栅极绝缘层112可包括无机绝缘材料，诸如SiOx、SiNx、SiON、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)、氧化锌(ZnOx)等。ZnOx可包括ZnO和/或ZnO2。第一栅极绝缘层112可包括包含上述无机绝缘材料的单层或多层。
栅电极G1在第一栅极绝缘层112上定位成与半导体层A1重叠。栅电极G1可包含钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等，并且可包括单层或多层。例如，栅电极G1可包括包含Mo的单层。
第二栅极绝缘层113可覆盖栅电极G1。第二栅极绝缘层113可包含诸如SiOx、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2、ZnOx等的无机绝缘材料。ZnOx可包括ZnO和/或ZnO2。第二栅极绝缘层113可包括包含上述无机绝缘材料的单层或多层。
主存储电容器Cst的上电极CE2和辅助存储电容器Cst'的上电极CE2'可位于第二栅极绝缘层113上。
在第一显示区域DA1中，主存储电容器Cst的上电极CE2可与其下方的栅电极G1重叠。隔着第二栅极绝缘层113彼此重叠的栅电极G1和上电极CE2可包括在主存储电容器Cst中。栅电极G1可用作主存储电容器Cst的下电极CE1。
在像素电路部PCP中，辅助存储电容器Cst'的上电极CE2'可与辅助存储电容器Cst'下方的辅助薄膜晶体管TFTa的栅电极G1'重叠。辅助薄膜晶体管TFTa的栅电极G1'可包括辅助薄膜晶体管TFTa的下电极CE1'。
上电极(即，主存储电容器Cst的上电极CE2和辅助存储电容器Cst'的上电极CE2')可包含Al、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、Cr、Ca、Mo、Ti、钨(W)和/或铜(Cu)，并且可包括包含上述材料的单层或多层。
层间绝缘层115可覆盖上电极(即，主存储电容器Cst的上电极CE2和辅助存储电容器Cst'的上电极CE2')。层间绝缘层115可包含SiOx、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2、ZnOx等。ZnOx可包括ZnO和/或ZnO2。层间绝缘层115可包括包含上述无机绝缘材料的单层或多层。
源电极S1和漏电极D1可位于层间绝缘层115上。源电极S1和漏电极D1可包括包含Mo、Al、Cu、Ti等的导电材料，并且可包括包含上述材料的多层或单层。例如，源电极S1和漏电极D1可包括包含Ti/Al/Ti的多层结构。另外，数据线DL可位于层间绝缘层115上。
第一平坦化层117和第二平坦化层118可覆盖源电极S1和漏电极D1。第一平坦化层117和/或第二平坦化层118可具有平坦的顶表面，以使得位于其上的主显示元件EDm的像素电极210m和辅助显示元件EDa的像素电极210a可形成为平坦形状。
第一平坦化层117和第二平坦化层118可包括有机或无机材料，并且可具有单层结构或多层结构。相应地，诸如布线的导电图案可形成在第一平坦化层117与第二平坦化层118之间，并且因此对于高集成度可以是有益的。第一平坦化层117可覆盖像素电路(即，主像素电路PCm和辅助像素电路PCa)。第二平坦化层118可位于第一平坦化层117上并且可具有平坦的顶表面，以使得像素电极(即，主显示元件EDm的像素电极210m和辅助显示元件EDa的像素电极210a)可形成为平坦的。
第一平坦化层117和第二平坦化层118中的每个可包括诸如苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS)的通用聚合物、具有酚类基团的聚合物衍生物、丙烯酸基聚合物、酰亚胺基聚合物、芳基醚基聚合物、酰胺基聚合物、含氟聚合物、对二甲苯基聚合物或乙烯醇基聚合物。第一平坦化层117和第二平坦化层118中的每个可包含诸如SiOx、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2、ZnOx等的无机绝缘材料。ZnOx可包括ZnO和/或ZnO2。当形成第一平坦化层117时，在形成层之后，可对该层的顶表面执行化学和/或机械抛光以提供平坦的顶表面。
连接电极CM、辅助连接电极CM'、连接布线CWL和数据连接线DWL可位于第一平坦化层117上。如图15中所示，辅助连接电极CM'也可位于层间绝缘层115上。
连接布线CWL可位于第一平坦化层117上。连接布线CWL的一端可通过辅助连接电极CM'电连接到辅助薄膜晶体管TFTa。连接布线CWL的另一端可电连接到辅助显示元件EDa的像素电极210a。连接布线CWL可将辅助薄膜晶体管TFTa和第二显示区域DA2中的辅助显示元件EDa彼此连接。连接布线CWL可穿过第二显示区域DA2的透射区域TA。
连接布线CWL可包括包含Mo、Al、Cu、Ti等的导电材料，并且可包括包含上述材料的多层或单层。替代性地，连接布线CWL可包含透明导电材料。例如，连接布线CWL可包含透明导电氧化物(TCO)。连接布线CWL可包含诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)或氧化铝锌(AZO)的导电氧化物。
主显示元件EDm和辅助显示元件EDa位于第二平坦化层118上。主显示元件EDm的像素电极210m可通过位于第一平坦化层117上的连接电极CM连接到主像素电路PCm。辅助显示元件EDa的像素电极210a可通过位于第一平坦化层117上的连接布线CWL连接到辅助像素电路PCa。
主显示元件EDm的像素电极210m和辅助显示元件EDa的像素电极210a可包括诸如ITO、IZO、ZnO、In2O3、IGO或AZO的导电氧化物。主显示元件EDm的像素电极210m和辅助显示元件EDa的像素电极210a可各自包括包含Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或其组合的反射膜。例如，主显示元件EDm的像素电极210m和辅助显示元件EDa的像素电极210a可具有其中在上述反射膜下方/上方形成包含ITO、IZO、ZnO或In2O3的膜的结构。主显示元件EDm的像素电极210m和辅助显示元件EDa的像素电极210a可各自具有包含ITO/Ag/ITO的堆叠结构。
像素限定膜120在第二平坦化层118上定位成覆盖主显示元件EDm的像素电极210m和辅助显示元件EDa的像素电极210a中的每个的边缘。像素限定膜120可包括暴露主显示元件EDm的像素电极210m的中心部分的第一开口OP1和暴露辅助显示元件EDa的像素电极210a的中心部分的第二开口OP2。主显示元件EDm和辅助显示元件EDa的发射区域(即，主子像素Pm和辅助子像素Pa的尺寸和形状)由第一开口OP1和第二开口OP2限定。
像素限定膜120可增加从主显示元件EDm的像素电极210m和辅助显示元件EDa的像素电极210a的边缘到相对电极230的距离，从而防止在主显示元件EDm的像素电极210m和辅助显示元件EDa的像素电极210a的边缘处产生电弧等。像素限定膜120可通过使用诸如聚酰亚胺、聚酰胺、丙烯酸树脂、BCB、HMDSO、酚醛树脂等的有机绝缘材料，通过诸如旋涂的方法形成。
在像素限定膜120的第一开口OP1和第二开口OP2中，布置有与主显示元件EDm的像素电极210m和辅助显示元件EDa的像素电极210a对应的发射层220b。发射层220b可包含高分子量材料或低分子量材料，并且可发射红色光、绿色光、蓝色光或白色光。
有机功能层220可位于发射层220b上/下方。有机功能层220可包括第一功能层220a和第二功能层220c。第一功能层220a或第二功能层220c可被省略。
第一功能层220a可位于发射层220b下方。第一功能层220a可包括包含有机材料的单层或多层。第一功能层220a可包括具有单层结构的空穴传输层(HTL)。另外，第一功能层220a也可包括空穴注入层(HIL)和空穴传输层(HTL)。第一功能层220a可以重叠的方式与包括在第一显示区域DA1中的主显示元件EDm和包括在第二显示区域DA2中的辅助显示元件EDa一体地形成。
第二功能层220c可位于发射层220b上。第二功能层220c可包括包含有机材料的单层或多层。第二功能层220c可包括电子传输层(ETL)或电子注入层(EIL)。第二功能层220c可以重叠的方式与包括在第一显示区域DA1中的主显示元件EDm和包括在第二显示区域DA2中的辅助显示元件EDa一体地形成。
相对电极230位于第二功能层220c上。相对电极230可包含具有小功函数的导电材料。例如，相对电极230可包括包含Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Li、Ca或其合金的(半)透明层。替代性地，相对电极230还可包括在包含上述材料的(半)透明层上的包含诸如ITO、IZO、ZnO或In2O3的材料的层。相对电极230可以对应的方式与包括在第一显示区域DA1中的主显示元件EDm和包括在第二显示区域DA2中的辅助显示元件EDa一体地形成。
包含有机材料的上层250可形成在相对电极230上。上层250可提供为保护相对电极230并且增加主显示元件EDm和辅助显示元件EDa的光提取效率。上层250可包含具有比相对电极230的折射率大的折射率的有机材料。替代性地，上层250可包括分别具有不同折射率的堆叠层。例如，上层250可包括堆叠在一起的高折射率层/低折射率层/高折射率层。此处，高折射率层的折射率可为1.7或更大，并且低折射率层的折射率可为1.3或更小。
上层250还可包含LiF。替代性地，上层250还可包含诸如SiOx和SiNx的无机绝缘材料。
图16和图17是各自示意性地示出根据一些实施方式的显示面板10的一部分的剖面图。图16和图17示意性地示出了：第二显示区域DA2的边界区域BA中的次子像素Ps、与次子像素Ps相邻并且响应于与传输到次子像素Ps的信号相同的信号而发射光的第一辅助子像素Pag以及像素电路部PCP中的辅助像素电路PCa。此处，响应于与传输到次子像素Ps的信号相同的信号而发射光的第一辅助子像素Pag可包括与次子像素Ps最相邻的多个第一辅助子像素Pag中的任一个。
参照图16，辅助显示元件EDa和子显示元件EDs位于边界区域BA的第二平坦化层118上。在其中定位有辅助显示元件EDa的第二显示区域DA2中，边界区域BA可包括与第二显示区域DA2的在第一方向(例如，x方向)上延伸的边界相邻的区域。包括次子像素Ps的子像素列和第一辅助子像素Pag的相邻列可位于边界区域BA中。辅助显示元件EDa的发射层220b和子显示元件EDs的发射层220b可发射绿色光。像素限定膜120覆盖辅助显示元件EDa的像素电极210a和子显示元件EDs的像素电极210s中的每个的边缘。像素限定膜120可包括暴露辅助显示元件EDa的像素电极210a的中心部分的辅助开口OPag和暴露子显示元件EDs的像素电极210s的中心部分的子开口OPs。辅助显示元件EDa和子显示元件EDs的发射区域(即，第一辅助子像素Pag和次子像素Ps的尺寸和形状)由辅助开口OPag和子开口OPs限定。次子像素Ps的尺寸可与图15中所示的主子像素Pm的尺寸相同。
根据一些实施方式，辅助显示元件EDa可通过连接布线CWL连接到与辅助显示元件EDa分开布置的辅助像素电路PCa。例如，如上所述，辅助像素电路PCa可与辅助显示元件EDa分开并且布置在像素电路部PCP中。例如，如图3中所示，像素电路部PCP可在外围区域DPA中，或者如图4中所示，可包括在第二显示区域DA2中并且位于部件区域CA(参见图4)外部。在位于第一平坦化层117上的连接布线CWL中，一端可通过辅助连接电极CM'电连接到辅助薄膜晶体管TFTa，并且另一端可电连接到辅助显示元件EDa的像素电极210a。连接布线CWL可穿过第二显示区域DA2的透射区域TA。
子显示元件EDs的像素电极210s和辅助显示元件EDa的像素电极210a可通过像素连接布线PCW彼此连接。在位于第一平坦化层117上的像素连接布线PCW中，一端可电连接到辅助显示元件EDa的像素电极210a，并且另一端可电连接到子显示元件EDs的像素电极210s。像素连接布线PWC可穿过第二显示区域DA2的透射区域TA。根据一些实施方式，像素连接布线PCW和连接布线CWL可分别位于不同的层。例如，第三平坦化层可位于第一平坦化层117与第二平坦化层118之间，并且像素连接布线PCW可位于第三平坦化层上。
像素连接布线PCW可包括包含Mo、Al、Cu、Ti等的导电材料，并且可包括包含上述材料的多层或单层。替代性地，像素连接布线PCW可包含透明导电材料。例如，像素连接布线PCW可包含透明导电氧化物(TCO)。连接布线CWL可包含诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)或氧化铝锌(AZO)的导电氧化物。
子显示元件EDs的像素电极210s和与子显示元件EDs相邻的辅助显示元件EDa的像素电极210a可彼此连接，并且可响应于相同的信号而被驱动。即，子显示元件EDs和辅助显示元件EDa可由相同的辅助像素电路PCa驱动。相应地，第一辅助子像素Pag和次子像素Ps可响应于相同的信号而发射光。
参照图17，辅助显示元件EDa和辅助像素电路PCa可通过连接布线CWL彼此连接。在位于第一平坦化层117上的连接布线CWL中，一端可通过辅助连接电极CM'连接到辅助薄膜晶体管TFTa，并且另一端可连接到辅助显示元件EDa的像素电极210a。
辅助显示元件EDa的像素电极210a和子显示元件EDs的像素电极210s可通过像素连接布线PCW彼此电连接。在位于第二平坦化层118上的像素连接布线PCW中，一端可连接到辅助显示元件EDa的像素电极210a，并且另一端可连接到子显示元件EDs的像素电极210s。像素连接布线PCW可布置在第二显示区域DA2的透射区域TA中。
像素连接布线PCW可包含与辅助显示元件EDa的像素电极210a和子显示元件EDs的像素电极210s的材料相同的材料。根据一些实施方式，像素连接布线PCW为辅助显示元件EDa的像素电极210a和子显示元件EDs的像素电极210s中的每个的延伸部分，并且辅助显示元件EDa的像素电极210a和子显示元件EDs的像素电极210s可一体地形成。
图18和图19是各自示意性地示出根据一些实施方式的显示面板10”的一部分的剖面图。图18是沿图13A中所示的线I-I'截取的剖面图；以及图19是沿图13B中所示的线II-II'截取的剖面图。
参照图18，辅助显示元件EDa可与辅助像素电路PCa重叠。即，辅助像素电路PCa可位于第二显示区域DA2中。辅助显示元件EDa的像素电极210a和子显示元件EDs的像素电极210s可通过像素连接布线PCW彼此连接。在位于第一平坦化层117上的像素连接布线PCW中，一端可电连接到辅助显示元件EDa的像素电极210a，并且另一端可电连接到子显示元件EDs的像素电极210s。像素连接布线PCW可穿过第二显示区域DA2的透射区域TA。
根据一些实施方式，在位于第二平坦化层118上的像素连接布线PCW中，一端可连接到辅助显示元件EDa的像素电极210a，并且另一端可连接到子显示元件EDs的像素电极210s。像素连接布线PCW为辅助显示元件EDa的像素电极210a和子显示元件EDs的像素电极210s中的每个的延伸部分，并且辅助显示元件EDa的像素电极210a和子显示元件EDs的像素电极210s可一体地形成。
因为辅助显示元件EDa的像素电极210a和子显示元件EDs的像素电极210s通过像素连接布线PCW连接，所以次子像素Ps和与其相邻的第一辅助子像素Pag可响应于相同的信号而发射光。
参照图19，第一主子像素Pmg'可与第一显示区域DA1与第二显示区域DA2之间的边界相邻。包括在第一主子像素Pmg'中的主显示元件EDm的像素电极210m和子显示元件EDs的像素电极210s可通过像素连接布线PCW彼此连接。在位于第一平坦化层117上的像素连接布线PCW中，一端可电连接到主显示元件EDm的像素电极210m，并且另一端可电连接到子显示元件EDs的像素电极210s。根据一些实施方式，像素连接布线PCW的至少一部分可包含TCO。根据一些实施方式，像素连接布线PCW可包含与连接电极CM(参见图15)的材料相同的材料。
因为主显示元件EDm的像素电极210m和次显示元件EDs的像素电极210s通过像素连接布线PCW彼此连接，所以次子像素Ps和与其相邻的第一主子像素Pmg'可响应于相同的信号而发射光。尽管已经主要描述了显示装置，但是实施方式不限于此。例如，用于制造显示装置的显示装置的制造方法也在实施方式的范围内。
根据实施方式，可实现包括扩展的显示区域的显示面板和包括显示面板的显示装置，通过该显示面板可在其中布置有作为电子元件的部件的区域中显示图像。然而，实施方式的范围不限于此。
应理解，本文中描述的实施方式应仅在描述性意义上考虑，而不是出于限制的目的。每个实施方式内的特征或方面的描述通常应被视为可用于其它实施方式中的其它相似特征或方面。虽然已参照图对一个或多个实施方式进行了描述，但是本领域普通技术人员将理解，在不背离如由随附的权利要求书及其等同物限定的精神和范围的情况下可在其中进行形式和细节上的各种改变。

Claims (24)

1.一种显示面板，包括：
衬底，所述衬底包括第一区域和第二区域；
多个主子像素，所述多个主子像素位于所述第一区域中；
多个辅助子像素，所述多个辅助子像素位于所述第二区域中；以及
多个次子像素，所述多个次子像素与所述第二区域的在第一方向上延伸的第一边界相邻，
其中，所述多个辅助子像素包括位于作为在所述第一方向上延伸的虚拟线的第一辅助线上的多个第一辅助子像素以及交替地布置在作为与所述第一辅助线平行的虚拟线的第二辅助线上的多个第二辅助子像素和多个第三辅助子像素，以及
所述多个次子像素中的每个位于在所述第一方向上彼此相邻的所述第二辅助子像素与所述第三辅助子像素之间。
2.如权利要求1所述的显示面板，其中，所述第一辅助子像素、所述第二辅助子像素、所述第一辅助子像素和所述第三辅助子像素在作为在与所述第一方向正交的第二方向上延伸的虚拟线的第三辅助线上重复布置。
3.如权利要求1所述的显示面板，其中，所述多个次子像素的中心与所述第二辅助线重叠。
4.如权利要求1所述的显示面板，其中，所述多个次子像素和所述多个第一辅助子像素被配置为发射相同颜色的光。
5.如权利要求1至4中的任一项所述的显示面板，其中，所述多个次子像素中的任一个次子像素的像素电极电连接到与所述任一个次子像素相邻的所述第一辅助子像素的像素电极。
6.如权利要求5所述的显示面板，还包括：
透明布线，所述透明布线连接所述任一个次子像素的所述像素电极和与所述任一个次子像素相邻的所述第一辅助子像素的所述像素电极。
7.如权利要求5所述的显示面板，其中，所述任一个次子像素的所述像素电极和与所述任一个次子像素相邻的所述第一辅助子像素的所述像素电极彼此成一体。
8.如权利要求1至4中的任一项所述的显示面板，其中，所述多个主子像素包括位于作为在所述第一方向上延伸的虚拟线的第一主线上的多个第一主子像素以及交替地布置在作为与所述第一主线平行的虚拟线的第二主线上的多个第二主子像素和多个第三主子像素，以及
位于所述第一主线上的所述多个第一主子像素的中心、布置在所述第二主线上的所述多个第二主子像素的中心和所述多个第三主子像素的中心以Z字形方式布置。
9.如权利要求8所述的显示面板，其中，所述第二辅助线和所述第一主线隔着所述第一边界彼此相邻。
10.如权利要求8所述的显示面板，其中，所述多个次子像素和所述多个第一主子像素被配置为发射相同颜色的光。
11.如权利要求8所述的显示面板，其中，所述多个次子像素中的每个的发射区域的面积与所述多个第一主子像素中的每个的发射区域的面积相同。
12.如权利要求8所述的显示面板，其中，所述多个次子像素中的任一个次子像素的像素电极电连接到与所述任一个次子像素相邻的所述第一主子像素的像素电极。
13.一种显示装置，包括：
显示面板，所述显示面板包括具有多个主子像素的第一区域和具有多个辅助子像素的第二区域；以及
部件，所述部件在所述显示面板下方以与所述第二区域对应，
其中，所述显示面板还包括：
衬底，所述衬底包括所述第一区域和所述第二区域；以及
多个次子像素，所述多个次子像素与所述第二区域的在第一方向上延伸的第一边界相邻，
其中，所述多个辅助子像素包括位于作为在所述第一方向上延伸的虚拟线的第一辅助线上的多个第一辅助子像素以及交替地布置在作为与所述第一辅助线平行的虚拟线的第二辅助线上的多个第二辅助子像素和多个第三辅助子像素，以及
所述多个次子像素中的每个位于在所述第一方向上彼此相邻的所述第二辅助子像素与所述第三辅助子像素之间。
14.如权利要求13所述的显示装置，其中，所述第一辅助子像素、所述第二辅助子像素、所述第一辅助子像素和所述第三辅助子像素在作为在与所述第一方向正交的第二方向上延伸的虚拟线的第三辅助线上重复布置。
15.如权利要求13所述的显示装置，其中，所述多个次子像素的中心位于所述第二辅助线上。
16.如权利要求13所述的显示装置，其中，所述多个次子像素和所述多个第一辅助子像素被配置为发射相同颜色的光。
17.如权利要求13所述的显示装置，其中，所述多个次子像素中的任一个次子像素的像素电极电连接到与所述任一个次子像素相邻的所述第一辅助子像素的像素电极。
18.如权利要求13至16中的任一项所述的显示装置，其中，所述多个主子像素包括位于作为在所述第一方向上延伸的虚拟线的第一主线上的多个第一主子像素以及交替地布置在作为与所述第一主线平行的虚拟线的第二主线上的多个第二主子像素和多个第三主子像素，以及
所述第一主线上的所述多个第一主子像素的中心、所述第二主线上的所述多个第二主子像素的中心和所述多个第三主子像素的中心以Z字形方式布置。
19.如权利要求18所述的显示装置，其中，所述第二辅助线和所述第一主线隔着所述第一边界彼此相邻。
20.如权利要求18所述的显示装置，其中，所述多个次子像素和所述多个第一主子像素被配置为发射相同颜色的光。
21.如权利要求18所述的显示装置，其中，所述多个次子像素中的每个的发射区域的面积与所述多个第一主子像素中的每个的发射区域的面积相同。
22.如权利要求18所述的显示装置，其中，所述多个次子像素中的任一个次子像素的像素电极电连接到与所述任一个次子像素相邻的所述第一主子像素的像素电极。
23.一种显示装置，包括：
显示面板，所述显示面板包括具有多个主子像素的第一区域和具有多个辅助子像素的第二区域；以及
部件，所述部件在所述显示面板下方以与所述第二区域对应，
其中，所述显示面板还包括：
衬底，所述衬底包括所述第一区域和所述第二区域；以及
多个次子像素，所述多个次子像素与所述第一区域和所述第二区域之间的第一边界相邻，并且
所述多个次子像素中的任一个次子像素与所述多个主子像素中的任一个主子像素连接到相同的像素电路，并且所述次子像素的像素电极通过像素连接布线连接到所述主子像素的像素电极。
24.如权利要求23所述的显示装置，其中，位于所述第一区域中并且不连接到所述次子像素的所述主子像素的像素电路不同于连接到所述次子像素的所述主子像素的像素电路。
CN202310982865.1A 2022-08-11 2023-08-07 显示面板和包括显示面板的显示装置 Pending CN117596929A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0100732 2022-08-11
KR1020220100732A KR20240023279A (ko) 2022-08-11 2022-08-11 표시패널 및 이를 구비하는 표시장치

Publications (1)

Publication Number Publication Date
CN117596929A true CN117596929A (zh) 2024-02-23

Family

ID=89846033

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310982865.1A Pending CN117596929A (zh) 2022-08-11 2023-08-07 显示面板和包括显示面板的显示装置

Country Status (3)

Country Link
US (1) US20240057430A1 (zh)
KR (1) KR20240023279A (zh)
CN (1) CN117596929A (zh)

Also Published As

Publication number Publication date
KR20240023279A (ko) 2024-02-21
US20240057430A1 (en) 2024-02-15

Similar Documents

Publication Publication Date Title
EP3836220A1 (en) Display apparatus
US11844248B2 (en) Display panel and display apparatus including the same
US11849605B2 (en) Display device having pixel-defining layers
US11974481B2 (en) Display panel and display apparatus including the same
US20220045160A1 (en) Display panel and display apparatus including the same
CN113644094A (zh) 显示面板和显示设备
KR20220019160A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220135225A (ko) 표시 장치
EP3955308A2 (en) Display panel and display apparatus including the same
CN114464653A (zh) 显示面板和包括该显示面板的显示装置
CN114156308A (zh) 显示面板及包括显示面板的显示设备
KR20210102559A (ko) 표시 장치 및 그 제조 방법
US20220285468A1 (en) Display panel and display apparatus including the same
CN117596929A (zh) 显示面板和包括显示面板的显示装置
US20230022216A1 (en) Display panel and display apparatus including the display panel
US20230217758A1 (en) Display panel and electronic device including the same
US20220208870A1 (en) Display apparatus
US20230021482A1 (en) Display panel and display apparatus including the same
US20230165100A1 (en) Display apparatus
US20220102470A1 (en) Display panel and display apparatus including the same
KR20230023869A (ko) 디스플레이 장치
KR20220125865A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20220125902A (ko) 디스플레이 장치
CN114464650A (zh) 显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication