KR20220135225A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220135225A
KR20220135225A KR1020220120255A KR20220120255A KR20220135225A KR 20220135225 A KR20220135225 A KR 20220135225A KR 1020220120255 A KR1020220120255 A KR 1020220120255A KR 20220120255 A KR20220120255 A KR 20220120255A KR 20220135225 A KR20220135225 A KR 20220135225A
Authority
KR
South Korea
Prior art keywords
main
auxiliary
thin film
film transistor
layer
Prior art date
Application number
KR1020220120255A
Other languages
English (en)
Other versions
KR102623058B1 (ko
Inventor
김형석
서영완
박경순
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220120255A priority Critical patent/KR102623058B1/ko
Publication of KR20220135225A publication Critical patent/KR20220135225A/ko
Application granted granted Critical
Publication of KR102623058B1 publication Critical patent/KR102623058B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3227—
    • H01L27/3234—
    • H01L27/3262—
    • H01L51/5206—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Abstract

본 발명은 메인 표시영역과, 투과영역을 구비한 컴포넌트영역, 및 상기 메인 표시영역의 외곽의 주변영역을 포함하는 기판; 상기 메인 표시영역 상에 배치되는 메인 화소회로; 상기 컴포넌트영역 상에 배치되고 제1 배선을 포함하는 보조 화소회로; 및 상기 컴포넌트영역의 상기 기판과 상기 보조 화소회로 사이에 배치되되 상기 제1 배선과 전기적으로 연결되는 하부금속층;을 구비하는, 표시 장치가 제공된다.

Description

표시 장치{Display apparatus}
본 발명은 표시 장치에 관한 것으로서, 더 상세하게는 제품의 신뢰성이 향상된 표시 장치에 관한 것이다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 장치가 다양하게 활용됨에 따라 표시 장치의 형태를 설계하는데 다양한 방법이 있을 수 있고, 또한 표시 장치에 접목 또는 연계할 수 있는 기능이 증가하고 있다.
본 발명의 실시예들은 전자요소인 컴포넌트가 배치되는 영역에서도 이미지를 디스플레이 할 수 있도록 표시영역이 확장된 표시 장치를 제공하고자 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 메인 표시영역과, 투과영역을 구비한 컴포넌트영역, 및 상기 메인 표시영역의 외곽의 주변영역을 포함하는, 기판; 상기 메인 표시영역에 대응되도록 상기 기판의 상에 배치되는, 메인 화소회로; 상기 컴포넌트영역에 대응되도록 상기 기판의 상에 배치되는, 보조 화소회로; 상기 메인 표시영역 상에 배치되되, 상기 메인 화소회로에 전기적으로 연결되는, 제1 도전층; 및 상기 컴포넌트영역에서 상기 기판과 상기 보조 화소회로 사이에 배치되되, 상기 제1 도전층과 제1 컨택홀을 통해 연결되는, 하부금속층;을 구비하고, 상기 컴포넌트영역에서 상기 하부금속층은 상기 보조 화소회로와 전기적으로 연결되는, 표시 장치가 제공된다.
본 실시예에 있어서, 상기 메인 표시영역 상에 배치되는, 메인 부화소들; 상기 컴포넌트영역 상에 배치되되, 상기 투과영역을 사이에 두고 서로 이격되는 화소그룹들; 및 상기 컴포넌트영역 상에 배치되되, 상기 투과영역을 우회하는 배선들;을 더 포함할 수 있다.
본 실시예에 있어서, 상기 복수의 메인 부화소들 각각은, 상기 메인 화소회로와 전기적으로 연결되는 메인 표시요소를 포함하고, 상기 메인 화소회로는, 상기 메인 표시요소로 구동전류를 공급하는 메인 구동 박막트랜지스터, 상기 메인 구동 박막트랜지스터의 구동 게이트전압을 초기화시키는 제1 메인 초기화 박막트랜지스터, 및 상기 메인 표시요소의 메인 화소전극을 초기화시키는 제2 메인 초기화 박막트랜지스터를 포함하고, 상기 제1 도전층은 상기 제1 메인 초기화 박막트랜지스터, 및 상기 제2 메인 초기화 박막트랜지스터에 초기화전압을 전달할 수 있다.
본 실시예에 있어서, 상기 복수의 화소그룹들 각각은, 복수의 보조 부화소들을 포함하고, 상기 보조 부화소들 각각은, 상기 보조 화소회로와 전기적으로 연결되는 보조 표시요소를 포함하고, 상기 보조 화소회로는, 상기 보조 표시요소로 구동전류를 공급하는 보조 구동 박막트랜지스터, 상기 보조 구동 박막트랜지스터의 구동 게이트전압을 초기화시키는 제1 보조 초기화 박막트랜지스터, 및 상기 보조 표시요소의 보조 화소전극을 초기화시키는 제2 보조 초기화 박막트랜지스터를 포함하고, 상기 하부금속층은 상기 제1 보조 초기화 박막트랜지스터, 및 상기 제2 보조 초기화 박막트랜지스터에 초기화전압을 전달할 수 있다.
본 실시예에 있어서, 상기 제2 보조 초기화 박막트랜지스터는 보조 반도체층, 보조 소스전극, 및 보조 드레인전극을 포함할 수 있다.
본 실시예에 있어서, 상기 하부금속층은 상기 보조 반도체층과 제2 컨택홀을 통해 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 하부금속층은 상기 보조 소스전극, 또는 상기 보조 드레인전극과 제2 컨택홀을 통해 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 하부금속층과 전기적으로 연결되는 제2 도전층을 포함하고, 상기 제2 도전층은 상기 제1 보조 초기화 박막트랜지스터와 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 제1 도전층과 상기 하부금속층은 상기 컴포넌트영역에서 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 제1 도전층과 상기 하부금속층은 상기 메인 표시영역에서 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 하부금속층은 상기 배선들과 중첩될 수 있다.
본 실시예에 있어서, 평면 상에서, 상기 투과영역은 원형 형상으로 구비될 수 있다.
본 실시예에 있어서, 평면 상에서, 상기 투과영역은 다각형 형상으로 구비될 수 있다.
본 실시예에 있어서, 상기 하부금속층은 상기 투과영역에 대응되는 제1 홀을 구비할 수 있다.
본 실시예에 있어서, 상기 컴포넌트영역에 대응되도록 상기 기판의 하부에 배치되는 컴포넌트를 더 포함하고, 상기 컴포넌트는 촬상소자 또는 센서를 포함할 수 있다.
본 발명의 다른 관점에 따르면, 서로 상이한 해상도를 가지는 메인 표시영역, 및 컴포넌트영역을 포함하는, 기판; 상기 컴포넌트영역에 대응하도록 상기 기판의 하부에 배치되는, 컴포넌트; 상기 메인 표시영역에 대응되도록 상기 기판의 상에 배치되는, 메인 화소회로; 상기 컴포넌트영역에 대응되도록 상기 기판의 상에 배치되는, 보조 화소회로; 상기 메인 표시영역 상에 배치되되, 상기 메인 화소회로에 전기적으로 연결되는, 제1 도전층; 및 상기 제1 도전층과 제1 컨택홀을 통해 연결되고, 상기 보조 화소회로와 제2 컨택홀을 통해 연결되는, 하부금속층;을 구비하는, 표시 장치가 제공 된다.
본 실시예에 있어서, 상기 제1 도전층과 상기 하부금속층은 상기 컴포넌트영역에서 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 제1 도전층과 상기 하부금속층은 상기 메인 표시영역에서 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 컴포넌트영역은 투과영역을 포함하고, 상기 투과영역은 상기 하부금속층에 의해 정의될 수 있다.
본 실시예에 있어서, 상기 제1 도전층은 상기 메인 화소회로에 초기화전압을 전달할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 표시영역 내에 다양한 종류의 컴포넌트들을 배치할 수 있는 컴포넌트영역이 구비된 표시 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 평면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 단면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 단면도이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치에 포함될 수 있는 부화소의 등가회로도이다.
도 7은 본 발명의 일 실시예에 따른 표시 장치에 포함될 수 있는 화소회로의 구조를 개략적으로 도시한 평면도이다.
도 8은 본 발명의 일 실시예에 따른 표시 장치에 포함될 수 있는 화소회로의 구조를 개략적으로 도시한 평면도이다.
도 9는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 평면도이다.
도 10은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 단면도이다.
도 11은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 평면도이다.
도 12는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 단면도이다.
도 13은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 평면도이다.
도 14는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 단면도이다.
도 15는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 평면도이다.
도 16은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 단면도이다.
도 17은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 평면도이다.
도 18은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 단면도이다.
도 19는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 평면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예를 들어, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
본 명세서에서 "A 및/또는 B"는 A이거나, B이거나, A와 B인 경우를 나타낸다. 또한, 본 명세서에서 "A 및 B 중 적어도 어느 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 배선이 "제1 방향 또는 제2 방향으로 연장된다"는 의미는 직선 형상으로 연장되는 것뿐 아니라, 제1 방향 또는 제2 방향을 따라 지그재그 또는 곡선으로 연장되는 것도 포함한다.
이하의 실시예들에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다. 이하의 실시예들에서, "중첩"이라 할 때, 이는 "평면상" 및 "단면상" 중첩을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 사시도이다.
도 1을 참조하면, 표시 장치(1)는 표시영역(DA)과 표시영역(DA) 외측의 주변영역(DPA)을 포함한다. 표시영역(DA)은 컴포넌트영역(CA)과, 컴포넌트영역(CA)을 적어도 부분적으로 둘러싸는 메인 표시영역(MDA)을 포함할 수 있다. 즉, 컴포넌트영역(CA)과 메인 표시영역(MDA) 각각은 개별적으로 또는 함께 이미지를 디스플레이 할 수 있다. 주변영역(DPA)은 표시요소들이 배치되지 않은 일종의 비표시영역일 수 있다. 표시영역(DA)은 주변영역(DPA)에 의해 전체적으로 둘러싸일 수 있다.
도 1은 메인 표시영역(MDA) 내에 하나의 컴포넌트영역(CA)이 위치하는 것을 도시한다. 다른 실시예로, 표시 장치(1)는 2개 이상의 컴포넌트영역(CA)을 가질 수 있고, 복수 개의 컴포넌트영역(CA)들의 형상 및 크기는 서로 상이할 수 있다. 표시 장치(1)의 상면에 대략 수직인 방향에서 보았을 시, 컴포넌트영역(CA)의 형상은 원형, 타원형, 사각형 등의 다각형, 별 형상 또는 다이아몬드 형상 등 다양한 형상을 가질 수 있다. 그리고 도 1에서는 표시 장치(1)의 상면에 대략 수직인 방향에서 보았을 시 대략 사각형 형상을 갖는 메인 표시영역(MDA)의 (y 방향) 상측 중앙에 컴포넌트영역(CA)이 배치된 것으로 도시하고 있으나, 컴포넌트영역(CA)은 사각형인 메인 표시영역(MDA)의 일측, 예컨대 우상측 또는 좌상측에 배치될 수도 있다.
표시 장치(1)는 메인 표시영역(MDA)에 배치된 복수 개의 메인 부화소(Pm)들과 컴포넌트영역(CA)에 배치된 복수 개의 보조 부화소(Pa)들을 이용하여 이미지를 제공할 수 있다.
컴포넌트영역(CA)에는 도 2를 참조하여 후술하는 것과 같이, 컴포넌트영역(CA)에 대응되도록 기판(100)의 하부에 전자요소인 컴포넌트(20)가 배치될 수 있다. 컴포넌트(20)는 적외선 또는 가시광선 등을 이용하는 카메라로서, 촬상소자를 구비할 수도 있다. 또는 컴포넌트(20)는 태양전지, 플래시(flash), 조도 센서, 근접 센서, 홍채 센서일 수 있다. 또는 컴포넌트(20)는 음향을 수신하는 기능을 가질 수도 있다. 이러한 컴포넌트(20)의 기능이 제한되는 것을 최소화하기 위해, 컴포넌트영역(CA)은 컴포넌트(20)로부터 외부로 출력되거나 외부로부터 컴포넌트(20)를 향해 진행하는 빛 또는/및 음향 등이 투과할 수 있는 투과영역(TA)을 포함할 수 있다. 본 발명의 일 실시예에 따른 표시 장치의 경우, 컴포넌트영역(CA)을 통해 광이 투과하도록 할 시, 광 투과율은 약 10% 이상, 보다 바람직하게 40% 이상이거나, 25% 이상이거나 50% 이상이거나, 85% 이상이거나, 90% 이상일 수 있다.
컴포넌트영역(CA)에는 복수 개의 보조 부화소(Pa)들이 배치될 수 있다. 복수 개의 보조 부화소(Pa)들은 빛을 방출하여, 소정의 이미지를 제공할 수 있다. 컴포넌트영역(CA)에서 디스플레이 되는 이미지는 보조 이미지로, 메인 표시영역(MDA)에서 디스플레이 되는 이미지에 비해서 해상도가 낮을 수 있다. 즉, 컴포넌트영역(CA)은 빛, 또는/및 음향이 투과할 수 있는 투과영역(TA)을 구비하며, 투과영역(TA) 상에 부화소가 배치되지 않는 경우, 단위 면적 당 배치될 수 있는 보조 부화소(Pa)들의 수가 메인 표시영역(MDA)에 단위 면적 당 배치되는 메인 부화소(Pm)들의 수에 비해 적을 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 단면도이다.
도 2를 참조하면, 표시 장치(1)는 표시요소를 포함하는 표시 패널(10), 및 컴포넌트영역(CA)에 대응하는 컴포넌트(20)를 포함할 수 있다.
표시 패널(10)은 기판(100), 기판(100) 상에 배치되는 표시요소층(200), 표시요소층(200)을 밀봉하는 밀봉부재로써 박막봉지층(300)을 포함할 수 있다. 또한, 표시 패널(10)은 기판(100)의 하부에 배치된 하부보호필름(175)을 더 포함할 수 있다.
기판(100)은 글래스 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyether imide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이드(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등을 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.
표시요소층(200)은 박막트랜지스터(TFT, TFT')를 포함하는 회로층, 표시요소로서 유기발광다이오드(OLED), 및 이들 사이의 절연층(IL, IL')을 포함할 수 있다.
표시 패널(10)의 메인 표시영역(MDA)에는 메인 박막트랜지스터(TFT), 및 이와 연결된 메인 유기발광다이오드(OLED)가 배치되어 메인 부화소(Pm)를 구현하며, 컴포넌트영역(CA)에는 보조 박막트랜지스터(TFT'), 및 이와 연결된 보조 유기발광다이오드(OLED')가 배치되어 보조 부화소(Pa)를 구현할 수 있다. 컴포넌트영역(CA) 중 보조 부화소(Pa)가 배치되는 영역을 보조표시영역이라고 할 수 있다.
또한, 컴포넌트영역(CA)에는 표시요소가 배치되지 않는 투과영역(TA)이 배치될 수 있다. 투과영역(TA)은 컴포넌트영역(CA)에 대응되도록 배치된 컴포넌트(20)로부터 방출되는 빛/신호나 컴포넌트(20)로 입사되는 빛/신호가 투과(transmission)되는 영역일 수 있다. 보조표시영역과 투과영역(TA)은 컴포넌트영역(CA)에서 교번적으로 배치될 수 있다.
컴포넌트영역(CA)에는 하부금속층(BML)이 배치될 수 있다. 하부금속층(BML)은 보조 박막트랜지스터(TFT')의 하부에 대응하도록 배치될 수 있다. 이러한 하부금속층(BML)은 외부 광이 보조 박막트랜지스터(TFT') 등이 포함된 보조 부화소(Pa)에 도달하는 것을 차단할 수 있다. 예컨대, 하부금속층(BML)은 컴포넌트(20)로부터 출사되는 광이 보조 부화소(Pa)에 도달하는 것을 차단할 수 있다. 일부 실시예에서, 하부금속층(BML)에는 정전압 또는 신호가 인가되어, 정전기 방전에 의한 화소회로의 손상을 방지할 수 있다.
박막봉지층(300)은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있다. 이와 관련하여, 도 2는 제1 무기봉지층(310), 및 제2 무기봉지층( 330)과 이들 사이의 유기봉지층(320)을 나타낸다
제1 무기봉지층(310), 및 제2 무기봉지층(330)은 알루미늄옥사이드, 티타늄옥사이드, 타탈륨옥사이드, 하프늄옥사이드, 아연옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 하나 이상의 무기 절연물을 포함할 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
하부보호필름(175)은 기판(100)의 하부에 부착되어, 기판(100)을 지지하고 보호하는 역할을 할 수 있다. 하부보호필름(175)은 컴포넌트영역(CA)에 대응하는 개구(175OP)를 구비할 수 있다. 하부보호필름(175)에 개구(175OP)를 구비함으로써, 컴포넌트영역(CA)의 광 투과율을 향상시킬 수 있다. 하부보호필름(175)은 폴리에틸렌 테레프탈레이드(polyethylene terephthalate) 또는 폴리이미드(polyimide)를 포함하여 구비될 수 있다.
컴포넌트영역(CA)의 면적은 컴포넌트(20)가 배치되는 면적에 비해서 크게 구비될 수 있다. 이에 따라, 하부보호필름(175)에 구비된 개구(175OP)의 면적은 상기 컴포넌트영역(CA)의 면적과 일치하지 않을 수 있다. 예컨대, 개구(175OP)의 면적은 컴포넌트영역(CA)의 면적에 비해 작게 구비될 수 있다.
또한, 컴포넌트영역(CA)에는 복수의 컴포넌트(20)가 배치될 수 있다. 상기 복수의 컴포넌트(20)는 서로 기능을 달리할 수 있다. 예컨대, 복수의 컴포넌트(20) 중 하나는 카메라 일 수 있고, 다른 하나는 적외선 센서일 수 있다.
도시되지는 않았으나, 표시 패널(10) 상에는 터치입력을 감지하는 입력감지부재, 편광자(polarizer)와 지연자(retarder) 또는 컬러필터와 블랙매트릭스를 포함하는 반사 방지부재, 및 투명한 윈도우와 같은 구성요소가 더 배치될 수 있다.
한편, 본 실시예에서 표시요소층(200)을 밀봉하는 봉지부재로 박막봉지층(300)을 이용한 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 예컨대, 표시요소층(200)을 밀봉하는 부재로써, 실런트 또는 프릿에 의해서 기판(100)과 합착되는 밀봉기판이 이용될 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 평면도이다.
도 3을 참조하면, 표시 장치(1)를 이루는 각종 구성 요소들은 기판(100) 상에 배치된다. 기판(100)은 표시영역(DA), 및 표시영역(DA)을 둘러싸는 주변영역(PDA)을 포함한다. 표시영역(DA)은 메인 이미지가 디스플레이 되는 메인 표시영역(MDA)과, 투과영역(TA)을 가지며 보조 이미지가 디스플레이 되는 컴포넌트영역(CA)을 포함한다. 보조 이미지는 메인 이미지와 함께 하나의 전체 이미지를 형성할 수도 있고, 보조 이미지는 메인 이미지로부터 독립된 이미지일 수도 있다.
메인 표시영역(MDA)에는 복수의 메인 부화소(Pm)들이 배치된다. 메인 부화소(Pm)들은 각각 유기발광다이오드(OLED)와 같은 표시요소로 구현될 수 있다. 각 메인 부화소(Pm)는 예컨대 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다. 메인 표시영역(MDA)은 밀봉부재로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다.
컴포넌트영역(CA)은 전술한 바와 같이 메인 표시영역(MDA)의 일측에 위치거나, 표시영역(DA)의 내측에 배치되어 메인 표시영역(MDA)에 의해 둘러싸일 수 있다. 컴포넌트영역(CA)에는 복수의 보조 부화소(Pa)들이 배치된다. 복수개의 보조 부화소(Pa)들은 각각 유기발광다이오드(OLED)와 같은 표시요소에 의해서 구현될 수 있다. 각 보조 부화소(Pa)는 예컨대, 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다. 컴포넌트영역(CA)은 밀봉부재로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다.
한편, 컴포넌트영역(CA)은 투과영역(TA)을 가질 수 있다. 투과영역(TA)은 복수 개의 보조 부화소(Pa)들을 둘러싸도록 배치될 수 있다. 또는 투과영역(TA)은 복수 개의 보조 부화소(Pa)들과 격자 형태로 배치될 수도 있다.
컴포넌트영역(CA)은 투과영역(TA)을 갖기에, 컴포넌트영역(CA)의 해상도는 메인 표시영역(MDA)의 해상도보다 낮을 수 있다. 예컨대, 컴포넌트영역(CA)의 해상도는 메인 표시영역(MDA)의 해상도의 약 1/2, 3/8, 1/3, 1/4, 2/9, 1/8, 1/9, 1/16 등일 수 있다. 예컨대 메인 표시영역(MDA)의 해상도는 약 400ppi 이상이고, 컴포넌트영역(CA)의 해상도는 약 200ppi 또는 약 100ppi 일 수 있다.
메인 부화소(Pm), 및 보조 부화소(Pa)들을 구동하는 화소회로들 각각은 주변영역(DPA)에 배치된 외곽회로들과 전기적으로 연결될 수 있다. 주변영역(DPA)에는 제1 스캔 구동회로(SDRV1), 제2 스캔 구동회로(SDRV2), 단자부(PAD), 구동전압 공급라인(11) 및 공통전압 공급라인(13)이 배치될 수 있다.
제1 스캔 구동회로(SDRV1)는 스캔선(SL)을 통해 메인 부화소(Pm), 및 보조 부화소(Pa)들을 구동하는 화소회로들 각각에 스캔신호를 인가할 수 있다. 제1 스캔 구동회로(SDRV1)는 발광제어선(EL)을 통해 각 화소회로에 발광제어신호를 인가할 수 있다. 제2 스캔 구동회로(SDRV2)는 메인 표시영역(MDA)을 중심으로 제1 스캔 구동회로(SDRV1)의 반대편에 위치할 수 있으며, 제1 스캔 구동회로(SDRV1)와 대략 평행할 수 있다. 메인 표시영역(MDA)의 메인 부화소(Pm)들의 화소회로 중 일부는 제1 스캔 구동회로(SDRV1)와 전기적으로 연결될 수 있고, 나머지는 제2 스캔 구동회로(SDRV2)에 전기적으로 연결될 수 있다. 컴포넌트영역(CA)의 보조 부화소(Pa)들의 화소회로 일부는 제1 스캔 구동회로(SDRV1)와 전기적으로 연결될 수 있고, 나머지는 제2 스캔 구동회로(SDRV2)에 전기적으로 연결될 수 있다. 제2 스캔 구동회로(SDRV2)는 생략될 수 있다.
단자부(PAD)는 기판(100)의 일측에 배치될 수 있다. 단자부(PAD)는 절연층에 의해 덮이지 않고 노출되어 표시 회로 보드(30)와 연결된다. 표시 회로 보드(30)에는 표시 구동부(32)가 배치될 수 있다.
표시 구동부(32)는 제1 스캔 구동회로(SDRV1)와 제2 스캔 구동회로(SDRV2)에 전달하는 제어 신호를 생성할 수 있다. 표시 구동부(32)는 데이터신호를 생성하며, 생성된 데이터신호는 팬아웃 배선(FW) 및 팬아웃 배선(FW)과 연결된 데이터선(DL)을 통해 메인 부화소(Pm), 및 보조 부화소(Pa)들의 화소회로에 전달될 수 있다.
표시 구동부(32)는 구동전압 공급라인(11)에 구동전압(ELVDD)을 공급할 수 있고, 공통전압 공급라인(13)에 공통전압(ELVSS)을 공급할 수 있다. 구동전압(ELVDD)은 구동전압 공급라인(11)과 연결된 구동전압선(PL)을 통해 메인 부화소(Pm), 및 보조 부화소(Pa)들의 화소회로에 인가되고, 공통전압(ELVSS)은 공통전압 공급라인(13)과 연결되어 표시요소의 대향전극에 인가될 수 있다.
구동전압 공급라인(11)은 메인 표시영역(MDA)의 하측에서 x 방향으로 연장되어 구비될 수 있다. 공통전압 공급라인(13)은 루프 형상에서 일측이 개방된 형상을 가져, 메인 표시영역(MDA)을 부분적으로 둘러쌀 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 단면도이다. 도 4는 본 발명의 일 실시예에 따른 표시 장치(1)의 일부를 나타낸 개략적인 단면도로, 메인 표시영역(MDA), 및 컴포넌트영역(CA)을 개략적으로 도시한 단면도이다.
도 4를 참조하면, 표시 장치(1)는 메인 표시영역(MDA), 및 컴포넌트영역(CA)을 포함할 수 있다. 메인 표시영역(MDA)에는 메인 부화소(Pm)가 배치되고, 컴포넌트영역(CA)에는 보조 부화소(Pa)가 배치될 수 있다. 컴포넌트영역(CA)은 투과영역(TA)을 구비할 수 있다.
메인 표시영역(MDA)에는 메인 박막트랜지스터(TFT)와 메인 스토리지 커패시터(Cst)를 포함하는 메인 화소회로, 및 메인 화소회로와 연결된 메인 표시요소로써 메인 유기발광다이오드(OLED)가 배치될 수 있다. 컴포넌트영역(CA)에는 보조 박막트랜지스터(TFT')와 보조 스토리지 커패시터(Cst')를 포함하는 보조 화소회로, 및 보조 화소회로와 연결된 보조 표시요소로써 보조 유기발광다이오드(OLED')가 배치될 수 있다.
본 실시예에서는 표시요소로써 유기발광다이오드가 채용된 것을 예를 들고 있으나, 다른 실시예로 표시요소로써 무기 발광 소자, 또는 양자점 발광 소자 등이 채용될 수 있다.
기판(100) 상에는 버퍼층(111)이 배치될 수 있다. 버퍼층(111)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 산화물 또는 질화물과 같은 무기물, 유기물 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 기판(100)과 버퍼층(111) 사이에는 외기의 침투를 차단하는 배리어층(미도시)이 더 포함될 수 있다. 일부 실시예에서, 버퍼층(111)은 실리콘산화물(SiO2), 실리콘질화물(SiNX) 실리콘산질화물(SiOXNY) 중 적어도 하나로 구비될 수 있다. 버퍼층(111)은 제1 버퍼층(111a), 및 제2 버퍼층(111b)이 적층되는 구조로 구비될 수 있다. 이때 제1 버퍼층(111a)과 제2 버퍼층(111b)은 서로 다른 재질로 이루어질 수 있다. 예컨대, 제1 버퍼층(111a)은 실리콘 질화물을 함유할 수 있고, 제2 버퍼층(111b)은 실리콘 산화물을 함유할 수 있다. 컴포넌트영역(CA)에 배치된 버퍼층(111)은 투과영역(TA)에 대응되는 개구를 가질 수 있다. 도 4에서는 제1 버퍼층(111a), 및 제2 버퍼층(111b)의 적어도 일부가 제거되어 제1 버퍼층(111a), 및 제2 버퍼층(111b)이 투과영역(TA)에 대응하는 개구를 구비하는 것을 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 투과영역(TA)에 중첩되는 제1 버퍼층(111a)이 제거되지 않은 채로 기판(100) 상에 배치될 수 있다. 또한, 투과영역(TA)에 중첩되는 제2 버퍼층(111b)도 제거되지 않은 채로 기판(100) 상에 배치될 수 있다.
컴포넌트영역(CA)에서, 제1 버퍼층(111a)과 제2 버퍼층(111b) 사이에는 하부금속층(BML)이 배치될 수 있다. 다른 실시예로, 하부금속층(BML)은 기판(100)과 제1 버퍼층(111a) 사이에 배치될 수도 있다. 하부금속층(BML)은 보조 박막트랜지스터(TFT')의 하부에 배치되어, 컴포넌트(20) 등으로부터 방출되는 빛에 의해서 보조 박막트랜지스터(TFT')의 특성이 열화되는 것을 방지할 수 있다.
하부금속층(BML)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있다. 하부금속층(BML)은 전술한 물질의 단일층 또는 다층일 수 있다.
컴포넌트영역(CA)의 하부금속층(BML)은 컴포넌트영역(CA)에 배치된 보조 화소회로(PC')와 중첩될 수 있다. 예컨대, 컴포넌트영역(CA)의 하부금속층(BML)은 컴포넌트영역(CA) 전체에 대응되도록 구비될 수 있다. 이 경우, 하부금속층(BML)은 투과영역(TA)에 대응되는 제1 홀(H1)을 구비할 수 있다. 일부 실시예에서, 상기 하부금속층(BML)에 의해 정의된 제1 홀(H1)의 형상 및 크기에 의해서 투과영역(TA)의 형상 및 크기가 정의될 수 있다. 투과영역(TA)의 가장 좁은 폭(Wt)은 하부금속층(BML)에 의해 정의된 제1 홀(H1)의 폭과 동일하게 구비될 수 있다.
메인 표시영역(MDA)에는 하부금속층(BML)이 배치되지 않는 것이 공정상 유리할 수 있다. 하부금속층(BML)이 기판(100)의 전면, 또는 상당 부분에 구비되는 경우 메인 박막트랜지스터(TFT)의 반도체층을 레이저를 이용하여 결정화하는 공정에서 불량이 발생할 수 있다.
버퍼층(111) 상부에는 메인 박막트랜지스터(TFT), 및 보조 박막트랜지스터(TFT')가 배치될 수 있다. 메인 박막트랜지스터(TFT)는 메인 반도체층(A1), 메인 게이트전극(G1), 메인 소스전극(S1), 메인 드레인전극(D1)을 포함하고, 보조 박막트랜지스터(TFT')는 보조 반도체층(A2), 보조 게이트전극(G2), 보조 소스전극(S2), 보조 드레인전극(D2)을 포함한다. 메인 박막트랜지스터(TFT)는 메인 유기발광다이오드(OLED)와 연결되어 메인 유기발광다이오드(OLED)를 구동할 수 있다. 보조 박막트랜지스터(TFT')는 보조 유기발광다이오드(OLED')와 연결되어 보조 유기발광다이오드(OLED')를 구동할 수 있다.
메인 반도체층(A1), 및 보조 반도체층(A2)은 버퍼층(111) 상에 배치되며, 폴리 실리콘을 포함할 수 있다. 다른 실시예로, 메인 반도체층(A1), 및 보조 반도체층(A2)은 비정질 실리콘(amorphous silicon)을 포함할 수 있다. 다른 실시예로, 메인 반도체층(A1), 및 보조 반도체층(A2)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 메인 반도체층(A1), 및 보조 반도체층(A2)은 채널영역과 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
보조 반도체층(A2)은 버퍼층(111)을 사이에 두고 하부금속층(BML)과 중첩될 수 있다. 일 실시예로서, 보조 반도체층(A2)의 폭은 하부금속층(BML)의 폭 보다 작게 형성될 수 있으며, 따라서 기판(100)에 수직한 방향에서 사영하였을 때 보조 반도체층(A2)은 전체적으로 하부금속층(BML)과 중첩될 수 있다.
메인 반도체층(A1), 및 보조 반도체층(A2)을 덮도록 제1 절연층(112)이 구비될 수 있다. 제1 절연층(112)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOXNY), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등과 같은 무기 절연물을 포함할 수 있다. 제1 절연층(112)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제1 절연층(112) 상에는 메인 반도체층(A1)과 중첩되는 메인 게이트전극(G1)이 배치될 수 있고, 보조 반도체층(A2)과 중첩되는 보조 게이트전극(G2)이 배치될 수 있다. 메인 게이트전극(G1), 및 보조 게이트전극(G2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다.
제2 절연층(113)은 메인 게이트전극(G1), 및 보조 게이트전극(G2)을 덮도록 구비될 수 있다. 제2 절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOXNY), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등과 같은 무기 절연물을 포함할 수 있다. 제2 절연층(113)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제2 절연층(113) 상에는 메인 스토리지 커패시터(Cst)의 메인 상부전극(CE2), 및 보조 스토리지 커패시터(Cst')의 보조 상부전극(CE2')이 배치될 수 있다.
메인 표시영역(MDA)에서 메인 상부전극(CE2)은 그 하부에 배치된 메인 게이트전극(G1)과 중첩될 수 있다. 제2 절연층(113)을 사이에 두고 중첩되는 메인 게이트전극(G1), 및 메인 상부전극(CE2)은 메인 스토리지 커패시터(Cst)를 이룰 수 있다. 메인 게이트전극(G1)은 메인 스토리지 커패시터(Cst)의 메인 하부전극(CE1)과 일체로 구비될 수 있다. 일 실시예로, 메인 스토리지 커패시터(Cst)는 메인 박막트랜지스터(TFT)와 중첩되지 않을 수 있으며, 메인 스토리지 커패시터(Cst)의 메인 하부전극(CE1)은 메인 박막트랜지스터(TFT)의 메인 게이트전극(G1)과 별개의 독립된 구성요소일 수 있다.
컴포넌트영역(CA)에서 보조 상부전극(CE2')은 그 하부에 배치된 보조 게이트전극(G2)과 중첩될 수 있다. 제2 절연층(113)을 사이에 두고 중첩되는 보조 게이트전극(G2), 및 보조 상부전극(CE2')은 보조 스토리지 커패시터(Cst')를 이룰 수 있다. 보조 게이트전극(G2)은 보조 스토리지 커패시터(Cst')의 보조 하부전극(CE1')과 일체로 구비될 수 있다. 일 실시예로, 보조 스토리지 커패시터(Cst')는 보조 박막트랜지스터(TFT')와 중첩되지 않을 수 있으며, 보조 스토리지 커패시터(Cst')의 보조 하부전극(CE1')은 보조 박막트랜지스터(TFT')의 보조 게이트전극(G2)과 별개의 독립된 구성요소일 수 있다.
메인 상부전극(CE2) 및 보조 상부전극(CE2')은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
제3 절연층(115)은 메인 상부전극(CE2) 및 보조 상부전극(CE2')을 덮도록 형성될 수 있다. 제3 절연층(115)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOXNY), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다. 제3 절연층(115)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
이러한 제1 절연층(112), 제2 절연층(113), 및 제3 절연층(115)을 통칭하여 무기절연층(IL)이라고 하면, 무기절연층(IL)은 투과영역(TA)에 대응되는 제2 홀(H2)을 가질 수 있다. 제2 홀(H2)은 기판(100)의 상면의 일부를 노출시킬 수 있다. 또한, 도시되지는 않았으나 투과영역(TA)에 버퍼층(111)이 배치되는 경우, 제2 홀(H2)은 버퍼층(111)의 상면의 일부를 노출시킬 수도 있다. 제2 홀(H2)은 투과영역(TA)에 대응되도록 형성된 제1 절연층(112)의 개구, 제2 절연층(113)의 개구, 및 제3 절연층(115)의 개구가 중첩된 것일 수 있다. 이러한 개구들은 별도의 공정을 통해서 각각 형성되거나 동일한 공정을 통해서 동시에 형성될 수 있다. 이러한 개구들이 별도의 공정으로 형성되는 경우, 제2 홀(H2)의 내측면은 매끄럽지 않고 계단 형상과 같은 단차를 가질 수도 있다.
메인 소스전극(S1), 메인 드레인전극(D1), 보조 소스전극(S2), 및 보조 드레인전극(D2)은 제3 절연층(115) 상에 배치될 수 있다. 메인 소스전극(S1), 메인 드레인전극(D1), 보조 소스전극(S2), 및 보조 드레인전극(D2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 메인 소스전극(S1), 메인 드레인전극(D1), 보조 소스전극(S2), 및 보조 드레인전극(D2)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
메인 소스전극(S1), 메인 드레인전극(D1), 보조 소스전극(S2), 및 보조 드레인전극(D2)을 덮도록 평탄화층(117)이 배치될 수 있다. 평탄화층(117)은 그 상부에 배치되는 메인 화소전극(210), 및 보조 화소전극(210')이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다.
평탄화층(117)은 유기물질 또는 무기물질을 포함할 수 있으며, 단층구조 또는 다층구조를 가질 수 있다. 일 실시예로, 평탄화층(117)은 제1 평탄화층, 및 제2 평탄화층으로 구비될 수 있다. 이에 따라, 제1 평탄화층과 제2 평탄화층 사이에 배선 등의 도전 패턴을 형성할 수 있어, 고집적화에 유리할 수 있다.
이러한, 평탄화층(117)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 또는 비닐알콜계 고분자 등을 포함할 수 있다. 한편, 평탄화층(117)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOXNY), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등과 같은 무기 절연물을 포함할 수 있다. 예컨대, 평탄화층(117)은 투명한 물질로 구비될 수 있다. 평탄화층(117)을 형성할 시, 층을 형성한 후 평탄한 상면을 제공하기 위해서 그 층의 상면에 화학적 기계적 폴리싱이 수행될 수 있다.
일 실시예로, 평탄화층(117)은 투과영역(TA) 상에도 배치될 수 있다. 평탄화층(117)은 하부금속층(BML)에 의해 정의된 제1 홀(H1), 및 무기절연층(IL)에 의해 정의된 제2 홀(H2)을 덮도록 투과영역(TA) 상에 구비될 수 있다.
평탄화층(117)에는 메인 박막트랜지스터(TFT)의 메인 소스전극(S1), 및 메인 드레인전극(D1) 중 어느 하나를 노출시키는 비아홀이 구비될 수 있고, 보조 박막트랜지스터(TFT')의 보조 소스전극(S2), 및 보조 드레인전극(D2) 중 어느 하나를 노출시키는 비아홀이 구비될 수 있다.
평탄화층(117) 상에는 메인 유기발광다이오드(OLED), 및 보조 유기발광다이오드(OLED')가 배치될 수 있다. 메인 유기발광다이오드(OLED)의 메인 화소전극(210)은 평탄화층(117)에 구비된 비아홀을 통해 메인 소스전극(S1) 또는 메인 드레인전극(D1)과 컨택되어 메인 박막트랜지스터(TFT)에 전기적으로 연결될 수 있다. 보조 유기발광다이오드(OLED')의 보조 화소전극(210')은 평탄화층(117)에 구비된 비아홀을 통해 보조 소스전극(S2), 및 보조 드레인전극(D2)과 컨택되어 보조 박막트랜지스터(TFT')와 전기적으로 연결될 수 있다.
메인 표시영역(MDA)의 평탄화층(117) 상에는 메인 화소전극(210)이 배치될 수 있고, 컴포넌트영역(CA)의 평탄화층(117) 상에는 보조 화소전극(210')이 배치될 수 있다.
메인 화소전극(210)과 보조 화소전극(210')은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 메인 화소전극(210)과 보조 화소전극(210')은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 예컨대 메인 화소전극(210)과 보조 화소전극(210')은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막들을 갖는 구조를 가질 수 있다. 이 경우, 메인 화소전극(210)과 보조 화소전극(210')은 ITO/Ag/ITO로 적층된 구조를 가질 수 있다.
화소정의막(119)은 평탄화층(117) 상에서, 메인 화소전극(210), 및 보조 화소전극(210') 각각의 가장자리를 덮으며, 메인 화소전극(210), 및 보조 화소전극(210')의 적어도 일부를 노출시키는 제1 개구(OP1), 및 제2 개구(OP2)를 구비할 수 있다. 상기 제1 개구(OP1)에 의해서 메인 유기발광다이오드(OLED)의 발광영역, 즉 메인 부화소(Pm)의 크기, 및 형상이 정의될 수 있다. 또한, 상기 제2 개구(OP2)에 의해서 보조 유기발광다이오드(OLED')의 발광영역, 즉 보조 부화소(Pa)의 크기, 및 형상이 정의될 수 있다.
화소정의막(119)은 메인 화소전극(210)의 가장자리와 메인 화소전극(210) 상부의 대향전극(230) 사이의 거리를 증가시킴으로써, 메인 화소전극(210)의 가장자리에 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다. 또한, 화소정의막(119)은 보조 화소전극(210')의 가장자리와 보조 화소전극(210') 상부의 대향전극(230) 사이의 거리를 증가시킴으로써, 보조 화소전극(210')의 가장자리에 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다.
화소정의막(119)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane), 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
메인 화소전극(210)의 적어도 일부를 노출시키는 제1 개구(OP1)의 내부에는 메인 발광층(220b)이 배치될 수 있고, 보조 화소전극(210')의 적어도 일부를 노출시키는 제2 개구(OP2)의 내부에는 보조 발광층(220b')이 배치될 수 있다. 메인 발광층(220b)과 보조 발광층(210b')은 고분자 물질 또는 저분자 물질을 포함할 수 있으며, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
메인 발광층(220b)과 보조 발광층(220b')의 상부 및/또는 하부에는 유기 기능층(220e)이 배치될 수 있다. 유기 기능층(220e)은 제1 기능층(220a) 및/또는 제2 기능층(220c)을 포함할 수 있다. 제1 기능층(220a) 또는 제2 기능층(220c)은 생략될 수 있다.
제1 기능층(220a)은 메인 발광층(220b)과 보조 발광층(220b')의 하부에 배치될 수 있다. 제1 기능층(220a)은 유기물로 구비된 단층 또는 다층일 수 있다. 제1 기능층(220a)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)일 수 있다. 또는, 제1 기능층(220a)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다. 제1 기능층(220a)은 메인 표시영역(MDA)에 포함된 메인 유기발광다이오드(OLED)와 컴포넌트영역(CA)에 포함된 보조 유기발광다이오드(OLED')에 대응되도록 일체로 형성될 수 있다.
제2 기능층(220c)은 메인 발광층(220b), 및 보조 발광층(220b') 상부에 배치될 수 있다. 제2 기능층(220c)은 유기물로 구비된 단층 또는 다층일 수 있다. 제2 기능층(220c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제2 기능층(220c)은 메인 표시영역(MDA)에 포함된 메인 유기발광다이오드(OLED)와 컴포넌트영역(CA)에 포함된 보조 유기발광다이오드(OLED')에 대응되도록 형성될 수 있다.
제2 기능층(220c) 상부에는 대향전극(230)이 배치될 수 있다. 대향전극(230)은 일함수가 낮은 도전성 물질을 포함할 수 있다. 예컨대, 대향전극(230)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(230)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 대향전극(230)은 메인 표시영역(MDA)에 포함된 메인 유기발광다이오드(OLED)와 컴포넌트영역(CA)에 포함된 보조 유기발광다이오드(OLED')들에 대응되도록 형성될 수 있다.
메인 표시영역(MDA)에 형성된 메인 화소전극(210)으로부터 대향전극(230)까지의 층들은 메인 유기발광다이오드(OLED)를 이룰 수 있다. 컴포넌트영역(CA)에 형성된 보조 화소전극(210')으로부터 대향전극(230)까지의 층들은 보조 유기발광다이오드(OLED')를 이룰 수 있다.
대향전극(230) 상에는 유기물질을 포함하는 상부층(250)이 배치될 수 있다. 상부층(250)은 대향전극(230)을 보호하는 동시에 광추출 효율을 높이기 위해서 마련된 층일 수 있다. 상부층(250)은 대향전극(230)보다 굴절률이 높은 유기물질을 포함할 수 있다. 또는, 상부층(250)은 굴절율이 서로 다른 층들이 적층되어 구비될 수 있다. 예컨대, 상부층(250)은 고굴절률층/저굴절률층/고굴절률층이 적층되어 구비될 수 있다. 이 때, 고굴절률층의 굴절률은 1.7이상 일 수 있으며, 저굴절률층의 굴절률은 1.3이하 일 수 있다. 상부층(250)은 추가적으로 LiF를 포함할 수 있다. 또는, 상부층(250)은 추가적으로 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOXNY)과 같은 무기 절연물을 포함할 수 있다. 다른 실시예로, 상부층(250)은 생략될 수도 있다.
투과영역(TA)에는 유기 기능층(220e), 대향전극(230), 및 상부층(250)이 배치되지 않을 수 있다. 예컨대, 유기 기능층(220e), 대향전극(230), 및 상부층(250)은 FMM 마스크 등을 이용하여 패터닝될 수 있다. 또한, 유기 기능층(220e), 대향전극(230), 및 상부층(250)은 유기 기능층(220e), 대향전극(230), 및 상부층(250)을 형성하는 물질들이 기판(100)의 전면에 형성된 후, 레이저 리프트 오프(laser lift off)를 이용하여 투과영역(TA)에 대응되는 부분에 형성된 유기 기능층(220e), 대향전극(230), 및 상부층(250)이 제거될 수 있다. 이로써, 투과영역(TA)에는 유기 기능층(220e), 대향전극(230), 및 상부층(250)이 배치되지 않을 수 있다. 이를 통해 투과영역(TA)에서의 광 투과율이 현저히 높아질 수 있다.
메인 유기발광다이오드(OLED)와 보조 유기발광다이오드(OLED')는 박막봉지층(300)에 의해서 밀봉될 수 있다. 박막봉지층(300)은 상부층(250) 상에 배치될 수 있다. 박막봉지층(300)은 외부의 수분이나 이물질이 메인 유기발광다이오드(OLED)와 보조 유기발광다이오드(OLED')로 침투하는 것을 방지할 수 있다.
박막봉지층(300)은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있으며, 이와 관련하여 도 4에서는 박막봉지층(300)이 제1 무기봉지층(310), 유기봉지층(320), 및 제2 무기봉지층(330)이 적층된 구조를 도시한다. 다른 실시예에서 유기봉지층의 개수와 무기봉지층의 개수 및 적층 순서는 변경될 수 있다.
제1 무기봉지층(310), 및 제2 무기봉지층(330)은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 또는 실리콘옥시나이트라이드와 같은 하나 이상의 무기 절연물을 포함할 수 있으며, 화학기상증착법(CVD) 등에 의해 형성될 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 소재를 포함할 수 있다. 폴리머 계열의 소재로는 실리콘계 수지, 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
제1 무기봉지층(310), 유기봉지층(320), 및 제2 무기봉지층(330)은 메인 표시영역(MDA), 및 컴포넌트영역(CA)을 커버하도록 일체로 구비될 수 있다. 이에 따라, 제1 무기봉지층(310), 유기봉지층(320) 및 제2 무기봉지층(330)은 투과영역(TA) 상에 배치된 평탄화층(117) 상에 배치될 수 있다.
다른 실시예에서, 유기봉지층(320)은 메인 표시영역(MDA), 및 컴포넌트영역(CA)을 커버하도록 일체로 형성되되, 투과영역(TA)에는 존재하지 않을 수 있다. 바꾸어 말하면, 유기봉지층(320)은 투과영역(TA)에 대응하는 개구를 포함할 수 있다. 이 경우, 제1 무기봉지층(310), 및 제2 무기봉지층(330)은 투과영역(TA)에서 서로 접촉할 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 단면도이다. 도 5에 있어서, 도 4와 동일한 참조부호는 동일 부재를 의미하는 바, 이들의 중복 설명은 생략하고 차이점을 위주로 설명하기로 한다.
도 5를 참조하면, 평탄화층(117)은 투과영역(TA)에 대응되는 제3 홀(H3)을 가질 수 있다. 제3 홀(H3)은 제2 홀(H2)과 중첩될 수 있다. 도 5에서는 제3 홀(H3)이 제2 홀(H2)보다 크게 구비된 것을 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 평탄화층(117)이 무기절연층(IL)의 제2 홀(H2)의 가장자리를 덮도록 구비되어, 제3 홀(H3)의 면적이 제2 홀(H2)의 면적보다 좁게 구비될 수도 있다.
일 실시예로, 투과영역(TA)에서 박막봉지층(300)의 제1 무기봉지층(310)은 기판(100) 상에 바로 배치될 수 있다. 다른 실시예로, 투과영역(TA)에 대응하여 제1 버퍼층(111a)이 제거되지 않는 경우, 투과영역(TA)에서 박막봉지층(300)의 제1 무기봉지층(310)은 제1 버퍼층(111a) 상에 배치될 수 있다.
또한, 유기봉지층(320)이 메인 표시영역(MDA), 및 컴포넌트영역(CA)을 커버하도록 일체로 형성되되 투과영역(TA)에 존재하지 않을 경우, 제1 무기봉지층(310), 및 제2 무기봉지층(330)은 투과영역(TA)에서 서로 접촉할 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 장치에 포함될 수 있는 부화소의 등가회로도이다.
도 6에 도시된 화소회로는 메인 부화소(Pm)의 메인 화소회로(PC)를 도시하며, 보조 부화소(Pa)의 보조 화소회로(PC')는 메인 부화소(Pm)의 메인 화소회로(PC)와 동일할 수도 있고, 다르게 구비될 수도 있다.
도 6을 참조하면, 메인 부화소(Pm)는 메인 화소회로(PC)를 포함할 수 있다. 메인 화소회로(PC)는 메인 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1 메인 초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6), 제2 메인 초기화 박막트랜지스터(T7), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
도 6에서는 각 메인 화소회로(PC) 마다 신호선(SL, SL-1, SL+1, EL, DL)들, 초기화전압선(VL), 및 구동전압선(PL)이 구비된 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 신호선(SL, SL-1, SL+1, EL, DL)들 중 적어도 어느 하나, 또는/및 초기화전압선(VL)은 이웃하는 화소회로들에서 공유될 수 있다.
스토리지 커패시터(Cst)의 다른 하나의 전극은 구동전압선(PL)과 연결될 수 있다. 스토리지 커패시터(Cst)의 어느 하나의 전극은 메인 구동 박막트랜지스터(T1)의 게이트전극, 보상 박막트랜지스터(T3)의 드레인전극 및, 제1 메인 초기화 박막트랜지스터(T4)의 메인 소스전극에 함께 연결될 수 있다.
메인 구동 박막트랜지스터(T1)의 드레인전극은 발광제어 박막트랜지스터(T6)를 경유하여 메인 유기발광다이오드(OLED)와 전기적으로 연결될 수 있다. 메인 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 메인 유기발광다이오드(OLED)에 구동 전류를 공급한다.
스위칭 박막트랜지스터(T2)의 게이트전극은 스캔선(SL)과 연결되고, 소스전극은 데이터선(DL)과 연결된다. 스위칭 박막트랜지스터(T2)의 드레인전극은 구동 박막트랜지스터(T1)의 소스전극과 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 구동전압선(PL)과 연결될 수 있다.
스위칭 박막트랜지스터(T2)는 스캔선(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴 온 되어 데이터선(DL)으로 전달된 데이터신호(Dm)를 메인 구동 박막트랜지스터(T1)의 소스전극으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 게이트전극은 스캔선(SL)에 연결될 수 있다. 보상 박막트랜지스터(T3)의 소스전극은 메인 구동 박막트랜지스터(T1)의 드레인전극과 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 메인 유기발광다이오드(OLED)의 메인 화소전극(210, 도 4)과 연결될 수 있다. 보상 박막트랜지스터(T3)의 드레인전극은 스토리지 커패시터(Cst)의 어느 하나의 전극, 제1 메인 초기화 박막트랜지스터(T4)의 메인 소스전극 및 메인 구동 박막트랜지스터(T1)의 게이트전극과 함께 연결될 수 있다. 보상 박막트랜지스터(T3)는 스캔선(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴 온(turn on)되어 메인 구동 박막트랜지스터(T1)의 게이트전극과 드레인전극을 서로 연결하여 메인 구동 박막트랜지스터(T1)를 다이오드 연결(diode-connection)시킨다.
제1 메인 초기화 박막트랜지스터(T4)의 게이트전극은 이전 스캔선(SL-1)과 연결될 수 있다. 제1 메인 초기화 박막트랜지스터(T4)의 메인 드레인전극은 초기화전압선(VL)과 연결될 수 있다. 제1 메인 초기화 박막트랜지스터(T4)의 메인 소스전극은 스토리지 커패시터(Cst)의 어느 하나의 전극, 보상 박막트랜지스터(T3)의 드레인전극 및 메인 구동 박막트랜지스터(T1)의 게이트전극과 함께 연결될 수 있다. 제1 메인 초기화 박막트랜지스터(T4)는 이전 스캔선(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴 온 되어 초기화전압(Vint)을 메인 구동 박막트랜지스터(T1)의 게이트전극에 전달하여 메인 구동 박막트랜지스터(T1)의 게이트전극의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
동작제어 박막트랜지스터(T5)의 게이트전극은 발광제어선(EL)과 연결될 수 있다. 동작제어 박막트랜지스터(T5)의 소스전극은 구동전압선(PL)과 연결될 수 있다. 동작제어 박막트랜지스터(T5)의 드레인전극은 구동 박막트랜지스터(T1)의 소스전극 및 스위칭 박막트랜지스터(T2)의 드레인전극과 연결되어 있다.
발광제어 박막트랜지스터(T6)의 게이트전극은 발광제어선(EL)과 연결될 수 있다. 발광제어 박막트랜지스터(T6)의 소스전극은 메인 구동 박막트랜지스터(T1)의 드레인전극 및 보상 박막트랜지스터(T3)의 소스전극과 연결될 수 있다. 발광제어 박막트랜지스터(T6)의 드레인전극은 메인 유기발광다이오드(OLED)의 메인 화소전극(210, 도 4)과 전기적으로 연결될 수 있다. 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광제어선(EL)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴 온 되어 구동전압(ELVDD)이 메인 유기발광다이오드(OLED)에 전달되며, 메인 유기발광다이오드(OLED)에 구동 전류가 흐르게 된다.
제2 메인 초기화 박막트랜지스터(T7)의 게이트전극은 이후 스캔선(SL+1)에 연결될 수 있다. 제2 메인 초기화 박막트랜지스터(T7)의 메인 소스전극은 메인 유기발광다이오드(OLED)의 메인 화소전극(210, 도 4)과 연결될 수 있다. 제2 메인 초기화 박막트랜지스터(T7)의 메인 드레인전극은 초기화전압선(VL)과 연결될 수 있다. 제2 메인 초기화 박막트랜지스터(T7)는 이후 스캔선(SL+1)을 통해 전달받은 이후 스캔신호(Sn+1)에 따라 턴 온 되어 메인 유기발광다이오드(OLED)의 메인 화소전극(210, 도 4)을 초기화시킬 수 있다.
도 6에서는, 제1 메인 초기화 박막트랜지스터(T4)와 제2 메인 초기화 박막트랜지스터(T7)가 각각 이전 스캔선(SL-1) 및 이후 스캔선(SL+1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 제1 메인 초기화 박막트랜지스터(T4) 및 제2 메인 초기화 박막트랜지스터(T7)는 모두 이전 스캔선(SLn-1)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동할 수 있다.
스토리지 커패시터(Cst)의 다른 하나의 전극은 구동전압선(PL)과 연결될 수 있다. 스토리지 커패시터(Cst)의 어느 하나의 전극은 메인 구동 박막트랜지스터(T1)의 게이트전극, 보상 박막트랜지스터(T3)의 드레인전극 및, 제1 메인 초기화 박막트랜지스터(T4)의 메인 소스전극에 함께 연결될 수 있다.
메인 유기발광다이오드(OLED)의 대향전극(예컨대, 캐소드)은 공통전압(ELVSS)을 제공 받는다. 메인 유기발광다이오드(OLED)는 메인 구동 박막트랜지스터(T1)로부터 구동 전류를 전달받아 발광한다.
도 7은 본 발명의 일 실시예에 따른 표시 장치에 포함될 수 있는 화소회로의 구조를 개략적으로 도시한 평면도이다.
도 7을 참조하면, 메인 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1 메인 초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6), 및 제2 메인 초기화 박막트랜지스터(T7)는 메인 반도체층(1130)을 따라 배치되며, 메인 반도체층(1130)의 일부 영역들은, 메인 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1 메인 초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6), 및 제2 메인 초기화 박막트랜지스터(T7)의 반도체층들을 이룰 수 있다. 메인 반도체층(1130)은 무기 절연물질인 버퍼층(111, 도 4)이 형성된 기판(100, 도 4) 상에 배치된다.
메인 반도체층(1130)의 일부 영역들은, 메인 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1 메인 초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6), 및 제2 메인 초기화 박막트랜지스터(T7)의 반도체층들에 해당한다. 바꾸어 말하면, 메인 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1 메인 초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6), 및 제2 메인 초기화 박막트랜지스터(T7)의 반도체층들은 서로 연결되며 다양한 형상으로 굴곡진 것으로 이해할 수 있다.
메인 반도체층(1130)은 채널영역 및 채널영역 양측의 소스영역 및 드레인영역을 포함하는데, 소스영역 및 드레인영역은 해당하는 박막트랜지스터의 소스전극 및 드레인전극으로 이해될 수 있다. 이하는 편의상, 소스영역 및 드레인영역을 각각 소스전극 및 드레인전극으로 부른다.
메인 구동 박막트랜지스터(T1)는 구동 채널영역에 중첩하는 구동 게이트전극(G1), 및 구동 채널영역 양측의 구동 소스전극(S1) 및 구동 드레인전극(D1)을 포함한다. 구동 게이트전극(G1)과 중첩하는 구동 채널영역은 오메가 형상과 같이 절곡된 형상을 가짐으로써 좁은 공간 내에 긴 채널길이를 형성할 수 있다. 구동 채널영역의 길이가 긴 경우 게이트 전압의 구동 범위(driving range)가 넓어지게 되어 발광소자인 메인 유기발광다이오드(OLED, 도 6)에서 방출되는 빛의 계조를 보다 정교하게 제어할 수 있으며, 표시 품질을 향상시킬 수 있다.
스위칭 박막트랜지스터(T2)는 스위칭 채널영역에 중첩하는 스위칭 게이트전극(G2) 및 스위칭 채널영역 양측의 스위칭 소스전극(S2) 및 스위칭 드레인전극(D2)을 포함한다. 스위칭 드레인전극(D2)은 구동 소스전극(S1)과 연결될 수 있다.
보상 박막트랜지스터(T3)는 듀얼 박막트랜지스터로, 2개의 보상 채널영역에 중첩하는 보상 게이트전극(G3)들을 구비할 수 있으며, 양 측에 배치된 보상 소스전극(S3) 및 보상 드레인전극(D3)을 포함할 수 있다. 보상 박막트랜지스터(T3)는 후술할 노드연결선(1174)을 통해 메인 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 연결될 수 있다.
제1 메인 초기화 박막트랜지스터(T4)는 듀얼 박막트랜지스터로, 2개의 제1 메인 초기화 채널영역에 중첩하는 제1 초기화 게이트전극(G4)을 구비하며, 양측에 배치된 제1 초기화 소스전극(S4), 및 제1 메인 초기화 드레인전극(D4)을 포함할 수 있다.
동작제어 박막트랜지스터(T5)는 동작제어 채널영역에 중첩하는 동작제어 게이트전극(G5), 및 양측에 위치하는 동작제어 소스전극(S5) 및 동작제어 드레인전극(D5)을 포함할 수 있다. 동작제어 드레인전극(D5)은 구동 소스전극(S1)과 연결될 수 있다.
발광제어 박막트랜지스터(T6)는 발광제어 채널영역에 중첩하는 발광제어 게이트전극(G6), 및 양측에 위치하는 발광제어 소스전극(S6) 및 발광제어 드레인전극(D6)을 포함할 수 있다. 발광제어 소스전극(S6)은 구동 드레인전극(D1)과 연결될 수 있다.
제2 메인 초기화 박막트랜지스터(T7)는 제2 초기화 채널영역에 중첩하는 제2 초기화 게이트전극(G7), 및 양측에 위치하는 제2 메인 초기화 소스전극(S7) 및 제2 메인 초기화 드레인전극(D7)을 포함할 수 있다.
전술한 박막트랜지스터들은 신호선(SL, SL-1, EL, DL), 제1 초기화전압선(VL), 제2 초기화전압선(VL2), 및 구동전압선(PL)에 연결될 수 있다.
전술한 메인 반도체층(1130) 상에는 절연층(들)을 사이에 두고 스캔선(SL), 이전 스캔선(SL-1), 발광제어선(EL), 및 구동 게이트전극(G1)이 배치될 수 있다.
스캔선(SL)은 x 방향을 따라 연장될 수 있다. 스캔선(SL)의 일 영역들은 스위칭 및 보상 게이트전극(G2, G3)에 해당할 수 있다. 예컨대, 스캔선(SL) 중 스위칭 및 보상 박막트랜지스터(T2, T3)의 채널영역들과 중첩하는 영역이 각각 스위칭 및 보상 게이트전극(G2, G3)일 수 있다.
이전 스캔선(SL-1)은 x 방향을 따라 연장되되, 일부 영역들은 각각 제1 및 제2 초기화 게이트전극(G4, G7)에 해당할 수 있다. 예컨대, 이전 스캔선(SL-1) 중 제1 및 제2 메인 초기화 박막트랜지스터(T4, T7)의 채널영역들과 중첩하는 영역이 각각 제1 및 제2 메인 초기화 게이트전극(G4, G7)일 수 있다.
발광제어선(EL)은 x 방향을 따라 연장된다. 발광제어선(EL)의 일 영역들은 각각 동작제어 및 발광제어 게이트전극(G5, G6)에 해당할 수 있다. 예컨대, 발광제어선(EL) 중 동작제어 및 발광제어 박막트랜지스터(T6, T7)의 채널영역들과 중첩하는 영역이 각각 동작제어 및 발광제어 게이트전극(G5, G6)일 수 있다.
구동 게이트전극(G1)은 플로팅 전극으로, 전술한 노드연결선(1174)을 통해 보상 박막트랜지스터(T3)와 연결될 수 있다.
전술한 스캔선(SL), 이전 스캔선(SL-1), 발광제어선(EL), 및 메인 구동 게이트전극(G1) 상에는 절연층(들)을 사이에 두고, 전극전압선(HL), 및 초기화전압선(VL1, VL2)이 배치될 수 있다.
전극전압선(HL)은 데이터선(DL) 및 구동전압선(PL)과 교차하도록 x 방향을 따라 연장될 수 있다. 전극전압선(HL)의 일부는 구동 게이트전극(G1)의 적어도 일부를 커버하며, 구동 게이트전극(G1)과 함께 스토리지 커패시터(Cst)를 형성할 수 있다. 예컨대, 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 하부전극(CE1)이 되고 전극전압선(HL)의 일부는 스토리지 커패시터(Cst)의 상부전극(CE2)이 될 수 있다.
스토리지 커패시터(Cst)의 상부전극(CE2)은 구동전압선(PL)과 전기적으로 연결된다. 이와 관련하여, 전극전압선(HL)은 전극전압선(HL) 상에 배치된 구동전압선(PL)과 컨택홀(1158)을 통해 접속될 수 있다. 따라서, 전극전압선(HL)은 구동전압선(PL)과 동일한 전압 레벨(정전압)을 가질 수 있다. 예컨대, 전극전압선(HL)은 +5V의 정전압을 가질 수 있다. 전극전압선(HL)은 횡방향 구동전압선으로 이해할 수 있다.
구동전압선(PL)은 y 방향을 따라 연장되고, 구동전압선(PL)과 전기적으로 연결된 전극전압선(HL)은 y 방향에 교차하는 x 방향을 따라 연장되므로, 표시영역에서 복수의 구동전압선(PL)들과 전극전압선(HL)들은 그물 구조(mesh structure)를 이룰 수 있다.
제1 초기화전압선(VL1)은 제1 초기화연결선(1173a)을 통해 제1 메인 초기화 박막트랜지스터(T4)에 연결되고, 제2 초기화전압선(VL2)은 제2 초기화연결선(1173b)을 통해 제2 메인 초기화 박막트랜지스터(T7)에 연결될 수 있다. 한편, 제1 초기화전압선(VL1)과 제2 초기화전압선(VL2)은 연결부재에 의해 서로 전기적으로 연결되고 정전압(예컨대, -2V 등)을 가질 수 있다.
전극전압선(HL) 상에는 절연층(들)을 사이에 두고 데이터선(DL), 구동전압선(PL), 초기화연결선(1173), 및 노드연결선(1174)이 배치될 수 있다.
데이터선(DL)은 y 방향으로 연장되며, 컨택홀(1154)을 통해 스위칭 박막트랜지스터(T2)의 스위칭 소스전극(S2)에 접속될 수 있다. 데이터선(DL)의 일부는 스위칭 소스전극으로 이해될 수 있다.
구동전압선(PL)은 y 방향으로 연장되며, 전술한 바와 같이 컨택홀(1158)을 통해 전극전압선(HL)에 접속된다. 또한, 컨택홀(1155)을 통해 동작제어 박막트랜지스터(T5)에 연결될 수 있다. 구동전압선(PL)은 컨택홀(1155)을 통해 동작제어 드레인전극(D5)에 접속될 수 있다.
제1 초기화연결선(1173a), 및 제2 초기화연결선(1173b)의 일단은 컨택홀(1152)을 통해 제1 및 제2 초기화 박막트랜지스터(T4, T7)에 연결되고, 타단은 컨택홀(1151)을 통해 후술할 제1 초기화전압선(VL1), 및 제2 초기화전압선(VL2)과 연결될 수 있다.
노드연결선(1174)의 일단은 컨택홀(1156)을 통해 보상 드레인전극(D3)에 연결되고, 타단은 컨택홀(1157)을 통해 구동 게이트전극(G1)에 접속할 수 있다.
도 8은 본 발명의 일 실시예에 따른 표시 장치에 포함될 수 있는 화소회로의 구조를 개략적으로 도시한 평면도이다. 도 8에 있어서, 도 7과 동일한 참조부호는 동일 부재를 의미하는 바, 이들의 중복 설명은 생략하고 차이점을 위주로 설명하기로 한다.
도 8을 참조하면, 보조 화소회로(PC')는 보조 구동 박막트랜지스터(T1'), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1 보조 초기화 박막트랜지스터(T4'), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6), 및 제2 보조 초기화 박막트랜지스터(T7')를 포함할 수 있다. 보조 구동 박막트랜지스터(T1'), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1 보조 초기화 박막트랜지스터(T4'), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6), 및 제2 보조 초기화 박막트랜지스터(T7')는 보조 반도체층(1130')을 따라 배치되며, 보조 반도체층(1130')의 일부 영역들은, 보조 구동 박막트랜지스터(T1'), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1 보조 초기화 박막트랜지스터(T4'), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6), 및 제2 보조 초기화 박막트랜지스터(T7')의 반도체층들을 이룰 수 있다. 보조 반도체층(1130')은 무기 절연물질인 버퍼층(111, 도 4)이 형성된 기판(100, 도 4) 상에 배치된다.
보조 반도체층(1130')의 일부 영역들은, 보조 구동 박막트랜지스터(T1'), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1 보조 초기화 박막트랜지스터(T4'), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6), 및 제2 보조 초기화 박막트랜지스터(T7')의 반도체층들에 해당한다. 바꾸어 말하면, 보조 구동 박막트랜지스터(T1'), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1 보조 초기화 박막트랜지스터(T4'), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6), 및 제2 보조 초기화 박막트랜지스터(T7')의 반도체층들은 서로 연결되며 다양한 형상으로 굴곡진 것으로 이해할 수 있다.
제1 보조 초기화 박막트랜지스터(T4')는 제1 초기화 채널영역에 중첩하는 제1 초기화 게이트전극(G4), 및, 양측에 위치하는 제1 보조 초기화 소스전극(S4'), 및 제1 보조 초기화 드레인전극(D4')을 포함할 수 있다.
제2 보조 초기화 박막트랜지스터(T7')는 제2 초기화 채널영역에 중첩하는 제2 초기화 게이트전극(G7), 및 양측에 위치하는 제2 보조 초기화 소스전극(S7') 및 제2 보조 초기화 드레인전극(D7')을 포함할 수 있다.
보조 화소회로(PC')는 제1 배선(1200), 제2 배선(1300), 제1 초기화연결선(1173a), 및 제2 초기화연결선(1173b)을 포함할 수 있다.
제1 배선(1200)은 제1 컨택홀(CNT1)을 통해 제1 초기화연결선(1173a)과 전기적으로 연결되고, 제1 초기화연결선(1173a)은 제2 컨택홀(CNT2)을 통해 보조 반도체층(1130')과 전기적으로 연결될 수 있다. 따라서, 제1 배선(1200)은 보조 반도체층(1130')과 전기적으로 연결될 수 있다.
제2 배선(1300)은 제3 컨택홀(CNT3)을 통해 제2 초기화연결선(1173b)과 전기적으로 연결되고, 제2 초기화연결선(1173b)은 제4 컨택홀(CNT4)을 통해 보조 반도체층(1130')과 전기적으로 연결될 수 있다. 따라서, 제2 배선(1300)은 보조 반도체층(1130')과 전기적으로 연결될 수 있다.
도 9는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이고, 도 10은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다. 보다 구체적으로, 도 9는 제1 배선(1200), 및 제2 배선(1300)을 통해 제1 보조 초기화 박막트랜지스터(T4'), 및 제2 보조 초기화 박막트랜지스터(T7')에 초기화전압이 인가되는 것을 설명하기 위해 도시한 도면이고, 도 10은 도 9의 I-I' 선을 따라 취한 단면도에 해당한다.
도 9, 및 도 10을 참조하면, 보조 화소회로(PC')의 하부에는 하부금속층(BML)이 배치될 수 있다. 도 9에서는 3개의 보조 화소회로(PC')가 x 방향으로 인접하여 배치된 것으로 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니다. 2개 또는 4개 등 다양한 개수의 보조 화소회로(PC')가 x 방향으로 인접하여 배치될 수 있고, y 방향으로도 인접하여 배치될 수 있으며, x 방향, 및 y 방향으로 인접하여 배치될 수도 있다.
도 9에 배치된 3개의 보조 화소회로(PC') 중 좌측에 배치된 보조 화소회로(PC')를 제1 보조 화소회로, 중앙에 배치된 보조 화소회로(PC')를 제2 보조 화소회로, 및 우측에 배치된 보조 화소회로(PC')를 제3 보조 화소회로라 한다면, 제3 보조 화소회로의 보조 반도체층(1130')은 제5 컨택홀(CNT5)을 통해 하부금속층(BML)과 전기적으로 연결될 수 있다. 보다 구체적으로, 보조 반도체층(1130')의 적어도 일부가 x 방향으로 연장되고, 상기 x 방향으로 연장된 보조 반도체층(1130')은 제2 버퍼층(111b)에 정의된 제5 컨택홀(CNT5)을 통해 그 하부에 배치된 하부금속층(BML)과 전기적으로 연결될 수 있다. 보조 반도체층(1130')과 하부금속층(BML)이 전기적으로 연결되므로, 보조 반도체층(1130')은 하부금속층(BML)과 동일한 정전압을 가질 수 있다.
보조 반도체층(1130')은 제2 컨택홀(CNT2)을 통해 제1 초기화연결선(1173a)과 전기적으로 연결될 수 있다. 보다 구체적으로, 보조 반도체층(1130')은 제1 절연층(112), 제2 절연층(113), 및 제3 절연층(115)에 정의된 제2 컨택홀(CNT2)을 통해 제1 초기화연결선(1173a)과 전기적으로 연결될 수 있다. 하부금속층(BML)과 보조 반도체층(1130')이 전기적으로 연결되고, 보조 반도체층(1130')과 제1 초기화연결선(1173a)이 전기적으로 연결되므로, 하부금속층(BML)과 제1 초기화연결선(1173a)이 전기적으로 연결될 수 있다.
제1 초기화연결선(1173a)은 y 방향으로 연장되어 배치될 수 있다. 제1 초기화연결선(1173a)은 제1 컨택홀(CNT1)을 통해 제1 배선(1200)과 전기적으로 연결될 수 있다. 보다 구체적으로, 제1 초기화연결선(1173a)은 제3 절연층(115)에 정의된 제1 컨택홀(CNT1)을 통해 제1 배선(1200)과 전기적으로 연결될 수 있다. 하부금속층(BML)과 보조 반도체층(1130')이 전기적으로 연결되고, 보조 반도체층(1130')과 제1 초기화연결선(1173a)이 전기적으로 연결되며, 제1 초기화연결선(1173a)이 제1 배선(1200)과 전기적으로 연결되므로, 하부금속층(BML)과 제1 배선(1200)이 전기적으로 연결될 수 있다. 따라서, 제1 배선(1200)은 하부금속층(BML)과 동일한 정전압을 가질 수 있다.
제1 배선(1200)은 x 방향으로 연장되며 배치될 수 있다. 하부금속층(BML)과 전기적으로 연결된 제1 배선(1200)은 인접하는 제1 보조 화소회로, 및 제2 보조 화소회로 측으로 연장되어 배치될 수 있다. 제1 보조 화소회로, 및 제2 보조 화소회로 측으로 연장된 제1 배선(1200)은 제1 초기화연결선(1173a)과 제1 컨택홀(CNT1)을 통해 전기적으로 연결되며, 제1 초기화연결선(1173a)은 제2 컨택홀(CNT2)을 통해 보조 반도체층(1130')과 전기적으로 연결되어 제1 보조 화소회로, 및 제2 보조 화소회로에도 하부금속층(BML)과 동일한 정전압이 인가될 수 있다.
상기와 같은 구조는 보조 화소회로(PC')의 하측에 배치된 제2 보조 초기화 박막트랜지스터(T7')에도 적용될 수 있다.
각각의 보조 화소회로(PC')가 하부금속층(BML)과 직접적으로 컨택홀을 통해 연결되는 것이 아니라, 하나의 보조 화소회로(PC')가 하부금속층(BML)과 컨택홀을 통해 전기적으로 연결되고, x 방향으로 연장된 제1 배선(1200), 및 제2 배선(1300)을 통해 옆 보조 화소회로(PC')에 초기화전압이 전달되는 구조를 가짐으로써, 투과영역(TA)의 크기를 확장시킬 수 있다.
도 15에서 후술할 바와 같이, 하부금속층(BML)은 메인 화소회로(PC)에 초기화전압을 전달하는 초기화전압선과 전기적으로 연결되므로, 하부금속층(BML)은 초기화전압에 해당하는 정전압을 가질 수 있다. 하부금속층(BML)이 보조 화소회로(PC')의 보조 반도체층(1130')과 전기적으로 연결되므로, 보조 화소회로(PC')에 초기화전압에 해당하는 정전압이 인가될 수 있다. 따라서, 제1 보조 초기화 박막트랜지스터(T4')는 초기화전압을 보조 구동 박막트랜지스터(T1')의 게이트전극에 전달하여 보조 구동 박막트랜지스터(T1')의 게이트전극의 전압을 초기화시키는 동작을 수행할 수 있다. 또한, 제2 보조 초기화 박막트랜지스터(T7')는 보조 유기발광다이오드(OLED', 도 7)의 보조 화소전극(210')을 초기화할 수 있다.
도 11은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이고, 도 12는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다. 도 11, 및 도 12의 실시예는, 하부금속층(BML)과 제1 배선(1200), 및 제2 배선(1300)이 직접 연결된다는 점에서 도 9, 및 도 10의 실시예와 차이가 있다. 도 11, 및 도 12에 있어서, 도 9, 및 도 10과 동일한 참조부호는 동일 부재를 의미하는 바, 이들의 중복 설명은 생략하고 차이점을 위주로 설명하기로 한다.
도 11, 및 도 12를 참조하면, 보조 화소회로(PC')에 포함된 제1 배선(1200)은 x 방향으로 연장되어 배치될 수 있다. 제1 배선(1200)은 제6 컨택홀(CNT6)을 통해 하부금속층(BML)과 직접 전기적으로 연결될 수 있다. 제1 배선(1200)이 제6 컨택홀(CNT6)을 통해 하부금속층(BML)과 전기적으로 연결되므로, 제1 배선(1200)은 하부금속층(BML)과 동일한 정전압을 가질 수 있다.
제1 배선(1200)은 제1 보조 화소회로, 및 제2 보조 화소회로 측으로 연장되어 제1 보조 화소회로, 및 제2 보조 화소회로에 하부금속층(BML)과 동일한 정전압을 인가할 수 있다.
상기와 같은 구조는 보조 화소회로(PC')의 하측에 배치된 제2 보조 초기화 박막트랜지스터(T7')에도 적용될 수 있다.
도 13은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이고, 도 14는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다. 도 13의 실시예는 제1 배선(1200), 및 제2 배선(1300)이 생략되고 하부금속층(BML)이 보조 반도체층(1130')과 직접 전기적으로 연결된다는 점에서 도 8의 실시예와 차이가 있다. 도 13에 있어서, 도 8과 동일한 참조부호는 동일 부재를 의미하는 바, 이들의 중복 설명은 생략하고 차이점을 위주로 설명하기로 한다.
도 13, 및 도 14를 참조하면, 보조 화소회로(PC')의 보조 반도체층(1130')은 하부금속층(BML)과 제7 컨택홀(CNT7)을 통해 직접 전기적으로 연결될 수 있다. 보조 반도체층(1130')이 제7 컨택홀(CNT7)을 통해 하부금속층(BML)과 직접 연결됨으로써, 보조 반도체층(1130')은 하부금속층(BML)과 동일한 정전압을 가질 수 있다. 예컨대, 도 15에서 후술할 바와 같이, 하부금속층(BML)은 메인 화소회로(PC)에 초기화전압을 전달하는 초기화전압선과 전기적으로 연결되어, 초기화전압에 해당하는 정전압을 가지므로, 보조 반도체층(1130')에는 초기화전압에 해당하는 정전압이 인가될 수 있다.
도 15는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 평면도이고, 도 16은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 단면도이다.
도 15를 참조하면, 컴포넌트영역(CA)은 복수 개의 보조 부화소(Pa)를 포함하는 화소그룹(PG)과 상기 화소그룹(PG) 주변의 투과영역(TA)을 포함할 수 있다. 화소그룹(PG)은 복수 개의 보조 부화소(Pa)들을 사전 설정된 단위로 묶은 부화소 집합체로 서로 이격되어 위치할 수 있으며, 투과영역(TA)은 화소그룹(PG)들 사이의 영역으로 정의할 수 있다.
복수 개의 메인 부화소(Pm)들 각각은 메인 유기발광다이오드(OLED, 도 4)와 같은 메인 표시요소를 포함할 수 있다. 메인 부화소(Pm)들 각각은 적색, 녹색, 청색 및 백색 중 어느 하나의 광을 방출할 수 있다.
복수 개의 보조 부화소(Pa)들 각각은 보조 유기발광다이오드(OLED', 도 4)와 같은 보조 표시요소를 포함할 수 있다. 보조 부화소(Pa)들 각각은 적색, 녹색, 청색 및 백색 중 어느 하나의 광을 방출할 수 있다. 도 15에서는 하나의 화소그룹(PG)이 x 방향을 따라 하나의 행에 배열된 적색 부화소(Pr), 녹색 부화소(Pg) 및 청색 부화소(Pb)를 포함하고, 화소그룹(PG)들은 x 방향, 및 상기 x 방향과 교차하는 y 방향의 대각선 방향을 따라 지그재그 형상으로 이격된 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니며, 화소그룹(PG)에 포함된 보조 부화소(Pa)의 개수나 배열 방식은 컴포넌트영역(CA)의 해상도에 따라 변형 설계될 수 있다.
투과영역(TA)은 컴포넌트영역(CA) 내에서 보조 부화소(Pa)가 배치되지 않은 부분이다. 즉, 투과영역(TA)에는 보조 유기발광다이오드(OLED')를 구성하는 보조 화소전극, 보조 발광층, 및 대향전극과, 그러한 보조 유기발광다이오드(OLED', 도 4)에 전기적으로 연결되는 보조 화소회로(PC', 도 4)가 배치되지 않을 수 있다.
투과영역(TA)을 제외한 컴포넌트영역(CA) 상에는 전술한 하부금속층(BML)이 배치될 수 있다. 즉, 컴포넌트영역(CA) 상에 배치된 하부금속층(BML)에 의해 투과영역(TA)의 크기, 및 형상이 정의될 수 있다.
메인 표시영역(MDA) 상에 배치된 메인 부화소(Pm)와 컴포넌트영역(CA) 상에 배치된 보조 부화소(Pa)는 제1 가로배선(116), 제2 가로배선(118), 및 제3 가로배선(120)에 의해 전기적으로 연결될 수 있다. 예컨대, 제1 가로배선(116), 제2 가로배선(118), 및 제3 가로배선(120)은 이전 스캔선(SL-1, 도 6), 스캔선(SL, 도 6), 이후 스캔선(SL+1, 도 6), 및 발광제어선(EL, 도 6) 중 적어도 하나일 수 있다.
컴포넌트영역(CA) 상에는 투과영역(TA)을 우회하는 우회배선들이 배치될 수 있다. 투과영역(TA)을 우회하는 우회배선들은 제1 우회배선(400), 제2 우회배선(410), 제3 우회배선(420), 제4 우회배선(430), 제5 우회배선(440), 제6 우회배선(450)을 포함할 수 있다. 컴포넌트영역(CA) 상에서 하부금속층(BML)은 제1 우회배선(400), 제2 우회배선(410), 제3 우회배선(420), 제4 우회배선(430), 제5 우회배선(440), 및 제6 우회배선(450)들과 중첩될 수 있다. 컴포넌트영역(CA) 상에 배치된 화소그룹(PG)들은 상기 제1 내지 제6 우회배선(400, 410, 420, 430, 440, 450)들에 의해 연결될 수 있다. 보다 구체적으로, x 방향으로 이격된 화소그룹(PG)들은 제1 우회배선(400), 제2 우회배선(410), 및 제3 우회배선(420)에 의해 연결될 수 있고, y 방향으로 이격된 화소그룹(PG)들은 제4 우회배선(430), 제5 우회배선(440), 및 제6 우회배선(450)에 의해 연결될 수 있다. x 방향 또는 y 방향으로 이격된 화소그룹(PG)들을 연결하는 제1 내지 제6 우회배선(400, 410, 420, 430, 440, 450)들은 투과영역(TA)을 우회할 수 있다. 예컨대, 상기 제1 내지 제6 우회배선(400, 410, 420, 430, 440, 450)들은 각각 이전 스캔선(SL-1, 도 6), 스캔선(SL, 도 6), 이후 스캔선(SL+1, 도 6), 발광제어선(EL, 도 6), 데이터선(DL, 도 6), 및 구동전압선(PL, 도 6) 중 적어도 하나일 수 있다.
제1 도전층(114)은 메인 표시영역(MDA) 상에 배치될 수 있다. 제1 도전층(114)은 메인 표시영역(MDA)에 대응되도록 전술한 기판(100, 도 4) 상에 배치된 메인 화소회로(PC)와 전기적으로 연결될 수 있다. 예컨대, 제1 도전층(114)은 도 6에서 전술한 바와 같이, 제1 메인 초기화 박막트랜지스터(T4), 및 제2 메인 초기화 박막트랜지스터(T7)와 연결된 초기화전압선(VL1, VL2)과 전기적으로 연결될 수 있다. 예컨대, 제1 도전층(114)은 초기화전압선(VL1, VL2)과 일체로 구비될 수 있다.
도 2에서 전술한 바와 같이, 컴포넌트영역(CA)의 하부에는 컴포넌트(20)가 배치될 수 있다. 컴포넌트영역(CA)의 하부에 배치된 컴포넌트(20)가 동작하기 위해서는 컴포넌트영역(CA)이 소정 수치 이상의 광 투과율을 가져야 하는데, 기존의 보조 부화소(Pa)들이 배치, 및 상기 보조 부화소(Pa)들을 연결하기 위한 배선들의 배치로는 소정 수치 이상의 광 투과율을 확보하기 어렵다는 문제점이 존재하였다.
본 발명은 상기와 같은 문제점 등 다양한 문제점들을 해결하기 위한 것으로서, 보조 부화소(Pa)들을 연결하기 위한 배선의 수를 줄여 컴포넌트영역(CA)의 광 투과율을 향상시킴으로써, 컴포넌트영역(CA)의 하부에 배치된 컴포넌트(20)가 원활히 동작할 수 있도록 할 수 있다.
도 6에서 전술한 바와 같이, 메인 표시영역(MDA) 상에는 초기화전압(Vint)을 메인 구동 박막트랜지스터(T1)의 구동 게이트전극, 및 메인 유기발광다이오드(OLED)의 메인 화소전극(210, 도 4)에 전달하는 초기화전압선(VL1, VL2)이 배치되지만, 컴포넌트영역(CA) 상에는 메인 표시영역(MDA) 상에 배치된 초기화전압선(VL1, VL2)이 생략될 수 있다. 컴포넌트영역(CA) 상의 초기화전압선(VL1, VL2)이 생략됨으로써, 투과영역(TA)의 크기가 증가되고, 컴포넌트영역(CA)의 광 투과율이 향상될 수 있다. 컴포넌트영역(CA)의 광 투과율이 향상됨으로써, 표시 장치의 신뢰성이 향상될 수 있다.
도 8, 도 9, 도 15, 및 도 16을 참조하면, 컴포넌트영역(CA) 상에 배치된 보조 구동 박막트랜지스터(T1')의 보조 게이트전극, 및 보조 유기발광다이오드(OLED')의 보조 화소전극(210')에도 초기화전압(Vint)이 제공되어야 하므로, 메인 표시영역(MDA) 상에 배치된 제1 도전층(114)의 적어도 일부가 컴포넌트영역(CA)으로 연장될 수 있다. 적어도 일부가 컴포넌트영역(CA)으로 연장된 제1 도전층(114)은 제8 컨택홀(CNT8)을 통해 컴포넌트영역(CA) 상에 배치된 하부금속층(BML)과 전기적으로 연결될 수 있다. 하부금속층(BML)과 제1 도전층(114)은 컴포넌트영역(CA) 상에 정의된 제8 컨택홀(CNT8)을 통해 전기적으로 연결될 수 있다. 이로써, 컴포넌트영역(CA) 상에 배치된 하부금속층(BML)은 초기화전압에 해당하는 정전압(예컨대, -2V 등)을 가질 수 있다.
또한, 하부금속층(BML)은 제1 내지 제7 컨택홀(CNT1, CNT2, CNT3, CNT4, CNT5, CNT6, CNT7)을 통해 직접 또는 간접적으로 보조 반도체층(1130')과 전기적으로 연결되어, 제1 보조 초기화 박막트랜지스터(T4')의 보조 드레인전극과 제2 보조 초기화 박막트랜지스터(T7')의 보조 소스전극에 초기화전압에 해당하는 정전압(예컨대, -2V 등)이 인가될 수 있다. 이를 통해, 제1 보조 초기화 박막트랜지스터(T4')는 보조 구동 박막트랜지스터(T1')의 구동 게이트전극의 전압을 초기화시키는 초기화 동작을 수행할 수 있고, 제2 보조 초기화 박막트랜지스터(T7')는 보조 유기발광다이오드(OLED')의 보조 화소전극(210')을 초기화시키는 초기화 동작을 수행할 수 있다.
하부금속층(BML)에 의해 정의된 투과영역(TA)은 원형 형상으로 구비될 수 있다. 투과영역(TA)이 원형 형상으로 구비됨으로써, 컴포넌트(20, 도 2)로부터 방출되는 빛, 또는 컴포넌트(20, 도 2)로 입사되는 빛의 산란을 최소화할 수 있다.
도 17은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 평면도이고, 도 18은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 단면도이다. 도 17, 및 도 18에 있어서, 도 15, 및 도 16과 동일한 참조부호는 동일 부재를 의미하는 바, 이들의 중복 설명은 생략하고 차이점을 위주로 설명하기로 한다.
도 17, 및 도 18을 참조하면, 컴포넌트영역(CA) 상에 배치된 하부금속층(BML) 중 적어도 일부가 메인 표시영역(MDA) 상으로 연장될 수 있다. 적어도 일부가 메인 표시영역(MDA)으로 연장된 하부금속층(BML)은 제8 컨택홀(CNT8)을 통해 메인 표시영역(MDA) 상에 배치된 제1 도전층(114)과 전기적으로 연결될 수 있다. 하부금속층(BML)과 제1 도전층(114)이 메인 표시영역(MDA) 상에 정의된 제8 컨택홀(CNT8)을 통해 전기적으로 연결되므로, 컴포넌트영역(CA) 상에 배치된 하부금속층(BML)은 초기화전압에 해당하는 정전압(예컨대, -2V 등)을 가질 수 있다.
도 19는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 평면도이다. 도 19에 있어서, 도 15와 동일한 참조부호는 동일 부재를 의미하는 바, 이들의 중복 설명은 생략하고 차이점을 위주로 설명하기로 한다.
도 19를 참조하면, 하부금속층(BML)에 의해 정의된 투과영역(TA)은 원형이 아닌 다각형 형상으로 구비될 수 있다. 투과영역(TA)이 원형이 아닌 다각형 형상으로 구비됨으로써, 투과영역(TA)의 크기가 증가하고, 컴포넌트영역(CA)의 광 투과율이 향상될 수 있다.
메인 표시영역(MDA)과 달리 컴포넌트영역(CA)은 복수 개의 보조 부화소(Pa)를 포함하는 화소그룹(PG)과 상기 화소그룹(PG) 주변의 투과영역(TA)을 포함할 수 있다. 화소그룹(PG)은 복수 개의 보조 부화소(Pa)들을 사전 설정된 단위로 묶은 부화소 집합체이며, 투과영역(TA)을 사이에 두고 서로 이격되어 위치할 수 있으므로, 상기 화소그룹(PG)을 전기적으로 연결하는 배선들이 필요하다.
다만, 컴포넌트영역(CA)의 화소그룹(PG)을 전기적으로 연결하는 배선들은 투과영역(TA)의 외측을 우회하는데, 상기 배선들로 인해 투과영역(TA)의 크기가 감소되어 투과영역(TA)의 투과율이 저하될 수 있다.
본 발명의 일 실시예에 따르면, 컴포넌트영역(CA)의 화소그룹(PG)을 전기적으로 연결하는 배선들의 수를 줄여 투과영역(TA)의 크기를 증가시킴으로써, 투과영역(TA)의 투과율을 향상시킬 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
MDA: 메인 표시영역
CA: 컴포넌트영역
BML: 하부금속층
1: 표시 장치
100: 기판
114: 제1 도전층
1200: 제1 배선
1300: 제2 배선

Claims (14)

  1. 메인 표시영역과, 투과영역을 구비한 컴포넌트영역, 및 상기 메인 표시영역의 외곽의 주변영역을 포함하는 기판;
    상기 메인 표시영역 상에 배치되는 메인 화소회로;
    상기 컴포넌트영역 상에 배치되는 보조 화소회로; 및
    상기 메인 화소회로와 상기 보조 화소회로를 전기적으로 연결시키는 제1 배선;
    을 구비하는, 표시 장치.
  2. 제1항에 있어서,
    상기 컴포넌트영역의 상기 기판과 상기 보조 화소회로 사이에 배치되되 상기 투과영역에 대응되는 제1 홀을 구비하는 하부금속층을 더 포함하는, 표시 장치.
  3. 제2항에 있어서,
    상기 제1 배선은 상기 컴포넌트영역 상에 배치되되 투과영역을 우회하는 우회배선을 포함하는 표시 장치.
  4. 제3항에 있어서,
    상기 우회배선은 상기 하부금속층과 중첩되는, 표시 장치.
  5. 제1항에 있어서,
    상기 제1 배선은 스캔선, 발광제어선, 데이터선, 및 구동전압선 중 적어도 하나인, 표시 장치.
  6. 제2항에 있어서,
    상기 컴포넌트영역 상에 배치된 제2 배선을 더 포함하는, 표시 장치.
  7. 제6항에 있어서,
    상기 제2 배선은 상기 하부금속층에 전기적으로 연결되는, 표시 장치.
  8. 제6항에 있어서,
    상기 메인 표시영역 상에 배치되는, 메인 부화소들; 및
    상기 컴포넌트영역 상에 배치되되, 상기 투과영역을 사이에 두고 서로 이격되는 화소그룹들;
    을 더 포함하는, 표시 장치.
  9. 제8항에 있어서,
    상기 화소그룹들 각각은, 복수의 보조 부화소들을 포함하고,
    상기 보조 부화소들 각각은, 상기 보조 화소회로와 전기적으로 연결되는 보조 표시요소를 포함하고,
    상기 보조 화소회로는, 상기 보조 표시요소로 구동전류를 공급하는 보조 구동 박막트랜지스터, 상기 보조 구동 박막트랜지스터의 구동 게이트전압을 초기화시키는 제1 보조 초기화 박막트랜지스터, 및 상기 보조 표시요소의 보조 화소전극을 초기화시키는 제2 보조 초기화 박막트랜지스터를 포함하는, 표시 장치.
  10. 제9항에 있어서,
    상기 제2 배선은 상기 제1 보조 초기화 박막트랜지스터에 초기화전압을 전달하는, 표시 장치.
  11. 제8항에 있어서,
    상기 메인 화소회로는 초기화전압선을 더 포함하고,
    상기 복수의 메인 부화소들 각각은, 상기 메인 화소회로와 전기적으로 연결되는 메인 표시요소를 포함하고,
    상기 메인 화소회로는, 상기 메인 표시요소로 구동전류를 공급하는 메인 구동 박막트랜지스터, 상기 메인 구동 박막트랜지스터의 구동 게이트전압을 초기화시키는 제1 메인 초기화 박막트랜지스터, 및 상기 메인 표시요소의 메인 화소전극을 초기화시키는 제2 메인 초기화 박막트랜지스터를 포함하고,
    상기 초기화전압선은 상기 제1 메인 초기화 박막트랜지스터, 또는 상기 제2 메인 초기화 박막트랜지스터에 초기화전압을 전달하는, 표시 장치.
  12. 제1항에 있어서,
    평면 상에서, 상기 투과영역은 원형 형상으로 구비되는, 표시 장치.
  13. 제1항에 있어서,
    평면 상에서, 상기 투과영역은 다각형 형상으로 구비되는, 표시 장치.
  14. 제1항에 있어서,
    상기 컴포넌트영역에 대응되도록 상기 기판의 하부에 배치되는 컴포넌트를 더 포함하고,
    상기 컴포넌트는 촬상소자 또는 센서를 포함하는, 표시 장치.
KR1020220120255A 2020-06-11 2022-09-22 표시 장치 KR102623058B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220120255A KR102623058B1 (ko) 2020-06-11 2022-09-22 표시 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200071013A KR102448029B1 (ko) 2020-06-11 2020-06-11 표시 장치
KR1020220120255A KR102623058B1 (ko) 2020-06-11 2022-09-22 표시 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020200071013A Division KR102448029B1 (ko) 2020-06-11 2020-06-11 표시 장치

Publications (2)

Publication Number Publication Date
KR20220135225A true KR20220135225A (ko) 2022-10-06
KR102623058B1 KR102623058B1 (ko) 2024-01-10

Family

ID=78824240

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020200071013A KR102448029B1 (ko) 2020-06-11 2020-06-11 표시 장치
KR1020220120255A KR102623058B1 (ko) 2020-06-11 2022-09-22 표시 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020200071013A KR102448029B1 (ko) 2020-06-11 2020-06-11 표시 장치

Country Status (3)

Country Link
US (1) US20210391400A1 (ko)
KR (2) KR102448029B1 (ko)
CN (1) CN113809129A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220001967A (ko) * 2020-06-30 2022-01-06 엘지디스플레이 주식회사 표시 장치
CN114255703B (zh) * 2020-09-21 2023-06-16 京东方科技集团股份有限公司 显示基板及显示装置
KR20220166401A (ko) * 2021-06-09 2022-12-19 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 전자 기기

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010230797A (ja) * 2009-03-26 2010-10-14 Seiko Epson Corp 表示装置、および電子機器
KR20200029103A (ko) * 2018-09-07 2020-03-18 삼성디스플레이 주식회사 디스플레이 장치
KR20200065185A (ko) * 2018-11-29 2020-06-09 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20200066502A (ko) * 2018-11-30 2020-06-10 삼성디스플레이 주식회사 표시 패널

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100380142B1 (ko) * 2001-07-18 2003-04-11 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판
JP2008257086A (ja) * 2007-04-09 2008-10-23 Sony Corp 表示装置、表示装置の製造方法および電子機器
KR20080101700A (ko) * 2007-05-18 2008-11-21 소니 가부시끼 가이샤 표시 장치, 표시 장치의 구동 방법 및 컴퓨터 프로그램
KR102096051B1 (ko) * 2013-03-27 2020-04-02 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
US9934723B2 (en) * 2014-06-25 2018-04-03 Lg Display Co., Ltd. Thin film transistor substrate, display panel including the same, and method of manufacturing the same
KR102103962B1 (ko) * 2016-09-02 2020-06-01 삼성디스플레이 주식회사 디스플레이 장치 및 제조 방법
KR20200090299A (ko) * 2019-01-18 2020-07-29 삼성디스플레이 주식회사 디스플레이 패널 및 이를 포함한 디스플레이 장치
KR20210052724A (ko) * 2019-10-30 2021-05-11 삼성디스플레이 주식회사 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20210149284A (ko) * 2020-06-01 2021-12-09 삼성디스플레이 주식회사 표시 장치 및 전자 기기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010230797A (ja) * 2009-03-26 2010-10-14 Seiko Epson Corp 表示装置、および電子機器
KR20200029103A (ko) * 2018-09-07 2020-03-18 삼성디스플레이 주식회사 디스플레이 장치
KR20200065185A (ko) * 2018-11-29 2020-06-09 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20200066502A (ko) * 2018-11-30 2020-06-10 삼성디스플레이 주식회사 표시 패널

Also Published As

Publication number Publication date
US20210391400A1 (en) 2021-12-16
CN113809129A (zh) 2021-12-17
KR102448029B1 (ko) 2022-09-28
KR102623058B1 (ko) 2024-01-10
KR20210154305A (ko) 2021-12-21

Similar Documents

Publication Publication Date Title
KR20200136549A (ko) 표시 장치 및 표시 장치의 제조 방법
KR102623058B1 (ko) 표시 장치
US11844248B2 (en) Display panel and display apparatus including the same
US11715426B2 (en) Display panel and display apparatus including the same
US11793032B2 (en) Display panel and display apparatus including the same
KR20210074447A (ko) 표시 장치
KR20210078650A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20210059091A (ko) 표시 장치
KR20210138211A (ko) 표시 패널 및 이를 구비하는 표시 장치
EP3817063A1 (en) Display panel and display device including the same
KR20220047460A (ko) 표시 패널 및 이를 구비하는 표시 장치
US20220045160A1 (en) Display panel and display apparatus including the same
US20230403892A1 (en) Display apparatus and method of manufacturing the same
US20230337461A1 (en) Display panel and display apparatus including the same
KR20210102559A (ko) 표시 장치 및 그 제조 방법
KR20220124320A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220031795A (ko) 표시 장치 및 그 제조 방법
KR20210126202A (ko) 표시 장치 및 그 제조 방법
US20220399429A1 (en) Display panel and display apparatus including the same
US20220102470A1 (en) Display panel and display apparatus including the same
KR20220095399A (ko) 표시 장치 및 그 제조 방법
KR20220045602A (ko) 디스플레이 장치
KR20220092732A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant