CN215834531U - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN215834531U
CN215834531U CN202121476455.2U CN202121476455U CN215834531U CN 215834531 U CN215834531 U CN 215834531U CN 202121476455 U CN202121476455 U CN 202121476455U CN 215834531 U CN215834531 U CN 215834531U
Authority
CN
China
Prior art keywords
layer
insulating layer
organic
display device
pixel circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202121476455.2U
Other languages
English (en)
Inventor
李震龙
周振豪
朴光雨
吕伦钟
全祐奭
崔千基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN215834531U publication Critical patent/CN215834531U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • H01L27/1248
    • H01L27/1214
    • H01L27/1237
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50Protective arrangements
    • G02F2201/503Arrangements improving the resistance to shock

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示设备。所述显示设备包括:多个像素电路;多个显示元件,分别连接到多个像素电路;以及复合层,设置在多个像素电路与多个显示元件之间,复合层包括顺序堆叠的第一无机绝缘层、第一有机绝缘层和第二无机绝缘层。所述显示设备能够改善柔性和抵抗外部冲击的鲁棒性。

Description

显示设备
本申请要求于2020年7月2日提交的第10-2020-0081671号韩国专利申请的优先权和权益,出于所有目的,该韩国专利申请通过引用包含于此,如同在此充分阐述的一样。
技术领域
实用新型的一个或更多个实施例总体上涉及一种显示设备。
背景技术
通常,显示设备包括显示元件和被构造为控制要施加到显示元件的电信号的电子装置。电子装置包括薄膜晶体管(TFT)、存储电容器和多条布线。
近来,显示设备的使用已经多样化。此外,显示设备已经变得更薄且更轻,因此,显示设备的使用已经扩展。随着显示设备以各种方式被使用,设计显示设备的形状的各种方法正在增加。
该背景技术部分中公开的上述信息仅用于对实用新型构思的背景的理解,因此,它可能包含不构成现有技术的信息。
实用新型内容
本实用新型的一个目的是为了提供一种能够改善柔性和抵抗外部冲击的鲁棒性的显示设备。
实用新型构思的附加特征将在下面的描述中被阐述,并且部分地将通过描述而明显,或者可以通过实用新型构思的实践而获知。
根据实施例的显示设备包括:多个像素电路;多个显示元件,分别连接到多个像素电路;以及复合层,设置在多个像素电路与多个显示元件之间,复合层包括顺序堆叠的第一无机绝缘层、第一有机绝缘层和第二无机绝缘层。
复合层还可以包括设置在多个像素电路与第一无机绝缘层之间的下有机绝缘层。
复合层还可以包括设置在第二无机绝缘层与多个显示元件之间的上有机绝缘层。
复合层还可以包括顺序堆叠在第二无机绝缘层上的第二有机绝缘层和第三无机绝缘层。
显示设备还可以包括:无机材料层,遍布多个像素电路设置,并且包括位于多个像素电路之间的区域中的开口或槽;以及有机材料层,填充开口或槽。
显示设备还可以包括:无机材料层,遍布多个像素电路设置,并且包括位于多个像素电路之间的区域中的开口或槽;以及有机层间绝缘层,遍布多个像素电路设置且填充开口或槽。
开口或槽可以围绕多个像素电路中的至少一个。
显示设备还可以包括布置在有机材料层上以与开口或槽叠置的连接线,连接线可以延伸到无机材料层的上表面。
显示设备还可以包括布置在有机层间绝缘层上以与开口或槽叠置的连接线。
第一无机绝缘层和第二无机绝缘层中的每个的厚度可以在
Figure BDA0003141089090000021
Figure BDA0003141089090000022
的范围内,并且第一有机绝缘层的厚度可以在
Figure BDA0003141089090000023
Figure BDA0003141089090000024
的范围内;并且第一无机绝缘层和第二无机绝缘层中的每个的强度可以在80GPa至200GPa的范围内,并且第一有机绝缘层的强度可以在1GPa至10GPa的范围内。
根据实施例的显示设备包括:基底,具有显示区域;多个像素电路,布置在显示区域中,多个像素电路中的每个包括薄膜晶体管;多个显示元件,分别连接到多个像素电路;以及复合层,设置在多个像素电路与多个显示元件之间,复合层包括顺序堆叠的第一无机绝缘层、第一有机绝缘层和第二无机绝缘层。
第一无机绝缘层和第二无机绝缘层中的每个的厚度可以在约
Figure BDA0003141089090000025
至约
Figure BDA0003141089090000026
的范围内,第一有机绝缘层的厚度可以在约
Figure BDA0003141089090000027
至约
Figure BDA0003141089090000028
的范围内。
第一无机绝缘层和第二无机绝缘层中的每个的强度可以在约80GPa至约200GPa的范围内,第一有机绝缘层的强度可以在约1GPa至约10GPa的范围内。
复合层还可以包括设置在多个像素电路与第一无机绝缘层之间的下有机绝缘层。
复合层还可以包括设置在第二无机绝缘层与多个显示元件之间的上有机绝缘层。
复合层还可以包括顺序堆叠的第二有机绝缘层和第三无机绝缘层。
显示设备还可以包括:无机材料层,设置在显示区域中并且包括位于多个像素电路之间的区域中的开口或槽;以及有机材料层,填充开口或槽。
开口或槽可以围绕多个像素电路中的每个。
开口或槽可以围绕多个像素电路中的至少一部分。
显示设备还可以包括:无机材料层,设置在显示区域中并且包括位于多个像素电路之间的区域中的开口或槽;以及有机层间绝缘层,设置在基本上整个显示区域中并且填充开口或槽。
根据另一实施例的显示设备包括:基底,包括显示区域和位于显示区域外部的外围区域;电路层,布置在基底的显示区域中,电路层包括第一像素电路和第二像素电路;显示元件层,布置在电路层上,显示元件层包括连接到第一像素电路的第一显示元件和连接到第二像素电路的第二显示元件;以及复合层,设置在电路层与显示元件层之间,复合层包括第一无机绝缘层、第一有机绝缘层和第二无机绝缘层,其中,电路层还包括在第一像素电路与第二像素电路之间的区域中具有开口或槽的无机材料层。
第一有机绝缘层可以设置在第一无机绝缘层与第二无机绝缘层之间。
显示设备还可以包括填充开口或槽的有机材料层。
显示设备还可以包括布置在有机材料层上以与开口或槽叠置的连接线,其中,连接线可以延伸到无机材料层的上表面。
显示设备还可以包括遍布基本上整个显示区域设置并且填充开口或槽的有机层间绝缘层。
在平面图中,开口或槽可以围绕第一像素电路和第二像素电路中的每个。
开口或槽可以至少将第一像素电路和第二像素电路一起围绕。
复合层还可以包括附加的有机绝缘层。
第一无机绝缘层和第二无机绝缘层中的每个的厚度可以在约
Figure BDA0003141089090000031
至约
Figure BDA0003141089090000032
的范围内,第一有机绝缘层的厚度可以在约
Figure BDA0003141089090000033
至约
Figure BDA0003141089090000034
的范围内。
第一无机绝缘层和第二无机绝缘层中的每个的强度可以在约80GPa至约200GPa的范围内,第一有机绝缘层的强度可以在约1GPa至约10GPa的范围内。
根据本实用新型,显示设备在像素电路与显示元件之间设置具有无机层/有机层/无机层的夹层结构的复合层,以防止外部冲击传递到像素电路。另外,显示设备包括在像素之间的区域中具有开口或槽的无机材料层以及填充开口或槽的有机材料层,因此,显示设备可以是柔性的且抵抗外部冲击是鲁棒的。
将理解的是,前面的总体描述和下面的详细描述都是示例性的和解释性的,并且旨在提供对如所要求的实用新型的进一步解释。
附图说明
附图示出了实用新型的一个或更多个实施例,并且与描述一起用于解释实用新型构思,附图被包括以提供对实用新型的进一步理解,并且附图包含在本说明书中并构成本说明书的一部分。
图1是根据实施例的显示设备的示意性平面图。
图2A和图2B是根据实施例的驱动像素的像素电路的等效电路图。
图3是根据实施例的显示设备的显示区域的示意性剖视图。
图4是根据实施例的显示设备的一部分的示意性剖视图。
图5是根据实施例的显示设备的一部分的示意性剖视图。
图6是根据实施例的显示设备的一部分的示意性剖视图。
图7是根据实施例的显示设备的一部分的示意性剖视图。
图8是根据实施例的显示设备的一部分的示意性剖视图。
图9是示出根据实施例的图7和图8中所示的槽或开口的平面图。
图10是示出根据实施例的图7和图8中所示的槽或开口的平面图。
图11是根据实施例的显示设备的示意图。
图12是根据实施例的显示设备的示意图。
图13示出了测试根据实施例的显示设备的抗冲击性的结果。
具体实施方式
在下面的描述中,出于解释的目的,阐述了许多具体细节,以提供对实用新型的不同的一个或更多个实施例或实施方式的彻底的理解。如这里使用的“实施例”和“实施方式”是作为采用这里公开的实用新型构思中的一个或更多个的装置或方法的非限制性示例的可互换的词语。然而,明显的是,可以在没有这些具体细节或者具有一个或更多个等同布置的情况下来实施不同的一个或更多个实施例。在其他情况下,为了避免使不同的示例性实施例不必要地模糊,以框图形式示出了公知的结构和装置。此外,不同的一个或更多个实施例可以不同,但不必是排他的。例如,在不脱离实用新型构思的情况下,示例性实施例的具体形状、构造和特性可以在另一示例性实施例中使用或实现。
除非另有说明,否则示出的一个或更多个实施例将被理解为提供可以在实践中实现实用新型构思的一些方式的不同细节的示例性特征。因此,除非另有说明,否则在不脱离实用新型构思的情况下,可以对不同的实施例的特征、组件、模块、层、膜、面板、区域和/或方面等(在下文中,单独地或共同地称作“元件”)进行另外组合、分离、互换和/或重新布置。
通常提供附图中的交叉影线和/或阴影的使用来使相邻元件之间的边界清晰。如此,除非说明,否则交叉影线或阴影的存在与否都不传达或表示对元件的特定材料、材料性质、尺寸、比例、示出的元件之间的共性和/或任何其他特性、属性、性质等的任何偏好或需求。此外,在附图中,出于清楚和/或描述的目的,可以夸大元件的尺寸和相对尺寸。当可以不同地实施示例性实施例时,可以不同于所描述的顺序来执行特定的工艺顺序。例如,可以基本上同时执行或者以与所描述的顺序相反的顺序执行两个连续描述的工艺。此外,同样的附图标记表示同样的元件。
当元件或层被称作“在”另一元件或层“上”、“连接到”或者“结合到”另一元件或层时,该元件或层可以直接在所述另一元件或层上、直接连接到或者直接结合到所述另一元件或层,或者可以存在中间元件或中间层。然而,当元件或层被称作“直接在”另一元件或层“上”、“直接连接到”或者“直接结合到”另一元件或层时,不存在中间元件或中间层。为此,术语“连接”可以指具有或不具有中间元件的物理连接、电连接和/或流体连接。此外,D1轴、D2轴和D3轴不限于直角坐标系的三个轴(诸如x轴、y轴和z轴),而是可以以更广泛的意义来解释。例如,D1轴、D2轴和D3轴可以彼此垂直,或者可以表示彼此不垂直的不同方向。出于本公开的目的,“X、Y和Z中的至少一个(者/种)”和“从由X、Y和Z构成的组中选择的至少一个(者/种)”可以被解释为仅X、仅Y、仅Z或者X、Y和Z中的两个(者/种)或更多个(者/种)的任何组合,诸如以XYZ、XYY、YZ和ZZ为例。如这里使用的,术语“和/或”包括相关所列项中的一个或更多个的任何组合和全部组合。
虽然这里可以使用术语“第一”、“第二”等来描述各种类型的元件,但是这些元件不应该受这些术语限制。这些术语用来将一个元件与另一元件区分开。因此,在不脱离公开的教导的情况下,可以将下面讨论的第一元件命名为第二元件。
出于描述的目的,在这里可以使用诸如“在……之下”、“在……下方”、“在……下面”、“下”、“在……上方”、“上”、“在……之上”、“较高的”、“侧”(例如,如在“侧壁”中)等的空间相对术语,从而来描述如附图中示出的一个元件与其他元件的关系。除了附图中描绘的方位之外,空间相对术语意图还包括设备在使用、操作和/或制造中的不同方位。例如,如果附图中的设备被翻转,则被描述为“在”其他元件或特征“下方”或“之下”的元件随后将被定位为“在”所述其他元件或特征“上方”。因此,示例性术语“在……下方”可以包括上方和下方两种方位。此外,设备可以被另外定位(例如,旋转90度或者在其他方位处),如此相应地解释这里使用的空间相对描述语。
这里使用的术语是出于描述特定实施例的目的,而不意图进行限制。如这里使用的,除非上下文另外清楚地指出,否则单数形式“一”、“一个(种/者)”和“所述(该)”也意图包括复数形式。此外,当在本说明书中使用术语“包含”和/或“包括”以及它们的变型时,说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组,但是不排除存在或附加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。还注意的是,如这里所使用的,术语“基本上(基本)”、“约(大约)”和其他类似术语用作近似术语而不用作程度术语,并且如此用于解释本领域普通技术人员将认识到的测量值、计算值和/或提供值的固有偏差。
这里参照作为理想化的一个或更多个实施例和/或中间结构的示意图的剖视图和/或分解图来描述不同的一个或更多个实施例。如此,将预料到例如由制造技术和/或公差引起的图示的形状的变化。因此,这里公开的一个或更多个实施例应不必被解释为局限于具体示出的区域的形状,而是将包括由例如制造导致的形状的偏差。以这样的方式,附图中示出的区域本质上可以是示意性的,这些区域的形状可以不反映装置的区域的实际形状,如此,不必意图进行限制。
除非另有定义,否则这里所使用的所有术语(包括技术术语和科学术语)具有与本公开作为其一部分的领域的普通技术人员所通常理解的含义相同的含义。术语(诸如通用字典中定义的术语)应该被解释为具有与其在相关领域的背景下的含义一致的含义,并且不应该以理想化或过于形式化的含义来解释,除非这里清楚地如此定义。
图1是根据实施例的显示设备10的示意性平面图。
参照图1,形成显示设备10的各种元件布置在基底100上。基底100可以包括显示区域DA和围绕显示区域DA的外围区域DPA。
像素P布置在基底100的显示区域DA中。像素P可以均被实现为显示元件,诸如有机发光二极管(OLED)。像素P可以均发射例如红光、绿光、蓝光或白光。显示区域DA可以被密封构件覆盖,以被保护免受外部空气或湿气的影响。
用于驱动像素P的像素电路可以电连接到布置在外围区域DPA中的外部电路。第一扫描驱动电路SDRV1、第二扫描驱动电路SDRV2、端子PAD、驱动电压供应线11和共电压供应线13可以布置在外围区域DPA中。
第一扫描驱动电路SDRV1可以经由扫描线SL将扫描信号施加到用于驱动像素P的每个像素电路。另外,第一扫描驱动电路SDRV1可以经由发射控制线EL将发射控制信号施加到每个像素电路。第二扫描驱动电路SDRV2可以与第一扫描驱动电路SDRV1相对,且显示区域DA位于它们之间。第二扫描驱动电路SDRV2可以基本上平行于第一扫描驱动电路SDRV1。像素P的一些像素电路可以电连接到第一扫描驱动电路SDRV1,像素P的其余像素电路可以电连接到第二扫描驱动电路SDRV2。在一些实施例中,可以省略第二扫描驱动电路SDRV2。
端子PAD可以布置在基底100的一侧处。端子PAD可以被暴露而不被绝缘层覆盖,并且可以电连接到显示电路板30。显示驱动器32可以布置在显示电路板30上。
显示驱动器32可以产生要被传输到第一扫描驱动电路SDRV1和第二扫描驱动电路SDRV2的控制信号。显示驱动器32可以产生数据信号,并将所产生的数据信号经由扇出布线FW和连接到扇出布线FW的数据线DL传输到像素P的像素电路。
显示驱动器32可以将驱动电压ELVDD(见图2A)供应到驱动电压供应线11,并且可以将共电压ELVSS(见图2A)供应到共电压供应线13。驱动电压ELVDD可以经由连接到驱动电压供应线11的驱动电压线PL施加到像素P的像素电路,并且共电压ELVSS可以施加到显示元件的连接到共电压供应线13的对电极。
驱动电压供应线11可以从显示区域DA的下侧沿x方向延伸。共电压供应线13可以部分地围绕显示区域DA同时在显示区域DA的一侧开口。
图2A和图2B是根据实施例的用于驱动像素P的像素电路PC的等效电路图。
参照图2A,像素电路PC可以连接到显示元件ED,以实现像素的光发射。像素电路PC包括驱动薄膜晶体管T1、开关薄膜晶体管T2和存储电容器Cst。开关薄膜晶体管T2连接到扫描线SL和数据线DL,并且被构造为根据经由扫描线SL输入的扫描信号Sn将经由数据线DL输入的数据信号Dm传输到驱动薄膜晶体管T1。
存储电容器Cst连接到开关薄膜晶体管T2和驱动电压线PL,并且被构造为存储与从开关薄膜晶体管T2接收的电压和供应到驱动电压线PL的驱动电压ELVDD之间的差对应的电压。
驱动薄膜晶体管T1可以连接到驱动电压线PL和存储电容器Cst,并且可以被构造为根据存储在存储电容器Cst中的电压值来控制从驱动电压线PL流到显示元件ED的驱动电流。显示元件ED可以根据驱动电流发射具有特定亮度的光。
图2A示例性地示出了包括两个薄膜晶体管和一个存储电容器的像素电路PC,但是实用新型构思不限于此。
参照图2B,像素电路PC可以包括驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、操作控制薄膜晶体管T5、发射控制薄膜晶体管T6和第二初始化薄膜晶体管T7。
尽管图2B示例性地示出了包括信号线SL、SL-1、SL+1、EL和DL、初始化电压线VL和驱动电压线PL的像素电路PC针对每个像素电路PC设置,但是实用新型构思不限于此。在另一实施例中,信号线(即,扫描线SL、前一扫描线SL-1、下一扫描线SL+1、发射控制线EL和数据线DL)和初始化电压线VL中的至少一条可以被相邻的像素电路PC共用。
驱动薄膜晶体管T1的漏电极可以经由发射控制薄膜晶体管T6电连接到显示元件ED。驱动薄膜晶体管T1被构造为根据开关薄膜晶体管T2的开关操作接收数据信号Dm,并且将驱动电流供应到显示元件ED。
开关薄膜晶体管T2的栅电极连接到扫描线SL,开关薄膜晶体管T2的源电极连接到数据线DL。开关薄膜晶体管T2的漏电极可以连接到驱动薄膜晶体管T1的源电极,并且经由操作控制薄膜晶体管T5连接到驱动电压线PL。
开关薄膜晶体管T2根据经由扫描线SL接收的扫描信号Sn导通,并且执行将从数据线DL接收的数据信号Dm传输到驱动薄膜晶体管T1的源电极的开关操作。
补偿薄膜晶体管T3的栅电极可以连接到扫描线SL。补偿薄膜晶体管T3的源电极可以连接到驱动薄膜晶体管T1的漏电极,并且经由发射控制薄膜晶体管T6连接到显示元件ED的像素电极。补偿薄膜晶体管T3的漏电极可以连接到存储电容器Cst的任何一个电极、第一初始化薄膜晶体管T4的源电极和驱动薄膜晶体管T1的栅电极。补偿薄膜晶体管T3根据经由扫描线SL接收的扫描信号Sn导通,并且使驱动薄膜晶体管T1的栅电极和漏电极彼此连接,以提供驱动薄膜晶体管T1的二极管连接。
第一初始化薄膜晶体管T4的栅电极可以连接到前一扫描线SL-1。第一初始化薄膜晶体管T4的漏电极可以连接到初始化电压线VL。第一初始化薄膜晶体管T4的源电极可以连接到存储电容器Cst的任何一个电极、补偿薄膜晶体管T3的漏电极和驱动薄膜晶体管T1的栅电极。第一初始化薄膜晶体管T4可以根据经由前一扫描线SL-1接收的前一扫描信号Sn-1导通,并且执行将初始化电压Vint传输到驱动薄膜晶体管T1的栅电极的初始化操作,以使驱动薄膜晶体管T1的栅电极的电压初始化。
操作控制薄膜晶体管T5的栅电极可以连接到发射控制线EL。操作控制薄膜晶体管T5的源电极可以连接到驱动电压线PL。操作控制薄膜晶体管T5的漏电极连接到驱动薄膜晶体管T1的源电极和开关薄膜晶体管T2的漏电极。
发射控制薄膜晶体管T6的栅电极可以连接到发射控制线EL。发射控制薄膜晶体管T6的源电极可以连接到驱动薄膜晶体管T1的漏电极和补偿薄膜晶体管T3的源电极。发射控制薄膜晶体管T6的漏电极可以电连接到显示元件ED的像素电极。操作控制薄膜晶体管T5和发射控制薄膜晶体管T6根据经由发射控制线EL接收的发射控制信号En同时导通,并将驱动电压ELVDD传输到显示元件ED,使得驱动电流流过显示元件ED。
第二初始化薄膜晶体管T7的栅电极可以连接到下一扫描线SL+1。第二初始化薄膜晶体管T7的源电极可以连接到显示元件ED的像素电极。第二初始化薄膜晶体管T7的漏电极可以连接到初始化电压线VL。第二初始化薄膜晶体管T7可以根据经由下一扫描线SL+1接收的下一扫描信号Sn+1导通,并且使显示元件ED的像素电极初始化。
尽管图2B示例性地示出了第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7分别连接到前一扫描线SL-1和下一扫描线SL+1,但是实用新型构思不限于此。在另一实施例中,第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7中的每个可以连接到前一扫描线SL-1,并且可以根据前一扫描信号Sn-1驱动。
存储电容器Cst的另一电极可以连接到驱动电压线PL。存储电容器Cst的任何一个电极可以连接到驱动薄膜晶体管T1的栅电极、补偿薄膜晶体管T3的漏电极和第一初始化薄膜晶体管T4的源电极。
显示元件ED的对电极(例如,阴极)接收共电压ELVSS。显示元件ED从驱动薄膜晶体管T1接收驱动电流并发光。
实用新型构思不限于像素电路PC中的薄膜晶体管和存储电容器的特定数量和特定电路设计,在其他实施例中,像素电路PC中的薄膜晶体管和存储电容器的数量和电路设计可以进行各种改变。
图3是根据实施例的沿着图1的线I-I'截取的示意性剖视图。
参照图3,多个像素P1和P2可以布置在显示设备10的显示区域DA中。像素P1和P2可以包括第一像素P1和第二像素P2。第一像素P1可以包括第一像素电路PC1和用作连接到第一像素电路PC1的显示元件的第一有机发光二极管OLED1。第二像素P2可以包括第二像素电路PC2和用作连接到第二像素电路PC2的显示元件的第二有机发光二极管OLED2。第一有机发光二极管OLED1可以包括第一像素电极121a、第一发射层122a和对电极123,第二有机发光二极管OLED2可以包括第二像素电极121b、第二发射层122b和对电极123。
在示出的实施例中,显示元件被示出为有机发光二极管,但在另一实施例中,可以采用各种显示元件(诸如无机发光器件或量子点发光器件)作为显示元件。
根据示出的实施例的显示设备10包括位于第一像素电路PC1和第二像素电路PC2与第一有机发光二极管OLED1和第二有机发光二极管OLED2之间的复合层200。复合层200包括顺序堆叠的第一无机绝缘层210、第一有机绝缘层220和第二无机绝缘层230。复合层200可以被构造为显著减少外部冲击传递到第一像素电路PC1和第二像素电路PC2。下面将详细描述复合层200。
在下文中,将描述包括在显示设备10中的元件。显示设备10可以包括顺序堆叠的基底100、阻挡层101、缓冲层111、电路层PCL、复合层200和显示元件层EDL。
基底100可以包括绝缘材料,诸如玻璃、石英或聚合物树脂。在一些实施例中,基底100可以包括交替布置的无机绝缘层和有机绝缘层。基底100可以包括可弯曲、可折叠或可卷曲的柔性基底。
缓冲层111可以设置在基底100上,并且可以减少或防止来自基底100下方的异物、湿气或环境空气的影响,并且可以在基底100上提供平坦的表面。缓冲层111可以包括无机材料(诸如氧化物或氮化物)、有机材料或者有机无机复合材料,并且可以具有包括无机材料和/或有机材料的单层结构或多层结构。在一些实施例中,缓冲层111可以包括氧化硅(SiOx)或氮化硅(SiNx)。在一些实施例中,缓冲层111可以包括氧化硅(SiOx)和/或氮化硅(SiNx)的堆叠体。
阻挡层101可以设置在基底100与缓冲层111之间,以阻挡外部空气的渗透。阻挡层101可以包括氧化硅(SiOx)或氮化硅(SiNx)。
电路层PCL可以布置在缓冲层111上,并且可以包括第一像素电路PC1和第二像素电路PC2、第一栅极绝缘层112、第二栅极绝缘层113、层间绝缘层115和平坦化层117。第一像素电路PC1可以包括第一薄膜晶体管TFT1和第一存储电容器Cst1。第二像素电路PC2可以包括第二薄膜晶体管TFT2和第二存储电容器Cst2。第二像素电路PC2的构造与第一像素电路PC1的构造基本上相同,因此,第一像素电路PC1的描述可以应用于第二像素电路PC2。
第一薄膜晶体管TFT1可以布置在缓冲层111上。第一薄膜晶体管TFT1包括第一半导体层A1、第一栅电极G1、第一源电极S1和第一漏电极D1。第一薄膜晶体管TFT1可以连接到第一有机发光二极管OLED1,并且可以被构造为驱动第一有机发光二极管OLED1。
第一半导体层A1可以布置在缓冲层111上,并且可以包括多晶硅。在另一实施例中,第一半导体层A1可以包括非晶硅。在又一实施例中,第一半导体层A1可以包括从铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)和锌(Zn)中选择的至少一种的氧化物。第一半导体层A1可以包括沟道区以及掺杂有杂质的源区和漏区。
第一栅极绝缘层112可以覆盖第一半导体层A1。第一栅极绝缘层112可以包括无机绝缘材料,诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnO)。第一栅极绝缘层112可以包括包含上述无机绝缘材料的单层或多层。
第一栅电极G1可以布置在第一栅极绝缘层112上,使得第一栅电极G1与第一半导体层A1叠置。第一栅电极G1可以包括钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等,并且可以包括单层或多层。例如,第一栅电极G1可以包括单个Mo层。
第二栅极绝缘层113可以覆盖第一栅电极G1。第二栅极绝缘层113可以包括无机绝缘材料,诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnO)。第二栅极绝缘层113可以包括包含上述无机绝缘材料的单层或多层。
第一存储电容器Cst1的第一上电极CE2可以布置在第二栅极绝缘层113上。第一上电极CE2可以与布置在其下面的第一栅电极G1叠置。彼此叠置且其间具有第二栅极绝缘层113的第一栅电极G1和第一上电极CE2可以构成第一存储电容器Cst1。在这种情况下,第一栅电极G1可以用作第一存储电容器Cst1的第一下电极CE1。
第一上电极CE2可以包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和/或铜(Cu),并且可以包括包含上述材料的单层或多层。在一些实施例中,第一上电极CE2可以包括单个Mo层。
层间绝缘层115可以覆盖第一上电极CE2。层间绝缘层115可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnO)。层间绝缘层115可以包括包含上述无机绝缘材料的单层或多层。
在一些实施例中,层间绝缘层115可以包括有机绝缘材料。层间绝缘层115可以包括通用聚合物(例如,苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS))、具有酚类基团的聚合物衍生物、丙烯酸聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物或乙烯醇类聚合物。
数据线DL、第一源电极S1和第一漏电极D1可以布置在层间绝缘层115上。数据线DL、第一源电极S1和第一漏电极D1可以均包括包含钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等的导电材料,并且可以均包括包含上述材料的单层或多层。例如,数据线DL、第一源电极S1和第一漏电极D1可以均具有Ti/Al/Ti的多层结构。
平坦化层117可以布置为覆盖数据线DL、第一源电极S1和第一漏电极D1。平坦化层117可以提供平坦的上表面,使得布置在其上的元件形成在平坦的表面上。
平坦化层117可以包括有机材料或无机材料,并且可以具有单层结构或多层结构。平坦化层117可以包括通用聚合物(例如,苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS))、具有酚类基团的聚合物衍生物、丙烯酸聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物或乙烯醇类聚合物。平坦化层117可以包括无机绝缘材料,诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnO)。当形成平坦化层117时,可以形成层,并且可以对该层执行化学机械抛光,以提供平坦的上表面。
第一连接电极CM1、第二连接电极CM2和布线WL可以布置在平坦化层117上。由于复合层200,布线WL可以进一步布置在平坦化层117上,这对于高集成可以是有利的。第一连接电极CM1可以被构造为将第一像素电路PC1连接到第一有机发光二极管OLED1。更具体地,平坦化层117可以包括暴露第一源电极S1和第一漏电极D1中的一个的通孔,并且第一连接电极CM1可以经由通孔与第一源电极S1或第一漏电极D1接触,使得第一连接电极CM1电连接到第一薄膜晶体管TFT1。此外,第一有机发光二极管OLED1的第一像素电极121a可以连接到第一连接电极CM1。类似地,第二连接电极CM2可以被构造为将第二像素电路PC2连接到第二有机发光二极管OLED2。
复合层200可以布置在电路层PCL上。复合层200可以覆盖布置在平坦化层117上的第一连接电极CM1、第二连接电极CM2和布线WL。复合层200可以包括顺序堆叠的第一无机绝缘层210、第一有机绝缘层220和第二无机绝缘层230。更具体地,复合层200可以具有其中有机绝缘层夹置在无机绝缘层之间的结构。
复合层200可以防止外部冲击传递到第一像素电路PC1和第二像素电路PC2。复合层200可以设置在第一像素电路PC1和第二像素电路PC2与作为显示元件的第一有机发光二极管OLED1和第二有机发光二极管OLED2之间,使得防止从显示元件上方传递的冲击传递到第一像素电路PC1和第二像素电路PC2。
当仅有机绝缘层设置在第一像素电路PC1和第二像素电路PC2与第一有机发光二极管OLED1和第二有机发光二极管OLED2之间时,由于其特性,冲击可能在一定程度上被吸收。然而,大的冲击可能不会被完全吸收,并且一些冲击可能被传递到第一像素电路PC1和第二像素电路PC2。
在示出的实施例中,复合层200包括分别位于第一有机绝缘层220下方和上方且均具有高强度的第一无机绝缘层210和第二无机绝缘层230。以这种方式,在冲击传递到复合层200的下部之前,第一无机绝缘层210和第二无机绝缘层230可以吸收和分散冲击。在这种情况下,第一有机绝缘层220可以提供平坦的上表面并吸收冲击。
第一无机绝缘层210和第二无机绝缘层230可以均包括氧化硅(SiOx)、氮化硅(SiNx)和/或氮氧化硅(SiOxNy)。第一有机绝缘层220可以包括通用聚合物(例如,苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS))、具有酚类基团的聚合物衍生物、丙烯酸聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物或乙烯醇类聚合物。
在一些实施例中,第一无机绝缘层210和第二无机绝缘层230中的每个的强度可以在约80GPa至约200GPa的范围内,并且第一有机绝缘层220的强度可以在约1GPa至约10GPa的范围内。以这种方式,复合层200可以分散和吸收冲击。
在一些实施例中,第一无机绝缘层210和第二无机绝缘层230中的每个的厚度可以在约
Figure BDA0003141089090000151
至约
Figure BDA0003141089090000152
的范围内,第一有机绝缘层220的厚度可以在约
Figure BDA0003141089090000153
至约
Figure BDA0003141089090000154
的范围内。以这种方式,复合层200可以分散和吸收冲击。
复合层200可以包括暴露第一连接电极CM1的第一接触孔CNT1和暴露第二连接电极CM2的第二接触孔CNT2。第一有机发光二极管OLED1和第二有机发光二极管OLED2可以经由第一接触孔CNT1和第二接触孔CNT2分别连接到第一像素电路PC1和第二像素电路PC2。可以通过堆叠第一无机绝缘层210、第一有机绝缘层220和第二无机绝缘层230并对其执行光致抗蚀剂图案化和蚀刻工艺来形成第一接触孔CNT1和第二接触孔CNT2。
显示元件层EDL布置在复合层200上。第一有机发光二极管OLED1和第二有机发光二极管OLED2可以布置在显示元件层EDL中。
第一像素电极121a和第二像素电极121b可以均包括导电氧化物,诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)或氧化铝锌(AZO)。第一像素电极121a和第二像素电极121b可以均包括包含银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或它们的任何混合物的反射层。例如,第一像素电极121a和第二像素电极121b可以均具有其中包括ITO、IZO、ZnO或In2O3的层布置在反射层上方和/或下方的结构。在这种情况下,第一像素电极121a和第二像素电极121b可以均具有ITO/Ag/ITO的堆叠结构。
第一像素电极121a可以经由限定在复合层200中的第一接触孔CNT1连接到第一连接电极CM1。第二像素电极121b可以经由限定在复合层200中的第二接触孔CNT2连接到第二连接电极CM2。
像素限定层119可以覆盖第一像素电极121a和第二像素电极121b的边缘并包括分别暴露第一像素电极121a和第二像素电极121b的中心部分的第一开口OP1和第二开口OP2。第一开口OP1和第二开口OP2分别限定第一有机发光二极管OLED1和第二有机发光二极管OLED2(即,像素P1和P2)的发射区域的尺寸和形状。
像素限定层119增加了第一像素电极121a和第二像素电极121b的边缘与第一像素电极121a和第二像素电极121b上方的对电极123之间的距离,从而防止在第一像素电极121a和第二像素电极121b的边缘处出现电弧等。像素限定层119可以包括至少一种有机绝缘材料,诸如聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯、六甲基二硅氧烷(HMDSO)和酚醛树脂,并且可以通过旋涂等来形成。
分别与第一像素电极121a和第二像素电极121b对应地形成的第一发射层122a和第二发射层122b可以分别布置在像素限定层119的第一开口OP1和第二开口OP2中。第一发射层122a和第二发射层122b可以均包括高分子量材料或低分子量材料,并且可以均发射红光、绿光、蓝光或白光。
有机功能层可以布置在第一发射层122a和第二发射层122b上方和/或下方。有机功能层可以均包括包含有机材料的单层或多层。有机功能层可以包括空穴注入层(HIL)、空穴传输层(HTL)、电子传输层(ETL)和/或电子注入层(EIL)。有机功能层可以与布置在显示区域DA中的第一有机发光二极管OLED1和第二有机发光二极管OLED2对应地一体地形成。
对电极123布置在第一发射层122a和第二发射层122b上。对电极123可以包括具有低逸出功的导电材料。例如,对电极123可以包括包含例如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或它们的合金的(半)透明层。可选地,对电极123可以均进一步包括位于包括上面提及的材料的(半)透明层上的层(诸如ITO、IZO、ZnO或In2O3)。对电极123可以与布置在显示区域DA中的第一有机发光二极管OLED1和第二有机发光二极管OLED2对应地一体地形成。
包括有机材料的盖层可以布置在对电极123上。盖层可以保护对电极123并提高光提取效率。盖层可以包括具有比对电极123的折射率大的折射率的有机材料。
此外,薄膜封装层可以布置在显示元件层EDL上作为密封构件。以这种方式,第一有机发光二极管OLED1和第二有机发光二极管OLED2可以被薄膜封装层密封。薄膜封装层可以防止外部湿气或异物渗透到第一有机发光二极管OLED1和第二有机发光二极管OLED2中。薄膜封装层可以包括至少一个无机封装层和至少一个有机封装层。在一些实施例中,薄膜封装层可以包括顺序堆叠的第一无机封装层、有机封装层和第二无机封装层。
第一无机封装层和第二无机封装层可以均包括至少一种无机绝缘材料,诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnO),并且可以均通过化学气相沉积(CVD)来形成。有机封装层可以包括聚合物类材料。聚合物类材料可以包括硅基树脂、丙烯酸树脂、环氧类树脂、聚酰亚胺、聚乙烯等。
图4是根据实施例的显示设备的一部分的示意性剖视图。在图4中,与图3中的元件基本上相同的元件将被赋予相同的附图标记。
根据示出的实施例的显示设备包括布置在基底100的显示区域DA中的第一像素电路PC1和第二像素电路PC2、分别连接到第一像素电路PC1和第二像素电路PC2的第一有机发光二极管OLED1和第二有机发光二极管OLED2以及位于第一像素电路PC1和第二像素电路PC2与第一有机发光二极管OLED1和第二有机发光二极管OLED2之间的复合层200。复合层200包括顺序堆叠的第一无机绝缘层210、第一有机绝缘层220和第二无机绝缘层230。
在示出的实施例中,复合层200还可以包括位于第一无机绝缘层210下方的下有机绝缘层221。下有机绝缘层221可以布置在平坦化层117上以覆盖连接电极CM1和CM2。由于复合层200还包括下有机绝缘层221,因此可以改善复合层200的冲击吸收或分散和上表面的平坦度。
下有机绝缘层221可以包括通用聚合物(例如,苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS))、具有酚类基团的聚合物衍生物、丙烯酸聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物或乙烯醇类聚合物。
在一些实施例中,第一无机绝缘层210和第二无机绝缘层230中的每个的强度可以在约80GPa至约200GPa的范围内,第一有机绝缘层220和下有机绝缘层221中的每个的强度可以在约1GPa至约10GPa的范围内。以这种方式,复合层200可以分散和吸收冲击。
在一些实施例中,第一无机绝缘层210和第二无机绝缘层230中的每个的厚度可以在约
Figure BDA0003141089090000171
至约
Figure BDA0003141089090000172
的范围内,第一有机绝缘层220和下有机绝缘层221中的每个的厚度可以在约
Figure BDA0003141089090000173
至约
Figure BDA0003141089090000174
的范围内。以这种方式,复合层200可以分散和吸收冲击。
图5是根据实施例的显示设备的一部分的示意性剖视图。在图5中,与图3中的元件基本上相同的元件将被赋予相同的附图标记。
根据示出的实施例的显示设备包括布置在基底100的显示区域DA中的第一像素电路PC1和第二像素电路PC2、分别连接到第一像素电路PC1和第二像素电路PC2的第一有机发光二极管OLED1和第二有机发光二极管OLED2以及位于第一像素电路PC1和第二像素电路PC2与第一有机发光二极管OLED1和第二有机发光二极管OLED2之间的复合层200。复合层200包括顺序堆叠的第一无机绝缘层210、第一有机绝缘层220和第二无机绝缘层230。
在示出的实施例中,复合层200还可以包括位于第二无机绝缘层230上方的上有机绝缘层223。上有机绝缘层223可以设置在第二无机绝缘层230与第一有机发光二极管OLED1的第一像素电极121a和第二有机发光二极管OLED2的第二像素电极121b之间。由于复合层200进一步包括上有机绝缘层223,因此可以改善复合层200的冲击吸收或分散和上表面的平坦度。
上有机绝缘层223可以包括通用聚合物(例如,苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS))、具有酚类基团的聚合物衍生物、丙烯酸聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物或乙烯醇类聚合物。
在一些实施例中,第一无机绝缘层210和第二无机绝缘层230中的每个的强度可以在约80GPa至约200GPa的范围内,第一有机绝缘层220和上有机绝缘层223中的每个的强度可以在约1GPa至约10GPa的范围内。以这种方式,复合层200可以分散和吸收冲击。
在一些实施例中,第一无机绝缘层210和第二无机绝缘层230中的每个的厚度可以在约
Figure BDA0003141089090000181
至约
Figure BDA0003141089090000182
的范围内,第一有机绝缘层220和上有机绝缘层223中的每个的厚度可以在约
Figure BDA0003141089090000183
至约
Figure BDA0003141089090000184
的范围内。以这种方式,复合层200可以分散和吸收冲击。
图6是根据实施例的显示设备的一部分的示意性剖视图。在图6中,与图3中的元件基本上相同的元件将被赋予相同的附图标记。
根据示出的实施例的显示设备包括布置在基底100的显示区域DA中的第一像素电路PC1和第二像素电路PC2、分别连接到第一像素电路PC1和第二像素电路PC2的第一有机发光二极管OLED1和第二有机发光二极管OLED2以及位于第一像素电路PC1和第二像素电路PC2与第一有机发光二极管OLED1和第二有机发光二极管OLED2之间的复合层200。
根据示出的实施例的复合层200可以包括顺序堆叠的第一无机绝缘层210、第一有机绝缘层220、第二无机绝缘层230、第二有机绝缘层240和第三无机绝缘层250。
由于复合层200进一步包括第二有机绝缘层240和第三无机绝缘层250,因此可以改善复合层200的冲击吸收或分散和上表面的平坦度。
第二有机绝缘层240可以包括通用聚合物(例如,苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS))、具有酚类基团的聚合物衍生物、丙烯酸聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物或乙烯醇类聚合物。
在一些实施例中,第一无机绝缘层210、第二无机绝缘层230和第三无机绝缘层250中的每个的强度可以在约80GPa至约200GPa的范围内,第一有机绝缘层220和第二有机绝缘层240中的每个的强度可以在约1GPa至约10GPa的范围内。以这种方式,复合层200可以分散和吸收冲击。
在一些实施例中,第一无机绝缘层210、第二无机绝缘层230和第三无机绝缘层250中的每个的厚度可以在约
Figure BDA0003141089090000191
至约
Figure BDA0003141089090000192
的范围内,第一有机绝缘层220和第二有机绝缘层240中的每个的厚度可以在约
Figure BDA0003141089090000193
至约
Figure BDA0003141089090000194
的范围内。以这种方式,复合层200可以分散和吸收冲击。
然而,实用新型构思不限于此。在其他一个或更多个实施例中,复合层200还可以包括彼此交替布置的附加有机绝缘层和附加无机绝缘层。
图7是根据实施例的显示设备的一部分的示意性剖视图。在图7中,与图3中的元件基本上相同的元件将被赋予相同的附图标记。
根据示出的实施例的显示设备包括布置在基底100的显示区域DA中的第一像素电路PC1和第二像素电路PC2、分别连接到第一像素电路PC1和第二像素电路PC2的第一有机发光二极管OLED1和第二有机发光二极管OLED2以及位于第一像素电路PC1和第二像素电路PC2与第一有机发光二极管OLED1和第二有机发光二极管OLED2之间的复合层200。复合层200包括顺序堆叠的第一无机绝缘层210、第一有机绝缘层220和第二无机绝缘层230。
根据示出的实施例的显示设备还包括在像素电路PC1和PC2之间的区域中具有开口或槽GR的无机材料层IL,并且有机材料层161可以填充开口或槽GR。此外,连接线140可以布置在有机材料层161上。
在实施例中,布置在连接线140下方并且包括无机材料的阻挡层101、缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113和层间绝缘层115可以统称为无机材料层IL。无机材料层IL在相邻像素电路之间的区域中具有开口或槽GR。
图7示例性地示出了无机材料层IL具有槽GR。更具体地,阻挡层101可以跨越相邻像素的第一像素电路PC1和第二像素电路PC2连续。缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113和层间绝缘层115可以分别在相邻像素之间的区域中具有开口111a、112a、113a和115a。
如此,阻挡层101、缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113和层间绝缘层115可以分别在相邻像素之间的区域中具有槽GR。槽GR可以指形成在无机材料层IL中的沟槽。
无机材料层IL的开口可以指在阻挡层101、缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113和层间绝缘层115中的每个中形成开口,使得基底100被暴露。
在其他实施例中,无机材料层IL可以包括各种不同类型的槽。例如,也可以去除阻挡层101的上表面的一部分,或者可以保留缓冲层111的下表面而不被去除。
无机材料层IL的槽GR的宽度GRW可以为几μm。例如,无机材料层IL的槽GR的宽度GRW可以在约5μm至约10μm的范围内。
可以通过对层间绝缘层115执行单独的掩模工艺和蚀刻工艺来形成开口或槽GR。缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113和层间绝缘层115的开口111a、112a、113a和115a可以通过蚀刻工艺来形成。蚀刻工艺可以是干法蚀刻工艺。
无机材料层IL的开口或槽GR可以填充有有机材料层161。连接线140位于存在有机材料层161的位置处的有机材料层161上方。无机材料层IL的开口或槽GR和有机材料层161可以至少部分地设置在相邻的像素电路之间。
无机材料层IL的开口或槽GR和有机材料层161可以显著减小外部冲击对显示设备的影响。无机材料层IL在像素电路之间的区域中具有开口或槽GR,并且有机材料层161填充开口或槽GR。如此,即使存在外部冲击,裂纹蔓延的可能性也变得极低。另外,由于有机材料层161具有比无机材料层IL的硬度低的硬度,所以有机材料层161吸收由外部冲击引起的应力。因此,可以以有效的方式显著降低位于有机材料层161上的连接线140上的应力集中。
有机材料层161填充无机材料层IL的位于第一像素电路PC1与第二像素电路PC2之间的槽GR的至少一部分。在一些实施例中,有机材料层161可以不完全填充槽GR,或者可以不填充槽GR的一部分。
然而,为了使有机材料层161吸收外部冲击,有机材料层161可以完全填充槽GR。在一些实施例中,有机材料层161可以延伸到无机材料层IL的上表面。在这种情况下,由于有机材料层161的特性,有机材料层161的上表面可以具有凸起形状。更具体地,有机材料层161的最大高度h可以大于槽GR的深度d。
有机材料层161的上表面与无机材料层IL的上表面之间的角度可以在45°内。当无机材料层IL的上表面与有机材料层161的上表面交汇的边界区域的倾斜不平缓时,在通过对导电层进行图案化来形成连接线140的工艺期间,导电材料可能保留在对应的区域中而不从边界区域去除。在这种情况下,剩余的导电材料可能导致其他导电层之间的短路。因此,有机材料层161的上表面可以相对于无机材料层IL的上表面形成为具有平缓的倾斜。
有机材料层161可以包括从丙烯酰类材料、甲基丙烯酸类材料、聚酯、聚乙烯、聚丙烯、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚碳酸酯、聚酰亚胺、聚乙烯磺酸盐(酯)、聚甲醛、聚芳酯和六甲基二硅氧烷中选择的一种或更多种材料。
连接线140可以布置在有机材料层161上,并且被构造为将第一像素电路PC1和第二像素电路PC2彼此连接。连接线140还可以在不存在有机材料层161的区域中位于无机材料层IL上。连接线140可以用作将电信号传输到第一像素电路PC1和第二像素电路PC2的布线。
由于连接线140包括具有高伸长率的材料,因此可以防止在连接线140中发生诸如破裂或断开的缺陷。在一些实施例中,连接线140可以具有Ti/Al/Ti的堆叠结构。在一些实施例中,连接线140的伸长率可以大于布置在其下面的导电层的伸长率。
图8是根据实施例的显示设备的一部分的示意性剖视图。在图8中,与图3和图7中的元件基本上相同的元件将被赋予相同的附图标记。
根据示出的实施例的显示设备包括布置在基底100的显示区域DA中的第一像素电路PC1和第二像素电路PC2、分别连接到第一像素电路PC1和第二像素电路PC2的第一有机发光二极管OLED1和第二有机发光二极管OLED2以及位于第一像素电路PC1和第二像素电路PC2与第一有机发光二极管OLED1和第二有机发光二极管OLED2之间的复合层200。复合层200包括顺序堆叠的第一无机绝缘层210、第一有机绝缘层220和第二无机绝缘层230。
根据示出的实施例的显示设备另外包括在第一像素电路PC1与第二像素电路PC2之间的区域中具有开口或槽GR'的无机材料层IL'以及布置在基底100的前表面上以填充开口或槽GR'的有机层间绝缘层115'。
在实施例中,包括无机材料的阻挡层101、缓冲层111、第一栅极绝缘层112和第二栅极绝缘层113可以统称为无机材料层IL'。无机材料层IL'在相邻像素电路之间的区域中具有开口或槽GR'。
图8示出了无机材料层IL'具有槽GR'。更具体地,阻挡层101可以跨越相邻像素的第一像素电路PC1和第二像素电路PC2连续。缓冲层111、第一栅极绝缘层112和第二栅极绝缘层113可以分别在相邻像素之间的区域中具有开口111a、112a和113a。
无机材料层IL'的开口可以指在阻挡层101、缓冲层111、第一栅极绝缘层112和第二栅极绝缘层113中的每个中形成开口,使得基底100的上表面被暴露。无机材料层IL'可以包括各种不同类型的槽。例如,也可以去除阻挡层101的上表面的一部分,或者可以保留缓冲层111的下表面而不被去除。
有机层间绝缘层115'可以在第二栅极绝缘层113上方覆盖存储电容器Cst1和Cst2。此外,有机层间绝缘层115'可以填充开口或槽GR'以防止裂纹蔓延。
有机层间绝缘层115'可以包括通用聚合物(例如,苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS))、具有酚类基团的聚合物衍生物、丙烯酸聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物或乙烯醇类聚合物。
在示出的实施例中,连接线140可以布置在有机层间绝缘层115'上,并且将第一像素电路PC1和第二像素电路PC2彼此连接。当有机层间绝缘层115'提供平坦的上表面时,连接线140也可以具有平坦的上表面。连接线140可以用作将电信号传输到第一像素电路PC1和第二像素电路PC2的布线。
图9和图10是示出根据实施例的图7或图8的开口或槽GR或GR'的平面图。
无机材料层的开口或槽GR或GR'可以布置为至少部分地围绕像素电路的外围。参照图9,无机材料层的开口或槽GR或GR'可以布置为围绕第一像素电路PC1的外围和第二像素电路PC2的外围。可选地,参照图10,无机材料层的开口或槽GR或GR'可以布置为围绕多个像素电路。例如,如图10中所示,无机材料层的开口或槽GR或GR'布置为围绕两个像素电路,即,第一像素电路PC1和第二像素电路PC2。在其他实施例中,由开口或槽GR或GR'分组的像素的数量可以被各种改变。
在一个显示设备中,由开口或槽GR或GR'分组的像素电路的数量可以相同,或者可以根据位置而改变。例如,无机材料层的开口或槽GR或GR'可以布置为在存在破裂或应力的高风险的区域中围绕一个像素电路,并且可以布置为在其他区域中围绕多个像素电路。可选地,无机材料层的开口或槽GR或GR'可以部分地形成在显示区域DA中。
图11和图12是根据实施例的显示设备的示意图。图11示出了显示区域DA被折叠,图12示出了显示区域DA被卷曲。
根据一个或更多个实施例的显示设备抵抗外部冲击是鲁棒的,因此,如图11和图12中所示,显示区域DA可以是可折叠的或可卷曲的。
更具体地,因为被构造为分布和吸收外部冲击的复合层200位于像素电路与显示元件之间,所以即使当显示区域DA折叠或卷曲时,也可以防止或至少抑制外部冲击传递到像素电路。此外,当设置无机材料层的开口或槽GR或GR'时,填充开口或槽GR或GR'的有机材料层161或有机层间绝缘层115'可以吸收由弯曲引起的拉伸应力。
图13示出了测试根据实施例的显示设备的抗冲击性的结果。图13示出了当笔从预定高度掉落在显示区域DA上时,通过测量半导体层与栅电极之间的漏电流而获得的数据。
图13的(a)示出了针对不包括复合层和无机材料层中的槽的对比示例的显示设备的测试数据,图13的(b)示出了针对包括图3的复合层的显示设备的测试数据,图13的(c)示出了针对包括复合层和无机材料层中的槽(如图7中所示)的显示设备的测试数据。
在如图13的(a)中所示的对比示例的情况下,当笔从3cm或更高的高度掉落时,发生10pA或更大的漏电流,但是在图13的(b)的情况下,即使当笔从5cm的高度掉落时,也不会发生10pA或更大的漏电流。此外,在图13的(c)的情况下,可以确认即使当笔从8cm的高度掉落时,也不会发生10pA或更大的漏电流。如此,可以确认根据实施例的显示设备抵抗外部冲击是鲁棒的。
如上所述,因为其中堆叠有第一无机绝缘层、第一有机绝缘层和第二无机绝缘层的复合层位于像素电路与显示元件之间,所以根据一个或更多个实施例的显示设备抵抗外部冲击可以是鲁棒的。
此外,因为根据一个或更多个实施例的显示设备包括在像素之间的区域中具有开口或槽的无机材料层以及填充开口或槽的有机材料层,所以根据一个或更多个实施例的显示设备可以是柔性的且抵抗外部冲击是鲁棒的。
此外,根据一个或更多个实施例的显示设备可以省略基底。另外,像素电路可以布置在显示区域和外围区域中。像素电路可以以除了薄膜晶体管之外的方式来实现。
尽管这里已经描述了特定的一个或更多个实施例和实施方式,但是通过该描述其他实施例和修改将是明显的。因此,实用新型构思不限于这样的实施例,而是限于所附权利要求以及如对于本领域普通技术人员来说将显然的各种明显的修改和等同布置的更宽的范围。

Claims (10)

1.一种显示设备,其特征在于,所述显示设备包括:
多个像素电路;
多个显示元件,分别连接到所述多个像素电路;以及
复合层,设置在所述多个像素电路与所述多个显示元件之间,所述复合层包括顺序堆叠的第一无机绝缘层、第一有机绝缘层和第二无机绝缘层。
2.根据权利要求1所述的显示设备,其特征在于,所述复合层还包括设置在所述多个像素电路与所述第一无机绝缘层之间的下有机绝缘层。
3.根据权利要求1所述的显示设备,其特征在于,所述复合层还包括设置在所述第二无机绝缘层与所述多个显示元件之间的上有机绝缘层。
4.根据权利要求1所述的显示设备,其特征在于,所述复合层还包括顺序堆叠在所述第二无机绝缘层上的第二有机绝缘层和第三无机绝缘层。
5.根据权利要求1所述的显示设备,其特征在于,所述显示设备还包括:
无机材料层,遍布所述多个像素电路设置,并且包括位于所述多个像素电路之间的区域中的开口或槽;以及
有机材料层,填充所述开口或所述槽。
6.根据权利要求1所述的显示设备,其特征在于,所述显示设备还包括:
无机材料层,遍布所述多个像素电路设置,并且包括位于所述多个像素电路之间的区域中的开口或槽;以及
有机层间绝缘层,遍布所述多个像素电路设置,并且填充所述开口或所述槽。
7.根据权利要求5或6所述的显示设备,其特征在于,所述开口或所述槽围绕所述多个像素电路中的至少一个。
8.根据权利要求5所述的显示设备,其特征在于,所述显示设备还包括布置在所述有机材料层上以与所述开口或所述槽叠置的连接线,
其中,所述连接线延伸到所述无机材料层的上表面。
9.根据权利要求6所述的显示设备,其特征在于,所述显示设备还包括布置在所述有机层间绝缘层上以与所述开口或所述槽叠置的连接线。
10.根据权利要求1所述的显示设备,其特征在于,
所述第一无机绝缘层和所述第二无机绝缘层中的每个的厚度在
Figure FDA0003141089080000011
Figure FDA0003141089080000021
的范围内,并且所述第一有机绝缘层的厚度在
Figure FDA0003141089080000022
Figure FDA0003141089080000023
的范围内;并且
所述第一无机绝缘层和所述第二无机绝缘层中的每个的强度在80GPa至200GPa的范围内,并且所述第一有机绝缘层的强度在1GPa至10GPa的范围内。
CN202121476455.2U 2020-07-02 2021-06-30 显示设备 Active CN215834531U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0081671 2020-07-02
KR1020200081671A KR20220004857A (ko) 2020-07-02 2020-07-02 표시 장치

Publications (1)

Publication Number Publication Date
CN215834531U true CN215834531U (zh) 2022-02-15

Family

ID=76999618

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110735299.5A Pending CN113889510A (zh) 2020-07-02 2021-06-30 显示设备
CN202121476455.2U Active CN215834531U (zh) 2020-07-02 2021-06-30 显示设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202110735299.5A Pending CN113889510A (zh) 2020-07-02 2021-06-30 显示设备

Country Status (4)

Country Link
US (1) US20220005899A1 (zh)
EP (1) EP3933925A1 (zh)
KR (1) KR20220004857A (zh)
CN (2) CN113889510A (zh)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI232595B (en) * 1999-06-04 2005-05-11 Semiconductor Energy Lab Electroluminescence display device and electronic device
KR100611151B1 (ko) * 2003-11-27 2006-08-09 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조방법
EP2346020A4 (en) * 2008-10-02 2014-12-31 Sharp Kk DISPLAY DEVICE SUBSTRATE, DISPLAY DEVICE SUBSTRATE MANUFACTURING METHOD, DISPLAY DEVICE, LIQUID CRYSTAL DISPLAY (LCD) DEVICE, LCD PRODUCTION METHOD AND ORGANIC ELECTROLUMINESCENCE DISPLAY DEVICE
TWI473317B (zh) * 2011-11-17 2015-02-11 Au Optronics Corp 可撓性主動元件陣列基板以及有機電激發光元件
US9825253B2 (en) * 2013-06-28 2017-11-21 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
KR102080008B1 (ko) * 2013-07-12 2020-02-24 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR102610024B1 (ko) * 2016-06-16 2023-12-06 삼성디스플레이 주식회사 디스플레이 장치
US10073294B1 (en) * 2017-03-31 2018-09-11 Innolux Corporation Display device
KR102462421B1 (ko) * 2017-11-15 2022-11-03 삼성디스플레이 주식회사 디스플레이 장치
US10559466B2 (en) * 2017-12-27 2020-02-11 Micron Technology, Inc. Methods of forming a channel region of a transistor and methods used in forming a memory array
KR102512725B1 (ko) * 2018-02-28 2023-03-23 삼성디스플레이 주식회사 디스플레이 장치
WO2019186806A1 (ja) * 2018-03-28 2019-10-03 堺ディスプレイプロダクト株式会社 有機el表示装置及び有機el表示装置の製造方法
CN109037304B (zh) * 2018-09-27 2020-03-27 武汉华星光电技术有限公司 有机发光二极管显示器及其制作方法
WO2021079412A1 (ja) * 2019-10-21 2021-04-29 シャープ株式会社 表示装置
US11079636B2 (en) * 2019-10-25 2021-08-03 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display device with touch sensor using active matrix substrate, and method for manufacturing active matrix substrate

Also Published As

Publication number Publication date
KR20220004857A (ko) 2022-01-12
EP3933925A1 (en) 2022-01-05
CN113889510A (zh) 2022-01-04
US20220005899A1 (en) 2022-01-06

Similar Documents

Publication Publication Date Title
US11832502B2 (en) Display device including dummy pixels in a non-display area
CN111261043B (zh) 显示面板
US12133423B2 (en) Display apparatus having pixel electrodes arranged on a planarization layer
KR20210008240A (ko) 표시 장치
US11502157B2 (en) Display panel
CN113140601A (zh) 显示面板及包括显示面板的显示设备
KR20160129981A (ko) 박막 트랜지스터 기판 및 이를 구비하는 표시 패널
US20240365584A1 (en) Display apparatus having a refractive layer
US11730026B2 (en) Display apparatus
CN114093915A (zh) 显示面板和显示设备
KR20210032598A (ko) 표시 패널
CN112992980A (zh) 显示装置
US20240357866A1 (en) Display panel and display apparatus including the same
CN215834531U (zh) 显示设备
US12114529B2 (en) Display apparatus
US20220271256A1 (en) Display panel and display apparatus including the same
EP3817080A1 (en) Display apparatus
CN117596934A (zh) 显示装置以及提供显示装置的方法
CN114759043A (zh) 显示设备和制造显示设备的方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant