WO2019186806A1 - 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法 - Google Patents

有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法 Download PDF

Info

Publication number
WO2019186806A1
WO2019186806A1 PCT/JP2018/012907 JP2018012907W WO2019186806A1 WO 2019186806 A1 WO2019186806 A1 WO 2019186806A1 JP 2018012907 W JP2018012907 W JP 2018012907W WO 2019186806 A1 WO2019186806 A1 WO 2019186806A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating film
organic
inorganic insulating
display device
film
Prior art date
Application number
PCT/JP2018/012907
Other languages
English (en)
French (fr)
Inventor
克彦 岸本
Original Assignee
堺ディスプレイプロダクト株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 堺ディスプレイプロダクト株式会社 filed Critical 堺ディスプレイプロダクト株式会社
Priority to CN201880078805.4A priority Critical patent/CN111937159A/zh
Priority to US16/625,647 priority patent/US11011593B2/en
Priority to JP2019513476A priority patent/JP6530155B1/ja
Priority to PCT/JP2018/012907 priority patent/WO2019186806A1/ja
Publication of WO2019186806A1 publication Critical patent/WO2019186806A1/ja
Priority to US17/226,555 priority patent/US20210225973A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Definitions

  • the present invention relates to an organic EL display device and a method for manufacturing the organic EL display device.
  • organic EL display devices that are increasingly applied to television receivers and the like include an organic light emitting element formed for each pixel and a drive circuit that causes the organic light emitting element to emit light with a desired current.
  • a thin film transistor constituting a driving circuit is formed on the surface of a glass substrate or the like for each pixel provided in a matrix, and an organic light emitting element is formed on an insulating film covering the thin film transistor. It is formed.
  • Patent Document 1 discloses forming a thin film transistor having a multilayer structure in order to reduce an area occupied by a thin film transistor for a pixel in such an active matrix display.
  • luminance unevenness or color unevenness (hereinafter, “brightness unevenness and / or color unevenness” is collectively referred to as “display unevenness”) or the like occurs for each pixel or for any region on the display screen.
  • the display quality is lowered and the product value is lowered. Therefore, in the organic EL display device, a compensation circuit for display unevenness is added to the drive circuit, or a correction unit that corrects the drive current of the organic light emitting element for each pixel or for every certain region after observing the initial display state. It may be provided.
  • the circuit elements constituting the compensation circuit provided for each pixel may vary, or a measure for display unevenness may be taken, resulting in an increase in size or cost.
  • an object of the present invention is to provide an organic EL display device with little display unevenness even without a compensation circuit, and a method for manufacturing an organic EL display device with such display unevenness.
  • the organic EL display device includes a substrate having a surface on which a driving circuit including a thin film transistor is formed, a planarization film that planarizes the surface of the substrate by covering the driving circuit, An organic light emitting element formed on a surface of the planarization film and electrically connected to the drive circuit, the planarization film is a first inorganic insulating film stacked on the drive circuit, An organic insulating film stacked on the first inorganic insulating film; and a second inorganic insulating film stacked on the organic insulating film; and the organic insulating film in the second inorganic insulating film;
  • the surface facing in the opposite direction has an arithmetic average roughness of 50 nm or less.
  • the method for manufacturing an organic EL display device includes a step of forming a driving circuit including a thin film transistor on a substrate, a first inorganic insulating film, an organic insulating film, and a first layer on the surface of the driving circuit.
  • the first and second embodiments of the present invention it is possible to reduce luminance unevenness or color unevenness in an organic EL display device, and appropriately manufacture an organic EL display device with such display unevenness. Can do.
  • the present inventor conducted extensive studies to investigate the cause of display unevenness in the organic EL display device. Then, the present inventor has found that unevenness on the surface of the drive circuit including a thin film transistor formed on the surface of the substrate causes variations in film thickness in the organic film in the organic light emitting element, resulting in luminance unevenness and color. It has been found that unevenness can occur. More specifically, an insulating film is provided between the drive circuit and the organic light emitting element as described above. By this insulating film, electrical insulation between the two and blocking of moisture and the like, a flat surface of the organic light emitting element is flattened. It is planned. However, the present inventors have found that this flattening is not always sufficient from the viewpoint of obtaining an excellent display quality.
  • a step is generated by forming the thin film transistor and various wirings. Further, whether or not the surface of each thin film transistor is a region where a gate electrode or the like is formed, etc. Causes a step. For example, a step having a height difference exceeding 300 nm may occur.
  • the present inventor has found that flatness that does not cause display unevenness in an organic EL display device cannot be obtained by simply forming a flattening film on the surface of such a substrate as in the past. In this regard, in the field of flat display, a pixel electrode is formed on a thin film transistor even in a liquid crystal display device, but slight unevenness on the surface of the pixel electrode hardly affects the orientation of liquid crystal molecules.
  • a thin film transistor is a top emission type (TE type) organic EL display device in which light from an organic light emitting element is emitted in a direction opposite to the substrate. It can be formed in a region, for example even in the entire light emitting region.
  • a bottom emission type (BE type) organic EL display device a thin film transistor is usually formed in the vicinity of the edge of a pixel so that light from the organic light emitting element is not blocked as much as possible.
  • TE type as well as the BE type
  • unevenness on the surface of the substrate due to thin film transistors or the like appears as undulations on the surface of the planarization film in the region overlapping the light emitting region of the pixel, and the minute undulations cause display unevenness. It turns out that it is causing.
  • the present inventor has found that the occurrence of uneven brightness and uneven color can be suppressed by further flattening the surface of the flattening film serving as the base of the organic light emitting device.
  • an organic EL display device and an organic EL display device manufacturing method according to an embodiment of the present invention will be described with reference to the drawings.
  • the material of each component in embodiment described below, a shape, those relative positional relationship, etc. are only an illustration to the last.
  • the organic EL display device and the manufacturing method of the organic EL display device of the present invention are not limitedly interpreted by these.
  • FIG. 1 shows an example of the configuration of the drive circuit 2 in the organic EL display device 1 according to the first embodiment, together with the organic EL display panel 3, the data line driver 1d, and the scanning line driver 1g schematically shown.
  • the organic EL display panel 3 has a plurality of pixels 3a arranged in a matrix, and an organic light emitting element 40 and a drive circuit 2 are provided in each pixel 3a.
  • each driving circuit 2 includes a driving TFT 20 that switches the energization state of the organic light emitting element 40, a switching TFT 2 a that switches on / off of the driving TFT 20, and a storage capacitor 2 b that holds a gate-source voltage of the driving TFT 20.
  • the drain of the driving TFT 20 is connected to the power supply line 2p, the source is connected to the anode of the organic light emitting element 40, and the gate is connected to the source of the switching TFT 2a.
  • the cathode of the organic light emitting element 40 is connected to the ground via the cathode wiring 27. It is connected.
  • a gate signal is sent from the scanning line driver 1g to each switching TFT 2a, and a data signal of a display image is applied from the data line driver 1d to the gate of each driving TFT 20 via each switching TFT 2a.
  • a current based on the voltage of the data signal flows to the organic light emitting element 40, and the organic light emitting element 40 emits light with a predetermined luminance during one frame period by the action of the storage capacitor 2b.
  • the driving TFT 20 is simply referred to as “thin film transistor 20 (TFT 20)”.
  • the “pixel” referred to in the above description and the following description and each drawing is the minimum component (unit element) of the display screen and is precisely a “sub-pixel”. ".
  • surface refers to a surface facing in the opposite direction to the substrate 10 (see FIG. 2) in each component other than the substrate 10 constituting the organic EL display device 1 unless the distinction is described. Means. Further, the “surface” with respect to the substrate 10 means a surface facing the organic light emitting element 40 unless the distinction is described.
  • FIG. 2 shows an enlarged cross section of the organic EL display panel 3.
  • an example of a cross section of the TFT 20 and the organic light emitting element 40 is a cathode contact (the first contact 28 and the second contact of the organic light emitting element 40). Shown with contacts 45).
  • the organic EL display device 1 of the present embodiment has a substrate 10 having a surface on which a driving circuit 2 including a thin film transistor 20 is formed, and the surface of the substrate 10 is flattened by covering the driving circuit 2.
  • the organic light emitting element 40 formed on the surface of the flattening film 30 and electrically connected to the drive circuit 2.
  • the TFT 20 is an Nch field effect transistor in the example of FIG.
  • the organic light emitting element 40 is a top emission type (TE type) organic light emitting diode (OLED), and includes a first electrode (for example, an anode) 41 and a first electrode 41 formed on the planarizing film 30.
  • TE type top emission type organic light emitting diode
  • the planarizing film 30 is stacked on the first inorganic insulating film 31 stacked on the drive circuit 2, the organic insulating film 32 stacked on the first inorganic insulating film 31, and the organic insulating film 32.
  • the second inorganic insulating film 33 is included.
  • the surface of the second inorganic insulating film 33 facing in the direction opposite to the organic insulating film 32 has an arithmetic average roughness of 50 nm or less.
  • the organic light emitting layer 43 defined by the insulating bank 42 is formed in a region that does not overlap with the contact hole 30 a for electrically connecting the source electrode 25 and the first electrode 41 in plan view. ing.
  • the surface of the substrate 10 having irregularities due to the formation of the drive circuit 2 has a laminated structure of the first inorganic insulating film 31, the organic insulating film 32, and the second inorganic insulating film 33.
  • the surface is covered with a planarizing film 30 having an arithmetic average roughness (Ra) of 50 nm or less.
  • the planarizing film 30 may be polished after laminating each insulating film so that the surface thereof has an arithmetic average roughness of 50 nm or less.
  • the organic light emitting layer 43 is formed in a region that does not overlap with the contact hole 30a in plan view.
  • the present inventor conducted extensive studies on the cause of display unevenness in the organic EL display device, and as a result, the surface of the organic light emitting layer in the organic light emitting element is not a perfect flat surface but has fine irregularities. It has been found that there is a part that is tilted microscopically.
  • the normal direction is inclined with respect to the normal direction of the display surface in the organic EL display device, and light emitted from such an organic light emitting layer in an oblique direction is It becomes difficult to recognize from the front of the display surface. Therefore, a decrease in luminance or a change in chromaticity determined by the intensity of light of each color of R, G, and B has occurred.
  • the luminance distribution of the screen is grasped in the inspection process of the organic EL display device, and the current flowing to each organic light emitting element is sometimes controlled based on the correction data for uniformization.
  • countermeasures also require complicated manufacturing processes and complicated control of the organic EL display device.
  • the present embodiment in order to eliminate the cause of newly found display unevenness, that is, to improve the flatness of the surface of the organic light emitting layer 43, flattening as a base thereof is performed.
  • the surface of the film 30 has an arithmetic average roughness of 50 nm or less. By doing so, a display image with extremely little luminance unevenness and color unevenness can be obtained.
  • the thickness of the organic light emitting layer 43 is stabilized, it is possible to stably obtain the effect of adopting a microcavity structure effective for improving the intensity of emitted light and the purity of each color of R, G, and B.
  • the organic light emitting layer 43 is formed in a region that does not overlap with the contact hole 30 a in plan view, avoiding directly above the contact hole 30 a. Therefore, as will be described later, display unevenness due to the contact hole 30a is hardly generated.
  • the surface roughness of the planarizing film 30 is preferably as small as possible, an arithmetic average roughness of, for example, less than 20 nm, which is targeted in the polishing process of the interlayer insulating film in the semiconductor device manufacturing process, is not always required.
  • Such strict flatness in the polishing process of the semiconductor device is required to cope with the shallow depth of focus of the light source used for exposure in the subsequent photolithography process, and suppresses display unevenness of the organic EL display device. Is required for a completely different purpose. That is, from the viewpoint of suppressing display unevenness of the organic EL display device 1, the surface of the planarizing film 30 only needs to have an arithmetic average roughness of 50 nm or less. The inventor has found that this does not occur.
  • the surface roughness below 20 nm is not necessary. Rather, in terms of ease of implementation, an arithmetic average roughness of 20 nm or more is required. It has been found preferable. That is, the surface roughness of the planarizing film 30, specifically, the surface of the second inorganic insulating film 33 facing the direction opposite to the organic insulating film 32 has an arithmetic average roughness of 20 nm or more and 50 nm or less. It is preferable in terms of achieving both effective suppression of display unevenness that may affect display quality and simple manufacturing.
  • each component of the organic EL display device 1 will be further described with reference to FIG.
  • the substrate 10 a glass substrate or a polyimide film is mainly used.
  • the organic EL display device 1 is a bottom emission type (BE type) unlike the example of FIG. 2, a light-transmitting material, that is, a glass substrate, a transparent polyimide film, or the like is used.
  • the resin film By using the resin film, the organic EL display device 1 can be easily made flexible and can be attached to a curved surface or the like.
  • a base coat layer 11 is formed as a barrier film on the surface of the substrate 10 on which the TFT 20 is formed.
  • mainly basecoat having a lower layer consisting of SiN X film of about 500nm thickness of about SiO 2 film and the 50nm thick and a top layer mainly consisting of SiO 2 film of about 250nm thick Layer 11 is formed.
  • the drive circuit 2 including the TFT 20 is formed on the base coat layer 11.
  • the cathode wiring 27 is also formed on the base coat layer 11. Although omitted in FIG. 2, wirings for scanning lines and data lines are formed in the same manner as the cathode wirings 27.
  • FIG. 2 only the TFT 20 that drives the light emitting element 40 is shown, but the switching TFT 2a described above is also formed on the base coat layer 11, and another TFT may be formed.
  • the organic EL display device 1 is a TE type as in the example of FIG. 2, the drive circuit 2 can be formed over the entire surface below the light emitting region of the organic light emitting element 40.
  • the TFT 20 or the like since the TFT 20 or the like cannot be formed below the light emitting region of the organic light emitting element 40, the TFT 20 or the like is formed at the peripheral portion of the portion overlapping the light emitting region in a plane.
  • an inclined surface is formed at a boundary portion between a portion where the TFT 20 or each wiring in the peripheral portion is formed and a portion where the TFT below the light emitting region is not formed. For this reason, irregularities occur in the peripheral portion of the light emitting region, and the display quality is lowered as described above. Therefore, there is a need for a planarizing film 30 that has such flatness on the surface as to bury the unevenness in the TE type as well as the BE type so as not to cause display unevenness.
  • the TFT 20 includes a semiconductor layer 21 having a source 21s, a channel 21c, and a drain 21d, a gate insulating film 22, a gate electrode 23, an interlayer insulating film 24, a source electrode 25, and a drain electrode 26.
  • the gate insulating film 22 is mainly made of SiO 2 or the like having a thickness of about 50 nm, and the gate electrode 23 is formed by patterning after a film of Mo or the like having a thickness of about 250 nm is formed.
  • an interlayer insulating film 24 composed of a SiO 2 film having a thickness of about 300 nm and a SiN x film having a thickness of about 300 nm is formed, and a source electrode 25 and a drain electrode 26 connected to the source 21s and the drain 21d, respectively.
  • the impurity concentration of the source 21s, the drain 21d, and the cathode wiring 27 is increased by doping with boron ions, for example, and the resistance is reduced by activation by annealing.
  • a first inorganic insulating film 31 made of SiN x or the like having a thickness of about 200 nm as a barrier layer is formed on the surface of the drive circuit 2 including the TFT 20, and an organic insulating film 32 is formed on the first inorganic insulating film 31. Furthermore, a second inorganic insulating film 33 is formed. That is, the planarizing film 30 having a three-layer structure of inorganic film + organic film + inorganic film is formed. The planarizing film 30 is formed with a contact hole 30a penetrating the first inorganic insulating film 31, the organic insulating film 32, and the second inorganic insulating film 33 all together.
  • ITO indium tin oxide
  • metal such as silver (Ag) or APC (silver + palladium + copper) are embedded in the contact hole 30a, and the drive circuit 2 is interposed through this metal. And the organic light emitting element 40 are connected.
  • the organic insulating film 32 has a thickness of about 1 ⁇ m to 2 ⁇ m, for example.
  • the organic insulating film 32 greatly reduces the unevenness of the surface of the substrate 10 due to the formation of the drive circuit 2.
  • the organic insulating film 32 is formed using, for example, polyimide resin or acrylic resin.
  • the organic insulating film 32 preferably contains an additive (leveling improver) that improves the flatness of the surface of the organic insulating film 32.
  • the organic insulating film 32 may be formed using a photosensitive resin so that the contact hole 30a can be formed by mask exposure and development.
  • photopolymerization initiators such as Michler's ketone, chlorothioxanthone, and isopropylthioxanthone may weaken the effects of the leveling improver described above, or the leveling improver may inhibit photopolymerization. Therefore, it is preferable to use a material that does not include a photoconductor such as a photopolymerization initiator for the organic insulating film 32. Even in this case, the contact hole 30a can be formed by dry etching or the like as will be described later. Then, by selecting a method that does not use photosensitivity for the formation of the contact hole 30a, an organic material having a high purity such as an acrylic resin can be used as the material of the organic insulating film 32.
  • the organic insulating film 32 includes an additive that improves the flatness of the surface of the organic insulating film 32 facing the second inorganic insulating film 33 at a content of 0.5% by mass or more and 5% by mass or less. Is preferred.
  • leveling improver of this amount When the leveling improver of this amount is included in the organic insulating film 32, it becomes easy to form the planarizing film 30 having a surface with an arithmetic average roughness of 50 nm or less, and acrylic resin or polyimide resin is used. Little impact on required properties.
  • leveling improvers include silicone-based, hydrocarbon-based, or fluorine-based surfactants.
  • Acrylic resin is preferable as a material of the organic insulating film 32 because it is well adapted to a surfactant and the like and has high flatness from the viewpoint of not only purity but also flatness of the surface of the organic insulating film 32.
  • the organic insulating film 32 is preferably an acrylic resin that does not include a photoconductor such as a photopolymerization initiator or a polyimide resin that does not include a photoconductor.
  • the surface of the organic insulating film 32 facing the second inorganic insulating film 33 preferably has an arithmetic average roughness of 100 nm or more and 300 nm or less. In that case, as described above, it may be easy to form the planarizing film 30 having an arithmetic average roughness of 50 nm or less on the surface, and the leveling improver content in the organic insulating film 32 is not excessive. Can be stopped.
  • the second inorganic insulating film 33 has an arithmetic average roughness of 50 nm or less on the surface facing in the opposite direction to the organic insulating film 32, and therefore, display unevenness of the organic EL display device 1 is suppressed.
  • the second inorganic insulating film 33 is made of, for example, SiN x or SiO 2 , and SiN x is preferable in terms of moisture barrier properties. That is, the barrier performance against moisture in the planarizing film 30 is enhanced by the second inorganic insulating layer 33.
  • the second inorganic insulating film 33 may have a function of blocking moisture during manufacturing as well as when the organic EL display device 1 is used. That is, as will be described later, the surface of the planarizing film 30 may be polished in the manufacturing process so as to have a surface roughness of 50 nm or less, and after polishing, cleaning may be performed to remove the abrasive or the like. .
  • the surface of the organic insulating film 32 is polished and further exposed to a cleaning agent. In that case, the cleaning agent may permeate into the organic insulating film 32 and remain as it is to cause deterioration of the TFT 20.
  • the formation of the second inorganic insulating film 33 prevents the penetration of the cleaning agent into the organic insulating film 32 and the deterioration of the TFT 20.
  • the second inorganic insulating film 33 is formed to a thickness of, for example, about 100 nm to 600 nm.
  • the thickness of the second inorganic insulating film 33 is related to the size of the unevenness appearing on the surface of the organic insulating film 32. That is, the second inorganic insulating film 33 is formed on the uneven surface of the organic insulating film 32, and the surface of the second inorganic insulating film 33 has a flatness of 50 nm or less in arithmetic mean roughness.
  • the thickness of the inorganic insulating film 33 varies based on the unevenness of the surface of the organic insulating film 32 facing the second inorganic insulating film 33.
  • the second inorganic insulating layer 33 has a maximum height difference DT of 3 on the surface unevenness of the organic insulating film 32 so that the surface unevenness of the organic insulating film 32 can be sufficiently embedded in the second inorganic insulating layer 33. It is preferable to be formed in a thickness more than double. If necessary, the surface of the second inorganic insulating film 33 is preferably polished by a length (thickness) that is not less than the maximum height difference DT and less than twice the maximum height difference DT.
  • the convex portions on the surface of the second inorganic insulating film 33 based on the convex portions on the surface of the organic insulating film 32 can be scraped without exposing the organic insulating film 32, and the surface of the planarizing film 30 is substantially reduced.
  • An arithmetic average roughness of 50 nm or less can be ensured.
  • the second inorganic insulating film 33 may have a thickness of 1 to 3 times the maximum height difference DT of unevenness on the surface of the organic insulating film 32. For example, in FIG.
  • the maximum thickness TL of the second inorganic insulating film 33 is not less than 2 times and not more than 3 times the maximum height difference DT of the unevenness of the organic insulating film 32, and the minimum thickness of the second inorganic insulating film 33 is The thickness TM is 1 to 2 times the maximum height difference DT of the unevenness of the organic insulating film 32.
  • the maximum thickness TL of the second inorganic insulating film 33 is approximately twice the maximum height difference DT of the unevenness of the organic insulating film 32
  • the minimum thickness TM is the organic insulating film. This is substantially the same as the maximum height difference DT of 32 irregularities.
  • the contact hole 30a penetrates through each insulating film constituting the planarizing film 30 as described above. For this reason, there is no significant step on the inner wall of the contact hole 30a, and therefore it is easy to embed metal in the contact hole 30a. In addition, cracks and the like hardly occur in the metal.
  • the planarizing film 30 is also formed with a contact hole 30b for forming the second contact 45 of the cathode contacts, and the contact hole 30b also penetrates each insulating film constituting the planarizing film 30 at once. ing.
  • the first electrode 41 of the organic light emitting element 40 is formed integrally with a metal embedded in the contact hole 30a. That is, for example, ITO and a metal such as Ag or APC and ITO are embedded in the contact hole 30a by sputtering or the like, and the same ITO film, metal film such as Ag or APC, and ITO film are also formed on the surface of the planarizing film 30. Are formed respectively. By patterning them into a predetermined shape, an upper layer and a lower layer are ITO films, and a first electrode 41 with a metal film such as Ag or APC interposed therebetween is formed.
  • the first electrode 41 preferably has a work function of about 5 eV in relation to the organic light emitting layer 43.
  • ITO and Ag or APC as described above are used.
  • the ITO film is formed with a thickness of about 10 nm
  • the Ag or APC film is formed with a thickness of about 100 nm.
  • the bottom emission type for example, only an ITO film having a thickness of about 300 nm to 1 ⁇ m is formed.
  • the first electrode 41 has a region that does not overlap with the contact hole 30 a in a plan view and is large enough to form the organic light emitting layer 43, and on the region that does not overlap with the contact hole 30 a.
  • An organic light emitting layer 43 is formed on the substrate. Therefore, the thickness unevenness in the organic light emitting layer 43 and the depression on the surface thereof hardly occur, and the display unevenness due to the contact hole 30a hardly occurs.
  • An insulating bank 42 that partitions each pixel and insulates between the first electrode 41 and the second electrode 44 is formed at the peripheral edge of the first electrode 41.
  • a depression on the surface of the first electrode 41 is covered by the insulating bank 42.
  • An organic light emitting layer 43 is stacked on the first electrode 41 surrounded by the insulating bank 42.
  • the organic light emitting layer 43 serving as the light emitting region of the organic light emitting element 40 is preferably formed in a region that does not overlap the contact hole 30a in plan view, as in the example of FIG. In that case, as described above, display unevenness due to the contact hole 30a is unlikely to occur.
  • the organic light emitting layer 43 is shown as a single layer in FIG.
  • the organic light emitting layer 43 is formed by vapor deposition, printing, or the like in which an evaporated or sublimated organic material is selectively attached to only necessary portions using a mask.
  • a hole injection layer made of a material having good ionization energy consistency that improves the hole injection property is provided.
  • a hole transport layer capable of improving the stable transport of holes and confining electrons (energy barrier) in the light emitting layer is formed of, for example, an amine material.
  • the light emitting layer selected according to the light emission wavelength is formed thereon.
  • Alq 3 is doped with a red or green organic fluorescent material.
  • a DSA organic material is used.
  • an electron transport layer that improves electron injection and stably transports electrons can be formed of Alq 3 or the like.
  • a laminated film of the organic light emitting layer 43 is formed.
  • An electron injection layer for improving electron injection properties such as LiF and Liq may be provided between the organic light emitting layer 43 and the second electrode 44.
  • the second electrode 44 is formed on the organic light emitting layer 43.
  • the second electrode 44 is continuously formed so as to be common to all pixels, and the second contact 45 formed on the planarization film 30, the gate insulating film 22, and the interlayer insulating film 24 is connected to the cathode wiring 27 through a first contact 28 formed on the wiring 24.
  • the second electrode 44 is formed of a translucent material, for example, a thin Mg—Ag film.
  • the second electrode 44 is preferably made of a material having a low work function, and alkali metal or alkaline earth metal can be used.
  • Mg is preferable because it has a work function as small as 3.6 eV, and Ag having a work function as small as about 4.25 eV is co-deposited at a ratio of about 10% by mass for further providing stability.
  • the second electrode 44 serves as a reflecting plate, so that the second electrode 44 is formed with a large thickness of Al.
  • a coating layer (TFE) 46 that prevents moisture from reaching the second electrode 44 is formed on the second electrode 44.
  • the covering layer 46 is made of, for example, an inorganic insulating film such as SiN x or SiO 2, and is formed by forming a single layer film or a laminated film of two or more layers. For example, a laminated film of about two layers having a thickness of about 0.1 ⁇ m to 0.5 ⁇ m is formed as the coating layer 46.
  • the covering layer 46 is preferably formed in multiple layers of different materials so that a sufficient barrier property against moisture and the like can be obtained even if a pinhole or the like is formed in one layer.
  • the covering layer 46 is formed so as to completely cover the organic light emitting layer 43 and the second electrode 44.
  • the covering layer 46 may include an organic insulating film between the two inorganic insulating films.
  • the drive circuit 2 including the thin film transistor 20 is formed on the substrate 10 (S1 in FIG. 3).
  • the base coat layer 11 is formed on the surface of the substrate 10 using a plasma CVD method.
  • the base coat layer 11 is shown in a single layer structure in FIG. 4A, for example, a SiO 2 layer having a thickness of about 500 nm, a SiN x layer having a thickness of about 50 nm thereon, and a thickness of about 250 nm thereon. It is formed by laminating a SiO 2 layer.
  • a semiconductor film made of an amorphous silicon (a-Si) layer is formed on the entire surface of the base coat layer 11 by using, for example, a plasma CVD method.
  • This semiconductor film is subjected to a dehydrogenation process by an annealing process for about 45 minutes at a temperature of about 350 ° C., for example.
  • this semiconductor film is annealed by excimer laser irradiation of about several tens of nsec, and a-Si is converted into polysilicon.
  • the polysiliconized semiconductor film is patterned by, for example, mask formation by photolithography and dry etching.
  • the semiconductor layer 21 having a predetermined width and length and the cathode wiring 27 having a predetermined shape are formed.
  • wirings (not shown) such as scanning lines and data lines other than the cathode wiring 27 can be formed as appropriate.
  • a gate insulating film 22 covering the semiconductor layer 21 and the like is formed.
  • the gate insulating film 22 is formed, for example, by forming a SiO 2 film having a thickness of about 50 nm using a plasma CVD method.
  • a Mo film is formed to a thickness of about 250 nm by sputtering, for example, and patterned by dry etching to form the gate electrode 23.
  • impurity ions for example, boron
  • the implanted impurity ions are activated by annealing.
  • the region doped with impurity ions in the semiconductor layer 21 is reduced in resistance, and the semiconductor layer 21 includes a source 21 s and a drain 21 d that are formed of the reduced resistance region, and a channel 21 c that is formed in the region immediately below the gate 23.
  • Annealing is performed, for example, at a temperature of about 350 ° C. for about 45 minutes. At this time, the resistance of each wiring formed appropriately other than the cathode wiring 27 and the cathode wiring 27 is lowered by ion doping and annealing.
  • an interlayer insulating film 24 is formed on the entire surface of the gate insulating film 22 and the gate electrode 23, and a contact hole 24a exposing a part of the source 21s and the drain 21d is formed.
  • a plasma CVD method is used to form a stacked film of a lower layer mainly made of SiO 2 with a thickness of about 300 nm and an upper layer made mainly of SiN x with a thickness of about 300 nm. Formed by.
  • the contact hole 24a is formed by forming a mask by forming a resist film, selective exposure and development, and performing dry etching or the like.
  • the metal is embedded in the contact hole 24 a and the metal film of the source electrode 25 and the drain electrode 26 is formed on the surface of the interlayer insulating film 24.
  • the metal film of the source electrode 25 and the drain electrode 26 is formed by stacking a Ti film of about 300 nm and an Al film of about 300 nm using, for example, sputtering, and further stacking a Ti film of about 100 nm thereon. Is done. By patterning this metal film using photolithography and dry etching, a source electrode 25 and a drain electrode 26 connected to the source 21s and the drain 21d of the semiconductor layer 21 are formed.
  • the first contact 28 connected to the cathode wiring 27 is formed by the same method as the formation of the source electrode 25 and the drain electrode 26.
  • the drive circuit 2 including the TFT 20, that is, a portion called a back plane is formed.
  • the method for forming the drive circuit 2 is merely an example relating to the top gate type polysilicon TFT illustrated in FIG. 2, and a bottom gate type TFT may be formed.
  • An amorphous silicon TFT is used instead of the polysilicon TFT. It may be formed by any other method.
  • the first inorganic insulating film 31 is formed by forming a film such as SiN x or SiO 2 having a thickness of about 200 nm by plasma CVD, for example.
  • the first inorganic insulating film 31 functions as a barrier layer that prevents components of the organic insulating film 32 from coming into contact with the TFT 20.
  • the organic insulating film 32 embeds irregularities due to the formation of the TFT 20 and the like, and is formed by applying a liquid or low-viscosity paste-like resin.
  • the surface of the organic insulating film 32 tends to be flat.
  • the coating method include slit coating and spin coating, but a slit & spin coating method in which both methods are combined may be used.
  • the organic insulating film 32 is formed to a thickness of about 1 ⁇ m to 2 ⁇ m.
  • a material of the organic insulating film 32 for example, a polyimide resin or an acrylic resin can be used.
  • a non-photosensitive resin that does not include a photoconductor is preferable because of high purity and high surface smoothness of the organic insulating film 32.
  • An acrylic resin is particularly preferable.
  • the second inorganic insulating film 33 is formed by forming a film made of SiN x or SiO 2 using, for example, plasma CVD.
  • a film made of SiN x or SiO 2 using, for example, plasma CVD.
  • the second inorganic insulating film 33 is formed so that the surface unevenness of the organic insulating film 32 that may be caused by the surface unevenness of the substrate 10 does not appear on the surface of the planarizing film 30 (the surface of the second inorganic insulating film 33). belongs to. Therefore, the second inorganic insulating film 33 is preferably formed to a thickness selected based on the maximum height difference DT of the irregularities on the surface of the organic insulating film 32. For example, the second inorganic insulating film 33 is formed to have a thickness that is twice or more the maximum height difference DT in the unevenness of the surface of the organic insulating film 32 facing the second inorganic insulating film 33.
  • the dent on the surface of the organic insulating film 32 can be reliably filled with a part of the second inorganic insulating film 33.
  • the second inorganic insulating layer 33 is formed to have a thickness not less than 2 times and not more than 3 times the maximum height difference DT of the unevenness on the surface of the organic insulating film 32. By doing so, the dent of the organic insulating film 32 can be filled reliably as described above.
  • the unevenness based on the unevenness of the surface of the organic insulating film 32 that can appear on the surface after the formation of the second inorganic insulating film 33 is ensured in the polishing step described later.
  • exposure of the organic insulating film 32 after polishing can be prevented with certainty.
  • the surface of the second inorganic insulating film 33 is polished (S3 in FIG. 3).
  • the present inventor has found that display unevenness may occur in the organic EL display device when the surface of the planarizing film 30 serving as the base of the organic light emitting element 40 (see FIG. 2) is not sufficiently flat. It was. Therefore, the surface of the second inorganic insulating film 33 constituting the surface of the planarizing film 30 is polished.
  • the surface of the second inorganic insulating film 33 is polished so as to have an arithmetic average roughness of 50 nm or less.
  • an arithmetic average roughness that is less than 20 nm, which is a target in the manufacturing process of the semiconductor device, is not necessarily obtained. Rather, in order to avoid a complicated and time-consuming polishing process including a surface roughness inspection, the surface of the second inorganic insulating film 33 may be polished to an arithmetic average roughness of 20 nm or more and 50 nm or less. preferable.
  • the second inorganic insulating film 33 has a polishing amount (amount of reduction in the thickness of the second inorganic insulating film 33 due to polishing), for example, at least partially. Polishing is performed so as to be at least 1 and less than 2 times the maximum height difference DT. By doing so, as described above, when the second inorganic insulating layer 33 is formed to have a thickness more than twice the maximum height difference DT of the unevenness of the organic insulating film 32, it is based on the unevenness of the organic insulating film 32.
  • the polishing amount P1 in a region (for example, a region where the TFT 20 is formed) that is a convex portion on the surface of the second inorganic insulating film 33 after film formation is unevenness on the surface of the organic insulating film 32. Is approximately twice the maximum height difference DT. In the example of FIG.
  • the polishing amount P2 in a region (for example, a region where the TFT 20 is not formed) that is a concave portion on the surface of the second inorganic insulating film 33 after film formation is the maximum unevenness of the organic insulating film 32. Although it is substantially the same as the height difference DT, it is slightly less.
  • the method for polishing the second inorganic insulating film 33 is not particularly limited. However, in order to achieve an arithmetic average roughness of 50 nm or less, it is preferable to polish by CMP polishing using a neutral slurry containing cerium, colloidal silica, or fumed silica as an abrasive. With CMP polishing, for example, the effect of mechanical polishing can be increased by the surface chemical action of the polishing agent, and a smooth polished surface can be obtained quickly.
  • Cerium has a high hardness and ceria (CeO 2 ), which is an oxide thereof, causes a chemical reaction with glass, and thus can be an effective abrasive for the second inorganic insulating film 33 formed of SiO 2 or the like.
  • Colloidal silica is a colloid of SiO 2 or its hydrate usually having a particle size of 10 nm to 300 nm, and fumed silica (also called dry silica or highly dispersed silica) is a spherical shape having a particle size of 10 nm to 30 nm.
  • the SiO 2 particles are agglomerated (particle size 100 nm to 400 nm), and all function effectively as an abrasive.
  • an aqueous solution of neutral water-soluble alcohol or potassium hydroxide is used together with the above-described polishing agent.
  • the substrate 10 is formed of a polyimide resin
  • a contact hole 30a reaching the drive circuit 2 is formed in the second inorganic insulating film 33, the organic insulating film 32, and the first inorganic insulating film 31 (S4 in FIG. 3). ).
  • a contact hole 30a penetrating these three insulating films is formed.
  • the contact hole 30a is preferably formed in a region where the organic light emitting layer 43 is to be formed in a formation of the organic light emitting layer 43 (see FIG. 4F), which will be described later, and a region that does not overlap in the thickness direction of the substrate 10. By doing so, the occurrence of display unevenness can be prevented as described above.
  • the contact hole 30a is formed by dry etching after forming a resist mask, for example, as in the case of the contact hole 24a described above.
  • a hole is formed in a film in which an inorganic film and an organic film are mixed, such as the planarizing film 30, when wet etching is used, the etching rate of the two is different, so that a step may be formed on the inner wall of the hole.
  • the contact hole 30a is not completely filled with metal in a process to be described later, and a problem that the contact resistance with the source electrode 25 and the like increases easily occurs.
  • the contact hole 30a having an inner wall with few steps can be formed in the planarizing film 30 in which the inorganic film and the organic film are mixed.
  • a contact hole 30b for the first contact 45 is also formed in the portion above the first contact 28 in the planarization film 30 by the same method as the contact hole 30a.
  • metal is embedded in the contact hole 30a, and the first electrode 41 of the organic light emitting device 40 (see FIG. 2) is formed in a predetermined region (S5 in FIG. 3).
  • a predetermined region S5 in FIG. 3
  • a metal is embedded in the contact hole 30 a and a laminated film of an ITO film, an Ag film or an APC film, and an ITO film is formed on the surface of the planarizing film 30.
  • the first electrode 41 is formed by patterning the laminated film. As shown in FIG. 4E, this laminated film is preferably patterned so that the first electrode 41 has a region that does not overlap with the contact hole 30a in a plan view and has a sufficient size for the formation of the organic light emitting layer 43.
  • the second contact 45 is formed by filling the contact hole 30b with at least an ITO film and an Ag film or an APC film.
  • the organic light emitting layer 43 is formed on the first electrode 41 (S6 in FIG. 3).
  • an insulating bank 42 that partitions each pixel and prevents contact between the first electrode 41 and the second electrode 44 (see FIG. 2) is formed at the peripheral edge of the first electrode 41.
  • the insulating bank 42 may be an inorganic insulating film such as SiO 2 or an organic insulating film such as polyimide or acrylic resin.
  • these insulating films are formed on the entire surface of the planarizing film 30 and the first electrode 41, and a predetermined region of the first electrode 41 is exposed by the patterning.
  • a region of the first electrode 41 that does not overlap with the contact hole 30a in the thickness direction of the substrate 10 is exposed.
  • the insulating bank 42 is formed with a height of about 1 ⁇ m.
  • various organic materials are laminated in the formation of the organic light emitting layer 43. Lamination of the organic material is performed by, for example, vacuum vapor deposition. In that case, the organic material is vapor-deposited through a vapor deposition mask having an opening corresponding to a desired subpixel such as R, G, and B. On the surface of the organic light emitting layer 43, a layer such as LiF that improves the electron injection property may be formed. Note that the organic light emitting layer 43 may be formed by printing using an inkjet method or the like instead of vapor deposition.
  • the second electrode 44 is formed on the organic light emitting layer 43 (S7 in FIG. 3).
  • the second electrode 44 is formed by forming a thin Mg—Ag eutectic film by co-evaporation, for example.
  • the second electrode 44 is also formed on the second contact 45 and connected to the cathode wiring 27 via the second contact 45 and the first contact 28.
  • the Mg—Ag eutectic film is a eutectic film of Mg and Ag vaporized or sublimated from different crucibles and eutecticized during film formation because of different melting points.
  • Mg is about 90% by mass and Ag is 10%. It is contained at a rate of about mass%.
  • the second electrode 44 is formed with a thickness of about 10 to 20 nm, for example.
  • a coating layer 46 (see FIG. 2) is formed on the second electrode 44 to protect the second electrode 44 and the organic light emitting layer 43 from moisture or oxygen.
  • the covering layer 46 is formed by using a plasma CVD method or the like to form an inorganic insulating film such as SiO 2 or SiN x that hardly absorbs moisture in order to protect the second electrode 44 and the organic light emitting layer 43 that are sensitive to moisture or oxygen. It is formed by doing.
  • the covering layer 46 is preferably formed so that the end thereof is in close contact with an inorganic film such as the second inorganic insulating film 33. This is because the inorganic films are bonded together with good adhesion. By doing so, it is possible to more reliably prevent intrusion of moisture and the like. Through the above steps, the organic EL display device 1 shown in FIG. 2 can be manufactured.
  • the organic EL display device includes a substrate having a surface on which a driving circuit including a thin film transistor is formed, and planarizing the surface of the substrate by covering the driving circuit.
  • An organic light emitting element formed on a surface of the planarization film and electrically connected to the drive circuit, the planarization film being stacked on the drive circuit.
  • the surface facing the direction opposite to the insulating film has an arithmetic average roughness of 50 nm or less.
  • luminance unevenness or color unevenness can be reduced in the organic EL display device.
  • the surface of the second inorganic insulating film may have an arithmetic average roughness of 20 nm or more and 50 nm or less. In that case, it is easy to achieve both effective suppression of display unevenness that may affect display quality and simple manufacturing.
  • the organic insulating film may be an acrylic resin that does not include a photoconductor, or a polyimide resin that does not include a photoconductor. In that case, an organic insulating film with high surface flatness is easily obtained, and a flattened film having a surface with an arithmetic average roughness of 50 nm or less is easily obtained.
  • a surface of the organic insulating film facing the second inorganic insulating film has an arithmetic average roughness of 100 nm or more and 300 nm or less. It may be. In that case, it may be easy to form a planarizing film having a surface with an arithmetic average roughness of 50 nm or less, and the content of the leveling improver in the organic insulating film can be kept to an excessive level.
  • the organic insulating film contains 0.5 mass% or more and 5 mass% or less of an additive that improves flatness on the surface of the organic insulating film. May be included. In that case, it becomes easy to form a planarizing film having a surface with an arithmetic mean roughness of 50 nm or less, and the characteristics required for the resin material constituting the organic insulating film are hardly affected.
  • the drive circuit and the organic light emitting element include the first inorganic insulating film, the organic insulating film, and the second inorganic insulating film. You may connect via the metal embedded in the contact hole which penetrates an insulating film collectively. In that case, the drive circuit and the organic light emitting element are reliably connected through a path having good conductivity.
  • the thickness of the second inorganic insulating film is based on unevenness of the surface of the organic insulating film facing the second inorganic insulating film. And may be 1 to 3 times the maximum height difference of the unevenness on the entire surface of the organic insulating film. In that case, the unevenness of the surface of the organic insulating film can be leveled on the surface of the planarizing film without exposing the organic insulating film.
  • a method of manufacturing an organic EL display device includes a step of forming a drive circuit including a thin film transistor on a substrate, and a first inorganic insulating film and an organic insulation on the surface of the drive circuit.
  • a step of forming a contact hole reaching the surface a step of embedding a metal in the contact hole and forming a first electrode in a predetermined region, a step of forming an organic light emitting layer on the first electrode, Forming a second electrode on the organic light emitting layer.
  • a neutral slurry containing cerium, colloidal silica, or fumed silica is used as an abrasive in polishing the surface of the second inorganic insulating film.
  • the surface of the second inorganic insulating film may be polished to an arithmetic average roughness of 50 nm or less by CMP polishing. By doing so, the surface of the planarization film can be quickly polished to a surface roughness that does not substantially cause display unevenness.
  • the surface of the second inorganic insulating film has an arithmetic average roughness of 20 nm or more and 50 nm or less. It may be polished. By doing so, it is possible to obtain a surface roughness that does not substantially cause display unevenness in the planarizing film, and it is possible to avoid a complicated polishing process that requires a long time.
  • the second inorganic insulating film in the method for manufacturing an organic EL display device according to any one of (8) to (11), in forming the second inorganic insulating film, surface irregularities of the organic insulating film facing the second inorganic insulating film
  • the second inorganic insulating film is formed to have a thickness that is twice or more the maximum height difference in the step, and in the polishing of the surface of the second inorganic insulating film, the amount of decrease in the thickness of the second inorganic insulating film due to the polishing
  • the second inorganic insulating film may be polished so that at least partly becomes not less than 1 times and less than 2 times the maximum height difference.
  • the unevenness that may appear on the surface of the second inorganic insulating film after film formation can be surely leveled based on the unevenness of the organic insulating film, and the exposure of the organic insulating film by polishing can be almost reliably performed. Can be prevented.
  • the second inorganic insulating film is formed to have a thickness that is not less than twice and not more than three times the maximum height difference. It may be formed. By doing so, the recess of the organic insulating film can be reliably filled without making the second inorganic insulating film thicker than necessary.
  • the contact hole may be formed by dry etching. By doing so, it is difficult for a step to be formed on the inner wall of the contact hole, so that an increase in contact resistance between the organic light emitting element and the drive circuit can be prevented.
  • the contact hole is formed in a region where the organic light emitting layer is to be formed and a region that does not overlap in the thickness direction of the substrate. May be. By doing so, it can prevent that a dent arises on the surface of an organic light emitting layer, and can prevent a display quality fall.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

有機ＥＬ表示装置は、薄膜トランジスタを含む駆動回路が形成された表面を有する基板と、駆動回路を覆うことによって基板の表面を平坦化する平坦化膜と、平坦化膜の表面上に形成され、駆動回路と電気的に接続された有機発光素子と、を備え、平坦化膜は、駆動回路の上に積層された第１無機絶縁膜、第１無機絶縁膜の上に積層された有機絶縁膜、及び、有機絶縁膜の上に積層された第２無機絶縁膜を含んでおり、第２無機絶縁膜における有機絶縁膜と反対方向を向く表面が、５０ｎｍ以下の算術平均粗さを有している。

Description

有機ＥＬ表示装置及び有機ＥＬ表示装置の製造方法
　本発明は、有機ＥＬ表示装置及び有機ＥＬ表示装置の製造方法に関する。
　近年、テレビ受信機などへの応用が進む有機ＥＬ表示装置は、画素毎に形成された有機発光素子、及び、所望の電流で有機発光素子を発光させる駆動回路を備えている。アクティブマトリクス型の有機ＥＬ表示装置では、駆動回路を構成する薄膜トランジスタが、マトリクス状に設けられる画素毎に、ガラス基板などの表面上に形成され、その薄膜トランジスタを覆う絶縁膜の上に有機発光素子が形成される。特許文献１には、このようなアクティブマトリクス型のディスプレイにおいて画素に対する薄膜トランジスタの占有面積を低減すべく、多層構造の薄膜トランジスタを形成することが開示されている。
特開２０１７－１１１７３号公報
　有機ＥＬ表示装置では、例えば画素毎に、又は、表示画面における任意の領域毎に輝度ムラ又は色ムラ（以下「輝度ムラ及び／又は色ムラ」を纏めて「表示ムラ」ともいう）などが生じると表示品位が低下し、その製品価値が低下してしまう。そのため、有機ＥＬ表示装置では、表示ムラに対する補償回路が駆動回路に追加されたり、初期の表示状態を観察したうえで画素毎又は一定の領域毎に有機発光素子の駆動電流を補正する補正手段が設けられたりすることがある。しかし、例えば画素毎に設けられる補償回路を構成する回路素子がばらつきを有していたり、表示ムラへの対策を講ずることによってサイズ又はコストの増大を招いたりすることがある。
　そこで本発明は、たとえ補償回路などを備えていなくても表示ムラの少ない有機ＥＬ表示装置、及び、そのように表示ムラの少ない有機ＥＬ表示装置の製造方法を提供することを目的とする。
　本発明の第１実施形態の有機ＥＬ表示装置は、薄膜トランジスタを含む駆動回路が形成された表面を有する基板と、前記駆動回路を覆うことによって前記基板の前記表面を平坦化する平坦化膜と、前記平坦化膜の表面上に形成され、前記駆動回路と電気的に接続された有機発光素子と、を備え、前記平坦化膜は、前記駆動回路の上に積層された第１無機絶縁膜、前記第１無機絶縁膜の上に積層された有機絶縁膜、及び、前記有機絶縁膜の上に積層された第２無機絶縁膜を含んでおり、前記第２無機絶縁膜における前記有機絶縁膜と反対方向を向く表面が、５０ｎｍ以下の算術平均粗さを有している。
　本発明の第２実施形態の有機ＥＬ表示装置の製造方法は、基板の上に、薄膜トランジスタを含む駆動回路を形成する工程と、前記駆動回路の表面に第１無機絶縁膜、有機絶縁膜及び第２無機絶縁膜を形成する工程と、前記第２無機絶縁膜の表面を研磨する工程と、前記第２無機絶縁膜、前記有機絶縁膜及び前記第１無機絶縁膜に、前記駆動回路に達するコンタクト孔を形成する工程と、前記コンタクト孔の内部に金属を埋め込むと共に、所定の領域に第１電極を形成する工程と、前記第１電極の上に有機発光層を形成する工程と、前記有機発光層の上に第２電極を形成する工程と、を含んでいる。
　本発明の第１及び第２の実施形態によれば、有機ＥＬ表示装置において輝度ムラ又は色ムラなどを少なくすることができ、そのように表示ムラの少ない有機ＥＬ表示装置を適切に製造することができる。
本発明の一実施形態の有機ＥＬ表示装置の駆動回路の一例を概略的に示す図である。 本発明の一実施形態の有機ＥＬ表示装置における有機発光素子及び薄膜トランジスタの一例を概略的に示す断面図である。 本発明の一実施形態の有機ＥＬ表示装置の製造方法のフローチャートである。 本発明の一実施形態の有機ＥＬ表示装置の製造方法による製造途上の有機ＥＬ表示装置を模式的に示す断面図である。 本発明の一実施形態の有機ＥＬ表示装置の製造方法による製造途上の有機ＥＬ表示装置を模式的に示す断面図である。 本発明の一実施形態の有機ＥＬ表示装置の製造方法による製造途上の有機ＥＬ表示装置を模式的に示す断面図である。 本発明の一実施形態の有機ＥＬ表示装置の製造方法による製造途上の有機ＥＬ表示装置を模式的に示す断面図である。 本発明の一実施形態の有機ＥＬ表示装置の製造方法による製造途上の有機ＥＬ表示装置を模式的に示す断面図である。 本発明の一実施形態の有機ＥＬ表示装置の製造方法による製造途上の有機ＥＬ表示装置を模式的に示す断面図である。 本発明の一実施形態の有機ＥＬ表示装置の製造方法による製造途上の有機ＥＬ表示装置を模式的に示す断面図である。
　本発明者は、有機ＥＬ表示装置において表示ムラを生じさせる原因の追究のために鋭意検討を重ねた。そして、本発明者は、基板の表面に形成されている薄膜トランジスタなどを含む駆動回路の表面の凹凸が有機発光素子内の有機膜における膜厚のばらつきなどを生じさせ、その結果、輝度ムラや色ムラなどが生じ得ることを見出した。詳述すると、駆動回路と有機発光素子との間には前述したように絶縁膜が設けられており、この絶縁膜によって、両者の電気的分離及び水分などの遮断と共に有機発光素子の下地の平坦化が図られている。しかしこの平坦化が、優れた表示品位を得るという観点からは必ずしも十分ではないことを本発明者は見出したのである。
　薄膜トランジスタが形成される基板の表面には、薄膜トランジスタ及び各種の配線が形成されることによって段差が生じ、さらに、個々の薄膜トランジスタの表面においても、ゲート電極などが形成される領域であるか否かなどによって段差が生じる。例えば３００ｎｍを超える高低差を有する段差も生じ得る。このような基板の表面に従来通り単に平坦化膜を形成するだけでは、有機ＥＬ表示装置において表示ムラを生じさせない程度の平坦性が得られていないことを本発明者は突き止めた。この点に関して平面型ディスプレイの分野では、液晶表示装置においても薄膜トランジスタの上に画素電極が形成されるが、画素電極の表面の僅かな凹凸が液晶分子の配向などに影響を及ぼすことは殆ど無く、その下地に厳密な平坦性は求められていなかった。しかし、有機発光素子では、平坦化膜の表面が十分に平坦でない場合、その上に電極を介して形成される有機膜の膜厚がばらつくことによって輝度ムラが生じたり、電極表面の僅かな傾きによって出射光のピーク強度を示す方向がばらつく若しくは表示面の法線方向からずれたりする。その結果、表示ムラが生じることを本発明者は見出したのである。
　薄膜トランジスタは、有機発光素子の光が基板と反対方向に向けて放射されるトップエミッション型（ＴＥ型）の有機ＥＬ表示装置では、基板の表面において平面視で画素の中央部分にも重なり得る任意の領域に、例えば発光領域全体にさえ、形成され得る。一方、ボトムエミッション型（ＢＥ型）の有機ＥＬ表示装置では、有機発光素子の光がなるべく遮られないように、通常、画素の縁部付近に薄膜トランジスタが形成される。しかし、ＴＥ型はもとよりＢＥ型においても、薄膜トランジスタなどによる基板の表面の凹凸が、画素の発光領域と重なる領域において平坦化膜の表面にまで起伏となって現れ、その微小な起伏が表示ムラを引き起こしていることが分かった。そして本発明者は、有機発光素子の下地となる平坦化膜の表面のさらなる平坦化を図ることによって、輝度ムラ及び色ムラの発生を抑制することができることを見出したのである。
　以下、図面を参照し、本発明の実施形態の有機ＥＬ表示装置及び有機ＥＬ表示装置の製造方法を説明する。なお、以下に説明される実施形態における各構成要素の材質、形状、及び、それらの相対的な位置関係などはあくまで例示に過ぎない。本発明の有機ＥＬ表示装置及び有機ＥＬ表示装置の製造方法はこれらによって限定的に解釈されるものではない。
〔有機ＥＬ表示装置〕
　図１には、第１実施形態の有機ＥＬ表示装置１における駆動回路２の構成の一例が、それぞれ模式的に示されている有機ＥＬ表示パネル３、データ線ドライバ１ｄ及び走査線ドライバ１ｇと共に示されている。有機ＥＬ表示パネル３は、マトリクス状に配置された複数の画素３ａを有し、各画素３ａに有機発光素子４０及び駆動回路２が設けられている。図１の例では、各駆動回路２は、有機発光素子４０の通電状態を切り換える駆動ＴＦＴ２０、駆動ＴＦＴ２０のオン／オフを切り換えるスイッチングＴＦＴ２ａ、及び駆動ＴＦＴ２０のゲート－ソース間電圧を保持する保持容量２ｂを含んでいる。駆動ＴＦＴ２０のドレインが電源線２ｐに、ソースが有機発光素子４０のアノードに、そして、ゲートがスイッチングＴＦＴ２ａのソースにそれぞれ接続されており、有機発光素子４０のカソードは陰極配線２７を介してグランドに接続されている。
　走査線ドライバ１ｇから各スイッチングＴＦＴ２ａにゲート信号が送られると共に、データ線ドライバ１ｄから各スイッチングＴＦＴ２ａを介して各駆動ＴＦＴ２０のゲートに表示画像のデータ信号が印加される。そのデータ信号の電圧に基づく電流が有機発光素子４０に流れ、保持容量２ｂの作用によって１フレーム期間中所定の輝度で有機発光素子４０が発光する。以下、一つの画素３ａを含む有機ＥＬ表示パネル３の断面を示す図２を参照しながら、本実施形態の有機ＥＬ表示装置１の構造が説明される。なお、以下の説明では、駆動ＴＦＴ２０は単に「薄膜トランジスタ２０（ＴＦＴ２０）」と称される。また、上記及び以下の説明及び各図面において参照される「画素」は、表示画面の最小構成要素（単位要素）であり正確には「サブ画素」であるが、説明の簡潔化のため「画素」と称される。また、以下の説明において「表面」は、特にその区別が記載されていない場合、有機ＥＬ表示装置１を構成する基板１０以外の各構成要素における基板１０（図２参照）と反対方向を向く表面を意味している。また、基板１０に関して「表面」は、特にその区別が記載されていない場合、有機発光素子４０を向く表面を意味している。
　図２には、有機ＥＬ表示パネル３の断面が拡大して示されており、特に、ＴＦＴ２０及び有機発光素子４０の断面の一例が、有機発光素子４０の陰極コンタクト（第１コンタクト２８及び第２コンタクト４５）と共に示されている。図２に示されるように、本実施形態の有機ＥＬ表示装置１は、薄膜トランジスタ２０を含む駆動回路２が形成された表面を有する基板１０と、駆動回路２を覆うことによって基板１０の表面を平坦化する平坦化膜３０と、平坦化膜３０の表面上に形成され、駆動回路２と電気的に接続された有機発光素子４０と、を備えている。ＴＦＴ２０は、図２の例ではＮｃｈ電界効果型トランジスタであり、チャネル２１ｃを含む半導体層２１と、ゲート絶縁膜２２を介してチャネル２１ｃの上に形成されたゲート電極２３と、半導体層２１のソース２１ｓ及びドレイン２１ｄにそれぞれ接続されているソース電極２５及びドレイン電極２６とを含んでいる。ソース電極２５及びドレイン電極２６は層間絶縁膜２４によってゲート電極２３との間を絶縁されている。有機発光素子４０は、図２の例ではトップエミッション型（ＴＥ型）の有機発光ダイオード（ＯＬＥＤ）であり、平坦化膜３０上に形成された第１電極（例えば陽極）４１、第１電極４１を囲む絶縁バンク４２、絶縁バンク４２内に形成された有機発光層４３、有機発光層４３上を含めて基板１０全体に形成された第２電極（例えば陰極）４４を有している。平坦化膜３０は、駆動回路２の上に積層された第１無機絶縁膜３１、第１無機絶縁膜３１の上に積層された有機絶縁膜３２、及び、有機絶縁膜３２の上に積層された第２無機絶縁膜３３を含んでいる。そして、第２無機絶縁膜３３における有機絶縁膜３２と反対方向を向く表面が、５０ｎｍ以下の算術平均粗さを有している。また、図２の例では、絶縁バンク４２で規定される有機発光層４３は、ソース電極２５と第１電極４１を電気的に接続するためのコンタクト孔３０ａと平面視で重ならない領域に形成されている。
　すなわち、本実施形態の有機ＥＬ表示装置１では、駆動回路２の形成によって凹凸を有する基板１０の表面が、第１無機絶縁膜３１、有機絶縁膜３２及び第２無機絶縁膜３３の積層構造を有する平坦化膜３０で覆われ、その表面が算術平均粗さ（Ｒａ）で５０ｎｍ以下にされている。例えば平坦化膜３０は、各絶縁膜の積層後に研磨されることによってその表面を５０ｎｍ以下の算術平均粗さにされてもよい。また、図２の例では、コンタクト孔３０ａと平面視で重ならない領域に有機発光層４３が形成されている。
　前述したように、本発明者は、有機ＥＬ表示装置において表示ムラが生じる原因について鋭意検討を重ねて調べた結果、有機発光素子における有機発光層の表面が完全な平坦面ではなく細かな凹凸を含み、微視的には傾いている部分があることを見出した。有機発光層の表面が傾いていると、その法線方向が、有機ＥＬ表示装置における表示面の法線方向に対して傾くことになり、そのような有機発光層から斜め方向に出射する光は表示面の正面からは認識し難くなる。そのため、輝度の低下、又は、Ｒ、Ｇ、Ｂ各色の光の強度で定まる色度の変化が生じていたのである。
　従来、表示ムラの原因として、駆動回路を構成するＴＦＴ及び有機発光素子（ＯＬＥＤ）の特性ばらつきが問題視され、これらのばらつきに対する対策が講じられていた。例えば、画素毎に設けられる駆動回路それぞれに、ＴＦＴ及び／又はＯＬＥＤの特性ばらつきを補償する回路が付加されていた。しかし、このような対策では、駆動回路の構成要素が増えるためコスト及びサイズが増大したり、補償回路自体のばらつきの抑制のためにさらに追加回路が必要となったりすることがあった。そもそもこのような対策は、本発明者に見出された表示ムラの対策として有効に機能するものではなく、むしろ駆動回路の構成要素の増加によって基板の表面の凹凸を増大させる虞すらあった。また、有機ＥＬ表示装置の検査工程などで画面の輝度分布が把握され、その均一化のための補正データに基づいて個々の有機発光素子に流す電流が制御されることもあった。しかし、このような対策も、有機ＥＬ表示装置の製造工程の煩雑化、及び、複雑な制御を必要とした。
　これに対し本実施形態では、前述したように、新たに見出された表示ムラの原因を排除するため、すなわち、有機発光層４３の表面の平坦度を向上させるため、その下地となる平坦化膜３０の表面が、５０ｎｍ以下の算術平均粗さにされている。そうすることで、輝度ムラ及び色ムラの極めて少ない表示画像を得ることができる。また、有機発光層４３の厚さが安定するため、出射光の強度及びＲ、Ｇ、Ｂ各色の純度の向上に有効なマイクロキャビティ構造の採用による効果を安定して得ることができる。従って、本実施形態の有機ＥＬ表示装置１の各画素（サブ画素）には、マイクロキャビティ構造を採用することが好ましい。さらに、図２の例では、コンタクト孔３０ａの直上を避けて、コンタクト孔３０ａと平面視で重ならない領域に有機発光層４３が形成されている。そのため、後述するようにコンタクト孔３０ａに起因する表示ムラも生じ難い。
　平坦化膜３０の表面粗さは小さいほど好ましいが、半導体装置の製造プロセスにおける層間絶縁膜の研磨工程で目標とされるような、例えば２０ｎｍを下回るほどの算術平均粗さは必ずしも求められない。このような半導体装置の研磨工程における厳密な平坦性は、その後のフォトリソグラフィ工程における露光に用いられる光源の浅い焦点深度への対応のために求められるもので、有機ＥＬ表示装置の表示ムラの抑制とは全く異なる目的に対して求められているものである。すなわち、有機ＥＬ表示装置１の表示ムラを抑制するという観点では、平坦化膜３０の表面が算術平均粗さで５０ｎｍ以下であればよく、その場合、人に感知されるような表示ムラが殆ど生じないことを本発明者は見出したのである。また、画面サイズ及び解像度のバリエーション、有機発光素子４０の製造ばらつきなどを勘案しても、２０ｎｍを下回る表面粗さは必要無く、むしろ、実現の容易性の面では２０ｎｍ以上の算術平均粗さが好ましいことが見出された。すなわち、平坦化膜３０の表面粗さ、具体的には、第２無機絶縁膜３３における有機絶縁膜３２と反対方向を向く表面が、２０ｎｍ以上、５０ｎｍ以下の算術平均粗さを有していることが、表示品位に影響し得る表示ムラの効果的な抑制と簡便な製造との両立の面で好ましい。
　有機ＥＬ表示装置１の各構成要素について、図２を参照して、さらに説明する。基板１０には、主に、ガラス基板又はポリイミドフィルムなどが用いられる。有機ＥＬ表示装置１が図２の例と異なりボトムエミッション型（ＢＥ型）である場合には、透光性の材料、すなわちガラス基板、さらに透明ポリイミドフィルムなどが用いられる。樹脂フィルムが用いられることによって、有機ＥＬ表示装置１を容易に可撓性にすることができ、曲面などに貼り付けることも可能になる。
　ＴＦＴ２０が形成される基板１０の表面には、バリア膜として、ベースコート層１１が形成されている。例えばプラズマＣＶＤ法によって、主に５００ｎｍ程度の厚さのＳｉＯ2膜及び５０ｎｍ程度の厚さのＳｉＮX膜からなる下層と、主に２５０ｎｍ程度の厚さのＳｉＯ2膜からなる上層とを有するベースコート層１１が形成される。
　ベースコート層１１の上にＴＦＴ２０を含む駆動回路２が形成されている。陰極配線２７もベースコート層１１の上に形成されている。図２では省略されているが、走査線及びデータ線用の配線なども陰極配線２７と同様に形成されている。また、図２では、発光素子４０を駆動するＴＦＴ２０のみが示されているが、前述したスイッチングＴＦＴ２ａもベースコート層１１上に形成されており、さらに他のＴＦＴが形成されていてもよい。駆動回路２は、有機ＥＬ表示装置１が、図２の例のようにＴＥ型の場合は、有機発光素子４０の発光領域の下方の全面に亘って形成され得る。一方、ＢＥ型では、有機発光素子４０の発光領域の下方にＴＦＴ２０などを形成することはできないため、ＴＦＴ２０などは発光領域と平面的に重なる部分の周縁部に形成される。しかしこの場合でも、周縁部のＴＦＴ２０又は各配線などが形成される部分と発光領域の下のＴＦＴなどが形成されない部分との境界部に傾斜面ができる。そのため、発光領域の周縁部に凹凸が生じ、前述したように表示品位を低下させる。従って、ＴＥ型はもとより、ＢＥ型においても、そのような凹凸を埋没させ、表示ムラを生じさせない程度の平坦性をその表面に有する平坦化膜３０が求められる。
　ＴＦＴ２０は、ソース２１ｓ、チャネル２１ｃ及びドレイン２１ｄを有する半導体層２１と、ゲート絶縁膜２２とゲート電極２３と層間絶縁膜２４とソース電極２５とドレイン電極２６とで形成されている。ゲート絶縁膜２２は、主に５０ｎｍ厚程度のＳｉＯ2などからなり、ゲート電極２３は、２５０ｎｍ厚程度のＭｏなどの膜の成膜後のパターニングなどによって形成されている。ゲート電極２３の上には３００ｎｍ厚程度のＳｉＯ2膜と３００ｎｍ厚程度のＳｉＮX膜からなる層間絶縁膜２４が形成され、ソース２１ｓ及びドレイン２１ｄとそれぞれ接続するソース電極２５及びドレイン電極２６が形成されている。なお、層間絶縁膜２４が形成される前に、ソース２１ｓ及びドレイン２１ｄ、並びに陰極配線２７は、例えばボロンイオンのドーピングによって不純物濃度を高められ、アニーリングによる活性化によって低抵抗化されている。さらに具体的な構造は、後述される有機ＥＬ表示装置の製造方法の説明において詳述される。なお、図２は、ゲート電極２３と基板１０との間に半導体層２１が設けられるトップゲート構造の例を示しているが、本実施形態の有機ＥＬ表示装置１が備えるＴＦＴ２０はボトムゲート構造を有していてもよい。
　ＴＦＴ２０を含む駆動回路２の表面にバリア層としての２００ｎｍ厚程度のＳｉＮXなどからなる第１無機絶縁膜３１が形成されており、第１無機絶縁膜３１の上に有機絶縁膜３２が形成され、さらに、第２無機絶縁膜３３が形成されている。すなわち、無機膜＋有機膜＋無機膜の３層の積層構造を有する平坦化膜３０が形成されている。平坦化膜３０には、第１無機絶縁膜３１、有機絶縁膜３２、及び、第２無機絶縁膜３３を一括して貫くコンタクト孔３０ａが形成されている。コンタクト孔３０ａには、後述するように、例えば、酸化インジウムスズ（ＩＴＯ）、及び銀（Ａｇ）又はＡＰＣ（銀＋パラジウム＋銅）などの金属が埋め込まれ、この金属を介して、駆動回路２と有機発光素子４０とが接続されている。
　有機絶縁膜３２は、例えば１μｍ以上、２μｍ以下程度の厚さを有している。有機絶縁膜３２によって、駆動回路２の形成による基板１０の表面の凹凸が大幅に軽減される。有機絶縁膜３２は、例えばポリイミド樹脂又はアクリル樹脂を用いて形成される。また、有機絶縁膜３２は、有機絶縁膜３２の表面の平坦性を向上させる添加剤（レベリング向上剤）を含んでいることが好ましい。有機絶縁膜３２は、コンタクト孔３０ａがマスク露光及び現像で形成され得るように、感光性の樹脂を用いて形成されていてもよい。しかし、例えばミヒラーズケトン、クロロチオキサントン、イソプロピルチオキサントンなどのような光重合開始剤が、前述したレベリング向上剤などの効果を弱めたり、レベリング向上剤が光重合を阻害したりすることがある。従って、有機絶縁膜３２には、光重合開始剤のような感光体を含まない材料を用いることが好ましい。その場合でも、コンタクト孔３０ａは、後述するようにドライエッチングなどによって形成され得る。そして、そのようにコンタクト孔３０ａの形成に関して感光性を利用しない方法を選択することによって、アクリル樹脂のように純度の高い有機材料を有機絶縁膜３２の材料として用いることも可能になる。また、光重合への影響に懸念することなく、有機絶縁膜３２に必要十分な量のレベリング向上剤を添加することができたり、光重合開始剤の影響が無くなるためレベリング向上剤の必要量を少なくできたりする。従って、レベリング向上剤の添加量の選択幅が広がる。例えば、有機絶縁膜３２は、有機絶縁膜３２における第２無機絶縁膜３３を向く表面の平坦性を向上させる添加剤を０.５質量％以上、５質量％以下の含有率で含んでいることが好ましい。この程度の量のレベリング向上剤を有機絶縁膜３２が含んでいると、５０ｎｍ以下の算術平均粗さの表面を有する平坦化膜３０の形成が容易になり、しかも、アクリル樹脂又はポリイミド樹脂などに求められている特性への影響も少ない。このようなレベリング向上剤としては、シリコーン系、炭化水素系、又はフッ素系の界面活性剤などが例示される。
　アクリル樹脂は、純度だけではなく有機絶縁膜３２の表面の平坦性の観点からも、界面活性剤などと良好に馴染み、かつ、高い平坦性を有するため有機絶縁膜３２の材料として好ましい。一方、有機ＥＬ表示装置１の製造工程が２００℃以上の高温プロセスなどを含む場合は、高い耐熱性を有するポリイミド樹脂が好ましい。従って、有機絶縁膜３２は、光重合開始剤などのような感光体を含まないアクリル樹脂、又は、感光体を含まないポリイミド樹脂であることが好ましい。そして、有機絶縁膜３２における第２無機絶縁膜３３を向く表面は、１００ｎｍ以上、３００ｎｍ以下の算術平均粗さを有していることが好ましい。その場合、前述したように表面において５０ｎｍ以下の算術平均粗さを有する平坦化膜３０の形成が容易になることがあり、しかも、有機絶縁膜３２におけるレベリング向上剤の含有量を過剰とならない程度に留めることができる。
　第２無機絶縁膜３３は、前述したように、有機絶縁膜３２と反対方向を向く表面において５０ｎｍ以下の算術平均粗さを有しており、そのため有機ＥＬ表示装置１の表示ムラが抑制される。第２無機絶縁膜３３は、例えばＳｉＮX又はＳｉＯ2などで形成されるが、水分遮断性の点でＳｉＮXが好ましい。すなわち、第２無機絶縁層３３によって、平坦化膜３０における水分に対するバリア性能が高められる。
　第２無機絶縁膜３３は、有機ＥＬ表示装置１の使用時だけでなく製造時の水分の遮断作用も有し得る。すなわち、後述するように、平坦化膜３０の表面は、５０ｎｍ以下の表面粗さを有するべく製造工程において研磨されることがあり、研磨後には研磨剤などの除去のために洗浄が行われ得る。第２無機絶縁膜３３が形成されない場合は、有機絶縁膜３２の表面が研磨され、さらに洗浄剤に晒される。その場合、この洗浄剤が有機絶縁膜３２内に浸透し、そのまま残存してＴＦＴ２０の劣化などを引き起こすことがある。しかし、第２無機絶縁膜３３が形成されることによって、このような有機絶縁膜３２への洗浄剤の浸透及びＴＦＴ２０の劣化が防がれる。
　第２無機絶縁膜３３は、例えば１００ｎｍ以上、６００ｎｍ以下程度の厚さに形成される。しかし、第２無機絶縁膜３３の厚さは、有機絶縁膜３２の表面に現れる凹凸の大きさと関係する。すなわち、第２無機絶縁膜３３は有機絶縁膜３２における凹凸を有する表面上に形成され、かつ、第２無機絶縁膜３３の表面は算術平均粗さで５０ｎｍ以下という平坦性を有するため、第２無機絶縁膜３３の厚さは、有機絶縁膜３２における第２無機絶縁膜３３を向く表面の凹凸に基づいて変動する。
　第２無機絶縁層３３は、有機絶縁膜３２の表面の凹凸を第２無機絶縁層３３内に十分に埋没させ得るように、例えば、有機絶縁膜３２の表面の凹凸における最大高低差ＤＴの３倍以上の厚さに形成されることが好ましい。そして、必要に応じて、第２無機絶縁膜３３の表面を、最大高低差ＤＴ以上であって最大高低差ＤＴの２倍未満の長さ（厚さ）ぶん研磨することが好ましい。そうすることによって、有機絶縁膜３２を露出させることなく有機絶縁膜３２の表面の凸部に基づく第２無機絶縁膜３３の表面の凸部を削り取ることができ、平坦化膜３０の表面を略確実に５０ｎｍ以下の算術平均粗さにすることができる。その場合、第２無機絶縁膜３３は、有機絶縁膜３２の表面の全面において、その表面の凹凸の最大高低差ＤＴの１倍以上、３倍以下の厚さを有し得る。例えば、図２において、第２無機絶縁膜３３の最大の厚さＴＬは、有機絶縁膜３２の凹凸の最大高低差ＤＴの２倍以上、３倍以下であり、第２無機絶縁膜３３の最小の厚さＴＭは、有機絶縁膜３２の凹凸の最大高低差ＤＴの１倍以上、２倍以下である。特に図２の例では、第２無機絶縁膜３３の最大の厚さＴＬは、有機絶縁膜３２の凹凸の最大高低差ＤＴの略２倍であり、その最小の厚さＴＭは、有機絶縁膜３２の凹凸の最大高低差ＤＴと略同じである。
　コンタクト孔３０ａは、前述したように平坦化膜３０を構成する各絶縁膜を一括して貫通している。そのため、コンタクト孔３０ａの内壁に顕著な段差などが無く、従って、コンタクト孔３０ａ内への金属の埋め込みが容易になる。また、その金属においてクラックなども生じ難い。平坦化膜３０には、陰極コンタクトのうちの第２コンタクト４５を形成するためのコンタクト孔３０ｂも形成されており、コンタクト孔３０ｂも平坦化膜３０を構成する各絶縁膜を一括して貫通している。
　有機発光素子４０の第１電極４１は、コンタクト孔３０ａ内に埋め込まれた金属と一体的に形成されている。すなわち、例えばスパッタリングなどによってコンタクト孔３０ａ内にＩＴＯとＡｇ又はＡＰＣなどの金属とＩＴＯとが埋め込まれると共に、平坦化膜３０の表面にも同じＩＴＯ膜、Ａｇ又はＡＰＣなどの金属膜、及びＩＴＯ膜がそれぞれ形成される。それらが所定の形状にパターニングされることによって、上層及び下層がＩＴＯ膜で、その間にＡｇ又はＡＰＣなどの金属膜が介在する第１電極４１が形成される。第１電極４１は、有機発光層４３との関係で、仕事関数が５ｅＶ程度のものが好ましく、トップエミッション型の場合、前述したようなＩＴＯ、及びＡｇ又はＡＰＣが用いられる。ＩＴＯ膜は１０ｎｍ程度の厚さに形成され、Ａｇ又はＡＰＣ膜は１００ｎｍ程度の厚さに形成される。ボトムエミッション型の場合には、例えば３００ｎｍ～１μｍ程度の厚さのＩＴＯ膜だけが形成される。
　第１電極４１の表面におけるコンタクト孔３０ａの真上の部分には、コンタクト孔３０ａがＩＴＯなどによって完全に埋められない場合に、図２に示されるような窪みが生じ得る。しかし図２の例では、第１電極４１は、コンタクト孔３０ａと平面視で重ならない領域を有機発光層４３の形成に十分な大きさで有しており、このコンタクト孔３０ａと重ならない領域上に有機発光層４３が形成されている。そのため、有機発光層４３における厚さのムラ、及び、その表面における窪みが生じ難く、コンタクト孔３０ａに起因する表示ムラが生じ難い。
　第１電極４１の周縁部には、各画素を区画すると共に、第１電極４１と第２電極４４との間を絶縁する絶縁バンク４２が形成されている。図２の例では絶縁バンク４２によって第１電極４１の表面の窪みが覆われている。そして絶縁バンク４２によって囲まれる第１電極４１の上に有機発光層４３が積層されている。有機発光素子４０の発光領域となる有機発光層４３は、好ましくは図２の例のように、コンタクト孔３０ａと平面視で重ならない領域に形成される。その場合、前述したようにコンタクト孔３０ａに起因する表示ムラが生じ難い。有機発光層４３は、図１などでは一層で示されているが、種々の材料が積層されることによって複数の有機層で形成される。有機発光層４３は、蒸発又は昇華させた有機材料をマスクによって選択的に必要な部分のみに付着させる蒸着、又は印刷などによって形成される。
　具体的には、例えば第１電極４１に接する層として、正孔の注入性を向上させるイオン化エネルギーの整合性の良い材料からなる正孔注入層が設けられる。この正孔注入層上に、正孔の安定な輸送を向上させると共に、発光層への電子の閉じ込め（エネルギー障壁）が可能な正孔輸送層が、例えばアミン系材料により形成される。さらに、その上に発光波長に応じて選択される発光層が形成される。例えば赤色、緑色に対してはＡｌｑ3に赤色又は緑色の有機物蛍光材料がドーピングされる。また、青色系の材料としては、ＤＳＡ系の有機材料が用いられる。さらに発光層の上には、電子の注入性を向上させると共に電子を安定に輸送する電子輸送層がＡｌｑ3などによって形成され得る。これらの各層がそれぞれ数十ｎｍ程度ずつ積層されることによって有機発光層４３の積層膜が形成される。この有機発光層４３と第２電極４４との間にＬｉＦやＬｉｑなどの電子の注入性を向上させる電子注入層が設けられてもよい。
　第２電極４４は有機発光層４３の上に形成されている。図２の例では、第２電極４４は、全画素に亘って共通となるように連続的に形成され、平坦化膜３０に形成された第２コンタクト４５、及びゲート絶縁膜２２及び層間絶縁膜２４に形成された第１コンタクト２８を介して陰極配線２７に接続されている。第２電極４４は透光性の材料、例えば、薄膜のＭｇ-Ａｇ膜により形成されている。第２電極４４には仕事関数の小さい材料が好ましく、アルカリ金属又はアルカリ土類金属などが用いられ得る。Ｍｇは仕事関数が３.６ｅＶと小さいので好ましく、さらに安定性の付与のために、４.２５ｅＶ程度の小さい仕事関数を有するＡｇが１０質量％程度の割合で共蒸着されている。ＢＥ型では、第２電極４４は反射板となるため、第２電極４４としてＡｌが厚く形成される。
　第２電極４４の上には、第２電極４４への水分の到達を阻止する被覆層（ＴＦＥ）４６が形成されている。被覆層４６は、例えばＳｉＮX、ＳｉＯ2などの無機絶縁膜からなり、単層膜、又は二層以上の積層膜を成膜することによって形成される。例えば一層の厚さが０.１μｍから０.５μｍ程度の二層程度の積層膜が被覆層４６として形成される。被覆層４６は、一つの層にピンホールなどができても水分などに対する十分なバリア性が得られるように、異なる材料で多層に形成されるのが好ましい。被覆層４６は有機発光層４３及び第２電極４４を完全に被覆するように形成されている。なお、被覆層４６は、二層の無機絶縁膜の間に有機絶縁膜を備えていてもよい。
〔有機ＥＬ表示装置の製造方法〕
　次に、図２に示される有機ＥＬ表示装置１を例に、一実施形態の有機ＥＬ表示装置の製造方法が、図３のフローチャート及び図４Ａ～図４Ｇに示される断面図を参照しながら説明される。
　図４Ａに示されるように、基板１０の上に、薄膜トランジスタ２０を含む駆動回路２が形成される（図３のＳ１）。具体的には、例えばベースコート層１１が、プラズマＣＶＤ法を用いて基板１０の表面上に形成される。ベースコート層１１は、図４Ａでは単層構造で示されているが、例えば５００ｎｍ程度の厚さのＳｉＯ2層、その上に５０ｎｍ程度の厚さのＳｉＮX層、さらにその上に２５０ｎｍ程度の厚さのＳｉＯ2層を積層することによって形成される。
　その後、例えばプラズマＣＶＤ法を用いてアモルファスシリコン（ａ－Ｓｉ）層からなる半導体膜がベースコート層１１の表面に全面に亘って形成される。この半導体膜には、例えば３５０℃程度の温度下での４５分間程度のアニール処理によって脱水素化の処理が行われる。そして、この半導体膜が数十ｎｓｅｃ程度のエキシマレーザの照射によってアニールされ、ａ－Ｓｉがポリシリコンに変換される。ポリシリコン化された半導体膜は、例えばフォトリソグラフィによるマスク形成及びドライエッチングによってパターニングされる。その結果、所定の幅及び長さを有する半導体層２１、並びに所定の形状を有する陰極配線２７が形成される。この際、陰極配線２７以外の走査線及びデータ線などの各配線（図示せず）も適宜形成され得る。その後、半導体層２１などを覆うゲート絶縁膜２２が成膜される。ゲート絶縁膜２２は、例えばプラズマＣＶＤ法を用いて５０ｎｍ程度の厚さのＳｉＯ2膜を成膜することによって形成される。
　ゲート絶縁膜２２上に、例えばスパッタリングなどによってＭｏ膜を２５０ｎｍ程度の厚さに成膜し、ドライエッチングでパターニングすることによってゲート電極２３が形成される。そして、ゲート電極２３をマスクとして不純物イオン（例えばボロン）がゲート絶縁膜２２を通して半導体層２１に高濃度でドーピングされ、さらに、注入された不純物イオンがアニールによって活性化される。その結果、半導体層２１において不純物イオンがドーピングされた領域が低抵抗化され、半導体層２１に、低抵抗化された領域からなるソース２１ｓ及びドレイン２１ｄ、並びにゲート２３直下の領域からなるチャネル２１ｃが設けられる。アニールは例えば３５０℃程度の温度で４５分間程度行われる。この際、陰極配線２７及び陰極配線２７以外に適宜形成された各配線もイオンドーピング及びアニールによって低抵抗化される。
　その後、ゲート絶縁膜２２及びゲート電極２３の全面に層間絶縁膜２４が形成され、ソース２１ｓ及びドレイン２１ｄの一部を露出させるコンタクト孔２４ａが形成される。層間絶縁膜２４は、例えばプラズマＣＶＤ法を用いて、主にＳｉＯ2からなる３００ｎｍ程度の厚さの下層と、主にＳｉＮXからなる３００ｎｍ程度の厚さの上層との積層膜を成膜することによって形成される。コンタクト孔２４ａは、レジスト膜の形成と選択露光及び現像とによってマスクを形成し、ドライエッチングなどを行うことによって形成される。
　その後、金属を成膜することで、コンタクト孔２４ａ内に金属が埋め込まれると共に、層間絶縁膜２４の表面にソース電極２５及びドレイン電極２６の金属膜が形成される。ソース電極２５及びドレイン電極２６の金属膜は、例えばスパッタリングなどを用いて、３００ｎｍ程度のＴｉ膜と３００ｎｍ程度のＡｌ膜とを積層し、さらにその上に１００ｎｍ程度のＴｉ膜を積層することによって形成される。この金属膜をフォトリソグラフィ及びドライエッチングを用いてパターニングすることによって、半導体層２１のソース２１ｓ及びドレイン２１ｄにそれぞれ接続されたソース電極２５及びドレイン電極２６が形成される。なお、ソース電極２５及びドレイン電極２６の形成と同様の方法で、陰極配線２７に接続される第１コンタクト２８が形成される。以上の工程によって、ＴＦＴ２０を含む駆動回路２、すなわちバックプレーンと呼ばれる部分が形成される。なお、この駆動回路２の形成方法は、図２に例示されるトップゲート型ポリシリコンＴＦＴに関する一例に過ぎず、ボトムゲート型のＴＦＴが形成されてもよく、ポリシリコンＴＦＴではなくアモルファスシリコンＴＦＴが、他の任意の方法で形成されてもよい。
　その後、図４Ｂに示されるように、第１無機絶縁膜３１、有機絶縁膜３２及び第２無機絶縁膜３３が駆動回路２（図４Ａ参照）の表面に形成される（図３のＳ２）。第１無機絶縁膜３１は、例えばプラズマＣＶＤ法によって２００ｎｍ程度の厚さのＳｉＮX又はＳｉＯ2などの膜を成膜することによって形成される。第１無機絶縁膜３１は、有機絶縁膜３２の成分がＴＦＴ２０に接触するのを防止するバリア層として機能する。また、有機絶縁膜３２は、ＴＦＴ２０などの形成による凹凸を埋め込むもので、液状又は低粘度のペースト状の樹脂を塗布することによって形成される。液状の樹脂が用いられると、有機絶縁膜３２の表面が平坦になり易い。塗布法としては、スリットコートやスピンコートなどの方法が例示されるが、その両方を組み合わせたスリット＆スピンコート法であってもよい。有機絶縁膜３２は１μｍ以上、２μｍ以下程度の厚さに形成される。有機絶縁膜３２の材料としては、例えばポリイミド樹脂又はアクリル樹脂などが用いられ得る。これらの樹脂にミヒラーズケトン、クロロチオキサントン、又はイソプロピルチオキサントンなどの光重合開始剤（感光体）が添加された感光性樹脂が用いられてもよい。しかし、感光体を含まない非感光性樹脂は、純度が高く、しかも有機絶縁膜３２の表面平滑性が高いので好ましい。特にアクリル樹脂が好ましい。
　第２無機絶縁膜３３は、第１無機絶縁膜３１と同様に、例えばプラズマＣＶＤなどを用いてＳｉＮX又はＳｉＯ2などからなる膜を成膜することによって形成される。第２無機絶縁膜３３を形成することによって、後工程で用いられ得る洗浄剤などの各種溶剤の有機絶縁膜３２への浸透、及び、その結果生じ得るＴＦＴ２０の劣化などが防がれる。
　第２無機絶縁膜３３は、基板１０の表面の凹凸などによって生じ得る有機絶縁膜３２の表面の凹凸が平坦化膜３０の表面（第２無機絶縁膜３３の表面）において現れないようにするためのものである。従って、第２無機絶縁膜３３は、有機絶縁膜３２の表面の凹凸の最大高低差ＤＴに基づいて選択された厚さに形成されることが好ましい。例えば第２無機絶縁膜３３は、有機絶縁膜３２における第２無機絶縁膜３３を向く表面の凹凸における最大高低差ＤＴの２倍以上の厚さに形成される。そうすることで、有機絶縁膜３２の表面の凹みを第２無機絶縁膜３３の一部で確実に埋め込むことができる。また、第２無機絶縁層３３は、有機絶縁膜３２の表面における凹凸の最大高低差ＤＴの２倍以上、３倍以下の厚さに形成されることが、さらに好ましい。そうすることで、前述したように有機絶縁膜３２の凹みを確実に埋めることができる。さらに、第２無機絶縁膜３３を必要以上に厚くすることなく、第２無機絶縁膜３３の成膜後にその表面に現れ得る有機絶縁膜３２の表面の凹凸に基づく凹凸を後述する研磨工程で確実に均すことができ、しかも、研磨後における有機絶縁膜３２の露出を略確実に防ぐことができる。
　次に、図４Ｃに示されるように、第２無機絶縁膜３３の表面が研磨される（図３のＳ３）。前述したように、有機発光素子４０（図２参照）の下地となる平坦化膜３０の表面が十分に平坦でない場合、有機ＥＬ表示装置に表示ムラが生じ得ることが本発明者によって見出された。そのため、平坦化膜３０の表面を構成する第２無機絶縁膜３３の表面が研磨される。例えば第２無機絶縁膜３３の表面は、５０ｎｍ以下の算術平均粗さを有するように研磨される。その程度の表面粗さに研磨することによって、前述したように、人に感知されるような表示ムラを殆ど生じないようにすることができる。また、平坦化膜３０の表面の平坦化においては、半導体装置の製造プロセスにおいて目標とされるような２０ｎｍを下回るほどの算術平均粗さは必ずしも求められない。むしろ、表面粗さの検査を含めて煩雑で時間のかかる研磨工程の回避のためには、第２無機絶縁膜３３の表面は、２０ｎｍ以上、５０ｎｍ以下の算術平均粗さに研磨されることが好ましい。
　第２無機絶縁膜３３は、第２無機絶縁膜３３の表面の研磨において、例えば研磨量（研磨による第２無機絶縁膜３３の厚さの減少量）が少なくとも部分的に有機絶縁膜３２の表面における凹凸の最大高低差ＤＴの１倍以上、２倍未満となるように研磨される。そうすることによって、前述したように第２無機絶縁層３３が有機絶縁膜３２の凹凸の最大高低差ＤＴの２倍以上の厚さに形成された場合に、有機絶縁膜３２の凹凸に基づいて成膜後の第２無機絶縁膜３３の表面に現れ得る凹凸を確実に均すことができ、しかも、研磨による有機絶縁膜３２の露出を略確実に防ぐことができる。例えば図４Ｃの例では、成膜後に第２無機絶縁膜３３の表面において凸状部であった領域（例えばＴＦＴ２０が形成されている領域）における研磨量Ｐ１は、有機絶縁膜３２の表面における凹凸の最大高低差ＤＴの略２倍である。また、図４Ｃの例では、成膜後に第２無機絶縁膜３３の表面において凹状部であった領域（例えばＴＦＴ２０が形成されていない領域）における研磨量Ｐ２は、有機絶縁膜３２の凹凸の最大高低差ＤＴと略同じであるものの僅かに下回る量である。
　第２無機絶縁膜３３の研磨の方法は、特に限定されない。しかし、５０ｎｍ以下の算術平均粗さの達成のためには、セリウム、コロイダルシリカ、又はヒュームドシリカを含む中性のスラリーを研磨剤として用いるＣＭＰ研磨によって研磨することが好ましい。ＣＭＰ研磨であれば、例えば研磨剤が有する表面化学作用によって機械的な研磨の効果を増大させ、平滑な研磨面を速やかに得ることができる。セリウムは、高い硬度を有し、その酸化物であるセリア（ＣｅＯ2）がガラスと化学反応を起こすため、ＳｉＯ2などで形成される第２無機絶縁膜３３に対する有効な研磨剤となり得る。コロイダルシリカは、通常１０ｎｍ～３００ｎｍの粒子径を有するＳｉＯ2又はその水和物のコロイドであり、ヒュームドシリカ（乾式シリカ又は高分散シリカとも呼ばれる）は、１０ｎｍ～３０ｎｍの粒径を有する真球状のＳｉＯ2粒子が凝集（粒径１００ｎｍ～４００ｎｍ）したものであり、いずれも研磨剤として有効に機能する。
　また、第２無機絶縁膜３３の研磨には、中性の水溶性アルコール又は水酸化カリウムの水溶液が、前述した研磨剤と共に用いられる。特に基板１０がポリイミド樹脂で形成されている場合、基板１０の腐食を防ぐ観点から、中性アルコール液を、前述した研磨剤と共に用いて第２無機絶縁膜３３の表面を研磨することが好ましい。
　図４Ｄに示されるように、第２無機絶縁膜３３、有機絶縁膜３２及び第１無機絶縁膜３１に、駆動回路２（図４Ａ参照）に達するコンタクト孔３０ａが形成される（図３のＳ４）。好ましくは、これら３つの絶縁膜を一括して貫くコンタクト孔３０ａが形成される。コンタクト孔３０ａは、好ましくは、後述する有機発光層４３（図４Ｆ参照）の形成において有機発光層４３が形成されるべき領域と、基板１０の厚さ方向において重ならない領域に形成される。そうすることで、前述したように表示ムラの発生が防がれる。コンタクト孔３０ａの形成は、前述したコンタクト孔２４ａなどと同様に、例えばレジストマスクを形成したうえでドライエッチングによって行われる。平坦化膜３０のように、無機膜と有機膜とが混在する膜に孔を形成する場合、ウェットエッチングを用いると両者のエッチングレートが異なるので孔の内壁に段差が生じることがある。その場合、後述する工程においてコンタクト孔３０ａ内が金属によって完全に埋め込まれず、ソース電極２５などとの接触抵抗が増大するという問題を発生しやすい。しかし、ドライエッチングを用いることによって、無機膜と有機膜とが混在する平坦化膜３０に、段差の少ない内壁を有するコンタクト孔３０ａを形成することができる。なお、コンタクト孔３０ａの形成時に、平坦化膜３０における第１コンタクト２８の上方の部分にも、第１コンタクト４５（図２参照）用のコンタクト孔３０ｂがコンタクト孔３０ａと同様の方法で形成される。
　図４Ｅに示されるように、コンタクト孔３０ａの内部に金属が埋め込まれると共に、所定の領域に有機発光素子４０（図２参照）の第１電極４１が形成される（図３のＳ５）。具体的には、例えばスパッタリングなどを用いて、１０ｎｍ厚程度のＩＴＯ膜、及び１００ｎｍ厚程度のＡｇ膜若しくはＡＰＣ膜が積層された下層と、主に１０ｎｍ厚程度のＩＴＯ膜からなる上層が成膜される。その結果、コンタクト孔３０ａの内部に金属が埋め込まれると共に、平坦化膜３０の表面に、ＩＴＯ膜、Ａｇ膜若しくはＡＰＣ膜、及びＩＴＯ膜の積層膜が形成される。その後、その積層膜をパターニングすることによって、第１電極４１が形成される。この積層膜は、好ましくは図４Ｅに示されるように、コンタクト孔３０ａと平面視で重ならず且つ有機発光層４３の形成に関して十分な大きさの領域を第１電極４１が有するようにパターニングされる。なお、コンタクト孔３０ａへの金属の埋め込みの際に、コンタクト孔３０ｂが少なくともＩＴＯ膜、及び、Ａｇ膜若しくはＡＰＣ膜で埋め込まれることによって第２コンタクト４５が形成される。
　図４Ｆに示されるように、第１電極４１の上に有機発光層４３が形成される（図３のＳ６）。具体的には、第１電極４１の周縁部に、各画素を区画すると共に第１電極４１と第２電極４４（図２参照）の接触を防止する絶縁バンク４２が形成される。絶縁バンク４２はＳｉＯ2などの無機絶縁膜でもよいし、ポリイミド又はアクリル樹脂などの有機絶縁膜でもよい。例えばこれらの絶縁膜が平坦化膜３０及び第１電極４１の全面に成膜され、そのパターニングによって第１電極４１の所定の領域が露出される。好ましくは、コンタクト孔３０ａと基板１０の厚さ方向において重ならない、第１電極４１の領域が露出される。絶縁バンク４２は１μｍ程度の高さに形成される。前述したように有機発光層４３の形成において各種の有機材料が積層される。有機材料の積層は例えば真空蒸着によって行われ、その場合、Ｒ、Ｇ、Ｂなどの所望のサブ画素に対応する開口を有する蒸着マスクを介して有機材料が蒸着される。有機発光層４３の表面には、電子の注入性を向上させるＬｉＦなどの層が形成されてもよい。なお、蒸着ではなくインクジェット法などを用いた印刷によって有機発光層４３が形成されてもよい。
　図４Ｇに示されるように、有機発光層４３の上に第２電極４４が形成される（図３のＳ７）。第２電極４４は、例えば共蒸着によって薄膜のＭｇ-Ａｇ共晶膜を成膜することによって形成される。第２電極４４は第２コンタクト４５上にも形成され、第２コンタクト４５及び第１コンタクト２８を介して陰極配線２７に接続されている。Ｍｇ-Ａｇ共晶膜は、融点が異なるため別々のるつぼから気化又は昇華されて成膜時に共晶化したＭｇとＡｇとの共晶膜であり、例えばＭｇが９０質量％程度でＡｇが１０質量％程度の割合で含まれている。第２電極４４は、例えば１０～２０ｎｍ程度の厚さに形成される。
　第２電極４４の上には、第２電極４４及び有機発光層４３を水分又は酸素などから護る被覆層４６（図２参照）が形成される。被覆層４６は、水分又は酸素に弱い第２電極４４及び有機発光層４３を保護するため、水分などを吸収し難いＳｉＯ2又はＳｉＮXなどの無機絶縁膜をプラズマＣＶＤ法などを用いて成膜することによって形成される。被覆層４６は、好ましくは、その端部が第２無機絶縁膜３３などの無機膜と密着するように形成される。無機膜同士の接合のため両者が密着性良く接合されるからである。そうすることによって、水分などの浸入をより確実に防止することができる。以上の工程を経ることによって、図２に示される有機ＥＬ表示装置１が製造され得る。
〔まとめ〕
（１）本発明の第１実施形態の有機ＥＬ表示装置は、薄膜トランジスタを含む駆動回路が形成された表面を有する基板と、前記駆動回路を覆うことによって前記基板の前記表面を平坦化する平坦化膜と、前記平坦化膜の表面上に形成され、前記駆動回路と電気的に接続された有機発光素子と、を備え、前記平坦化膜は、前記駆動回路の上に積層された第１無機絶縁膜、前記第１無機絶縁膜の上に積層された有機絶縁膜、及び、前記有機絶縁膜の上に積層された第２無機絶縁膜を含んでおり、前記第２無機絶縁膜における前記有機絶縁膜と反対方向を向く表面が、５０ｎｍ以下の算術平均粗さを有している。
　（１）の構成によれば、有機ＥＬ表示装置において輝度ムラ又は色ムラなどを少なくすることができる。
（２）上記（１）の有機ＥＬ表示装置において、前記第２無機絶縁膜における前記表面が、２０ｎｍ以上、５０ｎｍ以下の算術平均粗さを有していてもよい。その場合、表示品位に影響し得る表示ムラの効果的な抑制と簡便な製造とが両立され易い。
（３）上記（１）又は（２）の有機ＥＬ表示装置において、前記有機絶縁膜は感光体を含まないアクリル樹脂、又は感光体を含まないポリイミド樹脂であってもよい。その場合、表面の平坦性の高い有機絶縁膜が得られ易く、５０ｎｍ以下の算術平均粗さの表面を有する平坦化膜が得られ易い。
（４）上記（１）～（３）のいずれかの有機ＥＬ表示装置において、前記有機絶縁膜における前記第２無機絶縁膜を向く表面が、１００ｎｍ以上、３００ｎｍ以下の算術平均粗さを有していてもよい。その場合、５０ｎｍ以下の算術平均粗さの表面を有する平坦化膜の形成が容易になることがあり、しかも、有機絶縁膜におけるレベリング向上剤の含有量を過剰とならない程度に留めることができる。
（５）上記（４）の有機ＥＬ表示装置において、前記有機絶縁膜が、前記有機絶縁膜の前記表面における平坦性を向上させる添加剤を０.５質量％以上、５質量％以下の含有率で含んでいてもよい。その場合、５０ｎｍ以下の算術平均粗さの表面を有する平坦化膜の形成が容易になり、しかも、有機絶縁膜を構成する樹脂材料に求められる特性が影響を受けること殆どない。
（６）上記（１）～（５）のいずれかの有機ＥＬ表示装置において、前記駆動回路と前記有機発光素子とは、前記第１無機絶縁膜、前記有機絶縁膜、及び、前記第２無機絶縁膜を一括して貫くコンタクト孔に埋め込まれた金属を介して接続されていてもよい。その場合、駆動回路と有機発光素子とが、良好な導電性を有する経路で確実に接続される。
（７）上記（１）～（６）のいずれかの有機ＥＬ表示装置において、前記第２無機絶縁膜の厚さは、前記有機絶縁膜おける前記第２無機絶縁膜を向く表面の凹凸に基づいて変動し、かつ、前記有機絶縁膜の前記表面の全面において前記凹凸の最大高低差の１倍以上、３倍以下であってもよい。その場合、有機絶縁膜が露出されることなく、有機絶縁膜の表面の凹凸が平坦化膜の表面において均され得る。
（８）本発明の第２実施形態の有機ＥＬ表示装置の製造方法は、基板の上に、薄膜トランジスタを含む駆動回路を形成する工程と、前記駆動回路の表面に第１無機絶縁膜、有機絶縁膜及び第２無機絶縁膜を形成する工程と、前記第２無機絶縁膜の表面を研磨する工程と、前記第２無機絶縁膜、前記有機絶縁膜及び前記第１無機絶縁膜に、前記駆動回路に達するコンタクト孔を形成する工程と、前記コンタクト孔の内部に金属を埋め込むと共に、所定の領域に第１電極を形成する工程と、前記第１電極の上に有機発光層を形成する工程と、前記有機発光層の上に第２電極を形成する工程と、を含んでいる。
　（８）の構成によれば、輝度ムラ又は色ムラなどの少ない有機ＥＬ表示装置を適切に製造することができる。
（９）上記（８）の有機ＥＬ表示装置の製造方法では、前記第２無機絶縁膜の前記表面の研磨において、セリウム、コロイダルシリカ、又はヒュームドシリカを含む中性のスラリーを研磨剤として用いるＣＭＰ研磨によって、前記第２無機絶縁膜の前記表面を５０ｎｍ以下の算術平均粗さに研磨してもよい。そうすることによって、表示ムラを略生じさせない程度の表面粗さに平坦化膜の表面を速やかに研磨することができる。
（１０）上記（９）の有機ＥＬ表示装置の製造方法では、前記第２無機絶縁膜の前記表面の研磨において、前記第２無機絶縁膜の前記表面を２０ｎｍ以上、５０ｎｍ以下の算術平均粗さに研磨してもよい。そうすることによって、平坦化膜において表示ムラを略生じさせない程度の表面粗さを得ることができ、しかも、長時間を要する煩雑な研磨工程を回避することができる。
（１１）上記（９）又は（１０）の有機ＥＬ表示装置の製造方法では、前記第２無機絶縁膜の前記表面の研磨において、中性アルコール液を前記研磨剤と共に用いて前記第２無機絶縁膜の前記表面を研磨してもよい。そうすることで、基板にポリイミドなどの樹脂を用いている場合でも、その腐食を防止することができる。
（１２）上記（８）～（１１）のいずれかの有機ＥＬ表示装置の製造方法では、前記第２無機絶縁膜の形成において、前記有機絶縁膜における前記第２無機絶縁膜を向く表面の凹凸における最大高低差の２倍以上の厚さに前記第２無機絶縁膜を形成し、前記第２無機絶縁膜の前記表面の研磨において、前記研磨による前記第２無機絶縁膜の厚さの減少量が少なくとも部分的に前記最大高低差の１倍以上、２倍未満となるように前記第２無機絶縁膜を研磨してもよい。そうすることで、有機絶縁膜の凹凸に基づいて成膜後の第２無機絶縁膜の表面に現れ得る凹凸を確実に均すことができ、しかも、研磨による有機絶縁膜の露出を略確実に防ぐことができる。
（１３）上記（１２）の有機ＥＬ表示装置の製造方法では、前記第２無機絶縁膜の形成において、前記最大高低差の２倍以上、３倍以下の厚さに前記第２無機絶縁膜を形成してもよい。そうすることで、第２無機絶縁膜を必要以上に厚くすることなく有機絶縁膜の凹みを確実に埋めることができる。
（１４）上記（８）～（１３）のいずれかの有機ＥＬ表示装置の製造方法において、前記コンタクト孔の形成をドライエッチングによって行ってもよい。そうすることで、コンタクト孔の内壁に段差が生じ難いため有機発光素子と駆動回路との接触抵抗の増大を防止することができる。
（１５）上記（８）～（１４）のいずれかの有機ＥＬ表示装置の製造方法において、前記有機発光層を形成すべき領域と前記基板の厚さ方向において重ならない領域に前記コンタクト孔を形成してもよい。そうすることによって、有機発光層の表面に凹みが生じることを防ぐことができ、表示品位の低下を防ぐことができる。
１　　有機ＥＬ表示装置
２　　駆動回路
３　　有機ＥＬ表示パネル
１０　基板
２０　　薄膜トランジスタ（駆動ＴＦＴ、ＴＦＴ）
２３　　ゲート電極
２５　　ソース電極
２６　　ドレイン電極
３０　　平坦化膜
３０ａ、３０ｂ　コンタクト孔
３１　　第１無機絶縁膜
３２　　有機絶縁膜
３３　　第２無機絶縁膜
４０　　有機発光素子（ＯＬＥＤ）
４１　　第１電極
４３　　有機発光層
４４　　第２電極

Claims (15)

  1. 　薄膜トランジスタを含む駆動回路が形成された表面を有する基板と、
    　前記駆動回路を覆うことによって前記基板の前記表面を平坦化する平坦化膜と、
    　前記平坦化膜の表面上に形成され、前記駆動回路と電気的に接続された有機発光素子と、を備え、
    　前記平坦化膜は、前記駆動回路の上に積層された第１無機絶縁膜、前記第１無機絶縁膜の上に積層された有機絶縁膜、及び、前記有機絶縁膜の上に積層された第２無機絶縁膜を含んでおり、
    　前記第２無機絶縁膜における前記有機絶縁膜と反対方向を向く表面が、５０ｎｍ以下の算術平均粗さを有している、有機ＥＬ表示装置。
  2. 　前記第２無機絶縁膜における前記表面が、２０ｎｍ以上、５０ｎｍ以下の算術平均粗さを有している、請求項１に記載の有機ＥＬ表示装置。
  3. 　前記有機絶縁膜は感光体を含まないアクリル樹脂、又は感光体を含まないポリイミド樹脂である、請求項１または２に記載の有機ＥＬ表示装置。
  4. 　前記有機絶縁膜における前記第２無機絶縁膜を向く表面が、１００ｎｍ以上、３００ｎｍ以下の算術平均粗さを有している、請求項１～３のいずれか１項に記載の有機ＥＬ表示装置。
  5. 　前記有機絶縁膜が、前記有機絶縁膜の前記表面における平坦性を向上させる添加剤を０.５質量％以上、５質量％以下の含有率で含んでいる、請求項４に記載の有機ＥＬ表示装置。
  6. 　前記駆動回路と前記有機発光素子とは、前記第１無機絶縁膜、前記有機絶縁膜、及び、前記第２無機絶縁膜を一括して貫くコンタクト孔に埋め込まれた金属を介して接続されている、請求項１～５のいずれか１項に記載の有機ＥＬ表示装置。
  7. 　前記第２無機絶縁膜の厚さは、前記有機絶縁膜おける前記第２無機絶縁膜を向く表面の凹凸に基づいて変動し、かつ、前記有機絶縁膜の前記表面の全面において前記凹凸の最大高低差の１倍以上、３倍以下である、請求項１～６のいずれか１項に記載の有機ＥＬ表示装置。
  8. 　基板の上に、薄膜トランジスタを含む駆動回路を形成する工程と、
    　前記駆動回路の表面に第１無機絶縁膜、有機絶縁膜及び第２無機絶縁膜を形成する工程と、
    　前記第２無機絶縁膜の表面を研磨する工程と、
    　前記第２無機絶縁膜、前記有機絶縁膜及び前記第１無機絶縁膜に、前記駆動回路に達するコンタクト孔を形成する工程と、
    　前記コンタクト孔の内部に金属を埋め込むと共に、所定の領域に第１電極を形成する工程と、
    　前記第１電極の上に有機発光層を形成する工程と、
    　前記有機発光層の上に第２電極を形成する工程と、
    を含む有機ＥＬ表示装置の製造方法。
  9. 　前記第２無機絶縁膜の前記表面の研磨において、セリウム、コロイダルシリカ、又はヒュームドシリカを含む中性のスラリーを研磨剤として用いるＣＭＰ研磨によって、前記第２無機絶縁膜の前記表面を５０ｎｍ以下の算術平均粗さに研磨する、請求項８に記載の有機ＥＬ表示装置の製造方法。
  10. 　前記第２無機絶縁膜の前記表面の研磨において、前記第２無機絶縁膜の前記表面を２０ｎｍ以上、５０ｎｍ以下の算術平均粗さに研磨する、請求項９に記載の有機ＥＬ表示装置の製造方法。
  11. 　前記第２無機絶縁膜の前記表面の研磨において、中性アルコール液を前記研磨剤と共に用いて前記第２無機絶縁膜の前記表面を研磨する、請求項９または１０に記載の有機ＥＬ表示装置の製造方法。
  12. 　前記第２無機絶縁膜の形成において、前記有機絶縁膜における前記第２無機絶縁膜を向く表面の凹凸における最大高低差の２倍以上の厚さに前記第２無機絶縁膜を形成し、
    　前記第２無機絶縁膜の前記表面の研磨において、前記研磨による前記第２無機絶縁膜の厚さの減少量が少なくとも部分的に前記最大高低差の１倍以上、２倍未満となるように前記第２無機絶縁膜を研磨する、請求項８～１１のいずれか１項に記載の有機ＥＬ表示装置の製造方法。
  13. 　前記第２無機絶縁膜の形成において、前記最大高低差の２倍以上、３倍以下の厚さに前記第２無機絶縁膜を形成する、請求項１２に記載の有機ＥＬ表示装置の製造方法。
  14. 　前記コンタクト孔の形成をドライエッチングによって行う、請求項８～１３のいずれか１項に記載の有機ＥＬ表示装置の製造方法。
  15. 　前記有機発光層を形成すべき領域と、前記基板の厚さ方向において重ならない領域に前記コンタクト孔を形成する、請求項８～１４のいずれか１項に記載の有機ＥＬ表示装置の製造方法。
PCT/JP2018/012907 2018-03-28 2018-03-28 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法 WO2019186806A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201880078805.4A CN111937159A (zh) 2018-03-28 2018-03-28 有机el显示装置及有机el显示装置的制造方法
US16/625,647 US11011593B2 (en) 2018-03-28 2018-03-28 Organic EL display device and manufacturing method for organic EL display device
JP2019513476A JP6530155B1 (ja) 2018-03-28 2018-03-28 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
PCT/JP2018/012907 WO2019186806A1 (ja) 2018-03-28 2018-03-28 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
US17/226,555 US20210225973A1 (en) 2018-03-28 2021-04-09 Organic el display device and manufacturing method for organic el display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/012907 WO2019186806A1 (ja) 2018-03-28 2018-03-28 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/625,647 A-371-Of-International US11011593B2 (en) 2018-03-28 2018-03-28 Organic EL display device and manufacturing method for organic EL display device
US17/226,555 Division US20210225973A1 (en) 2018-03-28 2021-04-09 Organic el display device and manufacturing method for organic el display device

Publications (1)

Publication Number Publication Date
WO2019186806A1 true WO2019186806A1 (ja) 2019-10-03

Family

ID=66821646

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/012907 WO2019186806A1 (ja) 2018-03-28 2018-03-28 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法

Country Status (4)

Country Link
US (2) US11011593B2 (ja)
JP (1) JP6530155B1 (ja)
CN (1) CN111937159A (ja)
WO (1) WO2019186806A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021203360A1 (zh) * 2020-04-09 2021-10-14 京东方科技集团股份有限公司 显示面板和显示装置
EP3933925A1 (en) * 2020-07-02 2022-01-05 Samsung Display Co., Ltd. Display apparatus

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10790338B2 (en) * 2017-07-05 2020-09-29 Sakai Display Products Corporation Organic EL display apparatus and method of manufacturing organic EL display apparatus
CN111886699B (zh) * 2018-03-28 2024-06-14 堺显示器制品株式会社 有机el显示装置及其制造方法
US11011593B2 (en) * 2018-03-28 2021-05-18 Sakai Display Products Corporation Organic EL display device and manufacturing method for organic EL display device
CN108803928B (zh) * 2018-06-05 2020-06-19 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013008437A (ja) * 2011-05-20 2013-01-10 Semiconductor Energy Lab Co Ltd 記憶装置及び信号処理回路
JP2016153888A (ja) * 2015-02-18 2016-08-25 株式会社リコー 画像表示装置
JP2018025777A (ja) * 2016-08-03 2018-02-15 株式会社半導体エネルギー研究所 表示装置および電子機器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4519538B2 (ja) * 2003-06-30 2010-08-04 株式会社半導体エネルギー研究所 発光装置および電子機器
CN100499035C (zh) * 2003-10-03 2009-06-10 株式会社半导体能源研究所 半导体器件的制造方法
JP2007242895A (ja) * 2006-03-08 2007-09-20 Mitsubishi Electric Corp 薄膜トランジスタ装置及びその製造方法
JP5090658B2 (ja) * 2006-04-06 2012-12-05 三菱電機株式会社 薄膜トランジスタ、及びその製造方法、並びにアクティブマトリクス型表示装置
KR101178620B1 (ko) * 2010-12-23 2012-08-30 주식회사 케이씨텍 기계적인 물성이 약한 절연막질에 대한 고단차 연마 평탄화 슬러리 및 첨가제 조성물
KR101407310B1 (ko) * 2011-12-30 2014-06-16 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP2015103389A (ja) * 2013-11-25 2015-06-04 次世代化学材料評価技術研究組合 有機ｅｌ素子
WO2016055909A1 (en) * 2014-10-10 2016-04-14 Semiconductor Energy Laboratory Co., Ltd. Imaging device
US20180066189A1 (en) * 2015-01-16 2018-03-08 Dic Corporation Polymerizable composition and optically anisotropic body using same
JP6583812B2 (ja) 2015-06-24 2019-10-02 国立研究開発法人物質・材料研究機構 多層構成の薄膜トランジスタの製造方法
KR102424375B1 (ko) * 2015-06-29 2022-07-22 엘지디스플레이 주식회사 표시장치
KR102503816B1 (ko) * 2017-11-20 2023-02-24 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102426624B1 (ko) * 2017-11-23 2022-07-28 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US11011593B2 (en) * 2018-03-28 2021-05-18 Sakai Display Products Corporation Organic EL display device and manufacturing method for organic EL display device
CN111886702A (zh) * 2018-03-28 2020-11-03 堺显示器制品株式会社 有机el显示装置以及有机el显示装置的制造方法
WO2019186808A1 (ja) * 2018-03-28 2019-10-03 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置及びその製造方法
WO2019198181A1 (ja) * 2018-04-11 2019-10-17 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
US11825683B2 (en) * 2018-04-20 2023-11-21 Sakai Display Products Corporation Organic electroluminescent device including thin film encapsulation structure and method for producing same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013008437A (ja) * 2011-05-20 2013-01-10 Semiconductor Energy Lab Co Ltd 記憶装置及び信号処理回路
JP2016153888A (ja) * 2015-02-18 2016-08-25 株式会社リコー 画像表示装置
JP2018025777A (ja) * 2016-08-03 2018-02-15 株式会社半導体エネルギー研究所 表示装置および電子機器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021203360A1 (zh) * 2020-04-09 2021-10-14 京东方科技集团股份有限公司 显示面板和显示装置
CN113892182A (zh) * 2020-04-09 2022-01-04 京东方科技集团股份有限公司 显示面板和显示装置
CN113892182B (zh) * 2020-04-09 2022-09-27 京东方科技集团股份有限公司 显示面板和显示装置
EP3933925A1 (en) * 2020-07-02 2022-01-05 Samsung Display Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
US20200243629A1 (en) 2020-07-30
JPWO2019186806A1 (ja) 2020-04-30
CN111937159A (zh) 2020-11-13
JP6530155B1 (ja) 2019-06-12
US20210225973A1 (en) 2021-07-22
US11011593B2 (en) 2021-05-18

Similar Documents

Publication Publication Date Title
WO2019186806A1 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
JP6585322B1 (ja) 有機ｅｌ表示装置及びその製造方法
JP4879478B2 (ja) 平板表示装置
JP6606309B1 (ja) 有機ｅｌ表示装置及びその製造方法
JP6530156B1 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
KR20150041509A (ko) 유기 발광 표시 장치 및 그 제조 방법
JP6603826B1 (ja) 有機ｅｌ表示装置及びその製造方法
JP6564965B1 (ja) 有機ｅｌ表示装置及びその製造方法
JP2019204967A (ja) 有機ｅｌ表示装置及びその製造方法
JP7410242B2 (ja) 有機ｅｌ表示装置及びその製造方法
JP6694988B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
JP6865249B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2019513476

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18912151

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18912151

Country of ref document: EP

Kind code of ref document: A1