KR20230049190A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20230049190A
KR20230049190A KR1020210131969A KR20210131969A KR20230049190A KR 20230049190 A KR20230049190 A KR 20230049190A KR 1020210131969 A KR1020210131969 A KR 1020210131969A KR 20210131969 A KR20210131969 A KR 20210131969A KR 20230049190 A KR20230049190 A KR 20230049190A
Authority
KR
South Korea
Prior art keywords
display area
main
pixel circuit
electrically connected
auxiliary
Prior art date
Application number
KR1020210131969A
Other languages
English (en)
Inventor
전유진
이원세
이지선
장동현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210131969A priority Critical patent/KR20230049190A/ko
Priority to US17/719,965 priority patent/US20230108936A1/en
Priority to CN202222010040.7U priority patent/CN218353027U/zh
Priority to CN202210917364.0A priority patent/CN115955864A/zh
Publication of KR20230049190A publication Critical patent/KR20230049190A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 고품질의 이미지를 디스플레이할 수 있는 디스플레이 장치를 위하여, 컴포넌트영역 및 중간영역을 포함하는 보조 표시영역과 상기 보조 표시영역을 둘러싸는 메인 표시영역을 구비하는 기판과, 상기 보조 표시영역의 일측에 위치하도록 상기 메인 표시영역에 배치된 제1-1메인 화소회로 및 상기 제1-1메인 화소회로에 전기적으로 연결된 제1-1메인 표시요소와, 상기 보조 표시영역의 타측에 위치하도록 상기 메인 표시영역에 배치된 제1-2메인 화소회로 및 상기 제1-2메인 화소회로에 전기적으로 연결된 제1-2메인 표시요소와, 상기 중간영역에 배치된 제1보조 화소회로와 제2보조 화소회로와 상기 제1보조 화소회로에 전기적으로 연결된 제1보조 표시요소와, 상기 컴포넌트영역에 배치된 제2보조 표시요소와, 상기 제2보조 표시요소와 상기 제2보조 화소회로를 연결하는 보조연결배선과, 상기 보조 표시영역의 일측에 위치하도록 상기 메인 표시영역에 위치하며 상기 보조 표시영역의 일측에서 상기 보조 표시영역을 향하는 제1방향으로 연장되고 상기 제1-1메인 화소회로에 전기적으로 연결된 제1-1데이터선과, 상기 메인 표시영역에 위치하며 상기 제1방향과 교차하는 제2방향으로 연장되고 상기 제1-1데이터선에 전기적으로 연결된 제1수평연결배선과, 상기 제1수평연결배선에 전기적으로 연결되며 상기 제1방향으로 연장되어 상기 메인 표시영역에서 상기 중간영역을 지나 상기 메인 표시영역의 상기 보조 표시영역 타측의 부분 내로 연장된 제1수직연결배선과, 상기 보조 표시영역의 타측에서 상기 제1수직연결배선에 전기적으로 연결되며 상기 제2방향으로 연장된 제1주변연결배선과, 상기 보조 표시영역의 타측에 위치하도록 상기 메인 표시영역에 위치하며 상기 제1방향으로 연장되어 상기 제1주변연결배선에 전기적으로 연결되며 상기 제1-2메인 화소회로에 전기적으로 연결된 제1-2데이터선을 구비하는 디스플레이 장치를 제공한다.

Description

디스플레이 장치{Display apparatus}
본 발명의 실시예들은 디스플레이 장치에 관한 것으로서, 더 상세하게는 고품질의 이미지를 디스플레이할 수 있는 디스플레이 장치에 관한 것이다.
일반적으로 유기발광 디스플레이 장치와 같은 디스플레이 장치는 각 (부)화소의 휘도 등을 제어하기 위해 박막트랜지스터들이 각 (부)화소에 배치된다. 이러한 박막트랜지스터들은 전달된 데이터 신호 등에 따라 대응하는 (부)화소의 휘도 등을 제어한다.
그러나 이러한 종래의 디스플레이 장치에는 카메라가 위치하는 영역에서 고품질의 이미지를 디스플레이할 수 없다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 고품질의 이미지를 디스플레이할 수 있는 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 컴포넌트영역 및 중간영역을 포함하는 보조 표시영역과 상기 보조 표시영역을 둘러싸는 메인 표시영역을 구비하는 기판과, 상기 보조 표시영역의 일측에 위치하도록 상기 메인 표시영역에 배치된 제1-1메인 화소회로 및 상기 제1-1메인 화소회로에 전기적으로 연결된 제1-1메인 표시요소와, 상기 보조 표시영역의 타측에 위치하도록 상기 메인 표시영역에 배치된 제1-2메인 화소회로 및 상기 제1-2메인 화소회로에 전기적으로 연결된 제1-2메인 표시요소와, 상기 중간영역에 배치된 제1보조 화소회로와 제2보조 화소회로와 상기 제1보조 화소회로에 전기적으로 연결된 제1보조 표시요소와, 상기 컴포넌트영역에 배치된 제2보조 표시요소와, 상기 제2보조 표시요소와 상기 제2보조 화소회로를 연결하는 보조연결배선과, 상기 보조 표시영역의 일측에 위치하도록 상기 메인 표시영역에 위치하며 상기 보조 표시영역의 일측에서 상기 보조 표시영역을 향하는 제1방향으로 연장되고 상기 제1-1메인 화소회로에 전기적으로 연결된 제1-1데이터선과, 상기 메인 표시영역에 위치하며 상기 제1방향과 교차하는 제2방향으로 연장되고 상기 제1-1데이터선에 전기적으로 연결된 제1수평연결배선과, 상기 제1수평연결배선에 전기적으로 연결되며 상기 제1방향으로 연장되어 상기 메인 표시영역에서 상기 중간영역을 지나 상기 메인 표시영역의 상기 보조 표시영역 타측의 부분 내로 연장된 제1수직연결배선과, 상기 보조 표시영역의 타측에서 상기 제1수직연결배선에 전기적으로 연결되며 상기 제2방향으로 연장된 제1주변연결배선과, 상기 보조 표시영역의 타측에 위치하도록 상기 메인 표시영역에 위치하며 상기 제1방향으로 연장되어 상기 제1주변연결배선에 전기적으로 연결되며 상기 제1-2메인 화소회로에 전기적으로 연결된 제1-2데이터선을 구비하는 디스플레이 장치가 제공된다.
상기 제1-1메인 표시요소와 상기 제1-2메인 표시요소는 상기 제1방향으로 연장된 동일한 열(column)에 위치할 수 있다.
상기 제2보조 화소회로는 상기 제1수직연결배선에 전기적으로 연결될 수 있다.
상기 제1-1데이터선, 상기 제1-2데이터선 및 상기 제1수직연결배선은 동일한 층에 배치될 수 있다.
상기 보조 표시영역의 일측에 위치하도록 상기 메인 표시영역에 배치된 제2-1메인 화소회로 및 상기 제2-1메인 화소회로에 전기적으로 연결된 제2-1메인 표시요소와, 상기 보조 표시영역의 타측에 위치하도록 상기 메인 표시영역에 배치된 제2-2메인 화소회로 및 상기 제2-2메인 화소회로에 전기적으로 연결된 제2-2메인 표시요소와, 상기 메인 표시영역의 상기 보조 표시영역 일측의 부분과, 상기 중간영역과 상기 메인 표시영역의 상기 보조 표시영역 타측의 부분을 지나도록 상기 제1방향으로 연장되고 상기 제2-1메인 화소회로와 상기 제2-2메인 화소회로에 전기적으로 연결된 제2데이터선을 더 구비할 수 있다.
상기 제2-1메인 표시요소와 상기 제2-2메인 표시요소는 상기 제1방향으로 연장된 동일한 열(column)에 위치할 수 있다.
상기 제1주변연결배선의 적어도 일부는 상기 메인 표시영역 외측의 주변영역에 위치할 수 있다.
상기 보조 표시영역의 일측에 위치하도록 상기 메인 표시영역에 배치된 제3-1메인 화소회로 및 상기 제3-1메인 화소회로에 전기적으로 연결된 제3-1메인 표시요소와, 상기 보조 표시영역의 타측에 위치하도록 상기 메인 표시영역에 배치된 제3-2메인 화소회로 및 상기 제3-2메인 화소회로에 전기적으로 연결된 제3-2메인 표시요소와, 상기 보조 표시영역의 일측에 위치하도록 상기 메인 표시영역에 위치하며 상기 제1방향으로 연장되고 상기 제3-1메인 화소회로에 전기적으로 연결된 제3-1데이터선과, 상기 메인 표시영역에 위치하며 상기 제2방향으로 연장되고 상기 제3-1데이터선에 전기적으로 연결된 제2수평연결배선과, 상기 제2수평연결배선에 전기적으로 연결되며 상기 제1방향으로 연장되어 상기 메인 표시영역에서 상기 중간영역을 지나 상기 메인 표시영역의 상기 보조 표시영역 타측의 부분 내로 연장된 제2수직연결배선과, 상기 보조 표시영역의 타측에서 상기 제2수직연결배선에 전기적으로 연결되며 상기 제2방향으로 연장된 제2주변연결배선과, 상기 보조 표시영역의 타측에 위치하도록 상기 메인 표시영역에 위치하며 상기 제1방향으로 연장되어 상기 제2주변연결배선에 전기적으로 연결되며 상기 제3-2메인 화소회로에 전기적으로 연결된 제3-2데이터선을 더 구비할 수 있다.
상기 제3-1메인 표시요소와 상기 제3-2메인 표시요소는 상기 제1방향으로 연장된 동일한 열(column)에 위치할 수 있다.
상기 제1보조 화소회로는 상기 제2수직연결배선에 전기적으로 연결될 수 있다.
상기 제3-1데이터선, 상기 제3-2데이터선 및 상기 제2수직연결배선은 동일한 층에 배치될 수 있다.
상기 보조 표시영역의 일측에 위치하도록 상기 메인 표시영역에 배치된 제2-1메인 화소회로 및 상기 제2-1메인 화소회로에 전기적으로 연결된 제2-1메인 표시요소와, 상기 보조 표시영역의 타측에 위치하도록 상기 메인 표시영역에 배치된 제2-2메인 화소회로 및 상기 제2-2메인 화소회로에 전기적으로 연결된 제2-2메인 표시요소와, 상기 메인 표시영역의 상기 보조 표시영역 일측의 부분과 상기 중간영역과 상기 메인 표시영역의 상기 보조 표시영역 타측의 부분을 지나도록 상기 제1방향으로 연장되고 상기 제2-1메인 화소회로와 상기 제2-2메인 화소회로에 전기적으로 연결된 제2데이터선을 더 구비할 수 있다.
상기 제2-1메인 표시요소와 상기 제2-2메인 표시요소는 상기 제1방향으로 연장된 동일한 열(column)에 위치할 수 있다.
상기 제2수평연결배선은 상기 제2데이터선과 층을 달리하여 교차할 수 있다.
상기 제2주변연결배선의 적어도 일부는 상기 메인 표시영역 외측의 주변영역에 위치할 수 있다.
상기 제1수직연결배선과 상기 제1주변연결배선 사이에 개재되어 상기 제1수직연결배선과 상기 제1주변연결배선을 전기적으로 연결하는 제1브릿지배선과, 상기 제2수직연결배선과 상기 제2주변연결배선 사이에 개재되어 상기 제2수직연결배선과 상기 제2주변연결배선을 전기적으로 연결하는 제2브릿지배선을 더 구비할 수 있다.
상기 제1주변연결배선과 상기 제2주변연결배선은 상이한 층에 위치할 수 있다.
상기 제1주변연결배선과 상기 제2주변연결배선은 층을 달리하여 교차할 수 있다.
상기 제1브릿지배선과 상기 제2브릿지배선은 상기 제1주변연결배선과 상기 제2주변연결배선 중 어느 하나를 덮는 절연층 상에 위치할 수 있다.상기 제1주변연결배선과 상기 제2주변연결배선 중 다른 하나는 상기 제1브릿재배선과 상기 제2브릿지배선을 덮는 절연층 상에 위치할 수 있다.
상기 메인 표시영역에 배치된 제4-1메인 화소회로 및 상기 제4-1메인 화소회로에 전기적으로 연결된 제4-1메인 표시요소와, 상기 메인 표시영역에 배치된 제4-2메인 화소회로 및 상기 제4-2메인 화소회로에 전기적으로 연결된 제4-2메인 표시요소와, 상기 제1방향으로 연장되어 상기 메인 표시영역 외측의 주변영역에서 상기 메인 표시영역 내로 연장되며 상기 제4-1메인 화소회로에 전기적으로 연결된 제4-1데이터선과, 상기 제1방향으로 연장되어 상기 메인 표시영역 외측의 주변영역에서 상기 메인 표시영역 내로 연장되며 상기 제4-2메인 화소회로에 전기적으로 연결된 제4-2데이터선과, 상기 주변영역에 위치한 제1입력선과, 상기 주변영역에 위치하고 상기 제1입력선으로부터 이격되며 상기 제4-2데이터선에 전기적으로 연결된 제2입력선과, 일단이 상기 주변영역에서 상기 제4-1데이터선에 전기적으로 연결되고 상기 메인 표시영역을 경유하여 상기 제4-2데이터선과 층을 달리하여 교차하며 타단이 상기 주변영역에서 상기 제1입력선에 전기적으로 연결된 브릿지 연결배선을 더 구비할 수 있다.
상기 브릿지 연결배선은 상기 제1방향으로 연장된 브릿지 수직연결배선과, 상기 제2방향으로 연장된 브릿지 수평연결배선을 포함하며, 상기 제1수직연결배선과 상기 브릿지 수직연결배선은 동일한 층에 위치하고, 상기 제1수평연결배선과 상기 브릿지 수평연결배선은 동일한 층에 위치할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 고품질의 이미지를 디스플레이할 수 있는 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 사시도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 단면의 일부를 개략적으로 도시하는 단면도이다.
도 3은 도 1의 디스플레이 장치에 포함될 수 있는 디스플레이 패널을 개략적으로 나타내는 평면도이다.
도 4는 도 3의 디스플레이 패널의 일부분을 개략적으로 도시하는 개념도이다.
도 5는 도 1의 디스플레이 장치가 포함하는 일 화소의 등가회로도이다.
도 6은 도 1의 디스플레이 장치가 포함하는 화소들에서 트랜지스터들 및 커패시터들 등의 위치를 개략적으로 도시하는 배치도이다.
도 7 내지 도 14는 도 6에 도시된 디스플레이 장치의 트랜지스터들 및 커패시터들 등의 구성요소들을 층별로 개략적으로 도시하는 배치도들이다.
도 15는 도 6에 도시된 디스플레이 장치의 I-I', II-II' 및 III-III' 선을 따라 취한 단면들을 개략적으로 도시하는 단면도이다.
도 16 및 도 17은 도 4의 디스플레이 패널의 일 화소에서의 구성요소들을 개략적으로 도시하는 배치도들이다.
도 18은 도 1의 디스플레이 장치에 포함될 수 있는 디스플레이 패널의 일부분을 개략적으로 나타내는 평면도이다.
도 19는 도 1의 디스플레이 장치에 포함될 수 있는 디스플레이 패널의 일부분을 개략적으로 나타내는 평면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
본 명세서에서 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
본 명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 사시도이다. 참고로 이하에서 화소라는 것은 부화소를 의미하는 것으로 이해될 수 있다.
도 1을 참조하면, 본 실시예에 따른 디스플레이 장치(1)는 표시영역(DA)과 표시영역(DA) 외측의 주변영역(NDA)을 포함한다. 표시영역(DA)은 보조 표시영역(ADA)과, 보조 표시영역(ADA)을 둘러싸는 메인 표시영역(MDA)을 포함한다. 보조 표시영역(ADA)은 보조 이미지를 표시하고, 메인 표시영역(MDA)은 메인 이미지를 표시함으로써, 보조 표시영역(ADA)과 메인 표시영역(MDA)은 개별적으로 또는 함께 이미지를 디스플레이 할 수 있다. 주변영역(NDA)은 표시요소들이 배치되지 않은 일종의 비표시영역일 수 있다. 표시영역(DA)은 주변영역(NDA)에 의해 전체적으로 둘러싸일 수 있다.
도 1은 디스플레이 장치(1)가 하나의 보조 표시영역(ADA)을 갖고, 메인 표시영역(MDA)이 그 하나의 보조 표시영역(ADA)을 둘러싸는 것으로 도시하고 있다. 하지만 본 발명이 이에 한정되는 것은 아니다. 예컨대 디스플레이 장치(1)는 복수개의 보조 표시영역(ADA)들을 가질 수 있고, 메인 표시영역(MDA)은 그러한 복수개의 보조 표시영역(ADA)들을 둘러싸고 복수개의 보조 표시영역(ADA)들 사이에 개재될 수 있다. 이 경우 복수개의 보조 표시영역(ADA)들의 형상 및 크기는 서로 상이할 수 있다.
디스플레이 장치(1)의 상면에 대략 수직인 방향(z축 방향)에서 보았을 시, 보조 표시영역(ADA)의 형상은 원형, 타원형, 사각형 등의 다각형, 별 형상 또는 다이아몬드 형상 등 다양한 형상을 가질 수 있다. 그리고 도 1에서는 디스플레이 장치(1)의 상면에 대략 수직인 방향(z축 방향)에서 보았을 시 대략 사각형 형상을 갖는 메인 표시영역(MDA)의 (+y방향) 상측 중앙에 보조 표시영역(ADA)이 배치된 것으로 도시하고 있으나, 보조 표시영역(ADA)은 사각형인 메인 표시영역(MDA)의 일측, 예컨대 우상측 또는 좌상측에 배치될 수도 있다.
디스플레이 장치(1)는 메인 표시영역(MDA)에 배치된 복수 개의 메인 화소(Pm)들과 보조 표시영역(ADA)에 배치된 복수 개의 보조 화소(Pa1, Pa2)들을 이용하여 이미지를 제공할 수 있다. 보조 표시영역(ADA)은 컴포넌트영역(CA)과, 컴포넌트영역(CA)을 적어도 부분적으로 둘러싸는 중간영역(MA)을 포함할 수 있다. 따라서, 중간영역(MA)은 컴포넌트영역(CA)과 메인 표시영역(MDA) 사이에 위치할 수 있다.
컴포넌트영역(CA)에는 도 2를 참조하여 후술하는 것과 같이, 컴포넌트영역(CA)에 대응하여 디스플레이 패널의 하부에 전자요소인 컴포넌트(40, 도 2 참조)가 배치될 수 있다. 컴포넌트영역(CA)은 컴포넌트(40)로부터 외부로 출력되거나 외부로부터 컴포넌트(40)를 향해 진행하는 빛 또는/및 음향 등이 투과할 수 있는 투과영역(TA)을 포함할 수 있다.
컴포넌트(40)는 빛 또는 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 근접센서와 같이 거리를 측정하는 센서, 사용자의 신체의 일부(예, 지문, 홍채, 얼굴 등)을 인식하는 센서, 빛을 출력하는 소형 램프, 또는 화상을 캡쳐하는 이미지 센서(예, 카메라) 등일 수 있다. 빛을 이용하는 전자요소는 가시광, 적외선광 또는 자외선광 등 다양한 파장 대역의 빛을 이용할 수 있다. 음향을 이용하는 전자요소는 초음파 또는 다른 주파수 대역의 음향을 이용할 수 있다. 일부 실시예에서, 컴포넌트(40)는 발광부와 수광부와 같은 서브-컴포넌트들을 포함할 수 있다. 컴포넌트(40)는 일체화된 발광부와 수광부를 포함할 수도 있고, 물리적으로 분리된 구조인 한 쌍의 발광부와 수광부를 포함할 수도 있다.
본 발명의 일 실시예에 따른 디스플레이 장치의 경우, 컴포넌트영역(CA)을 통해 광이 투과하도록 할 시, 광 투과율은 약 10% 이상이거나, 약 20% 이상이거나, 약 30% 이상이거나, 약 40% 이상이거나, 약 50% 이상이거나, 약 60% 이상이거나, 약 70% 이상이거나, 약 75% 이상이거나, 약 80% 이상이거나, 약 85% 이상이거나, 약 90% 이상일 수 있다.
보조 표시영역(ADA)에는 복수 개의 보조 화소(Pa1, Pa2)들이 배치될 수 있다. 중간영역(MA)에는 제1보조 화소(Pa1)가 위치하고, 컴포넌트영역(CA)에는 제2보조 화소(Pa2)가 위치할 수 있다.
복수 개의 보조 화소(Pa1, Pa2)들은 빛을 방출하여, 소정의 이미지를 구현할 수 있다. 보조 표시영역(ADA)에서 디스플레이 되는 이미지는 보조 이미지로, 메인 표시영역(MDA)에서 디스플레이 되는 이미지에 비해서 해상도가 낮을 수 있다. 즉, 보조 표시영역(ADA) 내의 컴포넌트영역(CA)은 빛 및 음향이 투과할 수 있는 투과영역(TA)을 구비하므로, 투과영역(TA)에 화소가 배치되지 않는 경우, 단위 면적 당 배치될 수 있는 제2보조 화소(Pa2)들의 수가 메인 표시영역(MDA)에 단위 면적 당 배치되는 메인 화소(Pm)들의 수에 비해 적을 수 있다.
또한, 보조 표시영역(ADA) 내의 중간영역(MA)은 투과영역(TA)을 구비하지는 않으나, 중간영역(MA)에 배치된 일부 화소회로(예컨대, 도 2의 제2보조 화소회로(PCa2))는 컴포넌트영역(CA)의 제2보조 화소(Pa2)를 구동하기 위한 것인바, 단위 면적 당 배치될 수 있는 제1보조 화소(Pa1)들의 수는 메인 표시영역(MDA)에 단위 면적 당 배치되는 메인 화소(Pm)들의 수에 비해 적을 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 디스플레이 장치(1)로서 유기 발광 디스플레이 장치를 예로 하여 설명하지만, 본 발명의 디스플레이 장치는 이에 제한되지 않는다. 예컨대 본 발명의 디스플레이 장치(1)는 무기 발광 디스플레이 장치(inorganic light-emitting display 또는 무기 EL 디스플레이 장치)이거나, 양자점 발광 디스플레이 장치(quantum dot light-emitting display)일 수도 있다. 예컨대, 디스플레이 장치(1)가 구비하는 표시요소의 발광층은 유기물을 포함하거나, 무기물을 포함하거나, 유기물과 양자점을 포함할 수 있다. 또한 디스플레이 장치(1)는 양자점을 포함하여 광의 파장을 변환시킬 수도 있다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 단면의 일부를 개략적으로 도시하는 단면도이다.
도 2에 도시된 것과 같이, 디스플레이 장치(1)는 디스플레이 패널(10) 및 이 디스플레이 패널(10)과 중첩하도록 배치된 컴포넌트(40)을 포함할 수 있다. 디스플레이 패널(10) 상부에는 디스플레이 패널(10)을 보호하는 커버 윈도우(미도시)가 배치될 수 있다.
디스플레이 패널(10)은 보조 이미지가 디스플레이되는 보조 표시영역(ADA) 및 메인 이미지가 디스플레이되는 메인 표시영역(MDA)를 포함할 수 있다. 보조 표시영역(ADA)은 컴포넌트(40)와 중첩되는 영역인 컴포넌트영역(CA)과 컴포넌트영역(CA)을 둘러싸는 중간영역(MA)을 포함할 수 있다.
디스플레이 패널(10)은 기판(100), 기판(100) 상의 표시층(DPL), 터치스크린층(TSL), 광학기능층(OFL) 및 기판(100) 하부에 배치된 패널 보호 부재(PB)를 포함할 수 있다.
표시층(DPL)은 박막트랜지스터(TFTm, TFTa1, TFTa2)들을 포함하는 회로층(PCL), 발광소자인 표시요소(EDm, EDa1, EDa2)들을 포함하는 표시요소층(EDL) 및 박막봉지층(TFE)을 포함하는 밀봉부재(ENM)를 구비할 수 있다. 밀봉부재(ENM)는 박막봉지층(TFE)이 아닌 밀봉기판(미도시)을 포함할 수도 있다. 기판(100)과 표시층(DPL) 사이 및 표시층(DPL) 내에는 절연층(IL, IL')이 배치될 수 있다. 표시요소(EDm, EDa1, EDa2)들 각각은 유기발광다이오드(OLED)일 수 있다.
기판(100)은 글라스, 금속 또는 고분자 수지를 포함할 수 있다. 만일 디스플레이 패널(10)이 플렉서블 또는 벤더블 특성을 가질 경우, 기판(100)은 예컨대 폴리에테르술폰(polyethersulphone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)와 같은 고분자 수지를 포함할 수 있다. 물론 기판(100)은 이와 같은 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 개재된 (실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 등의) 무기물을 포함하는 배리어층을 포함하는 다층구조를 가질 수도 있는 등, 다양한 변형이 가능하다.
디스플레이 패널(10)의 메인 표시영역(MDA)에 배치된 메인 화소(Pm)는 메인 표시요소(EDm) 및 이와 연결된 메인 화소회로(PCm)를 포함할 수 있다. 메인 화소회로(PCm)는 메인 표시요소(EDm)의 발광 여부나 발광 정도 등을 제어할 수 있는 적어도 하나의 박막트랜지스터(TFTm)을 포함할 수 있다.
디스플레이 패널(10)의 중간영역(MA)에 배치된 제1보조 화소(Pa1)는 제1보조 표시요소(EDa1) 및 이와 연결된 제1보조 화소회로(PCa1)를 포함할 수 있다. 제1보조 화소회로(PCa1)는 제1보조 표시요소(EDa1)의 발광 여부나 발광 정도 등을 제어할 수 있는 적어도 하나의 박막트랜지스터(TFTa1)을 포함할 수 있다.
디스플레이 패널(10)의 컴포넌트영역(CA)에는 제2보조 표시요소(EDa2)가 배치된다. 하지만 제2보조 표시요소(EDa2)의 발광 여부나 발광 정도 등을 제어할 수 있는 적어도 하나의 박막트랜지스터(TFTa2)를 포함하는 제2보조 화소회로(PCa2)는 컴포넌트영역(CA)이 아닌 중간영역(MA)에 배치될 수 있다. 제2보조 표시요소(EDa2)와 제2보조 화소회로(PCa2)는 제1보조연결배선(ACL1)에 의해 서로 전기적으로 연결되어, 제2보조 화소(Pa2)를 구현할 수 있다. 제1보조연결배선(ACL1)은 투명 전도성 물질을 포함할 수 있다.
컴포넌트영역(CA) 중 제2보조 표시요소(EDa2)가 배치되지 않는 영역을 투과영역(TA)으로 정의할 수 있다. 투과영역(TA)은 컴포넌트영역(CA)에 대응하여 배치된 컴포넌트(40)로부터 방출되는 빛/신호나 컴포넌트(40)로 입사되는 빛/신호가 투과(transmission)되는 영역일 수 있다.
제2보조 화소회로(PCa2)와 제2보조 표시요소(EDa2)를 연결하는 제1보조연결배선(ACL1)은 투과영역(TA)에 배치될 수 있다. 제1보조연결배선(ACL1)은 투과율이 높은 투명 전도성 물질을 포함할 수 있는 바, 투과영역(TA)에 제1보조연결배선(ACL1)이 배치된다고 하더라도 투과영역(TA)은 충분한 투과율을 확보할 수 있다. 이와 같은 본 실시예에 따른 디스플레이 장치의 경우, 컴포넌트영역(CA)에 제2보조 화소회로(PCa2)가 배치되지 않기에, 투과영역(TA)의 면적을 확장하기에 용이하며 투과영역(TA)에서의 광 투과율이 더욱 높일 수 있다.
표시요소층(EDL)은 도 2에 도시된 것 같이 박막봉지층(TFE)으로 커버되거나, 또는 밀봉기판으로 커버될 수 있다. 일 실시예로, 박막봉지층(TFE)은 도 2에 도시된 바와 같이 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 예컨대, 박막봉지층(TFE)은 제1무기봉지층(310) 및 제2무기봉지층(330)과 이들 사이의 유기봉지층(320)을 포함할 수 있다.
제1무기봉지층(310) 및 제2무기봉지층(330)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2)과 같은 하나 이상의 무기 절연물을 포함할 수 있으며, 화학기상증착법(CVD) 등에 의해 형성될 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 소재를 포함할 수 있다. 폴리머 계열의 소재로는 실리콘계 수지, 아크릴계 수지(예컨대, 폴리메틸메타크릴레이트, 폴리아크릴산 등), 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
제1무기봉지층(310), 유기봉지층(320) 및 제2무기봉지층(330) 각각은 메인 표시영역(MDA) 및 보조 표시영역(ADA)을 커버하도록 일체(一體)로 형성될 수 있다.
터치스크린층(TSL)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 터치스크린층(TSL)은 터치전극 및 터치전극과 연결된 터치 배선들을 포함할 수 있다. 터치스크린층(TSL)은 자기 정전 용량 방식 또는 상호 정전 용량 방식으로 외부 입력을 감지할 수 있다.
터치스크린층(TSL)은 박막봉지층(TFE) 상에 형성될 수 있다. 또는, 터치스크린층(TSL)은 터치기판 상에 별도로 형성된 후 광학 투명 접착제(OCA)와 같은 점착층을 통해 박막봉지층(TFE) 상에 배치될 수 있다. 일 실시예로서, 터치스크린층(TSL)은 박막봉지층(TFE) 바로 위에 직접 형성될 수 있으며, 이 경우 점착층은 터치스크린층(TSL)과 박막봉지층(TFE) 사이에 개재되지 않을 수 있다.
광학기능층(OFL)은 반사 방지층을 포함할 수 있다. 반사 방지층은 외부에서 디스플레이 장치(1)를 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다. 일 실시예로, 광학기능층(OFL)은 편광 필름일 수 있다. 필요에 따라 광학기능층(OFL)은 투과영역(TA)에 대응하는 개구(미도시)를 가져, 투과영역(TA)의 광투과율이 높아지도록 할 수 있다. 이러한 개구에는 광투명수지(OCR, optically clear resin)와 같은 투명한 물질이 채워질 수 있다. 필요에 따라, 광학기능층(OFL)은 블랙매트릭스와 컬러필터들을 포함하는 필터 플레이트일 수 있다.
패널 보호 부재(PB)는 기판(100)의 하부에 부착되어, 기판(100)을 지지하고 보호하는 역할을 할 수 있다. 패널 보호 부재(PB)는 컴포넌트영역(CA)에 대응하는 개구(PB_OP)를 가질 수 있다. 패널 보호 부재(PB)가 개구(PB_OP)를 갖도록 함으로써, 컴포넌트영역(CA)의 광 투과율을 향상시킬 수 있다. 패널 하부 커버(PB)은 폴리에틸렌 테레프탈레이트(polyethyleneterephthalate) 또는 폴리이미드(polyimide)를 포함할 수 있다.
컴포넌트영역(CA)의 면적은 컴포넌트(40)가 배치되는 면적보다 클 수 있다. 이에 따라, 패널 보호 부재(PB)에 구비된 개구(PB_OP)의 면적은 컴포넌트영역(CA)의 면적과 일치하지 않을 수 있다. 한편, 도 2에서는 컴포넌트(40)가 디스플레이 패널(10)로부터 이격되어 배치된 것으로 도시하고 있지만, 컴포넌트(40)의 적어도 일부는 패널 보호 부재(PB)에 구비된 개구(PB_OP) 내에 삽입될 수도 있다.
필요에 따라, 컴포넌트영역(CA)에는 복수개의 컴포넌트(40)들이 배치될 수도 있다. 이 경우 컴포넌트(40)들은 서로 기능을 달리할 수 있다. 예컨대, 컴포넌트(40)들은 카메라(촬상소자), 태양전지, 플래시(flash), 근접 센서, 조도 센서 및 홍채 센서 중 적어도 두 개를 포함할 수 있다.
한편, 도 2에 도시된 것 같이 중간영역(MA)의 제1보조 화소회로(PCa1) 및 제2보조 화소회로(PCa2)의 하부에 하부금속층(bottom metal layer, BML)이 배치될 수 있다. 하부금속층(BML)은 화소회로들을 보호하기 위해 화소회로들과 중첩하여 배치될 수 있다. 예컨대, 중간영역(MA)에 배치된 하부금속층(BML)은 제1보조 화소회로(PCa1) 및 제2보조 화소회로(PCa2)와 기판(100) 사이에서, 제1보조 화소회로(PCa1) 및 제2보조 화소회로(PCa2)와 중첩되도록 배치될 수 있다. 이러한 하부금속층(BML)은 외부 광이 제1보조 화소회로(PCa1) 및 제2보조 화소회로(PCa2)에 도달하여 이들에 영향을 미치는 것을 방지하거나 최소화할 수 있다. 물론 필요에 따라, 하부금속층(BML)은 표시영역(DA) 전체에 대응하도록 형성되고, 컴포넌트영역(CA)에 대응하는 하부-홀을 포함할 수도 있다. 물론 디스플레이 장치는 하부금속층(BML)을 갖지 않을 수도 있다.
도 3은 도 1의 디스플레이 장치에 포함될 수 있는 디스플레이 패널(10)을 개략적으로 나타내는 평면도이다.
메인 표시영역(MDA)에는 복수의 메인 화소(Pm)들이 배치된다. 메인 화소(Pm)들은 각각 유기발광다이오드(OLED)와 같은 메인 표시요소(EDm)를 포함할 수 있다. 메인 화소(Pm)는 메인 표시요소(EDm)를 제어하는 메인 화소회로(PCm)를 포함한다. 메인 화소회로(PCm)는 메인 표시요소(EDm)와 중첩되어 배치될 수 있다. 각 메인 화소(Pm)는 예컨대 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다. 메인 표시영역(MDA)은 밀봉부재로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다.
메인 표시영역(MDA)에 의해 둘러싸이는 보조 표시영역(ADA)에는 복수의 보조 화소(Pa1, Pa2)들이 배치된다. 복수개의 보조 화소(Pa1, Pa2)들 각각은 예컨대, 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다. 보조 표시영역(ADA)은 밀봉부재로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다.
보조 표시영역(ADA)은 컴포넌트영역(CA)과 이를 둘러싸는 중간영역(MA)을 포함할 수 있다. 제1보조 화소(Pa1)는 유기발광다이오드(OLED)와 같은 제1보조 표시요소(EDa1)를 포함할 수 있다. 제2보조 화소(Pa2)도 유기발광다이오드(OLED)와 같은 제2보조 표시요소(EDa2)를 포함할 수 있다. 제1보조 표시요소(EDa1)는 중간영역(MA)에 배치되고, 제2보조 표시요소(EDa2)는 컴포넌트영역(CA)에 배치될 수 있다.
제1보조 화소(Pa1)는 제1보조 표시요소(EDa1)를 제어하는 제1보조 화소회로(PCa1)를 포함하고, 제2보조 화소(Pa2)는 제2보조 표시요소(EDa2)를 제어하는 제2보조 화소회로(PCa2)를 포함한다. 이러한 제1보조 화소회로(PCa1)와 제2보조 화소회로(PCa2)는 모두 중간영역(MA) 상에 배치될 수 있다. 이에 따라 제2보조 표시요소(EDa2)와 제2보조 화소회로(PCa2)는 제1보조연결배선(ACL1)에 의해 연결될 수 있다.
한편, 전술한 것과 같이 컴포넌트영역(CA)은 투과영역(TA)을 가질 수 있다. 투과영역(TA)은 제2보조 표시요소(EDa2)가 배치되지 않은 영역으로 정의될 수 있다. 이처럼 컴포넌트영역(CA)은 투과영역(TA)을 갖기에, 컴포넌트영역(CA)의 해상도는 메인 표시영역(MDA)의 해상도보다 낮을 수 있다. 예컨대, 컴포넌트영역(CA)의 해상도는 메인 표시영역(MDA)의 해상도의 약 1/2, 3/8, 1/3, 1/4, 2/9, 1/8, 1/9, 1/16 등일 수 있다. 예컨대, 메인 표시영역(MDA)의 해상도는 약 400ppi 이상이고, 컴포넌트영역(CA)의 해상도는 약 200ppi 또는 약 100ppi 일 수 있다.
표시영역(DA) 상의 화소들(Pm, Pa1, Pa2)이 포함하는 화소회로들(PCm, PCa1, PCa2) 각각은 주변영역(NDA)에 배치된 외곽회로들과 전기적으로 연결될 수 있다. 주변영역(NDA)에는 제1스캔구동회로(SDR1), 제2스캔구동회로(SDR2), 단자부(PAD), 구동전압 공급라인(11) 및 공통전압 공급라인(13)이 배치될 수 있다.
제1스캔구동회로(SDR1)는 표시영역(DA)의 (-x 방향) 일측에 배치될 수 있다. 제2스캔구동회로(SDR2)는 메인 표시영역(MDA)을 중심으로 제1스캔구동회로(SDR1)와 대칭적으로 배치될 수 있다. 제1스캔구동회로(SDR1)는 스캔선(SL)을 통해 메인 화소회로(PCm)들 중 일부에 연결되어 스캔 신호를 인가할 수 있다. 제2스캔구동회로(SDR2)는 스캔선(미도시)을 통해 메인 화소회로(PCm)들 중 다른 일부에 연결되어 스캔 신호를 인가할 수 있다. 제1스캔구동회로(SDR1)는 발광제어선(EL)을 통해 메인 화소회로(PCm)들 중 일부에 연결되어 발광 제어 신호를 인가할 수 있다. 제2스캔구동회로(SDR2)는 발광제어선(미도시)을 통해 메인 화소회로(PCm)들 중 다른 일부에 연결되어 발광 제어 신호를 인가할 수 있다. 물론 제1스캔구동회로(SDR1) 또는 제2스캔구동회로(SDR2)는 제1보조 화소회로(PCa1) 및 제2보조 화소회로(PCa2)에도 스캔 신호 등을 인가할 수 있다.
단자부(PAD)는 기판(100)의 일측에 배치될 수 있다. 단자부(PAD)는 절연층에 의해 덮이지 않고 노출되어 표시 회로 보드(30)와 연결된다. 표시 회로 보드(30)에는 표시 구동부(32)가 배치될 수 있다.
표시 구동부(32)는 제1스캔구동회로(SDR1)와 제2스캔구동회로(SDR2)에 전달하는 제어 신호를 생성할 수 있다. 또한 표시 구동부(32)는 데이터 신호를 생성하며, 생성된 데이터 신호는 팬아웃 배선(FW) 및 팬아웃 배선(FW)과 연결된 데이터선(DL)을 통해 메인 화소회로(PCm), 제1보조 화소회로(PCa1) 및 제2보조 화소회로(PCa2)에 전달될 수 있다.
표시 구동부(32)는 구동전압 공급라인(11)에 구동전압(ELVDD)을 공급할 수 있고, 공통전압 공급라인(13)에 공통전압(ELVSS)을 공급할 수 있다. 구동전압(ELVDD)은 구동전압 공급라인(11)과 연결된 구동전압선(PL)을 통해 메인 화소회로(PCm), 제1보조 화소회로(PCa1) 및 제2보조 화소회로(PCa2)에 인가되고, 공통전압(ELVSS)은 공통전압 공급라인(13)과 연결되어 메인 표시요소(EDm), 제1보조 표시요소(EDa1) 및 제2보조 표시요소(EDa2)의 대향전극에 인가될 수 있다.
구동전압 공급라인(11)은 메인 표시영역(MDA)의 하측에서 x방향으로 연장되어 구비될 수 있다. 공통전압 공급라인(13)은 루프 형상에서 일측이 개방된 형상을 가져, 메인 표시영역(MDA)을 부분적으로 둘러쌀 수 있다.
도 4는 도 3의 디스플레이 패널의 일부분을 개략적으로 도시하는 개념도이다.
도 4에 도시된 것과 같이, 메인 표시영역(MDA)에는 복수개의 메인 화소들이 배치된다. 예컨대 보조 표시영역(ADA)의 (-y 방향) 일측에는 제1-1메인 화소회로(PCm1-1) 및 이 제1-1메인 화소회로(PCm1-1)에 전기적으로 연결된 제1-1메인 표시요소(EDm1-1)를 포함하는 제1-1메인 화소(Pm1-1)가 배치된다. 그리고 보조 표시영역(ADA)의 (+y 방향) 타측에는 제1-2메인 화소회로(PCm1-2) 및 이 제1-2메인 화소회로(PCm1-2)에 전기적으로 연결된 제1-2메인 표시요소(EDm1-2)를 포함하는 제1-2메인 화소(Pm1-2)가 배치된다. 제1-1메인 화소회로(PCm1-1)와 제1-1메인 표시요소(EDm1-1)는 도 4에 도시된 것과 같이 중첩하여 배치되고, 제1-2메인 화소회로(PCm1-2)와 제1-2메인 표시요소(EDm1-2) 역시 도 4에 도시된 것과 같이 중첩하여 배치될 수 있다.
보조 표시영역(ADA)에는 복수개의 보조 화소들이 배치된다. 구체적으로, 보조 표시영역(ADA)이 포함하는 중간영역(MA)에는 제1보조 화소회로(PCa1), 제2보조 화소회로(PCa2) 및 제1보조 화소회로(PCa1)에 전기적으로 연결된 제1보조 표시요소(EDa1)가 배치되고, 중간영역(MA)이 둘러싸는 컴포넌트영역(CA)에는 제2보조 표시요소(EDa2)가 배치된다. 제1보조 화소회로(PCa1)와 제1보조 표시요소(EDa1)는 도 4에 도시된 것과 같이 중첩하여 배치되고, 서로 이격되어 배치된 제2보조 화소회로(PCa2)와 제2보조 표시요소(EDa2)는 제1보조연결배선(ACL1)에 의해 전기적으로 연결된다. 물론 경우에 따라, 제1보조 화소(Pa1)의 경우에도, 제1보조 표시요소인 유기발광다이오드(OLED)가 제1보조 화소회로(PCa1)와 중첩하지 않도록 배치될 수 있다.
보조 표시영역(ADA)의 (-y 방향) 일측에서 보조 표시영역(ADA)을 향하는 제1방향(y축 방향)으로 연장된 제1-1데이터선(DL1-1)은 보조 표시영역(ADA)의 (-y 방향) 일측에 위치하도록 메인 표시영역(MDA)에 위치하며, 제1-1메인 화소회로(PCm1-1)에 전기적으로 연결된다. 물론 보조 표시영역(ADA)의 (-y 방향) 일측에 위치하도록 메인 표시영역(MDA)에 위치하며 제1-1메인 화소(Pm1-1)와 동일한 열(column)에 속하는 메인 화소들도, 제1-1메인 데이터선(DLm1-1)에 전기적으로 연결될 수 있다.
마찬가지로 제1방향(y축 방향)으로 연장된 제1-2데이터선(DL1-2)은 보조 표시영역(ADA)의 (+y 방향) 타측에 위치하도록 메인 표시영역(MDA)에 위치하며, 제1-2메인 화소회로(PCm1-2)에 전기적으로 연결된다. 물론 보조 표시영역(ADA)의 (+y 방향) 타측에 위치하도록 메인 표시영역(MDA)에 위치하며 제1-2메인 화소(Pm1-2)와 동일한 열(column)에 속하는 메인 화소들도, 제1-2데이터선(DL1-2)에 전기적으로 연결될 수 있다.
제1-1데이터선(DL1-1)과 제1-2데이터선(DL1-2)은 서로 전기적으로 연결된다. 구체적으로, 제1-1데이터선(DL1-1)과 제1-2데이터선(DL1-2)은, 제1수평연결배선(HCL1), 제1수직연결배선(VCL1) 및 제1주변연결배선(PCL1)을 통해 서로 전기적으로 연결된다.
제1수평연결배선(HCL1)은 보조 표시영역(ADA)의 (-y 방향) 일측에 위치하도록 메인 표시영역(MDA)에 위치하며, 제1방향과 교차하는 제2방향(x축 방향)으로 연장된다. 제1수평연결배선(HCL1)의 일단은 제1-1데이터선(DL1-1)에 전기적으로 연결된다. 제1수직연결배선(VCL1)은 제1수평연결배선(HCL1)의 타단에 전기적으로 연결되며, 제1방향(y축 방향)으로 연장되어 메인 표시영역(MDA)에서 중간영역(MA)을 지나 메인 표시영역(MDA)의 보조 표시영역(ADA) 타측의 부분 내로 연장된다. 제1주변연결배선(PCL1)의 일단은 보조 표시영역(ADA)의 타측에서 제1수직연결배선(VCL1)에 전기적으로 연결되며, 대략 제2방향(x축 방향)으로 연장된다. 제1주변연결배선(PCL1)의 타단은 제1-2데이터선(DL1-2)에 전기적으로 연결된다. 이러한 제1주변연결배선(PCL1)의 적어도 일부는 메인 표시영역(MDA) 외측의 주변영역(NDA)에 위치할 수 있다.
이와 같은 본 실시예에 따른 디스플레이 장치는, 제1-1데이터선(DL1-1)과 제1-2데이터선(DL1-2)을 통해 이들에 전기적으로 연결된 제1-1메인 화소(Pm1-1)와 제1-2메인 화소(Pm1-2)를 비롯한, 제1방향으로 연장된 동일한 열(column)에 속하는 메인 화소들에 데이터 신호를 인가할 수 있다.
한편, 중간영역(MA)에 배치된 제2보조 화소회로(PCa2)는 제1수직연결배선(VCL1)에 전기적으로 연결되어 있다. 전술한 것과 같이 제1수직연결배선(VCL1)은 제1수평연결배선(HCL1)을 통해 제1-1데이터선(DL1-1)에 전기적으로 연결되어 있다. 따라서 제1-1데이터선(DL1-1), 제1수평연결배선(HCL1) 및 제1수직연결배선(VCL1)을 통해 중간영역(MA)에 배치된 제2보조 화소회로(PCa2)에 데이터 신호를 인가할 수 있다. 이에 따라 제2보조 화소회로(PCa2)와 제2보조 표시요소(EDa2)를 포함하는 제2보조 화소(Pa2)의 발광 여부나 발광 정도 등을 제어할 수 있다. 즉, 제2보조 화소회로(PCa2)와 제2보조 표시요소(EDa2)를 포함하는 제2보조 화소(Pa2)에 대해서는, 제1수직연결배선(VCL1)이 데이터 신호를 인가하는 역할을 할 수 있다. 이처럼, 본 실시예에 따른 디스플레이 장치는 메인 표시영역(MDA)의 보조 표시영역(ADA)의 (-y 방향) 일측 부분과 (+y 방향) 타측 부분에서는 물론 컴포넌트영역(CA)에서도 이미지 디스플레이가 효과적으로 이루어지도록 할 수 있다.
도 4에 도시된 것과 같이, 메인 표시영역(MDA)에는 제2-1메인 화소(Pm2-1)와 제2-2메인 화소(Pm2-2)가 배치될 수 있다. 제2-1메인 화소(Pm2-1)와 제2-2메인 화소(Pm2-2)가 배치된 열은 제1-1메인 화소(Pm1-1)와 제1-2메인 화소(Pm1-2)가 배치된 열과 상이할 수 있다.
보조 표시영역(ADA)의 (-y 방향) 일측에는 제2-1메인 화소회로(PCm2-1) 및 이 제2-1메인 화소회로(PCm2-1)에 전기적으로 연결된 제2-1메인 표시요소(EDm2-1)를 포함하는 제2-1메인 화소(Pm2-1)가 배치된다. 그리고 보조 표시영역(ADA)의 (+y 방향) 타측에는 제2-2메인 화소회로(PCm2-2) 및 이 제2-2메인 화소회로(PCm2-2)에 전기적으로 연결된 제2-2메인 표시요소(EDm2-2)를 포함하는 제2-2메인 화소(Pm2-2)가 배치된다. 제2-1메인 화소회로(PCm2-1)와 제2-1메인 표시요소(EDm2-1)는 중첩하여 배치되고, 제2-2메인 화소회로(PCm2-2)와 제2-2메인 표시요소(EDm2-2) 역시 중첩하여 배치될 수 있다. 그리고 제2-1메인 표시요소(EDm2-1)와 제2-2메인 표시요소(EDm2-2)는 제1방향으로 연장된 동일한 열(column)에 위치할 수 있다.
제1방향(y축 방향)으로 연장된 제2데이터선(DL2)은, 메인 표시영역(MDA)의 일부분으로서 보조 표시영역(ADA)의 (-y 방향) 일측에 위치한 부분과, 중간영역(MA)과, 메인 표시영역(MDA)의 다른 일부분으로서 보조 표시영역(ADA)의 (+y 방향) 일측에 위치한 부분을 지난다. 이러한 제2데이터선(DL2)은 제2-1메인 화소회로(PCm2-1)와, 제2-2메인 화소회로(PCm2-2)에 전기적으로 연결된다. 물론 메인 표시영역(MDA)에 위치하며 제2-1메인 화소(Pm2-1) 및 제2-2메인 화소(Pm2-2)와 동일한 열(column)에 속하는 메인 화소들도, 제2데이터선(DL2)에 전기적으로 연결될 수 있다.
이와 같은 본 실시예에 따른 디스플레이 장치는, 제2데이터선(DL2)을 통해 이들에 전기적으로 연결된 제2-1메인 화소(Pm2-1)와 제2-2메인 화소(Pm2-2)를 비롯한 동일한 열(column)에 속하는 메인 화소들에 데이터 신호를 인가할 수 있다. 참고로 이러한 제2데이터선(DL2)은 보조 표시영역(ADA) 내에 위치한 화소에는 전기적으로 연결되지 않는다.
한편, 도 4에 도시된 것과 같이, 메인 표시영역(MDA)에는 제3-1메인 화소(Pm3-1)와 제3-2메인 화소(Pm3-2)가 배치될 수 있다. 제3-1메인 화소(Pm3-1)와 제3-2메인 화소(Pm3-2)가 배치된 열은 제1-1메인 화소(Pm1-1)와 제1-2메인 화소(Pm1-2)가 배치된 열과 상이하고, 제2-1메인 화소(Pm2-1)와 제2-2메인 화소(Pm2-2)가 배치된 열과도 상이할 수 있다. 구체적으로, 제3-1메인 화소(Pm3-1)와 제3-2메인 화소(Pm3-2)가 배치된 열은, 제1-1메인 화소(Pm1-1)와 제1-2메인 화소(Pm1-2)가 배치된 열과, 제2-1메인 화소(Pm2-1)와 제2-2메인 화소(Pm2-2)가 배치된 열 사이에 위치할 수 있다.
제3-1메인 화소회로(PCm3-1) 및 이 제3-1메인 화소회로(PCm3-1)에 전기적으로 연결된 제3-1메인 표시요소(EDm3-1)를 포함하는 제3-1메인 화소(Pm3-1)는 보조 표시영역(ADA)의 (-y 방향) 일측에 배치된다. 그리고 제3-2메인 화소회로(PCm3-2) 및 이 제3-2메인 화소회로(PCm3-2)에 전기적으로 연결된 제3-2메인 표시요소(EDm3-2)를 포함하는 제3-2메인 화소(Pm3-2)는 보조 표시영역(ADA)의 (+y 방향) 타측에 배치된다. 제3-1메인 화소회로(PCm3-1)와 제3-1메인 표시요소(EDm3-1)는 중첩하여 배치되고, 제3-2메인 화소회로(PCm3-2)와 제3-2메인 표시요소(EDm3-2) 역시 중첩하여 배치될 수 있다. 제3-1메인 화소(Pm3-1)와 제3-2메인 화소(Pm3-2)는 동일한 열에 배치될 수 있다.
제1방향(y축 방향)으로 연장된 제3-1데이터선(DL3-1)은 보조 표시영역(ADA)의 (-y 방향) 일측에 위치하도록 메인 표시영역(MDA)에 위치하며, 제3-1메인 화소회로(PCm3-1)에 전기적으로 연결된다. 물론 보조 표시영역(ADA)의 (-y 방향) 일측에 위치하도록 메인 표시영역(MDA)에 위치하며 제3-1메인 화소(Pm3-1)와 동일한 열(column)에 속하는 메인 화소들도, 제3-1데이터선(DL3-1)에 전기적으로 연결될 수 있다.
마찬가지로 제1방향(y축 방향)으로 연장된 제3-2데이터선(DL3-2)은 보조 표시영역(ADA)의 (+y 방향) 타측에 위치하도록 메인 표시영역(MDA)에 위치하며, 제3-2메인 화소회로(PCm3-2)에 전기적으로 연결된다. 물론 보조 표시영역(ADA)의 (+y 방향) 타측에 위치하도록 메인 표시영역(MDA)에 위치하며 제3-2메인 화소(Pm3-2)와 동일한 열(column)에 속하는 메인 화소들도, 제3-2데이터선(DL3-2)에 전기적으로 연결될 수 있다. 제3-2데이터선(DL3-2)의 보조 표시영역(ADA) 방향의 반대 방향의 끝단은 메인 표시영역(MDA) 외측의 주변영역(NDA)에까지 연장될 수 있다. 이는 전술한 다른 데이터선들에 있어서도 마찬가지이다.
제3-1데이터선(DL3-1)과 제3-2데이터선(DL3-2)은 서로 전기적으로 연결된다. 구체적으로, 제3-1데이터선(DL3-1)과 제3-2데이터선(DL3-2)은, 제2수평연결배선(HCL2), 제2수직연결배선(VCL2) 및 제2주변연결배선(PCL2)을 통해 서로 전기적으로 연결된다.
제2수평연결배선(HCL2)은 보조 표시영역(ADA)의 (-y 방향) 일측에 위치하도록 메인 표시영역(MDA)에 위치하며 제2방향(x축 방향)으로 연장된다. 제2수평연결배선(HCL2)의 일단은 제3-1데이터선(DL3-1)에 전기적으로 연결된다. 제2수직연결배선(VCL2)은 제2수평연결배선(HCL2)의 타단에 전기적으로 연결되며, 제1방향(y축 방향)으로 연장되어 메인 표시영역(MDA)에서 중간영역(MA)을 지나 메인 표시영역(MDA)의 보조 표시영역(ADA) 타측의 부분 내로 연장된다. 제2주변연결배선(PCL2)의 일단은 보조 표시영역(ADA)의 타측에서 제2수직연결배선(VCL2)에 전기적으로 연결되며, 대략 제2방향(x축 방향)으로 연장된다. 제2주변연결배선(PCL2)의 타단은 제3-2데이터선(DL3-2)에 전기적으로 연결된다. 이러한 제2주변연결배선(PCL2)의 적어도 일부는 메인 표시영역(MDA) 외측의 주변영역(NDA)에 위치할 수 있다.
이와 같은 본 실시예에 따른 디스플레이 장치는, 제3-1메인 데이터선(DLm3-1)과 제3-2메인 데이터선(DLm3-2)을 통해 이들에 전기적으로 연결된 제3-1메인 화소(Pm3-1)와 제3-2메인 화소(Pm3-2)를 비롯한 동일한 열(column)에 속하는 메인 화소들에 데이터 신호를 인가할 수 있다.
한편, 중간영역(MA)에 위치한 제1보조 화소회로(PCa1)는 제2수직연결배선(VCL2)에 전기적으로 연결되어 있다. 전술한 것과 같이 제2수직연결배선(VCL2)은 제2수평연결배선(HCL2)을 통해 제3-1데이터선(DL3-1)에 전기적으로 연결되어 있다. 따라서 제3-1데이터선(DL3-1), 제2수평연결배선(HCL2) 및 제2수직연결배선(VCL2)을 통해 중간영역(MA)에 배치된 제1보조 화소회로(PCa1)에 데이터 신호를 인가할 수 있다. 이에 따라 제1보조 화소회로(PCa1)와 제1보조 표시요소(EDa1)를 포함하는 제1보조 화소(Pa1)의 발광 여부나 발광 정도 등을 제어할 수 있다. 즉, 제1보조 화소회로(PCa1)와 제1보조 표시요소(EDa1)를 포함하는 제1보조 화소(Pa1)에 대해서는, 제2수직연결배선(VCL2)이 데이터 신호를 인가하는 역할을 할 수 있다. 이처럼, 본 실시예에 따른 디스플레이 장치는 메인 표시영역(MDA)의 보조 표시영역(ADA)의 (-y 방향) 일측 부분과 (+y 방향) 타측 부분에서는 물론 중간영역(MA)에서도 이미지 디스플레이가 효과적으로 이루어지도록 할 수 있다.
전술한 것과 같이 제3-1메인 화소(Pm3-1)와 제3-2메인 화소(Pm3-2)가 배치된 열은, 제1-1메인 화소(Pm1-1)와 제1-2메인 화소(Pm1-2)가 배치된 열과, 제2-1메인 화소(Pm2-1)와 제2-2메인 화소(Pm2-2)가 배치된 열 사이에 위치할 수 있다. 이에 따라 제3-1데이터선(DL3-1)은 제1-1데이터선(DL1-1)과 제2데이터선(DL2) 사이에 위치할 수 있다. 따라서, 기판(100)의 상면에 수직인 방향(z축 방향)에서 바라볼 시, 제3-1데이터선(DL3-1)에 전기적으로 연결되어 제2방향(x축 방향)으로 연장된 제2수평연결배선(HCL2)은, 제2데이터선(DL2)과 층을 달리하여 교차할 수 있다.
도 5는 도 1의 디스플레이 장치가 포함하는 일 화소(P)의 등가회로도이다. 여기서 일 화소(P)라 함은, 제1-1메인 화소(Pm1-1)일 수도 있고, 제1-2메인 화소(Pm1-2)일 수도 있으며, 제1보조 화소(Pa1)일 수도 있고, 제2보조 화소(Pa2)일 수도 있다.
도 5에 도시된 것과 같이, 일 화소(P)는 화소회로(PC) 및 이에 전기적으로 연결된 유기발광다이오드(OLED)를 포함할 수 있다.
화소회로(PC)는 도 5에 도시된 것과 같이 복수의 박막트랜지스터들(T1 내지 T7) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 복수의 박막트랜지스터들(T1 내지 T7) 및 스토리지 커패시터(Cst)는 신호선들(SL1, SL2, SLp, SLn, EL, DL), 제1초기화전압라인(VL1), 제2초기화전압라인(VL2) 및 구동전압라인(PL)에 연결될 수 있다. 이러한 배선들 중 적어도 어느 하나, 예컨대, 구동전압라인(PL)은 이웃하는 화소(P)들에서 공유될 수 있다.
복수의 박막트랜지스터들(T1 내지 T7)은 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 제1초기화 트랜지스터(T4), 동작제어 트랜지스터(T5), 발광제어 트랜지스터(T6) 및 제2초기화 트랜지스터(T7)를 포함할 수 있다.
유기발광다이오드(OLED)는 화소전극 및 대향전극을 포함할 수 있으며, 유기발광다이오드(OLED)의 화소전극은 발광제어 트랜지스터(T6)을 매개로 구동 트랜지스터(T1)에 연결되어 구동 전류를 제공받고, 대향전극은 제2전원전압(ELVSS)을 제공받을 수 있다. 유기발광다이오드(OLED)는 구동 전류에 상응하는 휘도의 광을 생성할 수 있다.
복수의 박막트랜지스터들(T1 내지 T7) 중 일부는 NMOS(n-channel MOSFET)이고 나머지는 PMOS(p-channel MOSFET)일 수 있다. 예컨대, 복수의 박막트랜지스터들(T1 내지 T7) 중 보상 트랜지스터(T3)와 제1초기화 트랜지스터(T4)는 NMOS(n-channel MOSFET)이고, 나머지는 PMOS(p-channel MOSFET)일 수 있다. 또는, 복수의 박막트랜지스터들(T1 내지 T7) 중 보상 트랜지스터(T3), 제1초기화 트랜지스터(T4) 및 제2초기화 트랜지스터(T7)은 NMOS이고, 나머지는 PMOS일 수 있다. 또는, 복수의 박막트랜지스터들(T1 내지 T7) 모두 NMOS이거나 모두 PMOS일 수 있다. 복수의 박막트랜지스터들(T1 내지 T7)는 비정질실리콘 또는 폴리실리콘을 포함할 수 있다. 필요에 따라, NMOS인 박막트랜지스터는 산화물 반도체를 포함할 수 있다. 이하에서는 편의상 보상 트랜지스터(T3)와 제1초기화 트랜지스터(T4)는 산화물 반도체를 포함하는 NMOS(n-channel MOSFET)이고, 나머지는 PMOS(p-channel MOSFET)인 경우에 대해 설명한다.
신호선은 제1스캔신호(Sn)를 전달하는 제1스캔라인(SL1), 제2스캔신호(Sn')를 전달하는 제2스캔라인(SL2), 제1초기화 트랜지스터(T4)에 이전 스캔신호(Sn-1)를 전달하는 이전 스캔라인(SLp), 제2초기화 트랜지스터(T7)에 이후 스캔신호(Sn+1)를 전달하는 이후 스캔라인(SLn), 동작제어 트랜지스터(T5) 및 발광제어 트랜지스터(T6)에 발광제어신호(En)를 전달하는 발광제어라인(EL), 그리고 제1스캔라인(SL1)과 교차하며 데이터 신호(Dm)를 전달하는 데이터선(DL)을 포함할 수 있다. 여기서 데이터선(DL)은 도 4를 참조하여 전술한 제1-1메인 데이터선(DLm1-1), 제1-2메인 데이터선(DLm1-2), 제2-1메인 데이터선(DLm2-1), 제2-2메인 데이터선(DLm2-2), 제3-1메인 데이터선(DLm3-1), 제3-2메인 데이터선(DLm3-2), 제1보조 데이터선(DLa1), 제2보조 데이터선(DLa2) 및 제3보조 데이터선(DLa3) 중 어느 하나일 수 있다.
구동전압라인(PL)은 구동 트랜지스터(T1)에 구동전압(ELVDD)을 전달하고, 제1초기화전압라인(VL1)은 구동 트랜지스터(T1)를 초기화하는 제1초기화전압(Vint1)을 전달하며, 제2초기화전압라인(VL2)은 유기발광다이오드(OLED)의 제1전극을 초기화하는 제2초기화전압(Vint2)을 전달할 수 있다.
구동 트랜지스터(T1)의 구동 게이트전극은 제2노드(N2)를 통해 스토리지 커패시터(Cst)와 연결되어 있고, 구동 트랜지스터(T1)의 소스영역과 드레인영역 중 어느 하나는 제1노드(N1)를 통해 동작제어 트랜지스터(T5)를 경유하여 구동전압라인(PL)에 연결되어 있으며, 구동 트랜지스터(T1)의 소스영역과 드레인영역 중 다른 하나는 제3노드(N3)를 통해 발광제어 트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 제1전극(화소전극)과 전기적으로 연결될 수 있다. 구동 트랜지스터(T1)는 스위칭 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기발광다이오드(OLED)에 구동전류를 공급할 수 있다. 즉, 구동 트랜지스터(T1)는 데이터 신호(Dm)에 의해 달라지는 제2노드(N2)에 인가된 전압에 대응하여, 구동전압라인(PL)과 전기적으로 접속된 제1노드(N1)로부터 유기발광 다이오드(OLED)로 흐르는 전류량을 제어할 수 있다.
스위칭 트랜지스터(T2)의 스위칭 게이트전극은 제1스캔신호(Sn)를 전달하는 제1스캔라인(SL1)에 연결되어 있고, 스위칭 트랜지스터(T2)의 소스영역과 드레인영역 중 어느 하나는 데이터선(DL)에 연결되어 있으며, 스위칭 트랜지스터(T2)의 소스영역과 드레인영역 중 다른 하나는 제1노드(N1)를 통해 구동 트랜지스터(T1)에 연결되면서 동작제어 트랜지스터(T5)를 경유하여 구동전압라인(PL)에 연결될 수 있다. 스위칭 트랜지스터(T2)는 제1스캔라인(SL1)에 인가된 전압에 대응하여, 데이터선(DL)으로부터의 데이터 신호(Dm)를 제1노드(N1)로 전달할 수 있다. 즉, 스위칭 트랜지스터(T2)는 제1스캔라인(SL1)을 통해 전달받은 제1스캔신호(Sn)에 따라 턴-온되어 데이터선(DL)으로 전달된 데이터 신호(Dm)를 제1노드(N1)를 통해 구동 트랜지스터(T1)로 전달하는 스위칭 동작을 수행할 수 있다.
보상 트랜지스터(T3)의 보상 게이트전극은 제2스캔라인(SL2)에 연결되어 있다. 보상 트랜지스터(T3)의 소스영역과 드레인영역 중 어느 하나는 제3노드(N3)를 통해 발광제어 트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 제1전극에 연결될 수 있다. 보상 트랜지스터(T3)의 소스영역과 드레인영역 중 다른 하나는 제2노드(N2)를 통해 스토리지 커패시터(Cst)의 제1커패시터 전극(CE1) 및 구동 트랜지스터(T1)의 구동 게이트전극에 연결될 수 있다. 이러한 보상 트랜지스터(T3)는 제2스캔라인(SL2)을 통해 전달받은 제2스캔신호(Sn')에 따라 턴-온되어 구동 트랜지스터(T1)를 다이오드 연결시킬 수 있다.
제1초기화 트랜지스터(T4)의 제1초기화 게이트전극은 이전 스캔라인(SLp)에 연결될 수 있다. 제1초기화 트랜지스터(T4)의 소스영역과 드레인영역 중 어느 하나는 제1초기화전압라인(VL1)에 연결될 수 있다. 제1초기화 트랜지스터(T4)의 소스영역과 드레인영역 중 다른 하나는 제2노드(N2)를 통해 스토리지 커패시터(Cst)의 제1커패시터 전극(CE1)과 구동 트랜지스터(T1)의 구동 게이트전극 등에 연결될 수 있다. 제1초기화 트랜지스터(T4)는 이전스캔라인(SLp)에 인가된 전압에 대응하여, 제1초기화전압라인(VL1)으로부터의 제1초기화전압(Vint1)을 제2노드(N2)에 인가할 수 있다. 즉, 제1초기화 트랜지스터(T4)는 이전 스캔라인(SLp)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 제1초기화전압(Vint1)을 구동 트랜지스터(T1)의 구동 게이트전극에 전달하여 구동 트랜지스터(T1)의 구동 게이트전극의 전압을 초기화시키는 초기화동작을 수행할 수 있다.
동작제어 트랜지스터(T5)의 동작제어 게이트전극은 발광제어라인(EL)에 연결되어 있으며, 동작제어 트랜지스터(T5)의 소스영역과 드레인영역 중 어느 하나는 구동전압라인(PL)과 연결되어 있고 다른 하나는 제1노드(N1)를 통해 구동 트랜지스터(T1) 및 스위칭 트랜지스터(T2)에 연결될 수 있다.
발광제어 트랜지스터(T6)의 발광제어 게이트전극은 발광제어라인(EL)에 연결되어 있고, 발광제어 트랜지스터(T6)의 소스영역과 드레인영역 중 어느 하나는 제3노드(N3)를 통해 구동 트랜지스터(T1) 및 보상 트랜지스터(T3)에 연결되어 있으며, 발광제어 트랜지스터(T6)의 소스영역과 드레인영역 중 다른 하나는 유기발광다이오드(OLED)의 제1전극(화소전극)에 전기적으로 연결될 수 있다.
동작제어 트랜지스터(T5) 및 발광제어 트랜지스터(T6)는 발광제어라인(EL)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴-온되어, 구동전압(ELVDD)이 유기발광다이오드(OLED)에 전달되어 유기발광다이오드(OLED)에 구동전류가 흐르도록 한다.
제2초기화 트랜지스터(T7)의 제2초기화 게이트전극은 이후 스캔라인(SLn)에 연결되어 있고, 제2초기화 트랜지스터(T7)의 소스영역과 드레인영역 중 어느 하나는 유기발광다이오드(OLED)의 제1전극(화소전극)에 연결되어 있으며, 제2초기화 트랜지스터(T7)의 소스영역과 드레인영역 중 다른 하나는 제2초기화전압라인(VL2)에 연결되어, 제2초기화전압(Vint2)을 제공받을 수 있다. 제2초기화 트랜지스터(T7)는 이후 스캔라인(SLn)을 통해 전달받은 이후 스캔신호(Sn+1)에 따라 턴-온되어 유기발광다이오드(OLED)의 제1전극(화소전극)을 초기화시킨다. 이후 스캔라인(SLn)은 제1스캔라인(SL1)과 동일할 수 있다. 이 경우 해당 스캔라인은 동일한 전기적 신호를 시간차를 두고 전달하여, 제1스캔라인(SL1)으로 기능하기도 하고 다음 스캔라인(SLn)으로 기능할 수도 있다. 즉, 이후 스캔라인(SLn)은 도 5에 도시된 화소(P)에 인접한 화소로서 데이터선(DL)에 전기적으로 연결된 화소의 제1스캔라인일 수 있다.
제2초기화 트랜지스터(T7)는 도 5에 도시된 바와 같이 제1스캔라인(SL1)에 연결될 수 있다. 하지만 본 발명이 이에 한정되는 것은 아니며, 제2초기화 트랜지스터(T7)는 발광제어라인(EL)에 연결되어 발광제어신호(En)에 따라 구동될 수도 있다.
스토리지 커패시터(Cst)는 제1커패시터 전극(CE1)과 제2커패시터 전극(CE2)을 포함할 수 있다. 스토리지 커패시터(Cst)의 제1커패시터 전극(CE1)은 제2노드(N2)를 통해 구동 트랜지스터(T1)의 구동 게이트전극과 연결되며, 스토리지 커패시터(Cst)의 제2커패시터 전극(CE2)은 구동전압라인(PL)과 연결된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(T1)의 구동 게이트전극 전압과 구동전압(ELVDD) 차에 대응하는 전하가 저장될 수 있다.
일 실시예에 따른 각 화소(P)의 구체적 동작은 다음과 같다.
초기화 기간 동안, 이전 스캔라인(SLp)을 통해 이전 스캔신호(Sn-1)가 공급되면, 이전 스캔신호(Sn-1)에 대응하여 제1초기화 트랜지스터(T4)가 턴-온(Turn on)되며, 제1초기화전압라인(VL1)으로부터 공급되는 제1초기화전압(Vint1)에 의해 구동 트랜지스터(T1)가 초기화된다.
데이터 프로그래밍 기간 동안, 제1스캔라인(SL1) 및 제2스캔라인(SL2)을 통해 제1스캔신호(Sn) 및 제2스캔신호(Sn')가 공급되면, 제1스캔신호(Sn) 및 제2스캔신호(Sn')에 대응하여 스위칭 트랜지스터(T2) 및 보상 트랜지스터(T3)가 턴-온된다. 이 때, 구동 트랜지스터(T1)는 턴-온된 보상 트랜지스터(T3)에 의해 다이오드 연결되고, 순방향으로 바이어스 된다. 그러면, 데이터선(DL)으로부터 공급된 데이터 신호(Dm)에서 구동 트랜지스터(T1)의 문턱 전압(Threshold voltage, Vth)만큼 감소한 보상 전압(Dm+Vth, Vth는 (-)의 값)이 구동 트랜지스터(T1)의 구동 게이트전극(G1)에 인가된다. 스토리지 커패시터(Cst)의 양단에는 구동 전압(ELVDD)과 보상 전압(Dm+Vth)이 인가되고, 스토리지 커패시터(Cst)에는 양단 전압 차에 대응하는 전하가 저장된다.
발광 기간 동안, 발광제어라인(EL)으로부터 공급되는 발광제어신호(En)에 의해 동작제어 트랜지스터(T5) 및 발광제어 트랜지스터(T6)가 턴-온된다. 구동 트랜지스터(T1)의 구동 게이트전극(G1)의 전압과 구동 전압(ELVDD) 간의 전압차에 따르는 구동 전류가 발생하고, 발광제어 트랜지스터(T6)를 통해 구동 전류가 유기발광다이오드(OLED)에 공급된다.
전술한 것과 같이 복수의 박막트랜지스터들(T1 내지 T7) 중 일부는 산화물 반도체를 포함할 수 있다. 예컨대 보상 트랜지스터(T3)와 제1초기화 트랜지스터(T4)는 산화물 반도체를 포함할 수 있다.
폴리실리콘의 경우 높은 신뢰성을 갖기에, 정확하게 의도된 전류가 흐르도록 제어할 수 있다. 따라서 디스플레이 장치의 밝기에 직접적으로 영향을 미치는 구동 트랜지스터(T1)의 경우 높은 신뢰성을 갖는 폴리실리콘으로 구성된 반도체층을 포함하도록 하여, 이를 통해 고해상도의 디스플레이 장치를 구현할 수 있다. 한편 산화물 반도체는 높은 캐리어 이동도(high carrier mobility) 및 낮은 누설전류를 가지므로, 구동 시간이 길더라도 전압 강하가 크지 않다. 즉, 산화물 반도체의 경우 저주파 구동 시에도 전압 강하에 따른 화상의 색상 변화가 크지 않으므로, 저주파 구동이 가능하다. 따라서 보상 트랜지스터(T3)와 제1초기화 트랜지스터(T4)는 산화물 반도체를 포함하도록 하여, 누설전류의 발생을 방지하는 동시에 소비전력이 줄어든 디스플레이 장치를 구현할 수 있다.
한편, 이러한 산화물 반도체는 광에 민감하여, 외부로부터의 광에 의해 전류량 등에 변동이 발생할 수 있다. 따라서 산화물 반도체 하부에 금속층을 위치시켜 외부로부터의 광을 흡수 또는 반사시킬 수 있다. 이에 따라 도 5에 도시된 것과 같이, 산화물 반도체를 포함하는 보상 트랜지스터(T3)와 제1초기화 트랜지스터(T4) 각각은 산화물 반도체층 상부와 하부 각각에 게이트전극이 위치할 수 있다. 즉, 기판(100)의 상면에 수직인 방향(z축 방향)에서 바라볼 시, 산화물 반도체 하부에 위치하는 금속층은 산화물 반도체와 중첩할 수 있다.
도 6은 도 1의 디스플레이 장치가 포함하는 화소들에서 트랜지스터들 및 커패시터들 등의 위치를 개략적으로 도시하는 배치도이고, 도 7 내지 도 14는 도 6에 도시된 디스플레이 장치의 트랜지스터들 및 커패시터들 등의 구성요소들을 층별로 개략적으로 도시하는 배치도들이며, 도 15는 도 6에 도시된 디스플레이 장치의 I-I', II-II' 및 III-III' 선을 따라 취한 단면들을 개략적으로 도시하는 단면도이다.
이 도면들에 도시된 것과 같이, 디스플레이 장치는 서로 인접하는 제1화소(P1) 및 제2화소(P2)를 포함할 수 있다. 제1화소(P1)와 제2화소(P2)는 도 6 등에 도시된 것과 같이 가상의 선을 기준으로 대칭일 수 있다. 물론 이와 달리 제1화소(P1)와 제2화소(P2)는 대칭구조가 아닌 동일한 구조를 가질 수도 있다. 제1화소(P1)는 제1화소회로(PC1)를 포함하고, 제2화소(P2)는 제2화소회로(PC2)를 포함할 수 있다. 이하에서는, 설명의 편의를 위해 일부 도전 패턴들에 대해서는 제1화소회로(PC1)를 기준으로 설명하나, 이 도전 패턴들은 제2화소회로(PC2)에도 대칭적으로 배치될 수 있다.
기판(100) 상에는 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드를 포함하는 버퍼층(111, 도 15 참조)이 위치할 수 있다. 버퍼층(111)은 기판(100)으로부터 금속 원자들이나 불순물 등이 그 상부에 위치한 제1반도체층(1100)으로 확산되는 현상을 방지할 수 있다. 또한, 버퍼층(111)은 제1반도체층(1100)을 형성하기 위한 결정화 공정 동안 열의 제공 속도를 조절하여, 제1반도체층(1100)이 균일하게 결정화되도록 할 수 있다.
도 7에 도시된 것과 같은 제1반도체층(1100)은 버퍼층(111) 상에 배치될 수 있다. 제1반도체층(1100)은 실리콘 반도체를 포함할 수 있다. 예를 들어, 제1반도체층(1100)은 비정질실리콘 또는 폴리실리콘을 포함할 수 있다. 구체적으로, 제1반도체층(1100)은 저온에서 결정화된 폴리실리콘을 포함할 수 있다. 필요에 따라, 제1반도체층(1100)의 적어도 일부에는 이온이 주입될 수 있다.
구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 동작제어 트랜지스터(T5), 발광제어 트랜지스터(T6) 및 제2초기화 트랜지스터(T7)는 전술한 것과 같이 PMOS일 수 있는바, 이 경우 이 박막트랜지스터들은 도 7에 도시된 것과 같은 제1반도체층(1100)을 따라 위치하게 된다.
제1게이트 절연층(113, 도 15 참조)은 제1반도체층(1100)을 덮으며, 기판(100) 상에 배치될 수 있다. 제1게이트 절연층(113)은 절연 물질을 포함할 수 있다. 예를 들어, 제1게이트 절연층(113)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 또는 알루미늄옥사이드 등을 포함할 수 있다.
도 8에 도시된 것과 같은 제1게이트층(1200)은 제1게이트 절연층(113) 상에 위치할 수 있다. 도 8에서는 편의상 제1게이트층(1200)을 제1반도체층(1100)과 함께 도시하였다. 제1게이트층(1200)은 제1게이트배선(1210), 제1게이트전극(1220) 및 제2게이트배선(1230)을 포함할 수 있다.
제1게이트배선(1210)은 제1방향(x축 방향)으로 연장될 수 있다. 제1게이트배선(1210)은 도 5의 제1스캔라인(SL1) 또는 이후 스캔라인(SLn)일 수 있다. 즉, 도 8에 도시된 것과 같은 제1화소(P1)에 대해서는 제1게이트배선(1210)은 도 5의 제1스캔라인(SL1)에 대응하고, (+y 방향으로) 제1화소(P1)에 인접한 화소에 대해서는 제1게이트배선(1210)은 도 5의 이후 스캔라인(SLn)에 대응할 수 있다. 이에 따라, 제1스캔신호(Sn)와 이후 스캔신호(Sn+1)는 제1게이트배선(1210)을 통해 화소들에 인가될 수 있다. 제1게이트배선(1210)의 제1반도체층(1100)과 중첩하는 부분들은, 스위칭 트랜지스터(T2)의 스위칭 게이트전극과 제2초기화 트랜지스터(T7)의 제2초기화 게이트전극일 수 있다.
제1게이트전극(1220)은 고립된(isolated) 형상을 가질 수 있다. 제1게이트전극(1220)은 구동 트랜지스터(T1)의 구동 게이트전극이다. 참고로 제1반도체층(1100)의 제1게이트전극(1220)과 중첩되는 부분과 그 근방의 부분은, 구동 반도체층이라 할 수 있다.
제2게이트배선(1230)은 제1방향(x축 방향)으로 연장될 수 있다. 제2게이트배선(1230)은 도 5의 발광제어라인(EL)에 대응할 수 있다. 제2게이트배선(1230)의 제1반도체층(1100)과 중첩하는 부분들은 동작제어 트랜지스터(T5)의 동작제어 게이트전극과 발광제어 트랜지스터(T6)의 발광제어 게이트전극일 수 있다. 발광 제어 신호(En)는 제2게이트배선(1230)을 통해 화소들에 인가될 수 있다.
제1게이트층(1200)은 금속, 합금, 도전 금속 산화물 또는 투명 도전 물질 등을 포함할 수 있다. 예컨대, 제1게이트층(1200)은 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO) 또는 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 이러한 제1게이트층(1200)은 다층구조를 가질 수 있는데, 예컨대 제1게이트층(1200)은 Mo/Al의 2층구조를 갖거나 Mo/Al/Mo의 3층구조를 가질 수 있다.
제2게이트 절연층(115, 도 15 참조)은 제1게이트층(1200)을 덮으며, 제1게이트 절연층(113) 상에 위치할 수 있다. 제2게이트 절연층(115)은 제1게이트 절연층(113)과 동일/유사한 절연물질을 포함할 수 있다.
제2게이트층(1300)은 제2게이트 절연층(115) 상에 위치할 수 있다. 제2게이트층(1300)은 제3게이트배선(1310), 제4게이트배선(1320), 커패시터 상부전극(1330) 및 제1초기화전압배선(1340)(즉, 도 5의 제1초기화전압라인(VL1))을 포함할 수 있다.
제3게이트배선(1310)은 제1방향(x축 방향)으로 연장될 수 있다. 제3게이트배선(1310)은 도 5의 이전 스캔라인(SLp)에 대응할 수 있다. 기판(100)에 수직인 방향(z축 방향)에서 바라볼 시, 제3게이트배선(1310)은 제1게이트배선(1210)으로부터 이격될 수 있다. 이전 스캔신호(Sn-1)는 제3게이트배선(1310)을 통해 화소들에 인가될 수 있다. 제3게이트배선(1310)의 후술하는 제2반도체층(1400)과 중첩하는 부분은, 제1초기화 트랜지스터(T4)의 제1초기화 하부 게이트전극일 수 있다.
제4게이트배선(1320)도 제1방향(x축 방향)으로 연장될 수 있다. 제4게이트배선(1320)은 도 5의 제2스캔라인(SL2)에 대응할 수 있다. 기판(100)에 수직인 방향(z축 방향)에서 바라볼 시, 제4게이트배선(1320)은 제1게이트배선(1210) 및 제3게이트배선(1310)으로부터 이격될 수 있다. 제2스캔신호(Sn')는 제4게이트배선(1320)을 통해 화소들에 인가될 수 있다. 제4게이트배선(1320)의 후술하는 제2반도체층(1400)과 중첩하는 부분은, 보상 트랜지스터(T3)의 보상 하부 게이트전극일 수 있다.
제3게이트배선(1310)과 제4게이트배선(1320)은 도 10을 참조하여 후술하는 제2반도체층(1400) 하부에 위치하여, 게이트전극들의 역할을 하는 것 외에, 제2반도체층(1400)의 제3게이트배선(1310) 및 제4게이트배선(1320)과 중첩하는 부분들을 보호하는 하부보호메탈 역할을 할 수 있다.
커패시터 상부전극(1330)은 제1게이트전극(1220)과 중첩하며, 제1방향(x축 방향)으로 연장될 수 있다. 이러한 커패시터 상부전극(1330)은 도 5의 제2커패시터 전극(CE2)에 대응하여, 제1게이트전극(1220)과 함께 스토리지 커패시터(Cst)를 구성할 수 있다. 구동 전압(ELVDD)은 커패시터 상부전극(1330)으로 인가될 수 있다. 또한, 커패시터 상부전극(1330)에는 커패시터 상부전극(1330)을 관통하는 홀이 형성될 수 있으며, 제1게이트전극(1220)의 적어도 일부분은 이 홀과 중첩할 수 있다.
도 5의 제1초기화전압라인(VL1)에 대응하는 제1초기화전압배선(1340)은 제1방향(x축 방향)으로 연장될 수 있다. 기판(100)에 수직인 방향(z축 방향)에서 바라볼 시, 제1초기화전압배선(1340)은 제3게이트배선(1310)으로부터 이격될 수 있다. 제1초기화전압(Vint1)은 제1초기화전압배선(1340)을 통해 화소들에 인가될 수 있다. 제1초기화전압배선(1340)은 후술할 제2반도체층(1400)과 적어도 일부 중첩되며, 제1초기화전압(Vint1)을 제2반도체층(1400)으로 전달할 수 있다. 제1초기화전압배선(1340)은 도 12을 참조하여 후술할 컨택홀들(1680CNT1, 1680CNT2 및 1680CNT3)을 통해 제2반도체층(1400)에 전기적으로 연결될 수 있다.
제2게이트층(1300)은 금속, 합금, 도전 금속 산화물 또는 투명 도전 물질 등을 포함할 수 있다. 예컨대, 제2게이트층(1300)은 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO) 또는 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 이러한 제2게이트층(1300)은 다층구조를 가질 수 있는데, 예컨대 제2게이트층(1300)은 Mo/Al의 2층구조를 갖거나 Mo/Al/Mo의 3층구조를 가질 수 있다.
제1층간절연층(117, 도 15 참조)은 제2게이트층(1300)을 덮으며, 제2게이트 절연층(115) 상에 위치할 수 있다. 제1층간절연층(117)은 절연물질을 포함할 수 있다. 예컨대, 제1층간절연층(117)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 또는 알루미늄옥사이드 등을 포함할 수 있다.
도 10에 도시된 것과 같은 제2반도체층(1400)은 제1층간절연층(117) 상에 위치할 수 있다. 전술한 것과 같이 제2반도체층(1400)은 산화물 반도체를 포함할 수 있다. 제2반도체층(1400)은 제1반도체층(1100)과 다른 층에 배치되고, 기판(100)에 수직인 방향(z축 방향)에서 바라볼 시 제1반도체층(1100)과 중첩하지 않을 수 있다.
제3게이트 절연층(118, 도 15 참조)은 제2반도체층(1400)을 덮으며, 제1층간절연층(117) 상에 배치될 수 있다. 제3게이트 절연층은 절연 물질을 포함할 수 있다. 물론 도 15에 도시된 것과 같이, 제3게이트 절연층(118)은 제2반도체층(1400)의 일부분 상에만 위치하고, 제1층간절연층(117) 상에는 위치하지 않을 수도 있다. 후자의 경우, 도 15에 도시된 것과 같이 제3게이트 절연층(118)은 도 11를 참조하여 후술할 제3게이트층(1500)과 동일한 패턴을 가질 수 있다. 즉, 기판(100)에 수직인 방향(z축 방향)에서 바라볼 시, 제3게이트 절연층(118)은 제3게이트층(1500)과 완벽하게 또는 거의 완벽하게 중첩할 수 있다. 이는 제3게이트 절연층(118)과 제3게이트층(1500)을 동시에 패터닝하기 때문이다. 따라서, 제2반도체층(1400)은 제3게이트층(1500)과 중첩하는 채널영역들을 제외하고, 소스영역들 및 드레인영역들이 제3게이트 절연층(118)으로 덮이지 않을 수 있다. 이러한 소스영역들 및 드레인영역들은 도 15와 같이 제2층간절연층(119)과 직접 접촉할 수 있다. 제3게이트 절연층(118)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 또는 알루미늄옥사이드 등을 포함할 수 있다.
도 11에 도시된 것과 같은 제3게이트층(1500)은 제3게이트 절연층(118) 상에 위치할 수 있다. 제3게이트층(1500)은 제5게이트배선(1520), 제6게이트배선(1530) 및 제1전달배선(1540)을 포함할 수 있다.
제5게이트배선(1520)은 제1방향(x축 방향)으로 연장될 수 있다. 기판(100)에 수직인 방향(z축 방향)에서 바라볼 시, 제5게이트배선(1520)은 제3게이트배선(1310)과 중첩할 수 있다. 제5게이트배선(1520)의 제2반도체층(1400)과 중첩하는 부분은, 제1초기화 트랜지스터(T4)의 제1초기화 상부 게이트전극일 수 있다. 제2반도체층(1400)의 제5게이트배선(1520)과 중첩되는 부분과 그 근방의 부분은, 제1초기화 반도체층이라 할 수 있다. 제5게이트배선(1520)은 제3게이트배선(1310)과 전기적으로 연결될 수 있다. 예컨대, 제5게이트배선(1520)은 제5게이트배선(1520)과 제3게이트배선(1310) 사이의 절연층에 형성된 컨택홀을 통해 제3게이트배선(1310)에 전기적으로 연결될 수 있다. 그러한 컨택홀은 디스플레이영역(DA) 내에 위치할 수도 있고, 주변영역(PA)에 위치할 수도 있다. 이에 따라, 제5게이트배선(1520)은 제3게이트배선(1310)과 함께 도 5의 이전 스캔라인(SLp)에 대응할 수 있다. 이에 따라 이전 스캔신호(Sn-1)는 제5게이트배선(1520) 및/또는 제3게이트배선(1310)을 통해 화소들에 인가될 수 있다.
제6게이트배선(1530)은 제1방향(x축 방향)으로 연장될 수 있다. 기판(100)에 수직인 방향(z축 방향)에서 바라볼 시, 제6게이트배선(1530)은 제4게이트배선(1320)과 중첩할 수 있다. 제6게이트배선(1530)의 제2반도체층(1400)과 중첩하는 부분은, 보상 트랜지스터(T3)의 보상 상부 게이트전극일 수 있다. 제6게이트배선(1530)은 제4게이트배선(1320)과 전기적으로 연결될 수 있다. 예컨대, 제6게이트배선(1530)은 제6게이트배선(1530)과 제4게이트배선(1320) 사이의 절연층에 형성된 컨택홀을 통해 제4게이트배선(1320)에 전기적으로 연결될 수 있다. 그러한 컨택홀은 디스플레이영역(DA) 내에 위치할 수도 있고, 주변영역(PA)에 위치할 수도 있다. 이에 따라, 제6게이트배선(1530)은 제4게이트배선(1320)과 함께 도 5의 제2스캔라인(SL2)에 대응할 수 있다. 이에 따라 제2스캔신호(Sn')는 제6게이트배선(1530) 및/또는 제4게이트배선(1320)을 통해 화소들에 인가될 수 있다.
제1전달배선(1540)은 커패시터 상부전극(1330)의 개구(1330-OP)를 통과하는 컨택홀(1540CNT)을 통해, 구동 게이트전극인 제1게이트전극(1220)에 전기적으로 연결될 수 있다. 제1전달배선(1540)은 제1초기화 트랜지스터(T4)를 통해 전달된 제1초기화전압(Vint1)을 제1게이트전극(1220)으로 전달할 수 있다.
제3게이트층(1500)은 금속, 합금, 도전 금속 산화물 또는 투명 도전 물질 등을 포함할 수 있다. 예컨대, 제3게이트층(1500)은 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO) 또는 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 이러한 제3게이트층(1500)은 다층구조를 가질 수 있는데, 예컨대 제3게이트층(1500)은 Mo/Al의 2층구조를 갖거나 Mo/Al/Mo의 3층구조를 가질 수 있다.
제2층간절연층(119, 도 15 참조)은 도 11의 제3게이트층(1500)의 적어도 일부를 덮을 수 있다. 제2층간절연층(119)은 절연 물질을 포함할 수 있다. 예컨대, 제2층간절연층(119)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 또는 알루미늄옥사이드 등을 포함할 수 있다.
도 12에 도시된 것과 같은 제1연결전극층(1600)은 제2층간절연층(119) 상에 위치할 수 있다. 제1연결전극층(1600)은 제2전달배선(1620), 제2초기화전압배선(1630), 제3전달배선(1640), 제4전달배선(1650), 제5전달배선(1670) 및 제6전달배선(1680)을 포함할 수 있다.
제2전달배선(1620)은 컨택홀(1620CNT)을 통해 제1반도체층(1100)에 전기적으로 연결될 수 있다. 도 14를 참조하여 후술하는 데이터선(1810)으로부터의 데이터 신호(Dm)는 제2전달배선(1620)을 통해 제1반도체층(1100)으로 전달되어 스위칭 트랜지스터(T2)에 인가될 수 있다.
제2초기화전압배선(1630)은 제1방향(x축 방향)으로 연장될 수 있다. 도 5의 제2초기화전압라인(VL2)에 대응하는 제2초기화전압배선(1630)은 제2초기화전압(Vint2)을 화소들에 인가할 수 있다. 이러한 제2초기화전압배선(1630)은 컨택홀(1630CNT)을 통해 제1반도체층(1100)에 전기적으로 연결되어, 제2초기화전압(Vint2)는 제1반도체층(1100)으로 전달되어 제2초기화 트랜지스터(T7)에 인가될 수 있다.
제3전달배선(1640)은 일측 및 타측에 형성된 컨택홀(1640CNT1, 1640CNT2)들을 통해 제2반도체층(1400)과 제1전달배선(1540)을 전기적으로 연결할 수 있다. 제1전달배선(1540)은 구동 게이트전극인 제1게이트전극(1220)에 전기적으로 연결되므로, 제3전달배선(1640)은 결과적으로 제2반도체층(1400)의 일부인 제1초기화 반도체층을 구동 게이트전극에 전기적으로 연결할 수 있다. 제1초기화전압(Vint1)은 제2반도체층(1400), 제3전달배선(1640) 및 제1전달배선(1540)을 통해 구동 게이트전극인 제1게이트전극(1220)으로 전달될 수 있다.
제4전달배선(1650)은 일측 및 타측에 형성된 컨택홀들(1650CNT1, 1650CNT2)을 통해 제2반도체층(1400)과 제1반도체층(1100)을 전기적으로 연결할 수 있다. 즉, 제4전달배선(1650)은 보상 트랜지스터(T3)와 구동 트랜지스터(T1)를 전기적으로 연결시킬 수 있다.
제5전달배선(1670)은 컨택홀(1670CNT)을 통해 제1반도체층(1100)에 전기적으로 연결될 수 있다. 제5전달배선(1670)은 제1반도체층(1100)으로부터의 구동 전류 또는 제2초기화전압(Vint2)을 유기발광다이오드(OLED)로 전달할 수 있다.
제6전달배선(1680)은 컨택홀들(1680CNT2 및 1680CNT3)을 통해 제2반도체층(1400)에 전기적으로 연결될 수 있다. 그리고 제6전달배선(1680)은 컨택홀(1680CNT1)를 통해 도 9의 제1초기화전압배선(1340)에 전기적으로 연결될 수 있다. 이를 통해, 제6전달배선(1680)은 제1초기화전압배선(1340)으로부터의 제1초기화전압(Vint1)을 제1초기화 트랜지스터(T4)로 전달할 수 있다.
제1연결전극층(1600)은 금속, 합금, 도전 금속 산화물 또는 투명 도전 물질 등을 포함할 수 있다. 예컨대, 제1연결전극층(1600)은 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO) 또는 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 이러한 제1연결전극층(1600)은 다층구조를 가질 수 있는데, 예컨대 제1연결전극층(1600)은 Ti/Al의 2층구조를 갖거나 Ti/Al/Ti의 3층구조를 가질 수 있다.
제1평탄화 절연층(121)은 제1연결전극층(1600)을 덮으며, 제2층간절연층(119) 상에 위치할 수 있다. 제1평탄화 절연층(121)은 유기 절연 물질을 포함할 수 있다. 예컨대, 제1평탄화 절연층(121)은 포토레지스트, BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA), 폴리스티렌(Polystyrene), 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 또는 이들의 혼합물 등을 포함할 수 있다.
도 13에 도시된 것과 같은 제2연결전극층(1700)은 제1평탄화 절연층(121) 상에 위치할 수 있다. 제2연결전극층(1700)은 수평연결배선(1710), 제7전달배선(1720), 제8전달배선(1760) 및 제9전달배선(1770)을 포함할 수 있다.
수평연결배선(1710)은 제1방향(x축 방향)으로 연장될 수 있다. 수평연결배선(1710)은 화소의 위치에 따라, 도 4를 참조하여 전술한 제1수평연결배선(HCL1)과 제2수평연결배선(HCL2) 중 어느 하나일 수 있다. 즉, 제1수평연결배선(HCL1)과 제2수평연결배선(HCL2)은 동일한 층에 위치할 수 있다.
제7전달배선(1720)은 컨택홀(1720CNT)을 통해 전술한 제2전달배선(1620)에 전기적으로 연결될 수 있다. 도 14를 참조하여 후술하는 데이터선(1810)으로부터의 데이터 신호(Dm)는 제7전달배선(1720)과 제2전달배선(1620)을 통해 제1반도체층(1100)으로 전달되어 스위칭 트랜지스터(T2)에 인가될 수 있다.
제8전달배선(1760)은 제1방향(x축 방향)으로 연장될 수 있다. 도 14를 참조하여 후술하는 구동전압배선(1830)으로부터의 구동 전압(ELVDD)은 제8전달배선(1760)으로 전달되며, 컨택홀(1760CNT1)를 통해 제1반도체층(1100)에 전기적으로 연결된 제8전달배선(1260)은 구동 전압(ELVDD)을 제1반도체층(1100)으로, 구체적으로는 동작제어 트랜지스터(T5)로 전달할 수 있다. 또한, 컨택홀(1760CNT)을 통해 커패시터 상부전극(1330)(즉, 도 5의 제2커패시터 전극(CE2))에 전기적으로 연결된 제8전달배선(1260)은 구동 전압(ELVDD)을 커패시터 상부전극(1330)으로 전달할 수 있다.
제9전달배선(1770)은 컨택홀(1770CNT)을 통해 제5전달배선(1670)에 전기적으로 연결될 수 있다. 제9전달배선(1770)은 제1반도체층(1100)으로부터의 구동 전류 또는 제2초기화전압(Vint2)을 제5전달배선(1670)으로부터 전달받아 유기발광다이오드(OLED)로 전달할 수 있다.
제2연결전극층(1700)은 금속, 합금, 도전 금속 산화물 또는 투명 도전 물질 등을 포함할 수 있다. 예컨대, 제2연결전극층(1700)은 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO) 또는 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 이러한 제2연결전극층(1700)은 다층구조를 가질 수 있는데, 예컨대 제2연결전극층(1700)은 Ti/Al의 2층구조를 갖거나 Ti/Al/Ti의 3층구조를 가질 수 있다.
제2평탄화 절연층(123, 도 15 참조)은 제2연결전극층(1700)을 덮으며, 제1평탄화 절연층(121) 상에 위치할 수 있다. 제2평탄화 절연층(123)은 유기 절연 물질을 포함할 수 있다. 예컨대, 제2평탄화 절연층(123)은 포토레지스트, BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA), 폴리스티렌(Polystyrene), 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 또는 이들의 혼합물 등을 포함할 수 있다.
도 14에 도시된 것과 같은 제3연결전극층(1800)은 제2평탄화 절연층(123) 상에 위치할 수 있다. 제3연결전극층(1800)은 데이터선(1810), 수직연결배선(1820), 구동전압배선(1830) 및 제10전달배선(1840)을 포함할 수 있다.
데이터선(1810)은 제2방향(y축 방향)으로 연장될 수 있다. 데이터선(1810)은 도 5의 데이터선(DL)에 대응할 수 있다. 그리고 데이터선(1810)은 화소의 위치에 따라, 도 4를 참조하여 전술한 제1-1데이터선(DL1-1), 제1-2데이터선(DL1-2), 제2데이터선(DL2), 제3-1데이터선(DL3-1) 및 제3-2데이터선(DL3-2) 중 어느 하나일 수 있다. 즉, 제1-1데이터선(DL1-1), 제1-2데이터선(DL1-2), 제2데이터선(DL2), 제3-1데이터선(DL3-1) 및 제3-2데이터선(DL3-2)은 동일한 층에 배치될 수 있다.
데이터선(1810)은 컨택홀(1810CNT)을 통해 제7전달배선(1720)에 전기적으로 연결되어, 데이터선(1810)으로부터의 데이터 신호(Dm)는 제7전달배선(1720)과 제2전달배선(1620)을 통해 제1반도체층(1100)으로 전달되어 스위칭 트랜지스터(T2)에 인가될 수 있다.
수직연결배선(1820)은 대략 제2방향(y축 방향)으로 연장될 수 있다. 수직연결배선(1820)은 화소의 위치에 따라, 도 4를 참조하여 전술한 제1수직연결배선(VCL1)과 제2수직연결배선(VCL2) 중 어느 하나일 수 있다.
구동전압배선(1830)은 대략 제2방향(y축 방향)으로 연장될 수 있다. 구동전압배선(1830)은 도 5의 구동전압라인(PL)에 대응할 수 있다. 구동전압배선(1830)은 화소들에 구동 전압(ELVDD)을 인가할 수 있다. 구동전압배선(1830)은 컨택홀(1830CNT)을 통해 제8전달배선(1760)과 전기적으로 연결되어, 전술한 것과 같이 구동 전압(ELVDD)이 동작제어 트랜지스터(T5) 및 커패시터 상부전극(1330)으로 전달되도록 할 수 있다. 이러한 제1화소회로(PC1)의 구동전압배선(1830)은 인접한 제2화소회로(PC2)의 구동전압배선(1830)과 일체(一體)일 수 있다.
제10전달배선(1840)은 컨택홀(1840CNT1)을 통해 제9전달배선(1770)에 전기적으로 연결되어, 제1반도체층(1100)으로부터의 구동 전류 또는 제2초기화전압(Vint2)이 제5전달배선(1670) 및 제9전달배선(1770)으로부터 전달받을 수 있다. 그리고 제10전달배선(1840)은 그 상부에 위치하는 절연층에 형성된 컨택홀(1840CNT2)을 통해 제1반도체층(1100)으로부터의 구동 전류 또는 제2초기화전압(Vint2)을 유기발광다이오드(OLED)의 제1전극(화소전극)으로 전달할 수 있다.
제3연결전극층(1800)은 금속, 합금, 도전 금속 산화물 또는 투명 도전 물질 등을 포함할 수 있다. 예컨대, 제3연결전극층(1800)은 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO) 또는 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 이러한 제3연결전극층(1800)은 다층구조를 가질 수 있는데, 예컨대 제3연결전극층(1800)은 Ti/Al의 2층구조를 갖거나 Ti/Al/Ti의 3층구조를 가질 수 있다.
도 15에 도시된 것과 같은 제3평탄화 절연층(125)은 제3연결전극층(1800)을 덮으며, 제2평탄화 절연층(123) 상에 배치될 수 있다. 제3평탄화 절연층(125)은 유기 절연 물질을 포함할 수 있다. 예컨대, 제3평탄화 절연층(125)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA), 폴리스티렌(Polystyrene), 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 또는 이들의 혼합물 등을 포함할 수 있다.
제3평탄화 절연층(125) 상에는 유기발광다이오드(OLED)가 위치할 수 있다. 유기발광다이오드(OLED)는 화소전극(210), 발광층을 포함하는 중간층(220) 및 대향전극(230)을 포함할 수 있다.
화소전극(210)은 (반)투광성 전극 또는 반사 전극일 수 있다. 예컨대 화소전극(210)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등을 포함하는 반사층과, 반사층 상에 위치하는 투명 또는 반투명 전극층을 포함할 수 있다. 투명 또는 반투명 전극층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 예컨대, 화소전극(210)은 ITO/Ag/ITO의 3층구조를 가질 수 있다.
제3평탄화 절연층(125) 상에는 화소정의막(127)이 배치될 수 있다. 화소정의막(127)은 화소전극(210)의 가장자리와 화소전극(210) 상부의 대향전극(230)의 사이의 거리를 증가시킴으로써 화소전극(210)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다.
화소정의막(127)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
유기발광다이오드(OLED)의 중간층(220)의 적어도 일부는 화소정의막(127)에 의해 형성된 개구(OP) 내에 위치할 수 있다. 개구(OP)에 의해 유기발광다이오드(OLED)의 발광영역(EA)이 정의될 수 있다.
중간층(220)은 발광층을 포함할 수 있다. 발광층은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 발광층은 저분자 유기물 또는 고분자 유기물일 수 있으며, 발광층의 아래 및 위에는, 홀 수송층(HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electron transport layer) 및 전자 주입층(EIL; electron injection layer) 등과 같은 기능층이 선택적으로 더 배치될 수 있다.
발광층은 화소전극(210)들 각각에 대응하여 패터닝된 형상을 가질 수 있다. 중간층(220)이 포함하는 발광층 이외의 층은, 복수개의 화소전극(210)들에 걸쳐서 일체(一體)일 수 있는 등 다양한 변형이 가능하다.
대향전극(230)은 투광성 전극 또는 반사 전극일 수 있다. 예컨대 대향전극(230)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF, Al, Ag, Mg 및 이들의 화합물을 포함할 수 있다. 또한, 대향전극(230)은 금속 박막 위에 위치하는 ITO, IZO, ZnO 또는 In2O3 등의 TCO(transparent conductive oxide)막을 더 포함할 수도 있다. 대향전극(230)은 디스플레이영역(DA) 전면에 걸쳐 일체(一體)로 형성되어, 중간층(220)과 화소정의막(127)의 상부에 배치될 수 있다.
도 4를 참조하여 전술한 제1-1메인 화소(Pm1-1), 제1-2메인 화소(Pm1-2), 제2-1메인 화소(Pm2-1), 제2-2메인 화소(Pm2-2), 제3-1메인 화소(Pm3-1), 제3-2메인 화소(Pm3-2) 및 제1보조 화소(Pa1)의 경우, 표시요소인 유기발광다이오드(OLED)는 도 15에 도시된 것과 같이 화소회로와 중첩하여 화소회로 상부에 위치할 수 있다. 제2보조 화소(Pa2)의 경우에는 도 15에 도시된 것과 달리, 제2보조 표시요소인 유기발광다이오드(OLED)는 제2보조 화소회로와 중첩하지 않도록 배치될 수 있다. 물론 경우에 따라, 제1보조 화소(Pa1)의 경우에도 도 15에 도시된 것과 달리, 제1보조 표시요소인 유기발광다이오드(OLED)가 제1보조 화소회로(PCa1)와 중첩하지 않도록 배치될 수 있다.
도 16 및 도 17은 도 4의 디스플레이 패널의 제2-1메인 화소(Pm2-1)에서의 구성요소들을 개략적으로 도시하는 배치도들이다. 도 16 및 도 17에서는 편의상 제2-1메인 화소(Pm2-1)와 제2방향(x축 방향)으로 이에 인접한 일 화소를 함께 도시하고 있다. 제2-1메인 화소(Pm2-1)가 위치하는 지점에서, 제1수직연결배선(VCL1)과 제1수평연결배선(HCL1)이 서로 전기적으로 연결된다.
도 16에 도시된 것과 같이, 수평연결배선(1710)은 제2-1메인 화소(Pm2-1)에서 절단된다. 이에 따라 수평연결배선(1710)은 상호 이격된 제1수평연결배선(HCL1)과 제1더미 수평연결배선(HCL1')을 포함하게 된다. 유사하게, 도 17에 도시된 것과 같이, 수직연결배선(1820)은 제2-1메인 화소(Pm2-1)에서 절단된다. 이에 따라 수직연결배선(1820)은 상호 이격된 제1수직연결배선(VCL1)과 제1더미 수직연결배선(VCL1')을 포함하게 된다. 제1수직연결배선(VCL1)과 제1수평연결배선(HCL1)은, 그 사이에 개재된 절연층에 형성된 컨택홀(1820CNT)을 통해 서로 전기적으로 연결된다. 이처럼, 디스플레이 장치 내에서 화소의 위치에 따라, 해당 화소 내에서 수평연결배선(1710)이 단선될 수도 있고, 수직연결배선(1820)이 단선될 수도 있으며, 컨택홀(1820CNT)이 존재할 수도 있다.
참고로 도 4에서는 편의상 제1더미 수직연결배선(VCL1')과 제1더미 수평연결배선(HCL1')만을 도시하고 있지만, 더 많은 더미 수직연결배선들과 더미 수평연결배선들이 존재할 수 있다.
도 18은 도 1의 디스플레이 장치에 포함될 수 있는 디스플레이 패널의 일부분을 개략적으로 나타내는 평면도이다. 구체적으로, 도 18은 제1주변연결배선(PCL1) 및 제2주변연결배선(PCL2)이 위치한 부분, 그 근방의 메인표시영역(MDA) 및 보조표시영역(ADA)의 일부분을 개략적으로 도시하는 평면도이다.
전술한 것과 같이 제1주변연결배선(PCL1)의 일단은 보조 표시영역(ADA)의 타측에서 제1수직연결배선(VCL1)에 전기적으로 연결되며, 대략 제2방향(x축 방향)으로 연장된다. 도 18에서는 제1주변연결배선(PCL1)이 대략 제2방향(x축 방향)으로 연장되되, 절곡부를 가짐에 따라 "ㄱ"과 같은 형상을 갖는 것으로 도시하고 있다. 제1주변연결배선(PCL1)의 타단은 제1-2데이터선(DL1-2)에 전기적으로 연결된다. 유사하게, 제2주변연결배선(PCL2)의 일단은 보조 표시영역(ADA)의 타측에서 제2수직연결배선(VCL2)에 전기적으로 연결되며, 대략 제2방향(x축 방향)으로 연장된다. 도 18에서는 제2주변연결배선(PCL2)이 대략 제2방향(x축 방향)으로 연장되되, 절곡부를 가짐에 따라 "ㄱ"과 같은 형상을 갖는 것으로 도시하고 있다. 제2주변연결배선(PCL2)의 타단은 제3-2데이터선(DL3-2)에 전기적으로 연결된다. 이러한 제1주변연결배선(PCL1)과 제2주변연결배선(PCL2) 각각의 적어도 일부는 메인 표시영역(MDA) 외측의 주변영역(NDA)에 위치할 수 있다. 도 18에서는 제1주변연결배선(PCL1) 전체와 제2주변연결배선(PCL2) 전체가 주변영역(NDA)에 위치하는 것으로 도시하고 있다.
이처럼 제1주변연결배선(PCL1)의 일단은 보조 표시영역(ADA)의 타측에서 제1수직연결배선(VCL1)에 전기적으로 연결되는바, 이를 위해 제1브릿지배선(BL1)이 제1주변연결배선(PCL1)의 일단과 제1수직연결배선(VCL1) 사이에 개재되어 제1주변연결배선(PCL1)과 제1수직연결배선(VCL1)을 전기적으로 연결하도록 할 수 있다. 그리고 제2주변연결배선(PCL2)의 일단은 보조 표시영역(ADA)의 타측에서 제2수직연결배선(VCL2)에 전기적으로 연결되는바, 이를 위해 제2브릿지배선(BL2)이 제2주변연결배선(PCL2)의 일단과 제2수직연결배선(VCL2) 사이에 개재되어 제2주변연결배선(PCL2)과 제2수직연결배선(VCL2)을 전기적으로 연결하도록 할 수 있다.
도 18에서는 제1주변연결배선(PCL1)과 제2주변연결배선(PCL2) 외에도, 제3주변연결배선(PCL3)과 제4주변연결배선(PCL4)도 도시하고 있다. 구체적으로, 도 18에서는 제1주변연결배선(PCL1)이 제4주변연결배선(PCL4)보다 메인표시영역(MDA)에 인접하여 위치하고, 제2주변연결배선(PCL2)은 제1주변연결배선(PCL1)보다 메인표시영역(MDA)에 인접하여 위치하며, 제3주변연결배선(PCL3)은 제2주변연결배선(PCL2)보다 메인표시영역(MDA)에 인접하여 위치하는 것으로 도시하고 있다. 제3브릿지배선(BL3)은 제3주변연결배선(PCL3)에 전기적으로 연결되며, 제4브릿지배선(BL4)은 제4주변연결배선(PCL4)에 전기적으로 연결될 수 있다.
제1브릿지배선(BL1), 제2브릿지배선(BL2), 제3브릿지배선(BL3) 및 제4브릿지배선(BL4)은 예컨대 도 11을 참조하여 전술한 제3게이트층(1500)에 포함될 수 있다. 즉, 제1브릿지배선(BL1), 제2브릿지배선(BL2), 제3브릿지배선(BL3) 및 제4브릿지배선(BL4)은 제5게이트배선(1520) 등을 형성할 시 동일한 층 상에 동일한 물질로 동시에 형성될 수 있다.
제1주변연결배선(PCL1), 제2주변연결배선(PCL2) 및 제3주변연결배선(PCL3)은 제1브릿지배선(BL1), 제2브릿지배선(BL2) 및/또는 제4브릿지배선(BL4)과 교차한다. 따라서, 제1주변연결배선(PCL1), 제2주변연결배선(PCL2), 제3주변연결배선(PCL3) 및 제4주변연결배선(PCL4)은, 제1브릿지배선(BL1), 제2브릿지배선(BL2), 제3브릿지배선(BL3) 및 제4브릿지배선(BL4)이 위치한 층과 상이한 층에 위치하게 된다. 이를 위해, 제1주변연결배선(PCL1), 제2주변연결배선(PCL2), 제3주변연결배선(PCL3) 및 제4주변연결배선(PCL4)은, 도 8을 참조하여 전술한 제1게이트층(1200)을 형성할 시 동일한 층 상에 동일한 물질로 동시에 형성되거나, 도 9를 참조하여 전술한 제2게이트층(1300)을 형성할 시 동일한 층 상에 동일한 물질로 동시에 형성되거나, 도 12를 참조하여 전술한 제1연결전극층(1600)을 형성할 시 동일한 층 상에 동일한 물질로 동시에 형성되거나, 도 13을 참조하여 전술한 제2연결전극층(1700)을 형성할 시 동일한 층 상에 동일한 물질로 동시에 형성되거나, 도 14를 참조하여 전술한 제3연결전극층(1800)을 형성할 시 동일한 층 상에 동일한 물질로 동시에 형성될 수 있다.
참고로 도 18에서는, 제3주변연결배선(PCL3)은 제1게이트층(1200)과 동일한 층에 위치하고, 제2주변연결배선(PCL2)은 제2게이트층(1300)과 동일한 층에 위치하며, 제1주변연결배선(PCL1)은 제1연결전극층(1600) 또는 제2연결전극층(1700)과 동일한 층에 위치하고, 제4주변연결배선(PCL4)은 제3연결전극층(1800)과 동일한 층에 위치하는 것으로 도시하고 있다. 이에 따라 제4주변연결배선(PCL4)은 이에 연결되는 데이터선과 일체인 것으로 도시되어 있다.
이처럼 제1주변연결배선(PCL1), 제2주변연결배선(PCL2), 제3주변연결배선(PCL3) 및 제4주변연결배선(PCL4)이 서로 상이한 층에 위치하도록 하는 이유는, 필요에 따라 이들이 층을 달리하여 교차하게 될 수도 있기 때문이다. 예컨대 도 18에서는 제2주변연결배선(PCL2)이 제1주변연결배선(PCL1)보다 메인표시영역(MDA)에 인접하여 위치하는 것으로 도시하고 있지만, 주변영역(NDA)에 다양한 배선들이 배치됨에 따라 이와 달리 제1주변연결배선(PCL1)이 제2주변연결배선(PCL2)보다 메인표시영역(MDA)에 인접하여 위치하게 될 수도 있다. 그러한 경우 제1주변연결배선(PCL1)과 제2주변연결배선(PCL2)이 교차하게 되기에, 이들은 층을 달리하여 위치하도록 할 필요가 있다.
디스플레이 장치가 이러한 구성을 취함에 따라, 제1브릿지배선(BL1)과 제2브릿지배선(BL2)은 제1주변연결배선(PCL1)과 제2주변연결배선(PCL2) 중 어느 하나를 덮는 절연층 상에 위치하고, 제1주변연결배선(PCL1)과 제2주변연결배선(PCL2) 중 다른 하나는 제1브릿지배선(BL1)과 제2브릿지배선(BL2)을 덮는 절연층 상에 위치할 수 있다. 도 18의 경우에는 제1브릿지배선(BL1)과 제2브릿지배선(BL2)이 제2주변연결배선(PCL2)을 덮는 절연층 상에 위치하고, 제1주변연결배선(PCL1)이 제1브릿지배선(BL1)과 제2브릿지배선(BL2)을 덮는 절연층 상에 위치하는 것으로 도시하고 있다.
한편, 도 18에 도시된 것과 같이, 주변영역(NDA)에는 전술한 것과 같은 하부금속층(BML)이 위치할 수 있다. 이때, 도 18에 도시된 하부금속층(BML)은 디스플레이영역(DA)에 위치하는 구동전압배선(1830)에 전기적으로 연결되어, 구동전압을 디스플레이영역(DA) 내에 전달하는 역할을 할 수 있다. 제1-2데이터선(DL1-2), 제3-2데이터선(D3-2), 제1수직연결배선(VCL1) 및 제2수직연결배선(VLC2) 등은 이러한 하부금속층(BML)과 층을 달리하여 교차할 수 있다.
도 19는 도 1의 디스플레이 장치에 포함될 수 있는 디스플레이 패널의 일부분을 개략적으로 나타내는 평면도이다. 도 4와 도 19 각각은 디스플레이 패널의 일부분을 개략적으로 도시하는 것이기에, 도 19에서는 일부 구성요소들을 도 4에 도시된 구성요소들과 상이하게 도시하였다. 하지만 도 19와 도 4에 있어서 동일한 참조번호는 동일한 구성요소를 의미한다. 도 19에서 메인표시영역(MDA)과 중간영역(MA)에 점선으로 표시된 작은 직사각형들은, 화소회로들을 의미한다. 도 14를 참조하여 전술한 것과 같이, 데이터선(1810), 수직연결배선(1820) 및 구동전압배선(1830)은 제1방향(y축 방향)으로 연장된다.
한편, 전술한 것과 같이 제2보조 표시요소(EDa2)와 제2보조 화소회로(PCa2)는 제1보조연결배선(ACL1)에 의해 서로 전기적으로 연결되어, 제2보조 화소(Pa2)를 구현할 수 있다. 도 19에서는 그러한 제1보조연결배선(ACL1)의 예시적인 예를 보여주고 있다. 제1보조 화소(Pa1)의 경우, 전술한 것과 같이 제1보조 표시요소(EDa1)가 제1보조 화소회로(PCa1)와 중첩하여 배치될 수 있지만, 본 발명이 이에 한정되는 것은 아니다. 예컨대 도 19에 도시된 것과 같이, 제1보조 화소(Pa1)의 경우에도 제1보조 표시요소(EDa1)가 제1보조 화소회로(PCa1)와 중첩하지 않도록 배치될 수 있다. 이 경우 제1보조 표시요소(EDa1)와 제1보조 화소회로(PCa1)는 제2보조연결배선(ACL2)에 의해 서로 전기적으로 연결되어, 제1보조 화소(Pa1)를 구현할 수 있다. 제2보조연결배선(ACL2)은 제1연결배선(ALC1)과 동일한 물질을 포함하며 동일한 층에 위치할 수 있다. 참고로, 제1보조 표시요소(EDa1)가 제1보조 화소회로(PCa1)와 일부만 중첩하도록 배치될 수도 있는 등, 다양하게 변경될 수 있다. 다만 어떤 경우이든, 제1보조 표시요소(EDa1)는 중간영역(MA) 내에 위치한다.
도 19에서는 편의상 1개의 제1보조 표시요소(EDa1)와 1개의 제2보조 표시요소(EDa2)만을 도시하였다. 그리고 제2-2메인 표시요소(EDm2-2) 등은 편의상 도시하지 않았다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 기판 1100: 제1반도체층
1200: 제1게이트층 1300: 제2게이트층
1400: 제2반도체층 1500: 제2게이트층
1600: 제1연결전극층 1700: 제2연결전극층
1710: 수평연결배선 1800: 제3연결전극층
1810: 데이터배선 1820: 수직연결배선
DL1-1: 제1-1데이터선 DL1-2: 제1-2데이터선
DL2: 제2데이터선 DL3-1: 제3-1데이터선
DL3-2: 제3-2데이터선 HCL1: 제1수평연결배선
HCL2: 제2수평연결배선 VCL1: 제1수직연결배선
VCL2: 제2수직연결배선 PCL1: 제1주변연결배선
PCL2: 제2주변연결배선

Claims (22)

  1. 컴포넌트영역 및 중간영역을 포함하는 보조 표시영역과, 상기 보조 표시영역을 둘러싸는 메인 표시영역을 구비하는, 기판;
    상기 보조 표시영역의 일측에 위치하도록 상기 메인 표시영역에 배치된, 제1-1메인 화소회로 및 상기 제1-1메인 화소회로에 전기적으로 연결된 제1-1메인 표시요소;
    상기 보조 표시영역의 타측에 위치하도록 상기 메인 표시영역에 배치된, 제1-2메인 화소회로 및 상기 제1-2메인 화소회로에 전기적으로 연결된 제1-2메인 표시요소;
    상기 중간영역에 배치된, 제1보조 화소회로, 제2보조 화소회로 및 상기 제1보조 화소회로에 전기적으로 연결된 제1보조 표시요소;
    상기 컴포넌트영역에 배치된, 제2보조 표시요소;
    상기 제2보조 표시요소와 상기 제2보조 화소회로를 연결하는, 보조연결배선;
    상기 보조 표시영역의 일측에 위치하도록 상기 메인 표시영역에 위치하며, 상기 보조 표시영역의 일측에서 상기 보조 표시영역을 향하는 제1방향으로 연장되고, 상기 제1-1메인 화소회로에 전기적으로 연결된, 제1-1데이터선;
    상기 메인 표시영역에 위치하며 상기 제1방향과 교차하는 제2방향으로 연장되고, 상기 제1-1데이터선에 전기적으로 연결된, 제1수평연결배선;
    상기 제1수평연결배선에 전기적으로 연결되며, 상기 제1방향으로 연장되어 상기 메인 표시영역에서 상기 중간영역을 지나 상기 메인 표시영역의 상기 보조 표시영역 타측의 부분 내로 연장된, 제1수직연결배선;
    상기 보조 표시영역의 타측에서 상기 제1수직연결배선에 전기적으로 연결되며 상기 제2방향으로 연장된, 제1주변연결배선; 및
    상기 보조 표시영역의 타측에 위치하도록 상기 메인 표시영역에 위치하며, 상기 제1방향으로 연장되어 상기 제1주변연결배선에 전기적으로 연결되며, 상기 제1-2메인 화소회로에 전기적으로 연결된, 제1-2데이터선;
    을 구비하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1-1메인 표시요소와 상기 제1-2메인 표시요소는 상기 제1방향으로 연장된 동일한 열(column)에 위치하는, 디스플레이 장치.
  3. 제1항에 있어서,
    상기 제2보조 화소회로는 상기 제1수직연결배선에 전기적으로 연결된, 디스플레이 장치.
  4. 제1항에 있어서,
    상기 제1-1데이터선, 상기 제1-2데이터선 및 상기 제1수직연결배선은 동일한 층에 배치된, 디스플레이 장치.
  5. 제1항에 있어서,
    상기 보조 표시영역의 일측에 위치하도록 상기 메인 표시영역에 배치된, 제2-1메인 화소회로 및 상기 제2-1메인 화소회로에 전기적으로 연결된 제2-1메인 표시요소;
    상기 보조 표시영역의 타측에 위치하도록 상기 메인 표시영역에 배치된, 제2-2메인 화소회로 및 상기 제2-2메인 화소회로에 전기적으로 연결된 제2-2메인 표시요소; 및
    상기 메인 표시영역의 상기 보조 표시영역 일측의 부분과, 상기 중간영역과, 상기 메인 표시영역의 상기 보조 표시영역 타측의 부분을 지나도록 상기 제1방향으로 연장되고, 상기 제2-1메인 화소회로와 상기 제2-2메인 화소회로에 전기적으로 연결된, 제2데이터선;
    을 더 구비하는, 디스플레이 장치.
  6. 제5항에 있어서,
    상기 제2-1메인 표시요소와 상기 제2-2메인 표시요소는 상기 제1방향으로 연장된 동일한 열(column)에 위치하는, 디스플레이 장치.
  7. 제1항에 있어서,
    상기 제1주변연결배선의 적어도 일부는 상기 메인 표시영역 외측의 주변영역에 위치하는, 디스플레이 장치.
  8. 제1항에 있어서,
    상기 보조 표시영역의 일측에 위치하도록 상기 메인 표시영역에 배치된, 제3-1메인 화소회로 및 상기 제3-1메인 화소회로에 전기적으로 연결된 제3-1메인 표시요소;
    상기 보조 표시영역의 타측에 위치하도록 상기 메인 표시영역에 배치된, 제3-2메인 화소회로 및 상기 제3-2메인 화소회로에 전기적으로 연결된 제3-2메인 표시요소;
    상기 보조 표시영역의 일측에 위치하도록 상기 메인 표시영역에 위치하며, 상기 제1방향으로 연장되고, 상기 제3-1메인 화소회로에 전기적으로 연결된, 제3-1데이터선;
    상기 메인 표시영역에 위치하며 상기 제2방향으로 연장되고, 상기 제3-1데이터선에 전기적으로 연결된, 제2수평연결배선;
    상기 제2수평연결배선에 전기적으로 연결되며, 상기 제1방향으로 연장되어 상기 메인 표시영역에서 상기 중간영역을 지나 상기 메인 표시영역의 상기 보조 표시영역 타측의 부분 내로 연장된, 제2수직연결배선;
    상기 보조 표시영역의 타측에서 상기 제2수직연결배선에 전기적으로 연결되며 상기 제2방향으로 연장된, 제2주변연결배선; 및
    상기 보조 표시영역의 타측에 위치하도록 상기 메인 표시영역에 위치하며, 상기 제1방향으로 연장되어 상기 제2주변연결배선에 전기적으로 연결되며, 상기 제3-2메인 화소회로에 전기적으로 연결된, 제3-2데이터선;
    을 더 구비하는, 디스플레이 장치.
  9. 제8항에 있어서,
    상기 제3-1메인 표시요소와 상기 제3-2메인 표시요소는 상기 제1방향으로 연장된 동일한 열(column)에 위치하는, 디스플레이 장치.
  10. 제8항에 있어서,
    상기 제1보조 화소회로는 상기 제2수직연결배선에 전기적으로 연결된, 디스플레이 장치.
  11. 제8항에 있어서,
    상기 제3-1데이터선, 상기 제3-2데이터선 및 상기 제2수직연결배선은 동일한 층에 배치된, 디스플레이 장치.
  12. 제8항에 있어서,
    상기 보조 표시영역의 일측에 위치하도록 상기 메인 표시영역에 배치된, 제2-1메인 화소회로 및 상기 제2-1메인 화소회로에 전기적으로 연결된 제2-1메인 표시요소;
    상기 보조 표시영역의 타측에 위치하도록 상기 메인 표시영역에 배치된, 제2-2메인 화소회로 및 상기 제2-2메인 화소회로에 전기적으로 연결된 제2-2메인 표시요소; 및
    상기 메인 표시영역의 상기 보조 표시영역 일측의 부분과, 상기 중간영역과, 상기 메인 표시영역의 상기 보조 표시영역 타측의 부분을 지나도록 상기 제1방향으로 연장되고, 상기 제2-1메인 화소회로와 상기 제2-2메인 화소회로에 전기적으로 연결된, 제2데이터선;
    을 더 구비하는, 디스플레이 장치.
  13. 제12항에 있어서,
    상기 제2-1메인 표시요소와 상기 제2-2메인 표시요소는 상기 제1방향으로 연장된 동일한 열(column)에 위치하는, 디스플레이 장치.
  14. 제12항에 있어서,
    상기 제2수평연결배선은 상기 제2데이터선과 층을 달리하여 교차하는, 디스플레이 장치.
  15. 제8항에 있어서,
    상기 제2주변연결배선의 적어도 일부는 상기 메인 표시영역 외측의 주변영역에 위치하는, 디스플레이 장치.
  16. 제8항에 있어서,
    상기 제1수직연결배선과 상기 제1주변연결배선 사이에 개재되어 상기 제1수직연결배선과 상기 제1주변연결배선을 전기적으로 연결하는 제1브릿지배선; 및
    상기 제2수직연결배선과 상기 제2주변연결배선 사이에 개재되어 상기 제2수직연결배선과 상기 제2주변연결배선을 전기적으로 연결하는 제2브릿지배선;
    을 더 구비하는, 디스플레이 장치.
  17. 제16항에 있어서,
    상기 제1주변연결배선과 상기 제2주변연결배선은 상이한 층에 위치하는, 디스플레이 장치.
  18. 제16항에 있어서,
    상기 제1주변연결배선과 상기 제2주변연결배선은 층을 달리하여 교차하는, 디스플레이 장치.
  19. 제16항에 있어서,
    상기 제1브릿지배선과 상기 제2브릿지배선은 상기 제1주변연결배선과 상기 제2주변연결배선 중 어느 하나를 덮는 절연층 상에 위치하는, 디스플레이 장치.
  20. 제19항에 있어서,
    상기 제1주변연결배선과 상기 제2주변연결배선 중 다른 하나는 상기 제1브릿재배선과 상기 제2브릿지배선을 덮는 절연층 상에 위치하는, 디스플레이 장치.
  21. 제1항 내지 제6항, 제8항 내지 제14항 및 제16항 내지 제20항 중 어느 한 항에 있어서,
    상기 메인 표시영역에 배치된 제4-1메인 화소회로 및 상기 제4-1메인 화소회로에 전기적으로 연결된 제4-1메인 표시요소;
    상기 메인 표시영역에 배치된 제4-2메인 화소회로 및 상기 제4-2메인 화소회로에 전기적으로 연결된 제4-2메인 표시요소;
    상기 제1방향으로 연장되어 상기 메인 표시영역 외측의 주변영역에서 상기 메인 표시영역 내로 연장되며, 상기 제4-1메인 화소회로에 전기적으로 연결된, 제4-1데이터선;
    상기 제1방향으로 연장되어 상기 메인 표시영역 외측의 주변영역에서 상기 메인 표시영역 내로 연장되며, 상기 제4-2메인 화소회로에 전기적으로 연결된, 제4-2데이터선;
    상기 주변영역에 위치한 제1입력선;
    상기 주변영역에 위치하고 상기 제1입력선으로부터 이격되며 상기 제4-2데이터선에 전기적으로 연결된 제2입력선; 및
    일단이 상기 주변영역에서 상기 제4-1데이터선에 전기적으로 연결되고, 상기 메인 표시영역을 경유하여 상기 제4-2데이터선과 층을 달리하여 교차하며, 타단이 상기 주변영역에서 상기 제1입력선에 전기적으로 연결된, 브릿지 연결배선;
    을 더 구비하는, 디스플레이 장치.
  22. 제21항에 있어서,
    상기 브릿지 연결배선은 상기 제1방향으로 연장된 브릿지 수직연결배선과, 상기 제2방향으로 연장된 브릿지 수평연결배선을 포함하며,
    상기 제1수직연결배선과 상기 브릿지 수직연결배선은 동일한 층에 위치하고,
    상기 제1수평연결배선과 상기 브릿지 수평연결배선은 동일한 층에 위치하는,
    디스플레이 장치.
KR1020210131969A 2021-10-05 2021-10-05 디스플레이 장치 KR20230049190A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210131969A KR20230049190A (ko) 2021-10-05 2021-10-05 디스플레이 장치
US17/719,965 US20230108936A1 (en) 2021-10-05 2022-04-13 Display apparatus
CN202222010040.7U CN218353027U (zh) 2021-10-05 2022-08-01 显示设备
CN202210917364.0A CN115955864A (zh) 2021-10-05 2022-08-01 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210131969A KR20230049190A (ko) 2021-10-05 2021-10-05 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20230049190A true KR20230049190A (ko) 2023-04-13

Family

ID=84913561

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210131969A KR20230049190A (ko) 2021-10-05 2021-10-05 디스플레이 장치

Country Status (3)

Country Link
US (1) US20230108936A1 (ko)
KR (1) KR20230049190A (ko)
CN (2) CN218353027U (ko)

Also Published As

Publication number Publication date
US20230108936A1 (en) 2023-04-06
CN115955864A (zh) 2023-04-11
CN218353027U (zh) 2023-01-20

Similar Documents

Publication Publication Date Title
US11832502B2 (en) Display device including dummy pixels in a non-display area
US11069302B2 (en) Display apparatus having extended connecting lines
KR20210008240A (ko) 표시 장치
US20230189576A1 (en) Display panel
EP3832722A1 (en) Display device
CN114203769A (zh) 显示设备及制造该显示设备的方法
KR20230005013A (ko) 표시 장치
CN216749904U (zh) 显示装置
CN217134378U (zh) 显示面板和包括该显示面板的显示装置
CN114078921A (zh) 显示设备
KR20220061335A (ko) 디스플레이 장치
KR20230049190A (ko) 디스플레이 장치
CN218004860U (zh) 显示面板
EP4120355A1 (en) Display panel and electronic device
US20230403879A1 (en) Display device
US20240074251A1 (en) Display apparatus and method of manufacturing the same
KR20230006692A (ko) 표시 장치
KR20230024486A (ko) 디스플레이 장치
KR20230102025A (ko) 디스플레이 장치
KR20220158913A (ko) 디스플레이 장치
KR20230037107A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20240084288A (ko) 플렉서블 표시 장치
KR20230041916A (ko) 디스플레이 장치
KR20230000510A (ko) 디스플레이 장치 및 그 제조방법
KR20230167210A (ko) 표시 장치 및 이를 포함하는 전자 기기