KR20230102025A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20230102025A
KR20230102025A KR1020210191520A KR20210191520A KR20230102025A KR 20230102025 A KR20230102025 A KR 20230102025A KR 1020210191520 A KR1020210191520 A KR 1020210191520A KR 20210191520 A KR20210191520 A KR 20210191520A KR 20230102025 A KR20230102025 A KR 20230102025A
Authority
KR
South Korea
Prior art keywords
auxiliary
transistor
output terminal
area
display element
Prior art date
Application number
KR1020210191520A
Other languages
English (en)
Inventor
손정만
이철호
구동익
이영주
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210191520A priority Critical patent/KR20230102025A/ko
Priority to US17/946,437 priority patent/US11721284B2/en
Priority to CN202211402889.7A priority patent/CN116390553A/zh
Publication of KR20230102025A publication Critical patent/KR20230102025A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 고품질의 이미지를 디스플레이할 수 있는 디스플레이 장치를 위하여, 컴포넌트영역 및 중간영역을 포함하는 보조 표시영역과 상기 보조 표시영역을 둘러싸는 메인 표시영역을 구비하는 기판과, 상기 중간영역에 배치된 제1보조 화소회로와 제1추가 화소회로와 상기 제1추가 화소회로에 전기적으로 연결된 제1입력단 및 제1-1출력단과 제1-2출력단을 갖는 제1분리회로와 상기 제1보조 화소회로에 전기적으로 연결된 제1-1보조 표시요소와, 상기 컴포넌트영역에 배치된 제1-1추가 표시요소와 제1-2추가 표시요소와, 상기 제1-1출력단과 상기 제1-1추가 표시요소를 전기적으로 연결하는 제1-1연결배선과, 상기 제1-2출력단과 상기 제1-2추가 표시요소를 전기적으로 연결하는 제1-2연결배선을 구비하는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치{Display apparatus}
본 발명의 실시예들은 디스플레이 장치에 관한 것으로서, 더 상세하게는 고품질의 이미지를 디스플레이할 수 있는 디스플레이 장치에 관한 것이다.
일반적으로 유기발광 디스플레이 장치와 같은 디스플레이 장치는 각 (부)화소의 휘도 등을 제어하기 위해 박막트랜지스터들이 각 (부)화소에 배치된다. 이러한 박막트랜지스터들은 전달된 데이터 신호 등에 따라 대응하는 (부)화소의 휘도 등을 제어한다.
그러나 이러한 종래의 디스플레이 장치에는 카메라가 위치하는 영역에서 고품질의 이미지를 디스플레이할 수 없다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 고품질의 이미지를 디스플레이할 수 있는 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 컴포넌트영역 및 중간영역을 포함하는 보조 표시영역과 상기 보조 표시영역을 둘러싸는 메인 표시영역을 구비하는 기판과, 상기 중간영역에 배치된 제1보조 화소회로와 제1추가 화소회로와 상기 제1추가 화소회로에 전기적으로 연결된 제1입력단 및 제1-1출력단과 제1-2출력단을 갖는 제1분리회로와 상기 제1보조 화소회로에 전기적으로 연결된 제1-1보조 표시요소와, 상기 컴포넌트영역에 배치된 제1-1추가 표시요소와 제1-2추가 표시요소와, 상기 제1-1출력단과 상기 제1-1추가 표시요소를 전기적으로 연결하는 제1-1연결배선과, 상기 제1-2출력단과 상기 제1-2추가 표시요소를 전기적으로 연결하는 제1-2연결배선을 구비하는, 디스플레이 장치가 제공된다.
상기 중간영역에 배치된 제2추가 화소회로와, 상기 중간영역에 배치되며 제2-1출력단과 제2-2출력단과 상기 제2추가 화소회로에 전기적으로 연결된 제2입력단을 갖는 제2분리회로와, 상기 컴포넌트영역에 배치된 제2-1추가 표시요소와 제2-2추가 표시요소와, 상기 제2-1출력단과 상기 제2-1추가 표시요소를 전기적으로 연결하는 제2-1연결배선과, 상기 제2-2출력단과 상기 제2-2추가 표시요소를 전기적으로 연결하는 제2-2연결배선을 더 구비할 수 있다.
상기 제1분리회로는, 상기 제1입력단과 상기 제1-1출력단을 연결하는 제1-1트랜지스터와, 상기 제1입력단과 상기 제1-2출력단을 연결하는 제1-2트랜지스터를 포함하고, 상기 제2분리회로는, 상기 제2입력단과 상기 제2-1출력단을 연결하는 제2-1트랜지스터와, 상기 제2입력단과 상기 제2-2출력단을 연결하는 제2-2트랜지스터를 포함할 수 있다.
상기 제1-1트랜지스터의 게이트전극과 상기 제2-1트랜지스터의 게이트전극에 전기적 신호를 인가할 수 있는 제1신호선과, 상기 제1-2트랜지스터의 게이트전극과 상기 제2-2트랜지스터의 게이트전극에 전기적 신호를 인가할 수 있는 제2신호선을 더 구비할 수 있다.
상기 제1신호선을 통해 상기 제1-1트랜지스터와 상기 제2-1트랜지스터가 턴-온(turn-on)되면 상기 제1-2트랜지스터와 상기 제2-2트랜지스터는 턴-오프(turn-off)되고, 상기 제2신호선을 통해 상기 제1-2트랜지스터와 상기 제2-2트랜지스터가 턴-온(turn-on)되면 상기 제1-1트랜지스터와 상기 제2-1트랜지스터는 턴-오프(turn-off)될 수 있다.
상기 중간영역에 배치된 제1-1보조 출력단과 제1-2보조 출력단과 상기 제1보조 화소회로에 전기적으로 연결된 제1보조 입력단을 갖는 제1보조 분리회로와, 상기 중간영역에 배치된 상기 제1-2보조 출력단에 전기적으로 연결된 제1-2보조 표시요소를 더 구비하고, 상기 제1-1보조 표시요소는 상기 제1-1보조 출력단에 전기적으로 연결될 수 있다.
상기 중간영역에 배치된 제2보조 화소회로와, 상기 중간영역에 배치되며 제2-1보조 출력단과 제2-2보조 출력단과 상기 제2보조 화소회로에 전기적으로 연결된 제2보조 입력단을 갖는 제2보조 분리회로와, 상기 중간영역에 배치된 상기 제2-1보조 출력단에 전기적으로 연결된 제2-1보조 표시요소와, 상기 중간영역에 배치된 상기 제2-2보조 출력단에 전기적으로 연결된 제2-2보조 표시요소를 더 구비할 수 있다.
상기 제1보조 분리회로는, 상기 제1보조 입력단과 상기 제1-1보조 출력단을 연결하는 제1-1보조 트랜지스터와, 상기 제1보조 입력단과 상기 제1-2보조 출력단을 연결하는 제1-2보조 트랜지스터를 포함하고, 상기 제2보조 분리회로는, 상기 제2보조 입력단과 상기 제2-1보조 출력단을 연결하는 제2-1보조 트랜지스터와, 상기 제2보조 입력단과 상기 제2-2보조 출력단을 연결하는 제2-2보조 트랜지스터를 포함할 수 있다.
상기 제1-1보조 트랜지스터의 게이트전극과 상기 제2-1보조 트랜지스터의 게이트전극에 전기적 신호를 인가할 수 있는 제1보조 신호선과, 상기 제1-2보조 트랜지스터의 게이트전극과 상기 제2-2보조 트랜지스터의 게이트전극에 전기적 신호를 인가할 수 있는 제2보조 신호선을 더 구비할 수 있다.
상기 제1보조 신호선을 통해 상기 제1-1보조 트랜지스터와 상기 제2-1보조 트랜지스터가 턴-온(turn-on)되면 상기 제1-2보조 트랜지스터와 상기 제2-2보조 트랜지스터는 턴-오프(turn-off)되고, 상기 제2보조 신호선을 통해 상기 제1-2보조 트랜지스터와 상기 제2-2보조 트랜지스터가 턴-온(turn-on)되면 상기 제1-1보조 트랜지스터와 상기 제2-1보조 트랜지스터는 턴-오프(turn-off)될 수 있다.
상기 제1분리회로는, 상기 제1입력단과 상기 제1-1출력단을 연결하는 제1-1트랜지스터와, 상기 제1입력단과 상기 제1-2출력단을 연결하는 제1-2트랜지스터를 포함하고, 상기 제1보조 분리회로는, 상기 제1보조 입력단과 상기 제1-1보조 출력단을 연결하는 제1-1보조 트랜지스터와, 상기 제1보조 입력단과 상기 제1-2보조 출력단을 연결하는 제1-2보조 트랜지스터를 포함할 수 있다.
상기 제1-1트랜지스터의 게이트전극과 상기 제1-1보조 트랜지스터의 게이트전극에 전기적 신호를 인가할 수 있는 제1신호선과, 상기 제1-2트랜지스터의 게이트전극과 상기 제1-2보조 트랜지스터의 게이트전극에 전기적 신호를 인가할 수 있는 제2신호선을 더 구비할 수 있다.
상기 제1신호선을 통해 상기 제1-1트랜지스터와 상기 제1-1보조 트랜지스터가 턴-온(turn-on)되면 상기 제1-2트랜지스터와 상기 제1-2보조 트랜지스터는 턴-오프(turn-off)되고, 상기 제2신호선을 통해 상기 제1-2트랜지스터와 상기 제1-2보조 트랜지스터가 턴-온(turn-on)되면 상기 제1-1트랜지스터와 상기 제1-1보조 트랜지스터는 턴-오프(turn-off)될 수 있다.
본 발명의 일 관점에 따르면, 컴포넌트영역 및 중간영역을 포함하는 보조 표시영역과 상기 보조 표시영역을 둘러싸는 메인 표시영역을 구비하는 기판과, 상기 중간영역에 배치된 제1보조 화소회로와 제1추가 화소회로와 상기 제1보조 화소회로에 전기적으로 연결된 제1-1보조 표시요소와, 상기 컴포넌트영역에 배치된 제1-1출력단과 제1-2출력단과 제1입력단을 갖는 제1분리회로와 상기 제1-1출력단에 전기적으로 연결된 제1-1추가 표시요소 및 상기 제1-2출력단에 전기적으로 연결된 제1-2추가 표시요소와, 상기 제1추가 화소회로와 상기 제1입력단을 전기적으로 연결하는 제1연결배선을 구비하는, 디스플레이 장치가 제공된다.
상기 중간영역에 배치된 제2추가 화소회로와, 상기 컴포넌트영역에 배치된 제2-1출력단과 제2-2출력단과 제2입력단을 갖는 제2분리회로와 상기 제2-1출력단에 전기적으로 연결된 제2-1추가 표시요소 및 상기 제2-2출력단에 전기적으로 연결된 제2-2추가 표시요소와, 상기 제2추가 화소회로와 상기 제2입력단을 전기적으로 연결하는 제2연결배선을 더 구비할 수 있다.
상기 제1분리회로는 상기 제1입력단과 상기 제1-1출력단을 연결하는 제1-1트랜지스터와 상기 제1입력단과 상기 제1-2출력단을 연결하는 제1-2트랜지스터를 포함하고, 상기 제2분리회로는 상기 제2입력단과 상기 제2-1출력단을 연결하는 제2-1트랜지스터와 상기 제2입력단과 상기 제2-2출력단을 연결하는 제2-2트랜지스터를 포함할 수 있다.
상기 제1-1트랜지스터의 게이트전극과 상기 제2-1트랜지스터의 게이트전극에 전기적 신호를 인가할 수 있는 제1신호선과, 상기 제1-2트랜지스터의 게이트전극과 상기 제2-2트랜지스터의 게이트전극에 전기적 신호를 인가할 수 있는 제2신호선을 더 구비할 수 있다.
상기 제1신호선을 통해 상기 제1-1트랜지스터와 상기 제2-1트랜지스터가 턴-온(turn-on)되면 상기 제1-2트랜지스터와 상기 제2-2트랜지스터는 턴-오프(turn-off)되고, 상기 제2신호선을 통해 상기 제1-2트랜지스터와 상기 제2-2트랜지스터가 턴-온(turn-on)되면 상기 제1-1트랜지스터와 상기 제2-1트랜지스터는 턴-오프(turn-off)될 수 있다.
상기 중간영역에 배치된 제1-1보조 출력단과 제1-2보조 출력단과 상기 제1보조 화소회로에 전기적으로 연결된 제1보조 입력단을 갖는 제1보조 분리회로와, 상기 중간영역에 배치된 상기 제1-2보조 출력단에 전기적으로 연결된 제1-2보조 표시요소를 더 구비하고, 상기 제1-1보조 표시요소는 상기 제1-1보조 출력단에 전기적으로 연결될 수 있다.
상기 중간영역에 배치된 제2보조 화소회로와, 상기 중간영역에 배치되며 제2-1보조 출력단과 제2-2보조 출력단과 상기 제2보조 화소회로에 전기적으로 연결된 제2보조 입력단을 갖는 제2보조 분리회로와, 상기 중간영역에 배치된 상기 제2-1보조 출력단에 전기적으로 연결된 제2-1보조 표시요소와, 상기 중간영역에 배치된 상기 제2-2보조 출력단에 전기적으로 연결된 제2-2보조 표시요소를 더 구비할 수 있다.
상기 제1보조 분리회로는 상기 제1보조 입력단과 상기 제1-1보조 출력단을 연결하는 제1-1보조 트랜지스터와 상기 제1보조 입력단과 상기 제1-2보조 출력단을 연결하는 제1-2보조 트랜지스터를 포함하고, 상기 제2보조 분리회로는 상기 제2보조 입력단과 상기 제2-1보조 출력단을 연결하는 제2-1보조 트랜지스터와 상기 제2보조 입력단과 상기 제2-2보조 출력단을 연결하는 제2-2보조 트랜지스터를 포함할 수 있다.
상기 제1-1보조 트랜지스터의 게이트전극과 상기 제2-1보조 트랜지스터의 게이트전극에 전기적 신호를 인가할 수 있는 제1보조 신호선과, 상기 제1-2보조 트랜지스터의 게이트전극과 상기 제2-2보조 트랜지스터의 게이트전극에 전기적 신호를 인가할 수 있는 제2보조 신호선을 더 구비할 수 있다.
상기 제1보조 신호선을 통해 상기 제1-1보조 트랜지스터와 상기 제2-1보조 트랜지스터가 턴-온(turn-on)되면 상기 제1-2보조 트랜지스터와 상기 제2-2보조 트랜지스터는 턴-오프(turn-off)되고, 상기 제2보조 신호선을 통해 상기 제1-2보조 트랜지스터와 상기 제2-2보조 트랜지스터가 턴-온(turn-on)되면 상기 제1-1보조 트랜지스터와 상기 제2-1보조 트랜지스터는 턴-오프(turn-off)될 수 있다.
상기 제1분리회로는 상기 제1입력단과 상기 제1-1출력단을 연결하는 제1-1트랜지스터와 상기 제1입력단과 상기 제1-2출력단을 연결하는 제1-2트랜지스터를 포함하고, 상기 제1보조 분리회로는 상기 제1보조 입력단과 상기 제1-1보조 출력단을 연결하는 제1-1보조 트랜지스터와 상기 제1보조 입력단과 상기 제1-2보조 출력단을 연결하는 제1-2보조 트랜지스터를 포함할 수 있다.
상기 제1-1트랜지스터의 게이트전극과 상기 제1-1보조 트랜지스터의 게이트전극에 전기적 신호를 인가할 수 있는 제1신호선과, 상기 제1-2트랜지스터의 게이트전극과 상기 제1-2보조 트랜지스터의 게이트전극에 전기적 신호를 인가할 수 있는 제2신호선을 더 구비할 수 있다.
상기 제1신호선을 통해 상기 제1-1트랜지스터와 상기 제1-1보조 트랜지스터가 턴-온(turn-on)되면 상기 제1-2트랜지스터와 상기 제1-2보조 트랜지스터는 턴-오프(turn-off)되고, 상기 제2신호선을 통해 상기 제1-2트랜지스터와 상기 제1-2보조 트랜지스터가 턴-온(turn-on)되면 상기 제1-1트랜지스터와 상기 제1-1보조 트랜지스터는 턴-오프(turn-off)될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 고품질의 이미지를 디스플레이할 수 있는 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 사시도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 사시도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 사시도이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 장치의 단면의 일부를 개략적으로 도시하는 단면도이다.
도 5는 도 1의 디스플레이 장치에 포함될 수 있는 디스플레이 패널을 개략적으로 나타내는 평면도이다.
도 6은 도 5의 디스플레이 패널의 일부분을 개략적으로 도시하는 개념도이다.
도 7은 도 1의 디스플레이 장치가 포함하는 일 화소의 등가회로도이다.
도 8은 도 1의 디스플레이 장치가 포함하는 추가 화소회로와 이에 연결된 추가 표시요소들의 등가회로도이다.
도 9는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 개념도이다.
도 10은 도 9의 디스플레이 장치가 포함하는 보조 화소회로와 이에 연결된 보조 표시요소들의 등가회로도이다.
도 11은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 개념도이다.
도 12는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 개념도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 사시도이다. 참고로 이하에서 화소라는 것은 부화소를 의미하는 것으로 이해될 수 있다.
도 1을 참조하면, 본 실시예에 따른 디스플레이 장치(1)는 표시영역(DA)과 표시영역(DA) 외측의 주변영역(NDA)을 포함한다. 표시영역(DA)은 보조 표시영역(ADA)과, 보조 표시영역(ADA)을 둘러싸는 메인 표시영역(MDA)을 포함한다. 보조 표시영역(ADA)은 보조 이미지를 표시하고, 메인 표시영역(MDA)은 메인 이미지를 표시함으로써, 보조 표시영역(ADA)과 메인 표시영역(MDA)은 개별적으로 또는 함께 이미지를 디스플레이 할 수 있다. 주변영역(NDA)은 표시요소들이 배치되지 않은 일종의 비표시영역일 수 있다. 표시영역(DA)은 주변영역(NDA)에 의해 전체적으로 둘러싸일 수 있다.
도 1은 디스플레이 장치(1)가 하나의 보조 표시영역(ADA)을 갖고, 메인 표시영역(MDA)이 그 하나의 보조 표시영역(ADA)을 둘러싸는 것으로 도시하고 있다. 하지만 본 발명이 이에 한정되는 것은 아니다. 예컨대 디스플레이 장치(1)는 복수개의 보조 표시영역(ADA)들을 가질 수 있고, 메인 표시영역(MDA)은 그러한 복수개의 보조 표시영역(ADA)들을 둘러싸고 복수개의 보조 표시영역(ADA)들 사이에 개재될 수 있다. 이 경우 복수개의 보조 표시영역(ADA)들의 형상 및 크기는 서로 상이할 수 있다.
디스플레이 장치(1)의 상면에 대략 수직인 방향(z축 방향)에서 보았을 시, 보조 표시영역(ADA)의 형상은 원형, 타원형, 사각형 등의 다각형, 별 형상 또는 다이아몬드 형상 등 다양한 형상을 가질 수 있다. 그리고 도 1에서는 디스플레이 장치(1)의 상면에 대략 수직인 방향(z축 방향)에서 보았을 시 대략 사각형 형상을 갖는 메인 표시영역(MDA)의 (+y방향) 상측 중앙에 보조 표시영역(ADA)이 배치된 것으로 도시하고 있으나, 보조 표시영역(ADA)은 사각형인 메인 표시영역(MDA)의 일측, 예컨대 우상측 또는 좌상측에 배치될 수도 있다.
디스플레이 장치(1)는 메인 표시영역(MDA)에 배치된 복수 개의 메인 표시요소(EDm)들과 보조 표시영역(ADA)에 배치된 제1-1보조 표시요소(EDa1-1) 및 추가 표시요소들(EDs1-1, EDs1-2)을 이용하여 이미지를 제공할 수 있다. 보조 표시영역(ADA)은 컴포넌트영역(CA)과, 컴포넌트영역(CA)을 적어도 부분적으로 둘러싸는 중간영역(MA)을 포함할 수 있다. 따라서, 중간영역(MA)은 컴포넌트영역(CA)과 메인 표시영역(MDA) 사이에 위치할 수 있다.
한편, 컴포넌트영역(CA)의 형상은 동일하거나 유사하지만 중간영역(MA)의 형상은 다양하게 변형되어, 보조표시영역(ADA)의 전체적인 형상이 다양하게 변형될 수도 있다. 예컨대 도 1에 도시된 것과 같이 보조 표시영역(ADA)은 메인 표시영역(MDA)에 의해 둘러싸여 메인 표시영역(MDA) 내에 위치할 수 있다. 또는, 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 사시도인 도 2에 도시된 것과 같이, 보조 표시영역(ADA)은 주변영역(NDA) 방향(+y 방향)으로 연장된 좁은 폭을 갖는 부분을 가질 수 있다. 또는, 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 사시도인 도 3에 도시된 것과 같이, 보조 표시영역(ADA)의 (+y 방향) 일측이 주변영역(NDA)과 접할 수도 있다.
컴포넌트영역(CA)에는 도 4를 참조하여 후술하는 것과 같이, 컴포넌트영역(CA)에 대응하여 디스플레이 패널의 하부에 전자요소인 컴포넌트(40, 도 4 참조)가 배치될 수 있다. 컴포넌트영역(CA)은 컴포넌트(40)로부터 외부로 출력되거나 외부로부터 컴포넌트(40)를 향해 진행하는 빛 또는/및 음향 등이 투과할 수 있는 투과영역(TA)을 포함할 수 있다.
컴포넌트(40)는 빛 또는 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 근접센서와 같이 거리를 측정하는 센서, 사용자의 신체의 일부(예, 지문, 홍채, 얼굴 등)을 인식하는 센서, 빛을 출력하는 소형 램프, 또는 화상을 캡쳐하는 이미지 센서(예, 카메라) 등일 수 있다. 빛을 이용하는 전자요소는 가시광, 적외선광 또는 자외선광 등 다양한 파장 대역의 빛을 이용할 수 있다. 음향을 이용하는 전자요소는 초음파 또는 다른 주파수 대역의 음향을 이용할 수 있다. 일부 실시예에서, 컴포넌트(40)는 발광부와 수광부와 같은 서브-컴포넌트들을 포함할 수 있다. 컴포넌트(40)는 일체화된 발광부와 수광부를 포함할 수도 있고, 물리적으로 분리된 구조인 한 쌍의 발광부와 수광부를 포함할 수도 있다.
본 발명의 일 실시예에 따른 디스플레이 장치의 경우, 컴포넌트영역(CA)을 통해 광이 투과하도록 할 시, 광 투과율은 약 10% 이상이거나, 약 20% 이상이거나, 약 30% 이상이거나, 약 40% 이상이거나, 약 50% 이상이거나, 약 60% 이상이거나, 약 70% 이상이거나, 약 75% 이상이거나, 약 80% 이상이거나, 약 85% 이상이거나, 약 90% 이상일 수 있다.
보조 표시영역(ADA)에는 제1-1보조 표시요소(EDa1-1) 및 추가 표시요소들(EDs1-1, EDs1-2)이 배치될 수 있다. 중간영역(MA)에는 제1-1보조 표시요소(EDa1-1)가 위치하고, 컴포넌트영역(CA)에는 추가 표시요소들(EDs1-1, EDs1-2)이 위치할 수 있다.
제1-1보조 표시요소(EDa1-1) 및 추가 표시요소들(EDs1-1, EDs1-2)은 빛을 방출하여, 소정의 이미지를 구현할 수 있다. 보조 표시영역(ADA)에서 디스플레이 되는 이미지는 보조 이미지로, 메인 표시영역(MDA)에서 디스플레이 되는 이미지에 비해서 해상도가 낮을 수 있다. 즉, 보조 표시영역(ADA) 내의 컴포넌트영역(CA)은 빛 및 음향이 투과할 수 있는 투과영역(TA)을 구비하므로, 투과영역(TA)에 화소가 배치되지 않는 경우, 단위 면적 당 배치될 수 있는 표시요소들의 수가 메인 표시영역(MDA)에 단위 면적 당 배치되는 메인 표시요소(EDm)들의 수에 비해 적을 수 있다.
또한, 보조 표시영역(ADA) 내의 중간영역(MA)은 투과영역(TA)을 구비하지는 않으나, 중간영역(MA)에 배치된 일부 화소회로(예컨대, 도 4의 제1추가 화소회로(PCs1))는 컴포넌트영역(CA)의 추가 표시요소들(EDs1-1, EDs1-2)을 구동하기 위한 것인바, 단위 면적 당 배치될 수 있는 보조 표시요소들의 수는 메인 표시영역(MDA)에 단위 면적 당 배치되는 메인 표시요소(EDm)들의 수에 비해 적을 수 있다.
참고로, 메인 표시요소(EDm)들, 제1-1보조 표시요소(EDa1-1) 및 추가 표시요소들(EDs1-1, EDs1-2) 각각은 디스플레이 장치(1)가 포함하는 화소일 수 있다. 즉, 메인 표시요소(EDm)들은 메인 디스플레이영역(MDA)에 위치하는 메인 화소들이고, 제1-1보조 표시요소(EDa1-1)는 중간영역(MA)에 위치하는 보조 화소이며, 추가 표시요소들(EDs1-1, EDs1-2)은 컴포넌트영역(CA)에 위치하는 추가 화소들일 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 디스플레이 장치(1)로서 유기 발광 디스플레이 장치를 예로 하여 설명하지만, 본 발명의 디스플레이 장치는 이에 제한되지 않는다. 예컨대 본 발명의 디스플레이 장치(1)는 무기 발광 디스플레이 장치(inorganic light-emitting display 또는 무기 EL 디스플레이 장치)이거나, 양자점 발광 디스플레이 장치(quantum dot light-emitting display)일 수도 있다. 예컨대, 디스플레이 장치(1)가 구비하는 표시요소의 발광층은 유기물을 포함하거나, 무기물을 포함하거나, 유기물과 양자점을 포함할 수 있다. 또한 디스플레이 장치(1)는 양자점을 포함하여 광의 파장을 변환시킬 수도 있다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 장치의 단면의 일부를 개략적으로 도시하는 단면도이다.
도 4에 도시된 것과 같이, 디스플레이 장치(1)는 디스플레이 패널(10) 및 이 디스플레이 패널(10)과 중첩하도록 배치된 컴포넌트(40)을 포함할 수 있다. 디스플레이 패널(10) 상부에는 디스플레이 패널(10)을 보호하는 커버 윈도우(미도시)가 배치될 수 있다.
디스플레이 패널(10)은 보조 이미지가 디스플레이되는 보조 표시영역(ADA) 및 메인 이미지가 디스플레이되는 메인 표시영역(MDA)를 포함할 수 있다. 보조 표시영역(ADA)은 컴포넌트(40)와 중첩되는 영역인 컴포넌트영역(CA)과 컴포넌트영역(CA)을 둘러싸는 중간영역(MA)을 포함할 수 있다.
디스플레이 패널(10)은 기판(100), 기판(100) 상의 표시층(DPL), 터치스크린층(TSL), 광학기능층(OFL) 및 기판(100) 하부에 배치된 패널 보호 부재(PB)를 포함할 수 있다.
표시층(DPL)은 박막트랜지스터(TFTm, TFTa, TFTs)들을 포함하는 회로층(PCL), 발광소자인 표시요소(EDm, EDa1-1, EDs1-1, EDs1-2)들을 포함하는 표시요소층(EDL) 및 박막봉지층(TFE)을 포함하는 밀봉부재(ENM)를 구비할 수 있다. 밀봉부재(ENM)는 박막봉지층(TFE)이 아닌 밀봉기판(미도시)을 포함할 수도 있다. 기판(100)과 표시층(DPL) 사이 및 표시층(DPL) 내에는 절연층(IL, IL')이 배치될 수 있다. 표시요소(EDm, EDa1-1, EDs1-1, EDs1-2)들 각각은 유기발광다이오드(OLED)일 수 있다.
기판(100)은 글라스, 금속 또는 고분자 수지를 포함할 수 있다. 만일 디스플레이 패널(10)이 플렉서블 또는 벤더블 특성을 가질 경우, 기판(100)은 예컨대 폴리에테르술폰(polyethersulphone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)와 같은 고분자 수지를 포함할 수 있다. 물론 기판(100)은 이와 같은 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 개재된 (실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 등의) 무기물을 포함하는 배리어층을 포함하는 다층구조를 가질 수도 있는 등, 다양한 변형이 가능하다.
디스플레이 패널(10)의 메인 표시영역(MDA)에는 메인 표시요소(EDm) 및 이와 연결된 메인 화소회로(PCm)를 포함할 수 있다. 메인 화소회로(PCm)는 메인 표시요소(EDm)의 발광 여부나 발광 정도 등을 제어할 수 있는 적어도 하나의 박막트랜지스터(TFTm)을 포함할 수 있다.
디스플레이 패널(10)의 중간영역(MA)에는 제1-1보조 표시요소(EDa1-1) 및 이와 연결된 제1보조 화소회로(PCa1)를 포함할 수 있다. 제1보조 화소회로(PCa1)는 제1-1보조 표시요소(EDa1-1)의 발광 여부나 발광 정도 등을 제어할 수 있는 적어도 하나의 박막트랜지스터(TFTa)을 포함할 수 있다.
디스플레이 패널(10)의 컴포넌트영역(CA)에는 제1-1추가 표시요소(EDs1-1)와 제1-2추가 표시요소(EDs1-2)가 배치된다. 하지만 제1-1추가 표시요소(EDs1-1)와 제1-2추가 표시요소(EDs1-2)의 발광 여부나 발광 정도 등을 제어할 수 있는 적어도 하나의 박막트랜지스터(TFTs)를 포함하는 제1추가 화소회로(PCs1)는 컴포넌트영역(CA)이 아닌 중간영역(MA)에 배치될 수 있다. 중간영역(MA)에 배치되는 제1분리회로(DMX1)는 제1입력단, 제1-1출력단 및 제1-2출력단을 갖는데, 제1추가 화소회로(PCs1)는 제1분리회로(DMX1)의 제1입력단에 전기적으로 연결되고, 제1분리회로(DMX1)의 제1-1출력단은 제1-1연결배선(CL1-1)을 통해 제1-1추가 표시요소(EDs1-1)에 전기적으로 연결되며, 제1분리회로(DMX1)의 제1-2출력단은 제1-2연결배선(CL1-2)을 통해 제1-2추가 표시요소(EDs1-2)에 전기적으로 연결된다. 도 4에서는 제1-1연결배선(CL1-1)과 제1-2연결배선(CL1-2)이 상이한 층에 위치하는 것으로 도시되어 있지만 이는 도시의 편의를 위한 것일 뿐이다. 즉, 제1-1연결배선(CL1-1)과 제1-2연결배선(CL1-2)은 동일한 층에 상호 교차하지 않도록 배치될 수도 있다. 이러한 제1-1연결배선(CL1-1)과 제1-2연결배선(CL1-2)은 투명 전도성 물질을 포함할 수 있다.
컴포넌트영역(CA) 중 제1-1추가 표시요소(EDs1-1)와 제1-2추가 표시요소(EDs1-2)가 배치되지 않는 영역을 투과영역(TA)으로 정의할 수 있다. 투과영역(TA)은 컴포넌트영역(CA)에 대응하여 배치된 컴포넌트(40)로부터 방출되는 빛/신호나 컴포넌트(40)로 입사되는 빛/신호가 투과(tansmission)되는 영역일 수 있다.
제1분리회로(DMX1)의 제1-1출력단과 제1-1추가 표시요소(EDs1-1)을 전기적으로 연결하는 제1-1연결배선(CL1-1)과, 제1분리회로(DMX1)의 제1-2출력단과 제1-2추가 표시요소(EDs1-2)을 전기적으로 연결하는 제1-2연결배선(CL1-2)은, 투과영역(TA)을 경유할 수 있다. 제1-1연결배선(CL1-1)과 제1-2연결배선(CL1-2)은 투과율이 높은 투명 전도성 물질을 포함할 수 있는 바, 투과영역(TA)에 제1-1연결배선(CL1-1)과 제1-2연결배선(CL1-2)이 배치된다고 하더라도 투과영역(TA)은 충분한 투과율을 확보할 수 있다. 이와 같은 본 실시예에 따른 디스플레이 장치의 경우, 컴포넌트영역(CA)에 제1추가 화소회로(PCs1)가 배치되지 않기에, 투과영역(TA)의 면적을 확장하기에 용이하며 투과영역(TA)에서의 광 투과율이 더욱 높일 수 있다.
표시요소층(EDL)은 도 4에 도시된 것 같이 박막봉지층(TFE)으로 커버되거나, 또는 밀봉기판으로 커버될 수 있다. 일 실시예로, 박막봉지층(TFE)은 도 4에 도시된 바와 같이 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 예컨대, 박막봉지층(TFE)은 제1무기봉지층(310) 및 제2무기봉지층(330)과 이들 사이의 유기봉지층(320)을 포함할 수 있다.
제1무기봉지층(310) 및 제2무기봉지층(330)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2)과 같은 하나 이상의 무기 절연물을 포함할 수 있으며, 화학기상증착법(CVD) 등에 의해 형성될 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 소재를 포함할 수 있다. 폴리머 계열의 소재로는 실리콘계 수지, 아크릴계 수지(예컨대, 폴리메틸메타크릴레이트, 폴리아크릴산 등), 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
제1무기봉지층(310), 유기봉지층(320) 및 제2무기봉지층(330) 각각은 메인 표시영역(MDA) 및 보조 표시영역(ADA)을 커버하도록 일체(一體)로 형성될 수 있다.
터치스크린층(TSL)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 터치스크린층(TSL)은 터치전극 및 터치전극과 연결된 터치 배선들을 포함할 수 있다. 터치스크린층(TSL)은 자기 정전 용량 방식 또는 상호 정전 용량 방식으로 외부 입력을 감지할 수 있다.
터치스크린층(TSL)은 박막봉지층(TFE) 상에 형성될 수 있다. 또는, 터치스크린층(TSL)은 터치기판 상에 별도로 형성된 후 광학 투명 접착제(OCA)와 같은 점착층을 통해 박막봉지층(TFE) 상에 배치될 수 있다. 일 실시예로서, 터치스크린층(TSL)은 박막봉지층(TFE) 바로 위에 직접 형성될 수 있으며, 이 경우 점착층은 터치스크린층(TSL)과 박막봉지층(TFE) 사이에 개재되지 않을 수 있다.
광학기능층(OFL)은 반사 방지층을 포함할 수 있다. 반사 방지층은 외부에서 디스플레이 장치(1)를 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다. 일 실시예로, 광학기능층(OFL)은 편광 필름일 수 있다. 필요에 따라 광학기능층(OFL)은 투과영역(TA)에 대응하는 개구(미도시)를 가져, 투과영역(TA)의 광투과율이 높아지도록 할 수 있다. 이러한 개구에는 광투명수지(OCR, optically clear resin)와 같은 투명한 물질이 채워질 수 있다. 필요에 따라, 광학기능층(OFL)은 블랙매트릭스와 컬러필터들을 포함하는 필터 플레이트일 수 있다.
패널 보호 부재(PB)는 기판(100)의 하부에 부착되어, 기판(100)을 지지하고 보호하는 역할을 할 수 있다. 패널 보호 부재(PB)는 컴포넌트영역(CA)에 대응하는 개구(PB_OP)를 가질 수 있다. 패널 보호 부재(PB)가 개구(PB_OP)를 갖도록 함으로써, 컴포넌트영역(CA)의 광 투과율을 향상시킬 수 있다. 패널 하부 커버(PB)은 폴리에틸렌 테레프탈레이트(polyethyleneterephthalate) 또는 폴리이미드(polyimide)를 포함할 수 있다.
컴포넌트영역(CA)의 면적은 컴포넌트(40)가 배치되는 면적보다 클 수 있다. 이에 따라, 패널 보호 부재(PB)에 구비된 개구(PB_OP)의 면적은 컴포넌트영역(CA)의 면적과 일치하지 않을 수 있다. 한편, 도 4에서는 컴포넌트(40)가 디스플레이 패널(10)로부터 이격되어 배치된 것으로 도시하고 있지만, 컴포넌트(40)의 적어도 일부는 패널 보호 부재(PB)에 구비된 개구(PB_OP) 내에 삽입될 수도 있다.
필요에 따라, 컴포넌트영역(CA)에는 복수개의 컴포넌트(40)들이 배치될 수도 있다. 이 경우 컴포넌트(40)들은 서로 기능을 달리할 수 있다. 예컨대, 컴포넌트(40)들은 카메라(촬상소자), 태양전지, 플래시(flash), 근접 센서, 조도 센서 및 홍채 센서 중 적어도 두 개를 포함할 수 있다.
한편, 도 4에 도시된 것 같이 중간영역(MA)의 제1보조 화소회로(PCa1) 및 제1추가 화소회로(PCs1)의 하부에 하부금속층(bottom metal layer, BML)이 배치될 수 있다. 하부금속층(BML)은 화소회로들을 보호하기 위해 화소회로들과 중첩하여 배치될 수 있다. 예컨대, 중간영역(MA)에 배치된 하부금속층(BML)은 제1보조 화소회로(PCa1) 및 제1추가 화소회로(PCs1)와 기판(100) 사이에서, 제1보조 화소회로(PCa1) 및 제1추가 화소회로(PCs1)와 중첩되도록 배치될 수 있다. 이러한 하부금속층(BML)은 외부 광이 제1보조 화소회로(PCa1) 및 제1추가 화소회로(PCs1)에 도달하여 이들에 영향을 미치는 것을 방지하거나 최소화할 수 있다. 물론 필요에 따라, 하부금속층(BML)은 표시영역(DA) 전체에 대응하도록 형성되고, 컴포넌트영역(CA)에 대응하는 하부-홀을 포함할 수도 있다. 물론 디스플레이 장치는 하부금속층(BML)을 갖지 않을 수도 있다.
도 5는 도 1의 디스플레이 장치에 포함될 수 있는 디스플레이 패널(10)을 개략적으로 나타내는 평면도이다.
메인 표시영역(MDA)에는 복수의 메인 표시요소(EDm)들이 배치된다. 표시요소(EDm)들 각각은 대응하는 메인 화소회로(PCm)에 전기적으로 연결된다. 표시요소(EDm)들은 대응하는 메인 화소회로(PCm)와 중첩되어 배치될 수 있다. 표시요소(EDm)는 예컨대 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다. 메인 표시영역(MDA)은 밀봉부재로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다.
메인 표시영역(MDA)에 의해 둘러싸이는 보조 표시영역(ADA)에는 제1-1보조 표시요소(EDa1-1), 제1-1추가 표시요소(EDs1-1) 및 제1-2추가 표시요소(EDs1-2)가 배치된다. 제1-1보조 표시요소(EDa1-1), 제1-1추가 표시요소(EDs1-1) 및 제1-2추가 표시요소(EDs1-2)는 예컨대, 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다. 보조 표시영역(ADA)은 밀봉부재로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다.
보조 표시영역(ADA)은 컴포넌트영역(CA)과 이를 둘러싸는 중간영역(MA)을 포함할 수 있다. 제1-1보조 표시요소(EDa1-1)는 중간영역(MA)에 배치되고, 제1-1추가 표시요소(EDs1-1) 및 제1-2추가 표시요소(EDs1-2)는 컴포넌트영역(CA)에 배치될 수 있다.
제1-1보조 표시요소(EDa1-1)는 제1-1보조 표시요소(EDa1-1)를 제어하는 제1보조 화소회로(PCa1)에 전기적으로 연결되고, 제1-1추가 표시요소(EDs1-1) 및 제1-2추가 표시요소(EDs1-2)는 제1분리회로(DMX1)를 통해 제1-1추가 표시요소(EDs1-1) 및 제1-2추가 표시요소(EDs1-2)를 제어하는 제1추가 화소회로(PCs1)에 전기적으로 연결된다. 이러한 제1보조 화소회로(PCa1), 제1추가 화소회로(PCs1) 및 제1분리회로(DMX1)는 모두 중간영역(MA)에 배치될 수 있다. 이에 따라 제1-1추가 표시요소(EDs1-1) 및 제1-2추가 표시요소(EDs1-2)와 제1분리회로(DMX1)는 제1-1연결배선(CL1-1) 및 제1-2연결배선(CL1-2)에 의해 연결될 수 있다. 제1보조 화소회로(PCa1)와 제1-1보조 표시요소(EDa1-1)는 중첩하여 배치될 수 있다.
한편, 전술한 것과 같이 컴포넌트영역(CA)은 투과영역(TA)을 가질 수 있다. 이처럼 컴포넌트영역(CA)은 투과영역(TA)을 갖기에, 컴포넌트영역(CA)의 해상도는 메인 표시영역(MDA)의 해상도보다 낮을 수 있다. 예컨대, 컴포넌트영역(CA)의 해상도는 메인 표시영역(MDA)의 해상도의 약 1/2, 3/8, 1/3, 1/4, 2/9, 1/8, 1/9, 1/16 등일 수 있다. 예컨대, 메인 표시영역(MDA)의 해상도는 약 400ppi 이상이고, 컴포넌트영역(CA)의 해상도는 약 200ppi 또는 약 100ppi 일 수 있다.
표시영역(DA)의 화소회로들(PCm, PCa1, PCs1) 각각은 주변영역(NDA)에 배치된 외곽회로들과 전기적으로 연결될 수 있다. 주변영역(NDA)에는 제1스캔구동회로(SDR1), 제2스캔구동회로(SDR2), 단자부(PAD), 구동전압 공급라인(11) 및 공통전압 공급라인(13)이 배치될 수 있다.
제1스캔구동회로(SDR1)는 표시영역(DA)의 (-x 방향) 일측에 배치될 수 있다. 제2스캔구동회로(SDR2)는 메인 표시영역(MDA)을 중심으로 제1스캔구동회로(SDR1)와 대칭적으로 배치될 수 있다. 제1스캔구동회로(SDR1)는 스캔선(SL)을 통해 메인 화소회로(PCm)들 중 일부에 연결되어 스캔 신호를 인가할 수 있다. 제2스캔구동회로(SDR2)는 스캔선(미도시)을 통해 메인 화소회로(PCm)들 중 다른 일부에 연결되어 스캔 신호를 인가할 수 있다. 제1스캔구동회로(SDR1)는 발광제어선(EL)을 통해 메인 화소회로(PCm)들 중 일부에 연결되어 발광 제어 신호를 인가할 수 있다. 제2스캔구동회로(SDR2)는 발광제어선(미도시)을 통해 메인 화소회로(PCm)들 중 다른 일부에 연결되어 발광 제어 신호를 인가할 수 있다. 물론 제1스캔구동회로(SDR1) 또는 제2스캔구동회로(SDR2)는 제1보조 화소회로(PCa1) 및 제1추가 화소회로(PCs1)에도 스캔 신호 등을 인가할 수 있다.
단자부(PAD)는 기판(100)의 일측에 배치될 수 있다. 단자부(PAD)는 절연층에 의해 덮이지 않고 노출되어 표시 회로 보드(30)와 연결된다. 표시 회로 보드(30)에는 표시 구동부(32)가 배치될 수 있다.
표시 구동부(32)는 제1스캔구동회로(SDR1)와 제2스캔구동회로(SDR2)에 전달하는 제어 신호를 생성할 수 있다. 또한 표시 구동부(32)는 데이터 신호를 생성하며, 생성된 데이터 신호는 팬아웃 배선(FW) 및 팬아웃 배선(FW)과 연결된 데이터선(DL)을 통해 메인 화소회로(PCm), 제1보조 화소회로(PCa1) 및 제1추가 화소회로(PCs1)에 전달될 수 있다.
표시 구동부(32)는 구동전압 공급라인(11)에 구동전압(ELVDD)을 공급할 수 있고, 공통전압 공급라인(13)에 공통전압(ELVSS)을 공급할 수 있다. 구동전압(ELVDD)은 구동전압 공급라인(11)과 연결된 구동전압선(PL)을 통해 메인 화소회로(PCm), 제1보조 화소회로(PCa1) 및 제1추가 화소회로(PCs1)에 인가되고, 공통전압(ELVSS)은 공통전압 공급라인(13)과 연결되어 메인 표시요소(EDm), 제1-1보조 표시요소(EDa1-1), 제1-1추가 표시요소(EDs1-1) 및 제1-2추가 표시요소(EDs1-2)의 대향전극에 인가될 수 있다.
구동전압 공급라인(11)은 메인 표시영역(MDA)의 하측에서 x방향으로 연장되어 구비될 수 있다. 공통전압 공급라인(13)은 루프 형상에서 일측이 개방된 형상을 가져, 메인 표시영역(MDA)을 부분적으로 둘러쌀 수 있다.
도 6은 도 5의 디스플레이 패널의 일부분을 개략적으로 도시하는 개념도이다.
전술한 것과 같이, 제1-1보조 표시요소(EDa1-1), 제1보조 화소회로(PCa1), 제1추가 화소회로(PCs1) 및 제1분리회로(DMX1)는 모두 중간영역(MA)에 배치될 수 있다. 그리고 제1-1추가 표시요소(EDs1-1)와 제1-2추가 표시요소(EDs1-2)는 컴포넌트영역(CA)에 배치되며, 제1-1추가 표시요소(EDs1-1) 및 제1-2추가 표시요소(EDs1-2)와 제1분리회로(DMX1)는 제1-1연결배선(CL1-1) 및 제1-2연결배선(CL1-2)에 의해 연결될 수 있다.
만일 컴포넌트영역(CA)에 배치된 제1-1추가 표시요소(EDs1-1)가 대응하는 한 화소회로에 연결되고 제1-2추가 표시요소(EDs1-2)가 대응하는 다른 화소회로에 연결된다면, 그 한 화소회로와 다른 화소회로 각각이 중간영역(MA)에 배치된다. 하지만 본 실시예에 따른 디스플레이 장치의 경우 제1-1추가 표시요소(EDs1-1) 및 제1-2추가 표시요소(EDs1-2)는 제1분리회로(DMX1)를 통해 하나의 제1추가 화소회로(PCs1)에 의해 제어된다. 따라서 중간영역(MA)에 배치되는 추가 화소회로들의 개수를 획기적으로 줄일 수 있으며, 이에 따라 중간영역(MA)에서 제1-1보조 표시요소(EDa1-1) 등을 통해 더 고해상도의 이미지를 디스플레이할 수 있다. 참고로 제1분리회로(DMX1)의 구성은 추가 화소회로의 구성보다 간단하기에, 중간영역(MA)에서 제1분리회로(DMX1)가 차지하는 면적은 한 개의 추가 화소회로가 차지하는 면적보다 훨씬 작다.
물론 도 6 등에 도시된 것과 같이, 본 실시예에 따른 디스플레이 장치는 제2추가 화소회로(PCs2), 제2입력단과 제2-1출력단과 제2-2출력단을 갖는 제2분리회로(DMX2), 제2-1추가 표시요소(EDs2-1) 및 제2-2추가 표시요소(EDs2-2)를 더 구비할 수 있다. 제2추가 화소회로(PCs2) 및 제2분리회로(DMX2)는 중간영역(MA)에 배치되며, 제2추가 화소회로(PCs2)와 제2분리회로(DMX2)의 제2입력단은 전기적으로 연결될 수 있다. 그리고 제2-1추가 표시요소(EDs2-1)와 제2-2추가 표시요소(EDs2-2)는 컴포넌트영역(CA)에 배치되며, 제2-1추가 표시요소(EDs2-1)와 제2분리회로(DMX2)의 제2-1출력단은 제2-1연결배선(CL2-1)에 의해 연결되고, 제2-2추가 표시요소(EDs2-2)와 제2분리회로(DMX2)의 제2-2출력단은 제2-2연결배선(CL2-2)에 의해 연결될 수 있다. 이에 따라 제2추가 화소회로(PCs2)를 통해 제2-1추가 표시요소(EDs2-1)와 제2-2추가 표시요소(EDs2-2)를 제어할 수 있다.
제1분리회로(DMX1)는, 도 6에 도시된 것과 같이 제1입력단과 제1-1출력단을 연결하는 제1-1트랜지스터(TFT1-1)와, 제1입력단과 제1-2출력단을 연결하는 제1-2트랜지스터(TFT1-2)를 포함할 수 있다. 마찬가지로 제2분리회로(DMX2)는, 제2입력단과 제2-1출력단을 연결하는 제2-1트랜지스터(TFT2-1)와, 제2입력단과 제2-2출력단을 연결하는 제2-2트랜지스터(TFT2-2)를 포함할 수 있다. 이처럼 제1분리회로(DMX1)와 제2분리회로(DMX2)는 후술하는 것과 같은 추가 화소회로보다 간단한 구성을 갖기에, 제1분리회로(DMX1)와 제2분리회로(DMX2) 각각의 면적은 추가 화소회로의 면적보다 작을 수 있다.
제1분리회로(DMX1)의 제1-1트랜지스터(TFT1-1)의 게이트전극과 제2분리회로(DMX2)의 제2-1트랜지스터(TFT2-1)의 게이트전극은 제1신호선(SGL1)에 전기적으로 연결될 수 있다. 그리고 제1분리회로(DMX1)의 제1-2트랜지스터(TFT1-2)의 게이트전극과 제2분리회로(DMX2)의 제2-2트랜지스터(TFT2-2)의 게이트전극은 제2신호선(SGL2)에 전기적으로 연결될 수 있다. 이에 따라 제1신호선(SGL1)을 통해 제1분리회로(DMX1)의 제1-1트랜지스터(TFT1-1)와 제2분리회로(DMX2)의 제2-1트랜지스터(TFT2-1)의 작동여부를 제어할 수 있고, 제2신호선(SGL2)을 통해 제1분리회로(DMX1)의 제1-2트랜지스터(TFT1-2)와 제2분리회로(DMX2)의 제2-2트랜지스터(TFT2-2)의 작동여부를 제어할 수 있다.
즉, 제1신호선(SGL1)을 통해 제1-1트랜지스터(TFT1-1)와 제2-1트랜지스터(TFT2-1)가 턴-온(turn-on)되면 제2신호선(SGL2)을 통해 제1-2트랜지스터(TFT1-2)와 제2-2트랜지스터(TFT2-2)는 턴-오프(turn-off)되도록 하고, 제1신호선(SGL1)을 통해 제1-1트랜지스터(TFT1-1)와 제2-1트랜지스터(TFT2-1)가 턴-오프되면 제2신호선(SGL2)을 통해 제1-2트랜지스터(TFT1-2)와 제2-2트랜지스터(TFT2-2)는 턴-온되도록 할 수 있다. 이에 따라, 제1신호선(SGL1)을 통해 제1-1트랜지스터(TFT1-1)와 제2-1트랜지스터(TFT2-1)가 턴-온되면 제1추가 화소회로(PCs1)가 제1-1추가 표시요소(EDs1-1)를 제어하고 제2추가 화소회로(PCs2)가 제2-1추가 표시요소(EDs2-1)를 제어하도록 하며, 제2신호선(SGL2)을 통해 제1-2트랜지스터(TFT1-2)와 제2-2트랜지스터(TFT2-2)는 턴-온되면 제1추가 화소회로(PCs1)가 제1-2추가 표시요소(EDs1-2)를 제어하고 제2추가 화소회로(PCs2)가 제2-2추가 표시요소(EDs2-2)를 제어하도록 할 수 있다.
참고로 제1추가 화소회로(PCs1)가 제1-1추가 표시요소(EDs1-1)와 제1-2추가 표시요소(EDs1-2)를 제어하는 동안, 제1보조 화소회로(PCa1)는 제1-1보조 표시요소(EDa1-1)를 제어할 수 있다. 그리고 제1신호선(SGL1)과 제2신호선(SGL2)는 주변영역(NDA)에 위치한 분리회로 구동회로로부터 선택신호를 인가받을 수 있다.
도 7은 도 1의 디스플레이 장치가 포함하는 일 화소의 등가회로도이다. 도 7의 등가회로도는 화소회로(PC)와 이에 전기적으로 연결된 표시요소(ED)를 포함하는 바, 도 7의 화소회로(PC)는 도 5 등에 도시된 메인 화소회로(PCm) 또는 제1보조 화소회로(PCa1)에 대응할 수 있고, 도 7의 표시요소(ED)는 도 5 등에 도시된 메인 표시요소(EDm) 또는 제1-1보조 표시요소(EDa1-1)에 대응할 수 있다.
화소회로(PC)는 도 7에 도시된 것과 같이 복수의 박막트랜지스터들(T1 내지 T7) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 복수의 박막트랜지스터들(T1 내지 T7) 및 스토리지 커패시터(Cst)는 신호선들(SL1, SL2, SLp, SLn, EL, DL), 제1초기화전압라인(VL1), 제2초기화전압라인(VL2) 및 구동전압라인(PL)에 연결될 수 있다. 이러한 배선들 중 적어도 어느 하나, 예컨대, 구동전압라인(PL)은 이웃하는 화소(P)들에서 공유될 수 있다.
복수의 박막트랜지스터들(T1 내지 T7)은 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 제1초기화 트랜지스터(T4), 동작제어 트랜지스터(T5), 발광제어 트랜지스터(T6) 및 제2초기화 트랜지스터(T7)를 포함할 수 있다.
표시요소(ED)는 유기발광다이오드일 수 있으며, 이 경우 유기발광다이오드는 화소전극 및 대향전극을 포함할 수 있고, 유기발광다이오드의 화소전극은 발광제어 트랜지스터(T6)을 매개로 구동 트랜지스터(T1)에 연결되어 구동 전류를 제공받고, 대향전극은 제2전원전압(ELVSS)을 제공받을 수 있다. 유기발광다이오드는 구동 전류에 상응하는 휘도의 광을 생성할 수 있다.
복수의 박막트랜지스터들(T1 내지 T7) 중 일부는 NMOS(n-channel MOSFET)이고 나머지는 PMOS(p-channel MOSFET)일 수 있다. 예컨대, 복수의 박막트랜지스터들(T1 내지 T7) 중 보상 트랜지스터(T3)와 제1초기화 트랜지스터(T4)는 NMOS(n-channel MOSFET)이고, 나머지는 PMOS(p-channel MOSFET)일 수 있다. 또는, 복수의 박막트랜지스터들(T1 내지 T7) 중 보상 트랜지스터(T3), 제1초기화 트랜지스터(T4) 및 제2초기화 트랜지스터(T7)은 NMOS이고, 나머지는 PMOS일 수 있다. 또는, 복수의 박막트랜지스터들(T1 내지 T7) 모두 NMOS이거나 모두 PMOS일 수 있다. 복수의 박막트랜지스터들(T1 내지 T7)는 비정질실리콘 또는 폴리실리콘을 포함할 수 있다. 필요에 따라, NMOS인 박막트랜지스터는 산화물 반도체를 포함할 수 있다. 이하에서는 편의상 보상 트랜지스터(T3)와 제1초기화 트랜지스터(T4)는 산화물 반도체를 포함하는 NMOS(n-channel MOSFET)이고, 나머지는 PMOS(p-channel MOSFET)인 경우에 대해 설명한다.
신호선은 제1스캔신호(Sn)를 전달하는 제1스캔라인(SL1), 제2스캔신호(Sn')를 전달하는 제2스캔라인(SL2), 제1초기화 트랜지스터(T4)에 이전 스캔신호(Sn-1)를 전달하는 이전 스캔라인(SLp), 제2초기화 트랜지스터(T7)에 이후 스캔신호(Sn+1)를 전달하는 이후 스캔라인(SLn), 동작제어 트랜지스터(T5) 및 발광제어 트랜지스터(T6)에 발광제어신호(En)를 전달하는 발광제어라인(EL), 그리고 제1스캔라인(SL1)과 교차하며 데이터 신호(Dm)를 전달하는 데이터선(DL)을 포함할 수 있다.
구동전압라인(PL)은 구동 트랜지스터(T1)에 구동전압(ELVDD)을 전달하고, 제1초기화전압라인(VL1)은 구동 트랜지스터(T1)를 초기화하는 제1초기화전압(Vint1)을 전달하며, 제2초기화전압라인(VL2)은 유기발광다이오드(OLED)의 화소전극을 초기화하는 제2초기화전압(Vint2)을 전달할 수 있다.
구동 트랜지스터(T1)의 구동 게이트전극은 제2노드(N2)를 통해 스토리지 커패시터(Cst)와 연결되어 있고, 구동 트랜지스터(T1)의 소스영역과 드레인영역 중 어느 하나는 제1노드(N1)를 통해 동작제어 트랜지스터(T5)를 경유하여 구동전압라인(PL)에 연결되어 있으며, 구동 트랜지스터(T1)의 소스영역과 드레인영역 중 다른 하나는 제3노드(N3)를 통해 발광제어 트랜지스터(T6)를 경유하여 유기발광다이오드의 화소전극과 전기적으로 연결될 수 있다. 구동 트랜지스터(T1)는 스위칭 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기발광다이오드(OLED)에 구동전류를 공급할 수 있다. 즉, 구동 트랜지스터(T1)는 데이터 신호(Dm)에 의해 달라지는 제2노드(N2)에 인가된 전압에 대응하여, 구동전압라인(PL)과 전기적으로 접속된 제1노드(N1)로부터 유기발광다이오드로 흐르는 전류량을 제어할 수 있다.
스위칭 트랜지스터(T2)의 스위칭 게이트전극은 제1스캔신호(Sn)를 전달하는 제1스캔라인(SL1)에 연결되어 있고, 스위칭 트랜지스터(T2)의 소스영역과 드레인영역 중 어느 하나는 데이터선(DL)에 연결되어 있으며, 스위칭 트랜지스터(T2)의 소스영역과 드레인영역 중 다른 하나는 제1노드(N1)를 통해 구동 트랜지스터(T1)에 연결되면서 동작제어 트랜지스터(T5)를 경유하여 구동전압라인(PL)에 연결될 수 있다. 스위칭 트랜지스터(T2)는 제1스캔라인(SL1)에 인가된 전압에 대응하여, 데이터선(DL)으로부터의 데이터 신호(Dm)를 제1노드(N1)로 전달할 수 있다. 즉, 스위칭 트랜지스터(T2)는 제1스캔라인(SL1)을 통해 전달받은 제1스캔신호(Sn)에 따라 턴-온되어 데이터선(DL)으로 전달된 데이터 신호(Dm)를 제1노드(N1)를 통해 구동 트랜지스터(T1)로 전달하는 스위칭 동작을 수행할 수 있다.
보상 트랜지스터(T3)의 보상 게이트전극은 제2스캔라인(SL2)에 연결되어 있다. 보상 트랜지스터(T3)의 소스영역과 드레인영역 중 어느 하나는 제3노드(N3)를 통해 발광제어 트랜지스터(T6)를 경유하여 유기발광다이오드의 화소전극에 연결될 수 있다. 보상 트랜지스터(T3)의 소스영역과 드레인영역 중 다른 하나는 제2노드(N2)를 통해 스토리지 커패시터(Cst)의 제1커패시터 전극(CE1) 및 구동 트랜지스터(T1)의 구동 게이트전극에 연결될 수 있다. 이러한 보상 트랜지스터(T3)는 제2스캔라인(SL2)을 통해 전달받은 제2스캔신호(Sn')에 따라 턴-온되어 구동 트랜지스터(T1)를 다이오드 연결시킬 수 있다.
제1초기화 트랜지스터(T4)의 제1초기화 게이트전극은 이전 스캔라인(SLp)에 연결될 수 있다. 제1초기화 트랜지스터(T4)의 소스영역과 드레인영역 중 어느 하나는 제1초기화전압라인(VL1)에 연결될 수 있다. 제1초기화 트랜지스터(T4)의 소스영역과 드레인영역 중 다른 하나는 제2노드(N2)를 통해 스토리지 커패시터(Cst)의 제1커패시터 전극(CE1)과 구동 트랜지스터(T1)의 구동 게이트전극 등에 연결될 수 있다. 제1초기화 트랜지스터(T4)는 이전스캔라인(SLp)에 인가된 전압에 대응하여, 제1초기화전압라인(VL1)으로부터의 제1초기화전압(Vint1)을 제2노드(N2)에 인가할 수 있다. 즉, 제1초기화 트랜지스터(T4)는 이전 스캔라인(SLp)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 제1초기화전압(Vint1)을 구동 트랜지스터(T1)의 구동 게이트전극에 전달하여 구동 트랜지스터(T1)의 구동 게이트전극의 전압을 초기화시키는 초기화동작을 수행할 수 있다.
동작제어 트랜지스터(T5)의 동작제어 게이트전극은 발광제어라인(EL)에 연결되어 있으며, 동작제어 트랜지스터(T5)의 소스영역과 드레인영역 중 어느 하나는 구동전압라인(PL)과 연결되어 있고 다른 하나는 제1노드(N1)를 통해 구동 트랜지스터(T1) 및 스위칭 트랜지스터(T2)에 연결될 수 있다.
발광제어 트랜지스터(T6)의 발광제어 게이트전극은 발광제어라인(EL)에 연결되어 있고, 발광제어 트랜지스터(T6)의 소스영역과 드레인영역 중 어느 하나는 제3노드(N3)를 통해 구동 트랜지스터(T1) 및 보상 트랜지스터(T3)에 연결되어 있으며, 발광제어 트랜지스터(T6)의 소스영역과 드레인영역 중 다른 하나는 유기발광다이오드의 화소전극에 전기적으로 연결될 수 있다.
동작제어 트랜지스터(T5) 및 발광제어 트랜지스터(T6)는 발광제어라인(EL)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴-온되어, 구동전압(ELVDD)이 유기발광다이오드에 전달되어 유기발광다이오드에 구동전류가 흐르도록 한다.
제2초기화 트랜지스터(T7)의 제2초기화 게이트전극은 이후 스캔라인(SLn)에 연결되어 있고, 제2초기화 트랜지스터(T7)의 소스영역과 드레인영역 중 어느 하나는 유기발광다이오드의 화소전극에 연결되어 있으며, 제2초기화 트랜지스터(T7)의 소스영역과 드레인영역 중 다른 하나는 제2초기화전압라인(VL2)에 연결되어, 제2초기화전압(Vint2)을 제공받을 수 있다. 제2초기화 트랜지스터(T7)는 이후 스캔라인(SLn)을 통해 전달받은 이후 스캔신호(Sn+1)에 따라 턴-온되어 유기발광다이오드의 화소전극을 초기화시킨다. 이후 스캔라인(SLn)은 제1스캔라인(SL1)과 동일할 수 있다. 이 경우 해당 스캔라인은 동일한 전기적 신호를 시간차를 두고 전달하여, 제1스캔라인(SL1)으로 기능하기도 하고 다음 스캔라인(SLn)으로 기능할 수도 있다. 즉, 이후 스캔라인(SLn)은 도 7에 도시된 화소에 인접한 화소로서 데이터선(DL)에 전기적으로 연결된 화소의 제1스캔라인일 수 있다.
제2초기화 트랜지스터(T7)는 도 7에 도시된 바와 같이 제1스캔라인(SL1)에 연결될 수 있다. 하지만 본 발명이 이에 한정되는 것은 아니며, 제2초기화 트랜지스터(T7)는 발광제어라인(EL)에 연결되어 발광제어신호(En)에 따라 구동될 수도 있다.
스토리지 커패시터(Cst)는 제1커패시터 전극(CE1)과 제2커패시터 전극(CE2)을 포함할 수 있다. 스토리지 커패시터(Cst)의 제1커패시터 전극(CE1)은 제2노드(N2)를 통해 구동 트랜지스터(T1)의 구동 게이트전극과 연결되며, 스토리지 커패시터(Cst)의 제2커패시터 전극(CE2)은 구동전압라인(PL)과 연결된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(T1)의 구동 게이트전극 전압과 구동전압(ELVDD) 차에 대응하는 전하가 저장될 수 있다.
일 실시예에 따른 각 화소회로(PC)의 구체적 동작은 다음과 같다.
초기화 기간 동안, 이전 스캔라인(SLp)을 통해 이전 스캔신호(Sn-1)가 공급되면, 이전 스캔신호(Sn-1)에 대응하여 제1초기화 트랜지스터(T4)가 턴-온되며, 제1초기화전압라인(VL1)으로부터 공급되는 제1초기화전압(Vint1)에 의해 구동 트랜지스터(T1)가 초기화된다.
데이터 프로그래밍 기간 동안, 제1스캔라인(SL1) 및 제2스캔라인(SL2)을 통해 제1스캔신호(Sn) 및 제2스캔신호(Sn')가 공급되면, 제1스캔신호(Sn) 및 제2스캔신호(Sn')에 대응하여 스위칭 트랜지스터(T2) 및 보상 트랜지스터(T3)가 턴-온된다. 이 때, 구동 트랜지스터(T1)는 턴-온된 보상 트랜지스터(T3)에 의해 다이오드 연결되고, 순방향으로 바이어스 된다. 그러면, 데이터선(DL)으로부터 공급된 데이터 신호(Dm)에서 구동 트랜지스터(T1)의 문턱 전압(threshold voltage, Vth)만큼 감소한 보상 전압(Dm+Vth, Vth는 (-)의 값)이 구동 트랜지스터(T1)의 구동 게이트전극에 인가된다. 스토리지 커패시터(Cst)의 양단에는 구동 전압(ELVDD)과 보상 전압(Dm+Vth)이 인가되고, 스토리지 커패시터(Cst)에는 양단 전압 차에 대응하는 전하가 저장된다.
발광 기간 동안, 발광제어라인(EL)으로부터 공급되는 발광제어신호(En)에 의해 동작제어 트랜지스터(T5) 및 발광제어 트랜지스터(T6)가 턴-온된다. 구동 트랜지스터(T1)의 구동 게이트전극의 전압과 구동 전압(ELVDD) 간의 전압차에 따르는 구동 전류가 발생하고, 발광제어 트랜지스터(T6)를 통해 구동 전류가 유기발광다이오드에 공급된다.
전술한 것과 같이 복수의 박막트랜지스터들(T1 내지 T7) 중 일부는 산화물 반도체를 포함할 수 있다. 예컨대 보상 트랜지스터(T3)와 제1초기화 트랜지스터(T4)는 산화물 반도체를 포함할 수 있다.
폴리실리콘의 경우 높은 신뢰성을 갖기에, 정확하게 의도된 전류가 흐르도록 제어할 수 있다. 따라서 디스플레이 장치의 밝기에 직접적으로 영향을 미치는 구동 트랜지스터(T1)의 경우 높은 신뢰성을 갖는 폴리실리콘으로 구성된 반도체층을 포함하도록 하여, 이를 통해 고해상도의 디스플레이 장치를 구현할 수 있다. 한편 산화물 반도체는 높은 캐리어 이동도(high carrier mobility) 및 낮은 누설전류를 가지므로, 구동 시간이 길더라도 전압 강하가 크지 않다. 즉, 산화물 반도체의 경우 저주파 구동 시에도 전압 강하에 따른 화상의 색상 변화가 크지 않으므로, 저주파 구동이 가능하다. 따라서 보상 트랜지스터(T3)와 제1초기화 트랜지스터(T4)는 산화물 반도체를 포함하도록 하여, 누설전류의 발생을 방지하는 동시에 소비전력이 줄어든 디스플레이 장치를 구현할 수 있다.
한편, 이러한 산화물 반도체는 광에 민감하여, 외부로부터의 광에 의해 전류량 등에 변동이 발생할 수 있다. 따라서 산화물 반도체 하부에 금속층을 위치시켜 외부로부터의 광을 흡수 또는 반사시킬 수 있다. 이에 따라 도 7에 도시된 것과 같이, 산화물 반도체를 포함하는 보상 트랜지스터(T3)와 제1초기화 트랜지스터(T4) 각각은 산화물 반도체층 상부와 하부 각각에 게이트전극이 위치할 수 있다. 즉, 기판(100)의 상면에 수직인 방향(z축 방향)에서 바라볼 시, 산화물 반도체 하부에 위치하는 금속층은 산화물 반도체와 중첩할 수 있다.
도 8은 도 1의 디스플레이 장치가 포함하는 제1추가 화소회로(PCs1)와 이에 연결된 추가 표시요소들(EDs1-1, EDs1-2)의 등가회로도이다. 제1추가 화소회로(PCs1)와 추가 표시요소들(EDs1-1, EDs1-2) 사이에는 제1분리회로(DMX1)가 개재된다. 즉, 제1분리회로(DMX1)의 입력단은 발광제어 트랜지스터(T6)와 제2초기화 트랜지스터(T7)에 전기적으로 연결될 수 있다.
제1추가 화소회로(PCs1)의 구성은 도 7을 참조하여 전술한 화소회로(PC)와 동일하다. 다만 도 8의 제1스캔라인(SL1) 등이 도 7의 제1스캔라인(SL1) 등과 동일할 수도 있고 동일하지 않을 수도 있으며, 도 8의 제1스캔라인(SL1)에 인가되는 제1스캔신호(Sn) 등이 도 7의 제1스캔라인(SL1)에 인가되는 제1스캔신호(Sn) 등과 동일할 수도 있고 동일하지 않을 수도 이다. 예컨대 도 7의 화소회로(PC)가 1번 작동하는 시간 동안 도 8의 제1추가 화소회로(PCs1)는 2번 작동할 수 있다.
이처럼 제1추가 화소회로(PCs1)는 여러 개의 트랜지스터들과 커패시터 등을 포함하는 반면, 제1분리회로(DMX1)는 2개의 트랜지스터들만을 포함할 수 있다. 이에 따라 제1분리회로(DMX1)의 구성은 제1추가 화소회로(PCs1)의 구성보다 간단하기에, 중간영역(MA)에서 제1분리회로(DMX1)가 차지하는 면적은 제1추가 화소회로(PCs1)가 차지하는 면적보다 훨씬 작다.
지금까지는 컴포넌트영역(CA)에 위치한 제1-1추가 표시요소(EDs1-1)와 제1-2추가 표시요소(EDs1-2)가 중간영역(MA)에 위치한 제1분리회로(DMX1)에 의해 중간영역(MA)에 위치한 제1추가 화소회로(PCs1)에 전기적으로 연결되는 경우에 대해 설명하였다. 하지만 본 발명이 이에 한정되는 것은 아니다. 예컨대 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 개념도인 도 9에 도시된 것과 같이, 중간영역(MA)에 위치하는 제1-1보조 표시요소(EDa1-1)와 제1-2보조 표시요소(EDa1-2)에도 분리회로를 전기적으로 연결할 수 있다.
구체적으로, 도 9에 도시된 것과 같이, 본 실시예에 따른 디스플레이 장치는 중간영역(MA)에 제1-1보조 출력단, 제1-2보조 출력단 및 제1보조 입력단을 갖는 제1보조 분리회로(DMXa1)를 구비한다. 제1보조 분리회로(DMXa1)의 제1보조 입력단은 중간영역(MA)에 위치한 제1보조 화소회로(PCa1)에 전기적으로 연결된다. 중간영역(MA)에 위치하는 제1-1보조 표시요소(EDa1-1)는 제1-1보조 연결배선(CLa1-1)에 의해 제1보조 분리회로(DMXa1)의 제1-1보조 출력단에 전기적으로 연결되고, 중간영역(MA)에 위치하는 제1-2보조 표시요소(EDa1-2)는 제1-2보조 연결배선(CLa1-2)에 의해 제1보조 분리회로(DMXa1)의 제1-2보조 출력단에 전기적으로 연결된다.
이와 같은 본 실시예에 따른 디스플레이 장치의 경우 제1-1보조 표시요소(EDa1-1) 및 제1-2보조 표시요소(EDa1-2)는 제1보조 분리회로(DMXa1)를 통해 하나의 제1보조 화소회로(PCa1)에 의해 제어된다. 따라서 중간영역(MA)에 배치되는 보조 화소회로들의 개수를 획기적으로 줄일 수 있으며, 이에 따라 중간영역(MA)에서 제1-1보조 표시요소(EDa1-1)와 제1-2보조 표시요소(EDa1-2) 등을 통해 더 고해상도의 이미지를 디스플레이할 수 있다. 참고로 제1보조 분리회로(DMXa1)의 구성은 보조 화소회로의 구성보다 간단하기에, 중간영역(MA)에서 제1보조 분리회로(DMXa1)가 차지하는 면적은 한 개의 보조 화소회로가 차지하는 면적보다 훨씬 작다.
물론 도 9에 도시된 것과 같이, 본 실시예에 따른 디스플레이 장치는 제2보조 화소회로(PCa2), 제2보조 입력단과 제2-1보조 출력단과 제2-2보조 출력단을 갖는 제2보조 분리회로(DMXa2), 제2-1보조 표시요소(EDa2-1) 및 제2-2보조 표시요소(EDa2-2)를 중간영역(MA)에 더 구비할 수 있다. 제2보조 화소회로(PCa2)와 제2보조 분리회로(DMXa2)의 제2보조 입력단은 전기적으로 연결될 수 있다. 그리고 제2-1보조 표시요소(EDa2-1)와 제2보조 분리회로(DMXa2)의 제2-1보조 출력단은 제2-1보조 연결배선(CLa2-1)에 의해 연결되고, 제2-2보조 표시요소(EDa2-2)와 제2보조 분리회로(DMXa2)의 제2-2보조 출력단은 제2-2보조 연결배선(CLa2-2)에 의해 연결될 수 있다. 이에 따라 제2보조 화소회로(PCa2)를 통해 제2-1보조 표시요소(EDa2-1)와 제2-2보조 표시요소(EDa2-2)를 제어할 수 있다.
제1보조 분리회로(DMXa1)는, 도 9에 도시된 것과 같이 제1보조 입력단과 제1-1보조 출력단을 연결하는 제1-1보조 트랜지스터(TFTa1-1)와, 제1보조 입력단과 제1-2보조 출력단을 연결하는 제1-2보조 트랜지스터(TFTa1-2)를 포함할 수 있다. 마찬가지로 제2보조 분리회로(DMXa2)는, 제2보조 입력단과 제2-1보조 출력단을 연결하는 제2-1보조 트랜지스터(TFTa2-1)와, 제2보조 입력단과 제2-2보조 출력단을 연결하는 제2-2보조 트랜지스터(TFTa2-2)를 포함할 수 있다. 이처럼 제1보조 분리회로(DMXa1)와 제2보조 분리회로(DMXa2)는 보조 화소회로보다 간단한 구성을 갖기에, 제1보조 분리회로(DMXa1)와 제2보조 분리회로(DMXa2) 각각의 면적은 보조 화소회로의 면적보다 작을 수 있다.
제1보조 분리회로(DMXa1)의 제1-1보조 트랜지스터(TFTa1-1)의 게이트전극과 제2보조 분리회로(DMXa2)의 제2-1보조 트랜지스터(TFTa2-1)의 게이트전극은 제1신호선(SGL1)에 전기적으로 연결될 수 있다. 그리고 제1보조 분리회로(DMXa1)의 제1-2보조 트랜지스터(TFTa1-2)의 게이트전극과 제2보조 분리회로(DMXa2)의 제2-2보조 트랜지스터(TFTa2-2)의 게이트전극은 제2신호선(SGL2)에 전기적으로 연결될 수 있다. 이에 따라 제1신호선(SGL1)을 통해 제1분리회로(DMX1)의 제1-1트랜지스터(TFT1-1)와 제2분리회로(DMX2)의 제2-1트랜지스터(TFT2-1)와 제1보조 분리회로(DMXa1)의 제1-1보조 트랜지스터(TFTa1-1)와 제2보조 분리회로(DMXa2)의 제2-1보조 트랜지스터(TFTa2-1)의 작동여부를 제어할 수 있고, 제2신호선(SGL2)을 통해 제1분리회로(DMX1)의 제1-2트랜지스터(TFT1-2)와 제2분리회로(DMX2)의 제2-2트랜지스터(TFT2-2)와 제1보조 분리회로(DMXa1)의 제1-2보조 트랜지스터(TFTa1-2)와 제2보조 분리회로(DMXa2)의 제2-2보조 트랜지스터(TFTa2-2)의 작동여부를 제어할 수 있다.
즉, 제1신호선(SGL1)을 통해 제1-1트랜지스터(TFT1-1), 제2-1트랜지스터(TFT2-1), 제1-1보조 트랜지스터(TFTa1-1) 및 제2-1보조 트랜지스터(TFTa2-1)가 턴-온되면 제2신호선(SGL2)을 통해 제1-2트랜지스터(TFT1-2), 제2-2트랜지스터(TFT2-2), 제1-2보조 트랜지스터(TFTa1-2) 및 제2-2보조 트랜지스터(TFTa2-2)는 턴-오프되도록 하고, 제1신호선(SGL1)을 통해 제1-1트랜지스터(TFT1-1), 제2-1트랜지스터(TFT2-1), 제1-1보조 트랜지스터(TFTa1-1) 및 제2-1보조 트랜지스터(TFTa2-1)가 턴-오프되면 제2신호선(SGL2)을 통해 제1-2트랜지스터(TFT1-2), 제2-2트랜지스터(TFT2-2), 제1-2보조 트랜지스터(TFTa1-2) 및 제2-2보조 트랜지스터(TFTa2-2)는 턴-온되도록 할 수 있다. 이에 따라, 제1신호선(SGL1)을 통해 제1-1트랜지스터(TFT1-1), 제2-1트랜지스터(TFT2-1), 제1-1보조 트랜지스터(TFTa1-1) 및 제2-1보조 트랜지스터(TFTa2-1)가 턴-온되면 제1추가 화소회로(PCs1)가 제1-1추가 표시요소(EDs1-1)를 제어하고 제2추가 화소회로(PCs2)가 제2-1추가 표시요소(EDs2-1)를 제어하며 제1보조 화소회로(PCa1)가 제1-1보조 표시요소(EDa1-1)를 제어하고 제2보조 화소회로(PCa2)가 제2-1보조 표시요소(EDa2-1)를 제어하도록 하며, 제2신호선(SGL2)을 통해 제1-2트랜지스터(TFT1-2), 제2-2트랜지스터(TFT2-2), 제1-2보조 트랜지스터(TFTa1-2) 및 제2-2보조 트랜지스터(TFTa2-2)가 턴-온되면 제1추가 화소회로(PCs1)가 제1-2추가 표시요소(EDs1-2)를 제어하고 제2추가 화소회로(PCs2)가 제2-2추가 표시요소(EDs2-2)를 제어하며 제1보조 화소회로(PCa1)가 제1-2보조 표시요소(EDa1-2)를 제어하고 제2보조 화소회로(PCa2)가 제2-2보조 표시요소(EDa2-2)를 제어하도록 할 수 있다.
참고로 도 9에서는 제1보조 분리회로(DMXa1)의 제1-1보조 트랜지스터(TFTa1-1)의 게이트전극과 제2보조 분리회로(DMXa2)의 제2-1보조 트랜지스터(TFTa2-1)의 게이트전극이 제1신호선(SGL1)에 전기적으로 연결되고, 제1보조 분리회로(DMXa1)의 제1-2보조 트랜지스터(TFTa1-2)의 게이트전극과 제2보조 분리회로(DMXa2)의 제2-2보조 트랜지스터(TFTa2-2)의 게이트전극이 제2신호선(SGL2)에 전기적으로 연결된 것으로 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니다. 예컨대 제1보조 분리회로(DMXa1)의 제1-1보조 트랜지스터(TFTa1-1)의 게이트전극과 제2보조 분리회로(DMXa2)의 제2-1보조 트랜지스터(TFTa2-1)의 게이트전극은 제1신호선(SGL1)이 아닌 별도의 제1보조 신호선에 전기적으로 연결되고, 제1보조 분리회로(DMXa1)의 제1-2보조 트랜지스터(TFTa1-2)의 게이트전극과 제2보조 분리회로(DMXa2)의 제2-2보조 트랜지스터(TFTa2-2)의 게이트전극은 제2신호선(SGL2)이 아닌 별도의 제2보조 신호선에 전기적으로 연결될 수도 있다.
도 10은 도 9의 디스플레이 장치가 포함하는 제1보조 화소회로(PCa1)와 이에 연결된 보조 표시요소들(EDa1-1, EDa1-2)의 등가회로도이다. 제1보조 화소회로(PCa1)와 보조 표시요소들(EDa1-1, EDa1-2) 사이에는 제1보조 분리회로(DMXa1)가 개재된다. 즉, 제1보조 분리회로(DMXa1)의 입력단은 발광제어 트랜지스터(T6)와 제2초기화 트랜지스터(T7)에 전기적으로 연결될 수 있다. 제1보조 화소회로(PCa1)의 구성은 도 8을 참조하여 전술한 제1추가 화소회로(PCs1)와 동일하다.
이처럼 제1보조 화소회로(PCa1)는 여러 개의 트랜지스터들과 커패시터 등을 포함하는 반면, 제1보조 분리회로(DMXa1)는 2개의 트랜지스터들만을 포함할 수 있다. 이에 따라 제1보조 분리회로(DMXa1)의 구성은 제1보조 화소회로(PCa1)의 구성보다 간단하기에, 중간영역(MA)에서 제1보조 분리회로(DMXa1)가 차지하는 면적은 제1보조 화소회로(PCa1)가 차지하는 면적보다 훨씬 작다.
도 11은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 개념도이다. 본 실시예에 따른 디스플레이 장치가 도 6을 참조하여 전술한 디스플레이 장치와 상이한 점은, 제1분리회로(DMX1)와 제2분리회로(DMX2)의 위치이다. 즉, 본 실시예에 따른 디스플레이 장치의 경우, 제1분리회로(DMX1)와 제2분리회로(DMX2)가 중간영역(MA)이 아닌 컴포넌트영역(CA)에 위치한다.
도 6을 참조하여 전술한 실시예에 따른 디스플레이 장치의 경우 제1분리회로(DMX1)가 중간영역(MA)에 위치하기에, 제1분리회로(DMX1)의 제1-1출력단과 제1-1추가 표시요소(EDs1-1)를 연결하는 제1-1연결배선(CL1-1)과, 제1분리회로(DMX1)의 제1-2출력단과 제1-2추가 표시요소(EDs1-2)를 연결하는 제1-2연결배선(CL1-2)이 중간영역(MA)과 컴포넌트영역(CA)의 경계를 가로지르게 된다. 하지만 본 실시예에 따른 디스플레이 장치의 경우 제1분리회로(DMX1)가 컴포넌트영역(CA)에 위치하기에, 제1보조 화소회로(PCa1)와 제1분리회로(DMX1)의 제1-1입력단을 연결하는 제1연결배선(CL1)만이 중간영역(MA)과 컴포넌트영역(CA)의 경계를 가로지르게 된다. 따라서 본 실시예에 따른 디스플레이 장치의 경우, 중간영역(MA)과 컴포넌트영역(CA)의 경계를 가로지르는 연결배선들의 개수를 획기적으로 줄일 수 있다. 그러한 연결배선들의 개수의 감소는, 결과적으로 보조 표시영역(ADA)에서의 해상도 증가의 결과를 가져올 수 있다.
물론 제1분리회로(DMX1)가 컴포넌트영역(CA)에 위치하기에 컴포넌트영역(CA)에서 투과영역(TA)의 면적이 좁아질 수도 있다. 하지만 제1분리회로(DMX1)의 구성이 매우 간단하기에, 제1분리회로(DMX1)가 컴포넌트영역(CA)에 위치하더라도 컴포넌트영역(CA)에서 투과영역(TA)의 면적이 좁아지는 것을 최소화하거나 실질적으로 좁아지지 않도록 할 수 있다.
도 11에 도시된 것과 같이, 제2분리회로(DMX2)도 컴포넌트영역(CA)에 위치하도록 하여, 제2보조 화소회로(PCa2)와 제2분리회로(DMX2)의 제2-1입력단을 연결하는 제2연결배선(CL2)만이 중간영역(MA)과 컴포넌트영역(CA)의 경계를 가로지르도록 할 수 된다.
제1분리회로(DMX1)는, 도 11에 도시된 것과 같이 제1입력단과 제1-1출력단을 연결하는 제1-1트랜지스터(TFT1-1)와, 제1입력단과 제1-2출력단을 연결하는 제1-2트랜지스터(TFT1-2)를 포함할 수 있다. 마찬가지로 제2분리회로(DMX2)는, 제2입력단과 제2-1출력단을 연결하는 제2-1트랜지스터(TFT2-1)와, 제2입력단과 제2-2출력단을 연결하는 제2-2트랜지스터(TFT2-2)를 포함할 수 있다. 이처럼 제1분리회로(DMX1)와 제2분리회로(DMX2)는 추가 화소회로보다 간단한 구성을 갖기에, 제1분리회로(DMX1)와 제2분리회로(DMX2) 각각의 면적은 추가 화소회로의 면적보다 작을 수 있다.
제1분리회로(DMX1)의 제1-1트랜지스터(TFT1-1)의 게이트전극과 제2분리회로(DMX2)의 제2-1트랜지스터(TFT2-1)의 게이트전극은 제1신호선(SGL1)에 전기적으로 연결될 수 있다. 그리고 제1분리회로(DMX1)의 제1-2트랜지스터(TFT1-2)의 게이트전극과 제2분리회로(DMX2)의 제2-2트랜지스터(TFT2-2)의 게이트전극은 제2신호선(SGL2)에 전기적으로 연결될 수 있다. 이에 따라 제1신호선(SGL1)을 통해 제1분리회로(DMX1)의 제1-1트랜지스터(TFT1-1)와 제2분리회로(DMX2)의 제2-1트랜지스터(TFT2-1)의 작동여부를 제어할 수 있고, 제2신호선(SGL2)을 통해 제1분리회로(DMX1)의 제1-2트랜지스터(TFT1-2)와 제2분리회로(DMX2)의 제2-2트랜지스터(TFT2-2)의 작동여부를 제어할 수 있다.
즉, 제1신호선(SGL1)을 통해 제1-1트랜지스터(TFT1-1)와 제2-1트랜지스터(TFT2-1)가 턴-온(turn-on)되면 제2신호선(SGL2)을 통해 제1-2트랜지스터(TFT1-2)와 제2-2트랜지스터(TFT2-2)는 턴-오프(turn-off)되도록 하고, 제1신호선(SGL1)을 통해 제1-1트랜지스터(TFT1-1)와 제2-1트랜지스터(TFT2-1)가 턴-오프되면 제2신호선(SGL2)을 통해 제1-2트랜지스터(TFT1-2)와 제2-2트랜지스터(TFT2-2)는 턴-온되도록 할 수 있다. 이에 따라, 제1신호선(SGL1)을 통해 제1-1트랜지스터(TFT1-1)와 제2-1트랜지스터(TFT2-1)가 턴-온되면 제1추가 화소회로(PCs1)가 제1-1추가 표시요소(EDs1-1)를 제어하고 제2추가 화소회로(PCs2)가 제2-1추가 표시요소(EDs2-1)를 제어하도록 하며, 제2신호선(SGL2)을 통해 제1-2트랜지스터(TFT1-2)와 제2-2트랜지스터(TFT2-2)는 턴-온되면 제1추가 화소회로(PCs1)가 제1-2추가 표시요소(EDs1-2)를 제어하고 제2추가 화소회로(PCs2)가 제2-2추가 표시요소(EDs2-2)를 제어하도록 할 수 있다.
참고로 제1추가 화소회로(PCs1)가 제1-1추가 표시요소(EDs1-1)와 제1-2추가 표시요소(EDs1-2)를 제어하는 동안, 제1보조 화소회로(PCa1)는 제1-1보조 표시요소(EDa1-1)를 제어할 수 있다. 그리고 제1신호선(SGL1)과 제2신호선(SGL2)는 주변영역(NDA)에 위치한 분리회로 구동회로로부터 선택신호를 인가받을 수 있다.
도 11을 참조하여 설명한 실시예에서는 컴포넌트영역(CA)에 위치한 제1-1추가 표시요소(EDs1-1)와 제1-2추가 표시요소(EDs1-2)가 컴포넌트영역(MA)에 위치한 제1분리회로(DMX1)에 의해 중간영역(MA)에 위치한 제1추가 화소회로(PCs1)에 전기적으로 연결되는 경우에 대해 설명하였다. 하지만 본 발명이 이에 한정되는 것은 아니다. 예컨대 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 개념도인 도 12에 도시된 것과 같이, 중간영역(MA)에 위치하는 제1-1보조 표시요소(EDa1-1)와 제1-2보조 표시요소(EDa1-2)에도 분리회로를 전기적으로 연결할 수 있다.
구체적으로, 도 12에 도시된 것과 같이, 본 실시예에 따른 디스플레이 장치는 중간영역(MA)에 제1-1보조 출력단, 제1-2보조 출력단 및 제1보조 입력단을 갖는 제1보조 분리회로(DMXa1)를 구비한다. 제1보조 분리회로(DMXa1)의 제1보조 입력단은 중간영역(MA)에 위치한 제1보조 화소회로(PCa1)에 전기적으로 연결된다. 중간영역(MA)에 위치하는 제1-1보조 표시요소(EDa1-1)는 제1-1보조 연결배선(CLa1-1)에 의해 제1보조 분리회로(DMXa1)의 제1-1보조 출력단에 전기적으로 연결되고, 중간영역(MA)에 위치하는 제1-2보조 표시요소(EDa1-2)는 제1-2보조 연결배선(CLa1-2)에 의해 제1보조 분리회로(DMXa1)의 제1-2보조 출력단에 전기적으로 연결된다.
이와 같은 본 실시예에 따른 디스플레이 장치의 경우 제1-1보조 표시요소(EDa1-1) 및 제1-2보조 표시요소(EDa1-2)는 제1보조 분리회로(DMXa1)를 통해 하나의 제1보조 화소회로(PCa1)에 의해 제어된다. 따라서 중간영역(MA)에 배치되는 보조 화소회로들의 개수를 획기적으로 줄일 수 있으며, 이에 따라 중간영역(MA)에서 제1-1보조 표시요소(EDa1-1)와 제1-2보조 표시요소(EDa1-2) 등을 통해 더 고해상도의 이미지를 디스플레이할 수 있다. 참고로 제1보조 분리회로(DMXa1)의 구성은 보조 화소회로의 구성보다 간단하기에, 중간영역(MA)에서 제1보조 분리회로(DMXa1)가 차지하는 면적은 한 개의 보조 화소회로가 차지하는 면적보다 훨씬 작다.
물론 도 12에 도시된 것과 같이, 본 실시예에 따른 디스플레이 장치는 제2보조 화소회로(PCa2), 제2보조 입력단과 제2-1보조 출력단과 제2-2보조 출력단을 갖는 제2보조 분리회로(DMXa2), 제2-1보조 표시요소(EDa2-1) 및 제2-2보조 표시요소(EDa2-2)를 중간영역(MA)에 더 구비할 수 있다. 제2보조 화소회로(PCa2)와 제2보조 분리회로(DMXa2)의 제2보조 입력단은 전기적으로 연결될 수 있다. 그리고 제2-1보조 표시요소(EDa2-1)와 제2보조 분리회로(DMXa2)의 제2-1보조 출력단은 제2-1보조 연결배선(CLa2-1)에 의해 연결되고, 제2-2보조 표시요소(EDa2-2)와 제2보조 분리회로(DMXa2)의 제2-2보조 출력단은 제2-2보조 연결배선(CLa2-2)에 의해 연결될 수 있다. 이에 따라 제2보조 화소회로(PCa2)를 통해 제2-1보조 표시요소(EDa2-1)와 제2-2보조 표시요소(EDa2-2)를 제어할 수 있다.
제1보조 분리회로(DMXa1)는, 도 12에 도시된 것과 같이 제1보조 입력단과 제1-1보조 출력단을 연결하는 제1-1보조 트랜지스터(TFTa1-1)와, 제1보조 입력단과 제1-2보조 출력단을 연결하는 제1-2보조 트랜지스터(TFTa1-2)를 포함할 수 있다. 마찬가지로 제2보조 분리회로(DMXa2)는, 제2보조 입력단과 제2-1보조 출력단을 연결하는 제2-1보조 트랜지스터(TFTa2-1)와, 제2보조 입력단과 제2-2보조 출력단을 연결하는 제2-2보조 트랜지스터(TFTa2-2)를 포함할 수 있다. 이처럼 제1보조 분리회로(DMXa1)와 제2보조 분리회로(DMXa2)는 보조 화소회로보다 간단한 구성을 갖기에, 제1보조 분리회로(DMXa1)와 제2보조 분리회로(DMXa2) 각각의 면적은 보조 화소회로의 면적보다 작을 수 있다.
제1보조 분리회로(DMXa1)의 제1-1보조 트랜지스터(TFTa1-1)의 게이트전극과 제2보조 분리회로(DMXa2)의 제2-1보조 트랜지스터(TFTa2-1)의 게이트전극은 제1보조 신호선(SGLa1)에 전기적으로 연결될 수 있다. 그리고 제1보조 분리회로(DMXa1)의 제1-2보조 트랜지스터(TFTa1-2)의 게이트전극과 제2보조 분리회로(DMXa2)의 제2-2보조 트랜지스터(TFTa2-2)의 게이트전극은 제2보조 신호선(SGLa2)에 전기적으로 연결될 수 있다. 이에 따라 제1보조 신호선(SGLa1)을 통해 제1보조 분리회로(DMXa1)의 제1-1보조 트랜지스터(TFTa1-1)와 제2보조 분리회로(DMXa2)의 제2-1보조 트랜지스터(TFTa2-1)의 작동여부를 제어할 수 있고, 제2보조 신호선(SGLa2)을 통해 제1보조 분리회로(DMXa1)의 제1-2보조 트랜지스터(TFTa1-2)와 제2보조 분리회로(DMXa2)의 제2-2보조 트랜지스터(TFTa2-2)의 작동여부를 제어할 수 있다.
즉, 제1보조 신호선(SGLa1)을 통해 제1-1보조 트랜지스터(TFTa1-1) 및 제2-1보조 트랜지스터(TFTa2-1)가 턴-온되면 제2보조 신호선(SGLa2)을 통해 제1-2보조 트랜지스터(TFTa1-2) 및 제2-2보조 트랜지스터(TFTa2-2)는 턴-오프되도록 하고, 제1보조 신호선(SGLa1)을 통해 제1-1보조 트랜지스터(TFTa1-1) 및 제2-1보조 트랜지스터(TFTa2-1)가 턴-오프되면 제2보조 신호선(SGLa2)을 통해 제1-2보조 트랜지스터(TFTa1-2) 및 제2-2보조 트랜지스터(TFTa2-2)는 턴-온되도록 할 수 있다. 이에 따라, 제1보조 신호선(SGLa1)을 통해 제1-1보조 트랜지스터(TFTa1-1) 및 제2-1보조 트랜지스터(TFTa2-1)가 턴-온되면 제1보조 화소회로(PCa1)가 제1-1보조 표시요소(EDa1-1)를 제어하고 제2보조 화소회로(PCa2)가 제2-1보조 표시요소(EDa2-1)를 제어하도록 하며, 제2신호선(SGL2)을 통해 제1-2보조 트랜지스터(TFTa1-2) 및 제2-2보조 트랜지스터(TFTa2-2)가 턴-온되면 제1보조 화소회로(PCa1)가 제1-2보조 표시요소(EDa1-2)를 제어하고 제2보조 화소회로(PCa2)가 제2-2보조 표시요소(EDa2-2)를 제어하도록 할 수 있다.
참고로 도 12에서는 제1신호선(SGL1)과 제1보조 신호선(SGLa1)이 연결되지 않고 제2신호선(SGL2)과 제2보조 신호선(SGLa2)이 연결되지 않은 것으로 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니다. 예컨대 제1신호선(SGL1)과 제1보조 신호선(SGLa1)이 전기적으로 연결되거나 일체(一體)이고, 제2신호선(SGL2)과 제2보조 신호선(SGLa2)이 전기적으로 연결되거나 일체일 수도 있다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
DMX1: 제1분리회로 DMXa1: 제1보조 분리회로
DMX2: 제2분리회로 DMXa2: 제2보조 분리회로
PCa1: 제1보조 화소회로 PCa2: 제2보조 화소회로
PCs1: 제1추가 화소회로 PCs2: 제2추가 화소회로
SGL1: 제1신호선 SGLa1: 제1보조 신호선
SGL2: 제2신호선 SGLa2: 제2보조 신호선
CL1: 제1연결배선 CL1-1: 제1-1연결배선
CLa1-1: 제1-1보조 연결배선 CL1-2: 제1-2연결배선
CLa1-2: 제1-2보조 연결배선 CL2: 제2연결배선
CL2-1: 제2-1연결배선 CLa2-1: 제2-1보조 연결배선
CL2-2: 제2-2연결배선 CLa2-2: 제2-2보조 연결배선
EDa1-1: 제1-1보조 표시요소 EDs1-1: 제1-1추가 표시요소
EDa1-2: 제1-2보조 표시요소 EDs1-2: 제1-2추가 표시요소
EDa2-1: 제2-1보조 표시요소 EDs2-1: 제2-1추가 표시요소
EDa2-2: 제2-2보조 표시요소 EDs2-2: 제2-2추가 표시요소

Claims (26)

  1. 컴포넌트영역 및 중간영역을 포함하는 보조 표시영역과, 상기 보조 표시영역을 둘러싸는 메인 표시영역을 구비하는, 기판;
    상기 중간영역에 배치된, 제1보조 화소회로와, 제1추가 화소회로와, 제1-1출력단과 제1-2출력단과 상기 제1추가 화소회로에 전기적으로 연결된 제1입력단을 갖는 제1분리회로와, 상기 제1보조 화소회로에 전기적으로 연결된 제1-1보조 표시요소;
    상기 컴포넌트영역에 배치된, 제1-1추가 표시요소와 제1-2추가 표시요소;
    상기 제1-1출력단과 상기 제1-1추가 표시요소를 전기적으로 연결하는 제1-1연결배선; 및
    상기 제1-2출력단과 상기 제1-2추가 표시요소를 전기적으로 연결하는 제1-2연결배선;
    을 구비하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 중간영역에 배치된 제2추가 화소회로;
    상기 중간영역에 배치되며 제2-1출력단과 제2-2출력단과 상기 제2추가 화소회로에 전기적으로 연결된 제2입력단을 갖는 제2분리회로;
    상기 컴포넌트영역에 배치된, 제2-1추가 표시요소와 제2-2추가 표시요소;
    상기 제2-1출력단과 상기 제2-1추가 표시요소를 전기적으로 연결하는 제2-1연결배선; 및
    상기 제2-2출력단과 상기 제2-2추가 표시요소를 전기적으로 연결하는 제2-2연결배선;
    을 더 구비하는, 디스플레이 장치.
  3. 제2항에 있어서,
    상기 제1분리회로는, 상기 제1입력단과 상기 제1-1출력단을 연결하는 제1-1트랜지스터와, 상기 제1입력단과 상기 제1-2출력단을 연결하는 제1-2트랜지스터를 포함하고,
    상기 제2분리회로는, 상기 제2입력단과 상기 제2-1출력단을 연결하는 제2-1트랜지스터와, 상기 제2입력단과 상기 제2-2출력단을 연결하는 제2-2트랜지스터를 포함하는, 디스플레이 장치.
  4. 제3항에 있어서,
    상기 제1-1트랜지스터의 게이트전극과 상기 제2-1트랜지스터의 게이트전극에 전기적 신호를 인가할 수 있는 제1신호선; 및
    상기 제1-2트랜지스터의 게이트전극과 상기 제2-2트랜지스터의 게이트전극에 전기적 신호를 인가할 수 있는 제2신호선;
    을 더 구비하는, 디스플레이 장치.
  5. 제4항에 있어서,
    상기 제1신호선을 통해 상기 제1-1트랜지스터와 상기 제2-1트랜지스터가 턴-온(turn-on)되면 상기 제1-2트랜지스터와 상기 제2-2트랜지스터는 턴-오프(turn-off)되고,
    상기 제2신호선을 통해 상기 제1-2트랜지스터와 상기 제2-2트랜지스터가 턴-온(turn-on)되면 상기 제1-1트랜지스터와 상기 제2-1트랜지스터는 턴-오프(turn-off)되는, 디스플레이 장치.
  6. 제1항에 있어서,
    상기 중간영역에 배치된, 제1-1보조 출력단과 제1-2보조 출력단과 상기 제1보조 화소회로에 전기적으로 연결된 제1보조 입력단을 갖는 제1보조 분리회로; 및
    상기 중간영역에 배치된, 상기 제1-2보조 출력단에 전기적으로 연결된 제1-2보조 표시요소;
    를 더 구비하고, 상기 제1-1보조 표시요소는 상기 제1-1보조 출력단에 전기적으로 연결된, 디스플레이 장치.
  7. 제6항에 있어서,
    상기 중간영역에 배치된 제2보조 화소회로;
    상기 중간영역에 배치되며 제2-1보조 출력단과 제2-2보조 출력단과 상기 제2보조 화소회로에 전기적으로 연결된 제2보조 입력단을 갖는 제2보조 분리회로;
    상기 중간영역에 배치된, 상기 제2-1보조 출력단에 전기적으로 연결된 제2-1보조 표시요소; 및
    상기 중간영역에 배치된, 상기 제2-2보조 출력단에 전기적으로 연결된 제2-2보조 표시요소;
    를 더 구비하는, 디스플레이 장치.
  8. 제7항에 있어서,
    상기 제1보조 분리회로는, 상기 제1보조 입력단과 상기 제1-1보조 출력단을 연결하는 제1-1보조 트랜지스터와, 상기 제1보조 입력단과 상기 제1-2보조 출력단을 연결하는 제1-2보조 트랜지스터를 포함하고,
    상기 제2보조 분리회로는, 상기 제2보조 입력단과 상기 제2-1보조 출력단을 연결하는 제2-1보조 트랜지스터와, 상기 제2보조 입력단과 상기 제2-2보조 출력단을 연결하는 제2-2보조 트랜지스터를 포함하는, 디스플레이 장치.
  9. 제8항에 있어서,
    상기 제1-1보조 트랜지스터의 게이트전극과 상기 제2-1보조 트랜지스터의 게이트전극에 전기적 신호를 인가할 수 있는 제1보조 신호선; 및
    상기 제1-2보조 트랜지스터의 게이트전극과 상기 제2-2보조 트랜지스터의 게이트전극에 전기적 신호를 인가할 수 있는 제2보조 신호선;
    을 더 구비하는, 디스플레이 장치.
  10. 제9항에 있어서,
    상기 제1보조 신호선을 통해 상기 제1-1보조 트랜지스터와 상기 제2-1보조 트랜지스터가 턴-온(turn-on)되면 상기 제1-2보조 트랜지스터와 상기 제2-2보조 트랜지스터는 턴-오프(turn-off)되고,
    상기 제2보조 신호선을 통해 상기 제1-2보조 트랜지스터와 상기 제2-2보조 트랜지스터가 턴-온(turn-on)되면 상기 제1-1보조 트랜지스터와 상기 제2-1보조 트랜지스터는 턴-오프(turn-off)되는, 디스플레이 장치.
  11. 제6항에 있어서,
    상기 제1분리회로는, 상기 제1입력단과 상기 제1-1출력단을 연결하는 제1-1트랜지스터와, 상기 제1입력단과 상기 제1-2출력단을 연결하는 제1-2트랜지스터를 포함하고,
    상기 제1보조 분리회로는, 상기 제1보조 입력단과 상기 제1-1보조 출력단을 연결하는 제1-1보조 트랜지스터와, 상기 제1보조 입력단과 상기 제1-2보조 출력단을 연결하는 제1-2보조 트랜지스터를 포함하는, 디스플레이 장치.
  12. 제11항에 있어서,
    상기 제1-1트랜지스터의 게이트전극과 상기 제1-1보조 트랜지스터의 게이트전극에 전기적 신호를 인가할 수 있는 제1신호선; 및
    상기 제1-2트랜지스터의 게이트전극과 상기 제1-2보조 트랜지스터의 게이트전극에 전기적 신호를 인가할 수 있는 제2신호선;
    을 더 구비하는, 디스플레이 장치.
  13. 제12항에 있어서,
    상기 제1신호선을 통해 상기 제1-1트랜지스터와 상기 제1-1보조 트랜지스터가 턴-온(turn-on)되면 상기 제1-2트랜지스터와 상기 제1-2보조 트랜지스터는 턴-오프(turn-off)되고,
    상기 제2신호선을 통해 상기 제1-2트랜지스터와 상기 제1-2보조 트랜지스터가 턴-온(turn-on)되면 상기 제1-1트랜지스터와 상기 제1-1보조 트랜지스터는 턴-오프(turn-off)되는, 디스플레이 장치.
  14. 컴포넌트영역 및 중간영역을 포함하는 보조 표시영역과, 상기 보조 표시영역을 둘러싸는 메인 표시영역을 구비하는, 기판;
    상기 중간영역에 배치된, 제1보조 화소회로와, 제1추가 화소회로와, 상기 제1보조 화소회로에 전기적으로 연결된 제1-1보조 표시요소;
    상기 컴포넌트영역에 배치된, 제1-1출력단과 제1-2출력단과 제1입력단을 갖는 제1분리회로, 상기 제1-1출력단에 전기적으로 연결된 제1-1추가 표시요소 및 상기 제1-2출력단에 전기적으로 연결된 제1-2추가 표시요소; 및
    상기 제1추가 화소회로와 상기 제1입력단을 전기적으로 연결하는 제1연결배선;
    을 구비하는, 디스플레이 장치.
  15. 제14항에 있어서,
    상기 중간영역에 배치된 제2추가 화소회로;
    상기 컴포넌트영역에 배치된, 제2-1출력단과 제2-2출력단과 제2입력단을 갖는 제2분리회로, 상기 제2-1출력단에 전기적으로 연결된 제2-1추가 표시요소 및 상기 제2-2출력단에 전기적으로 연결된 제2-2추가 표시요소; 및
    상기 제2추가 화소회로와 상기 제2입력단을 전기적으로 연결하는 제2연결배선;
    을 더 구비하는, 디스플레이 장치.
  16. 제15항에 있어서,
    상기 제1분리회로는, 상기 제1입력단과 상기 제1-1출력단을 연결하는 제1-1트랜지스터와, 상기 제1입력단과 상기 제1-2출력단을 연결하는 제1-2트랜지스터를 포함하고,
    상기 제2분리회로는, 상기 제2입력단과 상기 제2-1출력단을 연결하는 제2-1트랜지스터와, 상기 제2입력단과 상기 제2-2출력단을 연결하는 제2-2트랜지스터를 포함하는, 디스플레이 장치.
  17. 제16항에 있어서,
    상기 제1-1트랜지스터의 게이트전극과 상기 제2-1트랜지스터의 게이트전극에 전기적 신호를 인가할 수 있는 제1신호선; 및
    상기 제1-2트랜지스터의 게이트전극과 상기 제2-2트랜지스터의 게이트전극에 전기적 신호를 인가할 수 있는 제2신호선;
    을 더 구비하는, 디스플레이 장치.
  18. 제17항에 있어서,
    상기 제1신호선을 통해 상기 제1-1트랜지스터와 상기 제2-1트랜지스터가 턴-온(turn-on)되면 상기 제1-2트랜지스터와 상기 제2-2트랜지스터는 턴-오프(turn-off)되고,
    상기 제2신호선을 통해 상기 제1-2트랜지스터와 상기 제2-2트랜지스터가 턴-온(turn-on)되면 상기 제1-1트랜지스터와 상기 제2-1트랜지스터는 턴-오프(turn-off)되는, 디스플레이 장치.
  19. 제14항에 있어서,
    상기 중간영역에 배치된, 제1-1보조 출력단과 제1-2보조 출력단과 상기 제1보조 화소회로에 전기적으로 연결된 제1보조 입력단을 갖는 제1보조 분리회로; 및
    상기 중간영역에 배치된, 상기 제1-2보조 출력단에 전기적으로 연결된 제1-2보조 표시요소;
    를 더 구비하고, 상기 제1-1보조 표시요소는 상기 제1-1보조 출력단에 전기적으로 연결된, 디스플레이 장치.
  20. 제19항에 있어서,
    상기 중간영역에 배치된 제2보조 화소회로;
    상기 중간영역에 배치되며 제2-1보조 출력단과 제2-2보조 출력단과 상기 제2보조 화소회로에 전기적으로 연결된 제2보조 입력단을 갖는 제2보조 분리회로;
    상기 중간영역에 배치된, 상기 제2-1보조 출력단에 전기적으로 연결된 제2-1보조 표시요소; 및
    상기 중간영역에 배치된, 상기 제2-2보조 출력단에 전기적으로 연결된 제2-2보조 표시요소;
    를 더 구비하는, 디스플레이 장치.
  21. 제20항에 있어서,
    상기 제1보조 분리회로는, 상기 제1보조 입력단과 상기 제1-1보조 출력단을 연결하는 제1-1보조 트랜지스터와, 상기 제1보조 입력단과 상기 제1-2보조 출력단을 연결하는 제1-2보조 트랜지스터를 포함하고,
    상기 제2보조 분리회로는, 상기 제2보조 입력단과 상기 제2-1보조 출력단을 연결하는 제2-1보조 트랜지스터와, 상기 제2보조 입력단과 상기 제2-2보조 출력단을 연결하는 제2-2보조 트랜지스터를 포함하는, 디스플레이 장치.
  22. 제21항에 있어서,
    상기 제1-1보조 트랜지스터의 게이트전극과 상기 제2-1보조 트랜지스터의 게이트전극에 전기적 신호를 인가할 수 있는 제1보조 신호선; 및
    상기 제1-2보조 트랜지스터의 게이트전극과 상기 제2-2보조 트랜지스터의 게이트전극에 전기적 신호를 인가할 수 있는 제2보조 신호선;
    을 더 구비하는, 디스플레이 장치.
  23. 제22항에 있어서,
    상기 제1보조 신호선을 통해 상기 제1-1보조 트랜지스터와 상기 제2-1보조 트랜지스터가 턴-온(turn-on)되면 상기 제1-2보조 트랜지스터와 상기 제2-2보조 트랜지스터는 턴-오프(turn-off)되고,
    상기 제2보조 신호선을 통해 상기 제1-2보조 트랜지스터와 상기 제2-2보조 트랜지스터가 턴-온(turn-on)되면 상기 제1-1보조 트랜지스터와 상기 제2-1보조 트랜지스터는 턴-오프(turn-off)되는, 디스플레이 장치.
  24. 제19항에 있어서,
    상기 제1분리회로는, 상기 제1입력단과 상기 제1-1출력단을 연결하는 제1-1트랜지스터와, 상기 제1입력단과 상기 제1-2출력단을 연결하는 제1-2트랜지스터를 포함하고,
    상기 제1보조 분리회로는, 상기 제1보조 입력단과 상기 제1-1보조 출력단을 연결하는 제1-1보조 트랜지스터와, 상기 제1보조 입력단과 상기 제1-2보조 출력단을 연결하는 제1-2보조 트랜지스터를 포함하는, 디스플레이 장치.
  25. 제24항에 있어서,
    상기 제1-1트랜지스터의 게이트전극과 상기 제1-1보조 트랜지스터의 게이트전극에 전기적 신호를 인가할 수 있는 제1신호선; 및
    상기 제1-2트랜지스터의 게이트전극과 상기 제1-2보조 트랜지스터의 게이트전극에 전기적 신호를 인가할 수 있는 제2신호선;
    을 더 구비하는, 디스플레이 장치.
  26. 제25항에 있어서,
    상기 제1신호선을 통해 상기 제1-1트랜지스터와 상기 제1-1보조 트랜지스터가 턴-온(turn-on)되면 상기 제1-2트랜지스터와 상기 제1-2보조 트랜지스터는 턴-오프(turn-off)되고,
    상기 제2신호선을 통해 상기 제1-2트랜지스터와 상기 제1-2보조 트랜지스터가 턴-온(turn-on)되면 상기 제1-1트랜지스터와 상기 제1-1보조 트랜지스터는 턴-오프(turn-off)되는, 디스플레이 장치.
KR1020210191520A 2021-12-29 2021-12-29 디스플레이 장치 KR20230102025A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210191520A KR20230102025A (ko) 2021-12-29 2021-12-29 디스플레이 장치
US17/946,437 US11721284B2 (en) 2021-12-29 2022-09-16 Display apparatus
CN202211402889.7A CN116390553A (zh) 2021-12-29 2022-11-09 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210191520A KR20230102025A (ko) 2021-12-29 2021-12-29 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20230102025A true KR20230102025A (ko) 2023-07-07

Family

ID=86897031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210191520A KR20230102025A (ko) 2021-12-29 2021-12-29 디스플레이 장치

Country Status (3)

Country Link
US (1) US11721284B2 (ko)
KR (1) KR20230102025A (ko)
CN (1) CN116390553A (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102255588B1 (ko) 2015-01-26 2021-05-26 엘지디스플레이 주식회사 표시장치
KR102356992B1 (ko) 2017-08-03 2022-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치
CN111369946A (zh) * 2018-12-25 2020-07-03 华为终端有限公司 一种显示屏、移动终端及其控制方法
KR102570980B1 (ko) 2018-12-26 2023-08-25 엘지디스플레이 주식회사 풀 스크린 디스플레이 장치
CN112651264A (zh) 2019-10-10 2021-04-13 群创光电股份有限公司 电子装置
CN111710276A (zh) 2020-06-24 2020-09-25 武汉天马微电子有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
US11721284B2 (en) 2023-08-08
CN116390553A (zh) 2023-07-04
US20230206835A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
US10777621B2 (en) Display device having black matrix
US20200388230A1 (en) Display apparatus having extended connecting lines
KR102601818B1 (ko) 터치 센서를 구비하는 표시장치
CN112086484A (zh) 显示设备
US11573671B2 (en) Touch sensing unit including connection line coupled to multiple blocks of touch sensing electrodes and display device including the same
KR20200066500A (ko) 표시장치
TW202133137A (zh) 顯示裝置及其驅動方法
KR20210056468A (ko) 센싱 유닛과 그를 포함하는 표시 장치
KR20210007062A (ko) 터치 유닛과 그를 포함하는 표시 장치
US11183673B2 (en) Display device and a method for manufacturing the same
US20230064771A1 (en) Display device
TWI829365B (zh) 顯示裝置、電源供應裝置以及像素
US11721284B2 (en) Display apparatus
CN111538433A (zh) 输入感测电路
CN218353027U (zh) 显示设备
US20230157129A1 (en) Display device
KR20230111657A (ko) 표시 장치
CN117238921A (zh) 显示装置
CN116390582A (zh) 显示装置
CN116322194A (zh) 显示装置
KR20230091373A (ko) 표시장치 및 그의 구동방법
CN116343672A (zh) 用于改善显示质量的显示装置及其显示面板
CN116125711A (zh) 显示装置
CN116156944A (zh) 显示装置和显示面板
TW202324340A (zh) 顯示裝置