CN117238921A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN117238921A
CN117238921A CN202310700198.3A CN202310700198A CN117238921A CN 117238921 A CN117238921 A CN 117238921A CN 202310700198 A CN202310700198 A CN 202310700198A CN 117238921 A CN117238921 A CN 117238921A
Authority
CN
China
Prior art keywords
pixel
disposed
display
region
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310700198.3A
Other languages
English (en)
Inventor
宋和英
金修京
金雅英
郭珉菜
崔在镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117238921A publication Critical patent/CN117238921A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示装置。所述显示装置包括：基底，包括移位区域、主显示区域和扩展显示区域，第一像素电路，设置在移位区域中；第二像素电路和第三像素电路，设置在主显示区域中；第一显示元件，设置在主显示区域中，并且包括电连接到第一像素电路的第一像素电极和第一发射层；第二显示元件，设置在主显示区域中，并且包括电连接到第二像素电路的第二像素电极和第二发射层；第三显示元件，设置在扩展显示区域中，并且包括电连接到第三像素电路的第三像素电极和第三发射层；以及虚设电极，设置在移位区域中，并且电连接到第一像素电路。

Description

显示装置
本申请要求于2022年6月14日提交的第10-2022-0072429号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用包含于此。
技术领域
一个或更多个实施例涉及一种显示装置，更具体地，涉及一种其中显示装置的一部分中的无效空间的面积被减小的显示装置。
背景技术
通常，显示装置包括多个像素，且多个像素中的每个包括显示元件和被构造为控制显示元件的像素电路。像素电路包括薄膜晶体管和存储电容器。另外，显示装置包括在基底的外围部分中被构造为向显示元件施加电信号的电路。
发明内容
在传统的显示装置中，显示装置的其中由于位于基底的外围部分中的电路等而无法显示图像的部分中的无效空间的面积较宽。
一个或更多个实施例包括一种其中可以减小其一部分中的无效空间的面积的显示装置。
根据一个或更多个实施例，一种显示装置包括：基底，包括移位区域、主显示区域和扩展显示区域，其中，移位区域、主显示区域和扩展显示区域顺序地位于第一方向上；第一像素电路，设置在移位区域中；第二像素电路和第三像素电路，设置在主显示区域中；第一显示元件，设置在主显示区域中，其中，第一显示元件包括电连接到第一像素电路的第一像素电极和设置在第一像素电极上的第一发射层；第二显示元件，设置在主显示区域中，其中，第二显示元件包括电连接到第二像素电路的第二像素电极和设置在第二像素电极上的第二发射层；第三显示元件，设置在扩展显示区域中，其中，第三显示元件包括电连接到第三像素电路的第三像素电极和设置在第三像素电极上的第三发射层；以及虚设电极，设置在移位区域中，并且电连接到第一像素电路。
在实施例中，在平面图中，第一像素电路可以包括第一薄膜晶体管，并且第一薄膜晶体管可以与虚设电极叠置。
在实施例中，第二像素电路和第二显示元件中的每个可以设置为多个，多个第二像素电路可以分别包括多个第二薄膜晶体管，并且在平面图中，多个第二薄膜晶体管中的至少一个薄膜晶体管可以与第一像素电极叠置，并且多个第二薄膜晶体管中的剩余薄膜晶体管可以分别与多个第二像素电极叠置。
在实施例中，第三像素电路可以包括第三薄膜晶体管，并且在平面图中，第三薄膜晶体管可以与第二像素电极叠置。
在实施例中，显示装置还可以包括：外围电路单元，设置在扩展显示区域中，并且在平面图中，外围电路单元可以与第三像素电极叠置。
在实施例中，显示装置还可以包括：像素限定层，覆盖第一像素电极、第二像素电极、第三像素电极和虚设电极，其中，用于暴露第一像素电极的中心部分的第一开口、用于暴露第二像素电极的中心部分的第二开口以及用于暴露第三像素电极的中心部分的第三开口可以被限定为穿过像素限定层。
在实施例中，虚设电极的上表面可以被像素限定层覆盖。
在实施例中，虚设电极和第一像素电极可以通过第一连接布线彼此电连接。
在实施例中，显示装置还可以包括：第一平坦化层，覆盖第一像素电路、第二像素电路和第三像素电路；第二平坦化层，设置在第一平坦化层上；以及第三平坦化层，设置在第二平坦化层上，其中，第一平坦化层、第二平坦化层和第三平坦化层可以设置在第一像素电路与第一显示元件之间，并且第一连接布线可以设置在第二平坦化层与第三平坦化层之间。
根据一个或多个实施例，一种显示装置包括：基底，包括移位区域、主显示区域和扩展显示区域，其中，移位区域、主显示区域和扩展显示区域顺序地位于第一方向上；多个第一像素电路，设置在第一行至第k行中的移位区域中，其中，k是满足以下不等式的整数：1≤k；多个第二像素电路，在第k+1行至第n-k行中，其中，n是满足以下不等式的整数：2k＜n；多个第三像素电路，在第n-k+1行至第n行中，其中，多个第二像素电路和多个第三像素电路设置在主显示区域中；多个第一显示元件，设置在主显示区域中，其中，多个第一显示元件分别包括电连接到多个第一像素电路的多个第一像素电极和设置在多个第一像素电极上的多个第一发射层；多个第二显示元件，设置在主显示区域中，其中，多个第二显示元件分别包括电连接到多个第二像素电路的多个第二像素电极和设置在多个第二像素电极上的多个第二发射层；多个第三显示元件，设置在扩展显示区域中，其中，多个第三显示元件分别包括电连接到多个第三像素电路的多个第三像素电极和设置在多个第三像素电极上的多个第三发射层；以及多个虚设电极，设置在移位区域中并分别电连接到多个第一像素电路。
在实施例中，在平面图中，位于第i行中的多个第一像素电路和分别电连接到位于第i行中的多个第一像素电路的多个虚设电极可以分别彼此叠置，其中，i是满足以下不等式的整数：1≤i≤k。
在实施例中，在平面图中，位于第k+i行中的多个第二像素电路和分别电连接到位于第i行中的多个第一像素电路的多个第一显示元件可以分别彼此叠置。
在实施例中，在平面图中，位于第j行中的多个第二像素电路和分别电连接到位于第j-k行中的多个第二像素电路的多个第二显示元件可以分别彼此叠置，其中，j是满足以下不等式的整数：2k+1≤j≤n-k。
在实施例中，在平面图中，位于第n-m行中的多个第三像素电路和分别电连接到位于第n-k-m行中的多个第二像素电路的多个第二显示元件可以分别彼此叠置，其中，m是满足以下不等式的整数：0≤m≤k-1。
在实施例中，显示装置还可以包括外围电路单元，设置在扩展显示区域中，并且在平面图中，外围电路单元与多个第三显示元件叠置。
在实施例中，显示装置还可以包括像素限定层，覆盖多个第一像素电极、多个第二像素电极、多个第三像素电极和多个虚设电极，其中，用于分别暴露多个第一像素电极的中心部分的多个第一开口、分别暴露多个第二像素电极的中心部分的多个第二开口以及分别暴露多个第三像素电极的中心部分的多个第三开口可以被限定为穿过像素限定层。
在实施例中，多个虚设电极的上表面可以被像素限定层覆盖。
在实施例中，多个虚设电极可以通过第一连接布线分别电连接到多个第一像素电极。
在实施例中，显示装置还可以包括：第一平坦化层，覆盖多个第一像素电路、多个第二像素电路和多个第三像素电路；第二平坦化层，设置在第一平坦化层上；以及第三平坦化层，设置在第二平坦化层上，其中，第一平坦化层、第二平坦化层和第三平坦化层可以设置在多个第一像素电路与多个第一显示元件之间，并且第一连接布线可以设置在第二平坦化层与第三平坦化层之间。
在实施例中，移位区域的面积和扩展显示区域的面积可以彼此相等。
附图说明
通过结合附图的以下描述，公开的某些实施例的以上和其他特征将更加明显，在附图中：
图1是根据实施例的显示装置的一部分的平面图；
图2是图1的显示装置的侧视图；
图3是图1的显示装置的一部分的平面图；
图4是包括在图1的显示装置中的像素的等效电路图；
图5是图3的显示装置的一部分的剖视图；
图6是图3的显示装置的一部分的放大平面图；
图7是沿图6的线I-I’截取的图6的显示装置的剖视图；
图8是沿图6的线II-II’截取的图6的显示装置的剖视图；
图9是图3的显示装置的一部分的放大平面图；
图10是沿图9的线III-III’截取的图9的显示装置的剖视图；
图11是根据实施例的显示装置的一部分的平面图；以及
图12是根据实施例的显示装置的一部分的平面图。
具体实施方式
现在，将在下文中参照其中示出了各种实施例的附图更充分地描述发明。然而，本发明可以以许多不同的形式实施，并且不应被解释为限于在这里阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且将向本领域的技术人员充分传达发明的范围。
同样的附图标记始终表示同样的元件。贯穿公开，表述“a、b和c中的至少一个(种/者)”或“选自a、b和c中的至少一个(种/者)”表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c的全部或其变型。
公开可以具有各种修改和各种实施例，且具体实施例在附图中示出并且在具体实施方式中详细描述。参照下面参照附图详细描述的实施例，公开的效果和特征以及实现它们的方法将变得明显。然而，公开不限于如下面描述的实施例并且可以以不同的形式来实施。
将理解的是，当元件被称为“在”另一元件“上”时，该元件可以直接在所述另一元件上，或者在该元件与所述另一元件之间可以存在中间元件。相反，当元件被称为“直接在”另一元件“上”时，不存在中间元件。
将理解的是，尽管可以在这里使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语的限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离在这里的教导的情况下，下面讨论的“第一元件”、“第一组件”、“第一区域”、“第一层”或“第一部分”可以被称为第二元件、第二组件、第二区域、第二层或第二部分。
这里使用的术语仅是出于描述具体实施例的目的，并非意图限制。如在这里使用的，除非上下文另外清楚地指出，否则单数形式的“一”、“一个(种/者)”和“所述/该”以及“至少一个(种/者)”不表示数量的限制，而意图包括单数和复数两者。例如，除非上下文另外清楚地指出，否则“元件”与“至少一个元件”具有相同的含义。“至少一个(种/者)”不应被解释为限制“一”或“一个(种/者)”。“或”表示“和/或”。如在这里使用的，术语“和/或”包括一个或更多个相关所列项的任何组合和所有组合。在说明书中，“A和/或B”表示仅A、仅B或者A和B两者。此外，“A和B中的至少一个(种/者)”表示仅A、仅B或者A和B两者。还将理解的是，当在本说明书中使用术语“包括”或“包含”和/或其变型时，说明存在所陈述的特征、区域、整体、步骤、操作、元件和/或组件，但是不排除存在或添加一个或更多个其他特征、区域、整体、步骤、操作、元件、组件和/或它们的组。
当层、区域、组件等连接到另一层、区域、组件等时，该层、区域、组件等可以直接连接到另一层、区域、组件等并且/或者可以通过它们之间的居间层、居间区域、居间组件等间接连接到所述另一层、区域、组件等。例如，在说明书中，当层、区域、组件等电连接到另一层、区域、组件等时，该层、区域、组件等可以直接电连接到另一层、区域、组件等并且/或者可以通过它们之间的居间层、居间区域、居间组件等间接电连接到另一层、区域、组件等。
此外，可以在这里使用诸如“下”或“底”以及“上”或“顶”的相对术语来描述如在附图中示出的一个元件与另一元件的关系。将理解的是，相对术语意图包括装置的除了在附图中描绘的方位之外的不同方位。例如，如果附图之一中的装置被翻转，则被描述为在其他元件的“下”侧的元件随后将被定向为在所述其他元件的“上”侧。因此，根据附图的具体方位，术语“下”可以包含“下”和“上”两种方位。类似地，如果附图之一中的装置被翻转，则被描述为“在”其他元件“下方”或“之下”的元件随后将被定向为“在”所述其他元件“上方”。因此，术语“在……下方”或“在……之下”可以包括上方和下方两种方位。
在说明书中，x轴、y轴和z轴不限于直角坐标系的三个轴，而是可以以包括三个轴的更广泛的意义来解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。
除非另有定义，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，除非在这里如此明确定义，否则术语(诸如在通用字典中定义的术语)应当被解释为具有与它们在相关领域和公开的上下文中的含义一致的含义，而将不以理想化或者过于形式化的意义来解释。
这里，参照作为理想化实施例的示意图的剖视图来描述实施例。如此，将预计由例如制造技术和/或公差导致的示出的形状的变化。因此，这里描述的实施例不应被解释为限于如在这里示出的区域的具体形状，而是将包括由例如制造导致的形状的差异。例如，被示出或被描述为平坦的区域通常可以具有粗糙的和/或非线性的特征。此外，示出的锐角可以被倒圆。因此，附图中示出的区域本质上是示意性的，并且它们的形状不意图示出区域的精确形状，并且不意图限制权利要求的范围。
在下文中，将参照附图详细描述实施例。
图1是根据实施例的显示装置的一部分的平面图，图2是图1的显示装置的侧视图。根据实施例的显示装置可以如图2中所示部分地弯曲，但是为了方便，图1中示出了未弯曲的显示装置。
如图1和图2中所示，根据实施例的显示装置包括显示面板10。只要显示装置包括显示面板10，显示装置就不受限制。在实施例中，例如，显示装置可以是各种产品中的任何一种，诸如智能电话、平板计算机、膝上型计算机、电视和广告牌。
显示面板10包括显示区域DA和在显示区域DA外侧的外围区域PA。显示区域DA是显示图像的部分，多个像素可以布置在显示区域DA中。当在大致垂直于显示面板10的方向上观看时，显示区域DA可以具有各种形状中的任何一种，诸如圆形、椭圆形、多边形和特定图形。在实施例中，如图1中所示，显示区域DA具有其中拐角为倒圆的大致矩形的形状。
外围区域PA可以布置在显示区域DA的外侧。外围区域PA可以包括至少部分地围绕显示区域DA的第一外围区域PA1和布置在显示区域DA外侧的在第一方向(例如，-y方向)上的一侧的第二外围区域PA2。第二外围区域PA2可以布置为与第一外围区域PA1相邻。第二外围区域PA2可以在第一方向(例如，-y方向)上延伸。第二外围区域PA2在第二方向(例如，x方向)上的宽度可以小于显示区域DA在第二方向(例如，x方向)上的宽度。将如下面所述，第二外围区域PA2的至少一部分可以通过这种结构容易地弯曲。
在实施例中，显示面板10包括基底100(见图3)，因此将理解的是，基底100也包括对应于上述显示区域DA和外围区域PA的显示区域DA和外围区域PA。在下文中，为了便于描述，将描述基底100包括显示区域DA和外围区域PA。
显示面板10还可以包括主区域MR、在主区域MR外侧的弯曲区域BR以及基于弯曲区域BR定位为与主区域MR相对的子区域SR。如图2中所示，显示面板10在弯曲区域BR中弯曲，因此，当在大致垂直于显示区域DA的顶表面的方向(例如，z方向)上观看时，子区域SR的至少一部分可以与主区域MR叠置。然而，公开不限于弯曲的显示装置，并且还可以应用于不弯曲的显示装置。子区域SR可以是如下面描述的非显示区域。通过在弯曲区域BR中弯曲显示面板10，当从前面(在z方向上)观看显示装置时，非显示区域可以不可见，或者即使可见，也可以减小可见区域。
驱动芯片20可以布置在显示面板10的子区域SR中。驱动芯片20可以包括被构造为驱动显示面板10的集成电路。集成电路可以是被构造为产生数据信号的数据驱动集成电路，但是公开不限于此。
驱动芯片20可以安装在显示面板10的子区域SR中。驱动芯片20安装在与显示区域DA的显示表面相同的表面上，但是如上所述，当显示面板10在弯曲区域BR中弯曲时，驱动芯片20可以位于主区域MR的后表面上。
印刷电路板30等可以附着到显示面板10的子区域SR的端部。这种印刷电路板30可以通过基底100上的垫(pad，或被称为“焊盘”)(未示出)电连接到驱动芯片20。
在下文中，将详细描述显示装置是有机发光显示器的实施例，但是公开的显示装置不限于此。根据可选实施例，公开的显示装置可以是无机发光显示器或无机EL显示器，或者可以是量子点发光显示器。在实施例中，例如，包括在显示装置中的显示元件的发射层可以包括有机材料或无机材料。此外，显示装置可以包括发射层和布置在从发射层发射的光的路径上的量子点。
图3是图1的显示装置的一部分的平面图。
显示面板10包括基底100。包括在显示面板10中的各种组件可以布置在基底100上。基底100可以包括玻璃、金属或聚合树脂。如上所述，在显示面板10在弯曲区域BR中弯曲的实施例中，基底100可以具有柔性或可弯曲特性。在这样的实施例中，基底100可以包括例如聚合物树脂，诸如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯或乙酸丙酸纤维素。可选地，能够有各种修改，例如，基底100可以具有多层结构，该多层结构包括包含这种聚合物树脂的两个层以及布置在所述两个层之间并包含无机材料(诸如氧化硅、氮化硅或氮氧化硅)的阻挡层。
如上所述，基底100可以包括显示区域DA和外围区域PA。显示区域DA可以包括主显示区域DAm和与第二外围区域PA2相邻的扩展显示区域DAe。基底100可以包括在主显示区域DAm外侧的第三方向(例如，y方向)上的一侧的移位区域SA。移位区域SA可以是不显示图像的无效空间。
多个移位像素Ps、多个主像素Pm和多个辅助像素Pa布置在基底100中。移位像素Ps、主像素Pm和辅助像素Pa中的每个是子像素。移位像素Ps中的每个可以包括位于主显示区域DAm中的移位显示元件EDs(第一显示元件)和位于移位区域SA中并电连接到移位显示元件EDs的移位像素电路PCs(第一像素电路)。主像素Pm中的每个可以包括位于主显示区域DAm中的主显示元件EDm(第二显示元件)和位于主显示区域DAm中并电连接到主显示元件EDm的主像素电路PCm(第二像素电路)。辅助像素Pa中的每个可以包括位于扩展显示区域DAe中的辅助显示元件EDa(第三显示元件)和位于主显示区域DAm中的辅助像素电路PCa(第三像素电路)。移位显示元件EDs、主显示元件EDm和辅助显示元件EDa可以是诸如有机发光二极管的发光元件。移位显示元件EDs、主显示元件EDm和辅助显示元件EDa中的每个可以发射例如红光、绿光、蓝光或白光。
移位像素电路PCs、主像素电路PCm和辅助像素电路PCa中的每个可以电连接到布置在外围区域PA中的外部电路。第一扫描驱动电路11、第二扫描驱动电路12、发射控制驱动电路13、端子14、第一电源布线15和第二电源布线16可以布置在外围区域PA中。
第一扫描驱动电路11可以通过扫描线SL向移位像素电路PCs、主像素电路PCm和辅助像素电路PCa中的每个提供扫描信号。第二扫描驱动电路12可以与第一扫描驱动电路11平行布置且显示区域DA在它们之间。从移位像素电路PCs、主像素电路PCm和辅助像素电路PCa中选择的至少一个可以电连接到第一扫描驱动电路11，并且其剩余部分可以连接到第二扫描驱动电路12。可选地，可以省略第二扫描驱动电路12，并且可以将移位像素电路PCs、主像素电路PCm和辅助像素电路PCa中的所有电连接到第一扫描驱动电路11。
发射控制驱动电路13布置在第一扫描驱动电路11处，并且可以通过发射控制线EL向移位像素电路PCs、主像素电路PCm和辅助像素电路PCa中的每个提供发射控制信号。在实施例中，如图3中所示，发射控制驱动电路13仅布置在显示区域DA的一侧处，但是如第一扫描驱动电路11和第二扫描驱动电路12一样，发射控制驱动电路13可以可选地布置在显示区域DA的两侧。
第一电源布线15和端子14可以布置在基底100的第二外围区域PA2中。端子14可以不被绝缘层覆盖，而是可以被暴露以电连接到印刷电路板30。印刷电路板30的端子34可以电连接到显示面板10的端子14。
印刷电路板30向显示面板10传输控制器(未示出)的电力或信号。由控制器产生的控制信号可以通过印刷电路板30传输到第一扫描驱动电路11、第二扫描驱动电路12和发射控制驱动电路13中的每个。此外，控制器可以向第一电源布线15传输第一电源电压ELVDD(见图4)，并向第二电源布线16提供第二电源电压ELVSS(见图4)。第一电源电压ELVDD(或驱动电压)可以通过连接到第一电源布线15的驱动电压线PL传输到移位像素电路PCs、主像素电路PCm和辅助像素电路PCa中的每个，并且第二电源电压ELVSS(或共电压)可以传输到连接到第二电源布线16的移位显示元件EDs、主显示元件EDm和辅助显示元件EDa的对电极。第一电源布线15可以从显示区域DA下方的下部在第二方向(例如，x方向)上延伸。第二电源布线16具有其中一侧被打开的环形形状，从而部分地围绕显示区域DA。
在实施例中，控制器产生数据信号，并且所产生的数据信号可以通过驱动芯片20传输到输入线IL，并通过连接到输入线IL的数据线DL传输到像素P。第二外围区域PA2在驱动芯片20所在的第二方向(例如，x方向)上的突出宽度可以小于显示区域DA在第二方向(例如，x方向)上的宽度，因此，将数据线DL连接到驱动芯片20的输入线IL可以比数据线DL密集地布置。输入线IL可以跨过扩展显示区域DAe朝向主显示区域DAm的边界延伸。因此，当在垂直于基底100的顶表面的方向(例如，z方向)上观看时，多个辅助显示元件EDa可以与输入线IL叠置。
作为参照，线可以指布线。这适用于下面描述的实施例及其修改。
图4是包括在图1的显示装置中的像素的等效电路图。图4示出了包括主像素电路PCm和电连接到主像素电路PCm的主显示元件EDm的主像素Pm，并且移位像素Ps和辅助像素Pa中的每个可以具有与主像素Pm相同或相似的结构。
主像素电路PCm可以包括多个薄膜晶体管和存储电容器Cst。多个薄膜晶体管和存储电容器Cst可以连接到信号线、第一初始化电压线VL1、第二初始化电压线VL2和驱动电压线PL。这样的布线中的至少一条(例如，驱动电压线PL)可以由相邻的主像素Pm共享。
多个薄膜晶体管可以包括驱动晶体管T1、开关晶体管T2、补偿晶体管T3、第一初始化晶体管T4、操作控制晶体管T5、发射控制晶体管T6和第二初始化晶体管T7。
主显示元件EDm可以包括像素电极和对电极，其中主显示元件EDm的像素电极可以通过经由发射控制晶体管T6连接到驱动晶体管T1来接收驱动电流，并且对电极可以接收第二电源电压ELVSS。主显示元件EDm可以产生对应于驱动电流的亮度的光。
多个薄膜晶体管中的一些可以是n沟道金属氧化物半导体场效应晶体管(MOSFET)(在下文中，被称为NMOS)，并且它们之中剩余的可以是p沟道MOSFET(在下文中，被称为PMOS)。在实施例中，例如，多个薄膜晶体管之中的补偿晶体管T3和第一初始化晶体管T4可以是NMOS，并且它们之中剩余的可以是PMOS。可选地，多个薄膜晶体管之中的补偿晶体管T3、第一初始化晶体管T4和第二初始化晶体管T7可以是NMOS，并且它们之中剩余的可以是PMOS。可选地，所有多个薄膜晶体管可以是NMOS或PMOS。多个薄膜晶体管可以包括非晶硅或多晶硅。可选地，作为NMOS的薄膜晶体管可以包括氧化物半导体。在下文中，为了方便，将描述其中补偿晶体管T3和第一初始化晶体管T4是包括氧化物半导体的NMOS并且剩余的是PMOS的实施例。
信号线可以包括被构造为传输第一扫描信号Sn的第一扫描线SL1、被构造为传输第二扫描信号Sn'的第二扫描线SL2、被构造为将前一扫描信号Sn-1传输到第一初始化晶体管T4的前一扫描线SLp、被构造为将下一扫描信号Sn+1传输到第二初始化晶体管T7的下一扫描线SLn、被构造为将发射控制信号En传输到操作控制晶体管T5和发射控制晶体管T6的发射控制线EL，以及被构造为在与第一扫描线SL1交叉的同时传输数据信号Dm的数据线DL。
驱动电压线PL可以被构造为将第一电源电压ELVDD传输到驱动晶体管T1，第一初始化电压线VL1可以被构造为传输使驱动晶体管T1初始化的第一初始化电压Vint1，并且第二初始化电压线VL2可以传输使主显示元件EDm的像素电极初始化的第二初始化电压Vint2。
驱动晶体管T1的驱动栅电极可以经由第二节点N2连接到存储电容器Cst，驱动晶体管T1的源区和漏区中的一个可以经由第一节点N1通过操作控制晶体管T5连接到驱动电压线PL，并且驱动晶体管T1的源区和漏区中的另一个可以经由第三节点N3通过发射控制晶体管T6电连接到主显示元件EDm的像素电极。驱动晶体管T1可以通过开关晶体管T2的开关操作接收数据信号Dm来向主显示元件EDm供应驱动电流。换言之，驱动晶体管T1可以被构造为响应于施加到第二节点N2的电压来控制从电连接到驱动电压线PL的第一节点N1流到有机发光二极管OLED的电流量，该电流量根据数据信号Dm变化。
开关晶体管T2的开关栅电极可以连接到传输第一扫描信号Sn的第一扫描线SL1，开关晶体管T2的源区和漏区中的一个可以连接到数据线DL，并且开关晶体管T2的源区和漏区中的另一个可以在经由第一节点N1连接到驱动晶体管T1的同时通过操作控制晶体管T5连接到驱动电压线PL。开关晶体管T2可以被构造为响应于施加到第一扫描线SL1的电压将来自数据线DL的数据信号Dm传输到第一节点N1。换言之，开关晶体管T2可以响应于通过第一扫描线SL1接收的第一扫描信号Sn而导通，并且执行将传输到数据线DL的数据信号Dm经由第一节点N1传输到驱动晶体管T1的开关操作。
补偿晶体管T3的补偿栅电极可以连接到第二扫描线SL2。补偿晶体管T3的源区和漏区中的一个可以经由第三节点N3通过发射控制晶体管T6连接到主显示元件EDm的像素电极。补偿晶体管T3的源区和漏区中的另一个可以经由第二节点N2连接到驱动晶体管T1的驱动栅电极和存储电容器Cst的第一电容器电极CE1。补偿晶体管T3可以响应于通过第二扫描线SL2接收的第二扫描信号Sn'而导通并且使驱动晶体管T1二极管连接。
第一初始化晶体管T4的第一初始化栅电极可以连接到前一扫描线SLp。第一初始化晶体管T4的源区和漏区中的一个可以连接到第一初始化电压线VL1。第一初始化晶体管T4的源区和漏区中的另一个可以经由第二节点N2连接到驱动晶体管T1的驱动栅电极和存储电容器Cst的第一电容器电极CE1。第一初始化晶体管T4可以响应于施加到前一扫描线SLp的电压将来自第一初始化电压线VL1的第一初始化电压Vint1施加到第二节点N2。换言之，第一初始化晶体管T4可以响应于通过前一扫描线SLp接收的前一扫描信号Sn-1而导通，并且通过将第一初始化电压Vint1传输到驱动晶体管T1的驱动栅电极来执行使驱动晶体管T1的驱动栅电极的电压初始化的初始化操作。
操作控制晶体管T5的操作控制栅电极可以连接到发射控制线EL，操作控制晶体管T5的源区和漏区中的一个可以连接到驱动电压线PL，并且操作控制晶体管T5的源区和漏区中的另一个可以经由第一节点N1连接到驱动晶体管T1和开关晶体管T2。
发射控制晶体管T6的发射控制栅电极可以连接到发射控制线EL，发射控制晶体管T6的源区和漏区中的一个可以经由第三节点N3连接到驱动晶体管T1和补偿晶体管T3，并且发射控制晶体管T6的源区和漏区中的另一个可以电连接到主显示元件EDm的像素电极。
操作控制晶体管T5和发射控制晶体管T6响应于通过发射控制线EL接收的发射控制信号En而同时导通，并且通过将第一电源电压ELVDD传输到主显示元件EDm来将驱动电流传输到主显示元件EDm。
第二初始化晶体管T7的第二初始化栅电极可以连接到下一扫描线SLn，第二初始化晶体管T7的源区和漏区中的一个可以连接到主显示元件EDm的像素电极，并且第二初始化晶体管T7的源区和漏区中的另一个可以连接到第二初始化电压线VL2以接收第二初始化电压Vint2。第二初始化晶体管T7响应于通过下一扫描线SLn接收的下一扫描信号Sn+1而导通以使主显示元件EDm的像素电极初始化。下一扫描线SLn可以与第一扫描线SL1相同，使得扫描线可以以一时间间隔传输相同的电信号从而作为第一扫描线SL1来操作和作为下一扫描线SLn来操作。换言之，下一扫描线SLn可以是与图4的主像素Pm相邻并电连接到同一数据线DL的像素的第一扫描线SL1。
在实施例中，如图4中所示，第二初始化晶体管T7可以连接到下一扫描线SLn。然而，公开不限于此，并且可选地，第二初始化晶体管T7可以连接到发射控制线EL并根据发射控制信号En被驱动。
存储电容器Cst可以包括第一电容器电极CE1和第二电容器电极CE2。存储电容器Cst的第一电容器电极CE1经由第二节点N2连接到驱动晶体管T1的驱动栅电极，并且存储电容器Cst的第二电容器电极CE2连接到驱动电压线PL。存储电容器Cst可以存储与第一电源电压ELVDD和驱动晶体管T1的驱动栅电极的电压之间的差对应的电荷。
在下文中将描述根据实施例的主像素Pm的详细操作。
在初始化时段期间，当通过前一扫描线SLp供应前一扫描信号Sn-1时，第一初始化晶体管T4响应于前一扫描信号Sn-1而导通，并且驱动晶体管T1通过从第一初始化电压线VL1供应的第一初始化电压Vint1初始化。
在数据编程时段期间，当通过第一扫描线SL1和第二扫描线SL2供应第一扫描信号Sn和第二扫描信号Sn'时，开关晶体管T2和补偿晶体管T3响应于第一扫描信号Sn和第二扫描信号Sn'而导通。这里，驱动晶体管T1通过导通的补偿晶体管T3被二极管连接并被正向偏置。然后，将通过从由数据线DL供应的数据信号Dm中减去驱动晶体管T1的阈值电压(Vth)而获得的补偿电压(Dm+Vth)施加到驱动晶体管T1的驱动栅电极G1，其中阈值电压(Vth)具有负(-)值。第一电源电压ELVDD和补偿电压(Dm+Vth)被施加到存储电容器Cst的两端，并且与两端处的电压之间的差对应的电荷被存储在存储电容器Cst中。
在发射时段期间，操作控制晶体管T5和发射控制晶体管T6响应于从发射控制线EL供应的发射控制信号En而导通。产生与驱动晶体管T1的驱动栅电极G1的电压和第一电源电压ELVDD之间的差对应的驱动电流，并且该驱动电流通过发射控制晶体管T6供应到主显示元件EDm。
如上所述，多个薄膜晶体管中的一些可以包括氧化物半导体。在实施例中，例如，补偿晶体管T3和第一初始化晶体管T4可以包括氧化物半导体。
多晶硅具有高可靠性，因此多晶硅可以控制预期电流准确地流动。因此，直接影响显示装置亮度的驱动晶体管T1包括包含具有高可靠性的多晶硅的半导体层，从而实现具有高分辨率的显示装置。因为氧化物半导体具有高载流子迁移率和低泄漏电流，所以即使驱动时间长，电压下降也不大。换言之，关于氧化物半导体，即使在低频驱动期间，由电压降引起的图像的颜色变化也不大，因此能够低频驱动。因此，补偿晶体管T3和第一初始化晶体管T4包括氧化物半导体，从而实现其中有效地防止泄漏电流的发生且同时降低功耗的显示装置。
由于这种氧化物半导体对光敏感，因此电流量等可以根据外部光变化。因此，金属层可以位于氧化物半导体的下部处以吸收或反射外部光。因此，在实施例中，如图4中所示，栅电极可以位于包括氧化物半导体的补偿晶体管T3和第一初始化晶体管T4的氧化物半导体层的上部和下部中的每个处。换言之，当从垂直于基底100(见图3)的顶表面的方向(z-方向)上观看时，位于氧化物半导体的下部处的金属层可以与氧化物半导体叠置。
图5是图3的显示装置的一部分的剖视图。
参照图5，显示面板10的实施例可以包括基底100以及设置在基底100上的显示层DISL、触摸屏层TSL和光学功能层OFL。被构造为保护显示面板10的盖窗(未示出)可以进一步布置在显示面板10的上部上。被构造为保护显示面板10的面板保护构件(未示出)可以进一步布置在显示面板10的下部上。
显示层DISL可以包括电路层、显示元件层和封装构件(诸如薄膜封装层TFE或封装基底(未示出))，电路层包括移位像素电路PCs、主像素电路PCm和辅助像素电路PCa，显示元件层包括作为发光元件的移位显示元件EDs、主显示元件EDm和辅助显示元件EDa。绝缘层INL'可以布置在基底100与显示层DISL之间，绝缘层INL可以布置在显示层DISL中。
基底100可以包括在第一方向(例如，-y方向)上顺序布置的移位区域SA、主显示区域DAm和扩展显示区域DAe。
位于移位区域SA中的移位像素电路PCs可以电连接到位于移位区域SA中的虚设电极DE和位于主显示区域DAm中的移位显示元件EDs。移位像素电路PCs可以包括至少一个薄膜晶体管，并且可以被构造为控制移位显示元件EDs的发射。移位像素电路PCs和移位显示元件EDs可以通过在第一方向(例如，-y方向)上延伸的第一连接布线CWs彼此连接。
位于主显示区域DAm中的主像素电路PCm电连接到位于主显示区域DAm中的主显示元件EDm。主像素电路PCm包括至少一个薄膜晶体管，并且可以被构造为控制主显示元件EDm的发射。主像素电路PCm和主显示元件EDm可以通过在第一方向(例如，-y方向)上延伸的第二连接布线CWm彼此连接。
位于主显示区域DAm中的辅助像素电路PCa电连接到位于扩展显示区域DAe中的辅助显示元件EDa。辅助像素电路PCa包括至少一个薄膜晶体管，并且可以被构造为控制辅助显示元件EDa的发射。辅助像素电路PCa和辅助显示元件EDa可以通过在第一方向(例如，-y方向)上延伸的第三连接布线CWa彼此连接。
移位显示元件EDs、主显示元件EDm和辅助显示元件EDa可以由薄膜封装层TFE或封装基底覆盖。根据一些实施例，如图5中所示，薄膜封装层TFE可以包括至少一个无机封装层和至少一个有机封装层。根据实施例，薄膜封装层TFE可以包括第一无机封装层131、第二无机封装层133和布置在第一无机封装层131与第二无机封装层133之间的有机封装层132。
第一无机封装层131和第二无机封装层133可以包括选自无机绝缘材料(诸如氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)和氧化铪(HfO2))中的至少一种，并且可以通过化学气相沉积(CVD)方法形成。在实施例中，有机封装层132可以包括聚合物类材料。在这样的实施例中，聚合物类材料可以包括选自硅类树脂、丙烯酰类树脂、环氧类树脂、聚酰亚胺和聚乙烯中的至少一种。
第一无机封装层131、有机封装层132和第二无机封装层133可以一体地形成以覆盖移位区域SA、主显示区域DAm和扩展显示区域DAe。
在移位显示元件EDs、主显示元件EDm和辅助显示元件EDa被封装基底(未示出)封装的这种实施例中，封装基底可以布置为面对基底100且显示元件置于封装基底与基底100之间。间隙可以存在于封装基底与显示元件之间。封装基底可以包括玻璃。由玻璃料等形成的密封剂布置在基底100与封装基底之间，并且密封剂可以布置在上述外围区域PA(见图3)中。布置在外围区域PA(见图3)中的密封剂可以围绕主显示区域DAm和扩展显示区域DAe，同时防止湿气渗透通过侧表面。
触摸屏层TSL可以根据外部输入(例如，触摸事件)获得坐标信息。触摸屏层TSL可以包括触摸电极和连接到触摸电极的触摸布线。触摸屏层TSL可以经由磁电容方法或互电容方法来检测外部输入。
触摸屏层TSL可以设置在薄膜封装层TFE上。可选地，触摸屏层TSL可以单独地形成在触摸基底上，然后经由诸如光学透明粘合剂(OCA)的粘合层结合在薄膜封装层TFE上。根据实施例，触摸屏层TSL可以直接形成在薄膜封装层TFE上，并且在这样的实施例中，粘合层可以不设置在触摸屏层TSL与薄膜封装层TFE之间。
光学功能层OFL可以包括抗反射层。抗反射层可以降低从外部朝向显示面板10入射的光(外部光)的反射率。根据一些实施例，光学功能层OFL可以是偏振膜。根据一些实施例，光学功能层OFL可以实现为包括黑矩阵和滤色器的滤光板。
图6是图3的显示装置的一部分的放大平面图，图7是沿图6的线I-I’截取的显示装置的剖视图，图8是沿图6的线II-II’截取的显示装置的剖视图。图6可以对应于图3的显示装置的第一区域AR1。
在图6中，由虚线指示的网格中的一个空间是与(子)像素电路的一个单元叠置的区域，并且在说明书中，该空间可以指示与由每个空间指示的区域对应的像素电路。
参照图6，在实施例中，布置在移位区域SA中的移位像素电路PCs可以包括第一移位像素电路PCsg、第二移位像素电路PCsr和第三移位像素电路PCsb，并且可以通过第一连接布线CWs电连接到布置在移位区域SA中的虚设电极DE和布置在主显示区域DAm中的移位显示元件EDs。移位显示元件EDs可以包括发射第一颜色的光的第一移位显示元件EDsg、发射第二颜色的光的第二移位显示元件EDsr和发射第三颜色的光的第三移位显示元件EDsb。
布置在主显示区域DAm中的主像素电路PCm可以包括第一主像素电路PCmg、第二主像素电路PCmr和第三主像素电路PCmb，并且可以通过第二连接布线CWm电连接到布置在主显示区域DAm中的主显示元件EDm。主显示元件EDm可以包括发射第一颜色的光的第一主显示元件EDmg、发射第二颜色的光的第二主显示元件EDmr和发射第三颜色的光的第三主显示元件EDmb。
移位显示元件EDs和主显示元件EDm可以以矩阵结构布置。在实施例中，例如，在使用发射第一颜色的光的第一移位显示元件EDsg和/或第一主显示元件EDmg的中心点作为虚拟矩形的中心点的虚拟矩形的顶点之中，发射第二颜色的光的第二移位显示元件EDsr和/或第二主显示元件EDmr可以布置在彼此面对的第一顶点和第三顶点中，并且发射第三颜色的光的第三移位显示元件EDsb和/或第三主显示元件EDmb可以布置在剩余的顶点中，即第二顶点和第四顶点中。根据实施例，第一移位显示元件EDsg的发射区域可以小于第二移位显示元件EDsr的发射区域和第三移位显示元件EDsb的发射区域，并且第一主显示元件EDmg的发射区域可以小于第二主显示元件EDmr的发射区域和第三主显示元件EDmb的发射区域。
这种布置结构被称为矩阵结构或/>结构，并且可以通过共享相邻的显示元件来应用用于表达颜色的渲染以少量像素来实现高分辨率。
在实施例中，如图6中所示，移位显示元件EDs和主显示元件EDm以矩阵结构布置，但是公开不限于此。在可选实施例中，例如，移位显示元件EDs和主显示元件EDm可以以各种形状布置，例如条纹(stripe)结构、马赛克布置结构和三角形布置结构。
在实施例中，如图6中所示，移位显示元件EDs和主显示元件EDm在平面图中具有菱形形状，但是不限于此。可选地，移位显示元件EDs和主显示元件EDm可以具有各种形状，例如圆形、椭圆形和多边形。
虚设电极DE可以具有与移位显示元件EDs和主显示元件EDm相同的布置结构。在实施例中，例如，如图6中所示，具有与第三主显示元件EDmb的像素电极210mb相同形状的第三虚设电极DEb可以位于使用第一移位显示元件EDsg的中心点作为虚拟矩形的中心点的虚拟矩形的第一顶点处，并且具有与第二主显示元件EDmr的像素电极210mr相同形状的第二虚设电极DEr可以位于所述虚拟矩形的第二顶点处。
当在垂直于基底100的顶表面的方向(例如，z方向)上观看时，虚设电极DE与移位像素电路PCs叠置，并且移位显示元件EDs在第一方向(例如，-y方向)上与移位像素电路PCs间隔开以与布置在主显示区域DAm中的主像素电路PCm叠置。在实施例中，例如，第一移位像素电路PCsg可以与第一虚设电极DEg和第三虚设电极DEb叠置，并且在第一方向(例如，-y方向)上与第一移位像素电路PCsg相邻的第一第一主像素电路(在下文中，将被称为第1-1主像素电路)PCmg1可以与第一移位显示元件EDsg和第二移位显示元件EDsr叠置。
第一连接布线CWs的位于移位区域SA中的一侧可以包括连接到虚设电极DE的第一电极接触部分CNTe1和连接到移位像素电路PCs的第一电路接触部分CNTc1，并且第一连接布线CWs的位于主显示区域DAm中的另一侧可以包括连接到移位显示元件EDs的第二电极接触部分CNTe2。因此，移位像素电路PCs可以同时向虚设电极DE和移位显示元件EDs施加电信号(例如，驱动电流)。
在实施例中，位于主显示区域DAm中的第二连接布线CWm的一侧可以包括连接到主像素电路PCm的第二电路接触部分CNTc2，并且其另一侧可以包括连接到主显示元件EDm的第三电极接触部分CNTe3。
如将在下面描述的，在说明书中，电路接触部分CNTc是通过被限定为穿过第二平坦化层123的通孔电连接到像素电路的部分，并且电极接触部分CNTe是通过被限定为穿过第三平坦化层125的通孔电连接到像素电极的部分。
在实施例中，如图7中所示，第一移位像素电路PCsg通过第一连接布线CWs连接到第一虚设电极DEg和第一移位显示元件EDsg。参照图7，阻挡层111可以设置在基底100上。阻挡层111可以防止空气从基底100的下部渗透。阻挡层111可以包括无机材料(诸如氧化物或氮化物)、有机材料或者有机和无机复合物，并且可以具有无机材料和有机材料的单层或多层结构。在实施例中，例如，阻挡层111可以包括SiO2、SiNX或SiON。
缓冲层113设置在阻挡层111上，并且可以防止其中金属原子或杂质从基底100朝向布置在缓冲层113上方的半导体层Act扩散的现象。此外，缓冲层113可以在基底100上提供平坦化表面。缓冲层113可以包括无机材料(诸如氧化物或氮化物)、有机材料或者有机和无机复合物，并且可以具有无机材料和有机材料的单层或多层结构。在实施例中，例如，缓冲层113可以包括SiO2、SiNX或SiON。
第一移位像素电路PCsg和第1-1主像素电路PCmg1可以设置在缓冲层113上。第1-1主像素电路PCmg1可以布置在主显示区域DAm中并且包括至少一个第一主薄膜晶体管TFTm1。第一主薄膜晶体管TFTm1可以包括半导体层Act以及与半导体层Act叠置的栅电极G、源电极S和漏电极D。根据一些实施例，从源电极S和漏电极D中选择的至少一个可以被省略并且由半导体层Act的高浓度掺杂的一部分限定。
半导体层Act可以设置在缓冲层113上。半导体层Act可以包括硅半导体。在实施例中，例如，半导体层Act可以包括非晶硅或多晶硅。在实施例中，可以将离子选择性地注入到半导体层Act的至少一部分中。可选地，半导体层Act可以包括氧化物半导体。
栅电极G可以与半导体层Act的部分区域叠置。栅电极G可以包括包含钼(Mo)、铝(Al)、铜(Cu)或钛(Ti)的导电材料，并且可以具有包括导电材料的多层或单层结构。根据实施例，栅电极G可以具有Mo/Al的多层结构或Mo/Al/Mo的多层结构。
栅极绝缘层115可以布置在半导体层Act与栅电极G之间。栅极绝缘层115可以包括包含SiO2、SiNx、SiOxNy、Al2O3、TiO2、Ta2O5、HfO2或氧化锌(ZnO)的无机绝缘材料。
根据一些实施例，栅极绝缘层115可以仅位于与栅电极G叠置的区域中。在这样的实施例中，栅极绝缘层115可以具有与栅电极G相同的图案。在这样的实施例中，当在垂直于基底100的顶表面的方向(例如，z方向)上观看时，栅极绝缘层115可以完全或几乎完全与栅电极G叠置。
源电极S和漏电极D设置在层间绝缘层116上，并且可以各自接入半导体层Act的导电区域。层间绝缘层116可以包括包含SiO2、SiNx或SiOxNy的无机绝缘材料。
第一移位像素电路PCsg可以布置在移位区域SA中并且包括至少一个移位薄膜晶体管TFTs。移位薄膜晶体管TFTs可以具有与第一主薄膜晶体管TFTm1相同或相似的结构。
第一平坦化层121、第二平坦化层123和第三平坦化层125布置为覆盖第一移位像素电路PCsg和第1-1主像素电路PCmg1。第一平坦化层121、第二平坦化层123和第三平坦化层125可以包括有机绝缘材料。在实施例中，例如，有机绝缘材料可以包括光致抗蚀剂、苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)、聚苯乙烯、具有酚基团的聚合物衍生物、丙烯酰类聚合物、酰亚胺类聚合物、芳醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或它们的组合。
连接电极CM可以设置在第一平坦化层121上。连接电极CM可以通过被限定为穿过第一平坦化层121的通孔接入第一移位像素电路PCsg。连接电极CM可以包括金属、合金、导电金属氧化物或透明导电材料。在实施例中，例如，连接电极CM可以包括银(Ag)、包含Ag的合金、Mo、包含Mo的合金、Al、包含Al的合金、氮化铝(AlN)、钨(W)、氮化钨(WN)、Cu、镍(Ni)、铬(Cr)、氮化铬(CrN)、Ti、钽(Ta)、铂(Pt)、钪(Sc)、氧化铟锡(ITO)或氧化铟锌(IZO)，并且可以具有单层或多层结构。
第一虚设电极DEg、第三虚设电极DEb和第一移位像素电极210sg可以设置在第三平坦化层125上。第一虚设电极DEg布置在移位区域SA中，并且当在垂直于基底100的顶表面的方向(例如，z方向)上观看时，第一虚设电极DEg可以与第一移位像素电路PCsg叠置。
第一移位像素电极210sg布置在主显示区域DAm中，并且当在垂直于基底100的顶表面的方向(例如，z方向)上观看时，第一移位像素电极210sg可以与第1-1主像素电路PCmg1叠置。
第一虚设电极DEg、第三虚设电极DEb和第一移位像素电极210sg可以包括彼此相同的材料。在实施例中，例如，第一虚设电极DEg、第三虚设电极DEb和第一移位像素电极210sg可以包括反射层和设置在反射层上的透明或半透明电极层，其中反射层包括Ag、镁(Mg)、Al、Pt、钯(Pd)、金(Au)、Ni、钕(Nd)、铱(Ir)、Cr或它们的化合物。透明或半透明电极层可以包括选自ITO、IZO、ZnO、氧化铟(In2O3)、氧化铟镓(IGO)和氧化铝锌(AZO)中的至少一种。在实施例中，例如，第一虚设电极DEg、第三虚设电极DEb和第一移位像素电极210sg可以具有ITO/Ag/ITO的三层结构。
第一连接布线CWs可以布置在第二平坦化层123与第三平坦化层125之间。第一连接布线CWs可以在第一方向(例如，-y方向)上从移位区域SA朝向主显示区域DAm延伸，以将第一移位像素电路PCsg电连接到第一虚设电极DEg和第一移位像素电极210sg。
第一连接布线CWs的位于移位区域SA中的一个端部可以包括连接到连接电极CM的第一电路接触部分CNTc1和连接到第一虚设电极DEg的第一电极接触部分CNTe1。在实施例中，第一连接布线CWs可以通过设置在由第二平坦化层123限定的通孔中的第一电路接触部分CNTc1连接到连接电极CM，并且第一连接布线CWs可以通过设置在由第三平坦化层125限定的通孔中的第一电极接触部分CNTe1连接到第一虚设电极DEg。
第一连接布线CWs的位于主显示区域DAm中的另一端部可以包括连接到第一移位像素电极210sg的第二电极接触部分CNTe2。在实施例中，第一连接布线CWs可以通过设置在由第三平坦化层125限定的通孔中的第二电极接触部分CNTe2连接到第一移位像素电极210sg。
像素限定层127可以在第三平坦化层125上布置为覆盖第一移位像素电极210sg的边缘并覆盖第一虚设电极DEg和第三虚设电极DEb。在实施例中，可以通过像素限定层127限定第一开口OPs，以暴露第一移位像素电极210sg的中心部分。第一移位显示元件EDsg的发射区域的尺寸和形状由第一开口OPs限定。
像素限定层127可以增加第一移位像素电极210sg的边缘与对电极230之间的距离，从而防止在第一移位像素电极210sg的边缘处出现电弧。此外，像素限定层127可以覆盖第一虚设电极DEg和第三虚设电极DEb的上表面，从而防止第一虚设电极DEg和第三虚设电极DEb直接接触对电极230。
设置为对应于第一移位像素电极210sg的发射层220sg布置在像素限定层127的第一开口OPs内。第一移位显示元件EDsg的发射层220sg可以包括高分子量材料或低分子量材料，并且发射第一颜色的光。
有机功能层(未示出)可以布置在第一移位显示元件EDsg的发射层220sg的上部和/或下部。有机功能层可以是包括有机材料的单层或多层，并且可以包括空穴传输层(HTL)、空穴注入层(HIL)、电子传输层(ETL)和/或电子注入层(EIL)。从有机功能层中选择的至少一个可以一体地形成为单个整体的部件以对应于主显示元件EDm和移位显示元件EDs。
对电极230布置在第一移位显示元件EDsg的发射层220sg的上部。对电极230可以包括具有低逸出功的导电材料。在实施例中，例如，对电极230可以包括包含Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Li、Ca或它们的合金的(半)透明层。对电极230还可以包括在包含这种材料的(半)透明层上的包含ITO、IZO、ZnO或In2O3的层。对电极230可以一体地形成为单个整体的部件以对应于主显示元件EDm和移位显示元件EDs。
第一移位像素电极210sg可以与第1-1主像素电路PCmg1叠置(即，可以与第一主薄膜晶体管TFTm1叠置)，从而可以发生与第一主薄膜晶体管TFTm1的栅电极G的电耦合。第一虚设电极DEg可以与第一移位像素电路PCsg叠置(即，可以与移位薄膜晶体管TFTs叠置)，从而可以发生与移位薄膜晶体管TFTs的栅电极的电耦合。因此，在根据实施例的显示装置中，可以减小发射相同颜色的光的主显示元件EDm与移位显示元件EDs之间的亮度差。在不存在与移位像素电路叠置的虚设电极的对比示例中，不存在用于在移位薄膜晶体管的栅电极中产生电耦合的因素，即，电耦合可以仅在主薄膜晶体管的栅电极中发生，并且因此，移位显示元件的亮度可能高于主显示元件的亮度。
图8示出了通过第二连接布线CWm电连接到第一第一主显示元件(在下文中，将被称为第1-1主显示元件)EDmg1的第1-1主像素电路PCmg1。在下文中，将省略图8的与图7的组件相同或相似的组件的任何重复的详细描述，并且将主要描述差异。
参照图8，第1-1主像素电路PCmg1和第二第一主像素电路(在下文中，将被称为第1-2主像素电路)PCmg2可以布置在主显示区域DAm中。第1-1主像素电路PCmg1可以包括至少一个第一主薄膜晶体管TFTm1，并且第1-2主像素电路PCmg2可以包括至少一个第二主薄膜晶体管TFTm2。第二主薄膜晶体管TFTm2可以具有与第一主薄膜晶体管TFTm1的结构相同或相似的结构。
在主显示区域DAm中，第一移位显示元件EDsg、第二移位显示元件EDsr和第1-1主显示元件EDmg1可以设置在第三平坦化层125上。如上所述，第一移位显示元件EDsg可以电连接到位于移位区域SA中的第一移位像素电路PCsg，并且第二移位显示元件EDsr可以电连接到位于移位区域SA中的第二移位像素电路PCsr。第1-1主显示元件EDmg1可以电连接到位于主显示区域DAm中的第1-1主像素电路PCmg1。与第一移位显示元件EDsg类似，第二移位显示元件EDsr可以包括位于第三平坦化层125上的第二移位像素电极210sr和位于第二移位像素电极210sr与对电极230之间的发射层220sr。
第1-1主显示元件EDmg1可以包括设置在第三平坦化层125上的第一主像素电极210mg、以及根据第一主像素电极210mg布置的发射层220mg和对电极230。
在实施例中，可以通过像素限定层127限定第二开口OPm，以暴露第一主像素电极210mg的中心部分。第1-1主显示元件EDmg1的发射区域的尺寸和形状由第二开口OPm限定。第1-1主显示元件EDmg1的发射层220mg可以布置在第二开口OPm内部。
第二连接布线CWm可以布置在第二平坦化层123与第三平坦化层125之间。第二连接布线CWm可以在第一方向(例如，-y方向)上延伸，以将第1-1主像素电路PCmg1电连接到第1-1主显示元件EDmg1。
第二连接布线CWm的一个端部可以包括连接到第1-1主像素电路PCmg1的第二电路接触部分CNTc2。第二连接布线CWm的另一端部可以包括连接到第一主像素电极210mg的第三电极接触部分CNTe3。在实施例中，第二连接布线CWm可以通过设置在由第二平坦化层123限定的通孔中的第二电路接触部分CNTc2连接到连接电极CM，连接电极CM连接到第1-1主像素电路PCmg1。在这样的实施例中，第二连接布线CWm可以通过设置在由第三平坦化层125限定的通孔中的第三电极接触部分CNTe3连接到第一主像素电极210mg。
当在垂直于基底100的顶表面的方向(例如，z方向)上观看时，第1-1主像素电路PCmg1(即，第一主薄膜晶体管TFTm1)可以与第一移位显示元件EDsg(即，第一移位像素电极210sg)叠置。第一移位像素电极210sg可以产生与第1-1主像素电路PCmg1的第一主薄膜晶体管TFTm1的栅电极G的电耦合。
类似地，当在垂直于基底100的顶表面的方向(例如，z方向)上观看时，第1-2主像素电路PCmg2(即，第二主薄膜晶体管TFTm2)可以与第1-1主显示元件EDmg1(即，第一主像素电极210mg)叠置。第1-1主显示元件EDmg1的第一主像素电极210mg可以产生与第1-2主像素电路PCmg2的第二主薄膜晶体管TFTm2的栅电极G的电耦合。因此，位于主显示区域DAm中并发射相同颜色的光的主显示元件EDm之间的亮度差可以具有在一定范围内的值。
图9是图3的显示装置的一部分的放大平面图，并且图10是沿图9的线III-III’截取的显示装置的剖视图。图9可以对应于图3的显示装置的第二区域AR2。
参照图9，布置在主显示区域DAm中的辅助像素电路PCa可以通过第三连接布线CWa电连接到布置在扩展显示区域DAe中的辅助显示元件EDa。辅助显示元件EDa可以包括发射第一颜色的光的第一辅助显示元件EDag、发射第二颜色的光的第二辅助显示元件EDar和发射第三颜色的光的第三辅助显示元件EDab。
如图9中所示，布置在主显示区域DAm中的主像素电路PCm可以通过第二连接布线CWm电连接到布置在主显示区域DAm中的主显示元件EDm。主显示元件EDm可以包括发射第一颜色的光的第一主显示元件EDmg、发射第二颜色的光的第二主显示元件EDmr和发射第三颜色的光的第三主显示元件EDmb。
主显示元件EDm和辅助显示元件EDa可以以矩阵结构布置。根据实施例，第一辅助显示元件EDag的发射区域可以小于第二辅助显示元件EDar的发射区域或第三辅助显示元件EDab的发射区域。在图9中，主显示元件EDm和辅助显示元件EDa以/>矩阵结构布置，但是公开不限于此。在可选实施例中，例如，主显示元件EDm和辅助显示元件EDa可以以各种形状布置，诸如条纹结构、马赛克布置结构和三角形布置结构。
在实施例中，如图9中所示，主显示元件EDm和辅助显示元件EDa在平面图中具有菱形形状，但是不限于此。可选地，辅助显示元件EDa可以具有各种形状，诸如圆形、椭圆形和多边形。
当在垂直于基底100的顶表面的方向(例如，z方向)上观看时，主显示元件EDm与辅助像素电路PCa叠置，并且辅助显示元件EDa可以在第一方向(例如，-y方向)上与辅助像素电路PCa间隔开以位于扩展显示区域DAe中。像素电路可以不布置在扩展显示区域DAe中。
第三连接布线CWa的位于主显示区域DAm中的一个端部可以包括连接到辅助像素电路PCa的电路接触部分CNTc，并且第三连接布线CWa的位于扩展显示区域DAe中的另一端部可以包括连接到辅助显示元件EDa的电极接触部分CNTe。
在这样的实施例中，在扩展显示区域DAe中不存在像素电路，并且包括输入线IL(见图3)等的外围电路单元ILP可以布置在扩展显示区域DAe中。在根据实施例的显示装置中，外围电路单元ILP和辅助显示元件EDa彼此叠置，从而减小显示面板10的下部处的无效空间(见图3)。
图10示出了通过第三连接布线CWa电连接到第一辅助显示元件EDag的第一辅助像素电路PCag。在下文中，将省略图10的与图7的组件相同或相似的组件的任何重复的详细描述，并且将主要描述差异。另外，与图10中所示类似，第二辅助像素电路PCar可以通过第三连接布线CWa电连接到第二辅助显示元件EDar，并且第三辅助像素电路PCab可以通过第三连接布线CWa电连接到第三辅助显示元件EDab。
参照图10，第一辅助像素电路PCag可以在主显示区域DAm中设置在基底100上。第一辅助像素电路PCag可以包括至少一个辅助薄膜晶体管TFTa。辅助薄膜晶体管TFTa可以具有与第一主薄膜晶体管TFTm1(见图7)的结构相同或相似的结构。
第一主显示元件EDmg和第二主显示元件EDmr可以设置在主显示区域DAm的第三平坦化层125上。第一辅助显示元件EDag可以设置在扩展显示区域DAe的第三平坦化层125上。第一辅助显示元件EDag可以电连接到位于主显示区域DAm中的第一辅助像素电路PCag。
第二主显示元件EDmr可以包括位于第三平坦化层125上的第二主像素电极210mr和位于第二主像素电极210mr与对电极230之间的发射层220mr。
第一辅助显示元件EDag可以包括设置在第三平坦化层125上的第一辅助像素电极210ag以及根据第一辅助像素电极210ag布置的发射层220ag和对电极230。类似地，图9中示出了第二辅助显示元件EDar的第二辅助像素电极210ar和第三辅助显示元件EDab的第三辅助像素电极210ab。如上所述，对电极230可以在整个基底100中一体地形成为单个整体的部件。
在实施例中，可以通过像素限定层127限定第三开口OPa以暴露第一辅助像素电极210ag的中心部分。第一辅助显示元件EDag的发射区域的尺寸和形状由第三开口OPa限定。第一辅助显示元件EDag的发射层220ag可以布置在第三开口OPa内部。
第三连接布线CWa可以布置在第二平坦化层123与第三平坦化层125之间。第三连接布线CWa可以在第一方向(例如，-y方向)上延伸，以将第一辅助像素电路PCag和第一辅助显示元件EDag彼此电连接。
第三连接布线CWa的位于主显示区域DAm中的一个端部可以包括连接到第一辅助像素电路PCag的电路接触部分CNTc。第三连接布线CWa的位于扩展显示区域DAe中的另一端部可以包括连接到第一辅助像素电极210ag的电极接触部分CNTe。在这样的实施例中，第三连接布线CWa可以通过设置在由第二平坦化层123限定的通孔中的电路接触部分CNTc连接到连接电极CM，连接电极CM连接到第一辅助像素电路PCag。在实施例中，第三连接布线CWa可以通过设置在由第三平坦化层125限定的通孔中的电极接触部分CNTe连接到第一辅助像素电极210ag。
在扩展显示区域DAe中，像素电路可以不布置在第一辅助显示元件EDag的下部。在扩展显示区域DAe中，包括信号布线等的外围电路单元ILP可以布置在第一辅助显示元件EDag的下部。
当在垂直于基底100的顶表面的方向(例如，z方向)上观看时，第一辅助像素电路PCag(即，辅助薄膜晶体管TFTa)可以与第一主显示元件EDmg(即，第一主像素电极210mg)叠置。因此，第一主像素电极210mg可以产生与第一辅助像素电路PCag的辅助薄膜晶体管TFTa的栅电极的电耦合。因此，发射相同颜色的光的主显示元件EDm与辅助显示元件EDa之间的亮度差可以具有在一定范围内的值。
图11和图12是根据实施例的显示装置的一部分的平面图。
参照图11和图12，多个移位像素电路PCs布置在移位区域SA中，并且多个主像素电路PCm和多个辅助像素电路PCa布置在主显示区域DAm中。在第二方向(例如，x方向)上布置的多个移位像素电路PCs、多个主像素电路PCm或多个辅助像素电路PCa可以构成一行R。多个移位像素电路PCs可以构成在第一方向(例如，-y方向)上顺序布置的第一行至第k行，多个主像素电路PCm可以构成第k+1行至第n-k行，并且多个辅助像素电路PCa可以构成第n-k+1行至第n行。这里，k可以是等于或大于1的整数，并且n可以是大于2k的整数。
布置在第i行中的移位像素电路PCs(i)可以通过第一连接布线CWs电连接到虚设电极DE(i)和移位显示元件EDs(i)。这里，电连接到布置在第i行中的移位像素电路PCs(i)的虚设电极DE(i)可以与布置在第i行中的移位像素电路PCs(i)叠置。电连接到布置在第i行中的移位像素电路PCs(i)的移位显示元件EDs(i)可以与布置在第k+i行中的主像素电路PCm(k+i)叠置。这里，i是满足以下不等式的整数：1≤i≤k。
在实施例中，例如，电连接到布置在第一行中的移位像素电路PCs(1)的虚设电极DE(1)可以与布置在第一行中的移位像素电路PCs(1)叠置。电连接到布置在第一行中的移位像素电路PCs(1)的移位显示元件EDs(1)可以与布置在第k+1行中的主像素电路PCm(k+1)叠置。类似地，电连接到布置在第k行中的移位像素电路PCs(k)的虚设电极DE(k)可以与布置在第k行中的移位像素电路PCs(k)叠置。电连接到布置在第k行中的移位像素电路PCs(k)的移位显示元件EDs(k)可以与布置在第(2k)行中的主像素电路PCm(2k)叠置。在这样的实施例中，可以理解的是，移位显示元件EDs从移位像素电路PCs移位k行。
类似地，位于第j行的主像素电路PCm(j)可以与通过第二连接布线CWm电连接到位于第j-k行的主像素电路PCm(j-k)的主显示元件EDm(j-k)叠置。这里，j是满足以下不等式的整数：2k+1≤j≤n-k。
位于第n-m行的辅助像素电路PCa(n-m)可以通过第三连接布线CWa与辅助显示元件EDa(n-m)电连接。这里，电连接到位于第n-m行中的辅助像素电路PCa(n-m)的辅助显示元件EDa(n-m)可以布置在扩展显示区域DAe中。
位于第n-m行的辅助像素电路PCa(n-m)可以与电连接到位于第n-k-m行的主像素电路PCm(n-k-m)的主显示元件EDm(n-k-m)叠置。这里，m是满足以下不等式的整数：0≤m≤k-1。
在实施例中，例如，电连接到位于第n行中的辅助像素电路PCa(n)的辅助显示元件EDa(n)可以布置在扩展显示区域DAe中。此外，布置在第n行中的辅助像素电路PCa(n)可以与电连接到布置在第n-k行中的主像素电路PCm(n-k)的主显示元件EDm(n-k)叠置。
移位显示元件EDs可以从移位像素电路PCs移位k行，主显示元件EDm可以从主像素电路PCm移位k行，并且辅助显示元件EDa可以从辅助像素电路PCa移位k行。
在这样的实施例中，移位显示元件EDs、主显示元件EDm和辅助显示元件EDa构成总共n行的显示元件行，并且移位像素电路PCs、主像素电路PCm和辅助像素电路PCa可以构成总共n行的像素电路行。这里，第一显示元件行可以从第一像素电路行移位k行并与第k+1像素电路行叠置。在这样的实施例中，其中布置有不与显示元件行叠置的像素电路行的区域可以被定义为移位区域SA，其中显示元件行和像素电路行彼此叠置的区域可以被定义为主显示区域DAm，并且其中布置有不与像素电路行叠置的显示元件行的区域可以被定义为扩展显示区域DAe。因此，移位区域SA的面积可以与扩展显示区域DAe的面积相同或相似。
通过构造具有与外围电路单元ILP(见图10)叠置的辅助显示元件EDa的多个行，可以进一步减小显示面板10(见图3)的其中设置有外围电路单元ILP的下部中的无效空间。根据如上所述的实施例，可以实现其中其一部分中的无效空间的面积减小的显示装置。
发明不应被解释为限于这里阐述的实施例。相反，提供这些实施例使得本公开将是彻底和完整的，并且将向本领域技术人员充分传达发明的构思。
虽然已经参考发明的实施例具体示出并描述了发明，但是本领域普通技术人员将理解的是，在不脱离由权利要求限定的发明的精神或范围的情况下，可以在形式和细节上进行各种改变。

Claims (20)

1.一种显示装置，所述显示装置包括：
基底，包括移位区域、主显示区域和扩展显示区域，其中，所述移位区域、所述主显示区域和所述扩展显示区域顺序地位于第一方向上；
第一像素电路，设置在所述移位区域中；
第二像素电路和第三像素电路，设置在所述主显示区域中；
第一显示元件，设置在所述主显示区域中，其中，所述第一显示元件包括电连接到所述第一像素电路的第一像素电极和设置在所述第一像素电极上的第一发射层；
第二显示元件，设置在所述主显示区域中，其中，所述第二显示元件包括电连接到所述第二像素电路的第二像素电极和设置在所述第二像素电极上的第二发射层；
第三显示元件，设置在所述扩展显示区域中，其中，所述第三显示元件包括电连接到所述第三像素电路的第三像素电极和设置在所述第三像素电极上的第三发射层；以及
虚设电极，设置在所述移位区域中，并且电连接到所述第一像素电路。
2.根据权利要求1所述的显示装置，其中，
所述第一像素电路包括第一薄膜晶体管，并且
在平面图中，所述第一薄膜晶体管与所述虚设电极叠置。
3.根据权利要求1所述的显示装置，其中，
所述第二像素电路和所述第二显示元件中的每个设置为多个，
多个第二像素电路分别包括多个第二薄膜晶体管，并且
在平面图中，所述多个第二薄膜晶体管中的至少一个薄膜晶体管与所述第一像素电极叠置，并且所述多个第二薄膜晶体管中的剩余薄膜晶体管分别与所述多个第二像素电极叠置。
4.根据权利要求1所述的显示装置，其中，
所述第三像素电路包括第三薄膜晶体管，并且
在平面图中，所述第三薄膜晶体管与所述第二像素电极叠置。
5.根据权利要求1所述的显示装置，所述显示装置还包括：
外围电路单元，设置在所述扩展显示区域中，并且
在平面图中，所述外围电路单元与所述第三像素电极叠置。
6.根据权利要求1所述的显示装置，所述显示装置还包括：
像素限定层，覆盖所述第一像素电极、所述第二像素电极、所述第三像素电极和所述虚设电极，
其中，暴露所述第一像素电极的中心部分的第一开口、暴露所述第二像素电极的中心部分的第二开口以及暴露所述第三像素电极的中心部分的第三开口被限定为穿过所述像素限定层。
7.根据权利要求6所述的显示装置，其中，所述虚设电极的上表面被所述像素限定层覆盖。
8.根据权利要求1所述的显示装置，其中，所述虚设电极和所述第一像素电极通过第一连接布线彼此电连接。
9.根据权利要求8所述的显示装置，所述显示装置还包括：
第一平坦化层，覆盖所述第一像素电路、所述第二像素电路和所述第三像素电路；
第二平坦化层，设置在所述第一平坦化层上；以及
第三平坦化层，设置在所述第二平坦化层上，
其中，所述第一平坦化层、所述第二平坦化层和所述第三平坦化层设置在所述第一像素电路与所述第一显示元件之间，并且
所述第一连接布线设置在所述第二平坦化层与所述第三平坦化层之间。
10.一种显示装置，所述显示装置包括：
基底，包括移位区域、主显示区域和扩展显示区域，其中，所述移位区域、所述主显示区域和所述扩展显示区域顺序地位于第一方向上；
多个第一像素电路，设置在第一行至第k行中的所述移位区域中，其中，k是满足以下不等式的整数：1≤k；
多个第二像素电路，在第k+1行至第n-k行中，其中，n是满足以下不等式的整数：2k＜n；
多个第三像素电路，在第n-k+1行至第n行中，其中，所述多个第二像素电路和所述多个第三像素电路设置在所述主显示区域中；
多个第一显示元件，设置在所述主显示区域中，其中，所述多个第一显示元件分别包括电连接到所述多个第一像素电路的多个第一像素电极和设置在所述多个第一像素电极上的多个第一发射层；
多个第二显示元件，设置在所述主显示区域中，其中，所述多个第二显示元件分别包括电连接到所述多个第二像素电路的多个第二像素电极和设置在所述多个第二像素电极上的多个第二发射层；
多个第三显示元件，设置在所述扩展显示区域中，其中，所述多个第三显示元件分别包括电连接到所述多个第三像素电路的多个第三像素电极和设置在所述多个第三像素电极上的多个第三发射层；以及
多个虚设电极，设置在所述移位区域中并分别电连接到所述多个第一像素电路。
11.根据权利要求10所述的显示装置，其中，在平面图中，位于第i行的所述多个第一像素电路和分别电连接到位于所述第i行的所述多个第一像素电路的所述多个虚设电极分别彼此叠置，其中，i是满足以下不等式的整数：1≤i≤k。
12.根据权利要求11所述的显示装置，其中，在平面图中，位于第k+i行的所述多个第二像素电路和分别电连接到位于所述第i行的所述多个第一像素电路的所述多个第一显示元件分别彼此叠置。
13.根据权利要求12所述的显示装置，其中，
在平面图中，位于第j行的所述多个第二像素电路和分别电连接到位于第j-k行的所述多个第二像素电路的所述多个第二显示元件分别彼此叠置，其中，j是满足以下不等式的整数：2k+1≤j≤n-k。
14.根据权利要求10所述的显示装置，其中，在平面图中，位于第n-m行的所述多个第三像素电路和分别电连接到位于第n-k-m行的所述多个第二像素电路的所述多个第二显示元件分别彼此叠置，其中，m是满足以下不等式的整数：0≤m≤k-1。
15.根据权利要求10所述的显示装置，所述显示装置还包括：
外围电路单元，设置在所述扩展显示区域中，并且
在平面图中，所述外围电路单元与所述多个第三显示元件叠置。
16.根据权利要求10所述的显示装置，所述显示装置还包括：
像素限定层，覆盖所述多个第一像素电极至所述多个第三像素电极和所述多个虚设电极，
其中，分别暴露所述多个第一像素电极的中心部分的多个第一开口、分别暴露所述多个第二像素电极的中心部分的多个第二开口以及分别暴露所述多个第三像素电极的中心部分的多个第三开口被限定为穿过所述像素限定层。
17.根据权利要求16所述的显示装置，其中，所述多个虚设电极的上表面被所述像素限定层覆盖。
18.根据权利要求10所述的显示装置，其中，所述多个虚设电极通过第一连接布线分别电连接到所述多个第一像素电极。
19.根据权利要求18所述的显示装置，所述显示装置还包括：
第一平坦化层，覆盖所述多个第一像素电路、所述多个第二像素电路和所述多个第三像素电路；
第二平坦化层，设置在所述第一平坦化层上；以及
第三平坦化层，设置在所述第二平坦化层上，
其中，所述第一平坦化层、所述第二平坦化层和所述第三平坦化层设置在所述多个第一像素电路与所述多个第一显示元件之间，并且
所述第一连接布线设置在所述第二平坦化层与所述第三平坦化层之间。
20.根据权利要求10所述的显示装置，其中，所述移位区域的面积和所述扩展显示区域的面积彼此相等。
CN202310700198.3A 2022-06-14 2023-06-13 显示装置 Pending CN117238921A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220072429A KR20230172084A (ko) 2022-06-14 2022-06-14 표시장치
KR10-2022-0072429 2022-06-14

Publications (1)

Publication Number Publication Date
CN117238921A true CN117238921A (zh) 2023-12-15

Family

ID=89077094

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310700198.3A Pending CN117238921A (zh) 2022-06-14 2023-06-13 显示装置

Country Status (3)

Country Link
US (1) US20230403879A1 (zh)
KR (1) KR20230172084A (zh)
CN (1) CN117238921A (zh)

Also Published As

Publication number Publication date
KR20230172084A (ko) 2023-12-22
US20230403879A1 (en) 2023-12-14

Similar Documents

Publication Publication Date Title
US11282900B2 (en) Display device with dummy pixels in a non-display area
CN111261043B (zh) 显示面板
CN112086484A (zh) 显示设备
US11567595B2 (en) Display device
CN112992989A (zh) 显示面板和包括显示面板的显示装置
CN114447034A (zh) 显示装置
CN115548065A (zh) 显示装置
US20210225991A1 (en) Display device
CN219146073U (zh) 显示装置
CN112909047A (zh) 显示装置
US11716885B2 (en) Display panel including corner display area and display apparatus including the same
CN117238921A (zh) 显示装置
CN218353027U (zh) 显示设备
US11966528B2 (en) Display device
CN220570914U (zh) 显示装置
CN218473742U (zh) 显示面板和电子装置
EP4325575A1 (en) Display device
US20220367585A1 (en) Display device
US20230389397A1 (en) Display apparatus and electronic apparatus including the same
US20240065059A1 (en) Display panel and electronic device including same
KR20230006692A (ko) 표시 장치
CN116524861A (zh) 显示装置
KR20220030380A (ko) 표시 장치
CN118251062A (zh) 显示装置
CN118159075A (zh) 显示装置和提供该显示装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication