CN218353027U - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN218353027U
CN218353027U CN202222010040.7U CN202222010040U CN218353027U CN 218353027 U CN218353027 U CN 218353027U CN 202222010040 U CN202222010040 U CN 202222010040U CN 218353027 U CN218353027 U CN 218353027U
Authority
CN
China
Prior art keywords
main
display area
line
connection line
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202222010040.7U
Other languages
English (en)
Inventor
全裕珍
李元世
李知嬗
张东玄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN218353027U publication Critical patent/CN218353027U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

公开了一种显示设备。该显示设备包括：第一‑第一数据线，位于主显示区域的在辅助显示区域的一侧处的第一部分处，并且在第一方向上从第一部分延伸到辅助显示区域；第一水平连接线，电连接到第一‑第一数据线，并且在与第一方向交叉的第二方向上延伸；第一竖直连接线，电连接到第一水平连接线，并且在第一方向上从主显示区域的第一部分延伸到主显示区域的在辅助显示区域的另一侧处的第二部分中；第一外围连接线，电连接到第一竖直连接线，并且在第二方向上延伸；以及第一‑第二数据线，在第一方向上延伸，并且电连接到第一外围连接线。根据实施例的显示设备可以显示高质量图像。

Description

显示设备
本申请要求于2021年10月5日在韩国知识产权局提交的第10-2021-0131969号韩国专利申请的优先权和权益，该韩国专利申请的全部公开内容通过引用包含于此。
技术领域
一个或更多个实施例涉及一种显示设备，更具体地，涉及一种可以显示高质量图像的显示设备。
背景技术
通常，诸如有机发光显示设备的显示设备包括布置在每个(子)像素中的薄膜晶体管，以控制每个(子)像素的亮度等。薄膜晶体管被构造为根据传输到其的数据信号等来控制对应(子)像素的亮度等。
实用新型内容
根据对比示例的显示设备可能不能够在布置有相机的区域中显示高质量图像。
本实用新型的一个目的是为了提供一种可以显示高质量图像的显示设备。然而，本公开的方面和特征不限于此。
附加的方面和特征将在下面的描述中部分地阐述，并且部分地将通过描述而明显，或者可以通过实践本公开的一个或更多个给出的实施例来获知。
根据本公开的一个或更多个实施例，一种显示设备包括：基底，包括辅助显示区域和围绕辅助显示区域的主显示区域，辅助显示区域包括组件区域和中间区域；第一-第一主像素，位于主显示区域的第一部分处，第一部分位于辅助显示区域的一侧处；第一-第二主像素，位于主显示区域的第二部分处，第二部分位于辅助显示区域的另一侧处；第一辅助像素，位于中间区域处；第二辅助像素电路，位于中间区域处；第二辅助显示元件，位于组件区域处；辅助连接线，将第二辅助显示元件连接到第二辅助像素电路；第一-第一数据线，电连接到第一-第一主像素，第一-第一数据线位于主显示区域的第一部分处，并且在第一方向上从主显示区域的第一部分延伸到辅助显示区域；第一水平连接线，电连接到第一-第一数据线，第一水平连接线位于主显示区域处，并且在与第一方向交叉的第二方向上延伸；第一竖直连接线，电连接到第一水平连接线，并且在第一方向上从主显示区域的第一部分通过中间区域延伸到主显示区域的第二部分中；第一外围连接线，电连接到在主显示区域的第二部分中延伸的第一竖直连接线，第一外围连接线在第二方向上延伸；以及第一-第二数据线，电连接到第一-第二主像素，第一-第二数据线位于主显示区域的第二部分处，并且在第一方向上延伸以电连接到第一外围连接线。
在实施例中，第一-第一主像素和第一-第二主像素可以位于彼此相同的列处，列在第一方向上延伸。
在实施例中，第二辅助像素电路可以电连接到第一竖直连接线。
在实施例中，显示设备还可以包括：第二-第一主像素，位于主显示区域的第一部分处；第二-第二主像素，位于主显示区域的第二部分处；以及第二数据线，电连接到第二-第一主像素和第二-第二主像素，第二数据线在第一方向上延伸以通过主显示区域的第一部分、中间区域和主显示区域的第二部分。
在实施例中，第二-第一主像素和第二-第二主像素可以位于彼此相同的列处，列在第一方向上延伸。
在实施例中，显示设备还可以包括：第三-第一主像素，位于主显示区域的第一部分处；第三-第二主像素，位于主显示区域的第二部分处；第三-第一数据线，电连接到第三-第一主像素，第三-第一数据线在第一方向上延伸，并且位于主显示区域的第一部分处；第二水平连接线，电连接到第三-第一数据线，第二水平连接线在第二方向上延伸，并且位于主显示区域处；第二竖直连接线，电连接到第二水平连接线，并且在第一方向上从主显示区域的第一部分通过中间区域延伸到主显示区域的第二部分中；第二外围连接线，电连接到在主显示区域的第二部分中延伸的第二竖直连接线，第二外围连接线在第二方向上延伸；以及第三-第二数据线，电连接到第三-第二主像素，第三-第二数据线位于主显示区域的第二部分处，并且在第一方向上延伸以电连接到第二外围连接线。
在实施例中，第三-第一主像素和第三-第二主像素可以位于彼此相同的列处，列在第一方向上延伸。
在实施例中，第一辅助像素可以电连接到第二竖直连接线。
在实施例中，显示设备还可以包括：第一桥接线，位于第一竖直连接线与第一外围连接线之间以将第一竖直连接线电连接到第一外围连接线；以及第二桥接线，位于第二竖直连接线与第二外围连接线之间以将第二竖直连接线电连接到第二外围连接线。
在实施例中，第一桥接线和第二桥接线可以均位于覆盖第一外围连接线和第二外围连接线中的一条的绝缘层上，并且第一外围连接线和第二外围连接线中的另一条可以位于覆盖第一桥接线和第二桥接线的绝缘层上。
根据本公开的一个或更多个实施例，一种显示设备包括：基底，包括辅助显示区域和围绕辅助显示区域的主显示区域，辅助显示区域包括组件区域和中间区域；第一-第一主像素电路和第一-第一主显示元件，第一-第一主显示元件电连接到第一-第一主像素电路，第一-第一主像素电路和第一-第一主显示元件位于主显示区域的第一部分处，第一部分在辅助显示区域的一侧处；第一-第二主像素电路和第一-第二主显示元件，第一-第二主显示元件电连接到第一-第二主像素电路，第一-第二主像素电路和第一-第二主显示元件位于主显示区域的第二部分处，第二部分在辅助显示区域的另一侧处；第一辅助像素电路和第一辅助显示元件，第一辅助显示元件电连接到第一辅助像素电路，第一辅助像素电路和第一辅助显示元件位于中间区域处；第二辅助像素电路，位于中间区域处；第二辅助显示元件，位于组件区域处；辅助连接线，将第二辅助显示元件连接到第二辅助像素电路；第一-第一数据线，电连接到第一-第一主像素电路，第一-第一数据线位于主显示区域的第一部分处，并且在第一方向上从主显示区域的第一部分延伸到辅助显示区域；第一水平连接线，电连接到第一-第一数据线，第一水平连接线位于主显示区域处，并且在与第一方向交叉的第二方向上延伸；第一竖直连接线，电连接到第一水平连接线，并且在第一方向上从主显示区域的第一部分通过中间区域延伸到主显示区域的第二部分中；第一外围连接线，电连接到在主显示区域的第二部分中延伸的第一竖直连接线，第一外围连接线在第二方向上延伸；以及第一-第二数据线，电连接到第一-第二主像素电路，第一-第二数据线位于主显示区域的第二部分处，并且在第一方向上延伸以电连接到第一外围连接线。
在实施例中，第一-第一主显示元件和第一-第二主显示元件可以位于彼此相同的列处，所述列在第一方向上延伸。
在实施例中，第二辅助像素电路可以电连接到第一竖直连接线。
在实施例中，第一-第一数据线、第一-第二数据线和第一竖直连接线可以在彼此相同的层处。
在实施例中，显示设备还可以包括：第二-第一主像素电路和第二-第一主显示元件，第二-第一主显示元件电连接到第二-第一主像素电路，第二-第一主像素电路和第二-第一主显示元件位于主显示区域的第一部分处；第二-第二主像素电路和第二-第二主显示元件，第二-第二主显示元件电连接到第二-第二主像素电路，第二-第二主像素电路和第二-第二主显示元件位于主显示区域的第二部分处；以及第二数据线，电连接到第二-第一主像素电路和第二-第二主像素电路，第二数据线在第一方向上延伸以通过主显示区域的第一部分、中间区域和主显示区域的第二部分。
在实施例中，第二-第一主显示元件和第二-第二主显示元件可以位于彼此相同的列处，所述列在第一方向上延伸。
在实施例中，第一外围连接线的至少一部分可以位于主显示区域外部的外围区域处。
在实施例中，显示设备还可以包括：第三-第一主像素电路和第三-第一主显示元件，第三-第一主显示元件电连接到第三-第一主像素电路，第三-第一主像素电路和第三-第一主显示元件位于主显示区域的第一部分处；第三-第二主像素电路和第三-第二主显示元件，第三-第二主显示元件电连接到第三-第二主像素电路，第三-第二主像素电路和第三-第二主显示元件位于主显示区域的第二部分处；第三-第一数据线，电连接到第三-第一主像素电路，第三-第一数据线在第一方向上延伸，并且位于主显示区域的第一部分处；第二水平连接线，电连接到第三-第一数据线，第二水平连接线在第二方向上延伸，并且位于主显示区域处；第二竖直连接线，电连接到第二水平连接线，并且在第一方向上从主显示区域的第一部分通过中间区域延伸到主显示区域的第二部分中；第二外围连接线，电连接到在主显示区域的第二部分中延伸的第二竖直连接线，第二外围连接线在第二方向上延伸；以及第三-第二数据线，电连接到第三-第二主像素电路，第三-第二数据线位于主显示区域的第二部分处，并且在第一方向上延伸以电连接到第二外围连接线。
在实施例中，第三-第一主显示元件和第三-第二主显示元件可以位于彼此相同的列处，所述列在第一方向上延伸。
在实施例中，第一辅助像素电路可以电连接到第二竖直连接线。
在实施例中，第三-第一数据线、第三-第二数据线和第二竖直连接线可以位于彼此相同的层处。
在实施例中，显示设备还可以包括：第二-第一主像素电路和第二-第一主显示元件，第二-第一主显示元件电连接到第二-第一主像素电路，第二-第一主像素电路和第二-第一主显示元件位于主显示区域的第一部分处；第二-第二主像素电路和第二-第二主显示元件，第二-第二主显示元件电连接到第二-第二主像素电路，第二-第二主像素电路和第二-第二主显示元件位于主显示区域的第二部分处；以及第二数据线，电连接到第二-第一主像素电路和第二-第二主像素电路，第二数据线在第一方向上延伸以通过主显示区域的第一部分、中间区域和主显示区域的第二部分。
在实施例中，第二-第一主显示元件和第二-第二主显示元件可以位于彼此相同的列处，所述列在第一方向上延伸。
在实施例中，第二水平连接线可以与第二数据线交叉，并且第二水平连接线可以位于与第二数据线的层不同的层处。
在实施例中，第二外围连接线的至少一部分可以位于主显示区域外部的外围区域处。
在实施例中，显示设备还可以包括：第一桥接线，位于第一竖直连接线与第一外围连接线之间以将第一竖直连接线电连接到第一外围连接线；以及第二桥接线，位于第二竖直连接线与第二外围连接线之间以将第二竖直连接线电连接到第二外围连接线。
在实施例中，第一外围连接线可以位于与第二外围连接线的层不同的层处。
在实施例中，第一外围连接线可以与第二外围连接线交叉，并且第一外围连接线可以位于与第二外围连接线的层不同的层处。
在实施例中，第一桥接线和第二桥接线可以均位于覆盖第一外围连接线和第二外围连接线中的一条的绝缘层上。
在实施例中，第一外围连接线和第二外围连接线中的另一条可以位于覆盖第一桥接线和第二桥接线的绝缘层上。
根据实施例的显示设备可以显示高质量图像。
通过本公开的实施例的以下描述、附图和权利要求及其等同物，本公开的以上和/或其它方面及特征将变得明显且更容易地领会。
附图说明
通过参照附图的示例性、非限制性实施例的以下详细描述，将更清楚地理解本公开的以上和其它方面及特征，在附图中：
图1是根据实施例的显示设备的透视图；
图2是根据实施例的显示设备的一部分的剖视图；
图3是可以包括在图1的显示设备中的显示面板的平面图；
图4是图3的显示面板的一部分的概念图；
图5是包括在图1的显示设备中的像素的等效电路图；
图6是包括在图1的显示设备中的像素中的晶体管和电容器的位置的布置图；
图7至图14是包括针对图6中所示的显示设备的各种层的晶体管和电容器的各种元件的布置图；
图15是沿着图6中所示的线I-I'、线II-II'和线III-III'截取的显示设备的剖视图；
图16和图17是图4的显示面板的像素的元件的布置图；
图18是可以包括在图1的显示设备中的显示面板的一部分的平面图；以及
图19是可以包括在图1的显示设备中的显示面板的一部分的平面图。
具体实施方式
在下文中，将参照附图更详细地描述实施例，在附图中，同样的附图标记始终指同样的元件。然而，本公开可以以各种不同的形式实施，并且不应被解释为仅限于在此示出的实施例。相反，这些实施例是作为示例提供的，使得本公开将是透彻的和完整的，并且将向本领域技术人员充分地传达本公开的方面和特征。因此，可以不描述对于本领域普通技术人员来说用于完全理解本公开的方面和特征不是必需的工艺、元件和技术。除非另有说明，否则在整个附图和书面描述中，同样的附图标记表示同样的元件，因此，可以不重复其冗余描述。
当可以不同地实施某个实施例时，特定工艺顺序可以与所描述的顺序不同。例如，可以同时或基本上同时执行或者可以以与所描述的顺序相反的顺序执行两个连续描述的工艺。
在附图中，为了清楚起见，可以夸大和/或简化元件、层和区域的相对尺寸。为了易于解释，诸如“在……之下”、“在……下方”、“下”、“在……下面”、“在……上方”、“上”等空间相对术语在此可以用于描述如图中所示的一个元件或特征与另一(另外的)元件或特征的关系。将理解的是，空间相对术语旨在涵盖装置在使用中或在操作中的除图中描绘的方位以外的不同方位。例如，如果图中的装置翻转，则被描述为“在”其它元件或特征“下方”或“之下”或“下面”的元件随后将被定位为“在”所述其它元件或特征“上方”。因此，示例术语“在……下方”和“在……下面”可以涵盖上方和下方两个方位。装置可以被另外定位(例如，旋转90度或处于其它方位)，并且应相应地解释在此所使用的空间相对描述语。
在图中，x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以以更广泛的意义解释。例如，x轴、y轴和z轴可以彼此垂直或基本上垂直，或者可以表示彼此不垂直的彼此不同的方向。
将理解的是，尽管在此可以使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受到这些术语的限制。这些术语用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离本公开的精神和范围的情况下，下面描述的第一元件、组件、区域、层或部分可以被命名为第二元件、组件、区域、层或部分。
将理解的是，当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，所述元件或层可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者可以存在一个或更多个居间元件或层。类似地，当层、区域或元件被称为“电连接”到另一层、区域或元件时，所述层、区域或元件可以直接电连接到所述另一层、区域或元件，并且/或者可以间接电连接到所述另一层、区域或元件且一个或更多个居间层、区域或元件位于其间。另外，也将理解的是，当元件或层被称为“在”两个元件或层“之间”时，所述元件或层可以是所述两个元件或层之间的唯一元件或层，或者也可以存在一个或更多个居间元件或层。
在此所使用的术语是为了描述特定实施例的目的，并且不旨在限制本公开。如在此所使用的，除非上下文另外明确指出，否则单数形式“一”和“一个(种/者)”也旨在包括复数形式。还将理解的是，术语“包括”、“包含”、“具有”及其变型用在本说明书中时，说明存在所陈述的特征、整体、步骤、操作、元件和/或组件，但是不排除存在或附加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。如在此所使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。例如，表述“A和/或B”表示A、B或者A和B。诸如“……中的至少一个(种/者)”的表述在一列元件之后时修饰整列元件，而不修饰所述列中的个别元件。例如，表述“a、b和c中的至少一个(种/者)”表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c全部或它们的变型。
如在此所使用的，术语“基本上”、“约(大约)”和类似术语用作近似术语而不用作程度术语，并且旨在考虑本领域普通技术人员将认识到的测量值或计算值中的固有偏差。此外，当描述本公开的实施例时，“可以(可)”的使用指“本公开的一个或更多个实施例”。如在此所使用的，术语“使用”及其变型可以被认为分别与术语“利用”及其变型同义。此外，术语“示例性”旨在指示例或说明。
除非另外定义，否则在此所使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员所通常理解的含义相同的含义。还将理解的是，术语(诸如在通用词典中定义的术语)应被解释为具有与它们在相关领域的上下文和/或本说明书中的含义相一致的含义，并且不应以理想化或过于正式的意思来进行解释，除非在此被明确地这样定义。
图1是根据实施例的显示设备1的透视图。为了参考，在下文中，将理解的是，像素可以表示子像素。
参照图1，根据实施例的显示设备1包括显示区域DA和显示区域DA外部的外围区域NDA。显示区域DA可以包括辅助显示区域ADA和围绕辅助显示区域ADA(例如，在辅助显示区域ADA的外围周围)的主显示区域MDA。辅助显示区域ADA可以被构造为显示辅助图像，主显示区域MDA可以被构造为显示主图像。因此，辅助显示区域ADA和主显示区域MDA可以被构造为彼此单独地和/或彼此协作地显示图像。外围区域NDA可以是其处(例如，其中或其上)未布置元件的一种非显示区域。显示区域DA可以被外围区域NDA围绕(例如，外围区域NDA在显示区域DA的外围周围)。例如，外围区域NDA可以完全地围绕显示区域DA(例如，在显示区域DA的外围周围)。
图1以其中显示设备1包括一个辅助显示区域ADA且主显示区域MDA围绕辅助显示区域ADA(例如，在辅助显示区域ADA的外围周围)的示例示出。然而，本公开不限于此。作为另一示例，显示设备1可以包括多个辅助显示区域ADA，主显示区域MDA可以围绕多个辅助显示区域ADA(例如，在多个辅助显示区域ADA的外围周围)，并且可以布置在多个辅助显示区域ADA之间。在这种情况下，辅助显示区域ADA的形状和尺寸可以彼此相同或可以彼此不同。
当在与显示设备1的上表面大致垂直(例如，与显示设备1的上表面垂直或与显示设备1的上表面基本上垂直)的方向(例如，z轴方向)上(例如，在平面图中)观看时，辅助显示区域ADA可以具有诸如以圆形形状、椭圆形形状、诸如四边形、星形形状、菱形形状的多边形形状等为例的各种合适的形状。另外，虽然图1示出当在与显示设备1的上表面大致垂直(例如，与显示设备1的上表面垂直或与显示设备1的上表面基本上垂直)的方向(例如，z轴方向)上(例如，在平面图中)观看时，辅助显示区域ADA布置在具有大致四边形形状(例如，具有四边形或基本上四边形形状)的主显示区域MDA的(例如，在y轴方向上的)上中心侧处(例如，在主显示区域MDA的上中心侧中或在主显示区域MDA的上中心侧上)，但是本公开不限于此，辅助显示区域ADA可以布置在具有四边形形状的主显示区域MDA的一侧(诸如以主显示区域MDA的右上侧或左上侧为例)处(例如，在具有四边形形状的主显示区域MDA的一侧中或在具有四边形形状的主显示区域MDA的一侧上)。
显示设备1可以通过使用多个主像素Pm和多个辅助像素Pa来显示图像。多个辅助像素Pa可以包括例如第一辅助像素Pa1和第二辅助像素Pa2。多个主像素Pm布置在主显示区域MDA处(例如，在主显示区域MDA中或在主显示区域MDA上)。包括第一辅助像素Pa1和第二辅助像素Pa2的多个辅助像素Pa布置在辅助显示区域ADA处(例如，在辅助显示区域ADA中或在辅助显示区域ADA上)。辅助显示区域ADA可以包括组件区域CA和至少部分地围绕组件区域CA(例如，至少部分地在组件区域CA的外围周围)的中间区域MA。因此，中间区域MA可以布置在组件区域CA与主显示区域MDA之间。
如下面参照图2更详细地描述的，可以作为电子元件的组件40(例如，见图2)可以布置在显示面板下方(例如，在显示面板之下)以与组件区域CA对应。组件区域CA可以包括透射区域TA。透射区域TA可以透射从组件40输出到外部的光和/或声音以及/或者从外部朝向组件40行进的光和/或声音。
组件40可以是使用光或声音的电子元件。作为示例，电子元件可以是测量距离的传感器(诸如以接近传感器为例)、识别用户的身体的一部分(诸如以指纹、虹膜或面部为例)的传感器、输出光的小灯或者捕获图像的图像传感器(诸如以相机为例)。使用光的电子元件可以使用诸如以可见光、红外光或紫外光为例的各种合适的波长带中的光。使用声音的电子元件可以使用超声波或不同频带中的声音。在实施例中，组件40可以包括诸如以发光射器和光接收器为例的一个或更多个子组件。组件40可以包括集成为一体的光发射器和光接收器，或者具有物理地分开的结构的一对光发射器和光接收器可以构成一个组件40。
在根据实施例的显示设备1中，当光穿过组件区域CA时，其透光率可以是10％或更大、20％或更大、30％或更大、40％或更大、50％或更大、60％或更大、70％或更大、75％或更大、80％或更大、85％或更大或者90％或更大。
包括第一辅助像素Pa1和第二辅助像素Pa2的多个辅助像素Pa可以布置在辅助显示区域ADA处(例如，在辅助显示区域ADA中或在辅助显示区域ADA上)。第一辅助像素Pa1可以布置在中间区域MA处(例如，在中间区域MA中或在中间区域MA上)，第二辅助像素Pa2可以布置在组件区域CA处(例如，在组件区域CA中或在组件区域CA上)。
包括第一辅助像素Pa1和第二辅助像素Pa2的多个辅助像素Pa可以通过发射光来显示期望的图像(例如，预设或预定的图像)。显示在辅助显示区域ADA中的图像可以是辅助图像，并且可以具有比显示在主显示区域MDA中的图像的分辨率小的分辨率。换句话说，因为辅助显示区域ADA内部的组件区域CA包括光和/或声音可以穿过其的透射区域TA，所以在像素未布置在透射区域TA处(例如，未布置在透射区域TA中或未布置在透射区域TA上)的情况下，组件区域CA中的每单位面积的第二辅助像素Pa2的数量可以比主显示区域MDA中的每单位面积的主像素Pm的数量小。
另外，即使辅助显示区域ADA内部的中间区域MA可以不包括透射区域TA，因为一些像素电路(例如，图2中所示的第二辅助像素电路PCa2)可以布置在中间区域MA处(例如，在中间区域MA中或在中间区域MA上)以驱动第二辅助像素Pa2，所以中间区域MA中的每单位面积的第一辅助像素Pa1的数量也可以比主显示区域MDA中的每单位面积的主像素Pm的数量小。
在下文中，有机发光显示设备被更详细地描述为根据实施例的显示设备1的示例，但是本公开不限于此。作为示例，在一些实施例中，显示设备1可以是无机发光显示设备或量子点发光显示设备。例如，显示设备1的显示元件的发射层可以包括有机材料、无机材料或者有机材料和量子点。另外，显示设备1可以包括量子点以转换光的波长。
图2是根据实施例的显示设备1的一部分的剖视图。
如图2中所示，显示设备1可以包括显示面板10和与显示面板10叠置的组件40。用于保护显示面板10的覆盖窗还可以布置在显示面板10上。
显示面板10可以包括辅助显示区域ADA和主显示区域MDA。辅助图像可以显示在辅助显示区域ADA中，主图像可以显示在主显示区域MDA中。辅助显示区域ADA可以包括组件区域CA和中间区域MA。组件区域CA可以与组件40叠置，中间区域MA可以围绕组件区域CA(例如，在组件区域CA的外围周围)。
显示面板10可以包括基底100、显示层DPL、触摸屏层TSL、光学功能层OFL和面板保护构件PB。显示层DPL、触摸屏层TSL和光学功能层OFL可以在基底100上(例如，在基底100上方)，面板保护构件PB可以在基底100下面(例如，在基底100下面或在基底100之下)。
显示层DPL可以包括电路层PCL、显示元件层EDL和封装构件ENM。电路层PCL可以包括薄膜晶体管TFTm、TFTa1和TFTa2。显示元件层EDL可以包括作为发光元件的显示元件EDm、EDa1和EDa2。封装构件ENM可以包括薄膜封装层TFE。然而，本公开不限于此，封装构件ENM可以包括封装基底而不是薄膜封装层TFE。绝缘层IL和IL'可以布置在基底100与显示层DPL之间以及显示层DPL内部。显示元件EDm、EDa1和EDa2可以均是有机发光二极管OLED(见图5)。
基底100可以包括玻璃、金属或聚合物树脂。在显示面板10是柔性的和/或可弯曲的情况下，基底100可以包括包含例如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯和/或乙酸丙酸纤维素的聚合物树脂。基底100可以包括包含两个层和阻挡层的多层结构。在这种情况下，所述两个层可以包括聚合物树脂，阻挡层可以包括布置在所述两个层之间的无机材料(例如，氧化硅、氮化硅和/或氮氧化硅等)。然而，本公开不限于此，如本领域普通技术人员将领会的，可以进行各种合适的修改。
主像素Pm可以包括主显示元件EDm和连接到主显示元件EDm的主像素电路PCm。主显示元件EDm可以布置在显示面板10的主显示区域MDA处(例如，在显示面板10的主显示区域MDA中或在显示面板10的主显示区域MDA上)。主像素电路PCm可以包括被构造为控制主显示元件EDm的发光、发光程度等的至少一个薄膜晶体管TFTm。
第一辅助像素Pa1可以包括第一辅助显示元件EDa1和连接到第一辅助显示元件EDa1的第一辅助像素电路PCa1。第一辅助像素Pa1可以布置在显示面板10的中间区域MA处(例如，在显示面板10的中间区域MA中或在显示面板10的中间区域MA上)。第一辅助像素电路PCa1可以包括被构造为控制第一辅助显示元件EDa1的发光、发光程度等的至少一个薄膜晶体管TFTa1。
第二辅助像素Pa2可以包括第二辅助显示元件EDa2和连接到第二辅助显示元件EDa2的第二辅助像素电路PCa2。第二辅助显示元件EDa2布置在显示面板10的组件区域CA处(例如，在显示面板10的组件区域CA中或在显示面板10的组件区域CA上)。第二辅助像素电路PCa2可以布置在中间区域MA而不是组件区域CA处(例如，在中间区域MA中或在中间区域MA上)。第二辅助像素电路PCa2可以包括被构造为控制第二辅助显示元件EDa2的发光、发光程度等的至少一个薄膜晶体管TFTa2。第二辅助显示元件EDa2可以通过第一辅助连接线ACL1电连接到第二辅助像素电路PCa2，以实现第二辅助像素Pa2。第一辅助连接线ACL1可以包括透明导电材料。
组件区域CA的其处(例如，其中或其上)未布置第二辅助显示元件EDa2的区域可以被定义为透射区域TA。透射区域TA可以是从组件40发射的光/信号或入射到组件40的光/信号穿过其的区域，组件40布置为与组件区域CA对应。
将第二辅助像素电路PCa2连接到第二辅助显示元件EDa2的第一辅助连接线ACL1可以布置在透射区域TA处(例如，在透射区域TA中或在透射区域TA上)。因为第一辅助连接线ACL1可以包括具有高透射率的透明导电材料，所以即使第一辅助连接线ACL1布置在透射区域TA处(例如，在透射区域TA中或在透射区域TA上)，透射区域TA也可以确保足够的透射率。在根据实施例的显示设备1中，因为第二辅助像素电路PCa2未布置在组件区域CA处(例如，未布置在组件区域CA中或未布置在组件区域CA上)，所以可以扩展(例如，可以容易地扩展)透射区域TA的面积，并且可以进一步增大透射区域TA的透光率。
如图2中所示，显示元件层EDL可以被薄膜封装层TFE(或封装基底)覆盖。在实施例中，如图2中所示，薄膜封装层TFE可以包括至少一个无机封装层和至少一个有机封装层。作为示例，薄膜封装层TFE可以包括第一无机封装层310、第二无机封装层330以及在第一无机封装层310与第二无机封装层330之间的有机封装层320。
第一无机封装层310和第二无机封装层330可以均包括至少一种无机绝缘材料(诸如以氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx)为例)，并且可以通过化学气相沉积(CVD)形成。氧化锌(ZnOx)可以是ZnO和/或ZnO2。有机封装层320可以包括聚合物类材料。聚合物类材料可以包括丙烯酰基类树脂(例如，聚甲基丙烯酸甲酯和/或聚丙烯酸等)、环氧类树脂、聚酰亚胺和/或聚乙烯。
第一无机封装层310、有机封装层320和第二无机封装层330可以均形成为一体以覆盖主显示区域MDA和辅助显示区域ADA。
触摸屏层TSL可以获得与外部输入(诸如以触摸事件为例)对应的坐标信息。触摸屏层TSL可以包括触摸电极和连接到触摸电极的触摸布线。触摸屏层TSL可以通过使用自电容法或互电容法来感测外部输入。
触摸屏层TSL可以布置在薄膜封装层TFE上。作为另一示例，触摸屏层TSL可以单独地形成在触摸基底上，然后通过粘合层(诸如以光学透明粘合剂(OCA)为例)布置在薄膜封装层TFE上。在实施例中，触摸屏层TSL可以直接形成在薄膜封装层TFE上。在这种情况下，在触摸屏层TSL与薄膜封装层TFE之间可以不布置粘合层。
光学功能层OFL可以包括抗反射层。抗反射层可以减小从外部朝向显示设备1入射的光(例如，外部光)的反射率。在实施例中，光学功能层OFL可以包括(例如，可以是)偏振膜。在一些实施例中，当需要或期望时，光学功能层OFL可以通过包括与透射区域TA对应的开口来增大透射区域TA的透光率，但是本公开不限于此。在这种情况下，诸如以光学透明树脂(OCR)为例的透明材料可以填充开口。在一些实施例中，当需要或期望时，光学功能层OFL可以包括(例如，可以是)包括黑矩阵和滤色器的滤光板，但是本公开不限于此。
面板保护构件PB可以附着在基底100下面(例如，附着在基底100之下)以支撑和保护基底100。面板保护构件PB可以具有与组件区域CA对应的开口PB_OP。因为面板保护构件PB具有开口PB_OP，所以可以改善组件区域CA的透光率。面板保护构件PB可以包括聚对苯二甲酸乙二醇酯或聚酰亚胺。
组件区域CA的面积可以比其中布置有组件40的区域的面积大。因此，面板保护构件PB的开口PB_OP的面积可以不与组件区域CA的面积一致。虽然图2示出组件40可以与显示面板10分隔开，但是本公开不限于此，组件40的至少一部分可以插入到面板保护构件PB的开口PB_OP中。
当必要或期望时，多个组件40可以布置在组件区域CA处(例如，在组件区域CA中或在组件区域CA上)。在这种情况下，多个组件40可以具有彼此不同的功能。作为示例，多个组件40可以包括拍摄元件(例如，相机)、太阳能电池、闪光灯、接近传感器、照度传感器和虹膜传感器之中的至少两种。
如图2中所示，底部金属层BML可以在中间区域MA处(例如，在中间区域MA中或在中间区域MA上)布置在第一辅助像素电路PCa1和第二辅助像素电路PCa2下方(例如，在第一辅助像素电路PCa1和第二辅助像素电路PCa2之下)。底部金属层BML可以与像素电路叠置以保护像素电路。作为示例，底部金属层BML可以在基底100与第一辅助像素电路PCa1和第二辅助像素电路PCa2之间与第一辅助像素电路PCa1和第二辅助像素电路PCa2叠置。底部金属层BML可以防止或减少外部光到达且影响第一辅助像素电路PCa1和第二辅助像素电路PCa2。在一些实施例中，底部金属层BML可以根据需要或期望形成为与整个显示区域DA对应，并且可以包括与组件区域CA对应的底部孔。然而，本公开不限于此，显示设备1可以不包括底部金属层BML。
图3是可以包括在图1的显示设备1中的显示面板10的平面图。
多个主像素Pm布置在主显示区域MDA处(例如，在主显示区域MDA中或在主显示区域MDA上)。主像素Pm可以均包括诸如以有机发光二极管OLED为例的对应的主显示元件EDm。主像素Pm包括被构造为控制主显示元件EDm的主像素电路PCm。主像素电路PCm可以与主显示元件EDm叠置。每个主像素Pm可以发射诸如以红光、绿光、蓝光或白光为例的合适颜色的光。可以通过被封装构件ENM覆盖来保护主显示区域MDA免受外部空气和/或湿气等的影响。
包括第一辅助像素Pa1和第二辅助像素Pa2的多个辅助像素Pa可以布置在辅助显示区域ADA处(例如，在辅助显示区域ADA中或在辅助显示区域ADA上)，辅助显示区域ADA可以被主显示区域MDA围绕(例如，主显示区域MDA在辅助显示区域ADA的外围周围)。包括第一辅助像素Pa1和第二辅助像素Pa2的多个辅助像素Pa中的每个可以发射诸如以红光、绿光、蓝光或白光为例的合适颜色的光。可以通过被封装构件ENM覆盖来保护辅助显示区域ADA免受外部空气和/或湿气等的影响。
辅助显示区域ADA可以包括组件区域CA和围绕组件区域CA(例如，在组件区域CA的外围周围)的中间区域MA。第一辅助像素Pa1可以包括诸如以有机发光二极管OLED为例的第一辅助显示元件EDa1。第二辅助像素Pa2可以包括诸如以有机发光二极管OLED为例的第二辅助显示元件EDa2。第一辅助显示元件EDa1可以布置在中间区域MA处(例如，在中间区域MA中或在中间区域MA上)，第二辅助显示元件EDa2可以布置在组件区域CA处(例如，在组件区域CA中或在组件区域CA上)。
第一辅助像素Pa1包括被构造为控制第一辅助显示元件EDa1的第一辅助像素电路PCa1，第二辅助像素Pa2包括被构造为控制第二辅助显示元件EDa2的第二辅助像素电路PCa2。第一辅助像素电路PCa1和第二辅助像素电路PCa2两者可以布置在中间区域MA处(例如，在中间区域MA中或在中间区域MA上)。因此，第二辅助显示元件EDa2可以通过第一辅助连接线ACL1连接到第二辅助像素电路PCa2。
如上所述，组件区域CA可以包括透射区域TA。透射区域TA可以被定义为其处(例如，其中或其上)未布置第二辅助显示元件EDa2的区域。如上所述，因为组件区域CA包括透射区域TA，所以组件区域CA的分辨率可以比主显示区域MDA的分辨率小。作为示例，组件区域CA的分辨率可以是主显示区域MDA的分辨率的约1/2、3/8、1/3、1/4、2/9、1/8、1/9、1/16等。例如，主显示区域MDA的分辨率可以是约400ppi，组件区域CA的分辨率可以是约200ppi或约100ppi。
显示区域DA中的像素Pm、Pa1和Pa2的像素电路PCm、PCa1和PCa2可以均电连接到布置在外围区域NDA处(例如，在外围区域NDA中或在外围区域NDA上)的外部电路。第一扫描驱动电路SDR1、第二扫描驱动电路SDR2、端子部PAD、驱动电压供应线11和共电压供应线13可以布置在外围区域NDA处(例如，在外围区域NDA中或在外围区域NDA上)。
第一扫描驱动电路SDR1可以布置在显示区域DA的(例如，在与x轴方向相反的方向上的)一侧处(例如，在显示区域DA的一侧中或在显示区域DA的一侧上)。第二扫描驱动电路SDR2可以布置为在主显示区域MDA周围与第一扫描驱动电路SDR1对称或基本上对称。第一扫描驱动电路SDR1可以通过扫描线SL连接到主像素电路PCm中的一些主像素电路PCm，以将扫描信号施加到其。第二扫描驱动电路SDR2可以通过扫描线连接到主像素电路PCm中的其它主像素电路PCm，以将扫描信号施加到其。第一扫描驱动电路SDR1可以通过发射控制线EL连接到主像素电路PCm中的一些主像素电路PCm，以将发射控制信号施加到其。第二扫描驱动电路SDR2可以通过发射控制线连接到主像素电路PCm中的其它主像素电路PCm，以将发射控制信号施加到其。第一扫描驱动电路SDR1或第二扫描驱动电路SDR2可以被构造为将扫描信号等施加到第一辅助像素电路PCa1和第二辅助像素电路PCa2。
端子部PAD可以布置在显示基底100的一侧处(例如，在显示基底100的一侧中或在显示基底100的一侧上)。端子部PAD可以通过不被绝缘层覆盖而暴露，并且可以连接到显示电路板30。显示驱动器32可以布置在显示电路板30上。
显示驱动器32可以被构造为产生传输到第一扫描驱动电路SDR1和第二扫描驱动电路SDR2的控制信号。显示驱动器32可以被构造为产生数据信号，所产生的数据信号可以通过扇出布线FW和连接到扇出布线FW的数据线DL传输到主像素电路PCm、第一辅助像素电路PCa1和第二辅助像素电路PCa2。
显示驱动器32可以被构造为将驱动电压ELVDD(见图5)供应到驱动电压供应线11，并且将共电压ELVSS(见图5)供应到共电压供应线13。驱动电压ELVDD可以通过连接到驱动电压供应线11的驱动电压线PL被施加到主像素电路PCm、第一辅助像素电路PCa1和第二辅助像素电路PCa2。共电压ELVSS可以通过共电压供应线13被施加到主显示元件EDm、第一辅助显示元件EDa1和第二辅助显示元件EDa2的对电极。
驱动电压供应线11可以在主显示区域MDA下方的位置处在x轴方向上延伸。共电压供应线13可以具有环形形状，所述环形形状具有一个开口侧以部分地围绕主显示区域MDA(例如，部分地在主显示区域MDA的外围周围)。
图4是图3的显示面板10的一部分的概念图。
如图4中所示，多个主像素Pm布置在主显示区域MDA处(例如，在主显示区域MDA中或在主显示区域MDA上)。作为示例，第一-第一主像素Pm1-1布置在主显示区域MDA的第一部分处(例如，在主显示区域MDA的第一部分中或在主显示区域MDA的第一部分上)。主显示区域MDA的第一部分在辅助显示区域ADA的(例如，在与y轴方向相反的方向上的)一侧处(例如，在辅助显示区域ADA的一侧中或在辅助显示区域ADA的一侧上)。第一-第一主像素Pm1-1包括第一-第一主像素电路PCm1-1和电连接到第一-第一主像素电路PCm1-1的第一-第一主显示元件EDm1-1。另外，第一-第二主像素Pm1-2布置在主显示区域MDA的第二部分处(例如，在主显示区域MDA的第二部分中或在主显示区域MDA的第二部分上)。主显示区域MDA的第二部分在辅助显示区域ADA的(例如，在y轴方向上的)另一侧处(例如，在辅助显示区域ADA的另一侧中或在辅助显示区域ADA的另一侧上)。第一-第二主像素Pm1-2包括第一-第二主像素电路PCm1-2和电连接到第一-第二主像素电路PCm1-2的第一-第二主显示元件EDm1-2。如图4中所示，第一-第一主像素电路PCm1-1可以与第一-第一主显示元件EDm1-1叠置，第一-第二主像素电路PCm1-2可以与第一-第二主显示元件EDm1-2叠置。
多个辅助像素Pa布置在辅助显示区域ADA处(例如，在辅助显示区域ADA中或在辅助显示区域ADA上)。第一辅助像素电路PCa1、第二辅助像素电路PCa2和电连接到第一辅助像素电路PCa1的第一辅助显示元件EDa1布置在包括在辅助显示区域ADA中的中间区域MA处(例如，在辅助显示区域ADA中的中间区域MA中或在辅助显示区域ADA中的中间区域MA上)。第二辅助显示元件EDa2布置在被中间区域MA围绕(例如，在中间区域MA的外围周围)的组件区域CA处(例如，在组件区域CA中或在组件区域CA上)。如图4中所示，第一辅助像素电路PCa1可以与第一辅助显示元件EDa1叠置，第二辅助像素电路PCa2可以与第二辅助显示元件EDa2分隔开，并且可以通过第一辅助连接线ACL1电连接到第二辅助显示元件EDa2。然而，本公开不限于此，在一些实施例中，在第一辅助像素Pa1的情况下，作为第一辅助显示元件EDa1的有机发光二极管OLED可以不与第一辅助像素电路PCa1叠置。
第一-第一数据线DL1-1布置在主显示区域MDA的第一部分处(例如，在主显示区域MDA的第一部分中或在主显示区域MDA的第一部分上)，并且在第一方向(例如，y轴方向)上从主显示区域MDA的第一部分延伸到辅助显示区域ADA。第一-第一数据线DL1-1电连接到第一-第一主像素电路PCm1-1。布置在主显示区域MDA的第一部分处(例如，在主显示区域MDA的第一部分中或在主显示区域MDA的第一部分上)且属于与第一-第一主像素Pm1-1的列相同的列的主像素Pm可以电连接到第一-第一数据线DL1-1。
类似地，第一-第二数据线DL1-2布置在主显示区域MDA的第二部分处(例如，在主显示区域MDA的第二部分中或在主显示区域MDA的第二部分上)，并且电连接到第一-第二主像素电路PCm1-2。第一-第二数据线DL1-2在第一方向(例如，y轴方向)上延伸。另外，布置在主显示区域MDA的第二部分处(例如，在主显示区域MDA的第二部分中或在主显示区域MDA的第二部分上)且属于与第一-第二主像素Pm1-2的列相同的列的主像素Pm可以电连接到第一-第二数据线DL1-2。
第一-第一数据线DL1-1电连接到第一-第二数据线DL1-2。更详细地，第一-第一数据线DL1-1通过第一水平连接线HCL1、第一竖直连接线VCL1和第一外围连接线PCL1电连接到第一-第二数据线DL1-2。
第一水平连接线HCL1布置在主显示区域MDA的第一部分处(例如，在主显示区域MDA的第一部分中或在主显示区域MDA的第一部分上)，并且在与第一方向交叉的第二方向(例如，x轴方向)上延伸。第一水平连接线HCL1的一端电连接到第一-第一数据线DL1-1。第一竖直连接线VCL1电连接到第一水平连接线HCL1的另一端，并且在第一方向(例如，y轴方向)上从主显示区域MDA的第一部分通过中间区域MA延伸到主显示区域MDA的第二部分中。第一外围连接线PCL1的一端在主显示区域MDA的第二部分处(例如，在主显示区域MDA的第二部分中或在主显示区域MDA的第二部分上)电连接到第一竖直连接线VCL1，并且大致在第二方向(例如，x轴方向)上延伸。第一外围连接线PCL1的另一端电连接到第一-第二数据线DL1-2。第一外围连接线PCL1的至少一部分可以布置在主显示区域MDA外部的外围区域NDA处(例如，在主显示区域MDA外部的外围区域NDA中或在主显示区域MDA外部的外围区域NDA上)。
如上所述，根据本实施例的显示设备1可以被构造为通过电连接到第一-第一主像素Pm1-1和第一-第二主像素Pm1-2的第一-第一数据线DL1-1和第一-第二数据线DL1-2将数据信号施加到属于在第一方向上延伸的彼此相同的列的包括第一-第一主像素Pm1-1和第一-第二主像素Pm1-2的主像素Pm。
布置在中间区域MA处(例如，在中间区域MA中或在中间区域MA上)的第二辅助像素电路PCa2电连接到第一竖直连接线VCL1。如上所述，第一竖直连接线VCL1通过第一水平连接线HCL1电连接到第一-第一数据线DL1-1。因此，显示设备1可以被构造为通过第一-第一数据线DL1-1、第一水平连接线HCL1和第一竖直连接线VCL1将数据信号施加到布置在中间区域MA处(例如，在中间区域MA中或在中间区域MA上)的第二辅助像素电路PCa2。因此，显示设备1可以被构造为控制第二辅助像素Pa2的发光、发光程度等，第二辅助像素Pa2包括第二辅助像素电路PCa2和第二辅助显示元件EDa2。换句话说，第一竖直连接线VCL1可以被构造为将数据信号施加到包括第二辅助像素电路PCa2和第二辅助显示元件EDa2的第二辅助像素Pa2。如上所述，在根据本实施例的显示设备1中，图像不仅可以有效地显示在主显示区域MDA的第一部分和第二部分中，而且也可以有效地显示在组件区域CA中。
如图4中所示，第二-第一主像素Pm2-1和第二-第二主像素Pm2-2可以布置在主显示区域MDA处(例如，在主显示区域MDA中或在主显示区域MDA上)。其中布置有第二-第一主像素Pm2-1和第二-第二主像素Pm2-2的列可以与其中布置有第一-第一主像素Pm1-1和第一-第二主像素Pm1-2的列不同。
第二-第一主像素Pm2-1布置在主显示区域MDA的第一部分处(例如，在主显示区域MDA的第一部分中或在主显示区域MDA的第一部分上)。第二-第一主像素Pm2-1包括第二-第一主像素电路PCm2-1和电连接到第二-第一主像素电路PCm2-1的第二-第一主显示元件EDm2-1。另外，第二-第二主像素Pm2-2布置在主显示区域MDA的第二部分处(例如，在主显示区域MDA的第二部分中或在主显示区域MDA的第二部分上)。第二-第二主像素Pm2-2包括第二-第二主像素电路PCm2-2和电连接到第二-第二主像素电路PCm2-2的第二-第二主显示元件EDm2-2。第二-第一主像素元件PCm2-1可以与第二-第一主显示元件EDm2-1叠置，第二-第二主像素电路PCm2-2可以与第二-第二主显示元件EDm2-2叠置。另外，第二-第一主显示元件EDm2-1和第二-第二主显示元件EDm2-2可以布置在沿第一方向延伸的彼此相同的列处(例如，在沿第一方向延伸的彼此相同的列中或在沿第一方向延伸的彼此相同的列上)。
在第一方向(例如，y轴方向)上延伸的第二数据线DL2穿过主显示区域MDA的在辅助显示区域ADA的(例如，在与y轴方向相反的方向上的)一侧处(例如，在辅助显示区域ADA的一侧中或在辅助显示区域ADA的一侧上)的第一部分和中间区域MA到达主显示区域MDA的在辅助显示区域ADA的(例如，在y轴方向上的)另一侧处(例如，在辅助显示区域ADA的另一侧中或在辅助显示区域ADA的另一侧上)的第二部分。第二数据线DL2电连接到第二-第一主像素电路PCm2-1和第二-第二主像素电路PCm2-2。布置在主显示区域MDA处(例如，在主显示区域MDA中或在主显示区域MDA上)且属于与第二-第一主像素Pm2-1和第二-第二主像素Pm2-2的列相同的列的主像素Pm也可以电连接到第二数据线DL2。
根据本实施例的显示设备1可以被构造为通过电连接到第二-第一主像素Pm2-1和第二-第二主像素Pm2-2的第二数据线DL2将数据信号施加到属于彼此相同的列的包括第二-第一主像素Pm2-1和第二-第二主像素Pm2-2的主像素Pm。第二数据线DL2可以不电连接到布置在辅助显示区域ADA内部的像素。
如图4中所示，第三-第一主像素Pm3-1和第三-第二主像素Pm3-2可以布置在主显示区域MDA处(例如，在主显示区域MDA中或在主显示区域MDA上)。其中布置有第三-第一主像素Pm3-1和第三-第二主像素Pm3-2的列可以与其中布置有第一-第一主像素Pm1-1和第一-第二主像素Pm1-2的列不同，并且与其中布置有第二-第一主像素Pm2-1和第二-第二主像素Pm2-2的列不同。更详细地，其中布置有第三-第一主像素Pm3-1和第三-第二主像素Pm3-2的列可以位于其中布置有第一-第一主像素Pm1-1和第一-第二主像素Pm1-2的列与其中布置有第二-第一主像素Pm2-1和第二-第二主像素Pm2-2的列之间。
第三-第一主像素Pm3-1布置在主显示区域MDA的第一部分处(例如，在主显示区域MDA的第一部分中或在主显示区域MDA的第一部分上)。第三-第一主像素Pm3-1包括第三-第一主像素电路PCm3-1和电连接到第三-第一主像素电路PCm3-1的第三-第一主显示元件EDm3-1。另外，第三-第二主像素Pm3-2布置在主显示区域MDA的第二部分处(例如，在主显示区域MDA的第二部分中或在主显示区域MDA的第二部分上)。第三-第二主像素Pm3-2包括第三-第二主像素电路PCm3-2和电连接到第三-第二主像素电路PCm3-2的第三-第二主显示元件EDm3-2。第三-第一主像素元件PCm3-1可以与第三-第一主显示元件EDm3-1叠置，第三-第二主像素电路PCm3-2可以与第三-第二主显示元件EDm3-2叠置。第三-第一主像素Pm3-1可以布置在与第三-第二主像素Pm3-2的列相同的列中。
第三-第一数据线DL3-1布置在主显示区域MDA的第一部分处(例如，在主显示区域MDA的第一部分中或在主显示区域MDA的第一部分上)，并且在第一方向(例如，y轴方向)上延伸。第三-第一数据线DL3-1电连接到第三-第一主像素电路PCm3-1。布置在主显示区域MDA的第一部分处(例如，在主显示区域MDA的第一部分中或在主显示区域MDA的第一部分上)且属于与第三-第一主像素Pm3-1的列相同的列的主像素Pm也可以电连接到第三-第一数据线DL3-1。
类似地，在第一方向(例如，y轴方向)上延伸的第三-第二数据线DL3-2布置在主显示区域MDA的第二部分处(例如，在主显示区域MDA的第二部分中或在主显示区域MDA的第二部分上)，以布置在辅助显示区域ADA的(例如，在y轴方向上的)另一侧处(例如，在辅助显示区域ADA的另一侧中或在辅助显示区域ADA的另一侧上)。第三-第二数据线DL3-2电连接到第三-第二主像素电路PCm3-2。另外，布置在主显示区域MDA的第二部分处(例如，在主显示区域MDA的第二部分中或在主显示区域MDA的第二部分上)且属于与第三-第二主像素Pm3-2的列相同的列的主像素Pm可以电连接到第三-第二数据线DL3-2。第三-第二数据线DL3-2的在与辅助显示区域ADA的方向相反的方向上的端部可以延伸到主显示区域MDA外部的外围区域NDA。上述其它数据线也可以具有延伸到主显示区域MDA外部的外围区域NDA的端部。
第三-第一数据线DL3-1电连接到第三-第二数据线DL3-2。更详细地，第三-第一数据线DL3-1通过第二水平连接线HCL2、第二竖直连接线VCL2和第二外围连接线PCL2电连接到第三-第二数据线DL3-2。
第二水平连接线HCL2布置在主显示区域MDA的第一部分处(例如，在主显示区域MDA的第一部分中或在主显示区域MDA的第一部分上)，并且在第二方向(例如，x轴方向)上延伸。第二水平连接线HCL2的一端电连接到第三-第一数据线DL3-1。第二竖直连接线VCL2电连接到第二水平连接线HCL2的另一端，并且在第一方向(例如，y轴方向)上从主显示区域MDA的第一部分通过中间区域MA延伸到主显示区域MDA的第二部分中。第二外围连接线PCL2的一端在主显示区域MDA的第二部分处(例如，在主显示区域MDA的第二部分中或在主显示区域MDA的第二部分上)电连接到第二竖直连接线VCL2，并且大致在第二方向(例如，x轴方向)上延伸。第二外围连接线PCL2的另一端电连接到第三-第二数据线DL3-2。第二外围连接线PCL2的至少一部分可以布置在主显示区域MDA外部的外围区域NDA处(例如，在主显示区域MDA外部的外围区域NDA中或在主显示区域MDA外部的外围区域NDA上)。
如上所述，根据本实施例的显示设备1可以被构造为通过电连接到第三-第一主像素Pm3-1和第三-第二主像素Pm3-2的第三-第一数据线DL3-1和第三-第二数据线DL3-2将数据信号施加到属于彼此相同的列的包括第三-第一主像素Pm3-1和第三-第二主像素Pm3-2的主像素Pm。
布置在中间区域MA处(例如，在中间区域MA中或在中间区域MA上)的第一辅助像素电路PCa1电连接到第二竖直连接线VCL2。如上所述，第二竖直连接线VCL2通过第二水平连接线HCL2电连接到第三-第一数据线DL3-1。因此，显示设备1可以被构造为通过第三-第一数据线DL3-1、第二水平连接线HCL2和第二竖直连接线VCL2将数据信号施加到布置在中间区域MA处(例如，在中间区域MA中或在中间区域MA上)的第一辅助像素电路PCa1。因此，显示设备1可以被构造为控制第一辅助像素Pa1的发光、发光程度等，第一辅助像素Pa1包括第一辅助像素电路PCa1和第一辅助显示元件EDa1。换句话说，第二竖直连接线VCL2可以被构造为将数据信号施加到包括第一辅助像素电路PCa1和第一辅助显示元件EDa1的第一辅助像素Pa1。如上所述，在根据本实施例的显示设备1中，图像不仅可以有效地显示在主显示区域MDA的第一部分和第二部分中，而且也可以有效地显示在中间区域MA中。
如上所述，其中布置有第三-第一主像素Pm3-1和第三-第二主像素Pm3-2的列可以位于其中布置有第一-第一主像素Pm1-1和第一-第二主像素Pm1-2的列与其中布置有第二-第一主像素Pm2-1和第二-第二主像素Pm2-2的列之间。因此，第三-第一数据线DL3-1可以布置在第一-第一数据线DL1-1与第二数据线DL2之间。因此，当在与基底100的上表面垂直或基本上垂直的方向(例如，z轴方向)上(例如，在平面图中)观看时，电连接到第三-第一数据线DL3-1且在第二方向(例如，x轴方向)上延伸的第二水平连接线HCL2可以与第二数据线DL2交叉。例如，第二水平连接线HCL2可以设置在与其处(例如，其中或其上)设置有第二数据线DL2的层不同的层处(例如，在与其处(例如，其中或其上)设置有第二数据线DL2的层不同的层中或在与其处(例如，其中或其上)设置有第二数据线DL2的层不同的层上)。
图5是包括在图1的显示设备1中的像素P的等效电路图。这里，像素P可以是第一-第一主像素Pm1-1、第一-第二主像素Pm1-2、第一辅助像素Pa1或第二辅助像素Pa2。
如图5中所示，像素P可以包括像素电路PC和电连接到像素电路PC的有机发光二极管OLED。
如图5中所示，像素电路PC可以包括多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7以及存储电容器Cst。多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7以及存储电容器Cst可以连接到信号线SL1、SL2、SLp、SLn、EL和DL、第一初始化电压线VL1、第二初始化电压线VL2以及驱动电压线PL。线或布线中的至少一条(诸如以驱动电压线PL为例)可以被彼此相邻的像素P共享。
多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7可以包括驱动晶体管T1、开关晶体管T2、补偿晶体管T3、第一初始化晶体管T4、操作控制晶体管T5、发射控制晶体管T6和第二初始化晶体管T7。
有机发光二极管OLED可以包括像素电极和对电极。有机发光二极管OLED的像素电极可以通过发射控制晶体管T6连接到驱动晶体管T1以接收驱动电流。对电极可以接收共电压ELVSS。有机发光二极管OLED可以发射具有与驱动电流对应的期望亮度的光。
多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的一些薄膜晶体管可以是n沟道金属氧化物半导体(NMOS)场效应晶体管(n沟道MOSFET)，其它薄膜晶体管可以是p沟道金属氧化物半导体(PMOS)场效应晶体管(p沟道MOSFET)。作为示例，在多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7之中，补偿晶体管T3和第一初始化晶体管T4可以是n沟道MOSFET(NMOS晶体管)，其它薄膜晶体管(例如，其余薄膜晶体管)可以是p沟道MOSFET(PMOS晶体管)。作为另一示例，在多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7之中，补偿晶体管T3、第一初始化晶体管T4和第二初始化晶体管T7可以是NMOS晶体管，其它薄膜晶体管可以是PMOS晶体管。作为另一示例，多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的全部可以是NMOS晶体管或PMOS晶体管。多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7可以均包括非晶硅或多晶硅。薄膜晶体管(诸如以NMOS晶体管为例)可以根据需要或期望包括氧化物半导体。在下文中，为了便于描述，更详细地描述补偿晶体管T3和第一初始化晶体管T4是NMOS晶体管且其它薄膜晶体管是PMOS晶体管的情况。
信号线可以包括第一扫描线SL1、第二扫描线SL2、前一扫描线SLp、下一扫描线SLn、发射控制线EL和数据线DL。第一扫描线SL1被构造为传输第一扫描信号Sn，第二扫描线SL2被构造为传输第二扫描信号Sn'，前一扫描线SLp被构造为将前一扫描信号Sn-1传输到第一初始化晶体管T4，下一扫描线SLn被构造为将下一扫描信号Sn+1传输到第二初始化晶体管T7。发射控制线EL被构造为将发射控制信号En传输到操作控制晶体管T5和发射控制晶体管T6，与第一扫描线SL1交叉的数据线DL被构造为传输数据信号Dm。这里，数据线DL可以是上面参照图4描述的第一-第一数据线DL1-1、第一-第二数据线DL1-2、第二数据线DL2、第三-第一数据线DL3-1和第三-第二数据线DL3-2中的一条。
驱动电压线PL可以被构造为将驱动电压ELVDD传输到驱动晶体管T1，第一初始化电压线VL1可以被构造为传输用于使驱动晶体管T1初始化的第一初始化电压Vint1，第二初始化电压线VL2可以被构造为传输用于使有机发光二极管OLED的第一电极(例如，像素电极)初始化的第二初始化电压Vint2。
驱动晶体管T1的驱动栅电极可以通过第二节点N2连接到存储电容器Cst。驱动晶体管T1的源区和漏区中的一个可以经由第一节点N1通过操作控制晶体管T5连接到驱动电压线PL，驱动晶体管T1的源区和漏区中的另一个可以经由第三节点N3通过发射控制晶体管T6连接到有机发光二极管OLED的第一电极(例如，像素电极)。驱动晶体管T1可以被构造为根据开关晶体管T2的开关操作接收数据信号Dm且将驱动电流供应到有机发光二极管OLED。换句话说，驱动晶体管T1可以被构造为响应于施加到第二节点N2且被数据信号Dm改变的电压来控制从电连接到驱动电压线PL的第一节点N1流到有机发光二极管OLED的驱动电流的量。
开关晶体管T2的开关栅电极可以连接到被构造为传输第一扫描信号Sn的第一扫描线SL1。开关晶体管T2的源区和漏区中的一个可以连接到数据线DL，开关晶体管T2的源区和漏区中的另一个可以通过第一节点N1连接到驱动晶体管T1，并且通过操作控制晶体管T5连接到驱动电压线PL。开关晶体管T2可以被构造为响应于施加到第一扫描线SL1的电压来将数据信号Dm从数据线DL传输到第一节点N1。换句话说，开关晶体管T2可以根据通过第一扫描线SL1传输的第一扫描信号Sn执行要导通的开关操作，并且可以通过第一节点N1将通过数据线DL传输的数据信号Dm传输到驱动晶体管T1。
补偿晶体管T3的补偿栅电极连接到第二扫描线SL2。补偿晶体管T3的源区和漏区中的一个可以经由第三节点N3通过发射控制晶体管T6连接到有机发光二极管OLED的第一电极(例如，像素电极)。补偿晶体管T3的源区和漏区中的另一个可以通过第二节点N2连接到存储电容器Cst的第一电容器电极CE1和驱动晶体管T1的驱动栅电极。补偿晶体管T3可以通过根据通过第二扫描线SL2接收的第二扫描信号Sn'导通来使驱动晶体管T1二极管连接。
第一初始化晶体管T4的第一初始化栅电极可以连接到前一扫描线SLp。第一初始化晶体管T4的源区和漏区中的一个可以连接到第一初始化电压线VL1。第一初始化晶体管T4的源区和漏区中的另一个可以通过第二节点N2连接到存储电容器Cst的第一电容器电极CE1和驱动晶体管T1的驱动栅电极。第一初始化晶体管T4可以被构造为根据施加到前一扫描线SLp的电压将来自第一初始化电压线VL1的第一初始化电压Vint1施加到第二节点N2。换句话说，第一初始化晶体管T4可以根据通过前一扫描线SLp接收的前一扫描信号Sn-1导通，并且可以通过将第一初始化电压Vint1传输到驱动晶体管T1的驱动栅电极来执行使驱动晶体管T1的驱动栅电压的电压初始化的初始化操作。
操作控制晶体管T5的操作控制栅电极可以连接到发射控制线EL。操作控制晶体管T5的源区和漏区中的一个可以连接到驱动电压线PL，操作控制晶体管T5的源区和漏区中的另一个可以通过第一节点N1连接到驱动晶体管T1和开关晶体管T2。
发射控制晶体管T6的发射控制栅电极可以连接到发射控制线EL。发射控制晶体管T6的源区和漏区中的一个可以通过第三节点N3连接到驱动晶体管T1和补偿晶体管T3，发射控制晶体管T6的源区和漏区中的另一个可以电连接到有机发光二极管OLED的第一电极(例如，像素电极)。
操作控制晶体管T5和发射控制晶体管T6可以根据通过发射控制线EL传输的发射控制信号En并发地(例如，同时地)导通，使得驱动电压ELVDD被传输到有机发光二极管OLED，并且驱动电流流过有机发光二极管OLED。
第二初始化晶体管T7的第二初始化栅电极可以连接到下一扫描线SLn。第二初始化晶体管T7的源区和漏区中的一个可以连接到有机发光二极管OLED的第一电极(例如，像素电极)，第二初始化晶体管T7的源区和漏区中的另一个可以电连接到第二初始化电压线VL2以接收第二初始化电压Vint2。第二初始化晶体管T7根据通过下一扫描线SLn传输的下一扫描信号Sn+1导通，并且使有机发光二极管OLED的第一电极(例如，像素电极)初始化。在一些实施例中，下一扫描线SLn可以是与第一扫描线SL1的线相同的线。在这种情况下，相关扫描线可以被构造为以时间差传输同一电信号，并且因此可以用作第一扫描线SL1和下一扫描线SLn。换句话说，下一扫描线SLn可以是与图5中所示的像素电路PC相邻且电连接到同一数据线DL的其它像素电路的第一扫描线。
如图5中所示，第二初始化晶体管T7可以连接到下一扫描线SLn(或第一扫描线SL1)。然而，本公开不限于此，第二初始化晶体管T7可以连接到发射控制线EL且根据发射控制信号En被驱动。
存储电容器Cst可以包括第一电容器电极CE1和第二电容器电极CE2。存储电容器Cst的第一电容器电极CE1通过第二节点N2连接到驱动晶体管T1的驱动栅电极，存储电容器Cst的第二电容器电极CE2连接到驱动电压线PL。存储电容器Cst可以存储同驱动晶体管T1的驱动栅电极的电压与驱动电压ELVDD之间的差对应的电荷。
下面更详细地描述根据实施例的每个像素P的操作。
对于初始化时段，当通过前一扫描线SLp供应前一扫描信号Sn-1时，第一初始化晶体管T4根据前一扫描信号Sn-1而导通，驱动晶体管T1通过从第一初始化电压线VL1供应的第一初始化电压Vint1而被初始化。
对于数据编程时段，当通过第一扫描线SL1和第二扫描线SL2供应第一扫描信号Sn和第二扫描信号Sn'时，开关晶体管T2和补偿晶体管T3根据第一扫描信号Sn和第二扫描信号Sn'而导通。在这种情况下，驱动晶体管T1是二极管连接的，并且被导通的补偿晶体管T3正向偏置。补偿电压(Dm+Vth)(其中Vth具有(-)值)被施加到驱动晶体管T1的驱动栅电极。补偿电压(Dm+Vth)可以是从通过数据线DL供应的数据信号Dm减去驱动晶体管T1的阈值电压(Vth)的电压。驱动电压ELVDD和补偿电压(Dm+Vth)被施加到存储电容器Cst的两个相对端部。与存储电容器Cst的两个相对端部之间的电压差对应的电荷被存储在存储电容器Cst中。
对于发射时段，操作控制晶体管T5和发射控制晶体管T6根据通过发射控制线EL供应的发射控制信号En而导通。产生同驱动晶体管T1的驱动栅电极的电压与驱动电压ELVDD之间的电压差对应的驱动电流。驱动电流通过发射控制晶体管T6被供应到有机发光二极管OLED。
如上所述，多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的一些可以包括氧化物半导体。作为示例，补偿晶体管T3和第一初始化晶体管T4可以均包括氧化物半导体。
因为多晶硅具有高可靠性，所以可以控制准确地预期电流流动。因此，可以直接影响显示设备1的亮度的驱动晶体管T1可以包括包含具有高可靠性的多晶硅的半导体层，因此，可以实现具有高分辨率的显示设备。因为氧化物半导体具有高的载流子迁移率和低的漏电流，所以即使当驱动时间长时，电压降也可以不大。换句话说，因为在氧化物半导体的情况下，即使当以低频驱动显示设备1时，由于电压降引起的图像的颜色改变也不大，所以可以以低频驱动显示设备1。因此，因为补偿晶体管T3和第一初始化晶体管T4可以均包括氧化物半导体，所以可以实现可以防止或基本上防止漏电流发生同时具有减小的功耗的显示设备1。
氧化物半导体对光敏感，因此，会发生由于外部光引起的电流量的改变等。因此，金属层可以布置在氧化物半导体下方，以吸收或反射外部光。因此，如图5中所示，可以均包括氧化物半导体的补偿晶体管T3和第一初始化晶体管T4的栅电极可以分别布置在氧化物半导体层上方和下方。换句话说，在平面图中(例如，当在与基底100的上表面垂直或基本上垂直的方向(例如，z轴方向)上观看时)，布置在氧化物半导体下方的金属层可以与氧化物半导体叠置。
图6是包括在图1的显示设备1中的像素中的晶体管和电容器的位置的布置图。图7至图14是包括针对图6中所示的显示设备1的各种层的晶体管和电容器的各种元件的布置图。图15是沿着图6中所示的线I-I'、线II-II'和线III-III'截取的显示设备1的剖视图。
如图中所示，显示设备1可以包括彼此相邻的第一像素P1和第二像素P2。如图6中所示，第一像素P1和第二像素P2可以相对于虚拟线彼此对称或基本上对称。然而，本公开不限于此，第一像素P1和第二像素P2可以具有彼此相同或基本上相同的结构，而不是对称或基本上对称的结构。第一像素P1可以包括第一像素电路PC1，第二像素P2可以包括第二像素电路PC2。在下文中，为了便于描述，虽然基于第一像素电路PC1更详细地描述一些导电图案，但是导电图案可以相对于第二像素电路PC2对称地或基本上对称地布置。
缓冲层111(例如，见图15)可以布置在基底100上。缓冲层111可以包括氧化硅、氮化硅或氮氧化硅。缓冲层111可以防止或基本上防止金属原子和/或杂质等从基底100扩散到位于其上的第一半导体层1100。另外，缓冲层111可以通过在形成第一半导体层1100的结晶工艺期间调节供热速度来使第一半导体层1100均匀地或基本上均匀地结晶。
如图7中所示，第一半导体层1100可以布置在缓冲层111上。第一半导体层1100可以包括硅半导体。作为示例，第一半导体层1100可以包括非晶硅或多晶硅。例如，第一半导体层1100可以包括在低温下结晶的多晶硅。当需要或期望时，可以将离子注入到第一半导体层1100的至少一部分。
因为驱动晶体管T1、开关晶体管T2、操作控制晶体管T5、发射控制晶体管T6和第二初始化晶体管T7可以是如上所述的PMOS晶体管，所以在这种情况下，如图7中所示，这些薄膜晶体管可以沿着第一半导体层1100布置。
第一栅极绝缘层113(例如，见图15)可以覆盖第一半导体层1100，并且可以布置在基底100之上。第一栅极绝缘层113可以包括绝缘材料。作为示例，第一栅极绝缘层113可以包括氧化硅、氮化硅、氮氧化硅、氧化铝等。
如图8中所示，第一栅极层1200可以布置在第一栅极绝缘层113上。为了便于说明，图8将第一栅极层1200与第一半导体层1100一起示出。第一栅极层1200可以包括第一栅极线1210、第一栅电极1220和第二栅极线1230。
第一栅极线1210可以在第二方向(例如，x轴方向)上延伸。第一栅极线1210可以是图5中所示的第一扫描线SL1或下一扫描线SLn。换句话说，对于图8中所示的第一像素P1，第一栅极线1210可以与图5的第一扫描线SL1对应。对于(例如，在y轴方向上)与第一像素P1相邻的像素，第一栅极线1210可以与图5的下一扫描线SLn对应。因此，第一扫描信号Sn和下一扫描信号Sn+1可以通过第一栅极线1210被施加到相应的像素。第一栅极线1210的与第一半导体层1100叠置的部分可以是开关晶体管T2的开关栅电极和第二初始化晶体管T7的第二初始化栅电极。
第一栅电极1220可以具有孤立的形状。第一栅电极1220是驱动晶体管T1的驱动栅电极。第一半导体层1100的与第一栅电极1220叠置的部分及其附近的一部分可以是驱动半导体层。
第二栅极线1230可以在第二方向(例如，x轴方向)上延伸。第二栅极线1230可以与图5中所示的发射控制线EL对应。第二栅极线1230的与第一半导体层1100叠置的部分可以是操作控制晶体管T5的操作控制栅电极和发射控制晶体管T6的发射控制栅电极。发射控制信号En可以通过第二栅极线1230被施加到像素。
第一栅极层1200可以包括金属、合金、导电金属氧化物或透明导电材料。作为示例，第一栅极层1200可以包括银(Ag)、包含银(Ag)的合金、钼(Mo)、包含钼(Mo)的合金、铝(Al)、包含铝(Al)的合金、氮化铝(AlN)、钨(W)、氮化钨(WN)、铜(Cu)、镍(Ni)、铬(Cr)、氮化铬(CrN)、钛(Ti)、钽(Ta)、铂(Pt)、钪(Sc)、氧化铟锡(ITO)或氧化铟锌(IZO)。第一栅极层1200可以具有诸如以Mo/Al的双层结构或Mo/Al/Mo的三层结构为例的多层结构。
第二栅极绝缘层115(例如，见图15)可以覆盖第一栅极层1200，并且可以布置在第一栅极绝缘层113上。第二栅极绝缘层115可以包括与第一栅极绝缘层113的材料相同或基本上相同的材料(或类似的材料)。
第二栅极层1300(例如，见图9)可以布置在第二栅极绝缘层115上。第二栅极层1300可以包括第三栅极线1310、第四栅极线1320、电容器上电极1330和第一初始化电压线1340(例如，第一初始化电压线VL1)。
第三栅极线1310可以在第二方向(例如，x轴方向)上延伸。第三栅极线1310可以与图5中所示的前一扫描线SLp对应。在平面图中(例如，当在与基底100垂直或基本上垂直的方向(例如，z轴方向)上观看时)，第三栅极线1310可以与第一栅极线1210分隔开。前一扫描信号Sn-1可以通过第三栅极线1310被施加到像素。第三栅极线1310的与第二半导体层1400叠置的部分可以是第一初始化晶体管T4的第一初始化下栅电极。
第四栅极线1320可以在第二方向(例如，x轴方向)上延伸。第四栅极线1320可以与图5中所示的第二扫描线SL2对应。在平面图中(例如，当在与基底100垂直或基本上垂直的方向(例如，z轴方向)上观看时)，第四栅极线1320可以与第一栅极线1210和第三栅极线1310分隔开。第二扫描信号Sn'可以通过第四栅极线1320被施加到像素。第四栅极线1320的与第二半导体层1400叠置的部分可以是补偿晶体管T3的补偿下栅电极。
第三栅极线1310和第四栅极线1320可以布置在下面参照图10更详细地描述的第二半导体层1400下面(例如，在第二半导体层1400之下)，以不仅用作栅电极，而且也用作用于保护第二半导体层1400的与第三栅极线1310和第四栅极线1320叠置的部分的下保护金属。
电容器上电极1330可以与第一栅电极1220叠置，并且可以在第二方向(例如，x轴方向)上延伸。电容器上电极1330可以与图5的第二电容器电极CE2对应，并且可以与第一栅电极1220协作构成存储电容器Cst。驱动电压ELVDD可以被施加到电容器上电极1330。此外，孔可以形成在电容器上电极1330中以穿过(例如，穿透)电容器上电极1330。第一栅电极1220的至少一部分可以与孔叠置。
与图5中所示的第一初始化电压线VL1对应的第一初始化电压线1340可以在第二方向(例如，x轴方向)上延伸。在平面图中(例如，当在与基底100垂直或基本上垂直的方向(例如，z轴方向)上观看时)，第一初始化电压线1340可以与第三栅极线1310分隔开。第一初始化电压Vint1可以通过第一初始化电压线1340被施加到像素。第一初始化电压线1340可以与下面更详细地描述的第二半导体层1400的至少一部分叠置，并且可以被构造为将第一初始化电压Vint1传输到第二半导体层1400。第一初始化电压线1340可以通过下面参照图12更详细地描述的接触孔1680CNT1、1680CNT2和1680CNT3电连接到第二半导体层1400。
第二栅极层1300可以包括金属、合金、导电金属氧化物或透明导电材料。作为示例，第二栅极层1300可以包括银(Ag)、包含银(Ag)的合金、钼(Mo)、包含钼(Mo)的合金、铝(Al)、包含铝(Al)的合金、氮化铝(AlN)、钨(W)、氮化钨(WN)、铜(Cu)、镍(Ni)、铬(Cr)、氮化铬(CrN)、钛(Ti)、钽(Ta)、铂(Pt)、钪(Sc)、氧化铟锡(ITO)或氧化铟锌(IZO)。第二栅极层1300可以具有诸如以Mo/Al的双层结构或Mo/Al/Mo的三层结构为例的多层结构。
第一层间绝缘层117(见图15)可以覆盖第二栅极层1300，并且可以布置在第二栅极绝缘层115上。第一层间绝缘层117可以包括绝缘材料。作为示例，第一层间绝缘层117可以包括氧化硅、氮化硅、氮氧化硅、氧化铝等。
如图10中所示，第二半导体层1400可以布置在第一层间绝缘层117上。如上所述，第二半导体层1400可以包括氧化物半导体。第二半导体层1400可以布置在与第一半导体层1100的层不同的层处(例如，在与第一半导体层1100的层不同的层中或在与第一半导体层1100的层不同的层上)，并且在平面图中(例如，当在与基底100垂直或基本上垂直的方向(例如，z轴方向)上观看时)，第二半导体层1400可以不与第一半导体层1100叠置。
第三栅极绝缘层118(例如，见图15)可以覆盖第二半导体层1400，并且可以布置在第一层间绝缘层117之上。第三栅极绝缘层118可以包括绝缘材料。如图15中所示，第三栅极绝缘层118可以布置在第二半导体层1400的一部分上(例如，仅一部分上)，并且可以不直接布置在第一层间绝缘层117上。如图15中所示，第三栅极绝缘层118可以具有与下面参照图11更详细地描述的第三栅极层1500的图案相同或基本上相同的图案。换句话说，在平面图中(例如，当在与基底100垂直或基本上垂直的方向(例如，z轴方向)上观看时)，第三栅极绝缘层118可以与第三栅极层1500完全地或基本上(例如，几乎完全地)叠置。例如，第三栅极绝缘层118和第三栅极层1500可以彼此并发地(例如，同时地)被图案化。因此，第二半导体层1400的除了沟道区之外的源区和漏区可以不被第三栅极绝缘层118覆盖，沟道区可以与第三栅极层1500叠置。如图15中所示，源区和漏区可以直接接触第二层间绝缘层119。第三栅极绝缘层118可以包括氧化硅、氮化硅、氮氧化硅、氧化铝等。
如图11中所示，第三栅极层1500可以布置在第三栅极绝缘层118上。第三栅极层1500可以包括第五栅极线1520、第六栅极线1530和第一传输线1540。
第五栅极线1520可以在第二方向(例如，x轴方向)上延伸。在平面图中(例如，当在与基底100垂直或基本上垂直的方向(例如，z轴方向)上观看时)，第五栅极线1520可以与第三栅极线1310叠置。第五栅极线1520的与第二半导体层1400叠置的部分可以是第一初始化晶体管T4的第一初始化上栅电极。第二半导体层1400的与第五栅极线1520叠置的部分及其附近的一部分可以是第一初始化半导体层。第五栅极线1520可以电连接到第三栅极线1310。作为示例，第五栅极线1520可以通过形成在第五栅极线1520与第三栅极线1310之间的绝缘层中的接触孔电连接到第三栅极线1310。接触孔可以形成在显示区域DA或外围区域PA内部。因此，第五栅极线1520可以与第三栅极线1310一起同图5中所示的前一扫描线SLp对应。因此，前一扫描信号Sn-1可以通过第五栅极线1520和/或第三栅极线1310被施加到像素。
第六栅极线1530可以在第二方向(例如，x轴方向)上延伸。在平面图中(例如，当在与基底100垂直或基本上垂直的方向(例如，z轴方向)上观看时)，第六栅极线1530可以与第四栅极线1320叠置。第六栅极线1530的与第二半导体层1400叠置的部分可以是补偿晶体管T3的补偿上栅电极。第六栅极线1530可以电连接到第四栅极线1320。作为示例，第六栅极线1530可以通过形成在第六栅极线1530与第四栅极线1320之间的绝缘层中的接触孔电连接到第四栅极线1320。接触孔可以形成在显示区域DA或外围区域PA内部。因此，第六栅极线1530可以与第四栅极线1320一起同图5中所示的第二扫描线SL2对应。因此，第二扫描信号Sn'可以通过第六栅极线1530和/或第四栅极线1320被施加到像素。
第一传输线1540可以通过穿过电容器上电极1330的开口1330-OP的接触孔1540CNT电连接到作为驱动栅电极的第一栅电极1220。第一传输线1540可以被构造为将第一初始化电压Vint1传输到第一栅电极1220，第一初始化电压Vint1通过第一初始化晶体管T4被传输。
第三栅极层1500可以包括金属、合金、导电金属氧化物或透明导电材料。作为示例，第三栅极层1500可以包括银(Ag)、包含银(Ag)的合金、钼(Mo)、包含钼(Mo)的合金、铝(Al)、包含铝(Al)的合金、氮化铝(AlN)、钨(W)、氮化钨(WN)、铜(Cu)、镍(Ni)、铬(Cr)、氮化铬(CrN)、钛(Ti)、钽(Ta)、铂(Pt)、钪(Sc)、氧化铟锡(ITO)或氧化铟锌(IZO)。第三栅极层1500可以具有诸如以Mo/Al的双层结构或Mo/Al/Mo的三层结构为例的多层结构。
第二层间绝缘层119(例如，见图15)可以覆盖图11的第三栅极层1500的至少一部分。第二层间绝缘层119可以包括绝缘材料。作为示例，第二层间绝缘层119可以包括氧化硅、氮化硅、氮氧化硅、氧化铝等。
如图12中所示，第一连接电极层1600可以布置在第二层间绝缘层119上。第一连接电极层1600可以包括第二传输线1620、第二初始化电压线1630、第三传输线1640、第四传输线1650、第五传输线1670和第六传输线1680。
第二传输线1620可以通过接触孔1620CNT电连接到第一半导体层1100。来自下面参照图14更详细地描述的数据线1810的数据信号Dm可以通过第二传输线1620被传输到第一半导体层1100，并且因此被施加到开关晶体管T2。
第二初始化电压线1630可以在第二方向(例如，x轴方向)上延伸。与图5中所示的第二初始化电压线VL2对应的第二初始化电压线1630可以被构造为将第二初始化电压Vint2施加到像素。第二初始化电压线1630通过接触孔1630CNT电连接到第一半导体层1100，因此，第二初始化电压Vint2可以被传输到第一半导体层1100且被施加到第二初始化晶体管T7。
第三传输线1640可以通过形成在其一侧和另一侧(例如，相对侧)处(例如，在其一侧和另一侧中或者在其一侧和另一侧上)的接触孔1640CNT1和1640CNT2将第二半导体层1400电连接到第一传输线1540。第一传输线1540电连接到作为驱动栅电极的第一栅电极1220。结果，第三传输线1640可以将作为第二半导体层1400的一部分的第一初始化半导体层电连接到驱动栅电极。第一初始化电压Vint1可以通过第二半导体层1400、第三传输线1640和第一传输线1540被传输到作为驱动栅电极的第一栅电极1220。
第四传输线1650可以通过形成在其一侧和另一侧(例如，相对侧)处(例如，在其一侧和另一侧中或者在其一侧和另一侧上)的接触孔1650CNT1和1650CNT2将第二半导体层1400电连接到第一半导体层1100。换句话说，第四传输线1650可以将补偿晶体管T3电连接到驱动晶体管T1。
第五传输线1670可以通过接触孔1670CNT电连接到第一半导体层1100。第五传输线1670可以被构造为将驱动电流或第二初始化电压Vint2传输到有机发光二极管OLED，驱动电流来自第一半导体层1100。
第六传输线1680可以通过接触孔1680CNT2和1680CNT3电连接到第二半导体层1400。另外，第六传输线1680可以通过接触孔1680CNT1电连接到图9的第一初始化电压线1340。第六传输线1680可以被构造为将第一初始化电压Vint1传输到第一初始化晶体管T4，第一初始化电压Vint1来自第一初始化电压线1340。
第一连接电极层1600可以包括金属、合金、导电金属氧化物或透明导电材料。作为示例，第一连接电极层1600可以包括银(Ag)、包含银(Ag)的合金、钼(Mo)、包含钼(Mo)的合金、铝(Al)、包含铝(Al)的合金、氮化铝(AlN)、钨(W)、氮化钨(WN)、铜(Cu)、镍(Ni)、铬(Cr)、氮化铬(CrN)、钛(Ti)、钽(Ta)、铂(Pt)、钪(Sc)、氧化铟锡(ITO)或氧化铟锌(IZO)。第一连接电极层1600可以具有诸如以Ti/Al的双层结构或Ti/Al/Ti的三层结构为例的多层结构。
第一平坦化绝缘层121可以覆盖第一连接电极层1600，并且可以布置在第二层间绝缘层119上。第一平坦化绝缘层121可以包括有机绝缘材料。作为示例，第一平坦化绝缘层121可以包括光致抗蚀剂、苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)、聚苯乙烯(PS)、具有酚类基团的聚合物衍生物、丙烯酰基类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或它们的混合物。
如图13中所示，第二连接电极层1700可以布置在第一平坦化绝缘层121上。第二连接电极层1700可以包括水平连接线1710、第七传输线1720、第八传输线1760和第九传输线1770。
水平连接线1710可以在第二方向(例如，x轴方向)上延伸。根据像素的位置，水平连接线1710可以是上面参照图4描述的第一水平连接线HCL1和第二水平连接线HCL2中的一条。换句话说，第一水平连接线HCL1可以布置在与第二水平连接线HCL2的层相同的层处(例如，在与第二水平连接线HCL2的层相同的层中或在与第二水平连接线HCL2的层相同的层上)。
第七传输线1720可以通过接触孔1720CNT电连接到第二传输线1620。来自下面参照图14更详细地描述的数据线1810的数据信号Dm可以通过第七传输线1720和第二传输线1620被传输到第一半导体层1100，并且因此可以被施加到开关晶体管T2。
第八传输线1760可以在第二方向(例如，x轴方向)上延伸。来自下面将参照图14更详细地描述的驱动电压线1830的驱动电压ELVDD被传输到第八传输线1760。第八传输线1760可以通过接触孔1760CNT1电连接到第一半导体层1100，并且可以被构造为将驱动电压ELVDD传输到第一半导体层1100(更具体地，传输到操作控制晶体管T5)。另外，因为第八传输线1760通过接触孔1760CNT电连接到电容器上电极1330(例如，第二电容器电极CE2)，所以第八传输线1760可以被构造为将驱动电压ELVDD传输到电容器上电极1330。
第九传输线1770可以通过接触孔1770CNT电连接到第五传输线1670。第九传输线1770可以被构造为从第五传输线1670接收驱动电流或第二初始化电压Vint2，并且可以将驱动电流或第二初始化电压Vint2传输到有机发光二极管OLED，驱动电流来自第一半导体层1100。
第二连接电极层1700可以包括金属、合金、导电金属氧化物或透明导电材料。作为示例，第二连接电极层1700可以包括银(Ag)、包含银(Ag)的合金、钼(Mo)、包含钼(Mo)的合金、铝(Al)、包含铝(Al)的合金、氮化铝(AlN)、钨(W)、氮化钨(WN)、铜(Cu)、镍(Ni)、铬(Cr)、氮化铬(CrN)、钛(Ti)、钽(Ta)、铂(Pt)、钪(Sc)、氧化铟锡(ITO)或氧化铟锌(IZO)。第二连接电极层1700可以具有诸如以Ti/Al的双层结构或Ti/Al/Ti的三层结构为例的多层结构。
第二平坦化绝缘层123(例如，见图15)可以覆盖第二连接电极层1700，并且可以布置在第一平坦化绝缘层121上。第二平坦化绝缘层123可以包括有机绝缘材料。作为示例，第二平坦化绝缘层123可以包括光致抗蚀剂、苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)、聚苯乙烯(PS)、具有酚类基团的聚合物衍生物、丙烯酰基类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或它们的混合物。
如图14中所示，第三连接电极层1800可以布置在第二平坦化绝缘层123上。第三连接电极层1800可以包括数据线1810、竖直连接线1820、驱动电压线1830和第十传输线1840。
数据线1810可以在第一方向(例如，y轴方向)上延伸。数据线1810可以与图5中所示的数据线DL对应。另外，根据像素的位置，数据线1810可以是第一-第一数据线DL1-1、第一-第二数据线DL1-2、第二数据线DL2、第三-第一数据线DL3-1和第三-第二数据线DL3-2中的一条。换句话说，第一-第一数据线DL1-1、第一-第二数据线DL1-2、第二数据线DL2、第三-第一数据线DL3-1和第三-第二数据线DL3-2可以布置在彼此相同的层处(例如，在彼此相同的层中或在彼此相同的层上)。
因为数据线1810可以通过接触孔1810CNT电连接到第七传输线1720，所以来自数据线1810的数据信号Dm可以通过第七传输线1720和第二传输线1620被传输到第一半导体层1100，并且因此被施加到开关晶体管T2。
竖直连接线1820可以在第一方向(例如，y轴方向)上延伸。根据像素的位置，竖直连接线1820可以是上面参照图4描述的第一竖直连接线VCL1和第二竖直连接线VCL2中的一条。
驱动电压线1830可以在第一方向(例如，y轴方向)上延伸。驱动电压线1830可以与图5中所示的驱动电压线PL对应。驱动电压线1830可以被构造为将驱动电压ELVDD施加到像素。驱动电压线1830可以通过接触孔1830CNT电连接到第八传输线1760，以使驱动电压ELVDD被传输到如上所述的操作控制晶体管T5和电容器上电极1330。第一像素电路PC1的驱动电压线1830可以与第二像素电路PC2的驱动电压线1830是一体的。
第十传输线1840可以通过接触孔1840CNT1电连接到第九传输线1770，以从第五传输线1670和第九传输线1770接收驱动电流或第二初始化电压Vint2，驱动电流来自第一半导体层1100。另外，第十传输线1840可以被构造为通过形成在其上的绝缘层中的接触孔1840CNT2将驱动电流或第二初始化电压Vint2传输到有机发光二极管OLED的第一电极(例如，像素电极)，驱动电流来自第一半导体层1100。
第三连接电极层1800可以包括金属、合金、导电金属氧化物或透明导电材料。作为示例，第三连接电极层1800可以包括银(Ag)、包含银(Ag)的合金、钼(Mo)、包含钼(Mo)的合金、铝(Al)、包含铝(Al)的合金、氮化铝(AlN)、钨(W)、氮化钨(WN)、铜(Cu)、镍(Ni)、铬(Cr)、氮化铬(CrN)、钛(Ti)、钽(Ta)、铂(Pt)、钪(Sc)、氧化铟锡(ITO)或氧化铟锌(IZO)。第三连接电极层1800可以具有诸如以Ti/Al的双层结构或Ti/Al/Ti的三层结构为例的多层结构。
如图15中所示，第三平坦化绝缘层125可以覆盖第三连接电极层1800，并且可以布置在第二平坦化绝缘层123上。第三平坦化绝缘层125可以包括有机绝缘材料。作为示例，第三平坦化绝缘层125可以包括苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)、聚苯乙烯(PS)、具有酚类基团的聚合物衍生物、丙烯酰基类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或它们的混合物。
有机发光二极管OLED可以布置在第三平坦化绝缘层125上。有机发光二极管OLED可以包括像素电极210、中间层220和对电极230。中间层220包括发射层。
像素电极210可以是(半)透射电极或反射电极。作为示例，像素电极210可以包括反射层以及反射层上的透明或半透明电极层。反射层可以包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、它们的化合物或它们的混合物。透明或半透明电极层可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和氧化铝锌(AZO)中的至少一种。作为示例，像素电极210可以具有ITO/Ag/ITO的三层结构。
像素限定层127可以布置在第三平坦化绝缘层125上。像素限定层127可以通过增大像素电极210的边缘与像素电极210之上的对电极230之间的距离来防止或基本上防止在像素电极210的边缘处发生电弧等。
像素限定层127可以包括诸如以聚酰亚胺、丙烯酸树脂、苯并环丁烯和/或酚醛树脂等为例的有机绝缘材料，并且可以通过使用旋涂等形成。
有机发光二极管OLED的中间层220的至少一部分可以布置在像素限定层127的开口OP中。有机发光二极管OLED的发射区域EA可以由开口OP限定。
中间层220可以包括发射层。发射层可以包括包含用于发射红光、绿光、蓝光或白光的荧光或磷光材料的有机材料。发射层可以包括聚合物有机材料或低分子量有机材料。功能层还可以选择性地布置在发射层下面(例如，在发射层之下)和/或在发射层上方。这样的功能层可以包括例如空穴传输层(HTL)、空穴注入层(HIL)、电子传输层(ETL)和/或电子注入层(EIL)。
发射层可以具有被图案化为与像素电极210中的每个对应的形状。中间层220的除了发射层之外的层可以遍及多个像素电极210形成为一体。然而，如本领域普通技术人员将理解的，可以进行各种合适的修改。
对电极230可以是透光电极或反射电极。作为示例，对电极230可以是透明或半透明电极，并且可以包括锂(Li)、钙(Ca)、氟化锂(LiF)、铝(Al)、银(Ag)、镁(Mg)、它们的化合物和它们的混合物中的至少一种。另外，对电极230还可以包括在金属薄膜上的诸如以ITO、IZO、ZnO或In2O3为例的透明导电氧化物(TCO)。对电极230可以遍及显示区域DA的整个表面形成为一体，并且可以布置在中间层220和像素限定层127上。
在上面参照图4描述的第一-第一主像素Pm1-1、第一-第二主像素Pm1-2、第二-第一主像素Pm2-1、第二-第二主像素Pm2-2、第三-第一主像素Pm3-1、第三-第二主像素Pm3-2和第一辅助像素Pa1的情况下，如图15中所示，作为显示元件的有机发光二极管OLED可以与像素电路叠置，并且可以布置在像素电路上。在第二辅助像素Pa2的情况下，与图15不同，作为第二辅助显示元件的有机发光二极管OLED可以不与第二辅助像素电路PCa2叠置。此外，在一些实施例中，与图15不同，第一辅助像素Pa1的作为第一辅助显示元件的有机发光二极管OLED可以不与第一辅助像素电路PCa1叠置。
图16和图17是图4的显示面板10的第二-第一主像素Pm2-1的元件的布置图。为了方便起见，图16和图17示出第二-第一主像素Pm2-1和在第二方向(例如，x轴方向)上与第二-第一主像素Pm2-1相邻的像素。在布置有第二-第一主像素Pm2-1的点处，第一竖直连接线VCL1电连接到第一水平连接线HCL1。
如图16中所示，水平连接线1710在第二-第一主像素Pm2-1处被切断(例如，断开)。因此，水平连接线1710包括第一水平连接线HCL1和第一虚设水平连接线HCL1'。类似地，如图17中所示，竖直连接线1820在第二-第一主像素Pm2-1处被切断(例如，断开)。因此，竖直连接线1820包括第一竖直连接线VCL1和第一虚设竖直连接线VCL1'。第一竖直连接线VCL1可以通过形成在第一竖直连接线VCL1与第一水平连接线HCL1之间的绝缘层中的接触孔1820CNT电连接到第一水平连接线HCL1。类似地，根据显示设备1内部的像素的位置，水平连接线1710可以断开，竖直连接线1820可以断开，并且在相关像素内部可以存在接触孔1820CNT。
为了便于说明，虽然图4仅示出第一虚设竖直连接线VCL1'和第一虚设水平连接线HCL1'，但是可以存在更多条虚设竖直连接线和更多条虚设水平连接线。
图18是可以包括在图1的显示设备1中的显示面板10的一部分的平面图。更详细地，图18是其中布置有第一外围连接线PCL1和第二外围连接线PCL2的外围区域NDA的一部分以及其附近的主显示区域MDA和辅助显示区域ADA的部分的平面图。
如上所述，第一外围连接线PCL1的一端电连接到在主显示区域MDA的第二部分中延伸的第一竖直连接线VCL1，第一外围连接线PCL1大致在第二方向(例如，x轴方向)上延伸。如图18中所示，第一外围连接线PCL1大致在第二方向(例如，x轴方向)上延伸且具有弯曲部，并且因此具有
Figure BDA0003776298490000391
形状。第一外围连接线PCL1的另一端电连接到第一-第二数据线DL1-2。类似地，第二外围连接线PCL2的一端电连接到在主显示区域MDA的第二部分中延伸的第二竖直连接线VCL2，第二外围连接线PCL2大致在第二方向(例如，x轴方向)上延伸。如图18中所示，第二外围连接线PCL2大致在第二方向(例如，x轴方向)上延伸且具有弯曲部，并且因此具有
Figure BDA0003776298490000392
形状。第二外围连接线PCL2的另一端电连接到第三-第二数据线DL3-2。第一外围连接线PCL1和第二外围连接线PCL2中的每条的至少一部分可以布置在主显示区域MDA外部的外围区域NDA处(例如，在主显示区域MDA外部的外围区域NDA中或在主显示区域MDA外部的外围区域NDA上)。例如，如图18中所示，第一外围连接线PCL1中的全部(例如，整条第一外围连接线PCL1)和第二外围连接线PCL2中的全部(例如，整条第二外围连接线PCL2)可以布置在外围区域NDA处(例如，在外围区域NDA中或在外围区域NDA上)。
因为第一外围连接线PCL1的一端电连接到在主显示区域MDA的第二部分中延伸的第一竖直连接线VCL1，所以第一桥接线BL1可以布置在第一外围连接线PCL1的一端与第一竖直连接线VCL1之间，以将第一外围连接线PCL1电连接到第一竖直连接线VCL1。另外，因为第二外围连接线PCL2的一端电连接到在主显示区域MDA的第二部分中延伸的第二竖直连接线VCL2，所以第二桥接线BL2可以布置在第二外围连接线PCL2的一端与第二竖直连接线VCL2之间，以将第二外围连接线PCL2电连接到第二竖直连接线VCL2。
除了第一外围连接线PCL1和第二外围连接线PCL2之外，图18还示出第三外围连接线PCL3和第四外围连接线PCL4。更详细地，如图18中所示，第一外围连接线PCL1可以比第四外围连接线PCL4靠近主显示区域MDA，第二外围连接线PCL2可以比第一外围连接线PCL1靠近主显示区域MDA，第三外围连接线PCL3可以比第二外围连接线PCL2靠近主显示区域MDA。第三桥接线BL3电连接到第三外围连接线PCL3，第四桥接线BL4电连接到第四外围连接线PCL4。
第一桥接线BL1、第二桥接线BL2、第三桥接线BL3和第四桥接线BL4可以包括在例如上面参照图11描述的第三栅极层1500中。换句话说，第一桥接线BL1、第二桥接线BL2、第三桥接线BL3和第四桥接线BL4可以包括与第五栅极线1520等的材料相同的材料，并且并发地形成(例如，可以同时地形成)在与第五栅极线1520的层相同的层处(例如，在与第五栅极线1520的层相同的层中或在与第五栅极线1520的层相同的层上)。
第一外围连接线PCL1、第二外围连接线PCL2和第三外围连接线PCL3与第一桥接线BL1、第二桥接线BL2和/或第四桥接线BL4交叉。因此，第一外围连接线PCL1、第二外围连接线PCL2、第三外围连接线PCL3和第四外围连接线PCL4可以设置在与其处(例如，其中或其上)布置有第一桥接线BL1、第二桥接线BL2、第三桥接线BL3和第四桥接线BL4的层不同的层处(例如，在与其处(例如，其中或其上)布置有第一桥接线BL1、第二桥接线BL2、第三桥接线BL3和第四桥接线BL4的层不同的层中或者在与其处(例如，其中或其上)布置有第一桥接线BL1、第二桥接线BL2、第三桥接线BL3和第四桥接线BL4的层不同的层上)。例如，第一外围连接线PCL1、第二外围连接线PCL2、第三外围连接线PCL3和第四外围连接线PCL4可以包括与第一栅极层1200的材料相同的材料且可以并发地(例如，同时地)形成在与上面参照图8描述的第一栅极层1200的层相同的层处(例如，在与上面参照图8描述的第一栅极层1200的层相同的层中或在与上面参照图8描述的第一栅极层1200的层相同的层上)，可以包括与第二栅极层1300的材料相同的材料且可以并发地(例如，同时地)形成在与上面参照图9描述的第二栅极层1300的层相同的层处(例如，在与上面参照图9描述的第二栅极层1300的层相同的层中或在与上面参照图9描述的第二栅极层1300的层相同的层上)，可以包括与第一连接电极层1600的材料相同的材料且可以并发地(例如，同时地)形成在与上面参照图12描述的第一连接电极层1600的层相同的层处(例如，在与上面参照图12描述的第一连接电极层1600的层相同的层中或在与上面参照图12描述的第一连接电极层1600的层相同的层上)，可以包括与第二连接电极层1700的材料相同的材料且可以并发地(例如，同时地)形成在与上面参照图13描述的第二连接电极层1700的层相同的层处(例如，在与上面参照图13描述的第二连接电极层1700的层相同的层中或在与上面参照图13描述的第二连接电极层1700的层相同的层上)，或者可以包括与第三连接电极层1800的材料相同的材料且可以并发地(例如，同时地)形成在与上面参照图14描述的第三连接电极层1800的层相同的层处(例如，在与上面参照图14描述的第三连接电极层1800的层相同的层中或在与上面参照图14描述的第三连接电极层1800的层相同的层上)。
作为示例，在图18中示出第三外围连接线PCL3布置在与第一栅极层1200的层相同的层处(例如，在与第一栅极层1200的层相同的层中或在与第一栅极层1200的层相同的层上)，第二外围连接线PCL2布置在与第二栅极层1300的层相同的层处(例如，在与第二栅极层1300的层相同的层中或在与第二栅极层1300的层相同的层上)，第一外围连接线PCL1布置在与第一连接电极层1600或第二连接电极层1700的层相同的层处(例如，在与第一连接电极层1600或第二连接电极层1700的层相同的层中或者在与第一连接电极层1600或第二连接电极层1700的层相同的层上)，第四外围连接线PCL4布置在与第三连接电极层1800的层相同的层处(例如，在与第三连接电极层1800的层相同的层中或在与第三连接电极层1800的层相同的层上)，但是本公开不限于此。在该示例中，示出第四外围连接线PCL4与连接到其的数据线是一体的。
第一外围连接线PCL1、第二外围连接线PCL2、第三外围连接线PCL3和第四外围连接线PCL4可以布置在不同的层处(例如，在不同的层中或在不同的层上)的原因在于，当需要或期望时，这些层可以与不同的层彼此交叉。作为示例，虽然在图18中示出第二外围连接线PCL2比第一外围连接线PCL1靠近主显示区域MDA，但是与此不同，当各种布线布置在外围区域NDA处(例如，在外围区域NDA中或在外围区域NDA上)时，第一外围连接线PCL1可以比第二外围连接线PCL2靠近主显示区域MDA。在这种情况下，因为第一外围连接线PCL1与第二外围连接线PCL2交叉，所以第一外围连接线PCL1可以设置在与其处(例如，其中或其上)设置有第二外围连接线PCL2的层不同的层处(例如，在与其处(例如，其中或其上)设置有第二外围连接线PCL2的层不同的层中或在与其处(例如，其中或其上)设置有第二外围连接线PCL2的层不同的层上)。
因此，第一桥接线BL1和第二桥接线BL2可以布置在覆盖第一外围连接线PCL1和第二外围连接线PCL2中的一条的绝缘层上，第一外围连接线PCL1和第二外围连接线PCL2中的另一条可以布置在覆盖第一桥接线BL1和第二桥接线BL2的绝缘层上。例如，如图18中所示，第一桥接线BL1和第二桥接线BL2可以布置在覆盖第二外围连接线PCL2的绝缘层上，第一外围连接线PCL1可以布置在覆盖第一桥接线BL1和第二桥接线BL2的绝缘层上。
如图18中所示，底部金属层BML可以布置在外围区域NDA处(例如，在外围区域NDA中或在外围区域NDA上)。在这种情况下，图18中所示的底部金属层BML可以电连接到布置在显示区域DA处(例如，在显示区域DA中或在显示区域DA上)的驱动电压线1830，以将驱动电压传输到显示区域DA中。第一-第二数据线DL1-2、第三-第二数据线DL3-2、第一竖直连接线VCL1、第二竖直连接线VCL2等可以与底部金属层BML交叉，同时第一-第二数据线DL1-2、第三-第二数据线DL3-2、第一竖直连接线VCL1、第二竖直连接线VCL2等设置在与其处(例如，其中或其上)设置有底部金属层BML的层不同的层处(例如，在与其处(例如，其中或其上)设置有底部金属层BML的层不同的层中或在与其处(例如，其中或其上)设置有底部金属层BML的层不同的层上)。
图19是可以包括在图1的显示设备1中的显示面板10的一部分的平面图。因为图4和图19中的每个示出显示面板10的一部分，所以图19的一些元件被示出为与图4中所示的元件不同。然而，在图19和图4中，相同的附图标记用于表示相同或基本上相同的元件，因此，可以不重复其冗余描述。在图19中，主显示区域MDA和中间区域MA中的由虚线表示的小矩形表示像素电路。如上面参照图14所描述的，数据线1810、竖直连接线1820和驱动电压线1830在第一方向(例如，y轴方向)上延伸。
如上所述，第二辅助显示元件EDa2可以通过第一辅助连接线ACL1电连接到第二辅助像素电路PCa2以实现第二辅助像素Pa2。图19示出第一辅助连接线ACL1的示例。在第一辅助像素Pa1中，虽然第一辅助显示元件EDa1可以与如上所述的第一辅助像素电路PCa1叠置，但是本公开不限于此。作为示例，如图19中所示，即使在第一辅助像素Pa1中，第一辅助显示元件EDa1也可以不与第一辅助像素电路PCa1叠置。在这种情况下，第一辅助显示元件EDa1可以通过第二辅助连接线ACL2电连接到第一辅助像素电路PCa1，以实现第一辅助像素Pa1。第二辅助连接线ACL2可以包括与第一辅助连接线ACL1的材料相同的材料，并且可以布置在与第一辅助连接线ACL1的层相同的层处(例如，在与第一辅助连接线ACL1的层相同的层中或在与第一辅助连接线ACL1的层相同的层上)。例如，第一辅助显示元件EDa1可以与第一辅助像素电路PCa1的一部分(例如，仅一部分)叠置。然而，如本领域普通技术人员将理解的，可以进行各种合适的修改。在任何情况下，第一辅助显示元件EDa1可以布置在中间区域MA内部。
为了便于说明，图19示出第一辅助显示元件EDa1和第二辅助显示元件EDa2，并且未示出第二-第二主显示元件EDm2-2等。
根据本公开的一个或更多个实施例，可以实现可以显示高质量图像的显示设备。然而，本公开的精神和范围不限于此或由此限制。
虽然已经描述了一些实施例，但是本领域技术人员将容易领会的是，在不脱离本公开的精神和范围的情况下，在实施例中可以进行各种修改。将理解的是，除非另有描述，否则每个实施例中的特征或方面的描述通常应被认为可用于其它实施例中的其它类似特征或方面。因此，如对于本领域普通技术人员将明显的是，除非另有特定说明，否则结合具体实施例描述的特征、特性和/或元件可以单独使用或者与结合其它实施例描述的特征、特性和/或元件组合使用。因此，将理解的是，前述内容是各种示例实施例的说明，并且不将被解释为限于在此公开的特定实施例，并且对所公开的实施例的各种修改以及其它示例实施例旨在包括在如所附权利要求及其等同物中限定的本公开的精神和范围内。

Claims (10)

1.一种显示设备，其特征在于，所述显示设备包括：
基底，包括辅助显示区域和围绕所述辅助显示区域的主显示区域，所述辅助显示区域包括组件区域和中间区域；
第一-第一主像素，位于所述主显示区域的第一部分处，所述第一部分位于所述辅助显示区域的一侧处；
第一-第二主像素，位于所述主显示区域的第二部分处，所述第二部分位于所述辅助显示区域的另一侧处；
第一辅助像素，位于所述中间区域处；
第二辅助像素电路，位于所述中间区域处；
第二辅助显示元件，位于所述组件区域处；
辅助连接线，将所述第二辅助显示元件连接到所述第二辅助像素电路；
第一-第一数据线，电连接到所述第一-第一主像素，所述第一-第一数据线位于所述主显示区域的所述第一部分处，并且在第一方向上从所述主显示区域的所述第一部分延伸到所述辅助显示区域；
第一水平连接线，电连接到所述第一-第一数据线，所述第一水平连接线位于所述主显示区域处，并且在与所述第一方向交叉的第二方向上延伸；
第一竖直连接线，电连接到所述第一水平连接线，并且在所述第一方向上从所述主显示区域的所述第一部分通过所述中间区域延伸到所述主显示区域的所述第二部分中；
第一外围连接线，电连接到在所述主显示区域的所述第二部分中延伸的所述第一竖直连接线，所述第一外围连接线在所述第二方向上延伸；以及
第一-第二数据线，电连接到所述第一-第二主像素，所述第一-第二数据线位于所述主显示区域的所述第二部分处，并且在所述第一方向上延伸以电连接到所述第一外围连接线。
2.根据权利要求1所述的显示设备，其特征在于，所述第一-第一主像素和所述第一-第二主像素位于彼此相同的列处，所述列在所述第一方向上延伸。
3.根据权利要求1所述的显示设备，其特征在于，所述第二辅助像素电路电连接到所述第一竖直连接线。
4.根据权利要求1所述的显示设备，其特征在于，所述显示设备还包括：
第二-第一主像素，位于所述主显示区域的所述第一部分处；
第二-第二主像素，位于所述主显示区域的所述第二部分处；以及
第二数据线，电连接到所述第二-第一主像素和所述第二-第二主像素，所述第二数据线在所述第一方向上延伸以通过所述主显示区域的所述第一部分、所述中间区域和所述主显示区域的所述第二部分。
5.根据权利要求4所述的显示设备，其特征在于，所述第二-第一主像素和所述第二-第二主像素位于彼此相同的列处，所述列在所述第一方向上延伸。
6.根据权利要求1或4所述的显示设备，其特征在于，所述显示设备还包括：
第三-第一主像素，位于所述主显示区域的所述第一部分处；
第三-第二主像素，位于所述主显示区域的所述第二部分处；
第三-第一数据线，电连接到所述第三-第一主像素，所述第三-第一数据线在所述第一方向上延伸，并且位于所述主显示区域的所述第一部分处；
第二水平连接线，电连接到所述第三-第一数据线，所述第二水平连接线在所述第二方向上延伸，并且位于所述主显示区域处；
第二竖直连接线，电连接到所述第二水平连接线，并且在所述第一方向上从所述主显示区域的所述第一部分通过所述中间区域延伸到所述主显示区域的所述第二部分中；
第二外围连接线，电连接到在所述主显示区域的所述第二部分中延伸的所述第二竖直连接线，所述第二外围连接线在所述第二方向上延伸；以及
第三-第二数据线，电连接到所述第三-第二主像素，所述第三-第二数据线位于所述主显示区域的所述第二部分处，并且在所述第一方向上延伸以电连接到所述第二外围连接线。
7.根据权利要求6所述的显示设备，其特征在于，所述第三-第一主像素和所述第三-第二主像素位于彼此相同的列处，所述列在所述第一方向上延伸。
8.根据权利要求6所述的显示设备，其特征在于，所述第一辅助像素电连接到所述第二竖直连接线。
9.根据权利要求6所述的显示设备，其特征在于，所述显示设备还包括：
第一桥接线，位于所述第一竖直连接线与所述第一外围连接线之间以将所述第一竖直连接线电连接到所述第一外围连接线；以及
第二桥接线，位于所述第二竖直连接线与所述第二外围连接线之间以将所述第二竖直连接线电连接到所述第二外围连接线。
10.根据权利要求9所述的显示设备，其特征在于，所述第一桥接线和所述第二桥接线均位于覆盖所述第一外围连接线和所述第二外围连接线中的一条的绝缘层上，并且
所述第一外围连接线和所述第二外围连接线中的另一条位于覆盖所述第一桥接线和所述第二桥接线的绝缘层上。
CN202222010040.7U 2021-10-05 2022-08-01 显示设备 Active CN218353027U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0131969 2021-10-05
KR1020210131969A KR20230049190A (ko) 2021-10-05 2021-10-05 디스플레이 장치

Publications (1)

Publication Number Publication Date
CN218353027U true CN218353027U (zh) 2023-01-20

Family

ID=84913561

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202222010040.7U Active CN218353027U (zh) 2021-10-05 2022-08-01 显示设备
CN202210917364.0A Pending CN115955864A (zh) 2021-10-05 2022-08-01 显示设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202210917364.0A Pending CN115955864A (zh) 2021-10-05 2022-08-01 显示设备

Country Status (3)

Country Link
US (1) US20230108936A1 (zh)
KR (1) KR20230049190A (zh)
CN (2) CN218353027U (zh)

Also Published As

Publication number Publication date
KR20230049190A (ko) 2023-04-13
US20230108936A1 (en) 2023-04-06
CN115955864A (zh) 2023-04-11

Similar Documents

Publication Publication Date Title
CN111261085A (zh) 显示面板
KR20200021029A (ko) 표시 패널
KR20200066505A (ko) 표시 패널
CN111668260A (zh) 显示面板
US20230189576A1 (en) Display panel
US20240065084A1 (en) Display apparatus with crack detection
EP3832722A1 (en) Display device
CN114203769A (zh) 显示设备及制造该显示设备的方法
US20200381506A1 (en) Display device
US20230292566A1 (en) Display panel and display apparatus including the same
CN216749904U (zh) 显示装置
CN218353027U (zh) 显示设备
US11651734B2 (en) Display panel and display apparatus including the same
CN218388533U (zh) 显示设备
US20230020515A1 (en) Display panel and electronic device
US20230403879A1 (en) Display device
US20230047292A1 (en) Display apparatus
US20230389397A1 (en) Display apparatus and electronic apparatus including the same
US20230118680A1 (en) Display apparatus and method of manufacturing the same
US20230232660A1 (en) Display apparatus
KR20220030380A (ko) 표시 장치
KR20210103632A (ko) 표시 장치

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant