CN218388533U - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN218388533U
CN218388533U CN202221685436.5U CN202221685436U CN218388533U CN 218388533 U CN218388533 U CN 218388533U CN 202221685436 U CN202221685436 U CN 202221685436U CN 218388533 U CN218388533 U CN 218388533U
Authority
CN
China
Prior art keywords
area
display
line
display device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202221685436.5U
Other languages
English (en)
Inventor
全珠姬
沈栋焕
林奭炫
赵美衍
金建熙
丁善英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN218388533U publication Critical patent/CN218388533U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示设备配置为防止在外部光下观察到显示区域的一部分中的导电图案，所述显示设备包括：基底，包括显示区域和在所述显示区域外部的周边区域；半导体层，在所述基底上；第一数据线，在所述显示区域处；第二数据线，在所述周边区域处；以及数据连接线，在所述基底和所述半导体层之间，并且将所述第一数据线连接至所述第二数据线。

Description

显示设备
相关申请的交叉引用
本申请要求于2021年7月1日在韩国知识产权局提交的第10-2021-0086710号韩国专利申请的优先权和权益，该韩国专利申请的内容通过引用整体并入本文中。
技术领域
一个或多个实施例涉及一种显示设备。
背景技术
显示设备可视地显示图像。显示设备用作诸如移动电话的小型产品的显示器以及诸如电视机的大型产品的显示器。
显示设备包括接收电信号并向外部发射光以显示图像的多个像素。每一个像素包括发光元件。例如，有机发光显示设备包括有机发光二极管(OLED)作为发光元件。通常，有机发光显示设备包括安装在基底上方的薄膜晶体管和有机发光二极管，并且随着有机发光二极管自发地发射光而工作。
显示设备的用途已经多样化，并且已经开发出各种设计以改善显示设备的质量。例如，已经引入了具有诸如相对小的厚度、相对小的重量和相对低的功耗的优异特性的各种显示设备。另外，显示设备的无用空间逐渐减少，并且显示区域的面积逐渐扩展。
实用新型内容
一个或多个实施例包括显示面板和包括所述显示面板的显示设备，所述显示面板包括扩展显示区域，使得图像甚至可以显示在其中布置了诸如电子元件的组件的区中。然而，这只是一个示例，并且本公开不限于此。
附加方面将在随后的描述中被部分地阐述，并且部分地将根据描述而明显，或者可以通过对本公开的呈现的实施例的实践而获悉。
根据一个或多个实施例，一种显示设备可以包括：基底，包括显示区域和在所述显示区域外部的周边区域；半导体层，在所述基底上；第一数据线，在所述显示区域处；第二数据线，在所述周边区域处；以及数据连接线，在所述基底和所述半导体层之间，并且将所述第一数据线连接至所述第二数据线。
所述显示设备还可以包括：第一像素电路，在所述显示区域处；和第二像素电路，在所述周边区域处，其中，所述第一数据线连接至所述第一像素电路，并且所述第二数据线连接至所述第二像素电路。
所述显示区域可以包括组件区域和围绕所述组件区域的至少一部分的主区域，其中，所述组件区域的透射率大于所述主区域的透射率，并且其中，所述数据连接线与所述组件区域的至少一部分重叠。
所述显示设备还可以包括在所述组件区域下方的相机，其中，所述组件区域包括与所述相机的镜头对应的中心区以及围绕所述中心区的边缘区，并且其中，所述数据连接线与所述边缘区的至少一部分重叠。
所述数据连接线可以包括：第一部分，与所述组件区域重叠；第二部分，连接至所述第一部分，在第一方向上延伸，并且与所述主区域的至少一部分重叠；以及第三部分，连接至所述第二部分，在第二方向上延伸，并且与所述主区域的至少一部分重叠。
所述显示设备还可以包括电压线，所述电压线在所述半导体层上，在所述第一方向上延伸，并且连接至所述第一像素电路，其中，所述数据连接线的所述第二部分与所述电压线的至少一部分重叠。
所述显示设备还可以包括第一显示元件，所述第一显示元件在所述显示区域处并且连接至所述第一像素电路，其中，所述第一像素电路包括：驱动晶体管，配置为控制流过所述第一显示元件的电流；和初始化晶体管，连接至所述电压线，并且配置为根据扫描信号将来自所述电压线的初始化电压施加至所述驱动晶体管的栅极。
所述第一像素电路可以包括呈矩阵形状的多个第一像素电路，其中，所述数据连接线包括多条数据连接线，其中，所述数据连接线的所述第二部分在所述第一像素电路的相应行处，并且其中，所述数据连接线的所述第三部分在所述第一像素电路的相应列处或在所述第一像素电路的相应的成对的列处。
所述显示设备还可以包括：辅助行线，在所述第一方向上延伸，并且包括彼此间隔开的第一行连接部分和第二行连接部分，且所述数据连接线的所述第三部分在所述第一行连接部分和所述第二行连接部分之间；和辅助列线，在所述第二方向上延伸，并且包括彼此间隔开的第一列连接部分和第二列连接部分，且所述数据连接线的所述第二部分在所述第一列连接部分和所述第二列连接部分之间，其中，相同电平的驱动电压被施加至所述辅助行线和所述辅助列线中的每一者。
所述显示设备还可以包括：第一显示元件，在所述显示区域处并且连接至所述第一像素电路；和第二显示元件，在所述显示区域处并且连接至所述第二像素电路，其中，所述第二显示元件的发光面积大于所述第一显示元件的发光面积。
所述显示设备还可以包括：第三像素电路，在所述显示区域处；和第三显示元件，在所述显示区域处并且连接至所述第三像素电路，其中，所述显示区域包括：组件区域，包括彼此相邻的第一区和第二区；和主区域，围绕所述组件区域的一部分，其中，所述第一像素电路和所述第一显示元件在所述主区域处，并且彼此部分地重叠，其中，所述第二显示元件在所述组件区域的所述第一区处，其中，所述第三像素电路和所述第三显示元件在所述组件区域的所述第二区处，并且彼此部分地重叠，并且其中，所述第三显示元件的发光面积大于所述第一显示元件的发光面积。
所述第一显示元件可以包括多个第一显示元件，其中，所述第二显示元件包括多个第二显示元件，其中，所述第三显示元件包括多个第三显示元件，其中，每单位面积的所述第一显示元件的数量大于每单位面积的所述第二显示元件的数量，并且其中，每单位面积的所述第二显示元件的所述数量与每单位面积的所述第三显示元件的数量相同。
根据一个或多个实施例，一种显示设备可以包括：基底，显示区域和在所述显示区域外部的周边区域限定在所述基底中，所述显示区域包括组件区域和围绕所述组件区域的至少一部分的主区域；多条第一数据线，在所述主区域处；多条第二数据线，在所述周边区域处；以及多条数据连接线，与所述组件区域的至少一部分重叠，并且分别连接所述第一数据线和所述第二数据线。
所述显示设备还可以包括：多个第一像素电路，在所述主区域处；多个第一显示元件，在所述主区域处，并且分别连接至所述多个第一像素电路；多个第二像素电路，在所述周边区域处；以及多个第二显示元件，在所述组件区域处，并且分别连接至所述多个第二像素电路，其中，所述多条第一数据线分别连接至所述多个第一像素电路，并且所述多条第二数据线分别连接至所述多个第二像素电路，并且其中，每单位面积的所述第一显示元件的数量大于每单位面积的所述第二显示元件的数量。
所述显示设备还可以包括在所述组件区域下方的相机，其中，所述组件区域包括与所述相机的镜头对应的中心区和围绕所述中心区的边缘区，并且其中，所述数据连接线与所述边缘区的至少一部分重叠。
所述数据连接线可以包括：第一部分，与所述组件区域重叠；第二部分，连接至所述第一部分，在第一方向上延伸，并且与所述主区域的至少一部分重叠；以及第三部分，连接至所述第二部分，在第二方向上延伸，并且与所述主区域的至少一部分重叠。
所述显示设备还可以包括多条电压线，所述多条电压线在所述主区域处，所述多条电压线各自在所述第一方向上延伸，并且所述多条电压线分别连接至相同行处的所述多个第一像素电路，其中，多个所述第二部分分别与所述多条电压线的至少一部分重叠。
所述第一像素电路可以包括：驱动晶体管，配置为控制流过所述多个第一显示元件之中的对应的第一显示元件的电流；和初始化晶体管，配置为根据扫描信号将来自所述多条电压线之中的对应的电压线的初始化电压传输至所述驱动晶体管的栅极。
多个所述第二部分可以分别在所述多个第一像素电路的多个行处，并且其中，多个所述第三部分分别在所述多个第一像素电路的多个列处或者分别在所述多个第一像素电路的多对相邻列处。
所述显示设备还可以包括：多条辅助行线，各自在所述第一方向上延伸，并且各自包括彼此间隔开的多个行连接部分，且对应的第三部分在所述多个行连接部分之间；和多条辅助列线，各自在所述第二方向上延伸，并且各自包括彼此间隔开的多个列连接部分，且对应的第二部分在所述多个列连接部分之间，其中，相同电平的驱动电压被施加至所述多条辅助行线和所述多条辅助列线。
根据一个或多个实施例，一种显示设备可以包括：基底，包括显示区域和在所述显示区域外部的周边区域；半导体层，在所述基底上；第一像素电路，在所述显示区域处；第一数据线，在所述显示区域处，并且连接至所述第一像素电路；第二像素电路，在所述周边区域处；第二数据线，在所述周边区域处，并且连接至所述第二像素电路；以及数据连接线，在所述基底和所述半导体层之间，并且将所述第一数据线连接至所述第二数据线。
所述显示区域可以包括组件区域和围绕所述组件区域的至少一部分的主区域，其中，所述组件区域的透射率大于所述主区域的透射率，并且其中，所述数据连接线与所述组件区域的至少一部分重叠。
所述显示设备还可以包括在所述组件区域下方的相机，其中，所述组件区域包括与所述相机的镜头对应的中心区以及围绕所述中心区的边缘区，并且其中，所述数据连接线与所述边缘区的至少一部分重叠。
所述数据连接线可以包括：第一部分，与所述组件区域重叠；第二部分，连接至所述第一部分，在第一方向上延伸，并且与所述主区域的至少一部分重叠；以及第三部分，连接至所述第二部分，在第二方向上延伸，并且与所述主区域的至少一部分重叠。
所述显示设备还可以包括电压线，所述电压线在所述半导体层上，在所述第一方向上延伸，并且连接至所述第一像素电路，其中，所述数据连接线的所述第二部分与所述电压线的至少一部分重叠。
所述显示设备还可以包括第一显示元件，所述第一显示元件在所述显示区域处并且连接至所述第一像素电路，其中，所述第一像素电路包括：驱动晶体管，配置为控制流过所述第一显示元件的电流；和初始化晶体管，连接至所述电压线，并且配置为根据扫描信号将来自所述电压线的初始化电压施加至所述驱动晶体管的栅极。
所述驱动晶体管的导电类型(conduction type)可以与所述初始化晶体管的导电类型相反。
所述第一像素电路包括呈矩阵形状的多个第一像素电路，其中，所述数据连接线包括多条数据连接线，其中，所述数据连接线的所述第二部分在所述第一像素电路的相应行处，并且其中，所述数据连接线的所述第三部分在所述第一像素电路的相应列处或在所述第一像素电路的相应的成对的列处。
所述显示设备还可以包括：辅助行线，在所述第一方向上延伸，并且包括彼此间隔开的第一行连接部分和第二行连接部分，且所述数据连接线的所述第三部分在所述第一行连接部分和所述第二行连接部分之间；和辅助列线，在所述第二方向上延伸，并且包括彼此间隔开的第一列连接部分和第二列连接部分，且所述数据连接线的所述第二部分在所述第一列连接部分和所述第二列连接部分之间。
相同电平的驱动电压可以被施加至所述辅助行线和所述辅助列线中的每一者。
所述显示设备还可以包括：第一显示元件，在所述显示区域处并且连接至所述第一像素电路；和第二显示元件，在所述显示区域处并且连接至所述第二像素电路，其中，所述第二显示元件的发光面积大于所述第一显示元件的发光面积。
所述显示设备还可以包括：第三像素电路，在所述显示区域处；和第三显示元件，在所述显示区域处并且连接至所述第三像素电路，其中，所述显示区域包括：组件区域，包括彼此相邻的第一区和第二区；和主区域，围绕所述组件区域的一部分，其中，所述第一像素电路和所述第一显示元件在所述主区域处，并且彼此部分地重叠，其中，所述第二显示元件在所述组件区域的所述第一区处，其中，所述第三像素电路和所述第三显示元件在所述组件区域的所述第二区处，并且彼此部分地重叠，并且其中，所述第三显示元件的发光面积大于所述第一显示元件的发光面积。
所述第一显示元件可以包括多个第一显示元件，其中，所述第二显示元件包括多个第二显示元件，其中，所述第三显示元件包括多个第三显示元件，其中，每单位面积的所述第一显示元件的数量大于每单位面积的所述第二显示元件的数量，并且其中，每单位面积的所述第二显示元件的所述数量与每单位面积的所述第三显示元件的数量相同。
根据一个或多个实施例，一种显示设备可以包括基底，显示区域和在所述显示区域外部的周边区域限定在所述基底中，所述显示区域包括组件区域和围绕所述组件区域的至少一部分的主区域；多个第一像素电路，在所述主区域处；多个第一显示元件，在所述主区域处，并且分别连接至所述多个第一像素电路；多条第一数据线，在所述主区域处，并且分别连接至所述多个第一像素电路；多个第二像素电路，在所述周边区域处；多个第二显示元件，在所述组件区域处，并且分别连接至所述多个第二像素电路；多条第二数据线，在所述周边区域处，并且分别连接至所述多个第二像素电路；以及多条数据连接线，与所述组件区域的至少一部分重叠，并且分别连接所述第一数据线和所述第二数据线，其中，每单位面积的所述第一显示元件的数量大于每单位面积的所述第二显示元件的数量。
所述显示设备还可以包括在所述组件区域下方的相机，其中，所述组件区域包括与所述相机的镜头对应的中心区和围绕所述中心区的边缘区，并且其中，所述数据连接线与所述边缘区的至少一部分重叠。
所述数据连接线可以包括：第一部分，与所述组件区域重叠；第二部分，连接至所述第一部分，在第一方向上延伸，并且与所述主区域的至少一部分重叠；以及第三部分，连接至所述第二部分，在第二方向上延伸，并且与所述主区域的至少一部分重叠。
所述显示设备还可以包括多条电压线，所述多条电压线在所述主区域处，所述多条电压线各自在所述第一方向上延伸，并且所述多条电压线分别连接至相同行处的所述多个第一像素电路，其中，多个所述第二部分分别与所述多条电压线的至少一部分重叠。
所述第一像素电路可以包括：驱动晶体管，配置为控制流过所述多个第一显示元件之中的对应的第一显示元件的电流；和初始化晶体管，配置为根据扫描信号将来自所述多条电压线之中的对应的电压线的初始化电压传输至所述驱动晶体管的栅极。
多个所述第二部分可以分别在所述多个第一像素电路的多个行处，并且其中，多个所述第三部分分别在所述多个第一像素电路的多个列处或者分别在所述多个第一像素电路的多对相邻列处。
所述显示设备还可以包括：多条辅助行线，各自在所述第一方向上延伸，并且各自包括彼此间隔开的多个行连接部分，且对应的第三部分在所述多个行连接部分之间；和多条辅助列线，各自在所述第二方向上延伸，并且各自包括彼此间隔开的多个列连接部分，且对应的第二部分在所述多个列连接部分之间，其中，相同电平的驱动电压被施加至所述多条辅助行线和所述多条辅助列线。
所述辅助行线的所述行连接部分的数量可以在所述第二方向上单调增加。
这些和/或其他方面将通过对实施例的以下描述、附图和权利要求变得明显并且更容易理解。
这些一般性的和示例的方面可以通过使用系统、方法、计算机程序、或者特定系统、方法和计算机程序的组合来实现。
附图说明
通过以下结合附图的描述，本公开的实施例的以上和其他方面将变得更加明显，在附图中：
图1是根据一些实施例的显示设备的透视图；
图2是根据一些实施例的显示设备的一部分的截面图；
图3是根据一些实施例的可以包括在显示设备中的显示面板的平面图；
图4是根据一些实施例的显示面板的放大平面图；
图5是根据一些实施例的图4的数据连接线的沿着线I-I'和II-II'截取的截面图；
图6是根据一些实施例的显示面板的放大平面图；
图7是根据一些实施例的显示面板的放大平面图；
图8是根据一些实施例的像素的等效电路图；
图9是根据一些实施例的可以包括在显示设备中的显示面板的平面图；
图10是根据一些实施例的图9的一部分的放大平面图；
图11是根据一些实施例的图9的一部分的放大平面图；
图12是根据一些实施例的图11的像素电路的沿着线IV-IV'和V-V'截取的示例截面图；并且
图13是根据一些实施例的图9的一部分的放大平面图。
具体实施方式
通过参考实施例的详细描述和附图，可以更容易地理解本公开的一些实施例的方面和实现这些方面的方法。在下文中，将参考附图更详细地描述实施例。然而，所描述的实施例可以以各种不同的形式体现，并且不应被解释为仅限于本文中所示的实施例。相反，提供这些实施例作为示例使得本公开将是透彻的和完整的，并且将向本领域技术人员充分传达本公开的方面。因此，可以不描述对于本领域普通技术人员完全理解本公开的方面而言不必要的工艺、元件和技术。
除非另有说明，否则在整个附图和书面描述中，相同的附图标记、字符或它们的组合表示相同的元件，并且因此，其描述将不再重复。此外，可以不示出与实施例的描述无关或不相关的部分以使描述清楚。
在附图中，为了清楚，可以夸大元件、层和区的相对尺寸。另外，交叉影线和/或阴影在附图中的使用通常被提供为使相邻元件之间的边界清楚。如此，除非说明，否则交叉影线或阴影的存在或不存在都不传达或表示对元件的特定材料、材料性质、尺寸、比例、示出的元件之间的共性和/或任何其它特性、属性、性能等的任何偏好或要求。
在本文中参考作为实施例和/或中间结构的示意图的剖面图描述了各种实施例。如此，将预期由于例如制造技术和/或公差导致的图示的形状的变化。此外，为了描述根据本公开的构思的实施例的目的，本文中公开的具体结构或功能描述仅是说明性的。因此，本文中公开的实施例不应被解释为限于区的特定示出的形状，而是包括例如制造导致的形状偏差。
例如，图示为矩形的注入区通常将在其边缘具有圆形或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元变化。同样地，通过注入形成的掩埋区可能导致在掩埋区和通过其发生注入的表面之间的区域中的一些注入。
因此，附图中示出的区本质上是示意性的，并且区的形状不旨在说明装置的区的实际形状，并且不旨在是限制性的。另外，如本领域技术人员将认识到的，在所有不脱离本公开的精神或范围的情况下，可以以各种不同方式修改所描述的实施例。
在详细描述中，为了解释的目的，阐述了许多具体细节以提供对各种实施例的全面理解。然而，明显的是，可以在不具有这些具体细节或者具有一个或多个等同布置的情况下，实践各种实施例。在其它情况下，以框图形式示出了公知的结构和装置，以避免使各种实施例不必要地模糊。
为了便于说明，在本文中可以使用诸如“在……下面”，“在……下方”、“下”、“在……之下”、“在……上方”和“上”等空间相对术语来描述如附图中所示的一个元件或特征与另一元件(多个元件)或特征(多个特征)的关系。将理解的是，除了附图中描绘的方位之外，空间相对术语还旨在涵盖装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为“在”其它元件或特征“下方”或“下面”或“之下”的元件随后将被定向为“在”其它元件或特征“上方”。因此，示例术语“在……下方”或“在……之下”可以涵盖在……上方和在……下方两种方位。装置可以被另外地定位(例如，旋转90度或者在其它方位处)，并且应相应地解释在本文中使用的空间相对术语。类似地，当第一部分被描述为布置“在”第二部分“上”时，这表示所述第一部分布置在所述第二部分的上侧或下侧处，而不限于基于重力方向的其上侧。
此外，在本说明书中，短语“在平面上”或“在平面图中”意指从顶部观察目标部分，并且短语“在截面上”或“在截面图中”意指从侧面观察被竖直切割的目标部分的截面。
将理解的是，当元件、层、区或组件被称为“形成在”另一元件、层、区或组件“上”、“在”另一元件、层、区或组件“上”、“连接至”或“耦接至”另一元件、层、区或组件时，所述元件、层、区或组件可以直接形成在所述另一元件、层、区或组件上、直接在所述另一元件、层、区或组件上、直接连接至或直接耦接至所述另一元件、层、区或组件，或者间接形成在所述另一元件、层、区或组件上、间接在所述另一元件、层、区或组件上、间接连接至或间接耦接至所述另一元件、层、区或组件，使得可以存在一个或多个居间的元件、层、区或组件。另外，这可以统称为直接或间接耦接或连接以及整体或非整体耦接或连接。例如，当元件、层、区或组件被称为“电连接”或“电耦接”至另一元件、层、区或组件时，所述元件、层、区或组件可以直接电连接或电耦接至所述另一元件、层、区或组件，或者可以存在居间的元件、层、区或组件。然而，“直接连接/直接耦接”是指一个元件、层、区或组件直接连接或直接耦接另一个元件、层、区或组件而没有中间的元件、层、区或组件。同时，可以类似地解释描述元件、层、区或组件之间的关系的其他表述，诸如“在……之间”、“直接在……之间”或“与……相邻(相邻于……)”和“直接与……相邻(直接相邻于……)”。另外，还将理解的是，当元件、层、区或组件被称为“在”两个元件、层、区或组件“之间”时，所述元件、层、区或组件可以是在所述两个元件、层、区或组件之间的唯一的元件、层、区或组件，或者也可以存在一个或多个居间的元件、层、区或组件。
为了本公开的目的，诸如“……中的至少一个(者/种)”的表述当在一列元件之后时，修饰整列元件，并且不修饰所述列的单个元件。例如，“X、Y和Z中的至少一个(者/种)”和“从由X、Y和Z构成的组中选择的至少一个(者/种)”可以被解释为仅X、仅Y、仅Z、诸如XYZ、XYY、YZ和ZZ的X、Y和Z中的两个(者/种)或更多个(者/种)的任何组合、或者它们的任何变体。类似地，诸如“A和B中的至少一个(者/种)”的表述可以包括A、B或者A和B。如本文中所使用的，术语“和/或”包括一个或多个相关联所列项的任何组合和所有组合。例如，诸如“A和/或B”的表述可以包括A、B或者A和B。
将理解的是，尽管在本文中使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区、层和/或部分，但是这些元件、组件、区、层和/或部分不应受这些术语的限制。这些术语仅用于将一个元件、组件、区、层和/或部分与另一个元件、组件、区、层和/或部分区分开。因此，在不脱离本公开的精神和范围的情况下，下面描述的第一元件、组件、区、层或部分可以被称为第二元件、组件、区、层或部分。将元件描述为“第一”元件可以不需要或暗示存在第二元件或其他元件。术语“第一”、“第二”等也可以在本文中用于区分不同的类别或元件集合。为了简洁，术语“第一”、“第二”等可以分别表示“第一类别(或第一集合)”、“第二类别(或第二集合)”等。
在示例中，x方向、y方向和/或z方向不限于直角坐标系的三个轴，并且可以以更广泛的含义解释。例如，x方向、y方向和z方向可以彼此垂直，或者可以表示彼此不垂直的不同方向。这同样适用于第一方向、第二方向和/或第三方向。
本文中使用的术语仅是为了描述特定实施例的目的，并且不旨在限制本公开。如本文中所使用的，单数形式“一个”和“一种(者)”也旨在包括复数形式，除非上下文另外明确指示。将理解的是，术语“包括(comprises/comprising)”、“具有(have/having)”、“包含(includes/including)”当在本说明书中使用时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
当可以不同地实施一个或多个实施例时，可以与所描述的顺序不同地执行具体的工艺顺序。例如，两个连续描述的工艺可以基本上同时被执行或以与所述顺序相反的顺序被执行。
除非另外定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员所通常理解的含义相同的含义。将进一步理解的是，除非本文中明确地如此定义，否则诸如在通用词典中定义的术语的术语应被解释为具有与它们在相关领域的背景和/或本说明书中的含义一致的含义，并且不应以理想化的或过于形式化的含义来解释。
图1是根据一些实施例的显示设备1的透视图。
参照图1，显示设备1可以包括显示区域DA和在显示区域DA外部的周边区域PA。显示区域DA可以包括组件区域CA和至少部分地围绕组件区域CA的主区域MA。也就是说，组件区域CA和主区域MA可以配置为单独地或分开地显示图像。周边区域PA可以是其中未布置显示元件的非显示区域。显示区域DA可以被周边区域PA完全围绕(例如，在平面图中被周边区域PA完全围绕)。
在图1中示出一个组件区域CA布置在主区域MA内部。在一个或多个其他实施例中，显示设备1可以包括两个或更多个组件区域CA，并且多个组件区域CA可以具有不同的形状和尺寸。当从与显示设备1的上表面大致垂直的方向观看时，组件区域CA可以具有各种形状，诸如圆形形状、椭圆形形状、包括四边形、星形或菱形的多边形。另外，当从与显示设备1的上表面大致垂直的方向观看时，尽管在图1中示出组件区域CA大致布置在主区域MA的上侧(+y方向)处的中心中或大致布置在朝向主区域MA的上侧(+y方向)的中心中，并且具有大致四边形的形状，但是替代地，组件区域CA可以布置在主区域MA的一侧(例如，右上侧或左上侧)处或朝向主区域MA的一侧(例如，右上侧或左上侧)布置，并且具有四边形形状。
显示设备1可以通过使用布置在显示区域DA中的多个像素PX来显示图像。显示设备1可以配置为通过使用多个第一像素PX1和多个第二像素PX2来显示图像，多个第一像素PX1布置在主区域MA中，并且多个第二像素PX2布置在组件区域CA中。多个第一像素PX1和多个第二像素PX2可以各自包括显示元件。例如，多个第一像素PX1和多个第二像素PX2可以各自包括诸如有机发光二极管(OLED)的显示元件。例如，每一个像素PX可以从有机发光二极管(OLED)发射红光、绿光、蓝光或白光。在下文中，在本说明书中，像素PX可以表示发射不同颜色光的子像素。例如，每一个像素PX可以是红色子像素、绿色子像素或蓝色子像素中的一者。
如下面参考图2所描述的，作为电子元件的组件20可以布置在显示面板10下方以与组件区域CA对应。组件20可以是使用红外光或可见光等的相机，并且可以包括拍摄元件。在一些实施例中，组件20可以是太阳能电池、闪光灯、照度传感器、接近度传感器或虹膜传感器。在一些实施例中，组件20可以具有接收声音的功能。为了减少对组件20的功能的限制，组件区域CA可以包括透射区域TA，从组件20输出(或发射)到外部的光和/或声音或者从外部朝向组件20输出(或发射)的光和/或声音可以穿过透射区域TA。在根据本公开的实施例的显示面板和包括显示面板的显示设备中，当光穿过组件区域CA时，透光率(也称为透射率)可以是约10％或更大，可以是约40％或更大，可以是约25％或更大，可以是约50％或更大，可以是约85％或更大，或者可以是约90％或更大。
组件区域CA可以包括中心区CAm和围绕中心区CAm的边缘区CAe(例如，在平面图中围绕中心区CAm的边缘区CAe)。中心区CAm可以是布置在组件区域CA下方的组件20通过其基本上接收光的区。例如，在组件20是相机的情况下，中心区CAm可以与相机镜头(也称为镜头)对应。中心区CAm可以与相机镜头的视角范围的内部部分对应。边缘区CAe可以与相机镜头的视角范围的其余部分(例如，视角范围的外部部分)对应。
尽管在图1中示出中心区CAm具有圆形形状，但是中心区CAm可以具有各种其他形状，诸如椭圆形形状、包括四边形、星形或菱形的多边形。
多个第二像素PX2可以布置在组件区域CA中。多个第二像素PX2可以配置为通过发射光来显示图像(例如，预设的图像)。在一些实施例中，在组件区域CA中显示的图像可以是副图像(auxiliary image)，并且可以具有比在主区域MA中显示的图像的分辨率低的分辨率。也就是说，因为组件区域CA包括光和声音可以穿过的透射区域TA，并且因为像素PX未布置在透射区域TA中，所以组件区域CA中的每单位面积的第二像素PX2的数量可以少于主区域MA中的每单位面积的第一像素PX1的数量。
图2是根据一些实施例的显示设备1的一部分的截面图。
参照图2，显示设备1可以包括显示面板10以及与显示面板10重叠的组件20。在一些实施例中，覆盖窗还可以布置在显示面板10上，覆盖窗保护显示面板10。
显示面板10可以包括组件区域CA和主区域MA，组件区域CA是与组件20重叠的区，并且主区域MA显示主图像。显示面板10可以包括基底100、在基底100上(例如，在基底100上方)的显示层DISL、触摸屏层TSL和光学功能层OFL、以及在基底100之下的面板保护构件PB。
显示层DISL可以包括电路层PCL、显示元件层DEL和封装构件ENCM，电路层PCL包括薄膜晶体管TFT，显示元件层DEL包括显示元件DE1和显示元件DE2，并且封装构件ENCM包括薄膜封装层TFEL，或者在一些实施例中，封装构件ENCM包括封装基底。绝缘层IL'可以布置在基底100和显示层DISL之间，并且绝缘层IL可以布置在显示层DISL内部。
基底100可以包括诸如玻璃、石英或聚合物树脂的绝缘材料。基底100可以是刚性基底或者可弯折、可折叠和/或可卷曲的柔性基底。
第一像素PX1可以布置在显示面板10的主区域MA中。第一像素PX1可以包括第一像素电路PC1和连接至第一像素电路PC1的第一显示元件DE1。第一像素电路PC1可以包括至少一个薄膜晶体管TFT，并且可以配置为控制第一显示元件DE1的发光。第一像素PX1可以通过第一显示元件DE1的发光来实现。
第二像素PX2可以布置在显示面板10的组件区域CA中。第二像素PX2可以包括第二像素电路PC2和连接至第二像素电路PC2的第二显示元件DE2。第二像素电路PC2可以包括至少一个薄膜晶体管TFT，并且可以配置为控制第二显示元件DE2的发光。第二像素PX2可以通过第二显示元件DE2的发光来实现。
在一些实施例中，驱动第二显示元件DE2的第二像素电路PC2可以不布置在组件区域CA中，并且可以布置在作为非显示区域的周边区域PA中。在一个或多个其他实施例中，第二像素电路PC2可以布置在主区域MA的一部分中，或者可以布置在主区域MA和组件区域CA之间。然而，可以进行各种变型。也就是说，第二像素电路PC2可以不必与第二显示元件DE2重叠。
第二像素电路PC2可以通过电极连接线EWL电连接至第二显示元件DE2。电极连接线EWL可以包括透明导电材料。
组件区域CA的其中布置第二显示元件DE2的区可以由副区域(auxiliary area)AA表示。另外，组件区域CA的其中未布置第二显示元件DE2的区可以由透射区域TA表示。透射区域TA可以是从布置为与组件区域CA对应的组件20发射的光/信号或入射到组件20的光/信号穿过的区。副区域AA和透射区域TA可以交替地布置在组件区域CA中。将第二像素电路PC2连接至第二显示元件DE2的电极连接线EWL可以布置在透射区域TA中。因为电极连接线EWL可以包括具有高透射率的透明导电材料，所以即使当电极连接线EWL布置在透射区域TA中时，透射区域TA的透射率也可以是合适的。换言之，因为导电材料可以是具有高透射率的透明导电材料，所以透射区域TA的透射率基本上不降低。
根据本公开的一些实施例，因为第二像素电路PC2未布置在组件区域CA中，所以透射区域TA的面积可以是合适的，并且因此，透光率甚至可以改善更多。
组件区域CA可以包括中心区CAm和围绕中心区CAm的边缘区CAe。中心区CAm可以是布置在组件区域CA下方的组件20通过其基本上接收光的区。例如，在组件20是相机的情况下，中心区CAm可以与相机镜头对应。中心区CAm可以与相机镜头20R的视角范围的内部部分对应。边缘区CAe可以与相机镜头20R的视角范围的其余部分(例如，视角范围的外部部分)对应。
显示元件层DEL可以被薄膜封装层TFEL或封装基底覆盖。在一些实施例中，薄膜封装层TFEL可以包括至少一个无机封装层和至少一个有机封装层，如图2中所示。在一些实施例中，薄膜封装层TFEL可以包括第一无机封装层131、第二无机封装层133以及在第一无机封装层131和第二无机封装层133之间的有机封装层132。
第一无机封装层131和第二无机封装层133可以各自包括至少一种无机绝缘材料，诸如氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx)，并且可以通过化学气相沉积(CVD)等形成。ZnOx可以是ZnO或ZnO2。有机封装层132可以包括聚合物基材料。聚合物基材料可以包括硅基材料、丙烯酸基树脂、环氧基树脂、聚酰亚胺或聚乙烯。
第一无机封装层131、有机封装层132和第二无机封装层133可以形成为一体以覆盖主区域MA和组件区域CA。
在显示元件层DEL被封装基底密封的情况下，封装基底可以布置为面对基底100，且显示元件层DEL在封装基底与基底100之间。在封装基底和显示元件层DEL之间可以具有间隙。封装基底可以包括玻璃。密封剂可以布置在基底100和封装基底之间，密封剂包括玻璃料。密封剂可以布置在周边区域PA中。布置在周边区域PA中的密封剂可以围绕显示区域DA，并且可以减少或防止湿气通过周边区域PA的侧表面渗透到显示区域DA。
触摸屏层TSL可以获得与外部输入(例如，触摸事件)对应的坐标信息。触摸屏层TSL可以包括触摸电极和连接至触摸电极的触摸布线。触摸屏层TSL可以通过使用自电容方法或互电容方法来感测外部输入。
触摸屏层TSL可以形成在薄膜封装层TFEL上。或者，在一些实施例中，触摸屏层TSL可以单独形成在触摸基底上，并且然后可以通过诸如光学透明粘合剂(OCA)的粘合层耦接至薄膜封装层TFEL。在一些实施例中，触摸屏层TSL可以直接形成在薄膜封装层TFEL上。因此，在一些实施例中，粘合层可以不布置在触摸屏层TSL和薄膜封装层TFEL之间。
光学功能层OFL可以包括抗反射层。抗反射层可以降低从外部朝向显示设备1入射的光(例如，外部光)的反射率。
在一些实施例中，光学功能层OFL可以是偏光膜。光学功能层OFL可以包括与透射区域TA对应的开口OFL_OP。因此，可以显著改善透射区域TA的透光率。诸如光学透明树脂(OCR)的透明材料可以填充光学功能层OFL的开口OFL_OP。
在一些实施例中，光学功能层OFL可以包括滤光板，所述滤光板包括黑矩阵和滤色器。
面板保护构件PB可以附接至基底100的背面以支撑和保护基底100。面板保护构件PB可以包括与组件区域CA对应的开口PB_OP。因为面板保护构件PB包括开口PB_OP，所以可以改善组件区域CA的透光率。面板保护构件PB可以包括聚对苯二甲酸乙二醇酯(PET)或聚酰亚胺(PI)。
组件区域CA的面积可以大于其中布置组件20的区域的面积。因此，面板保护构件PB的开口PB_OP的面积可以不必与组件区域CA的面积一致。
另外，多个组件20可以布置在组件区域CA中。多个组件20可以具有不同的功能。例如，多个组件20可以包括相机(例如，拍摄元件)、太阳能电池、闪光灯、接近度传感器、照度传感器和虹膜传感器之中的至少两者。
图3是根据一些实施例的可以包括在显示设备1(例如，见图1和图2)中的显示面板10的平面图。
参照图3，构成显示面板10的各种元件可以布置在基底100上方。基底100可以包括显示区域DA和围绕显示区域DA的周边区域PA。
显示区域DA可以包括主区域MA和组件区域CA，主区域MA配置为显示主图像，并且组件区域CA包括透射区域TA并且配置为显示副图像。组件区域CA可以布置在主区域MA的一侧上，或者可以布置在显示区域DA内部并由主区域MA围绕。副图像可以与主图像合作来构成一个整体图像，或者副图像可以是独立于主图像的图像。
各自包括第一像素电路PC1和第一显示元件DE1的多个第一像素PX1布置在主区域MA中。第一像素电路PC1和第一显示元件DE1可以布置在主区域MA中，并且可以彼此部分地重叠。每一个第一像素PX1可以发射，例如，红光、绿光、蓝光或白光。
多个第二像素PX2中的每一个的第二像素电路PC2可以布置在周边区域PA中，并且多个第二像素PX2中的每一个的第二显示元件DE2可以布置在组件区域CA中。在一个或多个实施例中，第二像素电路PC2可以不与第二显示元件DE2重叠。第二像素电路PC2可以通过电极连接线EWL连接至第二显示元件DE2。每一个第二像素PX2可以发射，例如，红光、绿光、蓝光或白光。
在一些实施例中，第二显示元件DE2的发光面积可以大于第一显示元件DE1的发光面积。
组件区域CA的透射区域TA可以围绕多个第二显示元件DE2。或者，在一些实施例中，组件区域CA的透射区域TA可以与多个第二显示元件DE2以网格配置(latticeconfiguration)布置。
因为组件区域CA具有透射区域TA，所以组件区域CA的分辨率可以小于主区域MA的分辨率。换言之，每单位面积的第一显示元件DE1的数量可以大于每单位面积的第二显示元件DE2的数量。例如，组件区域CA的分辨率可以是主区域MA分辨率的约1/2、约3/8、约1/3、约1/4、约2/9、约1/8、约1/9、约1/12.25，或约1/16。例如，主区域MA的分辨率可以是约400ppi或更大，并且组件区域CA的分辨率可以是约200ppi或更大或者约100ppi或更大。
驱动像素PX的多个像素电路中的每一个可以电连接至布置在周边区域PA中的外部电路。第一驱动器DU1、第二驱动器DU2、焊盘部分PAD、第一驱动电压供应线11、第二驱动电压供应线12和公共电压供应线13可以布置在周边区域PA中。
第一驱动器DU1可以包括多个栅极驱动电路。栅极驱动电路可以连接至在第一方向(例如，±x方向)上延伸的栅极线GL。栅极线GL可以连接至布置在相同行上(或相同行处)的第一像素电路PC1。多个电信号可以通过栅极线GL依次传输至第一像素电路PC1。
尽管图3将栅极线GL示为一条布线，但是栅极线GL可以包括多条布线。例如，栅极线GL可以包括扫描线和发射控制线等。
多个栅极驱动电路可以各自包括扫描驱动电路和发射控制驱动电路。栅极驱动电路的扫描驱动电路可以配置为通过扫描线向第一像素电路PC1提供扫描信号。另外，栅极驱动电路的发射控制驱动电路可以配置为通过发射控制线向第一像素电路PC1提供发射控制信号。
第二驱动器DU2可以与第一驱动器DU1平行布置，且显示区域DA在第二驱动器DU2和第一驱动器DU1之间。布置在显示区域DA中的像素PX可以共同地连接至第一驱动器DU1和第二驱动器DU2。在一个或多个其他实施例中，显示区域DA中的一些像素PX可以电连接至第一驱动器DU1，并且其余像素PX可以连接至第二驱动器DU2。在一个或多个其他实施例中，可以省略第二驱动器DU2。
焊盘部分PAD可以布置在基底100的一侧上。焊盘部分PAD可以通过不被绝缘层覆盖而暴露并连接至显示电路板30。显示驱动器32可以布置在显示电路板30上。
显示驱动器32可以产生传输至第一驱动器DU1和第二驱动器DU2的控制信号。显示驱动器32产生数据信号。产生的数据信号可以通过扇出布线FW和第一数据线DL1传输至第一像素电路PC1，第一数据线DL1连接至扇出布线FW。第一数据线DL1可以在第二方向(例如，±y方向)上延伸，并且可以连接至布置在相同列上的第一像素电路PC1。
另外，产生的数据信号可以通过连接至第一数据线DL1的第二数据线DL2传输至第二像素电路PC2。第二数据线DL2可以通过数据连接线DWL连接至第一数据线DL1。
在一些实施例中，数据连接线DWL可以与组件区域CA至少部分地重叠。换言之，数据连接线DWL的至少一部分可以与组件区域CA重叠。数据连接线DWL的至少一部分可以与组件区域CA的边缘区CAe重叠。因为数据连接线DWL的至少一部分可以与边缘区CAe重叠，布置在显示面板10下方的组件基本上不通过边缘区CAe接收光，所以可以不限制组件的功能。换言之，因为数据连接线DWL仅与边缘区CAe重叠，边缘区CAe是组件区域CA的基本上不阻挡组件接收光的部分，所以组件的功能可以基本上不受影响。
显示驱动器32可以配置为向第一驱动电压供应线11和/或第二驱动电压供应线12供应驱动电压ELVDD(见图8)，并且可以配置为向公共电压供应线13供应公共电压ELVSS(见图8)。驱动电压ELVDD可以通过与第一驱动电压供应线11和/或第二驱动电压供应线12连接的驱动电压线PL被施加至像素PX的像素电路。公共电压ELVSS可以连接至公共电压供应线13，并且可以被施加至显示元件的与驱动电压ELVDD连接的电极相反的电极。
第一驱动电压供应线11和/或第二驱动电压供应线12可以在第一方向(例如，±x方向)上彼此平行地延伸，且显示区域DA在第一驱动电压供应线11和第二驱动电压供应线12之间。公共电压供应线13可以具有环形形状，该环形形状具有一个开口侧，并且公共电压供应线13可以部分地围绕显示区域DA。
图4是根据一些实施例的显示面板的放大平面图。例如，图4示出了组件区域CA的一部分、组件区域CA周围的主区域MA、以及周边区域PA。
参照图4，各自包括第一像素电路PC1和第一显示元件DE1的多个第一像素PX1可以布置在主区域MA中。第一像素电路PC1可以与主区域MA中的第一显示元件DE1重叠。
多个第一像素电路PC1可以在第一方向(例如，±x方向)和第二方向(例如，±y方向)上以矩阵配置布置。
多个第一显示元件DE1可以各自发射红光、绿光或蓝光。在多个第一显示元件DE1之中，发射红光的第一显示元件DE1可以由第一红色显示元件DE1r表示，发射绿光的第一显示元件DE1可以由第一绿色显示元件DE1g表示，并且发射蓝光的第一显示元件DE1可以由第一蓝色显示元件DE1b表示。
在一个或多个实施例中，多个第一像素PX1可以以RGBG矩阵结构(例如，
Figure BDA0003725555900000201
方案中的RGBG矩阵结构)布置。
Figure BDA0003725555900000202
是韩国三星显示有限公司的注册商标。换言之，多个第一显示元件DE1可以以RGBG矩阵结构(例如，
Figure BDA0003725555900000211
方案中的RGBG矩阵结构)布置。例如，多个第一红色显示元件DE1r分别布置在虚拟四边形的顶点之中的第一顶点和第三顶点上，且第一绿色显示元件DE1g居中在四边形的中心处，并且多个第一蓝色显示元件DE1b分别布置在作为其余顶点的第二顶点和第四顶点上。第一绿色显示元件DE1g的发光面积可以小于第一红色显示元件DE1r的发光面积，并且可以小于第一蓝色显示元件DE1b的发光面积。
该像素布置结构被称为RGBG矩阵结构(例如，
Figure BDA0003725555900000212
方案中的RGBG矩阵结构)。
Figure BDA0003725555900000213
是韩国三星显示有限公司的注册商标。通过应用渲染(其中像素的颜色通过共享其相邻像素的颜色来表示)，可以经由少量像素获得相对高的分辨率。
尽管在图4中示出多个第一像素PX1以RGBG矩阵结构(例如，
Figure BDA0003725555900000214
方案中的RGBG矩阵结构)布置，但是在一个或多个其他实施例中，多个第一像素PX1可以以诸如条纹结构、马赛克布置结构和三角形布置结构的各种配置布置。
多个第二显示元件DE2可以布置在组件区域CA中。组件区域CA的其中未布置第二显示元件DE2的区可以被定义为具有相对高透光率的透射区域TA或由具有相对高透光率的透射区域TA表示。组件区域CA的不与第二显示元件DE2重叠的区可以被定义为具有相对高透光率的透射区域TA或由具有相对高透光率的透射区域TA表示。
多个第二显示元件DE2可以各自发射红光、绿光或蓝光。在多个第二显示元件DE2之中，发射红光的第二显示元件DE2可以由第二红色显示元件DE2r表示，发射绿光的第二显示元件DE2可以由第二绿色显示元件DE2g表示，并且发射蓝光的第二显示元件DE2可以由第二蓝色显示元件DE2b表示。
多个第二显示元件DE2可以以各种形状布置。多个第二显示元件DE2中的一些可以被聚集以形成组，并且可以在组内部以诸如RGBG矩阵结构(例如，
Figure BDA0003725555900000215
方案中的RGBG矩阵结构)、条纹结构、马赛克布置结构和三角形布置结构的各种配置布置。
Figure BDA0003725555900000216
是韩国三星显示有限公司的注册商标。因此，布置在组内部的多个第二显示元件DE2之间的距离可以与多个第一显示元件DE1之间的距离相同。
或者，如图4中所示，多个第二显示元件DE2可以分散在组件区域CA内部。多个第二显示元件DE2中的相邻的第二显示元件DE2之间的距离可以大于多个第一显示元件DE1中的相邻的第一显示元件DE1之间的距离。例如，第二红色显示元件DE2r和与第二红色显示元件DE2r相邻的第二绿色显示元件DE2g之间的距离可以大于第一红色显示元件DE1r和与第一红色显示元件DE1r相邻的第一绿色显示元件DE1g之间的距离。第二绿色显示元件DE2g和与第二绿色显示元件DE2g相邻的第二蓝色显示元件DE2b之间的距离可以大于第一绿色显示元件DE1g和与第一绿色显示元件DE1g相邻的第一蓝色显示元件DE1b之间的距离。第二红色显示元件DE2r和与第二红色显示元件DE2r相邻的第二蓝色显示元件DE2b之间的距离可以大于第一红色显示元件DE1r和与第一红色显示元件DE1r相邻的第一蓝色显示元件DE1b之间的距离。
在一些实施例中，每单位面积的第一显示元件DE1的数量可以大于每单位面积的第二显示元件DE2的数量。例如，每单位面积的第二显示元件DE2的数量和每单位面积的第一显示元件DE1的数量可以以约1:2、约1:4、约1:8和约1:9等的比率提供。换言之，组件区域CA的分辨率可以是主区域MA分辨率的约1/2、约1/4、约1/8和约1/9等。
在一些实施例中，第二显示元件DE2的发光面积可以大于第一显示元件DE1的发光面积。例如，第二红色显示元件DE2r的发光面积可以大于第一红色显示元件DE1r的发光面积。第二绿色显示元件DE2g的发光面积可以大于第一绿色显示元件DE1g的发光面积。第二蓝色显示元件DE2b的发光面积可以大于第一蓝色显示元件DE1b的发光面积。可以基于主区域MA和组件区域CA的亮度和/或分辨率之间的差来确定第一显示元件DE1的发光面积和第二显示元件DE2的发光面积之间的差。
实现多个第二显示元件DE2的发光的多个第二像素电路PC2可以布置在周边区域PA中。因为第二像素电路PC2未布置在组件区域CA中，所以组件区域CA可以确保或提供更宽的透射区域TA。
多个第二像素电路PC2可以通过电极连接线EWL分别连接至第二显示元件DE2。当电极连接线EWL连接至第二显示元件DE2时，其可以意味着电极连接线EWL电连接至第二显示元件DE2的像素电极。
因为加长电极连接线EWL时可能导致电阻-电容(RC)延迟，因此可以考虑电极连接线EWL的长度来布置第二像素电路PC2。
在一些实施例中，多个第二像素电路PC2可以布置在延长线上，该延长线将布置在第二方向(例如，±y方向)上的多个第二显示元件DE2连接。另外，多个第二像素电路PC2可以根据布置在第二方向(例如，±y方向)上的多个第二显示元件DE2的数量而布置在第二方向(例如，±y方向)上。
尽管在图4中示出多个第二像素电路PC2布置在第二方向(例如，±y方向)上，但是在一个或多个其他实施例中，多个第二像素电路PC2可以布置在第一方向(例如，±x方向)上。
电极连接线EWL可以在第二方向(例如，±y方向)上延伸，以将多个第二显示元件DE2分别连接至多个第二像素电路PC2。电极连接线EWL可以包括透明导电材料。例如，电极连接线EWL可以包括透明导电氧化物(TCO)。电极连接线EWL可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)或氧化铝锌(AZO)的导电氧化物。
尽管在图4中示出电极连接线EWL从周边区域PA至组件区域CA中的第二显示元件DE2提供为一体，但是在一个或多个其他实施例中，电极连接线EWL可以包括第一连接部分和第二连接部分，该第一连接部分和该第二连接部分包括不同的相应材料。
例如，第一连接部分可以是布置在周边区域PA中并连接至第二像素电路PC2的部分。第一连接部分可以包括包含钼(Mo)、铝(Al)、铜(Cu)或钛(Ti)的导电材料，并且可以具有包括上述导电材料的单层结构或多层结构。
第二连接部分可以是布置在组件区域CA中并连接在组件区域CA的边缘处的部分。第二连接部分可以包括透明导电材料。例如，第二连接部分可以包括透明导电氧化物(TCO)。第二连接部分可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)或氧化铝锌(AZO)的导电氧化物。
多条第一数据线DL1可以布置在主区域MA中，并且多条第二数据线DL2可以布置在周边区域PA中。第一数据线DL1可以连接至第一像素电路PC1，并且第二数据线DL2可以连接至第二像素电路PC2。例如，第一数据线DL1可以在第二方向(例如，±y方向)上延伸，并且可以连接至多个第一像素电路PC1之中的布置在相同列上的第一像素电路PC1。第二数据线DL2可以在第二方向(例如，±y方向)上延伸，并且可以连接至多个第二像素电路PC2之中的布置在相同列上的第二像素电路PC2。
第二数据线DL2可以通过数据连接线DWL连接至第一数据线DL1。换言之，数据连接线DWL可以将第一数据线DL1连接至第二数据线DL2。例如，如图4中所示，对应的第二数据线DL2可以通过数据连接线DWL与多条第一数据线DL1中的由组件区域CA断开或分开的对应的第一数据线DL1连接。对应的第二数据线DL2可以通过数据连接线DWL与在第二方向(例如，±y方向)上从第二数据线DL2延伸的对应的第一数据线DL1连接。因此，相同的信号可以被施加至基本上布置在相同列上的第一像素电路PC1和第二像素电路PC2。
尽管在图4中示出数据连接线DWL连接至组件区域CA中的第一数据线DL1，但是在一个或多个其他实施例中，数据连接线DWL也可以连接至主区域MA中的第一数据线DL1，或者数据连接线DWL也可以在主区域MA和组件区域CA之间的边界处。
数据连接线DWL可以与第一数据线DL1和第二数据线DL2布置在不同的层上，并且可以通过相应的接触孔连接至第一数据线DL1和第二数据线DL2。例如，如图5中所示，数据连接线DWL可以布置在基底100和半导体层Act之间，并且第一数据线DL1和第二数据线DL2可以布置在半导体层Act上方(例如，布置在半导体层Act上方的层处)。当元件被称为“在”两个层或基底之间时，所述元件可以“正好在所述两个层或基底之间”或“不正好在所述两个层或基底之间”；并且当元件被称为“在”另一层或基底上方(或上面)时，所述元件可以“在所述另一层或基底的正上方(或上面)”或“不在所述另一层或基底的正上方(或上面)”。
在数据连接线DWL布置在基底100和半导体层Act之间的情况下，因为外部光到达数据连接线DWL的可能性低(或者由于外部光引起的数据连接线DWL的反射率低)，数据连接线DWL可以仅布置在显示区域DA的一部分中，并且因此，可以降低或防止数据连接线DWL的可见性。
如图4中所示，数据连接线DWL可以具有弯折至少一次的形状。数据连接线DWL可以包括分别在第一方向(例如，±x方向)和第二方向(例如，±y方向)上延伸的多个部分。例如，数据连接线DWL可以包括第一部分DWLa、第二部分DWLb、第三部分DWLc和第四部分DWLd，第一部分DWLa与组件区域CA重叠，第二部分DWLb在第一方向(例如，±x方向)上延伸，第三部分DWLc在第二方向(例如，±y方向)上延伸，并且第四部分DWLd在第一方向(例如，±x方向)上延伸。
数据连接线DWL的第一部分DWLa的两个相对端可以分别连接至第一数据线DL1和数据连接线DWL的第二部分DWLb。数据连接线DWL的第二部分DWLb的两个相对端可以分别连接至数据连接线DWL的第一部分DWLa和第三部分DWLc。数据连接线DWL的第三部分DWLc的两个相对端可以分别连接至数据连接线DWL的第二部分DWLb和第四部分DWLd。数据连接线DWL的第四部分DWLd的两个相对端可以分别连接至数据连接线DWL的第三部分DWLc和第二数据线DL2。
数据连接线DWL的第一部分DWLa可以与组件区域CA重叠。数据连接线DWL的第一部分DWLa可以与组件区域CA的边缘区CAe重叠。数据连接线DWL的第一部分DWLa可以布置为绕过组件区域CA的中心区CAm周围(例如，环绕组件区域CA的中心区CAm周围)。数据连接线DWL的第一部分DWLa可以沿着中心区CAm的形状布置(或对应于中心区CAm的形状)。例如，如图4中所示，在中心区CAm的平面形状为圆形的情况下，数据连接线DWL的第一部分DWLa可以具有弯曲形状。
因为数据连接线DWL的第一部分DWLa布置为绕过中心区CAm(显示面板下方的组件基本上通过中心区CAm接收光)，所以可以不限制组件的功能。另外，因为数据连接线DWL的第一部分DWLa与组件区域CA重叠，所以可以减小数据连接线DWL与主区域MA重叠的面积。因为数据连接线DWL与主区域MA重叠的面积减小，所以可以减少(例如，防止)由于数据连接线DWL引起的对主区域MA中的第一像素电路PC1内部的元件的干扰。
数据连接线DWL的第二部分DWLb和第三部分DWLc可以与主区域MA的至少一部分重叠。数据连接线DWL的第四部分DWLd可以与周边区域PA重叠。
图5是根据一些实施例的图4的数据连接线DWL的沿着线I-I'和II-II'截取的截面图。图5示出了主区域MA的一部分的截面。
参照图5，第一数据线DL1可以通过数据连接线DWL连接至第二数据线DL2。相同的信号可以被施加至通过数据连接线DWL彼此连接的第一数据线DL1和第二数据线DL2。
数据连接线DWL可以与第一数据线DL1和第二数据线DL2布置在不同的层处，并且可以通过形成在绝缘层中的接触孔连接至第一数据线DL1和第二数据线DL2。例如，数据连接线DWL可以布置在基底100和半导体层Act之间(例如，布置在基底100和半导体层Act之间的层处)。第一数据线DL1和第二数据线DL2可以布置在半导体层Act上方(例如，布置在半导体层Act上方的层处)。
在数据连接线DWL布置在基底100和半导体层Act之间的情况下，因为外部光到达数据连接线DWL的可能性低(或者由于外部光引起的数据连接线DWL的反射率低)，所以可以观察不到仅布置在显示区域DA的一部分中的数据连接线DWL。
在下文中，参照图5，根据显示面板的堆叠结构更详细地描述显示面板的配置，并且还描述了数据连接线DWL、第一数据线DL1和第二数据线DL2等之间的位置关系。
基底100可以包括玻璃或聚合物树脂。聚合物树脂可以包括聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯或纤维素醋酸丙酸酯。包括聚合物树脂的基底100可以是柔性的、可卷曲的或可弯折的。基底100可以具有多层结构，该多层结构包括包含聚合物树脂的层和无机层。
缓冲层111可以减少或阻止异物、湿气或外部空气从基底100下方渗入，并且可以在基底100上提供平坦表面。缓冲层111可以包括诸如氧化物或氮化物的无机材料、有机材料或者有机/无机复合材料，并且可以包括包含无机材料和有机材料的单层结构或多层结构。
在一些实施例中，在基底100和缓冲层111之间还可以包括屏障层。屏障层可以防止或减少来自基底100的杂质等渗入半导体层Act中。屏障层可以包括诸如氧化物或氮化物的无机材料、有机材料或者有机/无机复合材料，并且可以包括包含无机材料和有机材料的单层结构或多层结构。
数据连接线DWL可以布置在基底100和缓冲层111之间。数据连接线DWL可以包括诸如钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)中的至少一种的材料，并且可以具有包括上述材料的单层结构或多层结构。例如，数据连接线DWL可以是单个Mo层。数据连接线DWL可以具有Ti/Al/Ti的多层结构。在一个或多个其他实施例中，数据连接线DWL可以包括透明导电氧化物(TCO)。
在数据连接线DWL包括Mo的情况下，因为由于材料特性引起数据连接线DWL对外部光的反射率低，所以仅布置在显示区域DA的一部分中的数据连接线DWL可以不被观察到(例如，可以不被用户注意到)。
半导体层Act可以布置在缓冲层111上。半导体层Act可以包括非晶硅或多晶硅。在其他实施例中，半导体层Act可以包括铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)、铝(Al)、铯(Cs)、铈(Ce)和锌(Zn)中至少一种的氧化物。
半导体层Act可以包括沟道区、源极区和漏极区，源极区和漏极区分别位于沟道区的相对两侧上。半导体层Act可以包括单层或多层。
第一栅极绝缘层113和第二栅极绝缘层115可以堆叠在基底100上方以覆盖半导体层Act。第一栅极绝缘层113和第二栅极绝缘层115可以各自包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx)。ZnOx可以是ZnO或ZnO2。
栅极电极GE可以布置在第一栅极绝缘层113上。栅极电极GE可以布置为与半导体层Act的至少一部分重叠。栅极电极GE可以包括诸如钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)中的至少一种的材料，并且可以具有包括上述材料的单层结构或多层结构。例如，栅极电极GE可以是单个Mo层。
存储电容器Cst的第二电极CE2可以布置在第二栅极绝缘层115上。存储电容器Cst的第二电极CE2可以包括诸如钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)中的至少一种的材料，并且可以具有包括上述材料的单层结构或多层结构。例如，存储电容器Cst的第二电极CE2可以是单个Mo层。
在一些实施例中，存储电容器Cst可以包括第一电极CE1和第二电极CE2。如图5中所示，存储电容器Cst可以与晶体管TFT重叠。例如，晶体管TFT的栅极电极GE可以用作存储电容器Cst的第一电极CE1。在一些实施例中，存储电容器Cst可以不与晶体管TFT重叠，并且可以单独存在(例如，可以与栅极电极GE分开存在)。
存储电容器Cst的第二电极CE2与第一电极CE1重叠，且第二栅极绝缘层115在第二电极CE2和第一电极CE1之间，并且存储电容器Cst的第二电极CE2与第一电极CE1合作来构成电容。因此，第二栅极绝缘层115可以用作存储电容器Cst的介电层。
层间绝缘层117可以布置在第二栅极绝缘层115上以覆盖存储电容器Cst的第二电极CE2。层间绝缘层117可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx)。ZnOx可以是ZnO或ZnO2。
第一连接电极CM1、第二连接电极CM2和第三连接电极CM3可以布置在层间绝缘层117上。第一连接电极CM1、第二连接电极CM2和第三连接电极CM3可以各自包括诸如钼(Mo)、铝(Al)、铜(Cu)或钛(Ti)的导电材料，并且可以各自具有包括上述导电材料的单层结构或多层结构。例如，第一连接电极CM1、第二连接电极CM2和第三连接电极CM3可以各自具有多层结构。
第一连接电极CM1可以通过形成在第一栅极绝缘层113、第二栅极绝缘层115和层间绝缘层117中的接触孔连接至半导体层Act。第二连接电极CM2可以通过形成在缓冲层111、第一栅极绝缘层113、第二栅极绝缘层115和层间绝缘层117中的接触孔连接至数据连接线DWL。第三连接电极CM3可以通过形成在缓冲层111、第一栅极绝缘层113、第二栅极绝缘层115和层间绝缘层117中的接触孔连接至数据连接线DWL。
在一些实施例中，第一连接电极CM1、第二连接电极CM2和第三连接电极CM3可以由无机保护层覆盖。无机保护层可以包括包含氮化硅(SiNx)和氧化硅(SiOx)的单层或多层。可以引入无机保护层以覆盖和保护布置在层间绝缘层117上的一些布线。
平坦化层119布置为覆盖第一连接电极CM1、第二连接电极CM2和第三连接电极CM3。平坦化层119可以包括将晶体管TFT连接至像素电极210的接触孔。
平坦化层119可以包括包含有机材料的单层或多层，并且可以提供平坦的上表面。平坦化层119可以包括诸如苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS)的通用聚合物、具有苯酚基基团的聚合物衍生物、丙烯酸基聚合物、酰亚胺基聚合物、芳基醚基聚合物、酰胺基聚合物、氟基聚合物、对二甲苯基聚合物、乙烯醇基聚合物或它们的共混物。
平坦化层119可以包括第一平坦化层119a和第二平坦化层119b。第四连接电极CM4、第一数据线DL1和第二数据线DL2可以布置在第一平坦化层119a上。第四连接电极CM4、第一数据线DL1和第二数据线DL2可以各自包括诸如钼(Mo)、铝(Al)、铜(Cu)或钛(Ti)的导电材料，并且可以各自具有包括上述导电材料的单层结构或多层结构。例如，第四连接电极CM4、第一数据线DL1和第二数据线DL2可以各自具有Ti/Al/Ti的多层结构。
第四连接电极CM4可以通过形成在第一平坦化层119a中的接触孔连接至第一连接电极CM1，并且可以通过第一连接电极CM1连接至晶体管TFT。第一数据线DL1可以通过形成在第一平坦化层119a中的接触孔连接至第二连接电极CM2，并且可以连接至与第二连接电极CM2连接的数据连接线DWL。第二数据线DL2可以通过形成在第一平坦化层119a中的接触孔连接至第三连接电极CM3，并且可以连接至与第三连接电极CM3连接的数据连接线DWL。
第一显示元件DE1可以布置在平坦化层119上。第一显示元件DE1可以是有机发光二极管(OLED)。第一显示元件DE1可以包括像素电极210、中间层220和相对电极230，中间层220包括有机发射层。
第一显示元件DE1可以通过形成在第二平坦化层119b和第四连接电极CM4中的接触孔连接至晶体管TFT。因此，第一显示元件DE1可以电连接至包括晶体管TFT的第一像素电路PC1。
像素电极210可以是透光或半透光电极或者反射电极。在一个或多个实施例中，像素电极210可以包括反射层和在反射层上的透明或半透明电极层，该反射层包括Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr和它们的化合物中的至少一种。透明或半透明电极层可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和氧化铝锌(AZO)中的至少一种。在一些实施例中，像素电极210可以包括ITO/Ag/ITO。
在基底100的显示区域DA(见图4)中，像素限定层121可以布置在平坦化层119上。像素限定层121可以覆盖像素电极210的边缘，并且可以包括或限定暴露像素电极210中心部分的开口。第一显示元件DE1的发光面积可以通过该开口限定。
像素限定层121可以通过增加像素电极210的边缘和在像素电极210上方的相对电极230之间的距离来降低(例如，防止)在像素电极210的边缘处发生电弧的可能性。
像素限定层121可以包括聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯和酚醛树脂之中的至少一种有机绝缘材料，并且可以通过旋涂等形成。
中间层220可以布置在形成于像素限定层121中或由像素限定层121限定的开口内部，并且可以包括有机发射层。有机发射层可以包括有机材料，该有机材料包括发射红光、绿光、蓝光或白光的荧光或磷光材料。有机发射层可以包括低分子量有机材料或聚合物有机材料。功能层还可以选择性地布置在有机发射层之下和有机发射层上，功能层为空穴传输层(HTL)、空穴注入层(HIL)、电子传输层(ETL)或电子注入层(EIL)。
相对电极230可以是透光电极或者反射电极。在一些实施例中，相对电极230可以是透明或半透明电极，并且可以包括具有小功函数且包括Li、Ca、LiF、Al、Ag、Mg或它们的化合物或者具有诸如LiF/Ca或LiF/Al的多层结构的材料的金属薄膜。另外，诸如ITO、IZO、ZnO或In2O3的透明导电氧化物(TCO)还可以布置在该金属薄膜上。相对电极230可以布置在显示区域DA上方，并且可以布置在中间层220和像素限定层121上。相对电极230可以作为一体形成在多个有机发光二极管(OLED)上方以与多个像素电极210对应。
因为有机发光二极管(OLED)可能受到来自外部的湿气或氧气等的潜在损坏，所以封装层可以覆盖并保护有机发光二极管(OLED)。封装层可以覆盖显示区域DA并且延伸至周边区域PA的至少一部分。封装层可以包括第一无机封装层、有机封装层和第二无机封装层。
图6是根据一些实施例的显示面板的放大平面图。图6是图4的修改示例，并且在数据连接线DWL的结构方面与图4不同。在下文中，省略已参考图4描述过的内容，并且主要描述区别。
参照图6，多条数据连接线DWL中的至少一条可以布置在组件区域CA中。多条数据连接线DWL中的至少一条可以布置为从组件区域CA的边缘区CAe绕过或环绕组件区域CA的中心区CAm周围。换言之，多条数据连接线DWL中的至少一条可以不与主区域MA重叠。
在多条数据连接线DWL中的至少一条布置在组件区域CA中的情况下，可以减小数据连接线DWL与主区域MA重叠的面积。照度传感器和接近度传感器等可以布置在主区域MA的不与数据连接线DWL重叠的区的下方。因为可以减小数据连接线DWL与主区域MA重叠的面积，所以可以将照度传感器和接近度传感器布置为较靠近组件区域CA。
尽管在图6中示出多条数据连接线DWL中只有一些数据连接线DWL布置在组件区域CA中，但是在一些实施例中，所有数据连接线DWL可以布置在组件区域CA中。
图7是根据一些实施例的显示面板的放大平面图。图7是图4的修改示例，并且在组件区域CA的结构方面与图4不同。在下文中，省略已参考图4描述过的内容，并且主要描述区别。
参照图7，组件区域CA可以包括第一区AR1和第二区AR2。第一区AR1可以与第二区AR2相邻。例如，第一区AR1可以在第二方向(例如，±y方向)上与第二区AR2相邻。
尽管在图7中示出第一区AR1在第二方向(例如，±y方向)上与第二区AR2相邻，但是在一个或多个其他实施例中，第一区AR1可以在第一方向(例如，±x-方向)上与第二区AR2相邻。
第一区AR1可以与图4中所示的组件区域CA对应。也就是说，多个第二显示元件DE2可以布置在第一区AR1中。第一区AR1中的未布置第二显示元件DE2的区可以被定义为具有高透光率的透射区域TA(或由具有高透光率的透射区域TA表示)。或者，依据布置在显示面板下方的组件是否基本上接收光，可以在第一区AR1中限定中心区CAm和边缘区CAe。
各自包括第三像素电路PC3和第三显示元件DE3的多个第三像素PX3可以布置在第二区AR2中。在第二区AR2中，第三像素电路PC3与第三显示元件DE3至少部分地重叠。
第三像素电路PC3可以布置在第一方向(例如，±x方向)和第二方向(例如，±y方向)上。第三显示元件DE3可以各自发射红光、绿光或蓝光。第三显示元件DE3可以以各种配置布置。第三显示元件DE3的配置可以与第二显示元件DE2的配置基本上相同。
例如，如图7中所示，多个第三显示元件DE3可以分散在第二区AR2内部。多个第三显示元件DE3中的相邻第三显示元件DE3之间的距离可以大于多个第一显示元件DE1中的相邻第一显示元件DE1之间的距离。多个第三显示元件DE3中的相邻第三显示元件DE3之间的距离可以与多个第二显示元件DE2中的相邻第二显示元件DE2之间的距离基本上相同。
在一些实施例中，每单位面积的第一显示元件DE1的数量可以大于每单位面积的第三显示元件DE3的数量。每单位面积的第三显示元件DE3的数量和每单位面积的第一显示元件DE1的数量可以以约1:2、约1:4、约1:8和约1:9等的比例提供。换言之，第二区AR2的分辨率可以是主区域MA的分辨率的约1/2、约1/4、约1/8和约1/9。
在一些实施例中，每单位面积的第三显示元件DE3的数量可以与每单位面积的第二显示元件DE2的数量相同。换言之，第二区AR2的分辨率可以与第一区AR1的分辨率相同。
在一些实施例中，第三显示元件DE3的发光面积可以大于第一显示元件DE1的发光面积。可以基于主区域MA和第二区AR2的亮度和/或分辨率之间的差来确定第一显示元件DE1的发光面积和第三显示元件DE3的发光面积之间的差。第三显示元件DE3的发光面积可以与第二显示元件DE2的发光面积相同。
尽管在图7中示出多条数据连接线DWL各自与组件区域CA的至少一部分重叠，但是在如图6中所描述的一个或多个其他实施例中，多条数据连接线DWL中的至少一条可以布置在组件区域CA中。多条数据连接线DWL中的至少一条可以在组件区域CA的边缘区CAe中绕过组件区域CA的中心区CAm，并且可以与第二区AR2的至少一部分重叠。换言之，多条数据连接线DWL中的至少一条可以不与主区域MA重叠。
图8是根据一些实施例的像素PX的等效电路图。
参照图8，像素PX连接至第一扫描线至第四扫描线GWL、GCL、GIL和GBL、数据线DL以及发射控制线EL，第一扫描线至第四扫描线GWL、GCL、GIL和GBL分别配置为传输第一扫描信号至第四扫描信号GW、GC、GI和GB，数据线DL配置为传输数据电压Dm，并且发射控制线EL配置为传输发射控制信号EM。像素PX连接至驱动电压线PL和初始化电压线VL，驱动电压线PL配置为传输驱动电压ELVDD，并且初始化电压线VL配置为传输初始化电压VINT。像素PX连接至公共电极，公共电压ELVSS被施加至该公共电极。像素PX可以与图3中所示的第一像素PX1和/或第二像素PX2对应。
在下文中，描述包括在像素PX中的元件。
像素PX包括显示元件DE、第一晶体管T1至第七晶体管T7、以及存储电容器Cst。显示元件DE可以是包括阳极和阴极的有机发光二极管。阴极可以是公共电极，公共电压ELVSS被施加至该公共电极。第一晶体管T1至第七晶体管T7可以各自包括薄膜晶体管。
第一晶体管T1至第七晶体管T7中的一些晶体管可以设置为n-沟道金属氧化物场效应晶体管(NMOSFET)，并且其余的晶体管可以设置为p-沟道金属氧化物场效应晶体管(PMOSFET)。例如，第一晶体管T1至第七晶体管T7中的第三晶体管T3和第四晶体管T4可以提供为NMOSFET(NMOS)，并且其余的晶体管可以提供为PMOSFET(PMOS)。
在一些实施例中，第一晶体管T1至第七晶体管T7中的第三晶体管T3、第四晶体管T4和第七晶体管T7可以提供为NMOS，并且其余的晶体管可以提供为PMOS。或者，第一晶体管T1至第七晶体管T7中的仅一个晶体管可以提供为NMOS，并且其余的晶体管可以提供为PMOS。或者，全部第一晶体管T1至第七晶体管T7可以提供为NMOS。
第一晶体管T1可以是其中根据栅极-源极电压来确定漏极电流的大小的驱动晶体管，并且第二晶体管T2至第七晶体管T7可以是根据栅极-源极电压而导通/截止的开关晶体管，其中，栅极-源极电压基本上是栅极电压。
第一晶体管T1可以由驱动晶体管T1表示，第二晶体管T2可以由扫描晶体管(例如，开关晶体管)T2表示，第三晶体管T3可以由补偿晶体管T3表示，第四晶体管T4可以由栅极初始化晶体管T4表示，第五晶体管T5可以由操作控制晶体管T5表示，第六晶体管T6可以由发射控制晶体管T6表示，并且第七晶体管T7可以由阳极初始化晶体管T7表示。
存储电容器Cst连接在驱动电压线PL和驱动晶体管Tl的栅极之间。存储电容器Cst可以包括第二电极CE2和第一电极CE1，第二电极CE2连接至驱动电压线PL，并且第一电极CE1连接至第一晶体管T1的栅极。
驱动晶体管T1可以根据驱动晶体管T1的栅极-源极电压来控制从驱动电压线PL流至显示元件DE的驱动电流Id的大小。驱动晶体管T1可以包括栅极、源极和漏极，该栅极连接至存储电容器Cst的第一电极CE1，该源极通过操作控制晶体管T5连接至驱动电压线PL，并且该漏极通过发射控制晶体管T6连接至显示元件DE。
驱动晶体管T1可以根据栅极-源极电压将驱动电流Id输出至显示元件DE。驱动电流Id的大小基于驱动晶体管T1的栅极-源极电压和阈值电压之间的差来确定。显示元件DE可以从驱动晶体管T1接收驱动电流Id，并且可以以与驱动电流Id的大小对应的亮度发射光。
扫描晶体管T2可以配置为根据第一扫描信号GW将数据电压Dm传输至驱动晶体管Tl的源极。扫描晶体管T2可以包括栅极、源极和漏极，该栅极连接至第一扫描线GWL，该源极连接至数据线DL，并且该漏极连接至驱动晶体管T1的源极。
补偿晶体管T3根据第二扫描信号GC将驱动晶体管Tl的漏极连接至驱动晶体管Tl的栅极。补偿晶体管T3可以包括栅极、源极和漏极，该栅极连接至第二扫描线GCL，该源极连接至驱动晶体管T1的栅极，并且该漏极连接至驱动晶体管T1的漏极。
栅极初始化晶体管T4根据第三扫描信号GI将初始化电压VINT施加至驱动晶体管T1的栅极。栅极初始化晶体管T4可以包括栅极、源极和漏极，该栅极连接至第三扫描线GIL，该源极连接至初始化电压线VL，并且该漏极连接至驱动晶体管T1的栅极。
阳极初始化晶体管T7根据第四扫描信号GB将初始化电压VINT施加至显示元件DE的阳极。阳极初始化晶体管T7可以包括栅极、源极和漏极，该栅极连接至第四扫描线GBL，该源极连接至显示元件DE的阳极，并且该漏极连接至初始化电压线VL。
尽管在图8中示出栅极初始化晶体管T4和阳极初始化晶体管T7连接至相同的初始化电压线VL，但是在一个或多个其他实施例中，栅极初始化晶体管T4和阳极初始化晶体管T7可以分别连接至不同的初始化电压线。
操作控制晶体管T5可以根据发射控制信号EM将驱动电压线PL连接至驱动晶体管T1的源极。操作控制晶体管T5可以包括栅极、源极和漏极，该栅极连接至发射控制线EL，该源极连接至驱动电压线PL，并且该漏极连接至驱动晶体管T1的源极。
发射控制晶体管T6可以根据发射控制信号EM将驱动晶体管T1的漏极连接至显示元件DE的阳极。发射控制晶体管T6可以包括栅极、源极和漏极，该栅极连接至发射控制线EL，该源极连接至驱动晶体管T1的漏极，并且发射控制晶体管T6的该漏极连接至显示元件DE的阳极。
第一扫描信号GW可以与第二扫描信号GC基本上同步。第三扫描信号GI可以与前一行的第一扫描信号GW基本上同步。第四扫描信号GB可以与第一扫描信号GW基本上同步。在一个或多个其他实施例中，第四扫描信号GB可以与下一行的第一扫描信号GW基本上同步。
在下文中，根据一个或多个实施例详细描述了像素PX的示例操作过程。
首先，当接收到高电平的发射控制信号EM时，操作控制晶体管T5和发射控制晶体管T6截止，驱动晶体管T1停止输出驱动电流Id，并且显示元件DE停止发射光。
之后，在接收到第三扫描信号GI的栅极初始化时段期间，栅极初始化晶体管T4导通，并且初始化电压VINT被施加至驱动晶体管T1的栅极，即存储电容器Cst的第一电极CE1。驱动电压ELVDD和初始化电压VINT之间的差ELVDD-VINT存储在存储电容器Cst中。
之后，在接收到低电平的第一扫描信号GW和高电平的第二扫描信号GC的数据写入时段期间，扫描晶体管T2和补偿晶体管T3导通，并且数据电压Dm被施加至驱动晶体管T1的源极。驱动晶体管T1通过补偿晶体管T3被二极管连接和正向偏置。驱动晶体管T1的栅极电压从初始化电压VINT上升或增加。当驱动晶体管T1的栅极电压变得与数据补偿电压(Dm-|Vth|)(其为被驱动晶体管T1的阈值电压(Vth)降低后的数据电压Dm)相同或基本上相同时，驱动晶体管T1截止，并且停止增加驱动晶体管T1的栅极电压。因此，驱动电压ELVDD和数据补偿电压(Dm-|Vth|)之间的差(即，下面所描述的源极-栅极电压)(ELVDD–Dm+|Vth|)存储在存储电容器Cst中。
另外，在接收到低电平的第四扫描信号GB的阳极初始化时段期间，阳极初始化晶体管T7导通，并且初始化电压VINT被施加至显示元件DE的阳极。因为初始化电压VINT被施加至显示元件DE的阳极以使显示元件DE不发射光，所有可以响应于下一帧中的黑灰度来防止显示元件DE发射光(例如，可以减少或防止漏光)。
第一扫描信号GW可以与第四扫描信号GB基本上同步。因此，数据写入时段可以与阳极初始化时段相同。
之后，当接收到低电平的发射控制信号EM时，操作控制晶体管T5和发射控制晶体管T6导通，驱动晶体管T1输出驱动电流Id，并且显示元件DE可以以与驱动电流Id的大小(例如，量级)对应的亮度发射光，驱动电流Id与存储在存储电容器Cst中的电压(例如，通过从源极-栅极电压(ELVDD-Dm+|Vth|)减去驱动晶体管T1的阈值电压|Vth|获得的电压(ELVDD-Dm))对应。
在一些实施例中，第一晶体管T1至第七晶体管T7中的至少一者包括包含氧化物的半导体层，并且其余的晶体管包括包含硅的半导体层。
在一些实施例中，直接影响显示设备的亮度的驱动晶体管Tl可以包括半导体层，该半导体层包括具有相对高的可靠性的多晶硅。因此，用该驱动晶体管T1实现的显示设备可以通过该配置实现相对高的分辨率。
因为氧化物半导体具有相对高的载流子迁移率和相对低的漏电流，所以即使在驱动时间相对长时，其电压降也相对小(例如，不大)。也就是说，因为根据电压降的图像的颜色变化相对小(例如，不大)，同时显示设备以相对低的频率被驱动，所以显示设备可以以相对低的频率被驱动。
因为氧化物半导体具有相对低的漏电流，所以连接至驱动晶体管Tl的栅极的补偿晶体管T3、栅极初始化晶体管T4和阳极初始化晶体管T7中的至少一者可以采用氧化物半导体以减少(例如，防止)可能流至驱动晶体管T1的栅极的漏电流，并且同时降低功耗。
图9是根据一些实施例的可以包括在显示设备中的显示面板10的平面图。
参照图9，显示面板10可以包括多个第一像素电路PC1、多个第一显示元件DE1、多个第二显示元件DE2和多个第二像素电路PC2。多个第一像素电路PC1和多个第一显示元件DE1可以布置在主区域MA中，多个第二显示元件DE2可以布置在组件区域CA中，并且多个第二像素电路PC2可以布置在周边区域PA中。第一像素电路PC1可以与第一显示元件DE1重叠。相反，第二像素电路PC2可以不与第二显示元件DE2重叠。
如参考图4所描述的，第一数据线DL1可以通过数据连接线DWL连接至第二数据线DL2，第一数据线DL1连接至第一像素电路PC1，并且第二数据线DL2连接至第二像素电路PC2。数据连接线DWL可以包括第一部分DWLa、第二部分DWLb、第三部分DWLc和第四部分DWLd，第二部分DWLb在第一方向(例如，±x方向)上延伸，第三部分DWLc在第二方向(例如，±y方向)上延伸，并且第四部分DWLd在第一方向(例如，±x方向)上延伸。数据连接线DWL的第一部分DWLa可以与组件区域CA的边缘区CAe重叠，数据连接线DWL的第二部分DWLb和第三部分DWLc可以与主区域MA的至少一部分重叠，并且数据连接线DWL的第四部分DWLd可以与周边区域PA重叠。
显示面板10可以包括多条辅助行线SRL和多条辅助列线SCL。多条辅助行线SRL中的一些辅助行线SRL可以由第一辅助行线SRL1表示，并且其他辅助行线SRL可以由第二辅助行线SRL2表示。多条辅助列线SCL中的一些辅助列线SCL可以用第一辅助列线SCL1表示，并且其他辅助列线SCL可以由第二辅助列线SCL2表示。
第一辅助行线SRL1可以在第一方向(例如，±x方向)上延伸。多条第一辅助行线SRL1中的一些第一辅助行线SRL1可以布置在组件区域CA的左侧上，并且其他第一辅助行线SRL1可以布置在组件区域CA的右侧上。换言之，多条第一辅助行线SRL1可以通过组件区域CA彼此物理地间隔开。
驱动电压ELVDD(见图8)可以被施加至第一辅助行线SRL1。例如，第一辅助行线SRL1可以连接至与第二驱动电压供应线12连接的辅助列线SCL。
多条第一辅助行线SRL1可以各自包括通过数据连接线DWL的第三部分DWLc彼此间隔开的多个行连接部分。
在一些实施例中，多条第一辅助行线SRL1中的每一条的行连接部分的数量可以在+y方向上单调增加。换言之，当第一辅助行线SRL1在+y方向上与周边区域PA间隔开的距离变得较短时，第一辅助行线SRL1的行连接部分的数量可以增加。这将参考图10进行更详细地描述。
第二辅助行线SRL2可以在第一方向(例如，±x方向)上延伸。驱动电压ELVDD可以被施加至第二辅助行线SRL2。例如，第二辅助行线SRL2可以连接至与第二驱动电压供应线12连接的辅助列线SCL。
第一辅助列线SCLl可以在第二方向(例如，±y方向)上延伸。多条第一辅助列线SCL1可以各自包括通过数据连接线DWL的第二部分DWLb彼此间隔开的多个列连接部分。
驱动电压ELVDD可以被施加至第一辅助列线SCLl。第一辅助列线SCL1的至少一个列连接部分可以连接至第二驱动电压供应线12。第一辅助列线SCL1可以连接至施加了驱动电压ELVDD的辅助行线SRL。
第二辅助列线SCL2可以在第二方向(例如，±y方向)上延伸。驱动电压ELVDD可以被施加至第二辅助列线SCL2。例如，第二辅助列线SCL2可以连接至第二驱动电压供应线12以接收驱动电压ELVDD。
在一些实施例中，辅助行线SRL和辅助列线SCL可以布置在相同层上。除了通过数据连接线DWL彼此间隔开的多个部分之外，辅助行线SRL和辅助列线SCL可以是一体。
图10是根据一些实施例的图9的一部分III的放大平面图。
首先，参照图10，第一辅助行线SRL1可以在第一方向(例如，±x方向)上延伸。多条第一辅助行线SRL1可以各自包括通过数据连接线DWL的第三部分DWLc彼此间隔开的多个行连接部分。
在一些实施例中，多条第一辅助行线SRLl中的每一条的行连接部分的数量可以在+y方向上单调增加。换言之，数据连接线DWL的与第一辅助行线SRL1交叉的第三部分DWLc的数量可以在+y方向上单调增加。
例如，第(1-1)辅助行线SRL1-1(其为多条第一辅助行线SRL1中的一条第一辅助行线SRL1)可以包括通过数据连接线DWL的第三部分DWLc彼此间隔开的第一行连接部分SRL1a和第二行连接部分SRL1b。
第(1-2)辅助行线SRL1-2(其为多条第一辅助行线SRLl中的另一条第一辅助行线SRLl)可以包括通过数据连接线DWL的第三部分DWLc彼此间隔开的第一行连接部分SRL1a、第二行连接部分SRL1b和第三行连接部分SRL1c。
第(1-3)辅助行线SRL1-3(其为多条第一辅助行线SRL1中的又一条第一辅助行线SRL1)可以包括通过数据连接线DWL的第三部分DWLc彼此间隔开的第一行连接部分SRL1a、第二行连接部分SRL1b、第三行连接部分SRL1c和第四行连接部分SRL1d。
第(1-1)辅助行线SRL1-1可以包括两个行连接部分，第(1-2)辅助行线SRL1-2可以包括三个行连接部分，并且第(1-3)辅助行线SRL1-3可以包括四个行连接部分。换言之，第(1-1)辅助行线SRL1-1可以与一条数据连接线DWL的第三部分DWLc交叉，第(1-2)辅助行线SRL1-2可以与两条数据连接线DWL的第三部分DWLc交叉，并且第(1-3)辅助行线SRL1-3可以与三条数据连接线DWL的第三部分DWLc交叉。因此，第(1-2)辅助行线SRL1-2可以相对于第(1-1)辅助行线SRL1-1布置在+y方向上，并且第(1-3)辅助行线SRL1-3可以相对于第(1-2)辅助行线SRL1-2布置在+y方向上。
第一辅助行线SRL1的多个行连接部分中的一些行连接部分可以连接至第一辅助列线SCL1，并且其他行连接部分可以连接至第二辅助列线SCL2。例如，如图10中所示，第二行连接部分SRL1b、第三行连接部分SRL1c和第四行连接部分SRL1d可以连接至第一辅助列线SCL1的第一列连接部分SCL1a，并且第一行连接部分SRL1a可以连接至第二辅助列线SCL2。
第二辅助行线SRL2可以在第一方向(例如，±x方向)上延伸。第二辅助行线SRL2可以连接至第一辅助列线SCL1的第二列连接部分SCL1b和第二辅助列线SCL2。
第一辅助列线SCLl可以在第二方向(例如，±y方向)上延伸。多条第一辅助列线SCL1可以各自包括通过数据连接线DWL的第二部分DWLb彼此间隔开的多个列连接部分。例如，多条第一辅助列线SCL1可以各自包括通过数据连接线DWL的第二部分DWLb彼此间隔开的第一列连接部分SCL1a和第二列连接部分SCL1b。如上面参考图9所描述的，第一辅助列线SCL1的第一列连接部分SCL1a可以连接至第二驱动电压供应线12以接收驱动电压ELVDD。
尽管在图10中示出多条第一辅助列线SCL1中的每一条的列连接部分的数量是恒定的，但是在一个或多个其他实施例中，多条第一辅助列线SCL1中的每一条的列连接部分的数量可以不同。例如，与第一辅助行线SRL1一样，多条第一辅助列线SCL1中的每一条的列连接部分的数量可以在+x方向上单调增加。
第二辅助列线SCL2可以在第二方向(例如，±y方向)上延伸。如上面参考图9所描述的，第二辅助列线SCL2可以连接至第二驱动电压供应线12以接收驱动电压ELVDD。
在一些实施例中，辅助行线SRL和辅助列线SCL可以布置在相同层上。除了通过数据连接线DWL彼此间隔开的多个部分之外，辅助行线SRL和辅助列线SCL可以是一体。例如，如图10中所示，第一辅助行线SRL1的第一行连接部分SRL1a、第二辅助行线SRL2、第一辅助列线SCL1的第二列连接部分SCL1b和第二辅助列线SCL2可以是一体。此外，第一辅助列线SCL1的第一列连接部分SCL1a和第一辅助行线SRL1的其余行连接部分可以是一体。
在一些实施例中，第一辅助行线SRL1和第二辅助行线SRL2可以布置在每一个像素电路行上，并且第一辅助列线SCL1和第二辅助列线SCL2可以布置在每一个像素电路列上。
在一些实施例中，如图10中所示，数据连接线DWL的第二部分DWLb可以布置在每一个像素电路行上，并且第三部分DWLc可以布置在每一对像素电路列上。在数据连接线DWL的第三部分DWLc布置在每一对像素电路列上的情况下，数据连接线DWL的第三部分DWLc可以布置在彼此相邻的像素电路之间的边界上，从而可以减小与像素电路内部的元件(例如，晶体管)重叠的面积。因此，可以减少(例如，防止)由施加了不同电平的数据电压的数据连接线DWL的第三部分DWLc引起的对像素电路内部的元件的干扰。
尽管在图10中示出数据连接线DWL的第三部分DWLc布置在每一对像素电路列上，但是在一个或多个其他实施例中，数据连接线DWL的第三部分DWLc可以布置在每一个像素电路列上。这将在下面参考图13进行描述。
图11是根据一些实施例的图9的一部分III'的放大平面图。图11是图10的修改示例，并且在数据连接线DWL的结构方面与图10不同。在下文中，省略已参考图10描述过的内容，并且主要描述区别。
参照图11，显示面板可以包括在第一方向(例如，±x方向)上延伸的多条初始化电压线VL。初始化电压线VL可以布置在每一个像素电路行上。
初始化电压线VL可以连接至多个第一像素电路PC1之中的在相同行上的第一像素电路PC1，并且可以将初始化电压VINT(见图8)传输至第一像素电路PC1。
在一些实施例中，如图11中所示，数据连接线DWL的第二部分DWLb可以与初始化电压线VL的至少一部分重叠。因为数据连接线DWL的第二部分DWLb与施加了初始化电压VINT(例如，恒定电压)的初始化电压线VL的至少一部分重叠，所以可以降低或防止像素电路内部的元件被施加了不同电平的数据电压的数据连接线DWL的第二部分DWLb干扰的可能性。
图12是根据一些实施例的图11的像素电路的沿着线IV-IV'和V-V'截取的示例截面图。
参照图11和图12，第一像素电路PC1可以包括第一晶体管TFT1和第二晶体管TFT2。第一晶体管TFT1可以包括第一半导体层Act1和第一栅极电极GE1。第二晶体管TFT2可以包括第二半导体层Act2和第二栅极电极GE2。第二栅极电极GE2可以包括下栅极电极GE2a和上栅极电极GE2b。第一晶体管TFT1可以与图8的驱动晶体管T1对应，并且第二晶体管TFT2可以与图8的补偿晶体管T3或栅极初始化晶体管T4对应。
第一辅助列线SCL1的第一列连接部分SCL1a、第一辅助行线SRL1的第二行连接部分SRL1b和数据连接线DWL的第二部分DWLb可以布置在基底100和缓冲层111之间(例如，布置在基底100和缓冲层111之间的一层或多层处)。第一辅助列线SCL1的第一列连接部分SCL1a和第一辅助行线SRL1的第二行连接部分SRL1b可以是一体。
例如，图12示出了第一辅助列线SCL1的第一列连接部分SCL1a、第一辅助行线SRL1的第二行连接部分SRL1b和数据连接线DWL的第二部分DWLb。可以理解的是，第一辅助列线SCL1、第一辅助行线SRL1和数据连接线DWL布置在基底100和缓冲层111之间。
第一半导体层Actl可以布置在缓冲层111上。第一半导体层Actl可以包括非晶硅或多晶硅。
在一些实施例中，如图12中所示，第一辅助列线SCL1(见图11)的第一列连接部分SCL1a和第一辅助行线SRL1(见图11)的第二行连接部分SRL1b可以与第一半导体层Act1的至少一部分重叠。第一辅助列线SCL1的第一列连接部分SCL1a和第一辅助行线SRL1的第二行连接部分SRL1b可以减少(例如，防止)第一半导体层Act1的特性被穿过基底100的外部光改变。
第一栅极绝缘层113可以布置在第一半导体层Actl上，并且第一栅极电极GEl可以布置在第一栅极绝缘层113上以与第一半导体层Actl的至少一部分重叠。
第二栅极绝缘层115可以布置在第一栅极电极GE1上。存储电容器Cst的第二电极CE2、下栅极电极GE2a和初始化电压线VL可以布置在第二栅极绝缘层115上。存储电容器Cst的第二电极CE2、下栅极电极GE2a和初始化电压线VL可以各自包括诸如钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)中的至少一种的材料，并且可以各自具有包括上述材料的单层结构或多层结构。例如，存储电容器Cst的第二电极CE2、下栅极电极GE2a和初始化电压线VL可以各自为单个钼(Mo)层。
在一些实施例中，初始化电压线VL可以与数据连接线DWL的第二部分DWLb重叠。因为数据连接线DWL的第二部分DWLb与施加了恒定电压的初始化电压线VL重叠，所以可以减少(例如，防止)像素电路内部的元件被施加了不同电平的数据电压的数据连接线DWL的第二部分DWLb干扰。
层间绝缘层117可以包括第一层间绝缘层117a和第二层间绝缘层117b。第一层间绝缘层117a可以布置在存储电容器Cst的第二电极CE2、下栅极电极GE2a和初始化电压线VL上(例如，上方)。第二层间绝缘层117b可以布置在第一层间绝缘层117a上。
第二半导体层Act2可以布置在第一层间绝缘层117a上。第二半导体层Act2可以包括铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)、铝(Al)、铯(Cs)、铈(Ce)和锌(Zn)中的至少一种的氧化物。
在一些实施例中，如图12中所示，下栅极电极GE2a可以与第二半导体层Act2的至少一部分重叠。下栅极电极GE2a可以减少(例如，防止)由于穿过基底100的外部光引起的第二半导体层Act2的特性变化。
第三栅极绝缘层116可以布置在第二半导体层Act2上。第三栅极绝缘层116可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)、或氧化锌(ZnOx)。ZnOx可以是ZnO或ZnO2。
在一些实施例中，第三栅极绝缘层116可以被图案化以与第二半导体层Act2的一部分重叠。在其他实施例中，第三栅极绝缘层116可以不被图案化，并且可以与基底100的上表面对应以覆盖第二半导体层Act2。
上栅极电极GE2b可以布置在第三栅极绝缘层116上。上栅极电极GE2b可以包括诸如钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)中的至少一种的材料，并且可以具有包括上述材料的单层结构或多层结构。例如，上栅极电极GE2b可以是单个钼(Mo)层。
图13是根据一些实施例的图9的一部分III”的放大平面图。图13是图10的修改示例，并且在数据连接线DWL的结构方面与图10不同。在下文中，省略已参考图10描述过的内容，并且主要描述区别。
参照图13，第一辅助行线SRL1和第二辅助行线SRL2可以布置在每一个像素电路行上，并且第一辅助列线SCL1和第二辅助列线SCL2可以布置在每一个像素电路列上。另外，数据连接线DWL的第二部分DWLb可以布置在每一个像素电路行上，并且数据连接线DWL的第三部分DWLc可以布置在每一个像素电路列上。
第一辅助行线SRL1可以在第一方向(例如，±x方向)上延伸。多条第一辅助行线SRL1可以各自包括通过数据连接线DWL的第三部分DWLc彼此间隔开的多个行连接部分。例如，多条第一辅助行线SRL1可以各自包括通过数据连接线DWL的第三部分DWLc彼此间隔开的第一行连接部分SRL1a和第二行连接部分SRL1b(例如，数据连接线DWL的第三部分DWLc布置在第一行连接部分SRL1a和第二行连接部分SRL1b之间)。
第一辅助列线SCLl可以在第二方向(例如，±y方向)上延伸。多条第一辅助列线SCL1可以各自包括通过数据连接线DWL的第二部分DWLb彼此间隔开的多个列连接部分。例如，多条第一辅助列线SCL1可以各自包括通过数据连接线DWL的第二部分DWLb彼此间隔开的第一列连接部分SCL1a和第二列连接部分SCL1b。
尽管已经主要描述了显示设备，但是实施例并不限于此。例如，制造显示设备的方法也落入本公开的范围内。
根据各种实施例，布置在显示区域的一部分中的导电图案可以在外部光下不可见(例如，不被用户观察到或注意到)。然而，本公开的范围不受该效果限制。
应理解的是，本文中描述的实施例应仅在描述性的意义上被考虑，并且不是为了限制的目的。一个或多个实施例中的特征或方面的描述应典型地被认为可用于其他实施例中的其他类似特征或方面。尽管已经参考附图描述了一个或多个实施例，但是将由本领域普通技术人员理解的是，在不脱离由所附权利要求(其中将包括其功能等同物)限定的精神和范围的情况下，可以在一个或多个实施例中进行形式和细节上的各种改变。

Claims (20)

1.一种显示设备，其特征在于，所述显示设备包括：
基底，包括显示区域和在所述显示区域外部的周边区域；
半导体层，在所述基底上；
第一数据线，在所述显示区域处；
第二数据线，在所述周边区域处；以及
数据连接线，在所述基底和所述半导体层之间，并且将所述第一数据线连接至所述第二数据线。
2.根据权利要求1所述的显示设备，其特征在于，所述显示设备还包括：
第一像素电路，在所述显示区域处；和
第二像素电路，在所述周边区域处，
其中，所述第一数据线连接至所述第一像素电路，并且所述第二数据线连接至所述第二像素电路。
3.根据权利要求2所述的显示设备，其特征在于，所述显示区域包括组件区域和围绕所述组件区域的至少一部分的主区域，
其中，所述组件区域的透射率大于所述主区域的透射率，并且
其中，所述数据连接线与所述组件区域的至少一部分重叠。
4.根据权利要求3所述的显示设备，其特征在于，所述显示设备还包括在所述组件区域下方的相机，
其中，所述组件区域包括与所述相机的镜头对应的中心区以及围绕所述中心区的边缘区，并且
其中，所述数据连接线与所述边缘区的至少一部分重叠。
5.根据权利要求3所述的显示设备，其特征在于，所述数据连接线包括：
第一部分，与所述组件区域重叠；
第二部分，连接至所述第一部分，在第一方向上延伸，并且与所述主区域的至少一部分重叠；以及
第三部分，连接至所述第二部分，在第二方向上延伸，并且与所述主区域的至少一部分重叠。
6.根据权利要求5所述的显示设备，其特征在于，所述显示设备还包括电压线，所述电压线在所述半导体层上，在所述第一方向上延伸，并且连接至所述第一像素电路，
其中，所述数据连接线的所述第二部分与所述电压线的至少一部分重叠。
7.根据权利要求6所述的显示设备，其特征在于，所述显示设备还包括第一显示元件，所述第一显示元件在所述显示区域处并且连接至所述第一像素电路，
其中，所述第一像素电路包括：
驱动晶体管，配置为控制流过所述第一显示元件的电流；和
初始化晶体管，连接至所述电压线，并且配置为根据扫描信号将来自所述电压线的初始化电压施加至所述驱动晶体管的栅极。
8.根据权利要求5所述的显示设备，其特征在于，所述第一像素电路包括呈矩阵形状的多个第一像素电路，
其中，所述数据连接线包括多条数据连接线，
其中，所述数据连接线的所述第二部分在所述第一像素电路的相应行处，并且
其中，所述数据连接线的所述第三部分在所述第一像素电路的相应列处或在所述第一像素电路的相应的成对的列处。
9.根据权利要求5所述的显示设备，其特征在于，所述显示设备还包括：
辅助行线，在所述第一方向上延伸，并且包括彼此间隔开的第一行连接部分和第二行连接部分，且所述数据连接线的所述第三部分在所述第一行连接部分和所述第二行连接部分之间；和
辅助列线，在所述第二方向上延伸，并且包括彼此间隔开的第一列连接部分和第二列连接部分，且所述数据连接线的所述第二部分在所述第一列连接部分和所述第二列连接部分之间，
其中，相同电平的驱动电压被施加至所述辅助行线和所述辅助列线中的每一者。
10.根据权利要求2所述的显示设备，其特征在于，所述显示设备还包括：
第一显示元件，在所述显示区域处并且连接至所述第一像素电路；和
第二显示元件，在所述显示区域处并且连接至所述第二像素电路，
其中，所述第二显示元件的发光面积大于所述第一显示元件的发光面积。
11.根据权利要求10所述的显示设备，其特征在于，所述显示设备还包括：
第三像素电路，在所述显示区域处；和
第三显示元件，在所述显示区域处并且连接至所述第三像素电路，
其中，所述显示区域包括：
组件区域，包括彼此相邻的第一区和第二区；和
主区域，围绕所述组件区域的一部分，
其中，所述第一像素电路和所述第一显示元件在所述主区域处，并且彼此部分地重叠，
其中，所述第二显示元件在所述组件区域的所述第一区处，
其中，所述第三像素电路和所述第三显示元件在所述组件区域的所述第二区处，并且彼此部分地重叠，并且
其中，所述第三显示元件的发光面积大于所述第一显示元件的发光面积。
12.根据权利要求11所述的显示设备，其特征在于，所述第一显示元件包括多个第一显示元件，
其中，所述第二显示元件包括多个第二显示元件，
其中，所述第三显示元件包括多个第三显示元件，
其中，每单位面积的所述第一显示元件的数量大于每单位面积的所述第二显示元件的数量，并且
其中，每单位面积的所述第二显示元件的所述数量与每单位面积的所述第三显示元件的数量相同。
13.一种显示设备，其特征在于，所述显示设备包括：
基底，显示区域和在所述显示区域外部的周边区域限定在所述基底中，所述显示区域包括组件区域和围绕所述组件区域的至少一部分的主区域；
多条第一数据线，在所述主区域处；
多条第二数据线，在所述周边区域处；以及
多条数据连接线，与所述组件区域的至少一部分重叠，并且分别连接所述第一数据线和所述第二数据线。
14.根据权利要求13所述的显示设备，其特征在于，所述显示设备还包括：
多个第一像素电路，在所述主区域处；
多个第一显示元件，在所述主区域处，并且分别连接至所述多个第一像素电路；
多个第二像素电路，在所述周边区域处；以及
多个第二显示元件，在所述组件区域处，并且分别连接至所述多个第二像素电路，
其中，所述多条第一数据线分别连接至所述多个第一像素电路，并且所述多条第二数据线分别连接至所述多个第二像素电路，并且
其中，每单位面积的所述第一显示元件的数量大于每单位面积的所述第二显示元件的数量。
15.根据权利要求13或14所述的显示设备，其特征在于，所述显示设备还包括在所述组件区域下方的相机，
其中，所述组件区域包括与所述相机的镜头对应的中心区和围绕所述中心区的边缘区，并且
其中，所述数据连接线与所述边缘区的至少一部分重叠。
16.根据权利要求14所述的显示设备，其特征在于，所述数据连接线包括：
第一部分，与所述组件区域重叠；
第二部分，连接至所述第一部分，在第一方向上延伸，并且与所述主区域的至少一部分重叠；以及
第三部分，连接至所述第二部分，在第二方向上延伸，并且与所述主区域的至少一部分重叠。
17.根据权利要求16所述的显示设备，其特征在于，所述显示设备还包括多条电压线，所述多条电压线在所述主区域处，所述多条电压线各自在所述第一方向上延伸，并且所述多条电压线分别连接至相同行处的所述多个第一像素电路，
其中，多个所述第二部分分别与所述多条电压线的至少一部分重叠。
18.根据权利要求17所述的显示设备，其特征在于，所述第一像素电路包括：
驱动晶体管，配置为控制流过所述多个第一显示元件之中的对应的第一显示元件的电流；和
初始化晶体管，配置为根据扫描信号将来自所述多条电压线之中的对应的电压线的初始化电压传输至所述驱动晶体管的栅极。
19.根据权利要求16所述的显示设备，其特征在于，多个所述第二部分分别在所述多个第一像素电路的多个行处，并且
其中，多个所述第三部分分别在所述多个第一像素电路的多个列处或者分别在所述多个第一像素电路的多对相邻列处。
20.根据权利要求16所述的显示设备，其特征在于，所述显示设备还包括：
多条辅助行线，各自在所述第一方向上延伸，并且各自包括彼此间隔开的多个行连接部分，且对应的第三部分在所述多个行连接部分之间；和
多条辅助列线，各自在所述第二方向上延伸，并且各自包括彼此间隔开的多个列连接部分，且对应的第二部分在所述多个列连接部分之间，
其中，相同电平的驱动电压被施加至所述多条辅助行线和所述多条辅助列线。
CN202221685436.5U 2021-07-01 2022-07-01 显示设备 Active CN218388533U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210086710A KR20230006692A (ko) 2021-07-01 2021-07-01 표시 장치
KR10-2021-0086710 2021-07-01

Publications (1)

Publication Number Publication Date
CN218388533U true CN218388533U (zh) 2023-01-24

Family

ID=84579087

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202221685436.5U Active CN218388533U (zh) 2021-07-01 2022-07-01 显示设备
CN202210773691.3A Pending CN115581093A (zh) 2021-07-01 2022-07-01 显示设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202210773691.3A Pending CN115581093A (zh) 2021-07-01 2022-07-01 显示设备

Country Status (3)

Country Link
US (1) US20230006016A1 (zh)
KR (1) KR20230006692A (zh)
CN (2) CN218388533U (zh)

Also Published As

Publication number Publication date
US20230006016A1 (en) 2023-01-05
CN115581093A (zh) 2023-01-06
KR20230006692A (ko) 2023-01-11

Similar Documents

Publication Publication Date Title
KR20200066505A (ko) 표시 패널
EP3822959A2 (en) Display apparatus
KR20180130024A (ko) 표시 장치
CN112018154A (zh) 显示面板
CN111668260A (zh) 显示面板
KR20210154301A (ko) 표시장치
CN114677943A (zh) 显示装置
US11683965B2 (en) Display device
US20230292566A1 (en) Display panel and display apparatus including the same
KR20200104978A (ko) 표시 패널
KR20210142033A (ko) 표시장치
US20220246688A1 (en) Display apparatus
CN218388533U (zh) 显示设备
CN114429752A (zh) 显示装置
CN218353027U (zh) 显示设备
KR20210055850A (ko) 디스플레이 패널
US11651734B2 (en) Display panel and display apparatus including the same
CN220935484U (zh) 显示装置
US11723248B2 (en) Display apparatus
CN218004860U (zh) 显示面板
CN217444399U (zh) 显示装置
US11877487B2 (en) Display apparatus
US20230020515A1 (en) Display panel and electronic device
US20230247863A1 (en) Display apparatus
US20240196676A1 (en) Display apparatus

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant