CN114429752A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN114429752A
CN114429752A CN202111246581.3A CN202111246581A CN114429752A CN 114429752 A CN114429752 A CN 114429752A CN 202111246581 A CN202111246581 A CN 202111246581A CN 114429752 A CN114429752 A CN 114429752A
Authority
CN
China
Prior art keywords
thin film
film transistor
pixel
voltage
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111246581.3A
Other languages
English (en)
Inventor
朴贤爱
金成焕
金大铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114429752A publication Critical patent/CN114429752A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种可以防止由于外部静电放电导致的像素的缺陷的显示装置包括：包括第一节点的第一像素；与第一像素相邻并且包括第二节点的第二像素；以及包括第一电极、第二电极和栅电极的常截止薄膜晶体管，第一电极连接到第一像素的第一节点，第二电极连接到第二像素的第二节点，其中，截止电压被施加到栅电极。

Description

显示装置
相关申请的交叉引用
本申请要求于2020年10月29日提交的韩国专利申请第10-2020-0142518号的优先权和权益，该韩国专利申请出于所有目的通过引用合并于此，如同在本文中完全阐述一样。
技术领域
本发明的实施例总体上涉及一种显示装置。
背景技术
显示装置可视地显示数据。显示装置用作诸如移动电话或平板计算机的小型化产品的显示器并且用作诸如大屏幕电视的大型产品的显示器。
显示装置包括各自接收电信号并且发光的多个像素，以向外部显示图像。每个像素包括发光元件。作为示例，有机发光显示装置包括作为发光元件的有机发光二极管(OLED)。通常，有机发光显示装置通过包括在基板之上的薄膜晶体管和有机发光二极管并且允许有机发光二极管同时发光来操作。
近来，随着显示装置的目的已多样化，已经以各种方式尝试了提高显示装置的质量的设计。
在本背景技术部分中公开的以上信息仅用于理解本发明构思的背景，并且因此，其可以包含不构成现有技术的信息。
发明内容
根据本发明的例示性实施方式构造的设备能够通过防止由外部静电放电导致的显示装置的一个或多个像素的缺陷而解决显示装置中的潜在问题，该外部静电放电由于在晶片或基板上形成为岛形状的半导体图案而引起。
这个潜在的问题可以通过在基板或晶片上基本上在一个方向上形成作为一体的半导体图案，从而将任何外部提供的静电放电沿这一个方向消散到半导体图案并且从而减少或消除通过半导体图案产生的对像素的任何潜在损坏来解决。
一个或多个实施例包括可以防止由外部静电放电导致的像素的缺陷的显示装置。
本公开所追求的技术问题不限于上面提及的那些，并且本领域普通技术人员将清楚地理解未提及的其他技术问题。
本发明构思的附加特征将在下面的描述中阐述，并且部分地将从该描述显而易见，或者可以通过实践本发明构思来获知。
根据一个或多个实施例，一种显示装置包括：包括第一节点的第一像素；与第一像素相邻并且包括第二节点的第二像素；以及包括第一电极、第二电极和栅电极的常截止薄膜晶体管，第一电极连接到第一像素的第一节点，第二电极连接到第二像素的第二节点，其中，截止电压被施加到栅电极。
常截止薄膜晶体管可以进一步包括将第一节点连接到第二节点的半导体图案。
第一像素可以进一步包括：第一发光元件；第一驱动薄膜晶体管，被配置为根据第一栅极-源极电压控制流过第一发光元件的电流；第一发射控制薄膜晶体管，被配置为响应于发射控制信号而将第一节点连接到第一驱动薄膜晶体管的源极；以及第一栅极初始化薄膜晶体管，被配置为响应于第一扫描信号而将第一初始化电压施加到第一驱动薄膜晶体管的栅极，其中，驱动电压被施加到第一节点。
截止电压可以是驱动电压。
第二像素可以进一步包括：第二发光元件；第二驱动薄膜晶体管，被配置为根据第二栅极-源极电压控制流过第二发光元件的电流；以及第二栅极初始化薄膜晶体管，被配置为响应于第二扫描信号而将第一初始化电压施加到第二驱动薄膜晶体管的栅极，其中，当第二栅极初始化薄膜晶体管响应于第二扫描信号而导通时，第一初始化电压被施加到第二节点。
第二栅极初始化薄膜晶体管可以包括彼此串联连接的多个薄膜晶体管，并且第二节点可以布置在多个薄膜晶体管之间。
当多个薄膜晶体管响应于第二扫描信号而截止时，第二节点可以处于浮置状态。
第一像素可以进一步包括被配置为响应于第二扫描信号而将第二初始化电压施加到第一发光元件的阳极的阳极初始化薄膜晶体管。
第一像素可以进一步包括：包括顶部电极和底部电极的存储电容器，驱动电压被施加到顶部电极，并且底部电极连接到第一驱动薄膜晶体管的栅极；扫描薄膜晶体管，被配置为响应于第三扫描信号而将数据电压传输到第一驱动薄膜晶体管的源极；补偿薄膜晶体管，被配置为响应于第三扫描信号而操作，并且连接在第一驱动薄膜晶体管的漏极和栅极之间；以及第二发射控制薄膜晶体管，被配置为响应于发射控制信号而将第一驱动薄膜晶体管的漏极连接到第一发光元件的阳极。
第二像素可以进一步包括：第二发光元件；第二驱动薄膜晶体管，被配置为根据第二栅极-源极电压控制流过第二发光元件的电流；以及第二栅极初始化薄膜晶体管，被配置为响应于第二扫描信号而将第一初始化电压施加到第二驱动薄膜晶体管的栅极，其中，第二节点可以是第二栅极初始化薄膜晶体管的源极或漏极。
显示装置可以进一步包括在第一方向上延伸的数据线，其中，第一像素可以在第一方向上与第二像素相邻。
第一像素可以通过常截止薄膜晶体管与第二像素电绝缘。
常截止薄膜晶体管的栅电极可以连接到第一电极，并且截止电压可以被施加到第一电极。
根据一个或多个实施例，一种显示装置包括：多个像素，各自布置在第一方向上并且包括发光元件、第一节点和第二节点，驱动电压被施加到第一节点，并且第一初始化电压被选择性地施加到第二节点；以及与多个像素在第一方向上交替布置的多个常截止薄膜晶体管，其中，多个常截止薄膜晶体管中的每一个将多个像素中的两个相邻像素当中的第一像素的第一节点物理地连接到第二像素的第二节点。
显示装置可以进一步包括在第一方向上连续延伸的作为一体的半导体图案，其中，半导体图案可以包括多个像素区域和多个晶体管区域，多个像素区域被分别包括在多个像素中，并且多个晶体管区域被分别包括在多个常截止薄膜晶体管中。
多个像素中的每一个可以进一步包括：驱动薄膜晶体管，被配置为根据栅极-源极电压控制流过发光元件的电流；扫描薄膜晶体管，被配置为响应于第一扫描信号而将数据电压传输到驱动薄膜晶体管；以及包括第一电极和第二电极的存储电容器，第一电极连接到驱动薄膜晶体管的栅极。
多个像素中的每一个可以进一步包括被配置为响应于第一扫描信号而将驱动薄膜晶体管的漏极连接到栅极的补偿薄膜晶体管。
多个像素中的每一个可以进一步包括被配置为响应于第二扫描信号而将第一初始化电压施加到驱动薄膜晶体管的栅极的栅极初始化薄膜晶体管。
多个像素中的每一个可以进一步包括：第一发射控制薄膜晶体管，被配置为响应于发射控制信号而将第一节点连接到驱动薄膜晶体管的源极；和第二发射控制薄膜晶体管，被配置为响应于发射控制信号而将驱动薄膜晶体管的漏极连接到发光元件的阳极。
多个像素中的每一个可以进一步包括被配置为响应于第三扫描信号而将第二初始化电压施加到发光元件的阳极的阳极初始化薄膜晶体管。
这些一般和特定方面可以通过使用系统、方法、计算机程序或者某一系统、方法和计算机程序的组合来实现。
将理解，前面的一般描述和下面的详细描述都是例示性和解释性的，并且旨在提供对所要求保护的本发明的进一步说明。
附图说明
被包括以提供对本发明的进一步理解并且被并入本说明书中且构成本说明书的一部分的附图，示出了本发明的例示性实施例，并且与描述一起用于说明本发明构思。
图1是根据本发明的原理构造的根据实施例的显示装置的框图。
图2是根据实施例的多个像素和多个常截止薄膜晶体管的视图。
图3是根据实施例的多个像素中的每一个的等效电路图。
图4是根据实施例的多个像素中的每一个的半导体图案的视图。
图5是根据另一实施例的多个像素中的每一个的等效电路图。
图6是根据另一实施例的多个像素中的每一个的等效电路图。
图7是根据另一实施例的多个像素中的每一个的等效电路图。
图8是根据实施例的显示装置的截面图。
具体实施方式
在下面的描述中，出于说明的目的，阐述了许多具体细节，以便提供对本发明的各种实施例或实施方式的透彻理解。如本文中所用的，“实施例”和“实施方式”是可互换的词，其是采用本文中所公开的发明构思中的一个或多个的设备或方法的非限制性示例。然而，显而易见的是，各种实施例可以在没有这些具体细节的情况下或者利用一个或多个等同布置来实践。在其他实例中，公知的结构和设备以框图形式示出，以避免不必要地模糊各种实施例。进一步，各种实施例可以是不同的，但不必是排他的。例如，在不脱离本发明构思的情况下，实施例的特定形状、配置和特性可以在另一实施例中使用或实施。
除非另外规定，否则所例示的实施例将被理解为提供可在实践中实施本发明构思的一些方式的变化细节的例示性特征。因此，除非另外规定，否则在不脱离本发明构思的情况下，各种实施例的特征、部件、模块、层、膜、面板、区域和/或方面等(下文中，单独或共同称为“元件”)可以以其他方式组合、分离、互换和/或重新布置。
附图中交叉影线和/或阴影的使用通常被提供来阐明邻近元件之间的边界。因此，除非另外规定，否则交叉影线或阴影的存在或不存在都不会传达或指示对特定材料、材料性质、尺寸、比例、图示元件之间的共性和/或元件的任何其他特性、属性、性质等的任何偏好或要求。进一步，在附图中，为了清楚和/或描述性的目的，元件的尺寸和相对尺寸可能被夸大。当实施例可以不同地实施时，特定工艺顺序可以与所描述的顺序不同地进行。例如，两个连续地描述的工艺可以基本上同时进行或者以与所描述的顺序相反的顺序进行。而且，相同的附图标记表示相同的元件。
当元件或层被称为“在”另一元件或层“上”、“连接到”或“耦接到”另一元件或层时，它可以直接在另一元件或层上、连接到或耦接到另一元件或层，或者可以存在居间元件或层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接耦接到”另一元件或层时，不存在居间元件或层。为此，术语“连接”可以指具有或不具有居间元件的物理连接、电连接和/或流体连接。进一步，DR1轴、DR2轴和DR3轴不限于直角坐标系的三个轴，例如x轴、y轴和z轴，并且可以在更广泛的意义上进行解释。例如，DR1轴、DR2轴和DR3轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。出于本公开的目的，“X、Y和Z中的至少一个”和“选自由X、Y和Z组成的组中的至少一个”可以被解释为仅X、仅Y、仅Z，或X、Y和Z中的两个或更多个的任意组合，例如XYZ、XYY、YZ和ZZ。如本文中所使用的，术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
尽管术语“第一”、“第二”等可以在本文中使用来描述各种类型的元件，但是这些元件不应受这些术语限制。这些术语用于将一个元件与另一元件区分开来。因此，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。
诸如“在……下面”、“在……下方”、“在……之下”、“较低的”、“在……上方”、“上部的”、“在……之上”、“较高的”和“侧”(例如，如在“侧壁”中)等的空间相对术语可以出于描述性目的在本文中使用，并且从而描述如附图中所示的一个元件与另一个(些)元件的关系。除了附图中描绘的方位之外，空间相对术语旨在涵盖使用、操作和/或制造中的装置的不同方位。例如，如果附图中的装置被翻转，则被描述为在其他元件或特征“下方”或“下面”的元件随之将被定向在其他元件或特征“上方”。因此，术语“在……下方”可以包括上方和下方两种方位。此外，装置可以以其他方式定向(例如，旋转90度或处于其他方位)，并且因此，本文中使用的空间相对描述语应被相应地解释。
本文中使用的术语用于描述特定实施例的目的，而不是限制性的。如本文中所使用的，单数形式“一”和“该(所述)”旨在也包括复数形式，除非上下文另有明确指示。此外，当在本说明书中使用时，术语“包括”、“包含”及其变体指定所述特征、整体、步骤、操作、元件、部件和/或其组的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或其组的存在或添加。还应注意，如本文中所使用的，术语“基本上”、“大约”和其他类似术语用作近似的术语而不是程度的术语，并且因此用于解释本领域普通技术人员将认识到的测量值、计算值和/或提供的值的固有偏差。
本文参考截面图和/或分解图来描述各种实施例，截面图和/或分解图是理想化的实施例和/或中间结构的示意图。因此，将预期作为例如制造技术和/或公差的结果的图示的形状的变化。因此，本文中公开的实施例不必一定被解释为限于特定示出的区域的形状，而是包括由例如制造导致的形状偏差。以此方式，附图中示出的区域本质上可以是示意性的，并且这些区域的形状可能不反映设备的区域的实际形状，并且因此，不一定旨在进行限制。
除非另外定义，否则本文中使用的所有术语(包括技术和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。除非本文中明确地如此定义，否则诸如在常用词典中定义的那些术语应当被解释为具有与其在相关领域的上下文中的含义一致的含义，并且不应该以理想化或过于正式的意义来解释。
图1是根据实施例的显示装置的框图。显示装置可以是有机发光显示装置100，有机发光显示装置100包括其中亮度由电流改变的发光元件，例如有机发光二极管。下面主要描述显示装置是有机发光显示装置100的情况。
参考图1，作为显示装置的有机发光显示装置100包括显示单元110、栅极驱动器120、数据驱动器130、时序控制器140和电压发生器150。
显示单元110包括像素PX，像素PX包括布置在第i行和第j列上的像素PXij。尽管图1为了易于理解仅示出了一个像素PXij，但是m×n个像素PX可以例如以矩阵配置来布置。这里，i是等于或大于1且等于或小于m的自然数(即，整数值)。j是等于或大于1且等于或小于n的自然数(即，整数值)。
仅为了描述方便，参考图1描述像素PX包括七个晶体管和一个电容器。然而，本文中描述的实施例不限于此，并且像素PX可以采用另一种像素电路，例如包括两个晶体管和一个电容器的像素电路。
像素PX连接到第一扫描线SL1_1至SL1_m、第二扫描线SL2_1至SL2_m+1、发射控制线EML_1至EML_m和数据线DL_1至DL_n。像素PX连接到电力线PL_1至PL_n、第一电压线VL1_1至VL1_m和第二电压线VL2_1至VL2_m。作为示例，如图1中所示，布置在第i行和第j列上的像素PXij可以连接到第一扫描线SL1_i、第二扫描线SL2_i、发射控制线EML_i、数据线DL_j、电力线PL_j、第一电压线VL1_i、第二电压线VL2_i和第二扫描线SL2_i+1。针对像素PXij，第二扫描线SL2_i+1可以由第三扫描线表示。
作为另一示例，像素PXij可以连接到第一扫描线SL1_i、第二扫描线SL2_i、发射控制线EML_i、数据线DL_j、电力线PL_j、第一电压线VL1_i、第二电压线VL2_i和第二扫描线SL2_i+1中的一个或多个。作为示例，像素PXij可以连接到第一扫描线SL1_i、数据线DL_j和电力线PL_j。
数据线DL_1至DL_n和电力线PL_1至PL_n可以在第一方向DR1上延伸并且连接到同一列上的像素PX。第一扫描线SL1_1至SL1_m、第二扫描线SL2_1至SL2_m+1、发射控制线EML_1至EML_m、第一电压线VL1_1至VL1_m和第二电压线VL2_1至VL2_m可以在第二方向DR2上延伸并且连接到同一行上的像素PX。
第一扫描线SL1_1至SL1_m中的每一条被配置为将从栅极驱动器120输出的第一扫描信号GW_1至GW_m传输到同一行上的像素PX。第二扫描线SL2_1至SL2_m中的每一条被配置为将从栅极驱动器120输出的第二扫描信号GI_1至GI_m传输到同一行上的像素PX。第二扫描线SL2_2至SL2_m+1中的每一条被配置为将从栅极驱动器120输出的第三扫描信号GB_1至GB_m传输到同一行上的像素PX。第二扫描信号GI_i和第三扫描信号GB_i-1可以是通过第二扫描线SL2_i传输的同一信号。
发射控制线EML_1至EML_m中的每一条被配置为将从栅极驱动器120输出的发射控制信号EM_1至EM_m传输到同一行上的像素PX。数据线DL_1至DL_n中的每一条被配置为将从数据驱动器130输出的数据电压Dm_1至Dm_n传输到同一列上的像素PX。布置在第i行和第j列上的像素PXij被配置为接收第一至第三扫描信号GW_i、GI_i和GB_i、数据电压Dm_j以及发射控制信号EM_i。
电力线PL_1至PL_n中的每一条被配置为将从电压发生器150输出的第一驱动电压ELVDD传输到同一列上的像素PX。第一电压线VL1_1至VL1_m中的每一条被配置为将从电压发生器150输出的第一初始化电压VINT1传输到同一行上的像素PX。第二电压线VL2_1至VL2_m中的每一条被配置为将从电压发生器150输出的第二初始化电压VINT2传输到同一行上的像素PX。
作为另一示例，第一驱动电压ELVDD可以通过在第二方向DR2上延伸的电力线传输到同一行上的像素PX。作为另一示例，第一初始化电压VINT1可以通过在第一方向DR1上延伸的第一电压线传输到同一列上的像素PX。作为另一示例，第二初始化电压VINT2可以通过在第一方向DR1上延伸的第二电压线传输到同一列上的像素PX。
像素PXij包括发光元件和驱动薄膜晶体管，驱动薄膜晶体管被配置为基于数据电压Dm_j控制流过发光元件的电流的大小。数据电压Dm_j从数据驱动器130输出并且通过数据线DL_j由像素PXij接收。发光元件可以是例如有机发光二极管(OLED)。因为发光元件发射与从驱动薄膜晶体管接收的电流的大小相对应的光，所以像素PXij可以表现出与数据电压Dm_j相对应的灰度。像素PX可以与可显示全色的单位像素的一部分(例如，子像素)相对应。像素PXij可以进一步包括至少一个开关薄膜晶体管和至少一个电容器。下面更详细地描述像素PXij。
电压发生器150可以生成用于驱动像素PXij所需的电压。作为示例，电压发生器150可以被配置为生成第一驱动电压ELVDD、第二驱动电压ELVSS、第一初始化电压VINT1和第二初始化电压VINT2。第一驱动电压ELVDD的电平可以大于第二驱动电压ELVSS的电平。第二初始化电压VINT2的电平可以大于第一初始化电压VINT1的电平。第二初始化电压VINT2的电平可以大于第二驱动电压ELVSS的电平。第二初始化电压VINT2与第二驱动电压ELVSS之间的差可以小于用于像素PX的发光元件发光所需的阈值电压。
电压发生器150可以生成用于控制像素PXij的开关薄膜晶体管的第一栅极电压VGH和第二栅极电压VGL，并且将其提供给栅极驱动器120。当第一栅极电压VGH被施加到开关薄膜晶体管的栅极时，开关薄膜晶体管截止，而当第二栅极电压VGL被施加到开关薄膜晶体管的栅极时，开关薄膜晶体管可以导通。第一栅极电压VGH可以由截止电压表示，而第二栅极电压VGL可以由导通电压表示。像素PXij的开关薄膜晶体管可以是p型金属氧化物半导体场效应晶体管(MOSFET)，并且第一栅极电压VGH的电平可以大于第二栅极电压VGL的电平。电压发生器150可以生成伽马参考电压并且将其提供给数据驱动器130。
时序控制器140可以通过控制栅极驱动器120和数据驱动器130的时序来控制显示单元110。显示单元110的像素PX可以通过每帧接收新的数据电压Dm并且发射与数据电压Dm相对应的光来显示与一帧的图像源数据RGB相对应的图像。
在实施例中，一个帧时段可以包括栅极初始化时段、数据写入和阳极初始化时段以及发光时段。在栅极初始化时段期间，第一初始化电压VINT1可以与第二扫描信号GI同步地被施加到像素PX。在数据写入和阳极初始化时段期间，数据电压Dm可以与第一扫描信号GW同步地被施加到像素PX，并且第二初始化电压VINT2可以与第三扫描信号GB同步地被施加到像素PX。在发光时段期间，显示单元110的像素PX发光。
时序控制器140被配置为从外部接收图像源数据RGB和控制信号CONT。时序控制器140可以被配置为基于显示单元110和像素PX的特性将图像源数据RGB转换为图像数据DATA。时序控制器140可以被配置为将图像数据DATA提供给数据驱动器130。
控制信号CONT可以包括垂直同步信号Vsync、水平同步信号Hsync、数据使能信号DE和时钟信号CLK。时序控制器140可以通过使用控制信号CONT来控制栅极驱动器120和数据驱动器130的操作时序。时序控制器140可以通过对水平扫描时段的数据使能信号DE进行计数来确定帧时段。在这种情况下，可以省略从外部供应的垂直同步信号Vsync和水平同步信号Hsync。图像源数据RGB包括像素PX的亮度信息。亮度可以具有预定数量的灰度，例如，1024(＝210)、256(＝28)或64(＝26)。
时序控制器140可以生成包括用于控制栅极驱动器120的操作时序的栅极时序控制信号GDC和用于控制数据驱动器130的操作时序的数据时序控制信号DDC的控制信号。
栅极时序控制信号GDC可以包括栅极起始脉冲(GSP)、栅极移位时钟(GSC)和栅极输出使能(GOE)信号。GSP被供应给栅极驱动器120以在扫描时段的起始点生成第一扫描信号。GSC是共同地输入到栅极驱动器120的时钟信号，并且是用于移位GSP的时钟信号。GOE信号被配置为控制栅极驱动器120的输出。
数据时序控制信号DDC可以包括源起始脉冲(SSP)、源采样时钟(SSC)和源输出使能(SOE)信号。SSP控制数据驱动器130的数据采样起始点，并且在扫描时段的起始点被提供给数据驱动器130。SSC是基于时钟信号的上升沿或下降沿控制在数据驱动器130内部数据的采样操作的时钟信号。SOE信号被配置为控制数据驱动器130的输出。取决于数据传输方法，可以省略供应给数据驱动器130的SSP。
栅极驱动器120被配置为通过使用从电压发生器150提供的第一栅极电压VGH和第二栅极电压VGL，来响应于从时序控制器140供应的栅极时序控制信号GDC而顺序地生成第一扫描信号GW_1至GW_m、第二扫描信号GI_1至GI_m和第三扫描信号GB_1至GB_m。
数据驱动器130响应于从时序控制器140供应的数据时序控制信号DDC而对图像数据DATA进行采样和锁存以将其转换为并行数据系统的数据，图像数据DATA是从时序控制器140供应的。当将图像数据转换为并行数据系统的数据时，数据驱动器130将图像数据DATA转换为伽马参考电压，从而将图像数据DATA转换为具有模拟形式的数据电压。数据驱动器130通过数据线DL_1至DL_n将数据电压Dm_1至Dm_n提供给像素PX。像素PX响应于第一扫描信号GW_1至GW_m而接收数据电压Dm_1至Dm_n。
图2是根据实施例的多个像素和多个常截止薄膜晶体管AFT的视图。
参考图2，有机发光显示装置100的显示单元110包括像素PX，例如布置在第i行和第j列上的像素PXij。像素PX可以布置在第一方向DR1以及与第一方向DR1基本正交的第二方向DR2上。作为示例，像素PX可以以矩阵配置来布置。
在实施例中，多个常截止薄膜晶体管AFT可以交替地布置在布置于第一方向DR1上的像素PX之间。同一列上的像素PX可以通过多个常截止薄膜晶体管AFT彼此物理地连接。作为示例，如图2中所示，多个常截止薄膜晶体管AFT可以交替地布置在布置于第j列上的像素PX之间。
像素PX可以各自包括第一节点N1和第二节点N2。在这种情况下，第一节点N1可以是第一驱动电压ELVDD(见图1)被施加到的节点。第二节点N2可以是第一初始化电压VINT1(见图1)被选择性地施加到的节点或者第一初始化电压VINT1总是被施加到的节点。这在下面更详细地描述。
多个常截止薄膜晶体管AFT可以各自布置在像素PX当中的彼此相邻的两个像素PX之间。多个常截止薄膜晶体管AFT可以各自将彼此相邻的两个像素PX中的一个像素PX的第一节点N1连接到另一像素PX的第二节点N2。
作为示例，第(i-2)行和第j列上的像素PX(i-2)j、第(i-1)行和第j列上的像素PX(i-1)j、第i行和第j列上的像素PXij、第(i+1)行和第j列上的像素PX(i+1)j以及第(i+2)行和第j列上的像素PX(i+2)j可以布置在第一方向DR1上。像素PX(i-2)j、像素PX(i-1)j、像素PXij、像素PX(i+1)j和像素PX(i+2)j可以各自包括第一节点N1和第二节点N2。
多个常截止薄膜晶体管AFT可以交替地布置在像素PX(i-2)j、像素PX(i-1)j、像素PXij、像素PX(i+1)j和像素PX(i+2)j之间。多个常截止薄膜晶体管AFT中的一个可以布置在像素PX(i-2)j与像素PX(i-1)j之间。多个常截止薄膜晶体管AFT中的另一个可以布置在像素PX(i-1)j与像素PXij之间。多个常截止薄膜晶体管AFT中的另一个可以布置在像素PXij与像素PX(i+1)j之间。多个常截止薄膜晶体管AFT中的另一个可以布置在像素PX(i+1)j与像素PX(i+2)j之间。
如图2中所示，像素PX(i-2)j的第一节点N1通过常截止薄膜晶体管AFT连接到像素PX(i-1)j的第二节点N2。像素PX(i-1)j的第一节点N1通过常截止薄膜晶体管AFT连接到像素PXij的第二节点N2。像素PXij的第一节点N1通过常截止薄膜晶体管AFT连接到像素PX(i+1)j的第二节点N2。像素PX(i+1)j的第一节点N1通过常截止薄膜晶体管AFT连接到像素PX(i+2)j的第二节点N2。
在实施例中，常截止薄膜晶体管AFT可以包括第一电极E1、第二电极E2和栅电极G，第一电极E1连接到第一节点N1，并且第二电极E2连接到第二节点N2。截止电压TFV可以被施加到常截止薄膜晶体管AFT的栅电极G。当截止电压TFV被施加到栅电极G时，常截止薄膜晶体管AFT可以总是截止。这里，“常”可以表示，在有机发光显示装置100开启时，常截止薄膜晶体管AFT截止。在有机发光显示装置100操作时，常截止薄膜晶体管AFT的第一电极E1可以与第二电极E2电绝缘。
因为常截止薄膜晶体管AFT可以总是截止，所以常截止薄膜晶体管AFT可以物理地连接彼此相邻的像素PX，但是将相邻的像素PX彼此电绝缘。作为示例，常截止薄膜晶体管AFT可以将彼此相邻的两个像素PX中的一个像素PX的第一节点N1物理地连接到另一像素PX的第二节点N2，但是可以将彼此相邻的两个像素PX中的一个像素PX的第一节点N1与另一像素PX的第二节点N2电绝缘。
尽管图2中示出了常截止薄膜晶体管AFT包括一个薄膜晶体管，但是常截止薄膜晶体管AFT可以包括彼此串联连接的至少两个薄膜晶体管。截止电压可以共同地施加到彼此串联连接的至少两个薄膜晶体管的栅电极。在连接在第一节点N1与第二节点N2之间的常截止薄膜晶体管AFT包括彼此串联连接的多个薄膜晶体管的情况下，流过第一节点N1与第二节点N2之间的常截止薄膜晶体管AFT的泄漏电流的量可以被减小甚至更多，并且具有高电位差的电压可以分别被施加到第一节点N1和第二节点N2。作为示例，第一驱动电压ELVDD可以被施加到第一节点N1，并且第一初始化电压VINT1可以被施加到第二节点N2。即使在这种情况下，第一节点N1也可以与第二节点N2充分电绝缘。
图3是根据实施例的多个像素中的每一个的等效电路图。
图3示出了第i行和第j列上的像素PXij(在下文中，称为第一像素)以及第(i+1)行和第j列上的像素PX(i+1)j(在下文中，称为第二像素)。第一像素PXij和第二像素PX(i+1)j彼此相邻且布置在同一列上，并且可以连接到同一数据线DL_j。
在实施例中，常截止薄膜晶体管AFT可以布置在布置于第一方向DR1上的第一像素PXij与第二像素PX(i+1)j之间。第一像素PXij和第二像素PX(i+1)j可以各自包括第一节点N1和第二节点N2。在这种情况下，第一节点N1可以是第一驱动电压ELVDD被施加到的节点。第二节点N2可以是第一初始化电压VINT1被选择性地施加到的节点。
在实施例中，常截止薄膜晶体管AFT可以包括第一电极E1、第二电极E2和栅电极G，第一电极E1连接到第一节点N1，并且第二电极E2连接到第二节点N2。截止电压TFV可以被施加到常截止薄膜晶体管AFT的栅电极G。当截止电压TFV被施加到栅电极G时，常截止薄膜晶体管AFT可以总是截止。
常截止薄膜晶体管AFT可以将第一像素PXij的第一节点N1连接到第二像素PX(i+1)j的第二节点N2。由于常截止薄膜晶体管AFT可以总是截止，所以常截止薄膜晶体管AFT可以将第一像素PXij的第一节点N1物理地连接到第二像素PX(i+1)j的第二节点N2。常截止薄膜晶体管AFT将第一像素PXij物理地连接到第二像素PX(i+1)j，但是第一像素PXij可以通过常截止薄膜晶体管AFT与第二像素PX(i+1)j电绝缘。
尽管图3中示出了常截止薄膜晶体管AFT包括一个薄膜晶体管，但是常截止薄膜晶体管AFT可以包括彼此串联连接的至少两个薄膜晶体管。
参考图3，第一像素PXij连接到第一至第三扫描线GWL_i、GIL_i和GBL_i、数据线DL_j以及发射控制线EML_i，第一至第三扫描线GWL_i、GIL_i和GBL_i分别传输第一至第三扫描信号GW_i、GI_i和GB_i，数据线DL_j传输数据电压Dm_j，并且发射控制线EML_i传输发射控制信号EM_i。第一像素PXij连接到电力线PL_j、第一电压线VL1_i和第二电压线VL2_i，电力线PL_j传输第一驱动电压ELVDD，第一电压线VL1_i传输第一初始化电压VINT1，并且第二电压线VL2_i传输第二初始化电压VINT2。第一像素PXij连接到第二驱动电压ELVSS被施加到的公共电极。第一像素PXij可以与图1的第一像素PXij相对应。
第一扫描线GWL_i与图1的第一扫描线SL1_i相对应，第二扫描线GIL_i与图1的第二扫描线SL2_i相对应，并且第三扫描线GBL_i与图1的第二扫描线SL2_i+1相对应。
第二像素PX(i+1)j连接到第一至第三扫描线GWL_i+1、GIL_i+1和GBL_i+1、数据线DL_j以及发射控制线EML_i+1，第一至第三扫描线GWL_i+1、GIL_i+1和GBL_i+1分别传输第一至第三扫描信号GW_i+1、GI_i+1和GB_i+1，数据线DL_j传输数据电压Dm_j，并且发射控制线EML_i+1传输发射控制信号EM_i+1。第二像素PX(i+1)j连接到电力线PL_j、第一电压线VL1_i+1和第二电压线VL2_i+1，电力线PL_j传输第一驱动电压ELVDD，第一电压线VL1_i+1传输第一初始化电压VINT1，并且第二电压线VL2_i+1传输第二初始化电压VINT2。第二像素PX(i+1)j连接到第二驱动电压ELVSS被施加到的公共电极。第二扫描线GIL_i+1与图1的第二扫描线SL2_i+1相对应。针对第一像素PXij，第二扫描线GIL_i+1可以由第三扫描线GBL_i表示。
在下文中，对第一像素PXij和第二像素PX(i+1)j中包括的元件进行描述。因为第一像素PXij的等效电路图同样适用于第二像素PX(i+1)j，所以对作为参考的第一像素PXij进行描述。
第一像素PXij包括发光元件OLED、第一至第七薄膜晶体管T1、T2、T3、T4、T5、T6和T7以及存储电容器Cst。发光元件OLED可以是具有阳极和阴极的有机发光二极管。阴极可以是第二驱动电压ELVSS被施加到的公共电极。
第一薄膜晶体管T1可以是其中漏极电流的大小根据栅极-源极电压被确定的驱动晶体管，并且第二至第七薄膜晶体管T2、T3、T4、T5、T6和T7可以是根据栅极-源极电压(基本上是栅极电压)导通/截止的开关晶体管。第三薄膜晶体管T3包括彼此串联连接的第一补偿薄膜晶体管T3a和第二补偿薄膜晶体管T3b。第四薄膜晶体管T4包括彼此串联连接的第一栅极初始化薄膜晶体管T4a和第二栅极初始化薄膜晶体管T4b。
第一薄膜晶体管T1可以由驱动薄膜晶体管表示，第二薄膜晶体管T2可以由扫描薄膜晶体管表示，第三薄膜晶体管T3可以由补偿薄膜晶体管表示，第四薄膜晶体管T4可以由栅极初始化薄膜晶体管表示，第五薄膜晶体管T5可以由第一发射控制薄膜晶体管表示，第六薄膜晶体管T6可以由第二发射控制薄膜晶体管表示，并且第七薄膜晶体管T7可以由阳极初始化薄膜晶体管表示。
存储电容器Cst连接在电力线PL_j与驱动薄膜晶体管T1的栅极之间。存储电容器Cst可以包括顶部电极CE2和底部电极CE1，顶部电极CE2连接到电力线PL_j，并且底部电极CE1连接到驱动薄膜晶体管T1的栅极。
驱动薄膜晶体管T1可以控制从电力线PL_j流到发光元件OLED的驱动电流Id的大小。驱动薄膜晶体管T1可以包括栅极、源极S和漏极D，栅极连接到存储电容器Cst的底部电极CE1，源极S通过第一发射控制薄膜晶体管T5连接到电力线PL_j，并且漏极D通过第二发射控制薄膜晶体管T6连接到发光元件OLED。
驱动薄膜晶体管T1可以根据栅极-源极电压将驱动电流Id输出到发光元件OLED。驱动电流Id的大小基于驱动薄膜晶体管T1的栅极-源极电压与阈值电压之间的差来确定。发光元件OLED可以从驱动薄膜晶体管T1接收驱动电流Id，并且以与驱动电流Id的大小相对应的亮度发光。
扫描薄膜晶体管T2被配置为响应于第一扫描信号GW_i而将数据电压Dm_j传输到驱动薄膜晶体管T1的源极S。扫描薄膜晶体管T2可以包括栅极、源极S和漏极D，栅极连接到第一扫描线GWL_i，源极S连接到数据线DL_j，并且漏极D连接到驱动薄膜晶体管T1的源极S。
第一补偿薄膜晶体管T3a和第二补偿薄膜晶体管T3b连接在驱动薄膜晶体管T1的漏极D与栅极之间，并且响应于第一扫描信号GW_i而将驱动薄膜晶体管T1的漏极D连接到栅极。第一补偿薄膜晶体管T3a可以包括栅极、源极S和漏极D，栅极连接到第一扫描线GWL_i，源极S连接到第二补偿薄膜晶体管T3b，并且漏极D连接到驱动薄膜晶体管T1的栅极。第二补偿薄膜晶体管T3b可以包括栅极、源极S和漏极D，栅极连接到第一扫描线GWL_i，源极S连接到驱动薄膜晶体管T1的漏极D，并且漏极D连接到第一补偿薄膜晶体管T3a的源极S。尽管图3中示出了补偿薄膜晶体管T3包括两个彼此串联连接的薄膜晶体管T3a和T3b，但是补偿薄膜晶体管T3可以包括一个薄膜晶体管。
栅极初始化薄膜晶体管T4响应于第二扫描信号GI_i而将第一初始化电压VINT1施加到驱动薄膜晶体管T1的栅极。栅极初始化薄膜晶体管T4可以包括栅极、源极和漏极，栅极连接到第二扫描线GIL_i，源极连接到驱动薄膜晶体管T1的栅极，并且漏极连接到第一电压线VL1_i。
如图3中所示，栅极初始化薄膜晶体管T4可以包括彼此串联连接在驱动薄膜晶体管T1的栅极与第一电压线VL1_i之间的第一栅极初始化薄膜晶体管T4a和第二栅极初始化薄膜晶体管T4b。第一栅极初始化薄膜晶体管T4a和第二栅极初始化薄膜晶体管T4b之间的节点由第二节点N2表示。第一栅极初始化薄膜晶体管T4a可以包括栅极、源极S和漏极D，栅极连接到第二扫描线GIL_i，源极S连接到驱动薄膜晶体管T1的栅极，并且漏极D连接到第二节点N2。第二栅极初始化薄膜晶体管T4b可以包括栅极、源极S和漏极D，栅极连接到第二扫描线GIL_i，源极S连接到第二节点N2，并且漏极D连接到第一电压线VL1_i。第二节点N2可以是栅极初始化薄膜晶体管T4的源极或漏极。
当第二栅极初始化薄膜晶体管T4b响应于第二扫描信号GI_i而导通时，第一初始化电压VINT1可以被施加到第二节点N2。第一初始化电压VINT1可以被选择性地施加到第二节点N2。
尽管图3中示出了栅极初始化薄膜晶体管T4包括彼此串联连接的两个薄膜晶体管T4a和T4b，但是栅极初始化薄膜晶体管T4可以包括彼此串联连接的三个或更多个薄膜晶体管。在这种情况下，第二节点N2可以布置在多个栅极初始化薄膜晶体管T4之间。第二节点N2可以是栅极初始化薄膜晶体管T4的源极或漏极。
作为另一示例，栅极初始化薄膜晶体管T4可以包括一个薄膜晶体管。这在下面更详细地描述。
当栅极初始化薄膜晶体管T4响应于第二扫描信号GI_i+1而截止时，第二像素PX(i+1)j的第二节点N2可以处于浮置状态。因为第二像素PX(i+1)j的第二节点N2布置在总是截止的常截止薄膜晶体管AFT与截止的栅极初始化薄膜晶体管T4之间，所以第二像素PX(i+1)j的第二节点N2可以处于浮置状态。
阳极初始化薄膜晶体管T7被配置为响应于第三扫描信号GB_i而将第二初始化电压VINT2施加到发光元件OLED。阳极初始化薄膜晶体管T7可以包括栅极、源极S和漏极D，栅极连接到第三扫描线GBL_i，源极S连接到发光元件OLED的阳极，并且漏极D连接到第二电压线VL2_i。
第一发射控制薄膜晶体管T5可以被配置为响应于发射控制信号EM_i将电力线PL_j连接到驱动薄膜晶体管T1的源极S。第一发射控制薄膜晶体管T5与电力线PL_j之间的节点由第一节点N1表示。第一发射控制薄膜晶体管T5可以包括栅极、源极S和漏极D，栅极连接到发射控制线EML_i，源极S连接到第一节点N1，并且漏极D连接到驱动薄膜晶体管T1的源极S。因为第一节点N1连接到电力线PL_j，所以第一驱动电压ELVDD可以被施加到第一节点N1。
第二发射控制薄膜晶体管T6可以响应于发射控制信号EM_i将驱动薄膜晶体管T1的漏极D连接到发光元件OLED的阳极。第二发射控制薄膜晶体管T6可以包括栅极、源极S和漏极D，栅极连接到发射控制线EML_i，源极S连接到驱动薄膜晶体管T1的漏极D，并且漏极D连接到发光元件OLED的阳极。
第二扫描信号GI_i可以与前一行上的第一扫描信号GW_i-1基本同步。第三扫描信号GB_i可以与第一扫描信号GW_i基本同步。根据另一示例，第三扫描信号GB_i可以与下一行上的第一扫描信号GW_i+1基本同步。
在下文中，详细描述根据实施例的有机发光显示装置的一个像素的具体操作过程。
首先，当接收到高电平的发射控制信号EM_i时，第一发射控制薄膜晶体管T5和第二发射控制薄膜晶体管T6截止，驱动薄膜晶体管T1停止输出驱动电流Id，并且发光元件OLED停止发光。
然后，在其中接收到低电平的第二扫描信号GI_i的栅极初始化时段期间，栅极初始化薄膜晶体管T4导通，并且第一初始化电压VINT1被施加到驱动薄膜晶体管T1的栅极，即存储电容器Cst的底部电极CE1。第一驱动电压ELVDD与第一初始化电压VINT1之间的差ELVDD-VINT1被存储在存储电容器Cst中。
然后，在接收到低电平的第一扫描信号GW_i的数据写入时段期间，扫描薄膜晶体管T2和补偿薄膜晶体管T3导通，并且数据电压Dm_j被驱动薄膜晶体管T1的源极S接收。驱动薄膜晶体管T1被二极管式连接，并且由补偿薄膜晶体管T3正向偏置。驱动薄膜晶体管T1的栅极电压从第一初始化电压VINT1升高。当驱动薄膜晶体管T1的栅极电压变为从数据电压Dm_j降低驱动薄膜晶体管T1的阈值电压Vth的数据补偿电压Dm_j-|Vth|时，驱动薄膜晶体管T1截止，并且驱动薄膜晶体管T1的栅极电压的上升停止。因此，第一驱动电压ELVDD与数据补偿电压Dm_j-|Vth|之间的差ELVDD–Dm_j+|Vth|被存储在存储电容器Cst中。
另外，在接收到低电平的第三扫描信号GB_i的阳极初始化时段期间，阳极初始化薄膜晶体管T7导通，并且第二初始化电压VINT2被施加到发光元件OLED的阳极。因为发光元件OLED通过将第二初始化电压VINT2施加到发光元件OLED的阳极而没有完全地发射，所以可以消除在下一帧期间发光元件OLED细微地发光以与黑色灰度相对应的现象。
第二初始化电压VINT2的电平可以大于第一初始化电压VINT1的电平，并且低于比第二驱动电压ELVSS大发光元件OLED的阈值电压的电压电平。因为发光元件OLED具有相对大的尺寸，所以发光元件OLED具有相当大的电容。此外，因为第一初始化电压VINT1的电平过低，所以在下一帧中，发光元件OLED在相当长的延迟时间之后才开始发光。相反，根据本实施例，发光元件OLED的阳极通过使用具有大于第一初始化电压VINT1的电平的电平的第二初始化电压VINT2来初始化，并且因此，在下一帧中，发光元件OLED可以在短时间内开始发光。即，可以解决发光延迟问题。
第一扫描信号GW_i可以与第三扫描信号GB_i同步。在这种情况下，数据写入时段可以与阳极初始化时段是同一时段。
首先，当接收到低电平的发射控制信号EM_i时，第一发射控制薄膜晶体管T5和第二发射控制薄膜晶体管T6导通，并且驱动薄膜晶体管T1输出驱动电流Id，并且发光元件OLED可以以与驱动电流Id的大小相对应的亮度发光，驱动电流Id与存储电容器Cst中存储的电压(即，通过从驱动薄膜晶体管T1的源极-栅极电压ELVDD–Dm_j+|Vth|减去驱动薄膜晶体管T1的阈值电压|Vth|而获得的电压ELVDD-Dm_j)相对应。
图4是根据实施例的多个像素中的每一个的半导体图案的视图。
参考图4，有机发光显示装置100的显示单元110包括半导体图案A。
半导体图案A可以在第一方向DR1上连续地延伸。半导体图案A可以在第一方向DR1上不断开地延伸以形成为一体。尽管图4中示出的半导体图案A部分地沿第二方向DR2延伸，但是参考图2，因为半导体图案A用于形成一列像素PX和连接在其间的常截止薄膜晶体管AFT，所以半导体图案A大体上在第一方向DR1上延伸。即，尽管半导体图案A包括在第二方向DR2上延伸的部分，但是半导体图案A大体上在第一方向DR1上延伸。
半导体图案A可以包括多个像素区域Aij和A(i+1)j以及交替布置在多个像素区域Aij和A(i+1)j之间的多个晶体管区域AAFT。
多个像素区域Aij和A(i+1)j中的每一个可以被包括在多个像素PXij和PX(i+1)j中，并且多个晶体管区域AAFT中的每一个可以被包括在多个常截止薄膜晶体管AFT中。作为示例，第一像素区域Aij可以被包括在第一像素PXij中。第二像素区域A(i+1)j可以被包括在第二像素PX(i+1)j中。晶体管区域AAFT可以被包括在常截止薄膜晶体管AFT中。
晶体管区域AAFT可以将第一像素区域Aij的第一节点N1物理地连接到第二像素区域A(i+1)j的第二节点N2。
作为比较例，半导体图案可以不在第一方向上连续地延伸并且可以具有岛形状。多个像素中包括的半导体图案可以不彼此连接。在形成半导体图案之后，由于进行后续工艺的过程，可能从外部发生静电放电。在半导体图案不彼此连接的情况下，发生的静电放电可能被隔离在半导体图案内部。因此，受静电放电影响的半导体图案被损坏，并且损坏的半导体图案导致有缺陷的像素。
然而，根据实施例，在半导体图案A在第一方向DR1上连续延伸的情况下，从外部发生的静电放电可以在第一方向DR1上分布而不被隔离。因此，因为静电放电可以在半导体图案A内部在第一方向DR1上分布，所以可以防止对半导体图案A的损坏。
图5是根据另一实施例的多个像素中的每一个的等效电路图。在图5中，与图3的那些附图标记相同的附图标记表示相同的构件，并且因此省略其重复描述。
参考图5，常截止薄膜晶体管AFT可以布置在布置于第一方向DR1上的第一像素PXij与第二像素PX(i+1)j之间。第一像素PXij和第二像素PX(i+1)j中的每一个可以包括第一节点N1和第二节点N2。在这种情况下，第一驱动电压ELVDD可以被施加到第一节点N1。第一初始化电压VINT1可以被选择性地施加到第二节点N2。
常截止薄膜晶体管AFT可以包括第一电极E1、第二电极E2和栅电极G，第一电极E1连接到第一节点N1，并且第二电极E2连接到第二节点N2。作为截止电压TFV的第一驱动电压ELVDD可以被施加到常截止薄膜晶体管AFT的栅电极G。当第一驱动电压ELVDD被施加到栅电极G时，常截止薄膜晶体管AFT截止。
在实施例中，常截止薄膜晶体管AFT的栅电极G可以连接到第一电极E1。第一电极E1连接到电力线PL_j，并且第一驱动电压ELVDD可以共同地被施加到第一电极E1和栅电极G。
因为常截止薄膜晶体管AFT可以总是截止，所以第一像素PXij通过常截止薄膜晶体管AFT物理地连接到第二像素PX(i+1)j，但是第一像素PXij可以通过常截止薄膜晶体管AFT与第二像素PX(i+1)j电绝缘。
图6是根据另一实施例的多个像素中的每一个的等效电路图。在图6中，与图3的那些附图标记相同的附图标记表示相同的构件，并且因此，为了便于说明本图，省略其重复描述。
参考图6，栅极初始化薄膜晶体管T4可以包括一个薄膜晶体管。栅极初始化薄膜晶体管T4被配置为响应于第二扫描信号GI_i而将第一初始化电压VINT1施加到驱动薄膜晶体管T1的栅极。栅极初始化薄膜晶体管T4可以包括栅极、源极S和漏极D，栅极连接到第二扫描线GIL_i，源极S连接到驱动薄膜晶体管T1的栅极，并且漏极D连接到第一电压线VL1_i。
第二节点N2可以是连接到第一电压线VL1_i的节点。第一初始化电压VINT1可以被施加到第二节点N2。不管栅极初始化薄膜晶体管T4是否导通/截止，第一初始化电压VINT1都可以被施加到第二节点N2。
尽管图6中示出了常截止薄膜晶体管AFT包括一个薄膜晶体管，但是常截止薄膜晶体管AFT可以包括彼此串联连接的至少两个薄膜晶体管。截止电压可以被施加到彼此串联连接的至少两个薄膜晶体管的栅电极。
尽管对作为参考的第一像素PXij进行描述，但是描述同样适用于第二像素PX(i+1)j。
图7是根据另一实施例的多个像素中的每一个的等效电路图。在图7中，与图3的那些附图标记相同的附图标记表示相同的构件，并且因此，为了便于说明本图，省略其重复描述。
参考图7，栅极初始化薄膜晶体管T4可以包括一个薄膜晶体管。栅极初始化薄膜晶体管T4被配置为响应于第二扫描信号GI_i而将第一初始化电压VINT1施加到驱动薄膜晶体管T1的栅极。栅极初始化薄膜晶体管T4可以包括栅极、源极S和漏极D，栅极连接到第二扫描线GIL_i，源极S连接到驱动薄膜晶体管T1的栅极，并且漏极D连接到第一电压线VL1_i。
第二节点N2可以布置在栅极初始化薄膜晶体管T4与驱动薄膜晶体管T1之间。第二节点N2可以是栅极初始化薄膜晶体管T4的源极S和驱动薄膜晶体管T1的栅极。当栅极初始化薄膜晶体管T4响应于第二扫描信号GI_i而导通时，第一初始化电压VINT1可以被施加到第二节点N2。第一初始化电压VINT1可以被选择性地施加到第二节点N2。
尽管图7中示出了常截止薄膜晶体管AFT包括一个薄膜晶体管，但是常截止薄膜晶体管AFT可以包括彼此串联连接的至少两个薄膜晶体管。截止电压可以被施加到彼此串联连接的至少两个薄膜晶体管的栅电极。
尽管对作为参考的第一像素PXij进行描述，但是描述同样适用于第二像素PX(i+1)j。
图8是根据实施例的显示装置的截面图。在实施例中，图8示出了显示装置中的第一像素PXij的截面，并且为了清楚起见，可以省略一些构件。在下文中，详细描述堆叠在显示装置中的多层。
参考图8，显示装置可以包括基板101、缓冲层111、像素电路层PCL、显示元件层DEL和薄膜封装层TFE。
基板101可以包括玻璃或聚合物树脂，例如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚酰亚胺、聚碳酸酯、三醋酸纤维素和醋酸丙酸纤维素(CAP)。包括聚合物树脂的基板101可以是柔性的、可卷曲的或可弯曲的。基板101可以具有包括基底层和阻挡层(未示出)的多层结构，基底层包括聚合物树脂。
缓冲层111可以包括诸如氮化硅、氮氧化硅和氧化硅的无机绝缘材料，并且包括包含无机绝缘材料的单层或多层。
像素电路层PCL可以布置在缓冲层111上。像素电路层PCL可以包括薄膜晶体管TFT、无机绝缘层IIL、第一平坦化层115和第二平坦化层116，薄膜晶体管TFT被包括在像素电路中，并且无机绝缘层IIL布置在薄膜晶体管TFT的元件上/之下。无机绝缘层IIL可以包括第一栅极绝缘层112、第二栅极绝缘层113和层间绝缘层114。
薄膜晶体管TFT可以包括半导体层A。半导体层A可以包括多晶硅。可替代地，半导体层A可以包括非晶硅、氧化物半导体或有机半导体。半导体层A可以包括沟道区、漏区和源区，漏区和源区分别布置在沟道区的相对两侧。栅电极G可以与沟道区重叠。
栅电极G可以包括低电阻金属材料。栅电极G可以包括包含钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)中的至少一种的导电材料，并且可以包括包含上述材料的单层或多层。
半导体层A与栅电极G之间的第一栅极绝缘层112可以包括无机绝缘材料，例如氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx)。氧化锌(ZnOx)可以是ZnO和/或ZnO2。
第二栅极绝缘层113可以覆盖栅电极G。类似于第一栅极绝缘层112，第二栅极绝缘层113可以包括无机绝缘材料，例如氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx)。氧化锌(ZnOx)可以是ZnO和/或ZnO2。
存储电容器Cst的顶部电极CE2可以布置在第二栅极绝缘层113上。顶部电极CE2可以与其下方的栅电极G重叠。在这种情况下，彼此重叠的栅电极G和顶部电极CE2与在其之间的第二栅极绝缘层113可以构成像素电路的存储电容器Cst。即，栅电极G可以用作存储电容器Cst的底部电极CE1。如上所述，存储电容器Cst可以与薄膜晶体管TFT重叠。在实施例中，存储电容器Cst可以不与薄膜晶体管TFT重叠。
顶部电极CE2可以包括包含铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和/或铜(Cu)的单层或多层。
层间绝缘层114可以覆盖顶部电极CE2。层间绝缘层114可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx)。氧化锌(ZnOx)可以是ZnO和/或ZnO2。层间绝缘层114可以包括包含这些无机绝缘材料的单层或多层。
漏电极D和源电极S可以布置在层间绝缘层114上。漏电极D和源电极S可以包括具有优良导电性的材料。漏电极D和源电极S可以包括包含钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)中的至少一种的导电材料，并且具有包括上述材料的单层或多层结构。在实施例中，漏电极D和源电极S可以具有Ti/Al/Ti的多层结构。
第一平坦化层115可以覆盖漏电极D和源电极S。第一平坦化层115可以包括有机绝缘层。第一平坦化层115可以包括有机绝缘材料，例如，诸如聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS)的通用聚合物、具有酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或其混合物。
连接电极CML可以布置在第一平坦化层115上。在这种情况下，连接电极CML可以通过第一平坦化层115的接触孔连接到漏电极D或源电极S。连接电极CML可以包括具有优良导电性的材料。连接电极CML可以包括包含钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)中的至少一种的导电材料，并且可以包括包含上述材料的单层或多层。在实施例中，连接电极CML可以具有Ti/Al/Ti的多层结构。
第二平坦化层116可以覆盖连接电极CML。第二平坦化层116可以包括有机绝缘层。第二平坦化层116可以包括有机绝缘材料，例如，诸如聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS)的通用聚合物、具有酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或其混合物。
显示元件层DEL可以布置在像素电路层PCL上。显示元件层DEL可以包括显示元件DE。显示元件DE可以是有机发光二极管(OLED)。显示元件DE的像素电极211可以通过第二平坦化层116的接触孔电连接到连接电极CML。尽管图8中示出显示元件DE的像素电极211通过连接电极CML电连接到薄膜晶体管TFT，但是在一些实施方式中，可以省略连接电极CML，并且显示元件DE的像素电极211可以直接连接到薄膜晶体管TFT。
像素电极211可以包括导电氧化物，例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)或氧化铝锌(AZO)。在另一实施例中，像素电极211可以包括包含银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或其化合物的反射层。在另一实施例中，像素电极211可以进一步包括在反射层上/之下的包括ITO、IZO、ZnO或In2O3的层。
像素限定层118可以布置在像素电极211上，像素限定层118包括暴露像素电极211的中心部分的开口118OP。像素限定层118可以包括有机绝缘材料和/或无机绝缘材料。开口118OP可以限定从显示元件DE发射的光的发射区域EA(在下文中，称为发射区域)。作为示例，开口118OP的宽度可以与显示元件DE的发射区域EA的宽度相对应。
间隔物119可以布置在像素限定层118上。间隔物119被设计为在制造显示装置的方法中防止对基板101的破坏。在制造显示面板时，可以使用掩模片。在掩模片进入像素限定层118的开口118OP的内部或与像素限定层118紧密接触的情况下，沉积材料被沉积在基板101上。在这种情况下，间隔物119可以防止基板101的缺陷，例如由于掩模片对基板101的一部分的破坏或损坏。
间隔物119可以包括有机绝缘材料，例如聚酰亚胺。可替代地，间隔物119可以包括诸如氮化硅或氧化硅的无机绝缘材料，或者包括有机绝缘材料和无机绝缘材料。
在实施例中，间隔物119可以与像素限定层118包括不同的材料。可替代地，在另一实施例中，间隔物119可以与像素限定层118包括相同的材料。在这种情况下，可以在使用半色调掩模等的掩模工艺期间，同时形成像素限定层118和间隔物119。
中间层212可以布置在像素限定层118上。中间层212可以包括布置在像素限定层118的开口118OP中的发射层212b。发射层212b可以包括发射预设颜色的光的聚合物或低分子量有机材料。
第一功能层212a和第二功能层212c可以分别布置在发射层212b之下和上。第一功能层212a可以包括例如空穴传输层(HTL)，或者包括HTL和空穴注入层(HIL)。第二功能层212c布置在发射层212b上并且可以省略。第二功能层212c可以包括电子传输层(ETL)和/或电子注入层(EIL)。像下面描述的对电极213一样，第一功能层212a和/或第二功能层212c可以是完全覆盖基板101的公共层。
对电极213可以包括具有低功函数的导电材料。作为示例，对电极213可以包括包含银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或其任何合金的(半)透明层。可替代地，对电极213可以进一步包括在包括上述材料的(半)透明层上的包括ITO、IZO、ZnO或In2O3的层。
在实施例中，封盖层(未示出)可以进一步布置在对电极213上。封盖层可以包括氟化锂(LiF)、无机材料和/或有机材料。
薄膜封装层TFE可以布置在对电极213上。在实施例中，薄膜封装层TFE包括至少一个无机封装层和至少一个有机封装层。图8中示出薄膜封装层TFE包括顺序地堆叠的第一无机封装层310、有机封装层320和第二无机封装层330。
第一无机封装层310和第二无机封装层330可以包括来自氧化铝、氧化钛、氧化钽、氧化铪、氧化锌、氧化硅、氮化硅和氮氧化硅当中的至少一种无机材料。有机封装层320可以包括聚合物类材料。聚合物类材料可以包括丙烯酸类树脂、环氧类树脂、聚酰亚胺和聚乙烯。在实施例中，有机封装层320可以包括丙烯酸酯。
尽管未示出，但是触摸电极层可以布置在薄膜封装层TFE上。光学功能层可以布置在触摸电极层上。触摸电极层可以获得与诸如触摸事件的外部输入相对应的坐标信息。光学功能层可以减小从外部向显示装置入射的光(外部光)的反射率和/或提高从显示装置发射的光的色纯度。在实施例中，光学功能层可以包括延迟器和/或偏振器。延迟器可以包括膜型延迟器或液晶型延迟器。延迟器可以包括λ/2延迟器和/或λ/4延迟器。偏振器可以包括膜型偏振器或液晶型偏振器。膜型偏振器可以包括可拉伸的合成树脂膜，而液晶型偏振器可以包括以预定布置来布置的液晶。延迟器和偏振器中的每一个可以进一步包括保护膜。
在另一实施例中，光学功能层可以包括黑矩阵和滤色器。可以通过考虑分别从显示装置的像素发射的光的颜色来布置滤色器。滤色器中的每一个可以包括红色、绿色或蓝色的颜料或染料。可替代地，除颜料或染料之外，滤色器中的每一个可以进一步包括量子点。可替代地，滤色器中的一些可以不包括颜料或染料，并且可以包括诸如氧化钛的散射颗粒。
在另一实施例中，光学功能层可以包括相消干涉结构。相消干涉结构可以包括分别布置在不同层上的第一反射层和第二反射层。分别被第一反射层和第二反射层反射的第一反射光和第二反射光可以相消地干涉，并且因此可以降低外部光的反射率。
粘合构件可以布置在触摸电极层与光学功能层之间。可以不受限制地使用本领域中公知的粘合构件。粘合构件可以是压敏粘合剂(PSA)。
根据各种实施例，因为在第一方向上连续延伸的半导体图案被形成为一体，所以可以解决有缺陷的像素问题，例如由于外部静电放电而对半导体图案的破坏。因此，可以防止显示装置的缺陷。
至此，尽管已仅主要描述了显示装置，但是本公开不限于此。作为示例，制造该显示装置的方法也落入本公开的范围内。
尽管本文中已经描述了某些实施例和实施方式，但是根据本描述，其他实施例和修改将是显而易见的。因此，本发明构思不限于这些实施例，而是限于所附权利要求的更宽范围以及对于本领域普通技术人员来说将显而易见的各种明显的修改和等同布置。

Claims (20)

1.一种显示装置，包括：
包括第一节点的第一像素；
与所述第一像素相邻并且包括第二节点的第二像素；以及
包括第一电极、第二电极和栅电极的常截止薄膜晶体管，所述第一电极连接到所述第一像素的所述第一节点，所述第二电极连接到所述第二像素的所述第二节点，其中，截止电压被施加到所述栅电极。
2.根据权利要求1所述的显示装置，其中，所述常截止薄膜晶体管进一步包括将所述第一节点连接到所述第二节点的半导体图案。
3.根据权利要求2所述的显示装置，其中，所述第一像素进一步包括：
第一发光元件；
第一驱动薄膜晶体管，被配置为根据第一栅极-源极电压控制流过所述第一发光元件的电流；
第一发射控制薄膜晶体管，被配置为响应于发射控制信号而将所述第一节点连接到所述第一驱动薄膜晶体管的源极；以及
第一栅极初始化薄膜晶体管，被配置为响应于第一扫描信号而将第一初始化电压施加到所述第一驱动薄膜晶体管的栅极，
其中，驱动电压被施加到所述第一节点。
4.根据权利要求3所述的显示装置，其中，所述截止电压是所述驱动电压。
5.根据权利要求3所述的显示装置，其中，所述第二像素进一步包括：
第二发光元件；
第二驱动薄膜晶体管，被配置为根据第二栅极-源极电压控制流过所述第二发光元件的电流；以及
第二栅极初始化薄膜晶体管，被配置为响应于第二扫描信号而将所述第一初始化电压施加到所述第二驱动薄膜晶体管的栅极，
其中，当所述第二栅极初始化薄膜晶体管响应于所述第二扫描信号而导通时，所述第一初始化电压被施加到所述第二节点。
6.根据权利要求5所述的显示装置，其中，所述第二栅极初始化薄膜晶体管包括彼此串联连接的多个薄膜晶体管，并且
所述第二节点布置在所述多个薄膜晶体管之间。
7.根据权利要求6所述的显示装置，其中，当所述多个薄膜晶体管响应于所述第二扫描信号而截止时，所述第二节点处于浮置状态。
8.根据权利要求5所述的显示装置，其中，所述第一像素进一步包括：
阳极初始化薄膜晶体管，被配置为响应于所述第二扫描信号而将第二初始化电压施加到所述第一发光元件的阳极。
9.根据权利要求8所述的显示装置，其中，所述第一像素进一步包括：
包括顶部电极和底部电极的存储电容器，所述驱动电压被施加到所述顶部电极，并且所述底部电极连接到所述第一驱动薄膜晶体管的所述栅极；
扫描薄膜晶体管，被配置为响应于第三扫描信号而将数据电压传输到所述第一驱动薄膜晶体管的所述源极；
补偿薄膜晶体管，被配置为响应于所述第三扫描信号而操作，并且连接在所述第一驱动薄膜晶体管的漏极和所述栅极之间；以及
第二发射控制薄膜晶体管，被配置为响应于所述发射控制信号而将所述第一驱动薄膜晶体管的所述漏极连接到所述第一发光元件的所述阳极。
10.根据权利要求3所述的显示装置，其中，所述第二像素进一步包括：
第二发光元件；
第二驱动薄膜晶体管，被配置为根据第二栅极-源极电压控制流过所述第二发光元件的电流；以及
第二栅极初始化薄膜晶体管，被配置为响应于第二扫描信号而将所述第一初始化电压施加到所述第二驱动薄膜晶体管的栅极，
其中，所述第二节点是所述第二栅极初始化薄膜晶体管的源极或漏极。
11.根据权利要求1所述的显示装置，进一步包括：
在第一方向上延伸的数据线，
其中，所述第一像素在所述第一方向上与所述第二像素相邻。
12.根据权利要求1至11中任一项所述的显示装置，其中，所述第一像素通过所述常截止薄膜晶体管与所述第二像素电绝缘。
13.根据权利要求1所述的显示装置，其中，所述常截止薄膜晶体管的所述栅电极连接到所述第一电极，并且所述截止电压被施加到所述第一电极。
14.一种显示装置，包括：
多个像素，各自布置在第一方向上并且包括发光元件、第一节点和第二节点，驱动电压被施加到所述第一节点，并且第一初始化电压被选择性地施加到所述第二节点；以及
多个常截止薄膜晶体管，与所述多个像素在所述第一方向上交替布置，
其中，所述多个常截止薄膜晶体管中的每一个将所述多个像素中的两个相邻像素当中的第一像素的所述第一节点物理地连接到第二像素的所述第二节点。
15.根据权利要求14所述的显示装置，进一步包括：
在所述第一方向上连续延伸的作为一体的半导体图案，
其中，所述半导体图案包括多个像素区域和多个晶体管区域，所述多个像素区域被分别包括在所述多个像素中，并且所述多个晶体管区域被分别包括在所述多个常截止薄膜晶体管中。
16.根据权利要求14所述的显示装置，其中，所述多个像素中的每一个进一步包括：
驱动薄膜晶体管，被配置为根据栅极-源极电压控制流过所述发光元件的电流；
扫描薄膜晶体管，被配置为响应于第一扫描信号而将数据电压传输到所述驱动薄膜晶体管；以及
包括第一电极和第二电极的存储电容器，所述第一电极连接到所述驱动薄膜晶体管的栅极。
17.根据权利要求16所述的显示装置，其中，所述多个像素中的每一个进一步包括：
补偿薄膜晶体管，被配置为响应于所述第一扫描信号而将所述驱动薄膜晶体管的漏极连接到所述栅极。
18.根据权利要求17所述的显示装置，其中，所述多个像素中的每一个进一步包括：
栅极初始化薄膜晶体管，被配置为响应于第二扫描信号而将所述第一初始化电压施加到所述驱动薄膜晶体管的所述栅极。
19.根据权利要求18所述的显示装置，其中，所述多个像素中的每一个进一步包括：
第一发射控制薄膜晶体管，被配置为响应于发射控制信号而将所述第一节点连接到所述驱动薄膜晶体管的源极；和
第二发射控制薄膜晶体管，被配置为响应于所述发射控制信号而将所述驱动薄膜晶体管的所述漏极连接到所述发光元件的阳极。
20.根据权利要求19所述的显示装置，其中，所述多个像素中的每一个进一步包括：
阳极初始化薄膜晶体管，被配置为响应于第三扫描信号而将第二初始化电压施加到所述发光元件的所述阳极。
CN202111246581.3A 2020-10-29 2021-10-26 显示装置 Pending CN114429752A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200142518A KR20220058714A (ko) 2020-10-29 2020-10-29 표시 장치
KR10-2020-0142518 2020-10-29

Publications (1)

Publication Number Publication Date
CN114429752A true CN114429752A (zh) 2022-05-03

Family

ID=81310667

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111246581.3A Pending CN114429752A (zh) 2020-10-29 2021-10-26 显示装置

Country Status (3)

Country Link
US (1) US11910647B2 (zh)
KR (1) KR20220058714A (zh)
CN (1) CN114429752A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115035873B (zh) * 2022-06-30 2023-09-19 厦门天马微电子有限公司 显示面板和显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3593982B2 (ja) 2001-01-15 2004-11-24 ソニー株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
KR20080066153A (ko) 2007-01-11 2008-07-16 엘지전자 주식회사 정전기 방지 장치
US8422190B2 (en) 2008-09-30 2013-04-16 Tdk Corporation Composite electronic device, manufacturing method thereof, and connection structure of composite electronic device
KR101174327B1 (ko) 2008-09-30 2012-08-16 티디케이가부시기가이샤 복합 전자 디바이스, 그 제조 방법, 및 복합 전자 디바이스의 접속 구조
US10394094B2 (en) * 2013-04-25 2019-08-27 Sharp Kabushiki Kaisha Display device
KR102555397B1 (ko) 2018-06-15 2023-07-14 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR20200016425A (ko) 2018-08-06 2020-02-17 삼성디스플레이 주식회사 유기발광 표시 장치

Also Published As

Publication number Publication date
US11910647B2 (en) 2024-02-20
KR20220058714A (ko) 2022-05-10
US20220140037A1 (en) 2022-05-05

Similar Documents

Publication Publication Date Title
KR20190041046A (ko) 유기 발광 표시 장치
KR102566157B1 (ko) 표시장치
US20160322448A1 (en) Organic light emitting diode display and manufacturing method thereof
US11538413B1 (en) Pixel and display apparatus including the same
KR20190067049A (ko) 유기발광 표시장치
KR20180130024A (ko) 표시 장치
CN111326673B (zh) 显示装置
KR20190051683A (ko) 유기발광 표시장치
US20220199747A1 (en) Display apparatus
US20220320215A1 (en) Display apparatus
US11997896B2 (en) Display apparatus with increased reliability
CN114429752A (zh) 显示装置
CN220935484U (zh) 显示装置
CN218388533U (zh) 显示设备
US20230043605A1 (en) Display apparatus
US20240138200A1 (en) Display panel and display device
US11651734B2 (en) Display panel and display apparatus including the same
CN218353027U (zh) 显示设备
US20240155897A1 (en) Display panel
US20240138216A1 (en) Display panel
US20230247863A1 (en) Display apparatus
US20240138203A1 (en) Display panel
US20240049508A1 (en) Display device and method of manufacturing the same
US20230071490A1 (en) Display panel and electronic apparatus including the same
US20240196676A1 (en) Display apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination