KR20200066499A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20200066499A
KR20200066499A KR1020180153020A KR20180153020A KR20200066499A KR 20200066499 A KR20200066499 A KR 20200066499A KR 1020180153020 A KR1020180153020 A KR 1020180153020A KR 20180153020 A KR20180153020 A KR 20180153020A KR 20200066499 A KR20200066499 A KR 20200066499A
Authority
KR
South Korea
Prior art keywords
area
display area
fan
power supply
display
Prior art date
Application number
KR1020180153020A
Other languages
English (en)
Inventor
박형준
김재원
성승우
안준용
윤영수
윤일구
이지은
인윤경
장동현
조준영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180153020A priority Critical patent/KR20200066499A/ko
Priority to US16/535,030 priority patent/US11355526B2/en
Priority to CN201911188079.4A priority patent/CN111261674A/zh
Priority to EP23166159.6A priority patent/EP4239623A3/en
Priority to EP19212699.3A priority patent/EP3660824A1/en
Publication of KR20200066499A publication Critical patent/KR20200066499A/ko
Priority to US17/832,445 priority patent/US11935903B2/en

Links

Images

Classifications

    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H01L51/5203—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/02—Flexible displays
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Abstract

본 발명은 비발광영역 축소되고 발광 균일도가 향상된 디스플레이 장치를 위하여, 표시영역, 상기 표시영역에 인접한 제1 비표시영역, 제2 비표시영역 및 상기 제1 비표시영역과 상기 제2 비표시영역 사이에 배치된 벤딩영역을 갖는, 기판; 상기 표시영역 상에 배치되는, 표시부; 상기 제1 비표시영역, 상기 벤딩영역 및 상기 제2 비표시영역에 걸쳐 배치되고, 상기 벤딩영역 상에서 제1 이격영역을 사이에 두고 배치된 제1 팬아웃부분 및 제2 팬아웃부분을 포함하는, 팬아웃부; 및 제1 방향을 따라 상기 제1 비표시영역 및 상기 제2 비표시영역 상에 각각 배치된 제1 도전라인 및 제2 도전라인과, 상기 제1 방향과 교차하는 제2 방향을 따라 상기 제1 도전라인과 제2 도전라인을 연결하며 적어도 일부가 상기 제1 이격영역 상에 위치한 제1 연결라인을 포함하는, 제1 전원공급부를 구비하는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치{Display apparatus}
본 발명은 디스플레이 장치에 관한 것으로서, 더 상세하게는 비발광영역 축소되고 발광 균일도가 향상된 디스플레이 장치에 관한 것이다.
디스플레이 장치들 중, 유기발광 디스플레이 장치는 시야각이 넓고 컨트라스트가 우수할 뿐만 아니라 응답속도가 빠르다는 장점을 가지고 있어 차세대 디스플레이 장치로서 주목을 받고 있다.
일반적으로 유기발광 디스플레이 장치는 기판 상에 박막트랜지스터 및 유기발광소자들을 형성하고, 유기발광소자들이 스스로 빛을 발광하여 작동한다. 이러한 유기발광 디스플레이 장치는 휴대폰 등과 같은 소형 제품의 표시부로 사용되기도 하고, 텔레비전 등과 같은 대형 제품의 표시부로 사용되기도 한다.
이러한 유기발광 디스플레이 장치와 같은 디스플레이 장치는 기판 상에 위치한 표시부 및 표시부 일측으로 배선이 연장된 팬아웃부를 갖는다. 이러한 디스플레이 장치에 있어서 적어도 일부를 벤딩시킴으로써, 다양한 각도에서의 시인성을 향상시키거나 비디스플레이영역의 면적을 줄일 수 있다.
이러한 종래의 디스플레이 장치의 경우, 팬아웃부가 위치한 부분의 비발광영역, 즉 데드영역(dead space)를 줄이려는 연구가 지속되고 있으며, 또한 디스플레이 장치가 대면적화, 고해상도화됨에 따라 대면적 배선들에 집중되는 전류량의 분산이 요구되고 있다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 팬아웃 영역의 구조 변경을 통해 데드영역이 최소화되고 발광 균일도가 향상된 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 표시영역, 상기 표시영역에 인접한 제1 비표시영역, 제2 비표시영역 및 상기 제1 비표시영역과 상기 제2 비표시영역 사이에 배치된 벤딩영역을 갖는, 기판; 상기 표시영역 상에 배치되는, 표시부; 상기 제1 비표시영역, 상기 벤딩영역 및 상기 제2 비표시영역에 걸쳐 배치되고, 상기 벤딩영역 상에서 제1 이격영역을 사이에 두고 배치된 제1 팬아웃부분 및 제2 팬아웃부분을 포함하는, 팬아웃부; 및 제1 방향을 따라 상기 제1 비표시영역 및 상기 제2 비표시영역 상에 각각 배치된 제1 도전라인 및 제2 도전라인과, 상기 제1 방향과 교차하는 제2 방향을 따라 상기 제1 도전라인과 제2 도전라인을 연결하며 적어도 일부가 상기 제1 이격영역 상에 위치한 제1 연결라인을 포함하는, 제1 전원공급부를 구비하는, 디스플레이 장치가 제공된다.
본 실시예에 따르면, 상기 제1 연결라인의 적어도 일부는 상기 벤딩영역 상에 위치할 수 있다.
본 실시예에 따르면, 상기 제1 전원공급부의 적어도 일부는 상기 팬아웃부와 중첩할 수 있다.
본 실시예에 따르면, 상기 제1 전원공급부는 상기 제1 비표시영역 및 상기 제2 비표시영역 상에서 상기 팬아웃부와 중첩될 수 있다.
본 실시예에 따르면, 상기 제1 전원공급부는 상기 표시부에 전극전원을 공급할 수 있다.
본 실시예에 따르면, 상기 제1 전원공급부 외곽의 상기 비표시영역 상에 배치되는 제2 전원공급부를 더 포함할 수 있다.
본 실시예에 따르면, 상기 표시부는 화소전극, 상기 화소전극 상에 배치되는 공통전극 및 상기 화소전극과 상기 공통전극 사이에 개재되는 발광층을 포함한 중간층을 구비한 발광소자를 포함하고, 상기 제2 전원공급부는 상기 공통전극에 전기적으로 연결될 수 있다.
본 실시예에 따르면, 상기 제2 전원공급부의 적어도 일부는 상기 팬아웃부와 중첩할 수 있다.
본 실시예에 따르면, 상기 제2 전원공급부는 상기 표시부에 공통전원을 공급할 수 있다.
본 실시예에 따르면, 상기 팬아웃부는 상기 제2 팬아웃부분과 제2 이격영역을 사이에 두고 배치되는 제3 팬아웃부분을 더 포함할 수 있다.
본 실시예에 따르면, 상기 제1 전원공급부는 상기 제2 이격영역 상에 위치한 제2 연결라인을 더 포함할 수 있다.
본 실시예에 따르면, 상기 제2 연결라인의 적어도 일부는 상기 벤딩영역 상에 위치할 수 있다.
본 실시예에 따르면, 상기 제2 전원공급부의 적어도 일부는 상기 제2 이격영역 상에 위치할 수 있다.
본 실시예에 따르면, 상기 제2 전원공급부는, 상기 제1 방향을 따라 상기 제1 비표시영역 및 상기 제2 비표시영역 상에 각각 배치된 제3 도전라인 및 제4 도전라인과, 상기 제2 방향을 따라 상기 제3 도전라인과 제4 도전라인을 연결하며 적어도 일부가 상기 제2 이격영역 상에 위치한 제3 연결라인을 포함할 수 있다.
본 실시예에 따르면, 상기 제3 연결라인의 적어도 일부는 상기 벤딩영역 상에 위치할 수 있다.
본 실시예에 따르면, 상기 제1 전원공급부는 상기 제2 이격영역 상에 위치한 제2 연결라인을 더 포함하고, 상기 제2 전원공급부는, 상기 제1 방향을 따라 상기 제1 비표시영역 및 상기 제2 비표시영역 상에 각각 배치된 제3 도전라인 및 제4 도전라인과, 상기 제2 방향을 따라 상기 제3 도전라인과 제4 도전라인을 연결하며 적어도 일부가 상기 제3 이격영역 상에 위치한 제3 연결라인을 포함할 수 있다.
본 실시예에 따르면, 상기 제3 연결라인의 적어도 일부는 상기 벤딩영역 상에 위치할 수 있다.
본 실시예에 따르면, 상기 제1 연결라인은 상기 벤딩영역 상에서 상기 팬아웃부와 중첩되지 않을 수 있다.
본 실시예에 따르면, 상기 팬아웃부 및 상기 제1 전원공급부는 대칭축을 중심으로 대칭적으로 배치될 수 있다.
본 실시예에 따르면, 상기 벤딩영역은 상기 제1 방향과 평행한 벤딩축을 기준으로 벤딩될 수 있다.
본 실시예에 따르면, 상기 팬아웃부는 복수의 배선을 포함하고, 상기 복수의 배선 각각은, 상기 제1 비표시영역 상에 위치한 제1 도전층, 상기 제2 비표시영역 상에 위치한 제2 도전층 및 상기 벤딩영역 상에 위치하며 상기 제1 도전층과 상기 제2 도전층을 연결하는 연결층을 포함할 수 있다.
본 실시예에 따르면, 상기 표시부는 박막트랜지스터 및 상기 박막트랜지스터에 연결된 발광소자를 포함하고, 상기 박막트랜지스터는 반도체층, 상기 반도체층과 적어도 일부가 중첩하는 게이트전극 및 상기 반도체층과 전기적으로 연결된 전극층을 포함하며, 상기 제1 도전층 및 상기 제2 도전층은 상기 게이트전극과 동일물질을 포함하고, 상기 연결층은 상기 전극층과 동일물질을 포함할 수 있다.
본 실시예에 따르면, 상기 제1 전원공급부는 상기 전극층과 동일물질을 포함할 수 있다.
본 발명의 다른 관점에 따르면, 표시영역, 상기 표시영역에 인접한 제1 비표시영역, 제2 비표시영역 및 상기 제1 비표시영역과 상기 제2 비표시영역 사이에 배치된 벤딩영역을 갖는, 기판; 상기 제1 비표시영역, 상기 벤딩영역 및 상기 제2 비표시영역에 걸쳐 배치되고, 소정 간격 이격되어 배치된 복수의 도전라인을 포함하는, 팬아웃부; 및 상기 제1 비표시영역, 상기 벤딩영역 및 상기 제2 비표시영역에 걸쳐 배치되고, 적어도 일부가 상기 복수의 도전라인 사이에 배치되는, 제1 전원공급부를 구비하는, 디스플레이 장치가 제공된다.
본 실시예에 따르면, 상기 벤딩영역은 제1 방향을 따라 연장된 벤딩축을 기준으로 벤딩되고, 상기 벤딩영역에서 상기 복수의 도전라인 및 상기 제1 전원공급부는 상기 제1 방향과 교차하는 제2 방향으로 배치될 수 있다.
본 실시예에 따르면, 상기 벤딩영역에서 상기 복수의 도전라인과 제1 전원공급부는 서로 중첩하지 않을 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 비발광영역 축소되고 발광 균일도가 향상된 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 관한 디스플레이 장치의 일부를 개략적으로 도시하는 사시도이다.
도 2는 본 발명의 일 실시예에 관한 디스플레이 장치의 일 화소를 개략적으로 도시하는 회로도이다.
도 3은 본 발명의 일 실시예에 관한 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이다.
도 4는 도 1의 A부분을 확대하여 개략적으로 도시하는 평면도이다.
도 5 및 도 6을 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이다.
도 7은 본 발명의 다른 실시예에 따른 디스플레이 장치의 일부를 도시한 평면도이다.
도 8 내지 도 10은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 도시한 평면도들이다.
도 11은 본 발명의 또 다른 실시예에 관한 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이다.
도 12 및 도 13은 본 발명의 또 다른 실시예에 관한 디스플레이 장치의 일부를 개략적으로 도시하는 평면도들이다.
도 14는 본 발명의 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이다.
도 15는 도 14의 E부분을 확대하여 도시한 평면도이다.
도 16은 본 발명의 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이다.
도 17 및 도 18은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 평면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
한편, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. 또한, 막, 영역, 구성 요소 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 "바로 위에" 또는 "바로 상에" 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
본 발명의 일 실시예에 따른 디스플레이 장치는 화상을 표시하는 장치로서, 액정 디스플레이 장치(Liquid Crystal Display), 전기영동 디스플레이 장치(Electrophoretic Display), 유기 발광 디스플레이 장치(Organic Light Emitting Display), 무기 EL 디스플레이 장치(Inorganic Light Emitting Display), 전계 방출 디스플레이 장치(Field Emission Display), 표면 전도 전자 방출 디스플레이 장치(Surface-conduction Electron-emitter Display), 플라즈마 디스플레이 장치(Plasma Display), 음극선관 디스플레이 장치(Cathode Ray Display) 등 일 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 표시 장치로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 표시 장치는 이에 제한되지 않으며, 다양한 방식의 표시 장치일 수 있다.
도 1은 본 발명의 일 실시예에 관한 디스플레이 장치의 일부를 개략적으로 도시하는 사시도이고, 도 2는 본 발명의 일 실시예에 관한 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이다.
도 1을 참조하면, 본 실시예에 따른 디스플레이 장치(1)가 구비하는 기판(100)은 표시영역(DA) 및 표시영역(DA) 주변의 비표시영역(NDA)을 갖고, 비표시영역(NDA)의 일부가 벤딩된 벤딩영역(BA)을 갖는다. 벤딩영역(BA)을 제외한 나머지 영역은 대략 플랫(flat)한 면을 갖는 영역일 수 있다. 기판(100)의 벤딩영역(BA)은 도 1에 도시된 것과 같이 제1 방향(D1)으로 연장된 벤딩축(BAX)을 기준으로 벤딩될 수 있다.
기판(100)은 플렉서블(flexible), 벤더블(bendable) 또는 롤러블(rollable) 특성을 갖는 다양한 물질을 포함할 수 있다. 예컨대, 기판(100)은 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelenen napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyarylate, PAR), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다.
물론 기판(100)은 이와 같은 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 개재된 (실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 등의) 무기물을 포함하는 배리어층을 포함하는 다층구조를 가질 수도 있는 등, 다양한 변형이 가능하다. 다른 실시예로, 기판(100)이 벤딩될 필요가 없는 디스플레이의 경우에는 기판은 글래스를 포함할 수도 있다.
기판(100)에 있어서, 벤딩영역(BA)을 포함한 비표시영역(NDA)의 제1 방향(D1)의 폭은 표시영역(DA)이 위치한 부분의 제1 방향(D1)의 폭보다 작을 수 있다. 또한, 기판(100)의 가장자리의 코너부(100c)는 라운드 형상일 수 있다. 이러한 형상은 도 2와 같이 표시영역(DA)에도 적용될 수 있다.
도 2를 참조하면, 디스플레이 장치는 도 1에 도시된 것과 같이 복수개의 화소들이 위치하는 표시영역(DA)과, 이 표시영역(DA) 외측에 위치하는 비표시영역(NDA)을 갖는다. 이는 기판(100)이 그러한 표시영역(DA) 및 비표시영역(NDA)을 갖는 것으로 이해될 수도 있다. 비표시영역(NDA)은 표시영역(DA) 일측에 집적회로(IC)와 같은 각종 전자소자나 인쇄회로기판 등이 전기적으로 부착되는 영역인 패드영역(PDA)을 포함한다.
도 2는 제조 과정 중의 기판(100) 등의 모습을 나타낸 평면도로 이해될 수도 있다. 최종적인 디스플레이 장치나 디스플레이 장치를 포함하는 스마트폰 등의 전자장치에 있어서는, 사용자에 의해 인식되는 비표시영역(NDA)의 면적을 최소화하기 위해, 도 1과 같이 기판(100) 등의 일부가 벤딩될 수 있다. 예컨대 도 1 및 도 2에 도시된 것과 같이 기판(100)은 제1 방향(D1)으로의 폭이 상이한 부분을 가질 수 있으며, 폭이 좁은 부분에서 제1 방향(D1)과 평행한 벤딩축(BAX)을 중심으로 기판(100)이 벤딩될 수 있다.
이 경우 패드영역(PDA)의 적어도 일부가 표시영역(DA)과 중첩하여 위치하도록 할 수 있다. 물론 패드영역(PDA)이 표시영역(DA)을 가리는 것이 아니라 패드영역(PDA)이 표시영역(DA)의 뒤쪽에 위치하도록, 벤딩방향이 설정된다. 이에 따라 사용자는 표시영역(DA)이 디스플레이 장치의 대부분을 차지하는 것으로 인식하게 된다.
표시영역(DA)의 가장자리는 전체적으로는 직사각형 또는 정사각형과 유사한 형상을 가질 수 있다. 구체적으로, 표시영역(DA)은 상호 마주보는 제1 가장자리(E1)와 제2 가장자리(E2)와, 상호 마주보되 제1 가장자리(E1)와 제2 가장자리(E2) 사이에 위치한 제3 가장자리(E3)와 제4 가장자리(E4)를 포함할 수 있다. 패드영역(PDA)은 제1 가장자리(E1) 내지 제4 가장자리(E4) 중 제4 가장자리(E4)에 인접한다. 이때 제1 가장자리(E1)와 제4 가장자리(E4)를 연결하는 제1 부분(P1)은 라운드 형상을 가질 수 있다. 물론 표시영역(DA)은 제2 가장자리(E2)와 제4 가장자리(E4)를 연결하는 제2 부분(P2)에서도 라운드 형상을 가질 수 있다. 또한, 표시영역(DA)은 가장자리의 그 외의 부분에서도 라운드 형상을 가질 수도 있다.
표시영역(DA) 상에는 복수의 화소를 포함하는 표시부(10)가 배치될 수 있다. 패드영역(PDA) 상에는 도전라인들이 연장되어 배치된 팬아웃부(20)가 배치될 수 있다. 팬아웃부(20)의 일측은 표시부(10)에 연결되고, 타측은 구동회로부(30)에 연결될 수 있다. 구동회로부(30)는 집적회로(IC)와 같은 각종 전자소자를 포함할 수 있다.
도 3은 본 발명의 일 실시예에 관한 디스플레이 장치의 일 화소를 개략적으로 도시하는 회로도이다.
도 3을 참조하면, 화소(PX)는 스캔선(SL) 및 데이터선(DL)에 연결된 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광소자(OLED)를 포함할 수 있다. 화소회로(PC)는 구동 박막 트랜지스터(Td), 스위칭 박막 트랜지스터(Ts), 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막 트랜지스터(Ts)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔 신호에 따라 데이터선(DL)을 통해 입력된 데이터 신호를 구동 박막 트랜지스터(Td)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막 트랜지스터(Ts) 및 구동전압선(PL)에 연결되며, 스위칭 박막 트랜지스터(Ts)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장한다.
구동 박막 트랜지스터(Td)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광소자(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광소자(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광소자(OLED)는 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
도 3에서는 화소(PX)가 2개의 박막 트랜지스터 및 1개의 스토리지 박막 트랜지스터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 화소(PX)의 화소회로(PC)는 3개 이상의 박막 트랜지스터를 포함하거나, 2개 이상의 스토리지 박막 트랜지스터를 포함하는 것과 같이 다양하게 변경될 수 있다.
도 4는 도 1의 A부분을 확대하여 개략적으로 도시하는 평면도이다.
도 4를 참조하면, 비표시영역(NDA)은 표시영역(DA)을 둘러싸는 비표시영역(NDA) 이외에도 제1 비표시영역(NDA1), 제2 비표시영역(NDA2) 및 벤딩영역(BA)을 포함할 수 있다.
벤딩영역(BA)을 중심으로 제1 비표시영역(NDA1)과 제2 비표시영역(NDA2)으로 정의될 수 있다. 제1 비표시영역(NDA1)은 표시영역(DA)의 제4 가장자리(E4)에 인접한 영역으로 표시영역(DA)과 제1 비표시영역(NDA1) 사이에 위치한 영역이다. 제2 비표시영역(NDA2)은 벤딩영역(BA)이 벤딩될 시 정면에서 시인되지 않는 영역으로 벤딩영역(BA)과 구동회로부(30) 사이의 영역이다. 벤딩영역(BA)은 제1 비표시영역(NDA1)과 제2 비표시영역(NDA2)의 사이에 위치할 수 있다.
상술한 것과 같이, 제1 비표시영역(NDA1)은 도 2와 같이 표시영역(DA)의 제1 가장자리(E1) 내지 제3 가장자리(E3)와 접하는 비표시영역(NDA)과 같이, 최종적인 디스플레이 장치나 디스플레이 장치를 포함하는 스마트폰 등의 전자장치에 있어서 사용자에 의해 인식되는 비표시영역(NDA)일 수 있다. 이러한 제1 비표시영역(NDA1) 상에는 팬아웃부(20)가 배치되어, 다른 비표시영역(즉, 표시영역(DA)의 제1 가장자리(E1) 내지 제3 가장자리(E3)와 접하는 비표시영역)에 비해 영역의 폭 자체를 축소화시키는 것이 용이하지 않다.
이에 본 발명의 일 실시예에 따른 디스플레이 장치에서는, 팬아웃부(20)를 "복수의 구간"으로 나누어 설계함으로써 제1 비표시영역(NDA1)의 폭을 줄일 수 있도록 구현하였다. 상기 "복수의 구간"은 도 4에서 이격영역(SA)에 의해 구분될 수 있으며, 팬아웃부(20)의 제1 팬아웃부분(21) 및 제2 팬아웃부분(22)에 각각 대응되는 것으로 이해될 수 있다.
도 4에 도시된 것과 같이 팬아웃부(20)가 벤딩영역(BA) 상에서 이격영역(SA)을 사이에 두고 배치되는 제1 팬아웃부분(21) 및 제2 팬아웃부분(22)를 포함할 수 있다. 이격영역(SA)은 제1 팬아웃부분(21)와 제2 팬아웃부분(22)를 구분 짓는 영역으로, 벤딩영역(BA) 및 제1 비표시영역(NDA1)과 제2 비표시영역(NDA2)의 일부에 걸쳐 위치할 수 있다.
팬아웃부(20)는 복수의 도전라인(CL)을 포함하며, 복수의 도전라인(CL)은 예컨대 구동회로부(30)로부터 인가된 데이터 신호를 표시부(10)로 전달하는 데이터선(DL)일 수 있다.
복수의 도전라인(CL)은 제1 비표시영역(NDA1), 벤딩영역(BA) 및 제2 비표시영역(NDA2)을 순차적으로 지나도록 배치될 수 있다. 도 4와 같이 평면 상에서, 복수의 도전라인(CL)은 적어도 2회 이상 절곡될 수 있다. 복수의 도전라인(CL)이 절곡되는 부분은 제1 비표시영역(NDA1) 및 제2 비표시영역(NDA2) 상에 위치할 수 있다. 벤딩영역(BA)은 스트레스가 집중되므로 복수의 도전라인(CL)이 절곡되는 부분은 단선의 위험이 높은 벤딩영역(BA)을 회피하여 형성되는 것으로 이해될 수 있다.
복수의 도전라인(CL)은 제1 비표시영역(NDA1) 및 제2 비표시영역(NDA2) 상에서 제1 방향(D1) 및 제2 방향(D2)과 교차하는 대각선 방향으로 연장될 수 있고, 벤딩영역(BA) 상에서 제2 방향(D2)과 대략 평행한 방향으로 연장될 수 있다. 벤딩영역(BA) 상에 배치된 복수의 도전라인(CL)의 일부는 제1 비표시영역(NDA1)과 제2 비표시영역(NDA2)으로 일부 연장될 수도 있다.
일 실시예로, 도 4와 같이 제2 팬아웃부분(22)은 제1 팬아웃부분(21)을 사이에 두고 양측에 위치할 수 있다. 전체적으로 팬아웃부(20)는 대칭의 형상으로 구비될 수 있으며, 제2 팬아웃부분(22)은 제1 팬아웃부분(21)을 사이에 두고 대칭적으로 배치될 수 있다. 제1 팬아웃부분(21)은 대칭축(SAX)을 중심으로 대칭의 형상으로 구비되며, 제2 팬아웃부분(22)은 이러한 제1 팬아웃부분(21)을 사이에 두고 일측 및 타측에 각각 배치될 수 있다. 본 발명에서 제1 팬아웃부분(21) 및 제2 팬아웃부분(22)은 이격영역(SA)에 의해 구분될 수 있다.
도 4의 팬아웃부(20)는 제1 팬아웃부분(21) 및 양측에 각각 배치된 제2 팬아웃부분(22)을 포함하여 전체적으로 3개의 구간으로 구분된 것처럼 인식될 수 있다. 다른 실시예로, 팬아웃부(20)는 4개 이상의 구간으로 구분될 수도 있다. 예컨대, 도 8 및 도 9와 같이 팬아웃부(20)는 5구간 이상으로 구분된 팬아웃부분을 포함할 수도 있다.
제1 팬아웃부분(21)는 복수의 제1 도전라인(CL1)을 포함할 수 있다. 복수의 제1 도전라인(CL1)은 n개의 제1-1 도전라인(CL1-1) 내지 제1-n 도전라인(CL1-n)을 포함할 수 있다. 제2 팬아웃부분(22)는 복수의 제2 도전라인(CL2)을 포함할 수 있다. 복수의 제2 도전라인(CL2)은 m개의 제2-1 도전라인(CL2-1) 내지 제2-m 도전라인(CL2-m)을 포함할 수 있다. 이때, 제1 도전라인(CL1)의 개수와 제2 도전라인(CL2)의 개수는 동일할 수도 있고, 상이할 수도 있다.
도 5 및 도 6을 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이다. 도 5는 도 4의 구조에서 제1 전원공급부를 추가적으로 도시한 평면도이며, 도 6은 도 5의 구조에서 제2 전원공급부를 추가적으로 도시한 평면도이다.
도 5를 참조하면, 본 실시예에 따른 디스플레이 장치는 "멀티 라인 구조"를 갖는 제1 전원공급부(40)를 포함한다. 이하, 본 명세서에서 전원공급부가 "멀티 라인 구조"를 갖는다고 함은 제1 비표시영역(NDA1)에 위치한 도전라인과 제2 비표시영역(NDA2)에 위치한 도전라인을 연결하는 연결라인이 2개 이상 대칭적으로 배치되는 것을 의미할 수 있다. 또한, 팬아웃영역(PDA)는 대칭적으로 형성되는바, 대칭으로 형성되는 각 구성요소는 대칭축의 일측을 기준으로 설명한다. 따라서, 이하 "제1 연결라인" 및 "제2 연결라인"은 대칭으로 배치되며 팬아웃영역(PDA)에는 각각 2개의 "제1 연결라인" 및 "제2 연결라인"이 위치할 수 있다.
제1 전원공급부(40)는 제1 도전라인(40a), 제2 도전라인(40b), 제1 도전라인(40a)과 제2 도전라인(40b)을 연결하는 제1 연결라인(40c1) 및 제2 연결라인(40c2)을 포함할 수 있다. 본 실시예에서 제1 전원공급부(40)는 도 3의 구동박막트랜지스터(Td)에 구동전원을 공급하는 전극전원공급배선일 수 있다.
제1 도전라인(40a) 및 제2 도전라인(40b)은 도 5와 같이 제1 방향(D1)을 따라 연장될 수 있다. 제1 도전라인(40a)은 제1 비표시영역(NDA1) 상에 위치하고, 제2 도전라인(40b)은 제2 비표시영역(NDA2) 상에 위치할 수 있다. 제2 비표시영역(NDA2) 상에서 제2 방향(D2)을 따라 기판(100)의 가장자리로 연장된 패드라인(40d)은 제2 도전라인(40b)과 연결되어, 제1 전원공급부(40)로 전원을 공급할 수 있다.
제1 연결라인(40c1) 및 제2 연결라인(40c2)은 제1 방향(D1)과 교차하는 제2 방향(D2)을 따라 연장될 수 있다. 예컨대, 제2 방향(D2)은 제1 방향(D1)과 수직한 방향일 수 있다. 제1 연결라인(40c1) 및 제2 연결라인(40c2)은 벤딩영역(BA) 상에서 제1 도전라인(40a)과 제2 도전라인(40b)을 연결할 수 있다. 제1 연결라인(40c1) 및 제2 연결라인(40c2)은 벤딩영역(BA) 상에 배치될 수 있으며, 제1 도전라인(40a)과 제2 도전라인(40b)을 연결하기 위해 제1 비표시영역(NDA1) 및 제2 비표시영역(NDA2) 측으로 연장될 수 있다.
제1 연결라인(40c1)의 적어도 일부는 제1 팬아웃부분(21) 및 제2 팬아웃부분(22) 사이의 이격영역(SA) 상에 위치할 수 있다. 이때, 적어도 일부라고 함은 제1 연결라인(40c1)이 제1 도전라인(40a)과 제2 도전라인(40b)을 연결하기 위해 팬아웃부(20)과 중첩되는 영역을 제외한 나머지 영역이 이격영역(SA) 상에 위치하는 것으로 이해될 수 있다.
제1 연결라인(40c1)은 벤딩영역(BA) 상에서 팬아웃부(20)와 중첩되지 않을 수 있다. 이는 제1 연결라인(40c1)이 벤딩영역(BA) 상에서 제1 팬아웃부분(21) 및 제2 팬아웃부분(22)과 모두 중첩하지 않는 것을 의미할 수 있다. 이에 대해 도11 내지 도 13에서 자세히 후술하겠지만, 벤딩영역(BA) 상에서 제1 연결라인(40c1)과 제1 및 제2 팬아웃부분(21, 22)은 동일층에 배치되기 때문에, 서로 중첩하여 배치될 수 없다. 반면, 제1 비표시영역(NDA1) 및 제2 비표시영역(NDA2) 상에서 제1 및 제2 도전라인(40a, 40b)과 제1 및 제2 팬아웃부분(21, 22)은 서로 상이한 층에 배치되기 때문에, 서로 중첩하여 배치될 수 있다.
제2 연결라인(40c2)은 팬아웃부(20)의 외측에 배치될 수 있다. 즉, 제2 연결라인(40c2)은 제2 팬아웃부분(22)의 외측에 배치될 수 있다. 제2 연결라인(40c2) 은 벤딩영역(BA) 상에서 제2 팬아웃부분(22)과 중첩하지 않을 수 있다. 다른 실시예로, 제2 연결라인(40c2) 또한 제1 연결라인(40c1)과 나란히 이격영역(SA) 상에 위치할 수도 있다.
상술한 제1 전원공급부(40)의 "라인"들은 배치되는 위치 및 배치되는 방향에 따라 개념적으로 구분된 것으로, 제1 전원공급부(40)의 제1 및 제2 도전라인(40a, 40b), 제1 및 제2 연결라인(40c1, 40c2), 패드라인(40d)은 동일한 공정으로 형성된 일체(一體)의 도전층일 수 있다.
도 6을 참조하면, 비표시영역(NDA) 상에 제2 전원공급부(50)가 배치된다. 제2 전원공급부(50)는 제1 전원공급부(40) 외곽에 배치되며, 도시되지는 않았으나 일측이 개방된 루프(loop) 형태로 표시영역(DA)의 외곽을 둘러싸도록 배치될 수 있다. 본 실시예에서, 제2 전원공급부(50)는 후술할 도 12의 공통전극(330)으로 공통전원을 공급하는 공통전원공급배선일 수 있다.
도 6에서 제2 전원공급부(50)는 팬아웃부(20)와 중첩되지 않도록 도시되나, 다른 실시예로 일부 영역에서 제2 전원공급부(50)는 팬아웃부(20)와 중첩될 수도 있다. 이 경우 제2 전원공급부(50)가 팬아웃부(20)와 중첩되는 영역은 제1 비표시영역(NDA1)에 한정될 수 있다.
이와 같이 본 실시예의 디스플레이 장치에서는 "멀티 라인 구조"의 제1 전원공급부(40)를 포함함으로써, 제1 전원공급부(40)의 전류 분배를 통해 배선의 발열 문제를 해결하고, 표시부의 발광 균일도를 향상시키며, 팬아웃부(20)의 형상을 통해 팬아웃영역(PDA)의 비발광영역(NDA)의 폭을 축소시켜 시인되는 표시영역(DA)을 최대한 확장할 수 있다.
도 7은 본 발명의 다른 실시예에 따른 디스플레이 장치의 일부를 도시한 평면도이다. 도 7은 도 6의 변형실시예로서, 제1 전원공급부(40) 및 제2 전원공급부(50)의 구조에서 차이가 있다. 이하에서는 제1 전원공급부(40) 및 제2 전원공급부(50)의 구조의 차이점을 위주로 설명하고, 중복되는 내용은 생략한다.
도 7을 참조하면, 본 실시예에 따른 디스플레이 장치는 "멀티 라인 구조"를 갖는 제2 전원공급부(50)를 포함한다.
팬아웃부(20)는 벤딩영역(BA) 상에서 이격영역(SA)을 사이에 두고 배치되는 제1 팬아웃부분(21) 및 제2 팬아웃부분(22)을 포함할 수 있다.
제1 전원공급부(40)는 제1 도전라인(40a), 제2 도전라인(40b), 제1 도전라인(40a)과 제2 도전라인(40b)을 연결하는 제1 연결라인(40c1) 및 패드라인(40d)을 포함할 수 있다. 제1 도전라인(40a) 및 제2 도전라인(40b)은 도 7과 같이 제1 방향(D1)을 따라 연장될 수 있다. 제1 도전라인(40a)은 제1 비표시영역(NDA1) 상에 위치하고, 제2 도전라인(40b)은 제2 비표시영역(NDA2) 상에 위치할 수 있다.
제1 연결라인(40c1)은 제1 방향(D1)과 교차하는 제2 방향(D2)을 따라 연장될 수 있다. 제1 연결라인(40c1)은 벤딩영역(BA)을 지나 제1 도전라인(40a)과 제2 도전라인(40b)을 연결할 수 있다. 제1 연결라인(40c1)은 벤딩영역(BA) 상에 배치될 수 있으며, 제1 도전라인(40a)과 제2 도전라인(40b)을 연결하기 위해 제1 비표시영역(NDA1) 및 제2 비표시영역(NDA2) 측으로 연장될 수 있다.
제2 전원공급부(50)는 제3 도전라인(50a), 제4 도전라인(50b), 제3 도전라인(50a)과 제4 도전라인(50b)를 연결하는 제3 연결라인(50c1) 및 제4 연결라인(50c2) 을 포함할 수 있다.
제3 도전라인(50a) 및 제4 도전라인(50b)은 도 7과 같이 제1 방향(D1)을 따라 연장될 수 있다. 제3 및 제4 도전라인(50a, 50b)은 제1 및 제2 도전라인(40a, 40b)과 대략 평행하게 배치될 수 있다. 제3 도전라인(50a)은 제1 비표시영역(NDA1) 상에 위치하고, 제4 도전라인(50b)은 제2 비표시영역(NDA2) 상에 위치할 수 있다.
제3 연결라인(50c1) 및 제4 연결라인(50c2)은 제1 방향(D1)과 교차하는 제2 방향(D2)을 따라 연장될 수 있다. 제3 연결라인(50c1) 및 제4 연결라인(50c2)은 벤딩영역(BA)을 지나 제3 도전라인(50a)과 제4 도전라인(50b)을 연결할 수 있다. 제3 연결라인(50c1) 및 제4 연결라인(50c2)은 벤딩영역(BA) 상에 배치될 수 있으며, 제3 도전라인(50a)과 제4 도전라인(50b)을 연결하기 위해 제1 비표시영역(NDA1) 및 제2 비표시영역(NDA2) 측으로 연장될 수 있다.
패드라인(50d)은 제2 비표시영역(NDA2) 상에서 제2 방향(D2)을 따라 기판(100)의 가장자리로 연장될 수 있다. 패드라인(50d)은 제4 도전라인(50b)과 연결되어, 제2 전원공급부(50)로 전원을 공급할 수 있다.
본 실시예에서, 제1 연결라인(40c1) 및 제3 연결라인(50c1)의 적어도 일부는 제1 팬아웃부분(21) 및 제2 팬아웃부분(22) 사이의 이격영역(SA) 상에 위치할 수 있다. 이때, 적어도 일부라고 함은, 제1 연결라인(40c1)이 제1 도전라인(40a)과 제2 도전라인(40b)을 연결하기 위해 팬아웃부(20)와 중첩되는 영역, 제3 연결라인(50c1)이 제3 도전라인(50a)과 제4 도전라인(50b)을 연결하기 위해 팬아웃부(20)와 중첩되는 영역을 제외한 나머지 영역이 이격영역(SA) 상에 위치하는 것으로 이해될 수 있다.
제1 연결라인(40c1) 및 제3 연결라인(50c1)은 예컨대, 동일층에 배치될 수 있다. 따라서, 제1 연결라인(40c1) 및 제3 연결라인(50c1)은 소정 간격 이격되어 배치될 수 있다. 또한, 제1 연결라인(40c1) 및 제3 연결라인(50c1)은 벤딩영역 상에서 팬아웃부(20)와 중첩되지 않을 수 있다. 이는 제1 연결라인(40c1)이 벤딩영역(BA) 상에서 제1 팬아웃부분(21) 및 제2 팬아웃부분(22)과 모두 중첩하지 않는 것을 의미할 수 있다.
제2 전원공급부(50)의 제4 연결라인(50c2)은 팬아웃부(20)의 외곽에 위치할 수 있다. 마찬가지로, 제4 연결라인(50c2)은 팬아웃부(20)(즉, 제2 팬아웃부분(22))와 중첩되지 않도록 배치될 수 있다.
이와 같이 본 실시예의 디스플레이 장치에서는 "멀티 라인 구조"의 제2 전원공급부(50)를 포함함으로써, 제2 전원공급부(50)의 전류 분배를 통해 배선의 발열 문제를 해결하고, 표시부의 발광 균일도를 향상시키며, 팬아웃부(20)의 형상을 통해 팬아웃영역(PDA)의 비발광영역(NDA)의 폭을 축소시켜 시인되는 표시영역(DA)을 최대한 확장할 수 있다.
도 8 및 도 9는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 도시한 평면도들이다. 도 8 및 도 9는 도 6의 변형실시예로서, 팬아웃부(20), 제1 전원공급부(40) 및 제2 전원공급부(50)의 구조에서 차이가 있다.
먼저 도 8 및 도 9를 참조하면, 본 실시예들에 있어서 팬아웃부(20)는 제1 팬아웃부분(21), 제2 팬아웃부분(22) 및 제3 팬아웃부분(23)을 포함할 수 있다. 제1 팬아웃부분(21)이 중앙부에 위치하고, 제2 팬아웃부분(22)은 제1 팬아웃부분(21)을 사이에 두고 양측에 배치되며, 제3 팬아웃부분(23)은 제1 및 제2 팬아웃부분(21, 22)을 사이에 두고 양측에 배치될 수 있다.
제1 팬아웃부분(21) 및 제2 팬아웃부분(22)은 벤딩영역(BA) 상에서 제1 이격영역(SA1)을 사이에 두고 배치될 수 있다. 제1 팬아웃부분(21) 및 제2 팬아웃부분(22)은 제1 이격영역(SA1)을 제외한 다른 영역에서는 서로 인접하여 배치될 수 있다. 이때, 서로 인접하여 배치된다고 함은 팬아웃부(20)에 포함된 복수의 도전라인들의 간격과 동일하게 제1 팬아웃부분(21) 및 제2 팬아웃부분(22)가 연속적으로 배치되는 것으로 이해될 수 있다.
제2 팬아웃부분(22) 및 제3 팬아웃부분(23)은 상에서 제2 이격영역(SA2)을 사이에 두고 배치될 수 있다. 마찬가지로, 제2 팬아웃부분(22) 및 제3 팬아웃부분(23)은 제2 이격영역(SA2)을 제외한 다른 영역에서는 서로 인접하여 배치될 수 있다.
제1 이격영역(SA1) 및 제2 이격영역(SA2)은 대체로 벤딩영역(BA) 상에 위치하며, 제1 비표시영역(NDA1) 및 제2 비표시영역(NDA2) 측으로 일부 연장될 수 있다. 도 8 및 도 9에서는 제1 이격영역(SA1)의 제1 방향(D1)으로의 폭이 제2 이격영역(SA2)의 제1 방향(D1)으로의 폭보다 좁게 형성된 것으로 도시되었으나, 다른 실시예로, 제1 이격영역(SA1) 및 제2 이격영역(SA2)의 폭은 동일하게 형성될 수 있고, 제1 이격영역(SA1)의 폭이 제2 이격영역(SA2)의 폭에 비해 더 넓게 형성될 수도 있다.
도 8을 참조하면, 본 실시예에 따른 디스플레이 장치는 "멀티 라인 구조"를 갖는 제1 전원공급부(40)를 포함한다. 제1 전원공급부(40)는 제1 도전라인(40a), 제2 도전라인(40b), 제1 도전라인(40a)과 제2 도전라인(40b)을 연결하는 제1 연결라인(40c1), 제2 연결라인(40c2) 및 패드라인(40d)을 포함할 수 있다.
제1 도전라인(40a) 및 제2 도전라인(40b)은 도 8과 같이 제1 방향(D1)을 따라 연장될 수 있다. 제1 도전라인(40a)은 제1 비표시영역(NDA1) 상에 위치하고, 제2 도전라인(40b)은 제2 비표시영역(NDA2) 상에 위치할 수 있다.
제1 연결라인(40c1) 및 제2 연결라인(40c2)은 제1 방향(D1)과 교차하는 제2 방향(D2)을 따라 연장될 수 있다. 제1 연결라인(40c1) 및 제2 연결라인(40c2)은 벤딩영역(BA)을 지나 제1 도전라인(40a)과 제2 도전라인(40b)을 연결할 수 있다.
제1 연결라인(40c1) 및 제2 연결라인(40c2)은 벤딩영역(BA) 상에 배치될 수 있으며, 제1 도전라인(40a)과 제2 도전라인(40b)을 연결하기 위해 제1 비표시영역(NDA1) 및 제2 비표시영역(NDA2) 측으로 연장될 수 있다. 벤딩영역(BA) 상에 배치된 제1 연결라인(40c1) 및 제2 연결라인(40c2)은 벤딩영역(BA) 상에서 팬아웃부(20)와 중첩되지 않을 수 있다. 즉, 제1 연결라인(40c1) 및 제2 연결라인(40c2)은 벤딩영역(BA) 상에서 제1 팬아웃부분(21) 및 제2 팬아웃부분(22)과 중첩되지 않을 수 있다. 한편, 벤딩영역(BA)을 제외한 제1 비표시영역(NDA1) 및 제2 비표시영역(NDA2) 상에서는, 제1 연결라인(40c1) 및 제2 연결라인(40c2)은 팬아웃부(20)와 중첩되어 배치될 수 있다.
제1 연결라인(40c1)은 제1 팬아웃부분(21) 및 제2 팬아웃부분(22) 사이 제1 이격영역(SA1) 상에 배치되고, 제2 연결라인(40c2)은 제2 팬아웃부분(22) 및 제3 팬아웃부분(23) 사이 제2 이격영역(SA2) 상에 배치될 수 있다.
비표시영역(NDA) 상에 제2 전원공급부(50)가 배치된다. 제2 전원공급부(50)는 제1 전원공급부(40) 외곽에 배치되며, 도시되지는 않았으나 일측이 개방된 루프(loop) 형태로 표시영역(DA)의 외곽을 둘러싸도록 배치될 수 있다.
도 8에서 제2 전원공급부(50)는 팬아웃부(20)와 중첩되지 않도록 도시되나, 다른 실시예로 일부 영역에서 제2 전원공급부(50)는 팬아웃부(20)와 중첩될 수도 있다. 이 경우 제2 전원공급부(50)가 팬아웃부(20)와 중첩되는 영역은 제1 비표시영역(NDA1)에 한정될 수 있다.
이와 같이 본 실시예의 디스플레이 장치에서는 "멀티 라인 구조"의 제1 전원공급부(40)를 포함함으로써, 제1 전원공급부(40)의 전류 분배를 통해 배선의 발열 문제를 해결하고, 표시부의 발광 균일도를 향상시키며, 팬아웃부(20)의 형상을 통해 팬아웃영역(PDA)의 비발광영역(NDA)의 폭을 축소시켜 시인되는 표시영역(DA)을 최대한 확장할 수 있다.
한편, 도 9의 디스플레이 장치는 도 8과 유사하되, "멀티 라인 구조"를 갖는 제1 전원공급부(40) 및 제2 전원공급부(50)를 포함한다.
제2 전원공급부(50)는 제3 도전라인(50a), 제4 도전라인(50b), 제3 도전라인(50a)과 제4 도전라인(50b)를 연결하는 제3 연결라인(50c1) 및 제4 연결라인(50c2) 을 포함할 수 있다.
제3 도전라인(50a) 및 제4 도전라인(50b)은 도 9와 같이 제1 방향(D1)을 따라 연장될 수 있다. 제3 및 제4 도전라인(50a, 50b)은 제1 및 제2 도전라인(40a, 40b)과 대략 평행하게 배치될 수 있다. 제3 도전라인(50a)은 제1 비표시영역(NDA1) 상에 위치하고, 제4 도전라인(50b)은 제2 비표시영역(NDA2) 상에 위치할 수 있다.
제3 연결라인(50c1) 및 제4 연결라인(50c2)은 제1 방향(D1)과 교차하는 제2 방향(D2)을 따라 연장될 수 있다. 제3 연결라인(50c1) 및 제4 연결라인(50c2)은 벤딩영역(BA)을 지나 제3 도전라인(50a)과 제4 도전라인(50b)을 연결할 수 있다. 제3 연결라인(50c1) 및 제4 연결라인(50c2)은 벤딩영역(BA) 상에 배치될 수 있으며, 제3 도전라인(50a)과 제4 도전라인(50b)을 연결하기 위해 제1 비표시영역(NDA1) 및 제2 비표시영역(NDA2) 측으로 연장될 수 있다.
패드라인(50d)은 제2 비표시영역(NDA2) 상에서 제2 방향(D2)을 따라 기판(100)의 가장자리로 연장될 수 있다. 패드라인(50d)은 제4 도전라인(50b)과 연결되어, 제2 전원공급부(50)로 전원을 공급할 수 있다.
본 실시예에서, 제1 전원공급부(40)의 제2 연결라인(40c2)과, 제2 전원공급부(50)의 제3 연결라인(50c1)은 제2 이격영역(SA2) 상에 위치할 수 있다. 제2 연결라인(40c2) 및 제3 연결라인(50c1)은 소정 간격 이격되어 서로 평행하게 배치될 수 있다. 제2 연결라인(40c2) 및 제3 연결라인(50c1)은 벤딩영역(BA) 상에서 팬아웃부(20), 즉 제2 팬아웃부분(22) 및 제3 팬아웃부분(23)과 모두 중첩하지 않을 수 있다.
제2 전원공급부(50)의 제4 연결라인(50c2)은 팬아웃부(20)의 외곽에 위치할 수 있다. 마찬가지로, 제4 연결라인(50c2)은 팬아웃부(20)(즉, 제2 팬아웃부분(22))와 중첩되지 않도록 배치될 수 있다.
이와 같이 본 실시예의 디스플레이 장치에서는 "멀티 라인 구조"의 제1 전원공급부(40) 및 제2 전원공급부(50)를 포함함으로써, 제1 전원공급부(40) 및 제2 전원공급부(50)의 전류 분배를 통해 배선의 발열 문제를 해결하고, 표시부의 발광 균일도를 향상시키며, 팬아웃부(20)의 형상을 통해 팬아웃영역(PDA)의 비발광영역(NDA)의 폭을 축소시켜 시인되는 표시영역(DA)을 최대한 확장할 수 있다.
전술한 실시예들에 있어서, 제1 전원공급부(40) 및 제2 전원공급부(50)의 폭, 즉 이들 각각에 포함된 "라인"들의 폭은 전 영역에서 모두 동일한 것으로 도시되었으나, 제1 전원공급부(40) 및 제2 전원공급부(50)의 폭은 도 10과 같이 일부 영역에서 서로 상이하게 구비될 수 있다. 제1 전원공급부(40) 및 제2 전원공급부(50)에 있어서 저항의 크기를 줄이는 것이 효율적이므로, 필요에 따라 일부 영역에서 이들의 폭을 넓게 형성할 수 있다.
벤딩영역(BA)에서 제1 전원공급부(40) 및 제2 전원공급부(50)의 폭은 이격영역(SA)의 폭에 의해 제약이 있으나, 그 외 제1 비표시영역(NDA1) 및 제2 비표시영역(NDA2) 상에서 제1 전원공급부(40) 및 제2 전원공급부(50)는 팬아웃부(20)와 중첩해도 무방하다. 제1 비표시영역(NDA1) 및 제2 비표시영역(NDA2)에서 제1 및 제2 전원공급부(40, 50)와 팬아웃부(20)는 서로 다른 층에 배치되기 때문이다. 따라서, 제1 비표시영역(NDA1) 및 제2 비표시영역(NDA2) 상에서 제1 전원공급부(40) 및 제2 전원공급부(50)의 폭은 다른 부분들에 비해 더 큰 폭을 갖도록 형성할 수 있다.
팬아웃부(20) 외곽의 비표시영역(NDA) 상에서도 다른 소자 및 구조물들을 회피하여 제1 전원공급부(40) 및 제2 전원공급부(50)의 폭을 다양하게 설계할 수 있다.
다른 실시예로 도 17에서는, 도 9와 유사하나 제2 전원공급부(50)가 "멀티 라인 구조"를 갖는 실시예가 도시된다. 도 17의 실시예는 제1 전원공급부(40)는 "멀티 라인 구조"를 갖지 않고, 제2 전원공급부(50) 만이 "멀티 라인 구조"를 갖는 것에서 도 9의 실시예와 차이가 있다. 다만, 이 경우에도 제1 전원공급부(40)의 제1 연결라인(40c1)은 제1 및 제2 팬아웃부(21, 22) 사이의 제1 이격영역(SA1) 상에 위치할 수 있다.
도 17에서 제1 전원공급부(40)의 제1 연결라인(40c1)은 제1 이격영역(SA1) 상에 위치하고, 제2 전원공급부(50)의 제1 연결라인(50c1)은 제2 이격영역(SA2) 상에 위치할 수 있다. 제2 전원공급부(50)의 제2 연결라인(50c2)은 팬아웃부(20)의 외측에 배치될 수 있다.
도 11은 본 발명의 또 다른 실시예에 관한 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이고, 도 12 및 도 13은 본 발명의 또 다른 실시예에 관한 디스플레이 장치의 일부를 개략적으로 도시하는 평면도들이다. 도 12는 도 11의 B-B' 및 C-C'선을 따라 취한 단면에 대응하고, 도 13은 B-B' 및 도 11의 D-D' 선을 따라 취한 단면에 대응한다.
먼저 도 12를 참조하면, 표시영역(DA)에는 유기발광소자(300)와 같은 발광소자 외에도, 전술한 것과 같이 유기발광소자(300)가 전기적으로 연결되는 박막트랜지스터(210)도 위치할 수 있다. 이러한 유기발광소자(300)가 박막트랜지스터(210)에 전기적으로 연결된다는 것은, 화소전극(310)이 박막트랜지스터(210)에 전기적으로 연결되는 것으로 이해될 수 있다.
물론 필요에 따라 기판(100)의 표시영역(DA) 외측의 비표시영역(NDA)에도 박막트랜지스터(미도시)가 배치될 수 있다. 이러한 비표시영역(NDA)에 위치하는 박막트랜지스터는 예컨대 표시영역(DA) 내에 인가되는 전기적 신호를 제어하기 위한 회로부의 일부일 수 있다.
박막트랜지스터(210)는 비정질실리콘, 다결정실리콘 또는 유기반도체물질을 포함하는 반도체층(211), 게이트전극(213), 소스전극(215a) 및 드레인전극(215b)을 포함할 수 있다.
반도체층(211)과 게이트전극(213)과의 절연성을 확보하기 위해, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 게이트절연막(120)이 반도체층(211)과 게이트전극(213) 사이에 개재될 수 있다. 아울러 게이트전극(213)의 상부에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 층간절연막(130)이 배치될 수 있으며, 소스전극(215a) 및 드레인전극(215b)은 그러한 층간절연막(130) 상에 배치될 수 있다. 이와 같이 무기물을 포함하는 절연막은 CVD 또는 ALD(atomic layer deposition)를 통해 형성될 수 있다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다.
이러한 구조의 박막트랜지스터(210)와 기판(100) 사이에는 전술한 것과 같이 버퍼층(110)이 개재될 수 있다. 버퍼층(110)은 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등과 같은 무기물을 포함할 수 있다. 이러한 버퍼층(110)은 기판(100)의 상면의 평활성을 높이거나 기판(100) 등으로부터의 불순물이 박막트랜지스터(210)의 반도체층(211)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다.
박막트랜지스터(210) 상에는 평탄화층(140)이 배치될 수 있다. 예컨대 도 12와 같이 박막트랜지스터(210) 상부에 유기발광소자(300)가 배치될 경우, 평탄화층(140)은 박막트랜지스터(210)를 덮는 보호막 상부를 대체로 평탄화하는 역할을 할 수 있다.
이러한 평탄화층(140)은 예컨대 아크릴, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다. 도 12에서는 평탄화층(140)이 단층으로 도시되어 있으나, 다층일 수도 있는 등 다양한 변형이 가능하다. 그리고 도 12와 같이 평탄화층(140)이 표시영역(DA) 외측에서 개구를 가져, 표시영역(DA)의 평탄화층(140)의 부분과 비표시영역(NDA)의 평탄화층(140)의 부분이 물리적으로 분리되도록 할 수도 있다. 이는 외부에서 침투한 불순물 등이 평탄화층(140) 내부를 통해 표시영역(DA) 내부에까지 도달하는 것을 방지하기 위함이다.
표시영역(DA) 내에 있어서, 평탄화층(140) 상에는, 화소전극(310), 공통전극(330) 및 그 사이에 개재되며 발광층을 포함하는 중간층(320)을 갖는 유기발광소자(300)가 위치할 수 있다.
화소전극(310)은 평탄화층(140) 등에 형성된 컨택홀을 통해 소스전극(215a) 및 드레인전극(215b) 중 어느 하나와 컨택하여 박막트랜지스터(210)와 전기적으로 연결된다.
평탄화층(140) 상부에는 화소정의막(150)이 배치될 수 있다. 이 화소정의막(150)은 각 부화소들에 대응하는 개구, 즉 적어도 화소전극(310)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 도 12와 같은 경우, 화소정의막(150)은 화소전극(310)의 가장자리와 화소전극(310) 상부의 공통전극(330)과의 사이의 거리를 증가시킴으로써 화소전극(310)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 한다. 이와 같은 화소정의막(150)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
유기발광소자(300)의 중간층(320)은 저분자 또는 고분자 물질을 포함할 수 있다. 저분자 물질을 포함할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
중간층(320)이 고분자 물질을 포함할 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 중간층(320)은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.
물론 중간층(320)은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있음은 물론이다. 그리고 중간층(320)은 복수개의 화소전극(310)들에 걸쳐서 일체인 층을 포함할 수도 있고, 복수개의 화소전극(310)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
공통전극(330)은 표시영역(DA) 상부에 배치되는데, 도 12에 도시된 것과 같이 표시영역(DA)을 덮도록 배치될 수 있다. 즉, 공통전극(330)은 복수개의 유기발광소자들에 있어서 일체(一體)로 형성되어 복수개의 화소전극(310)들에 대응할 수 있다.
유기발광소자(300)는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있기에, 봉지층(400)이 이러한 유기발광소자를 덮어 이들을 보호하도록 할 수 있다. 봉지층(400)은 표시영역(DA)을 덮으며 표시영역(DA) 외측까지 연장될 수 있다. 이러한 봉지층(400)은 도 12에 도시된 것과 같이 제1 무기봉지층(410), 유기봉지층(420) 및 제2 무기봉지층(430)을 포함할 수 있다.
제1 무기봉지층(410)은 공통전극(330)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 물론 필요에 따라 제1 무기봉지층(410)과 공통전극(330) 사이에 캐핑층 등의 다른 층들이 개재될 수도 있다. 이러한 제1 무기봉지층(410)은 그 하부의 구조물을 따라 형성되기에, 도 12에 도시된 것과 같이 그 상면이 평탄하지 않게 된다.
유기봉지층(420)은 이러한 제1 무기봉지층(410)을 덮는데, 제1 무기봉지층(410)과 달리 그 상면이 대략 평탄하도록 할 수 있다. 구체적으로, 유기봉지층(420)은 표시영역(DA)에 대응하는 부분에서는 상면이 대략 평탄하도록 할 수 있다. 이러한 유기봉지층(420)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다.
제2 무기봉지층(430)은 유기봉지층(420)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 이러한 제2 무기봉지층(430)은 표시영역(DA) 외측에 위치한 그 자장자리에서 제1 무기봉지층(410)과 컨택함으로써, 유기봉지층(420)이 외부로 노출되지 않도록 할 수 있다.
이와 같이 봉지층(400)은 제1 무기봉지층(410), 유기봉지층(420) 및 제2 무기봉지층(430)을 포함하는바, 이와 같은 다층 구조를 통해 봉지층(400) 내에 크랙이 발생한다고 하더라도, 제1 무기봉지층(410)과 유기봉지층(420) 사이에서 또는 유기봉지층(420)과 제2 무기봉지층(430) 사이에서 그러한 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 표시영역(DA)으로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다.
봉지층(400) 상에는 터치스크린 기능을 위한 다양한 패턴의 터치전극(미도시)을 포함하는 터치유닛(530)이 배치될 수 있다. 터치유닛(530)은 터치전극을 보호하기 위한 터치보호층(미도시)을 더 포함할 수도 있다. 도 12에서 터치유닛(530)은 봉지층(400) 상에 직접 배치될 수 있다. 터치유닛(530)이 봉지층(400) 상에 직접 배치된다고 함은, 터치유닛(530)을 형성하는 절연층 및 도전층이 순차적으로 봉지층(400) 상에 패터닝되어 형성되는 것으로 이해될 수 있다. 물론, 다른 실시예로, 터치유닛(530)이 별도의 패널로 제작되고, 접착층을 통해 봉지층(400) 상에 부착될 수도 있다. 본 실시예에서, 터치유닛(530)은 제2 무기봉지층(430) 상에 배치되나, 경우에 따라 터치유닛(530)과 제2 무기봉지층(430) 사이에 무기절연막 등이 더 배치될 수도 있다.
디스플레이 패널은 기판(100)의 표시부가 위치한 방향(+D3 방향)의 반대방향(-D3 방향)의 면인 하면 상에 위치한 보호필름(170)을 포함한다. 보호필름(170)은 점착층(180)에 의해 기판(100)의 하면 상에 부착될 수 있다.
보호필름(170)은 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET)를 포함할 수 있다. 전술한 것과 같이 보호필름(170)은 점착층(180)에 의해 기판(100)의 하면 상에 부착될 수 있다. 점착층(180)은 예컨대 감압성 접착물질(PSA; pressure sensitive adhesive)을 포함할 수 있다. 이러한 보호필름(170)을 기판(100)의 하면에 부착하는 시점은 상황에 따라 달라질 수 있다.
한편, 터치유닛(530) 상에 투광성 접착제(510, OCA; optically clear adhesive)에 의해 편광판(520)이 부착되도록 하고, 필요에 따라 인쇄회로기판(미도시)이나 전자칩(미도시) 등이 제2 비표시영역(NDA2)에 부착되도록 할 수 있다.
편광판(520)은 외광 반사를 줄이는 역할을 할 수 있다. 예컨대 외광이 편광판(520)을 통과하여 공통전극(330) 상면에서 반사된 후 다시 편광판(520)을 통과할 경우, 편광판(520)을 2회 통과함에 따라 그 외광의 위상이 바뀌게 할 수 있다. 그 결과 반사광의 위상이 편광판(520)으로 진입하는 외광의 위상과 상이하도록 함으로써 소멸간섭이 발생하도록 하여, 결과적으로 외광 반사를 줄임으로써 시인성을 향상시킬 수 있다.
계속해서 도 12를 참조하면, 비표시영역(NDA)의 벤딩영역(BA) 상에는 개구부(OP)가 위치할 수 있다. 개구부(OP)는 기판(100)의 적어도 일부를 노출시키도록, 무기절연부(IL)의 일부를 제거하여 형성할 수 있다. 무기절연부(IL)는 도 12와 같이, 예컨대 버퍼층(110), 게이트절연막(120), 층간절연막(130)을 포함할 수 있다. 다른 실시예로, 층간절연막(130)이 유기물을 포함하는 경우, 무기절연부(IL)는 버퍼층(110), 게이트절연막(120)을 포함할 수 있다.
개구부(OP) 내에는 유기절연층(160a)으로 채워질 수 있다. 무기막은 유기막에 비해 스트레스에 취약하므로, 벤딩영역(BA) 상에 배치된 무기막(즉, 무기절연부(IL))의 일부를 제거한 후 개구부(OP)를 유기절연층(160a)을 채움으로써 벤딩영역(BA)에서의 스트레스를 완화시킬 수 있다.
도 11 및 도 12를 함께 참조하면, 도 11에서는 이격영역(SA)을 사이에 두고 배치된 제1 도전라인(CL1) 및 제2 도전라인(CL2)을 도시한다. 제1 도전라인(CL1)은 제1 팬아웃부분(21)의 최외곽에 배치된 배선으로 이해될 수 있고, 제2 도전라인(CL2)은 제1 팬아웃부분(21)에 인접한 제2 팬아웃부분(22)의 최외곽에 배치되는 배선으로 이해될 수 있다.
제1 도전라인(CL1)은 제1 비표시영역(NDA1) 상에 배치되는 제1 상부도전층(CL1a), 제2 비표시영역(NDA2) 상에 배치되는 제1 하부도전층(CL1b) 및 벤딩영역(BA) 상에 배치되는 제1 연결도전층(CL1c)을 포함할 수 있다.
이와 동일하게, 제2 도전라인(CL2)은 제1 비표시영역(NDA1) 상에 배치되는 제2 상부도전층(CL2a), 제2 비표시영역(NDA2) 상에 배치되는 제2 하부도전층(CL2b) 및 벤딩영역(BA) 상에 배치되는 제2 연결도전층(CL2c)을 포함할 수 있다.
제1 상부도전층(CL1a) 및 제1 하부도전층(CL1b)은 동일층에 배치되고, 제1 연결도전층(CL1c)은 이들과 상이한 층에 배치될 수 있다. 도 12를 참조하면, 일 실시예로, 제1 상부도전층(CL1a) 및 제1 하부도전층(CL1b)은 게이트절연막(120) 상에 배치될 수 있고, 제1 연결도전층(CL1c)은 유기절연층(160a) 및 층간절연막(130) 상에 걸쳐 배치될 수 있다.
제1 상부도전층(CL1a) 및 제1 하부도전층(CL1b)은 박막트랜지스터(210)의 게이트전극(213)과 동일물질을 포함하고, 제1 연결도전층(CL1c)은 소스전극(215a) 및 드레인전극(215b)과 동일물질을 포함할 수 있다. 이때, "층"과 "층"이 "동일물질"을 포함한다고 함은, 동일한 패터닝 공정으로 형성되어, 서로 동일한 층 상에 배치됨을 의미할 수 있다.
제1 상부도전층(CL1a) 및 제1 하부도전층(CL1b)과 제1 연결도전층(CL1c) 사이에는 층간절연막(130)이 개재될 수 있다. 제1 상부도전층(CL1a)과 제1 연결도전층(CL1c), 제1 하부도전층(CL1b)과 제1 연결도전층(CL1c)은 층간절연막(130)에 정의된 컨택홀(CT)을 통해 서로 전기적으로 연결될 수 있다.
제2 도전라인(CL2)도 제1 도전라인(CL1)과 동일하게, 제2 상부도전층(CL2a) 및 제2 하부도전층(CL2b)은 동일층에 배치되고, 제2 연결도전층(CL2c)은 이들과 상이한 층에 배치될 수 있다.
즉, 제1 비표시영역(NDA1) 상에 배치된 제1 상부도전층(CL1a) 및 제2 상부도전층(CL2a)은 동일층에 배치되고, 제2 비표시영역(NDA2) 상에 배치된 제1 하부도전층(CL1b) 및 제2 하부도전층(CL2b)은 동일층에 배치될 수 있다. 일 실시예로, 제1 및 제2 상부도전층(CL1a, CL2a) 및 제1 및 제2 하부도전층(CL1c, CL2c)은 모두 동일층에 배치될 수도 있다.
한편, 이격영역(SA) 상에는 전원공급부(ELV)가 배치될 수 있다. 도 11에 도시된 전원공급부(ELV)는 전술한 실시예들에 있어서 제1 전원공급부(40) 또는 제2 전원공급부(50)의 "연결라인" 중 일부일 수 있다.
도 13을 참조하면, 전원공급부(ELV)는 박막트랜지스터(210)의 소스전극(215a) 및 드레인전극(215b)과 동일물질을 포함할 수 있다. 전원공급부(ELV)는 벤딩영역(BA) 뿐만 아니라 제1 비표시영역(NDA1) 및 제2 비표시영역(NDA2)에서도 박막트랜지스터(210)의 소스전극(215a) 및 드레인전극(215b)과 동일물질을 포함할 수 있다.
따라서, 전원공급부(ELV)는 벤딩영역(BA) 상에서 제1 및 제2 연결도전층(CL1c, CL2c)과는 중첩되지 않으나, 제1 및 제2 비표시영역(NDA1, NDA2) 상에서 제1 및 제2 상부도전층(CL1a, CL2a) 및 제1 및 제2 하부도전층(CL1c, CL2c)과는 중첩될 수 있다.
도 14는 본 발명의 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이고, 도 15는 도 14의 E부분을 확대하여 도시한 평면도이다.
도 14는 전술한 실시예들에 있어서, 브릿지부재(60)를 더 포함한다. 도 14는 도 9를 기반으로 도시되었으나, 브릿지부재(60)는 도 9의 실시예 이외에 다른 실시예들에도 적용될 수 있음은 물론이다.
도 14 및 도 15를 참조하면, 브릿지부재(60)는 도 12의 터치유닛(530)과 디스플레이 패널을 연결시키기 위해 구비될 수 있다. 브릿지부재(60)를 통해 디스플레이 패널로 인가된 전원이 터치유닛(530) 측으로 전달될 수 있다.
브릿지부재(60)는 팬아웃부(20)의 외곽의 비표시영역(NDA) 상에 위치할 수 있다. 도 14에서 브릿지부재(60)는 제1 비표시영역(NDA1) 및 제2 비표시영역(NDA2) 상에 각각 배치될 수 있다.
본 실시예에 따른 디스플레이 장치에서는 제1 내지 제3 팬아웃부분(21, 22, 23)으로 분리 배치된 팬아웃부(20)를 구비함에 따라, 제1 비표시영역(NDA1)의 폭(제1 방향(D1)의 폭)을 축소시킬 수 있다. 이는 다시 말해, 상기 팬아웃부(20) 구조의 적용을 통해 제1 비표시영역(NDA1)에 있어서 팬아웃부(20) 외곽의 면적을 용이하게 활용할 수 있음을 의미할 수 있다. 따라서, 팬아웃부(20) 외곽의 비표시영역(NDA) 상에 배치되는 브릿지부재(60)를 배치할 수 있는 면적이 증가하여, 브릿지부재(60)를 용이하게 형성할 수 있다.
또한, 브릿지부재(60)는 팬아웃부(20)과 이격되어 형성되는 것이 유리하다. 즉, 팬아웃부(20)의 충방전으로 인해 노이즈가 발생하고, 이러한 노이즈는 팬아웃부(20)와 인접하여 배치되는 브릿지부재(60)가 터치유닛(530)으로 전달하는 신호에 영향을 끼칠 수 있다.
따라서, 본 실시예에 따른 디스플레이 장치에서는 제1 전원공급부(40) 및 제2 전원공급부(50)의 "멀티 라인 구조"를 통해 팬아웃부(20)를 쉴딩(shielding)함으로써 팬아웃부(20)의 충방전으로 인해 발생하는 노이즈가 주변 회로에 영향을 끼치는 것을 최소화시킬 수 있다.
지금까지는 디스플레이 장치에 대해서만 주로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 이러한 디스플레이 장치를 제조하기 위한 디스플레이 장치 제조방법 역시 본 발명의 범위에 속한다고 할 것이다.
도 16은 본 발명의 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이다.
도 16을 참조하면, 팬아웃부(20)는 제1 팬아웃부분(21), 제2 팬아웃부분(22), 제3 팬아웃부분(23) 및 제4 팬아웃부분(24)를 포함할 수 있다. 제1 팬아웃부분(21)이 중앙부에 위치하고, 제2 팬아웃부분(22)은 제1 팬아웃부분(21)을 사이에 두고 양측에 배치되며, 제3 팬아웃부분(23)은 제1 및 제2 팬아웃부분(21, 22)을 사이에 두고 양측에 배치되고, 제4 팬아웃부분(24)은 제1 내지 제3 팬아웃부분(21, 22. 23)을 사이에 두고 양측에 배치될 수 있다.
제1 팬아웃부분(21) 및 제2 팬아웃부분(22)은 벤딩영역(BA) 상에서 제1 이격영역(SA1)을 사이에 두고 배치될 수 있다. 제2 팬아웃부분(22) 및 제3 팬아웃부분(23)은 벤딩영역(BA) 상에서 제2 이격영역(SA2)을 사이에 두고 배치될 수 있다. 제3 팬아웃부분(23) 및 제4 팬아웃부분(24)은 벤딩영역(BA) 상에서 제3 이격영역(SA3)을 사이에 두고 배치될 수 있다. 제1 이격영역(SA1) 내지 제3 이격영역(SA3)은 대체로 벤딩영역(BA) 상에 위치하며, 제1 비표시영역(NDA1) 및 제2 비표시영역(NDA2) 측으로 일부 연장될 수 있다.
도 16을 참조하면, 본 실시예에 따른 디스플레이 장치는 "멀티 라인 구조"를 갖는 제1 전원공급부(40) 및 제2 전원공급부(50)를 포함한다. 도 16의 제1 전원공급부(40) 및 제2 전원공급부(50)의 형상은 도 9와 유사하나, 팬아웃부(20)의 형상 및 연결라인들의 배치에서 도 9와 차이가 있다.
도 16에서는 제1 전원공급부(40)의 제1 연결라인(40c1)이 제1 이격영역(SA1) 상에 배치되고, 제2 연결라인(40c2)이 제2 이격영역(SA2) 상에 배치되며, 제2 전원공급부(50)의 제3 연결라인(50c1)이 제3 이격영역(SA3) 상에 배치되고, 제4 연결라인(50c2)은 팬아웃부(20) 외측에 배치될 수 있다. 즉, 본 실시예에서는 제1 연결라인(40c1) 내지 제4 연결라인(50c2)이 모두 팬아웃부(20)의 적어도 일부를 사이에 두고 배치될 수 있다.
대칭으로 배치된 제1 연결라인(40c1)들 사이에는 제1 팬아웃부분(21)이 위치하고, 제1 연결라인(40c1)과 제2 연결라인(40c2) 사이에는 제2 팬아웃부분(22)가 위치하며, 제2 연결라인(40c2)과 제3 연결라인(50c1) 사이에는 제3 팬아웃부분(23)이 위치하고, 제3 연결라인(50c1)과 제4 연결라인(50c2) 사이에는 제4 팬아웃부분(24)이 위치할 수 있다.
이와 같이 본 실시예의 디스플레이 장치에서는 "멀티 라인 구조"의 제1 전원공급부(40) 및 제2 전원공급부(50)를 포함함으로써, 제1 전원공급부(40) 및 제2 전원공급부(50)의 전류 분배를 통해 배선의 발열 문제를 해결하고, 표시부의 발광 균일도를 향상시키며, 팬아웃부(20)의 형상을 통해 팬아웃영역(PDA)의 비발광영역(NDA)의 폭을 축소시켜 시인되는 표시영역(DA)을 최대한 확장할 수 있다.
도 18은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이다.
전술한 실시예들에서는 구동회로부(30)가 기판(100) 상에 직접 구비되었으나, 도 18에서는 구동회로부(30)가 인쇄회로기판(FPCB) 상에 형성되고, 인쇄회로기판(FPCB)이 디스플레이 패널의 패드부(32, 34, 36)와 전기적으로 연결된다. 인쇄회로기판(FPCB) 상에 형성된 구동회로부(30)는 제어부(70)를 통해 제어될 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
DA: 표시영역
NDA1: 제1 비표시영역
NDA2: 제2 비표시영역
SA: 이격영역
10: 표시부
20: 팬아웃부
21: 제1 팬아웃부분
22: 제2 팬아웃부분
23: 제3 팬아웃부분
30: 구동회로부
40: 제1 전원공급부
50: 제2 전원공급부
60: 브릿지부재
100: 기판
210: 박막트랜지스터
300: 유기발광소자
400: 봉지층
530: 터치유닛

Claims (27)

  1. 표시영역, 상기 표시영역에 인접한 제1 비표시영역, 제2 비표시영역 및 상기 제1 비표시영역과 상기 제2 비표시영역 사이에 배치된 벤딩영역을 갖는, 기판;
    상기 표시영역 상에 배치되는, 표시부;
    상기 제1 비표시영역, 상기 벤딩영역 및 상기 제2 비표시영역에 걸쳐 배치되고, 상기 벤딩영역 상에서 제1 이격영역을 사이에 두고 배치된 제1 팬아웃부분 및 제2 팬아웃부분을 포함하는, 팬아웃부; 및
    제1 방향을 따라 상기 제1 비표시영역 및 상기 제2 비표시영역 상에 각각 배치된 제1 도전라인 및 제2 도전라인과, 상기 제1 방향과 교차하는 제2 방향을 따라 상기 제1 도전라인과 제2 도전라인을 연결하며 적어도 일부가 상기 제1 이격영역 상에 위치한 제1 연결라인을 포함하는, 제1 전원공급부;
    를 구비하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1 연결라인의 적어도 일부는 상기 벤딩영역 상에 위치하는, 디스플레이 장치.
  3. 제1항에 있어서,
    상기 제1 전원공급부의 적어도 일부는 상기 팬아웃부와 중첩하는, 디스플레이 장치.
  4. 제3항에 있어서,
    상기 제1 전원공급부는 상기 제1 비표시영역 및 상기 제2 비표시영역 상에서 상기 팬아웃부와 중첩되는, 디스플레이 장치.
  5. 제1항에 있어서,
    상기 제1 전원공급부는 상기 표시부에 전극전원을 공급하는, 디스플레이 장치.
  6. 제1항에 있어서,
    상기 제1 전원공급부 외곽의 상기 비표시영역 상에 배치되는 제2 전원공급부를 더 포함하는, 디스플레이 장치.
  7. 제6항에 있어서,
    상기 표시부는 화소전극, 상기 화소전극 상에 배치되는 공통전극 및 상기 화소전극과 상기 공통전극 사이에 개재되는 발광층을 포함한 중간층을 구비한 발광소자를 포함하고,
    상기 제2 전원공급부는 상기 공통전극에 전기적으로 연결되는, 디스플레이 장치.
  8. 제6항에 있어서,
    상기 제2 전원공급부의 적어도 일부는 상기 팬아웃부와 중첩하는, 디스플레이 장치.
  9. 제6항에 있어서,
    상기 제2 전원공급부는 상기 표시부에 공통전원을 공급하는, 디스플레이 장치.
  10. 제6항에 있어서,
    상기 팬아웃부는 상기 제2 팬아웃부분과 제2 이격영역을 사이에 두고 배치되는 제3 팬아웃부분을 더 포함하는, 디스플레이 장치.
  11. 제10항에 있어서,
    상기 제1 전원공급부는 상기 제2 이격영역 상에 위치한 제2 연결라인을 더 포함하는, 디스플레이 장치.
  12. 제11항에 있어서,
    상기 제2 연결라인의 적어도 일부는 상기 벤딩영역 상에 위치하는, 디스플레이 장치.
  13. 제10항에 있어서,
    상기 제2 전원공급부의 적어도 일부는 상기 제2 이격영역 상에 위치하는, 디스플레이 장치.
  14. 제10항에 있어서,
    상기 제2 전원공급부는, 상기 제1 방향을 따라 상기 제1 비표시영역 및 상기 제2 비표시영역 상에 각각 배치된 제3 도전라인 및 제4 도전라인과, 상기 제2 방향을 따라 상기 제3 도전라인과 제4 도전라인을 연결하며 적어도 일부가 상기 제2 이격영역 상에 위치한 제3 연결라인을 포함하는, 디스플레이 장치.
  15. 제14항에 있어서,
    상기 제3 연결라인의 적어도 일부는 상기 벤딩영역 상에 위치하는, 디스플레이 장치.
  16. 제6항에 있어서,
    상기 팬아웃부는 상기 제2 팬아웃부분과 제2 이격영역을 사이에 두고 배치되는 제3 팬아웃부분 및 상기 제3 팬아웃부분과 제3 이격영역을 사이에 두고 배치되는 제4 팬아웃부분을 더 포함하는, 디스플레이 장치.
  17. 제16항에 있어서,
    상기 제1 전원공급부는 상기 제2 이격영역 상에 위치한 제2 연결라인을 더 포함하고,
    상기 제2 전원공급부는, 상기 제1 방향을 따라 상기 제1 비표시영역 및 상기 제2 비표시영역 상에 각각 배치된 제3 도전라인 및 제4 도전라인과, 상기 제2 방향을 따라 상기 제3 도전라인과 제4 도전라인을 연결하며 적어도 일부가 상기 제3 이격영역 상에 위치한 제3 연결라인을 포함하는, 디스플레이 장치.
  18. 제17항에 있어서,
    상기 제3 연결라인의 적어도 일부는 상기 벤딩영역 상에 위치하는, 디스플레이 장치.
  19. 제1항에 있어서,
    상기 제1 연결라인은 상기 벤딩영역 상에서 상기 팬아웃부와 중첩되지 않는, 디스플레이 장치.
  20. 제1항에 있어서,
    상기 팬아웃부 및 상기 제1 전원공급부는 대칭축을 중심으로 대칭적으로 배치되는, 디스플레이 장치.
  21. 제1항에 있어서,
    상기 벤딩영역은 상기 제1 방향과 평행한 벤딩축을 기준으로 벤딩되는, 디스플레이 장치.
  22. 제1항에 있어서,
    상기 팬아웃부는 복수의 배선을 포함하고, 상기 복수의 배선 각각은,
    상기 제1 비표시영역 상에 위치한 제1 도전층, 상기 제2 비표시영역 상에 위치한 제2 도전층 및 상기 벤딩영역 상에 위치하며 상기 제1 도전층과 상기 제2 도전층을 연결하는 연결층을 포함하는, 디스플레이 장치.
  23. 제22항에 있어서,
    상기 표시부는 박막트랜지스터 및 상기 박막트랜지스터에 연결된 발광소자를 포함하고,
    상기 박막트랜지스터는 반도체층, 상기 반도체층과 적어도 일부가 중첩하는 게이트전극 및 상기 반도체층과 전기적으로 연결된 전극층을 포함하며,
    상기 제1 도전층 및 상기 제2 도전층은 상기 게이트전극과 동일물질을 포함하고, 상기 연결층은 상기 전극층과 동일물질을 포함하는, 디스플레이 장치.
  24. 제23항에 있어서,
    상기 제1 전원공급부는 상기 전극층과 동일물질을 포함하는, 디스플레이 장치.
  25. 표시영역, 상기 표시영역에 인접한 제1 비표시영역, 제2 비표시영역 및 상기 제1 비표시영역과 상기 제2 비표시영역 사이에 배치된 벤딩영역을 갖는, 기판;
    상기 제1 비표시영역, 상기 벤딩영역 및 상기 제2 비표시영역에 걸쳐 배치되고, 소정 간격 이격되어 배치된 복수의 도전라인을 포함하는, 팬아웃부; 및
    상기 제1 비표시영역, 상기 벤딩영역 및 상기 제2 비표시영역에 걸쳐 배치되고, 적어도 일부가 상기 복수의 도전라인 사이에 배치되는, 제1 전원공급부;
    를 구비하는, 디스플레이 장치.
  26. 제25항에 있어서,
    상기 벤딩영역은 제1 방향을 따라 연장된 벤딩축을 기준으로 벤딩되고,
    상기 벤딩영역에서 상기 복수의 도전라인 및 상기 제1 전원공급부는 상기 제1 방향과 교차하는 제2 방향으로 배치되는, 디스플레이 장치.
  27. 제25항에 있어서,
    상기 벤딩영역에서 상기 복수의 도전라인과 제1 전원공급부는 서로 중첩하지 않는, 디스플레이 장치.
KR1020180153020A 2018-11-30 2018-11-30 디스플레이 장치 KR20200066499A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020180153020A KR20200066499A (ko) 2018-11-30 2018-11-30 디스플레이 장치
US16/535,030 US11355526B2 (en) 2018-11-30 2019-08-07 Display apparatus
CN201911188079.4A CN111261674A (zh) 2018-11-30 2019-11-28 显示装置
EP23166159.6A EP4239623A3 (en) 2018-11-30 2019-11-29 Display apparatus
EP19212699.3A EP3660824A1 (en) 2018-11-30 2019-11-29 Display apparatus
US17/832,445 US11935903B2 (en) 2018-11-30 2022-06-03 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180153020A KR20200066499A (ko) 2018-11-30 2018-11-30 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20200066499A true KR20200066499A (ko) 2020-06-10

Family

ID=68762479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180153020A KR20200066499A (ko) 2018-11-30 2018-11-30 디스플레이 장치

Country Status (4)

Country Link
US (2) US11355526B2 (ko)
EP (2) EP4239623A3 (ko)
KR (1) KR20200066499A (ko)
CN (1) CN111261674A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109950222B (zh) * 2019-03-28 2021-08-31 京东方科技集团股份有限公司 一种柔性显示面板和显示装置
CN110993817B (zh) * 2019-11-26 2020-12-25 武汉华星光电半导体显示技术有限公司 Oled显示面板
CN113990884A (zh) * 2020-07-27 2022-01-28 京东方科技集团股份有限公司 驱动基板及其制备方法和显示装置
CN112198983B (zh) * 2020-09-29 2024-03-19 京东方科技集团股份有限公司 一种显示基板及显示装置
KR20220079760A (ko) 2020-12-04 2022-06-14 삼성디스플레이 주식회사 디스플레이 장치
US11550414B2 (en) * 2020-12-30 2023-01-10 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Touch display screen and touch display device
CN115210879A (zh) * 2021-02-09 2022-10-18 京东方科技集团股份有限公司 显示面板及显示装置
CN113342209B (zh) * 2021-06-25 2023-05-02 武汉华星光电技术有限公司 一种显示面板及显示装置
CN114708797B (zh) * 2022-03-31 2024-02-27 武汉华星光电技术有限公司 显示面板及显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100807277B1 (ko) 2006-08-10 2008-02-28 삼성전자주식회사 표시장치와 그 제조방법
KR101117725B1 (ko) 2009-11-11 2012-03-07 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102169459B1 (ko) * 2013-12-06 2020-10-26 삼성디스플레이 주식회사 표시 장치 및 멀티 패널 표시 장치
KR102562898B1 (ko) 2016-03-31 2023-08-04 삼성디스플레이 주식회사 표시 장치
KR102483894B1 (ko) 2016-04-05 2023-01-02 삼성디스플레이 주식회사 표시 장치
KR102525124B1 (ko) 2016-04-05 2023-04-26 삼성디스플레이 주식회사 표시 장치
KR102515715B1 (ko) * 2016-06-10 2023-03-30 엘지전자 주식회사 디스플레이 장치
KR102373441B1 (ko) * 2017-03-31 2022-03-14 삼성디스플레이 주식회사 디스플레이 장치
KR102265542B1 (ko) * 2017-05-31 2021-06-15 엘지디스플레이 주식회사 플렉서블 표시 장치
CN107315500B (zh) * 2017-06-29 2020-03-20 厦门天马微电子有限公司 阵列基板和触控显示面板
KR20200066504A (ko) * 2018-11-30 2020-06-10 삼성디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
US11355526B2 (en) 2022-06-07
EP3660824A1 (en) 2020-06-03
CN111261674A (zh) 2020-06-09
US11935903B2 (en) 2024-03-19
US20220302179A1 (en) 2022-09-22
US20200176540A1 (en) 2020-06-04
EP4239623A2 (en) 2023-09-06
EP4239623A3 (en) 2023-11-22

Similar Documents

Publication Publication Date Title
US10937855B2 (en) Display apparatus and fan-out portion
KR102649144B1 (ko) 디스플레이 장치
KR20200066499A (ko) 디스플레이 장치
EP3327809B1 (en) Display device
KR102373441B1 (ko) 디스플레이 장치
KR102427667B1 (ko) 디스플레이 장치
KR102562901B1 (ko) 디스플레이 장치
EP3680756A1 (en) Display device with a touch unit having external light reflection prevention unit
US11605693B2 (en) Display apparatus having a bending area with differently shaped wirings
KR20180018966A (ko) 디스플레이 장치
JP2019020726A (ja) ディスプレイ装置
US11706959B2 (en) Testing structure and display device including the same
KR102605586B1 (ko) 디스플레이 장치
US11562690B2 (en) Display apparatus
US11737323B2 (en) Display device
KR20180049469A (ko) 디스플레이 장치
US11043548B2 (en) Light-emitting display apparatus
KR20240026333A (ko) 디스플레이 장치
KR20240015220A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal