KR102605586B1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR102605586B1
KR102605586B1 KR1020180080656A KR20180080656A KR102605586B1 KR 102605586 B1 KR102605586 B1 KR 102605586B1 KR 1020180080656 A KR1020180080656 A KR 1020180080656A KR 20180080656 A KR20180080656 A KR 20180080656A KR 102605586 B1 KR102605586 B1 KR 102605586B1
Authority
KR
South Korea
Prior art keywords
pad
fan
conductive layer
disposed
out wiring
Prior art date
Application number
KR1020180080656A
Other languages
English (en)
Other versions
KR20200007114A (ko
Inventor
조승환
최종현
김태현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180080656A priority Critical patent/KR102605586B1/ko
Priority to PCT/KR2019/004690 priority patent/WO2020013427A1/ko
Priority to CN201980046418.7A priority patent/CN112424971B/zh
Priority to US17/259,523 priority patent/US12035583B2/en
Publication of KR20200007114A publication Critical patent/KR20200007114A/ko
Application granted granted Critical
Publication of KR102605586B1 publication Critical patent/KR102605586B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/871Self-supporting sealing arrangements
    • H10K59/8722Peripheral sealing arrangements, e.g. adhesives, sealants

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명의 일 실시예는, 화소에 의해서 화상이 구현되는 표시영역과 상기 표시영역 주변의 주변영역을 구비한 기판; 상기 주변영역에 배치되며, 서로 인접한 제1패드 및 제2패드를 포함하는 패드부; 상기 제1패드의 하부에서 상기 제1패드와 제1콘택홀을 통해 연결되어 상기 표시영역으로 연장된 제1팬아웃배선, 및 상기 제2패드의 하부에서 상기 제2패드와 제2콘택홀을 통해 연결되어 상기 표시영역으로 연장된 제2팬아웃배선을 포함하는 팬아웃 배선부; 및 상기 팬아웃 배선부의 상부와 상기 패드부의 하부 사이에서, 상기 팬아웃 배선부와 상기 패드부의 중첩영역과 적어도 일부 대응되도록 배치된 도전층;을 포함하며, 상기 제2팬아웃 배선은 상기 제1패드와 적어도 일부 중첩하는, 디스플레이 장치를 개시한다.

Description

디스플레이 장치{Display apparatus}
본 발명의 실시예들은 디스플레이 장치에 관한 것으로, 보다 상세하게는 패드부와 중첩되는 팬아웃 배선을 구비한 디스플레이 장치에 관한 것이다.
디스플레이 장치는 데이터를 시각적으로 표시하는 장치이다. 이러한 디스플레이 장치는 표시영역과 표시영역 외곽의 주변영역으로 구획된 기판을 포함한다. 상기 표시영역에는 스캔 라인과 데이터 라인이 상호 절연되어 형성되고, 상기 스캔 라인 및 상기 데이터 라인에 연결된 복수의 화소들이 배치된다. 또한, 상기 표시영역에는 상기 화소들 각각에 대응하여 박막트랜지스터 및 상기 박막트랜지스터와 전기적으로 연결되는 화소전극이 구비된다. 또한, 상기 표시영역에는 상기 화소들에 공통으로 구비되는 대향전극이 구비된다. 주변영역에는 표시영역에 전기적 신호를 전달하는 다양한 배선들, 스캔 구동부, 데이터 구동부, 제어부 등이 구비될 수 있다.
이러한 디스플레이 장치는 그 용도가 다양해지고 있다. 이에 따라, 디스플레이 장치의 주변영역을 줄이거나 효율적으로 활용하기 위한 방안에 대한 연구가 활발히 진행되고 있다.
본 발명의 실시예들은 디스플레이 장치의 주변영역에 배치된 패드부와 팬아웃 배선부를 중첩되게 배치한 디스플레이 장치를 제공하고자 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예는, 화소에 의해서 화상이 구현되는 표시영역과 상기 표시영역 주변의 주변영역을 구비한 기판; 상기 주변영역에 배치되며, 서로 인접한 제1패드 및 제2패드를 포함하는 패드부; 상기 제1패드의 하부에서 상기 제1패드와 제1콘택홀을 통해 연결되어 상기 표시영역으로 연장된 제1팬아웃배선, 및 상기 제2패드의 하부에서 상기 제2패드와 제2콘택홀을 통해 연결되어 상기 표시영역으로 연장된 제2팬아웃배선을 포함하는 팬아웃 배선부; 및 상기 팬아웃 배선부의 상부와 상기 패드부의 하부 사이에서, 상기 팬아웃 배선부와 상기 패드부의 중첩영역과 적어도 일부 대응되도록 배치된 도전층;을 포함하며, 상기 제2팬아웃 배선은 상기 제1패드와 적어도 일부 중첩하는, 디스플레이 장치를 개시한다.
일 실시예에 있어서, 상기 도전층은 상기 제1패드의 일부 및 상기 제2패드의 일부에 대응되도록 일체(一體)로 구비될 수 있다.
일 실시예에 있어서,상기 도전층은 상기 제1콘택홀 및 상기 제2콘택홀과는 중첩되지 않을 수 있다.
일 실시예에 있어서, 상기 도전층은 정전압이 인가될 수 있다.
일 실시예에 있어서, 상기 제1패드는 제1단부 및 제2단부를 포함하며, 상기 제2단부는 상기 제1단부와 상기 표시영역 사이에 배치되고, 상기 제1콘택홀은 상기 제1단부 보다 상기 제2단부에 가깝게 배치될 수 있다.
일 실시예에 있어서, 상기 도전층은 상기 패드부 전체와 대응되도록 배치되며, 상기 제1콘택홀 및 상기 제2콘택홀과 대응되는 개구부를 구비할 수 있다.
일 실시예에 있어서, 상기 제1패드 및 제2패드는 제1방향을 따라 배치되며, 상기 제2팬아웃 배선의 적어도 일부는 상기 제1방향 및 상기 제1방향과 수직인 제2방향 사이의 방향으로 연장될 수 있다.
일 실시예에 있어서, 상기 제1패드는 직사각형 형상으로 구비되며, 상기 직사각형의 일변이 상기 제1방향에 대해서 기울어지도록 배치될 수 있다.
일 실시예에 있어서, 상기 패드부는 제1방향을 따라 연장된 복수의 패드를 포함하는 제1서브_패드부, 및 제1방향을 따라 연장된 복수의 패드를 포함하는 제2서브_패드부를 포함하며, 상기 제1서브_패드부 및 상기 제2서브_패드부는 상기 제1방향과 교차하는 제2방향으로 배치될 수 있다.
일 실시예에 있어서, 상기 도전층은 상기 제1서브_패드부에 대응되는 제1서브_도전층 및 상기 제2서브_패드부에 대응되는 제2서브_도전층을 포함하며, 상기 제1서브_도전층 및 제2서브_도전층은 서로 이격되어 배치될 수 있다.
일 실시예에 있어서, 상기 표시영역에는 반도체층, 게이트전극, 소스전극, 및 드레인전극을 포함하는 박막트랜지스터와, 제1전극 및 제2전극을 포함하는 스토리지 커패시터가 배치되며, 상기 도전층은 상기 소스전극과 동일층에 배치되며, 상기 제1팬아웃 배선은 상기 제1전극 또는 제2전극과 동일층에 배치될 수 있다.
일 실시예에 있어서, 상기 제1팬아웃 배선은 상기 제1전극과 동일층에 배치되며, 상기 제2팬아웃 배선은 상기 제2전극과 동일층에 배치될 수 있다.
일 실시예에 있어서, 상기 박막트랜지스터는 상기 스토리지 커패시터와 중첩 배치될 수 있다.
일 실시예에 있어서, 상기 표시영역을 밀봉하는 밀봉기판; 및 상기 주변영역에서 상기 기판과 상기 밀봉기판을 합착하는 밀봉부재;를 더 포함하며, 상기 도전층 및 상기 패드부는 상기 밀봉부와 적어도 일부 중첩할 수 있다.
본 발명의 다른 실시예는, 화소에 의해서 화상이 구현되는 표시영역과 상기 표시영역 주변의 주변영역을 구비한 기판; 상기 주변영역에 배치되며, 복수의 패드를 포함하는 패드부; 상기 패드부 상에 실장된 제어부; 상기 복수의 패드와 연결되어 상기 표시영역으로 연장된 복수의 팬아웃 배선을 포함하는 팬아웃 배선부; 및 상기 패드부와 적어도 일부 중첩하며 배치되며, 정전압이 인가되는 도전층;을 포함하는, 디스플레이 장치를 개시한다.
일 실시예에 있어서, 상기 표시영역에는 화소전극, 유기발광층을 포함하는 중간층, 및 대향전극을 포함하는 유기발광소자가 배치되며, 상기 도전층에는 상기 대향전극에 인가되는 전압이 인가될 수 있다.
일 실시예에 있어서, 상기 패드부 및 상기 팬아웃 배선부는 서로 다른층에서 적어도 일부 중첩되도록 구비되며, 상기 도전층은 상기 패드부의 하부 및 상기 팬아웃 배선부의 상부 사이에 배치될 수 있다.
일 실시예에 있어서, 상기 도전층은 상기 복수의 패드 각각의 일부에 대응되도록 일체(一體)로 구비될 수 있다.
일 실시예에 있어서, 상기 패드부의 복수의 패드 각각은 상기 팬아웃 배선부의 복수의 팬아웃 배선 각각과 콘택홀을 통해 연결되며, 상기 도전층은 상기 콘택홀과 비중첩될 수 있다.
일 실시예에 있어서, 상기 패드부는 제1패드 및 제2패드를 포함하고, 상기 팬아웃 배선부는 상기 제1패드와 연결되는 제1팬아웃 배선 및 상기 제2패드와 연결되는 제2팬아웃 배선을 포함하며, 상기 제1패드는 상기 제2팬아웃 배선과 적어도 일부 중첩될 수 있다.
상기한 바와 같이, 본 발명의 실시예들에 따른 디스플레이 장치는 패드부와 팬아웃 배선부를 중첩 배치하여 주변영역의 공간을 축소할 수 있다. 또한, 패드부와 팬아웃 배선부의 중첩영역에 대응되도록 도전층이 배치되고 있어, 패드부와 팬아웃 배선부 간의 간섭 현상을 방지할 수 있으며, 제어부의 압착 본딩에 의한 불량을 방지할 수 있다.
물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다.
도 2a 및 도 2b는 본 발명의 일 실시예예 따른 디스플레이 장치의 어느 하나의 화소의 등가회로도들이다.
도 3은 도 1의 A부분을 확대한 확대도이다.
도 4는 본 발명의 실시예와 비교하기 위한 비교예이다.
도 5는 도 1의 I-I'선 및 도 3의 II-II'선에 따른 단면을 개략적으로 나타낸 도면이다.
도 6은 본 발명의 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 나타낸 평면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 나타낸 평면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 나타낸 평면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 나타낸 평면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 나타낸 단면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 나타낸 단면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 나타낸 평면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
디스플레이 장치는 화상을 표시하는 장치로서, 액정 표시 장치(Liquid Crystal Display), 전기영동 표시 장치(Electrophoretic Display), 유기 발광 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Inorganic Light Emitting Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 플라즈마 표시 장치(Plasma Display), 음극선관 표시 장치(Cathode Ray Display) 등 일 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 디스플레이 장치로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 디스플레이 장치는 이에 제한되지 않으며, 다양한 방식의 디스플레이 장치가 사용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다.
도 1을 참조하면, 디스플레이 장치의 기판(110)은 표시영역(DA) 및 표시영역(DA) 주변의 주변영역(PA)으로 구획된다. 표시영역(DA)는 복수의 화소(PX)가 포함되어 있어, 화상이 구현된다. 상기 복수의 화소(PX)들은 스캔선 및 상기 스캔선과 교차하는 데이터선에 연결될 수 있다. 또한, 복수의 화소(PX)들은 구동전압선(PL)과 연결될 수 있다.
각 화소(PX)는 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출하며, 일 예로 유기발광소자(organic light emitting diode)를 포함할 수 있다. 또한, 각 화소(PX)는 박막트랜지스터(Thin Film Transistor: TFT), 스토리지 커패시터(Capacitor) 등의 소자가 더 포함될 수 있다. 표시영역(DA)은 화소(PX)들에서 방출되는 빛을 통해 소정의 이미지를 제공한다. 본 명세서에서의 화소(PX)라 함은 전술한 바와 같이 적색, 녹색, 청색 또는 백색 중 어느 하나의 색상의 빛을 방출하는 부화소를 나타낸다.
주변영역(PA)은 화소(PX)들이 배치되지 않은 영역으로, 이미지를 제공하지 않는다. 주변영역(PA)에는 서로 다른 전원전압을 인가하는 제1전원전압선(10), 제2전원전압선(20)이 배치될 수 있다. 또한, 주변영역(PA)에는 제1스캔 구동부(30), 제2스캔 구동부(40), 패드부(50)가 배치될 수 있다.
제1전원전압선(10)은 주변영역(PA)에서 표시영역(DA)의 하단부에 대응하도록 배치될 수 있다. 제1전원전압선(10)에는 표시영역(DA)에 배치된 복수의 화소(PX)들에게 구동전압을 전달하는 복수의 구동전압선(PL)들이 연결될 수 있다. 한편, 제1전원전압선(10)은 패드부(50)의 패드(56)와 연결될 수 있다.
제2전원전압선(20)은 주변영역(PA)에서 표시영역(DA)을 부분적으로 둘러싸도록 배치될 수 있다. 일부 실시예에서, 제2전원전압선(20)은 제1전원전압선(10)과 인접한 표시영역(DA)의 어느 하나의 변을 제외한 나머지 변들을 따라 연장될 수 있다. 그러나, 이에 한정되지 않는다. 제2전원전압선(20)은 표시영역(DA)의 어느 하나의 변 또는 두 개의 변과 대응되도록 배치될 수 있는 등 다양한 변형이 가능하다. 제2전원전압선(20)은 패드부(50)의 패드(54)와 연결될 수 있다.
제1스캔 구동부(30) 및 제2스캔 구동부(40)는 주변영역(PA)에서 표시영역(DA)을 사이에 두고 배치될 수 있다. 즉, 제1스캔 구동부(30)는 표시영역(DA)의 좌측에 대응되도록 배치될 수 있으며, 제2스캔 구동부(40)은 표시영역(DA)의 우측에 대응되도록 배치될 수 있다. 제1스캔 구동부(30)에서 생성된 스캔 신호는 제1스캔선을 통해 일부 화소들(PX)에 제공되고, 제2스캔 구동부(40)에서 생성된 스캔 신호는 제2스캔선을 통해 일부 화소들(PX)에 제공될 수 있다.
일부 실시예에서, 제1스캔 구동부(30) 및 제2스캔 구동부(40)는 표시영역(DA)의 양측에 배치되며, 듀얼 스캐닝할 수 있다. 예컨대, 제1스캔 구동부(30)는 표시영역(DA)에 구비된 화소들(PX) 중 일부 화소들(PX)에 스캔 신호를 생성하여 전달하고, 제2스캔 구동부(40)는 표시영역(DA)에 구비된 화소들(PX) 중 나머지 화소들(PX)에 스캔 신호를 생성하여 전달할 수 있다. 제1스캔 구동부(30) 및 제2스캔 구동부(40)는 동기 처리된 클럭 신호에 의해 동기화될 수 있다.
도면에서, 스캔 구동부(30, 40)가 표시영역(DA)의 양측에 배치된 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 스캔 구동부(30, 40)는 표시영역(DA)의 일측에만 배치될 수도 있고, 스캔 구동부를 인쇄회로기판 등에 배치하는 경우는 주변영역(PA)에 배치되지 않을 수도 있는 등 다양한 변형이 가능하다.
패드부(50)는 주변영역(PA)에 배치되며, 복수의 패드(51, 52, 53, 54, 55, 56)를 포함한다. 패드부(50)는 절연층에 의해 덮이지 않고 노출되어, 플렉서블 인쇄회로기판 또는 구동 드라이버 IC 칩 등과 같은 제어부(미도시)와 전기적으로 연결될 수 있다. 제어부는 외부에서 전달되는 복수의 영상 신호를 복수의 영상 데이터 신호로 변경하고, 변경된 신호를 패드부(50)를 통해 표시영역(DA)으로 전달한다. 또한, 제어부는 수직동기신호, 수평동기신호, 및 클럭신호를 전달받아 상기 제1 및 제2 스캔 구동부(30, 40)의 구동을 제어하기 위한 제어 신호를 생성하여 패드부(50)의 패드(55)를 통해 각각에 전달할 수 있다. 제어부는 패드부(50)를 통해 제1전원전압선(10) 및 제2전원전압선(20) 각각에 서로 다른 전압을 전달할 수 있다. 패드부(50)는 복수의 팬아웃 배선들(61, 62, 63)을 포함하는 팬아웃 배선부(60)와 연결되어, 전압 및 각종 신호를 표시영역(DA)으로 전달할 수 있다.
제1전원전압선(10)은 각 화소(PX)에 제1전원전압(ELVDD)을 제공하고, 제2전원전압선(20)은 각 화소(PX)에 제2전원전압(ELVSS)을 제공할 수 있다. 예컨대, 제1전원전압(ELVDD)은 제1전원전압선(10)과 연결된 구동전압선(PL)을 통해 각 화소(PX)에 제공될 수 있다. 제2전원전압(ELVSS)은 각 화소(PX)에 구비된 유기발광소자의 캐소드와 주변영역(PA)에서 접속할 수 있다.
팬아웃 배선들(61, 62, 63, 64, 65, 66)은 패드부(50)의 패드들(51, 52, 53, 54, 55, 56)과 각각 연결되어, 제어부로부터 전달받은 전기적 신호를 표시영역(DA)에 전달하는 역할을 할 수 있다. 즉, 팬아웃 배선들(61, 62, 63, 64, 65, 66)은 패드부(50)에 연결되어 표시영역(DA)으로 연장되어 배치될 수 있다.
한편, 본 발명의 실시예들에 따른 팬아웃 배선부(60)는 어느 하나의 패드와 연결된 팬아웃 배선이 다른 패드와 중첩되는 구조를 가지며, 패드부(50)의 하부에는 상기 중첩에 의한 커플링 효과를 방지하기 위한 도전층(70)이 배치되고 있다. 본 발명의 실시예들에 따른 팬아웃 배선부(60), 패드부(50), 및 도전층(70)에 대한 보다 상세한 내용은 후술하도록 한다.
도 2a 및 도 2b는 본 발명의 일 실시예예 따른 표시 장치의 어느 하나의 화소의 등가회로도들이다.
도 2a를 참조하면, 각 화소(PX)는 스캔선(SL) 및 데이터선(DL)에 연결된 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광소자(OLED)를 포함한다.
화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔 신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD, 또는 구동전압)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광소자(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광소자(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 2a에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 박막트랜지스터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다.
도 2b를 참조하면, 화소회로(PC)는 구동 및 스위칭 박막트랜지스터(T1, T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 제1발광 제어 박막트랜지스터(T5), 제2발광 제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)를 포함할 수 있다.
도 2b에서는, 각 화소(PX) 마다 신호선들(SLn, SLn-1, EL, DL), 초기화전압선(VL), 및 구동전압선(PL)이 구비된 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 신호선들(SLn, SLn-1, EL, DL) 중 적어도 어느 하나, 또는/및 초기화전압선(VL)은 이웃하는 화소들에서 공유될 수 있다.
구동 박막트랜지스터(T1)의 드레인전극은 제2발광 제어 박막트랜지스터(T6)를 경유하여 유기발광소자(OLED)와 전기적으로 연결될 수 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기발광소자(OLED)에 구동 전류를 공급한다.
스위칭 박막트랜지스터(T2)의 게이트전극은 스캔선(SL)과 연결되고, 소스전극은 데이터선(DL)과 연결된다. 스위칭 박막트랜지스터(T2)의 드레인전극은 구동 박막트랜지스터(T1)의 소스전극과 연결되어 있으면서 제1발광 제어 박막트랜지스터(T5)를 경유하여 구동전압선(PL)과 연결될 수 있다.
스위칭 박막트랜지스터(T2)는 스캔선(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴 온 되어 데이터선(DL)으로 전달된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)의 소스전극으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 게이트전극은 스캔선(SLn)에 연결될 수 있다. 보상 박막트랜지스터(T3)의 소스전극은 구동 박막트랜지스터(T1)의 드레인전극과 연결되어 있으면서 제2발광 제어 박막트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 화소전극과 연결될 수 있다. 보상 박막트랜지스터(T3)의 드레인전극은 스토리지 커패시터(Cst)의 어느 하나의 전극, 제1초기화 박막트랜지스터(T4)의 소스전극 및 구동 박막트랜지스터(T1)의 게이트전극과 함께 연결될 수 있다. 보상 박막트랜지스터(T3)는 스캔선(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴 온(turn on)되어 구동 박막트랜지스터(T1)의 게이트전극과 드레인전극을 서로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결(diode-connection)시킨다.
제1초기화 박막트랜지스터(T4)의 게이트전극은 이전 스캔선(SLn-1)과 연결될 수 있다. 제1초기화 박막트랜지스터(T4)의 드레인전극은 초기화전압선(VL)과 연결될 수 있다. 제1초기화 박막트랜지스터(T4)의 소스전극은 스토리지 커패시터(Cst)의 어느 하나의 전극, 보상 박막트랜지스터(T3)의 드레인전극 및 구동 박막트랜지스터(T1)의 게이트전극과 함께 연결될 수 있다. 제1초기화 박막트랜지스터(T4)는 이전 스캔선(SLn-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴 온 되어 초기화 전압(VINT)을 구동 박막트랜지스터(T1)의 게이트전극에 전달하여 구동 박막트랜지스터(T1)의 게이트전극의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
제1발광 제어 박막트랜지스터(T5)의 게이트전극은 발광 제어선(EL)과 연결될 수 있다. 제1발광 제어 박막트랜지스터(T5)의 소스전극은 구동전압선(PL)과 연결될 수 있다. 제1발광 제어 박막트랜지스터(T5)의 드레인전극은 구동 박막트랜지스터(T1)의 소스전극 및 스위칭 박막트랜지스터(T2)의 드레인전극과 연결되어 있다.
제2발광 제어 박막트랜지스터(T6)의 게이트전극은 발광 제어선(EL)과 연결될 수 있다. 제2발광 제어 박막트랜지스터(T6)의 소스전극은 구동 박막트랜지스터(T1)의 드레인전극 및 보상 박막트랜지스터(T3)의 소스전극과 연결될 수 있다. 제2발광 제어 박막트랜지스터(T6)의 드레인전극은 유기발광소자(OLED)의 화소전극과 전기적으로 연결될 수 있다. 제1발광 제어 박막트랜지스터(T5) 및 제2발광 제어 박막트랜지스터(T6)는 발광 제어선(EL)을 통해 전달받은 발광 제어 신호(En)에 따라 동시에 턴 온 되어 제1전원전압(ELVDD)이 유기발광소자(OLED)에 전달되며, 유기발광소자(OLED)에 구동 전류가 흐르게 된다.
제2초기화 박막트랜지스터(T7)의 게이트전극은 이전 스캔선(SLn-1)에 연결될 수 있다. 제2초기화 박막트랜지스터(T7)의 소스전극은 유기발광소자(OLED)의 화소전극과 연결될 수 있다. 제2초기화 박막트랜지스터(T7)의 드레인전극은 초기화전압선(VL)과 연결될 수 있다. 제2초기화 박막트랜지스터(T7)는 이전 스캔선(SLn-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴 온 되어 유기발광소자(OLED)의 화소전극을 초기화시킬 수 있다.
도 2b에서는, 제1초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)가 이전 스캔선(SLn-1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 제1초기화 박막트랜지스터(T4)는 이전 스캔선인 이전 스캔선(SLn-1)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동하고, 제2초기화 박막트랜지스터(T7)는 별도의 신호선(예컨대, 이후 스캔선)에 연결되어 해당 스캔선에 전달되는 신호에 따라 구동될 수 있다.
스토리지 커패시터(Cst)의 다른 하나의 전극은 구동전압선(PL)과 연결될 수 있다. 스토리지 커패시터(Cst)의 어느 하나의 전극은 구동 박막트랜지스터(T1)의 게이트전극, 보상 박막트랜지스터(T3)의 드레인전극 및, 제1초기화 박막트랜지스터(T4)의 소스전극에 함께 연결될 수 있다.
유기발광소자(OLED)의 대향전극(예컨대, 캐소드)은 제2전원전압(ELVSS, 또는 공통전원전압)을 제공받는다. 유기발광소자(OLED)는 구동 박막트랜지스터(T1)로부터 구동 전류를 전달받아 발광한다.
화소회로(PC)는 도 2a 및 도 2b를 참조하여 설명한 박막트랜지스터 및 스토리지 커패시터의 개수 및 회로 디자인에 한정되지 않으며, 그 개수 및 회로 디자인은 다양하게 변경 가능하다.
이하, 도 3 내지 도 5을 참조하며, 본 발명의 일 실시예에 따른 디스플레이 장치에 대해서 상세히 살펴보도록 한다.
도 3은 도 1의 A부분에 대응되는 층간 배치도로, 본 발명의 실시예에 따른 팬아웃 배선부, 패드부, 도전층을 설명하기 위한 도면이다. 도 4는 본 발명의 실시예와 비교하기 위한 비교예이다. 도 5는 도 1의 I-I'선 및 도 3의 II-II'선에 따른 단면을 개략적으로 나타낸 도면이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 주변영역(PA)에 패드부(50)를 구비하며, 패드부(50)는 복수의 패드들(51, 52, 53)을 포함한다. 패드부(50)는 팬아웃 배선부(60)과 연결된다. 팬아웃 배선부(60)는 복수의 팬아웃배선들(61, 62, 63)을 포함한다. 팬아웃 배선부(60)의 팬아웃배선들(61, 62, 63)은 표시영역(DA)의 배선들과 연결되어, 패드부(50)의 복수의 패드들(51, 52, 53)로부터 오는 전기적 신호를 표시영역(DA)의 각 화소에 전달할 수 있다.
복수의 패드들(51, 52, 53)은 제1방향을 따라 소정의 간격으로 이격되어 배치될 수 있다. 도면에서는 복수의 패드들(51, 52, 53)의 중심이 제1방향을 따라 동일 선상으로 배치되는 것으로 도시되고 있으나, 이에 한정되지 않는다. 패드들(51, 52, 53)의 중심은 제1방향을 따라 지그재그로 배치될 수 있는 등 다양한 변형이 가능하다.
팬아웃 배선들(61, 62, 63)은 패드들(51, 52, 53) 각각과 연결될 수 있으며, 팬아웃 배선들(61, 62, 63) 중 적어도 일부가 연장된 방향은 서로 상이하게 구비될 수 있다. 즉, 팬아웃 배선들(61, 62, 63)은 제1방향에 대해서 다양한 각도로 연장될 수 있다. 일부 실시예에서, 패드부(50) 근처에서 팬아웃 배선들(61, 62, 63)의 사이의 간격은 표시영역(DA) 근처에서 보다 패드부(50) 근처에서 작을 수 있다.
패드부(50)의 패드들(51, 52, 53)과 팬아웃 배선부(60)의 팬아웃 배선들(61, 62, 63)은 서로 다른 층에 배치될 수 있다. 이에 따라, 제1팬아웃 배선(61)은 제1콘택홀(CNT1)을 통해 제1패드(51)와 연결될 수 있고, 제2팬아웃 배선(62)는 제2콘택홀(CNT2)을 통해 제2패드(52)와 연결될 수 있다. 제3팬아웃 배선(63)은 제3콘택홀(CNT3)을 통해 제3패드(53)과 연결될 수 있다.
본 실시예에서는, 복수의 패드들(51, 52, 53)을 팬아웃 배선들(61, 62, 63)과 중첩되도록 배치, 예컨대, 콘택홀들(CNT1,CNT2,CNT3)의 위치를 조정하여, 패드부(50) 하부의 공간을 축소하고 있다. 이에 따라, 주변영역(PA)의 데드 스페이스(dead space)를 최소화할 수 있다.
본 발명의 비교예인 도 4를 참조하면, 팬아웃 배선들(61', 62', 63')은 패드들(51', 52', 53')의 일 단부-표시영역(DA)과 인접한 단부-에서 콘택홀들(CNT1', CNT2', CNT3')을 통해서 연결되고 있다.
도 4의 팬아웃 배선들(61', 62', 63')을 패드들(51', 52', 53')의 단부에서 연결됨에 따라, 제1패드(51')와 제2팬아웃 배선(62')은 중첩배치되고 있지 않다. 이에 따라, 패드부(50')와 팬아웃 배선부(60')가 주변영역(PA)에 배치되는 공간이 상당할 수 있다.
그러나, 도 3에 따른 본 발명의 실시예는 패드부(50)의 위치를 도 4의 패드부(50')의 위치보다 표시영역(DA)에 가깝게 배치하고 있다. 이에 따라, 콘택홀들(CNT1, CNT2, CNT3)은 패드들(51, 52, 53)의 단부가 아닌 중심에 배치되거나, 콘택홀들(CNT1, CNT2, CNT3)은 패드들(51, 52, 53)의 단부 중 표시영역(DA)과 인접하지 않은 단부에 배치될 수 있다.
또한, 본 발명의 실시예들에 따른 팬아웃 배선부(60)는 어느 하나의 패드와 연결된 팬아웃 배선이 다른 패드와 중첩되는 구조를 가진다. 즉, 제2패드(52)와 연결된 제2팬아웃 배선(62)은 제1패드(51)와 중첩되어 배치될 수 있으며, 제3패드(53)과 연결된 제3팬아웃 배선(63)은 제2패드(52)와 중첩되어 배치될 수 있다.
이와 같이, 팬아웃 배선부(60)와 패드부(50)가 중첩되어 배치됨에 따라, 서로 다른 신호를 인가하는 제2팬아웃 배선(62)와 제1패드(51) 사이, 또는 제3팬아웃 배선(63)과 제2패드(52) 사이에서 신호 간섭효과가 발생할 수 있다.
본 실시예에 있어서는 이러한 신호 간섭효과를 방지하기 위해서, 도전층(70)을 도입하고 있다. 도전층(70)은 팬아웃 배선부(60)와 패드부(50)의 중첩영역에 대응되도록 배치될 수 있다.
도전층(70)에는 정전압(V0)이 인가될 수 있다. 예컨대, 도전층(70)에는 제1전원전압(ELVSS), 제2전원전압(ELVDD), 또는 그라운드가 연결될 수 있다. 도전층(70)에 정전압(V0)이 인가됨에 따라, 도전층(70) 상부에 배치된 패드들(51, 52, 53)과 도전층(70) 하부에 배치된 팬아웃 배선들(61, 62, 63)에 인가되는 전기적 신호가 안정적으로 표시영역(DA)으로 전달될 수 있다.
일부 실시예에서, 도전층(70)은 제1전원전압선(10, 도 1 참조) 또는 제2전원전압선(20, 도 1 참조)과 연결될 수 있다. 예컨대, 표시영역(DA)에는 화소전극, 유기발광층을 포함하는 중간층, 대향전극을 포함하는 유기발광소자가 배치될 수 있으며, 도전층(70)에는 상기 대향전극에 인가되는 제2전원전압(ELVSS)와 동일한 전압이 제공될 수 있다. 일부 실시예에서, 도전층(70)은 패드부(50)의 어느 한 패드와 연결되어 제어부(미도시)로 부터 정전압(V0)을 인가받을 수 있다.
도전층(70)은 복수의 패드들(51, 52, 53)에 대응되는 하나의 도전층(70)으로 배치될 수 있다. 만일, 도전층(70)이 복수의 패드들(51, 52, 53) 각각에 대응되는 복수의 조각들로 구비된다면, 도전층(70)에 정전압을 인가하기 위해서 각각의 조각들에 정전압을 인가하기 위한 배선들을 연결해야할 수 있다. 본 실시예에서는, 하나의 도전층(70)에 복수의 패드들(51, 52, 53)이 대응되도록 배치되는 바, 도전층(70)에 정전압(V0)을 인가하기 위한 배선(미도시)의 수를 줄일 수 있다.
또한, 패드부(50) 상부에는 제어부(300, 도 5 참조)가 압착 본딩될 수 있는 바, 도전층(70)은 압착 본딩시 발생할 수 있는 크랙을 방지하거나, 크랙이 발생되어도 패드부(50)와 팬아웃 배선부(60)에 쇼트가 발생하는 것을 방지할 수 있다.
이하, 도 5를 참조하며, 본 발명의 실시예에 따른 디스플레이 장치에 포함된 구성들이 적층된 구조에 대해서 설명하도록 한다. 도 5는 도 1의 I-I'선 및 도 3의 II-II'선에 따른 단면을 개략적으로 나타낸 도면이다.
기판(110)은 글라스재, 금속재 또는 플라스틱재 등과 같은 다양한 재료로 형성된 것일 수 있다. 일 실시예에 따르면, 기판(110)은 플렉서블 기판일 수 있는데, 예컨대 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelenen napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다.
버퍼층(111)은 기판(110) 상에 위치하여, 기판(110)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(110) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 기판(110)과 버퍼층(111) 사이에는 외기의 침투를 차단하는 배리어층(미도시)이 더 포함될 수 있다.
제1박막트랜지스터(T1)는 반도체층(A1), 게이트전극(G1), 소스전극(S1), 드레인전극(D1)을 포함하고, 제2박막트랜지스터(T2) 반도체층(A2), 게이트전극(G2), 소스전극(S2), 드레인전극(D2)을 포함한다. 제1박막트랜지스터(T1)은 유기발광소자(300)와 연결되어 유기발광소자(300)를 구동하는 구동 박막트랜지스터로 기능할 수 있다. 제2박막트랜지스터(T2)는 데이터선(DL)과 연결되어 스위칭 박막트랜지스터로 기능할 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 예컨대, 제1박막트랜지스터(T1)가 스위칭 박막트랜지스터로 기능할 수 있으며, 제2박막트랜지스터(T2)가 구동 박막트랜지스터로 기능할 수도 있다. 도면에서는 박막트랜지스터로 두 개를 도시하고 있으나, 이에 한정되지 않는다. 박막트랜지스터의 개수는 2 ~ 7 개 등 다양하게 변형될 수 있다.
반도체층(A1, A2)은 비정질 실리콘을 포함하거나, 폴리 실리콘을 포함할 수 있다. 다른 실시예로, 반도체층(A1, A2)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 반도체층(A1, A2)은 채널영역과 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
반도체층(A1, A2) 상에는 제1게이트절연층(112)을 사이에 두고 게이트전극(G1, G2)이 배치된다. 게이트전극(G1, G2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 게이트전극(G1, G2)은 Mo의 단층일 수 있다.
제1게이트절연층(112)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다.
게이트전극(G1, G2)을 덮도록 제2게이트절연층(113)이 구비될 수 있다. 제2게이트절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
스토리지 커패시터(Cst)의 제1전극(CE1)은 제1박막트랜지스터(T1)와 중첩할 수 있다. 예컨대, 제1박막트랜지스터(T1)의 게이트전극(G1)은 스토리지 커패시터(Cst)의 제1전극(CE1)으로의 기능을 수행할 수 있다.
스토리지 커패시터(Cst)의 제2전극(CE2)은 제2게이트절연층(113)을 사이에 두고 제1전극(CE1)과 중첩한다. 이 경우, 제2게이트절연층(113)은 스토리지 커패시터(Cst)의 유전체층의 기능을 할 수 있다. 제2전극(CE2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 제2전극(CE2) Mo의 단층이거나 또는 Mo/Al/Mo의 다층일 수 있다.
소스전극(S1, S2) 및 드레인전극(D1, D2)은 층간절연층(115) 상에 배치된다. 소스전극(S1, S2) 및 드레인전극(D1, D2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 소스전극(S1, S2)과 드레인전극(D1, D2)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
소스전극(S1, S2)과 드레인전극(D1, D2) 상에는 평탄화층(118)이 위치하며, 평탄화층(118) 상에 유기발광소자(300)가 위치할 수 있다.
평탄화층(118)은 화소전극(310)이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다. 평탄화층(118)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 이러한, 평탄화층(118)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 평탄화층(118)은 무기 물질을 포함할 수 있다. 이러한, 평탄화층(118)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다. 평탄화층(118)이 무기 물질로 구비되는 경우, 경우에 따라서 화학적 평탄화 폴리싱을 진행할 수 있다. 한편, 평탄화층(118)은 유기물질 및 무기물질을 모두 포함할 수도 있다.
기판(110)의 표시영역(DA)에 있어서, 평탄화층(118) 상에는 유기발광소자(300)가 배치된다. 유기발광소자(300)는 화소전극(310), 유기발광층을 포함하는 중간층(320) 및 대향전극(330)을 포함한다.
평탄화층(118)에는 제1박막트랜지스터(T1)의 소스전극(S1) 및 드레인전극(D1) 중 어느 하나를 노출시키는 개구부가 존재하며, 화소전극(310)은 상기 개구부를 통해 소스전극(S1) 또는 드레인전극(D1)과 컨택하여 제1박막트랜지스터(T1)와 전기적으로 연결된다.
화소전극(310)은 (반)투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 화소전극(310)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다.
평탄화층(118) 상에는 화소정의막(119)이 배치될 수 있으며, 화소정의막(119)은 표시영역(DA)에서 각 부화소들에 대응하는 개구, 즉 적어도 화소전극(310)의 중앙부가 노출되도록하는 개구부(119OP)를 가짐으로써 화소의 발광영역을 정의하는 역할을 할 수 있다. 또한, 화소정의막(119)은 화소전극(310)의 가장자리와 화소전극(310) 상부의 대향전극(330)의 사이의 거리를 증가시킴으로서 화소전극(310)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다. 화소정의막(119)는 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
유기발광소자(300)의 중간층(320)은 유기발광층을 포함할 수 있다. 유기발광층은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 유기발광층은 저분자 유기물 또는 고분자 유기물일 수 있으며, 유기발광층의 아래 및 위에는, 홀 수송층(HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electron transport layer) 및 전자 주입층(EIL; electron injection layer) 등과 같은 기능층이 선택적으로 더 배치될 수 있다. 중간층(320)은 복수의 화소전극(310) 각각에 대응하여 배치될 수 있다. 그러나, 이에 한정되지 않는다. 중간층(320)은 복수의 화소전극(310)에 걸쳐서 일체인 층을 포함할 수 있는 등 다양한 변형이 가능하다.
대향전극(330)은 투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 대향전극(330)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 TCO(transparent conductive oxide)막이 더 배치될 수 있다. 대향전극(330)은 표시영역(DA) 및 주변영역(PA)에 걸쳐 배치되며, 중간층(320)과 화소정의막(119)의 상부에 배치될 수 있다. 대향전극(330)은 복수의 유기발광소자(300)들에 있어서 일체(一體)로 형성되어 복수의 화소전극(310)에 대응할 수 있다.
주변영역(PA)에는 게이트전극(G1, G2)과 동일층에 구비된 팬아웃 배선들(61, 62, 63)이 배치될 수 있다. 즉, 팬아웃 배선들(61, 62, 63)은 제1게이트절연층(112) 상에 배치될 수 있다. 팬아웃 배선들(61, 62, 63)은 게이트전극(G1, G2)과 동일한 물질로 형성될 수 있다. 팬아웃 배선들(61, 62, 63)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 팬아웃 배선들(61, 62, 63)은 Mo의 단층일 수 있다.
일부 실시예에서, 주변영역(PA)에 배치된 팬아웃 배선들(61, 62, 63)의 일부는 제2게이트절연층(113) 또는 층간절연층(115) 상에 배치되고, 일부는 제1게이트절연층(112) 상에 배치되어 콘택홀을 통해서 연결될 수 있다.
팬아웃 배선들(61, 62, 63)은 표시영역(DA) 내부의 배선들과 연결되어, 표시영역(DA)에 데이터 신호, 게이트 신호 또는 구동 전압 등의 전기적 신호를 전달하는 역할을 할 수 있다.
패드들(51, 52)은 데이터선(DL)과 동일한 층에 배치될 수 있다. 즉, 패드들(51, 52)은 주변영역(PA)에서 층간절연층(115) 상에 배치될 수 있다. 제1패드(51)는 층간절연층(115),및 제2게이트절연층(113)을 관통하는 제1콘택홀(CNT1)을 통해서 제1팬아웃 배선(61)과 컨택될 수 있다.
제1패드(51)는 제1팬아웃 배선(61)과 제1콘택홀(CNT1)을 통해서 연결되며, 제1패드(51)와 제2팬아웃 배선(62)의 일부는 서로 중첩되어 배치된다. 이에 따라, 제1패드(51)로부터 전달되는 신호에 의해서 제2팬아웃 배선(62)이 전달하는 신호에 영향을 미칠 수 있다. 이러한 커플링 현상을 방지하기 위해서 제1패드(51)와 제2팬아웃 배선(62)의 중첩 영역에 대응되도록 도전층(70)이 배치되고 있다.
도전층(70)은 패드부(50)의 하부와 팬아웃 배선부(60)의 상부 사이에 배치될 수 있다. 예컨대, 도전층(70)은 제2게이트절연층(113) 상에 배치될 수 있다. 도전층(70)은 스토리지 커패시터(Cst)의 제2전극(CE2)와 동일층에 동일 물질로 배치될 수 있다. 도전층(70)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 도전층(70)은 Mo의 단층이거나 또는 Mo/Al/Mo의 다층일 수 있다.
도전층(70)은 복수의 패드들(51, 52) 및 복수의 팬아웃 배선들(61, 62, 63)에 대응되어 배치될 수 있다. 예컨대, 도전층(70)은 제1패드(51)와 제2팬아웃 배선(62)에 중첩 영역에서 부터 제2패드(52) 및 제3팬아웃 배선(63)의 중첩 영역까지 연장되어 형성될 수 있다. 일부 실시예에서, 하나의 도전층(70)이 패드부(50)에 포함된 모든 복수의 패드들(51, 52)의 일부와 대응되도록 배치될 수 있다. (도 3 참조)
패드부(50) 상에는 구동회로칩 또는 인쇄회로 기판 등의 제어부(400)가 압력 및/또는 열이 가해지는 압착본딩에 의해서 부착될 수 있는데, 이 때 이방성 도전 필름(ACF: Anisotropic Conducting Film)이 사용될 수 있다. 이방성 도전 필름은 열에 의해 경화되는 접착제와 그 안에 미세한 도전 입자를 분산 혼합시킨 양면 테이프로 이루어진다. 따라서, 이방성 도전 필름의 상하부에서 압력이 가해지면, 도전 입자가 터지면서 그 내부에 있던 접착제가 양면 테이프 전체에 충진됨으로써, 전도성과 접착성을 동시에 가질 수 있게 된다.
이와 같이, 제어부(400)가 패드부(50)에 부착될 때 압력이 가해질 수 있는 바, 복수의 패드들(51, 52) 하부의 층간절연층(115) 등에 크랙이 발생할 수 있다. 만일, 도전층(70)이 패드부(50)와 팬아웃 배선부(60) 사이에 배치되고 있지 않는다면, 상기 크랙에 의해서 패드부(50)와 중첩된 팬아웃 배선부(60) 사이에 누설전류가 발생할 가능성이 있다.
그러나, 본 실시예에 있어서는 도전층(70)이 패드부(50) 하부에 중첩 배치되고 있어, 압착 본딩시 압력을 분산시켜 크랙의 발생을 방지할 수 있다. 또한, 절연층에 크랙이 발생한다고 하더라도 도전층(70)이 패드부(50)와 팬아웃 배선부(60) 사이에 배치되는 바, 패드부(50)와 팬아웃 배선부(60) 사이에 쇼트(short)나 누설전류가 발생하지 않을 수 있다.
도 6은 본 발명의 다른 실시예에 따른 디스플레이 장치의 일부를 나타낸 평면도이다. 도 6에 있어서, 도 3과 동일한 참조부호는 동일 부재를 나타내는 바, 이들에 대한 중복 설명은 생략한다.
도 6을 참조하면, 본 발명의 실시예에 따른 디스플레이 장치는 주변영역(PA)에 복수의 패드들(51, 52, 53)을 포함하는 패드부(50), 및 상기 복수의 패드들(51, 52, 53)과 콘택홀(CNT1, CNT2, CNT3)을 통해서 각각 연결되는 팬아웃 배선들(61, 62, 63)을 포함하는 팬아웃 배선부(60)를 포함한다. 상기 패드부(50)와 상기 팬아웃 배선부(60)는 중첩영역을 가지며, 상기 중첩영역에 대응되도록 상기 패드부(50) 하부와 팬아웃 배선부(60) 상부 사이에 도전층(70)이 배치된다.
본 실시예에 있어서, 복수의 패드들(51, 52, 53)과 팬아웃 배선들(61, 62, 63)이 연결되는 부분인 콘택홀(CNT1, CNT2, CNT3)의 위치는 복수의 패드들(51, 52, 53)의 제1단부(51a, 52a, 53a)에 배치되고 있다. 복수의 패드들(51, 52, 53)은 제1단부(51a, 52a, 53a),및 제1단부(51a, 52a, 53a)와 표시영역(DA) 사이에 배치된 제2단부(51b, 52b, 53b)를 포함한다. 상기 제1단부(51a, 52a, 53a)는 표시영역(DA)에 인접하지 않은 단부를 의미한다. 이에 따라, 패드부(50)와 팬아웃 배선부(60)의 중첩 영역이 더 넓어질 수 있으며, 주변영역(PA)의 공간이 더 축소될 수 있다.
도전층(70)은 패드부(50)와 팬아웃 배선부(60)의 중첩 영역에 대응하여 배치될 수 있다. 도전층(70)은 패드부(50)의 하부 및 팬아웃 배선부(60)의 상부 사이에 배치되어 패드부(50)와 팬아웃 배선부(60) 사이에 발생하는 간섭 신호를 차단할 수 있다.
도전층(70)에는 정전압(V0)이 인가될 수 있다. 예컨대, 도전층(70)에는 제1전원전압(ELVSS), 제2전원전압(ELVDD), 또는 그라운드 전압이 연결될 수 있다. 도전층(70)에 정전압(V0)이 인가됨에 따라, 도전층(70) 상부에 배치된 패드들(51, 52, 53)과 도전층(70) 하부에 배치된 팬아웃 배선들(61, 62, 63)에 인가되는 전기적 신호가 안정적으로 표시영역(DA)으로 전달될 수 있다.
한편, 하나의 도전층(70)이 복수의 패드들(51, 52, 53)에 대응되도록 구비되는 바, 패드부(50)에 제어부(300, 도 5 참조)가 압착 본딩될 때 발생할 수 있는 크랙을 방지할 수 있다. 또한, 도전층(70)의 배치에 의해서, 크랙이 발생되어도 패드부(50)와 팬아웃 배선부(60)에 쇼트가 발생하는 것을 방지할 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 나타낸 평면도이다. 도 7에 있어서, 도 3과 동일한 참조부호는 동일 부재를 나타내는 바, 이들에 대한 중복 설명은 생략한다.
도 7을 참조하면, 본 발명의 실시예에 따른 디스플레이 장치는 주변영역(PA)에 복수의 패드들(51, 52, 53)을 포함하는 패드부(50), 및 상기 복수의 패드들(51, 52, 53)과 콘택홀(CNT1, CNT2, CNT3)을 통해서 각각 연결되는 팬아웃 배선들(61, 62, 63)을 포함하는 팬아웃 배선부(60)를 포함한다. 상기 패드부(50)와 상기 팬아웃 배선부(60)는 중첩영역을 가지며, 상기 중첩영역에 대응되도록 상기 패드부(50) 하부와 팬아웃 배선부(60) 상부 사이에 도전층(70)이 배치된다.
본 실시예에 있어서, 도전층(70)은 복수의 패드들(51, 52, 53)의 전체의 면적보다 크커나 같게 형성될 수 있다. 이와 같이 구비되는 경우, 도전층(70)은 콘택홀(CNT1, CNT2, CNT3)에 대응하는 개구(71OP, 72OP, 73OP)를 구비할 수 있다. 따라서, 제1패드(51)는 제1개구(71OP) 내부에 배치되는 제1콘택홀(CNT1)을 통해서 제1팬아웃 배선(61)과 연결될 수 있다. 제2패드(52)는 제2개구(72OP) 내부에 배치되는 제2콘택홀(CNT2)을 통해서 제2팬아웃 배선(62)과 연결되며, 제3패드(53)는 제2개구(73OP) 내부에 배치되는 제3콘택홀(CNT3)을 통해서 제3팬아웃 배선(63)과 연결될 수 있다.
도전층(70)이 복수의 패드들(51, 52, 53)의 전체의 면적보다 크커나 같게 구비됨에 따라서, 패드부(50)에 제어부(300, 도 5 참조)가 압착 본딩될 때의 압력에 대해서 보다 강건한 구조를 가질 수 있다.
도전층(70)은 패드부(50)의 하부 및 팬아웃 배선부(60)의 상부 사이에 배치되는 바, 패드부(50)와 팬아웃 배선부(60) 사이에 발새하는 간섭 신호를 차단할 수 있다.
도전층(70)에는 정전압(V0)이 인가될 수 있다. 예컨대, 도전층(70)에는 제1전원전압(ELVSS), 제2전원전압(ELVDD), 또는 그라운드 전압이 연결될 수 있다. 도전층(70)에 정전압(V0)이 인가됨에 따라, 도전층(70) 상부에 배치된 패드들(51, 52, 53)과 도전층(70) 하부에 배치된 팬아웃 배선들(61, 62, 63)에 인가되는 전기적 신호가 안정적으로 표시영역(DA)으로 전달될 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 나타낸 평면도이다. 도 8에 있어서, 도 3과 동일한 참조부호는 동일 부재를 나타내는 바, 이들에 대한 중복 설명은 생략한다.
도 8을 참조하면, 본 발명의 실시예에 따른 디스플레이 장치는 주변영역(PA)에 복수의 패드들(51, 52, 53)을 포함하는 패드부(50), 및 상기 복수의 패드들(51, 52, 53)과 콘택홀(CNT1, CNT2, CNT3)을 통해서 각각 연결되는 팬아웃 배선들(61, 62, 63)을 포함하는 팬아웃 배선부(60)를 포함한다. 상기 패드부(50)와 상기 팬아웃 배선부(60)는 중첩영역을 가지며, 상기 중첩영역에 대응되도록 상기 패드부(50) 하부와 팬아웃 배선부(60) 상부 사이에 도전층(70)이 배치된다.
본 실시예에 있어서, 복수의 패드들(51, 52, 53)의 중심은 제1방향을 따라 동일선상에 배치되고 있으나, 복수의 패드들(51, 52, 53)의 연장방향은 제1방향과 제2방향 사이의 방향으로 기울어져서 배치되고 있다. 복수의 패드들(51, 52, 53)은 다양한 형상으로 배치될 수 있다. 예컨대, 복수의 패드들(51, 52, 53)이 기울어진 각도는 다양하게 구비될 수 있으며, 복수의 패드들(51, 52, 53)의 중심은 제1방향을 따라 동일선상에 배치되지 않고 지그재그로 배치될 수 있다.
도전층(70)은 패드부(50)와 팬아웃 배선부(60)의 중첩 영역에 대응하여 배치될 수 있다. 도전층(70)은 패드부(50)의 하부 및 팬아웃 배선부(60)의 상부 사이에 배치되어 패드부(50)와 팬아웃 배선부(60) 사이에 발새하는 간섭 신호를 차단할 수 있다.
도전층(70)에는 정전압(V0)이 인가될 수 있다. 예컨대, 도전층(70)에는 제1전원전압(ELVSS), 제2전원전압(ELVDD), 또는 그라운드 전압이 연결될 수 있다. 도전층(70)에 정전압(V0)이 인가됨에 따라, 도전층(70) 상부에 배치된 패드들(51, 52, 53)과 도전층(70) 하부에 배치된 팬아웃 배선들(61, 62, 63)에 인가되는 전기적 신호가 안정적으로 표시영역(DA)으로 전달될 수 있다.
한편, 하나의 도전층(70)이 복수의 패드들(51, 52, 53)에 대응되도록 구비되는 바, 패드부(50)에 제어부(300, 도 5 참조)가 압착 본딩될 때 발생할 수 있는 크랙을 방지할 수 있다. 또한, 도전층(70)의 배치에 의해서, 크랙이 발생되어도 패드부(50)와 팬아웃 배선부(60)에 쇼트가 발생하는 것을 방지할 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 나타낸 평면도이다. 도 9에 있어서, 도 3과 동일한 참조부호는 동일 부재를 나타내는 바, 이들에 대한 중복 설명은 생략한다.
도 9를 참조하면, 본 발명의 실시예에 따른 디스플레이 장치는 주변영역(PA)에 복수의 패드들(51, 52, 53)을 포함하는 패드부(50), 및 상기 복수의 패드들(51, 52, 53)과 콘택홀(CNT1, CNT2, CNT3)을 통해서 각각 연결되는 팬아웃 배선들(61, 62, 63)을 포함하는 팬아웃 배선부(60)를 포함한다. 상기 패드부(50)와 상기 팬아웃 배선부(60)는 중첩영역을 가지며, 상기 중첩영역에 대응되도록 상기 패드부(50) 하부와 팬아웃 배선부(60) 상부 사이에 도전층(70)이 배치된다.
본 실시예에 있어서, 패드부(50)는 제1서브 패드부(50A) 및 제2서브 패드부(50B)를 포함할 수 있다. 제1서브 패드부(50A)는 제1방향을 따라 연장된 복수의 패드들(51, 52, 53)을 포함하며, 제2서브 패드부(50B)는 제1방향을 따라 연장된 복수의 패드들(51B, 52B, 53B)을 포함할 수 있다. 제1서브 패드부(50A) 및 제2서브 패드부(50B)는 제1방향과 교차하는 제2방향을 따라 배치될 수 있다. 즉, 패드부(50)는 2단으로 구비될 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니다. 패드부(50)는 3단 이상의 복수 단으로 구비될 수 있다.
도전층(70)은 제1서브 패드부(50A)에 대응되는 제1서브 도전층(70A), 제2서브 패드부(50B)에 대응되는 제2서브 도전층(70B)를 포함할 수 있다. 제1서브 도전층(70A)은 제1서브 패드부(50A)의 하부 및 팬아웃 배선부(60)의 상부 사이에 배치될 수 있으며, 제2서브 도전층(70B)은 제2서브 패드부(50B)의 하부 및 팬아웃 배선부(60)의 상부 사이에 배치될 수 있다.
제1서브 도전층(70A)와 제2서브 도전층(70B)는 서로 이격되어 배치될 수 있다. 또한, 제1서브 도전층(70A)과 제2서브 도전층(70B)는 콘택홀(CNT1, CNT2, CNT3)들과 중첩되지 않도록 배치될 수 있다.
제2서브 도전층(70B)의 경우, 제1서브 패드부(50A)와 일부 중첩될 수 이TEk. 즉, 제2서브 도전층(70B)는 제1서브 패드부(50A)의 일부 및 제2서브 패드부(50B)의 일부에 중첩되도록 배치될 수 있다.
도전층(70)은 패드부(50)의 하부 및 팬아웃 배선부(60)의 상부 사이에 배치되어 패드부(50)와 팬아웃 배선부(60) 사이에 발생하는 간섭 신호를 차단할 수 있다.
도전층(70)에는 정전압(V0)이 인가될 수 있다. 예컨대, 도전층(70)에는 제1전원전압(ELVSS), 제2전원전압(ELVDD), 또는 그라운드 전압이 연결될 수 있다. 도전층(70)에 정전압(V0)이 인가됨에 따라, 도전층(70) 상부에 배치된 패드들(51, 52, 53)과 도전층(70) 하부에 배치된 팬아웃 배선들(61, 62, 63)에 인가되는 전기적 신호가 안정적으로 표시영역(DA)으로 전달될 수 있다.
도전층(70)은 복수의 패드들(51, 52, 53)에 대응되도록 구비되는 바, 패드부(50)에 제어부(300, 도 5 참조)가 압착 본딩될 때 발생할 수 있는 크랙을 방지할 수 있다. 또한, 도전층(70)의 배치에 의해서, 크랙이 발생되어도 패드부(50)와 팬아웃 배선부(60)에 쇼트가 발생하는 것을 방지할 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 나타낸 단면도이다. 도 10에 있어서, 도 5와 동일한 참조부호는 동일 부재를 나타내는 바, 이들에 대한 중복 설명은 생략한다.
도 10을 참조하면, 본 발명의 실시예에 따른 디스플레이 장치는 주변영역(PA)에 복수의 패드들(51, 52)을 포함하는 패드부(50), 및 상기 복수의 패드들(51, 52)과 중첩 배치되는 팬아웃 배선들(61, 62, 63)을 포함하는 팬아웃 배선부(60)를 포함한다. 상기 패드부(50)와 상기 팬아웃 배선부(60)는 중첩영역을 가지며, 상기 중첩영역에 대응되도록 상기 패드부(50) 하부와 팬아웃 배선부(60) 상부 사이에 도전층(70)이 배치된다.
또한, 본 발명의 실시예에 따른 디스플레이 장치는 평탄화층(118) 상부에 상부-평탄화층(118')을 더 포함할 수 있다. 또한, 상부-평탄화층(118')에는 추가배선(PL) 및 중간배선(CM)이 더 포함될 수 있다.
상부-평탄화층(118')은 유기물질 및/또는 무기물질로 구비될 수 있다. 예컨대, 유기물질은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 상기 무기물질은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다. 상부-평탄화층(118')은 단층 또는 다층 구조로 형성될 수 있다.
평탄화층(118) 상에 배치된 추가배선(PL)은 구동전압을 전달하는 구동전압선 또는 데이터 신호를 전달하는 데이터선으로 기능할 수 있다. 추가배선(PL)은 평탄화층(118)에 정의된 컨택홀(미도시)을 통해서 데이터선(DL)과 연결될 수 있다. 또한, 평탄화층(118) 상에 배치된 중간배선(CM)을 통해서 유기발광소자(OLED)의 화소전극(310)과 제1박막트랜지스터(T1)이 연결될 수 있다. 추가배선(PL) 및 중간배선(CM)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다.
본 실시예에서, 복수의 패드들(51, 52)는 평탄화층(118)에 배치될 수 있다. 복수의 패드들(51, 52)은 추가배선(PL)과 동일층에 동일 물질로 구비될 수 있다. 복수의 패드들(51, 52)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다.
도전층(70)은 층간절연층(115) 상에 배치되어, 데이터선(DL), 소스전극(S1, S2), 또는 드레인전극(D1, D2)와 동일층에 동일 물질로 구비될 수 있다.
팬아웃 배선들(61, 62, 63) 중 일부는 제1게이트절연층(112) 상에 배치되고, 일부는 제2게이트절연층(113)에 배치될 수 있다. 예컨대, 도면에서 도시된 바와 같이, 제1팬아웃 배선(61) 및 제3팬아웃 배선(63)은 제1게이트절연층(112) 상에 배치되어, 게이트전극(G1, G2)와 동일층에 동일 물질로 구비될 수 있다. 제2팬아웃 배선(62)은 제2게이트절연층(113) 상에 배치되어 스토리지 커패시터(Cst)의 제2전극(CE2)와 동일층에 동일 물질로 구비될 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 팬아웃 배선들(61, 62, 63) 모두 제1게이트절연층(112) 상에 배치되거나 제2게이트절연층(113) 상에 배치되는 등 다양하게 변형될 수 있다.
팬아웃 배선들(61, 62, 63)이 배치될 수 있는 층이 다양해짐에 따라, 팬아웃 배선들(61, 62, 63) 간의 간격을 줄일 수 있다. 도면에 도시되진 않았으나, 일부 실시예에서, 서로 다른 층에 배치된 제1팬아웃 배선(61)과 제2팬아웃 배선(62)는 일부 중첩배치될 수 있다. 이에 따라, 팬아웃 배선들(61, 62, 63)간의 간격을 줄일 수 있는 이점이 있다.
도전층(70)에는 정전압(V0)이 인가될 수 있다. 예컨대, 도전층(70)에는 제1전원전압(ELVSS), 제2전원전압(ELVDD), 또는 그라운드가 연결될 수 있다. 도전층(70)에 정전압(V0)이 인가됨에 따라, 도전층(70) 상부에 배치된 패드들(51, 52, 53)과 도전층(70) 하부에 배치된 팬아웃 배선들(61, 62, 63)에 인가되는 전기적 신호가 안정적으로 표시영역(DA)으로 전달될 수 있다.
도전층(70)은 복수의 패드들(51, 52, 53)에 대응되는 하나의 도전층(70)으로 배치될 수 있다. 만일, 도전층(70)이 복수의 패드들(51, 52, 53) 각각에 대응되는 복수의 조각들로 구비된다면, 도전층(70)에 정전압을 인가하기 위해서 각각의 조각들에 정전압을 인가하기 위한 배선들을 연결해야할 수 있다. 본 실시예에서는, 하나의 도전층(70)에 복수의 패드들(51, 52, 53)이 대응되도록 배치되는 바, 도전층(70)에 정전압(V0)을 인가하기 위한 배선(미도시)의 수를 줄일 수 있다.
또한, 패드부(50) 상부에는 제어부(300, 도 5참조)가 압착 본딩될 수 있는 바, 도전층(70)은 압착 본딩시 발생할 수 있는 크랙을 방지하거나, 크랙이 발생되어도 패드부(50)와 팬아웃 배선부(60)에 쇼트가 발생하는 것을 방지할 수 있다.
도 11 및 도 12는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 나타낸 단면도 및 평면도이다. 도 11 및 12에 있어서, 도 3 및 10과 동일한 참조부호는 동일 부재를 나타내는 바, 이들에 대한 중복 설명은 생략한다. 도 11의 주변영역은 도 11의 III-III'에 대응되는 부분을 나타내고 있다.
도 11 및 도 12를 참조하면, 본 발명의 실시예에 따른 디스플레이 장치는 주변영역(PA)에 복수의 패드들(51, 52)을 포함하는 패드부(50), 및 상기 복수의 패드들(51, 52)과 중첩 배치되는 팬아웃 배선들(61, 62, 63)을 포함하는 팬아웃 배선부(60)를 포함한다. 상기 패드부(50)와 상기 팬아웃 배선부(60)는 중첩영역을 가지며, 상기 중첩영역에 대응되도록 상기 패드부(50) 하부와 팬아웃 배선부(60) 상부 사이에 도전층(70)이 배치된다.
본 실시예에서, 표시영역(DA)은 밀봉기판(210) 및 밀봉부재(220)으로 밀봉될 수 있다. 밀봉기판(210)은 표시영역(DA)을 덮도록 기판(110)과 대향되도록 배치되며, 주변영역(PA)에 배치된 밀봉부재(220)에 의해서 기판(110)과 접합될 수 있다.
밀봉기판(210)은 글라스재 등으로 구비될 수 있다. 밀봉부재(220)는 레이저 광에 의해서 경화되는 프릿(frit)으로 구비될 수 있다. 밀봉부재(220)는 표시영역(DA)의 주변을 둘러싸며 연속적으로 배치될 수 있다.
밀봉기판(210) 및 밀봉부재(220)에 의해서 표시영역(DA)이 밀봉됨에 따라 표시영역(DA)로 산소, 수분 등이 유입되지 않도록 할 수 있다.
도 12를 참조하면, 본 실시예에 따른 디스플레이 장치는 밀봉부재(220)와 도전층(70)이 일부 중첩되도록 배치될 수 있다. 또는 밀봉부재(220)와 패드부(50)의 일부가 중첩되도록 배치될 수 있다. 패드부(50) 상부에는 제어부(300, 도 5 참조)가 부착되어야 하는 바, 밀봉부재(220)는 패드부(50)와 일부만 중첩되고 중첩되지 않는 부분이 확보되어야 한다.
이와 같이, 밀봉부재(220)와 패드부(50)를 일부 중첩시킴에 따라, 주변영역(PA)의 공간을 더욱 축소할 수 있게 된다.
도전층(70)에는 정전압(V0)이 인가될 수 있다. 예컨대, 도전층(70)에는 제1전원전압(ELVSS), 제2전원전압(ELVDD), 또는 그라운드가 연결될 수 있다. 도전층(70)에 정전압(V0)이 인가됨에 따라, 도전층(70) 상부에 배치된 패드들(51, 52, 53)과 도전층(70) 하부에 배치된 팬아웃 배선들(61, 62, 63)에 인가되는 전기적 신호가 안정적으로 표시영역(DA)으로 전달될 수 있다.
도전층(70)은 복수의 패드들(51, 52, 53)에 대응되는 하나의 도전층(70)으로 배치될 수 있다. 만일, 도전층(70)이 복수의 패드들(51, 52, 53) 각각에 대응되는 복수의 조각들로 구비된다면, 도전층(70)에 정전압을 인가하기 위해서 각각의 조각들에 정전압을 인가하기 위한 배선들을 연결해야할 수 있다. 본 실시예에서는, 하나의 도전층(70)에 복수의 패드들(51, 52, 53)이 대응되도록 배치되는 바, 도전층(70)에 정전압(V0)을 인가하기 위한 배선(미도시)의 수를 줄일 수 있다.
또한, 패드부(50) 상부에는 제어부(300, 도 5참조)가 압착 본딩될 수 있는 바, 도전층(70)은 압착 본딩시 발생할 수 있는 크랙을 방지하거나, 크랙이 발생되어도 패드부(50)와 팬아웃 배선부(60)에 쇼트가 발생하는 것을 방지할 수 있다.
본 실시예에서는 표시영역(DA)이 밀봉기판(210)으로 밀봉되고 있으나, 본 발명은 이에 한정되지 않는다. 표시영역(DA)은 박막봉지막으로 밀봉될 수 있다. 박막봉지막은 제1무기봉지층, 유기봉지층, 제2무기봉지층이 적층된 구조를 구비할 수 있다. 한편, 박막봉지막 또는 밀봉기판(210) 상부에는 터치스크린층, 편광필름 등 다양한 기능층이 더 포함될 수 있으며, 대향전극(330) 상부에는 광효율을 향상시키기 위한 캡핑층이 더 포함될 수 있다.
여태까지, 본 발명의 실시예에 적용될 수 있는 실시예들을 설명하였다. 이와 같은 실시예들은 별도의 실시예로 구현될 수도 있고, 서로 조합된 실시예로 구현될 수 있다. 예컨대, 도 12에서 예로 들어 설명한 실시예에 대해서 도 3, 도 5 내지 도 10을 예로 들어 설명한 실시예에 적용할 수 있는 등 다양한 조합이 가능하다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
110: 기판 111: 버퍼층
112: 제1게이트절연층 113: 제2게이트절연층
115: 층간절연층 118: 평탄화층
118': 상부-평탄화층 119: 화소정의막
300: 유기발광소자 310: 화소전극
311: 도전층 320: 중간층
330: 대향전극
50: 패드부
60: 팬아웃 배선부
70: 도전층

Claims (20)

  1. 화소에 의해서 화상이 구현되는 표시영역과 상기 표시영역 주변의 주변영역을 구비한 기판;
    상기 주변영역에 배치되며, 서로 인접한 제1패드 및 제2패드를 포함하는 패드부;
    상기 제1패드의 하부에서 상기 제1패드와 제1콘택홀을 통해 연결되어 상기 표시영역으로 연장된 제1팬아웃배선, 및 상기 제2패드의 하부에서 상기 제2패드와 제2콘택홀을 통해 연결되어 상기 표시영역으로 연장된 제2팬아웃배선을 포함하는 팬아웃 배선부; 및
    상기 팬아웃 배선부의 상부와 상기 패드부의 하부 사이에서, 상기 팬아웃 배선부와 상기 패드부의 중첩영역과 적어도 일부 대응되도록 배치된 도전층;을 포함하며,
    상기 도전층은 상기 패드부 전체와 대응하여 배치되어, 평면상 상기 도전층의 외곽은 상기 패드부 전체의 외곽보다 바깥쪽에 배치되는, 디스플레이 장치.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 도전층은 정전압이 인가되는, 디스플레이 장치.
  5. 제1항에 있어서,
    상기 제1패드는 제1단부 및 제2단부를 포함하며,
    상기 제2단부는 상기 제1단부와 상기 표시영역 사이에 배치되고,
    상기 제1콘택홀은 상기 제2단부 보다 상기 제1단부에 가깝게 배치된, 디스플레이 장치.
  6. 제1항에 있어서,
    상기 도전층은 상기 제1콘택홀 및 상기 제2콘택홀과 대응되는 개구부를 구비하는, 디스플레이 장치.
  7. 제1항에 있어서,
    상기 제1패드 및 제2패드는 제1방향을 따라 배치되며,
    상기 제2팬아웃배선의 적어도 일부는 상기 제1방향 및 상기 제1방향과 수직인 제2방향 사이의 방향으로 연장된, 디스플레이 장치.
  8. 제7항에 있어서,
    상기 제1패드는 직사각형 형상으로 구비되며, 상기 직사각형의 일변이 상기 제1방향에 대해서 기울어지도록 배치된, 디스플레이 장치.
  9. 제1항에 있어서,
    상기 패드부는 제1방향을 따라 연장된 복수의 패드를 포함하는 제1서브_패드부, 및 제1방향을 따라 연장된 복수의 패드를 포함하는 제2서브_패드부를 포함하며, 상기 제1서브_패드부 및 상기 제2서브_패드부는 상기 제1방향과 교차하는 제2방향으로 배치된, 디스플레이 장치.
  10. 제9항에 있어서,
    상기 도전층은 상기 제1서브_패드부에 대응되는 제1서브_도전층 및 상기 제2서브_패드부에 대응되는 제2서브_도전층을 포함하며, 상기 제1서브_도전층 및 제2서브_도전층은 서로 이격되어 배치된, 디스플레이 장치.
  11. 제1항에 있어서,
    상기 표시영역에는 반도체층, 게이트전극, 소스전극, 및 드레인전극을 포함하는 박막트랜지스터와, 제1전극 및 제2전극을 포함하는 스토리지 커패시터가 배치되며,
    상기 도전층은 상기 소스전극과 동일층에 배치되며,
    상기 제1팬아웃배선은 상기 제1전극 또는 제2전극과 동일층에 배치된, 디스플레이 장치.
  12. 제11항에 있어서,
    상기 제1팬아웃배선은 상기 제1전극과 동일층에 배치되며,
    상기 제2팬아웃배선은 상기 제2전극과 동일층에 배치된, 디스플레이 장치.
  13. 제11항에 있어서,
    상기 박막트랜지스터는 상기 스토리지 커패시터와 중첩 배치된, 디스플레이 장치.
  14. 제1항에 있어서,
    상기 표시영역을 밀봉하는 밀봉기판; 및
    상기 주변영역에서 상기 기판과 상기 밀봉기판을 합착하는 밀봉부재;를 더 포함하며, 상기 도전층 및 상기 패드부는 상기 밀봉부와 적어도 일부 중첩하는, 디스플레이 장치.
  15. 화소에 의해서 화상이 구현되는 표시영역과 상기 표시영역 주변의 주변영역을 구비한 기판;
    상기 주변영역에 배치되며, 복수의 패드를 포함하는 패드부;
    상기 패드부 상에 실장된 제어부;
    상기 복수의 패드와 연결되어 상기 표시영역으로 연장된 복수의 팬아웃 배선을 포함하는 팬아웃 배선부; 및
    상기 패드부 전체와 대응하여 배치되며, 평면상 상기 패드부 전체의 외곽보다 바깥쪽에 배치되는 외곽을 가지는 도전층;을 포함하는, 디스플레이 장치.
  16. 제15항에 있어서,
    상기 표시영역에는 화소전극, 유기발광층을 포함하는 중간층, 및 대향전극을 포함하는 유기발광소자가 배치되며,
    상기 도전층에는 상기 대향전극에 인가되는 전압이 인가되는, 디스플레이 장치.
  17. 제15항에 있어서,
    상기 패드부 및 상기 팬아웃 배선부는 서로 다른층에서 적어도 일부 중첩되도록 구비되며,
    상기 도전층은 상기 패드부의 하부 및 상기 팬아웃 배선부의 상부 사이에 배치된, 디스플레이 장치.
  18. 삭제
  19. 제15항에 있어서,
    상기 패드부의 복수의 패드 각각은 상기 팬아웃 배선부의 복수의 팬아웃 배선 각각과 콘택홀을 통해 연결되는, 디스플레이 장치.
  20. 제15항에 있어서,
    상기 패드부는 제1패드 및 제2패드를 포함하고,
    상기 팬아웃 배선부는 상기 제1패드와 연결되는 제1팬아웃 배선 및 상기 제2패드와 연결되는 제2팬아웃 배선을 포함하며,
    상기 제1패드는 상기 제2팬아웃 배선과 적어도 일부 중첩되는, 디스플레이 장치.
KR1020180080656A 2018-07-11 2018-07-11 디스플레이 장치 KR102605586B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180080656A KR102605586B1 (ko) 2018-07-11 2018-07-11 디스플레이 장치
PCT/KR2019/004690 WO2020013427A1 (ko) 2018-07-11 2019-04-18 디스플레이 장치
CN201980046418.7A CN112424971B (zh) 2018-07-11 2019-04-18 显示装置
US17/259,523 US12035583B2 (en) 2018-07-11 2019-04-18 Display device including conductive layer overlapping with pad portion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180080656A KR102605586B1 (ko) 2018-07-11 2018-07-11 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20200007114A KR20200007114A (ko) 2020-01-22
KR102605586B1 true KR102605586B1 (ko) 2023-11-24

Family

ID=69141837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180080656A KR102605586B1 (ko) 2018-07-11 2018-07-11 디스플레이 장치

Country Status (4)

Country Link
US (1) US12035583B2 (ko)
KR (1) KR102605586B1 (ko)
CN (1) CN112424971B (ko)
WO (1) WO2020013427A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102569929B1 (ko) * 2018-07-02 2023-08-24 삼성디스플레이 주식회사 디스플레이 장치
EP4067986A4 (en) * 2019-11-29 2022-12-21 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND DISPLAY DEVICE
KR20210085999A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 패널 및 이를 이용한 대면적 표시 장치
KR20210149930A (ko) * 2020-06-02 2021-12-10 삼성디스플레이 주식회사 표시 장치
WO2022160216A1 (zh) * 2021-01-28 2022-08-04 京东方科技集团股份有限公司 阵列基板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100810475B1 (ko) * 2005-08-05 2008-03-07 세이코 엡슨 가부시키가이샤 전기 광학 장치, 및 이것을 구비한 전자 기기
JP2015191211A (ja) 2014-03-28 2015-11-02 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5017923B2 (ja) * 2005-08-05 2012-09-05 セイコーエプソン株式会社 電気光学装置、及びこれを備えた電子機器
CN101779525B (zh) * 2007-08-10 2012-06-27 夏普株式会社 配线基板和液晶显示装置
KR101482196B1 (ko) 2008-07-29 2015-01-15 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101681884B1 (ko) 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
KR101616910B1 (ko) 2009-12-08 2016-04-29 엘지디스플레이 주식회사 액정표시장치
KR101783953B1 (ko) 2010-12-27 2017-10-11 삼성디스플레이 주식회사 표시 장치 및 그 검사 방법
KR20140053626A (ko) 2012-10-26 2014-05-08 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR102114319B1 (ko) 2014-01-22 2020-05-25 삼성디스플레이 주식회사 디스플레이 장치
KR20160043212A (ko) 2014-10-10 2016-04-21 삼성디스플레이 주식회사 터치 스크린 패널 및 이를 포함하는 표시장치
KR102272214B1 (ko) 2015-01-14 2021-07-02 삼성디스플레이 주식회사 표시 장치
KR102513388B1 (ko) * 2015-08-19 2023-03-23 엘지디스플레이 주식회사 협 베젤 구조를 갖는 평판 표시 장치
JP6736453B2 (ja) 2016-05-26 2020-08-05 株式会社ジャパンディスプレイ 表示装置及びセンサ
US10275063B2 (en) 2016-05-26 2019-04-30 Japan Display Inc. Display device and sensor
CN107300793A (zh) * 2017-06-30 2017-10-27 厦门天马微电子有限公司 显示面板及显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100810475B1 (ko) * 2005-08-05 2008-03-07 세이코 엡슨 가부시키가이샤 전기 광학 장치, 및 이것을 구비한 전자 기기
JP2015191211A (ja) 2014-03-28 2015-11-02 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
WO2020013427A1 (ko) 2020-01-16
KR20200007114A (ko) 2020-01-22
CN112424971B (zh) 2024-10-15
US20210305351A1 (en) 2021-09-30
CN112424971A (zh) 2021-02-26
US12035583B2 (en) 2024-07-09

Similar Documents

Publication Publication Date Title
KR102593534B1 (ko) 디스플레이 장치
KR102605586B1 (ko) 디스플레이 장치
US11107869B2 (en) Display device
KR102399567B1 (ko) 디스플레이 장치
CN111326554A (zh) 显示装置
US20210026483A1 (en) Display device
KR20190112884A (ko) 디스플레이 장치
KR20180047536A (ko) 유기발광 표시장치
KR102599507B1 (ko) 디스플레이 장치
US10797121B2 (en) Display apparatus with a reduced peripheral area
KR20200009176A (ko) 디스플레이 장치
KR20210011561A (ko) 표시 장치
US20230103171A1 (en) Display apparatus
US11217652B2 (en) Display device with fan-out lines in reduced peripheral area
KR20210037786A (ko) 표시장치
KR20210037062A (ko) 표시 장치 및 표시 장치의 리페어 방법
KR20210108542A (ko) 표시장치
KR20210121334A (ko) 디스플레이 장치
US20240324407A1 (en) Display apparatus
KR20240099547A (ko) 디스플레이 장치
KR20170125485A (ko) 유기발광 표시장치 및 그의 제조방법
KR20240026333A (ko) 디스플레이 장치
KR20240031511A (ko) 표시 장치
KR20240044580A (ko) 표시 장치
KR20240038215A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant