CN111326554A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN111326554A
CN111326554A CN201911281290.0A CN201911281290A CN111326554A CN 111326554 A CN111326554 A CN 111326554A CN 201911281290 A CN201911281290 A CN 201911281290A CN 111326554 A CN111326554 A CN 111326554A
Authority
CN
China
Prior art keywords
layer
disposed
display device
display
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911281290.0A
Other languages
English (en)
Inventor
朴埈贤
李安洙
金瞳祐
文盛载
赵康文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN111326554A publication Critical patent/CN111326554A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示装置，所述显示装置包括基底，基底具有被构造为用于显示图像的显示区域以及定位在所述显示区域的外部的外围区域。第一薄膜晶体管设置在显示区域中。显示元件电连接到第一薄膜晶体管。显示元件包括像素电极、中间层和对电极。嵌入式驱动电路部分设置在外围区域中。嵌入式驱动电路部分包括第二薄膜晶体管。共电压供应线设置在外围区域中。共电压供应线定位为比嵌入式驱动电路部分靠近显示区域。共电压供应线电连接到对电极。

Description

显示装置
本申请要求于2018年12月13日在韩国知识产权局提交的第10-2018-0161182号韩国专利申请的优先权，所述韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本发明构思涉及一种显示装置。
背景技术
显示装置是用于可视地显示图像的装置。这样的显示装置可以包括被划分为显示区域和外围区域的基底。显示区域可以包括形成为彼此绝缘的扫描线和数据线，并且包括多个像素。此外，显示区域可以包括薄膜晶体管和像素电极，像素电极电连接到与每个像素对应的薄膜晶体管。显示区域还可以包括共同地设置在像素中的对电极。外围区域可以包括用于将电信号传输到显示区域的各种布线、扫描驱动器、数据驱动器和控制器。
这样的显示装置的用途已经多样化。因此，显示装置的外围区域的设计也已经多样化，并且往往期望减小外围区域的尺寸。
发明内容
一个或更多个示例性实施例包括一种减小由外围区域占据的空间并实现高质量图像的显示装置。然而，本发明构思的示例性实施例不限于此。
另外的方面将在下面的描述中部分地阐述，并且部分地将通过描述而明显，或者可以通过实践给出的实施例而获知。
根据一个或更多个实施例，一种显示装置包括基底，基底具有被构造为用于显示图像的显示区域以及定位在显示区域的外部的外围区域。第一薄膜晶体管设置在显示区域中。显示元件电连接到第一薄膜晶体管。显示元件包括像素电极、中间层和对电极。嵌入式驱动电路部分设置在外围区域中。嵌入式驱动电路部分包括第二薄膜晶体管。共电压供应线设置在外围区域中。共电压供应线被定位为比嵌入式驱动电路部分靠近显示区域。共电压供应线电连接到对电极。
显示装置还可以包括：平坦化层，覆盖嵌入式驱动电路部分的至少一部分；以及屏蔽层，位于平坦化层上，屏蔽层与嵌入式驱动电路部分至少部分地叠置。平坦化层可以包括使共电压供应线暴露的通路孔。
屏蔽层可以包括与像素电极的材料相同的材料，并且可以通过通路孔与共电压供应线接触。屏蔽层的一部分可以与对电极接触。
屏蔽层可以与对电极集成，并且可以通过通路孔与共电压供应线接触。
屏蔽层可以包括：第一屏蔽层，包括与像素电极的材料相同的材料；以及第二屏蔽层，从对电极延伸。
屏蔽层可以包括多个通孔。
显示装置还可以包括：坝部分，位于共电压供应线外部，坝部分从基底突出。坝部分可以与嵌入式驱动电路部分至少部分地叠置。
坝部分可以包括彼此分隔开的第一坝和第二坝。第一坝的高度和第二坝的高度可以彼此基本相等。
坝部分可以包括第一层和第二层，并且第一层的侧表面可以通过半色调掩模工艺而弯曲。
显示装置还可以包括位于坝部分外部的支撑件，支撑件从基底的上表面突出。支撑件距基底的上表面的高度可以小于坝部分距基底的上表面的高度。
显示装置还可以包括位于嵌入式驱动电路部分外部的布线部分，布线部分将信号传输到嵌入式驱动电路部分。坝部分和支撑件中的至少一个可以与布线部分至少部分地叠置。
显示装置还可以包括：平坦化层，位于第一薄膜晶体管与显示元件之间，平坦化层包括有机材料；以及无机保护层，位于平坦化层与第一薄膜晶体管之间。无机保护层可以覆盖第一薄膜晶体管的源电极和漏电极，并且延伸到外围区域。在外围区域中，无机保护层可以包括未被平坦化层以及与平坦化层形成在同一层中的有机材料覆盖的区域。
无机保护层可以包括使共电压供应线暴露的孔。用于保护共电压供应线的导电保护层可以布置为与孔对应。
显示装置还可以包括覆盖显示区域的薄膜封装层，薄膜封装层包括至少一个无机封装层和至少一个有机封装层。在外围区域中，所述至少一个无机封装层可以与无机保护层接触。
显示装置还可以包括：滤色器玻璃，面对基底；以及密封构件，位于外围区域外部，密封构件将基底和滤色器玻璃粘合在一起。
根据本发明构思的一个或更多个示例性实施例，一种显示装置包括基底，基底具有被构造为用于显示图像的显示区域以及定位在显示区域的外部的外围区域。第一薄膜晶体管设置在显示区域中。显示元件电连接到第一薄膜晶体管。平坦化层设置在第一薄膜晶体管与显示元件之间。平坦化层包括有机材料。无机保护层设置在平坦化层与第一薄膜晶体管之间。无机保护层覆盖第一薄膜晶体管的源电极和漏电极，并且延伸到外围区域。薄膜封装层覆盖显示区域。薄膜封装层包括至少一个无机封装层和至少一个有机封装层。无机封装层在外围区域中接触无机保护层。
显示装置还可以包括：坝部分，设置在外围区域中，坝部分从基底突出；以及嵌入式驱动电路部分，设置在外围区域中，嵌入式驱动电路部分包括第二薄膜晶体管。无机封装层在比坝部分远离显示区域的外围区域中接触无机保护层。
显示装置还可以包括：平坦化层，覆盖嵌入式驱动电路部分的至少一部分；以及屏蔽层，位于平坦化层上。屏蔽层可以与嵌入式驱动电路部分至少部分地叠置。平坦化层可以包括使共电压供应线暴露的通路孔。
坝部分可以与嵌入式驱动电路部分的第二薄膜晶体管至少部分地叠置。
显示装置还可以包括：布线部分，位于嵌入式驱动电路部分外部；以及突出部分，位于坝部分外部。突出部分可以具有比坝部分低的高度。坝部分和突出部分中的至少一个可以与布线部分叠置。
显示装置还可以包括：密封构件，位于突出部分外部；以及上基底，面对基底。基底和上基底可以通过密封构件粘合在一起。
根据一个或更多实施例，一种显示装置包括基底，基底具有被构造为用于显示图像的显示区域以及位于显示区域外部的外围区域。第一薄膜晶体管设置在显示区域中。显示元件电连接到第一薄膜晶体管。显示元件包括像素电极、中间层和对电极。嵌入式驱动电路部分设置在外围区域中。嵌入式驱动电路部分包括第二薄膜晶体管。布线部分设置在嵌入式驱动电路部分的一侧处。布线部分具有连接到嵌入式驱动电路部分的布线。第一屏蔽层与第二薄膜晶体管至少部分地叠置，并且平坦化层设置在第一屏蔽层与第二薄膜晶体管之间。第一屏蔽层包括与像素电极的材料相同的材料。第二屏蔽层设置在第一屏蔽层上。第二屏蔽层从对电极延伸。第二屏蔽层的一端设置在布线部分与显示区域之间。
第一屏蔽层可以包括多个通孔。
显示装置还可以包括：无机保护层，位于第二薄膜晶体管与平坦化层之间；以及导电保护层，位于无机保护层与平坦化层之间。导电保护层可以包括导电材料。导电保护层可以与第二薄膜晶体管叠置。
显示装置还可以包括位于外围区域中的坝部分，坝部分从基底突出。坝部分可以与嵌入式驱动电路部分至少部分地叠置。
显示装置还可以包括：平坦化层，位于第一薄膜晶体管与显示元件之间，平坦化层包括有机材料；以及无机保护层，位于平坦化层与第一薄膜晶体管之间。无机保护层可以覆盖第一薄膜晶体管的源电极和漏电极，并且延伸到外围区域。在外围区域中，无机保护层可以包括未被平坦化层以及与平坦化层形成在同一层中的有机材料覆盖的区域。
根据本发明构思的示例性实施例，一种显示装置包括基底，基底具有被构造为用于显示图像的显示区域以及定位在显示区域的外部的外围区域。外围区域包括顶外围区域、底外围区域、左外围区域和右外围区域。第一薄膜晶体管设置在显示区域中。显示元件电连接到第一薄膜晶体管。显示元件包括像素电极、中间层和对电极。嵌入式驱动电路部分设置在左外围区域和右外围区域中。嵌入式驱动电路部分包括第二薄膜晶体管。共电压供应线设置在顶外围区域和底外围区域中的至少一个中，而不设置在左外围区域和右外围区域中。共电压供应线电连接到对电极。
通过参照附图、权利要求书和实施例的详细描述，可以更容易地理解除上述描述之外的方面、特征和优点。
附图说明
通过下面结合附图对示例性实施例的描述，这些和/或其它方面将变得明显并且更易于领会，在附图中：
图1是根据本发明构思的示例性实施例的显示装置的平面图；
图2A是根据本发明构思的示例性实施例的图1的显示装置中的像素的等效电路图；
图2B是根据本发明构思的另一示例性实施例的图1的显示装置中的像素的等效电路图；
图3A是根据本发明构思的示例性实施例的沿图1的线I-I'和线II-II'截取的显示装置的剖视图；
图3B是根据本发明构思的示例性实施例的沿图1的线I-I'和线II-II'截取的包括在支撑件上的掩模支撑件的显示装置的剖视图；
图4是根据本发明构思的另一示例性实施例的沿图1的线I-I'和线II-II'截取的显示装置的剖视图；
图5是根据本发明构思的另一示例性实施例的沿图1的线I-I'和线II-II'截取的显示装置的剖视图；
图6是根据本发明构思的另一示例性实施例的沿图1的线I-I'和线II-II'截取的显示装置的剖视图；
图7是根据本发明构思的另一示例性实施例的沿图1的线I-I'和线II-II'截取的显示装置的剖视图；
图8A是根据本发明构思的另一示例性实施例的沿图1的线I-I'和线II-II'截取的显示装置的剖视图；
图8B是根据本发明构思的另一示例性实施例的沿图1的线I-I'和线II-II'截取的显示装置的剖视图；
图9是根据本发明构思的另一示例性实施例的沿图1的线I-I'和线II-II'截取的显示装置的剖视图；
图10是根据本发明构思的另一示例性实施例的沿图1的线I-I'和线II-II'截取的显示装置的剖视图；
图11是根据本发明构思的另一示例性实施例的显示装置的平面图；以及
图12是根据本发明构思的示例性实施例的沿图11的线II-II'和线III-III'截取的显示装置的剖视图。
具体实施方式
尽管公开可以具有各种修改的实施例，但是在附图中示出并在详细描述中描述示例性实施例。通过下面参照附图描述的实施例，将阐明示例性实施例的优点和特征及其实现方法。就这点而言，公开的实施例可以具有不同的形式，并且不应被解释为限于这里阐述的描述。
现在，将详细地参照示例性实施例，附图中示出了示例性实施例的示例，其中，同样的附图标记始终表示同样的元件，并且将省略其重复描述。
将理解的是，尽管这里可以使用术语“第一”、“第二”等来描述各种组件，但是这些组件不应受这些术语限制。这些术语仅用于将一个组件与另一组件区分开。
以单数使用的表达包括复数的表达，除非该表达在上下文中具有明显不同的含义。
还将理解的是，这里使用的术语“包括”、“包含”和/或“具有”说明存在陈述的特征或组件，但是不排除存在或添加一个或更多个其它特征或组件。
将理解的是，当膜、区域或元件被称为“在”另一部分“上”时，该膜、区域或元件可以直接或间接地在所述另一部分上。例如，可以存在中间膜、区域或元件。
为了便于说明，可以夸大附图中的组件的尺寸。换言之，由于为了便于说明而任意地示出了附图中的组件的尺寸和厚度，因此下面的实施例不限于此。
将理解的是，当层、区域或组件连接到另一部分时，该层、区域或组件可以直接连接到所述另一部分，或者可以存在中间层、区域或组件。例如，当层、区域或组件电连接到另一部分时，该层、区域或组件可以直接电连接到所述另一部分，或者可以通过另一层、区域或组件间接连接到所述另一部分。
此外，x轴、y轴和z轴不限于直角坐标系上的三个轴。例如，x轴、y轴和z轴可以彼此垂直或者可以表示彼此不垂直的不同方向。
显示装置可以用于显示图像、文本等，并且可以被分为液晶显示器、电泳显示器、有机发光显示器、无机发光显示器、量子点发光显示器，场发射显示器、表面传导电子发射显示器和等离子体显示器。
在下文中，有机发光显示器将被描述为根据示例性实施例的显示装置，但是根据本发明构思的示例性实施例的显示装置不限于此，并且可以使用各种显示装置。
图1是根据本发明构思的示例性实施例的显示装置的平面图。
参照图1，显示装置可以包括显示区域DA和布置在显示区域DA周围的外围区域PA。显示装置可以通过使用从布置在显示区域DA中的多个像素发射的光来产生图像。
显示区域DA可以包括像素P，像素P连接到在第一方向上延伸的数据线DL以及在与第一方向相交的第二方向上延伸的扫描线SL。像素P中的每个也可以连接到在第一方向上延伸的驱动电压线PL。
像素P中的每个可以包括诸如有机发光元件的显示元件。在示例性实施例中，每个像素P可以通过有机发光元件来发射例如红色、绿色、蓝色或白色的光。本说明书中的像素P可以被理解为如上所述的发射红色、绿色、蓝色和白色中的任何一种的光的像素。
每个像素P可以电连接到布置在外围区域PA中的嵌入式电路。外围区域PA可以包括嵌入式驱动电路部分40、布线部分50、端子部分30、第一电源线10和第二电源线20。
嵌入式驱动电路部分40可以包括多个薄膜晶体管(TFT)并且可以通过扫描线SL将扫描信号提供到每个像素P。在示例性实施例中，嵌入式驱动电路部分40可以布置在显示区域DA的两侧上，并且显示区域DA位于嵌入式驱动电路部分40之间。布置在显示区域DA中的一部分像素P可以电连接到布置在显示区域DA的左侧上的嵌入式驱动电路部分40，并且剩余的像素P可以电连接到布置在显示区域DA的右侧上的嵌入式驱动电路部分40。在另一示例性实施例中，嵌入式驱动电路部分40可以仅布置在显示区域DA的一侧上。
布线部分50可以布置在嵌入式驱动电路部分40的一侧上。布线部分50指布置有用于传输用于驱动嵌入式驱动电路部分40的信号的布线的区域。例如，如图1中所示，布线部分50可以定位在与嵌入式驱动电路部分40相邻的外围区域PA中，并且比嵌入式驱动电路部分40远离显示区域DA地设置。
端子部分30可以布置在基底100的一侧上。端子部分30可以被暴露而不被绝缘层覆盖。端子部分30可以电连接到印刷电路板PCB。印刷电路板PCB的端子PCB-P可以电连接到端子部分30。
印刷电路板PCB可以将控制部分的信号或电力传输到端子部分30。控制部分可以分别通过第一连接线11和第二连接线21将驱动电源电压ELVDD和共电压ELVSS(见稍后将描述的图2A和图2B)提供到第一电源线10和第二电源线20。驱动电源电压ELVDD可以通过连接到第一电源线10的驱动电压线PL被提供到每个像素P，共电压ELVSS可以被提供到像素P的连接到第二电源线20的对电极。第二电源线20可以至少部分地围绕显示区域DA。第二电源线20可以至少部分地围绕第一电源线10。在另一示例性实施例中，第二电源线20可以布置在第一电源线10与显示区域DA之间。如图1的示例性实施例中所示，第二电源线20可以布置在嵌入式驱动电路部分40与显示区域DA之间。由于第二电源线20提供共电压ELVSS，因此第二电源线20可以被称为共电压供应线。如图1中所示，第二电源线20可以布置在与显示区域DA的上侧、下侧、左侧和右侧相邻的外围区域PA中。然而，本发明构思的示例性实施例不限于此。例如，第二电源线20可以布置为与显示区域DA的上侧、下侧、左侧和右侧中的至少一个对应。
控制部分中产生的控制信号可以通过印刷电路板PCB以及第三连接线31和第四连接线41传输到嵌入式驱动电路部分40和布线部分50。另外，传输到布线部分50的信号可以传输到嵌入式驱动电路部分40。
数据驱动电路60可以电连接到数据线DL。数据驱动电路60的数据信号可以通过连接到端子部分30的连接线和连接到连接线的数据线DL提供到每个像素P。图1示出了数据驱动电路60设置在印刷电路板PCB上，但是在另一示例性实施例中，数据驱动电路60可以设置在基底100上。例如，数据驱动电路60可以设置在端子部分30与第一电源线10之间。
坝部分120可以设置在外围区域PA中。坝部分120可以包括至少一个坝。图1示出了其中布置有两个坝(包括第一坝121和第二坝123)的结构。当形成薄膜封装层400的有机封装层420(见图3A)时，坝部分120可以防止有机材料流向基底100的边缘。因此，可以防止有机封装层420的边缘尾的形成。位于外围区域PA中的坝部分120可以围绕显示区域DA的至少一部分。当设置多个坝(诸如第一坝121和第二坝123)时，第一坝121和第二坝123可以彼此分隔开，并且第一坝121可以布置为围绕第二坝123的至少一部分。
在一些示例性实施例中，坝部分120的至少一部分可以与嵌入式驱动电路部分40叠置。例如，第一坝121或第二坝123可以与嵌入式驱动电路部分40叠置。在其它实施例中，如图1中所示，第一坝121和第二坝123两者可以与嵌入式驱动电路部分40叠置。
在一些示例性实施例中，坝部分120的至少一部分可以与布线部分50叠置。例如，第一坝121或第二坝123可以与布线部分50叠置。在其它实施例中，第一坝121和第二坝123两者可以与布线部分50叠置。
由于坝部分120与嵌入式驱动电路部分40和/或布线部分50叠置，因此可以不需要在外围区域PA中提供用于坝部分120的单独的专用区域。因此，可以减小外围区域PA的尺寸。
在显示区域DA的下侧上，坝部分120可以与第二电源线20叠置。然而，本公开不限于此。可以对其进行各种修改。例如，坝部分120可以与第一电源线10叠置，或者第一坝121可以与第二电源线20叠置并且第二坝123可以与第一电源线10叠置等。
图2A和图2B是根据示例性实施例的显示装置中的任何一个像素的等效电路图。
参照图2A，每个像素P可以包括连接到扫描线SL和数据线DL的像素电路PC以及连接到像素电路PC的有机发光二极管(在下文中，也称为有机发光器件)OLED。
像素电路PC可以包括驱动TFT T1、开关TFT T2和存储电容器Cst。开关TFT T2可以连接到扫描线SL和数据线DL，并且可以根据扫描信号Sn将通过数据线DL输入的数据信号Dm传输到驱动TFT T1。
存储电容器Cst可以连接到开关TFT T2和驱动电压线PL，并且可以存储与从开关TFT T2接收的电压和供应到驱动电压线PL的第一电源电压(例如，驱动电源电压ELVDD)之间的差对应的电压。
驱动TFT T1可以连接到驱动电压线PL和存储电容器Cst，并且可以控制从驱动电压线PL流过有机发光器件OLED的与存储在存储电容器Cst中的电压值对应的驱动电流。有机发光器件OLED可以根据驱动电流发射具有预定亮度的光。
尽管图2A示出了像素电路PC包括两个TFT和一个存储电容器Cst的情况，但本发明构思的示例性实施例不限于此。
参照图2B，每个像素P可以包括有机发光二极管OLED以及包括驱动有机发光二极管OLED的多个TFT的像素电路PC。像素电路PC可以包括驱动TFT T1、开关TFT T2、感测TFTT3和存储电容器Cst。
扫描线SL可以连接到开关TFT T2的栅电极G2。数据线DL可以连接到开关TFT T2的源电极S2。存储电容器Cst的第一电极CE1可以连接到开关TFT T2的漏电极D2。
因此，开关TFT T2响应于来自每个像素P的扫描线SL的扫描信号Sn将数据线DL的数据电压供应到第一节点N。
驱动TFT T1的栅电极G1可以连接到第一节点N，驱动TFT T1的源电极S1可以连接到用于传输驱动电源电压ELVDD的第一电力线PL1，驱动TFT T1的漏电极D1可以连接到有机发光二极管OLED的阳电极。
因此，驱动TFT T1可以根据驱动TFT T1的栅极-源极电压(即，施加在驱动电源电压ELVDD与第一节点N之间的电压)来调节流过有机发光二极管OLED的电流的量。
感测TFT T3的栅电极G3可以连接到感测控制线SSL。感测TFT T3的源电极S3可以连接到第二节点S。感测TFT T3的漏电极D3可以连接到参考电压线RL。在示例性实施例中，感测TFT T3可以被扫描线SL控制而不是被感测控制线SSL控制。
感测TFT T3可以感测有机发光二极管OLED的阳电极的电势。在感测时间段期间，感测TFT T3可以响应于来自感测控制线SSL的感测信号SSn将来自参考电压线RL的预充电电压供应到第二节点S，或者将有机发光二极管OLED的阳电极的电压供应到参考电压线RL。
存储电容器Cst的第一电极CE1可以连接到第一节点N。存储电容器Cst的第二电极CE2可以连接到第二节点S。存储电容器Cst可以被充入分别供应到第一节点N和第二节点S的电压之间的电压差，并且可以将驱动电源电压ELVDD供应到驱动TFT T1。例如，存储电容器Cst可以被充入分别供应到第一节点N和第二节点S的数据电压与预充电电压之间的电压差。
偏置电极BSM可以形成为面对驱动TFT T1，并且可以连接到感测TFT T3的源电极S3。由于偏置电极BSM通过与感测TFT T3的源电极S3的电势协作来接收电压，因此可以使驱动TFT T1稳定。在示例性实施例中，偏置电极BSM可以不连接到感测TFT T3的源电极S3，并且可以连接到单独的偏置布线。
有机发光二极管OLED的对电极(例如，阴极)可以通过第二电力线PL2接收共电压ELVSS。有机发光二极管OLED可以通过从驱动TFT T1接收驱动电流来发射光。
尽管图2B示出了每个像素P包括信号线SL、SSL和DL、参考电压线RL、第一电力线PL1和第二电力线PL2的实施例，但本公开不限于此。例如，信号线SL、SSL和DL、参考电压线RL、第一电力线PL1和第二电力线PL2中的至少一条可以与相邻像素共用。
本发明构思的用于像素电路PC的示例性实施例不限于参照图2A和图2B描述的薄膜晶体管和存储电容器的数量以及电路设计，并且可以各种改变薄膜晶体管和存储电容器的数量以及电路设计。
图3A是根据示例性实施例的分别沿图1的线I-I'和线II-II'截取的显示装置的剖视图。图3B是沿图1的线I-I'和线II-II'截取的在支撑件上包括掩模支撑件的显示装置的剖视图，其可以解释支撑件对于显示装置的作用。
参照图3A，根据本示例性实施例的显示装置可以包括显示区域DA和位于显示区域DA外部的外围区域PA。至少一个TFT(例如，驱动TFT T1)以及连接到所述至少一个TFT的显示元件可以布置在显示区域DA中。作为共电压供应线的第二电源线20、嵌入式驱动电路部分40、布线部分50、屏蔽层140、坝部分120和支撑件130可以布置在外围区域PA中。
根据本示例性实施例的显示装置还包括密封显示区域DA和外围区域PA的一部分的薄膜封装层400。薄膜封装层400的第一无机封装层410和/或第二无机封装层430可以与无机保护层PVX接触。
在本示例性实施例中，第二电源线20可以布置为比嵌入式驱动电路部分40靠近显示区域DA。屏蔽层140可以与嵌入式驱动电路部分40至少部分地叠置。坝部分120可以与嵌入式驱动电路部分40和/或布线部分50叠置。
在下文中，将更详细地描述根据示例性实施例的显示装置。
在图3A的显示区域DA中，示出了参照图2A和图2B描述的每个像素P的像素电路PC中的驱动TFT T1和存储电容器Cst。为了便于描述，将根据布置在图3A的显示区域DA中的元件的堆叠顺序来描述布置在图3A的显示区域DA中的元件。
基底100可以包括玻璃材料、陶瓷材料、金属材料或者柔性或可弯曲材料。在基底100为柔性或可弯曲的实施例中，基底100可以包括聚合物树脂，诸如聚醚砜(PES)、聚芳酯(PAR)、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚酰亚胺(PI)、聚碳酸酯(PC)或乙酸丙酸纤维素(CAP)。基底100可以具有包括上述材料的单层或多层结构。在基底100具有多层结构的实施例中，基底100还可以包括无机层。在示例性实施例中，基底100可以具有有机材料/无机材料/有机材料的结构。
第一缓冲层111可以增加基底100的顶表面的平坦性。第一缓冲层111可以包括SiO2、SiNx、SiOxNy、Al2O3、TiO2、Ta2O5、HfO2或ZnO2。
阻挡层可以进一步布置在基底100与第一缓冲层111之间。阻挡层可以防止杂质从基底100等渗透到半导体层A1中，或者使杂质从基底100等到半导体层A1中的渗透最小化。阻挡层可以包括诸如氧化物或氮化物的无机材料、有机材料或者有机/无机复合材料。阻挡层可以具有单层或多层结构。
偏置电极BSM可以布置在第一缓冲层111上以与驱动TFT T1和存储电容器Cst对应。电压可以施加到偏置电极BSM。例如，偏置电极BSM可以连接到感测TFT T3(见图2B)的源电极S3(见图2B)，并且可以接收源电极S3的电压。此外，偏置电极BSM可以防止外部光到达半导体层A1。因此，可以使驱动TFT T1的特性稳定。
第二缓冲层112可以覆盖偏置电极BSM，并且可以形成在基底100的整个表面之上。在示例性实施例中，第二缓冲层112可以包括SiO2、SiNx、SiOxNy、Al2O3、TiO2、Ta2O5、HfO2或ZnO2。
半导体层A1可以布置在第二缓冲层112上。半导体层A1可以包括非晶硅或多晶硅。在另一示例性实施例中，半导体层A1可以包括In、Ga、Sn、Zr、V、Hf、Cd、Ge、Cr、Ti、Al、Cs、Ce和Zn中的至少一种的氧化物。在示例性实施例中，半导体层A1可以包括Zn氧化物基材料，诸如Zn氧化物、In-Zn氧化物和Ga-In-Zn氧化物。在另一示例性实施例中，半导体层A1可以包括半导体，该半导体包括其中ZnO包含有诸如In、Ga或Sn的金属的IGZO(In-Ga-Zn-O)、ITZO(In-Sn-Zn-O)、或IGTZO(In-Ga-Sn-Zn-O)。半导体层A1可以包括沟道区以及布置在沟道区的两个相对侧上的源区和漏区。半导体层A1可以包括单层或多层。
栅电极G1可以布置在半导体层A1之上，并且栅极绝缘层113设置在栅电极G1与半导体层A1之间以与半导体层A1至少部分地叠置。栅电极G1可以包括Mo、Al、Cu和Ti中的一种，并且可以包括单层或多层。例如，栅电极G1可以包括包含Mo的单层。存储电容器Cst的第一电极CE1可以与栅电极G1布置在同一层中。第一电极CE1可以包括与栅电极G1的材料相同的材料。
层间绝缘层115可以设置为覆盖栅电极G1和存储电容器Cst的第一电极CE1。层间绝缘层115可以包括SiO2、SiNx、SiOxNy、Al2O3、TiO2、Ta2O5、HfO2或ZnO2。
存储电容器Cst的第二电极CE2、源电极S1、漏电极D1和数据线DL可以布置在层间绝缘层115上。
存储电容器Cst的第二电极CE2、源电极S1、漏电极D1和数据线DL可以包括包含Mo、Al、Cu和Ti中的一种的导电材料，并且可以包括包含上述材料的单层或多层。例如，第二电极CE2、源电极S1、漏电极D1和数据线DL可以具有Ti/Al/Ti的多层结构。源电极S1和漏电极D1可以通过接触孔分别连接到半导体层A1的源区和漏区。
存储电容器Cst的第二电极CE2与第一电极CE1叠置，且层间绝缘层115位于存储电容器Cst的第二电极CE2与第一电极CE1之间，并且存储电容器Cst的第二电极CE2可以包括电容。在该实施例中，层间绝缘层115可以用作存储电容器Cst的介电层。
存储电容器Cst的第二电极CE2、源电极S1、漏电极D1和数据线DL可以被无机保护层PVX覆盖。
无机保护层PVX可以包括包含SiNx和SiOx的单层或多层。可以引入无机保护层PVX以覆盖并保护布置在层间绝缘层115上的一些布线。在与数据线DL相同的工艺中与数据线DL一起形成的布线可以被暴露在基底100的一部分(例如，外围区域的一部分)中。布线的暴露部分会被在使稍后将描述的像素电极310图案化中使用的蚀刻剂损坏。然而，如在本实施例中，由于无机保护层PVX覆盖数据线DL以及与数据线DL一起形成的布线的至少部分，因此无机保护层PVX可以防止布线在使像素电极310图案化的工艺中被损坏。
平坦化层118可以布置在无机保护层PVX上，并且有机发光二极管300可以布置在平坦化层118上。
平坦化层118可以包括包含有机材料的单层或多层，并且可以提供平坦的顶表面。平坦化层118可以包括诸如苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS)的通用聚合物，或者具有酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、芴类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或其混合物。
有机发光二极管300可以在基底100的显示区域DA中布置在平坦化层118上。有机发光二极管300可以包括像素电极310、包括有机发射层的中间层320以及对电极330。
像素电极310可以包括(半)透射电极或反射电极。在示例性实施例中，像素电极310可以包括包含Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr及其混合物中的一种的反射层以及位于反射层上的透明或半透明的电极层。透明或半透明的电极层可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和氧化铝锌(AZO)中的至少一种。在示例性实施例中，像素电极310可以包括ITO/Ag/ITO。
像素限定层119可以布置在平坦化层118上。像素限定层119可以通过包括与显示区域DA中的每个子像素对应的开口来限定像素的发射区域。第一开口OP1可以使像素电极310的至少中心部分暴露。像素限定层119可以通过增大像素电极310的边缘与位于像素电极310之上的对电极330之间的距离来防止电弧等出现在像素电极310的边缘处。
像素限定层119可以通过诸如旋涂的方法来形成，该方法使用聚酰亚胺、聚酰胺、丙烯酸树脂、BCB和酚树脂中的至少一种有机绝缘材料。
有机发光二极管300的中间层320可以包括有机发射层。有机发射层可以包括包含发射红光、绿光、蓝光或白光的荧光材料或磷光材料的有机材料。有机发射层可以包括低分子量有机材料或聚合物有机材料。诸如空穴传输层(HTL)、空穴注入层(HIL)、电子传输层(ETL)和电子注入层(EIL)的功能层可以选择性地进一步布置在有机发射层下方或有机发射层上。中间层320可以与多个像素电极310中的每个对应。然而，中间层320的示例性实施例不限于此。中间层320可以包括位于多个像素电极310之上的一个整体的层。然而，可以进行各种修改。
对电极330可以包括透光电极或反射电极。在示例性实施例中，对电极330可以包括透明电极或半透明电极，并且可以包括具有小的逸出功并包括Li、Ca、LiF/Ca、LiF/Al、Al、Ag、Mg及其混合物中的一种的金属薄膜。诸如ITO、IZO、ZnO或In2O3的透明导电氧化物(TCO)层可以进一步布置在金属薄膜上。对电极330可以设置在显示区域DA和外围区域PA之上，并且布置在中间层320和像素限定层119之上。对电极330可以设置为位于多个有机发光二极管300之上的一个整体，并且可以与多个像素电极310叠置。
用于防止掩模截断(mask chopping)的间隔件119S可以进一步设置在像素限定层119上。间隔件119S可以与像素限定层119集成。例如，间隔件119S和像素限定层119可以通过使用半色调掩模工艺在同一工艺中同时形成。
由于有机发光二极管300会容易地被外部湿气或氧损坏，因此薄膜封装层400可以布置在有机发光二极管300上，并且可以覆盖并保护有机发光二极管300。薄膜封装层400可以覆盖显示区域DA并且延伸到外围区域PA。薄膜封装层400可以包括至少一个有机封装层和至少一个无机封装层。例如，薄膜封装层400可以包括第一无机封装层410、有机封装层420和第二无机封装层430。
第一无机封装层410可以覆盖对电极330，并且可以包括氧化硅、氮化硅和/或氮氧化硅。在某些示例性实施例中，诸如盖层的附加层可以布置在第一无机封装层410与对电极330之间。由于第一无机封装层410形成在设置在其下方的结构上，因此第一无机封装层410的顶表面不是平坦的。有机封装层420可以覆盖第一无机封装层410，并且与第一无机封装层410不同，有机封装层420可以具有基本平坦的顶表面。具体地，有机封装层420可以在与显示区域DA对应的区域中具有基本平坦的顶表面。有机封装层420可以包括从聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚碳酸酯、聚酰亚胺、聚乙烯磺酸盐、聚甲醛、聚芳酯和六甲基二硅氧烷中选择的一种或更多种。第二无机封装层430可以覆盖有机封装层420，并且可以包括氧化硅、氮化硅和/或氮氧化硅。
如果裂纹出现在包括上述多层结构的薄膜封装层400中，则薄膜封装层400可以防止裂纹在第一无机封装层410与有机封装层420之间连接或者在有机封装层420与第二无机封装层430之间连接。因此，可以通过多层封装层来防止外部湿气或氧通过其渗透到显示区域DA中的路径的形成，或者使外部湿气或氧通过其渗透到显示区域DA中的路径的形成最小化。
第二电源线20、嵌入式驱动电路部分40、布线部分50、坝部分120、支撑件130和屏蔽层140可以在显示区域DA外部布置在外围区域PA中。
第二电源线20可以定位为与显示区域DA相邻。例如，第二电源线20可以定位在嵌入式驱动电路部分40与显示区域DA之间。第二电源线20可以与驱动TFT T1的源电极S1和/或漏电极D1位于同一层中。在该实施例中，在显示装置的制造工艺期间，第二电源线20可以使用与源电极S1和/或漏电极D1的材料相同的材料形成并且与源电极S1和/或漏电极D1同时形成。
从嵌入式驱动电路部分40传输到显示区域DA的信号可以通过与栅电极G1布置在同一层中的第一布线W1和/或与偏置电极BSM布置在同一层中的第二布线W2传输。
平坦化层118可以具有与第二电源线20叠置的通路孔VH，无机保护层PVX也可以具有与第二电源线20叠置的孔PVXh。因此，第二电源线20可以经由通路孔VH和孔PVXh与屏蔽层140接触。
屏蔽层140的一侧可以与对电极330接触，因此供应到第二电源线20的共电压ELVSS可以传输到对电极330。在示例性实施例中，对电极330可以延伸到通路孔VH的内部，因此第二电源线20可以与对电极330直接接触，而不经过屏蔽层140。
嵌入式驱动电路部分40可以将扫描信号等提供到包括在显示区域DA中的像素P，并且可以包括多个TFT T'。嵌入式驱动电路部分40中的TFT T'可以具有与显示区域DA中的驱动TFT T1的结构相同的结构，并且可以通过与驱动TFT T1的工艺相同的工艺形成。
平坦化层118可以延伸到外围区域PA，并且覆盖嵌入式驱动电路部分40的至少一部分。屏蔽层140可以布置在平坦化层118上方。屏蔽层140可以与嵌入式驱动电路部分40的至少一部分叠置。屏蔽层140可以用于保护嵌入式驱动电路部分40免受静电的影响。屏蔽层140可以延伸到平坦化层118的一端并且在与坝部分120相邻的区域中终止。
多个通孔140h可以位于布置在平坦化层118上的屏蔽层140中。由于存在多个通孔140h，来自平坦化层118中发生的除气(outgassing)的气体可以通过通孔140h容易地逸出平坦化层118，该平坦化层118布置在屏蔽层140下方。
屏蔽层140可以使用与像素电极310的材料相同的材料形成并且与像素电极310同时形成。例如，屏蔽层140可以包括Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或其混合物。另外，屏蔽层140可以包括ITO、IZO、ZnO、In2O3、IGO和AZO中的至少一种。在示例性实施例中，屏蔽层140可以包括ITO/Ag/ITO。如上所述，屏蔽层140的一侧可以与对电极330接触，并且屏蔽层140的一部分可以与第二电源线20接触。
在附图中，屏蔽层140示出为不与坝部分120叠置。然而，本公开不限于此。屏蔽层140可以延伸到坝部分120的第一层121a和123a的侧面和上部，并且可以进行各种修改。
像素限定层119的一部分可以延伸到外围区域PA，并且可以包括与平坦化层118中的通路孔VH对应的第二开口OP2以及与屏蔽层140的通孔140h之间的区域对应的多个第三开口OP3。像素限定层119可以覆盖并保护通孔140h，并且第三开口OP3可以布置在通孔140h之间。
布线部分50可以比嵌入式驱动电路部分40远离显示区域DA地布置在外围区域PA中。布线部分50可以包括第三布线W3、第四布线W4和第五布线W5。第三布线W3和第四布线W4可以连接到端子部分30(见图1)以传输从控制部分供应的控制信号。第五布线W5可以连接到第三布线W3或第四布线W4以将控制信号传输到嵌入式驱动电路部分40。
第三布线W3可以与栅电极G1布置在同一层中，并且可以使用与栅电极G1的材料相同的材料形成并且与栅电极G1同时形成。第四布线W4可以与偏置电极BSM布置在同一层中，并且可以使用与偏置电极BSM的材料相同的材料形成并且与偏置电极BSM同时形成。第五布线W5可以与源电极S1或漏电极D1布置在同一层中，并且可以使用与源电极S1或漏电极D1的材料相同的材料形成并且与源电极S1或漏电极D1同时形成。
坝部分120可以比从显示区域DA延伸的平坦化层118和像素限定层119远离显示区域DA地布置在外围区域PA中。坝部分120可以包括第一坝121和第二坝123。坝部分120可以与平坦化层118和像素限定层119分隔开，并且可以在形成薄膜封装层400的有机封装层420时防止有机材料流向基底100的边缘。在坝部分120包括多个坝的实施例中，多个坝可以彼此分隔开。例如，第一坝121和第二坝123可以彼此分隔开。
第一坝121和第二坝123中的每个可以具有单层或多层结构。如附图中所示，第一坝121可以具有其中堆叠有第一层121a、第二层121b和第三层121c的结构。第二坝123可以具有其中堆叠有第一层123a和第二层123b的结构。因此，第一坝121的高度可以高于第二坝123的高度。
在该实施例中，第一坝121的第一层121a和第二坝123的第一层123a可以分别与平坦化层118同时形成并且使用与平坦化层118的材料相同的材料形成。第一坝121的第二层121b和第二坝123的第二层123b可以分别与像素限定层119同时形成并且使用与像素限定层119的材料相同的材料形成。第三层121c可以与间隔件119S同时形成并且使用与间隔件119S的材料相同的材料形成。
薄膜封装层400的第一无机封装层410和第二无机封装层430可以与第一坝121的外部直接接触。因此，有机封装层420可以不暴露于外部，并且可以通过第一无机封装层410和第二无机封装层430来防止外部空气或湿气通过有机材料渗透。
无机保护层PVX可以在第一坝121与第二坝123之间的区域以及第一坝121外部的区域中与第一无机封装层410直接接触。由于第一无机封装层410和无机保护层PVX两者包括无机材料，因此可以增强粘合力。另外，由于有机材料不位于第一坝121与支撑件130之间，因此可以有效地阻挡来自外部空气的湿气的渗透。
坝部分120可以与嵌入式驱动电路部分40和/或布线部分50至少部分地叠置。例如，第一坝121和第二坝123两者可以与嵌入式驱动电路部分40的TFT T'叠置。可选择地，第一坝121可以与布线部分50叠置并且第二坝123可以与嵌入式驱动电路部分40叠置。另外，坝部分120可以不与嵌入式驱动电路部分40叠置，而是可以仅与布线部分50叠置，但是能够对其进行各种修改。
由于坝部分120与嵌入式驱动电路部分40和/或布线部分50至少部分地叠置，因此不需要确保用于形成坝部分120的单独的空间，因此，可以减小外围区域PA的尺寸。
支撑件130可以布置在坝部分120外部。支撑件130可以是用于支撑在如图3B中示出的掩模工艺中使用的掩模M的构件。掩模支撑件130M可以通过与显示装置的支撑件130接合而设置在掩模M的一侧上，以支撑掩模M。支撑件130可以包括有机材料，并且可以在支撑掩模M时能够缓冲。除了支撑掩模M的作用之外，支撑件130可以用于抑制裂纹传输到显示区域DA中。
支撑件130可以从基底100的顶表面突出，并且支撑件130可以与平坦化层118同时形成并且使用与平坦化层118的材料相同的材料形成。支撑件130的高度可以小于坝部分120(例如，第一坝121和第二坝123)的高度。支撑件130可以与布线部分50的至少一部分叠置。因此，可以减小外围区域PA的尺寸。
图4是根据另一示例性实施例的显示装置的剖视图。在图4中，与图3A中的附图标记相同的附图标记表示与图3A中的构件相同的构件。因此，将省略重复描述。
参照图4，根据本示例性实施例的显示装置包括显示区域DA和位于显示区域DA外部的外围区域PA。至少一个TFT(诸如驱动TFT T1)以及连接到所述至少一个TFT的显示元件的可以布置在显示区域DA中。作为共电压供应线的第二电源线20、嵌入式驱动电路部分40、布线部分50、屏蔽层140、坝部分120和支撑件130可以布置在外围区域PA中。
根据本示例性实施例的显示装置还包括密封显示区域DA和外围区域PA的一部分的薄膜封装层400，并且薄膜封装层400的第一无机封装层410和/或第二无机封装层430可以与无机保护层PVX接触。
另外，在根据本示例性实施例的显示装置中，第二电源线20可以布置为比嵌入式驱动电路部分40靠近显示区域DA。屏蔽层140可以与嵌入式驱动电路部分40至少部分地叠置。坝部分120可以与嵌入式驱动电路部分40和/或布线部分50叠置。
坝部分120可以包括彼此分隔开的第一坝121和第二坝123。第一坝121和第二坝123中的每个可以包括多个层。例如，第一坝121可以包括：第一层121a，与平坦化层118同时形成，并且使用与平坦化层118的材料相同的材料形成；第二层121b，与像素限定层119同时形成，并且使用与像素限定层119的材料相同的材料形成；以及第三层121c，与间隔件119S同时形成，并且使用与间隔件119S的材料相同的材料形成。第二坝123可以包括：第一层123a，与平坦化层118同时形成，并且使用与平坦化层118的材料相同的材料形成；以及第二层123b，与像素限定层119同时形成，并且使用与像素限定层119的材料相同的材料形成。
在图4中示出的示例性实施例中，坝部分120的第一层121a和123a使用半色调掩模工艺形成，并且可以在其侧表面上形成台阶或弯曲。例如，台阶或弯曲可以形成在坝部分120的第一层121a和123a的侧表面上。
由于台阶或弯曲形成在坝部分120的第一层121a和123a上，因此可以防止会在布置在坝部分120上的构件中发生的裂纹等。
在图4中，屏蔽层140被示出为不与坝部分120叠置。然而，本发明构思的示例性实施例不限于此。屏蔽层140可以延伸到坝部分120的第一层121a和123a的侧部和上部。
在屏蔽层140布置在坝部分120的第一层121a和123a上方的实施例中，屏蔽层140与嵌入式驱动电路部分40的TFT T'之间的距离增大，因此可以减小寄生电容。
图5是根据另一示例性实施例的显示装置的剖视图。在图5中，与图3A中的附图标记相同的附图标记表示与图3A中的构件相同的构件。因此，将省略重复描述。
参照图5，根据示例性实施例的显示装置可以包括显示区域DA和位于显示区域DA外部的外围区域PA。至少一个TFT(诸如驱动TFT T1)以及连接到所述至少一个TFT的显示元件可以布置在显示区域DA中。作为共电压供应线的第二电源线20、嵌入式驱动电路部分40、布线部分50、屏蔽层140、坝部分120和支撑件130可以布置在外围区域PA中。
根据示例性实施例的显示装置还包括密封显示区域DA和外围区域PA的一部分的薄膜封装层400，并且薄膜封装层400的第一无机封装层410和/或第二无机封装层430可以与无机保护层PVX接触。
另外，在根据示例性实施例的显示装置中，第二电源线20可以布置为比嵌入式驱动电路部分40靠近显示区域DA。屏蔽层140可以与嵌入式驱动电路部分40至少部分地叠置。坝部分120可以与嵌入式驱动电路部分40和/或布线部分50叠置。
坝部分120可以包括彼此分隔开的第一坝121和第二坝123。在图5中示出的示例性实施例中，第一坝121的高度可以等于第二坝123的高度。另外，图3A中的间隔件119S可以不包括在显示区域DA中。
第一坝121和第二坝123中的每个可以包括多个层。例如，第一坝121可以包括：第一层121a，与平坦化层118同时形成，并且使用与平坦化层118的材料相同的材料形成；以及第二层121b，与像素限定层119同时形成，并且使用与像素限定层119的材料相同的材料形成。第二坝123可以包括：第一层123a，与平坦化层118同时形成，并且使用与平坦化层118的材料相同的材料形成；以及第二层123b，与像素限定层119同时形成，并且使用与像素限定层119的材料相同的材料形成。
在示例性实施例中，坝部分120的第一层121a和123a使用半色调掩模工艺形成，因此可以在其侧表面上形成台阶或弯曲。例如，台阶或弯曲可以形成在坝部分120的第一层121a的侧表面上。
图6是根据另一示例性实施例的显示装置的剖视图。在图6中，与图3A中的附图标记相同的附图标记表示与图3A中的构件相同的构件。因此，将省略重复描述。
参照图6，根据本示例性实施例的显示装置包括显示区域DA和位于显示区域DA外部的外围区域PA。至少一个TFT(诸如驱动TFT T1)以及连接到所述至少一个TFT的显示元件可以布置在显示区域DA中。作为共电压供应线的第二电源线20、嵌入式驱动电路部分40、布线部分50、屏蔽层140'、坝部分120和支撑件130可以布置在外围区域PA中。
根据图6中示出的示例性实施例的显示装置还包括密封显示区域DA和外围区域PA的一部分的薄膜封装层400，并且薄膜封装层400的第一无机封装层410和/或第二无机封装层430可以与无机保护层PVX接触。
另外，在根据图6中示出的示例性实施例的显示装置中，第二电源线20可以布置为比嵌入式驱动电路部分40靠近显示区域DA。屏蔽层140'可以与嵌入式驱动电路部分40至少部分地叠置。坝部分120可以与嵌入式驱动电路部分40和/或布线部分50叠置。
在图6中示出的示例性实施例中，嵌入式驱动电路部分40的TFT T'的至少一部分可以被平坦化层118覆盖，并且布置在平坦化层118上且与嵌入式驱动电路部分40叠置的屏蔽层140'可以包括多个层。
例如，屏蔽层140'可以包括包含与像素电极310的材料相同的材料的第一屏蔽层141以及从对电极330延伸的第二屏蔽层143。由于屏蔽层140'包括多个层，因此可以更稳定地保护嵌入式驱动电路部分40。
第一屏蔽层141可以包括多个通孔140h。在显示装置的制造工艺期间，可能在平坦化层118中发生的除气可以通过多个通孔140h容易地排出。
第二屏蔽层143可以从对电极330延伸并且布置在第一屏蔽层141上。在一些示例性实施例中，多个通孔也可以形成在第二屏蔽层143中。在一些示例性实施例中，与像素限定层119形成在同一层中的绝缘层可以布置在第一屏蔽层141与第二屏蔽层143之间。然而，能够对其进行各种修改。
在图6中，屏蔽层140'被示出为在与嵌入式驱动电路部分40叠置的部分处终止。然而，示例性实施例不限于此。例如，屏蔽层140'可以延伸到坝部分120的外部。在示例性实施例中，屏蔽层140'的第一屏蔽层141和第二屏蔽层143中的仅一个可以延伸到第一坝121或第二坝123的外部。
图7是根据另一示例性实施例的显示装置的剖视图。在图7中，与图3A中的附图标记相同的附图标记表示与图3A中的构件相同的构件。因此，将省略重复描述。
参照图7，根据本示例性实施例的显示装置包括显示区域DA和设置在显示区域DA外部的外围区域PA。至少一个TFT(诸如驱动TFT T1)以及连接到所述至少一个TFT的显示元件可以布置在显示区域DA中。作为共电压供应线的第二电源线20、嵌入式驱动电路部分40、布线部分50、屏蔽层140”、坝部分120和支撑件130可以布置在外围区域PA中。
根据图7中示出的示例性实施例的显示装置还包括密封显示区域DA和外围区域PA的一部分的薄膜封装层400，并且薄膜封装层400的第一无机封装层410和/或第二无机封装层430可以与无机保护层PVX接触。
另外，在根据图7中示出的示例性实施例的显示装置中，第二电源线20可以布置为比嵌入式驱动电路部分40靠近显示区域DA。屏蔽层140”可以与嵌入式驱动电路部分40至少部分地叠置。坝部分120可以与嵌入式驱动电路部分40和/或布线部分50叠置。
在图7中示出的示例性实施例中，嵌入式驱动电路部分40的TFT T'的至少一部分可以被平坦化层118覆盖，并且屏蔽层140”可以布置在平坦化层118上且与嵌入式驱动电路部分40至少部分地叠置。
在图7中示出的示例性实施例中，屏蔽层140”可以与对电极330集成。屏蔽层140”可以从显示区域DA中的对电极330延伸，并且可以与外围区域PA中的嵌入式驱动电路部分40至少部分地叠置。
尽管图7中示出的实施例不包括具有多个通孔的屏蔽层，但是在示例性实施例中，屏蔽层140”可以包括多个通孔。因此，可以容易地排除可能在平坦化层118中发生的除气。
在图7中，屏蔽层140”被示出为与嵌入式驱动电路部分40的一部分对应。然而，本发明构思的示例性实施例不限于此。例如，屏蔽层140”可以延伸到坝部分120的外部。
图8A是根据本发明构思的另一示例性实施例的显示装置的剖视图。在图8A中，与图3A中的附图标记相同的附图标记表示与图3A中的构件相同的构件。因此，将省略重复描述。
参照图8A，根据示例性实施例的显示装置包括显示区域DA和位于显示区域DA外部的外围区域PA。至少一个TFT(诸如驱动TFT T1)以及连接到所述至少一个TFT的显示元件可以布置在显示区域DA中。作为共电压供应线的第二电源线20、嵌入式驱动电路部分40、布线部分50、屏蔽层140、坝部分120和支撑件130可以布置在外围区域PA中。
根据图8A中示出的示例性实施例的显示装置还包括密封显示区域DA和外围区域PA的一部分的薄膜封装层400，并且薄膜封装层400的第一无机封装层410和/或第二无机封装层430可以与无机保护层PVX接触。
另外，在根据本示例性实施例的显示装置中，第二电源线20可以布置为比嵌入式驱动电路部分40靠近显示区域DA。屏蔽层140可以与嵌入式驱动电路部分40至少部分地叠置。坝部分120可以与嵌入式驱动电路部分40和/或布线部分50叠置。
在图8A中示出的示例性实施例中，用于保护第二电源线20的导电保护层116可以进一步布置在被无机保护层PVX暴露的第二电源线20上。无机保护层PVX可以包括与第二电源线20对应的孔PVXh，导电保护层116可以布置为与孔PVXh对应。
由于第二电源线20必须在后续工艺中电连接到对电极330，因此可以通过部分地去除无机保护层PVX而使第二电源线20暴露。在该实施例中，第二电源线20会被后续工艺中使用的蚀刻剂损坏。
导电保护层116可以是形成为保护第二电源线20免受这样的损坏的层。另外，导电保护层116可以具有导电性并且可以将第二电源线20电连接到对电极330。
在本示例性实施例中，导电保护层116、屏蔽层140和对电极330彼此接触，因此由第二电源线20提供的共电压ELVSS可以传输到对电极330。
导电保护层116可以包括ITO、IZO、ZnO、In2O3、IGO和AZO中的至少一种。
图8B是根据另一示例性实施例的显示装置的剖视图。在图8B中，与图8A中的附图标记相同的附图标记表示与图8A中的构件相同的构件。因此，将省略重复描述。
参照图8B，根据图8B中示出的示例性实施例的显示装置包括显示区域DA和位于显示区域DA外部的外围区域PA。至少一个TFT(诸如驱动TFT T1)以及连接到所述至少一个TFT的显示元件可以布置在显示区域DA中。作为共电压供应线的第二电源线20、嵌入式驱动电路部分40、布线部分50、屏蔽层140、坝部分120和支撑件130可以布置在外围区域PA中。
根据图8B中示出的示例性实施例的显示装置还包括密封显示区域DA和外围区域PA的一部分的薄膜封装层400，并且薄膜封装层400的第一无机封装层410和/或第二无机封装层430可以与无机保护层PVX接触。
在图8B中示出的示例性实施例中，导电保护层116可以延伸为与嵌入式驱动电路部分40和/或布线部分50叠置，并且无机保护层PVX位于导电保护层116与嵌入式驱动电路部分40和/或布线部分50之间。在该实施例中，导电保护层116可以用作用于保护嵌入式驱动电路部分40免受静电影响的屏蔽层。
与导电保护层116一样，被嵌入式驱动电路部分40中的TFT T'和绝缘层绝缘并且彼此叠置的导电层都可以用作屏蔽层。
在图8B中，导电保护层116连接到第二电源线20，并且可以延伸到嵌入式驱动电路部分40。然而，本发明构思的示例性实施例不限于此。导电保护层116可以以使得布置在嵌入式驱动电路部分40上方的部分和布置在第二电源线20上方的部分可以彼此分隔开的方式布置。
此外，导电保护层116可以延伸为与布线部分50叠置。参照图1，导电保护层116可以布置在显示区域DA的上侧、下侧、左侧和右侧中的任一侧上。在图8B中，导电保护层116被示出为不与坝部分120叠置。然而，本发明构思的示例性实施例不限于此。导电保护层116可以延伸到第一坝121或第二坝123的侧部和上部，并且可以以各种方式进行修改。
图9是根据另一示例性实施例的显示装置的剖视图。在图9中，与图3A中的附图标记相同的附图标记表示与图3A中的构件相同的构件。因此，将省略重复描述。
参照图9，根据本示例性实施例的显示装置包括显示区域DA和位于显示区域DA外部的外围区域PA。至少一个TFT(诸如驱动TFT T1)以及连接到所述至少一个TFT的显示元件可以布置在显示区域DA中。可以作为共电压供应线的第二电源线20、嵌入式驱动电路部分40、布线部分50、屏蔽层140、坝部分120和支撑件130可以布置在外围区域PA中。
在根据本示例性实施例的显示装置中，第二电源线20可以布置为比嵌入式驱动电路部分40靠近显示区域DA。屏蔽层140可以与嵌入式驱动电路部分40至少部分地叠置。坝部分120可以与嵌入式驱动电路部分40和/或布线部分50叠置。
根据本示例性实施例的显示装置可以不包括无机保护层PVX(见图3A)。如上所述，无机保护层PVX被设置为保护与TFT T1和TFT T'的源电极S1和漏电极D1形成在同一层中的布线。因此，当不存在暴露与源电极S1和漏电极D1形成在同一层中的布线的风险时，可以不布置无机保护层PVX。
例如，布置在外围区域PA中的布线用作第一布线W1和第三布线W3、布置在同一层中的布线用作栅电极G1或者用作第二布线W2和第四布线W4、布线与偏置电极BSM布置在同一层中时，可以不形成无机保护层PVX。
图10是根据另一示例性实施例的显示装置的剖视图。在图10中，与图3A中的附图标记相同的附图标记表示与图3A中的构件相同的构件。因此，将省略重复描述。
参照图10，根据本示例性实施例的显示装置包括显示区域DA和位于显示区域DA外部的外围区域PA。至少一个TFT(诸如驱动TFT T1)以及连接到所述至少一个TFT的显示元件可以布置在显示区域DA中。作为共电压供应线的第二电源线20、嵌入式驱动电路部分40、布线部分50、屏蔽层140、坝部分120和支撑件130可以布置在外围区域PA中。
在根据图10中示出的示例性实施例的显示装置中，第二电源线20可以布置为比嵌入式驱动电路部分40靠近显示区域DA。屏蔽层140可以与嵌入式驱动电路部分40至少部分地叠置。坝部分120可以与嵌入式驱动电路部分40和/或布线部分50叠置。
在本示例性实施例中，显示装置还可以包括上基底200。在示例性实施例中，上基底200可以包括滤色器玻璃、偏振器和窗中的至少一种。当上基底200包括滤色器玻璃时，上基底200可以是量子点滤色器。
基底100和上基底200可以通过密封构件500结合在一起。密封构件500可以在支撑件130的外部中围绕外围区域PA的外周边。密封构件500可以包括密封剂、玻璃料等。
填充剂600可以进一步布置在基底100与上基底200之间。填充剂600可以缓冲外部压力等。填充剂600可以包括诸如聚酰亚胺的有机材料。
图11是根据另一示例性实施例的显示装置的平面图，图12是沿图11的线II-II'和线III-III'截取的剖视图。在图11中，与图1中的附图标记相同的附图标记表示与图1中的构件相同的构件。在图12中，与图6中的附图标记相同的附图标记表示与图6中的构件相同的构件。
参照图11，第二电源线20可以布置在显示区域DA的上侧和下侧上，或者可以仅布置在上侧或下侧上。由于第二电源线20可以不包括在显示区域DA的左侧和右侧上，因此可以减小外围区域PA的尺寸。
在图11中示出的示例性实施例中，第二电源线20可以与TFT T1和TFT T'的源电极或漏电极布置在同一层中，并且可以不布置在嵌入式驱动电路部分40与显示区域DA之间。
布置在显示区域DA的下侧上的第二电源线20可以经由第二连接线21连接到布置在第二电源线20的下侧上的端子部分30。端子部分30可以被暴露而不被绝缘层覆盖，并且可以电连接到印刷电路板PCB。连接到端子部分30的印刷电路板PCB可以经由第二连接线21将共电压ELVSS提供到第二电源线20。
定位在显示区域DA的上侧上的第二电源线20可以经由附加连接线21'连接到定位在第二电源线20的上侧上的附加端子30'。附加端子30'可以被暴露而不被绝缘层覆盖，并且可以连接到附加印刷电路板或驱动器集成电路(IC)。连接到附加端子30'的附加印刷电路板或驱动器IC可以将共电压ELVSS提供到第二电源线20。尽管第二电源线20在图11中被示出为布置在显示区域DA的上侧和下侧上，但本发明构思的示例性实施例不限于此。例如，第二电源线20可以仅布置在显示区域DA的下侧上。
对电极330可以与整个显示区域DA对应，并且可以与布置在显示区域DA的上侧和下侧上的第二电源线20至少部分地叠置，并且电连接到布置在显示区域DA的上侧和下侧上的第二电源线20。例如，对电极330可以直接连接到第二电源线20，或者可以通过位于对电极330与第二电源线20之间的另外的导电层电连接到第二电源线20。
位于显示区域DA的左侧和右侧上的对电极330可以与第一屏蔽层141(见图12)接触，第一屏蔽层141与像素电极310(见图12)布置在同一层中。因此，对电极330可以与位于显示区域DA的上侧、下侧、左侧和右侧上的其它导电层四侧接触。
在示例性实施例中，第一屏蔽层141可以电连接到位于显示区域DA的上侧和/或下侧中的第二电源线20。因此，第一屏蔽层141可以用于将共电压ELVSS传输到对电极330。
参照图12，根据图12中示出的示例性实施例的显示装置包括显示区域DA和位于显示区域DA外部的外围区域PA。至少一个TFT(诸如驱动TFT T1)以及连接到所述至少一个TFT的显示元件可以布置在显示区域DA中。嵌入式驱动电路部分40、布线部分50、屏蔽层140'、坝部分120和支撑件130可以布置在外围区域PA中。
根据示例性实施例的显示装置还包括密封显示区域DA和外围区域PA的一部分的薄膜封装层400，并且薄膜封装层400的第一无机封装层410和/或第二无机封装层430可以与无机保护层PVX接触。
另外，在根据图12中示出的示例性实施例的显示装置中，屏蔽层140'可以与嵌入式驱动电路部分40至少部分地叠置。坝部分120可以与嵌入式驱动电路部分40和/或布线部分50叠置。
在本示例性实施例中，嵌入式驱动电路部分40的TFT T'的至少一部分可以被平坦化层118覆盖，并且布置在平坦化层118上且与嵌入式驱动电路部分40叠置的屏蔽层140'可以包括多个层。
例如，屏蔽层140'可以包括与像素电极310包含相同材料的第一屏蔽层141以及从对电极330延伸的第二屏蔽层143。由于屏蔽层140'包括多个层，所以可以更稳定地保护嵌入式驱动电路部分40。
第一屏蔽层141可以包括多个通孔。在显示装置的制造工艺期间，会在平坦化层118中发生的除气可以通过多个通孔容易地排出。
第二屏蔽层143可以从对电极330延伸，并且布置在第一屏蔽层141上。尽管未在图12中示出，但多个通孔也可以形成在第二屏蔽层143中。另外，与像素限定层119形成在同一层中的绝缘层可以布置在第一屏蔽层141与第二屏蔽层143之间，但是能够对其进行各种修改。
在图12中示出的示例性实施例中，第一屏蔽层141和第二屏蔽层143可以彼此接触，并且第二屏蔽层143的一端可以布置在布线部分50与显示区域DA之间。例如，第二屏蔽层143可以被布置为与嵌入式驱动电路部分40叠置，而不与将驱动信号传输到嵌入式驱动电路部分40的布线W3、W4和W5叠置。
在图12中，屏蔽层140'被示出为在嵌入式驱动电路部分40的一部分处终止，但示例性实施例不限于此。例如，屏蔽层140'可以延伸到坝部分120的外部。在示例性实施例中，屏蔽层140'的第一屏蔽层141和第二屏蔽层143中的仅一个可以延伸到第一坝121或第二坝123的外部。
在本示例性实施例中，第二电源线20(见图3A)可以不布置在外围区域PA的嵌入式驱动电路部分40与显示区域DA之间。结果，可以减小外围区域PA的尺寸。屏蔽层140'的第一屏蔽层141可以用于在未部分地布置第二电源线20的区域中传输共电压ELVSS。
在该实施例中，第一屏蔽层141与对电极330接触处的点可以形成在布线部分50与显示区域DA之间。可选择地，第一屏蔽层141与对电极330接触处的点可以形成在坝部分120与显示区域DA之间。
已经描述了可应用于本发明构思的示例性实施例。这样的示例性实施例可以作为单独的实施例来实施或者可以作为组合的实施例来实施。例如，在参照图12描述的示例性实施例中，可以不布置第一屏蔽层141和第二屏蔽层143中的任何一个。在参照图12描述的示例性实施例中，可以应用参照图8B描述的导电保护层116或者参照图10描述的上基底200。
如上所述，在本公开的示例性实施例中，由于优化了外围区域中的构件的布置，因此可以减小外围区域的尺寸。另外，由于引入屏蔽层，因此可以实现高质量。
应该理解的是，应该仅以描述性的意义来考虑这里描述的实施例，而不是出于限制的目的。每个实施例内的特征或方面的描述通常应该被认为可用于其它实施例中的其它类似特征或方面。
尽管已经参照附图描述了一个或更多个实施例，但本领域普通技术人员将理解的是，在不脱离由权利要求限定的精神和范围的情况下，可以在形式和细节上对其进行各种改变。

Claims (27)

1.一种显示装置，所述显示装置包括：
基底，包括被构造为用于显示图像的显示区域以及定位在所述显示区域的外部的外围区域；
第一薄膜晶体管，设置在所述显示区域中；
显示元件，电连接到所述第一薄膜晶体管，所述显示元件包括像素电极、中间层和对电极；
嵌入式驱动电路部分，设置在所述外围区域中，所述嵌入式驱动电路部分包括第二薄膜晶体管；以及
共电压供应线，设置在所述外围区域中，所述共电压供应线被定位为比所述嵌入式驱动电路部分靠近所述显示区域，
其中，所述共电压供应线电连接到所述对电极。
2.根据权利要求1所述的显示装置，所述显示装置还包括：
平坦化层，覆盖所述嵌入式驱动电路部分的至少一部分；以及
屏蔽层，设置在所述平坦化层上，所述屏蔽层与所述嵌入式驱动电路部分至少部分地叠置，
其中，所述平坦化层包括使所述共电压供应线暴露的通路孔。
3.根据权利要求2所述的显示装置，其中，所述屏蔽层包括与所述像素电极的材料相同的材料，并且通过所述通路孔与所述共电压供应线接触，
其中，所述屏蔽层的一部分接触所述对电极，以将所述共电压供应线电连接到所述对电极。
4.根据权利要求2所述的显示装置，其中，所述屏蔽层与所述对电极集成，并且通过所述通路孔与所述共电压供应线接触。
5.根据权利要求2所述的显示装置，其中，所述屏蔽层包括：
第一屏蔽层，包括与所述像素电极的材料相同的材料；以及
第二屏蔽层，从所述对电极延伸。
6.根据权利要求2所述的显示装置，其中，所述屏蔽层包括多个通孔。
7.根据权利要求1所述的显示装置，所述显示装置还包括：
坝部分，比所述共电压供应线远离所述显示区域地设置在所述外围区域中，所述坝部分从所述基底突出，
其中，所述坝部分与所述嵌入式驱动电路部分至少部分地叠置。
8.根据权利要求7所述的显示装置，其中，所述坝部分包括彼此分隔开的第一坝和第二坝，
其中，所述第一坝的高度和所述第二坝的高度彼此相等。
9.根据权利要求7所述的显示装置，其中，所述坝部分包括第一层和第二层，并且所述第一层的侧表面通过半色调掩模工艺而弯曲。
10.根据权利要求7所述的显示装置，所述显示装置还包括：
支撑件，比所述坝部分远离所述显示区域地设置在所述外围区域中，所述支撑件从所述基底的上表面突出，
其中，所述支撑件距所述基底的所述上表面的高度小于所述坝部分距所述基底的所述上表面的高度。
11.根据权利要求10所述的显示装置，所述显示装置还包括：
布线部分，比所述嵌入式驱动电路部分远离所述显示区域地设置在所述外围区域中，所述布线部分被构造为将信号传输到所述嵌入式驱动电路部分，
其中，所述坝部分和所述支撑件中的至少一个与所述布线部分至少部分地叠置。
12.根据权利要求1所述的显示装置，所述显示装置还包括：
平坦化层，设置在所述第一薄膜晶体管与所述显示元件之间，所述平坦化层包括有机材料；以及
无机保护层，设置在所述平坦化层与所述第一薄膜晶体管之间，所述无机保护层覆盖所述第一薄膜晶体管的源电极和漏电极，并且延伸到所述外围区域，
其中，在所述外围区域中，所述无机保护层包括未被所述平坦化层以及与所述平坦化层形成在同一层中的有机材料覆盖的区域。
13.根据权利要求12所述的显示装置，其中，所述无机保护层包括使所述共电压供应线暴露的孔，其中，用于保护所述共电压供应线的导电保护层被设置为与所述孔叠置。
14.根据权利要求12所述的显示装置，所述显示装置还包括：
薄膜封装层，覆盖所述显示区域，所述薄膜封装层包括至少一个无机封装层和至少一个有机封装层，
其中，在所述外围区域中，所述至少一个无机封装层与所述无机保护层接触。
15.根据权利要求1所述的显示装置，所述显示装置还包括：
滤色器玻璃，面对所述基底；以及
密封构件，设置在所述外围区域的外周边附近，所述密封构件被构造为将所述基底与所述滤色器玻璃粘合在一起。
16.一种显示装置，所述显示装置包括：
基底，包括被构造为用于显示图像的显示区域以及定位在所述显示区域的外部的外围区域；
第一薄膜晶体管，设置在所述显示区域中；
显示元件，电连接到所述第一薄膜晶体管；
平坦化层，设置在所述第一薄膜晶体管与所述显示元件之间，所述平坦化层包括有机材料；
无机保护层，设置在所述平坦化层与所述第一薄膜晶体管之间，所述无机保护层覆盖所述第一薄膜晶体管的源电极和漏电极，并且延伸到所述外围区域；
薄膜封装层，覆盖所述显示区域，所述薄膜封装层包括至少一个无机封装层和至少一个有机封装层；
其中，所述无机封装层在所述外围区域中接触所述无机保护层。
17.根据权利要求16所述的显示装置，所述显示装置还包括：
坝部分，设置在所述外围区域中，所述坝部分从所述基底突出；以及
嵌入式驱动电路部分，设置在所述外围区域中，所述嵌入式驱动电路部分包括第二薄膜晶体管，
其中，所述无机封装层在比所述坝部分远离所述显示区域的所述外围区域中接触所述无机保护层。
18.根据权利要求17所述的显示装置，
其中，所述平坦化层还覆盖所述嵌入式驱动电路部分的至少一部分；并且
所述显示装置还包括：
屏蔽层，设置在所述平坦化层上，所述屏蔽层与所述嵌入式驱动电路部分至少部分地叠置，
其中，所述平坦化层包括使共电压供应线暴露的通路孔。
19.根据权利要求17所述的显示装置，其中，所述坝部分与所述嵌入式驱动电路部分的所述第二薄膜晶体管至少部分地叠置。
20.根据权利要求17所述的显示装置，所述显示装置还包括：
布线部分，比所述嵌入式驱动电路部分远离所述显示区域地设置在所述外围区域中；以及
突出支撑件，比所述坝部分远离所述显示区域地设置在所述外围区域中，所述突出支撑件的高度低于所述坝部分的高度，
其中，所述坝部分和所述突出支撑件中的至少一个与所述布线部分叠置。
21.根据权利要求20所述的显示装置，所述显示装置还包括：
密封构件，比所述突出支撑件远离所述显示区域地设置在所述外围区域中；以及
上基底，面对所述基底，
其中，所述基底和所述上基底通过所述密封构件粘合在一起。
22.一种显示装置，所述显示装置包括：
基底，包括被构造为用于显示图像的显示区域以及位于所述显示区域外部的外围区域；
第一薄膜晶体管，设置在所述显示区域中；
显示元件，电连接到所述第一薄膜晶体管，所述显示元件包括像素电极、中间层和对电极；
嵌入式驱动电路部分，设置在所述外围区域中，所述嵌入式驱动电路部分包括第二薄膜晶体管；
布线部分，设置在所述嵌入式驱动电路部分的一侧处，所述布线部分具有连接到所述嵌入式驱动电路部分的布线；
第一屏蔽层，与所述第二薄膜晶体管至少部分地叠置，并且平坦化层设置在所述第一屏蔽层与所述第二薄膜晶体管之间，所述第一屏蔽层包括与所述像素电极的材料相同的材料；以及
第二屏蔽层，设置在所述第一屏蔽层上，所述第二屏蔽层从所述对电极延伸，
其中，所述第二屏蔽层的一端设置在所述布线部分与所述显示区域之间。
23.根据权利要求22所述的显示装置，其中，所述第一屏蔽层包括多个通孔。
24.根据权利要求22所述的显示装置，所述显示装置还包括：
无机保护层，设置在所述第二薄膜晶体管与所述平坦化层之间；以及
导电保护层，设置在所述无机保护层上，所述导电保护层包括导电材料，
其中，所述导电保护层与所述第二薄膜晶体管叠置。
25.根据权利要求22所述的显示装置，所述显示装置还包括：
坝部分，设置在所述外围区域中，所述坝部分从所述基底突出，
其中，所述坝部分与所述嵌入式驱动电路部分至少部分地叠置。
26.根据权利要求22所述的显示装置，
其中，所述平坦化层还设置在所述第一薄膜晶体管与所述显示元件之间，所述平坦化层包括有机材料；并且
所述显示装置还包括：无机保护层，设置在所述平坦化层与所述第一薄膜晶体管之间，所述无机保护层覆盖所述第一薄膜晶体管的源电极和漏电极，并且延伸到所述外围区域，
其中，在所述外围区域中，所述无机保护层包括未被所述平坦化层以及与所述平坦化层形成在同一层中的有机材料覆盖的区域。
27.一种显示装置，所述显示装置包括：
基底，包括被构造为用于显示图像的显示区域以及定位在所述显示区域的外部的外围区域，所述外围区域包括顶外围区域、底外围区域、左外围区域和右外围区域；
第一薄膜晶体管，设置在所述显示区域中；
显示元件，电连接到所述第一薄膜晶体管，所述显示元件包括像素电极、中间层和对电极；
嵌入式驱动电路部分，设置在所述左外围区域和所述右外围区域中，所述嵌入式驱动电路部分包括第二薄膜晶体管；以及
共电压供应线，设置在所述顶外围区域和所述底外围区域中的至少一个中，而不设置在所述左外围区域和所述右外围区域中，其中，所述共电压供应线电连接到所述对电极。
CN201911281290.0A 2018-12-13 2019-12-13 显示装置 Pending CN111326554A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180161182A KR20200073349A (ko) 2018-12-13 2018-12-13 디스플레이 장치
KR10-2018-0161182 2018-12-13

Publications (1)

Publication Number Publication Date
CN111326554A true CN111326554A (zh) 2020-06-23

Family

ID=68916315

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911281290.0A Pending CN111326554A (zh) 2018-12-13 2019-12-13 显示装置

Country Status (4)

Country Link
US (3) US11239304B2 (zh)
EP (1) EP3667732A3 (zh)
KR (1) KR20200073349A (zh)
CN (1) CN111326554A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113745387A (zh) * 2021-05-17 2021-12-03 友达光电股份有限公司 显示装置及其制造方法
WO2022047664A1 (zh) * 2020-09-02 2022-03-10 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
US12016221B2 (en) 2020-09-02 2024-06-18 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate having a display region and a non-display region surrounding the display region and method for manufacturing the same

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200073349A (ko) * 2018-12-13 2020-06-24 삼성디스플레이 주식회사 디스플레이 장치
US20220181582A1 (en) * 2019-03-28 2022-06-09 Sharp Kabushiki Kaisha Display device, and method for manufacturing display device
CN110610972B (zh) * 2019-09-19 2022-06-03 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
JP7465652B2 (ja) * 2019-12-05 2024-04-11 ＪＤＩ Ｄｅｓｉｇｎ ａｎｄ Ｄｅｖｅｌｏｐｍｅｎｔ 合同会社 自発光表示パネルおよびその製造方法
KR20210090334A (ko) * 2020-01-09 2021-07-20 삼성디스플레이 주식회사 표시 장치
KR20210104398A (ko) * 2020-02-17 2021-08-25 삼성디스플레이 주식회사 표시 장치
CN117177606A (zh) * 2020-03-30 2023-12-05 武汉华星光电半导体显示技术有限公司 Oled显示面板及显示装置
KR20220058700A (ko) 2020-10-29 2022-05-10 삼성디스플레이 주식회사 표시 장치
KR20220117372A (ko) * 2021-02-15 2022-08-24 삼성디스플레이 주식회사 표시 장치
KR20230096541A (ko) 2021-12-23 2023-06-30 엘지디스플레이 주식회사 발광 표시 장치와 이를 이용한 멀티 스크린 표시 장치
KR20230132671A (ko) * 2022-03-08 2023-09-18 삼성디스플레이 주식회사 표시패널의 제조방법
WO2024048931A1 (ko) * 2022-08-31 2024-03-07 삼성전자 주식회사 디스플레이 및 그를 포함하는 전자 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100553745B1 (ko) * 2003-08-06 2006-02-20 삼성에스디아이 주식회사 평판표시장치
KR100671640B1 (ko) * 2004-06-24 2007-01-18 삼성에스디아이 주식회사 박막 트랜지스터 어레이 기판과 이를 이용한 표시장치와그의 제조방법
US7221096B2 (en) * 2005-05-03 2007-05-22 Lg.Philips Lcd Co., Ltd Active matrix organic light emitting display panel
JP2007128049A (ja) * 2005-10-03 2007-05-24 Sanyo Electric Co Ltd 表示パネル
JP4742835B2 (ja) 2005-12-05 2011-08-10 セイコーエプソン株式会社 発光装置および電子機器
KR100830331B1 (ko) 2007-07-23 2008-05-16 삼성에스디아이 주식회사 유기발광 표시 장치 및 그의 제조 방법
KR20140133053A (ko) 2013-05-09 2014-11-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102151752B1 (ko) 2013-08-05 2020-09-04 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
JP6412791B2 (ja) 2014-12-18 2018-10-24 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置
KR101763616B1 (ko) * 2015-07-29 2017-08-02 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102370352B1 (ko) 2015-07-29 2022-03-07 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102642368B1 (ko) 2016-07-29 2024-02-28 엘지디스플레이 주식회사 유기 발광 표시 장치
US10439165B2 (en) 2016-07-29 2019-10-08 Lg Display Co., Ltd. Organic light emitting diode display
KR20180047536A (ko) 2016-10-31 2018-05-10 엘지디스플레이 주식회사 유기발광 표시장치
KR20180060851A (ko) * 2016-11-29 2018-06-07 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20180061866A (ko) 2016-11-30 2018-06-08 엘지디스플레이 주식회사 봉지 유닛 및 이를 포함하는 유기 발광 표시 장치
KR20180061868A (ko) 2016-11-30 2018-06-08 이두원 센서 부착 지팡이와 블루투스 선글라스
KR101898217B1 (ko) 2016-12-29 2018-09-12 엘지디스플레이 주식회사 검사장비 및 이를 이용한 검사방법
CN106775173B (zh) * 2017-02-07 2019-12-20 上海天马微电子有限公司 一种触控显示面板和触控显示装置
KR20200073349A (ko) 2018-12-13 2020-06-24 삼성디스플레이 주식회사 디스플레이 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022047664A1 (zh) * 2020-09-02 2022-03-10 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN114651328A (zh) * 2020-09-02 2022-06-21 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
US12016221B2 (en) 2020-09-02 2024-06-18 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate having a display region and a non-display region surrounding the display region and method for manufacturing the same
CN113745387A (zh) * 2021-05-17 2021-12-03 友达光电股份有限公司 显示装置及其制造方法
CN113745387B (zh) * 2021-05-17 2023-12-01 友达光电股份有限公司 显示装置及其制造方法

Also Published As

Publication number Publication date
KR20200073349A (ko) 2020-06-24
US20240147797A1 (en) 2024-05-02
US11882738B2 (en) 2024-01-23
US11239304B2 (en) 2022-02-01
EP3667732A3 (en) 2020-07-15
US20220123098A1 (en) 2022-04-21
EP3667732A2 (en) 2020-06-17
US20200194534A1 (en) 2020-06-18

Similar Documents

Publication Publication Date Title
US11882738B2 (en) Display device with dam and driving circuit portions disposed on peripheral area
US11258039B2 (en) Organic light-emitting diode display
US10644257B2 (en) Display device
US11251235B2 (en) Display panel
CN109390354B (zh) 显示设备
EP3522229A1 (en) Display device
KR102593534B1 (ko) 디스플레이 장치
KR20240037929A (ko) 표시 장치
KR20200068171A (ko) 표시 패널
US20210376028A1 (en) Display device
KR20200046221A (ko) 디스플레이 장치 및 디스플레이 장치를 제조하기 위한 마스크
KR102605586B1 (ko) 디스플레이 장치
US11877477B2 (en) Organic light-emitting display apparatus
KR102247825B1 (ko) 칼라 필터를 구비한 하부 발광형 유기발광 다이오드 표시장치 및 그 제조 방법
US20230320156A1 (en) Display device
KR102541927B1 (ko) 표시 장치
US11495650B2 (en) Display apparatus
CN115955874A (zh) 显示装置和提供该显示装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination