KR20200068171A - 표시 패널 - Google Patents

표시 패널 Download PDF

Info

Publication number
KR20200068171A
KR20200068171A KR1020180154782A KR20180154782A KR20200068171A KR 20200068171 A KR20200068171 A KR 20200068171A KR 1020180154782 A KR1020180154782 A KR 1020180154782A KR 20180154782 A KR20180154782 A KR 20180154782A KR 20200068171 A KR20200068171 A KR 20200068171A
Authority
KR
South Korea
Prior art keywords
area
display
layer
electrode
thin film
Prior art date
Application number
KR1020180154782A
Other languages
English (en)
Other versions
KR102643634B1 (ko
Inventor
성승우
박형준
안준용
엄누리
윤영수
윤일구
이지은
인윤경
조승한
조준영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180154782A priority Critical patent/KR102643634B1/ko
Priority to US16/514,941 priority patent/US11101340B2/en
Priority to EP19213229.8A priority patent/EP3664145B1/en
Priority to CN201911225326.3A priority patent/CN111276514A/zh
Publication of KR20200068171A publication Critical patent/KR20200068171A/ko
Application granted granted Critical
Publication of KR102643634B1 publication Critical patent/KR102643634B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3288—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H01L27/3244—
    • H01L27/3258—
    • H01L51/5203—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/341—Short-circuit prevention
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명은, 제1영역 및 제2영역, 상기 제1영역 및 상기 제2영역을 둘러싸는 비표시영역, 및 상기 비표시영역을 둘러싸는 표시영역을 포함하는 기판과, 상기 표시영역에 배치된 복수의 표시소자들과, 상기 비표시영역에서 상기 제1영역 및 제2영역의 가장자리 중 적어도 일부를 따라 우회하는 복수의 배선들 및 상기 비표시영역에서 상기 복수의 배선들 중 적어도 일부를 커버하며, 상기 제1영역 및 상기 제2영역 사이에 위치한 적어도 하나의 개구부를 갖는 전극층을 구비하는, 표시 패널을 제공한다.

Description

표시 패널{Display panel}
본 발명의 실시예들은 표시영역 내측에 복수의 개구영역 또는 투과영역을 갖는 표시 패널 및 이를 포함하는 표시 장치에 관한 것이다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 장치 중 표시영역이 차지하는 면적을 확대하면서, 표시 장치에 접목 또는 연계하는 다양한 기능들이 추가되고 있다. 면적을 확대하면서 다양한 기능을 추가하기 위한 방안으로서 표시영역에 다양한 구성요소를 배치할 수 있는 표시 장의 연구가 이루어지고 있다.
본 발명의 표시영역 내에 다양한 종류의 컴포넌트들을 배치할 수 있는 복수의 개구영역 또는 투과영역을 갖는 표시 패널과 이를 포함하는 표시 장치를 제공할 수 있다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 측면에 따르면, 제1영역 및 제2영역, 상기 제1영역 및 상기 제2영역을 둘러싸는 비표시영역, 및 상기 비표시영역을 둘러싸는 표시영역을 포함하는 기판, 상기 표시영역에 배치된 복수의 표시소자들, 상기 비표시영역에서 상기 제1영역 및 제2영역의 가장자리 중 적어도 일부를 따라 우회하는 복수의 배선들 및 상기 비표시영역에서 상기 복수의 배선들 중 적어도 일부를 커버하며, 상기 제1영역 및 상기 제2영역 사이에 위치한 적어도 하나의 개구부를 갖는 전극층을 구비하는 표시 패널이 제공된다.
상기 복수의 배선들은, 제1방향으로 연장되어 상기 복수의 표시소자들에 데이터신호를 인가하는 복수의 데이터라인들을 포함할 수 있다.
상기 적어도 하나의 개구부는 상기 제1방향으로의 제1폭 및 상기 제1방향으로의 제2폭을 갖고, 상기 제1폭은 상기 제2폭과 상이할 수 있다.
상기 적어도 하나의 개구부는 상기 데이터라인에 교차하는 제1가장자리를 구비하고, 상기 제1가장자리의 적어도 일부는 곡선일 수 있다.
상기 전극층은 상호 이격된 복수의 홀들을 구비하며, 상기 복수의 홀들 각각의 사이즈는 상기 적어도 하나의 개구부의 사이즈보다 작을 수 있다.
상기 전극층은 상호 이격된 복수의 홀들을 구비하며, 상기 복수의 홀들 중 적어도 일부는, 상기 복수의 배선들의 상기 비표시영역에서의 우회부분과 중첩될 수 있다.
상기 적어도 하나의 개구부는 상기 복수의 배선들의 상기 비표시영역에서의 우회부분과 비중첩될 수 있다.
상기 복수의 배선들은, 제1방향으로 연장되어 상기 복수의 표시소자들에 데이터신호를 인가하는 복수의 데이터라인들을 포함하고, 상기 제1방향과 교차하는 제2방향으로 연장되어 상기 전극층에 연결되는 복수의 초기화전압라인들;을 더 구비하며, 상기 복수의 초기화전압라인들은 정전압을 가질 수 있다.
상기 전극층은 정전압을 가질 수 있다.
상기 복수의 표시소자들은, 화소전극 및 대향전극과, 상기 화소전극 및 상기 대향전극 사이에 배치된 발광층을 구비할 수 있다.
상기 전극층은 상기 화소전극과 동일한 물질을 포함할 수 있다.
상기 전극층은 상기 제1영역 및 상기 제2영역 각각에 대응하는 홀을 구비할 수 있다.
본 발명의 다른 측면에 따르면, 제1영역 및 제2영역, 상기 제1영역 및 상기 제2영역을 둘러싸는 비표시영역, 및 상기 비표시영역을 둘러싸는 표시영역을 포함하는 기판과, 상기 표시영역에 배치되며, 화소전극 및 대향전극과, 상기 화소전극 및 상기 대향전극 사이에 배치된 발광층을 각각 구비하는 복수의 표시소자들과, 상기 비표시영역에서 상기 제1영역 및 제2영역의 가장자리 중 적어도 일부를 따라 우회하는 복수의 배선들 및 상기 비표시영역에서 상기 복수의 배선들 중 적어도 일부를 커버하며, 상기 제1영역의 중심 및 상기 제2영역의 중심을 연결한 가상의 선과 교차하는 제2방향으로 연장된 적어도 하나의 개구부를 갖는 전극층을 구비하는, 표시 패널이 제공된다.
상기 복수의 배선들은, 제1방향으로 연장되어 상기 복수의 표시소자들에 데이터신호를 인가하는 복수의 데이터라인들을 포함하고, 상기 복수의 데이터라인들은 상기 적어도 하나의 개구부에 대응하도록 배치된 제1데이터라인 및 제2데이터라인을 포함하며, 상기 제1데이터라인의 상기 전극층과 중첩되는 면적은 상기 제2데이터라인의 상기 전극층과 중첩되는 면적과 상이할 수 있다.
상기 전극층은 상호 이격된 복수의 홀들을 구비하며, 상기 복수의 홀들 중 적어도 일부는 상기 제1영역 및 상기 제2영역을 둘러싸도록 배치될 수 있다.
상기 복수의 배선들은, 제1방향으로 연장되어 상기 복수의 표시소자들에 데이터신호를 인가하는 복수의 데이터라인들을 포함하고, 상기 제1방향과 교차하는 제2방향으로 연장되어 상기 전극층에 연결되는 복수의 초기화전압라인들을 더 구비할 수 있다.
상기 복수의 초기화전압라인들은 정전압을 가지며, 상기 전극층은 상기 복수의 초기화전압라인들과 동일한 전압 레벨을 가질 수 있다.
상기 전극층은 상기 화소전극과 동일한 물질을 포함할 수 있다.
상기 전극층 하부에 배치된 유기 절연층을 더 구비하고, 상기 전극층은 상기 적어도 하나의 개구부를 통해 상기 유기 절연층의 적어도 일부를 노출시킬 수 있다.
상기 비표시영역에 위치하며, 상기 복수의 배선들보다 상기 제1영역 및 상기 제2영역에 더 인접한 적어도 하나의 그루브 및 상기 복수의 표시소자들을 커버하며, 무기봉지층 및 유기봉지층을 포함하는 봉지층을 더 구비할 수 있다.
상술한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 센서나 카메라 등과 같은 전자요소와 대응되는 영역의 주변 배선들에 유발되는 기생 커패시턴스의 변화율을 조절함으로써 표시 품질을 향상시킬 수 있다.
그러나, 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 2a 내지 도 2c 본 발명의 실시예들에 따른 표시 패널의 단면도들이다.
도 3a 내지 도 3c 본 발명의 다른 실시예들에 따른 표시 패널의 단면도들이다.
도 4는 본 발명의 일 실시예에 따른 표시 패널의 개략적인 평면도이다.
도 5a 및 도 5b는 본 발명의 실시예들에 따른 화소의 등가회로도이다.
도 6은 본 발명의 일 실시예에 따른 화소회로의 평면 배치도이다.
도 7은 본 발명의 일 실시예에 따른 표시 패널 중 제1영역 및 제2영역과, 이들을 둘러싸는 비표시영역에 배치된 구성요소를 개략적으로 도시한 평면도이다.
도 8은 도 7의 A-A'선 및 B-B'선에 따른 단면도들이다.
도 9는 도 8의 표시 패널의 일부를 확대하여 도시한 단면도이다.
도 10a 및 도 10b는 도 7의 V 부분을 확대하여 도시한 평면도의 예들이다.
도 11은 도 7의 W부분을 확대하여 도시한 평면도이다.
도 12는 도 11의 C-C'선에 따른 단면도이다.
도 13은 본 발명의 다른 실시예에 따른 표시 패널 중 제1영역 및 제2영역과, 이들을 둘러싸는 비표시영역에 배치된 구성요소를 개략적으로 도시한 평면도이다.
도 14는 도13의 XIV-XIV'선에 따른 단면도이다.
도 15는 본 발명의 또 다른 실시예에 따른 표시 패널 중 제1영역 및 제2영역과, 이들을 둘러싸는 비표시영역에 배치된 구성요소를 개략적으로 도시한 평면도이다.
도 16은 본 발명의 또 다른 실시예에 따른 표시 패널 중 제1영역 및 제2영역과, 이들을 둘러싸는 비표시영역에 배치된 구성요소를 개략적으로 도시한 평면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고, 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 명세서에서 사용되는 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 명세서에서 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
본 명세서에서 사용되는 x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
이하, 본 발명에 따른 실시예들을 도면을 참조하여 상세히 설명하기로 하며, 도면을 참조하여 설명함에 있어 실질적으로 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해 일부 층 및 영역의 두께를 과장되게 나타내었다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 사시도이다.
도 1을 참조하면, 표시 장치(1)는 빛을 방출하는 표시영역(DA)과 빛을 방출하지 않는 비표시영역(NDA)을 포함한다.
표시 장치(1)는 표시영역(DA)을 통해 이미지를 제공할 수 있다. 표시 장치(1)는 액정 표시 장치(Liquid Crystal Display), 전기영동 표시 장치(Electrophoretic Display), 유기 발광 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Inorganic Light Emitting Display), 퀀텀닷 발광 표시 장치 (Quantum dot Light Emitting Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 플라즈마 표시 장치(Plasma Display), 음극선관 표시 장치(Cathode Ray Display), 등일 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 표시 장치(1)로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 표시 장치는 이에 제한되지 않으며, 다양한 방식의 표시 장치가 사용될 수 있다.
표시 장치(1)는 제1영역(OA1)과 제2영역(OA2)을 포함한다. 제1영역(OA1)과 제2영역(OA2)은 도 2a등을 참조하여 후술하는 바와 같이 전자요소가 배치되는 위치이다. 제1영역(OA1)과 제2영역(OA2)은 전자요소로부터 외부로 출력되거나 외부로부터 전자요소를 향해 진행하는 빛 또는/및 음향이 투과할 수 있는 개구영역 또는 투과영역(transmission area)으로 이해될 수 있다. 도 1에서는 개구영역 또는 투과영역이 제1영역(OA1)과 제2영역(OA2)의 2개인 것을 도시하고 있으나, 본 발명은 이에 제한되지 않으며 3개 이상의 투과영역이 구비될 수 있음은 물론이다.
본 발명의 일 실시예로, 제1영역(OA1)과 제2영역(OA2)으로 빛이 투과하는 경우, 광 투과율은 약 50% 이상, 보다 바람직하게 70% 이상이거나, 75% 이상이거나 80% 이상이거나, 85% 이상일 수 있다.
비표시영역(NDA)은 제1영역(OA1)과 제2영역(OA2)을 둘러싸는 제1비표시영역(NDA1), 및 표시영역(DA)의 외곽을 둘러싸는 제2비표시영역(NDA2)을 포함할 수 있다. 제1비표시영역(NDA1)은 제1영역(OA1)과 제2영역(OA2)을 전체적으로 둘러싸고, 표시영역(DA)은 제1비표시영역(NDA1)을 전체적으로 둘러싸며, 제2비표시영역(NDA2)은 표시영역(DA)을 전체적으로 둘러쌀 수 있다.
도 1에는 제1영역(OA1) 및 제2영역(OA2)이 표시영역(DA)의 우상측에 배치된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예에서, 제1영역(OA1) 및 제2영역(OA2)의 위치는 다양하게 변경될 수 있다.
도 2a 내지 도 2c는 본 발명의 실시예들에 따른 표시 장치를 간략하게 나타낸 단면도로서, 도 1의 II-II'선에 따른 단면에 대응할 수 있다.
도 2a를 참조하면, 표시 장치(1)는 표시요소를 포함하는 표시 패널(10), 표시 패널(10)의 제1 및 제2영역(OA1, OA2)에 각각 대응하는 제1 및 제2전자요소(20, 30)을 포함할 수 있다. 도시되지는 않았으나, 표시 패널(10) 상에는 터치입력을 감지하는 입력감지부재, 편광자(polarizer)와 지연자(retarder) 또는 컬러필터와 블랙매트릭스를 포함하는 반사 방지부재, 및 투명한 윈도우와 같은 구성요소가 더 배치될 수 있다.
표시 패널(10)은 기판(100), 기판(100)과 마주보는 봉지부재로서 봉지기판(400A), 및 이들 사이에 개재되는 실링부재(450)를 포함할 수 있다.
기판(100)은 글래스 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelene n napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP) 등을 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다. 봉지기판(400A)은 글래스 또는 전술한 고분자 수지를 포함할 수 있다.
기판(100)의 표시영역(DA)에는 박막트랜지스터(TFT), 이와 연결된 표시요소로서 유기발광다이오드(organic light-emitting diode, OLED), 및 신호라인(SGL)들이 배치된다. 기판(100)의 제1비표시영역(NDA1)에는 신호라인(SGL)들 및 더미 박막트랜지스터(TFT')가 배치된다.
도시되지는 않았으나, 신호라인(SGL)은 제1 및 제2영역(OA1, OA2)을 중심으로 y방향을 따라 상호 이격된 표시요소들에 소정의 신호(예, 데이터신호, 스캔신호 등)을 제공할 수 있다.
표시 패널(10)은 제1 및 제2영역(OA1, OA2)에 대응하는 관통홀을 포함할 수 있다. 예컨대, 기판(100) 및 봉지기판(400A)은 각각 제1 및 제2영역(OA1, OA2)에 대응하는 관통홀(100H, 400AH)들을 포함할 수 있으며, 제1 및 제2영역(OA1, OA2)에 대응하는 기판(100)과 봉지기판(400A)사이의 절연층(IL)이나 구성요소들도 모두 제거될 수 있다.
도 2a는 제1 및 제2영역(OA1, OA2)의 양측에 실링부재(450)가 배치된 것을 도시하고 있으나, 기판(100)의 주면에 수직한 방향에서 보았을 때, 제1 및 제2영역(OA1, OA2) 각각은 실링부재(450)에 의해 전체적으로 둘러싸인 것으로 이해할 수 있다.
제1 및 제2전자요소(20, 30)는 각각 제1 및 제2영역(OA1, OA2)에 위치할 수 있다. 제1 및 제2전자요소(20, 30)는 빛이나 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 적외선 센서와 같이 광을 수광하여 이용하는 센서, 빛을 수광하여 이미지를 촬상하는 카메라, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문 등을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 소리를 출력하는 스피커 등일 수 있다. 빛을 이용하는 전자요소의 경우, 가시광, 적외선광, 자외선광 등 다양한 파장 대역의 빛을 이용할 수 있음은 물론이다.
도 2a에서와 같이 표시 패널(10)이 제1 및 제2영역(OA1, OA2)과 대응하는 관통홀을 포함하는 경우, 제1 및 제2전자요소(20, 30)에서 출력하거나 수신하는 빛이나 음향을 더욱 효과적으로 활용할 수 있다.
도 2a에서 표시 패널(10)이 제1 및 제2영역(OA1, OA2)과 대응하는 관통홀을 포함하는 것과 달리, 표시 패널(10)의 일부 구성요소는 관통홀을 포함하지 않을 수 있다. 예컨대, 도 2b에 도시된 바와 같이 봉지기판(400A)은 제1 및 제2영역(OA1, OA2)과 대응하는 관통홀(400AH)을 구비하지만, 기판(100)은 관통홀을 구비하지 않을 수 있다. 또는, 도 2c에 도시된 바와 같이 기판(100)과 봉지기판(400A)이 모두 제1 및 제2영역(OA1, OA2)과 대응하는 관통홀을 구비하지 않을 수 있다. 도 2b 및 도 2c에 도시된 바와 같이 기판(100)이 관통홀(100H)을 구비하지 않더라도, 제1 및 제2영역(OA1, OA2)에 대응하는 기판(100)과 봉지기판(400A) 사이의 절연층(IL)이나 구성요소들을 제거함으로써, 제1 및 제2전자요소(20, 30)를 위한 광 투과율을 확보하는 것이 바람직하다. 표시 장치(1)가 도 2b 및 도 2c에 도시된 표시 패널(10)을 포함하는 경우, 제1 및 제2전자요소(20, 30)는 빛을 이용하는 전자요소를 사용하는 것이 바람직할 수 있다.
도 3a 내지 도 3c 본 발명의 다른 실시예들에 따른 표시 장치의 단면도로서, 도 1의 II-II'선에 따른 단면에 대응할 수 있다.
도 3a를 참조하면, 표시 장치(1)는 앞서 도 2a를 참조하여 설명한 표시 장치(1)와 마찬가지로 표시요소를 포함하는 표시 패널(10), 표시 패널(10)의 제1 및 제2영역(OA1, OA2)에 각각 대응하는 제1 및 제2전자요소(20, 30)을 포함할 수 있다. 또한, 도시되지는 않았으나, 표시 장치(1)는 표시 패널(10) 상에 배치되는, 터치입력을 감지하는 입력감지부재, 반사 방지부재 및 윈도우 등을 더 포함할 수 있다.
앞서 도 2a를 참조하여 설명한 표시 패널(10)이 봉지부재로서 봉지기판(400A) 및 실링부재(450)를 포함하는 것과 달리, 본 실시예에 따른 표시 패널(10)은 박막봉지층(400B)을 포함할 수 있으며, 이 경우 표시 패널(10)의 가요성을 더 향상시킬 수 있다. 이하에서는, 설명의 편의를 위하여 차이점을 중심으로 설명한다.
박막봉지층(400B)은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있다. 이와 관련하여, 도 3a는 제1 및 제2무기봉지층(410, 430)과 이들 사이의 유기봉지층(420)을 도시한다.
제1 및 제2무기봉지층(410, 430)은 알루미늄옥사이드, 티타늄옥사이드, 타탈륨옥사이드, 하프늄옥사이드, 아연옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 하나 이상의 무기 절연물을 포함할 수 있다. 유기봉지층(420)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
표시 패널(10)은 제1 및 제2영역(OA1, OA2)에 대응하는 관통홀을 포함할 수 있다. 예컨대, 기판(100) 및 박막봉지층(400B)은 각각 제1 및 제2영역(OA1, OA2)에 대응하는 관통홀(100H, 400BH)들을 포함할 수 있다. 제1 및 제2영역(OA1, OA2)에 빛이나 음향을 이용하는 제1 및 제2전자요소(20, 30)가 배치될 수 있음은 앞서 설명한 바와 같다.
도 3a에서 표시 패널(10)이 제1 및 제2영역(OA1, OA2)과 대응하는 관통홀을 포함하는 것과 달리, 표시 패널(10)은 관통홀을 포함하지 않을 수 있다. 도 3b에 도시된 바와 같이, 박막봉지층(400B)은 제1 및 제2영역(OA1, OA2)과 대응하는 관통홀(400BH)을 구비하지만 기판(100)은 관통홀을 구비하지 않을 수 있다. 또는, 도 3c에 도시된 바와 같이, 기판(100)과 박막봉지층(400B)이 모두 제1 및 제2영역(OA1, OA2)에 대응하는 관통홀을 구비하지 않을 수 있다. 도 3b 및 도 3c에 도시된 바와 같이 기판(100)이 관통홀(100H)을 구비하지 않더라도, 제1 및 제2영역(OA1, OA2)에 대응하는 기판(100)과 박막봉지층(400B) 사이의 절연층(IL)이나 구성요소들을 제거함으로써, 제1 및 제2전자요소(20, 30)를 위한 광 투과율을 확보하는 것이 바람직하다.
박막봉지층(400B)이 도 3a 및 도 3b에 도시된 바와 같이 관통홀(400BH)을 구비하는 경우, 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층 각각은 관통홀(400BH)과 대응하는 홀을 포함할 수 있다. 이 때, 유기봉지층의 홀은 무기봉지층의 홀 보다 크게 형성됨으로써, 제1 및 제2무기봉지층(410, 430)은 제1 및 제2영역(OA1, OA2) 주변에서 직접 접촉할 수 있다.
박막봉지층(400B)이 도 3c에 도시된 바와 같이 관통홀을 구비하지 않는 경우, 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층 각각은 제1 및 제2영역(OA1, OA2)을 커버할 수 있다. 이 경우, 기판(100)과 박막봉지층(400B) 사이의 절연층(IL)이 일부 제거될 수 있다. 도 3a에는 제1 및 제2영역(OA1, OA2)에 대응하는 절연층(IL)이 모두 제거된 것을 도시하고 있으나, 다층인 절연층(IL) 중 일부 층들만 제거될 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도 이다.
도 4를 참조하면, 표시 패널(10)은 표시영역(DA)에 배치된 복수의 화소(P)들을 포함한다. 화소(P)들은 각각 유기발광다이오드(OLED)와 같은 표시요소를 포함할 수 있다. 화소(P)는 유기발광다이오드를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 본 명세서에서의 화소(P)라 함은 전술한 바와 같이 적색, 녹색, 청색, 백색 중 어느 하나의 색상의 빛을 방출하는 화소로 이해할 수 있다. 표시영역(DA)은 앞서 도 2a 내지 도 3c를 참조하여 설명한 봉지부재로 커버되어 외기 또는 수분 등으로부터 보호될 수 있다.
제1비표시영역(NDA1)은 동시에 제1 및 제2영역(OA1, OA2)을 둘러싼다. 제1비표시영역(NDA1)은 이미지가 구현되지 않는 영역으로, 제1 및 제2영역(OA1, OA2) 주변에 구비된 화소(P)들에 신호를 제공하는 신호라인들이 배치될 수 있다.
제2비표시영역(NDA2)은 화소(P)들에 스캔신호를 제공하는 스캔 드라이버(1000), 화소(P)들에 데이터신호를 제공하는 데이터 드라이버(2000),구동전압 및 공통전압을 제공하기 위한 메인 전원배선(미도시) 등을 포함할 수 있다.
도 5a 및 도 5b는 본 발명의 실시예들에 따른 표시 패널의 화소를 개략적으로 나타낸 등가 회로도이다.
도 5a를 참조하면, 각 화소(P)는 화소회로(PC), 및 화소회로(PC)에 연결된 유기발광다이오드(OLED)를 포함한다. 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
스위칭 박막트랜지스터(T2)는 스캔라인(SL) 및 데이터라인(DL)에 연결되며, 스캔라인(SL)으로부터 입력되는 스위칭 전압에 따라 데이터라인(DL)으로부터 입력된 데이터 전압을 구동 박막트랜지스터(T1)로 전달한다. 스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2)와 구동전압라인(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압라인(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(T1)는 구동전압라인(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압라인(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광다이오드(OLED)의 대향전극(예, 캐소드)는 공통전압(ELVSS)을 공급받을 수 있다.
도 5a는 화소회로(PC)가 2개의 박막트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 박막트랜지스터의 개수 및 스토리지 커패시터의 개수는 화소회로(PC)의 설계에 따라 다양하게 변경될 수 있음은 물론이다.
도 5b를 참조하면, 화소회로(PC)는 복수의 박막트랜지스터들 및 스토리지 커패시터(storage capacitor)를 포함할 수 있다. 박막트랜지스터들 및 스토리지 커패시터는 신호라인(SL, SIL, EL, DL), 초기화전압라인(VL), 및 구동전압라인(PL)에 연결될 수 있다.
도 5b에서는 각 화소(P)가 신호라인(SL, SIL, EL, DL), 초기화전압라인(VL), 및 구동전압라인(PL)에 연결된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 신호라인(SL, SIL, EL, DL) 중 적어도 어느 하나, 초기화전압라인(VL)과 구동전압라인(PL) 등은 이웃하는 화소들에서 공유될 수 있다.
복수의 박막트랜지스터는 구동 박막트랜지스터(driving TFT, T1), 스위칭 박막트랜지스터(switching TFT, T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)를 포함할 수 있다.
신호라인은 스캔신호(GW)를 전달하는 스캔라인(SL), 제1초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)에 이전 스캔신호(SI)를 전달하는 이전 스캔라인(SIL), 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)에 발광제어신호(EM)를 전달하는 발광제어라인(EL), 스캔라인(SL)과 교차하며 데이터신호(Dm)를 전달하는 데이터라인(DL)을 포함한다. 구동전압라인(PL)은 구동 박막트랜지스터(T1)에 구동전압(ELVDD)을 전달하며, 초기화전압라인(VL)은 구동 박막트랜지스터(T1) 및 화소전극을 초기화하는 초기화전압(Vint)을 전달한다.
구동 박막트랜지스터(T1)의 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(CE1)에 연결되어 있고, 구동 박막트랜지스터(T1)의 구동 소스전극(S1)은 동작제어 박막트랜지스터(T5)를 경유하여 구동전압라인(PL)에 연결되어 있으며, 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)은 발광제어 박막트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 화소전극과 전기적으로 연결되어 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 유기발광소자(OLED)에 구동전류(IOLED)를 공급한다.
스위칭 박막트랜지스터(T2)의 스위칭 게이트전극(G2)은 스캔라인(SL)에 연결되어 있고, 스위칭 박막트랜지스터(T2)의 스위칭 소스전극(S2)은 데이터라인(DL)에 연결되어 있으며, 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1)에 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 구동전압라인(PL)에 연결되어 있다. 스위칭 박막트랜지스터(T2)는 스캔라인(SL)을 통해 전달받은 스캔신호(GW)에 따라 턴-온되어 데이터라인(DL)으로 전달된 데이터신호(Dm)를 구동 박막트랜지스터(T1)의 구동 소스전극(S1)으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 보상 게이트전극(G3)은 스캔라인(SL)에 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 소스전극(S3)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)에 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 화소전극과 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 드레인전극(D3)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(CE1), 제1초기화 박막트랜지스터(T4)의 제1초기화 드레인전극(D4) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 보상 박막트랜지스터(T3)는 스캔라인(SL)을 통해 전달받은 스캔신호(GW)에 따라 턴-온되어 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 구동 드레인전극(D1)을 전기적으로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결시킨다.
제1초기화 박막트랜지스터(T4)의 제1초기화 게이트전극(G4)은 이전 스캔라인(SIL)에 연결되어 있고, 제1초기화 박막트랜지스터(T4)의 제1초기화 소스전극(S4)은 제2초기화 박막트랜지스터(T7)의 제2초기화 드레인전극(D7)과 초기화전압라인(VL)에 연결되어 있으며, 제1초기화 박막트랜지스터(T4)의 제1초기화 드레인전극(D4)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(CE1), 보상 박막트랜지스터(T3)의 보상 드레인전극(D3) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 제1초기화 박막트랜지스터(T4)는 이전 스캔라인(SIL)을 통해 전달받은 이전 스캔신호(GI)에 따라 턴-온되어 초기화전압(Vint)을 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 전달하여 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)의 전압을 초기화시키는 초기화동작을 수행한다.
동작제어 박막트랜지스터(T5)의 동작제어 게이트전극(G5)은 발광제어라인(EL)에 연결되어 있으며, 동작제어 박막트랜지스터(T5)의 동작제어 소스전극(S5)은 구동전압라인(PL)과 연결되어 있고, 동작제어 박막트랜지스터(T5)의 동작제어 드레인전극(D5)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1) 및 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)과 연결되어 있다.
발광제어 박막트랜지스터(T6)의 발광제어 게이트전극(G6)은 발광제어라인(EL)에 연결되어 있고, 발광제어 박막트랜지스터(T6)의 발광제어 소스전극(S6)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1) 및 보상 박막트랜지스터(T3)의 보상 소스전극(S3)에 연결되어 있으며, 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6)은 제2초기화 박막트랜지스터(T7)의 제2초기화 소스전극(S7) 및 유기발광소자(OLED)의 화소전극에 전기적으로 연결되어 있다.
동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광제어라인(EL)을 통해 전달받은 발광제어신호(EM)에 따라 동시에 턴-온되어, 구동전압(ELVDD)이 유기발광소자(OLED)에 전달되어 유기발광소자(OLED)에 구동전류(IOLED)가 흐르도록 한다.
제2초기화 박막트랜지스터(T7)의 제2초기화 게이트전극(G7)은 이전 스캔라인(SIL)에 연결되어 있고, 제2초기화 박막트랜지스터(T7)의 제2초기화 소스전극(S7)은 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6) 및 유기발광소자(OLED)의 화소전극에 연결되어 있으며, 제2초기화 박막트랜지스터(T7)의 제2초기화 드레인전극(D7)은 제1초기화 박막트랜지스터(T4)의 제1초기화 소스전극(S4) 및 초기화전압라인(VL)에 연결되어 있다. 제2초기화 박막트랜지스터(T7)는 이전 스캔라인(SIL)을 통해 전달받은 이전 스캔신호(GI)에 따라 턴-온되어 유기발광소자(OLED)의 화소전극을 초기화시킨다.
도 5b에서는 제1초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)가 이전 스캔라인(SIL)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 초기화 박막트랜지스터(T4)는 이전 스캔라인(SIL)에 연결되어 이전 스캔신호(GI)에 따라 구동하고, 제2초기화 박막트랜지스터(T7)는 별도의 신호라인(예컨대, 이후 스캔라인)에 연결되어 상기 신호라인에 전달되는 신호에 따라 구동될 수 있다.
스토리지 커패시터(Cst)의 제2스토리지 축전판(CE2)은 구동전압라인(PL)에 연결되어 있으며, 유기발광소자(OLED)의 대향전극은 공통전압(ELVSS)에 연결되어 있다. 이에 따라, 유기발광소자(OLED)는 구동 박막트랜지스터(T1)로부터 구동전류(IOLED)를 전달받아 발광함으로써 화상을 표시할 수 있다.
도 5b에서는 보상 박막트랜지스터(T3)와 초기화 박막트랜지스터(T4)가 듀얼 게이트전극을 갖는 것으로 도시하고 있으나, 보상 박막트랜지스터(T3)와 초기화 박막트랜지스터(T4)는 한 개의 게이트전극을 가질 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 패널에 적용될 수 있는 화소회로 를 나타낸 평면도이다.
도 6을 참조하면, 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)는, 반도체층(1130)을 따라 배치된다. 반도체층(1130)은 무기 절연물질인 버퍼층이 형성된 기판 상에 배치된다.
반도체층(1130)의 일부 영역들은, 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)의 반도체층들에 해당한다. 바꾸어 말하면, 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)의 반도체층들은 서로 연결되며 다양한 형상으로 굴곡진 것으로 이해할 수 있다.
반도체층(1130)은 채널영역 및 채널영역 양측의 소스영역 및 드레인영역을 포함하는데, 소스영역 및 드레인영역은 해당하는 박막트랜지스터의 소스전극 및 드레인전극으로 이해될 수 있다. 이하는 편의상, 소스영역 및 드레인영역을 각각 소스전극 및 드레인전극으로 부른다.
구동 박막트랜지스터(T1)는 구동 채널영역에 중첩하는 구동 게이트전극(G1) 및 구동 채널영역 양측의 구동 소스전극(S1) 및 구동 드레인전극(D1)을 포함한다. 구동 게이트전극(G1)과 중첩하는 구동 채널영역은 오메가 형상과 같이 절곡된 형상을 가짐으로써 좁은 공간 내에 긴 채널길이를 형성할 수 있다. 구동 채널영역의 길이가 긴 경우 게이트 전압의 구동 범위(driving range)가 넓어지게 되어 유기발광다이오드(OLED)에서 방출되는 빛의 계조를 보다 정교하게 제어할 수 있으며, 표시 품질을 향상시킬 수 있다.
스위칭 박막트랜지스터(T2)는 스위칭 채널영역에 중첩하는 스위칭 게이트전극(G2) 및 스위칭 채널영역 양측의 스위칭 소스전극(S2) 및 스위칭 드레인전극(D2)을 포함한다. 스위칭 드레인전극(D2)은 구동 소스전극(S1)과 연결될 수 있다.
보상 박막트랜지스터(T3)는 듀얼 박막트랜지스터로, 2개의 보상 채널영역에 중첩하는 보상 게이트전극(G3)들을 구비할 수 있으며, 양 측에 배치된 보상 소스전극(S3) 및 보상 드레인전극(D3)을 포함할 수 있다. 보상 박막트랜지스터(T3)는 후술할 노드연결선(1174)을 통해 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 연결될 수 있다.
제1초기화 박막트랜지스터(T4)는 듀얼 박막트랜지스터로, 2개의 제1초기화 채널영역에 중첩하는 제1초기화 게이트전극(G4)을 구비하며, 양측에 배치된 제1초기화 소스전극(S4) 및 제1초기화 드레인전극(D4)을 포함할 수 있다.
동작제어 박막트랜지스터(T5)는 동작제어 채널영역에 중첩하는 동작제어 게이트전극(G5) 및 양측에 위치하는 동작제어 소스전극(S4) 및 동작제어 드레인전극(D5)을 포함할 수 있다. 동작제어 드레인전극(D5)은 구동 소스전극(S1)과 연결될 수 있다.
발광제어 박막트랜지스터(T6)는 발광제어 채널영역에 중첩하는 발광제어 게이트전극(G6), 및 양측에 위치하는 발광제어 소스전극(S6) 및 발광제어 드레인전극(D6)을 포함할 수 있다. 발광제어 소스전극(S6)은 구동 드레인전극(D1)과 연결될 수 있다.
제2초기화 박막트랜지스터(T7)는 제2초기화 채널영역에 중첩하는 제2초기화 게이트전극(G7), 및 양측에 위치하는 제2초기화 소스전극(S7) 및 제2초기화 드레인전극(D7)을 포함할 수 있다.
전술한 박막트랜지스터들은 신호라인(SL, SIL, EL, DL), 초기화전압라인(VL) 및 구동전압라인(PL)에 연결될 수 있다.
전술한 반도체층(1130) 상에는 절연층(들)을 사이에 두고 스캔라인(SL), 이전 스캔라인(SIL), 발광제어라인(EL), 및 구동 게이트전극(G1)이 배치될 수 있다.
스캔라인(SL)은 제2방향을 따라 연장될 수 있다. 스캔라인(SL)의 일 영역들은 스위칭 및 보상 게이트전극(G4, G7)에 해당할 수 있다. 예컨대, 스캔라인(SL) 중 제1 및 제2초기화 구동 박막트랜지스터(T4, T7)의 채널영역들과 중첩하는 영역이 각각 제1 및 제2초기화 게이트전극(G4, G7)일 수 있다.
이전 스캔라인(SIL)은 제2방향을 따라 연장되되, 일부 영역들은 각각 제1 및 제2초기화 게이트전극(G4, G7)에 해당할 수 있다. 예컨대, 이전 스캔라인(SIL) 중 제1 및 제2초기화 구동 박막트랜지스터(T4, T7)의 채널영역들과 중첩하는 영역이 각각 제1 및 제2초기화 게이트전극(G4, G7)일 수 있다.
발광제어라인(eL)은 제2방향을 따라 연장된다. 발광제어라인(eL)의 일 영역들은 각각 동작제어 및 발광제어 게이트전극(G5, G6)에 해당할 수 있다. 예컨대, 발광제어라인(eL) 중 동작제어 및 발광제어 구동박막트랜지스터(T6, T7)의 채널영역들과 중첩하는 영역이 각각 동작제어 및 발광제어 게이트전극(G5, G6)일 수 있다.
구동 게이트전극(G1)은 플로팅 전극으로, 전술한 노드연결선(1174)을 통해 보상 박막트랜지스터(T3)와 연결될 수 있다.
전술한 스캔라인(SL), 이전 스캔라인(SIL), 발광제어라인(eL), 및 구동 게이트전극(G1) 상에는 절연층(들)을 사이에 두고, 전극전압라인(HL)이 배치될 수 있다.
전극전압라인(HL)은 데이터라인(DL) 및 구동전압라인(PL)과 교차하도록 제2방향을 따라 연장될 수 있다. 전극전압라인(HL)의 일부는 구동 게이트전극(G1)의 적어도 일부를 커버하며, 구동 게이트전극(G1)과 함께 스토리지 커패시터(Cst)를 형성할 수 있다. 예컨대, 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(CE1)이 되고 전극전압라인(HL)의 일부는 스토리지 커패시터(Cst)의 제2스토리지 축전판(CE2)이 될 수 있다.
스토리지 커패시터(Cst)의 제2스토리지 축전판(CE2)은 구동전압라인(PL)과 전기적으로 연결된다. 이와 관련하여, 전극전압라인(HL)은 전극전압라인(HL) 상에 배치된 구동전압라인(PL)과 컨택홀(CNT)을 통해 접속될 수 있다. 따라서, 전극전압라인(HL)은 구동전압라인(PL)과 동일한 전압 레벨(정전압)을 가질 수 있다. 예컨대, 전극전압라인(HL)은 +5V의 정전압을 가질 수 있다. 전극전압라인(HL)은 횡방향 구동전압라인으로 이해할 수 있다.
구동전압라인(PL)은 제1방향을 따라 연장되고, 구동전압라인(PL)과 전기적으로 연결된 전극전압라인(HL)은 제1방향에 교차하는 제2방향을 따라 연장되므로, 표시영역에서 복수의 구동전압라인(PL)들과 전극전압라인(HL)들은 그물 구조(mesh structure)를 이룰 수 있다.
본 실시예에서, 전극전압라인(HL)은 구동전압라인(PL)과 다른 층에 배치되며, 전극전압라인(HL)의 비저항은 구동전압라인(PL)의 비저항에 비해서 크게 구비될 수 있다.
전극전압라인(HL) 상에는 절연층(들)을 사이에 두고 데이터라인(DL), 구동전압라인(PL), 초기화연결선(1173), 및 노드연결선(1174)이 배치될 수 있다.
데이터라인(DL)은 제1방향으로 연장되며, 컨택홀(1154)을 통해 스위칭 박막트랜지스터(T2)의 스위칭 소스전극(S2)에 접속될 수 있다. 데이터라인(DL)의 일부는 스위칭 소스전극으로 이해될 수 있다.
구동전압라인(PL)은 제1방향으로 연장되며, 전술한 바와 같이 컨택홀(CNT)을 통해 전극전압라인(HL)에 접속된다. 또한, 컨택홀(1155)을 통해 동작제어 박막트랜지스터(T5)에 연결될 수 있다. 구동전압라인(PL)은 컨택홀(1155)을 통해 동작제어 드레인전극(D5)에 접속될 수 있다.
초기화연결선(1173)의 일단은 컨택홀(1152)을 통해 제1 및 제2초기화 박막트랜지스터(T4, T7)에 연결되고, 타단은 컨택홀(1151)을 통해 후술할 초기화전압라인(VL)과 연결될 수 있다.
노드연결선(1174)의 일단은 컨택홀(1156)을 통해 보상 드레인전극(D3)에 연결되고, 타단은 컨택홀(1157)을 통해 구동 게이트전극(G1)에 접속할 수 있다.
데이터라인(DL), 구동전압라인(PL), 초기화연결선(1173), 및 노드연결선(1174) 상에는 절연층(들)을 사이에 두고 초기화전압라인(VL)이 배치될 수 있다.
초기화전압라인(VL)은 제2방향으로 연장된다. 초기화전압라인(VL)은 초기화연결선(1173)을 통해 제1 및 제2초기화 구동 박막트랜지스터(T4, T7)에 연결될 수 있다. 초기화전압라인(VL)은 정전압(예컨대, -2V 등)을 가질 수 있다.
초기화전압라인(VL)은 제2스토리지 축전판(CE2), 즉, 전극전압라인(HL)과 동일층 상에 배치되고, 동일한 물질을 포함할 수 있다. 표시영역(DA)에서, 유기발광다이오드(OLED)의 화소전극은 발광제어 박막트랜지스터(T6)에 연결될 수 있다. 화소전극은 컨택홀(1163)을 통해 접속메탈(1175)에 접속되고, 접속메탈(1175)은 컨택홀(1153)을 통해 발광제어 드레인전극(D6)에 접속할 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 패널 중 제1영역 및 제2영역과, 이들을 둘러싸는 비표시영역에 배치된 구성요소를 개략적으로 도시한 평면도이고, 도 8은 도 7의 A-A’선 및 B-B’선에 따른 단면도이며, 도 9는 도 8의 표시 패널의 일부를 확대하여 도시한 단면도이다. 또한, 도 10a 및 도 10b는 도 7의 V 부분을 확대하여 도시한 평면도의 예들이다.
먼저 도 7 및 도 8을 참조하면, 본 발명의 일 실시예에 따른 표시 패널은 기판의 일면에 대응하여 제1영역(OA1) 및 제2영역(OA2), 그리고 제1영역(OA1) 및 제2영역(OA2)을 둘러싸는 제1비표시영역(NDA1)과, 제1비표시영역(NDA1)을 둘러싸는 표시영역(DA)을 포함한다. 이때 제1영역(OA1) 및 제2영역(OA2)은 상호 이격된 아일랜드 형상의 영역일 수 있다. 제1영역(OA1) 및 제2영역(OA2)은 동일한 형상 및 크기를 가질 수 있으나, 이에 한정되는 것은 아니다. 즉, 제1영역(OA1) 및 제2영역(OA2)은 상이한 형상을 갖거나, 또는 동일한 형상이라도 크기가 상이할 수 있다. 제1영역(OA1) 및 제2영역(OA2)이 상이한 크기를 갖는 경우에 대해서는, 도 16을 참조하여 후술한다.
제1영역(OA1) 및 제2영역(OA2) 각각의 가장자리를 제1라인(E1)이라 하면, 제1비표시영역(NDA1)은 제1라인(E1)과 인접하게 배치된 제1-1비표시영역(NDA1-1), 및 상기 제1-1비표시영역(NDA1-1)을 둘러싸도록 배치된 제1-2비표시영역(NDA1-2)을 포함할 수 있다. 또한, 제1비표시영역(NDA1) 중 제1-1비표시영역(NDA1-1)과 제1-2비표시영역(NDA1-2)을 제외한 나머지 영역은 제1-3비표시영역(NDA1-3)으로 정의될 수 있다. 상기 영역들을 구별하기 위해 제1-1비표시영역(NDA1-1)과 제1-2비표시영역(NDA1-2)의 경계를 제2라인(E2)이라 하고, 제1-2비표시영역(NDA1-2)과 제1-3비표시영역(NDA1-3) 및 표시영역(DA)의 경계를 제3라인(E3)이라 하며, 제1-3비표시영역(NDA1-3)과 표시영역(DA)의 경계를 제4라인(E4)이라 한다.
화소(P)들은 제1비표시영역(NDA1)에는 배치되지 않고, 표시영역(DA)에 배치될 수 있다. 즉, 화소(P)들은 제1비표시영역(NDA1)을 중심으로 상호 이격될 수 있다. 평면상에서, 제1비표시영역(NDA1)을 중심으로 위와 아래에 각각 화소(P)들이 배치되고, 제1비표시영역(NDA1)을 중심으로 좌우에 각각 화소(P)들이 배치될 수 있다.
화소(P)들에 각종 신호 및 전압을 인가하는 배선들 중 일부는 제2라인(E2)과 제3라인(E3)을 내외측 가장자리로 하는 링 형상의 영역인 제1-2비표시영역(NAD1-2)에 배치될 수 있다.
구체적으로, 상기 배선들 중 제1영역(OA1) 및 제2영역(OA2)과 인접한 신호라인들은 제1영역(OA1) 및 제2영역(OA2)을 우회할 수 있다. 표시영역(DA)을 지나는 데이터라인들 중 일부 데이터라인(DL)은, 제1비표시영역(NDA1)을 사이에 두고 위와 아래에 각각 배치된 화소(P)들에 데이터신호를 제공하도록 y방향으로 연장되되, 제1-2비표시영역(NDA1-2)에서 제1영역(OA1) 및 제2영역(OA2)의 가장자리인 제1라인(E1)을 따라 우회할 수 있다. 표시영역(DA)을 지나는 스캔라인들 중 일부 스캔라인(SL)은, 제1비표시영역(NDA1)을 사이에 두고 좌우에 각각 배치된 화소(P)들에 스캔신호를 제공하도록 x방향으로 연장되되, 제1-2비표시영역(NDA1-2)에서 제1영역(OA1) 및 제2영역(OA2)의 가장자리인 제1라인(E1)을 따라 우회할 수 있다.
스캔라인(SL)들 중 일부 스캔라인(SL)은 제1영역(OA1)의 가장자리를 따라 우회한 이후 제1영역(OA1) 및 제2영역(OA2) 사이에 위치하는 제1-3비표시영역(NDA1-3)을 가로질러, 제2영역(OA2)의 가장자리를 따라 다시 우회할 수 있다. 이때 일부 스캔라인(SL) 중 제1-3비표시영역(NDA1-3)을 지나는 부분은 적어도 일부가 x방향으로 연장된 것일 수 있다.
데이터라인(DL)들 중 일부 데이터라인(DL')은 제1-3비표시영역(NDA1-3)을 가로지르되, 우회부분 없이 제1-3비표시영역(NDA1-3)에서 y방향으로 연장된 것일 수 있다. 이와 같이 우회부분 없이 y방향으로 연장된 데이터라인(DL')들은 상대적으로 제1영역(OA1) 및 제2영역(OA2)의 중간 지점 또는 상기 중간 지점에 인접하게 배치될 수 있다. 그러나 반드시 이에 한정되는 것은 아니고, 제1-3비표시영역(NDA1-3)을 지나는 데이터라인(DL)들 중 일부는 제1영역(OA1) 및 제2영역(OA2)의 가장자리를 따라 우회하는 것일 수도 있다.
한편, 제1라인(E1)과 제2라인(E2)을 내외측 가장자리로 하는 링 형상의 영역인 제1-1비표시영역(NDA1-1)에는 제1라인(E1)을 따라 제1영역(OA1) 및 제2영역(OA2)을 컷팅할 경우 필요한 여유 공간이 마련될 수 있다. 또한, 제1-1비표시영역(NDA1-1)에는 표시소자 및 배선들 외의 구성요소들이 배치될 수도 있으며, 예컨대 하나 또는 그 이상의 그루브들이 배치될 수 있다. 이와 같이 하나 또는 그 이상의 그루브들이 배치된 실시예에 대해서는 도 12 및 도 13을 참조하여 후술한다.
도 8을 참조하면, 표시 패널(10)은 개구영역인 제1영역(OA), 표시영역(DA), 및 제1영역(OA)과 표시영역(DA) 사이의 비표시영역인 제1비표시영역(NDA1)을 포함한다.
구체적으로, 표시영역(DA)에는 기판(100) 상의 화소회로(PC) 및 화소회로(PC)에 연결된 화소전극(221), 그리고 화소전극(221) 상에 순차적으로 적층된 중간층(222)과 대향전극(223)이 배치된다.
일 실시예로, 기판(100)은 도 8에 도시된 바와 같이 다층일 수 있다. 예컨대, 기판(100)은 순차적으로 적층된, 제1베이스층(101), 제1배리어층(102), 제2베이스층(103), 및 제2배리어층(104)을 포함할 수 있다.
제1 및 제2베이스층(101, 103)은 각각 고분자 수지를 포함할 수 있다. 예컨대, 제1 및 제2베이스층(101, 103)은 폴리에테르술폰(PES, polyethersulfone), 폴리아릴레이트(PAR, polyarylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenene napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 등과 같은 고분자 수지를 포함할 수 있으며, 플렉서블한 성질을 가질 수 있다. 전술한 고분자 수지는 투명할 수 있다.
제1 및 제2배리어층(102, 104)은 각각, 외부 이물질의 침투를 방지하는 배리어층으로서, 실리콘나이트라이드(SiNx) 및/또는 실리콘옥사이드(SiOx)와 같은 무기물을 포함하는 단층 또는 다층일 수 있다.
다른 실시예로, 기판(100)은 SiO2를 주성분으로 하는 글래스재를 포함하거나, 강화 플라스틱과 같은 수지를 포함할 수 있으며, 리지드(rigid)한 성질을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층, 및 전술한 고분자 수지층 상에 위치하는 배리어층의 적층 구조일 수 있으며, 이 경우 기판(100)의 가요성(flexibility)을 향상시킬 수 있다. 배리어층은 실리콘나이트라이드(SiNx), 실리콘옥시나이트라이드(SiON), 및 실리콘옥사이드(SiOx) 등을 포함할 수 있다.
화소회로(PC)는 기판(100) 상에 배치되며, 박막트랜지스터 및 스토리지 커패시터 등을 포함한다. 화소전극(221), 중간층(222)의 발광층, 및 대향전극(223)을 포함하는 유기발광 다이오드는 소정의 빛을 방출하며, 기판(100)에 대향하는 봉지기판이나, 박막봉지층에 의해 커버된다. 이하 도 9를 참조하여 표시영역(DA)에 배치된 구성요소들에 대하여 구체적으로 설명한다.
도 9를 참조하면, 표시영역(DA)에는 화소회로(PC) 및 화소회로(PC)에 전기적으로 연결된 유기발광 다이오드(OLED)가 배치될 수 있다.
기판(100) 상에 위치하는 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst) 및 이들에 전기적으로 연결된 화소전극(221)을 형성한다. 화소회로(PC)는 기판(100) 상에 배치되며, 화소회로(PC) 상에는 유기발광 다이오드(OLED)가 위치할 수 있다.
기판(100)은 고분자 수지 또는 글래스를 포함할 수 있으며, 이에 대한 구체적인 설명은 도 8을 참조하여 전술한 내용으로 갈음한다.
기판(100) 상에는 불순물이 박막트랜지스터(TFT)의 반도체층(Act)으로 침투하는 것을 방지하기 위해 형성된 버퍼층(201)이 형성될 수 있다. 버퍼층(201)은 실리콘나이트라이드, 실리콘옥시나이트라이드 및 실리콘옥사이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
버퍼층(201) 상에는 화소회로(PC)가 배치될 수 있다. 화소회로(PC)는 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함한다. 박막트랜지스터(TFT)는 반도체층(Act), 게이트전극(GE), 소스전극(SE), 드레인전극(DE)을 포함할 수 있다. 도 9에 도시된 박막트랜지스터(TFT)는 도 5a 을 참조하여 설명한 구동 박막트랜지스터, 또는 도 5b를 참조하여 설명한 발광제어 박막트랜지스터에 대응할 수 있다. 본 실시예에서는 게이트전극(GE)이 게이트절연층(203)을 가운데 두고 반도체층(Act) 상에 배치된 탑 게이트 타입을 도시하였으나, 또 다른 실시예에 따르면 박막트랜지스터(TFT)는 바텀 게이트 타입일 수 있다.
반도체층(Act)은 폴리 실리콘을 포함할 수 있다. 또는, 반도체층(Act)은 비정질(amorphous) 실리콘을 포함하거나, 산화물 반도체를 포함하거나, 유기 반도체 등을 포함할 수 있다. 게이트전극(GE)은 저저항 금속 물질을 포함할 수 있다. 게이트전극(GE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
반도체층(Act)과 게이트전극(GE) 사이의 게이트절연층(203)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 및 하프늄옥사이드 등과 같은 무기 절연물을 포함할 수 있다. 게이트절연층(203)은 전술한 물질을 포함하는 단층 또는 다층일 수 있다.
소스전극(SE) 및 드레인전극(DE)은 전도성이 좋은 재료를 포함할 수 있다. 소스전극(SE) 및 드레인전극(DE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 소스전극(SE) 및 드레인전극(DE)은 Ti/Al/Ti의 다층으로 형성될 수 있다.
스토리지 커패시터(Cst)는 제1층간절연층(205)을 사이에 두고 중첩하는 하부 전극(CE1)과 상부 전극(CE2)을 포함한다. 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩될 수 있다. 이와 관련하여, 도 9는 박막트랜지스터(TFT)의 게이트전극(GE)이 스토리지 커패시터(Cst)의 하부 전극(CE1)인 것을 도시하고 있다. 다른 실시예로서, 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩하지 않을 수 있다. 스토리지 커패시터(Cst)는 제2층간절연층(207)으로 커버될 수 있다.
제1 및 제2층간절연층(205, 207)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드 등과 같은 무기 절연물을 포함할 수 있다. 제1 및 제2층간절연층(205, 207)은 전술한 물질을 포함하는 단층 또는 다층일 수 있다.
박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함하는 화소회로(PC)는 평탄화 절연층(209)으로 커버될 수 있다. 평탄화 절연층(209)은 상면이 대략 편평한 면을 포함할 수 있다. 평탄화 절연층(209)은 Polymethylmethacrylate(PMMA)나 Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다. 일 실시예로, 평탄화 절연층(209)은 폴리이미드를 포함할 수 있다. 또는, 평탄화 절연층(209)은 무기 절연물을 포함하거나, 무기 및 유기절연물을 포함할 수 있다.
화소전극(221)은 평탄화 절연층(209) 상에 형성될 수 있다. 화소전극(221)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 화소전극(221)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 또 다른 실시예로, 화소전극(221)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다.
화소전극(221) 상에는 화소정의막(211)이 형성될 수 있다. 화소정의막(211)은 화소전극(221)의 상면을 노출하는 개구를 포함하되, 화소전극(221)의 가장자리를 커버할 수 있다. 화소정의막(211)은 유기 절연물을 포함할 수 있다. 또는, 화소정의막(211)은 실리콘나이트라이드(SiNx)나 실리콘옥시나이트라이드(SiON), 또는 실리콘옥사이드(SiOx)와 같은 무기 절연물을 포함할 수 있다. 또는, 화소정의막(211)은 유기절연물 및 무기절연물을 포함할 수 있다.
중간층(222)은 발광층(222b)을 포함한다. 중간층(222)은 발광층(222b)의 아래에 배치된 제1기능층(222a) 및/또는 발광층(222b)의 위에 배치된 제2기능층(222c)을 포함할 수 있다. 발광층(222b)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다.
제1기능층(222a)은 단층 또는 다층일 수 있다. 예컨대 제1기능층(222a)이 고분자 물질로 형성되는 경우, 제1기능층(222a)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)으로서, 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(3,4)-ethylene-dihydroxy thiophene)이나 폴리아닐린(PANI: polyaniline)으로 형성할 수 있다. 제1기능층(222a)이 저분자 물질로 형성되는 경우, 제1기능층(222a)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다.
제2기능층(222c)은 언제나 구비되는 것은 아니다. 예컨대, 제1기능층(222a)과 발광층(222b)을 고분자 물질로 형성하는 경우, 제2기능층(222c)을 형성하는 것이 바람직하다. 제2기능층(222c)은 단층 또는 다층일 수 있다. 제2기능층(222c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
중간층(222) 중 제1기능층(222a) 및/또는 제2기능층(222c)은 모든 화소에 공통으로 형성될 수 있다. 중간층(222) 중 발광층(222b)은 표시영역(DA)에서 각 화소마다 개별적으로 배치될 수 있다. 발광층(222b)은 화소정의막(211)의 개구 내부에 배치될 수 있다.
대향전극(223)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(223)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(223)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 대향전극(223)은 표시영역(DA)뿐만 아니라 제1비표시영역(NDA1) 상에도 형성될 수 있다. 중간층(222) 및 대향전극(223)은 열 증착법에 의해 형성될 수 있다.
캡핑층(230)은 대향전극(223) 상에 위치할 수 있다. 예컨대, 캡핑층(230)은 LiF를 포함할 수 있으며, 열 증착법에 의해 형성될 수 있다. 또는, 캡핑층(230)은 실리콘옥사이드, 실리콘 나이트라이드, 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있다. 또는, 캡핑층(230)은 생략될 수 있다.
화소정의막(211) 상에는 스페이서(213)가 형성될 수 있다. 스페이서(213)는 폴리이미드와 같은 유기 절연물을 포함할 수 있다. 또는, 스페이서(213)는 실리콘나이트라이드나 실리콘옥사이드와 같은 무기 절연물을 포함하거나, 유기절연물 및 무기절연물을 포함할 수 있다.
스페이서(213)는 화소정의막(211)과 다른 물질을 포함할 수 있다. 또는, 스페이서(213)는 화소정의막(211)과 동일한 물질을 포함할 수 있으며, 이 경우 화소정의막(211)과 스페이서(213)는 하프톤 마스크 등을 이용한 마스크 공정에서 함께 형성될 수 있다. 일 실시예로서, 화소정의막(211) 및 스페이서(213)는 폴리이미드를 포함할 수 있다.
다시 도 8을 참조하면, 표시 패널(10)의 제1비표시영역(NDA1)은, 상대적으로 개구영역인 제1영역(OA1) 또는 제1개구(10H)에 인접한 순서대로 제1-1비표시영역(NDA1-1), 제1-2비표시영역(NDA1-2) 및 제1-3비표시영역(NDA1-3)을 포함할 수 있다.
제1-2비표시영역(NDA1-2)은 신호라인들, 예컨대 도 7을 참조하여 설명한 제1영역(OA)을 우회하는 데이터라인들이 지나는 영역일 수 있다. 즉, 제1-2비표시영역(NDA1-2)은 데이터라인(DL)들 중 제1영역(OA)을 우회하는 우회부분이 배치되는 우회영역일 수 있다.
또한, 제1-3비표시영역(NDA1-3)은 신호라인들, 예컨대 도 7을 참조하여 설명한 우회부분 없이 제1-3비표시영역(NDA1-3)을 지나는 내내 y방향으로 연장된 데이터라인들이 지나는 영역일 수 있다. 이 경우 제1-3표시영역(NDA1-3)은 데이터라인(DL)들 중 제1영역(OA)을 우회하지 않는 대략 일직선 형태의 배선이 배치되는 영역일 수 있다.
제1-2비표시영역(NDA1-2)에서 스캔라인(SL)들은 도 8에 도시된 바와 같이 절연층을 사이에 두고 교번적으로 배치될 수 있다. 이웃한 스캔라인(SL)들이 절연층(예컨대, 제1층간절연층: 205)을 사이에 두고 아래와 위에 각각 배치되는 경우, 이웃한 스캔라인(SL)들 사이의 갭(피치)을 줄일 수 있으며, 이에 따라 제1비표시영역(NDA1)의 폭을 줄일 수 있다. 마찬가지로, 도시되지는 않았으나, 제1-2비표시영역(NDA1-2)에서 데이터라인(DL)들도 절연층을 사이에 두고 교번적으로 배치될 수 있음은 물론이다.
스캔라인(SL)들은 데이터라인(DL)들과 층을 달리하여 배치될 수 있으며, 일 예로 스캔라인(SL)들은 데이터라인(DL)들보다 하부층에 배치될 수 있다. 한편, 도 8의 제1-3비표시영역(NDA1-3)에는 데이터라인(DL) 하부에 스캔라인(SL)이 도시되어 있지 않으나, 이는 A-A'의 절취 방향과 스캔라인(SL) 의 연장 방향이 동일하여 도시되지 않은 것이며(도 7 참조), 제1-3비표시영역(NDA1-3)에도 데이터라인(DL) 하부에 스캔라인이 배치될 수 있다.
한편, 도 7에 도시된 바와 같이, 제1-2비표시영역(NDA1-2) 및 제1-3비표시영역(NDA1-3)에는 전극층(221M)이 배치된다. 이때 전극층(221M)은 상기 배선들(DL, SL)의 우회부분 및 상기 배선들(DL, SL)의 제1-3비표시영역(NDA1-3)을 지나는 부분을 커버하도록 배치될 수 있다. 상기 전극층(221M)과 상기 배선들(DL, SL) 사이에는 적어도 하나의 절연층(도 8의 205, 207, 209)이 개재될 수 있다.
일 실시예로, 전극층(221M)의 표시영역(DA)에 인접한 가장자리는 제1-2비표시영역(NDA1-2) 및 제1-3비표시영역(NDA1-3)의 표시영역(DA)에 인접한 가장자리에 대응할 수 있고, 전극층(221M)의 제1영역(OA1) 및 제2영역(OA2)에 인접한 가장자리는 제1-2비표시영역(NDA1-2)의 제1영역(OA1) 및 제2영역(OA2)에 인접한 가장자리에 대응할 수 있다.
일 실시예로, 제1영역(OA1) 및 제2영역(OA2)이 원형의 홀인 경우, 전극층(221M)은 제1영역(OA1) 및/또는 제2영역(OA2)에 각각 대응하는 홀들을 구비할 수 있으며, 상기 홀들의 반지름인 제2반지름(R2)은 제1영역(OA1) 및/또는 제2영역(OA2)의 제1반지름(R1)보다 클 수 있다. 이때 제1반지름(R1)은 제1영역(OA1) 및/또는 제2영역(OA2)의 중심(O1)(O2)으로부터 제1영역(OA1) 및/또는 제2영역(OA2)의 가장자리인 제1라인(E1)까지의 거리를 의미한다. 또한, 제2반지름(R2)은 전극층(221M)의 홀 반지름으로서, 제1영역(OA1) 및/또는 제2영역(OA2)의 중심(O1)(O2)으로부터 제2라인(E2)까지의 거리와 같을 수 있다.
전극층(221M)에는 스캔라인(SL)의 연장방향과 대략 동일한 x방향으로 연장된 초기화전압라인(VL)이 연결될 수 있다. 초기화전압라인(VL)은 도 5b 및 도 6을 참조하여 설명한 것과 같이 제1 및 제2초기화 구동 박막트랜지스터(T4, T7)에 연결될 수 있으며, 정전압을 가질 수 있다.
초기화전압라인(VL)에 연결된 전극층(221M)은 초기화전압라인(VL)과 동일한 전압 레벨을 가질 수 있고, 이로써 전극층(221M) 또한 정전압을 가질 수 있다. 이로써 전극층(221M)에 의해 커버되는 배선들(DL, SL)의 일부, 즉 배선들(DL, SL)의 제1-2비표시영역(NDA1-2)에서의 우회부분 및 제1-3비표시영역(NDA1-3)에서 y방향으로 연장된 부분 등을 차폐(shield)할 수 있다. 또한, 이웃한 배선들(DL, SL) 간의 커플링을 감소시킬 수 있다.
일 실시예로, 도 10a에 도시된 바와 같이 초기화전압라인(VL)은 전극층(221M)과 일체로 형성되거나, 전극층(221M)과 동일층 상에 배치되어 전극층(221M)에 연결된 것일 수 있다.
다른 실시예로,, 초기화전압라인(VL)은 배선들(DL, SL) 중 일부와 동일층에 배치되거나, 배선들(DL, SL) 중 일부와 전극층(221M) 사이에 배치될 수 있다. 초기화전압라인(VL)이 전극층(221M)과 다른 층에 배치되는 경우, 도 10b에 도시된 바와 같이 초기화전압라인(VL)과 전극층(221M) 사이의 개재층에는 컨택홀(221MC)이 형성되어 상기 컨택홀(221MC)을 통해 초기화전압라인(VL)과 전극층(221M)을 연결할 수 있다.
전극층(221M)은 제1영역(OA1) 및 제2영역(OA2) 사이에 위치하는 적어도 하나의 개구부(OP)를 갖는다.
개구부(OP)는 전극층(221M)의 하부에 위치한 층(예컨대, 도 9의 209)의 적어도 일부를 노출시킬 수 있으며, 이로써 전극층(221M)은 적어도 하나의 개구부(OP)의 대략 직하부에 위치한 부분들은 커버하지 않게 된다.
이와 같이 전극층(221M)에 개구부(OP)가 구비됨으로써, 전극층(221M)과 중첩되는 하부 배선들(DL, SL) 간의 면적이 넓어짐에 따라 발생하는 쇼트 등의 공정 불량을 감소시킬 수 있다. 그리고 이러한 효과를 높일 수 있도록, 개구부(OP)는 전극층(221M)과 하부 배선들(DL, SL)들간의 중첩 면적이 상대적으로 큰 제1영역(OA1)과 제2영역(OA2) 사이의 영역인, 제1-3비표시영역(NDA1-3)에 구비될 수 있다.
구체적으로, 도 8에 도시된 바와 같이 전극층(221M)은 배선들(DL, SL)의 제1-2비표시영역(NDA1-2)에 위치하는 우회부분은 커버하는 데 반하여, 배선들(DL, SL)의 제1-3비표시영역(NDA1-3)에 위치하는 부분들 중 적어도 일부는 커버하지 않는다.
개구부(OP)는 다양한 형상을 가질 수 있으며, 구체적으로 개구부(OP)의 일방향으로 정의되는 폭이 다를 수 있다.
도 7을 참조하면, 개구부(OP)의 데이터라인(DL)에 교차하는 가장자리를 제1가장자리(EG1)라 할 때, 제1가장자리(EG1) 상의 상이한 두 점인 제1점(P1)과 제2점(P2)에서 정의되는 폭이 다를 수 있다. 즉, 제1점(P1)에서 y방향으로 정의되는 개구부(OP)의 제1폭(w1)과 제2점(P2)에서 y방향으로 정의되는 개구부(OP)의 제2폭(w2)은 상이할 수 있다.
이를 달리 설명하면, 개구부(OP)의 제1가장자리(EG1)의 제1점(P1)과 제1-3비표시영역(NDA1-3)의 제4라인(E4) 사이의 제1거리(d1)와, 개구부(OP)의 제1가장자리(EG1)의 제2점(P2)과 제1-3비표시영역(NDA1-3)의 제4라인(E4) 사이의 제2거리(d2)는 상이할 수 있다.
이때 제1가장자리(EG1)는 개구부(OP) 중 표시영역(DA)에 인접한 가장자리이고, 제4라인(E4)은 제1-3비표시영역(NDA1-3)의 표시영역(DA)에 인접한 가장자리이므로, 상기의 제1거리(d1) 및 제2거리(d2)는 개구부(OP)의 가장자리로부터 표시영역(DA)까지의 최단거리일 수 있다.
일 실시예로, 개구부(OP)의 제1가장자리(EG1)의 임의의 한 점에서 제1-3비표시영역(NDA1-3)의 제4라인(E4)까지의 최단 거리는, 개구부(OP)의 중심(CE)으로 갈수록 짧아질 수 있다.
일 실시예로, 개구부(OP)의 제1가장자리(EG1)의 적어도 일부는 곡선일 수 있으며, 구체적으로 제1가장자리(EG1)는 개구부(OP)의 중심(CE)으로 갈수록 표시영역(DA) 쪽으로 볼록한 형상의 곡선일 수 있다. 일 예로, 개구부(OP)의 제1가장자리(EG1)는 곡선이고, 개구부(OP)의 대략 y방향을 따라 연장된 제2가장자리(EG2)는 직선일 수 있다. 다른 예로, 개구부(OP)의 형상은 대략 사각형이나, 상기의 제1가장자리(EG1)와 제2가장자리(EG2)가 만나는 부분에서의 가장자리 형상이 곡선일 수도 있다. 또 다른 예로, 개구부(OP)의 형상은 대략 (타)원형일 수 있다.
또한, 개구부(OP)는 제1영역(OA1)의 제1중심(O1)과 제2영역(OA2)의 제2중심(O2)을 연결한 가상의 선(L)과 교차하는 방향(예컨대, y방향)으로 연장된 형상을 가질 수 있다. 즉, 개구부(OP)는 대략 y방향으로의 폭이 대략 x방향으로의 폭보다 길게 형성될 수 있다. 일 실시예로, 도 7에 도시된 바와 같이 개구부(OP)의 중심(CE)은 상기 가상의 선(L)의 중점(middle point)이 될 수 있으며, 개구부(OP)의 중심(CE)에서 y방향으로 정의되는 개구부(OP)의 폭이 가장 큰 폭일 수 있다.
개구부(OP)가 상술한 바와 같은 형상을 가짐에 따라, 복수의 데이터라인(DL)들 중 개구부(OP)에 대응하도록 배치된 제1데이터라인(DL1) 및 제2데이터라인(DL2)의 경우, 제1데이터라인(DL1)의 전극층(221M)과 중첩되는 길이(d1)(또는 이에 대응하는 면적)는 제2데이터라인(DL2)의 전극층(221M)과 중첩되는 길이(d2)(또는 이에 대응하는 면적)와 상이할 수 있다.
상기 개구부(OP)의 면적은 상기 제1영역(OA1)과 상기 제2영역(OA2) 사이의 면적을 대부분 차지하도록 크게 구비될 수 있다. 일부 실시예에서, 상기 개구부(OP)의 y방향으로의 가장 큰 폭은 상기 제1영역(OA1)의 지름(2*R1) 보다 크게 구비될 수 있다. 구체적으로, 상기 개구부(OP)의 y방향으로의 가장 큰 폭은 전극층(221M)의 홀 지름(2*R2)과 같을 수 있다.
또한, 도 7에 도시된 바와 같이, 전극층(221M)은 상호 이격된 복수의 홀(221H)들을 구비할 수 있다. 이때 복수의 홀(221H)들은 전극층(221M)의 개구부(OP)를 제외한 나머지 부분에 구비될 수 있으며, 복수의 홀(221H)들 각각의 사이즈는 개구부(OP)의 사이즈보다 작을 수 있다. 예컨대, 상기 복수의 홀(221H)들 각각의 y방향으로의 폭은 상기 개구부(OP)의 y방향으로의 폭 보다 10배 이상 작을 수 있다.
복수의 홀(221H)들은 전극층(221M) 하부에 배치된 유기층의 아웃개싱(out-gassing)을 수행하기 위해 형성된 일종의 벤트홀(vent hole)일 수 있다. 구체적으로, 도 8에 도시된 바와 같이 전극층(221M)에 복수의 홀(221H)들을 상호 이격되도록 배치함으로써, 전극층(221M) 하부에 배치된 유기 절연층인 평탄화 절연층(209)의 아웃개싱을 용이하게 수행할 수 있다.
이러한 아웃개싱 효과는 전극층(221M)에 형성된 개구부(OP)를 통해서도 얻을 수 있으며, 이로써 하부 유기층의 아웃개싱이 원활하지 못하여 발생하게 되는 화소 수축(pixel shrinkage) 불량 등을 방지할 수 있다.
도 8에 도시된 바와 같이, 전극층(221M)은 화소전극(221)과 동일한 물질을 포함할 수 있으며, 화소전극(221)과 동일층 상에 배치될 수 있다. 이때 전극층(221M)에 연결되는 초기화전압라인(도 7의 VL) 또한 화소전극(221)과 동일한 물질을 포함할 수 있다. 그러나 이에 한정되지 않고, 초기화전압라인(VL)은 전극층(221M)과 다른 층에 배치되거나, 다른 물질로 형성될 수 있음은 물론이다.
이하 도 11 및 도 12를 참조하여, 전극층(221M)의 개구부(OP) 형상이 전극층(221M) 하부의 배선(DL 등)에 미치는 영향에 대해 좀 더 구체적으로 설명한다.
도 11은 도 7의 W부분을 확대하여 도시한 평면도이고, 도 12는 도 11의 C-C'선에 따른 단면도이다.
도 11을 참조하면, 상대적으로 개구영역인 제1영역(OA1) 또는 제1개구(10H)로부터 순차적으로 제1-1비표시영역(NDA1-1), 제1-2비표시영역(NDA1-2) 및 제1-3비표시영역(NDA1-3)이 위치하며, 이 중 제1-2비표시영역(NDA1-2) 및 제1-3비표시영역(NDA1-3)에는 전극층(221M)이 배치된다. 이때 제1-2비표시영역(NDA1-2)은 도 7에 도시된 바와 같이 배선들(DL, SL)의 우회부분이 배치된 영역일 수 있다.
전극층(221M)의 제1-3비표시영역(NDA1-3)에 위치한 부분에는 개구부(OP)가 구비되며, 전극층(221M)의 개구부(OP)를 제외한 나머지 부분에는 개구부(OP)보다 작은 사이즈를 갖는 복수의 홀(221H)들이 구비될 수 있다.
복수의 홀(221H)들은 상호 이격된 것일 수 있으며, 서로 교번하여 배치될 수 있다. 여기서 서로 교번하여 배치된다 함은, 복수의 홀(221H)들이 하나의 열로 배치된 제1홀 및 제2홀과, 상기 제1홀 및 상기 제2홀에 이웃하되 상기 열과 다른 열에 배치된 제3홀을 포함하는 경우, 상기 제3홀은 상기 제1홀 및 상기 제2홀 사이에 배치되는 것을 의미한다.
복수의 홀(221H)들은 도 7에 도시된 배선들(DL, SL)의 우회부분이 배치된 영역과 중첩되도록 배치될 수 있는 반면, 개구부(OP)는 도 7에 도시된 배선들(DL, SL)의 우회부분이 배치된 영역과 비중첩되도록 배치될 수 있다. 이로써 복수의 홀(221H)들은 제1영역(OA1) 및 제2영역(OA2)을 둘러싸도록 배치될 수 있다.
도 12를 참조하면, 상대적으로 개구영역인 제1영역(OA1) 또는 제1개구(10H)에 인접한 순서대로 제1데이터라인(DL1'), 제2데이터라인(DL2'), 제3데이터라인(DL3') 및 제4데이터라인(DL4')이 배치되는 경우, 상기 데이터라인들(DL1', DL2', DL3', DL4')과 전극층(221M) 사이에는 각각 기생 커패시턴스들(Cp1, Cp2, Cp3, Cp4)이 발생할 수 있고, 이러한 기생 커패시턴스는 상하부에 위치하는 두 메탈층의 중첩 면적의 영향을 받게 된다. 즉, 상기 중첩 면적이 클수록 기생 커패시턴스가 증가하게 된다.
이때 도 11에 도시된 바와 같이, 개구부(OP)의 제1가장자리(EG1)가 대략 곡선 형상을 가짐으로써 전극층(221M)과 데이터라인들(DL1', DL2', DL3', DL4') 간의 중첩 면적이 제1데이터라인(DL1')에서 제4데이터라인(DL4')으로 갈수록 점진적으로(gradually) 변화하게 된다. 따라서, 제1데이터라인(DL1')에서 제4데이터라인(DL4')으로 갈수록 기생 커패시턴스 또한 점진적으로 변화할 수 있다. 구체적으로는, 제1데이터라인(DL1')의 제1기생 커패시턴스(Cp1), 제2데이터라인(DL2')의 제2기생 커패시턴스(Cp2), 제3데이터라인(DL3')의 제3기생 커패시턴스(Cp3), 제4데이터라인(DL4')의 제4기생 커패시턴스(Cp4) 순으로 기생 커패시턴스가 감소할 수 있다.
이와 같이 기생 커패시턴스가 점진적으로 변화함에 따라, 이웃하는 데이터라인들(DL1', DL2', DL3', DL4') 간의 배선 로드(load) 또한 점진적으로 변화하게 되어, 급격한 배선 로드의 변화로 인한 표시 품질 저하를 방지할 수 있다.
도 13은 본 발명의 다른 실시예에 따른 표시 패널 중 제1영역 및 제2영역과, 이들을 둘러싸는 비표시영역에 배치된 구성요소를 개략적으로 도시한 평면도이고, 도 14는 도 13의 XIV-XIV'선에 따른 단면도이다.
도 13 및 도 14에 도시된 실시예의 경우, 제1-1비표시영역(NDA1-1)에 그루브(G)들이 위치하는 것 외에는 도 7 등에 도시된 이전 실시예와 동일 또는 유사한 구조를 갖는다. 따라서 이하에서는 그루브(G)와 관련된 특징을 위주로 설명하고, 그 외의 특징은 도 7 등을 참조하여 전술한 내용으로 갈음한다.
도 13 및 도 14를 참조하면, 본 실시예의 기판(100)은 고분자 수지층을 포함하는 다층 구조를 가질 수 있으며, 이로써 표시 패널(10')에 플렉서블한 성질을 부여할 수 있다. 예컨대, 기판(100)은 순차적으로 적층된, 제1베이스층(101), 제1배리어층(102), 제2베이스층(103), 및 제2배리어층(104)을 포함할 수 있으며, 제1 및 제2베이스층(101, 103)은 고분자 수지를 포함할 수 있고, 제1 및 제2배리어층(102, 104)은 배리어용 무기물을 포함할 수 있다. 상기 고분자 수지 및 상기 무기물의 예는 도 8을 참조하여 전술한 것과 같다.
제1-1비표시영역(NDA1-1)은 그루브들이 배치되는 일종의 그루브영역으로서, 도 13 및 도 14는 제1-1비표시영역(NDA1-1)에 위치하는 3개의 그루브(G)를 도시하지만, 그 개수는 다양하게 변경될 수 있다. 이때 그루브(G)들은 서로 이격될 수 있다.
그루브(G)들 각각은 서로 다른 물질을 포함하는 제1층 및 제2층을 포함하는 다층 막에 형성될 수 있는데, 일 실시예로서 도 14는 그루브(G)가 기판(100)에 구비된 다층들 중 적어도 일층에 형성된 것을 도시한다.
일 실시예로, 그루브(G)는 제2배리어층(104)의 일부 및 제2베이스층(103)의 일부를 제거하여 형성될 수 있다. 이때 그루브(G)는 중간층(222)을 형성하는 공정 이전에 형성될 수 있다.
구체적으로, 중간층(222) 중 일부, 예컨대 제3영역(MA)까지 연장되는 제1 및/또는 제2기능층(도 9의 222a, 222c)은 그루브(G)를 중심으로 단절될 수 있다. 이로써 제1개구(10H)를 통해 침투한 외부의 수분이 유기봉지층(320)을 통해 표시영역(DA)의 유기발광 다이오드로 진행하는 것을 방지할 수 있다.
이와 같이 제2기능층(도 9의 222a, 222c)이 그루브(G)를 중심으로 단절된 경우, 제1 및 제2기능층(도 9의 222a, 222c)은 발광층(도 9의 222b)과 달리, 도 13의 표시영역(DA)뿐만 아니라 제1비표시영역(NDA1) 에도 존재할 수 있다.
도 13에 도시된 바와 같이 그루브(G)들이 제1-1비표시영역(NDA1-1)에 배치됨에 따라, 그루브(G)들은 제1영역(OA1) 및 제2영역(OA2)의 가장자리인 제1라인(E1)을 우회하는 데이터라인(DL) 또는/및 스캔라인(SL)의 우회부분들 보다 제1영역(OA1) 및 제2영역(OA2)에 더 인접하게 위치할 수 있다.
일 실시예로, 그루브(G)들은 평면상에서 제1-1비표시영역(NDA1-1)에서 제1영역(OA1) 및 제2영역(OA2)을 전체적으로 둘러싸는 링 형상일 수 있다.
제1영역(OA1)에 인접한 그루브(G)들을 예로 들면, 평면상에서 제1영역(OA1)의 중심(O1)에 대한 그루브(G)들 각각의 반지름은 제1영역(OA1)의 반지름인 제1반지름(R1)보다 크고, 전극층(221M)의 홀 반지름인 제2반지름(R2)보다는 작을 수 있다.
상술한 바와 같이 그루브(G)들을 구비한 표시 패널(10')의 유기발광 다이오드(도 9의 OLED)는 박막봉지층(300)으로 커버될 수 있다. 이러한 박막봉지층(300)은 적어도 하나의 유기봉지층 및 적어도 하나의 무기봉지층을 포함할 수 있다.
일 실시예로, 도 14는 박막봉지층(300)이 제1 및 제2무기봉지층(310, 330) 및 이들 사이에 개재된 유기봉지층(320)을 포함하는 것을 도시한다. 다른 실시예에서 유기봉지층의 개수와 무기봉지층의 개수 및 적층 순서는 변경될 수 있다.
제1 및 제2무기봉지층(310, 330)은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 또는 실리콘옥시나이트라이드와 같은 하나 이상의 무기 절연물을 포함할 수 있으며, 화학기상증착법(CVD) 등에 의해 형성될 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 소재를 포함할 수 있다. 폴리머 계열의 소재로는 실리콘계 수지, 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
도 14에 도시된 실시예에 따르면, 표시 패널(10)의 제1영역(OA1)은 제1개구(10H)를 포함하는 영역일 수 있고, 그루브(G)들은 제1개구(10H)로부터 이격되되 기판(100)의 두께 방향인 -z방향으로 오목한 형상을 가질 수 있다.
도 15는 본 발명의 또 다른 실시예에 따른 표시 패널 중 제1영역 및 제2영역과, 이들을 둘러싸는 비표시영역에 배치된 구성요소를 개략적으로 도시한 평면도이다.
도 15에 도시된 실시예의 경우, 전극층(221M)에 구비된 개구부(OP)의 형상 외에는 도 7 등에 도시된 실시예와 동일 또는 유사한 구조를 갖는다. 따라서 이하에서는 도 7 등에 도시된 실시예와의 차이점을 위주로 설명한다.
도 15를 참조하면, 본 실시예의 전극층(221M)에 구비된 개구부(OP)는 복수개일 수 있다. 도 15에는 개구부(OP)의 개수가 2개이고, 2개의 개구부(OP)가 도면 상에서 대략 상하로 배열된 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니다. 즉, 전극층(221M)에는 3개 이상의 개구부(OP)들이 구비될 수 있고, 개구부(OP)가 도면 상에서 대략 좌우로 배열되거나 대각선 방향으로 배열될 수도 있다.
이와 같이 개구부(OP)의 개수는 물론이고, 개구부(OP)의 위치를 다양하게 조절함으로써, 전극층(221M)과 배선들(DL, SL)의 상하 배치에 따라 발생하는 쇼트 불량 등을 줄이는 효과와, 전극층(221M)을 이용하여 배선들(DL, SL)을 차폐하는 효과를 적절히 트레이드-오프(trade-off)할 수 있다.
또한, 이웃하는 데이터라인(DL)들 간의 기생 커패시턴스가 상대적으로 큰 영역에는 다른 영역보다 개구부(OP)의 가장자리 중 곡선이 차지하는 비율을 높임으로써 데이터라인(DL)들 간의 기생 커패시턴스의 변화율을 완만하게 조절할 수 있다.
도 15에는 복수개의 개구부(OP)들이 (타)원형인 것으로 개시되어 있으나, 개구부(OP)의 가장자리가 곡선을 포함하는 이상 개구부(OP)의 형상은 어떠한 형상이라도 무방하다. 또한, 복수개의 개구부(OP)들 중 적어도 둘은 상이한 형상을 가질 수 있다.
도 16은 본 발명의 또 다른 실시예에 따른 표시 패널 중 제1영역 및 제2영역과, 이들을 둘러싸는 비표시영역에 배치된 구성요소를 개략적으로 도시한 평면도이다.
도 16에 도시된 실시예의 경우, 제1영역(OA1) 및 제2영역(OA2)의 크기가 상이한 것 외에는 도 7 등에 도시된 실시예와 동일 또는 유사한 구조를 갖는다. 따라서 이하에서는 도 7 등에 도시된 실시예와의 차이점을 위주로 설명한다.
도 16을 참조하면, 본 실시예의 제1영역(OA1)의 홀 반지름(R1) 및 제2영역(OA2)의 홀 반지름(R1')은 상이할 수 있다. 이는 제1영역(OA1) 및 제2영역(OA2) 각각에 배치되는 센서나 카메라 등의 전자요소의 크기에 따라 제1영역(OA1) 및 제2영역(OA2) 각각의 크기가 조절될 수 있음을 의미한다.
일 실시예로, 제1영역(OA1)의 크기가 제2영역(OA2)의 크기보다 작은 경우, 전극층(221M)에 구비된 개구부(OP)의 y방향으로의 가장 큰 폭은 전극층(221M)의 제2영역(OA2)에 대응하는 홀 지름(2*R2')과 같을 수 있다. 이 경우 상기 개구부(OP)의 y방향으로의 가장 큰 폭을 전극층(221M)의 제1영역(OA1)에 대응하는 홀 지름(2*R2)과 같게 형성하는 것보다 개구부(OP)의 면적을 더 넓힐 수 있다. 이로써 개구부(OP)를 통해 얻게 되는 효과, 예컨대 전극층(221M)과 배선들(DL, SL) 간에 발생하는 쇼트 불량 등을 줄이는 효과 및 전극층(221M) 하부의 유기 절연층에 대한 아웃개싱 효과 등이 더욱 향상될 수 있다.
그러나 반드시 이에 한정되는 것은 아니며, 상기 개구부(OP)의 y방향으로의 가장 큰 폭은 전극층(221M)의 제2영역(OA2)에 대응하는 홀 지름(2*R2')과 제1영역(OA1)에 대응하는 홀 지름(2*R2) 사이의 값을 가질 수도 있다. 또한, 설계상의 이유 등으로 개구부(OP) 크기를 줄일 수 밖에 없는 경우, 상기 개구부(OP)의 y방향으로의 가장 큰 폭은 전극층(221M)의 제1영역(OA1)에 대응하는 홀 지름(2*R2)과 같을 수도 있다.
이상에서 설명한 바와 같이, 본 발명의 일 실시예에 따른 표시 패널은 센서나 카메라 등과 같은 전자요소와 대응되는 영역의 주변 배선들에 유발되는 기생 커패시턴스의 변화율을 조절함으로써 표시 품질을 향상시킬 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10: 표시 패널
100: 기판
OA1: 제1영역
OA2: 제2영역
NDA1: 제1비표시영역
NDA2: 제2비표시영역
DA: 표시영역
DL, DL': 데이터라인
SL: 스캔라인
221M: 전극층
221H: 전극층의 홀
OP: 개구부

Claims (20)

  1. 제1영역 및 제2영역, 상기 제1영역 및 상기 제2영역을 둘러싸는 비표시영역, 및 상기 비표시영역을 둘러싸는 표시영역을 포함하는 기판;
    상기 표시영역에 배치된 복수의 표시소자들;
    상기 비표시영역에서 상기 제1영역 및 제2영역의 가장자리 중 적어도 일부를 따라 우회하는 복수의 배선들; 및
    상기 비표시영역에서 상기 복수의 배선들 중 적어도 일부를 커버하며, 상기 제1영역 및 상기 제2영역 사이에 위치한 적어도 하나의 개구부를 갖는 전극층;
    을 구비하는, 표시 패널.
  2. 제 1 항에 있어서,
    상기 복수의 배선들은, 제1방향으로 연장되어 상기 복수의 표시소자들에 데이터신호를 인가하는 복수의 데이터라인들을 포함하는, 표시 패널.
  3. 제 2 항에 있어서,
    상기 적어도 하나의 개구부는 상기 제1방향으로의 제1폭 및 상기 제1방향으로의 제2폭을 갖고,
    상기 제1폭은 상기 제2폭과 상이한, 표시 패널.
  4. 제 3 항에 있어서,
    상기 적어도 하나의 개구부는 상기 데이터라인에 교차하는 제1가장자리를 구비하고,
    상기 제1가장자리의 적어도 일부는 곡선인, 표시 패널.
  5. 제 1 항에 있어서,
    상기 전극층은 상호 이격된 복수의 홀들을 구비하며,
    상기 복수의 홀들 각각의 사이즈는 상기 적어도 하나의 개구부의 사이즈보다 작은, 표시 패널.
  6. 제 1 항에 있어서,
    상기 전극층은 상호 이격된 복수의 홀들을 구비하며,
    상기 복수의 홀들 중 적어도 일부는, 상기 복수의 배선들의 상기 비표시영역에서의 우회부분과 중첩되는, 표시 패널.
  7. 제 1 항에 있어서,
    상기 적어도 하나의 개구부는 상기 복수의 배선들의 상기 비표시영역에서의 우회부분과 비중첩되는, 표시 패널.
  8. 제 1 항에 있어서,
    상기 복수의 배선들은, 제1방향으로 연장되어 상기 복수의 표시소자들에 데이터신호를 인가하는 복수의 데이터라인들을 포함하고,
    상기 제1방향과 교차하는 제2방향으로 연장되어 상기 전극층에 연결되는 복수의 초기화전압라인들;을 더 구비하며,
    상기 복수의 초기화전압라인들은 정전압을 갖는, 표시 패널.
  9. 제 1 항에 있어서,
    상기 전극층은 정전압을 갖는, 표시 패널.
  10. 제 1 항에 있어서,
    상기 복수의 표시소자들은, 화소전극 및 대향전극과, 상기 화소전극 및 상기 대향전극 사이에 배치된 발광층을 구비하는, 표시 패널.
  11. 제 10 항에 있어서,
    상기 전극층은 상기 화소전극과 동일한 물질을 포함하는, 표시 패널.
  12. 제 1 항에 있어서,
    상기 전극층은 상기 제1영역 및 상기 제2영역 각각에 대응하는 홀을 구비하는, 표시 패널.
  13. 제1영역 및 제2영역, 상기 제1영역 및 상기 제2영역을 둘러싸는 비표시영역, 및 상기 비표시영역을 둘러싸는 표시영역을 포함하는 기판;
    상기 표시영역에 배치되며, 화소전극 및 대향전극과, 상기 화소전극 및 상기 대향전극 사이에 배치된 발광층을 각각 구비하는 복수의 표시소자들;
    상기 비표시영역에서 상기 제1영역 및 제2영역의 가장자리 중 적어도 일부를 따라 우회하는 복수의 배선들; 및
    상기 비표시영역에서 상기 복수의 배선들 중 적어도 일부를 커버하며, 상기 제1영역의 중심 및 상기 제2영역의 중심을 연결한 가상의 선과 교차하는 제2방향으로 연장된 적어도 하나의 개구부를 갖는 전극층;
    을 구비하는, 표시 패널.
  14. 제 13 항에 있어서,
    상기 복수의 배선들은, 제1방향으로 연장되어 상기 복수의 표시소자들에 데이터신호를 인가하는 복수의 데이터라인들을 포함하고,
    상기 복수의 데이터라인들은 상기 적어도 하나의 개구부에 대응하도록 배치된 제1데이터라인 및 제2데이터라인을 포함하며,
    상기 제1데이터라인의 상기 전극층과 중첩되는 면적은 상기 제2데이터라인의 상기 전극층과 중첩되는 면적과 상이한, 표시 패널.
  15. 제 13 항에 있어서,
    상기 전극층은 상호 이격된 복수의 홀들을 구비하며,
    상기 복수의 홀들 중 적어도 일부는 상기 제1영역 및 상기 제2영역을 둘러싸도록 배치된, 표시 패널.
  16. 제 13 항에 있어서,
    상기 복수의 배선들은, 제1방향으로 연장되어 상기 복수의 표시소자들에 데이터신호를 인가하는 복수의 데이터라인들을 포함하고,
    상기 제1방향과 교차하는 제2방향으로 연장되어 상기 전극층에 연결되는 복수의 초기화전압라인들;을 더 구비하는, 표시 패널.
  17. 제 16 항에 있어서,
    상기 복수의 초기화전압라인들은 정전압을 가지며,
    상기 전극층은 상기 복수의 초기화전압라인들과 동일한 전압 레벨을 갖는, 표시 패널.
  18. 제 13 항에 있어서,
    상기 전극층은 상기 화소전극과 동일한 물질을 포함하는, 표시 패널.
  19. 제 13 항에 있어서,
    상기 전극층 하부에 배치된 유기 절연층;을 더 구비하고,
    상기 전극층은 상기 적어도 하나의 개구부를 통해 상기 유기 절연층의 적어도 일부를 노출시키는, 표시 패널.
  20. 제 13 항에 있어서,
    상기 비표시영역에 위치하며, 상기 복수의 배선들보다 상기 제1영역 및 상기 제2영역에 더 인접한 적어도 하나의 그루브; 및
    상기 복수의 표시소자들을 커버하며, 무기봉지층 및 유기봉지층을 포함하는 봉지층;을 더 구비하는, 표시 패널.
KR1020180154782A 2018-12-04 2018-12-04 표시 패널 KR102643634B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180154782A KR102643634B1 (ko) 2018-12-04 2018-12-04 표시 패널
US16/514,941 US11101340B2 (en) 2018-12-04 2019-07-17 Display panel including conductive member having opening
EP19213229.8A EP3664145B1 (en) 2018-12-04 2019-12-03 Display panel
CN201911225326.3A CN111276514A (zh) 2018-12-04 2019-12-04 显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180154782A KR102643634B1 (ko) 2018-12-04 2018-12-04 표시 패널

Publications (2)

Publication Number Publication Date
KR20200068171A true KR20200068171A (ko) 2020-06-15
KR102643634B1 KR102643634B1 (ko) 2024-03-06

Family

ID=68766668

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180154782A KR102643634B1 (ko) 2018-12-04 2018-12-04 표시 패널

Country Status (4)

Country Link
US (1) US11101340B2 (ko)
EP (1) EP3664145B1 (ko)
KR (1) KR102643634B1 (ko)
CN (1) CN111276514A (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102386706B1 (ko) * 2015-06-11 2022-04-14 삼성디스플레이 주식회사 표시 장치 및 이를 구비한 시계
KR102517734B1 (ko) * 2018-12-17 2023-04-03 엘지디스플레이 주식회사 센서패키지 모듈을 포함하는 유기발광 표시장치
KR20200108212A (ko) 2019-03-08 2020-09-17 삼성디스플레이 주식회사 표시 패널
KR20200120845A (ko) * 2019-04-12 2020-10-22 삼성디스플레이 주식회사 표시 장치
KR20210036456A (ko) * 2019-09-25 2021-04-05 삼성디스플레이 주식회사 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20210044920A (ko) * 2019-10-15 2021-04-26 삼성디스플레이 주식회사 폴더블 표시 장치
CN110610667B (zh) * 2019-10-28 2022-01-14 武汉天马微电子有限公司 一种显示面板和显示装置
CN116524811B (zh) * 2019-11-18 2024-06-25 京东方科技集团股份有限公司 一种显示面板及显示装置
CN210515985U (zh) * 2019-11-21 2020-05-12 昆山国显光电有限公司 显示基板、显示面板及显示装置
KR20210083795A (ko) * 2019-12-27 2021-07-07 엘지디스플레이 주식회사 표시장치
KR20210088042A (ko) * 2020-01-03 2021-07-14 삼성디스플레이 주식회사 표시 장치
KR20210122364A (ko) * 2020-03-30 2021-10-12 삼성디스플레이 주식회사 디스플레이 장치
CN113900293B (zh) * 2020-06-22 2023-05-02 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶显示面板和显示装置
KR20220004856A (ko) * 2020-07-02 2022-01-12 삼성디스플레이 주식회사 디스플레이 패널과, 이의 제조방법
KR20220016351A (ko) * 2020-07-30 2022-02-09 삼성디스플레이 주식회사 표시 장치
KR20220020478A (ko) * 2020-08-11 2022-02-21 삼성디스플레이 주식회사 표시장치
KR20220031795A (ko) * 2020-09-03 2022-03-14 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US20220310727A1 (en) * 2020-09-24 2022-09-29 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel, display device and manufacturing method thereof
GB2611458A (en) * 2020-11-13 2023-04-05 Boe Technology Group Co Ltd Display substrate, display panel, and display apparatus
KR20230013689A (ko) * 2021-07-16 2023-01-27 삼성디스플레이 주식회사 표시 패널 및 전자 장치
CN115696976A (zh) * 2022-10-28 2023-02-03 京东方科技集团股份有限公司 显示模组及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140197428A1 (en) * 2013-01-11 2014-07-17 Au Optronics Corporation Display panel and display device
KR20170066767A (ko) * 2015-12-04 2017-06-15 삼성디스플레이 주식회사 표시 장치
US20170288003A1 (en) * 2016-03-31 2017-10-05 Samsung Display Co., Ltd. Display device
KR20170115177A (ko) * 2016-04-05 2017-10-17 삼성디스플레이 주식회사 디스플레이 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101250319B1 (ko) 2009-10-06 2013-04-03 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
KR101844529B1 (ko) 2011-06-08 2018-04-03 엘지디스플레이 주식회사 디스플레이 장치
KR102386706B1 (ko) 2015-06-11 2022-04-14 삼성디스플레이 주식회사 표시 장치 및 이를 구비한 시계
KR102388722B1 (ko) 2015-11-20 2022-04-21 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR102438782B1 (ko) 2015-11-26 2022-09-01 엘지디스플레이 주식회사 표시장치와 이의 제조방법
KR20180049296A (ko) 2016-10-31 2018-05-11 엘지디스플레이 주식회사 관통 홀을 구비한 평판 표시장치
JP6807223B2 (ja) 2016-11-28 2021-01-06 株式会社ジャパンディスプレイ 表示装置
KR20180061568A (ko) 2016-11-29 2018-06-08 삼성디스플레이 주식회사 표시 장치
US11201307B2 (en) * 2018-04-17 2021-12-14 Samsung Display Co., Ltd. Display panel and electronic apparatus including the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140197428A1 (en) * 2013-01-11 2014-07-17 Au Optronics Corporation Display panel and display device
KR20170066767A (ko) * 2015-12-04 2017-06-15 삼성디스플레이 주식회사 표시 장치
US20170288003A1 (en) * 2016-03-31 2017-10-05 Samsung Display Co., Ltd. Display device
KR20170115177A (ko) * 2016-04-05 2017-10-17 삼성디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
KR102643634B1 (ko) 2024-03-06
US11101340B2 (en) 2021-08-24
CN111276514A (zh) 2020-06-12
EP3664145B1 (en) 2022-06-22
EP3664145A1 (en) 2020-06-10
US20200176539A1 (en) 2020-06-04

Similar Documents

Publication Publication Date Title
KR102643634B1 (ko) 표시 패널
US11832502B2 (en) Display device including dummy pixels in a non-display area
KR102516058B1 (ko) 표시 패널
KR102544241B1 (ko) 디스플레이 장치
US11251235B2 (en) Display panel
KR102631254B1 (ko) 표시 패널
KR102593534B1 (ko) 디스플레이 장치
KR20200015868A (ko) 표시 패널
KR20200089380A (ko) 표시 장치 및 그 제조방법
KR20200135637A (ko) 디스플레이 장치
CN111326554A (zh) 显示装置
KR20210008240A (ko) 표시 장치
KR20200115888A (ko) 표시 장치
KR20240080191A (ko) 디스플레이 장치
KR20200108212A (ko) 표시 패널
KR20200131396A (ko) 표시 장치
US20220246688A1 (en) Display apparatus
KR20220030380A (ko) 표시 장치
KR20230037107A (ko) 표시 패널 및 이를 구비하는 표시 장치
CN115955864A (zh) 显示设备
CN115701247A (zh) 显示面板和包括该显示面板的显示装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant