KR20200135637A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20200135637A
KR20200135637A KR1020190060807A KR20190060807A KR20200135637A KR 20200135637 A KR20200135637 A KR 20200135637A KR 1020190060807 A KR1020190060807 A KR 1020190060807A KR 20190060807 A KR20190060807 A KR 20190060807A KR 20200135637 A KR20200135637 A KR 20200135637A
Authority
KR
South Korea
Prior art keywords
layer
display
pixel
light blocking
blocking layer
Prior art date
Application number
KR1020190060807A
Other languages
English (en)
Inventor
정진구
최범락
김성민
백승인
이상구
장경수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190060807A priority Critical patent/KR20200135637A/ko
Priority to US16/807,833 priority patent/US11437458B2/en
Priority to CN202010423928.6A priority patent/CN111987122A/zh
Publication of KR20200135637A publication Critical patent/KR20200135637A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H01L51/5262—
    • H01L27/3227—
    • H01L27/3244—
    • H01L51/5237—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Abstract

다양한 실시예에 따르면, 플렉서블 디스플레이 장치는, 제1축을 중심으로 구부러지거나 감길 수 있는 기판; 상기 기판 상에 형성된 복수의 표시요소들; 상기 표시요소들을 커버하는 복수의 박막봉지 패턴들;을 포함하고, 상기 복수의 박막봉지 패턴들은, 상기 제1축과 교차하는 방향을 따라 상호 이격된 제1박막봉지 패턴 및 제2박막봉지 패턴을 포함하며, 상기 제1박막봉지 패턴 및 상기 제2박막봉지 패턴 각각은 상기 플렉서블 디스플레이 장치의 제1축과 평행하게 연장될 수 있다. 이밖에 다양한 실시예들이 가능하다.

Description

디스플레이 장치 {DISPLAY DEVICE}
본 발명의 다양한 실시예들은 디스플레이 장치에 관한 것이다. 보다 구체적으로는 센서 영역을 구비한 디스플레이 장치에 관한 것이다.
디스플레이 장치는, 이미지가 출력될 수 있는 표시영역(active area)을 보다 확대하기 위한 요구가 증가하는 추세이다. 예를 들어 디스플레이 장치의 전면(front area)(및/또는 측면)의 보다 많은 면적을 통해 이미지를 출력할 수 있는 디스플레이 장치가 요구되고 있다.
한편 디스플레이 장치는 다양한 분야에서 광범위하게 활용되고 있으며, 특히 센서와 연계하여 다양한 기능을 제공할 수 있도록 설계되고 있다.
예를 들어, 디스플레이 장치는, 센서가 배치된 영역 부근에, 센서 광의 출력 또는 수광을 위한 센서 영역을 구비할 필요가 있을 수 있다. 특히 센서 영역은 표시 영역의 대면적화 추세에 따라 표시 영역의 내측에 구비될 수 있다. 디스플레이 장치는 센서 영역의 적어도 일부에 화소를 구비하지 않는 투과부를 두어, 화소를 통해 출력되는 빛으로 인해 센서의 성능이 저하되지 않도록 할 수 있다.
디스플레이 장치가 센서 영역의 투과부를 포함할 경우, 센서 영역의 투과부와 인접한 화소들로부터 출력되는 빛이 투과부에 의해 굴절될 수 있으며, 그에 따라, 디스플레이 장치를 통한 이미지 출력 시 이미지 왜곡이 발생할 수 있다.
본 발명의 다양한 실시예들은 표시 영역 내측에 센서 영역을 구비하더라도 이미지 출력 성능 저하를 최소화할 수 있는 디스플레이 장치를 제공할 수 있다.
그러나 상술한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예에 따르면, 디스플레이 장치는, 표시영역, 및 상기 표시영역의 내측에 위치하며 투과부를 구비한 센서영역을 포함하는, 기판; 상기 기판 상에 배치되며, 상기 투과부를 사이에 두고 상호 이격된 제1표시요소 및 제2표시요소를 포함하는 복수의 표시요소들; 상기 제1표시요소와 전기적으로 연결된 제1화소회로, 및 상기 제2표시요소와 전기적으로 연결된 제2화소회로를 포함하는 복수의 화소회로들; 상기 복수의 표시요소들을 커버하는 봉지층; 및 상기 제1화소회로 및 상기 제2화소회로와 중첩하는 부분, 및 상기 투과부에 대응하는 홀을 포함하는 차광층;을 포함하고, 상기 차광층의 상기 홀의 폭은 상기 제1표시요소 및 상기 제2표시요소 사이의 이격 거리보다 작을 수 있다.
예를 들면, 상기 기판은 제1고분자 수지층 및 제2고분자 수지층을 포함하고, 상기 차광층은, 상기 제1고분자 수지층 및 상기 제2고분자 수지층 사이에 개재될 수 있다.
다른 예를 들면, 상기 차광층은, 상기 기판과 상기 복수의 화소회로들 사이에 개재될 수 있다.
상기 복수의 표시요소들 중 적어도 하나는, 상기 센서영역 상에 배치되고, 상기 센서영역에 대응하는 이미지의 해상도는, 상기 표시영역에 대응하는 이미지의 해상도보다 낮을 수 있다.
예를 들어 상기 차광층은 도전성 물질을 포함할 수 있다.
상기 차광층은, 상기 복수의 화소회로들에 전압을 인가하는 배선들 중 어느 하나와 전기적으로 연결될 수 있다.
상기 차광층과 전기적으로 연결된 상기 배선들 중 어느 하나는, 초기화전압선 또는 전원공급배선을 포함할 수 있다.
상기 디스플레이 장치는, 상기 복수의 화소회로들 상에 배치되며 상기 투과부와 대응하는 개구를 구비한 평탄화층을 더 포함하고, 상기 차광층의 상기 홀의 폭은 상기 평탄화층의 상기 개구의 폭보다 작을 수 있다.
상기 차광층의 상기 부분은 상기 제1화소회로 및 상기 제2화소회로를 전체적으로 커버할 수 있다.
상기 복수의 표시요소들은, 화소전극, 상기 화소전극 상의 발광층, 및 상기 발광층 상의 대향전극을 포함하고, 상기 대향전극은, 상기 투과부에 대응하는 개구를 포함할 수 있다.
상기 차광층은 흡광물질을 포함할 수 있다.
상기 디스플레이 장치는, 상기 센서 영역에 대응하도록 상기 기판의 아래에 배치되며, 빛을 방출하거나 수광하는 전자요소를 구비한 컴포넌트를 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 디스플레이 장치는, 표시영역, 및 상기 표시영역의 내측에 위치하며 투과부를 구비한 컴포넌트영역을 포함하는, 기판; 상기 기판 상에 배치되며, 상기 투과부를 사이에 두고 상호 이격된 제1표시요소 및 제2표시요소를 포함하는, 복수의 표시요소들; 상기 복수의 표시요소들을 커버하는 봉지층; 및 상기 투과부에 대응하는 제1홀, 및 상기 기판의 상면에 수직인 방향에서 보았을 때 상기 제1홀을 정의하면서 상기 투과부를 전체적으로 둘러싸는 부분을 포함하는 차광층;를 포함할 수 있다.
상기 표시요소들 각각은 화소 전극, 상기 화소 전극 상의 발광층, 및 상기 발광층 상의 대향전극을 구비하고, 상기 차광층은, 상기 표시요소들 각각의 화소전극 및 상기 표시요소들 각각의 발광층 사이에 개재되고, 상기 각각의 화소전극과 중첩되는 개구부들을 가지며 상기 차광층의 제1홀의 폭은 상기 제1개구의 폭 보다 작을 수 있다.
상기 차광층은 카본 블랙 또는 유기절연 물질을 포함할 수 있다.
상기 제1표시요소와 전기적으로 연결된 제1화소회로, 및 상기 제2표시요소와 전기적으로 연결된 제2화소회로를 더 포함하고,
상기 차광층은 상기 기판과 상기 제1화소회로 사이, 그리고 상기 기판과 상기 제2화소회로 사이에 개재될 수 있다.
상기 차광층은 도전성 물질을 포함할 수 있다.
상기 차광층은 상기 제1화소회로 또는 상기 제2화소회로에 전압을 인가하는 배선들 중 어느 하나와 전기적으로 연결될 수 있다.
상기 복수의 표시요소들 중 적어도 하나는, 상기 컴포넌트영역 상에 배치되고, 상기 컴포넌트영역에 대응하는 이미지의 해상도는, 상기 표시영역에 대응하는 이미지의 해상도보다 낮을 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 다양한 실시예에 따르면, 디스플레이 장치는, 각 화소에 구비된 회로들 사이의 미세한 틈을 통해 빛이 회절되는 현상을 방지할 수 있어 고품질의 이미지를 제공할 수 있으며, 센서 영역으로 인한 이미지 왜곡 문제를 최소화할 수 있다.
이에 따라 다양한 기능을 갖는 동시에 품질이 개선된 디스플레이 장치를 제공할 수 있다. 그러나, 전술한 효과는 예시적인 것으로, 실시예들에 따른 효과는 후술하는 내용을 통해 자세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치(1)를 개략적으로 도시한 사시도이다.
도 2a는 본 발명의 일 실시예에 따른 디스플레이 장치(1)를 간략히 도시한 단면도이다.
도 2b는 본 발명의 다른 실시예에 따른 디스플레이 장치(1)를 간략히 도시한 단면도이다.
도 2c는 본 발명의 다른 실시예에 따른 디스플레이 장치(1)를 간략히 도시한 단면도이다.
도 2d는 본 발명의 다른 실시예에 따른 디스플레이 장치(1)를 간략히 도시한 단면도이다.
도 3는 본 발명의 일 실시예에 따른 디스플레이 패널(10)을 개략적으로 나타낸 평면도이다.
도 4는 본 발명의 다른 실시예에 따른 디스플레이 장치를 도시한 평면도이다.
도 5a 내지 도 5d는 본 발명의 다른 실시예들에 따른 디스플레이 장치(1)를 간략히 도시한 단면도들이다.
도 6a 및 도 6b는 본 발명의 실시예들에 따른 디스플레이 장치에서 센서영역의일부를 나타낸 평면도들이다.
도 7은 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 8은 본 발명의 다른 실시예에 따른 화소의 등가 회로도이다.
도 9는 본 발명의 일 실시예에 따른 디스플레이 장치의 단면도이다.
도 10a 및 도 10b는 본 발명의 다른 실시예에 따른 디스플레이 장치의 단면도이다.
도 11는 본 발명의 다른 실시예에 따른 디스플레이 장치의 단면도이다.
도 12는 본 발명의 다른 실시예에 따른 디스플레이 장치의 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
한편, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. 또한, 막, 영역, 구성 요소 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 "바로 위에" 또는 "바로 상에" 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치(1)를 개략적으로 도시한 사시도이다.
도 1을 참조하면, 디스플레이 장치(1)는 이미지를 구현하는 표시영역(DA)과 이미지를 구현하지 않는 비표시영역(NDA)을 포함할 수 있다. 디스플레이 장치(1)는 표시영역(DA)에 배치된 복수의 화소(이하, 메인 화소(Pm)라 함)들에서 방출되는 빛을 이용하여 이미지(이하, '메인 이미지'라 한다.)를 출력할 수 있다.
디스플레이 장치(1)는 센서영역(SA)을 포함할 수 있다. 센서영역(SA)은 표시영역(DA)의 내측에 배치될 수 있다. 센서영역(SA)은 빛 또는/및 음향이 투과할 수 있는 투과부(TA)를 포함할 수 있다.
센서영역(SA) 중 일부 영역에는 화소들, 예컨대 복수의 화소들(이하, 보조 화소(Pa)라 함)들이 배치될 수 있다. 이하에서는, 센서영역(SA)에 배치되는 화소와 표시영역(DA) 중 센서영역(SA) 이 아닌 부분에 배치된 화소를 구별하기 위하여, 센서영역(SA)에 배치된 화소를 보조 화소라고 한다. 디스플레이 장치(1)는 상기 복수의 보조 화소(Pa)들에서 방출되는 빛을 이용하여 소정의 이미지(이하, '보조 이미지'라고 칭한다.)를 출력할 수 있다.
예를 들어, 센서영역(SA)에서 출력되는 보조 이미지는 표시영역(DA)에서 출력되는 메인 이미지에 비해서 해상도(resolution)가 낮을 수 있다. 해상도는 이미지의 정밀도를 나타내는 지표로서 단위 면적 당 배치되는 화소의 수로 정의될 수 있다. 센서영역(SA)은 빛 또는/및 음향이 투과할 수 있는 투과부(TA)를 구비하는바, 단위 면적 당 배치될 수 있는 화소들의 수, 예컨대 보조 화소(Pa)들의 수가 표시영역(DA)에 단위 면적 당 배치되는 화소들의 수, 예컨대 메인 화소(Pm)들의 수에 비해 적을 수 있다.
센서영역(SA)은 표시영역(DA)에 의해 적어도 부분적으로 둘러싸일 수 있으며, 일 실시예로서 도 1에 도시된 바와 같이, 센서영역(SA)은 표시영역(DA)에 의해 전체적으로 둘러싸일 수 있다
이하에서는, 본 발명의 일 실시예에 따른 디스플레이 장치(1)로서, 유기 발광 디스플레이 장치를 예로 하여 설명하지만, 본 발명의 디스플레이 장치는 이에 제한되지 않는다. 다른 실시예로서, 무기 EL 디스플레이(Inorganic Light Emitting Display), 퀀텀닷 발광 디스플레이(Quantum dot Light Emitting Display) 등과 같이 다양한 방식의 디스플레이 장치가 사용될 수 있다.
한편 도 1에서는 센서영역(SA)이 실질적으로 사각형인 표시영역(DA)의 일측(우상측)에 배치된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 예를 들어 표시영역(DA)의 형상은 원형, 타원, 또는 삼각형이나 오각형 등과 같은 다각형일 수 있으며, 센서영역(SA)의 위치 및 개수도 다양하게 변경될 수 있음은 자명하다.
도 2a는 본 발명의 일 실시예에 따른 디스플레이 장치(1)를 간략히 도시한 단면도이다. 도 2a는 도 1의 A-A' 선을 따라 취한 단면에 대응될 수 있다.
도 2a를 참조하면, 디스플레이 장치(1)는 복수의 화소들을 포함하는 디스플레이 패널(10), 및 상기 디스플레이 패널(10) 하부에 위치하며 센서영역(SA)에 대응하는 컴포넌트(20)를 포함할 수 있다. 예컨대 센서영역(SA)는 컴포넌트가 배치된 영역에 대응하는 컴포넌트영역을 지칭할 수도 있다.
디스플레이 패널(10)은 기판(100), 상기 기판(100) 상에 배치되며 화소들을 정의하는 표시층(200), 및 상기 표시층(200)을 밀봉하는 밀봉부재로서 봉지층(300)을 포함할 수 있다. 일 실시예에 따르면 디스플레이 패널(10)은 기판(100)의 하부에 배치된 하부보호필름(175)을 더 포함할 수도 있다.
기판(100)은 글래스 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(polyethersulfone, PES), 폴리아릴레이트(polyarylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelene n napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP) 등을 포함할 수 있다. 예를 들면, 상기 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조를 포함할 수 있다. 예를 들어 기판(100)은 제1고분자 수지층 및 제2고분자 수지층을 포함하는 다층 구조일 수 있다. 제1고분자 수지층 및 제2고분자 수지층 사이에는 무기층이 개재될 수 있다.
버퍼층(111)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소시키거나 차단할 수 있다. 버퍼층(111)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 단층 또는 다층 구조로 이루어질 수 있다.
표시층(200)은 복수의 화소들을 포함할 수 있다. 각각의 화소들은 박막트랜지스터(예: 메인박막트랜지스터(TFTm), 보조박막트랜지스터(TFTa))를 포함하는 화소회로, 상기 화소회로와 전기적으로 연결된 표시요소(예: 유기발광다이오드(OLED)), 및 이들 사이에 개재된 절연층(IL)을 포함할 수 있다.
표시영역(DA)에는 메인 박막트랜지스터(TFTm) 및 이와 연결된 표시요소를 포함하는 메인 화소(Pm)가 배치될 수 있으며, 센서영역(SA)에는 보조 박막트랜지스터(TFTa) 및 이와 연결된 표시요소를 포함하는 보조 화소(Pa)가 배치될 수 있다. 도시되지 않았지만 표시영역(DA) 및/또는 센서영역(SA)에는 각각 하나 이상의 배선들이 배치될 수 있다.
센서영역(SA)은 센서와 같은 컴포넌트(20)가 배치되는 영역으로, 컴포넌트(20)는 기판(100)의 아래에 센서영역(SA)에 대응하도록 위치할 수 있다. 컴포넌트(20)는 빛이나 음향을 출력하거나 및/또는 수신할 수 있는 전자요소일 수 있다. 예컨대, 컴포넌트(20)는 적외선 센서와 같이 광을 수광하여 이용하는 센서, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문 등을 인식하는 센서일 수 있다. 컴포넌트(20)가 빛을 이용하는 전자요소일 경우, 컴포넌트(20)는 가시광, 적외선광, 자외선광 등 다양한 파장 대역의 빛을 이용할 수 있다. 센서영역(SA)에 배치된 컴포넌트(20)는 복수의 개수로 구비될 수 있다. 예컨대, 복수의 컴포넌트(20)들로서 발광소자 및 수광소자가 하나의 센서영역(SA)에 대응하는 위치에 함께 구비될 수 있다. 또는, 하나의 컴포넌트(20)로서 발광부 및 수광부가 동시에 구비될 수도 있다.
센서영역(SA)의 보조 화소(Pa)들은 컴포넌트(20)과 중첩하게 배치될 수 있으며, 투과부(TA)도 컴포넌트(20)와 중첩하게 배치될 수 있다. 투과부(TA)는 보조 박막트랜지스터(TFTa) 및 표시요소가 배치되지 않는 영역으로, 투과부(TA)를 통해, 컴포넌트(20)로부터 방출되는 빛 또는 신호, 및/또는 컴포넌트(20)로 입사되는 빛 또는 신호가 투과(tansmission)될 수 있다.
투과부(TA)는 이웃하는 화소들 사이에 위치할 수 있다. 이와 관련하여 도 2a에서는 투과부(TA)를 사이에 두고 보조 화소(Pa)와 메인 화소(Pm)가 상호 이격 배치되는 것으로 도시되어 있다. 다른 실시예로, 투과부(TA)를 사이에 두고 상호 이격된 화소들은 각각 보조화소일 수 있다.
화소들, 예컨대 메인 화소(Pm)들과 보조 화소(Pa)들은 각각 봉지층(300)으로 커버될 수 있다. 봉지층(300)은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있다. 이와 관련하여, 도 2a는 제1 및 제2 무기봉지층(310, 330)과 이들 사이의 유기봉지층(320)을 나타낸다.
제1 및 제2 무기봉지층(310, 330)은 알루미늄옥사이드, 티타늄옥사이드, 타탈륨옥사이드, 하프늄옥사이드, 아연옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 하나 이상의 무기 절연물을 포함할 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산, 아크릴계 수지(예를 들면, 폴리메틸메타크릴레이트, 폴리아크릴산 등) 또는 이의 임의의 조합을 포함할 수 있다.
차광층(400)은 투과부(TA)와 대응하는 제1홀(400OP)을 포함한다. 차광층(400)은 전술한 제1홀(400OP)을 정의하며 차광층(400)에 구비된 차광물질(예컨대, 금속 또는 블랙잉크 등) 포함하는 부분을 포함하며, 차광층의 부분은 표시영역(DA)의 메인 화소(Pm) 및 센서영역(SA) 중 보조 화소(Pa)를 커버하도록 배치될 수 있다. 표시영역(DA)의 메인 화소(Pm)를 커버하는 부분과 센서영역(SA) 중 보조 화소(Pa)를 커버하는 부분은 일체(one body)로 연결될 수 있다. 예컨대 차광층(400)은 디스플레이 패널(10)의 표시영역(DA) 및 센서영역(SA) 중 투과부(TA)를 제외한 전체 영역에 대응하여 배치될 수 있다.
차광층(400)은 기판(100)의 다층 구조 사이에 개재될 수 있다. 예를 들어 차광층(400)은 기판(100)을 구성하는 복수의 서브층들 사이에 개재될 수 있다.
차광층(400)의 제1홀(400OP)은 차광층(400)의 상부 또는 하부에 배치된 고분자 수지층 (또는 무기층)과 중첩될 수 있다.
차광층(400)은, 예컨대 크롬, 크롬 산화물 등과 같이, 금속 또는 금속산화물로 형성될 수 있다. 이 경우 차광층(400)은, 스퍼터링 또는 E-빔 증착법을 이용하여 단일막 또는 적층막 형태로 차광층(400)을 형성할 수 있다. 다른 실시예에 따르면, 차광층(400)은 흡광물질을 포함할 수 있다. 이 경우 차광층(400)은 외부 광을 적어도 흡수할 수 있다. 흡광물질은 카본 블랙 또는 유기절연 물질을 포함할 수 있다.
하부보호필름(175)는 기판(100)의 하부에 부착되어, 기판(100)을 지지하고 보호하는 역할을 할 수 있다. 하부보호필름(175)는 센서영역(SA)에 대응하는 개구(175OP)를 구비할 수 있다. 하부보호필름(175)에 개구(175OP)를 구비함으로써, 센서영역(SA)의 광 투과율을 향상시킬 수 있다. 하부보호필름(175)는 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET) 또는 폴리이미드(polyimide, PI)를 포함하여 구비될 수 있다.
센서영역(SA)의 면적은 컴포넌트(20)가 배치되는 면적에 비해서 크게 구비될 수 있다. 도 2a에서는 센서영역(SA)과 개구(175OP)의 면적이 동일한 것으로 도시되나, 하부보호필름(175)에 구비된 개구(175OP)의 면적은 상기 센서영역(SA)의 면적과 일치하지 않을 수도 있다. 예컨대, 개구(175OP)의 면적은 센서영역(SA)의 면적에 비해 작게 구비될 수 있다.
도시되지는 않았으나, 디스플레이 패널(10) 상에는 터치입력을 감지하는 입력감지부재, 편광자(polarizer)와 지연자(retarder) 또는 컬러필터와 블랙매트릭스를 포함하는 반사 방지부재, 및 투명한 윈도우와 같은 구성요소가 더 배치될 수 있다.
한편, 본 실시예에서 표시층(200)을 밀봉하는 봉지부재로 봉지층(300)을 이용한 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 예컨대, 표시층(200)을 밀봉하는 부재로써, 실런트 또는 프릿에 의해서 기판(100)과 합착되는 밀봉기판을 이용할 수도 있다.
도 2b는 본 발명의 다른 실시예에 따른 디스플레이 장치(1)를 간략히 도시한 단면도이다. 도 2b는 도 1의 A-A' 선을 따라 취한 단면에 대응될 수 있다.
도 2b의 디스플레이 장치(1)는 앞서 도 2a와 실질적으로 유사한 구조를 가지되, 차광층(400)가 기판(100)과 표시층(200) 사이에 배치된 점에서 차이가 있으며, 이하에서는 차이점을 중심으로 설명한다.
차광층(400)은 기판(100) 및 기판(100) 상의 표시층(200) 사이, 에컨대 기판(100)과 버퍼층(111) 사이에 개재될 수 있다. 또는, 차광층(400)은 이외에도, 기판(100)과, 표시층(200)에 포함된 복수의 박막트랜지스터(TFTm, TFTa)들 사이에 개재될 수도 있다.
차광층(400)은, 금속 또는 금속산화물을 포함하거나, 블랙 안료 또는 염료를 포함하는 흡광 물질을 포함할 수 있다. 차광층(400)이 제1홀(400OP)을 가지는 등의 차광층(400)의 위치와 구체적인 구조는 앞서 도 2a를 참조하여 설명한 내용으로 갈음한다
도 2c 및 도 2d는 본 발명의 또 다른 실시예들에 따른 디스플레이 장치(1)를 간략히 도시한 단면도이다.
도 2c 및 도 2d의 디스플레이 장치(1)는 앞서 도 2a와 실질적으로 유사한 구조를 가지되, 차광층(400)의 위치에 차이가 있다. 이하에서는 설명의 편의를 위하여 디스플레이 장치(1) 중 동일한 특징에 대해서는 앞서 도 2a를 참조하여 설명한 내용으로 갈음하고 차이점을 중심으로 설명한다.
차광층(400)은, 도 2c에 도시된 바와 같이, 봉지층(300)의 상부에 배치될 수 있다. 차광층(400)은, 투과부(TA)에 대응하는 제1홀(400OP); 및 표시층(200)의 표시요소(예컨대 유기발광다이오드(OLED))의 각각의 발광영역에 대응하는 제2홀(401OP)들을 포함할 수 있다.
차광층(400)은, 도 2d에 도시된 바와 같이, 절연층(IL)과 봉지층(300) 사이에 개재될 수 있다. 차광층(400)은 투과부(TA)에 대응하는 제1홀(400OP); 및 표시층(200)의 복수의 표시요소(OLED)들의 발광영역에 대응하는 제2홀(401OP)들을 구비할 수 있다.
도 3는 본 발명의 일 실시예에 따른 디스플레이 패널(10)을 개략적으로 나타낸 평면도이다.
도 3를 참조하면, 디스플레이 패널(10)은 표시영역(DA)에 배치되는 복수의 메인 화소(Pm)들을 포함할 수 있다. 메인 화소(Pm)들은 각각 유기발광다이오드와 같은 표시요소를 포함할 수 있다. 각 메인 화소(Pm)는 유기발광다이오드를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
센서영역(SA)은 표시영역(DA)의 내측에 배치될 수 있으며, 센서영역(SA)에는 복수의 보조 화소(Pa)들이 배치될 수 있다. 보조 화소(Pa)들은 각각 유기발광다이오드와 같은 표시요소를 포함할 수 있다. 각 보조 화소(Pa)는 유기발광다이오드를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 한편, 센서영역(SA)에는 투과부(TA)가 구비되며, 투과부(TA)는 복수의 화소들로 둘러싸일 수 있다.
전술한 바와 같이 센서영역(SA)은 투과부(TA)를 구비하므로, 센서영역(SA)를 통해 출력되는 이미지의 해상도는 표시영역(DA)을 출력되는 이미지의 해상도보다 작을 수 있다. 예컨대, 센서영역(SA)의 해상도는 표시영역(DA)의 약 1/2일 수 있다. 어떤 실시예에서, 표시영역(DA)의 해상도는 400ppi 이상이고, 센서영역(SA)의 해상도는 약 200ppi 일 수 있다.
각 화소(Pm, Pa)는 비표시영역(NDA)에 배치된 외곽의 회로들과 전기적으로 연결될 수 있다. 비표시영역(NDA)에는 제1 스캔 구동회로(110), 제2 스캔 구동회로(120), 단자(140), 데이터 구동회로(150), 제1 전원공급배선(160), 및 제2 전원공급배선(170)이 배치될 수 있다.
제1 스캔 구동회로(110)는 스캔라인(SL)을 통해 각 화소(Pm, Pa)에 스캔 신호를 제공할 수 있다. 제1 스캔 구동회로(110)는 발광 제어선(EL)을 통해 각 화소에 발광 제어 신호를 제공할 수 있다. 제2 스캔 구동회로(120)는 표시영역(DA)을 사이에 두고 제1 스캔 구동회로(110)와 나란하게 배치될 수 있다. 표시영역(DA)에 배치된 화소(Pm, Pa)들 중 일부는 제1 스캔 구동회로(110)와 전기적으로 연결될 수 있고, 나머지는 제2 스캔 구동회로(120)에 연결될 수 있다. 다른 실시예로, 제2 스캔 구동회로(130)는 생략될 수 있다.
단자(140)는 기판(100)의 일 측에 배치될 수 있다. 단자(140)는 절연층에 의해 덮이지 않고 노출되어 인쇄회로기판(PCB)과 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)의 단자(PCB-P)는 디스플레이 패널(10)의 단자(140)와 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)은 제어부(미도시)의 신호 또는 전원을 디스플레이 패널(10)로 전달한다. 제어부에서 생성된 제어 신호는 인쇄회로기판(PCB)을 통해 제1 및 제2 스캔 구동회로(110, 120)에 각각 전달될 수 있다. 제어부는 제1 및 제2 연결배선(161, 171)을 통해 제1 및 제2전원공급배선(160, 170)에 각각 제1 전원 및 제2 전원을 제공할 수 있다. 제1전원전압은 제1 전원공급배선(160)과 연결된 구동전압선(PL)을 통해 각 화소(Pm, Pa)에 제공되고, 제2전원전압은 제2 전원공급배선(170)과 연결된 각 화소(Pm, Pa)의 대향전극에 제공될 수 있다.
데이터 구동회로(150)는 데이터선(DL)에 전기적으로 연결된다. 데이터 구동회로(150)의 데이터 신호는 단자(140)에 연결된 연결배선(151) 및 연결배선(151)과 연결된 데이터선(DL)을 통해 각 화소(Pm, Pa)에 제공될 수 있다. 도 3는 데이터 구동회로(150)가 인쇄회로기판(PCB)에 배치된 것을 도시하지만, 다른 실시예로, 데이터 구동회로(150)는 기판(100) 상에 배치될 수 있다. 예컨대, 데이터 구동회로(150)는 칩온패널(Chip on Panel)의 타입으로 기판(100) 상에 배치될 수 있다.
제1 전원공급배선(160, first power supply line)은 표시영역(DA)을 사이에 두고 x방향을 따라 나란하게 연장된 제1 서브배선(162) 및 제2 서브배선(163)을 포함할 수 있다. 제2 전원공급배선(170, second power supply line)은 일측이 개방된 루프 형상으로 표시영역(DA)을 부분적으로 둘러쌀 수 있다.
차광층(400)은 투과부(TA)에 대응하는 제1홀(400OP)을 구비한다. 제1홀(400OP)을 정의하는 차광층(400)의 부분(예컨대 바디부분)은 투과부(TA) 주변의 화소들을 커버할 수 있다. 일 실시예로, 도 3에 도시된 바와 같이 차광층(400)의 부분은 표시영역(DA)의 전체 및 센서영역(SA) 중 일부와 중첩할 수 있다.
차광층(400)은, 금속 또는 금속산화물로 형성되거나, 블랙 잉크 또는 안료를 포함하는 차광물질로 형성될 수 있다. 일 실시예로, 금속 또는 금속산화물의 차광층(400)은 표시요소들에 인가되는 전압들 중 어느 하나과 동일한 전압을 인가받을 수 있다. 예컨대, 차광층(400)은 상기 전압은 초기화전압선(예: 도 7의 초기화전압선(VL)), 제1 전원공급배선(160), 또는 제2 전원공급배선(170) 중 어느 하나를 통해 차광층(400)에 인가될 수 있다. 상기 전압은 초기화전압(Vint), 제1전원전압(예: 구동전압)(ELVDD), 또는 제2전원 전압(예: 공통전압)(ELVSS) 중 어느 하나일 수 있다.
도 4는 본 발명의 다른 실시예에 따른 디스플레이 장치를 도시한 평면도이다.
도 4를 참조하면, 차광층(400)은 표시영역(DA) 중 센서영역(SA)에 대응할 수 있다. 예컨대 차광층(400)은 센서영역(SA)의 적어도 일부에만 배치될 수 있다. 차광층(400)을 제외한 다른 구성요소들은 앞서 도 3을 참조하여 설명한 바와 같으므로 앞서 설명한 내용으로 대신한다.
도 4에 도시된 바와 같이 센서영역(SA)에 배치된 차광층(400)은 디스플레이 장치(1)를 이루는 복수의 층들 중 이웃하는 층들 사이에 개재될 수 있으며, 이와 관련하여 도 5a 내지 도 5d를 참조하여 보다 구체적으로 설명한다.
도 5a 내지 도 5d는 본 발명의 다른 실시예들에 따른 디스플레이 장치(1)를 간략히 도시한 단면도들이다.
차광층(400)은, 앞서 도 4를 참조하여 설명한 바와 같이, 센서영역(SA)에 배치되되, 투과부(TA)와 대응하는 제1홀(400OP)을 포함할 수 있다.
도 5a 및 도 5b에 도시된 바와 같이, 차광층(400)은 기판(100)에 구비된 복수의 층들 사이에 개재되거나, 기판(100)과 표시층(200) 사이에 개재될 수 있다.
다른 실시예로, 도 5c 및 도 5d에 도시된 바와 같이, 차광층(400)은 봉지층(300) 상에 배치되거나(도 5c), 박막트랜지스터(예: 보조박막트랜지스터(TFTa))를 커버하는 절연층(IL);과 봉지층(300); 사이에 배치(도 5d)될 수 있다. 이 경우, 보조 화소(Pa)에 배치된 표시요소(유기발광다이오드(OLED))에서 방출되는 빛의 투과를 위하여, 차광층(400)은 각 표시요소에 대응하여 제2홀(401OP)을 더 포함할 수 있다.
도 6a 및 도 6b는 본 발명의 실시예들에 따른 디스플레이 장치에서 센서영역(SA)의 일부를 나타낸 평면도들이다.
센서영역(SA)은, 적어도 하나 이상의 보조 화소(Pa)를 포함하는 보조화소영역(PaA)과, 투과부(TA)를 포함하는 투과영역(TAA)를 구비할 수 있다.
예를 들어 보조화소영역(PaA)과 투과영역(TAA)은, x축 및 y축 방향으로 서로 교차 배치되는 격자형상을 가질 수 있다.
일 실시예로, 보조화소영역(PaA)은 적색 빛이 방출하는 적색발광영역(Par), 녹색 빛이 방출하는 녹색발광영역(Pag) 및 청색 빛이 방출하는 청색발광영역 (Pab)을 포함할 수 있다. 도 6a 및 도 6b에서는 발광영역들은 펜타일형(pentile type)으로 배치된 것을 도시하나, 스트라이프형으로 배치될 수도 있음은 물론이다.
차광층(400)은 도 6a 및 도 6b 에 각각 도시된 바와 같이, 센서영역(SA) 중 투과부(TA)에 대응하는 제1홀(400OP)을 적어도 하나 포함할 수 있다. 제1홀(400OP)은 차광층(400)을 이루는 물질로 형성된 부분(예: 바디 부분)에 의해 정의되며, 투과부(TA)의 주변은 차광층(400)을 이루는 물질로 형성된 상기 부분(예: 바디 부분)로 커버될 수 있다.
예를 들어 투과부(TA)는 차광층(400)의 제1홀(400OP)에 의해 정의될 수 있다. 투과부(TA)는 기판 상면과 수직인 방향에서 사각형이거나(도 6a), 원형(도 6b)이거나, 또는 타원형일 수 있다.
도 7은 본 발명의 일 실시예에 따른 화소의 등가 회로도이고, 도 8은 본 발명의 다른 실시예에 따른 화소의 등가 회로도이다. 예를 들어 도 7 또는 도 8에서 등가 회로도는, 본 명세서의 메인 화소(Pm) 및/또는 보조 화소(Pa)에 적용될 수 있다.
도 7을 참조하면, 각 화소(Pm, Pa)는 스캔라인(SL) 및 데이터선(DL)에 연결된 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광다이오드(OLED)를 포함할 수 있다.
화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포할 수 있다. 스위칭 박막트랜지스터(T2)는 스캔라인(SL) 및 데이터선(DL)에 연결되며, 스캔라인(SL)을 통해 입력되는 스캔 신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD, 또는 구동전압)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 7에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 도 8에 도시된 바와 같이, 화소회로(PC)는 7개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함할 수 있다.
도 8을 참조하면, 각 화소(Pm, Pa)는 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광다이오드(OLED)를 포함한다. 화소회로(PC)는 복수의 박막트랜지스터들 및 스토리지 커패시터(storage capacitor)를 포함할 수 있다. 박막트랜지스터들 및 스토리지 커패시터는 신호선(SL, SL-1, EL, DL), 초기화전압선(VL), 및 구동전압선(PL)에 연결될 수 있다.
도 8에서는 각 화소(Pm, Pa)가 신호선(SL, SL-1, EL, DL), 초기화전압선(VL), 및 구동전압선(PL)에 연결된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 신호선(SL, SL-1, EL, DL) 중 적어도 어느 하나, 초기화전압선(VL)과 구동전압선(PL) 등은 이웃하는 화소들에서 공유될 수 있다.
복수의 박막트랜지스터는 구동 박막트랜지스터(driving TFT, T1), 스위칭 박막트랜지스터(switching TFT, T2), 보상 박막트랜지스터(T3), 제1 초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2 초기화 박막트랜지스터(T7)를 포함할 수 있다.
신호선은 스캔신호(Sn)를 전달하는 스캔라인(SL), 제1 초기화 박막트랜지스터(T4)와 제2 초기화 박막트랜지스터(T7)에 이전 스캔신호(Sn-1)를 전달하는 이전 스캔라인(SL-1), 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)에 발광제어신호(En)를 전달하는 발광 제어선(EL), 스캔라인(SL)과 교차하며 데이터신호(Dm)를 전달하는 데이터선(DL)을 포함한다. 구동전압선(PL)은 구동 박막트랜지스터(T1)에 제1전원전압(예: 구동전압)(ELVDD)을 전달하며, 초기화전압선(VL)은 구동 박막트랜지스터(T1) 및 화소전극을 초기화하는 초기화전압(Vint )을 전달한다.
구동 박막트랜지스터(T1)의 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 제1 스토리지 축전판(Cst1)에 연결되어 있고, 구동 박막트랜지스터(T1)의 구동 소스전극(S1)은 동작제어 박막트랜지스터(T5)를 경유하여 하부 구동전압선(PL)에 연결되어 있으며, 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)은 발광제어 박막트랜지스터(T6)를 경유하여 메인 유기발광다이오드(OLED)의 화소전극과 전기적으로 연결되어 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 메인 유기발광다이오드(OLED)에 구동전류(IOLED)를 공급한다.
스위칭 박막트랜지스터(T2)의 스위칭 게이트전극(G2)은 스캔라인(SL)에 연결되어 있고, 스위칭 박막트랜지스터(T2)의 스위칭 소스전극(S2)은 데이터선(DL)에 연결되어 있으며, 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1)에 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 하부 구동전압선(PL)에 연결되어 있다. 스위칭 박막트랜지스터(T2)는 스캔라인(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 데이터선(DL)으로 전달된 데이터신호(Dm)를 구동 박막트랜지스터(T1)의 구동 소스전극(S1)으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 보상 게이트전극(G3)은 스캔라인(SL)에 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 소스전극(S3)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)에 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극과 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 드레인전극(D3)은 스토리지 커패시터(Cst)의 제1 스토리지 축전판(Cst1), 제1 초기화 박막트랜지스터(T4)의 제1 초기화 드레인전극(D4) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 보상 박막트랜지스터(T3)는 스캔라인(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 구동 드레인전극(D1)을 전기적으로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결시킨다.
제1 초기화 박막트랜지스터(T4)의 제1 초기화 게이트전극(G4)은 이전 스캔라인(SL-1)에 연결되어 있고, 제1 초기화 박막트랜지스터(T4)의 제1 초기화 소스전극(S4)은 제2 초기화 박막트랜지스터(T7)의 제2 초기화 드레인전극(D7)과 초기화전압선(VL)에 연결되어 있으며, 제1 초기화 박막트랜지스터(T4)의 제1 초기화 드레인전극(D4)은 스토리지 커패시터(Cst)의 제1 스토리지 축전판(Cst1), 보상 박막트랜지스터(T3)의 보상 드레인전극(D3) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 제1 초기화 박막트랜지스터(T4)는 이전 스캔라인(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 초기화전압(Vint)을 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 전달하여 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)의 전압을 초기화시키는 초기화동작을 수행한다.
동작제어 박막트랜지스터(T5)의 동작제어 게이트전극(G5)은 발광 제어선(EL)에 연결되어 있으며, 동작제어 박막트랜지스터(T5)의 동작제어 소스전극(S5)은 하부 구동전압선(PL)과 연결되어 있고, 동작제어 박막트랜지스터(T5)의 동작제어 드레인전극(D5)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1) 및 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)과 연결되어 있다.
발광제어 박막트랜지스터(T6)의 발광제어 게이트전극(G6)은 발광 제어선(EL)에 연결되어 있고, 발광제어 박막트랜지스터(T6)의 발광제어 소스전극(S6)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1) 및 보상 박막트랜지스터(T3)의 보상 소스전극(S3)에 연결되어 있으며, 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6)은 제2 초기화 박막트랜지스터(T7)의 제2 초기화 소스전극(S7) 및 유기발광다이오드(OLED)의 화소전극에 전기적으로 연결되어 있다.
동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광 제어선(EL)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴-온되어, 제1전원전압(예: 구동전압)(ELVDD)이 메인 유기발광다이오드(OLED)에 전달되어 유기발광다이오드(OLED)에 구동전류(IOLED)가 흐르도록 한다.
제2 초기화 박막트랜지스터(T7)의 제2 초기화 게이트전극(G7)은 이전 스캔라인(SL-1)에 연결되어 있고, 제2 초기화 박막트랜지스터(T7)의 제2 초기화 소스전극(S7)은 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6) 및 메인 유기발광다이오드(OLED)의 화소전극에 연결되어 있으며, 제2 초기화 박막트랜지스터(T7)의 제2 초기화 드레인전극(D7)은 제1 초기화 박막트랜지스터(T4)의 제1 초기화 소스전극(S4) 및 초기화전압선(VL)에 연결되어 있다. 제2 초기화 박막트랜지스터(T7)는 이전 스캔라인(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 메인 유기발광다이오드(OLED)의 화소전극을 초기화시킨다.
도 8에서는 제1 초기화 박막트랜지스터(T4)와 제2 초기화 박막트랜지스터(T7)가 이전 스캔라인(SL-1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 제1 초기화 박막트랜지스터(T4)는 이전 스캔라인(SL-1)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동하고, 제2 초기화 박막트랜지스터(T7)는 별도의 신호선(예컨대, 이후 스캔라인)에 연결되어 상기 신호선에 전달되는 신호에 따라 구동될 수 있다.
스토리지 커패시터(Cst)의 제2 스토리지 축전판(Cst2)은 구동전압선(PL)에 연결되어 있으며, 유기발광다이오드(OLED)의 대향전극은 제2전원 전압(예: 공통전압)(ELVSS)에 연결되어 있다. 이에 따라, 유기발광다이오드(OLED)는 구동 박막트랜지스터(T1)로부터 구동전류(IOLED)를 전달받아 발광함으로써 화상을 표시할 수 있다.
도 8에서는 보상 박막트랜지스터(T3)와 제1 초기화 박막트랜지스터(T4)가 듀얼 게이트전극을 갖는 것으로 도시하고 있으나, 보상 박막트랜지스터(T3)와 제1 초기화 박막트랜지스터(T4)는 한 개의 게이트전극을 가질 수 있다.
본 실시예에 있어서, 메인 화소(Pm)와 보조 화소(Pa)는 동일한 화소회로(PC)를 구비할 수 있다. 그러나, 이에 한정되지 않는다. 메인 화소(Pm)와 보조 화소(Pa)는 다른 구조의 화소회로(PC)를 구비할 수도 있다. 예컨대, 메인 화소(Pm)는 도 8의 화소회로를 채용하고, 보조 화소(Pa)는 도 7의 화소회로를 채용할 수 있는 등 다양한 변형이 가능하다.
도 9는 본 발명의 일 실시예에 따른 디스플레이 장치의 단면도이다.
도 9를 참조하면, 투과부(TA) 주변에는 복수의 화소들이 배치될 수 있다. 이와 관련하여 도 9에는 투과부(TA) 주변에 배치된 제1화소(P1), 제2화소(P2), 및 제3화소(P3)를 도시하며, 이웃하는 제1화소(P1)와 제2화소(P2) 사이에 투과부(TA)가 배치된 것을 도시한다.
도 9에 도시된 제1화소(P1), 제2화소(P2), 및 제3화소(P3)는, 각각 도 1 내지 도 6b를 참조하여 설명한 보조 화소 또는 메인 화소일 수 있다.
일 예를 들면, 제1화소(P1) 및 제2화소(P2)는 보조 화소이고, 제3화소(P3)는 메인 화소일 수 있다. 또는, 제1화소(P1), 제2화소(P2), 및 제3화소(P3)은 모두 보조 화소일 수 있다. 다른 예를 들면, 제1화소(P1)는 보조 화소이고, 제2화소(P2) 및 제3화소(P3)는 메인 화소일 수 있다. 또는, 제1화소(P1) 및 제3화소(P3)는 보조 화소이고, 제2화소(P2)는 메인 화소일 수 있다. 또 다른 예를 들면, 제2화소(P2) 및 제3화소(P3)는 보조 화소이고, 제1화소(P1)는 메인 화소일 수 있다. 또는, 제2화소(P2)는 보조 화소이고, 제1화소(P1) 및 제3화소(P3)는 각각 보조 화소일 수 있다.
기판(100)은 제1고분자 수지층(101) 및 제2고분자 수지층(103)을 포함할 수 있다. 제1고분자 수지층(101) 및 제2고분자 수지층(103) 사이에는 제1배리어층(102)이 배치될 수 있고, 제2고분자 수지층(103) 상에는 제2배리어층(104)이 배치될 있다. 제1 및 제2배리어층(102, 104)은 무기절연물을 포함할 수 있다.
차광층(400)은 기판(100)에 포함된 서브층들 사이, 예컨대 제1고분자 수지층(101) 및 제2고분자 수지층(103) 사이에 개재될 수 있다. 차광층(400)은 투과부(TA)에 대응하는 제1홀(400OP)을 포함한다. 차광층(400)은 금속 또는 금속산화물을 포함하거나 블랙 안료 또는 염료를 포함하는 차광물질을 포함할 수 있다.
반도체층(A)은 버퍼층(111) 상에 배치될 수 있다. 반도체층(A)은 비정질 실리콘(amorphous silicon)을 포함할 수 있다. 다른 실시예로, 반도체층(A)은 인듐(In), 갈륨(Ga) 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf) 카드뮴(Cd), 게르마늄(Ge) 크롬(Cr), 티타늄(Ti), 및/또는 아연(Zn)을 포함하는 산화물 반도체를 포함할 수 있다. 예를 들어, 반도체층(A)은 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide)와 같은 산화물 반도체를 포함할 수 있다.
게이트전극(G)은 게이트절연층(113)을 사이에 두고 반도체층(A) 상에 배치된다. 게이트전극(G)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 게이트전극(G)은 Mo의 단층일 수 있다.
게이트절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다.
소스전극(S) 및/또는 드레인전극(D)은 층간절연층(115)을 사이에 두고 게이트전극(G) 상에 배치된다. 소스전극(S) 및/또는 드레인전극(D)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 소스전극(S) 및/또는 드레인전극(D)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
평탄화층(117)은 소스전극(S) 및/또는 드레인전극(D) 상면을 덮으며, 화소전극(210)이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다. 평탄화층(117)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 이러한, 평탄화층(117)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 평탄화층(117)은 무기 물질을 포함할 수 있다. 이러한, 평탄화층(117)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다. 평탄화층(117)이 무기 물질로 구비되는 경우, 경우에 따라서 화학적 평탄화 폴리싱을 진행할 수 있다. 한편, 평탄화층(117)은 유기물질 및 무기물질을 모두 포함할 수도 있다.
화소전극(210)은 반사 전극일 수 있다. 일부 실시예에서, 화소전극(210)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3; indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 및 알루미늄아연산화물(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 일부 실시예에서, 화소전극(210)은 ITO/Ag/ITO로 적층된 구조로 구비될 수 있다.
평탄화층(117) 상에는 화소정의막(119)이 배치될 수 있으며, 화소정의막(119)은 화소전극(210)의 중앙부가 노출되도록 하는 개구를 가짐으로써 각 화소(P1, P2, P3)의 발광영역을 정의하는 역할을 할 수 있다. 또한, 화소정의막(119)은 화소전극(210)의 가장자리와 화소전극(210) 상부의 대향전극(230)의 사이의 거리를 증가시킴으로써 화소전극(210)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다. 화소정의막(119)는 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
중간층(220)은 발광층, 예컨대 유기발광층을 포함할 수 있다. 유기발광층은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 유기발광층은 저분자 유기물 또는 고분자 유기물일 수 있으며, 유기발광층의 아래 및 위에는, 홀 수송층(HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electron transport layer) 및 전자 주입층(EIL; electron injection layer) 등과 같은 기능층이 선택적으로 더 배치될 수 있다.
대향전극(230)은 투광성 전극일 수 있다. 일부 실시예에서, 대향전극(230)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 TCO(transparent conductive oxide)막이 더 배치될 수 있다. 대향전극(230)은 중간층(220)과 화소정의막(119)의 상부에 배치될 수 있다. 대향전극(230)은 복수의 유기발광다이오드(OLED)들에 있어서 일체(一體)로 형성되어 복수의 화소전극(210)에 대응할 수 있다.
화소전극(210)이 반사전극, 대향전극(230)이 투광성 전극으로 구비되는 경우, 중간층(220)에서 방출되는 광은 대향전극(230) 측으로 방출될 수 있다.
도 9를 참조하면, 평탄화층(117), 화소정의막(119), 및 대향전극(230)은 각각 투과부(TA)에 대응되도록 제1개구(117OP), 제2개구(119OP), 및 제3개구(230OP)를 구비할 수 있다. 여기서 제1개구(117OP)의 폭은, 제2개구(119OP)의 폭보다 작을 수 있고, 제2개구(119OP)의 폭은 제3개구(230OP)보다 작을 수 있다. 한편 차광층(400)은 투과부(TA)에 대응되는 제1홀(400OP)을 구비할 수 있으며, 제1홀(400OP)의 폭은 상기 제1개구(117OP)의 폭보다 작을 수 있다.
제1홀(400OP)의 폭이 제1개구(117OP), 제2개구(119OP), 및 제3개구(230OP) 각각의 폭보다 작게 형성됨에 따라, 각 투과부(TA) 주변의 라인(LL1, LL2, 예컨대 데이터라인, 스캔라인, 구동전압라인, 초기화전압선 등)들 사이의 미세 틈 및/또는 투과부(TA) 주변의 각 화소에 구비된 회로의 트랜지스터들 및 스토리지 커패시터들에 의해 형성된 미세 틈을 통해 회절된 빛을 차광할 수 있다.
도 9에는 도시되지 않았으나, 또 다른 실시예로, 투과부(TA)에 대응하도록 무기 절연층의 부분, 즉, 버퍼층(111) 게이트절연층(113), 층간절연층(115)의 일 부분들이 제거할 수도 있다. 이와 같이, 투과부(TA)에 대응한 층들의 일부가 제거됨으로써, 투과부(TA)에서의 투과율을 향상시킬 수 있다.
도 10a는 본 발명의 다른 실시예에 따른 디스플레이 장치의 단면도이고, 도 10b는 본 발명의 다른 실시예에 따른 디스플레이 장치의 단면도이다. 도 10a 및 도 10b의 디스플레이 장치는 앞서 도 9를 참조하여 설명한 바와 같이 투과부 주변에서 라인(LL1, LL2, 예컨대 데이터라인, 스캔라인, 구동전압라인, 초기화전압선 등)들 사이의 미세 틈 및/또는 투과부(TA) 주변의 각 화소에 구비된 회로의 트랜지스터들 및 스토리지 커패시터들에 의해 형성된 미세 틈을 통한 회절을 방지할 수 있다. 도 10a 및 도 10b의 디스플레이 장치는 단면에서 차광층(400)의 위치가 앞서 도 9를 참조하여 설명한 실시예와 차이가 있는바, 이하에서는 차이점을 중심으로 설명한다.
도 10a 및 도 10b를 참조하면, 차광층(400)은 기판(100)과 화소회로(PC) 사이에 개재될 수 있다. 예컨대, 기판(100)과 버퍼층(111) 사이에 개재될 수 있다. 또는 차광층(400)은 이외에도 기판(100)과 화소회로(PC) 사이의 특정 층에 개재될 수 있다. 차광층(400)은 도 10a에 도시된 바와 같이 블랙 안료 또는 염료를 포함하는 흡광 물질을 포함할 수 있다.
다른 실시예로, 차광층(400)은 도 10b에 도시된 바와 같이 금속 또는 금속산화물을 포함할 수 있다. 차광층(400)은 디스플레이 장치의 인쇄회로기판의 단자와 전기적으로 연결된 배선들 중 어느 하나의 배선(WL)과 연결되어, 전압을 인가받을 수 있다. 예컨대 차광층(400)은 복수의 표시요소들에 인가되는 특정 전압과 동일한 전압을 인가받을 수 있다.
차광층(400)과 전기적으로 연결된 배선(WL)은 초기화전압선(VL), 제1 전원공급배선(160), 또는 제2 전원공급배선(160, 170) 중 어느 하나를 포함할 수 있다. 차광층(400)에 인가되는 전압은 초기화전압(Vint), 제1전원전압(예: 구동전압)(ELVDD), 또는 제2전원 전압(예: 공통전압)(ELVSS) 중 어느 하나일 수 있다.
도 11는 본 발명의 다른 실시예에 따른 디스플레이 장치의 단면도이다.
도 11을 참조하면, 차광층(400)은 각 화소(P1, P2, P3)의 대향전극(230) 상부에 배치될 수 있다. 다른 실시예로, 차광층(400)은 도 2c에 도시된 바와 같이 대향전극(230)을 커버하는 봉지층(300)의 상부에 위치할 수 있다.
차광층(400)은 금속 또는 금속산화물을 포함하거나, 블랙 안료 또는 염료를 포함하는 흡광 물질을 포함할 수 있다. 도시되지 않았으나, 차광층(400) 상에는 편광자(polarizer)와 지연자(retarder)를 포함하는 반사 방지층이 더 배치될 수도 있다.
차광층(400)은 투과부(TA)에 대응하는 제1홀(400OP) 및 각 화소(P1, P2, P3)들의 표시요소(OLED)들 각각의 발광영역에 대응하는 제2홀(401OP)들을 포함할 수 있다.
차광층(400)의 제1홀(400OP)의 폭은 평탄화층(117)에 구비된 제1개구(117OP)의 폭 및 대향전극(230)에 구비된 제3개구(230OP)의 폭보다 각각 작을 수 있다. 예를 들어 제3개구(230OP)의 폭은 제1개구(117OP)의 폭보다 크고, 제1개구(117OP)의 폭은 제1홀(400OP)의 폭보다 클 수 있다.
도 12는 본 발명의 다른 실시예에 따른 디스플레이 장치의 단면도이다.
도 12를 참조하면, 차광층(400)은 화소(P1, P2, P3)들 각각의 화소전극(210) 및 중간층(220) 사이에 개재될 수 있으며, 이 경우 차광층(400)의 각각의 발광영역에 대응하는 제2홀들은 각각의 화소전극(210)과 중첩될 수 있다. 즉 차광층(400)은 화소정의막으로 기능할 수 있다. 이때 차광층(400)은 흡광 물질을 포함할 수 있으며, 흡광 물질로는 카본 블랙 및 유기 절연 물질을 포함하는 고분자 재료일 수 있다.
화소정의막의 차광층(400)은 차광층(400)은 투과부(TA)에 대응하는 제1홀(400OP) 및 각 화소(P1, P2, P3)들의 표시요소(OLED)들 각각의 발광영역에 대응하는 제2홀(401OP)들을 포함할 수 있다.
제1홀(400OP) 폭은 평탄화층(117)에 구비된 제1개구(117OP)의 폭 보다 작을 수 있다. 또한, 대향전극(230)에 구비된 제3개구(230OP)의 폭은 제1홀(400OP) 폭 및 평탄화층(117)에 구비된 제1개구(117OP)의 폭 보다 클 수 있다. 평탄화층(117)의 제1개구(117OP)를 정의하는 평탄화층(117)의 측면은 흡광 물질을 포함하는 차광층(400)으로 커버될 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
디스플레이 장치(1) 기판(100)
표시영역(DA) 센서영역(SA)
평탄화층(117) 대향전극(230)
차광층(400) 제1홀(400OP)
제2홀(401OP) 투과부(TA)

Claims (20)

  1. 표시영역, 및 상기 표시영역의 내측에 위치하며 투과부를 구비한 센서영역을 포함하는, 기판;
    상기 기판 상에 배치되며, 상기 투과부를 사이에 두고 상호 이격된 제1표시요소 및 제2표시요소를 포함하는 복수의 표시요소들;
    상기 제1표시요소와 전기적으로 연결된 제1화소회로, 및 상기 제2표시요소와 전기적으로 연결된 제2화소회로를 포함하는 복수의 화소회로들;
    상기 복수의 표시요소들을 커버하는 봉지층; 및
    상기 제1화소회로 및 상기 제2화소회로와 중첩하는 부분, 및 상기 투과부에 대응하는 홀을 포함하는 차광층;을 포함하고,
    상기 차광층의 상기 홀의 폭은 상기 제1표시요소 및 상기 제2표시요소 사이의 이격 거리보다 작은, 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 기판은 제1고분자 수지층 및 제2고분자 수지층을 포함하고,
    상기 차광층은, 상기 제1고분자 수지층 및 상기 제2고분자 수지층 사이에 개재된, 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 차광층은, 상기 기판과 상기 복수의 화소회로들 사이에 개재된, 디스플레이 장치.
  4. 제 1 항에 있어서,
    상기 복수의 표시요소들 중 적어도 하나는, 상기 센서영역 상에 배치되고,
    상기 센서영역에 대응하는 이미지의 해상도는, 상기 표시영역에 대응하는 이미지의 해상도보다 낮은, 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 차광층은 도전성 물질을 포함하는, 디스플레이 장치.
  6. 제 5 항에 있어서,
    상기 차광층은, 상기 복수의 화소회로들에 전압을 인가하는 배선들 중 어느 하나와 전기적으로 연결된, 디스플레이 장치.
  7. 제 6 항에 있어서,
    상기 차광층과 전기적으로 연결된 상기 배선들 중 어느 하나는, 초기화전압선 또는 전원공급배선을 포함하는, 디스플레이 장치.
  8. 제 1 항에 있어서,
    상기 복수의 화소회로들 상에 배치되며 상기 투과부와 대응하는 개구를 구비한 평탄화층을 포함하고,
    상기 차광층의 상기 홀의 폭은 상기 평탄화층의 상기 개구의 폭보다 작은, 디스플레이 장치.
  9. 제 1 항에 있어서,
    상기 차광층의 상기 부분은 상기 제1화소회로 및 상기 제2화소회로를 전체적으로 커버하는, 디스플레이 장치.
  10. 제 1 항에 있어서,
    상기 복수의 표시요소들은, 화소전극, 상기 화소전극 상의 발광층, 및 상기 발광층 상의 대향전극을 포함하고,
    상기 대향전극은, 상기 투과부에 대응하는 개구를 포함하는, 디스플레이 장치.
  11. 제 1 항에 있어서,
    상기 차광층은 흡광물질을 포함하는, 디스플레이 장치.
  12. 제 1 항에 있어서,
    상기 센서영역에 대응하도록 상기 기판의 아래에 배치되며, 빛을 방출하거나 수광하는 전자요소를 구비한 컴포넌트를 더 포함하는, 디스플레이 장치.
  13. 표시영역, 및 상기 표시영역의 내측에 위치하며 투과부를 구비한 컴포넌트영역을 포함하는, 기판;
    상기 기판 상에 배치되며, 상기 투과부를 사이에 두고 상호 이격된 제1표시요소 및 제2표시요소를 포함하는, 복수의 표시요소들;
    상기 복수의 표시요소들을 커버하는 봉지층; 및
    상기 투과부에 대응하는 제1홀, 및 상기 기판의 상면에 수직인 방향에서 보았을 때 상기 제1홀을 정의하면서 상기 투과부를 전체적으로 둘러싸는 부분을 포함하는 차광층;를 포함하는, 디스플레이 장치.
  14. 제 13 항에 있어서,
    상기 제1표시요소와 전기적으로 연결된 제1화소회로, 및 상기 제2표시요소와 전기적으로 연결된 제2화소회로; 및
    상기 제1화소회로와 상기 제1표시요소 사이, 및 상기 제2화소회로와 상기 제2표시요소 사이에 개재되는 평탄화층을 더 포함하고,
    상기 평탄화층은 상기 투과부와 대응하는 제1개구를 포함하는, 디스플레이 장치.
  15. 제 14 항에 있어서,
    상기 표시요소들 각각은 화소 전극, 상기 화소 전극 상의 발광층, 및 상기 발광층 상의 대향전극을 구비하고,
    상기 차광층은, 상기 표시요소들 각각의 화소전극 및 상기 표시요소들 각각의 발광층 사이에 개재되고, 상기 각각의 화소전극과 중첩되는 개구부들을 가지며
    상기 차광층의 제1홀의 폭은 상기 제1개구의 폭 보다 작은, 디스플레이 장치.
  16. 제 15 항에 있어서,
    상기 차광층은 카본 블랙 또는 유기절연 물질을 포함하는, 디스플레이 장치.
  17. 제 13 항에 있어서,
    상기 제1표시요소와 전기적으로 연결된 제1화소회로, 및 상기 제2표시요소와 전기적으로 연결된 제2화소회로를 더 포함하고,
    상기 차광층은 상기 기판과 상기 제1화소회로 사이, 그리고 상기 기판과 상기 제2화소회로 사이에 개재되는, 디스플레이 장치.
  18. 제 17 항에 있어서,
    상기 차광층은 도전성 물질을 포함하는, 디스플레이 장치.
  19. 제 16 항에 있어서,
    상기 차광층은 상기 제1화소회로 또는 상기 제2화소회로에 전압을 인가하는 배선들 중 어느 하나와 전기적으로 연결된, 디스플레이 장치.
  20. 제 13 항에 있어서,
    상기 복수의 표시요소들 중 적어도 하나는, 상기 컴포넌트영역 상에 배치되고,
    상기 컴포넌트영역에 대응하는 이미지의 해상도는, 상기 표시영역에 대응하는 이미지의 해상도보다 낮은, 디스플레이 장치.
KR1020190060807A 2019-05-23 2019-05-23 디스플레이 장치 KR20200135637A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190060807A KR20200135637A (ko) 2019-05-23 2019-05-23 디스플레이 장치
US16/807,833 US11437458B2 (en) 2019-05-23 2020-03-03 Display device with substrate and light-shield having hole for sensor
CN202010423928.6A CN111987122A (zh) 2019-05-23 2020-05-19 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190060807A KR20200135637A (ko) 2019-05-23 2019-05-23 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20200135637A true KR20200135637A (ko) 2020-12-03

Family

ID=73441618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190060807A KR20200135637A (ko) 2019-05-23 2019-05-23 디스플레이 장치

Country Status (3)

Country Link
US (1) US11437458B2 (ko)
KR (1) KR20200135637A (ko)
CN (1) CN111987122A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11641767B2 (en) 2020-03-06 2023-05-02 Samsung Display Co., Ltd. Display device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904342B (zh) * 2019-02-19 2021-04-09 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN110365819A (zh) * 2019-06-18 2019-10-22 武汉华星光电半导体显示技术有限公司 显示屏及显示装置
US20200411776A1 (en) * 2019-06-25 2020-12-31 Whuan China Star Optoelectronics Semiconductor Display Technology Co.,Ltd Organic light emitting diode display panel and method of manufacturing thereof
KR20210013458A (ko) * 2019-07-25 2021-02-04 삼성디스플레이 주식회사 표시 장치, 표시 장치의 제조장치 및 표시 장치의 제조방법
US11069760B2 (en) * 2019-08-09 2021-07-20 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display device with through hole defined in electronic element setup region corresponding to electronic elements
KR20210021233A (ko) * 2019-08-16 2021-02-25 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210138211A (ko) * 2020-05-11 2021-11-19 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
KR20210149964A (ko) * 2020-06-02 2021-12-10 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
KR20220001805A (ko) * 2020-06-30 2022-01-06 엘지디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR20220021081A (ko) * 2020-08-12 2022-02-22 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
CN112086492B (zh) * 2020-09-10 2022-09-27 武汉华星光电半导体显示技术有限公司 一种显示面板及显示装置
KR20220051684A (ko) * 2020-10-19 2022-04-26 엘지디스플레이 주식회사 표시패널과 이를 이용한 표시장치
KR20220086418A (ko) * 2020-12-16 2022-06-23 엘지디스플레이 주식회사 표시패널과 그 제조 방법
KR20220125898A (ko) * 2021-03-05 2022-09-15 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20220159550A (ko) * 2021-05-25 2022-12-05 삼성디스플레이 주식회사 표시 모듈, 및 이를 포함하는 전자 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070004742A (ko) * 2004-03-24 2007-01-09 코닌클리케 필립스 일렉트로닉스 엔.브이. 전계 발광 디스플레이 디바이스
US9287339B2 (en) 2010-10-28 2016-03-15 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
JP2013084477A (ja) 2011-10-11 2013-05-09 Panasonic Corp 透明ディスプレイ装置
KR102389626B1 (ko) * 2014-12-11 2022-04-25 삼성디스플레이 주식회사 표시 패널 및 표시 패널을 포함하는 유기 발광 표시 장치
KR102416742B1 (ko) 2015-12-21 2022-07-06 삼성디스플레이 주식회사 투명 표시 장치
JP2017151339A (ja) 2016-02-26 2017-08-31 株式会社ジャパンディスプレイ 表示装置
KR20180079097A (ko) 2016-12-30 2018-07-10 엘지디스플레이 주식회사 유기 발광 표시 장치
CN109300957B (zh) * 2018-09-30 2021-10-08 京东方科技集团股份有限公司 一种oled基板及透明显示器
US11005079B2 (en) * 2018-11-30 2021-05-11 Wuhan China Star Optoelectronics Technology Co., Ltd. Anti-reflection bottom-emitting type OLED display device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11641767B2 (en) 2020-03-06 2023-05-02 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
CN111987122A (zh) 2020-11-24
US20200373372A1 (en) 2020-11-26
US11437458B2 (en) 2022-09-06

Similar Documents

Publication Publication Date Title
KR20200135637A (ko) 디스플레이 장치
KR102516058B1 (ko) 표시 패널
US11877494B2 (en) Display apparatus having a number of the plurality of grooves overlapping a light emitting region
EP3739628A1 (en) Display device
KR20200090299A (ko) 디스플레이 패널 및 이를 포함한 디스플레이 장치
KR20200068171A (ko) 표시 패널
US11871601B2 (en) Display apparatus
US11288998B2 (en) Display device having a first display area and a second display area having a transmission area
KR20200136549A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20200097371A (ko) 표시 장치
KR20200115888A (ko) 표시 장치
KR20200131400A (ko) 표시 장치 및 표시 장치의 제조방법
KR20210059091A (ko) 표시 장치
EP3817062A2 (en) Organic light-emitting display apparatus
US11386850B2 (en) Display panel and display apparatus including the same
KR20210078650A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20200115944A (ko) 유기발광표시장치
EP3817063A1 (en) Display panel and display device including the same
KR20210122344A (ko) 표시 장치
KR20210130902A (ko) 디스플레이 장치
KR20210154305A (ko) 표시 장치
US20230337461A1 (en) Display panel and display apparatus including the same
US20220246688A1 (en) Display apparatus
KR20210007084A (ko) 표시 패널
US11793043B2 (en) Display apparatus having a metal pattern layer disposed between a substrate and a pixel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal