KR20200089380A - 표시 장치 및 그 제조방법 - Google Patents

표시 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20200089380A
KR20200089380A KR1020190005858A KR20190005858A KR20200089380A KR 20200089380 A KR20200089380 A KR 20200089380A KR 1020190005858 A KR1020190005858 A KR 1020190005858A KR 20190005858 A KR20190005858 A KR 20190005858A KR 20200089380 A KR20200089380 A KR 20200089380A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
layer
auxiliary
display device
Prior art date
Application number
KR1020190005858A
Other languages
English (en)
Inventor
배인준
김철호
박윤환
전진
최범락
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190005858A priority Critical patent/KR20200089380A/ko
Priority to US16/551,076 priority patent/US11271055B2/en
Priority to CN201910963085.6A priority patent/CN111446272A/zh
Publication of KR20200089380A publication Critical patent/KR20200089380A/ko
Priority to US17/592,658 priority patent/US11737319B2/en
Priority to US18/219,828 priority patent/US20230363213A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H01L51/5237—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H01L27/3211—
    • H01L27/3225—
    • H01L27/3262—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예는 메인 화소를 구비한 표시영역 및 보조 화소와 투과부를 구비한 센서영역을 포함하는 기판과, 투과부를 통해 기판 너머로 소정 신호를 보내는 컴포넌트를 포함하며, 컴포넌트와 보조 화소의 박막트랜지스터 사이에 평면 상 반도체층 전체를 가려주는 차단층이 배치된 표시 장치를 개시한다.

Description

표시 장치 및 그 제조방법{Display apparatus and the manufacturing method thereof}
본 발명의 실시예들은 표시장치와 그 제조방법에 관한 것이다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 장치가 다양하게 활용됨에 따라 표시 장치의 형태를 설계하는데 다양한 방법이 있을 수 있고, 또한 표시 장치에 접목 또는 연계할 수 있는 기능이 증가하고 있다.
본 발명의 실시예들은 표시영역의 내측에 센서와 같은 컴포넌트가 배치될 수 있는 센서영역을 구비한 표시 장치를 제공할 수 있다. 특히, 컴포넌트에 의한 소자 손상을 막아주는 차단층의 배치 구조가 개선된 표시 장치를 제공할 수 있다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 실시예는 메인 화소를 구비한 표시영역 및 보조 화소와 투과부를 구비한 센서영역을 포함하는 기판과, 상기 투과부를 통해 상기 기판 너머로 소정 신호를 보내는 컴포넌트를 포함하며, 상기 보조 화소는 반도체층이 포함된 보조 박막트랜지스터를 구비하고, 상기 컴포넌트와 상기 보조 박막트랜지스터 사이에는 평면 상 상기 보조 박막트랜지스터의 상기 반도체층 전체를 가려주는 차단층이 배치된 표시 장치를 제공한다.
상기 차단층은 상기 보조 박막트랜지스터의 상기 반도체층 패턴과 동일한 패턴을 가질 수 있다.
상기 보조 박막트랜지스터의 상기 반도체층의 패턴 폭 보다 상기 차단층의 패턴 폭이 더 넓을 수 있다.
상기 차단층은 상기 보조 박막트랜지스터의 상기 반도체층의 패턴과 상이한 패턴을 포함할 수 있다.
상기 차단층의 두께는 800Å 이상일 수 있다.
상기 보조 박막트랜지스터와 상기 차단층 사이 및, 상기 차단층과 상기 기판 사이에는 각각 버퍼층이 개재될 수 있다.
상기 보조 화소는 상기 보조 박막트랜지스터와 연결된 유기발광소자를 더 포함할 수 있다.
상기 메인 화소는 반도체층이 포함된 메인 박막트랜지스터를 구비하며, 상기 컴포넌트와 상기 메인 박막트랜지스터 사이에도 평면 상 상기 메인 박막트랜지스터의 상기 반도체층 전체를 가려주는 차단층이 배치될 수 있다.
상기 메인 화소는 상기 메인 박막트랜지스터와 연결된 유기발광소자를 더 포함할 수 있다.
상기 신호는 광신호와 음향신호 중 어느 하나를 포함할 수 있다.
또한, 본 발명의 실시예는 기판 상에 메인 화소를 구비한 표시영역 및 보조 화소와 투과부를 구비한 센서영역을 형성하는 단계와, 상기 기판의 한 쪽편에 상기 투과부를 통해 상기 기판 너머로 소정 신호를 보내는 컴포넌트를 배치하는 단계 및, 상기 컴포넌트와 상기 보조 화소 사이에 차단층을 형성하는 단계를 포함하며, 상기 보조 화소에 반도체층이 포함된 보조 박막트랜지스터를 형성하고, 상기 차단층을 평면 상 상기 보조 박막트랜지스터의 상기 반도체층 전체를 가려주도록 배치하는 표시 장치의 제조방법을 제공한다.
상기 차단층을 상기 보조 박막트랜지스터의 상기 반도체층 패턴과 동일한 패턴으로 형성할 수 있다.
상기 보조 박막트랜지스터의 상기 반도체층 패턴 폭 보다 상기 차단층의 패턴 폭이 더 넓게 형성할 수 있다.
상기 차단층을 상기 보조 박막트랜지스터의 상기 반도체층의 패턴과 상이한 패턴으로 형성할 수 있다.
상기 차단층의 두께를 800Å 이상으로 형성 할 수 있다.
상기 보조 박막트랜지스터와 상기 차단층 사이 및, 상기 차단층과 상기 기판 사이에 각각 버퍼층을 개재시킬 수 있다.
상기 보조 화소는 상기 보조 박막트랜지스터와 연결된 유기발광소자를 더 포함할 수 있다.
상기 메인 화소에 반도체층이 포함된 메인 박막트랜지스터를 형성하며, 상기 컴포넌트와 상기 메인 박막트랜지스터 사이에도 평면 상 상기 메인 박막트랜지스터의 상기 반도체층 전체를 가려주는 차단층을 배치할 수 있다.
상기 메인 화소는 상기 메인 박막트랜지스터와 연결된 유기발광소자를 더 포함할 수 있다.
상기 신호는 광신호와 음향신호 중 어느 하나를 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들에 따르면, 센서 등과 같은 컴포넌트와 대응되는 센서영역에 화소부 및 투과부를 배치시키고, 상기 화소부 등에 대응되도록 배치된 차단층을 구비하여, 센서가 동작할 수 있는 환경을 만드는 동시에 컴포넌트와 중첩되는 영역에 이미지를 구현할 수 있다. 또한, 차단층으로 박막트랜지스터의 반도체층 전체를 가려주기 때문에 차단층에 의한 단차가 반도체층에 영향을 주지 않게 되어, 컴포넌트의 신호에 의한 누설전류 발생을 충분히 막을 수 있을 만큼 차단층을 두껍게 형성해도 단차에 의한 반도체층의 단선 문제는 생기지 않게 된다.
이에 따라, 다양한 기능을 가지는 동시에 품질이 향상될 수 있는 표시 장치를 제공할 수 있다. 그러나, 전술한 효과는 예시적인 것으로, 실시예들에 따른 효과는 후술하는 내용을 통해 자세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 2는 도 1의 A-A'선을 절단한 단면도이다.
도 3은 도 1의 평면도이다.
도 4는 도 1에 도시된 표시 패널의 센서영역 주변의 보조화소와 메인화소의 개략적인 배치를 보인 평면도이다.
도 5는 도 4의 보조화소를 확대한 평면도이다.
도 6은 도 5에서 반도체층과 차단층만 발췌하여 도시한 평면도이다.
도 7a는 도 6의 B-B'선을 절단한 단면도이다.
도 7b는 도 7a와의 비교예로서 차단층이 반도체층의 일부 영역 밑에만 있는 경우의 단선 상황을 묘사한 단면도이다.
도 8은 도 4의 단면도이다.
도 9a 내지 도 9d는 도 6에 도시된 차단층의 변형 가능한 구조를 예시한 평면도이다.
도 10은 본 발명의 다른 실시예에 따른 표시 패널의 개략적인 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 1을 참조하면, 표시 장치(1)는 이미지를 구현하는 표시영역(DA)과 이미지를 구현하지 않는 비표시영역(NDA)을 포함한다. 표시 장치(1)는 표시영역(DA)에 배치된 복수의 메인 화소(Pm)들에서 방출되는 빛을 이용하여 메인 이미지를 제공할 수 있다.
표시 장치(1)는 센서영역(SA)을 포함한다. 센서영역(SA)은 도 2를 참조하여 후술할 바와 같이 그 하부에 광신호나 음향신호를 이용하는 센서와 같은 컴포넌트(20)가 배치되는 영역일 수 있다. 센서영역(SA)은 컴포넌트(20)로부터 외부로 출력되거나 외부로부터 컴포넌트(20)를 향해 진행하는 광신호 또는/및 음향 신호가 투과할 수 있는 투과부(TA)를 포함할 수 있다. 본 발명의 일 실시예로, 센서영역(SA)을 통해 적외선이 투과하는 경우, 광 투과율은 약 10% 이상, 보다 바람직하게 20% 이상이거나, 25% 이상이거나 50% 이상이거나, 85% 이상이거나, 90% 이상일 수 있다.
본 실시예에서, 센서영역(SA)에는 복수의 보조 화소(Pa)들이 배치될 수 있으며, 상기 복수의 보조 화소(Pa)들에서 방출되는 빛을 이용하여 소정의 이미지를 제공할 수 있다. 센서영역(SA)에서 제공되는 이미지는 보조 이미지로, 표시영역(DA)에서 제공하는 이미지에 비해서 해상도가 낮을 수 있다. 즉, 센서영역(SA)은 광신호 또는/및 음향 신호가 투과할 수 있는 투과부(TA)를 구비하므로, 단위 면적 당 배치될 수 있는 보조 화소(Pa)들의 수가 표시영역(DA)에 단위 면적 당 배치되는 메인 화소(Pm)들의 수에 비해 적을 수 있다.
센서영역(SA)은 표시영역(DA)에 의해 적어도 부분적으로 둘러싸일 수 있으며, 일 실시예로서 도 1은 센서영역(SA)이 표시영역(DA)에 의해 전체적으로 둘러싸인 것을 나타낸다.
이하에서는, 본 발명의 일 실시예에 따른 표시 장치(1)로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 표시 장치는 이에 제한되지 않는다. 다른 실시예로서, 무기 EL 표시 장치(Inorganic Light Emitting Display), 퀀텀닷 발광 표시 장치 (Quantum dot Light Emitting Display) 등과 같이 다양한 방식의 표시 장치가 사용될 수 있다.
도 1에서는 센서영역(SA)이 사각형인 표시영역(DA)의 일측(우상측)에 배치된 것을 도시하고 있으나 본 발명은 이에 한정되지 않는다. 표시영역(DA)의 형상은 원형, 타원, 또는 삼각형이나 오각형 등과 같은 다각형일 수 있으며, 센서영역(SA)의 위치 및 개수도 다양하게 변경될 수 있음은 물론이다.
도 2는 본 발명의 실시예들에 따른 표시 장치를 간략하게 나타낸 단면도로서, 도 1의 A-A'선에 따른 단면에 대응할 수 있다.
도 2를 참조하면, 표시 장치(1)는 표시요소를 포함하는 표시 패널(10), 및 센서영역(SA)에 대응하는 컴포넌트(20)를 포함할 수 있다.
표시 패널(10)은 기판(100), 기판(100) 상에 배치된 표시요소층(200), 상기 표시요소층(200)을 밀봉하는 밀봉부재로써 박막봉지층(300)을 포함할 수 있다. 또한, 표시 패널(10)은 기판(100)에 하부에 배치된 하부보호필름(175)을 더 포함할 수 있다.
기판(100)은 글래스 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(polyethersulfone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelene n napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP) 등을 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.
표시요소층(200)은 박막트랜지스터(TFT, TFT')를 포함하는 회로층, 표시요소로서 유기발광소자(OLED), 및 이들 사이의 절연층(IL, IL')을 포함할 수 있다.
표시영역(DA)에는 메인 박막트랜지스터(TFT) 및 이와 연결된 유기발광소자(organic light-emitting diode, OLED)를 포함하는 메인 화소(Pm)가 배치되며, 센서영역(SA)에는 보조 박막트랜지스터(TFT') 및 이와 연결된 유기발광소자(organic light-emitting diode, OLED)를 포함하는 보조 화소(Pa), 그리고 배선들(WL)이 배치될 수 있다.
또한, 센서영역(SA)에는 보조 박막트랜지스터(TFT') 및 표시요소가 배치되지 않는 투과부(TA)가 배치될 수 있다. 투과부(TA)는 컴포넌트(20)로부터 방출되는 광신호 또는/및 음향 신호나 컴포넌트(20)로 입사되는 광신호 또는/및 음향 신호가 투과(tansmission)되는 영역으로 이해할 수 있다.
컴포넌트(20)는 센서영역(SA)에 위치할 수 있다. 컴포넌트(20)는 빛이나 음향을 이용하는 전자요소일 수 있다. 예컨대, 컴포넌트(20)는 적외선 센서와 같이 광을 수광하여 이용하는 센서, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문 등을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 소리를 출력하는 스피커 등일 수 있다. 빛을 이용하는 전자요소의 경우, 가시광, 적외선광, 자외선광 등 다양한 파장 대역의 빛을 이용할 수 있음은 물론이다. 센서영역(SA)에 배치된 컴포넌트(20)의 수는 복수로 구비될 수 있다. 예컨대, 컴포넌트(20)로써 발광소자 및 수광소자가 하나의 센서영역(SA)에 함께 구비될 수 있다. 또는, 하나의 컴포넌트(20)에 발광부 및 수광부가 동시에 구비될 수 있다.
본 실시예에 있어서, 센서영역(SA)에는 차단층(BSM)이 배치될 수 있다. 차단층(BSM)은 배선들(WL) 하부 및 보조 박막트랜지스터(TFT')의 하부에 대응되도록 배치될 수 있다. 차단층(BSM)은 외부 광이 배선들(WL) 및 보조 박막트랜지스터(TFT') 등이 포함된 보조 화소(Pa)에 도달하는 것을 막아줄 수 있다. 예컨대, 컴포넌트(20)로부터 출사되는 광이 배선들(WL) 및 보조 화소(Pa)에 도달하는 것을 막아준다.
한편, 차단층(BSM)에는 정전압 또는 신호가 인가되어, 정전기 방전에 의한 화소회로의 손상을 방지할 수 있다. 그리고, 이 차단층(BSM)은 특히 상기 보조 화소(Pa)에 대한 평면 상의 배치 관계에도 특징이 있는데 이에 대해서는 뒤에서 자세히 설명하기로 한다.
박막봉지층(300)은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있다. 이와 관련하여, 도 2는 제1 및 제2무기봉지층(310, 330)과 이들 사이의 유기봉지층(320)을 나타낸다.
제1 및 제2무기봉지층(310, 330)은 알루미늄옥사이드, 티타늄옥사이드, 타탈륨옥사이드, 하프늄옥사이드, 아연옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 하나 이상의 무기 절연물을 포함할 수 있다.
유기봉지층(320)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산, 아크릴계 수지(예를 들면, 폴리메틸메타크릴레이트, 폴리아크릴산 등) 또는 이의 임의의 조합을 포함할 수 있다.
하부보호필름(175)는 기판(100)의 하부에 부착되어, 기판(100)을 지지하고 보호하는 역할을 할 수 있다. 하부보호필름(175)는 센서영역(SA)에 대응하는 개구(175OP)를 구비할 수 있다. 하부보호필름(175)에 개구(175OP)를 구비함으로써, 센서영역(SA)의 광 투과율을 향상시킬 수 있다. 하부보호필름(175)는 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET) 또는 폴리이미드(polyimide, PI)를 포함하여 구비될 수 있다.
센서영역(SA)의 면적은 컴포넌트(20)가 배치되는 면적에 비해서 크게 구비될 수 있다. 이에 따라, 하부보호필름(175)에 구비된 개구(175OP)의 면적은 상기 센서영역(SA)의 면적과 일치하지 않을 수 있다. 예컨대, 개구(175OP)의 면적은 센서영역(SA)의 면적에 비해 작게 구비될 수 있다.
도시되지는 않았으나, 표시 패널(10) 상에는 터치입력을 감지하는 입력감지부재, 편광자(polarizer)와 지연자(retarder) 또는 컬러필터와 블랙매트릭스를 포함하는 반사 방지부재, 및 투명한 윈도우와 같은 구성요소가 더 배치될 수 있다.
한편, 본 실시예에서 표시요소층(200)을 밀봉하는 봉지부재로 박막봉지층(300)을 이용한 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 예컨대, 표시요소층(200)을 밀봉하는 부재로써, 실런트 또는 프릿에 의해서 기판(100)과 합착되는 밀봉기판을 이용할 수도 있다.
도 3은 도 1의 평면 상 배선 구조를 좀 더 자세히 보인 평면도이다.
도 3을 참조하면, 표시 패널(10)은 표시영역(DA)에 배치된 복수의 메인 화소(Pm)들을 포함한다. 메인 화소(Pm)들은 각각 유기발광소자와 같은 표시요소를 포함할 수 있다. 각 메인 화소(Pm)는 유기발광소자를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 본 명세서에서의 메인 화소(Pm)라 함은 전술한 바와 같이 적색, 녹색, 청색, 백색 중 어느 하나의 색상의 빛을 방출하는 화소로 이해할 수 있다. 표시영역(DA)은 앞서 도 2를 참조하여 설명한 봉지부재로 커버되어 외기 또는 수분 등으로부터 보호될 수 있다.
센서영역(SA)은 표시영역(DA)의 내측에 배치될 수 있으며, 센서영역(SA)에는 복수의 보조 화소(Pa)들이 배치된다. 보조 화소(Pa)들은 각각 유기발광소자와 같은 표시요소를 포함할 수 있다. 각 보조 화소(Pa)는 유기발광소자를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 본 명세서에서의 보조 화소(Pa)라 함은 전술한 바와 같이 적색, 녹색, 청색, 백색 중 어느 하나의 색상의 빛을 방출하는 화소로 이해할 수 있다. 한편, 센서영역(SA)에는 보조 화소(Pa)들 사이에 배치되는 투과부(TA)가 구비될 수 있다.
일 실시예에서, 하나의 메인 화소(Pm)와 하나의 보조 화소(Pa)는 동일한 화소 회로를 포함할 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 메인 화소(Pm)에 포함되는 화소 회로와 보조 화소(Pa)에 포함되는 화소 회로는 서로 다를 수 있음은 물론이다.
센서영역(SA)은 투과부(TA)를 구비하고 있는 바, 센서영역(SA)의 해상도는 표시영역(DA) 보다 작을 수 있다. 예컨대, 센서영역(SA)의 해상도는 표시영역(DA)의 약 1/2일 수 있다. 일부 실시예에서, 표시영역(DA)의 해상도는 400ppi 이상이고, 센서영역(SA)의 해상도는 약 200ppi 일 수 있다.
각 화소(Pm, Pa)는 비표시영역에 배치된 외곽회로들과 전기적으로 연결될 수 있다. 비표시영역(NDA)에는 제1스캔 구동회로(110), 제2스캔 구동회로(120), 단자(140), 데이터 구동회로(150), 제1전원공급배선(160), 및 제2전원공급배선(170)이 배치될 수 있다.
제1스캔 구동회로(110)는 스캔라인(SL)을 통해 각 화소(Pm, Pa)에 스캔 신호를 제공할 수 있다. 제1스캔 구동회로(110)는 발광 제어선(EL)을 통해 각 화소에 발광 제어 신호를 제공할 수 있다. 제2스캔 구동회로(120)는 표시영역(DA)을 사이에 두고 제1스캔 구동회로(110)와 나란하게 배치될 수 있다. 표시영역(DA)에 배치된 화소(Pm, Pa)들 중 일부는 제1스캔 구동회로(110)와 전기적으로 연결될 수 있고, 나머지는 제2스캔 구동회로(120)에 연결될 수 있다. 다른 실시예로, 제2스캔 구동회로(130)는 생략될 수 있다.
단자(140)는 기판(100)의 일 측에 배치될 수 있다. 단자(140)는 절연층에 의해 덮이지 않고 노출되어 인쇄회로기판(PCB)과 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)의 단자(PCB-P)는 표시 패널(10)의 단자(140)와 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)은 제어부(미도시)의 신호 또는 전원을 표시 패널(10)로 전달한다. 제어부에서 생성된 제어 신호는 인쇄회로기판(PCB)을 통해 제1 및 제2 스캔 구동회로(110, 120)에 각각 전달될 수 있다. 제어부는 제1 및 제2연결배선(161, 171)을 통해 제1 및 제2전원공급배선(160, 170)에 각각 제1 및 제2 전원(ELVDD, ELVSS, 후술할 도 4a, 4b 참조)을 제공할 수 있다. 제1전원전압(ELVDD)은 제1전원공급배선(160)과 연결된 구동전압선(PL)을 통해 각 화소(Pm, Pa)에 제공되고, 제2전원전압(ELVSS)은 제2전원공급배선(170)과 연결된 각 화소(Pm, Pa)의 대향전극에 제공될 수 있다.
데이터 구동회로(150)는 데이터선(DL)에 전기적으로 연결된다. 데이터 구동회로(150)의 데이터 신호는 단자(140)에 연결된 연결배선(151) 및 연결배선(151)과 연결된 데이터선(DL)을 통해 각 화소(Pm, Pa)에 제공될 수 있다. 도 3은 데이터 구동회로(150)가 인쇄회로기판(PCB)에 배치된 것을 도시하지만, 다른 실시예로, 데이터 구동회로(150)는 기판(100) 상에 배치될 수 있다. 예컨대, 데이터 구동회로(150)는 단자(140)와 제1전원공급배선(160) 사이에 배치될 수 있다.
제1전원공급배선(160, first power supply line)은 표시영역(DA)을 사이에 두고 x방향을 따라 나란하게 연장된 제1서브배선(162) 및 제2서브배선(163)을 포함할 수 있다. 제2전원공급배선(170, second power supply line)은 일측이 개방된 루프 형상으로 표시영역(DA)을 부분적으로 둘러쌀 수 있다.
도 4는 센서영역(SA)에 있는 보조화소(Pa)와 투과부(TA) 및 센서영역(SA)과 인접한 메인화소(Pm)를 하나씩만 간략히 예시한 평면도로서, 보조화소(Pa)와 메인화소(Pm)에는 각각 반도체층(1130)이 배치되어 있다. 이 반도체층(1130)은 보조화소(Pa)와 메인화소(Pm) 각각에 구비된 상기 보조 박막트랜지스터(TFT')와 메인 박막트랜지스터(TFT)의 활성층이 되는 요소로서, 양측이 동일한 패턴으로 형성되어 있다. 여기서, 보조화소(Pa)와 메인화소(Pm)의 반도체층(1130)만 발췌하여 간략히 표시한 이유는, 이어지는 도 5의 복잡한 배선을 설명하기 전에, 이 반도체층(1130)을 컴포넌트(20)의 광신호나 음향신호로부터 잘 막아주기 위해 차단층(BSM)을 배치한 본 실시예의 특징을 먼저 간략히 언급해두기 위해서이다. 즉, 본 실시예는 이 반도체층(1130)이 컴포넌트(20)의 신호에 의해 교란되어 누설전류 등을 발생시키지 않도록 차단층(BSM)으로 잘 가려주는 특징을 가지고 있다. 이 특징은 잠시 후 도 6에서 설명하기로 한다.
도 5는 이러한 반도체층(1130)을 구성요소로 갖는 7개의 보조 박막트랜지스터(TFT': T1~T7)를 포함하여 보조화소(Pa)에 배치되는 각종 배선들을 중첩해서 보인 평면도이다. 메인화소(Pm)도 이와 같은 배선의 배치 구조를 갖는다고 보면 된다.
도 5에 도시된 바와 같이 보조 박막트랜지스터(TFT')는, 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)가 반도체층(1130)을 따라 배치된 구조로 이루어져 있다. 반도체층(1130)은 무기 절연물질인 버퍼층(111a:도 8 참조)이 형성된 기판(100) 상에 배치된다.
상기 반도체층(1130)의 일부 영역들은, 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)의 활성층에 해당한다. 바꾸어 말하면, 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)의 활성층들이 서로 연결되며 다양한 형상으로 굴곡진 것으로 이해할 수 있다. 이하에는 활성층도 그냥 반도체층이라고 통일해서 칭하기로 한다.
상기 7개의 보조 박막 트랜지스터(TFT')를 간략히 소개하면 다음과 같다.
먼저, 구동 박막트랜지스터(T1)는 구동 채널영역에 중첩하는 구동 게이트전극(G1) 및 구동 채널영역 양측의 구동 소스전극(S1) 및 구동 드레인전극(D1)을 포함한다. 구동 게이트전극(G1)과 중첩하는 구동 채널영역은 오메가 형상과 같이 절곡된 형상을 가짐으로써 좁은 공간 내에 긴 채널길이를 형성할 수 있다. 구동 채널영역의 길이가 긴 경우 게이트 전압의 구동 범위(driving range)가 넓어지게 되어 유기발광소자(OLED)에서 방출되는 빛의 계조를 보다 정교하게 제어할 수 있으며, 표시 품질을 향상시킬 수 있다.
스위칭 박막트랜지스터(T2)는 스위칭 채널영역에 중첩하는 스위칭 게이트전극(G2) 및 스위칭 채널영역 양측의 스위칭 소스전극(S2) 및 스위칭 드레인전극(D2)을 포함한다. 스위칭 드레인전극(D2)은 구동 소스전극(S1)과 연결될 수 있다.
보상 박막트랜지스터(T3)는 듀얼 박막트랜지스터로, 2개의 보상 채널영역에 중첩하는 보상 게이트전극(G3)들을 구비할 수 있으며, 양 측에 배치된 보상 소스전극(S3) 및 보상 드레인전극(D3)을 포함할 수 있다. 보상 박막트랜지스터(T3)는 후술할 노드연결선(1174)을 통해 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 연결될 수 있다.
제1초기화 박막트랜지스터(T4)는 듀얼 박막트랜지스터로, 2개의 제1초기화 채널영역에 중첩하는 제1초기화 게이트전극(G4)을 구비하며, 양측에 배치된 제1초기화 소스전극(S4) 및 제1초기화 드레인전극(D4)을 포함할 수 있다.
동작제어 박막트랜지스터(T5)는 동작제어 채널영역에 중첩하는 동작제어 게이트전극(G5) 및 양측에 위치하는 동작제어 소스전극(S4) 및 동작제어 드레인전극(D5)을 포함할 수 있다. 동작제어 드레인전극(D5)은 구동 소스전극(S1)과 연결될 수 있다.
발광제어 박막트랜지스터(T6)는 발광제어 채널영역에 중첩하는 발광제어 게이트전극(G6), 및 양측에 위치하는 발광제어 소스전극(S6) 및 발광제어 드레인전극(D6)을 포함할 수 있다. 발광제어 소스전극(S6)은 구동 드레인전극(D1)과 연결될 수 있다.
제2초기화 박막트랜지스터(T7)는 제2초기화 채널영역에 중첩하는 제2초기화 게이트전극(G7), 및 양측에 위치하는 제2초기화 소스전극(S7) 및 제2초기화 드레인전극(D7)을 포함할 수 있다.
전술한 보조 박막트랜지스터(TFT')들은 신호라인(SL, SL-1, EL, DL), 초기화전압라인(VL) 및 구동전압라인(PL)에 연결될 수 있다.
전술한 반도체층(1130) 상에는 절연층(들)을 사이에 두고 스캔라인(SL), 이전 스캔라인(SL-1), 발광 제어라인(EL), 및 구동 게이트전극(G1)이 배치될 수 있다.
스캔라인(SL)은 제1방향을 따라 연장될 수 있다. 스캔라인(SL)의 일 영역들은 스위칭 및 보상 게이트전극(G4, G7)에 해당할 수 있다. 예컨대, 스캔라인(SL) 중 제1 및 제2초기화 구동 박막트랜지스터(T4, T7)의 채널영역들과 중첩하는 영역이 각각 제1 및 제2초기화 게이트전극(G4, G7)일 수 있다.
이전 스캔라인(SL-1)은 제1방향을 따라 연장되되, 일부 영역들은 각각 제1 및 제2초기화 게이트전극(G4, G7)에 해당할 수 있다. 예컨대, 이전 스캔라인(SL-1) 중 제1 및 제2초기화 구동 박막트랜지스터(T4, T7)의 채널영역들과 중첩하는 영역이 각각 제1 및 제2초기화 게이트전극(G4, G7)일 수 있다.
발광 제어라인(EL)은 제1방향을 따라 연장된다. 발광 제어라인(EL)의 일 영역들은 각각 동작제어 및 발광제어 게이트전극(G5, G6)에 해당할 수 있다. 예컨대, 발광 제어라인(EL) 중 동작제어 및 발광제어 구동박막트랜지스터(T6, T7)의 채널영역들과 중첩하는 영역이 각각 동작제어 및 발광제어 게이트전극(G5, G6)일 수 있다.
구동 게이트전극(G1)은 플로팅 전극으로, 전술한 노드연결선(1174)을 통해 보상 박막트랜지스터(T3)와 연결될 수 있다.
전술한 스캔라인(SL), 이전 스캔라인(SL-1), 발광 제어라인(EL), 및 구동 게이트전극(G1) 상에는 절연층(들)을 사이에 두고, 전극전압라인(HL)이 배치될 수 있다.
전극전압라인(HL)은 데이터라인(DL) 및 구동전압라인(PL)과 교차하도록 제1방향을 따라 연장될 수 있다. 전극전압라인(HL)의 일부는 구동 게이트전극(G1)의 적어도 일부를 커버하며, 구동 게이트전극(G1)과 함께 스토리지 커패시터(Cst)를 형성할 수 있다. 예컨대, 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(CE1)이 되고 전극전압라인(HL)의 일부는 스토리지 커패시터(Cst)의 제2스토리지 축전판(CE2)이 될 수 있다.
스토리지 커패시터(Cst)의 제2스토리지 축전판(CE2)은 구동전압라인(PL)과 전기적으로 연결된다. 이와 관련하여, 전극전압라인(HL)은 전극전압라인(HL) 상에 배치된 구동전압라인(PL)과 콘택홀(CNT)을 통해 접속될 수 있다. 따라서, 전극전압라인(HL)은 구동전압라인(PL)과 동일한 전압 레벨(정전압)을 가질 수 있다. 예컨대, 전극전압라인(HL)은 +5V의 정전압을 가질 수 있다. 전극전압라인(HL)은 횡방향 구동전압라인으로 이해할 수 있다.
구동전압라인(PL)은 제2방향을 따라 연장되고, 구동전압라인(PL)과 전기적으로 연결된 전극전압라인(HL)은 제2방향에 교차하는 제1방향을 따라 연장되므로, 표시영역에서 복수의 구동전압라인(PL)들과 전극전압라인(HL)들은 그물 구조(mesh structure)를 이룰 수 있다.
전극전압라인(HL) 상에는 절연층(들)을 사이에 두고 데이터라인(DL), 구동전압라인(PL), 초기화연결선(1173), 및 노드연결선(1174)이 배치될 수 있다.
데이터라인(DL)은 제2방향으로 연장되며, 콘택홀(1154)을 통해 스위칭 박막트랜지스터(T2)의 스위칭 소스전극(S2)에 접속될 수 있다. 데이터라인(DL)의 일부는 스위칭 소스전극으로 이해될 수 있다.
구동전압라인(PL)은 제2방향으로 연장되며, 전술한 바와 같이 콘택홀(CNT)을 통해 전극전압라인(HL)에 접속된다. 또한, 콘택홀(1155)을 통해 동작제어 박막트랜지스터(T5)에 연결될 수 있다. 구동전압라인(PL)은 콘택홀(1155)을 통해 동작제어 드레인전극(D5)에 접속될 수 있다.
초기화연결선(1173)의 일단은 콘택홀(1152)을 통해 제1 및 제2초기화 박막트랜지스터(T4, T7)에 연결되고, 타단은 콘택홀(1151)을 통해 초기화전압라인(VL)과 연결될 수 있다.
노드연결선(1174)의 일단은 콘택홀(1156)을 통해 보상 드레인전극(D3)에 연결되고, 타단은 콘택홀(1157)을 통해 구동 게이트전극(G1)에 접속할 수 있다.
데이터라인(DL), 구동전압라인(PL), 초기화연결선(1173), 및 노드연결선(1174) 상에는 절연층(들)을 사이에 두고 초기화전압라인(VL)이 배치될 수 있다.
초기화전압라인(VL)은 제1방향으로 연장된다. 초기화전압라인(VL)은 초기화연결선(1173)을 통해 제1 및 제2초기화 구동 박막트랜지스터(T4, T7)에 연결될 수 있다. 초기화전압라인(VL)은 정전압(예컨대, -2V 등)을 가질 수 있다.
초기화전압라인(VL)은 유기발광소자(OLED, 도 8)의 화소전극(210)과 동일한 층 상에 배치되고, 동일한 물질을 포함할 수 있다. 화소전극(210)은 발광제어 박막트랜지스터(T6)에 연결될 수 있다. 화소전극(210)은 콘택홀(1163)을 통해 접속메탈(1175)에 접속되고, 접속메탈(1175)은 콘택홀(1153)을 통해 발광제어 드레인전극(D6)에 접속할 수 있다.
이상에서 살펴본 바와 같이 상기 보조 박막트랜지스터(TFT')의 반도체층(1130)은 기판(100) 상에 배치되어 다수의 박막트랜지스터(T1~T7)의 주요 층을 이루게 된다. 그런데, 이 반도체층(1130)에 상기 컴포넌트(20)의 광신호나 음향신호가 직접적으로 전달되면, 각 보조 박막트랜지스터(T1~T7)에 누설 전류가 발생하여 정확한 작동을 방해하는 요소로 작용할 수 있다.
따라서, 이를 방지하기 위해 도 6에 도시된 바와 같이 차단층(BSM)을 반도체층(1130) 밑에 형성한다. 이 차단층(BSM)은 기판(100)의 하방에 위치한 컴포넌트(20)와 기판(100) 상부에 위치한 반도체층(1130) 사이에 배치돼서, 상기 컴포넌트(20)로 출사되는 광신호나 음향신호가 반도체층(1130)에 직접 전달되지 않도록 막아주는 기능을 수행한다. 차단층(BSM)은 주로 Mo 재질로 형성되며, 이러한 차단 기능을 충분히 수행하기 위해서는 두께(t1: 도 7a 참조)가 800Å 이상은 되어야 한다. 그런데, 이렇게 800Å 이상의 두께를 가진 차단층(BSM)을 반도체층(1130) 아래의 일부 영역, 예컨대 보조 박막트랜지스터(T1~T7)가 있는 딱 그 위치에만 형성하면, 단차 때문에 반도체층(1130)에 단선이 생길 위험이 높아진다. 따라서, 이를 방지하기 위해 본 실시예에서는 차단층(BSM)이 반도체층(1130)과 동일한 패턴으로 형성되어 반도체층(1130)의 전체 영역을 가려준다. 물론, 더 안정적인 차단 기능을 위해 차단층(BSM)의 폭(W2)이 반도체층(1130)의 폭(W1) 보다 넓게(W1<W2) 형성되어 있다.
여기서 상기 단차에 의한 단선 문제는 도 7a 및 도 7b와 같이 이해할 수 있다. 도 7a는 도 6의 B-B'선을 절단한 본 실시예의 구조이고, 도 7b는 비교예로서 차단층(BSM)이 반도체층(1130)의 일부 영역 밑에만 있는 경우를 예시한 것이다.
일단, 도 7a는 반도체층(1130) 전체 영역 밑에 차단층(BSM)이 형성된 본 실시예의 구조로서, 반도체층(1130)이 차단층(BSM) 때문에 생긴 단차를 오르내리지 않고 차단층(BSM) 위에만 있기 때문에, 단차에 의한 단선 문제가 원천적으로 생기지 않는다.
그러나, 만일 도 7b와 같이 차단층(BSM)이 반도체층(1130)의 일부 영역 밑에만 있다면, 반도체층(1130)이 차단층(BSM)에 의해 생긴 단차를 오르내리게 되고, 이때 차단층(BSM)이 두꺼울수록 단차가 심해져서 도면과 같은 단선 부위(1130a)가 생기기 쉬워지는 것이다. 따라서, 본 실시예에서는 도 6과 같이 차단층(BSM)을 반도체층(1130)과 동일한 패턴으로 형성하여 반도체층(1130)의 전체 영역을 가려주게 함으로써 단차에 의한 단선 발생의 위험을 근본적으로 해소시킨다.
이하, 도 8을 참조하여, 상기와 같은 특징의 박막 트랜지스터들을 가진 보조 화소(Pa)와 메인 화소(Pm)의 단면 구조에 대해서 살펴보기로 한다. 도 2에 개략적으로 도시된 기판(100) 상의 적층 구조를 좀 더 상세히 도시한 것이라고 보면 된다.
다시 설명하면, 기판(100)은 글래스 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(polyethersulfone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelene n napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP) 등을 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.
버퍼층(111)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 기판(100)과 버퍼층(111) 사이에는 외기의 침투를 차단하는 배리어층(미도시)이 더 포함될 수 있다. 버퍼층(111)은 제1버퍼층(111a) 및 제2버퍼층(111b)이 적층되도록 구비될 수 있다.
반도체층(1130) 상에는 제1게이트절연층(112)을 사이에 두고 게이트전극(G)이 배치된다. 게이트전극(G)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 게이트전극(G)은 Mo의 단층일 수 있다. 스캔라인(SL), 이전 스캔라인(SL-1), 및 발광 제어라인(EL)은 게이트전극(G)과 동일층에 형성될 수 있다. 즉, 게이트전극(G), 스캔라인(SL), 이전 스캔라인(SL-1), 및 발광 제어라인(EL)은 제1게이트절연층(112) 상에 배치될 수 있다.
제1게이트절연층(112)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다.
게이트전극(G)을 덮도록 제2게이트절연층(113)이 구비될 수 있다. 제2게이트절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
층간절연층(115) 상에는 소스전극(S)과 드레인전극(D) 및 구동전압라인(PL) 이 배치될 수 있다. 소스전극(S)과 드레인전극(D) 및 구동전압라인(PL)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
상기 드레인전극(D)은 유기발광소자(OLED)의 화소전극(210)과 연결된다.
소스전극(S)과 드레인전극(D) 및 구동전압라인(PL) 상에는 평탄화층(117)이 위치하며, 평탄화층(117) 상에 유기발광소자(OLED)가 위치할 수 있다.
평탄화층(117)은 화소전극(210)이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다. 평탄화층(117)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 이러한, 평탄화층(117)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 평탄화층(117)은 무기 물질을 포함할 수 있다. 이러한, 평탄화층(117)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다. 평탄화층(117)이 무기 물질로 구비되는 경우, 경우에 따라서 화학적 평탄화 폴리싱을 진행할 수 있다. 한편, 평탄화층(117)은 유기물질 및 무기물질을 모두 포함할 수도 있다.
화소전극(210)은 (반)투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 화소전극(210)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3; indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 및 알루미늄아연산화물(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 일부 실시예에서, 화소전극(210)은 ITO/Ag/ITO로 적층된 구조로 구비될 수 있다.
평탄화층(117) 상에는 화소정의막(119)이 배치될 수 있으며, 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질을 스핀 코팅 등하여 형성할 수 있다.
유기발광소자(OLED)의 중간층(220)은 유기발광층을 포함할 수 있다. 유기발광층은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 유기발광층은 저분자 유기물 또는 고분자 유기물일 수 있으며, 유기발광층의 아래 및 위에는, 홀 수송층(HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electron transport layer) 및 전자 주입층(EIL; electron injection layer) 등과 같은 기능층이 선택적으로 더 배치될 수 있다. 중간층(220)은 복수의 화소전극(210) 각각에 대응하여 배치될 수 있다. 그러나, 이에 한정되지 않는다. 중간층(220)은 복수의 화소전극(210)에 걸쳐서 일체인 층을 포함할 수 있는 등 다양한 변형이 가능하다.
대향전극(230)은 투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 대향전극(230)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 TCO(transparent conductive oxide)막이 더 배치될 수 있다. 대향전극(230)은 표시영역(DA) 및 주변영역(PA)에 걸쳐 배치되며, 중간층(220)과 화소정의막(119)의 상부에 배치될 수 있다. 대향전극(230)은 복수의 유기발광소자(OLED)들에 있어서 일체(一體)로 형성되어 복수의 화소전극(210)에 대응할 수 있다.
화소전극(210)이 반사전극, 대향전극(230)이 투광성 전극으로 구비되는 경우, 중간층(220)에서 방출되는 광은 대향전극(230) 측으로 방출되어, 디스플레이 장치는 전면(全面) 발광형이 될 수 있다. 화소전극(210)이 투명 또는 반투명 전극으로 구성되고, 대향전극(230)이 반사 전극으로 구성되는 경우, 중간층(220)에서 방출된 광은 기판(100) 측으로 방출되어, 디스플레이 장치는 배면 발광형이 될 수 있다. 그러나, 본 실시예는 이에 한정되지 않는다. 본 실시예의 디스플레이 장치는 전면 및 배면 양 방향으로 광을 방출하는 양면 발광형일 수도 있다.
본 실시예에 있어서, 보조 화소(Pa)의 기판(100)과 반도체층(1130) 사이 및 기판(100)과 배선부(DW) 사이에 차단층(BSM)이 배치된다. 더 정확하게는 상기한 컴포넌트(20)와 반도체층(1130) 사이 및 컴포넌트(20)와 배선부(DW) 사이에 차단층(BSM)을 배치하여 컴포넌트(20)의 광신호나 음향신호에 의해 보조 박막 트랜지스터(TFT')와 배선부(DW)가 교란되지 않도록 하는 것이며, 특히 보조 박막 트랜지스터(TFT')의 반도체층(1130)에 대해서는 도 6에서 보인 바와 같이 반도체층(1130)의 전체 영역을 차단층(BSM)이 다 가려서 보호해주게 된다.
그러므로, 이와 같은 구조에 의하면, 컴포넌트(20)의 광신호나 음향신호에 의해 누설전류가 발생할 수 있는 위험을 차단층(BSM)으로 막아서 방지할 수 있다. 특히 보조 박막트랜지스터(TFT')의 반도체층(1130)은 누설전류 발생에 민감하기 때문에 이를 충분히 방지하기 위해서는 차단층(BSM)의 두께를 800Å 이상으로 형성해야 하는데, 이때 차단층(BSM)의 두께에 의한 단차 때문에 생길 수 있는 반도체층(1130) 단선의 위험은 도 6에서 설명한 바와 같이 반도체층(1130) 전체 영역을 차단층(BSM)이 같은 패턴으로 따라가면서 다 가려주도록 함으로써 해소시킨다.
따라서, 차단층(BSM)으로 컴포넌트(20)의 신호에 의한 누설전류 발생을 충분히 막아 센서영역(SA)에서도 컴포넌트(20)의 작동과 이미지 구현을 원활하게 수행할 수 있게 하며, 단차에 의한 반도체층(1130)의 단선 문제도 원천적으로 생기지 않도록 할 수 있게 된다.
한편, 본 실시예에서는 차단층(BSM)이 반도체층(1130)의 패턴과 동일한 패턴으로 형성된 경우를 예시하였는데, 도 9a 내지 도 9d에 도시된 바와 같이 일부 상이한 패턴의 영역을 갖는 형태로 구성할 수도 있다. 즉, 반도체층(1130)의 전체 영역을 가려줄 수만 있으면, 차단층(BSM)이 반드시 동일한 패턴을 갖지 않더라도 누설전류 발생 방지 및 단선 억제의 기능을 충분히 수행할 수 있음을 보인 것이다.
또한, 전술한 실시예에서는 도 8에서 설명한 바와 같이 센서영역(SA)의 보조 박막트랜지스터(TFT')의 하방에만 차단층(BSM)이 있는 경우를 예시하였는데, 도 10에 도시된 바와 같이 메인 화소(Pm)의 메인 박막트랜지스터(TFT) 하부에도 보조 박막트랜지스터(TFT')의 차단층(BSM)과 동일한 물질로 동일한 패턴으로 차단층(BSM)을 배치할 수 있다. 즉, 메인 화소(Pm)는 컴포넌트(20)가 있는 센서 영역(SA)에 있는 것이 아니기 때문에 차단층(BSM)이 없어도 큰 문제는 되지 않으나, 컴포넌트(20)가 아닌 다른 외광에 의한 노이즈 혼입도 철저히 차단하려는 목적이라면 이 메인 화소(Pm)의 메인 박막트랜지스터(TFT)의 하부에도 차단층(BSM)을 배치하여 반도체층(1130)의 전체 영역을 다 가려주도록 할 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 표시장치 10:표시패널
100:기판 1130: 반도체층
TFT:메인 박막트랜지스터 TFT':보조 박막트랜지스터
SA: 센서영역 DA:표시영역
NDA:비표시영역 Pa:보조 화소
Pm: 메인화소 BSM: 차단층

Claims (20)

  1. 메인 화소를 구비한 표시영역 및 보조 화소와 투과부를 구비한 센서영역을 포함하는 기판과, 상기 투과부를 통해 상기 기판 너머로 소정 신호를 보내는 컴포넌트를 포함하며,
    상기 보조 화소는 반도체층이 포함된 보조 박막트랜지스터를 구비하고,
    상기 컴포넌트와 상기 보조 박막트랜지스터 사이에는 평면 상 상기 반도체층 전체를 가려주는 차단층이 배치된 표시 장치.
  2. 제 1 항에 있어서,
    상기 차단층은 상기 보조 박막트랜지스터의 상기 반도체층 패턴과 동일한 패턴을 가지는 표시 장치.
  3. 제 2 항에 있어서,
    상기 보조 박막트랜지스터의 상기 반도체층 패턴 폭 보다 상기 차단층의 패턴 폭이 더 넓은 표시 장치.
  4. 제 1 항에 있어서,
    상기 차단층은 상기 보조 박막트랜지스터의 상기 반도체층 패턴과 상이한 패턴을 포함하는 표시 장치.
  5. 제 1 항에 있어서,
    상기 차단층의 두께는 800Å 이상인 표시 장치.
  6. 제 1 항에 있어서,
    상기 보조 박막트랜지스터와 상기 차단층 사이 및, 상기 차단층과 상기 기판 사이에는 각각 버퍼층이 개재된 표시 장치.
  7. 제 1 항에 있어서,
    상기 보조 화소는 상기 보조 박막트랜지스터와 연결된 유기발광소자를 더 포함하는 표시 장치.
  8. 제 1 항에 있어서,
    상기 메인 화소는 반도체층이 포함된 메인 박막트랜지스터를 구비하며,
    상기 컴포넌트와 상기 메인 박막트랜지스터 사이에도 평면 상 상기 메인 박막트랜지스터의 반도체층 전체를 가려주는 차단층이 배치된 표시 장치.
  9. 제 8 항에 있어서,
    상기 메인 화소는 상기 메인 박막트랜지스터와 연결된 유기발광소자를 더 포함하는 표시 장치.
  10. 제 1 항에 있어서,
    상기 신호는 광신호와 음향신호 중 어느 하나를 포함하는 표시 장치.
  11. 기판 상에 메인 화소를 구비한 표시영역 및 보조 화소와 투과부를 구비한 센서영역을 형성하는 단계와, 상기 기판의 한 쪽편에 상기 투과부를 통해 상기 기판 너머로 소정 신호를 보내는 컴포넌트를 배치하는 단계 및, 상기 컴포넌트와 상기 보조 화소 사이에 차단층을 형성하는 단계를 포함하며,
    상기 보조 화소에 반도체층이 포함된 보조 박막트랜지스터를 형성하고,
    상기 차단층을 평면 상 상기 보조 박막트랜지스터의 상기 반도체층 전체를 가려주도록 배치하는 표시 장치의 제조방법.
  12. 제 11 항에 있어서,
    상기 차단층을 상기 보조 박막트랜지스터의 상기 반도체층 패턴과 동일한 패턴으로 형성하는 표시 장치의 제조방법.
  13. 제 12 항에 있어서,
    상기 보조 박막트랜지스터의 상기 반도체층 패턴 폭 보다 상기 차단층의 패턴 폭이 더 넓게 형성하는 표시 장치의 제조방법.
  14. 제 11 항에 있어서,
    상기 차단층을 상기 보조 박막트랜지스터의 상기 반도체층 패턴과 상이한 패턴으로 형성하는 표시 장치의 제조방법.
  15. 제 11 항에 있어서,
    상기 차단층의 두께를 800Å 이상으로 형성하는 표시 장치의 제조방법.
  16. 제 11 항에 있어서,
    상기 보조 박막트랜지스터와 상기 차단층 사이 및, 상기 차단층과 상기 기판 사이에 각각 버퍼층을 개재시키는 표시 장치의 제조방법.
  17. 제 11 항에 있어서,
    상기 보조 화소는 상기 보조 박막트랜지스터와 연결된 유기발광소자를 더 포함하는 표시 장치의 제조방법.
  18. 제 11 항에 있어서,
    상기 메인 화소에 반도체층이 포함된 메인 박막트랜지스터를 형성하며,
    상기 컴포넌트와 상기 메인 박막트랜지스터 사이에도 평면 상 상기 메인 박막트랜지스터의 상기 반도체층 전체를 가려주는 차단층을 배치하는 표시 장치의 제조방법.
  19. 제 18 항에 있어서,
    상기 메인 화소는 상기 메인 박막트랜지스터와 연결된 유기발광소자를 더 포함하는 표시 장치의 제조방법.
  20. 제 11 항에 있어서,
    상기 신호는 광신호와 음향신호 중 어느 하나를 포함하는 표시 장치의 제조방법.
KR1020190005858A 2019-01-16 2019-01-16 표시 장치 및 그 제조방법 KR20200089380A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190005858A KR20200089380A (ko) 2019-01-16 2019-01-16 표시 장치 및 그 제조방법
US16/551,076 US11271055B2 (en) 2019-01-16 2019-08-26 Display apparatus including a blocking layer and method of manufacturing the same
CN201910963085.6A CN111446272A (zh) 2019-01-16 2019-10-11 显示装置
US17/592,658 US11737319B2 (en) 2019-01-16 2022-02-04 Display apparatus including a blocking layer and method of manufacturing the same
US18/219,828 US20230363213A1 (en) 2019-01-16 2023-07-10 Display apparatus including a blocking layer and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190005858A KR20200089380A (ko) 2019-01-16 2019-01-16 표시 장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20200089380A true KR20200089380A (ko) 2020-07-27

Family

ID=71516860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190005858A KR20200089380A (ko) 2019-01-16 2019-01-16 표시 장치 및 그 제조방법

Country Status (3)

Country Link
US (3) US11271055B2 (ko)
KR (1) KR20200089380A (ko)
CN (1) CN111446272A (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200089380A (ko) 2019-01-16 2020-07-27 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
KR20200090299A (ko) * 2019-01-18 2020-07-29 삼성디스플레이 주식회사 디스플레이 패널 및 이를 포함한 디스플레이 장치
KR20200097871A (ko) * 2019-02-08 2020-08-20 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
US11210051B2 (en) * 2019-03-11 2021-12-28 Chengdu Boe Optoelectronics Technology Co., Ltd. Display device and operation method thereof
KR20200115888A (ko) * 2019-03-28 2020-10-08 삼성디스플레이 주식회사 표시 장치
KR20200131397A (ko) * 2019-05-13 2020-11-24 삼성디스플레이 주식회사 표시 장치
CN110649074B (zh) * 2019-09-25 2021-10-01 上海天马有机发光显示技术有限公司 一种显示面板和显示装置
CN116867324A (zh) * 2019-09-30 2023-10-10 武汉天马微电子有限公司 有机发光显示面板及有机发光显示装置
CN110828683B (zh) * 2019-10-28 2021-07-06 深圳市华星光电半导体显示技术有限公司 Oled器件及其制备方法
US11515365B2 (en) * 2020-05-07 2022-11-29 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device
CN111653590B (zh) * 2020-05-07 2022-08-05 Oppo（重庆）智能科技有限公司 显示模组、显示屏组件以及电子设备
KR20210142055A (ko) * 2020-05-15 2021-11-24 삼성디스플레이 주식회사 표시 장치
JP2022040814A (ja) * 2020-08-31 2022-03-11 シャープセミコンダクターイノベーション株式会社 画像表示素子
KR20220031795A (ko) * 2020-09-03 2022-03-14 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5014971B2 (ja) * 2007-12-19 2012-08-29 ソニーモバイルディスプレイ株式会社 ディスプレイ装置
KR101635746B1 (ko) * 2009-10-20 2016-07-05 삼성디스플레이 주식회사 센서 어레이 기판, 이를 포함하는 표시장치 및 이의 제조 방법
KR101794656B1 (ko) * 2010-08-20 2017-11-08 삼성디스플레이 주식회사 센서 어레이 기판, 이를 포함하는 표시장치 및 이의 제조 방법
KR20120111637A (ko) * 2011-04-01 2012-10-10 삼성디스플레이 주식회사 광 감지 센서
KR20150019620A (ko) * 2013-08-14 2015-02-25 삼성디스플레이 주식회사 유기발광 표시 장치
KR20150080257A (ko) 2013-12-31 2015-07-09 엘지디스플레이 주식회사 유기발광 표시장치
KR102471668B1 (ko) * 2014-11-10 2022-11-29 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 제조방법
KR102193886B1 (ko) * 2014-11-12 2020-12-23 엘지디스플레이 주식회사 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
KR102294592B1 (ko) 2014-11-12 2021-08-27 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR102315094B1 (ko) * 2014-11-13 2021-10-20 엘지디스플레이 주식회사 고 개구율 유기발광 다이오드 표시장치 및 그 제조방법
KR102237139B1 (ko) 2014-12-02 2021-04-08 엘지디스플레이 주식회사 복합층 구조의 차광층을 구비한 산화물 반도체를 포함하는 박막 트랜지스터 기판
US9864400B2 (en) 2015-10-30 2018-01-09 Essential Products, Inc. Camera integrated into a display
KR102536252B1 (ko) * 2016-03-25 2023-05-25 삼성디스플레이 주식회사 표시장치 및 표시장치 제조방법
KR102636734B1 (ko) * 2016-09-07 2024-02-14 삼성디스플레이 주식회사 유기발광 표시장치
KR102373566B1 (ko) * 2016-09-23 2022-03-14 삼성디스플레이 주식회사 표시 장치
KR20180088099A (ko) 2017-01-26 2018-08-03 삼성전자주식회사 전자 장치에 있어서 광 검출 장치 및 방법
US20190245011A1 (en) * 2018-02-06 2019-08-08 Innolux Corporation Display device
KR20200089380A (ko) * 2019-01-16 2020-07-27 삼성디스플레이 주식회사 표시 장치 및 그 제조방법

Also Published As

Publication number Publication date
US20200227494A1 (en) 2020-07-16
US11737319B2 (en) 2023-08-22
US11271055B2 (en) 2022-03-08
US20230363213A1 (en) 2023-11-09
US20220157906A1 (en) 2022-05-19
CN111446272A (zh) 2020-07-24

Similar Documents

Publication Publication Date Title
KR20200089380A (ko) 표시 장치 및 그 제조방법
EP3664145B1 (en) Display panel
US11251235B2 (en) Display panel
US11877494B2 (en) Display apparatus having a number of the plurality of grooves overlapping a light emitting region
KR20200066502A (ko) 표시 패널
KR20200021029A (ko) 표시 패널
KR20200089379A (ko) 유기발광표시장치
KR20190085191A (ko) 표시 장치
KR20200090299A (ko) 디스플레이 패널 및 이를 포함한 디스플레이 장치
KR20200034902A (ko) 표시 패널
KR20200015868A (ko) 표시 패널
KR20200135637A (ko) 디스플레이 장치
CN111326554A (zh) 显示装置
KR20200131400A (ko) 표시 장치 및 표시 장치의 제조방법
KR20200115888A (ko) 표시 장치
US11038003B2 (en) Foldable display apparatus
US11877477B2 (en) Organic light-emitting display apparatus
KR20200108212A (ko) 표시 패널
KR20200108146A (ko) 디스플레이 패널 및 이를 포함한 디스플레이 장치
KR20200131396A (ko) 표시 장치
KR20210032598A (ko) 표시 패널
KR20210003363A (ko) 디스플레이 패널 및 이를 포함한 디스플레이 장치
KR20210088042A (ko) 표시 장치
CN218004860U (zh) 显示面板
KR20230037107A (ko) 표시 패널 및 이를 구비하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal