KR102272214B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102272214B1
KR102272214B1 KR1020150007001A KR20150007001A KR102272214B1 KR 102272214 B1 KR102272214 B1 KR 102272214B1 KR 1020150007001 A KR1020150007001 A KR 1020150007001A KR 20150007001 A KR20150007001 A KR 20150007001A KR 102272214 B1 KR102272214 B1 KR 102272214B1
Authority
KR
South Korea
Prior art keywords
metal layer
layer
insulating layer
display area
wiring
Prior art date
Application number
KR1020150007001A
Other languages
English (en)
Other versions
KR20160087978A (ko
Inventor
박진석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150007001A priority Critical patent/KR102272214B1/ko
Priority to US14/920,800 priority patent/US9412803B2/en
Publication of KR20160087978A publication Critical patent/KR20160087978A/ko
Application granted granted Critical
Publication of KR102272214B1 publication Critical patent/KR102272214B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3297—
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

표시 장치는 표시 영역과 비표시 영역을 포함하는 기판과, 비표시 영역에 형성된 패드 전극부를 포함한다. 패드 전극부는 제1 금속층과 제2 금속층 및 더미 금속층을 포함한다. 제1 금속층은 나란히 정렬된 단자들과, 단자들 사이를 지나는 배선을 포함하고, 절연막으로 덮인다. 제2 금속층은 절연막 위에 형성되며 단자들 각각에 연결된다. 더미 금속층은 단자와 제2 금속층 사이와, 배선을 덮는 절연막의 상부 중 어느 한 곳에 형성된다.

Description

표시 장치 {DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 구동 칩과 연결되는 패드 전극에 관한 것이다.
액정 표시 장치(LCD)와 유기 발광 표시 장치(OLED)로 대표되는 평판 표시 장치는 기본적으로 표시 패널과 구동 칩 및 인쇄회로기판을 포함한다. 표시 패널은 복수의 스캔선 및 복수의 데이터선을 포함하는 복수의 신호선과, 복수의 신호선에 연결된 복수의 박막 트랜지스터 및 복수의 화소를 포함한다.
구동 칩은 데이터 드라이버 또는 스캔 드라이버로 기능하며, 칩 온 글라스(chip on glass, COG) 방식으로 표시 패널의 기판 위에 실장될 수 있다. 인쇄회로기판은 구동 칩 제어를 위한 신호를 구동 칩으로 출력하며, 휘어짐이 가능한 연성인쇄회로(flexible printed circuit, FPC)로 구성될 수 있다.
표시 패널은 표시 영역과 비표시 영역으로 구분되고, 비표시 영역에 패드 전극이 형성된다. 패드 전극은 이방성 도전 필름(anisotropic conductive film, ACF)을 매개로 구동 칩의 범프와 연결된다.
패드 전극 위로 이방성 도전 필름을 배치하고, 구동 칩을 가압하여 구동 칩을 부착할 때, 패드 전극과 범프 사이에 정렬 오류(align miss)가 발생할 수 있다. 이 경우 이방성 도전 필름 내부의 도전 볼이 패드 전극 바깥의 절연막을 누르면서 절연막에 크랙이 발생할 수 있다. 그리고 절연막의 크랙을 통해 외부의 습기가 침투하여 절연막 하부 배선들의 부식과 단선을 유발할 수 있다.
본 발명은 패드 전극과 구동 칩의 범프 사이에 정렬 오류가 발생하더라도 절연막에 크랙이 생기지 않도록 함으로써 절연막 크랙에 따른 배선들의 부식과 단선을 방지할 수 있는 표시 장치를 제공하고자 한다.
본 발명의 일 실시예에 따른 표시 장치는 표시 영역과 비표시 영역을 포함하는 기판과, 비표시 영역에 형성된 패드 전극부를 포함한다. 패드 전극부는 제1 금속층과 제2 금속층 및 더미 금속층을 포함한다. 제1 금속층은 나란히 정렬된 단자들과, 단자들 사이를 지나는 배선을 포함하고, 절연막으로 덮인다. 제2 금속층은 절연막 위에 형성되며 단자들 각각에 연결된다. 더미 금속층은 단자와 제2 금속층 사이와, 배선을 덮는 절연막의 상부 중 어느 한 곳에 형성된다.
단자들은 2열의 지그재그 패턴으로 배열될 수 있고, 배선은 단자들 각각을 표시 영역의 신호선들과 연결할 수 있다.
절연막은 단자의 일측에 치우쳐 위치하는 비아 홀을 형성할 수 있고, 제2 금속층은 비아 홀에 의해 단자와 접촉할 수 있다. 더미 금속층은 단자와 제2 금속층 사이에 형성될 수 있으며, 비아 홀과 평면상 거리를 두고 위치할 수 있다.
더미 금속층은 절연막에 의해 단자 및 제2 금속층과 절연될 수 있다. 제2 금속층의 표면은 배선을 덮는 절연막의 표면보다 기판으로부터 3,000Å 내지 10,000Å 높게 위치할 수 있다.
제1 금속층은 제1 게이트 절연막 위에서 표시 영역의 게이트 전극 및 제1 스토리지 축전판과 같은 물질로 형성될 수 있다. 더미 금속층은 제2 게이트 절연막 위에서 표시 영역의 제2 스토리지 축전판과 같은 물질로 형성될 수 있다. 제2 금속층은 층간 절연막 위에서 표시 영역의 소스 전극 및 드레인 전극과 같은 물질로 형성될 수 있다.
다른 한편으로, 더미 금속층은 절연막 위에서 배선과 중첩될 수 있고, 제2 금속층과 같은 물질로 형성될 수 있다. 제1 금속층은 제1 게이트 절연막 위에서 표시 영역의 게이트 전극 및 제1 스토리지 축전판과 같은 물질로 형성될 수 있다. 제2 금속층과 더미 금속층은 층간 절연막 위에서 표시 영역의 소스 전극 및 드레인 전극과 같은 물질로 형성될 수 있다.
표시 장치는 패드 전극부 위에 실장된 구동 칩을 더 포함할 수 있다. 구동 칩의 출력 단자는 범프 본딩 방식으로 패드 전극부에 고정될 수 있다.
본 발명의 실시예에 따르면, 구동 칩을 가압하는 과정에서 범프가 배선을 향해 치우치는 정렬 오류가 발생하는 경우에도 도전 볼이 절연막을 가압하지 않도록 할 수 있다. 따라서 배선을 덮는 절연막에 크랙이 발생하는 것을 방지할 수 있고, 크랙에 따른 배선들의 부식과 단선을 효과적으로 예방할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 도 1에 도시한 표시 패널 중 제2 배선부의 패드 전극부를 나타낸 평면도이다.
도 3은 도 2의 Ⅲ-Ⅲ선을 기준으로 절개한 단면도이다.
도 4는 도 2의 Ⅳ-Ⅳ선을 기준으로 절개한 단면도이다.
도 5는 도 3에 도시한 패드 전극부와 구동 칩의 범프를 도시한 단면도이다.
도 6은 본 발명의 제2 실시예에 따른 표시 장치 중 패드 전극부를 나타낸 평면도이다.
도 7은 도 6의 Ⅶ-Ⅶ선을 기준으로 절개한 단면도이다.
도 8은 도 7에 도시한 패드 전극부와 구동 칩의 범프를 도시한 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
명세서 전체에서 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때 이는 다른 부분의 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 그리고 "~위에"라 함은 대상 부분의 위 또는 아래에 위치하는 것을 의미하며, 반드시 중력 방향을 기준으로 상측에 위치하는 것을 의미하지 않는다.
명세서 전체에서 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 도면에 나타난 각 구성의 크기 및 두께 등은 설명의 편의를 위해 임의로 나타낸 것이므로, 본 발명은 도시한 바로 한정되지 않는다.
도 1은 본 발명의 제1 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참고하면, 표시 장치(100)는 표시 패널(110)과 구동 칩(150) 및 인쇄회로기판(160)을 포함한다. 표시 장치(100)는 액정 표시 장치(LCD) 또는 유기 발광 표시 장치(OLED)일 수 있으며, 아래에서는 표시 장치(100)가 유기 발광 표시 장치인 경우를 예로 들어 설명한다.
표시 패널(110)은 기판(120)과, 기판(120) 위에 형성된 표시부(130)와, 표시부(130)를 밀봉하는 밀봉부(140)를 포함한다. 표시부(130)에는 복수의 스캔선과 복수의 데이터선 및 복수의 구동 전압선을 포함하는 복수의 신호선이 형성되며, 각 화소마다 스캔선과 데이터선 및 구동 전압선에 연결되는 적어도 두 개의 박막 트랜지스터와 적어도 하나의 스토리지 커패시터가 형성된다.
유기 발광 다이오드는 구동 박막 트랜지스터에 전기적으로 연결되며, 애노드와 유기 발광층 및 캐소드를 포함한다. 애노드와 캐소드에서 유기 발광층으로 정공과 전자를 주입하면, 유기 발광층 내부에서 정공과 전자가 결합된 여기자(exciton)가 생성되고, 여기자가 여기 상태로부터 기저 상태로 떨어질 때 발생하는 에너지에 의해 빛이 방출된다.
밀봉부(140)는 실런트에 의해 기판(120)에 접합되는 밀봉 기판으로 구성되거나, 무기막과 유기막을 반복하여 적층한 박막 봉지(thin film encapsulation)로 구성될 수 있다. 밀봉부(140)는 표시부(130)를 밀봉시켜 외기와의 접촉을 차단한다.
표시 패널(110) 중 표시부(130)가 형성된 영역이 표시 영역이 되고, 표시부(130) 이외의 영역은 비표시 영역이 된다. 비표시 영역에 칩 온 글라스(chip on glass, COG) 방식의 구동 칩(150)이 실장되고, 표시 패널(110)의 가장자리에 인쇄회로기판(printed circuit board, PCB)(160)이 연결된다. 인쇄회로기판(160)은 휘어짐이 가능한 연성 인쇄회로(flexible printed circuit, FPC)로 구성될 수 있다.
구동 칩(150)은 입력 단자와 출력 단자를 포함한다. 구동 칩(150)의 입력 단자는 기판(120) 위에 형성된 제1 배선부(170)를 통해 인쇄회로기판(160)과 전기적으로 연결된다. 구동 칩(150)의 출력 단자는 기판(120) 위에 형성된 제2 배선부(180)를 통해 표시부(130)에 구비된 복수의 신호선 중 특정 신호선들과 전기적으로 연결된다. 예를 들어, 구동 칩(150)이 데이터 드라이버로 기능하는 경우, 구동 칩(150)의 출력 단자는 복수의 데이터선과 전기적으로 연결된다.
제2 배선부(180)의 단부에는 패드 전극부(도시하지 않음)가 형성되며, 구동 칩(150)의 출력 단자는 범프 본딩(bump bonding) 방식으로 패드 전극부 위에 고정된다.
도 2는 도 1에 도시한 표시 패널 중 제2 배선부의 패드 전극부를 나타낸 평면도이고, 도 3과 도 4는 각각 도 2의 Ⅲ-Ⅲ선과 Ⅳ-Ⅳ선을 기준으로 절개한 단면도이다. 도 3에서는 표시 영역과 패드 전극부를 함께 도시하였다.
도 2 내지 도 4를 참고하면, 패드 전극부(200)는 제1 금속층(210), 절연막(220), 제2 금속층(230), 및 더미 금속층(240)을 포함한다. 제1 금속층(210)은 대략 직사각 형상의 단자(211)와, 단자(211)와 표시 영역(DA)의 신호선을 연결하는 배선(212)을 포함한다. 복수의 배선(212)은 전술한 제2 배선부(180)를 구성하며, 서로간 거리를 두고 나란하게 형성된다.
제한된 영역에 보다 많은 수의 단자(211)를 배치하기 위하여, 단자(211)는 2열의 지그재그 패턴으로 배열될 수 있다. 즉 1열의 단자들(211) 아래에 2열의 단자들(211)이 위치하며, 2열의 단자들(211)과 연결된 배선(212)은 1열의 단자들(211) 사이를 지나간다.
절연막(220)은 제1 금속층(210)을 덮어 보호하며, 단자(211) 각각을 노출시키는 비아 홀(225)을 형성한다. 절연막(220)에 형성된 비아 홀(225)은 통전 기능을 제공하는 최소의 크기로 형성될 수 있다. 예를 들어, 두 개의 비아 홀(225)이 단자(211)의 일측에 치우쳐 위치할 수 있고, 단자(211) 가운데 비아 홀(225)에 의해 노출되는 영역은 전체 단자(211) 면적의 1/5 이하가 될 수 있다.
절연막(220) 위에 단자(211) 각각에 대응하는 제2 금속층(230)이 형성된다. 제2 금속층(230)은 비아 홀(225)을 통해 단자(211)와 접하며, 단자(211)보다 크게 형성될 수 있다. 제2 금속층(230)은 실제 패드로 기능하는 부분으로서, 이방성 도전 필름에 포함된 도전 볼을 통해 구동 칩(150)의 범프와 연결된다.
더미 금속층(240)은 단자(211)와 제2 금속층(230) 사이에 형성된다. 더미 금속층(240)은 단자(211) 및 제2 금속층(230) 모두와 절연될 수 있다. 이를 위해 절연막(220)은 제1 금속층(210)을 덮는 제1 절연막(123)과, 더미 금속층(240)을 덮는 제2 절연막(124)을 포함할 수 있다. 비아 홀(225)은 제1 및 제2 절연막(123, 124) 모두에 형성되고, 제2 금속층(230)은 제2 절연막(124) 위에 형성된다.
더미 금속층(240)은 비아 홀(225)과 평면상 거리(d1)를 두고 위치할 수 있다. 즉 더미 금속층(240)은 비아 홀(225)과 중첩되지 않으며, 비아 홀(225)에 의해 노출되지 않은 단자(211)의 대부분을 덮을 수 있다. 단자(211)와 제2 금속층(230) 사이에 더미 금속층(240)이 위치함에 따라, 제2 금속층(230)은 더미 금속층(240)의 두께만큼 기판(120)으로부터 높게 형성된다.
구체적으로, 제2 금속층(230)의 표면은 배선(212)을 덮는 절연막(220)의 표면으로부터 d2의 높이 차를 가진다. 높이 차(d2)는 더미 금속층(240)의 두께에 제2 금속층(230)의 두께를 더한 값으로서, 대략 8,800Å 내지 9,000Å이 될 수 있다. 높이 차(d2)는 이방성 도전 필름에 포함된 도전 볼이 압력에 의해 변형되는 정도보다 크며, 대략 3,000Å 이상 10,000Å 이하일 수 있다.
도 5는 도 3에 도시한 패드 전극부와 구동 칩의 범프를 도시한 단면도이다.
도 5를 참고하면, 제2 금속층(230)은 이방성 도전 필름을 매개로 구동 칩의 범프(155)와 접속된다. 이방성 도전 필름은 복수의 도전 볼(190)을 포함하는 접착 필름으로서, 구동 칩을 가압할 때 도전 볼(190)이 제2 금속층(230)과 범프(155) 사이에서 압착되면서 제2 금속층(230)과 범프(155)를 통전시킨다.
구동 칩을 가압하는 과정에서 범프(155)가 제2 금속층(230) 바로 위에 정렬되지 않고 배선(212)을 향해 치우치는 정렬 오류(align miss)가 발생할 수 있다. 본 실시예에서는 배선(212)을 덮는 절연막(220)의 표면이 제2 금속층(230)의 표면으로부터 d2의 높이 차(대략 3,000Å 내지 10,000Å)를 두고 낮게 위치함에 따라, 절연막(220) 위의 도전 볼(190)이 절연막(220)을 가압하지 않는다.
도전 볼(190)의 직경은 대략 2㎛(20,000Å)이며, 압력에 의해 눌리는 정도는 대략 3,000Å 내지 4,000Å이다. 배선(212)을 덮는 절연막(220)의 표면이 제2 금속층(230)의 표면으로부터 d2의 높이 차를 두고 낮게 위치하므로, 구동 칩의 압력이 범프(155)로 전달되어 제2 금속층(230) 위의 도전 볼(190)을 누를 때, 절연막(220) 위의 도전 볼(190)은 범프(155)와 접하지 않으며, 범프(155)와 접하더라도 가압되지 않는다.
따라서 본 실시예의 표시 장치(100)는 배선(212)을 덮는 절연막(220)에 크랙이 발생하는 것을 방지할 수 있고, 크랙에 따른 배선(212)의 부식과 단선을 효과적으로 예방할 수 있다.
전술한 구성의 패드 전극부(200)는 표시부(130) 가운데 박막 트랜지스터 및 스토리지 커패시터를 구성하는 요소들과 같은 층에서 같은 물질로 형성될 수 있다.
도 3을 참고하면, 기판(120) 위에 버퍼층(121)이 형성된다. 버퍼층(121)은 기판(120)을 통한 불순 원소의 침투를 방지하며, 기판(120)의 상부에 평탄면을 제공하는 기능을 한다. 버퍼층(121)은 SiO2, SiNx 등의 무기물 또는 폴리이미드, 폴리에스테르, 아크릴 등의 유기물을 포함할 수 있다.
버퍼층(121) 위에 박막 트랜지스터(TFT)가 형성된다. 박막 트랜지스터(TFT)는 활성층(131), 게이트 전극(132), 소스 전극(133), 및 드레인 전극(134)을 포함한다. 활성층(131)은 폴리실리콘 또는 산화물 반도체로 형성될 수 있으며, 산화물 반도체의 경우 활성층(131) 위에 별도의 보호층이 추가될 수 있다. 활성층(131)은 채널 영역과, 채널 영역의 양측에 위치하며 불순물이 도핑된 소스 영역 및 드레인 영역을 포함한다.
활성층(131) 위에 제1 게이트 절연막(122)이 형성되고, 제1 게이트 절연막(122) 위에 게이트 전극(132)과 제1 스토리지 축전판(135) 및 제1 금속층(210)이 형성된다. 게이트 전극(132)은 활성층(131)의 채널 영역과 중첩된다. 제1 금속층(210)은 비표시 영역에 형성되며, 단자(211)와 배선(212)을 포함한다. 게이트 전극(132)과 제1 스토리지 축전판(135) 및 제1 금속층(210)은 Ag, Au, Cu, Ni, Pt, Pd, Al, 및 Mo 등을 포함할 수 있다.
게이트 전극(132)과 제1 스토리지 축전판(135) 및 제1 금속층(210) 위에 제2 게이트 절연막(123)이 형성된다. 제1 게이트 절연막(122)과 제2 게이트 절연막(123)은 SiO2, SiNx와 같은 무기물 또는 유기물을 포함할 수 있다. 제2 게이트 절연막(123) 위에 제2 스토리지 축전판(136)과 더미 금속층(240)이 형성된다.
제2 스토리지 축전판(136)은 제1 스토리지 축전판(135)과 중첩되며, 제1 및 제2 스토리지 축전판(135, 136)은 제1 게이트 절연막(122)을 유전체로 사용하는 스토리지 커패시터(Cst)를 구성한다. 더미 금속층(240)은 단자(211)와 중첩되고, 단자(211)보다 작게 형성된다. 제2 스토리지 축전판(136)과 더미 금속층(240)은 게이트 전극(132)과 같은 물질을 포함할 수 있다.
제2 스토리지 축전판(136)과 더미 금속층(240) 위에 층간 절연막(124)이 형성된다. 층간 절연막(124)은 SiO2, SiNx와 같은 무기물을 포함하며, SiO2층과 SiNx층의 2층 구조로 형성될 수 있다. 층간 절연막(124) 위에 소스 전극(133)과 드레인 전극(134) 및 제2 금속층(230)이 형성된다.
이때 소스 전극(133)과 드레인 전극(134)은 층간 절연막(124)과 제1 및 제2 게이트 절연막(122, 123)에 형성된 비아 홀을 통해 활성층(131)의 소스 영역 및 드레인 영역과 각각 접한다. 그리고 제2 금속층(230)은 층간 절연막(124)과 제2 게이트 절연막(123)에 형성된 비아 홀(225)을 통해 제1 금속층(210)의 단자(211)와 접한다. 소스 전극(133)과 드레인 전극(134)은 Mo/Al/Mo 또는 Ti/Al/Ti와 같은 다층 금속막으로 형성될 수 있다.
박막 트랜지스터(TFT)는 패시베이션층(125)으로 덮여 보호되며, 유기 발광 다이오드(OLED)와 전기적으로 연결되어 유기 발광 다이오드(OLED)를 구동시킨다. 패시베이션층(125)은 무기 절연막 또는 유기 절연막으로 형성되며, 무기 절연막과 유기 절연막의 적층 구조로 형성될 수 있다. 무기 절연막은 SiO2, SiNx, Al2O3, TiO2, TaO5, HfO2, ZrO2 등을 포함할 수 있고, 유기 절연막은 폴리메타크릴산메틸(PMMA), 폴리스티렌(PS), 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자 등을 포함할 수 있다.
유기 발광 다이오드(OLED)는 패시베이션층(125) 위에 형성되며, 화소 전극(137)과 유기 발광층(138) 및 공통 전극(139)을 포함한다. 화소 전극(137)은 부화소마다 하나씩 제공되고, 패시베이션층(125)에 형성된 비아 홀을 통해 드레인 전극(134)과 접한다. 공통 전극(139)은 표시 영역(DA) 전체에 형성된다. 유기 발광층(138)은 발광층을 포함하며, 정공 주입층, 정공 수송층, 전자 수송층, 및 전자 주입층 가운데 적어도 하나를 포함할 수 있다. 부호 126은 화소 정의막을 나타낸다.
화소 전극(137)과 공통 전극(139) 중 어느 하나는 유기 발광층(138)으로 정공을 주입하는 애노드로 기능하고, 다른 하나는 전자를 주입하는 캐소드로 기능한다. 표시 장치(100)가 전면 발광형인 경우, 화소 전극(137)은 금속 반사막으로 형성되고, 공통 전극(139)은 투명 도전막 또는 반투명 도전막으로 형성된다. 유기 발광층(138)에서 방출된 빛은 화소 전극(137)에서 반사되고, 공통 전극(139)을 투과하여 외부로 방출된다.
금속 반사막은 Au, Ag, Mg, Al, Pt, Pd, Ni, Nd, Ir, Cr 등을 포함할 수 있다. 투명 도전막은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO, In2O3 등을 포함할 수 있다. 반투명 도전막은 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 등을 포함하는 금속 박막으로 형성될 수 있고, 반투명 도전막 위에 ITO, IZO, ZnO, In2O3 등의 투명막이 적층될 수 있다.
공통 전극(139) 위에 캡핑층(도시하지 않음)이 형성될 수 있다. 캡핑층은 유기 발광 다이오드(OLED)를 보호하고, 전면 발광형의 경우 굴절률 매칭을 통해 광 효율을 최적화하는 기능을 한다. 캡핑층은 α-NPD, NPB, TPD, m-MTDATA, Alq3, 또는 CuPc 등의 유기물을 포함할 수 있다.
캡핑층 위에 차단층(도시하지 않음)이 형성될 수 있다. 차단층은 LiF, MgF2, CaF2 등의 무기물을 포함할 수 있으며, 박막 봉지의 무기막을 형성하는 과정에서 사용되는 플라즈마에 의해 유기 발광 다이오드(OLED)가 손상되는 것을 방지할 수 있다. 캡핑층은 차단층과 마찬가지로 전면 발광형의 경우 굴절률 매칭을 통해 광 효율을 최적화하는 기능을 가질 수 있다.
도 6은 본 발명의 제2 실시예에 따른 표시 장치 중 패드 전극부를 나타낸 평면도이고, 도 7은 도 6의 Ⅶ-Ⅶ선을 기준으로 절개한 단면도이다. 도 7에서 표시 영역과 패드 전극부를 함께 도시하였다.
도 6과 도 7을 참고하면, 제2 실시예의 표시 장치는 더미 금속층(240)이 배선(212)을 덮는 절연막(220) 위에 형성되는 것을 제외하고 전술한 제1 실시예와 유사한 구성으로 이루어진다. 제1 실시예와 같은 부재에 대해서는 같은 도면 부호를 사용하며, 아래에서는 제1 실시예와 같은 구성에 대해 주로 설명한다.
제1 금속층(210)은 대략 직사각 형상의 단자(211)와, 단자(211)와 표시 영역(DA)의 신호선을 연결하는 배선(212)을 포함한다. 단자(211)는 2열의 지그재그 패턴으로 배열되고, 2열의 단자들(211)과 연결된 배선(212)은 1열의 단자들(211) 사이를 지나간다.
절연막(220)은 제1 금속층(210)을 덮어 보호하며, 단자(211) 각각을 노출시키는 비아 홀(225)을 형성한다. 비아 홀(225)은 단자(211)의 중앙부에서 하나씩 형성되고, 단자(211)의 거의 대부분을 노출시키도록 단자(211)보다 약간 작은 크기로 형성된다. 단자(211) 가운데 비아 홀(225)에 의해 노출되는 영역은 전체 단자(211) 면적의 2/3 이상이 될 수 있다.
절연막(220) 위에 제2 금속층(230)이 형성된다. 제2 금속층(230)은 비아 홀(225)을 통해 단자(211)와 접하며, 비아 홀(225) 및 단자(211)보다 크게 형성될 수 있다. 제2 금속층(230) 가운데 단자(211)와 접하는 중앙부는 실제 패드로 기능하는 부분으로서, 이방성 도전 필름에 포함된 도전 볼을 통해 구동 칩의 범프와 연결된다.
더미 금속층(240)은 배선(212)을 덮는 절연막(220) 위에 형성되며, 배선(212)과 중첩된다. 더미 금속층(240)은 제2 금속층(230)과 같은 물질로 형성될 수 있고, 배선(212)과 같은 폭으로 형성될 수 있다. 절연막(220) 위에 배선(212)과 중첩되는 더미 금속층(240)이 형성됨에 따라, 배선(212)이 형성된 부분의 최상부 표면은 더미 금속층(240)의 표면이 된다.
도 8은 도 7에 도시한 패드 전극부와 구동 칩의 범프를 도시한 단면도이다.
도 8을 참고하면, 제2 금속층(230)의 중앙부는 이방성 도전 필름을 매개로 구동 칩의 범프(155)와 접속된다. 구동 칩을 가압하는 과정에서 범프(155)가 제2 금속층(230) 바로 위에 정렬되지 않고 배선(212)을 향해 치우치는 정렬 오류가 발생할 수 있다.
배선(212)을 덮는 절연막(220) 위에 더미 금속층(240)이 형성되므로, 절연막(220) 위의 도전 볼(190)은 절연막(220)을 직접 가압하지 않고 더미 금속층(240)과 접하여 이를 가압한다. 무기물을 포함하는 절연막(220)은 취성을 가지며, 알루미늄을 포함하는 더미 금속층(240)은 연성을 가진다. 더미 금속층(240)은 도전 볼(190)의 압력에 의해 파손되면서 그 아래의 절연막(220)으로 압력이 전달되는 것을 차단한다.
따라서 본 실시예의 표시 장치 또한 배선(212)을 덮는 절연막(220)에 크랙이 발생하는 것을 방지할 수 있고, 크랙에 따른 배선(212)의 부식과 단선을 효과적으로 예방할 수 있다.
전술한 구성의 패드 전극부(200A)는 표시부(130) 가운데 박막 트랜지스터 및 스토리지 커패시터를 구성하는 요소들과 같은 층에서 같은 물질로 형성될 수 있다.
도 7을 참고하면, 제1 금속층(210)은 제1 게이트 절연막(122) 위에서 게이트 전극(132) 및 제1 스토리지 축전판(135)과 같은 물질로 형성될 수 있다. 제2 금속층(230)과 더미 금속층(240)은 층간 절연막(124) 위에서 소스 전극(133) 및 드레인 전극(134)과 같은 물질로 형성될 수 있다. 패드 전극부(200A)의 절연막(220)은 제2 게이트 절연막(123)과 층간 절연막(124)을 포함한다.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
100: 표시 장치 110: 표시 패널
120: 기판 130: 표시부
140: 밀봉부 150: 구동 칩
155: 범프 160: 인쇄회로기판
170: 제1 배선부 180: 제2 배선부
200, 200A: 패드 전극부 210: 제1 금속층
211: 단자 212: 배선
220: 절연막 225: 비아 홀
230: 제2 금속층 240: 더미 금속층

Claims (10)

  1. 표시 영역과 비표시 영역을 포함하는 기판; 및
    상기 비표시 영역에 형성된 패드 전극부를 포함하며,
    상기 패드 전극부는,
    나란히 정렬된 단자들과, 상기 단자들 사이를 지나는 배선을 포함하고, 절연막으로 덮이는 제1 금속층;
    상기 절연막 위에 형성되며 상기 단자들 각각에 연결되는 제2 금속층; 및
    상기 단자와 상기 제2 금속층 사이와, 상기 배선을 덮는 상기 절연막의 상부 중 어느 한 곳에 형성되는 더미 금속층
    을 포함하는 표시 장치.
  2. 제1항에 있어서,
    상기 단자들은 2열의 지그재그 패턴으로 배열되고,
    상기 배선은 상기 단자들 각각을 상기 표시 영역의 신호선들과 연결하는 표시 장치.
  3. 제1항에 있어서,
    상기 절연막은 상기 단자의 일측에 치우쳐 위치하는 비아 홀을 형성하며,
    상기 제2 금속층은 상기 비아 홀에 의해 상기 단자와 접촉하는 표시 장치.
  4. 제3항에 있어서,
    상기 더미 금속층은 상기 단자와 상기 제2 금속층 사이에 형성되며, 상기 비아 홀과 평면상 거리를 두고 위치하는 표시 장치.
  5. 제4항에 있어서,
    상기 더미 금속층은 상기 절연막에 의해 상기 단자 및 상기 제2 금속층과 절연되는 표시 장치.
  6. 제4항에 있어서,
    상기 제2 금속층의 표면은 상기 배선을 덮는 상기 절연막의 표면보다 상기 기판으로부터 3,000Å 내지 10,000Å 높게 위치하는 표시 장치.
  7. 제4항에 있어서,
    상기 제1 금속층은 제1 게이트 절연막 위에서 상기 표시 영역의 게이트 전극 및 제1 스토리지 축전판과 같은 물질로 형성되고,
    상기 더미 금속층은 제2 게이트 절연막 위에서 상기 표시 영역의 제2 스토리지 축전판과 같은 물질로 형성되며,
    상기 제2 금속층은 층간 절연막 위에서 상기 표시 영역의 소스 전극 및 드레인 전극과 같은 물질로 형성되는 표시 장치.
  8. 제1항에 있어서,
    상기 더미 금속층은 상기 절연막 위에서 상기 배선과 중첩되며, 상기 제2 금속층과 같은 물질로 형성되는 표시 장치.
  9. 제8항에 있어서,
    상기 제1 금속층은 제1 게이트 절연막 위에서 상기 표시 영역의 게이트 전극 및 제1 스토리지 축전판과 같은 물질로 형성되고,
    상기 제2 금속층과 상기 더미 금속층은 층간 절연막 위에서 상기 표시 영역의 소스 전극 및 드레인 전극과 같은 물질로 형성되는 표시 장치.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 패드 전극부 위에 실장된 구동 칩을 더 포함하며,
    상기 구동 칩의 출력 단자는 범프 본딩 방식으로 상기 패드 전극부에 고정되는 표시 장치.
KR1020150007001A 2015-01-14 2015-01-14 표시 장치 KR102272214B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150007001A KR102272214B1 (ko) 2015-01-14 2015-01-14 표시 장치
US14/920,800 US9412803B2 (en) 2015-01-14 2015-10-22 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150007001A KR102272214B1 (ko) 2015-01-14 2015-01-14 표시 장치

Publications (2)

Publication Number Publication Date
KR20160087978A KR20160087978A (ko) 2016-07-25
KR102272214B1 true KR102272214B1 (ko) 2021-07-02

Family

ID=56368102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150007001A KR102272214B1 (ko) 2015-01-14 2015-01-14 표시 장치

Country Status (2)

Country Link
US (1) US9412803B2 (ko)
KR (1) KR102272214B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102636736B1 (ko) * 2016-09-08 2024-02-15 삼성디스플레이 주식회사 표시 장치
KR102567483B1 (ko) * 2016-09-09 2023-08-16 삼성디스플레이 주식회사 표시 장치
KR102576557B1 (ko) * 2016-09-21 2023-09-11 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102578007B1 (ko) * 2016-12-19 2023-09-18 엘지디스플레이 주식회사 드라이버 집적회로 및 이를 포함하는 이형 표시장치
KR102402597B1 (ko) * 2017-10-20 2022-05-26 삼성디스플레이 주식회사 표시 장치
KR102512725B1 (ko) * 2018-02-28 2023-03-23 삼성디스플레이 주식회사 디스플레이 장치
KR102605586B1 (ko) * 2018-07-11 2023-11-24 삼성디스플레이 주식회사 디스플레이 장치
US10872944B2 (en) * 2018-11-26 2020-12-22 Samsung Display Co., Ltd. Display substrate, method of manufacturing display substrate, and display device including display substrate
KR102075741B1 (ko) * 2018-12-17 2020-02-10 엘지디스플레이 주식회사 표시패널
KR20200143565A (ko) * 2019-06-13 2020-12-24 삼성디스플레이 주식회사 표시 장치
KR20220084811A (ko) * 2020-12-14 2022-06-21 엘지디스플레이 주식회사 발광 소자, 그의 제조 방법 및 발광 소자를 포함하는 표시 장치 및 그의 제조 방법
KR20230164645A (ko) * 2021-04-08 2023-12-04 보에 테크놀로지 그룹 컴퍼니 리미티드 디스플레이 패널 및 디스플레이 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090108448A1 (en) 2007-10-25 2009-04-30 Jong-Bok Lee Metal pad of semiconductor device
US20090108446A1 (en) 2007-10-24 2009-04-30 Noriyuki Nagai Electrode structure for semiconductor chip
US20100059882A1 (en) 2005-02-15 2010-03-11 Shinya Suzuki Semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002196703A (ja) 2000-12-26 2002-07-12 Matsushita Electric Ind Co Ltd 半導体素子の実装構造及びその構造を有する液晶表示装置
KR100737896B1 (ko) 2001-02-07 2007-07-10 삼성전자주식회사 어레이 기판과, 액정표시장치 및 그 제조방법
KR20060131245A (ko) 2005-06-15 2006-12-20 삼성전자주식회사 표시장치
JP2007005536A (ja) * 2005-06-23 2007-01-11 Renesas Technology Corp 半導体装置
US8399989B2 (en) 2005-07-29 2013-03-19 Megica Corporation Metal pad or metal bump over pad exposed by passivation layer
DE102007050610A1 (de) * 2006-10-24 2008-05-08 Denso Corp., Kariya Halbleitervorrichtung, Verdrahtung einer Halbleitervorrichtung und Verfahren zum Bilden einer Verdrahtung
KR20080074586A (ko) 2007-02-09 2008-08-13 삼성전자주식회사 디스플레이 구동 칩에 연결된 배선 기판을 구비하는디스플레이 장치
KR101469485B1 (ko) * 2012-08-13 2014-12-05 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100059882A1 (en) 2005-02-15 2010-03-11 Shinya Suzuki Semiconductor device
US20090108446A1 (en) 2007-10-24 2009-04-30 Noriyuki Nagai Electrode structure for semiconductor chip
US20090108448A1 (en) 2007-10-25 2009-04-30 Jong-Bok Lee Metal pad of semiconductor device

Also Published As

Publication number Publication date
KR20160087978A (ko) 2016-07-25
US9412803B2 (en) 2016-08-09
US20160204184A1 (en) 2016-07-14

Similar Documents

Publication Publication Date Title
KR102272214B1 (ko) 표시 장치
US11575109B2 (en) Display device
US10644260B2 (en) Organic light emitting diodes displays including a polarization film and manufacturing method thereof
CN108281460B (zh) 触摸有机发光显示装置
KR102541445B1 (ko) 디스플레이 장치
CN106057848B (zh) 有机发光显示装置
US20210193777A1 (en) Display substrate and display device
CN108010938B (zh) 触摸有机发光显示装置
KR100579184B1 (ko) 유기전계발광표시장치
EP2835831B1 (en) Organic light emitting diode display
US9711746B2 (en) Organic light emitting diode display having an organic layer that includes layers of varied thicknesses
US9368751B2 (en) Organic light emitting display apparatus and method of manufacturing the same
KR102367954B1 (ko) 유기 발광 표시 장치
CN107193165B (zh) 显示装置
US11429215B2 (en) Electroluminescent display device
KR20200078176A (ko) 스트레쳐블 표시장치
KR20150002118A (ko) 플렉서블 타입 유기전계 발광소자
KR102263603B1 (ko) 유기 발광 표시 장치
KR20130053280A (ko) 씨오지 타입 플렉서블 유기발광소자
US20210134912A1 (en) Display Device
US20230232652A1 (en) Display Panel
KR102628847B1 (ko) 디스플레이 장치
KR102411327B1 (ko) 표시 장치
KR20210086143A (ko) 터치 디스플레이 장치
JP4826806B2 (ja) 発光装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant