KR102636736B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102636736B1
KR102636736B1 KR1020160115635A KR20160115635A KR102636736B1 KR 102636736 B1 KR102636736 B1 KR 102636736B1 KR 1020160115635 A KR1020160115635 A KR 1020160115635A KR 20160115635 A KR20160115635 A KR 20160115635A KR 102636736 B1 KR102636736 B1 KR 102636736B1
Authority
KR
South Korea
Prior art keywords
crack prevention
pattern
display area
alignment
prevention pattern
Prior art date
Application number
KR1020160115635A
Other languages
English (en)
Other versions
KR20180028585A (ko
Inventor
이근수
채경찬
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160115635A priority Critical patent/KR102636736B1/ko
Priority to US15/697,798 priority patent/US10405438B2/en
Priority to CN201710806887.7A priority patent/CN107808874B/zh
Publication of KR20180028585A publication Critical patent/KR20180028585A/ko
Application granted granted Critical
Publication of KR102636736B1 publication Critical patent/KR102636736B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0017—Casings, cabinets or drawers for electric apparatus with operator interface units
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8423—Metallic sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/503—Arrangements improving the resistance to shock
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/02—Flexible displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 비표시 영역의 크기를 줄일 수 있는 표시 장치에 관한 것으로, 표시 영역 및 표시 영역을 둘러싸는 비표시 영역을 갖는 기판; 기판에 연결된 구동부; 비표시 영역에 위치하며, 서로 마주보는 단부들을 갖는 적어도 하나의 제 1 크랙 방지 패턴; 비표시 영역에 위치한 얼라인 키를 포함하며; 얼라인 키의 적어도 일부는 적어도 하나의 제 1 크랙 방지 패턴의 서로 마주보는 단부들 사이에 위치한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 특히 비표시 영역의 크기를 줄일 수 있는 표시 장치에 대한 것이다.
최근에는 플렉서블(flexible) 기판에 표시부, 배선 등을 형성하여, 기판의 일부가 종이처럼 휘어져도 화상 표시가 가능하게 제조되는 플렉서블 표시 장치가 차세대 표시 장치로 주목 받고 있다.
플렉서블 표시 장치는 컴퓨터의 모니터 및 TV 뿐만 아니라 개인 휴대 기기까지 그 적용 범위가 다양해지고 있으며, 넓은 표시 면적을 가지면서도 감소된 부피 및 무게를 갖는 플렉서블 표시 장치에 대한 연구가 진행되고 있다. 특히, 유기 발광 표시 장치(Organic Light Emitting Display; OLED)는 액정 표시 장치(Liquid Crystal Display; LCD)와 달리 별도의 광원부가 필요하지 않는 자발광 표시 장치이다. 따라서, 유기 발광표시 장치에 플렉서블 기판을 사용하여, 휘어지기 쉽고 상대적으로 얇은 두께로 구현이 가능한 플렉서블 표시장치를 제조하려는 노력이 계속되고 있다.
본 발명은 표시 장치의 제조시 각종 구성 요소들 간의 정렬을 위해 기판의 비표시 영역에 배치되는 얼라인 키의 점유 면적을 줄임으로써 비표시 영역의 크기를 감소시킬 수 있는 표시 장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시 장치는, 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 갖는 기판; 상기 기판에 연결된 구동부; 상기 비표시 영역에 위치하며, 서로 마주보는 단부들을 갖는 적어도 하나의 제 1 크랙 방지 패턴; 상기 비표시 영역에 위치한 얼라인 키를 포함하며; 상기 얼라인 키의 적어도 일부는 상기 적어도 하나의 제 1 크랙 방지 패턴의 서로 마주보는 단부들 사이에 위치한다.
표시 장치는 상기 비표시 영역에 위치하며, 상기 적어도 하나의 제 1 크랙 방지 패턴보다 상기 표시 영역으로부터 더 멀리 위치한 적어도 하나의 제 2 크랙 방지 패턴을 더 포함한다.
상기 얼라인 키는 상기 적어도 하나의 제 2 크랙 방지 패턴과 상기 표시 영역 사이에 위치한다.
상기 제 2 크랙 방지 패턴은 상기 구동부와 마주보는 변을 제외한 표시 영역의 나머지 변을 둘러싼다.
상기 제 2 크랙 방지 패턴은 상기 표시 영역을 둘러싼다.
표시 장치는 상기 비표시 영역에 위치하며, 상기 적어도 하나의 제 1 크랙 방지 패턴보다 상기 표시 영역에 더 근접하게 위치한 제 3 크랙 방지 패턴을 더 포함한다.
상기 얼라인 키는 상기 적어도 하나의 제 2 크랙 방지 패턴과 상기 적어도 하나의 제 3 크랙 방지 패턴 사이에 위치한다.
상기 적어도 하나의 제 1 크랙 방지 패턴, 상기 적어도 하나의 제 2 크랙 방지 패턴 및 상기 적어도 하나의 제 3 크랙 방지 패턴을 포함한 복수의 크랙 방지 패턴들 중 서로 인접한 2개의 크랙 방지 패턴은 상기 표시 영역에 근접할수록 점진적으로 더 큰 간격 또는 점진적으로 더 작은 간격을 갖는다.
상기 적어도 하나의 제 1 크랙 방지 패턴, 상기 적어도 하나의 제 2 크랙 방지 패턴 및 상기 적어도 하나의 제 3 크랙 방지 패턴들을 포함한 복수의 크랙 방지 패턴들은 상기 표시 영역에 근접할수록 점진적으로 더 작은 두께 또는 점진적으로 더 큰 두께를 갖는다.
상기 얼라인 키는 복수의 얼라인 패턴들을 포함하며; 적어도 하나의 얼라인 패턴은 상기 적어도 하나의 제 1 크랙 방지 패턴의 서로 마주보는 단부들 사이에 위치한다.
인접한 얼라인 패턴들 간의 간격은 인접한 제 1 크랙 방지 패턴들 사이의 간격과 동일하거나 다르다.
서로 인접한 2개의 얼라인 패턴들은 상기 표시 영역에 근접할수록 점진적으로 더 큰 간격 또는 점진적으로 더 작은 간격을 갖는다.
상기 복수의 얼라인 패턴들은 상기 표시 영역에 근접할수록 점진적으로 더 큰 두께 또는 점진적으로 더 작은 두께를 갖는다.
상기 제 1 크랙 방지 패턴은 상기 얼라인 키와 동일한 물질 또는 서로 다른 물질로 이루어진다.
상기 제 1 크랙 방지 패턴 및 얼라인 키 중 적어도 하나는 금속 물질 또는 무기 물질을 포함한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명의 표시 장치는 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 갖는 기판; 상기 기판에 연결된 구동부; 상기 비표시 영역에 위치한 적어도 하나의 제 1 크랙 방지 패턴; 상기 비표시 영역에 위치하며, 상기 적어도 하나의 제 1 크랙 방지 패턴 보다 상기 표시 영역으로부터 더 멀리 위치한 적어도 하나의 제 2 크랙 방지 패턴; 및 상기 비표시 영역에 위치하며, 상기 적어도 하나의 제 1 크랙 방지 패턴보다 상기 표시 영역에 더 근접하게 위치한 적어도 하나의 제 3 크랙 방지 패턴을 포함하며; 상기 적어도 하나의 제 1 크랙 방지 패턴은 서로 마주보는 단부들을 가지며, 상기 단부들은 상기 제 2 크랙 방지 패턴과 상기 제 3 크랙 방지 패턴 사이에 위치한다.
표시 장치는 상기 적어도 하나의 제 2 크랙 방지 패턴과 상기 적어도 하나의 제 3 크랙 방지 패턴 사이에 위치한 얼라인 키를 더 포함한다.
상기 얼라인 키의 적어도 일부는 상기 적어도 하나의 제 1 크랙 방지 패턴의 서로 마주보는 단부들 사이에 위치한다.
상기 얼라인 키는 상기 적어도 다른 하나의 제 1 크랙 방지 패턴의 서로 마주보는 단부들 사이에 위치하지 않는다.
상기 적어도 하나의 제 1 크랙 방지 패턴 중 적어도 하나의 서로 마주 보는 단부들 간의 거리는 적어도 다른 하나의 서로 마주 보는 단부들 간의 거리와 동일하거나 다르다.
본 발명에 따른 액정 표시 장치 및 이의 제조 방법은 다음과 같은 효과를 제공한다.
본 발명에 따르면 얼라인 키의 적어도 일부가 크랙 방지 패턴의 서로 마주보는 단부들 사이에 위치한다. 따라서, 비표시 영역에서의 얼라인 키의 점유 면적이 줄어들 수 있다. 결과적으로, 비표시 영역이 줄어들 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 크랙 방지부 및 얼라인 키에 대한 상세 구성도이다.
도 3은 도 2의 A부에 대한 확대도이다.
도 4는 도 2의 B부에 대한 확대도이다.
도 5는 도 2의 C부에 대한 확대도이다.
도 6은 도 2의 D부에 대한 확대도이다.
도 7은 도 2의 E부에 대한 확대도이다.
도 8은 도 2의 F부에 대한 확대도이다.
도 9는 도 2의 G부에 대한 확대도이다.
도 10은 도 2의 H부에 대한 확대도이다.
도 11은 도 1의 화소에 대한 상세 구성도이다.
도 12는 도 11의 Ⅰ-Ⅰ`의 선을 따라 자른 단면도이다.
도 13은 도 4의 I-I`의 선을 따라 자른 단면의 한 실시예를 나타낸 도면이다.
도 14는 도 4의 I-I`의 선을 따라 자른 단면의 다른 실시예를 나타낸 도면이다.
도 15는 도 4의 I-I`의 선을 따라 자른 단면의 또 다른 실시예를 나타낸 도면이다.
도 16은 도 4의 I-I`의 선을 따라 자른 단면의 또 다른 실시예를 나타낸 도면이다.
도 17은 도 4의 I-I`의 선을 따라 자른 단면의 또 다른 실시예를 나타낸 도면이다.
도 18은 도 4의 I-I`의 선을 따라 자른 단면의 또 다른 실시예를 나타낸 도면이다.
도 19는 도 4의 I-I`의 선을 따라 자른 단면의 또 다른 실시예를 나타낸 도면이다.
도 20은 도 8의 I-I`의 선을 따라 자른 단면도이다.
도 21은 본 발명에 따른 얼라인 키의 다른 형상을 나타낸 도면이다.
도 22는 본 발명에 따른 얼라인 키의 또 다른 형상을 나타낸 도면이다.
도 23은 본 발명에 따른 얼라인 키의 또 다른 형상을 나타낸 도면이다.
도 24는 본 발명에 따른 얼라인 키의 또 다른 형상을 나타낸 도면이다.
도 25는 본 발명에 따른 얼라인 키의 또 다른 형상을 나타낸 도면이다.
도 26은 본 발명의 다른 실시예에 따른 크랙 방지 패턴 및 얼라인 키의 평면도이다.
도 27은 도 26의 I-I`의 선을 따라 자른 단면의 한 실시예를 나타낸 도면이다.
도 28은 도 26의 I-I`의 선을 따라 자른 단면의 다른 실시예를 나타낸 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 때, 이는 다른 부분 "바로 아래에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 아래에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성 요소를 포함한다고 할 때, 이는 특별히 그에 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
본 명세서에서 제 1, 제 2, 제 3 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소들로부터 구별하는 목적으로 사용된다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않고, 제 1 구성 요소가 제 2 또는 제 3 구성 요소 등으로 명명될 수 있으며, 유사하게 제 2 또는 제 3 구성 요소도 교호적으로 명명될 수 있다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 도 1 내지 도 25를 참조로 본 발명에 따른 표시 장치를 상세히 설명하면 다음과 같다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 평면도이고, 도 2는 도 1의 크랙 방지부 및 얼라인 키에 대한 상세 구성도이다.
본 발명의 표시 장치(300)는 휘어지거나 구부러질 수 있는 플렉서블(flexible) 표시 장치일 수 있다.
본 발명의 표시 장치(300)는, 도 1에 도시된 바와 같이, 기판(110), 구동부(600), 크랙 방지부(400) 및 얼라인 키(500)를 포함한다.
기판(110)은 표시 영역(110a) 및 비표시 영역(110b)을 갖는다. 비표시 영역(110b)은 표시 영역(110a)을 둘러싼다.
기판(110)은 사각형의 형상을 가질 수 있다. 이때, 기판(110)의 모서리는 라운드(round) 형상을 가질 수 있다.
기판(110)의 표시 영역(110a)은 사각형의 형상을 가질 수 있다. 이때, 표시 영역(110a)의 모서리는 라운드(round) 형상을 가질 수 있다.
기판(110)의 비표시 영역(110b)은 전술된 표시 영역(110a)을 둘러싸는 링(ring) 형상을 가질 수 있다.
기판(110)의 표시 영역(110a)에는 복수의 게이트 라인(151)들, 복수의 데이터 라인(171)들 및 복수의 화소(PX)들이 위치한다.
화소(PX)는 게이트 라인(151), 데이터 라인(171) 및 공통 전원 라인(172)에 연결된다.
게이트 라인(151)들, 데이터 라인(171)들 및 공통 전원 라인(172)들은 비표시 영역(110b)으로 연장되어 구동부(600)에 연결된다.
구동부(600)는 기판(110)의 비표시 영역(110b)에 위치한다. 구동부(600)는 게이트 라인(151)들로 게이트 신호들을 공급하고, 데이터 라인들로 영상 데이터 신호들을 공급하고, 공통 전원 라인(172)들로 공통 전원을 공급한다.
구동부(600)는 필름(601b) 및 이 필름(601b) 상에 실장된 구동 집적 회로(601a)를 포함할 수 있다. 구동 집적 회로(601a)는 필름(601b)의 전송 라인들을 통해 게이트 라인(151)들 및 데이터 라인(171)들에 연결된다.
크랙 방지부(400)는 기판의 비표시 영역(110b)에 위치한다. 구체적으로, 크랙 방지부(400)는 기판(100)의 표시 영역(110a)과 그 기판(110)의 가장자리 사이에 위치한다. 예를 들어, 표시 영역(110a)과 비표시 영역(110b)의 경계부가 존재할 때, 크랙 방지부(400)는 그 경계부와 기판(110)의 가장자리 사이에 위치할 수 있다.
기판(110)의 절단 공정 또는 기판(110) 연마 공정시 그 기판(110)에 충격이 가해지는 바, 이 충격에 의해 기판(110)에 크랙이 발생할 수 있다. 크랙 방지부(400)는 그 크랙이 기판(100)의 내부까지 전파되는 것을 차단한다.
크랙 방지부(400)는 표시 영역(110a)의 대부분을 둘러싼다. 예를 들어, 구동부(600)와 마주보는 표시 영역(110a)의 한 변을 대향 변이라고 정의할 때, 크랙 방지부(400)는 그 대향 변을 제외한 표시 영역(110a)의 나머지 변을 둘러싸는 형상을 가질 수 있다. 크랙 방지부(400) 및 구동부(600)는 표시 영역(110a)을 둘러싼다.
크랙 방지부(400)는, 도 2에 도시된 바와 같이, 복수의 크랙 방지 패턴들(401, 402, 403, 404, 405, 406)을 포함할 수 있다. 도 2에는 하나의 예로서, 6개의 크랙 방지 패턴들(401 내지 406)이 도시되어 있으나, 크랙 방지 패턴들의 개수는 이에 한정되지 않는다. 예를 들어, 크랙 방지부(400)는 6개보다 더 작거나 또는 그 6개보다 더 많은 수의 크랙 방지 패턴들을 포함할 수 있다.
각 크랙 방지 패턴(401 내지 406)은 표시 영역(110a)으로부터 서로 다른 거리에 위치한다. 예를 들어, 도 2에 도시된 바와 같이, 복수의 크랙 방지 패턴들(401 내지 406) 중 제 1 크랙 방지 패턴(401)이 표시 영역(110a)으로부터 가장 멀리 위치하며, 제 6 크랙 방지 패턴(406)이 표시 영역(110a)에 가장 근접하게 위치한다. 제 2 크랙 방지 패턴(402)은 제 1 크랙 방지 패턴(401)보다 표시 영역(110a)에 더 근접하게 위치하며, 제 3 크랙 방지 패턴(403)은 제 2 크랙 방지 패턴(402)보다 표시 영역(110a)에 더 근접하게 위치하며, 제 4 크랙 방지 패턴(404)은 제 3 크랙 방지 패턴(403)보다 표시 영역(110a)에 더 근접하게 위치하며, 제 5 크랙 방지 패턴(405)은 제 4 크랙 방지 패턴(404)보다 표시 영역(110a)에 더 근접하게 위치하며, 그리고 제 6 크랙 방지 패턴(406)은 제 5 크랙 방지 패턴(405)보다 표시 영역(110a)에 더 근접하게 위치한다.
더욱 구체적인 예로서, 도 2에 도시된 바와 같이, 표시 영역(110a)의 중심점 P로부터 연장되어 제 1 내지 제 6 크랙 방지 패턴들(401 내지 406)을 교차하는 가상의 선(93)을 가정할 때, 그 가상의 선(93) 중 중심점 P와 제 1 크랙 방지 패턴(401)을 잇는 선분(이하, 제 1 선분)의 길이가 가장 길며, 그 가상의 선 중 중심점 P와 제 6 크랙 방지 패턴(406)을 잇는 선분(이하, 제 6 선분)의 길이가 가장 짧다. 따라서, 복수의 크랙 방지 패턴들(401 내지 406) 중 제 1 크랙 방지 패턴(401)이 표시 영역(110a)에서 가장 멀리 위치하며, 제 6 크랙 방지 패턴(406)이 표시 영역(110a)에 가장 근접하게 위치한다. 다시 말하여, 제 1 크랙 방지 패턴(401)이 기판(110)의 가장자리에 가장 근접하게 위치하며, 제 6 크랙 방지 패턴(406)이 기판(110)의 가장자리에서 가장 멀리 위치한다.
한편, 그 가상의 선(93) 중 중심점 P와 제 2 크랙 방지 패턴(402)을 잇은 선분(이하, 제 2 선분)의 길이는 전술된 제 1 선분의 길이보다 더 짧으며, 그 가상의 선 중 중심점 P와 제 3 크랙 방지 패턴(403)을 잇은 선분(이하, 제 3 선분)의 길이는 전술된 제 2 선분의 길이보다 더 짧으며, 그 가상의 선 중 중심점 P와 제 4 크랙 방지 패턴(404)을 잇은 선분(이하, 제 4 선분)의 길이는 전술된 제 3 선분의 길이보다 더 짧으며, 그 가상의 선 중 중심점 P와 제 5 크랙 방지 패턴(405)을 잇은 선분(이하, 제 5 선분)의 길이는 전술된 제 4 선분의 길이보다 더 짧으며, 제 6 선분의 길이는 전술된 제 5 선분의 길이보다 더 짧다.
각 크랙 방지 패턴(401 내지 406)은 서로 다른 길이를 가질 수 있다. 예를 들어, 크랙 방지 패턴은 표시 영역(110a)으로부터 더 멀리 떨어져 있을수록 더 긴 길이를 가질 수 있다. 구체적인 예로서, 표시 영역(110a)에서 가장 멀리 위치한 제 1 크랙 방지 패턴(401)은 가장 긴 길이를 가질 수 있으며, 표시 영역(110a)에 가장 근접하게 위치한 제 6 크랙 방지 패턴(406)은 가장 짧은 길이를 가질 수 있다.
복수의 크랙 방지 패턴들(401 내지 406) 중 적어도 하나는 전술된 대향 변을 제외한 표시 영역(110a)의 나머지 변을 둘러싸는 형상을 갖는다. 예를 들어, 복수의 크랙 방지 패턴들 중 기판(110)의 가장자리에 가장 근접하게 위치한 최외각 크랙 방지 패턴(즉, 제 1 크랙 방지 패턴(401))은 전술된 대향 변을 제외한 표시 영역(110a)의 나머지 변을 둘러싸는 형상을 가질 수 있다. 즉, 외부로부터 충격은 대부분 기판(110)의 가장자리에 가해지므로, 이 가장자리에 가장 근접한 최외각 크랙 방지 패턴(즉, 제 1 크랙 방지 패턴(401))이 전술된 바와 같은 대향 변을 제외한 표시 영역(110a)의 모든 변을 연속적으로 둘러싸는 형상을 갖는 것이 바람직하다.
한편, 도시되지 않았지만, 최외각에 위치한 제 1 크랙 방지 패턴(401)은 구동부(600)와 마주보는 대향 변도 포함하여 표시 영역(110)을 둘러싸는 폐곡선 형상으로 둘러쌀 수도 있다.
얼라인 키(500)는, 도 1에 도시된 바와 같이, 비표시 영역(110b)에 위치한다. 구체적으로, 얼라인 키(500)는 크랙 방지부(400)와 표시 영역(110a) 사이의 비표시 영역(110b)에 위치할 수 있다. 예를 들어, 얼라인 키(500)는, 도 2에 도시된 바와 같이, 제 1 크랙 방지 패턴(401)과 표시 영역(110a) 사이에 위치할 수 있다. 기판(110)의 최외각에 위치한 제 1 크랙 방지 패턴(401)을 제외한 나머지 크랙 방지 패턴들은 연속적인 형태가 아닌, 즉 이의 적어도 일부가 끊어져 있는 불연속적인 라인(또는 곡선)의 형태를 가질 수 있다. 물론, 이들 나머지 크랙 방지 패턴들 중 적어도 하나는 연속적인 라인(또는 곡선)의 형상을 가질 수도 있다.
이와 달리, 제 1 크랙 방지 패턴(401)은 항상 연속적인 라인의 형상을 갖는다. 즉, 제 1 크랙 방지 패턴(401)은 이의 양측 끝에 2개의 단부들(71, 72)을 포함하는 바, 하나의 단부(71)로부터 다음 단부(72)까지 끊김 없이 이어지는 연속적인 라인의 형상을 갖는다.
제 2 내지 제 6 크랙 방지 패턴(402 내지 406)들이 연속적인 라인의 형상을 갖는지 아니면 불연속적인 라인의 형상을 갖는지에 관계없이, 얼라인 키(500)는 표시 영역(110a)과 제 1 크랙 방지 패턴(401) 사이에 위치한다. 이는 전술된 바와 같이, 제 1 크랙 방지 패턴(401)이 항상 연속적인 라인의 형상을 갖기 때문이다. 이와 달리, 제 1 크랙 방지 패턴(401)은 불연속적인 라인의 형상을 가질 수도 있다.한편, 얼라인 키(500)는 구동부(600)와 표시 영역(110a) 사이의 비표시 영역(110b)에 위치할 수도 있다.
도 3은 도 2의 A부에 대한 확대도이다.
A부에 위치한 얼라인 키(500A; 이하, 제 1 얼라인 키)는, 도 3에 도시된 바와 같이, 크랙 방지부(400)와 표시 영역(110a) 사이에 위치한다. 예를 들어, 제 1 얼라인 키(500A)는 제 6 크랙 방지 패턴(406)과 표시 영역(110a) 사이에 위치할 수 있다.
표시 장치(300)가 도 2의 A부 내지 I부들의 얼라인 키들 중 A부의 제 1 얼라인 키(500A)와 같은 종류의 얼라인 키만을 포함하고 있을 경우, 제 1 내지 제 6 크랙 방지 패턴들(401 내지 406)은 각각 전술된 대향 변을 제외한 표시 영역(110a)의 나머지 변을 둘러싸는 연속적인 라인(또는 곡선)의 형상을 가질 수 있다.
제 1 얼라인 키(500A)는, 도 3에 도시된 바와 같이, 복수의 얼라인 패턴들(501, 502, 503, 504, 505, 506)을 포함할 수 있다. 복수의 얼라인 패턴들(501 내지 506)은 제 6 크랙 방지 패턴(406)과 표시 영역(110a) 사이에 배치된다. 복수의 얼라인 패턴들(501 내지 506)은 서로 소정 간격 이격되어 비표시 영역(110b)에 배치된다. 복수의 얼라인 패턴들(501 내지 506)은 게이트 라인(151)의 길이 방향을 따라 배치된다.
복수의 얼라인 패턴들(501 내지 506)은 표시 영역(110a)으로부터 서로 다른 거리에 위치한다. 예를 들어, 복수의 얼라인 패턴들(501 내지 506) 중 제 1 얼라인 패턴(501)은 표시 영역(110a)으로부터 가장 멀리 위치하며, 제 6 얼라인 패턴(506)은 표시 영역(110a)에 가장 가깝게 위치한다. 제 2 얼라인 패턴(502)은 제 1 얼라인 패턴(501)보다 표시 영역(110a)에 더 근접하게 위치하며, 제 3 얼라인 패턴(503)은 제 2 얼라인 패턴(502)보다 표시 영역(110a)에 더 근접하게 위치하며, 제 4 얼라인 패턴(504)은 제 3 얼라인 패턴(503)보다 표시 영역(110a)에 더 근접하게 위치하며, 제 5 얼라인 패턴(505)은 제 4 얼라인 패턴(504)보다 표시 영역(110a)에 더 근접하게 위치하며, 제 6 얼라인 패턴(506)은 제 5 얼라인 패턴(505)보다 표시 영역(110a)에 더 근접하게 위치한다.
어느 하나의 얼라인 패턴과 이에 인접한 다른 얼라인 패턴 간의 간격은 그 어느 하나의 얼라인 패턴과 그에 인접한 또 다른 얼라인 패턴 간의 간격과 동일할 수 있다. 예를 들어, 제 1 얼라인 패턴(501)과 제 2 얼라인 패턴(502) 간의 간격은 제 2 얼라인 패턴(502)과 제 3 얼라인 패턴(503) 간의 간격과 동일할 수 있다. 구체적인 예로서, 인접한 얼라인 패턴들 간의 간격은 2um일 수 있다.
어느 하나의 크랙 방지 패턴과 이에 인접한 다른 크랙 방지 패턴 간의 간격은 그 어느 하나의 얼라인 패턴과 그에 인접한 또 다른 얼라인 패턴 간의 간격과 동일할 수 있다. 예를 들어, 제 1 크랙 방지 패턴(401)과 제 2 크랙 방지 패턴(402) 간의 간격은 제 2 크랙 방지 패턴(402)과 제 3 크랙 방지 패턴(403) 간의 간격과 동일할 수 있다. 구체적인 예로서, 인접한 크랙 방지 패턴들 간의 간격은 2um일 수 있다.
인접한 얼라인 패턴들 간의 간격은 인접한 크랙 방지 패턴들 간의 간격과 동일할 수도 있으며, 또한 다를 수도 있다. 예를 들어, 인접한 얼라인 패턴들 간의 간격은 인접한 크랙 방지 패턴들 간의 간격보다 더 작을 수 있다. 더욱 구체적인 예로서, 제 1 얼라인 패턴(501)과 제 2 얼라인 패턴(502) 간의 간격은 제 5 크랙 방지 패턴(405)과 제 6 크랙 방지 패턴(406) 간의 간격보다 더 작을 수 있다.
각 얼라인 패턴(501 내지 506)은 서로 동일한 폭을 갖거나 서로 다른 폭을 가질 수 있다. 예를 들어, 각 얼라인 패턴(501 내지 506)은 2um의 두께를 가질 수 있다.
각 크랙 방지 패턴(401 내지 406)은 동일한 폭을 갖거나 서로 다른 폭을 가질 수 있다. 예를 들어, 각 크랙 방지 패턴(401 내지 406)은 2um의 두께를 가질 수 있다.
얼라인 패턴은 크랙 방지 패턴과 동일한 두께를 갖거나 서로 다른 폭을 가질 수 있다.
도 4는 도 2의 B부에 대한 확대도이다.
B부에 위치한 얼라인 키(500B; 이하, 제 2 얼라인 키)는, 도 4에 도시된 바와 같이, 크랙 방지부(400)와 표시 영역(110a) 사이에 위치한다. 또한, 제 2 얼라인 키(500B)의 일부는 크랙 방지부(400)의 서로 마주보는 단부들 사이에 위치할 수 있다. 예를 들어, 제 2 얼라인 키(500B)는 제 3 크랙 방지 패턴(403)과 표시 영역(110a) 사이에 위치하는 바, 이때 제 2 얼라인 키(500B)의 일부는 제 4 크랙 방지 패턴(404)의 서로 마주보는 단부들(44, 44`) 사이, 제 5 크랙 방지 패턴(405)의 서로 마주보는 단부들(45, 45`) 사이, 그리고 제 6 크랙 방지 패턴(406)의 서로 마주보는 단부들(46, 46`) 사이에 위치할 수 있다.
제 4 크랙 방지 패턴(404), 제 5 크랙 방지 패턴(405) 및 제 6 크랙 방지 패턴(406)은 제 3 크랙 방지 패턴(403)과 표시 영역(110a) 사이에 위치한다.
표시 장치(300)가 도 2의 A부 내지 I부들의 얼라인 키들 중 B부의 제 2 얼라인 키(500B)와 같은 종류의 얼라인 키만을 포함하고 있을 경우, 제 1 내지 제 3 크랙 방지 패턴(401 내지 403) 중 적어도 하나는 전술된 대향 변을 제외한 표시 영역(110a)의 나머지 변을 둘러싸는 연속적인 라인(또는 곡선)의 형상을 가질 수 있으며, 그리고 제 4 내지 제 6 크랙 방지 패턴들(404 내지 406)은 각각 불연속적인 라인(또는 곡선)의 형상을 가질 수 있다 이와 다른 실시예로서, 제 1 내지 제 6 크랙 방지 패턴들(401 내지 406) 중 적어도 하나는 전체적으로 불연속적인 라인의 형상을 가지되, 서로 다른 얼라인 키들 사이에서는 연속적인 라인(또는 곡선)의 형상을 가질 수 있다. 다시 말하여, 제 1 내지 제 6 크랙 방지 패턴들(401 내지 406) 중 적어도 하나는 부분적으로 연속적인 라인의 형상을 가질 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 제 5 크랙 방지 패턴(405)은 전체적으로 불연속 라인의 형상을 갖지만, B부의 제 1 얼라인 키(500B)와 아래에서 설명될 C부의 얼라인 키(500C) 사이에서 연속적인 형상을 갖는다.
제 2 얼라인 키(500B)는, 도 4에 도시된 바와 같이, 복수의 얼라인 패턴들(501 내지 506)을 포함할 수 있다. 제 2 얼라인 키(500B)에 포함된 복수의 얼라인 패턴들(501 내지 506)은 제 3 크랙 방지 패턴(403)과 표시 영역(110a) 사이에 배치된다.
도 4에 도시된 하나의 예와 같이, 제 2 얼라인 키(500B)의 제 1 얼라인 패턴(501)은 제 4 크랙 방지 패턴(404)의 서로 마주보는 단부들(44, 44`) 사이에 위치하고, 제 2 얼라인 키(500B)의 제 2 얼라인 패턴(502)은 제 5 크랙 방지 패턴(405)의 서로 마주보는 단부들(45, 45`) 사이에 위치하고, 그리고 제 2 얼라인 키(500B)의 제 3 얼라인 패턴(503)은 제 6 크랙 방지 패턴(406)의 서로 마주보는 단부들(46, 46`) 사이에 위치할 수 있다.
제 2 얼라인 키(500B)에 포함된 복수의 얼라인 패턴들(501 내지 506)은 서로 소정 간격 이격되어 비표시 영역(110b)에 배치된다. 제 2 얼라인 키(500B)에 포함된 복수의 얼라인 패턴들(501 내지 506)은 게이트 라인(151)의 길이 방향을 따라 배치된다.
제 2 얼라인 키(500B)에 포함된 복수의 얼라인 패턴들(501 내지 506)은 표시 영역(110a)으로부터 서로 다른 거리에 위치한다. 예를 들어, 제 2 얼라인 키(500B)에 포함된 복수의 얼라인 패턴들(501 내지 506) 중 제 1 얼라인 패턴(501)은 표시 영역(110a)으로부터 가장 멀리 위치하며, 제 6 얼라인 패턴(506)은 표시 영역(110a)에 가장 가깝게 위치한다. 제 2 얼라인 패턴(502)은 제 1 얼라인 패턴(501)보다 표시 영역(110a)에 더 근접하게 위치하며, 제 3 얼라인 패턴(503)은 제 2 얼라인 패턴(502)보다 표시 영역(110a)에 더 근접하게 위치하며, 제 4 얼라인 패턴(504)은 제 3 얼라인 패턴(503)보다 표시 영역(110a)에 더 근접하게 위치하며, 제 5 얼라인 패턴(505)은 제 4 얼라인 패턴(504)보다 표시 영역(110a)에 더 근접하게 위치하며, 제 6 얼라인 패턴(506)은 제 5 얼라인 패턴(505)보다 표시 영역(110a)에 더 근접하게 위치한다.
어느 하나의 얼라인 패턴과 이에 인접한 다른 얼라인 패턴 간의 간격은 그 어느 하나의 얼라인 패턴과 그에 인접한 또 다른 얼라인 패턴 간의 간격과 동일할 수 있다. 예를 들어, 제 1 얼라인 패턴(501)과 제 2 얼라인 패턴(502) 간의 간격은 제 2 얼라인 패턴(502)과 제 3 얼라인 패턴(503) 간의 간격과 동일할 수 있다. 구체적인 예로서, 인접한 얼라인 패턴들 간의 간격은 2um일 수 있다.
어느 하나의 크랙 방지 패턴과 이에 인접한 다른 크랙 방지 패턴 간의 간격은 그 어느 하나의 얼라인 패턴과 그에 인접한 또 다른 얼라인 패턴 간의 간격과 동일할 수 있다. 예를 들어, 제 1 크랙 방지 패턴(401)과 제 2 크랙 방지 패턴(402) 간의 간격은 제 2 크랙 방지 패턴(402)과 제 3 크랙 방지 패턴(403) 간의 간격과 동일할 수 있다. 구체적인 예로서, 인접한 크랙 방지 패턴들 간의 간격은 2um일 수 있다.
인접한 얼라인 패턴들 간의 간격은 인접한 크랙 방지 패턴들 간의 간격과 동일할 수도 있으며, 또한 다를 수도 있다. 예를 들어, 인접한 얼라인 패턴들 간의 간격은 인접한 크랙 방지 패턴들 간의 간격보다 더 작을 수 있다. 더욱 구체적인 예로서, 제 1 얼라인 패턴(501)과 제 2 얼라인 패턴(502) 간의 간격은 제 5 크랙 방지 패턴(405)과 제 6 크랙 방지 패턴(406) 간의 간격보다 더 작을 수 있다.
각 얼라인 패턴(501 내지 506)은 서로 동일한 폭을 갖거나 서로 다른 폭을 가질 수 있다. 예를 들어, 각 얼라인 패턴(501 내지 506)은 2um의 두께를 가질 수 있다.
각 크랙 방지 패턴(401 내지 406)은 동일한 폭을 갖거나 서로 다른 폭을 가질 수 있다. 예를 들어, 각 크랙 방지 패턴(401 내지 406)은 2um의 두께를 가질 수 있다.
얼라인 패턴은 크랙 방지 패턴과 동일한 두께를 갖거나 서로 다른 폭을 가질 수 있다.
도 4의 구조에 따르면, 제 2 얼라인 키(500B)의 일부가 크랙 방지 패턴들의 단부들 사이에 위치하므로 비표시 영역(110b)에서의 제 2 얼라인 키(500B)의 점유 면적이 줄어들 수 있다.
도 5는 도 2의 C부에 대한 확대도이다.
C부에 위치한 얼라인 키(500C; 이하, 제 3 얼라인 키(500C))는, 도 5에 도시된 바와 같이, 크랙 방지부(400)와 표시 영역(110a) 사이에 위치한다. 또한, 제 3 얼라인 키(500C)는 크랙 방지부(400)의 서로 마주보는 단부들 사이에 위치한다. 예를 들어, 제 3 얼라인 키(500C)는 제 1 크랙 방지 패턴(401)과 표시 영역(110a) 사이에 위치하는 바, 이때 제 3 얼라인 키(500C)는 제 2 크랙 방지 패턴(402)의 서로 마주보는 단부들(42, 42`) 사이, 제 3 크랙 방지 패턴(403)의 서로 마주보는 단부들(43, 43`) 사이, 제 4 크랙 방지 패턴(404)의 서로 마주보는 단부들(44, 44`) 사이, 제 5 크랙 방지 패턴(405)의 서로 마주보는 단부들(45, 45`) 사이, 그리고 제 6 크랙 방지 패턴(406)의 서로 마주보는 단부들(46, 46`) 사이에 위치할 수 있다.
제 2 크랙 방지 패턴(402), 제 3 크랙 방지 패턴(403), 제 4 크랙 방지 패턴(404), 제 5 크랙 방지 패턴(405) 및 제 6 크랙 방지 패턴(406)은 제 1 크랙 방지 패턴(401)과 표시 영역(110a) 사이에 위치한다.
표시 장치(300)가 도 2의 A부 내지 I부들의 얼라인 키들 중 C부의 제 3 얼라인 키(500C)와 같은 종류의 얼라인 키만을 포함하고 있을 경우, 제 1 크랙 방지 패턴(401)은 전술된 대향 변을 제외한 표시 영역(110a)의 나머지 변을 둘러싸는 연속적인 라인(또는 곡선)의 형상을 가질 수 있으며, 그리고 제 2 내지 제 6 크랙 방지 패턴들(402 내지 406)은 각각 불연속적인 라인(또는 곡선)의 형상을 가질 수 있다. 이와 다른 실시예로서, 제 1 내지 제 6 크랙 방지 패턴들(401 내지 406) 중 적어도 하나는 전체적으로 불연속적인 라인의 형상을 가지되, 서로 다른 얼라인 키들 사이에서는 연속적인 라인(또는 곡선)의 형상을 가질 수 있다. 다시 말하여, 제 1 내지 제 6 크랙 방지 패턴들(401 내지 406) 중 적어도 하나는 부분적으로 연속적인 라인의 형상을 가질 수 있다.
제 3 얼라인 키(500C)는, 도 5에 도시된 바와 같이, 복수의 얼라인 패턴들(501 내지 505)을 포함할 수 있다. 제 3 얼라인 키(500C)에 포함된 복수의 얼라인 패턴들(501 내지 505)은 제 1 크랙 방지 패턴(401)과 표시 영역(110a) 사이에 배치된다.
도 5에 도시된 하나의 예와 같이, 제 3 얼라인 키(500C)의 제 1 얼라인 패턴(501)은 제 2 크랙 방지 패턴(402)의 서로 마주보는 단부들(42, 42`) 사이에 위치하고, 제 3 얼라인 키(500C)의 제 2 얼라인 패턴(502)은 제 3 크랙 방지 패턴(403)의 서로 마주보는 단부들(43, 43`) 사이에 위치하고, 제 3 얼라인 키(500C)의 제 3 얼라인 패턴(503)은 제 4 크랙 방지 패턴(404)의 서로 마주보는 단부들(44, 44`) 사이에 위치하고, 제 3 얼라인 키(500C)의 제 4 얼라인 패턴(504)은 제 5 크랙 방지 패턴(405)의 서로 마주보는 단부들(45, 45`) 사이에 위치하고, 그리고 제 3 얼라인 키(500C)의 제 5 얼라인 패턴(505)은 제 6 크랙 방지 패턴(406)의 서로 마주보는 단부들(46, 46`) 사이에 위치할 수 있다.
제 3 얼라인 키(500C)에 포함된 복수의 얼라인 패턴들(501 내지 505)은 서로 소정 간격 이격되어 비표시 영역(110b)에 배치된다. 제 3 얼라인 키(500C)에 포함된 복수의 얼라인 패턴들(501 내지 505)은 데이터 라인(171)의 길이 방향을 따라 배치된다.
제 3 얼라인 키(500C)에 포함된 복수의 얼라인 패턴들(501 내지 505)은 표시 영역(110a)으로부터 서로 다른 거리에 위치한다. 예를 들어, 제 3 얼라인 키(500C)에 포함된 복수의 얼라인 패턴들(501 내지 505) 중 제 1 얼라인 패턴(501)은 표시 영역(110a)으로부터 가장 멀리 위치하며, 제 5 얼라인 패턴(505)은 표시 영역(110a)에 가장 가깝게 위치한다. 제 2 얼라인 패턴(502)은 제 1 얼라인 패턴(501)보다 표시 영역(110a)에 더 근접하게 위치하며, 제 3 얼라인 패턴(503)은 제 2 얼라인 패턴(502)보다 표시 영역(110a)에 더 근접하게 위치하며, 제 4 얼라인 패턴(504)은 제 3 얼라인 패턴(503)보다 표시 영역(110a)에 더 근접하게 위치하며, 제 5 얼라인 패턴(505)은 제 4 얼라인 패턴(504)보다 표시 영역(110a)에 더 근접하게 위치한다.
어느 하나의 얼라인 패턴과 이에 인접한 다른 얼라인 패턴 간의 간격은 그 어느 하나의 얼라인 패턴과 그에 인접한 또 다른 얼라인 패턴 간의 간격과 동일할 수 있다. 예를 들어, 제 1 얼라인 패턴(501)과 제 2 얼라인 패턴(502) 간의 간격은 제 2 얼라인 패턴(502)과 제 3 얼라인 패턴(503) 간의 간격과 동일할 수 있다. 구체적인 예로서, 인접한 얼라인 패턴들 간의 간격은 2um일 수 있다.
어느 하나의 크랙 방지 패턴과 이에 인접한 다른 크랙 방지 패턴 간의 간격은 그 어느 하나의 얼라인 패턴과 그에 인접한 또 다른 얼라인 패턴 간의 간격과 동일할 수 있다. 예를 들어, 제 1 크랙 방지 패턴(401)과 제 2 크랙 방지 패턴(402) 간의 간격은 제 2 크랙 방지 패턴(402)과 제 3 크랙 방지 패턴(403) 간의 간격과 동일할 수 있다. 구체적인 예로서, 인접한 크랙 방지 패턴들 간의 간격은 2um일 수 있다.
인접한 얼라인 패턴들 간의 간격은 인접한 크랙 방지 패턴들 간의 간격과 동일할 수도 있으며, 또한 다를 수도 있다. 예를 들어, 인접한 얼라인 패턴들 간의 간격은 인접한 크랙 방지 패턴들 간의 간격보다 더 작을 수 있다. 더욱 구체적인 예로서, 제 1 얼라인 패턴(501)과 제 2 얼라인 패턴(502) 간의 간격은 제 5 크랙 방지 패턴(405)과 제 6 크랙 방지 패턴(406) 간의 간격보다 더 작을 수 있다.
각 얼라인 패턴(501 내지 505)은 서로 동일한 폭을 갖거나 서로 다른 폭을 가질 수 있다. 예를 들어, 각 얼라인 패턴(501 내지 505)은 2um의 두께를 가질 수 있다.
각 크랙 방지 패턴(401 내지 406)은 동일한 폭을 갖거나 서로 다른 폭을 가질 수 있다. 예를 들어, 각 크랙 방지 패턴(401 내지 406)은 2um의 두께를 가질 수 있다.
얼라인 패턴은 크랙 방지 패턴과 동일한 두께를 갖거나 서로 다른 폭을 가질 수 있다.
도 5의 구조에 따르면, 제 3 얼라인 키(500C)의 전체가 크랙 방지 패턴들의 단부들 사이에 위치하므로 비표시 영역(110b)에서의 제 3 얼라인 키(500C)의 점유 면적이 더욱 줄어들 수 있다.
도 6은 도 2의 D부에 대한 확대도이다.
D부에 위치한 얼라인 키(500D; 이하, 제 4 얼라인 키(500D))는, 도 6에 도시된 바와 같이, 서로 다른 2개의 크랙 방지 패턴들(401, 406) 사이에 위치한다. 또한, 제 4 얼라인 키(500D)의 일부는 그 2개의 크랙 방지 패턴들(401, 406) 사이에 위치한 적어도 하나의 크랙 방지 패턴의 서로 마주보는 단부들 사이에 위치한다. 예를 들어, 제 4 얼라인 키(500D)의 적어도 일부는 제 1 크랙 방지 패턴(401)과 제 6 크랙 방지 패턴(406) 사이에 위치하는 바, 이때 제 4 얼라인 키(500D)의 적어도 일부는 제 2 크랙 방지 패턴(402)의 서로 마주보는 단부들(42, 42`) 사이, 제 3 크랙 방지 패턴(403)의 서로 마주보는 단부들(43, 43`) 사이, 제 4 크랙 방지 패턴(404)의 서로 마주보는 단부들(44, 44`) 사이, 그리고 제 5 크랙 방지 패턴(405)의 서로 마주보는 단부들(45, 45`) 사이에 위치할 수 있다.
표시 장치(300)가 도 2의 A부 내지 I부들의 얼라인 키들 중 D의 제 4 얼라인 키(500D)와 같은 종류의 얼라인 키만을 포함하고 있을 경우, 제 1 크랙 방지 패턴(401) 및 제 6 크랙 방지 패턴(406)은 각각 전술된 대향 변을 제외한 표시 영역(110a)의 나머지 변을 둘러싸는 연속적인 라인(또는 곡선)의 형상을 가질 수 있으며, 제 2 내지 제 5 크랙 방지 패턴(405)은 불연속적인 라인(또는 곡선)의 형상을 가질 수 있다 한편, 제 6 크랙 방지 패턴(406)은 불연속적인 라인의 형상을 가질 수도 있다. 이와 같은 경우, 제 1 내지 제 6 크랙 방지 패턴들(401 내지 406) 중 적어도 하나는 전체적으로 불연속 라인의 형상을 가지되, 얼라인 키들 사이에서는 연속적인 라인(또는 곡선)의 형상을 가질 수 있다.
제 4 얼라인 키(500D)는, 도 6에 도시된 예와 같이, 게이트 라인(151)의 길이 방향으로 연장된 제 1 얼라인 패턴(501)과, 그 제 1 얼라인 패턴(501)의 중심부에서 표시 영역(110a)을 향해 연장된 제 2 얼라인 패턴(502)을 포함한다. 제 2 얼라인 패턴(502)은 데이터 라인(171)의 길이 방향으로 연장된다. 제 1 및 제 2 얼라인 패턴들(501, 502)은 제 1 크랙 방지 패턴(401)과 제 6 크랙 방지 패턴(406) 사이에 위치할 수 있다.
도 6에 도시된 하나의 예와 같이, 제 4 얼라인 키(500D)에 포함된 제 1 얼라인 패턴(501)의 일부는 제 2 크랙 방지 패턴(402)의 서로 마주보는 단부들(42, 42`) 사이에 위치하고, 제 4 얼라인 키(500D)에 포함된 제 1 얼라인 패턴(501)의 다른 일부는 제 3 크랙 방지 패턴(403)의 서로 마주보는 단부들(43, 43`) 사이에 위치하고, 제 4 얼라인 키(500D)에 포함된 제 2 얼라인 패턴(502)의 일부는 제 4 크랙 방지 패턴(404)의 서로 마주보는 단부들(44, 44`) 사이에 위치하고, 그리고 제 4 얼라인 키(500D)에 포함된 제 2 얼라인 패턴(502)의 다른 일부는 제 5 크랙 방지 패턴(405)의 서로 마주보는 단부들(55, 55`) 사이에 위치할 수 있다.
어느 하나의 크랙 방지 패턴과 이에 인접한 다른 크랙 방지 패턴 간의 간격은 그 어느 하나의 얼라인 패턴과 그에 인접한 또 다른 얼라인 패턴 간의 간격과 동일할 수 있다. 예를 들어, 제 1 크랙 방지 패턴(401)과 제 2 크랙 방지 패턴(402) 간의 간격은 제 2 크랙 방지 패턴(402)과 제 3 크랙 방지 패턴(403) 간의 간격과 동일할 수 있다. 구체적인 예로서, 인접한 크랙 방지 패턴들 간의 간격은 2um일 수 있다.
인접한 얼라인 패턴들 간의 간격은 인접한 크랙 방지 패턴들 간의 간격과 동일할 수도 있으며, 또한 다를 수도 있다. 예를 들어, 인접한 얼라인 패턴들 간의 간격은 인접한 크랙 방지 패턴들 간의 간격보다 더 작을 수 있다. 더욱 구체적인 예로서, 제 1 얼라인 패턴(501)과 제 2 얼라인 패턴(502) 간의 간격은 제 5 크랙 방지 패턴(405)과 제 6 크랙 방지 패턴(406) 간의 간격보다 더 작을 수 있다.
각 얼라인 패턴(501, 502)은 서로 동일한 폭을 갖거나 서로 다른 폭을 가질 수 있다. 예를 들어, 각 얼라인 패턴(501, 502)은 2um의 두께를 가질 수 있다.
각 크랙 방지 패턴(401 내지 406)은 동일한 폭을 갖거나 서로 다른 폭을 가질 수 있다. 예를 들어, 각 크랙 방지 패턴(401 내지 406)은 2um의 두께를 가질 수 있다.
얼라인 패턴은 크랙 방지 패턴과 동일한 두께를 갖거나 서로 다른 폭을 가질 수 있다.
도 6의 구조에 따르면, 제 4 얼라인 키(500D)의 전체가 크랙 방지 패턴들의 단부들 사이에 위치하므로 비표시 영역(110b)에서의 제 4 얼라인 키(500D)의 점유 면적이 더욱 줄어들 수 있다.
도 7은 도 2의 E부에 대한 확대도이다.
E부에 위치한 얼라인 키(500E; 이하, 제 5 얼라인 키)는, 도 7에 도시된 바와 같이, 서로 다른 2개의 크랙 방지 패턴들(401, 406) 사이에 위치한다. 또한, 제 5 얼라인 키(500E)는 그 2개의 크랙 방지 패턴들(401, 406) 사이에 위치한 적어도 하나의 크랙 방지 패턴의 서로 마주보는 단부들 사이에 위치한다. 예를 들어, 제 5 얼라인 키(500E)는 제 1 크랙 방지 패턴(401)과 제 6 크랙 방지 패턴(406) 사이에 위치하는 바, 이때 제 5 얼라인 키(500E)는 제 2 크랙 방지 패턴(402)의 서로 마주보는 단부들(42, 42`) 사이, 제 3 크랙 방지 패턴(403)의 서로 마주보는 단부들(43, 43`) 사이, 제 4 크랙 방지 패턴(404)의 서로 마주보는 단부들(44, 44`) 사이, 그리고 제 5 크랙 방지 패턴(405)의 서로 마주보는 단부들(45, 45`) 사이에 위치할 수 있다.
표시 장치(300)가 도 2의 A부 내지 I부들의 얼라인 키들 중 E부의 제 5 얼라인 키(500E)와 같은 종류의 얼라인 키만을 포함하고 있을 경우, 제 1 크랙 방지 패턴(401) 및 제 6 크랙 방지 패턴(406)은 각각 전술된 대향 변을 제외한 표시 영역(110a)의 나머지 변을 둘러싸는 연속적인 라인(또는 곡선)의 형상을 가질 수 있으며, 그리고 제 2 내지 제 5 크랙 방지 패턴(402 내지 405)은 불연속적인 라인(또는 곡선)의 형상을 가질 수 있다. 한편, 제 6 크랙 방지 패턴(406)은 불연속적인 라인의 형상을 가질 수도 있다. 이와 같은 경우, 제 1 내지 6 크랙 방지 패턴들(401 내지 406) 중 적어도 하나는 전체적으로 불연속 라인의 형상을 가지되, 얼라인 키들 사이에서는 연속적인 라인(또는 곡선)의 형상을 가질 수 있다.
제 5 얼라인 키(500E)는, 도 7에 도시된 바와 같이, 복수의 얼라인 패턴들(501 내지 504)을 포함할 수 있다. 제 5 얼라인 키(500E)에 포함된 복수의 얼라인 패턴들(501 내지 504)은 제 1 크랙 방지 패턴(401)과 제 6 크랙 방지 패턴(406) 사이에 배치된다.
도 7에 도시된 하나의 예와 같이, 제 5 얼라인 키(500E)의 제 1 얼라인 패턴(501)은 제 2 크랙 방지 패턴(402)의 서로 마주보는 단부들(42, 42`) 사이에 위치하고, 제 5 얼라인 키(500E)의 제 2 얼라인 패턴(502)은 제 3 크랙 방지 패턴(403)의 서로 마주보는 단부들(43, 43`) 사이에 위치하고, 제 5 얼라인 키(500E)의 제 3 얼라인 패턴(503)은 제 4 크랙 방지 패턴(404)의 서로 마주보는 단부들(44, 44`) 사이에 위치하고, 제 5 얼라인 키(500E)의 제 4 얼라인 패턴(504)은 제 5 크랙 방지 패턴(405)의 서로 마주보는 단부들(45, 45`) 사이에 위치할 수 있다.
제 5 얼라인 키(500E)에 포함된 복수의 얼라인 패턴들(501 내지 504)은 서로 소정 간격 이격되어 비표시 영역(110b)에 배치된다. 제 5 얼라인 키(500E)에 포함된 복수의 얼라인 패턴들(501 내지 504)은 데이터 라인(171)의 길이 방향을 따라 배치된다.
제 5 얼라인 키(500E)에 포함된 복수의 얼라인 패턴들(501 내지 504)은 표시 영역(110a)으로부터 서로 다른 거리에 위치한다. 예를 들어, 제 5 얼라인 키(500E)에 포함된 복수의 얼라인 패턴들(501 내지 504) 중 제 1 얼라인 패턴(501)은 표시 영역(110a)으로부터 가장 멀리 위치하며, 제 4 얼라인 패턴(504)은 표시 영역(110a)에 가장 가깝게 위치한다. 제 2 얼라인 패턴(502)은 제 1 얼라인 패턴(501)보다 표시 영역(110a)에 더 근접하게 위치하며, 제 3 얼라인 패턴(503)은 제 2 얼라인 패턴(502)보다 표시 영역(110a)에 더 근접하게 위치하며, 제 4 얼라인 패턴(504)은 제 3 얼라인 패턴(503)보다 표시 영역(110a)에 더 근접하게 위치한다.
어느 하나의 얼라인 패턴과 이에 인접한 다른 얼라인 패턴 간의 간격은 그 어느 하나의 얼라인 패턴과 그에 인접한 또 다른 얼라인 패턴 간의 간격과 동일할 수 있다. 예를 들어, 제 1 얼라인 패턴(501)과 제 2 얼라인 패턴(502) 간의 간격은 제 2 얼라인 패턴(502)과 제 3 얼라인 패턴(503) 간의 간격과 동일할 수 있다. 구체적인 예로서, 인접한 얼라인 패턴들 간의 간격은 2um일 수 있다.
어느 하나의 크랙 방지 패턴과 이에 인접한 다른 크랙 방지 패턴 간의 간격은 그 어느 하나의 얼라인 패턴과 그에 인접한 또 다른 얼라인 패턴 간의 간격과 동일할 수 있다. 예를 들어, 제 1 크랙 방지 패턴(401)과 제 2 크랙 방지 패턴(402) 간의 간격은 제 2 크랙 방지 패턴(402)과 제 3 크랙 방지 패턴(403) 간의 간격과 동일할 수 있다. 구체적인 예로서, 인접한 크랙 방지 패턴들 간의 간격은 2um일 수 있다.
인접한 얼라인 패턴들 간의 간격은 인접한 크랙 방지 패턴들 간의 간격과 동일할 수도 있으며, 또한 다를 수도 있다. 예를 들어, 인접한 얼라인 패턴들 간의 간격은 인접한 크랙 방지 패턴들 간의 간격보다 더 작을 수 있다. 더욱 구체적인 예로서, 제 1 얼라인 패턴(501)과 제 2 얼라인 패턴(502) 간의 간격은 제 5 크랙 방지 패턴(405)과 제 6 크랙 방지 패턴(406) 간의 간격보다 더 작을 수 있다.
각 얼라인 패턴(501 내지 504)은 서로 동일한 폭을 갖거나 서로 다른 폭을 가질 수 있다. 예를 들어, 각 얼라인 패턴(501 내지 504)은 2um의 두께를 가질 수 있다.
각 크랙 방지 패턴(401 내지 406)은 동일한 폭을 갖거나 서로 다른 폭을 가질 수 있다. 예를 들어, 각 크랙 방지 패턴(401 내지 406)은 2um의 두께를 가질 수 있다.
얼라인 패턴은 크랙 방지 패턴과 동일한 두께를 갖거나 서로 다른 폭을 가질 수 있다.
도 7의 구조에 따르면, 제 5 얼라인 키(500E)의 전체가 크랙 방지 패턴들의 단부들 사이에 위치하므로 비표시 영역(110b)에서의 제 5 얼라인 키(500E)의 점유 면적이 더욱 줄어들 수 있다.
도 8은 도 2의 F부에 대한 확대도이다.
F부에 위치한 얼라인 키(500F; 이하, 제 6 얼라인 키)는, 도 8에 도시된 바와 같이, 음각 형태를 가질 수 있다. 즉, 제 6 얼라인 키(500F)는 얼라인 영역이다.
이 음각 형태의 제 6 얼라인 키(500F; 또는 얼라인 영역)는 이의 주변에 위치한 복수의 크랙 방지 패턴들에 의해 정의될 수 있다. 예를 들어, 서로 마주보는 2개의 크랙 방지 패턴들(401, 406), 그리고 이들 사이에 위치한 적어도 하나의 크랙 방지 패턴의 서로 마주보는 단부들에 의해 둘러싸여 정의된 홈이 제 6 얼라인 키(500F)이다. 구체적인 예로서, 도 8에 도시된 바와 같이, 제 1 크랙 방지 패턴(401), 이 제 1 크랙 방지 패턴(401)과 마주보는 제 6 크랙 방지 패턴(406), 제 2 크랙 방지 패턴(402)의 서로 마주보는 단부들(42, 42`), 제 3 크랙 방지 패턴(403)의 서로 마주보는 단부들(43, 43`), 제 4 크랙 방지 패턴(404)의 서로 마주보는 단부들(44, 44`) 및 제 5 크랙 방지 패턴(405)의 서로 마주보는 단부들(45, 45`)에 의해 둘러싸여 정의된 홈이 제 6 얼라인 키(500F)이다.
적어도 2개의 크랙 방지 패턴의 서로 마주보는 단부들의 거리는 다를 수 있다. 예를 들어, 도 8에 도시된 바와 같이, 제 3 크랙 방지 패턴(403)의 서로 마주보는 단부들(43, 43`) 사이의 거리는 제 4 크랙 방지 패턴(404)의 서로 마주보는 단부들(44, 44`) 사이의 거리보다 더 길 수 있다.
여기서, 표시 장치(300)가 도 2의 A부 내지 I부들의 얼라인 키들 중 F부의 제 6 얼라인 키(500F)와 같은 종류의 얼라인 키만을 포함하고 있을 경우, 제 1 크랙 방지 패턴(401) 및 제 6 크랙 방지 패턴(406)은 각각 전술된 대향 변을 제외한 표시 영역(110a)의 나머지 변을 둘러싸는 연속적인 라인(또는 곡선)의 형상을 가질 수 있으며, 그리고 제 2 내지 제 5 크랙 방지 패턴(402 내지 405)은 불연속적인 라인(또는 곡선)의 형상을 갖는다. 한편, 제 6 크랙 방지 패턴(406)은 불연속적인 라인의 형상을 가질 수도 있다. 이와 같은 경우, 제 1 내지 6 크랙 방지 패턴들(401 내지 406) 중 적어도 하나는 전체적으로 불연속 라인의 형상을 가지되, 얼라인 키들 사이에서는 연속적인 라인(또는 곡선)의 형상을 가질 수 있다.
어느 하나의 크랙 방지 패턴과 이에 인접한 다른 크랙 방지 패턴 간의 간격은 그 어느 하나의 얼라인 패턴과 그에 인접한 또 다른 얼라인 패턴 간의 간격과 동일할 수 있다. 예를 들어, 제 1 크랙 방지 패턴(401)과 제 2 크랙 방지 패턴(402) 간의 간격은 제 2 크랙 방지 패턴(402)과 제 3 크랙 방지 패턴(403) 간의 간격과 동일할 수 있다. 구체적인 예로서, 인접한 크랙 방지 패턴들 간의 간격은 2um일 수 있다.
각 크랙 방지 패턴(401 내지 406)은 동일한 폭을 갖거나 서로 다른 폭을 가질 수 있다. 예를 들어, 각 크랙 방지 패턴(401 내지 406)은 2um의 두께를 가질 수 있다.
도 8의 구조에 따르면, 제 6 얼라인 키(500F)의 전체가 크랙 방지 패턴들의 단부들 사이에 위치하므로 비표시 영역(110b)에서의 제 6 얼라인 키(500F)의 점유 면적이 줄어들 수 있다.
도 9는 도 2의 G부에 대한 확대도이다.
G부에 위치한 얼라인 키(500G; 이하, 제 7 얼라인 키(500G))는, 도 9에 도시된 바와 같이, 기판(110)의 가장자리와 표시 영역(110a) 사이에 위치한다. 또한, 제 7 얼라인 키(500G)는 크랙 방지부(400)의 서로 마주보는 단부들 사이에 위치한다. 예를 들어, 제 7 얼라인 키(500G)는 제 1 크랙 방지 패턴(401)의 서로 마주보는 단부들(41, 41`) 사이 제 2 크랙 방지 패턴(402)의 서로 마주보는 단부들(42, 42`) 사이, 제 3 크랙 방지 패턴(403)의 서로 마주보는 단부들(43, 43`) 사이, 제 4 크랙 방지 패턴(404)의 서로 마주보는 단부들(44, 44`) 사이, 제 5 크랙 방지 패턴(405)의 서로 마주보는 단부들(45, 45`) 사이, 그리고 제 6 크랙 방지 패턴(406)의 서로 마주보는 단부들(46, 46`) 사이에 위치할 수 있다.
표시 장치(300)가 도 2의 A부 내지 I부들의 얼라인 키들 중 G부의 제 7 얼라인 키(500G)와 같은 종류의 얼라인 키만을 포함하고 있을 경우, 제 1 내지 제 6 크랙 방지 패턴들(401 내지 406)은 각각 불연속적인 라인(또는 곡선)의 형상을 가질 수 있다. 이와 다른 실시예로서, 제 1 내지 제 6 크랙 방지 패턴들(401 내지 406) 중 적어도 하나는 전체적으로 불연속적인 라인의 형상을 가지되, 서로 다른 얼라인 키들 사이에서는 연속적인 라인(또는 곡선)의 형상을 가질 수 있다. 다시 말하여, 제 1 내지 제 6 크랙 방지 패턴들(401 내지 406) 중 적어도 하나는 부분적으로 연속적인 라인의 형상을 가질 수 있다.
각 크랙 방지 패턴(401 내지 406)은 동일한 폭을 갖거나 서로 다른 폭을 가질 수 있다. 예를 들어, 각 크랙 방지 패턴(401 내지 406)은 2um의 두께를 가질 수 있다.
얼라인 패턴은 크랙 방지 패턴과 동일한 두께를 갖거나 서로 다른 두께를 가질 수 있다.
도 9의 구조에 따르면, 제 7 얼라인 키(500G)의 전체가 크랙 방지 패턴들의 단부들 사이에 위치하므로 비표시 영역(110b)에서의 제 7 얼라인 키(500G)의 점유 면적이 더욱 줄어들 수 있다.
한편, 도시되지 않았지만, 제 7 얼라인 키(500G)는 전술된 도 4의 제 2 얼라인 키(500B)와 같이 복수의 얼라인 패턴들(501 내지 506)을 포함할 수 있다.
도 10은 도 2의 H부에 대한 확대도이다.
H부에 위치한 얼라인 키(500H; 이하, 제 8 얼라인 키(500H))는, 도 10에 도시된 바와 같이, 구동부(600)와 표시 영역(110a) 사이에 위치한다.
표시 장치(300)가 도 2의 A부 내지 I부들의 얼라인 키들 중 H부의 제 8 얼라인 키(500H)와 같은 종류의 얼라인 키만을 포함하고 있을 경우, 제 1 내지 제 6 크랙 방지 패턴들(401 내지 406)은 각각 전술된 대향 변을 제외한 표시 영역(110a)의 나머지 변을 둘러싸는 연속적인 라인(또는 곡선)의 형상을 가질 수 있다.
어느 하나의 크랙 방지 패턴과 이에 인접한 다른 크랙 방지 패턴 간의 간격은 그 어느 하나의 얼라인 패턴과 그에 인접한 또 다른 얼라인 패턴 간의 간격과 동일할 수 있다. 예를 들어, 제 1 크랙 방지 패턴(401)과 제 2 크랙 방지 패턴(402) 간의 간격은 제 2 크랙 방지 패턴(402)과 제 3 크랙 방지 패턴(403) 간의 간격과 동일할 수 있다.
제 8 얼라인 키(500H)와 이에 인접한 크랙 방지 패턴 간의 간격은 인접한 크랙 방지 패턴들 간의 간격과 동일할 수도 있으며, 또한 다를 수도 있다. 예를 들어, 제 8 얼라인 키(500H)와 이에 인접한 크랙 방지 패턴 간의 간격은 인접한 크랙 방지 패턴들 간의 간격보다 더 작을 수 있다. 더욱 구체적인 예로서, 제 8 얼라인 키(500H)와 제 6 크랙 방지 패턴(406) 간의 간격은 제 5 크랙 방지 패턴(405)과 제 6 크랙 방지 패턴(406) 간의 간격보다 더 작을 수 있다.
각 크랙 방지 패턴(401 내지 406)은 동일한 폭을 갖거나 서로 다른 폭을 가질 수 있다. 예를 들어, 각 크랙 방지 패턴(401 내지 406)은 2um의 두께를 가질 수 있다.
제 8 얼라인 키(500H)는 어느 하나의 크랙 방지 패턴보다 더 큰 폭을 가질 수 있다.
도 11은 도 1의 화소에 대한 상세 구성도이고, 도 12는 도 11의 Ⅰ-Ⅰ`의 선을 따라 자른 단면도이다.
도 11 및 도 12를 참조하면, 화소(PX)는 기판(110), 기판(110) 상의 구동 회로부(130), 구동 회로부(130) 상의 유기 발광 소자(210), 유기 발광 소자(210) 상의 밀봉 부재(250)를 포함한다.
하나의 화소(PX)는 게이트 라인(151), 데이터 라인(171) 및 공통 전원 라인(172)에 의해 정의된 영역(화소 영역)에 위치할 수 있다.
화소(PX)는 제 1 코팅층(260a)을 더 포함할 수 있는 바, 하나의 예로서 이 제 1 코팅층(260a)은 기판(110)의 배면에 배치될 수 있다. 또한, 일 실시예에 따른 화소(PX)는 제 2 코팅층(260b)을 더 포함할 수 있는 바, 일례로 이 제 2 코팅층(260b)은 밀봉 부재(250) 상에 배치될 수 있다.
제 1 코팅층(260a)은 방수 코팅층(261a) 및 방열 코팅층(262a) 중 적어도 하나를 포함할 수 있으며, 그리고 제 2 코팅층(260b) 역시 방수 코팅층(261b) 및 방열 코팅층(262b) 중 적어도 하나를 포함할 수 있다.
유기 발광 소자(210)의 구동을 위한 구동 회로부(130)는 기판(110) 상에 구비된다. 구동 회로부(130)는 스위칭 박막트랜지스터(10), 구동 박막트랜지스터(20), 및 축전 소자(80)를 포함하는 바, 이러한 구동 회로부(130)는 유기 발광 소자(210)의 발광층(212)를 구동한다.
구동 회로부(130) 및 유기 발광 소자(210)의 구체적인 구조는 도 11 및 도 12에 나타나 있으나, 본 발명의 일 실시예가 도 11 및 도 12에 도시된 구조에 한정되는 것은 아니다. 구동 회로부(130) 및 유기 발광 소자(210)는 해당 기술 분야의 종사자가 용이하게 변형 실시할 수 있는 범위 내에서 다양한 구조로 형성될 수 있다.
도 11에 따르면 하나의 화소(PX)가 두 개의 박막트랜지스터(thin film transistor, TFT)와 하나의 축전 소자(capacitor)를 포함하는 것으로 도시되어 있지만, 이에 한정되는 것은 아니며, 하나의 화소(PX)는 셋 이상의 박막트랜지스터와 둘 이상의 축전 소자를 구비할 수도 있으며, 별도의 배선을 더 포함하여 다양한 구조를 가질 수 있다. 여기서, 화소(PX)는 화상을 표시하는 최소 단위를 말하는 것으로, 적색광을 발광하는 적색 화소, 녹색광을 발광하는 녹색 화소 및 청색광을 발광하는 청색 화소 중 어느 하나일 수 있다.
도 11 및 도 12를 참조하면, 각 화소(PX)는 하나의 화소마다 스위칭 박막트랜지스터(10), 구동 박막트랜지스터(20), 축전 소자(80), 및 유기 발광 소자(210)를 포함한다. 여기서, 스위칭 박막트랜지스터(10), 구동 박막트랜지스터(20), 및 축전 소자(80)를 포함하는 구성을 구동 회로부(130)라 한다.
구동 회로부(130)는 일 방향을 따라 배치되는 게이트 라인(151)과, 게이트 라인(151)과 절연 교차되는 데이터 라인(171) 및 공통 전원 라인(172)을 포함한다.
기판(110)은 유리 및 투명한 소재의 플라스틱 등으로 만들어진 투명 절연 기판(110)일 수 있다. 예를 들어, 기판(110)은 캡톤(kapton), 폴리에테르술폰(polyethersulphone, PES), 폴리카보네이트(polycarbonate: PC), 폴리이미드(polyimide: PI), 폴리에틸렌테레프탈레이트(polyethyleneterephthalate: PET), 폴리에틸렌 나프탈레이트(polyethylenenaphthalate, PEN), 폴리아크릴레이트(polyacrylate, PAR) 및 섬유 강화 플라스틱(fiber reinforced plastic: FRP) 등으로 이루어진 군 중에서 선택된 어느 하나로 만들어질 수 있다.
버퍼층(120)은 기판(110) 상에 배치될 수 있다. 버퍼층(120)은 불순 원소의 침투를 방지하며 표면을 평탄화하는 역할을 하는 것으로, 이러한 역할을 수행할 수 있는 다양한 물질로 형성될 수 있다. 예를 들어, 버퍼층(120)은 질화규소(SiNx)막, 산화규소(SiO2)막, 산질화규소(SiOxNy)막 중 어느 하나로 만들어질 수 있다. 그러나, 버퍼층(120)은 반드시 필요한 것은 아니며, 기판(110)의 종류 및 공정 조건에 따라 생략될 수도 있다.
스위칭 반도체층(131) 및 구동 반도체층(132)은 버퍼층(120) 상에 배치된다. 스위칭 반도체층(131) 및 구동 반도체층(132)은 다결정 규소막, 비정질 규소막, 및 IGZO(Indium-Galuim-Zinc Oxide), IZTO(Indium Zinc Tin Oxide)와 같은 산화물 반도체 중 적어도 하나를 포함할 수 있다. 예를 들어, 도 12에 도시된 구동 반도체층(132)이 다결정 규소막을 포함하는 경우, 구동 반도체층(132)은 불순물이 도핑되지 않은 채널 영역과, 채널 영역의 양 옆으로 p+ 도핑되어 형성된 소스 영역 및 드레인 영역을 포함한다. 이때, 도핑되는 이온 물질은 붕소와 같은 P형 불순물이며, 주로 B2H6이 사용된다. 이러한 불순물은 박막트랜지스터의 종류에 따라 달라진다.
본 발명의 일 실시예에서 구동 박막트랜지스터(20)로 P형 불순물을 포함한 PMOS(P-channel Metal Oxide Semiconductor) 구조의 박막트랜지스터가 사용되었으나, 구동 박막트랜지스터(20)가 이에 한정되는 것은 아니다. 따라서 구동 박막트랜지스터(20)로 NMOS(N-channel Metal Oxide Semiconductor) 구조 또는 CMOS(Complementary Metal Oxide Semiconductor) 구조의 박막트랜지스터도 모두 사용될 수 있다.
게이트 절연막(140)은 스위칭 반도체층(131) 및 구동 반도체층(132) 상에 배치된다. 게이트 절연막(140)은 테트라에톡시실란(TetraEthylOrthoSilicate, TEOS), 질화 규소(SiNx) 및 산화 규소(SiO2)중 적어도 하나를 포함할 수 있다. 일례로, 게이트 절연막(140)은 40nm의 두께를 갖는 질화규소막과 80nm의 두께를 갖는 테트라에톡시실란막이 차례로 적층된 이중막 구조를 가질 수 있다.
게이트 전극(152, 155)을 포함하는 게이트 배선은 게이트 절연막(140) 상에 배치된다. 게이트 배선은 게이트 라인(151), 제 1 축전판(158) 및 그 밖의 배선을 더 포함한다. 그리고 게이트 전극(152, 155)은 반도체층(131, 132)의 일부 또는 전부와 중첩되며 특히 채널 영역과 중첩되도록 배치된다. 게이트 전극(152, 155)은 반도체층(131, 132) 형성 과정에서 반도체층(131, 132)의 소스 영역(136)과 드레인 영역(137)에 불순물이 도핑될 때 채널 영역에 불순물이 도핑되는 것을 차단하는 역할을 한다.
게이트 전극(152, 155)과 제 1 축전판(158)은 동일한 층에 배치되며, 이들은 실질적으로 동일한 금속으로 만들어진다. 게이트 전극(152, 155)과 제 1 축전판(158)은 몰리브덴(Mo), 크롬(Cr), 및 텅스텐(W) 중 적어도 하나를 포함할 수 있다.
게이트 전극(152, 155)을 덮는 층간 절연막(160)은 게이트 절연막(140) 상에 배치된다. 층간 절연막(160)은 게이트 절연막(140)과 마찬가지로, 질화규소(SiNx), 산화규소(SiOx) 또는 테트라에톡시실란(TEOS) 등으로 형성될 수 있으나, 이에 한정되는 것은 아니다.
소스 전극(173, 176) 및 드레인 전극(174, 177)을 포함하는 데이터 배선은 층간 절연막(160) 상에 배치된다. 데이터 배선은 데이터 라인(171), 공통 전원 라인(172), 제 2 축전판(178) 및 그 밖의 배선을 더 포함한다. 그리고 소스 전극(173, 176) 및 드레인 전극(174, 177)은 게이트 절연막(140) 및 층간 절연막(160)에 형성된 컨택홀을 통하여 반도체층(131, 132)의 소스 영역(136) 및 드레인 영역(137)과 각각 연결된다.
이와 같이, 스위칭 박막트랜지스터(10)는 스위칭 반도체층(131), 스위칭 게이트 전극(152), 스위칭 소스 전극(173) 및 스위칭 드레인 전극(174)을 포함하며, 구동 박막트랜지스터(20)는 구동 반도체층(132), 구동 게이트 전극(155), 구동 소스 전극(176) 및 구동 드레인 전극(177)을 포함한다. 박막트랜지스터(10, 20)의 구성은 전술한 예에 한정되지 않고, 당해 기술 분야의 전문가가 용이하게 실시할 수 있는 공지된 구성으로 다양하게 변형 가능하다.
축전 소자(80)는 층간 절연막(160)을 사이에 두고 배치된 제 1 축전판(158)과 제 2 축전판(178)을 포함한다.
스위칭 박막트랜지스터(10)는 발광시키고자 하는 화소를 선택하는 스위칭 소자로 사용된다. 스위칭 게이트 전극(152)은 게이트 라인(151)에 연결된다. 스위칭 소스 전극(173)은 데이터 라인(171)에 연결된다. 스위칭 드레인 전극(174)은 스위칭 소스 전극(173)으로부터 이격 배치되며, 제 1 축전판(158)과 연결된다.
구동 박막트랜지스터(20)는 선택된 화소 내에 구비된 유기 발광 소자(210)의 발광층(212)을 발광시키기 위한 구동 전원을 화소 전극(211)에 인가한다. 구동 게이트 전극(155)은 제 1 축전판(158)과 연결된다. 구동 소스 전극(176) 및 제 2 축전판(178)은 각각 공통 전원 라인(172)과 연결된다. 구동 드레인 전극(177)은 컨택홀을 통해 유기 발광 소자(210)의 화소 전극(211)과 연결된다.
이와 같은 구조에 의하여, 스위칭 박막트랜지스터(10)는 게이트 라인(151)에 인가되는 게이트 전압에 의해 작동하여 데이터 라인(171)에 인가되는 데이터 전압을 구동 박막트랜지스터(20)로 전달하는 역할을 한다. 공통 전원 라인(172)으로부터 구동 박막트랜지스터(20)에 인가되는 공통 전압과 스위칭 박막트랜지스터(10)로부터 전달된 데이터 전압의 차에 해당하는 전압이 축전 소자(80)에 저장되고, 축전 소자(80)에 저장된 전압에 대응하는 전류가 구동 박막트랜지스터(20)를 통해 유기 발광 소자(210)로 흘러 유기 발광 소자(210)가 발광하게 된다.
평탄화막(165)은 데이터 라인(171), 공통 전원 라인(172), 소스 전극(173, 176) 및 드레인 전극(174, 177), 제 2 축전판(178) 등과 같이 하나의 마스크로 패터닝된 데이터 배선을 덮는다. 평탄화막(165)은 층간 절연막(160) 상에 위치한다.
평탄화막(165)은 그 위에 형성될 유기 발광 소자의 발광 효율을 높이기 위해, 단차를 없애고 평탄화시키는 역할을 한다. 평탄화막(165)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolicresin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계수지(unsaturated polyesters resin), 폴리페닐렌계 수지(polyphenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin), 및 벤조사이클로부텐(benzocyclobutene, BCB) 중 하나 이상의 물질로 만들어질 수 있다.
유기 발광 소자(210)의 화소 전극(211)은 평탄화막(165) 상에 배치된다. 화소 전극(211)은 평탄화막(165)의 콘택홀을 통하여 드레인 전극(177)과 연결된다.
화소 전극(211)의 일부 또는 전부는 화소(PX)의 투과 영역(또는 발광 영역) 내에 배치된다. 즉, 화소 전극(211)은 화소 정의막(190)에 의해 정의된 화소의 투과 영역에 대응하도록 배치된다. 화소 정의막(190)은 폴리아크릴계(polyacrylates resin) 및 폴리이미드계(polyimides) 등의 수지로 만들어질 수 있다.
발광층(212)은 투과 영역 내의 화소 전극(211) 상에 배치되고, 공통 전극(213)은 화소 정의막(190) 및 발광층(212) 상에 배치된다.
발광층(212)은 저분자 유기물 또는 고분자 유기물로 이루어진다. 정공 주입층(Hole Injection Layer, HIL) 및 정공 수송층(Hole Transporting Layer, HTL) 중 적어도 하나가 화소 전극(211)과 발광층(212) 사이에 더 배치될 수 있고, 전자 수송층(Electron Transporting Layer, ETL) 및 전자 주입층(Electron Injection Layer, EIL) 중 적어도 하나가 발광층(212)과 공통 전극(213) 사이에 더 배치될 수 있다.
화소 전극(211) 및 공통 전극(213)은 투과형 전극, 반투과형 전극 및 반사형 전극 중 어느 하나로 형성될 수 있다.
투과형 전극의 형성을 위하여 투명 도전성 산화물(TCO; Transparent Conductive Oxide)이 사용될 수 있다. 투명 도전성 산화물(TCO)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 안티몬 주석 산화물(ATO), 알루미늄 아연 산화물(AZO), 산화 아연(ZnO), 및 그 혼합물로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다.
반투과형 전극 및 반사형 전극의 형성을 위하여 마그네슘(Mg), 은(Ag), 금(Au), 칼슘(Ca), 리튬(Li), 크롬(Cr), 알루미늄(Al), 구리(Cu)와 같은 금속 또는 이들의 합금이 사용될 수 있다. 이때, 반투과형 전극과 반사형 전극은 두께로 결정된다. 일반적으로, 반투과형 전극은 약 200nm 이하의 두께를 가지며, 반사형 전극은 300nm 이상의 두께를 가진다. 반투과형 전극은 두께가 얇아질수록 빛의 투과율이 높아지지만 저항이 커지고, 두께가 두꺼워질수록 빛의 투과율이 낮아진다.
또한, 반투과형 및 반사형 전극은 금속 또는 금속의 합금으로 된 금속층과 금속층상에 적층된 투명 도전성 산화물(TCO)층을 포함하는 다층구조로 형성될 수 있다.
화소(PX)는 화소 전극(211) 방향 및 공통 전극(213) 방향으로 빛을 방출할 수 있는 양면 발광형 구조를 가질 수도 있다. 이와 같은 경우, 화소 전극(211) 및 공통 전극(213) 모두 투과형 또는 반투과형 전극으로 형성될 수 있다.
밀봉 부재(250)는 공통 전극(213) 상에 배치된다. 밀봉 부재(250)는 유리 및 투명한 소재의 플라스틱 등으로 만들어진 투명 절연 기판(110)이 사용될 수 있다. 또한, 밀봉 부재(250)는 하나 이상의 무기막 및 하나 이상의 유기막이 교호적으로 적층된 박막 봉지 구조로 형성될 수도 있다.
방수 코팅층(261a, 261b)은 투명한 특성을 갖는 고분자 계열의 물질이 사용될 수 있다. 예를 들어, 방수 코팅층(261a, 261b)은 폴리에스터(polyester), 및 파릴렌(parylene) 등이 사용될 수 있다. 방수 코팅층(261a, 261b)은 상온에서 열확산 증착 방식으로 코팅되거나, 필름 형태로 접착되어 형성될 수 있다. 이외에도 당업계에서 일반적으로 사용되는 방수 코팅 재료는 본 발명에 적용될 수 있다.
방열 코팅층(262a, 262b)은 투명한 특성을 가지며, 열전도성이 높은 물질이 사용될 수 있다. 예를 들어, 방열 코팅층(262a, 262b)은 그라파이트 시트(graphite sheet), 및 아크릴 시트(acryl sheet) 등이 사용될 수 있다. 이외에도 당업계에서 일반적으로 사용되는 방열 코팅 재료는 본 발명에 적용될 수 있다.
본 발명의 크랙 방지부(400) 및 얼라인 키(500)는 금속 물질 및 무기 물질 중 적어도 하나를 포함할 수 있는 바, 이를 도 13 내지 도 20을 참조로 설명하면 다음과 같다.
도 13은 도 4의 I-I`의 선을 따라 자른 단면의 한 실시예를 나타낸 도면이다.
도 13에 도시된 바와 같이, 제 1 내지 제 3 크랙 방지 패턴들(401 내지 403)과 제 1 내지 제 6 얼라인 패턴들(501 내지 506)은 게이트 절연막(140) 상에 위치할 수 있다.
제 1 내지 제 3 크랙 방지 패턴들(401 내지 403)과 제 1 내지 제 6 얼라인 패턴들(501 내지 506)은 전술된 게이트 전극(152)과 동일한 층 상에 위치할 수 있다.
제 1 내지 제 3 크랙 방지 패턴들(401 내지 403)과 제 1 내지 제 6 얼라인 패턴들(501 내지 506)은 전술된 게이트 전극(152)과 동일한 물질로 이루어질 수 있다.
도 14는 도 4의 I-I`의 선을 따라 자른 단면의 다른 실시예를 나타낸 도면이다.
도 14에 도시된 바와 같이, 제 1 내지 제 3 크랙 방지 패턴들(401 내지 403)과 제 1 내지 제 6 얼라인 패턴들(501 내지 506)은 게이트 절연막(140) 상에 위치할 수 있다.
제 1 내지 제 3 크랙 방지 패턴들(401 내지 403)과 제 1 내지 제 6 얼라인 패턴들(501 내지 506)은 전술된 층간 절연막(160)과 동일한 층 상에 위치할 수 있다.
제 1 내지 제 3 크랙 방지 패턴들(401 내지 403)과 제 1 내지 제 6 얼라인 패턴들(501 내지 506)은 전술된 층간 절연막(160)과 동일한 물질로 이루어질 수 있다.
도 15는 도 4의 I-I`의 선을 따라 자른 단면의 또 다른 실시예를 나타낸 도면이다.
도 15에 도시된 바와 같이, 제 1 내지 제 3 크랙 방지 패턴들(401 내지 403)과 제 1 내지 제 6 얼라인 패턴들(501 내지 506)은 기판(110) 상에 위치할 수 있다.
제 1 내지 제 3 크랙 방지 패턴들(401 내지 403) 각각은 수직으로 적층된 복수의 패턴층들(51, 52, 53)을 포함할 수 있다. 예를 들어, 제 1 크랙 방지 패턴(401)은 기판(110) 상의 제 1 패턴층(51), 제 1 패턴층(51) 상의 제 2 패턴층(52), 및 제 2 패턴층(52) 상의 제 3 패턴층(53)을 포함할 수 있다. 구체적으로, 제 1 패턴층(51)은 기판(110)과 제 2 패턴층(52) 사이에 위치하며, 제 2 패턴층(52)은 제 1 패턴층(51)과 제 3 패턴층(53) 사이에 위치하며, 그리고 제 3 패턴층(53)은 제 2 패턴층(52)과 평탄화막(165) 사이에 위치할 수 있다. 평면적으로 제 1 패턴층(51), 제 2 패턴층(52) 및 제 3 패턴층(53)은 동일한 형상을 가질 수 있다.
제 1 패턴층(51)은 버퍼층(120)과 동일한 층 상에 위치하고, 제 2 패턴층(52)은 게이트 절연막(140)과 동일한 층 상에 위치하고, 그리고 제 3 패턴층(53)은 층간 절연막(160)과 동일한 층 상에 위치할 수 있다.
제 1 패턴층(51)은 버퍼층(120)과 동일한 물질로 이루어지고, 제 2 패턴층(52)은 게이트 절연막(140)과 동일한 물질로 이루어지고, 그리고 제 3 패턴층(53)은 층간 절연막(160)과 동일한 물질로 이루어질 수 있다.
나머지 제 2 및 제 3 크랙 방지 패턴들(402, 403)은 전술된 제 1 크랙 방지 패턴(401)과 동일한 구조를 가질 수 있다.
제 1 내지 제 6 얼라인 패턴들(501 내지 506) 각각은 수직으로 적층된 복수의 패턴층들(51`, 52`, 53`)을 포함할 수 있다. 예를 들어, 제 1 얼라인 패턴(501)은 기판(110) 상의 제 1 패턴층(51`), 제 1 패턴층(51`) 상의 제 2 패턴층(52`), 및 제 2 패턴층(52`) 상의 제 3 패턴층(53`)을 포함할 수 있다. 구체적으로, 제 1 패턴층(51`)은 기판(110)과 제 2 패턴층(52`) 사이에 위치하며, 제 2 패턴층(52`)은 제 1 패턴층(51`)과 제 3 패턴층(53`) 사이에 위치하며, 그리고 제 3 패턴층(53`)은 제 2 패턴층(52`)과 평탄화막(165) 사이에 위치할 수 있다. 평면적으로 제 1 패턴층(51`), 제 2 패턴층(52`) 및 제 3 패턴층(53`)은 동일한 형상을 가질 수 있다.
제 1 패턴층(51`)은 버퍼층(120)과 동일한 층 상에 위치하고, 제 2 패턴층(52`)은 게이트 절연막(140)과 동일한 층 상에 위치하고, 그리고 제 3 패턴층(53`)은 층간 절연막(160)과 동일한 층 상에 위치할 수 있다.
제 1 패턴층(51`)은 버퍼층(120)과 동일한 물질로 이루어지고, 제 2 패턴층(52`)은 게이트 절연막(140)과 동일한 물질로 이루어지고, 그리고 제 3 패턴층(53`)은 층간 절연막(160)과 동일한 물질로 이루어질 수 있다.
나머지 제 2 내지 제 6 얼라인 패턴들(502 내지 506)은 전술된 제 1 얼라인 패턴(501)과 동일한 구조를 가질 수 있다.
도 16은 도 4의 I-I`의 선을 따라 자른 단면의 또 다른 실시예를 나타낸 도면이다.
도 16에 도시된 바와 같이, 제 1 내지 제 3 크랙 방지 패턴들(401 내지 403)과 제 1 내지 제 6 얼라인 패턴들(501 내지 506)은 게이트 절연막(140) 상에 위치할 수 있다.
제 1 내지 제 3 크랙 방지 패턴들(401 내지 403)은 전술된 게이트 전극(152)과 동일한 층 상에 위치할 수 있다.
제 1 내지 제 3 크랙 방지 패턴들(401 내지 403)은 전술된 게이트 전극(152)과 동일한 물질로 이루어질 수 있다.
제 1 내지 제 6 얼라인 패턴들(501 내지 506)은 전술된 층간 절연막(160)과 동일한 층 상에 위치할 수 있다.
제 1 내지 제 6 얼라인 패턴들(501 내지 506)은 전술된 층간 절연막(160)과 동일한 물질로 이루어질 수 있다.
이와 같이 크랙 방지 패턴은 얼라인 패턴과 다른 물질로 이루어질 수 있다.
또한, 크랙 방지 패턴과 얼라인 패턴은 서로 다른 두께를 가질 수 있다. 예를 들어, 제 1 크랙 방지 패턴(401)은 제 1 얼라인 패턴(501)보다 더 작은 두께를 갖는다.
도 17은 도 4의 I-I`의 선을 따라 자른 단면의 또 다른 실시예를 나타낸 도면이다.
도 17에 도시된 바와 같이, 제 1 내지 제 3 크랙 방지 패턴들(401 내지 403)은 게이트 절연막(140) 상에 위치할 수 있다.
제 1 내지 제 3 크랙 방지 패턴들(401 내지 403)은 전술된 게이트 전극(152)과 동일한 층 상에 위치할 수 있다.
제 1 내지 제 3 크랙 방지 패턴들(401 내지 403)은 전술된 게이트 전극(152)과 동일한 물질로 이루어질 수 있다.
제 1 내지 제 6 얼라인 패턴들(501 내지 506)은 기판(110) 상에 위치한다.
제 1 내지 제 6 얼라인 패턴들(501 내지 506) 각각은 수직으로 적층된 복수의 패턴층들(51`, 52`, 53`)을 포함할 수 있다. 예를 들어, 제 1 얼라인 패턴(501)은 기판(110) 상의 제 1 패턴층(51`), 제 1 패턴층(51`) 상의 제 2 패턴층(52`), 및 제 2 패턴층(52`) 상의 제 3 패턴층(53`)을 포함할 수 있다. 구체적으로, 제 1 패턴층(51`)은 기판(110)과 제 2 패턴층(52`) 사이에 위치하며, 제 2 패턴층(52`)은 제 1 패턴층(51`)과 제 3 패턴층(53`) 사이에 위치하며, 그리고 제 3 패턴층(53`)은 제 2 패턴층(52`)과 평탄화막(165) 사이에 위치할 수 있다.
제 1 패턴층(51`)은 버퍼층(120)과 동일한 층 상에 위치하고, 제 2 패턴층(52`)은 게이트 절연막(140)과 동일한 층 상에 위치하고, 그리고 제 3 패턴층(53`)은 층간 절연막(160)과 동일한 층 상에 위치할 수 있다.
제 1 패턴층(51`)은 버퍼층(120)과 동일한 물질로 이루어지고, 제 2 패턴층(52`)은 게이트 절연막(140)과 동일한 물질로 이루어지고, 그리고 제 3 패턴층(53`)은 층간 절연막(160)과 동일한 물질로 이루어질 수 있다.
평면적으로 제 1 패턴층(51`), 제 2 패턴층(52`) 및 제 3 패턴층(53`)은 동일한 형상을 가질 수 있다.
나머지 제 2 내지 제 6 얼라인 패턴들(502 내지 506)은 전술된 제 1 얼라인 패턴(501)과 동일한 구조를 가질 수 있다.
이와 같이 크랙 방지 패턴은 얼라인 패턴과 다른 물질로 이루어질 수 있다.
또한, 크랙 방지 패턴과 얼라인 패턴은 서로 다른 두께를 가질 수 있다. 예를 들어, 제 1 얼라인 패턴(501)은 제 1 크랙 방지 패턴(401)보다 더 두꺼운 두께를 갖는다.
도 18은 도 4의 I-I`의 선을 따라 자른 단면의 또 다른 실시예를 나타낸 도면이다.
도 18에 도시된 바와 같이, 제 1 내지 제 3 크랙 방지 패턴들(401 내지 403)과 제 1 내지 제 6 얼라인 패턴들(501 내지 506)은 게이트 절연막(140) 상에 위치할 수 있다.
제 1 내지 제 3 크랙 방지 패턴들(401 내지 403)은 전술된 층간 절연막(160)과 동일한 층 상에 위치할 수 있다.
제 1 내지 제 3 크랙 방지 패턴들(401 내지 403)은 전술된 층간 절연막(160)과 동일한 물질로 이루어질 수 있다.
제 1 내지 제 6 얼라인 패턴들(501 내지 506)은 전술된 게이트 전극(152)과 동일한 층 상에 위치할 수 있다.
제 1 내지 제 6 얼라인 패턴들(501 내지 506)은 전술된 게이트 전극(152)과 동일한 물질로 이루어질 수 있다.
이와 같이 크랙 방지 패턴은 얼라인 패턴과 다른 물질로 이루어질 수 있다.
또한, 크랙 방지 패턴과 얼라인 패턴은 서로 다른 두께를 가질 수 있다. 예를 들어, 제 1 크랙 방지 패턴(401)은 제 1 얼라인 패턴(501)보다 더 두꺼운 두께를 갖는다.
도 19는 도 4의 I-I`의 선을 따라 자른 단면의 또 다른 실시예를 나타낸 도면이다.
도 19에 도시된 바와 같이, 제 1 내지 제 3 크랙 방지 패턴(401 내지 403)들 각각은 수직으로 적층된 복수의 패턴층들(51, 52, 53)을 포함할 수 있다. 예를 들어, 제 1 크랙 방지 패턴(401)은 기판(110) 상의 제 1 패턴층(51), 제 1 패턴층(51) 상의 제 2 패턴층(52), 및 제 2 패턴층(52) 상의 제 3 패턴층(53)을 포함할 수 있다. 구체적으로, 제 1 패턴층(51)은 기판(110)과 제 2 패턴층(52) 사이에 위치하며, 제 2 패턴층(52)은 제 1 패턴층(51)과 제 3 패턴층(53) 사이에 위치하며, 그리고 제 3 패턴층(53)은 제 2 패턴층(52)과 평탄화막(165) 사이에 위치할 수 있다.
제 1 패턴층(51)은 버퍼층(120)과 동일한 층 상에 위치하고, 제 2 패턴층(52)은 게이트 절연막(140)과 동일한 층 상에 위치하고, 그리고 제 3 패턴층(53)은 층간 절연막(160)과 동일한 층 상에 위치할 수 있다.
제 1 패턴층(51)은 버퍼층(120)과 동일한 물질로 이루어지고, 제 2 패턴층(52)은 게이트 절연막(140)과 동일한 물질로 이루어지고, 그리고 제 3 패턴층(53)은 층간 절연막(160)과 동일한 물질로 이루어질 수 있다.
평면적으로 제 1 패턴층(51), 제 2 패턴층(52) 및 제 3 패턴층(53)은 동일한 형상을 가질 수 있다.
나머지 제 2 및 제 3 크랙 방지 패턴들(402, 403)은 전술된 제 1 크랙 방지 패턴(401)과 동일한 구조를 가질 수 있다.
제 1 내지 제 6 얼라인 패턴들(501 내지 506)은 게이트 절연막(140) 상에 위치할 수 있다.
제 1 내지 제 6 얼라인 패턴들(501 내지 506)은 전술된 게이트 전극(152)과 동일한 층 상에 위치할 수 있다.
제 1 내지 제 6 얼라인 패턴들(501 내지 506)은 전술된 게이트 전극(152)과 동일한 물질로 이루어질 수 있다.
이와 같이 크랙 방지 패턴은 얼라인 패턴과 다른 물질로 이루어질 수 있다.
또한, 크랙 방지 패턴과 얼라인 패턴은 서로 다른 두께를 가질 수 있다. 예를 들어, 제 1 크랙 방지 패턴(401)은 제 1 얼라인 패턴(501)보다 더 두꺼운 두께를 갖는다.
도 20은 도 8의 I-I`의 선을 따라 자른 단면도이다.
도 20에 도시된 바와 같이, 제 1 크랙 방지 패턴(401) 및 제 6 크랙 방지 패턴(406)은 게이트 절연막(140) 상에 위치한다. 도시되지 않았지만, 제 2 내지 제 5 크랙 방지 패턴들(402 내지 405) 역시 게이트 절연막(140) 상에 위치한다.
제 1 크랙 방지 패턴(401) 및 제 6 크랙 방지 패턴(406)은 전술된 게이트 전극(152)과 동일한 층 상에 위치한다. 도시되지 않았지만, 제 2 내지 제 5 크랙 방지 패턴들(402 내지 405) 역시 게이트 절연막(140) 상에 위치한다.
제 6 얼라인 키(500F)는 제 1 크랙 방지 패턴(401)과 제 6 크랙 방지 패턴(406) 사이에 위치한다.
도 21은 본 발명에 따른 얼라인 키의 다른 형상을 나타낸 도면이다.
도 21에 도시된 바와 같이, 얼라인 키(500I)는 서로 이격되어 위치한 제 1 얼라인 패턴부(551)와 제 2 얼라인 패턴부(552)를 포함할 수 있다.
제 1 얼라인 패턴부(551)는 제 1 내지 제 6 얼라인 패턴들(501 내지 506)을 포함한다. 제 1 얼라인 패턴부(551)의 제 1 내지 제 6 얼라인 패턴들(501 내지 506)에 대한 설명은 전술된 도 3 및 이에 관련된 설명을 참조한다.
제 2 얼라인 패턴부(552)는 제 1 내지 제 6 얼라인 패턴들(501 내지 506)을 포함한다. 제 2 얼라인 패턴부(552) 제 1 내지 제 6 얼라인 패턴들(501 내지 506)에 대한 설명은 전술된 도 3 및 이에 관련된 설명을 참조한다.
도시되지 않았지만, 제 1 얼라인 패턴부(551)에 포함된 얼라인 패턴들의 개수는 제 2 얼라인 패턴부(552)에 포함된 얼라인 패턴들의 개수와 서로 다를 수 있다. 예를 들어, 제 1 얼라인 패턴부(551)에 포함된 얼라인 패턴들의 개수가 제 2 얼라인 패턴부(552)에 포함된 얼라인 패턴들의 개수보다 더 많을 수 있다.
도시되지 않았지만, 전술된 제 2 얼라인 키(500B), 제 3 얼라인 키(500C), 제 4 얼라인 키(500D), 제 5 얼라인 키(500E), 제 6 얼라인 키(500F), 제 7 얼라인 키(500G) 및 제 8 얼라인 키(500H)는 각각 도 21의 얼라인 키(500I)와 같은 형상을 가질 수 있다.
도 22는 본 발명에 따른 얼라인 키의 또 다른 형상을 나타낸 도면이다.
도 22에 도시된 바와 같이, 얼라인 키(500J)는 서로 이격되어 위치한 복수의 얼라인 패턴들(501 내지 506)을 포함할 수 있다. 이때, 얼라인 패턴들(501 내지 506)은 표시 영역(110a)에 근접하게 위치할수록 더 작은 면적을 가질 수 있다. 예를 들어, 얼라인 키(500J)는, 도 19에 도시된 바와 같이, 전체적으로 삼각형의 형상을 가질 수 있다.
도시되지 않았지만, 전술된 제 2 얼라인 키(500B), 제 3 얼라인 키(500C), 제 4 얼라인 키(500D), 제 5 얼라인 키(500E), 제 6 얼라인 키(500F), 제 7 얼라인 키(500G) 및 제 8 얼라인 키(500H)는 각각 도 22의 얼라인 키(500J)와 같은 형상을 가질 수 있다.
도 23은 본 발명에 따른 얼라인 키의 또 다른 형상을 나타낸 도면이다.
도 23에 도시된 바와 같이, 얼라인 키(500K)는 십자 형상을 가질 수 있다. 이 얼라인 키(500K)는 제 1 크랙 방지 패턴(401)과 이 제 1 크랙 방지 패턴(401)과 마주보는 제 6 크랙 방지 패턴(406) 사이에 위치한다. 또한, 이 얼라인 키(500K)는 제 1 크랙 방지 패턴(401)과 제 6 크랙 방지 패턴(406) 사이에 위치한 제 2 내지 제 5 크랙 방지 패턴들(402 내지 405) 각각의 서로 마주보는 단부들 사이에 위치한다.
도시되지 않았지만, 전술된 제 2 얼라인 키(500B), 제 3 얼라인 키(500C), 제 4 얼라인 키(500D), 제 5 얼라인 키(500E), 제 6 얼라인 키(500F), 제 7 얼라인 키(500G) 및 제 8 얼라인 키(500H)는 각각 도 23의 얼라인 키(500K)와 같은 형상을 가질 수 있다.
도 24는 본 발명에 따른 얼라인 키의 또 다른 형상을 나타낸 도면이다.
도 24에 도시된 바와 같이, 얼라인 키(500L)는 제 1 내지 제 6 크랙 방지 패턴들(401 내지 406)에 의해 정의된 홈이다. 즉, 이 얼라인 키(500L)는 음각 형태를 갖는다. 이 얼라인 키(500L)는 십자 형상의 홈이다.
도 25는 본 발명에 따른 얼라인 키의 또 다른 형상을 나타낸 도면이다.
도 25에 도시된 바와 같이, 얼라인 키(500M)는 음각 형태를 갖는 제 1 얼라인 키(521)와 그 제 1 얼라인 키(521)의 중심부에 위치한 제 2 얼라인 키(522)를 포함한다.
제 1 얼라인 키(521)는 전술된 도 24의 얼라인 키(500L)와 같은 음각 형태의 홈이다. 이 제 1 얼라인 키(521)는 십자 형상을 가질 수 있다.
제 2 얼라인 키(522)는 전술된 도 23의 얼라인 키(500K)와 같은 십자 형상을 가질 수 있다. 단, 제 2 얼라인 키(522)는 도 23의 얼라인 키(500K)보다 더 작은 형상을 갖는다.
제 2 얼라인 키(522)는 제 1 크랙 방지 패턴(401)과 제 6 크랙 방지 패턴(406) 사이에 위치한다. 또한, 제 2 얼라인 키(522)의 일부는 제 1 크랙 방지 패턴(401)과 제 6 크랙 방지 패턴(406) 사이에 위치한 복수의 크랙 방지 패턴들(402 내지 405) 중 몇 개의 크랙 방지 패턴들(403, 404)의 서로 마주보는 단부들 사이에 위치한다.
도 26은 본 발명의 다른 실시예에 따른 크랙 방지 패턴 및 얼라인 키의 평면도이고, 도 27은 도 26의 I-I`의 선을 따라 자른 단면의 한 실시예를 나타낸 도면이다.
도 26 및 도 27에 도시된 바와 같이, 복수의 크랙 방지 패턴들(401 내지 406) 중 서로 인접한 2개의 크랙 방지 패턴들은 표시 영역(110a)에 근접할수록 점진적으로 더 큰 간격을 가질 수 있다. 예를 들어, 제 1 내지 제 6 크랙 방지 패턴들(401 내지 406) 간의 간격은 아래의 수학식1에 따른 크기 관계를 갖는다.
<수학식1>
d1 < d2 < d3 < d4 < d5
위의 수학식1에서 d1은 제 1 크랙 방지 패턴(401)과 제 2 크랙 방지 패턴(402) 간의 간격을 나타내며, d2는 제 2 크랙 방지 패턴(402)과 제 3 크랙 방지 패턴(403) 간의 간격을 나타내며, d3은 제 3 크랙 방지 패턴(403)과 제 4 크랙 방지 패턴(404) 간의 간격을 나타내며, d4는 제 4 크랙 방지 패턴(404)과 제 5 크랙 방지 패턴(405) 간의 간격을 나타내며, d5는 제 5 크랙 방지 패턴(405)과 제 6 크랙 방지 패턴(406) 간의 간격을 나타낸다.
한편, 도시되지 않았지만, 복수의 크랙 방지 패턴들(401 내지 406) 중 서로 인접한 2개의 크랙 방지 패턴들은 표시 영역(110a)에 근접할수록 점진적으로 더 작은 간격을 가질 수도 있다.
도 26 및 도 27에 도시된 바와 같이, 복수의 얼라인 패턴들(501 내지 506) 중 서로 인접한 2개의 얼라인 패턴들은 표시 영역(110a)에 근접할수록 점진적으로 더 큰 간격을 가질 수 있다. 예를 들어, 제 1 내지 제 6 얼라인 패턴들(501 내지 506) 간의 간격은 아래의 수학식2에 따른 크기 관계를 갖는다.
<수학식2>
d4 < d5 < d6 < d7 < d8
위의 수학식2에서 d4는 제 1 얼라인 패턴(501)과 제 2 얼라인 패턴(502) 간의 간격을 나타내며, d5는 제 2 얼라인 패턴(502)과 제 3 얼라인 패턴(503) 간의 간격을 나타내며, d6은 제 3 얼라인 패턴(503)과 제 4 얼라인 패턴(504) 간의 간격을 나타내며, d7은 제 4 얼라인 패턴(504)과 제 5 얼라인 패턴(505) 간의 간격을 나타내며, d8은 제 5 얼라인 패턴(505)과 제 6 얼라인 패턴(506) 간의 간격을 나타낸다.
한편, 도시되지 않았지만, 복수의 얼라인 패턴들(501 내지 506) 중 서로 인접한 2개의 얼라인 패턴들은 표시 영역(110a)에 근접할수록 점진적으로 더 작은 간격을 가질 수도 있다.
도 28은 도 26의 I-I`의 선을 따라 자른 단면의 다른 실시예를 나타낸 도면이다.
도 28에 도시된 바와 같이, 복수의 크랙 방지 패턴들(401 내지 406)은 표시 영역(110a)에 근접할수록 점진적으로 더 작은 두께를 가질 수 있다. 예를 들어, 제 1 내지 제 6 크랙 방지 패턴들(401 내지 406)의 두께는 아래의 수학식3에 따른 크기 관계를 갖는다.
<수학식3>
t1 > t2 > t3 > t4 > t5 > t6
위의 수학식3에서 t1은 제 1 크랙 방지 패턴(401)의 두께를 나타내며, t2는 제 2 크랙 방지 패턴(402)의 두께를 나타내며, t3은 제 3 크랙 방지 패턴(403)의 두께를 나타내며, t4는 제 4 크랙 방지 패턴(404)의 두께를 나타내며, t5는 제 5 크랙 방지 패턴(405)의 두께를 나타내며, t6은 제 6 크랙 방지 패턴(406)의 두께를 나타낸다.
한편, 도시되지 않았지만, 복수의 크랙 방지 패턴들(401 내지 406)은 표시 영역(110a)에 근접할수록 점진적으로 더 큰 두께를 가질 수도 있다.
도 28에 도시된 바와 같이, 복수의 얼라인 패턴들(501 내지 506)은 표시 영역(110a)에 근접할수록 점진적으로 더 작은 두께를 가질 수 있다. 예를 들어, 제 1 내지 제 6 얼라인 패턴들(501 내지 506)은 아래의 수학식4에 따른 크기 관계를 갖는다.
<수학식4>
t4 > t5 > t6 > t7 > t8 > t9
위의 수학식4에서 t4는 제 1 얼라인 패턴(501)의 두께를 나타내며, t5는 제 2 얼라인 패턴(502)의 두께를 나타내며, t6은 제 3 얼라인 패턴(503)의 두께를 나타내며, t7은 제 4 얼라인 패턴(504)의 두께를 나타내며, t8은 제 5 얼라인 패턴(505)의 두께를 나타내며, t9는 제 6 얼라인 패턴(506)의 두께를 나타낸다.
한편, 도시되지 않았지만, 복수의 얼라인 패턴들(501 내지 506)은 표시 영역(110a)에 근접할수록 점진적으로 더 큰 두께를 가질 수도 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
500B: 제 2 얼라인 키
501-506: 제 1 내지 제 6 얼라인 패턴
400: 크랙 방지부
401-406: 제 1 내지 제 6 크랙 방지 패턴
110: 기판
110a: 표시 영역
110b: 비표시 영역
44-46, 44`-46`: 단부

Claims (20)

  1. 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 갖는 기판;
    상기 기판에 연결된 구동부;
    상기 비표시 영역에 위치하며, 서로 마주보는 단부들을 갖는 적어도 하나의 제 1 크랙 방지 패턴;
    상기 비표시 영역에 위치한 얼라인 키를 포함하며;
    상기 얼라인 키의 적어도 일부는 상기 적어도 하나의 제 1 크랙 방지 패턴의 서로 마주보는 단부들 사이에 위치한 표시 장치.
  2. 제 1 항에 있어서,
    상기 비표시 영역에 위치하며, 상기 적어도 하나의 제 1 크랙 방지 패턴보다 상기 표시 영역으로부터 더 멀리 위치한 적어도 하나의 제 2 크랙 방지 패턴을 더 포함하는 표시 장치.
  3. 제 2 항에 있어서,
    상기 얼라인 키는 상기 적어도 하나의 제 2 크랙 방지 패턴과 상기 표시 영역 사이에 위치한 표시 장치.
  4. 제 2 항에 있어서,
    상기 제 2 크랙 방지 패턴은 상기 구동부와 마주보는 변을 제외한 표시 영역의 나머지 변을 둘러싸는 표시 장치.
  5. 제 2 항에 있어서,
    상기 제 2 크랙 방지 패턴은 상기 표시 영역을 둘러싸는 표시 장치.
  6. 제 2 항에 있어서,
    상기 비표시 영역에 위치하며, 상기 적어도 하나의 제 1 크랙 방지 패턴보다 상기 표시 영역에 더 근접하게 위치한 적어도 하나의 제 3 크랙 방지 패턴을 더 포함하는 표시 장치.
  7. 제 6 항에 있어서,
    상기 얼라인 키는 상기 적어도 하나의 제 2 크랙 방지 패턴과 상기 적어도 하나의 제 3 크랙 방지 패턴 사이에 위치한 표시 장치.
  8. 제 6 항에 있어서,
    상기 적어도 하나의 제 1 크랙 방지 패턴, 상기 적어도 하나의 제 2 크랙 방지 패턴 및 상기 적어도 하나의 제 3 크랙 방지 패턴을 포함한 복수의 크랙 방지 패턴들 중 서로 인접한 2개의 크랙 방지 패턴은 상기 표시 영역에 근접할수록 점진적으로 더 큰 간격 또는 점진적으로 더 작은 간격을 갖는 표시 장치.
  9. 제 6 항에 있어서,
    상기 적어도 하나의 제 1 크랙 방지 패턴, 상기 적어도 하나의 제 2 크랙 방지 패턴 및 상기 적어도 하나의 제 3 크랙 방지 패턴들을 포함한 복수의 크랙 방지 패턴들은 상기 표시 영역에 근접할수록 점진적으로 더 작은 두께 또는 점진적으로 더 큰 두께를 갖는 표시 장치.
  10. 제 1 항에 있어서,
    상기 얼라인 키는 복수의 얼라인 패턴들을 포함하며;
    적어도 하나의 얼라인 패턴은 상기 적어도 하나의 제 1 크랙 방지 패턴의 서로 마주보는 단부들 사이에 위치한 표시 장치.
  11. 제 10 항에 있어서,
    인접한 얼라인 패턴들 간의 간격은 인접한 제 1 크랙 방지 패턴들 사이의 간격과 동일하거나 다른 표시 장치.
  12. 제 10 항에 있어서,
    서로 인접한 2개의 얼라인 패턴들은 상기 표시 영역에 근접할수록 점진적으로 더 큰 간격 또는 점진적으로 더 작은 간격을 갖는 표시 장치.
  13. 제 10 항에 있어서,
    상기 복수의 얼라인 패턴들은 상기 표시 영역에 근접할수록 점진적으로 더 큰 두께 또는 점진적으로 더 작은 두께를 갖는 표시 장치.
  14. 제 1 항에 있어서,
    상기 제 1 크랙 방지 패턴은 상기 얼라인 키와 동일한 물질 또는 서로 다른 물질로 이루어진 표시 장치.
  15. 제 14 항에 있어서,
    상기 제 1 크랙 방지 패턴 및 얼라인 키 중 적어도 하나는 금속 물질 또는 무기 물질을 포함하는 표시 장치.
  16. 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 갖는 기판;
    상기 기판에 연결된 구동부;
    상기 비표시 영역에 위치한 적어도 하나의 제 1 크랙 방지 패턴;
    상기 비표시 영역에 위치하며, 상기 적어도 하나의 제 1 크랙 방지 패턴 보다 상기 표시 영역으로부터 더 멀리 위치한 적어도 하나의 제 2 크랙 방지 패턴; 및
    상기 비표시 영역에 위치하며, 상기 적어도 하나의 제 1 크랙 방지 패턴보다 상기 표시 영역에 더 근접하게 위치한 적어도 하나의 제 3 크랙 방지 패턴을 포함하며;
    상기 적어도 하나의 제 1 크랙 방지 패턴은 서로 마주보는 단부들을 가지며, 상기 단부들은 상기 제 2 크랙 방지 패턴과 상기 제 3 크랙 방지 패턴 사이에 위치한 표시 장치.
  17. 제 16 항에 있어서,
    상기 적어도 하나의 제 2 크랙 방지 패턴과 상기 적어도 하나의 제 3 크랙 방지 패턴 사이에 위치한 얼라인 키를 더 포함하는 표시 장치.
  18. 제 17 항에 있어서,
    상기 얼라인 키의 적어도 일부는 상기 적어도 하나의 제 1 크랙 방지 패턴 중 적어도 하나의 서로 마주보는 단부들 사이에 위치한 표시 장치.
  19. 제 18 항에 있어서,
    상기 얼라인 키는 상기 적어도 하나의 제 1 크랙 방지 패턴 중 적어도 다른 하나의 서로 마주보는 단부들 사이에 위치하지 않는 표시 장치.
  20. 제 16 항에 있어서,
    상기 적어도 하나의 제 1 크랙 방지 패턴 중 적어도 하나의 서로 마주 보는 단부들 간의 거리는 적어도 다른 하나의 서로 마주 보는 단부들 간의 거리와 동일하거나 다른 표시 장치.


















KR1020160115635A 2016-09-08 2016-09-08 표시 장치 KR102636736B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160115635A KR102636736B1 (ko) 2016-09-08 2016-09-08 표시 장치
US15/697,798 US10405438B2 (en) 2016-09-08 2017-09-07 Display device
CN201710806887.7A CN107808874B (zh) 2016-09-08 2017-09-08 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160115635A KR102636736B1 (ko) 2016-09-08 2016-09-08 표시 장치

Publications (2)

Publication Number Publication Date
KR20180028585A KR20180028585A (ko) 2018-03-19
KR102636736B1 true KR102636736B1 (ko) 2024-02-15

Family

ID=61281524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160115635A KR102636736B1 (ko) 2016-09-08 2016-09-08 표시 장치

Country Status (3)

Country Link
US (1) US10405438B2 (ko)
KR (1) KR102636736B1 (ko)
CN (1) CN107808874B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108511503B (zh) * 2018-05-28 2020-11-24 京东方科技集团股份有限公司 一种电致发光显示面板、其制作方法及显示装置
JP7123637B2 (ja) * 2018-06-05 2022-08-23 株式会社ジャパンディスプレイ 表示装置
KR102632614B1 (ko) * 2018-07-06 2024-02-02 삼성디스플레이 주식회사 디스플레이 장치
US20220052292A1 (en) * 2018-09-26 2022-02-17 Sharp Kabushiki Kaisha Display device and method for manufacturing display device
KR102651854B1 (ko) * 2018-12-26 2024-03-26 엘지디스플레이 주식회사 디스플레이 패널
KR20200143558A (ko) 2019-06-13 2020-12-24 삼성디스플레이 주식회사 표시 장치
KR20210055524A (ko) * 2019-11-07 2021-05-17 엘지디스플레이 주식회사 유기발광표시장치
KR20210077846A (ko) 2019-12-17 2021-06-28 삼성디스플레이 주식회사 표시 장치
KR20220031778A (ko) 2020-09-03 2022-03-14 삼성디스플레이 주식회사 라미네이션 장치, 표시 장치, 및 표시 장치 제조 방법
KR20220047419A (ko) * 2020-10-08 2022-04-18 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519948B1 (ko) 2003-05-20 2005-10-10 엘지.필립스 엘시디 주식회사 비정질 실리콘의 결정화 공정 및 이를 이용한 스위칭 소자
US20050231108A1 (en) 2004-04-14 2005-10-20 Tadahiro Furukawa Display device element substrate and method of manufacturing the same
US20150137102A1 (en) 2013-11-21 2015-05-21 Lg Display Co., Ltd. Organic light-emitting display device and method for manufacturing organic light-emitting display device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040003936A (ko) * 2002-07-05 2004-01-13 주식회사 하이닉스반도체 반도체 소자의 얼라인 마크
JP4627140B2 (ja) * 2003-10-17 2011-02-09 株式会社 日立ディスプレイズ 表示装置
KR20060101616A (ko) 2005-03-21 2006-09-26 삼성전자주식회사 잉크젯 프린팅 시스템을 이용한 색필터 표시판 및 이를포함하는 액정 표시 장치의 제조 방법
TWI281586B (en) * 2005-09-13 2007-05-21 Ind Tech Res Inst Pixel array
KR101871993B1 (ko) * 2011-08-23 2018-06-28 삼성디스플레이 주식회사 표시 장치
KR101829313B1 (ko) * 2011-11-03 2018-02-20 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
KR102050511B1 (ko) * 2012-07-24 2019-12-02 삼성디스플레이 주식회사 표시 장치
US20140091288A1 (en) * 2012-09-28 2014-04-03 Samsung Display Co., Ltd. Organic light emitting diode display and method of manufacturing the same
KR101984736B1 (ko) * 2012-10-09 2019-06-03 삼성디스플레이 주식회사 플렉서블 디스플레이 장치용 어레이 기판
US9740035B2 (en) * 2013-02-15 2017-08-22 Lg Display Co., Ltd. Flexible organic light emitting display device and method for manufacturing the same
DE112015001124T5 (de) * 2014-03-06 2016-11-17 Semiconductor Energy Laboratory Co., Ltd. Lichtemittierende Vorrichtung
KR102163358B1 (ko) * 2014-07-21 2020-10-12 엘지디스플레이 주식회사 디스플레이 장치
US9544994B2 (en) * 2014-08-30 2017-01-10 Lg Display Co., Ltd. Flexible display device with side crack protection structure and manufacturing method for the same
KR102272214B1 (ko) * 2015-01-14 2021-07-02 삼성디스플레이 주식회사 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519948B1 (ko) 2003-05-20 2005-10-10 엘지.필립스 엘시디 주식회사 비정질 실리콘의 결정화 공정 및 이를 이용한 스위칭 소자
US20060125120A1 (en) 2003-05-20 2006-06-15 Kim Young-Joo Method of fabricating polycrystalline silicon
US20050231108A1 (en) 2004-04-14 2005-10-20 Tadahiro Furukawa Display device element substrate and method of manufacturing the same
US20150137102A1 (en) 2013-11-21 2015-05-21 Lg Display Co., Ltd. Organic light-emitting display device and method for manufacturing organic light-emitting display device

Also Published As

Publication number Publication date
US20180070461A1 (en) 2018-03-08
KR20180028585A (ko) 2018-03-19
CN107808874B (zh) 2023-07-14
CN107808874A (zh) 2018-03-16
US10405438B2 (en) 2019-09-03

Similar Documents

Publication Publication Date Title
KR102636736B1 (ko) 표시 장치
US10950824B2 (en) Flexible display device
KR102547400B1 (ko) 폴더블 표시 장치
US10490759B2 (en) Display device
KR20230113701A (ko) 플렉시블 표시 장치 및 그 제조 방법
US10903299B2 (en) Display device including a flexible display panel
KR102454065B1 (ko) 폴더블 표시 장치
US20160014881A1 (en) Foldable display device
KR20170120731A (ko) 플렉서블 표시 장치
KR102581944B1 (ko) 표시장치
US10944070B2 (en) Display device having curved shape
KR102580063B1 (ko) 표시 장치 및 이의 제조 방법
KR102316864B1 (ko) 표시 장치
US9804312B2 (en) Window for display device and display device including the same
KR20100066885A (ko) 유기 발광 표시 장치
KR102633986B1 (ko) 투명 표시 장치
KR20180076419A (ko) 벤디드 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant