KR20040003936A - 반도체 소자의 얼라인 마크 - Google Patents

Abstract

고집적화된 반도체 소자에서 셀 내부의 오정렬 상태를 얼라인 마크만으로 용이하게 파악할 수 있는 반도체 소자의 얼라인 마크를 개시한다. 개시된 본 발명은, 셀 영역을 포함하는 다이(die)들의 경계면인 스크라이브 라인내에 형성되는 사각틀 형상의 아우터 마크와, 상기 아우터 마크내에 형성되며, 상기 아우터 마크의 축소된 형상을 갖고, 상기 아우터 마크와 일정거리 이격되는 이너 마크를 포함하며, 상기 아우터 마크 및 이너 마크의 각 변들은 서로 평행하게 연장되는 다수의 스트라이프 패턴들로 구성된다.

Description

반도체 소자의 얼라인 마크{Align mark in semiconductor device}

본 발명은 반도체 소자의 얼라인 마크에 관한 것으로, 보다 구체적으로는 마스크 패턴간의 및 층간 오버랩 정도를 계측하는 반도체 소자의 얼라인 마크에 관한 것이다.

일반적으로 얼라인 마크(align mark)는 반도체 기판상에 패턴을 제작하고자 할 때, 마스크를 제 위치에 정렬시키기 위한 일종의 패턴이다. 얼라인 마크는 셀 영역의 패턴과 동시에 형성되며, 셀 영역에 영향을 주지 않는 스크라이브 라인(scribe line)에, 예를들어 다이의 모서리 부분에 형성된다. 일반적인 마스크정렬은, 전단계에서 형성된 얼라인 마크를 근거로 하여 진행된다.

이와같은 종래의 얼라인 마크는 도 1에 도시된 바와 같이, 스크라이브 라인내에 아우터 마크(10:outer mark)가 형성된다. 아우터 마크(10)는 예를들어 사각틀 형태로 형성될 수 있다. 아우터 마크(10)으로 둘러싸인 공간내에 이너 마크(20:inner mark)가 형성된다. 이때, 아우터 마크(10)는 선행 공정 단계에서 형성되고, 이너 마크(20)는 후속되는 공정 단계에서 형성된다.

이때, 마스크 패턴이 제대로 정렬??는지의 확인은 이너 마크(20)와 아우터 마크(10)간의 상하좌우 거리(x1,x2,y1,y2)를 측정하여, 좌우간의 거리(x1,x2)가 서로 동일한지 및 상하간의 거리(y1,y2)간의 거리가 서로 동일한지를 조사한다. 이에따라, 마스크 패턴이 어느쪽으로 치우쳐 배치되어 있는지를 용이하게 파악할 수 있다.

그러나, 반도체 소자의 집적도가 높아지고, 셀내의 패턴 선폭이 감소됨에 따라, 얼라인 마크는 바르게 정렬되는데 반하여, 셀내의 패턴은 원하는 위치에 형성되지 못하는 경우가 발생한다. 이는 노광 장비의 렌즈 수차 중 코마(comma) 수차의 영향으로 발생되는 것으로, 이는 얼라인 마크(10,20)는 비교적 넓은 스크라이브 라인에 드물게 배치되므로 용이하게 형성되나, 셀 내부에는 패턴은 매우 조밀하게 배치되기 때문이다.

이러한 코마 현상으로 인하여, 공정자는 얼라인 마크만으로 셀내의 패턴이 제대로 형성되었는지 파악하기 힘들게 되어, 공정을 원활하게 진행하기 어렵다.

따라서, 본 발명의 목적은 고집적화된 반도체 소자에서 셀 내부의 오정렬 상태를 얼라인 마크만으로 용이하게 파악할 수 있는 반도체 소자의 얼라인 마크를 제공하는 것이다.

도 1은 종래의 반도체 소자의 얼라인 마크를 나타낸 평면도이다.

도 2는 본 발명에 따른 반도체 소자의 얼라인 마크를 나타낸 평면도이다.

(도면의 주요 부분에 대한 부호의 설명)

100 : 아우터 마크 200 : 이너 마크

상기한 본 발명의 목적을 달성하기 위하여, 본 발명은, 셀 영역을 포함하는 다이(die)들의 경계면인 스크라이브 라인내에 형성되는 사각틀 형상의 아우터 마크와, 상기 아우터 마크내에 형성되며, 상기 아우터 마크의 축소된 형상을 갖고, 상기 아우터 마크와 일정거리 이격되는 이너 마크를 포함하며, 상기 아우터 마크 및 이너 마크의 각 변들은 서로 평행하게 연장되는 다수의 스트라이프 패턴들로 구성된다.

여기서, 상기 스트라이프 패턴은 셀 영역에 형성되는 패턴의 선폭과 동일함이 바람직하다. 또한, 상기 평행하게 연장되는 스트라이프 패턴 사이의 간격은 셀 영역에 형성되는 패턴 사이의 간격과 동일함이 바람직하다.

이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 도 2는 본 발명에 따른 얼라인 마크의 평면도이다.

도 2를 참조하여, 스크라이브 라인내에 아우터 마크(100)가 형성된다. 아우터 마크(100)는 셀 영역의 공정과 동시에 형성된다. 이러한 아우터 마크(100)는 전체적으로는 사각 틀 형상을 가지며, 사각틀의 각 변(邊)은 다수의 스트라이프패턴(100a)들로 구성된다. 이들 각각의 스트라이프 패턴(100a)은 일정한 선폭을 가지며, 일정 거리만큼 이격되어 있다. 스트라이프 패턴(100a)의 선폭은 반도체 소자의 셀 영역에 형성되는 패턴들의 선폭과 동일할 수 있고, 스트라이프 패턴(100a)간의 간격은 반도체 소자의 셀 영역에 형성되는 패턴 사이의 간격과 동일할 수 있다.

다음, 후속의 공정에 의하여 아우터 마크(100)로 둘러싸여져 있는 공간에 이너 마크(200)를 형성한다. 이너 마크(200)는 전체적으로는 사각 틀 형상을 가지며, 아우터 마크(100)와 일정 거리 이격되도록 형성된다. 이때, 이너 마크(200)의 각 변 역시 다수의 스트라이프 패턴(200a)으로 구성된다. 아우터 마크(100)와 마찬가지로, 이너 마크(200)의 스트라이프 패턴(200a)은 셀 영역의 패턴 선폭과 동일한 폭을 가질 수 있고, 셀 영역의 패턴 사이 간격과 동일한 간격으로 이격될 수 있다.

아우터 마크(100) 및 이너 마크(200)의 변을 다수의 스트라이프 패턴으로 형성하는 것은, 스크라이브 라인의 환경을 셀 내부와 비슷한 환경으로 만들어주기 위함이다.

이와같이, 아우터 마크(100) 및 이너 마크(200)의 각 변을 다수의 스트라이프 패턴들로 형성하므로써, 셀 내의 패턴 조밀도와 스크라이브 라인내의 패턴 조밀도가 거의 유사해져서, 노광 공정시, 렌즈의 코마 수차가 발생되지 않는다. 이에따라, 얼라인 마크의 오버레이 마진을 통하여, 셀 영역의 오버레이 마진을 정확히 측정할 수 있다.

이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 얼라인 마크의 각 변을 미세한 선폭을 갖는 다수의 스트라이프로 구성한다. 이에따라, 얼라인 마크가 형성되는 스크라이브 라인 환경과 셀 영역의 환경이 유사해져서, 노광 공정시 렌즈 수차와 같은 문제점이 발생되지 않는다. 이에따라, 얼라인 마크에 의하여 셀 영역의 오버레이 마진을 정확히 측정할 수 있다.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims (3)

1. 셀 영역을 포함하는 다이(die)들의 경계면인 스크라이브 라인내에 형성되는 사각틀 형상의 아우터 마크; 및

   상기 아우터 마크내에 형성되며, 상기 아우터 마크의 축소된 형상을 갖고, 상기 아우터 마크와 일정거리 이격되는 이너 마크를 포함하며,

   상기 아우터 마크 및 이너 마크의 각 변들은 서로 평행하게 연장되는 다수의 스트라이프 패턴들로 구성되는 것을 특징으로 하는 반도체 소자의 얼라인 마크.
2. 제 1 항에 있어서,

   상기 스트라이프 패턴은 셀 영역에 형성되는 패턴의 선폭과 동일한 것을 특징으로 하는 반도체 소자의 얼라인 마크.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 평행하게 연장되는 스트라이프 패턴 사이의 간격은 셀 영역에 형성되는 패턴 사이의 간격과 동일한 것을 특징으로 하는 반도체 소자의 얼라인 마크.