KR100746619B1 - 오버레이 버니어 키 및 오버레이 버니어 키의 형성방법 - Google Patents

오버레이 버니어 키 및 오버레이 버니어 키의 형성방법 Download PDF

Info

Publication number
KR100746619B1
KR100746619B1 KR1020060058932A KR20060058932A KR100746619B1 KR 100746619 B1 KR100746619 B1 KR 100746619B1 KR 1020060058932 A KR1020060058932 A KR 1020060058932A KR 20060058932 A KR20060058932 A KR 20060058932A KR 100746619 B1 KR100746619 B1 KR 100746619B1
Authority
KR
South Korea
Prior art keywords
pattern
vernier
overlay
patterns
insulating film
Prior art date
Application number
KR1020060058932A
Other languages
English (en)
Inventor
조병호
고성우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060058932A priority Critical patent/KR100746619B1/ko
Priority to US11/618,687 priority patent/US7999399B2/en
Priority to CN2007101034645A priority patent/CN101097903B/zh
Application granted granted Critical
Publication of KR100746619B1 publication Critical patent/KR100746619B1/ko
Priority to US13/211,197 priority patent/US8288242B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명의 반도체 소자의 오버레이 버니어 키 및 오버레이 버니어 키의 형성방법은, 셀 영역 및 스크라이브 레인 영역이 설정된 반도체 기판; 반도체 기판의 스크라이브 레인 영역 상에 다수 개의 버니어 패턴들이 테두리 변을 이루되, 버니어 패턴은 링 형태의 패턴으로 배치되는 오버레이 버니어 키를 포함한다.
오버레이 버니어 키, SDET, 버니어 패턴

Description

오버레이 버니어 키 및 오버레이 버니어 키의 형성방법{Overlay vernier key and the method for fabricating overlay vernier key }
도 1a 내지 도 1b는 종래 기술에 따른 오버레이 버니어 키를 설명하기 위해 나타내보인 도면들이다.
도 2는 본 발명의 실시예에 따른 오버레이 버니어 키의 구조를 설명하기 위해 나타내보인 평면도이다.
도 3은 본 발명의 실시예에 따른 오버레이 버니어 키의 구조에서 검출되는 오버레이 계측 신호를 설명하기 위해 나타내보인 그래프이다.
도 4a 내지 도 7b는 본 발명의 실시예에 따른 오버레이 버니어 키의 형성방법을 설명하기 위해 나타내보인 도면들이다.
본 발명은 반도체 소자에 관한 것으로서, 특히 오버레이 버니어 키 및 오버레이 버니어 키의 형성방법에 관한 것이다.
오버레이(Overlay)는 적층 구조의 반도체 소자를 제조함에 있어서, 이전 공정에서 형성시킨 레이어(layer)와 현 공정을 통해 형성하는 레이어간의 정렬상태를 나타내는 지수이다. 이러한 오버레이는 반도체 소자의 고집적화 추세에서 매우 중요한 사항이 되고 있으며, 통상의 반도체 제조공정에서는 전 공정에서 형성시킨 레이어와 현 공정을 통해 형성시키는 레이어 간의 정렬 상태를 파악 및 보정하기 위해 웨이퍼의 스크라이브 레인(scribe lane) 영역에 오버레이 버니어 키(overlay vernier key)를 형성하여 레이어간의 오버레이를 측정하고 있다. 여기서 오버레이 버니어 키는 반도체 기판 상에 소정의 패턴을 형성할 때 노광 마스크를 정확한 위치에 정렬시키기 위해 형성시키는 일종의 패턴으로써 소자형성영역의 패턴과 동시에 형성된다.
도 1a 내지 도 1b는 종래 기술에 따른 오버레이 버니어 키를 설명하기 위해 나타내보인 도면들이다. 특히 도 1b는 종래 기술에 따른 오버레이 버니어 키의 구조에서 검출되는 오버레이 계측 신호를 설명하기 위해 나타내보인 그래프이다.
도 1a를 참조하면, 종래의 오버레이 버니어 키(10)의 구조는, 박스(box) 형태의 패턴으로 구성된다. 이러한 오버레이 버니어 키(10)는 통상적으로 셀 영역의 패턴에 비해 크기(size) 및 피치(pitch)가 상대적으로 상당히 큰 값으로 형성된다. 그런데, 소자가 고집화됨에 따라 마진 역시 더욱 감소하게 되면서 오버레이 버니어 키(10)는 충분한 선폭을 갖도록 형성하기 어려워진다. 이에 따라 광(optic)을 사용하여 계측하는 광 계측 장비를 이용하여 계측이 어려워지게 되고, 셀 영역의 미세 패턴을 형성하기 어렵다.
따라서 웨이퍼 상에 60nm 이하의 미세 패턴을 형성하기 위한 방법으로 기판 상에 더미 패턴을 형성하고, 더미 패턴 측면에 스페이서 형태의 식각 마스크를 형 성한 다음 더미 패턴은 제거한 후, 상기 식각 마스크를 이용하여 미세 패턴 및 오버레이 버니어 키를 형성하는 SDET(Spacer double exposure tech.) 방법이 연구되고 있다.
도 1b에 도시된 바와 같이, SDET 방법을 이용하여 오버레이 버니어 키(20)를 형성할 경우, 셀 영역보다 사이즈가 큰 스크라이브 레인 영역의 더미 패턴(미도시함)은 측벽에 셀 영역에서와 같은 크기의 스페이서 형상의 식각 마스크가 형성된다. 이와 같은 식각 마스크를 이용하여 형성된 오버레이 버니어 키(20)는 그 선폭이 적정 선폭보다 상당히 넓게 형성된다. 이에 따라 도 1b의 그래프에 도시된 바와 같이, 광(optic)을 사용하여 계측하는 오버레이 계측 장비에서 검출하기 충분한 세기의 신호가 미약하여 광 계측 장비가 인식하지 못하는 문제점이 있다. 이에 따라 광 계측 장비에서 계측 가능한 크기를 위하여 오버레이 버니어 키(20)의 두께를 더 크게 할 경우 셀 영역에서의 패턴과 크기가 다르기 때문에 문제가 발생할 수 있다. 따라서 광 계측 장비에서 계측 가능한 오버레이 버니어 키 구조가 요구된다.
본 발명이 이루고자 하는 기술적 과제는, 오버레이 버니어 키의 구조를 개선하여 계측 에러가 발생하는 것을 방지할 수 있고, 이에 따라 보다 정밀한 오버레이 계측 및 오버레이 수정이 가능한 오버레이 버니어 키 및 오버레이 버니어 키의 형성방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 오버레이 버니어 키 는, 셀 영역 및 스크라이브 레인 영역이 설정된 반도체 기판; 상기 반도체 기판의 스크라이브 레인 영역 상에 다수 개의 버니어 패턴들이 테두리 변을 이루되, 상기 버니어 패턴은 링 형태의 패턴으로 배치되는 것을 특징으로 한다.
본 발명에 있어서, 상기 버니어 패턴은 오버레이 측정 장비에서 검출하기 충분한 세기의 신호가 발생하기 위해 다수 개가 밀집하여 배치되며, 셀 영역의 패턴과 대등한 크기 및 피치로 이루어지는 것이 바람직하다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 오버레이 버니어 키의 형성방법은, 셀 영역 및 스크라이브 레인 영역이 설정된 반도체 기판 상에 패턴 대상막 및 절연막을 순차적으로 적층하는 단계; 상기 절연막을 패터닝하여 상기 패턴 대상막을 선택적으로 노출시키는 절연막 패턴을 형성하는 단계; 상기 절연막 패턴 양 측면에 절연막과 식각 선택비를 갖는 식각마스크를 스페이서 형태로 형성하는 단계; 상기 절연막 패턴을 제거하는 단계; 상기 식각마스크를 하드마스크로 상기 패턴 대상막을 식각하여 링 형상의 버니어 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 한다.
본 발명에 있어서, 상기 버니어 패턴은 상기 반도체 기판 상에 테두리 변을 가지도록 다수 개가 상기 변을 따라 반복 배치되는 것이 바람직하며, 오버레이 측정 장비에서 검출하기 충분한 세기의 신호가 발생하기 위해 다수 개가 밀집하도록 형성한다.
상기 절연막은 산화막을 포함하며, 상기 패턴 대상막은 도전물질을 포함할 수 있다.
상기 절연막은 습식식각을 이용하여 제거할 수 있다.
상기 식각마스크막은 셀 영역 및 스크라이브 레인 영역에 동일한 두께로 형성할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 2는 본 발명의 실시예에 따른 오버레이 버니어 키의 구조를 설명하기 위해 나타내보인 평면도이다. 그리고 도 3은 본 발명의 실시예에 따른 오버레이 버니어 키의 구조에서 검출되는 오버레이 계측 신호를 설명하기 위해 나타내보인 그래프이다.
도 2를 참조하면, 본 발명의 실시예에 따른 오버레이 버니어 키 구조는, 박스(box)형의 키 구조로 형성될 수 있다. 즉, 사각형과 같은 다각형의 변을 가지도록 버니어 패턴(112)들이 배치되어 오버레이 버니어 키 구조가 구성된다.
이때, 버니어 패턴(112)은 상호 간에 이격되게 반복 배치된 다수 개의 패턴들이 밀집되어 테두리 변을 이루되, 내부 공간이 비어 있는 링(ring) 형태를 포함하여 구성될 수 있다. 이와 같이 반복 배치된 다수 개의 버니어 패턴(112)들은 광(optic)을 사용하여 계측하는 오버레이 계측 장비에서 검출하기 충분한 세기의 신호가 발생하기 위해 밀집하여 배치된다.
이는 개개의 버니어 패턴(112)은 크기가 너무 작아 오버레이 계측 장비에서 신호로 검출되기 어렵기 때문이다. 그러나 버니어 패턴(112)은 다수 개가 밀집된 형태로 배치되므로, 이러한 버니어 패턴(112)들이 반복되어 이루는 다각형의 변은, 오버레이 계측 장비에서 오버레이 버니어 키의 전체적인 윤곽에 대한 계측이 가능한 계측 신호 세기를 유도할 수 있다. 이때, 버니어 패턴(112)은 오버레이 계측 장비에서 계측이 용이하도록 도전물질을 포함하여 형성된다. 또한, 버니어 패턴(112)들 간의 간격은 버니어 패턴(112) 각각에 연관된 오버레이를 계측하기 위한 광들 상호 간에 보강 간섭을 일으키는 크기로 설정되는 것이 바람직하다.
또한, 버니어 패턴(112)은 셀 영역에 형성되는 패턴과 대등한 크기 및 피치(pitch)로 이루어진다. 이에 따라 오버레이 버니어 키 구조는 셀 영역에 형성되는 패턴과의 크기 차이에 의해 계측 에러(reading error)가 발생하는 것을 방지할 수 있다. 따라서 보다 정밀한 오버레이 계측 및 이에 따른 오버레이 수정이 가능하다.
도 4a 내지 도 7b는 본 발명의 실시예에 따른 오버레이 버니어 키의 형성방법을 설명하기 위해 나타내보인 도면들이다. 특히, 도 4b, 도 5b , 도 6b 및 도 7b는 도 4a, 도 5a, 도 6a 및 도 7a의 스크라이브 레인 영역을 설명하기 위해 나타내보인 평면도들이다.
도 4a 및 도 4b를 참조하면, 셀 영역 및 스크라이브 레인 영역이 설정된 웨이퍼 또는 반도체 기판(100) 상에 패턴 대상막(102) 및 절연막(104)을 순차적으로 증착한다. 다음에 절연막(104) 위에 감광막을 도포 및 패터닝하여 스크라이브 레인 영역의 오버레이 버니어 키를 형성하기 위한 과정에서 버니어 패턴이 형성될 영역을 설정하는 감광막 패턴(106)을 형성한다. 여기서 패턴 대상막(102)은 이후 오버레이 계측 장비에서 계측이 용이하도록 도전물질을 포함하여 형성한다. 이때, 셀 영역은 비록 도면에 도시하지는 않았지만, 라인(line) 타입의 감광막 패턴이 배치되며, 스크라이브 레인 영역은 도 4b에 도시한 바와 같이, 사각형과 같은 다각형의 변을 가지는 감광막 패턴들이 배치된다. 또한, 절연막(104)은 산화막을 포함하여 형성할 수 있다.
도 5a 및 도 5b를 참조하면, 감광막 패턴(106)을 마스크로 절연막을 식각하여 패턴 대상막(102)을 선택적으로 노출시키는 절연막 패턴(108)을 형성한다. 다음에 절연막 패턴(108)의 노출된 면을 둘러싸며, 절연막과 식각 선택비를 갖는 식각 마스크(110)를 스페이서 형태로 형성한다.
구체적으로, 절연막과 식각 선택비를 갖는 물질, 예를 들어 질화막을 포함하는 식각 마스크(110)를 절연막 패턴(108)을 포함하는 반도체 기판(100) 전면에 형성한다. 다음에 에치백(etch back)과 같은 스페이서 식각을 수행하여 절연막 패턴(108)의 노출된 면을 둘러싸는 식각 마스크(110)를 스페이서 형태로 형성한다.
이러한 식각 마스크(110)는 이후 버니어 패턴을 형성하기 위한 식각과정에서 하드마스크막 역할을 한다. 또한, 식각 마스크(110)는 셀 영역 및 스크라이브 레인 영역에 동일한 두께로 형성되는 것이 바람직하다.
도 6a 및 도 6b를 참조하면, 식각 마스크(110)를 제외한 절연막 패턴(108)을 제거한다. 여기서 절연막 패턴(108)은 습식 식각을 이용하여 제거할 수 있고, 식각 마스크(110)는 절연막보다 식각 선택비가 높아 제거되지 않는다. 이러한 식각에 의해 도 6b에 도시한 바와 같이, 패턴 대상막(102)이 노출되며, 식각 마스크(110)는 내부에 공간을 가지는 링 형상으로 남게 된다.
도 7a 및 도 7b를 참조하면, 식각 마스크(110)를 하드마스크로 패턴 대상막(102)을 식각하여 다수 개의 버니어 패턴(112)을 포함하는 오버레이 버니어 키를 형성한다. 이때, 오버레이 버니어 키는 박스형의 키 구조로 형성된다. 즉, 도 8b에 도시한 바와 같이, 사각형과 같은 다각형의 변을 가지도록 버니어 패턴(112)들이 배치된다. 여기서 버니어 패턴(112)은 상호 간에 이격되게 반복 배치된 다수 개의 패턴들이 밀집하여 다격형의 테두리 변을 이루며, 내부 공간이 비어 있는 링(ring) 형태로 형성된다.
이와 같이 반복 배치된 다수 개의 버니어 패턴(112)들은 광(optic)을 사용하여 계측하는 오버레이 계측 장비에서 검출하기 충분한 세기의 신호가 발생하기 위해 밀집하여 배치된다.
이는 개개의 버니어 패턴(112)은 크기가 너무 작아 오버레이 계측 장비에서 신호로 검출되기 어렵기 때문이다. 그러나 본 발명의 실시예에 따른 버니어 패턴(112)은 다수 개가 밀집된 형태로 배치되므로, 이러한 버니어 패턴(112)들이 반복되어 이루는 다각형의 변은, 도 3에 도시한 바와 같이, 오버레이 계측 장비에서 C-D축을 따라 계측할 경우, 오버레이 버니어 키의 전체적인 윤곽에 대한 계측이 가능한 신호 세기를 유도할 수 있다.
따라서 버니어 패턴(112)들 간의 간격은 버니어 패턴(112) 각각에 연관된 오버레이를 계측하기 위해 광들 상호 간에 보강 간섭을 일으키는 크기로 설정되는 것이 바람직하다. 또한, 버니어 패턴(112)은 셀 영역에 형성되는 패턴과 대등한 크기 및 피치(pitch)로 이루어진다. 이에 따라 오버레이 버니어 키 구조는 종래의 경우, 셀 영역에 형성되는 패턴과의 크기 차이에 의해 계측 에러(reading error)가 발생하는 것을 방지할 수 있다. 따라서 보다 정밀한 오버레이 계측 및 이에 따른 오버레이 수정이 가능하다.
지금까지 설명한 바와 같이, 본 발명에 따른 오버레이 버니어 키 및 오버레이 버니어 키의 형성방법에 의하면, 버니어 패턴을 다수 개가 밀집된 형태로 배치함으로써 셀 영역에 형성되는 패턴과의 크기 차이에 의해 계측 에러(reading error)가 발생하는 것을 방지할 수 있다. 따라서 보다 정밀한 오버레이 계측 및 이에 따른 오버레이 수정이 가능하다.

Claims (10)

  1. 셀 영역 및 스크라이브 레인 영역이 설정된 반도체 기판;
    상기 반도체 기판의 스크라이브 레인 영역 상에 다수 개의 버니어 패턴들이 테두리 변을 이루되, 상기 버니어 패턴은 링 형태의 패턴으로 배치되는 오버레이 버니어 키.
  2. 제1항에 있어서,
    상기 버니어 패턴은 오버레이 측정 장비에서 검출하기 충분한 세기의 신호가 발생하기 위해 다수 개가 밀집하여 배치되는 것을 특징으로 하는 오버레이 버니어 키.
  3. 제1항에 있어서,
    상기 버니어 패턴은 상기 셀 영역의 패턴과 대등한 크기 및 피치로 이루어지는 것을 특징으로 하는 오버레이 버니어 키.
  4. 셀 영역 및 스크라이브 레인 영역이 설정된 반도체 기판 상에 패턴 대상막 및 절연막을 순차적으로 적층하는 단계;
    상기 절연막을 패터닝하여 상기 패턴 대상막을 선택적으로 노출시키는 절연막 패턴을 형성하는 단계;
    상기 절연막 패턴 양 측면에 절연막과 식각 선택비를 갖는 식각마스크를 스페이서 형태로 형성하는 단계;
    상기 절연막 패턴을 제거하는 단계;
    상기 식각마스크를 하드마스크로 상기 패턴 대상막을 식각하여 링 형상의 버니어 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 오버레이 버니어 키 형성방법.
  5. 제4항에 있어서,
    상기 버니어 패턴은 상기 반도체 기판 상에 테두리 변을 가지도록 다수 개가 상기 변을 따라 반복 배치되는 것을 특징으로 하는 오버레이 버니어 키 형성방법.
  6. 제4항에 있어서,
    상기 버니어 패턴은 오버레이 측정 장비에서 검출하기 충분한 세기의 신호가 발생하기 위해 다수 개가 밀집하도록 형성하는 것을 특징으로 하는 오버레이 버니어 키 형성방법.
  7. 제4항에 있어서,
    상기 절연막은 산화막을 포함하는 것을 특징으로 하는 오버레이 버니어 키 형성방법.
  8. 제4항에 있어서,
    상기 패턴 대상막은 도전물질을 포함하는 것을 특징으로 하는 오버레이 버니어 키 형성방법.
  9. 제4항에 있어서,
    상기 절연막은 습식식각을 이용하여 제거하는 것을 특징으로 하는 오버레이 버니어 키 형성방법.
  10. 제4항에 있어서,
    상기 식각마스크막은 셀 영역 및 스크라이브 레인 영역에 동일한 두께로 형성하는 것을 특징으로 하는 오버레이 버니어 키 형성방법.
KR1020060058932A 2006-06-28 2006-06-28 오버레이 버니어 키 및 오버레이 버니어 키의 형성방법 KR100746619B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060058932A KR100746619B1 (ko) 2006-06-28 2006-06-28 오버레이 버니어 키 및 오버레이 버니어 키의 형성방법
US11/618,687 US7999399B2 (en) 2006-06-28 2006-12-29 Overlay vernier key and method for fabricating the same
CN2007101034645A CN101097903B (zh) 2006-06-28 2007-05-18 重叠对准图案及其制造方法
US13/211,197 US8288242B2 (en) 2006-06-28 2011-08-16 Overlay vernier key and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060058932A KR100746619B1 (ko) 2006-06-28 2006-06-28 오버레이 버니어 키 및 오버레이 버니어 키의 형성방법

Publications (1)

Publication Number Publication Date
KR100746619B1 true KR100746619B1 (ko) 2007-08-08

Family

ID=38602039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060058932A KR100746619B1 (ko) 2006-06-28 2006-06-28 오버레이 버니어 키 및 오버레이 버니어 키의 형성방법

Country Status (3)

Country Link
US (2) US7999399B2 (ko)
KR (1) KR100746619B1 (ko)
CN (1) CN101097903B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100746619B1 (ko) * 2006-06-28 2007-08-08 주식회사 하이닉스반도체 오버레이 버니어 키 및 오버레이 버니어 키의 형성방법
US8293460B2 (en) * 2008-06-16 2012-10-23 Applied Materials, Inc. Double exposure patterning with carbonaceous hardmask
JP5259380B2 (ja) 2008-12-24 2013-08-07 株式会社東芝 半導体装置の製造方法
KR20210053740A (ko) 2019-11-04 2021-05-12 삼성전자주식회사 반도체 소자 제조 방법
JP2022142518A (ja) * 2021-03-16 2022-09-30 キオクシア株式会社 テンプレート、マーク、及びテンプレートの製造方法
CN115346960A (zh) * 2021-06-22 2022-11-15 福建省晋华集成电路有限公司 一种对准标记结构以及半导体器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000040106A (ko) * 1998-12-17 2000-07-05 김영환 반도체 소자의 오버레이 측정패턴
KR20030089911A (ko) * 2002-05-20 2003-11-28 삼성전자주식회사 반도체 장치의 제조에 사용되는 포토 마크
KR20040003936A (ko) * 2002-07-05 2004-01-13 주식회사 하이닉스반도체 반도체 소자의 얼라인 마크

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190823B2 (en) * 2002-03-17 2007-03-13 United Microelectronics Corp. Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same
KR100598988B1 (ko) * 2005-05-18 2006-07-12 주식회사 하이닉스반도체 오버레이 버니어 및 이를 이용한 반도체소자의 제조방법
KR100746619B1 (ko) * 2006-06-28 2007-08-08 주식회사 하이닉스반도체 오버레이 버니어 키 및 오버레이 버니어 키의 형성방법
KR100831680B1 (ko) * 2006-12-28 2008-05-22 주식회사 하이닉스반도체 노광 포커스 계측 패턴을 가지는 마스크 및 이를 이용한계측 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000040106A (ko) * 1998-12-17 2000-07-05 김영환 반도체 소자의 오버레이 측정패턴
KR20030089911A (ko) * 2002-05-20 2003-11-28 삼성전자주식회사 반도체 장치의 제조에 사용되는 포토 마크
KR20040003936A (ko) * 2002-07-05 2004-01-13 주식회사 하이닉스반도체 반도체 소자의 얼라인 마크

Also Published As

Publication number Publication date
US20080003705A1 (en) 2008-01-03
US20110300713A1 (en) 2011-12-08
CN101097903B (zh) 2011-04-20
US7999399B2 (en) 2011-08-16
CN101097903A (zh) 2008-01-02
US8288242B2 (en) 2012-10-16

Similar Documents

Publication Publication Date Title
KR100905157B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR100787941B1 (ko) 중첩 마크를 갖는 포토 마스크 및 반도체 장치의 제조 방법
US8692393B2 (en) Alignment mark design for semiconductor device
KR100746619B1 (ko) 오버레이 버니어 키 및 오버레이 버니어 키의 형성방법
US8278770B2 (en) Overlay mark
US8623772B2 (en) Method of forming patterns of semiconductor device
KR101215645B1 (ko) 오버레이 버니어 마스크패턴과 그 형성방법 및 오버레이 버니어 패턴을 포함하는 반도체소자와 그 형성방법
US8018078B2 (en) Photo key and method of fabricating semiconductor device using the photo key
US7736844B2 (en) Overlay mark and method of forming the same
KR20000047555A (ko) 반도체 제조 방법 및 반도체 장치
KR100663347B1 (ko) 중첩도 측정마크를 갖는 반도체소자 및 그 형성방법
US7136520B2 (en) Method of checking alignment accuracy of patterns on stacked semiconductor layers
KR101708606B1 (ko) 반도체 활성 영역 및 분리 구역을 형성하는 이중 패턴화 방법
US10325857B2 (en) Semiconductor device manufacturing method and semiconductor wafer
US7955987B2 (en) Exposure mask and method of forming a contact hole of a semiconductor device employing the same
US8057987B2 (en) Patterning method of semiconductor device
US20090305505A1 (en) Method for manufacturing a semiconductor device
TWI817917B (zh) 測量光刻對準的方法與半導體結構
KR20120005253A (ko) 반도체 메모리 디바이스의 오버레이 버니어
KR20130067166A (ko) 반도체 소자의 형성 방법
JP2016152283A (ja) 半導体装置の製造方法
KR100591774B1 (ko) 반도체 소자의 정렬키
KR20100076859A (ko) 오버레이 버니어 및 이를 이용한 오버레이 측정 방법
KR20090079713A (ko) 반도체 장치의 오버레이 키 및 그 형성방법
KR20090001077A (ko) 반도체 소자의 오버레이 버니어 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee