KR20100076859A - 오버레이 버니어 및 이를 이용한 오버레이 측정 방법 - Google Patents

오버레이 버니어 및 이를 이용한 오버레이 측정 방법 Download PDF

Info

Publication number
KR20100076859A
KR20100076859A KR1020090057755A KR20090057755A KR20100076859A KR 20100076859 A KR20100076859 A KR 20100076859A KR 1020090057755 A KR1020090057755 A KR 1020090057755A KR 20090057755 A KR20090057755 A KR 20090057755A KR 20100076859 A KR20100076859 A KR 20100076859A
Authority
KR
South Korea
Prior art keywords
vernier
overlay
parent
pattern
polygonal
Prior art date
Application number
KR1020090057755A
Other languages
English (en)
Other versions
KR101095081B1 (ko
Inventor
정용순
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Publication of KR20100076859A publication Critical patent/KR20100076859A/ko
Application granted granted Critical
Publication of KR101095081B1 publication Critical patent/KR101095081B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체 소자의 오버레이 버니어 및 이를 이용한 오버레이 측정 방법에 관한 것으로, 다각형 형태의 오버레이 버니어를 형성하여 상하, 좌우 방향 뿐만 아니라 사선 방향으로 형성된 패턴의 오버레이 값도 측정함으로써, 오버레이 측정 시 신뢰성과 정확성을 향상시킬 수 있는 기술을 개시한다.

Description

오버레이 버니어 및 이를 이용한 오버레이 측정 방법{OVERLAY VERNIER AND MEASURING OVERLAY USING THE SAME}
본 발명은 고집적 반도체 장치의 제조에 관한 것으로, 특히 다수의 패턴이 중첩되어 형성되는 반도체 기억 장치의 제조시 오버레이 버니어를 이용하여 패턴의 정렬오차를 줄이기 위한 기술이다.
반도체 기억 장치는 데이터를 저장하기 위한 다수의 단위셀 및 단위셀에 데이터를 입출력하는 데 필요한 입출력회로 등을 포함한 여러가지 구성 요소들을 포함하고 있다. 통상적으로, 반도체 기억 장치 내 다수의 단위셀이 포함된 셀 어레이의 제조 공정을 살펴보면, 크게 반도체 기판 상부에 게이트를 형성하고 그 상부층에는 비트라인을 형성하고, 비트라인 상부층에는 캐패시터를 형성하고, 캐패시터 상부층에는 금속 배선을 형성하는 순서로 이루어진다.
집적도를 높이기 위해, 반도체 기억 장치에 포함되는 구성요소들은 평면상으로 배열될 뿐만아니라 수직적인 스택 구조로 형성된다. 전술한 바와 같이, 게이트, 비트라인, 캐패시터 등등의 구성 요소들을 수직적으로 쌓여있는 서로 다른 층에 형성하게 되고, 결과적으로 집적도를 높이기 위해 반도체 기억 장치 내부의 더 많은 구성 요소들을 수직적으로 쌓게 된다. 다수의 구성 요소들을 오차없이 수직적으로 배열하기 위해서는 최하단의 반도체 기판으로부터 최상단에 형성되는 층에 이르기 까지 정렬 오차를 제거하는 것이 매우 중요한데, 이를 위해 오버레이 버니어가 형성된다. 오버레이 버니어는 웨이퍼 상에 반도체 장치의 구성요소가 형성되지 않는 여분의 공간에 형성하는 것이 일반적인데, 주로 반도체 기판의 스크라이브 레인(Scribe Lane) 영역에 형성된다.
오버레이 버니어로는 크게 하부층에 형성되는 사각형 형태의 모 버니어 및 상부층에 구비되는 사각형 형태의 자버니어가 있으며, 반도체 장치의 제조 과정 중에 모 버니어와 자 버니어가 중첩된 혹은 배열된 위치 정보를 측정하여 하부층과 상부층에 포함된 구성요소들이 오차없이 정렬되었는지 간접적으로 측정하는 역할을 한다.
도 1은 종래 기술에 따른 오버레이 버니어를 도시한 평면도이다.
도 1을 참조하면, 일반적인 오버레이 버니어로서 사각형 프레임(Frame) 형태의 모 버니어(100) 및 모 버니어(100) 내측에 사각형 형태의 자버니어(110)가 있다. 경우에 따라서, 점선으로 표시된 것처럼 모 버니어(100)를 사각형의 프레임 형태가 아닌 4개의 바(bar)형 패턴이 사각형태로 배열되도록 형성할 수도 있다. 이하에서는, 반도체 장치의 제조 과정 중에 도 1에 도시된 오버레이 버니어를 이용한 오버레이 측정 방법을 설명하면 다음과 같다.
먼저, 도 1의 오버레이 버니어가 구비된 기판에 대해 측정 장비 내에서 오버레이 스캔(Overlay Scan)을 진행한다. 오버레이 스캔으로 얻은 오버레이 측정 시그 널(Signal)을 통해 이전 레이어에서 형성된 모 버니어(100)와 현재 레이어에서 형성된 자 버니어(110) 간의 중첩도, 간격 등의 오버레이 값을 상하좌우에서 측정한다. 측정 결과를 비교하면, 모 버니어(100)와 자 버니어(110)가 중심에서 벗어난 정도를 측정할 수 있으며, 이를 오버레이 오정렬 값으로 반영하여 하부층에 대한 상부층의 정렬도를 제어할 수 있다.
종래의 오버레이 버니어의 모 버니어(100) 및 자 버니어(110)를 이용하여 상하, 좌우를 각각 비교하면 도 1에 도시된 X,Y 방향의 오버레이 값을 측정할 수 있다. 하지만, 최근 소자의 넷 다이(Net Die) 수를 증가시키기 위해 집적도를 높이는 방법으로서 반도체 기억 장치의 셀 구조를 변형하여 이전에는 없었던 사선 방향의 패턴을 통해 구성 요소들을 제조하고 있다.
예를 들면, 반도체 기억 장치에 포함되는 단위셀의 크기가 8F2에서 6F2로 변경되면서 활성 영역의 형태가 사선 방향으로 정렬되기도 하고, 높은 종횡비를 가지는 캐패시터를 형성하는 과정에서 하부 전극을 지지하기 위해 사용되는 질화막 패턴들도 사선 방향으로 정렬된다. 이렇듯, 반도체 기억 장치의 집적도가 높아지면서 각각의 구성요소들의 동작을 방해하지 않는 한 구성요소들 사이에 간격이 줄어들게 되고, 이로 인해 각각의 구성요소들이 X, Y축을 기준으로만 배열되는 것이 아니라 상하좌우의 45도 각도로 배열되기도 한다.
집적도의 증가로 공정 마진이 줄어들기 때문에 이와 같은 사선 방향의 패턴들의 정렬오차를 줄이는 것은 고집적 반도체 기억 장치에서 더욱 중요하다. 하지만, 오버레이를 측정하기 위해 종래와 같은 사각형 형태의 오버레이 버니어를 사용 하게 되면, 상하, 좌우 간의 오버레이 값만 측정할 수 있고 사선 방향의 오버레이 값은 정확히 측정하는 것이 곤란하며 상하, 좌우 간의 오버레이 값을 이용하여 근사치로 계산하여 측정해야 한다. 따라서, 오버레이 측정을 하더라도 신뢰도와 정확도가 저하되는 문제가 발생한다.
본 발명은 고집적 반도체 기억 장치에 포함되는 질화막 패턴을 지지막으로 사용하여 종횡비가 높은 캐패시터를 형성하는 과정에서 정렬 오차를 제거하기 위한 오버레이 버니어를 제공하여, 반도체 기억 장치의 제조상 결함을 방지하고 동작 신뢰성을 향상시키기 위한 것이다.
본 발명에 따른 오버레이 버니어는 다각형 형태의 모 버니어 및 상기 모 버니어 내측에 구비된 다각형 형태의 자 버니어를 포함한다.
바람직하게는, 상기 다각형은 팔각형인 것을 특징으로 한다.
바람직하게는, 상기 모 버니어 한 단면의 선폭은 7 ~ 8㎛인 것을 특징으로 한다.
바람직하게는, 상기 자 버니어 한 단면의 선폭은 5 ~ 5.5㎛인 것을 특징으로 한다.
바람직하게는, 상기 모 버니어는 프레임(frame) 형태로 형성되는 것을 특징으로 한다.
바람직하게는, 상기 모 버니어는 바 형태로 형성되며, 상기 바 형태의 패턴은 복수 개 형성되며, 다각형 형태로 배열되는 것을 특징으로 한다.
바람직하게는, 상기 모 버니어의 양측 에지부 간의 거리는 40 ~ 50㎛인 것을 특징으로 한다.
바람직하게는, 상기 모 버니어와 상기 자 버니어는 상기 다각형 형태의 도넛 혹은 링 형상으로 형성된 것을 특징으로 한다.
바람직하게는, 상기 모 버니어는 다수의 미세 패턴으로 구성된 것을 특징으로 한다.
바람직하게는, 상기 다수의 미세 패턴은 1~5μm의 간격으로 배열된 것을 특징으로 한다.
바람직하게는, 상기 모 버니어 내 상기 형상의 최외곽 혹은 최내곽 에지에 위치하는 상기 미세 패턴은 서로 연결되어 있는 것을 특징으로 한다.
바람직하게는, 상기 모버니어와 상기 자버니어의 최외곽 에지를 중첩시켜 중첩도를 측정하는 것을 특징으로 한다.
또한, 본 발명은 다각형 형태의 모 버니어에 대응하는 캐패시터의 하부전극을 형성하는 단계; 상기 모 버니어의 다각형 형태의 자 버니어를 중첩시켜 중첩도를 측정한 후 정렬 오차를 제거하는 단계; 및 상기 자 버니어에 대응하는 지지막을 상기 캐패시터의 하부 전극 사이에 형성하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.
나아가, 본 발명은 기판 상부에 다각형 형태의 모 버니어 패턴을 형성하는 단계; 다각형 형태의 자 버니어 패턴을 형성하는 단계; 및 상기 모 버니어 패턴 및 자 버니어 패턴 간의 오버레이 값을 측정하는 단계를 포함하는 것을 특징으로 하는 오버레이 측정 방법을 제공한다.
바람직하게는, 상기 오버레이 값은 상하, 좌우 및 사선 방향으로 측정하는 것을 특징으로 한다.
바람직하게는, 상기 모 버니어 패턴과 상기 자 버니어 패턴의 중심부를 일치시켜 오버레이 값을 측정하는 것을 특징으로 한다.
바람직하게는, 상기 모 버니어 패턴과 상기 자 버니어 패턴의 최외곽 에치를 일치시켜 오버레이 값을 측정하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 오버레이 버니어는 상하 방향 및 좌우 방향의 오버레이 값 뿐만 아니라 사선 방향으로 형성된 패턴의 오버레이 값을 측정할 수 있다. 특히, 고집적 반도체 기억 장치에 포함되는 캐패시터의 형성 시 오버레이 측정 시 신뢰도와 정확도를 향상시킬 수 있어 캐패시터의 제조시 결함을 줄이는 장점이 있다. 결과적으로, 고집적 반도체 기억 장치의 생산 수율을 높일 수 있고 생산 단가를 낮출 수 있는 효과가 있다.
본 발명은 정렬오차를 줄이기 위한 오버레이 버니어를 이용하여 고집적 반도체 장치를 제조하는 것으로, 정렬 오차로 인해 제조상 결함이 많이 발생하는 캐패시터의 형성과정에 오버레이 버니어를 적용한 실시예를 중심으로 설명한다. 캐패시터를 형성하는 과정 외에도, 본 발명의 일 실시예에 따른 오버레이 버니어는 상하좌우의 X, Y축으로 정렬되는 패턴 간의 중첩도 뿐만 아니라 서로 다른 두 개의 구성 요소가 사선 방향으로 정렬되는 패턴들을 포함하는 반도체 장치의 형성과정에 적용할 수 있다. 이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 오버레이 버니어를 도시한 평면도이다.
도 2a를 참조하면, 다각형 프레임(Frame) 형태의 모 버니어(200)가 구비되고, 모 버니어(200) 내측에 다각형 형태의 자 버니어(210)가 구비된 오버레이 버니어를 도시한 것이다.
여기서, 다각형은 팔각형인 것이 바람직하다. 그리고, 모 버니어(200)의 한 단면의 선폭(D1)은 7 ~ 8㎛인 것이 바람직하며, 자 버니어(210)의 한 단면의 선폭(D2)은 5 ~ 5.5㎛으로 형성하는 것이 바람직하다. 또한, 모 버니어(200) 중 서로 평행하게 형성된 단면 사이의 거리(D3)는 40 ~ 50㎛인 것이 바람직하다.
도 2b를 참조하면, 복수 개의 바(Bar)형 패턴이 다각형 형태로 배열된 모 버니어(220)가 구비되고, 모 버니어(220) 내측에 다각형 형태의 자 버니어(230)가 구비된 오버레이 버니어를 도시한 것이다.
여기서, 다각형은 팔각형인 것이 바람직하다. 그리고, 모 버니어(220)의 한 단면의 선폭(D1)은 7 ~ 8㎛으로 형성하는 것이 바람직하며, 자 버니어(230)의 한 단면의 선폭(D2)은 5 ~ 5.5㎛으로 형성하는 것이 바람직하다. 또한, 모 버니어(220) 중 서로 평행하게 형성된 단면 사이의 거리(D3)는 40 ~ 50㎛인 것이 바람직하다.
도시되지는 않았으나, 도 2a 및 도 2b의 오버레이 버니어 형성 공정을 설명하면 다음과 같다.
먼저, 반도체 기판(미도시) 상부에 피식각층(미도시) 및 하드마스크층(미도시)을 형성한다.
다음에, 하드마스크층(미도시) 상부에 제 1 감광막 패턴(미도시)을 형성한다. 여기서, 제 1 감광막 패턴(미도시)은 다각형 프레임(Frame) 형태의 모 버니어를(도 2a '200') 정의한다. 또한, 바(Bar)형 패턴이 다각형 형태로 배열된 모 버니어(도 2b '230')를 정의할 수 도 있다.
그 다음, 제 1 감광막 패턴(미도시)을 마스크로 하드마스크층(미도시)을 식각하여 하드마스크 패턴(미도시)을 형성한다. 그리고, 제 1 감광막 패턴(미도시)을 제거한다.
다음에, 하드마스크 패턴(미도시)을 마스크로 피식각층(미도시)을 식각하여 단차를 갖는 모 버니어를 형성한다.
그 다음, 모 버니어를 포함하는 피식각층(미도시) 전체 상부에 평탄화된 중간층(미도시)을 형성한다. 그리고, 중간층(미도시) 상부에 제 2 감광막(미도시)을 형성한다.
그 다음, 제 2 감광막(미도시)을 패터닝하여 자 버니어(도 2a의 '210', 도 2b의 '220')를 형성한다. 이때, 자 버니어는 다각형 형태로 형성되며, 모 버니어 내측에 형성되도록 하는 것이 바람직하다.
그리고, 자 버니어(210, 230)의 각 단면들은 모 버니어(200, 220)의 각 단면 들에 대응되도록 형성하는 것이 바람직하다. 즉, 모 버니어(200, 220)와 자 버니어(210, 230)의 각 단면들은 서로 평행하도록 형성되어 있다.
도 3은 도 2a의 오버레이 버니어를 이용한 오버레이 측정 방법을 도시한 것이다.
도 3을 참조하여 오버레이 측정 방법을 설명하면 다음과 같다.
먼저, 기판(미도시) 상부에 다각형 형태의 모 버니어(200) 및 자 버니어(210)를 각각 형성한다.
그 다음, 측정 장비 내에서 오버레이 스캔(Overlay Scan)을 진행한다. 오버레이 스캔으로 얻은 오버레이 측정 시그널(Signal)을 통해 이전 레이어에서 형성된 모 버니어(200)와 현재 레이어에서 형성된 자 버니어(210) 간의 오버레이 값을 측정한다. 여기서, 오버레이 값은 종래의 오버레이 버니어와 같이 X축 및 Y축 방향의 오버레이 측정이 가능하다. 또한, 화살표로 나타난 바와 같이 A 방향 또는 B 방향의 오버레이 측정이 가능하다. 따라서, 기존의 상하, 좌우 방향을 장축으로 하는 패턴의 오버레이 값 뿐만 아니라 사선 방향을 장축으로 하는 패턴의 오버레이 값도 측정할 수 있게 된다. 즉, 도 3에 도시된 바와 같이 'A' 방향(X축을 기준으로 45도) 및 'B' 방향(X축을 기준으로 135도)의 오버레이 값도 측정할 수 있다.
종래에는 사선 방향의 패턴에 대해 오버레이를 측정하고자 할때 X축 및 Y축의 오버레이를 측정한 후 이를 사선 방향에 대해 근사치 값을 추측하여 오버레이를 측정하였다. 그러나, 본 발명의 일 실시예에 따른 오버레이 버니어를 제조 공정에 적용할 경우 X축 또는 Y축 방향 이외에도 사선 방향의 오버레이 값을 측정할 수 있 다. 따라서, 사선 방향의 패턴에 대해서 측정 신뢰도가 향상되며, 패턴의 방향이 45도가 아닌 경우에도 기존의 오버레이 버니어에 비해 근사적으로 가까운 오버레이 값을 얻어낼 수 있다.
도 4a 내지 도 4c는 본 발명의 다른 실시예에 따른 오버레이 버니어를 설명하기 위한 평면도이다. 구체적으로, 도 4a는 하부층에 대응하는 모 버니어(400)를 도시하고, 도 4b는 상부층에 대응하는 자 버니어(410)를 도시하고 있다. 도 4c는 모 버니어(400)와 자 버니어(410)를 중첩시켰을 때의 형상을 설명하고 있다.
도 4a를 참조하면, 모 버니어(400)는 도 2a에 도시된 모 버니어(200)와 유사하게 다각형 형태의 도넛 혹은 링 형상으로 형성되어 있지만 패턴의 폭이 넓게 형성되어 있는 것이 특징이다. 일례로, 모 버니어(400)의 패턴 폭은 수십μm의 크기를 가질 수 있다.
뿐만 아니라, 모 버니어(400)는 8각형의 전체 패턴이 하나의 패턴으로 구성된 것이 아닌 다수의 미세 패턴을 포함하고 있다. 이때, 다수의 미세 패턴은 셀 영역에 형성되는 기둥 형태의 캐패시터의 하부 전극과 그 형상이 동일하다. 즉, 셀 영역에 하부 전극을 형성할 때, 오버레이 버니어가 형성되는 스크라이브 레인(Scribe Lane) 영역에도 동일한 형태의 패턴을 형성하는 방법으로 모 버니어(400)를 형성할 수 있다.
나아가, 모 버니어(400)를 다수의 미세 패턴으로 구성하는 경우 미세 패턴이 기울어지는 등의 단점이 발생할 수 있기 때문에, 이러한 점을 극복하기 위해 다각형의 모 버니어(400)의 최외곽 지역과 최내곽 지역에 위치하는 미세 패턴들은 서로 연결시켜 라인 형태의 패턴(402)을 형성함으로써 쓰러지거나 기울어지지 않도록 할 수 있다.
도 4b를 참조하면, 상부층에 대응하는 자 버니어(410)가 모 버니어(400)와 유사한 형태인 다각형 형태로 형성되어 있으며, 다수의 미세 패턴이 아닌 하나의 패턴으로 형성되어 있고 패턴의 폭은 모 버니어(400)의 폭보다 좁게 형성되는 것이 특징이다. 도 3에서 설명한 본 발명의 일 실시예에서는 자 버니어(210)와 모 버니어(200)의 중심부를 일치시킨 후 자 버니어(210)와 모 버니어(200) 사이의 간격을 측정하는 방법으로 패턴의 중첩도와 정렬도를 확인하였지만, 본 발명의 다른 실시에에서는 자 버니어(410)와 모 버니어(400)의 중심부가 아닌 최외곽 에지를 일치시켜 패턴의 충첩도와 정렬도를 확인하는 것에 차이가 있다.
도 4c를 참조하면, 자 버니어(410)가 모 버니어(400) 상에 중첩되어 있다. 모 버니어(400)의 최외곽 에지에 자 버니어(410)의 최외곽 에지를 일치시키면, 자 버니어(410)의 패턴 폭이 모 버니어(400)의 패턴 폭보다 좁기 때문에 모 버니어(400)에 포함된 다수의 미세 패턴 중 일부가 노출된다.
이때, 노출된 모 버니어(400)에 포함된 다수의 미세 패턴의 크기와 간격은 디자인 규칙과 셀 영역에 형성되는 캐패시터의 크기에 따라 기설정되어 있으므로, 모 버니어(400)와 자 버니어(410) 사이의 간격을 측정할 필요없이 노출된 미세 패턴의 갯수를 파악하면 측정값을 쉽게 알 수 있다. 또한, 본 발명의 다른 실시예에서는 셀 영역의 캐패시터와 별도로 모 버니어(400)에 포함되는 다수의 미세 패턴을 약 1~5μm의 간격으로 설계하여 형성하면 각각의 미세 패턴이 눈금자의 역할을 할 수 있다.
전술한 본 발명의 다른 실시예에 따른 오버레이 버니어 중 모 버니어(400)가 셀 영역에 형성되는 캐패시터의 하부전극에 대응한다면, 자 버니어(410)는 캐패시터의 하부 전극을 지지하기 위해 형성되는 질화막 패턴(즉, nitride floating capacitor(NFC)용 지지막)에 대응시켜 형성할 수 있다.
도 5는 도 4a 내지 도 4c에 도시된 오버레이 버니어를 이용한 오버레이 측정 방법을 설명하기 위한 평면도이다.
도시된 바와 같이, 모 버니어(400)와 자 버니어(410)를 중첩시킨 후에는 하부층과 상부층에 대응하여 반도체 장치의 내부에 형성되는 패턴이 서로 어떠한 방향으로 정렬되어야 하는지에 따라 서로 다른 영역을 확인함으로써 정렬 오차를 쉽게 측정할 수 있다. 즉, 서로 다른 두 개의 패턴이 X축으로 정렬되는 경우에는 'A'영역을 확인함으로써 정렬오차를 쉽게 파악할 수 있고, 서로 다른 두 개의 패턴이 Y축으로 정렬된 경우는 'B'영역, 서로 다른 두 개의 패턴이 45도의 사선방향으로 정렬된 경우는 'C'영역을 통해 중첩도와 정렬도를 쉽게 계산할 수 있다.
도 6은 도 4a 내지 도 4c에 도시된 오버레이 버니어를 이용하여 셀 영역 내 형성된 캐패시터를 설명하기 위한 평면도이다.
도시된 바와 같이, 셀 영역 내에는 실린더형 다수의 캐패시터 하부전극(600)이 형성되어 있고, 캐패시터의 하부전극(600)이 후속 공정에서 쓰러지거나 기울어지는 것을 방지하기 위한 지지막으로서 하부 전극(600) 사이에 질화막 패턴(610)이 형성되어 있다. 이때, 하부 전극(600)과 질화막 패턴(610)은 서로 X축 혹은 Y축 방 향으로 정렬되어 있지 않아 종래의 오버레이 버니어로는 중첩도와 정렬도를 정확하게 측정하기 어려웠지만, 본 발명에서는 45도 사선방향으로 정렬된 경우의 중첩도와 정렬도를 측정할 수 있는 'C' 영역(도 5 참조)을 통해 보다 정확하게 측정할 수 있다.
전술한 바와 같이, 본 발명의 일 실시예에 따른 오버레이 버니어를 이용하여 반도체 소자의 제조하는 방법은 다각형 형태의 모 버니어에 대응하는 캐패시터의 하부전극을 형성하고, 모 버니어의 다각형 형태의 자 버니어를 중첩시켜 중첩도를 측정한 후 정렬 오차를 제거할 수 있다. 이후, 자 버니어에 대응하는 지지막을 캐패시터의 하부전극이 후속 공정에서 쓰러지거나 기울어지는 것을 방지하기 위해 형성할 수 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 종래 기술에 따른 오버레이 버니어를 도시한 평면도.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 오버레이 버니어를 도시한 평면도.
도 3은 도 2a 및 도 2b에 도시된 오버레이 버니어를 이용한 오버레이 측정 방법을 설명하기 위한 평면도.
도 4a 내지 도 4c는 본 발명의 다른 실시예에 따른 오버레이 버니어를 설명하기 위한 평면도
도 5는 도 4a 내지 도 4c에 도시된 오버레이 버니어를 이용한 오버레이 측정 방법을 설명하기 위한 평면도.
도 6은 도 4a 내지 도 4c에 도시된 오버레이 버니어를 이용하여 셀 영역 내 형성된 캐패시터를 설명하기 위한 평면도.

Claims (18)

  1. 다각형 형태의 모 버니어; 및
    상기 모 버니어 내측에 구비된 다각형 형태의 자 버니어
    를 포함하는 것을 특징으로 하는 오버레이 버니어.
  2. 제 1 항에 있어서,
    상기 다각형은 팔각형인 것을 특징으로 하는 오버레이 버니어.
  3. 제 1 항에 있어서,
    상기 모 버니어 한 단면의 선폭은 7 ~ 8㎛인 것을 특징으로 하는 오버레이 버니어.
  4. 제 1 항에 있어서,
    상기 자 버니어 한 단면의 선폭은 5 ~ 5.5㎛인 것을 특징으로 하는 오버레이 버니어.
  5. 제 1 항에 있어서,
    상기 모 버니어는 프레임(frame) 형태로 형성되는 것을 특징으로 하는 오버레이 버니어.
  6. 제 1 항에 있어서,
    상기 모 버니어는 바 형태로 형성되는 것을 특징으로 하는 오버레이 버니어.
  7. 제 6 항에 있어서,
    상기 바 형태의 패턴은 복수 개 형성되며, 다각형 형태로 배열되는 것을 특징으로 하는 오버레이 버니어.
  8. 제 1 항에 있어서,
    상기 모 버니어의 양측 에지부 간의 거리는 40 ~ 50㎛인 것을 특징으로 하는 오버레이 버니어.
  9. 제 1 항에 있어서,
    상기 모 버니어와 상기 자 버니어는 상기 다각형 형태의 도넛 혹은 링 형상으로 형성된 것을 특징으로 하는 오버레이 버니어.
  10. 제 9 항에 있어서,
    상기 모 버니어는 다수의 미세 패턴으로 구성된 것을 특징으로 하는 오버레이 버니어.
  11. 제 10항에 있어서,
    상기 다수의 미세 패턴은 1~5μm의 간격으로 배열된 것을 특징으로 하는 오버레이 버니어.
  12. 제 10항에 있어서,
    상기 모 버니어 내 상기 형상의 최외곽 혹은 최내곽 에지에 위치하는 상기 미세 패턴은 서로 연결되어 있는 것을 특징으로 하는 오버레이 버니어.
  13. 제 9 항에 있어서,
    상기 모버니어와 상기 자버니어의 최외곽 에지를 중첩시켜 중첩도를 측정하는 것을 특징으로 하는 오버레이 버니어.
  14. 다각형 형태의 모 버니어에 대응하는 캐패시터의 하부전극을 형성하는 단계;
    상기 모 버니어의 다각형 형태의 자 버니어를 중첩시켜 중첩도를 측정한 후 정렬 오차를 제거하는 단계; 및
    상기 자 버니어에 대응하는 지지막을 상기 캐패시터의 하부 전극 사이에 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
  15. 다각형 형태의 모 버니어 패턴을 형성하는 단계;
    다각형 형태의 자 버니어 패턴을 형성하는 단계; 및
    상기 모 버니어 패턴 및 자 버니어 패턴 간의 오버레이 값을 측정하는 단계를 포함하는 것을 특징으로 하는 오버레이 측정 방법.
  16. 제 15 항에 있어서,
    상기 오버레이 값은 상하, 좌우 및 사선 방향으로 측정하는 것을 특징으로 하는 오버레이 측정 방법.
  17. 제 15 항에 있어서,
    상기 모 버니어 패턴과 상기 자 버니어 패턴의 중심부를 일치시켜 오버레이 값을 측정하는 것을 특징으로 하는 오버레이 측정 방법.
  18. 제 15 항에 있어서,
    상기 모 버니어 패턴과 상기 자 버니어 패턴의 최외곽 에치를 일치시켜 오버레이 값을 측정하는 것을 특징으로 하는 오버레이 측정 방법.
KR1020090057755A 2008-12-26 2009-06-26 오버레이 버니어 및 이를 이용한 오버레이 측정 방법 KR101095081B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080134527 2008-12-26
KR20080134527 2008-12-26

Publications (2)

Publication Number Publication Date
KR20100076859A true KR20100076859A (ko) 2010-07-06
KR101095081B1 KR101095081B1 (ko) 2011-12-20

Family

ID=42638498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090057755A KR101095081B1 (ko) 2008-12-26 2009-06-26 오버레이 버니어 및 이를 이용한 오버레이 측정 방법

Country Status (1)

Country Link
KR (1) KR101095081B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180033971A (ko) * 2016-09-27 2018-04-04 (주)오로스 테크놀로지 웨이퍼 좌표계와 직교하지 않는 방향을 따라서 형성된 패턴 층용 오버레이 마크 및 이를 이용한 오버레이 측정방법 및 반도체 디바이스 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180033971A (ko) * 2016-09-27 2018-04-04 (주)오로스 테크놀로지 웨이퍼 좌표계와 직교하지 않는 방향을 따라서 형성된 패턴 층용 오버레이 마크 및 이를 이용한 오버레이 측정방법 및 반도체 디바이스 제조방법

Also Published As

Publication number Publication date
KR101095081B1 (ko) 2011-12-20

Similar Documents

Publication Publication Date Title
KR100787941B1 (ko) 중첩 마크를 갖는 포토 마스크 및 반도체 장치의 제조 방법
KR100399597B1 (ko) 오버레이 키 및 그의 제조방법과 이를 이용한 오버레이측정방법
US8330248B2 (en) Semiconductor device, mask for fabrication of semiconductor device, and optical proximity correction method
KR100689709B1 (ko) 반도체 디바이스 제조를 위한 오버레이 마크 및 이를이용한 오버레이 측정방법
US11276707B2 (en) Semiconductor memory device and method for manufacturing semiconductor memory device
US9355923B2 (en) Semiconductor device with an overlay mark including segment regions surrounded by a pool region
US8288242B2 (en) Overlay vernier key and method for fabricating the same
US6498401B2 (en) Alignment mark set and method of measuring alignment accuracy
KR101489329B1 (ko) 포토키 및 이를 이용한 반도체 소자의 제조방법
KR101095081B1 (ko) 오버레이 버니어 및 이를 이용한 오버레이 측정 방법
KR20000047555A (ko) 반도체 제조 방법 및 반도체 장치
KR20110001690A (ko) 오버레이 버니어 및 그 형성 방법
US7136520B2 (en) Method of checking alignment accuracy of patterns on stacked semiconductor layers
JP4525067B2 (ja) 位置ずれ検出用マーク
KR20100134417A (ko) 반도체 소자의 오버레이 버니어 형성 방법
KR20110001192A (ko) 오버레이 버니어 및 이를 이용한 오버레이 측정 방법
KR20120005253A (ko) 반도체 메모리 디바이스의 오버레이 버니어
JP4146827B2 (ja) 基準値設定方法、パターン判定方法、アライメント検査装置、半導体装置製造システム、半導体製造工場および半導体装置の製造方法
KR100618689B1 (ko) 반도체 소자의 오버레이 버어니어 형성방법
KR20110012505A (ko) 반도체 소자의 오버레이 버니어
KR101179270B1 (ko) 오버레이 버니어 및 이를 이용한 오버레이 정확도 측정방법
CN115910827A (zh) 尺寸测量结构及其形成方法
KR20070066050A (ko) 반도체 소자의 오버레이 버니어
KR20070071657A (ko) 반도체 소자의 오버레이 버니어 형성 방법
KR20110012349A (ko) 셀 캐패시터 형성을 위한 오버레이 버니어

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee