KR20070071657A

KR20070071657A - 반도체 소자의 오버레이 버니어 형성 방법

Info

Publication number: KR20070071657A
Application number: KR1020050135327A
Authority: KR
Inventors: 김서민
Original assignee: 주식회사 하이닉스반도체
Priority date: 2005-12-30
Filing date: 2005-12-30
Publication date: 2007-07-04

Abstract

본 발명은 반도체 소자의 오버레이 버니어 형성 방법에 관한 것으로, DEET 공정의 제 1 노광 마스크를 사용하여 4개의 바아 패턴을 형성하고, 상기 제 1 노광 마스크와 대각선으로 대칭인 제 2 노광 마스크를 이용하여 4개의 바아 패턴을 형성하여 상기 바아 패턴 사이에 형성되는 라인 패턴을 오버레이 버니어의 어미자로 활용함으로써 실제 오버랩 마진에 영향을 미치는 라인 패턴이 시프트(Shift)되는 양을 반영하여 오버레이 값을 측정할 수 있는 기술을 개시한다.

Description

반도체 소자의 오버레이 버니어 형성 방법{METHOD FOR FORMING OVERLAY VERNIER OF SEMICONDUCTOR DEVICE}

도 1a 내지 도 1d는 종래기술에 따른 반도체 소자의 오버레이 버니어 형성 방법을 도시한 평면도.

도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 오버레이 버니어 형성 방법을 도시한 단면도 및 평면도.

도 3a 및 도 3b는 본 발명에 따른 반도체 소자의 오버레이 버니어 및 오버레이 측정 방법을 도시한 평면도.

본 발명은 반도체 소자의 제조 방법에 관한 것으로, DEET 공정의 제 1 노광 마스크를 사용하여 4개의 바아 패턴을 형성하고, 상기 제 1 노광 마스크와 대각선으로 대칭인 제 2 노광 마스크를 이용하여 4개의 바아 패턴을 형성하여 상기 바아 패턴 사이에 형성되는 패턴을 오버레이 버니어의 어미자로 활용함으로써 실제 오버랩 마진에 영향을 미치는 라인 패턴이 시프트(Shift)되는 양을 반영하여 오버레이 값을 측정할 수 있는 기술을 개시한다.

DEET(Double Exposual Etch Technology)는 해상력 이하의 패턴을 형성하기 위해 사용하는 것으로, 후속 레이어와의 오버레이 측정을 위한 오버레이 버니어를 형성하는데 사용된다.

도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 오버레이 버니어 형성 방법 및 문제점을 도시한 단면도이다.

도 1a 및 도 1b를 참조하면, 제 1 및 제 2 노광 마스크를 도시한 것으로서, '도 1a'의 제 1 노광 마스크는 최종적으로 형성될 패드가 두개 붙어있는 형태의 패턴(10)이 구비되어 있으며, '도 1b'의 제 2 노광 마스크는 상기 '도 1a'의 패턴(10)이 두개의 패드 영역으로 분리될 수 있도록 하는 스페이스 패턴(20)이 구비되어 있다.

도 1c 및 도 1d를 참조하면, 상기 도 1a 및 도 1b의 제 1 및 2 노광 마스크를 사용하여 최종 패턴을 형성한 모습을 도시한 것으로, 'A'와 같이 홀 패턴 형성 영역은 패드 위에 위치해야 한다. 그러나, 제 1 및 제 2 노광 마스크를 사용한 노광 공정에서 오정렬이 발생하는 경우 도 1d의 'A'와 같이 패드와 스페이스 영역 사이에 홀 패턴 형성 영역이 위치하게 된다.

이때, 제 1 노광 마스크를 사용하여 상부 패드(25)가 형성되며, 제 2 노광 마스크를 사용하여 하부 패드(30)가 형성되므로 한쪽 마스크의 오버레이 데이타로는 둘 중 하나의 레이어만 반영되는 문제점이 있다.

상술한 종래 기술에 따른 반도체 소자의 제조 방법에서, DEET의 제 1 노광 마스크와 후속 레이어 또는 제 2 노광 마스크와 후속 레이어 간의 오버레이 값은 측정이 가능하지만, 실제 오버레이 버니어 패턴은 두개의 마스크 차이로 라인 패턴이 형성되므로 실제의 오버랩 마진(Overlap Margin)을 반영하지 못하는 문제점이 발생한다.

상기 문제점을 해결하기 위하여, DEET 공정의 제 1 노광 마스크를 사용하여 4개의 바아 패턴을 형성하고, 상기 제 1 노광 마스크와 대각선으로 대칭인 제 2 노광 마스크를 이용하여 4개의 바아 패턴을 형성하여 상기 바아 패턴 사이에 형성되는 라인 패턴을 오버레이 버니어의 어미자로 활용함으로써 실제 오버랩 마진에 영향을 미치는 라인 패턴이 시프트(Shift)되는 양을 반영하여 오버레이 값을 측정할 수 있는 반도체 소자의 오버레이 형성 방법을 제공하는 것을 목적으로 한다.

본 발명에 따른 반도체 소자의 오버레이 형성 방법은

(a) 반도체 기판 상부에 피식각층, 하드마스크층 및 제 1 감광막을 형성하는 단계와,

(b) 4개의 바아(Bar) 패턴이 사각형태로 배치된 제 1 노광마스크를 이용하여 제 1 감광막 패턴을 형성하는 단계와,

(c) 상기 제 1 감광막 패턴을 마스크로 상기 폴리실리콘층을 식각한 후 상기 제 1 감광막 패턴을 제거하는 단계와,

(d) 상기 하드마스크층 상부에 제 2 감광막을 형성하는 단계와,

(e) 4개의 바아 패턴이 사각형태로 배치된 제 2 노광마스크를 이용하여 제 2 감광막 패턴을 형성하는 단계와,

(f) 상기 제 2 감광막 패턴을 마스크로 상기 하드마스크층을 식각하여 상기 제 2 감광막 패턴을 제거하여 어버레이 버니어를 형성하는 단계

를 포함하는 것을 특징으로 하며,

상기 피식각층은 산화막으로 형성하며, 상기 하드마스크층은 폴리실리콘층으로 형성하는 것과,

상기 (f) 단계의 오버레이 버니어는 바아 패턴이 사각형 형태로 접촉하여 구비된 제 1 패턴과 상기 제 1 패턴 외부에 바아 패턴이 사각형 형태로 제 2 패턴을 형성하되, 상기 사각형 형태의 모서리 부분을 소정 거리 이격시켜 구비된 제 2 패턴 사이에 형성되는 것과,

상기 제 1 및 제 2 노광 마스크는 대각선 방향으로 비대칭 되도록 상기 제 1 패턴과 상기 제 2 패턴이 혼합되어 구비되어 있는 것과,

상기 (f) 단계의 오버레이 버니어를 어미자로 사용하고, 중앙부에 아들자를 형성하는 단계를 더 포함하는 것을 특징으로 한다.

이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.

도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 제조 방법을 도시한 단면도들이다.

도 2a를 참조하면, 반도체 기판(100) 상부에 피식각층(110), 하드마스크층(120) 및 제 1 감광막(미도시)을 형성한 후 제 1 노광 마스크를 사용한 노광 및 현 상 공정을 수행하여 제 1 감광막 패턴(130)을 형성한다.

이때, 제 1 노광 마스크는 4개의 바아 패턴이 사각형 형태로 구비되어 있는 것이 바람직하다.

도 2b를 참조하면, 제 1 감광막 패턴(130)을 마스크로 하드마스크층(120)을 식각한 후 제 1 감광막 패턴(130)을 제거하여 하드마스크층 패턴(125a)을 형성한다.

도 2c를 참조하면, 하드마스크층 패턴(125a)을 포함한 반도체 기판 전면에 제 2 감광막(미도시)를 형성한 후 제 2 노광 마스크를 사용한 노광 및 현상 공정을 수행하여 제 2 감광막 패턴(150)을 형성한다.

이때, 제 2 노광 마스크는 4개의 바아 패턴이 사각형 형태로 구비되어 있는 것이 바람직하다.

도 2d를 참조하면, 제 2 감광막 패턴(150)을 마스크로 하드마스크층 패턴(125a)를 식각한 후 제 2 감광막 패턴(150)을 제거하여 오버레이 버니어의 어미자로 사용되는 하드마스크층 패턴(125b)를 형성한다.

상기 하드마스크층 패턴(125b)는 바형 패턴이 사각형 형태로 접촉하여 구비된 제 1 패턴(140a)과 제 1 패턴(140a) 외부에 사각형 형태로 제 2 패턴(140b)이 형성되되, 제 2 패턴(140b)은 사각형 패턴의 모서리 부분을 소정 거리 이격시켜 형성한 것이 바람직하다.

또한, 제 1 및 제 2 노광 마스크는 대각선 방향으로 비대칭 되도록 제 1 패턴(140a)과 제 2 패턴(140b)이 혼합되어 구비되어 있다.

이때, 상기 도 2d의 우측에 도시된 평면도는 DEET(Double Expoure Etch Technology)를 수행한 후 형성된 오버레이 버니어의 어미자를 도시한 것으로, 2개의 스페이스 사이에 라인 패턴이 형성되며, 상기 라인 패턴의 중심과 후속 레이어에서 형성되는 아들자와의 거리를 통하여 오버레이 값을 측정한다.

도 3a 및 도 3b는 본 발명에 따른 오버레이 버니어를 사용하여 오버레이 값을 측정하는 방법을 도시한 평면도이다.

도 3a 및 도 3b를 참조하면, 오정렬이 발생한 오버레이 버니어를 도시한 것으로 2개의 바아 패턴 사이의 라인 패턴의 선폭이 'B'와 같이 달라지게 된다.

이때, 상기 오버레이 버니어를 어미자로 사용하고, 중앙부에 아들자(210)를 형성하는 단계를 더 포함한다.

형성되는 아들자(210)와의 거리를 측정하여 오버레이 값을 측정하게 된다.

여기서, 바아 패턴 사이의 간격은 제 1 및 제 2 노광 마스크와의 오버레이 값을 나타내지만 실제로 오버랩 마진에 영향을 미치는 라인 패턴이 시프트 되는 정도를 반영하여 오버레이 값을 측정할 수 있다.

또한, 라인 패턴의 선폭과 다지인된 선폭과의 차이를 측정하여 제 1 및 2 노광 마스크 사이의 시프트된 정도를 알 수 있다.

본 발명에 따른 반도체 소자의 오버레이 버니어 형성 방법은 DEET 공정의 제 1 노광 마스크를 사용하여 4개의 바아 패턴을 형성하고, 상기 제 1 노광 마스크와 대각선으로 대칭인 제 2 노광 마스크를 이용하여 4개의 바아 패턴을 형성하여 상기 스페이스 패턴 사이에 형성되는 라인 패턴을 오버레이 버니어의 어미자로 활용함으로써 실제 오버랩 마진에 영향을 미치는 라인 패턴이 시프트(Shift)되는 양을 반영하여 오버레이 값을 측정할 수 있는 효과가 있다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims

(a) 반도체 기판 상부에 피식각층, 하드마스크층 및 제 1 감광막을 형성하는 단계;

(b) 4개의 바아(Bar) 패턴이 사각형태로 배치된 제 1 노광마스크를 이용하여 제 1 감광막 패턴을 형성하는 단계;

(c) 상기 제 1 감광막 패턴을 마스크로 상기 폴리실리콘층을 식각한 후 상기 제 1 감광막 패턴을 제거하는 단계;

(d) 상기 하드마스크층 상부에 제 2 감광막을 형성하는 단계;

(e) 4개의 바아 패턴이 사각형태로 배치된 제 2 노광마스크를 이용하여 제 2 감광막 패턴을 형성하는 단계; 및

(f) 상기 제 2 감광막 패턴을 마스크로 상기 하드마스크층을 식각하여 상기 제 2 감광막 패턴을 제거하여 어버레이 버니어를 형성하는 단계;

포함하는 것을 특징으로 하는 반도체 소자의 오버레이 버니어 형성 방법.
제 1 항에 있어서,

상기 피식각층은 산화막으로 형성하며, 상기 하드마스크층은 폴리실리콘층으로 형성하는 것을 특징으로 하는 반도체 소자의 오버레이 버니어 형성 방법.
제 1 항에 있어서

상기 (f) 단계의 오버레이 버니어는 바아 패턴이 사각형 형태로 접촉하여 구비된 제 1 패턴과 상기 제 1 패턴 외부에 바아 패턴이 사각형 형태로 제 2 패턴을 형성하되, 상기 사각형 형태의 모서리 부분을 소정 거리 이격시켜 구비된 제 2 패턴 사이에 형성되는 것을 특징으로 하는 반도체 소자의 오버레이 버니어 형성 방법.
제 3 항에 있어서,

상기 제 1 및 제 2 노광 마스크는 대각선 방향으로 비대칭 되도록 상기 제 1 패턴과 상기 제 2 패턴이 혼합되어 구비되어 있는 것을 특징으로 하는 반도체 소자의 오버레이 버니어 형성 방법.
제 1 항에 있어서,

상기 (f) 단계의 오버레이 버니어를 어미자로 사용하고, 중앙부에 아들자를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 오버레이 형성 방법.