KR101204918B1 - 반도체 소자의 오버레이 버니어 및 이를 이용한 반도체소자의 형성 방법 - Google Patents
반도체 소자의 오버레이 버니어 및 이를 이용한 반도체소자의 형성 방법 Download PDFInfo
- Publication number
- KR101204918B1 KR101204918B1 KR1020060132601A KR20060132601A KR101204918B1 KR 101204918 B1 KR101204918 B1 KR 101204918B1 KR 1020060132601 A KR1020060132601 A KR 1020060132601A KR 20060132601 A KR20060132601 A KR 20060132601A KR 101204918 B1 KR101204918 B1 KR 101204918B1
- Authority
- KR
- South Korea
- Prior art keywords
- vernier
- pattern
- semiconductor device
- overlay
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 74
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000000059 patterning Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 230000000295 complement effect Effects 0.000 abstract description 4
- 238000007517 polishing process Methods 0.000 abstract description 3
- 230000002159 abnormal effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 36
- 239000011229 interlayer Substances 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000007792 addition Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70681—Metrology strategies
- G03F7/70683—Mark designs
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S414/00—Material or article handling
- Y10S414/135—Associated with semiconductor wafer handling
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 반도체 소자의 오버레이 버니어(Overlay Vernier) 및 이를 이용한 반도체 소자의 형성 방법에 관한 것으로, 오버레이 버니어의 모버니어가 반도체 소자의 형성 공정을 진행하면서 식각 및 연마 공정에 의하여 손상되어 비정상적인 오버레이 데이터를 나타내는 문제를 해결하기 위하여, 오버레이 버니어의 모버니어를 이중 패턴 구조로 형성하되, 서로 반대 형태인 볼록 패턴 및 오목 패턴을 더블패터닝(Double Patterning) 공정으로 형성함으로써, 모버니어의 손상을 이중 모버니어가 서로 보완할 수 있도록 하고, 반도체 소자의 형성 공정에 있어서 층간 중첩도를 향상시키고 정렬 공정의 마진을 향상시키는 발명에 관한 것이다.
Description
도 1은 종래 기술에 따른 모버니어를 도시한 평면도.
도 2는 종래 기술에 따른 모버니어가 손상된 것을 도시한 평면도.
도 3은 종래 기술에 따른 반도체 소자의 오버레이 버니어를 도시한 평면도.
도 4는 본 발명의 제 1 실시예에 따른 반도체 소자의 오버레이 버니어를 도시한 단면도.
도 5는 본 발명의 제 2 실시예에 따른 반도체 소자의 오버레이 버니어를 도시한 단면도.
도 6 내지 도 9는 본 발명의 다른 실시예에 따른 모버니어를 도시한 평면도들.
도 10a 내지 도 10d 는 본 발명에 따른 반도체 소자의 형성 방법을 도시한 단면도들.
도 11은 본 발명에 따른 반도체 소자의 오버레이 버니어를 도시한 평면도.
<도면의 주요 부분에 대한 부호의 설명>
10, 100, 200, 300 : 반도체 기판
20 : 모버니어
50, 355 : 오버레이 데이터 측정 영역
30, 280, 380 : 자버니어
110 : 피식각층
210 : 제 1 피식각층
120, 230, 330 : 제 1 모버니어
130, 250, 350 : 제 2 모버니어
220 : 제 1 감광막 패턴
240 : 제 2 감광막 패턴
260 : 층간절연막
270 : 제 2 피식각층
본 발명은 반도체 소자의 오버레이 버니어(Overlay Vernier) 및 이를 이용한 반도체 소자의 형성 방법에 관한 것으로, 오버레이 버니어의 모버니어가 반도체 소자의 형성 공정을 진행하면서 식각 및 연마 공정에 의하여 손상되어 비정상적인 오버레이 데이터를 나타내는 문제를 해결하기 위하여, 오버레이 버니어의 모버니어를 이중 패턴 구조로 형성하되, 서로 반대 형태인 볼록 패턴 및 오목 패턴을 더블패터닝(Double Patterning) 공정으로 형성함으로써, 모버니어의 손상을 이중 모버니어 가 서로 보완할 수 있도록 하고, 반도체 소자의 형성 공정에 있어서 층간 중첩도를 향상시키고 정렬 공정의 마진을 향상시키는 발명에 관한 것이다.
반도체 형성 공정에 있어서 반도체 기판 상부에 게이트를 형성하고 그 상부층에는 비트라인을 형성하고, 비트라인 상부층에는 캐패시터를 형성하고, 캐패시터 상부층에는 금속 배선을 형성한다.
이와 같이 반도체 소자는 다수개의 층간 구조로 구비되며, 각 층간 구조물을 형성하기 위하여 하부층과의 중첩도를 측정하는 공정을 수행한다. 중첩도 측정을 위해서 반도체 기판의 스크라이브 레인(Scribe Lane) 영역에 오버레이 버니어를 형성한다.
오버레이 버니어는 사각형 형태의 모버니어 및 그 상부층에 구비되는 사각형 형태의 자버니어로 구비되며 모버니어 및 자버니어가 정렬된 정도를 측정하여 각층간 구조물이 정확하게 중첩되었는지 측정하는 역할을 수행한다.
이때, 오버레이 버니어의 모버니어는 반도체 기판의 하부층에 사각형 형태로 패터닝하여 형성하는데, 패터닝된 모버니어가 후속 공정을 진행하면서 손상되는 문제가 발생한다.
도 1은 종래 기술에 따른 모버니어를 도시한 평면도이다.
도 1을 참조하면, 반도체 기판(10) 상부에 사각형 패턴의 모버니어(20)가 구비된다. 이때, 모버니어(20)는 볼록형 패턴으로 구비되거나 오목형 패턴으로 구비될 수 있다.
도 2는 종래 기술에 따른 모버니어가 손상된 것을 도시한 평면도이다.
도 2를 참조하면, 사각형 패턴의 모버니어(20) 상측 모서리 부분이 손상되었다. 이와 같은 손상 영역(ⓐ)은 모버니어(20) 패턴을 형성한 후 층간 구조물을 계속해서 형성해 나가는 후속 공정을 진행하면서 화학기계적연마(Chemical Mechanical Polishing : 이하 CMP) 공정을 수행하거나 에치백(Etch Back) 공정과 같은 식각 공정을 진행하는데, 이 과정에서 모버니어(20) 패턴에 손상이 가해질 수 있다.
모버니어(20)가 볼록형 패턴일 경우 CMP 공정에 취약하고, 오목형 패턴일 경우에는 식각 공정에 약한 특성을 보이고 있다.
도 3은 종래 기술에 따른 반도체 소자의 오버레이 버니어를 도시한 평면도이다.
도 3을 참조하면, 후속 공정을 진행하면서 하부 구조물에 상부 구조물을 정렬시키기 위하여 모버니어(20)에 자버니어(30)를 중첩시킨 것이다. 이때, 모버니어(20) 패턴에 손상이 가해져 있으므로 정확한 오버레이 데이터가 측정되지 않는다.
따라서, 층간구조물 간에 정렬 마진이 감소하게 되고 이는 반도체 소자의 불량 발생 요인으로 이어질 수 있다.
상술한 바와 같이, 오버레이 버니어의 모버니어가 손상되어 오버레이 데이터를 측정하는 공정이 비정상적으로 수행되는 문제가 있다. 모버니어는 볼록 패턴 또는 오목 패턴으로 구비되나 후속의 공정에서 CMP 또는 식각 공정이 수행되면서 볼록 패턴이 깎여 나가거나, 오목 패턴이 변형되는 문제가 발생할 수 있다. 따라서, 오버레이 데이터를 정확하게 측정하지 못하게 되므로 반도체 소자의 형성 수율이 감소되고 불량 발생의 위험이 높아지게 된다.
상기한 종래기술의 문제점을 해결하기 위하여, 오버레이 버니어의 모버니어를 이중 패턴 구조로 형성하되, 서로 반대 형태인 볼록 패턴 및 오목 패턴을 더블패터닝(Double Patterning) 공정으로 형성함으로써, 모버니어의 손상을 이중 모버니어가 서로 보완할 수 있도록 하고 반도체 소자의 형성 공정에 있어서 층간 중첩도를 향상시키고 정렬 공정의 마진을 향상시킬 수 있는 반도체 소자의 오버레이 버니어 및 그를 이용한 반도체 소자의 형성 방법을 제공하는 것을 그 목적으로 한다.
이상의 목적을 달성하기 위한 본 발명의 반도체 소자의 오버레이 버니어는
오버레이 버니어(Overlay Vernier)에 있어서,
상기 오버레이 버니어의 모버니어는 볼록형 및 오목형 패턴으로 형성하되, 서로 상반된 패턴을 갖는 제 1 모버니어와 제 2 모버니어를 각각 독립된 사각형 형태의 이중 구조로 형성한 것을 특징으로 한다.
여기서, 상기 오목형 패턴은 상기 볼록형 패턴의 외측에 구비되거나, 상기 볼록형 패턴의 내측에 구비되는 것을 특징으로 한다.
그리고 상기 제 1 모버니어와 동일하게 상기 제 2 모버니어는 단일 패턴으로 구비되는 박스 형태(Box Type)이거나, 상기 제 2 모버니어는 4개의 직사각형 패턴들이 사각형 모양으로 배열되어 구비되는 바 형태(Bar Type)인 것을 특징으로 한 다.
아울러, 상기 오버레이 버니어를 이용한 반도체 소자의 형성 방법은
반도체 기판 상에 제 1 패턴 형성 공정을 진행함과 동시에 오버레이 버니어 영역에는 볼록형 및 오목형 패턴으로 형성하되, 서로 상반된 패턴을 갖는 제 1 모버니어와 제 2 모버니어를 각각 독립된 사각형 형태의 이중 구조로 구비하는 모버니어를 형성하는 단계와,
상기 제 1 패턴과 상기 제 1 및 제 2 모버니어를 포함하는 반도체 기판 상부에 제 2 패턴 형성 공정을 위한 피식각층을 형성하는 단계와,
상기 피식각층 상부에 상기 제 1 및 제 2 모버니어와 중첩되는 자버니어 패턴을 포함하며, 제 2 패턴을 정의하는 감광막 패턴을 형성하는 단계와,
상기 자버니어 패턴과 상기 제 1 및 제 2 모버니어의 오버레이 데이터를 각각 측정하는 단계와,
상기 오버레이 데이터를 종합하여 감광막 패턴의 정렬 상태를 확인하는 단계 및
상기 감광막 패턴을 이용하여 제 2 패턴 형성 공정을 진행하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 제 1 및 제 2 모버니어를 형성하는 공정은 이중 마스크 및 식각 공정을 이용한 더블패터닝(Double Patterning) 공정인 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명에 따른 반도체 소자의 오버레이 버니어 및 이를 이용한 반도체 소자의 형성 방법에 관하여 상세히 설명하면 다음과 같다.
도 4는 본 발명의 제 1 실시예에 따른 반도체 소자의 오버레이 버니어를 도시한 단면도이다.
도 4를 참조하면, 반도체 기판(100) 상부에 오버레이 버니어의 모버니어를 포함하는 피식각층(110)이 구비되어 있다.
여기서, 피식각층(110)은 셀 영역에 형성되는 패턴을 형성하기 위한 물질층으로 소자분리막, 게이트 및 비트라인 형성 공정에서 사용되는 층간 물질 중 선택된 어느 하나가 사용된다.
피식각층(110)의 오버레이 버니어 영역에는 볼록형 패턴으로 구비되는 제 1 모버니어(120)가 구비되고, 오목형 패턴으로 구비되는 제 2 모버니어(130)가 구비된다. 이때, 본 발명의 제 1 실시예에 따른 모버니어는 제 1 모버니어(120)의 내측에 제 2 모버니어(130)가 구비된다.
도 5는 본 발명의 제 2 실시예에 따른 반도체 소자의 오버레이 버니어를 도시한 단면도이다.
도 5를 참조하면, '도 4'에서와 동일하게 반도체 기판(100) 상부에 구비된 피식각층(110)에 오버레이 버니어의 모버니어가 구비된다.
여기서, 본 발명의 제 2 실시예에 따른 모버니어는 볼록형의 제 1 모버니어(120)가 오목형의 제 2 모버니어(130) 내측에 구비된다.
도 6 내지 도 9는 본 발명의 다른 실시예에 따른 모버니어를 도시한 평면도들로, '도 5'에 대한 단면을 갖는 모버니어의 다른 실시예들을 도시한 것이다.
'도 5'에서 도시된 제 1 모버니어(120) 및 제 2 모버니어(130)는 단일 패턴 으로 구비되는 박스 형태(Box Type)이거나, 4개의 직사각형 패턴들이 사각형 모양으로 배열되어 구비되는 바 형태(Bar Type)가 될 수 있다.
도 6을 참조하면, 바 형태의 오목형 제 2 모버니어(130) 내측에 바 형태의 볼록형 제 1 모버니어(120)가 구비되어 있다.
도 7을 참조하면, 박스 형태의 오목형 제 2 모버니어(130) 내측에 바 형태의 볼록형 제 1 모버니어(120)가 구비되어 있다.
도 8을 참조하면, 박스 형태의 오목형 제 2 모버니어(130) 내측에 박스 형태의 볼록형 제 1 모버니어(120)가 구비되어 있다.
도 9를 참조하면, 바 형태의 오목형 제 2 모버니어(130) 내측에 박스 형태의 볼록형 제 1 모버니어(120)가 구비되어 있다.
이상에서 설명한 형태 이외에 볼록형 및 오목형 패턴을 포함하는 이중 구조의 모 버니어는 다양하게 변형이 가능하며, 본 발명에 따른 오버레이 버니어를 형성하는 방법 및 이를 이용하여 반도체 소자를 형성하는 방법은 이하에서 설명하는 바와 같다.
도 10a 내지 도 10d 는 본 발명에 따른 반도체 소자의 형성 방법을 도시한 단면도들이다.
도 10a를 참조하면, 반도체 기판(200) 상부에 제 1 피식각층(210)을 형성한다.
다음에는, 제 1 피식각층(210) 상부에 제 1 모버니어를 정의하는 제 1 감광막 패턴(220)을 형성한다.
여기에서 설명하는 것은 반도체 기판(100)의 오버레이 버니어 영역에 한정된 것이며, 오버레이 버니어 형성 공정은 셀 영역의 반도체 소자 형성 공정을 따라 진행되는 것이 바람직하다.
따라서 도시된 제 1 감광막 패턴(220)은 반도체 기판(100)의 셀 영역에 대한 셀 패턴을 더 포함하고 있다. 이때, 셀 패턴은 소자분리막, 게이트 및 비트라인을 정의하는 패턴 중 선택된 하나인 것이 바람직하며, 이와 같이 형성되는 패턴을 여기서는 제 1 패턴으로 지칭하고, 제 1 패턴은 더블 패터닝(Double Patterning) 공정을 이용하여 형성하는 것으로 한다.
도 10b를 참조하면, 제 1 패턴을 형성하는 식각 공정을 이용하여 오버레이 버니어 영역의 제 1 피식각층(210)을 소정 영역 식각하여 볼록형 제 1 모버니어(230)를 형성한다. 이때, 제 1 패턴 전체 패턴을 식각하는 시간을 계산한 후 오버레이 버니어 영역의 패턴은 1/3 ~ 2/3 깊이만 식각되도록 식각 시간을 조절하는 것이 바람직하다.
다음에는, 제 1 감광막 패턴(220)을 제거하고 제 1 모버니어를 포함하는 제 1 피식각층(210) 상부에 제 2 모버니어를 정의하는 제 2 감광막 패턴(240)을 형성한다.
도 10c를 참조하면, 제 2 감광막 패턴(240)을 마스크로 잔류하는 제 1 피식각층(210)을 식각하여 오목형 제 2 모버니어(250)를 형성한다.
다음에는, 제 2 감광막 패턴(240)을 제거한다.
도 10d를 참조하면, 제 1 및 제 2 모버니어(230, 250)를 포함하는 제 1 피식 각층(210) 상부에 층간절연막(260)을 형성한 다음, 층간절연막(260) 상부에 셀 영역에 제 2 패턴을 형성하기 위한 제 2 피식각층(270)을 형성한다. 이때, 층간절연막(260)을 평탄화하기 위하여 에치백(Etch Back) 공정 또는 화학기계적연마(Chemical Mechanical Polishing) 공정을 수행할 수 있는데, 이 과정에서 제 1 모버니어(230) 또는 제 2 모버니어(250)에 손상이 가해질 수 있다.
그러나, 제 1 모버니어(230)는 볼록 패턴이고 제 2 모버니어(250)는 오목 패턴이므로 각 모버니어에 손상이 가해질 수 있는 공정이 서로 상이하고, 따라서 각 손상 부분도 서로 다른 위치가 된다.
따라서, 후속의 공정에서 오버레이 데이터를 측정하는데 있어서 제 1 및 제 2 모버니어(230, 250)는 상호 보완 작용을 하여 정상적인 오버레이 데이터 신호를 얻을 수 있다.
다음에는, 제 2 피식각층(270) 상부에 셀 영역의 제 2 패턴을 정의하는 제 3 감광막 패턴을 형성한다. 이때, 오버레이 버니어 영역의 제 1 및 제 2 모버니어(230, 250)와 중첩되는 영역 상부에는 제 3 감광막 패턴으로 구비되는 자버니어(280)가 형성된다.
그 다음에는, 제 1 및 제 2 오버레이 버니어(230, 250) 상부에 자버니어(280)가 정렬된 오버레이 데이터를 측정하여 제 3 감광막 패턴이 정렬된 정도를 파악하고 제 2 패턴 형성 공정을 진행한다. 이때, 자버니어(280)는 오버레이 버니어 영역을 노출시키는 키 오픈 마스크를 이용하여 제거한 후 제 2 피식각층(270)을 제거하는 공정을 수행하는 것이 바람직하다.
도 11은 본 발명에 따른 반도체 소자의 오버레이 버니어를 도시한 평면도이다.
도 11을 참조하면, 반도체 기판(300)의 오버레이 버니어 영역에 제 1 모버니어(330) 및 제 2 모버니어(350)를 포함하는 모버니어가 구비되고, 모버니어의 중심부에 자버니어(380)가 구비된다. 여기서 중첩 패턴 형성을 위한 후속 공정을 진행하면서 제 1 모버니어(330)에 손상이 발생할 경우 제 2 모버니어(350)를 포함하는 영역만 오버레이 데이터 측정 영역으로 지정하여 정렬 상태를 파악하는 것이 바람직하다.
상술한 바와 같이, 본 발명에 따른 반도체 소자의 오버레이 버니어는 모버니어를 이중 구조로 구비하되, 서로 반대되는 형태인 볼록 패턴 및 오목 패턴으로 구비한다.
따라서, 후속 공정을 진행하면서 발생할 수 있는 모버니어의 손상을 보완하여 오버레이 데이터 측정 공정을 수행할 수 있다.
여기서, 볼록 및 오목 패턴 형성 공정은 더블 패터닝 공정을 이용하여 형성하는 것이 바람직하며 각 반도체 소자의 형성 공정에 맞추어 다양한 형태로 변형이 가능하다.
따라서, 상기 오버레이 버니어 및 반도체 소자의 형성 방법은 Nikon, ASML 및 Cannon 장비에 모두 적용가능하며, I-line, KrF 또는 ArF 노광 공정을 모두 활용할 수 있고, 365nm, 248nm, 193nm 또는 157nm 의 모든 반도체 소자의 형성 공정에 이용할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 오버레이 버니어및 그를 이용한 반도체 소자의 형성 방법은 오버레이 버니어의 모버니어를 이중 패턴 구조로 형성하되, 서로 반대 형태인 볼록 패턴 및 오목 패턴을 더블패터닝 공정으로 형성함으로써, 반도체 소자의 형성 공정을 진행하면서 발생할 수 있는 모버니어의 손상을 보완할 수 있다. 따라서, 본 발명은 반도체 소자의 형성 공정에 있어서 층간 중첩도를 향상시키고 정렬 공정의 마진을 향상시킴으로써, 반도체 소장의 형성 공정 수율을 증가시키고 신뢰성을 향상시킬 수 있는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Claims (9)
- 오버레이 버니어(Overlay Vernier)에 있어서,상기 오버레이 버니어의 모버니어는 볼록형 및 오목형 패턴으로 형성하되, 서로 상반된 패턴을 갖는 제 1 모버니어와 제 2 모버니어를 각각 독립된 사각형 형태의 이중 구조로 형성한 것을 특징으로 하는 반도체 소자의 오버레이 버니어.
- 청구항 2은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 오목형 패턴은 상기 볼록형 패턴의 외측에 구비되는 것을 특징으로 하는 반도체 소자의 오버레이 버니어.
- 청구항 3은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 오목형 패턴은 상기 볼록형 패턴의 내측에 구비되는 것을 특징으로 하는 반도체 소자의 오버레이 버니어.
- 청구항 4은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 제 1 모버니어는 단일 패턴으로 구비되는 박스 형태(Box Type)인 것을 특징으로 하는 반도체 소자의 오버레이 버니어.
- 청구항 5은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,
- 청구항 6은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 제 2 모버니어는 단일 패턴으로 구비되는 박스 형태(Box Type)인 것을 특징으로 하는 반도체 소자의 오버레이 버니어.
- 청구항 7은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 제 2 모버니어는 4개의 직사각형 패턴들이 사각형 모양으로 배열되어 구비되는 바 형태(Bar Type)인 것을 특징으로 하는 반도체 소자의 오버레이 버니어.
- 반도체 기판 상에 제 1 패턴 형성 공정을 진행함과 동시에 오버레이 버니어 영역에는 볼록형 및 오목형 패턴으로 형성하되, 서로 상반된 패턴을 갖는 제 1 모버니어와 제 2 모버니어를 각각 독립된 사각형 형태의 이중 구조로 구비하는 모버니어를 형성하는 단계;상기 제 1 패턴과 상기 제 1 및 제 2 모버니어를 포함하는 반도체 기판 상부에 제 2 패턴 형성 공정을 위한 피식각층을 형성하는 단계;상기 피식각층 상부에 상기 제 1 및 제 2 모버니어와 중첩되는 자버니어 패턴을 포함하며, 제 2 패턴을 정의하는 감광막 패턴을 형성하는 단계;상기 자버니어 패턴과 상기 제 1 및 제 2 모버니어의 오버레이 데이터를 각각 측정하는 단계;상기 오버레이 데이터를 종합하여 감광막 패턴의 정렬 상태를 확인하는 단계; 및상기 감광막 패턴을 이용하여 제 2 패턴 형성 공정을 진행하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
- 청구항 9은(는) 설정등록료 납부시 포기되었습니다.제 8 항에 있어서,상기 제 1 및 제 2 모버니어를 형성하는 공정은 이중 마스크 및 식각 공정을 이용한 더블 패터닝(Double Patterning) 공정인 것을 특징으로 하는 반도체 소자의 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060132601A KR101204918B1 (ko) | 2006-12-22 | 2006-12-22 | 반도체 소자의 오버레이 버니어 및 이를 이용한 반도체소자의 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060132601A KR101204918B1 (ko) | 2006-12-22 | 2006-12-22 | 반도체 소자의 오버레이 버니어 및 이를 이용한 반도체소자의 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080058658A KR20080058658A (ko) | 2008-06-26 |
| KR101204918B1 true KR101204918B1 (ko) | 2012-11-26 |
Family
ID=39803999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060132601A KR101204918B1 (ko) | 2006-12-22 | 2006-12-22 | 반도체 소자의 오버레이 버니어 및 이를 이용한 반도체소자의 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101204918B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000133575A (ja) * | 1998-10-27 | 2000-05-12 | Mitsubishi Electric Corp | 重ね合わせ検査マークを備える半導体装置 |
-
2006
- 2006-12-22 KR KR1020060132601A patent/KR101204918B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000133575A (ja) * | 1998-10-27 | 2000-05-12 | Mitsubishi Electric Corp | 重ね合わせ検査マークを備える半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080058658A (ko) | 2008-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7190823B2 (en) | Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same | |
| KR0156422B1 (ko) | 반도체장치 제조용 레티클 | |
| US7638263B2 (en) | Overlay accuracy measurement vernier and method of forming the same | |
| JP2009064951A (ja) | アライメントマーク、アライメントマーク形成方法及びパターン形成方法 | |
| KR20040014078A (ko) | 반도체 장치의 제조방법 및 오버레이 검사마크를 가진반도체 장치 | |
| JP5136745B2 (ja) | 多重露光技術におけるマスク製造誤差検証方法 | |
| JP3511552B2 (ja) | 重ね合わせ測定マークおよび測定方法 | |
| KR20080005717A (ko) | 반도체 소자의 정렬 키 | |
| KR101204918B1 (ko) | 반도체 소자의 오버레이 버니어 및 이를 이용한 반도체소자의 형성 방법 | |
| US7136520B2 (en) | Method of checking alignment accuracy of patterns on stacked semiconductor layers | |
| US7595258B2 (en) | Overlay vernier of semiconductor device and method of manufacturing the same | |
| US8031329B2 (en) | Overlay mark, and fabrication and application of the same | |
| JP2970473B2 (ja) | アライメント方法およびアライメント誤差検査方法 | |
| KR20080034568A (ko) | 반도체 소자의 형성 방법 | |
| KR19980054338A (ko) | 정렬도 측정용 오버레이 패턴 형성방법 | |
| CN112582324B (zh) | 一种标记及其制作方法 | |
| JPH10189425A (ja) | アライメント方法、アライメント精度測定方法及びアライメント測定用マーク | |
| JPH1174189A (ja) | マスクの位置ずれ検出用マーク | |
| KR20070071657A (ko) | 반도체 소자의 오버레이 버니어 형성 방법 | |
| KR100734079B1 (ko) | 리소그라피 공정에서의 오버레이 측정 방법 | |
| JP2007184345A (ja) | 半導体装置及びその製造方法、合わせ検査マーク | |
| KR100187661B1 (ko) | 반도체 소자의 임계치수 측정용 바아 형성방법 | |
| KR20090079713A (ko) | 반도체 장치의 오버레이 키 및 그 형성방법 | |
| KR100685597B1 (ko) | 반도체소자의 측정마크 및 그 형성방법 | |
| KR20100065657A (ko) | 오버레이 버니어 및 그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20151020 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20161024 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20171120 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20181121 Year of fee payment: 7 |