JP2000133575A - 重ね合わせ検査マークを備える半導体装置 - Google Patents
重ね合わせ検査マークを備える半導体装置Info
- Publication number
- JP2000133575A JP2000133575A JP10305395A JP30539598A JP2000133575A JP 2000133575 A JP2000133575 A JP 2000133575A JP 10305395 A JP10305395 A JP 10305395A JP 30539598 A JP30539598 A JP 30539598A JP 2000133575 A JP2000133575 A JP 2000133575A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- inspection mark
- overlay inspection
- layer
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
ーンとが段差を有して形成される場合にも、許容測定誤
差内で重ね合わせ測定が行える重ね合わせ検査マークを
有する半導体装置を提供する。 【解決手段】 ライン状の2層目の重ね合わせ検査マー
クのパターン2の幅を、ライン状の2層目の本番パター
ン1の幅より、0.85μm〜1.0μmの範囲で大き
くする。これにより、パターン転写時に、収差に起因し
て、2層目の重ね合わせ検査マークのパターン2と、2
層目の本番パターン1とに生じる位置ずれ量の相違を、
重ね合せ測定において許容できる範囲にできる。また、
2層目の重ね合わせ検査マークのパターン2と、2層目
の本番パターン1とが、段差(最大でも上下0.6μm
ずつ)を有して形成される場合にも、焦点深度(1.2
μm)を確保することが可能となる。
Description
ークに関し、特に、半導体装置の製造工程におけるリソ
グラフィ工程の重ね合わせ精度を測定するために用いる
重ね合わせ検査マークに関するものである。
る2つのリソグラフィ工程間の重ね合わせ精度を測定す
る方法として、各リソグラフィ工程において本番パター
ンと同一のマスクを用いて同時に重ね合わせ検査マーク
のパターンを形成し、重ね合わせ検査マークのパターン
の重ね合わせ精度により、本番パターンの重ね合わせ精
度を測定する方法が用いられている。以下、図10〜図
15を用いて従来の重ね合わせ検査マークを説明する。
示すように、本番パターン101を形成する回路領域1
11の横に配置されたスクライブライン領域112に配
置されている。また、図11に示すように、1層目の本
番パターン105aと1層目の重ね合わせ検査マークの
パターン105bとは、スクライブライン領域112の
溝110により段差を隔てて設けられている。また、2
層目の本番パターン101は、1層目の本番パターン1
05aの上に設けられ、2層目の重ね合わせ検査マーク
のパターン102は、1層目の重ね合せ検査マークのパ
ターン105bの上に、2層目の本番パターン101と
平行な部分を有するように4角形の4辺をライン状にし
て設けられている。
ては、2層目の重ね合わせ検査マークのパターン102
の幅は、2層目の本番パターン101の幅と無関係に形
成されているため、パターン形成時の、収差による位置
ずれ量が相違する。そのため、マスクパターンにおける
それぞれの相対的位置と異なる相対的位置関係を有して
2層目の重ね合わせ検査マークのパターン102と2層
目の本番パターン101とが形成される現象が生じる。
以下、この現象について説明する。
口を通過した後は、それぞれの開口の大きさにあわせて
所定の回折角を有して進行する。そのため、マスクによ
り形成されたパターンのそれぞれは、透過光の回折角分
だけずれて形成されるという現象、すなわち、収差によ
る位置ずれ現象が生じる。
ンを通過する光が、太いラインを通過する場合と細いラ
インを通過する場合とで回折角が異なることにより、本
番パターンの太さと重ね合わせ検査マークのパターンの
太さとに相違があれば、重ね合わせ検査マークのパター
ンと本番パターンとの収差による位置ずれ量にも相違が
生じる。この収差による位置ずれ量の相違により、本番
パターンと重ね合わせ検査マークのパターンとはそれぞ
れの重ね合わせのずれ量に差が生じる。これが収差によ
る位置ずれ量の相違による影響である。
による影響を防止するため、図12および図13に示す
ような、ライン状の本番パターンの幅とライン状の重ね
合わせ検査マークのパターンの幅とを同じにする重ね合
わせ検査マークのパターンが用いられている。この場
合、2層目の重ね合わせ検査マークのパターン102の
幅は、2層目の本番パターン101の幅と同一の幅に形
成されているため、それぞれの収差による位置ずれ量が
同一になり、2層目の重ね合わせ検査マークのパターン
102と2層目の本番パターン101とが、マスクに形
成された開口パターンと相対的に同じ間隔を有して形成
される。
3に示したような場合において、2層目の重ね合わせ検
査マークのパターン102が形成されている1層目の重
ね合わせ検査マークのパターン105bの表面の高さ
と、2層目の本番パターン101が形成されている1層
目の本番パターン105aの表面の高さとが同一に形成
されていたため、焦点深度の問題を考慮する必要がなか
った。
ように、2層目の重ね合わせ検査マークのパターン10
2が形成されている1層目の重ね合わせ検査マークのパ
ターン105bの表面の高さと、2層目の本番パターン
101が形成されている1層目の重ね合せ検査マークの
パターン105aの表面の高さとが異なって形成されて
いる場合、その高さの差を補うだけの焦点深度が確保で
きない、すなわち、焦点が合わず、精確に2層目の重ね
合せ検査マークのパターン102が形成できないという
問題が生じる。
マークのパターン102が形成されている1層目の重ね
合わせ検査マークのパターン105bの表面の高さと、
2層目の本番パターン101が形成されている1層目の
本番パターン105aの表面の高さとの差は、最大でも
上下それぞれ0.6μm程度である。そのため、焦点深
度を1.2μm程度より大きく確保できるようにすれ
ば、2層目の重ね合わせ検査マークのパターン102が
形成されている1層目の重ね合わせ検査マークのパター
ン105bの表面の高さと、2層目の本番パターン10
1が形成されている1層目の本番パターン105aの表
面の高さとの差がある場合にも、焦点が合った状態でパ
ターン形成を行うことができる。
層目の重ね合わせ検査マークのパターン102の幅を、
2層目の本番パターン101の幅より大きくすることが
考えられる。この方法によれば、2層目の重ね合わせ検
査マークのパターン102を形成するためのマスクの開
口幅を、2層目の本番パターン101を形成するための
マスクの開口幅より大きくすることにより、2層目の重
ね合わせ検査マークのパターン102を形成するための
マスクの開口を通過する光の回折角を小さくする。これ
により、光の基板面に対して入射する角度がより垂直に
近づき、焦点深度が大きくなる。
ために、2層目の重ね合わせ検査マークのパターン10
2の幅を、2層目の本番パターン101の幅より大きく
し過ぎると、上記収差による位置ずれ量の相違による影
響が大きくなる。そのため、収差に起因する位置ずれ量
の相違によるパターン形成時の形成誤差がある場合に
も、重ね合せ検査測定時に、重ね合せ検査測定における
許容測定誤差の範囲内で重ね合せ検査測定が行え、か
つ、重ね合わせ検査マーク形成時に、焦点深度が十分確
保できる状態で重ね合わせ検査マークのパターンが形成
できるように、2層目の重ね合わせ検査マークのパター
ン102の幅を、2層目の本番パターン101の幅より
大きくしなければならない。
差について説明する。通常、0. 2μm〜1.0μm程度
のライン状の本番パターンの場合、重ね合わせのずれ量
の許容測定誤差の規格数値は60nmである。すなわ
ち、全ての測定誤差を合わせて、60nm以下にしなけ
ればならない。この測定誤差を生じさせるものとして
は、露光装置に起因する測定誤差、ウェハに起因する測
定誤差および光の収差に起因する位置ずれ量の相違によ
るパターン形成時の形成誤差が考えられる。この許容測
定誤差60nmのうち、露光装置(ステッパ)のオフセ
ット、回転および倍率に起因する測定誤差は25nm程
度であり、ウェハ成分に起因する測定誤差は、30nm
程度である。したがって、収差による位置ずれ量の相違
によるパターン形成時の形成誤差は、5nm以下に押さ
えなければならない。
されたものであり、その目的は、本番パターンと重ね合
わせ検査マークのパターンとが段差を有して形成される
場合にも、許容測定誤差内で重ね合わせ測定が行える重
ね合わせ検査マークを有する半導体装置を提供すること
である。
の重ね合わせ検査マークを備える半導体装置は、半導体
装置のリソグラフィ工程において、リソグラフィ工程間
の重ね合わせの誤差を測定するための重ね合わせ検査マ
ークを備える半導体装置であって、本番パターンと重ね
合せ検査マークのパターンとの同方向の幅の差は、パタ
ーン転写時の収差に起因する、本番パターンと重ね合わ
せ検査マークのパターンとの位置ずれ量の相違が所定の
値以下になるように設定され、重ね合わせ検査マークの
本番パターンと同方向の幅が、本番パターンと重ね合わ
せ検査マークのパターンとの基板上の高低差を見込んだ
焦点深度を確保されるように、本番パターンの幅よりも
所定の値以上大きくなるように設定されている。
ン転写時の収差に起因する、本番パターンと重ね合わせ
検査マークのパターンとの位置ずれ量の相違を所定の値
以下にすることができる。また、本番パターンと重ね合
せ検査マークのパターンとの基板上の高低差を見込んだ
焦点深度を確保することができる。そのため、本番パタ
ーンと重ね合わせ検査マークのパターンとが段差を有し
て形成される場合においても、重ね合わせ検査マーク形
成時に、焦点深度を十分に確保した状態で重ね合わせ検
査マークが形成できるため、精確な重ね合わせ検査マー
クが形成できる。また、収差による位置ずれ量の相違が
許容形成誤差の範囲内で、重ね合せ検査マークを形成で
きるため、重ね合せ検査測定時に、許容測定誤差の範囲
内で、重ね合わせ検査測定をすることができる。
マークを備える半導体装置は、請求項1に記載の重ね合
せ検査マークを備える半導体装置において、本番パター
ンが、0.2μm〜1.0μmの範囲の幅を有するライ
ン状であり、重ね合せ検査マークのパターンが、ライン
状の本番パターンの幅より0.085μm〜0.1μm
だけ大きい幅を有するライン状である。
ずれ量は固有の値を示し、ライン状の重ね合せ検査マー
クのパターンの幅と、ライン状の本番パターンの幅とが
決まれば、それぞれのパターンの収差による位置ずれ量
の差が決まる。そこで、上記のように、ライン状の重ね
合せ検査マークのパターンの幅と、ライン状の本番パタ
ーンの幅とが0.1μm以下の差であるような数値範囲
に設定することにより、ライン状の本番パターンの幅が
0.2μm〜1.0μmの範囲で、ラインサイズと収差
による位置ずれ量との関係から、収差による位置ずれ量
の相違を許容形成誤差(5nm)以下にすることができ
る。
の値を示し、ラインサイズが大きくなるにしたがって焦
点深度は大きくなる。そこで、上記のように、ライン状
の重ね合せ検査マークのパターンの幅を、ライン状の本
番パターンの幅より0.085μm以上大きくなるよう
に設定することにより、ラインサイズと焦点深度との関
係から、本番パターンの表面と重ね合わせ検査マークの
パターンの表面との間に段差(最大でも上下に0.06
μmずつ)がある場合にも、焦点深度(1.2μm)を
十分に確保することが可能となる。
マークを備える半導体装置は、請求項1に記載の重ね合
せ検査マークを備える半導体装置において、本番パター
ンは、開口幅が0.3μm〜1.0μmの範囲の開口幅
を有するホール状であり、重ね合せ検査マークのパター
ンは、ホール状の本番パターンの開口幅より0.1μm
以下の範囲で大きい開口幅を有するホール状である。
ずれ量は固有の値を示し、ホール状の重ね合せ検査マー
クのパターンの開口幅と、ホール状の本番パターンの開
口幅とが決まれば、それぞれのパターンの収差による位
置ずれ量の差が決まる。そこで、上記のように、ホール
状の重ね合わせ検査マークの開口幅とホール状の本番パ
ターンの開口幅との差を0.1μm以下の数値範囲に設
定することにより、ホール状の本番パターンの開口幅が
0.3μm〜1.0μmの範囲で、ホールサイズと収差
の位置ずれ量との関係から、収差による位置ずれ量の相
違を許容形成誤差(5nm)以下にすることができる。
の値を示し、ホールサイズが大きくなるにしたがって焦
点深度は大きくなる。そこで、上記のように、ホール状
の重ね合せ検査マークのパターンの開口幅をホール状の
本番パターンの開口幅より大きく設定することにより、
ホールサイズと焦点深度との関係から、ホール状の本番
パターンの表面と重ね合わせ検査マークのパターンの表
面との間に段差(最大でも上下に0.06μmずつ)が
ある場合にも、焦点深度(1.2μm)が十分にとれる
ようにすることが可能となる。
の場合は、円の直径であり、ホールパターンが四角形の
場合は、1辺の長さである。
基づいて説明する。
重ね合わせ検査マークを図1〜図5を用いて説明する。
本実施の形態の重ね合わせ検査マークは、図1および図
2に示すように、半導体基板5上の、ライン状の本番パ
ターン1を形成する回路領域11の横に配置されたスク
ライブライン領域12に、4角形の4辺をライン状にし
て配置されている。
の重ね合わせ検査マークのパターン5bとは、スクライ
ブライン領域12の溝10により段差を隔てて設けられ
ている。また、2層目の本番パターン1は、1層目の本
番パターン5aの上に設けられ、2層目の重ね合わせ検
査マークのパターン2は、1層目の重ね合せ検査マーク
のパターン5bの上に設けられている。
μm、2層目の重ね合わせ検査マークのパターン2の幅
は0.29μmであり、2層目の重ね合わせ検査マーク
のパターン2の幅は、2層目の重ね合せ検査マークのパ
ターン1の幅よりも0.09μmだけ大きくなってい
る。また、2層目の本番パターン1が設けられている1
層目のパターン5aの表面と、2層目の重ね合わせ検査
マークのパターン2が設けられている1層目の重ね合わ
せ検査マークのパターン5bの表面とは、その高さが
0.6μmだけ異なっている。
位置ずれ量とラインサイズとの関係から分かるように、
2層目の本番パターン1と2層目の重ね合わせ検査マー
クのパターン2とは、パターン転写後における収差によ
る位置ずれ量が、それぞれ約15nmおよび約11nm
であり、その差は、約4nmである。したがって、2層
目の重ね合わせ検査マークのパターン2の幅を、2層目
の本番パターン1の幅よりも0.09μmだけ大きくす
ることにより、収差によるずれ量の相違を許容形成誤差
(5nm)以下にできることが分かる。
層目の本番パターン1の幅が0.2〜1.0μmの範囲
でどうのような値をとっても、2層目の本番パターン1
の幅と、2層目の重ね合わせ検査マークのパターン2の
幅との差が、0.1μm以下である場合は、収差による
ずれ量の相違が許容形成誤差(5nm)以下となる。
わせ検査マークのパターン2の幅は0.29μmである
ため、焦点深度は1.3μm程度となる。その結果、2
層目の本番パターン1が設けられている1層目の本番パ
ターン5aの表面と、重ね合わせ検査マークの2層目の
パターン2が設けられている1層目の重ね合わせ検査マ
ークのパターン5bの表面とは、その高さが0.6μm
だけ異なっていても、必要な焦点深度(1.2μm)を
確保することが可能となるため、パターン転写時に、そ
れぞれのパターンは、精確に形成される。
(1.2μm)を確保することが可能となる、2層目の
重ね合わせ検査マークのパターン2の幅は、図4に示す
ように、0.285μm以上である。
パターンとの関係を上記のような数値範囲にすることに
より、2層目の本番パターンが0.2μm〜1.0μm
の範囲である場合に、2層目の本番パターン1と重ね合
せ検査マーク2との幅の差を0.1μm以下にすれば、
重ね合わせ検査マークと本番パターンとを形成するとき
の、収差による位置ずれ量の相違を許容形成誤差(5n
m)以下にすることができる。また、2層目の重ね合せ
検査マーク2の幅を、2層目の本番パターン1よりも
0.085μm以上大きくすれば、焦点深度(1.2μ
m)を確保することが可能となる。その結果、重ね合せ
検査マークと本番パターンとが通常の段差(最大でも上
下0.6μmずつ)を有していても、焦点深度を確保す
ることが可能となるとともに、パターン転写後に収差に
よる位置ずれ量の相違を生じても、許容できる範囲の形
成誤差の範囲の重ね合わせ検査マークとなる。
ライン状の本番パターン1の太さがそれぞれ異なる場合
は、それぞれの2層目のライン状の本番パターン1のう
ち最も厳しい精度が要求される2層目のライン状の本番
パターン1の幅に対して0.085μm〜0.1μmの
範囲で、2層目の重ね合わせ検査マークのパターン2の
幅を大きくすれば、他のライン状の本番パターンについ
ても、許容できる範囲の測定誤差で、重ね合わせ測定を
することができる。
重ね合せ検査マークを図6〜図9を用いて説明する。本
実施の形態の重ね合せ検査マークは、図6および図7に
示すように、実施の形態1のライン状の重ね合せ検査マ
ークを、ホール状の本番パターンに合わせて、所定の間
隔を有するホール状の重ね合わせ検査マークで形成した
場合である。この2層目の本番パターン1の径は0.3
μm、2層目の重ね合わせ検査マークのパターン2の径
は0.35μmであり、2層目の重ね合わせ検査マーク
のパターン2の径は、2層目の本番パターン1の径より
も0.05μmだけ大きくなっている。
位置ずれ量とホールサイズとの関係から分かるように、
2層目の本番パターン1と2層目の重ね合わせ検査マー
クのパターン2とは、パターン転写時の収差による位置
ずれ量が、それぞれ約10nmおよび約6nmであり、
その差は、約4nmである。したがって、収差による位
置ずれ量の相違は、許容形成誤差(5nm)以下とな
る。その結果、収差による位置ずれ量の相違は、2層目
の重ね合わせ検査マークのパターン2の開口幅が、2層
目の本番パターン1の幅よりも0.05μmだけ大きく
なっていても、許容形成誤差の範囲となる。
の差が5nm以下となるのは、図8に示すように、2層
目の本番パターン1の開口幅が0.3〜1.0μmの範
囲でどうのような値をとっても、2層目の本番パターン
1の開口幅と、2層目の重ね合わせ検査マークのパター
ン2の開口幅との差が、0.1μm以下である場合に成
り立つ。
マークの2層目のパターン2の径は0.35μmである
ため、焦点深度は1.6μm程度となる。このとき、必
要となる焦点深度(1.2μm)とることが可能とな
る、2層目の重ね合わせ検査マークのパターン2の径
は、0.285μm以上である。
のパターン2の径を、2層目の本番パターン1の径より
0.1μm以下の範囲で大きくすれば、重ね合せ検査マ
ークと本番パターンとを形成した後の収差によるずれ量
の相違を許容形成誤差(5nm)以下にすることができ
る。
(1.2μm)を確保するためには、ホール状のパター
ンの径が0.285μm以上あればよいため、2層目の
重ね合せ検査マークのパターン2の径を、2層目の本番
パターン1の径(0.3μm)より大きくすれば、必要
焦点深度(1.2μm)を確保することが可能となる。
その結果、通常の段差(0.6μm)を有していても、
焦点深度を確保することが可能な状態で重ね検査マーク
のパターンを形成でき、また、重ね合わせ検査マークの
形成誤差を、収差による位置ずれ量の相違が生じた場合
にも、許容形成誤差の範囲となる。
きさがそれぞれ異なる場合は、それぞれのホール状のパ
ターンのうち最も厳しい精度が要求されるホール状のパ
ターンに対して0.1μm以下の範囲で重ね合わせ検査
マークの幅を大きくすれば、他のホール状のパターンに
ついても、許容できる範囲の重ね合せ測定誤差となる、
重ね合わせ検査マークを形成することができる。
の点で例示であって、制限的なものではないと考えられ
るべきである。本発明の範囲は上記した説明ではなく特
許請求の範囲によって示され、特許請求の範囲と均等の
意味および範囲内でのすべての変更が含まれることが意
図される。
査マークを備える半導体装置によれば、収差に起因す
る、本番パターンと重ね合わせ検査マークのパターンと
のパターン転写時の位置ずれ量の相違を所定の値以下に
抑制することができる。また、本番パターンと重ね合わ
せ検査マークのパターンとが段差を有して設けられる場
合にも焦点深度を確保することができる。
マークを備える半導体装置によれば、0.2μm〜1.
0μmの幅のラインパターンに応じて形成される重ね合
わせ検査マークにおいて、収差による位置ずれ量の相違
を許容形成誤差(5nm)以下にすることができ、か
つ、本番パターンと重ね合わせ検査マークとに段差を有
して形成される場合にも、焦点深度(1.2μm)が十
分に確保される。
マークを備える半導体装置によれば、0.3μm〜1.
0μmの開口幅のホールパターンに応じて形成されるホ
ールパターンの重ね合わせ検査マークにおいて、収差に
よる位置ずれ量の相違を許容形成誤差(5nm)以下に
することができ、かつ、本番パターンと重ね合わせ検査
マークとが段差を有して形成される場合にも、焦点深度
(1.2μm)が十分に確保される。
検査マークのパターンとを示す平面図である。
検査マークのパターンとを示す断面図である。
係を示すグラフを表す図である。
フを表す図である。
ね合わせ検査マークのパターンとを示す平面図である。
検査マークのパターンとを示す平面図である。
検査マークのパターンとを示す断面図である。
との関係を示すグラフを表す図である。
フを表す図である。
ークのパターンとのライン幅が異なる場合を示す平面図
である。
ークのパターンとのライン幅が異なる場合を示す断面図
である。
ークのパターンとのライン幅が同一の場合を示す平面図
である。
ークのパターンとのライン幅が同一の場合を示す断面図
である。
ークのパターンとが、同一の幅で、形成された位置の高
さが異なる場合を示す平面図である。
ークのパターンとが、同一の幅で、形成された位置の高
さが異なる場合を示す断面図である。
査マークのパターン、5 半導体基板、5a 1層目の
本番パターン、5b 1層目の重ね合わせ検査マークの
パターン、10 溝。
Claims (3)
- 【請求項1】 半導体装置のリソグラフィ工程におい
て、リソグラフィ工程間の重ね合わせの誤差を測定する
ための重ね合わせ検査マークを備える半導体装置であっ
て、 本番パターンと重ね合わせ検査マークのパターンとの同
方向の幅の差が、 パターン転写時の収差に起因する、前記本番パターンと
前記重ね合わせ検査マークのパターンとの位置ずれ量の
相違が許容される値以下になるように設定され、 前記重ね合わせ検査マークの前記本番パターンと同方向
の幅が、 前記本番パターンと前記重ね合わせ検査マークのパター
ンとの基板上の高低差を見込んだ焦点深度が確保される
ように、前記本番パターンの幅よりも所定の値以上大き
く設定された、重ね合わせ検査マークを備える半導体装
置。 - 【請求項2】 前記本番パターンが、0.2μm〜1.
0μmの範囲の幅を有するライン状であり、 前記重ね合せ検査マークのパターンが、前記ライン状の
本番パターンの幅より0.085μm〜0.1μmだけ
大きい幅を有するライン状である、請求項1に記載の重
ね合わせ検査マークを備える半導体装置。 - 【請求項3】 前記本番パターンが、0.3μm〜1.
0μmの範囲の開口幅を有するホール状であり、 前記重ね合せ検査マークのパターンが、前記ホール状の
本番パターンの開口幅より0.1μm以下の範囲で大き
い開口幅を有するホール状である、請求項1に記載の重
ね合わせ検査マークを備える半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30539598A JP4132298B2 (ja) | 1998-10-27 | 1998-10-27 | 重ね合わせ検査マークを備える半導体装置 |
US09/271,449 US6479904B1 (en) | 1998-10-27 | 1999-03-18 | Semiconductor device with registration accuracy measurement mark |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30539598A JP4132298B2 (ja) | 1998-10-27 | 1998-10-27 | 重ね合わせ検査マークを備える半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000133575A true JP2000133575A (ja) | 2000-05-12 |
JP2000133575A5 JP2000133575A5 (ja) | 2005-12-15 |
JP4132298B2 JP4132298B2 (ja) | 2008-08-13 |
Family
ID=17944614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30539598A Expired - Fee Related JP4132298B2 (ja) | 1998-10-27 | 1998-10-27 | 重ね合わせ検査マークを備える半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6479904B1 (ja) |
JP (1) | JP4132298B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008166681A (ja) * | 2006-12-28 | 2008-07-17 | Hynix Semiconductor Inc | 半導体素子のオーバーレイバーニアとその製造方法 |
KR101204918B1 (ko) * | 2006-12-22 | 2012-11-26 | 에스케이하이닉스 주식회사 | 반도체 소자의 오버레이 버니어 및 이를 이용한 반도체소자의 형성 방법 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003031477A (ja) * | 2001-07-17 | 2003-01-31 | Hitachi Ltd | 半導体装置の製造方法およびシステム |
US6803668B2 (en) * | 2002-11-22 | 2004-10-12 | International Business Machines Corporation | Process-robust alignment mark structure for semiconductor wafers |
JP2004311584A (ja) * | 2003-04-03 | 2004-11-04 | Renesas Technology Corp | 重ね合わせ補正量算出装置 |
JP4257844B2 (ja) * | 2003-11-04 | 2009-04-22 | パナソニック株式会社 | 半導体装置およびその製造方法 |
NL1036647A1 (nl) * | 2008-04-16 | 2009-10-19 | Asml Netherlands Bv | A method of measuring a lithographic projection apparatus. |
CN105742238A (zh) * | 2016-03-02 | 2016-07-06 | 京东方科技集团股份有限公司 | 孔结构和阵列基板及其制作方法、探测装置和显示装置 |
TWI821524B (zh) * | 2019-02-14 | 2023-11-11 | 美商科磊股份有限公司 | 半導體裝置晶圓之製造中量測錯位的系統及方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3146816B2 (ja) | 1993-12-22 | 2001-03-19 | 松下電器産業株式会社 | 電子部品の製造方法 |
US5682323A (en) * | 1995-03-06 | 1997-10-28 | Lsi Logic Corporation | System and method for performing optical proximity correction on macrocell libraries |
US5807649A (en) * | 1996-10-31 | 1998-09-15 | International Business Machines Corporation | Lithographic patterning method and mask set therefor with light field trim mask |
-
1998
- 1998-10-27 JP JP30539598A patent/JP4132298B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-18 US US09/271,449 patent/US6479904B1/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101204918B1 (ko) * | 2006-12-22 | 2012-11-26 | 에스케이하이닉스 주식회사 | 반도체 소자의 오버레이 버니어 및 이를 이용한 반도체소자의 형성 방법 |
JP2008166681A (ja) * | 2006-12-28 | 2008-07-17 | Hynix Semiconductor Inc | 半導体素子のオーバーレイバーニアとその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US6479904B1 (en) | 2002-11-12 |
JP4132298B2 (ja) | 2008-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5786267A (en) | Method of making a semiconductor wafer with alignment marks | |
KR100519252B1 (ko) | 오버레이 마크, 오버레이 마크 형성방법 및 오버레이측정방법 | |
US6083807A (en) | Overlay measuring mark and its method | |
JP4132298B2 (ja) | 重ね合わせ検査マークを備える半導体装置 | |
US11604421B1 (en) | Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark | |
KR20000029347A (ko) | 위치정렬을 검출하는 마크를 구비한 레티클과 위치정렬검출방법 | |
KR100246149B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US6153941A (en) | Semiconductor registration measurement mark | |
JP2650182B2 (ja) | 位置合せマーク並びに該マークを有する電子装置及びその製造方法 | |
KR100392744B1 (ko) | 반도체 장치, 그 제조에 이용하는 포토마스크, 및 그 중첩정밀도 향상 방법 | |
US7136520B2 (en) | Method of checking alignment accuracy of patterns on stacked semiconductor layers | |
TWI820371B (zh) | 用於微影裝置製造程序之檢測工具及度量衡方法 | |
JPS62155532A (ja) | 半導体ウエ−ハの位置合せマ−クの形成方法 | |
KR20010021289A (ko) | 전자빔노광방법 및 반도체장치 제조방법 | |
JP2904269B2 (ja) | アライメントマークおよびアライメント方法 | |
KR0137611B1 (ko) | 반도체 소자의 패턴 얼라인먼트 마크 | |
JPH1174189A (ja) | マスクの位置ずれ検出用マーク | |
US20070052114A1 (en) | Alignment checking structure and process using thereof | |
KR0172557B1 (ko) | 중첩마크가 구비된 반도체 장치 | |
JPH01215022A (ja) | 半導体装置の製造方法 | |
KR101076776B1 (ko) | 오버레이 버니어 및 이를 이용한 오버레이 측정 방법 | |
JPH08162383A (ja) | 重ね合わせ精度評価パターンおよびこれを用いた評価方法 | |
JPH01272116A (ja) | 半導体装置 | |
KR100608385B1 (ko) | 반도체 소자 제조용 중첩도 측정 패턴 | |
KR100197981B1 (ko) | 반도체소자의 마스크 정렬 측정방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051031 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080602 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140606 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |