JP2650182B2 - 位置合せマーク並びに該マークを有する電子装置及びその製造方法 - Google Patents
位置合せマーク並びに該マークを有する電子装置及びその製造方法Info
- Publication number
- JP2650182B2 JP2650182B2 JP457095A JP457095A JP2650182B2 JP 2650182 B2 JP2650182 B2 JP 2650182B2 JP 457095 A JP457095 A JP 457095A JP 457095 A JP457095 A JP 457095A JP 2650182 B2 JP2650182 B2 JP 2650182B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- alignment mark
- directions
- low
- linear
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Dicing (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Length Measuring Devices By Optical Means (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造工程
における半導体ウエハ等に形成される位置合せマーク並
びに該マークを有する電子装置及びその製造方法に関す
る。
における半導体ウエハ等に形成される位置合せマーク並
びに該マークを有する電子装置及びその製造方法に関す
る。
【０００２】
【従来の技術】半導体装置の製造工程においては、ウエ
ハのダイシング処理やリソグラフィー処理に際して、ウ
エハの位置合せを必要とする。
ハのダイシング処理やリソグラフィー処理に際して、ウ
エハの位置合せを必要とする。
【０００３】従来、ウエハのダイシング処理等を行なう
場合、アライメント用ターゲットパターンとして、チッ
プ内の特定のＡｌ配線パターンを決めておいて、このパ
ターンをモニターして位置合せの基準としていた。しか
しながら、このような方法に依ると、特定のＡｌ配線パ
ターンを捜すのに試行錯誤をするため、時間を要し、ま
た、ウエハ表面のオーバーコート膜の膜厚，膜質の変動
やダイサー照明のバラツキなどでアライメントエラーを
起し易くスループットが小さくなるという問題点があっ
た。
場合、アライメント用ターゲットパターンとして、チッ
プ内の特定のＡｌ配線パターンを決めておいて、このパ
ターンをモニターして位置合せの基準としていた。しか
しながら、このような方法に依ると、特定のＡｌ配線パ
ターンを捜すのに試行錯誤をするため、時間を要し、ま
た、ウエハ表面のオーバーコート膜の膜厚，膜質の変動
やダイサー照明のバラツキなどでアライメントエラーを
起し易くスループットが小さくなるという問題点があっ
た。
【０００４】斯る問題を解消する方法としては、特開昭
６２−１５９４４１号公報記載の位置合せマークをウエ
ハに形成する方法が知られている。
６２−１５９４４１号公報記載の位置合せマークをウエ
ハに形成する方法が知られている。
【０００５】図９は、この従来例の位置合せマーク１を
示す拡大図である。この位置合せマーク１は、図８に示
すように、ウエハ２の表面にＸ，Ｙ方向に沿って格子状
に形成されたスクライブライン３〜３で画成されるチッ
プ４の一つのコーナ部に描かれ、Ｘ，Ｙ方向に直交する
十字形状となっている。また、この位置合せマーク１の
中心部には、正三角形状の精密位置合せ用マーク１ａが
描かれている。このように、位置合せマーク１内に精密
位置合せ用マーク１ａを内包する構成であり、例えば走
査型電子顕微鏡を低倍率から高倍率に段階的に倍率を上
げることにより、高精度の位置合せが出来るように図っ
ている。
示す拡大図である。この位置合せマーク１は、図８に示
すように、ウエハ２の表面にＸ，Ｙ方向に沿って格子状
に形成されたスクライブライン３〜３で画成されるチッ
プ４の一つのコーナ部に描かれ、Ｘ，Ｙ方向に直交する
十字形状となっている。また、この位置合せマーク１の
中心部には、正三角形状の精密位置合せ用マーク１ａが
描かれている。このように、位置合せマーク１内に精密
位置合せ用マーク１ａを内包する構成であり、例えば走
査型電子顕微鏡を低倍率から高倍率に段階的に倍率を上
げることにより、高精度の位置合せが出来るように図っ
ている。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の位置合せマークにあっては、位置合せを低倍
率から高倍率へ段階的に倍率を上げながら操作するた
め、時間がかかるという問題点があった。
うな従来の位置合せマークにあっては、位置合せを低倍
率から高倍率へ段階的に倍率を上げながら操作するた
め、時間がかかるという問題点があった。
【０００７】また、ビデオモニターを用いて、図７に示
すようなターゲットエリア内にウエハ上の位置合せマー
クを入れようとする場合、適確に入れるまでに試行錯誤
を要し時間がかかるという問題点があった。特に、位置
合せマークにＸ，Ｙ方向の成分が少ないため、ターゲッ
トエリアの中心をマーク中心に合せずらいものであっ
た。
すようなターゲットエリア内にウエハ上の位置合せマー
クを入れようとする場合、適確に入れるまでに試行錯誤
を要し時間がかかるという問題点があった。特に、位置
合せマークにＸ，Ｙ方向の成分が少ないため、ターゲッ
トエリアの中心をマーク中心に合せずらいものであっ
た。
【０００８】本発明は、このような従来の問題点に着目
して創案されたものであって、アライメント精度を高く
し、しかも位置合せに要する時間を短縮可能にする位置
合せマークを得んとするものである。
して創案されたものであって、アライメント精度を高く
し、しかも位置合せに要する時間を短縮可能にする位置
合せマークを得んとするものである。
【０００９】
【課題を解決するための手段】そこで、本発明は、金属
配線による高反射率パターンと絶縁膜による低反射率パ
ターンの組合わせにより形成された半導体装置の位置合
せマークにおいて、前記高反射率パターンは中心点から
Ｘ，Ｙ方向に延びる直線パターン部を有し、前記低反射
率パターンは前記中心点からＸ，Ｙ方向に延びる直線パ
ターン部を有すると共に、前記高反射率パターンの直線
パターン部の中に前記低反射率パターンの直線パターン
部を略十字形状に形成することを、その解決手段として
いる。
配線による高反射率パターンと絶縁膜による低反射率パ
ターンの組合わせにより形成された半導体装置の位置合
せマークにおいて、前記高反射率パターンは中心点から
Ｘ，Ｙ方向に延びる直線パターン部を有し、前記低反射
率パターンは前記中心点からＸ，Ｙ方向に延びる直線パ
ターン部を有すると共に、前記高反射率パターンの直線
パターン部の中に前記低反射率パターンの直線パターン
部を略十字形状に形成することを、その解決手段として
いる。
【００１０】
【作用】高反射率パターン及び低反射率パターンは、夫
々、Ｘ，Ｙ方向に延びる直線パターン部を有すると共
に、前記高反射率パターンの直線パターン部の中に前記
低反射率パターンの直線パターン部を略十字形状に形成
するため、モニター上のターゲットエリアを前記直線パ
ターン部を手掛りとして位置合せマークに合せ易い作用
がある。
々、Ｘ，Ｙ方向に延びる直線パターン部を有すると共
に、前記高反射率パターンの直線パターン部の中に前記
低反射率パターンの直線パターン部を略十字形状に形成
するため、モニター上のターゲットエリアを前記直線パ
ターン部を手掛りとして位置合せマークに合せ易い作用
がある。
【００１１】反射率の異なる高反射率パターンと低反射
率パターンとが、モニター側の認識性を高め、確実な位
置合せを可能にする。
率パターンとが、モニター側の認識性を高め、確実な位
置合せを可能にする。
【００１２】
【実施例】以下、本発明に係る位置合せマークの詳細を
図面に示す実施例に基づいて説明する。
図面に示す実施例に基づいて説明する。
【００１３】図１は、本発明の第１実施例を示す拡大平
面図であって、図８に示すようなウエハ２の表面にＸ，
Ｙ方向に沿って格子状に形成されたスクライブライン３
〜３で画成されるチップ４コーナ部表面のＳｉＯ２膜５
上に形成された位置合せマーク６を示している。この位
置合せマーク６は、アルミニウムの帯である高反射率パ
ターン６ａがＸ，Ｙ方向に直交するような十字形状に形
成され、且つこのようなアルミニウムの帯の幅方向中央
には長手方向（Ｘ，Ｙ方向）に沿って、下地ＳｉＯ２膜
５が露出する十字形状の低反射率パターン６ｂが形成さ
れて成る。なお、この位置合せマーク６を形成する方法
としては、ウエハにアルミ配線を形成する工程に組み込
めばよく、別途工程を増やすことがない。
面図であって、図８に示すようなウエハ２の表面にＸ，
Ｙ方向に沿って格子状に形成されたスクライブライン３
〜３で画成されるチップ４コーナ部表面のＳｉＯ２膜５
上に形成された位置合せマーク６を示している。この位
置合せマーク６は、アルミニウムの帯である高反射率パ
ターン６ａがＸ，Ｙ方向に直交するような十字形状に形
成され、且つこのようなアルミニウムの帯の幅方向中央
には長手方向（Ｘ，Ｙ方向）に沿って、下地ＳｉＯ２膜
５が露出する十字形状の低反射率パターン６ｂが形成さ
れて成る。なお、この位置合せマーク６を形成する方法
としては、ウエハにアルミ配線を形成する工程に組み込
めばよく、別途工程を増やすことがない。
【００１４】斯る高反射率パターン６ａ〜６ａと低反射
率パターン６ｂの輪郭は、夫々Ｘ，Ｙ方向の成分である
直線パターン部で構成されているため、ビデオモニター
で位置合せを行なう際に照準を定め易くする利点があ
る。
率パターン６ｂの輪郭は、夫々Ｘ，Ｙ方向の成分である
直線パターン部で構成されているため、ビデオモニター
で位置合せを行なう際に照準を定め易くする利点があ
る。
【００１５】また、ビデオモニターのターゲットエリア
内にこの位置合せマークを入れた状態で、高反射率部分
と低反射率部分の面積比を約３：２程度に設定すれば、
ビデオモニター側でその明暗度を検出して位置合せが行
い易くなる。
内にこの位置合せマークを入れた状態で、高反射率部分
と低反射率部分の面積比を約３：２程度に設定すれば、
ビデオモニター側でその明暗度を検出して位置合せが行
い易くなる。
【００１６】図２は、本発明の第２実施例を示してい
る。
る。
【００１７】本実施例の位置合せマークは、上記第１実
施例のマークを囲繞する高反射率枠パターン６ｃを加え
たものであって、高反射率パターン６ａと高反射率枠パ
ターン６ｃとで囲まれる部分が、ＳｉＯ２膜５が露出し
た矩形の低反射率パターン６ｄとなっている。
施例のマークを囲繞する高反射率枠パターン６ｃを加え
たものであって、高反射率パターン６ａと高反射率枠パ
ターン６ｃとで囲まれる部分が、ＳｉＯ２膜５が露出し
た矩形の低反射率パターン６ｄとなっている。
【００１８】本実施例においても、高反射率部分と低反
射率部分との面積比を３：２程度に設定することによ
り、ビデオモニター側での位置検出を容易にすることが
可能である。
射率部分との面積比を３：２程度に設定することによ
り、ビデオモニター側での位置検出を容易にすることが
可能である。
【００１９】図３は、本発明の第３実施例を示したもの
であって、本実施例は、十字形状の高反射率パターン６
ａと中心点を同じくする十字形状の低反射率パターン６
ｅを、該高反射率パターン６ａ内に形成した構成となっ
ている。この低反射率パターンｅは、下地ＳｉＯ２膜５
を露出させて形成したものである。
であって、本実施例は、十字形状の高反射率パターン６
ａと中心点を同じくする十字形状の低反射率パターン６
ｅを、該高反射率パターン６ａ内に形成した構成となっ
ている。この低反射率パターンｅは、下地ＳｉＯ２膜５
を露出させて形成したものである。
【００２０】図４は、本発明の第４実施例を示してい
る。
る。
【００２１】本実施例は、高反射率パターン６ｆを略Ｔ
字形状にアルミニウム膜の帯で形成し、該アルミニウム
膜の帯の幅方向中央に長手方向（Ｘ，Ｙ方向）に沿って
下地ＳｉＯ２膜５を露出させて略十字形状の低反射率パ
ターン６ｇを形成して成る。なお、高反射率パターン６
ｆと低反射率パターン６ｇとは、その中心点を同一とす
るものであり、低反射率パターン６ｇをモニターがとら
えることにより、精度の高い位置合せを可能にしてい
る。
字形状にアルミニウム膜の帯で形成し、該アルミニウム
膜の帯の幅方向中央に長手方向（Ｘ，Ｙ方向）に沿って
下地ＳｉＯ２膜５を露出させて略十字形状の低反射率パ
ターン６ｇを形成して成る。なお、高反射率パターン６
ｆと低反射率パターン６ｇとは、その中心点を同一とす
るものであり、低反射率パターン６ｇをモニターがとら
えることにより、精度の高い位置合せを可能にしてい
る。
【００２２】図５は、本発明の第５実施例を示してい
る。
る。
【００２３】本実施例に係る位置合せマーク６は、同図
に示すように略Ｌ字形状のものであって、高反射率パタ
ーン６ｈのアルミニウム膜の帯の幅方向の中央に長手方
向に沿って下地ＳｉＯ２膜５を露出させ交叉する概略十
字形状の低反射率パターン６ｉを形成してなる。
に示すように略Ｌ字形状のものであって、高反射率パタ
ーン６ｈのアルミニウム膜の帯の幅方向の中央に長手方
向に沿って下地ＳｉＯ２膜５を露出させ交叉する概略十
字形状の低反射率パターン６ｉを形成してなる。
【００２４】図６は、本発明の第６実施例を示してい
る。
る。
【００２５】本実施例の位置合せマーク６は、夫々、輪
郭が十字形状の高反射率パターン６ｊ、低反射率パター
ン６ｋ、高反射率パターン６ｌをその中心を一致させて
形成したものであって、高反射率パターン６ｊの内側に
低反射率パターン６ｋが、低反射率パターン６ｋの内側
に高反射率パターン６ｌが位置している。
郭が十字形状の高反射率パターン６ｊ、低反射率パター
ン６ｋ、高反射率パターン６ｌをその中心を一致させて
形成したものであって、高反射率パターン６ｊの内側に
低反射率パターン６ｋが、低反射率パターン６ｋの内側
に高反射率パターン６ｌが位置している。
【００２６】本実施例にあっては、高反射率パターン６
ｉ，６ｌ、低反射率パターン６ｋの夫々の輪郭を構する
Ｘ，Ｙ方向の直線パターンが多いため、位置合せが行な
い易くなる。
ｉ，６ｌ、低反射率パターン６ｋの夫々の輪郭を構する
Ｘ，Ｙ方向の直線パターンが多いため、位置合せが行な
い易くなる。
【００２７】以上、実施例について説明したが、本発明
は、この他各種の設計変更が可能であり、例えば上記各
実施例においては、チップ４の表面のＳｉＯ２膜５上に
位置合せマーク６を形成したが、他の絶縁膜（ＳｉｘＮ
ｙ）の上に形成しても勿論よい。
は、この他各種の設計変更が可能であり、例えば上記各
実施例においては、チップ４の表面のＳｉＯ２膜５上に
位置合せマーク６を形成したが、他の絶縁膜（ＳｉｘＮ
ｙ）の上に形成しても勿論よい。
【００２８】また、上記各実施例においては、金属配線
がアルミニウムの場合に適用して説明したが、他の金属
であっても勿論よい。
がアルミニウムの場合に適用して説明したが、他の金属
であっても勿論よい。
【００２９】なお、上記各実施例における位置合せマー
ク６の寸法は、ビデオモニターのターゲットエリアと同
等の大きさが好ましい。
ク６の寸法は、ビデオモニターのターゲットエリアと同
等の大きさが好ましい。
【００３０】
【発明の効果】以上の説明から明らかなように、本発明
に係る位置合せマーク及び該マークを有する電子装置
は、位置合せ精度を向上して確実なダイシング処理やリ
ソグラフィー処理を可能にする効果がある。
に係る位置合せマーク及び該マークを有する電子装置
は、位置合せ精度を向上して確実なダイシング処理やリ
ソグラフィー処理を可能にする効果がある。
【００３１】また、Ｘ，Ｙ方向の直線パターンを多く有
するため、位置合せに要する時間の短縮化を可能にする
効果がある。
するため、位置合せに要する時間の短縮化を可能にする
効果がある。
【００３２】さらに、前記位置合せマークを有する電子
装置の製造方法では、モニター側で高反射率部分と低反
射率部分の明暗度を検出して位置合せを行い易くするこ
とができる。
装置の製造方法では、モニター側で高反射率部分と低反
射率部分の明暗度を検出して位置合せを行い易くするこ
とができる。
【図１】本発明に係る位置合せマークの第１実施例を示
す拡大平面図。
す拡大平面図。
【図２】同第２実施例を示す拡大平面図。
【図３】同第３実施例を示す拡大平面図。
【図４】同第４実施例を示す拡大平面図。
【図５】同第５実施例を示す拡大平面図。
【図６】同第６実施例を示す拡大平面図。
【図７】ビデオモニターのターゲットエリアを示す説明
図。
図。
【図８】ウエハの平面図。
【図９】従来例の拡大図。
４…チップ ５…ＳｉＯ２膜 ６…位置合せマーク ６ａ，６ｆ，６ｈ，６ｊ，６ｌ…高反射率パターン ６ｂ，６ｄ，６ｅ，６ｇ，６ｉ，６ｋ…低反射率パター
ン ６ｃ…高反射率枠パターン
ン ６ｃ…高反射率枠パターン
Claims (6)
- 【請求項１】 金属配線による高反射率パターンと絶縁
膜による低反射率パターンの組合わせにより形成された
電子装置の位置合せマークにおいて、 前記高反射率パターンは中心点からＸ，Ｙ方向に延びる
直線パターン部を有し、前記低反射率パターンは前記中
心点からＸ，Ｙ方向に延びる直線パターン部を有すると
共に、前記高反射率パターンの直線パターン部の中に前
記低反射率パターンの直線パターン部を略十字形状に形
成したことを特徴とする位置合せマーク。 - 【請求項２】 金属配線による高反射率パターンと絶縁
膜による低反射率パターンの組合わせにより形成された
電子装置の位置合せマークにおいて、 中心点からＸ，Ｙ方向に延びる直線パターン部を有する
高反射率パターンと、前記中心点からＸ，Ｙ方向に延び
る直線パターン部を有する低反射率パターンと、 前記高反射率パターンと低反射率パターンとを囲繞する
枠パターンを備えると共に、 前記高反射率パターンの直線パターン部の中に前記低反
射率パターンの直線パターン部を略十字形状に形成した
ことを特徴とする位置合せマーク。 - 【請求項３】 前記低反射率パターンの中に前記中心点
からＸ，Ｙ方向に延びる略十字形状の直線パターン部を
有する高反射率パターンを更に形成したことを特徴とす
る請求項１に記載の位置合せマーク。 - 【請求項４】 前記低反射率パターンの中に前記中心点
からＸ，Ｙ方向に延びる略十字形状の直線パターン部を
有する高反射率パターンを更に形成したことを特徴とす
る請求項２に記載の位置合せマーク。 - 【請求項５】 金属配線による高反射率パターンと絶縁
膜による低反射率パターンの組合わせにより形成された
位置合せマークを有する電子装置において、前記高反射
率パターンは中心点からＸ，Ｙ方向に延びる直線パター
ン部を有し 、前記低反射率パターンは前記中心点から
Ｘ，Ｙ方向に延びる直線パターン部を有すると共に、前
記高反射率パターンの直線パターン部の中に前記低反射
率パターンの直線パターン部を略十字形状に形成したこ
とを特徴とする位置合せマークを有する電子装置。 - 【請求項６】 金属配線による高反射率パターンと絶縁
膜による低反射率パターンの組合わせにより形成され、
前記高反射率パターンは中心点からＸ，Ｙ方向に延びる
直線パターン部を有し、前記低反射率パターンは前記中
心点からＸ，Ｙ方向に延びる直線パターン部を有すると
共に、前記高反射率パターンの直線パターン部の中に前
記低反射率パターンの直線パターン部を略十字形状に形
成した位置合せマークを有する電子装置の製造方法であ
って、 各種製造工程の位置合せに際して前記位置合せマークを
モニターすることによって位置合せを行うことを特徴と
する電子装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP457095A JP2650182B2 (ja) | 1995-01-17 | 1995-01-17 | 位置合せマーク並びに該マークを有する電子装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP457095A JP2650182B2 (ja) | 1995-01-17 | 1995-01-17 | 位置合せマーク並びに該マークを有する電子装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07221166A JPH07221166A (ja) | 1995-08-18 |
| JP2650182B2 true JP2650182B2 (ja) | 1997-09-03 |
Family
ID=11587707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP457095A Expired - Lifetime JP2650182B2 (ja) | 1995-01-17 | 1995-01-17 | 位置合せマーク並びに該マークを有する電子装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2650182B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3065309B1 (ja) | 1999-03-11 | 2000-07-17 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| JP3970106B2 (ja) | 2001-05-23 | 2007-09-05 | エーエスエムエル ネザーランズ ビー．ブイ． | 実質的に透過性のプロセス層に整列マークを備える基板、上記マークを露出するためのマスク、およびデバイス製造方法 |
| US7053495B2 (en) | 2001-09-17 | 2006-05-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit device and method for fabricating the same |
| US20070099097A1 (en) * | 2005-11-03 | 2007-05-03 | Samsung Electronics Co., Ltd. | Multi-purpose measurement marks for semiconductor devices, and methods, systems and computer program products for using same |
| JP5425363B2 (ja) | 2006-11-28 | 2014-02-26 | ルネサスエレクトロニクス株式会社 | 半導体装置、及び表示装置 |
| JP2010056521A (ja) * | 2008-07-30 | 2010-03-11 | Sharp Corp | 半導体装置 |
| US9395635B2 (en) | 2011-04-22 | 2016-07-19 | Mapper Lithography Ip B.V. | Position determination in a lithography system using a substrate having a partially reflective position mark |
| TWI571707B (zh) | 2011-04-22 | 2017-02-21 | 瑪波微影Ｉｐ公司 | 用於處理諸如晶圓的標靶的微影系統，用於操作用於處理諸如晶圓的標靶的微影系統的方法，以及使用在此種微影系統的基板 |
| JP5932023B2 (ja) | 2011-05-13 | 2016-06-08 | マッパー・リソグラフィー・アイピー・ビー．ブイ． | ターゲットの少なくとも一部を処理するためのリソグラフィシステム |
| JP5554293B2 (ja) * | 2011-06-30 | 2014-07-23 | 株式会社東海理化電機製作所 | 半導体装置及び半導体装置の製造方法 |
-
1995
- 1995-01-17 JP JP457095A patent/JP2650182B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07221166A (ja) | 1995-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5633505A (en) | Semiconductor wafer incorporating marks for inspecting first layer overlay shift in global alignment process | |
| US7190823B2 (en) | Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same | |
| US7282422B2 (en) | Overlay key, method of manufacturing the same and method of measuring an overlay degree using the same | |
| US5017514A (en) | Method of manufacturing a semiconductor device using a main vernier pattern formed at a right angle to a subsidiary vernier pattern | |
| US8143731B2 (en) | Integrated alignment and overlay mark | |
| US5786267A (en) | Method of making a semiconductor wafer with alignment marks | |
| US5982044A (en) | Alignment pattern and algorithm for photolithographic alignment marks on semiconductor substrates | |
| US5868560A (en) | Reticle, pattern transferred thereby, and correction method | |
| US7642103B2 (en) | Method of fabricating semiconductor device | |
| KR960014963B1 (ko) | 반도체 장치의 제조 방법 | |
| JP2650182B2 (ja) | 位置合せマーク並びに該マークを有する電子装置及びその製造方法 | |
| US10811362B2 (en) | Overlay mark structure and measurement method thereof | |
| US6498401B2 (en) | Alignment mark set and method of measuring alignment accuracy | |
| US7136520B2 (en) | Method of checking alignment accuracy of patterns on stacked semiconductor layers | |
| EP0230648A2 (en) | Method of forming an alignment mark | |
| US7186484B2 (en) | Method for determining the relative positional accuracy of two structure elements on a wafer | |
| KR960011264B1 (ko) | 반도체 소자의 접촉창 형태 확인 방법 | |
| US20070052114A1 (en) | Alignment checking structure and process using thereof | |
| JPS6154247B2 (ja) | ||
| JPH1174189A (ja) | マスクの位置ずれ検出用マーク | |
| KR100283483B1 (ko) | 중첩도 측정용 타겟 제조 방법 | |
| KR100197981B1 (ko) | 반도체소자의 마스크 정렬 측정방법 | |
| KR20040059251A (ko) | 하나의 레이어에 다수의 박스형 마크를 갖는 중첩측정용정렬마크 | |
| EP0631316A2 (en) | Semiconductor device comprising an alignment mark, method of manufacturing the same and aligning method | |
| JPH03142820A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |