JP2010056521A

JP2010056521A - 半導体装置

Info

Publication number: JP2010056521A
Application number: JP2009110481A
Authority: JP
Inventors: Masahiro Horio; 正弘堀尾; Nakae Nakamura; 仲栄中村
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2008-07-30
Filing date: 2009-04-30
Publication date: 2010-03-11

Abstract

【課題】アライメントマークなどに用いられる金属部の検出精度が高い半導体装置を提供する。
【解決手段】光学的に検出可能な金属部１５が設けられたＬＳＩチップ１０であって、シリコン基板１１と、シリコン基板１１の一方の面に積層されており、金属配線および該金属配線と干渉しない金属部１５とが形成されている金属配線層と、金属配線層を被覆する表面保護膜１６とを備え、表面保護膜１６は、金属部１５が所定の形状を露出するように開口している開口部１６ａを有している。
【選択図】図２

Description

本発明は、光学的に検出可能な金属部が設けられた半導体装置に関するものであり、詳細には、アライメントマーク（位置合わせ用マーク）を具備するＬＳＩチップに関するものである。

従来、ＬＳＩチップ（半導体装置）をＳＯＦ（System on Film）に実装するマウント／ボンディング工程、すなわちＬＳＩチップをＣＯＦ（Chip on Film）実装技術を用いてテープにマウント／ボンディングする工程では、ＬＳＩチップの隅に設けられたアライメントマークを、画像認識装置により光学的に検出・認識することによって、ＬＳＩチップ（半導体装置）の位置を認識し位置合わせを行っている。

画像認識装置は、光をＬＳＩチップに照射する。このとき、反射率が高い部分や光の吸収率が低い部分は白っぽく、反射率が低い部分や光の吸収率が高い部分は黒っぽく、画像に映る。画像認識装置は、この画像を見て、特徴的な形状を有しているアライメントマークを検出する。つまり、画像認識装置は、形状と濃淡との両方で、アライメントマークを認識している。よって、アライメントマークを明確に映し出すために、アライメントマークからの反射光と、周辺領域からの反射光との輝度の差（コントラスト）は大きいことが望ましい。

アライメントマークは、ＬＳＩチップの回路が形成される面であって、ＬＳＩの動作を行う回路には干渉しない領域に、最上層のアルミニウムを主成分としたメタル層で形成されており、例えば十字型などで設けられている。光を照射して検出するアライメントマークの構成は、例えば、特許文献１，２に記載されている。

特許文献１では、絶縁膜上にアルミニウムからなるパターンを形成することによって、アルミニウムからなる高反射率パターンと絶縁膜からなる低反射率パターンとを組み合わせたアライメントマークが形成されている。これにより、明暗度を検出して、認識しやすくしている。

また、特許文献２では、マーク本体部を、平面形状を有するアルミニウムで形成して、マーク周辺部を、拡散反射形状を有するアルミニウムで形成することにより、マーク本体部からの反射光（正反射）とマーク周辺部からの反射光（乱反射）との輝度の差を大きくしている。

但し、アルミニウムには、反射防止膜が施されている場合が多い。この場合、高反射率を有するアルミニウムを明部として認識させていても、アルミニウム表面による高反射率を期待することができない。また、反射防止膜を除去した場合でも、ＰＶＤなどで形成されたアルミニウム表面には、グレインが生成される。このグレインによる凹凸により、光は拡散され、反射率が大きく低下してしまうことがある。

そこで、特許文献３には、アルミニウムなどのパターンは勿論、金属配線を設けない明部領域と、入射光を散乱するように微細パターンで金属配線を設けた暗部領域とによりアライメントマークを構成する技術が記載されている。明部領域では、入射光は、表面は平坦度が高く反射率が高いシリコン基板にて反射する。それゆえ、明部領域の輝度は高くなり、暗部領域に対するコントラスト比は向上する。これにより、アライメントマークを視認しやすくしている。

特開平７−２２１１６６号公報（１９９５年８月１８日公開）特開２０００−１８２９１４号公報（平成１２年６月３０日公開）特開２００８−１３５４９５号公報（平成２０年６月１２日公開）

しかしながら、上記特許文献１〜３に記載のアライメントマークを用いたＬＳＩチップでは、表面保護膜の厚みや表面粗さにより輝度差が不十分になり、認識ミスが生じるという問題点を有している。

つまりは、アライメントマークは、ＬＳＩチップの最上層に形成される表面保護膜を透過して認識しているため、表面保護膜の厚みや表面粗さによっては、設計通りの輝度の反射光を得られず輝度差が不十分になり、認識が困難な状態となる。これにより、位置合わせができない、または、位置ズレが発生することがある。

また、ＬＳＩチップが多層配線構造を有している場合、下層に位置する金属配線の反射光によりアライメントマークが認識し難くなるという問題が生じる。このため、アライメントマークの下方周辺の空間に金属配線を設けることができない。

図６は、多層配線構造を有する従来のＬＳＩチップ１００の構成を示す上面図である。図７は、図６に示した従来のＬＳＩチップ１００のＢ−Ｂ線断面図である。

図６および図７に示すように、従来のＬＳＩチップ１００は、シリコン基板１１１上に、層間絶縁膜１１２、下層金属配線１１３、層間絶縁膜１１４、および、金属からなるアライメントマーク１１５がこの順に積層され、最上層を覆うように表面保護膜１１６が形成されている。なお、図示していないが、アライメントマーク１１５と同一層に、上層金属配線が形成されている。

このように、ＬＳＩチップ１００では、下層に位置する下層金属配線１１３と、上層に位置する上層金属配線とからなる多層配線が設けられており、外部との、シリコン基板１１１に形成された回路への電気信号の入出力を、下層金属配線１１３および上層金属配線を介して行っている。

ところが、表面保護膜１１６および層間絶縁膜１１４は、目視でほぼ透明であるため、下層金属配線１１３が透過して見え、種類に応じて光の吸収率および反射率は異なるけれども、下層金属配線１１３からの反射光により、画像に下層金属配線の形状が白っぽく映り出す。それゆえ、アライメントマーク１１５の形状が鮮明に映らず、違う形状として浮かび上がり認識し難くなるため、アライメントマーク１１５の下方周辺の領域に下層金属配線１１３を設けることはできない。

よって、アライメントマーク１１５の誤検出を防止するために、アライメントマーク１１５の下方周辺の領域に下層金属配線１１３の設置禁止領域Ｐを設けるので、回路レイアウトに制限がかかり、ＬＳＩ回路の面積にも影響を及ぼす。

なお、特許文献３では、シリコン基板の反射光の輝度を上げることによりコントラスト比を向上させているため、多層配線構造の場合、シリコン基板に光を反射させるための空間は、必ず金属配線設置禁止となる。

本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、アライメントマークなどに用いられる金属部の検出精度が高い半導体装置を提供することにある。

本発明の半導体装置は、上記課題を解決するために、光学的に検出可能な金属部が設けられた半導体装置であって、半導体基板と、上記半導体基板の一方の面に積層されており、金属配線および該金属配線と干渉しない金属部とが形成されている金属配線層と、上記金属配線層を被覆する表面保護膜とを備え、上記表面保護膜は、上記金属部が所定の形状を露出するように開口している開口部を有していることを特徴としている。

上記の構成によれば、半導体基板の一方の面に光を照射すると、表面保護膜に被覆されている部分は、光が少なからず吸収されるので、画像にはグレーっぽく映る。一方、表面保護膜の開口部によって金属部が所定の形状で露出している部分は、反射光が表面保護膜に吸収されないので、画像には白っぽく映る。それゆえ、画像では濃淡の差が非常に大きい。よって、金属部が所定の形状で露出している部分を高精度で容易に検出することが可能となる。

また、本発明の半導体装置は、上記金属部が所定の形状で露出している部分は、アライメントマークであることが好ましい。これにより、アライメントマークを容易に認識することが可能となり、正確な位置合わせを行うことが可能となる。

また、本発明の半導体装置は、上記金属配線層は、上記表面保護膜と隣り合う、上記金属配線および上記金属部が形成されている第１金属配線層と、上記第１金属配線層と上記半導体基板の一方の面との間に配置されており、上記金属配線が形成されている、少なくとも１つの第２金属配線層とを含むことが好ましい。

上記の構成によれば、金属部の露出部分は、他の周辺部分に比べてはっきりと白く映るので、第２金属配線層における金属部の下方周辺の領域に、金属配線を配置することが可能となる。よって、第２金属配線層の金属配線はパターンレイアウトに制限が無くなるので、半導体回路を高い自由度で有効的に設計することが可能となる。

なお、金属部が所定の形状で露出している部分は、検出しやすいように、特徴的な形状であることが望ましい。それゆえ、上記金属部と上記表面保護膜の開口部とは、積層方向から見たとき、同一形状または異種形状であってもよい。また、上記金属部は、積層方向から見たとき、複数の区域に分割されている構成とすることもできる。

また、本発明の半導体装置は、上記金属部は、少なくとも２箇所に配置されていることが好ましい。これにより、例えば、金属部をアライメントマークとして利用する場合、２次元方向および回転方向のズレを抑制した位置合わせを行うことが可能となる。

本発明の半導体装置は、上記課題を解決するために、光学的に検出可能な金属部が設けられた半導体装置であって、半導体基板と、上記半導体基板の一方の面に積層されており、金属配線および該金属配線と干渉しない金属部とが形成されている金属配線層と、上記金属配線層を被覆する表面保護膜とを備え、上記金属部は、上記半導体基板の一方の面における対角の２箇所に配置されているとともに、該各金属部は、積層方向から見たとき異なる外形形状を有しており、上記表面保護膜は、上記各金属部が所定の形状を露出するように開口している開口部を有していることを特徴としている。

しかも、金属部は対角の２箇所に配置されているので、半導体装置を、例えばＣＯＦ実装技術を用いてテープにマウント／ボンディングする実装工程では、各金属部が所定の形状で露出している部分を利用することによって、２次元方向および回転方向のズレを抑制した位置合わせを行うことが可能となる。

また、例えば、バンプ形成工程では、ウェハー上に並べられた半導体装置に金バンプを形成するので、個々の半導体装置の位置を認識する必要がある。このとき、一方の金属部の外形形状を認識用マークとして利用することによって、認識視野の中に隣接する半導体装置の金属部が混在した場合であっても、各金属部は異なる外形形状を有しているので、認識用マークを容易に検出し、半導体装置の位置を問題なく認識することが可能となる。

よって、半導体装置では、各金属部は、バンプ形成工程および実装工程での半導体位置の認識に利用することが可能となる。つまりは、従来別々に設置していた認識用の金属部を共用することが可能となる。したがって、半導体装置上に認識用の金属部を形成すべき面積を縮小することが可能となり、その結果、半導体装置のサイズを縮小化することが可能となる。

また、本発明の半導体装置は、積層方向から見たときの、上記各金属部の外形形状、および該各金属部の所定の形状で露出している部分の外形形状は、アライメントマークであることが好ましい。これにより、アライメントマークを容易に認識することが可能となり、正確な位置合わせや、何れの金属部の外形形状を用いても正確な位置認識を行うことが可能となる。

以上のように、本発明の半導体装置は、半導体基板と、上記半導体基板の一方の面に積層されており、金属配線および該金属配線と干渉しない金属部とが形成されている金属配線層と、上記金属配線層を被覆する表面保護膜とを備え、上記表面保護膜は、上記金属部が所定の形状を露出するように開口している開口部を有している構成である。

それゆえ、表面保護膜の開口部によって金属部が所定の形状で露出している部分は、他の金属配線などの周辺部分に対する濃淡の差が非常に大きいので、高精度で容易に検出することができるという効果を奏する。

また、本発明の半導体装置は、半導体基板と、上記半導体基板の一方の面に積層されており、金属配線および該金属配線と干渉しない金属部とが形成されている金属配線層と、上記金属配線層を被覆する表面保護膜とを備え、上記金属部は、上記半導体基板の一方の面における対角の２箇所に配置されているとともに、該各金属部は、積層方向から見たとき異なる外形形状を有しており、上記表面保護膜は、上記各金属部が所定の形状を露出するように開口している開口部を有している構成である。

それゆえ、各金属部は、バンプ形成工程では一方の金属部の外形形状が、実装工程では表面保護膜の開口部によって各金属部が所定の形状で露出している部分が、半導体位置の認識に利用することができる。つまりは、従来別々に設置していた認識用の金属部を共用することができる。したがって、半導体装置上に認識用の金属部を形成すべき面積を縮小することができ、その結果、半導体装置のサイズを縮小化することができるという効果を奏する。

本発明における半導体装置の実施の一形態を示す上面図である。図１に示した半導体装置のＡ−Ａ線断面図である。（ａ）〜（ｃ）は、上記半導体装置に形成されているアライメントマークの一構成例を示す図である。上記半導体装置に形成されているアライメントマークの他の構成例を示す図である。（ａ）〜（ｃ）は、上記半導体装置に形成されているアライメントマークの一配置例を示す図である。従来の半導体装置の構成を示す上面図である。図６に示した半導体装置のＢ−Ｂ線断面図である。バンプ形成工程でチップ位置を認識するための専用アライメントマークが設置された半導体装置の一構成例を示す上面図である。上記半導体装置をウェハー上に並べた状態の一部を抜き取った構成を示す上面図である。本発明における半導体装置の他の実施の形態を示す上面図である。上記半導体装置の、（ａ）はａ−ａ線断面図であり、（ｂ）はｂ−ｂ線断面図であり、（ｃ）はｃ−ｃ線断面図であり、（ｄ）はｄ−ｄ線断面図である。上記半導体装置をウェハー上に並べた状態の一部を抜き取った構成を示す上面図である。

〔実施の形態１〕
本発明の一実施形態について図面に基づいて説明すれば、以下の通りである。

図１は、本実施の形態のＬＳＩチップ１０の構成を示すものであり、金属部１５が形成されている部分の構成を示す上面図である。図２は、図１に示したＬＳＩチップ１０のＡ−Ａ線断面図である。

図１および図２に示すように、本実施の形態のＬＳＩチップ１０（半導体装置）は、シリコン基板１１（半導体基板）、第１層間絶縁膜１２、下層金属配線１３（金属配線）、第２層間絶縁膜１４、金属部１５、表面保護膜１６を備えている。

なお、図示していないが、ＬＳＩチップ１０では、金属部１５と同一層であって干渉しない領域に、上層金属配線（金属配線）や電極が備えられている。このようにＬＳＩチップ１０は、２層の配線構造（金属配線層）を有するものであるが、これに限らず、１層でも３層以上であっても同様に効果を奏することができる。

シリコン基板１１は、一方の面側の内部に、ＬＳＩとして動作する回路が形成されている半導体基板である。シリコン基板１１は、後述する図５に示すように、回路形成面が４辺形のチップ形状を有している。ここで、シリコン基板１１を基準として、回路形成面側を、ＬＳＩチップ１０の表面（図２の上側）とし、その反対側を、ＬＳＩチップ１０の裏面（図２の下側）とする。

シリコン基板１１の回路形成面には、第１層間絶縁膜１２が積層されている。第１層間絶縁膜１２は、シリコン酸化膜からなり、主にプラズマＣＶＤで形成されるが、これに限らず、平坦性向上を目的にＣＭＰ法を用いたり、ＳＯＧ（スピンオングラス）膜をプラズマＣＶＤ膜と積層して形成する方法を用いてもよい。第１層間絶縁膜１２は、シリコン基板１１の回路への電気信号の入出口（導電部）を開口するように形成される。

第１層間絶縁膜１２上には、下層金属配線１３が積層されている（第２金属配線層）。下層金属配線１３は、シリコン基板１１の導電部と上層金属配線とにそれぞれ電気的に接続されるように設けられている。下層金属配線１３は、アルミニウム−シリコン系合金（Ａｌ−Ｓｉ系合金）、または、アルミニウム−銅系合金（Ａｌ−Ｃｕ系合金）からなる。また、それら合金の下層には、バリアメタルとしてのチタンと窒化チタンとの積層膜、上層には、光の反射防止膜としての窒化チタンの単層膜が形成されていることがある。

下層金属配線１３上には、第２層間絶縁膜１４が積層されている。第２層間絶縁膜１４は、シリコン酸化膜からなり、第１層間絶縁膜１２と同様の方法で形成される。第２層間絶縁膜１４は、下層金属配線１３間を埋め、かつ、下層金属配線１３の導電部を開口するように形成される。

第２層間絶縁膜１４上には、上層金属配線および金属部１５が積層されている（第１金属配線層）。上層金属配線および金属部１５は、下層金属配線１３と同様の材料からなり、同一の製造工程で同時に形成される。

上層金属配線は、一方の端が下層金属配線１３の導電部と電気的に接続されるように設けられている。上層金属配線の他方の端は、ＬＳＩチップ１０の外部と接続可能な電極として設けられている。

金属部１５は、ＬＳＩチップ１０のアライメントマークとして使用される部分である。金属部１５は、上側から見て十字型の形状を有し、上層金属配線と干渉しない位置に設けられている。

上層金属配線および金属部１５上には、表面保護膜１６が積層（被覆）されている。表面保護膜１６は、シリコン酸化膜やシリコン窒化膜の単層、またはそれらの積層膜からなり、光の吸収率および反射率に応じて選択すればよい。表面保護膜１６は、上層金属配線間および上層金属配線と金属部１５間を埋めるように形成されるとともに、上層金属配線の電極および金属部１５上の一部を開口するようにエッチングされる。なお、表面保護膜１６の金属部１５上の開口部１６ａは、上側から見て、金属部１５の外形よりも内側に一定値オフセットした、十字型の形状を有している。

このような構成を有するＬＳＩチップ１０は、例えば、ＳＯＦや、プリント基板などに実装される。この実装工程において、表面保護膜１６の開口部１６ａにより金属部１５が露出している部分を、アライメントマークとして利用している。

画像認識装置からＬＳＩチップ１０の表面に光を照射すると、表面保護膜１６に被覆されている部分は、光が少なからず吸収されるので、画像にはグレーっぽく映る。一方、金属部１５の露出している十字型の部分は、反射光が表面保護膜１６に吸収されないので、画像には白っぽく映る。それゆえ、画像では濃淡の差が非常に大きい。

よって、表面保護膜１６が、金属部１５が特徴的な形状で露出するように開口している開口部１６ａを有していることにより、他の金属配線などの周辺部分に対する濃淡の違いが大きいので、金属部１５の露出している十字型の部分を、アライメントマークとして高精度で容易に検出することが可能となる。それゆえ、正確な位置合わせを行うことが可能となる。

また、金属部１５の露出部分は、他の周辺部分に比べてはっきりと白く映るので、金属部１５の下方周辺の空間に（すなわち、アライメントマークの下方に重ね合わせて）、下層金属配線１３を配置することが可能となる。よって、下層金属配線１３のパターンレイアウトは、アライメントマークのための制限が無くなるので、ＬＳＩの回路を、従来に比べて高い自由度で有効的に設計することが可能となる。

なお、ＬＳＩチップ１０をＳＯＦなどに載せた後、表面保護膜１６に被覆されていない上層金属配線の電極は、ワイヤを用いたワイヤボンディングなどにより、ＳＯＦに形成された端子と電気的に接続される。そして、ＬＳＩチップ１０は封止樹脂により封止され、実装が完了する。

ここで、表面保護膜１６に被覆されていない金属部１５の露出部分は、ＬＳＩチップ１０の実装が完了するまで、露出したままの状態となる。通常、アルミニウムを露出しておくと、腐食が起こる。これに対し、ＬＳＩチップ１０では、金属部１５は、パターン形成の製造工程にてエッチング液の溶融から保護するために、チタンが薄く被覆されている。これにより、このチタン膜が保護膜の役割を担い、腐食が防止されている。

また、表面保護膜１６の金属部１５上の一部を開口する工程、すなわち表面保護膜１６の開口部１６ａを形成する工程は、従来の製造工程の延長線上にある。つまりは、ＬＳＩチップ１０に電極を設けるために、表面保護膜１６の一部を除去している。この除去する工程と同じタイミングで金属部１５上の表面保護膜１６を除去することにより、製造工程を特別に追加すること無く、表面保護膜１６の金属部１５上の一部を開口することが可能となっている。

また、上述したＬＳＩチップ１０では、金属部１５の形状および表面保護膜１６の開口部１６ａの形状を十字型としているが、これに限るものではなく、他の形状、例えば、Ｌ字型や、Ｔ字型、円形などであってもよい。すなわち、アライメントマークとしては、認識しやすく、周りの形状とは違う特徴的な形状を持ったマークであることが望ましい。

さらに、上述したＬＳＩチップ１０では、金属部１５と表面保護膜１６の開口部１６ａとは同一形状であるが、異種形状とすることもできる。表面保護膜１６の開口部１６ａは、ＬＳＩチップ１０の上側から見て、金属部１５の外形（形成領域）よりも内側に配置されていればよい。

図３（ａ）〜（ｃ）は、ＬＳＩチップ１０の上側から見たときの、金属部１５と表面保護膜１６の開口部１６ａとが異種形状の場合のアライメントマークの形状を示す図である。

図３（ａ）に示すアライメントマークでは、金属部１５の形状が楕円形であり、表面保護膜１６の開口部１６ａの形状が十字型である。これにより、光を照射すると、金属部１５の表面保護膜１６に被覆されている部分（図中の黒色部分）が黒っぽく映る一方で、金属部１５の露出部分（図中の白色部分）である十字型が白くはっきりと映る。

図３（ｂ）に示すアライメントマークでは、金属部１５の形状が長方形であり、表面保護膜１６の開口部１６ａの形状が楕円形を４分割した形状である。これにより、光を照射すると、金属部１５の表面保護膜１６に被覆されている部分（図中の黒色部分）が黒っぽく映る一方で、金属部１５の露出部分（図中の白色部分）である楕円形を４分割した形状が白くはっきりと映る。

図３（ｃ）に示すアライメントマークでは、金属部１５の形状が長方形であり、表面保護膜１６の開口部１６ａの形状が十字型である。これにより、光を照射すると、金属部１５の表面保護膜１６に被覆されている部分（図中の黒色部分）が黒っぽく映る一方で、金属部１５の露出部分（図中の白色部分）である十字型が白くはっきりと映る。

また、アライメントマークは、複数の形状（区域）に分割されたものから構成されていてもよい。この場合、予め、アライメントマークの外形寸法を設定しておき、その寸法に収まるように形状を決めることができる。

図４は、ＬＳＩチップ１０の上側から見たときの、複数の形状に分割されたものから構成されているアライメントマークの形状を示す図である。

図４に示すように、アライメントマークは、中央に位置する十字型の金属部１５ａと、４隅にそれぞれ位置するＬ字型の金属部１５ｂ〜１５ｅとからなる。表面保護膜１６の開口部１６ａは、金属部１５ａ〜１５ｅの外形を内側に一定値オフセットした形状をそれぞれ有している。これにより、光を照射すると、金属部１５ａ〜１５ｅの表面保護膜１６に被覆されている部分（図中の黒色部分）が黒っぽく映る一方で、金属部１５ａ〜１５ｅの露出部分（図中の白色部分）の特徴的な形状が白くはっきりと映る。

なお、アライメントマークは、周辺領域に映る形状との差を出して、確実に認識できるようにするために、ある程度のサイズが必要である。例えば、図４に示すアライメントマークは、表面保護膜１６の開口部１６ａの外周ラインの幅Ｗが、ｍｉｎ．２０（μｍ）に設定され、ｍｉｎ．２０（μｍ）×ｍｉｎ．２０（μｍ）の領域に形成される。

また、金属部１５は、アライメントマークとして、ＬＳＩチップ１０を実装する際の位置合わせに利用されるので、十分な位置合わせを行うために、少なくとも２箇所に設けることが望ましい。

図５（ａ）〜（ｃ）は、ＬＳＩチップ１０の上側から見たときの、金属部１５の一配置例を示す図である。図５（ａ）〜（ｃ）に示すように、ＬＳＩチップ１０には、外部と接続される電極１７が、対向する各辺に沿って、複数個が１列で、それぞれ設けられている。

図５（ａ）は、同一形状（十字型）の金属部１５を対角線上に２ヶ所設置した場合を示している。図５（ｂ）は、異種形状（丸型＋十字型）の金属部１５を一辺の各端に２ヶ所設置した場合を示している。１つのＬＳＩチップ１０に形成する金属部１５（表面保護膜１６の開口部１６ａ）は、同一形状であっても、異種形状であってもどちらでもよい。図５（ｃ）は、同一形状（十字型）の金属部１５を４隅に４ヶ所設置した場合を示している。

このように、金属部１５は、２箇所以上で、かつ、できるだけ距離を離して配置することが望ましい。これにより、２次元方向および回転方向のズレを抑制した位置合わせを行うことが可能となる。

なお、上述したＬＳＩチップ１０では、金属部１５をアライメントマークとして用いたが、これに限らず、他の用途で用いてもよい。例えば、ＬＳＩの回路と電気的に接続することにより、信号端子の電極としても兼用することができる。この場合、信号端子の電極となるパターン形状（表面保護膜１６の開口１６ａの形状）と違いを持たせることで実現することができ、これにより、無駄な検出パターンを削除することが可能となる。

本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

〔実施の形態２〕
本発明の他の実施の形態について図面に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態１と同じである。また、説明の便宜上、前記の実施の形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。

通常、ＬＳＩチップには、各種のアライメントマークが共存するかたちで存在している。特に、ＬＳＩチップ形成後に端子部に金バンプを形成する場合、バンプ形成工程はウェハープロセスで行われるので、個々のＬＳＩチップの位置を認識するためのアライメントマークが必要となっている。バンプ形成工程では、ＬＳＩチップに形成された各種のアライメントマークを、予め登録された形状と比較し、一致した形状のものをチップ位置認識用のアライメントマークと認識することによって、ＬＳＩチップの位置が認識される。

図８は、バンプ形成工程でチップ位置を認識するための専用アライメントマーク１８が設置されたＬＳＩチップ１０’の一構成例を示す上面図である。

図８に示すように、ＬＳＩチップ１０’では、同一形状（十字型）の金属部１５が対角する２箇所に設置されるとともに、専用アライメントマーク１８が１箇所に設置されている。専用アライメントマーク１８は、金属部１５と同層にて、アルミニウムを主成分としたメタル層で形成されており、その上に表面保護膜１６が積層（被覆）される。専用アライメントマーク１８は、例えば２０μｍ×６０μｍ程度の大きさで形成される。

ところが、図８や図５（ａ）〜（ｃ）に示したように、アライメントマークとしての金属部１５を２ヶ所以上に設置する場合、実装時の２次元方向および回転方向のズレを抑制した位置合わせを行うことは可能となるが、専用アライメントマーク１８などの各種のアライメントマークも別途設置する必要があるため、チップサイズの増大を招いてしまう。

そこで、上記２つの目的をもったアライメントマーク、すなわち、ＬＳＩチップ１０’をＣＯＦ実装技術を用いてテープにマウント／ボンディングする実装工程においてＬＳＩチップ１０’の位置を認識するためのアライメントマークと、バンプ形成工程においてＬＳＩチップ１０’の位置を認識するためのアライメントマークとを共用するアライメントマークが望まれているが、アライメントマークの共用が困難な場合がある。

図９は、ＬＳＩチップ１０’をウェハー上に並べた状態の一部を抜き取った構成を示す上面図である。

バンプ形成工程では、ウェハー上に配列されたＬＳＩチップ１０’に対し、予め定められた大きさの領域（認識視野）で、専用アライメントマーク１８がサーチされる。専用アライメントマーク１８の形状は予め登録されており、領域Ｚのようなサーチ位置において、専用アライメントマーク１８が検出され、チップ位置の認識が行われる。

一方、金属部１５を２つの目的をもったアライメントマークとして共用した場合、金属部１５の外形形状を登録し、サーチすることになる。しかし、サーチする位置によっては、領域Ｙのように、２つの同一形状のマークが混在する。すなわち、あるＬＳＩチップ１０’の端に設置された金属部１５と、斜め方向に隣接するＬＳＩチップ１０’の端に設置された金属部１５とが混在することになる。

それゆえ、予め登録しておいたアライメントマークを検出することは可能となるが、検出したアライメントマークがいずれのＬＳＩチップ１０’のものであるかの識別が困難となる。その結果、ＬＳＩチップ１０’の位置を認識するためのアライメントマークとしては使用できない。このような理由から、アライメントマークの共用が困難となっているため、専用アライメントマーク１８が用いられている。

これに対し、本実施の形態では、アライメントマークを共用することができる構成について説明する。

図１０は、本実施の形態のＬＳＩチップ２０の一構成例を示す上面図である。図１１は、図１０に示したＬＳＩチップ２０の、（ａ）はａ−ａ線断面図であり、（ｂ）はｂ−ｂ線断面図であり、（ｃ）はｃ−ｃ線断面図であり、（ｄ）はｄ−ｄ線断面図である。

図１０および図１１に示すように、本実施の形態のＬＳＩチップ２０（半導体装置）は、シリコン基板１１（半導体基板）、層間絶縁膜層と金属配線層とを含む多層配線層２１、金属部１５Ａ、金属部１５Ｂ、および表面保護膜１６を備えている。

なお、図示していないが、ＬＳＩチップ２０では、金属部１５Ａおよび金属部１５Ｂと同一層であって干渉しない領域に、最上層金属配線（金属配線）や電極が備えられている。このようにＬＳＩチップ２０は、複数層の多層配線構造（金属配線層）を有するものであるが、この総数には限定されず、１層でも３層以上であっても同様に効果を奏することができる。

シリコン基板１１の回路形成面には、多層配線層２１が積層されている。多層配線層２１は、層間絶縁膜からなる層間絶縁膜層と、金属配線が形成されてなる金属配線層（第２金属配線層）とが、積層されて構成されている。層間絶縁膜層と金属配線層とは、交互に積層され、少なくとも、シリコン基板１１に隣接する位置である最下層と最上層とに、層間絶縁膜層が位置するように構成されている。ここで、多層配線層２１の最上層に位置する層間絶縁膜層を、最上層層間絶縁膜２２とする。

層間絶縁膜は、シリコン酸化膜からなり、主にプラズマＣＶＤで形成されるが、これに限らず、平坦性向上を目的にＣＭＰ法を用いたり、ＳＯＧ（スピンオングラス）膜をプラズマＣＶＤ膜と積層して形成する方法を用いてもよい。層間絶縁膜は、シリコン基板１１の回路への電気信号の入出口（導電部）を開口するように形成される。

金属配線は、シリコン基板１１の導電部と最上層金属配線とにそれぞれ電気的に接続されるように設けられている。金属配線は、アルミニウム−シリコン系合金（Ａｌ−Ｓｉ系合金）、または、アルミニウム−銅系合金（Ａｌ−Ｃｕ系合金）からなる。また、それら合金の下層には、バリアメタルとしてのチタンと窒化チタンとの積層膜、上層には、光の反射防止膜としての窒化チタンの単層膜が形成されていることがある。

最上層層間絶縁膜２２は、シリコン酸化膜からなり、下層の層間絶縁膜と同様の方法で形成される。最上層層間絶縁膜２２は、その下層の金属配線間を埋め、かつ、下層の金属配線の導電部を開口するように形成される。

最上層層間絶縁膜２２上には、最上層金属配線、金属部１５Ａおよび金属部１５Ｂが積層されている（第１金属配線層）。最上層金属配線、金属部１５Ａおよび金属部１５Ｂは、下層の金属配線と同様の材料からなり、同一の製造工程で同時に形成される。

最上層金属配線は、一方の端が下層の金属配線の導電部と電気的に接続されるように設けられている。最上層金属配線の他方の端は、ＬＳＩチップ２０の外部と接続可能な電極として設けられている。

金属部１５Ａおよび金属部１５Ｂは、ＬＳＩチップ２０のアライメントマークとして使用される部分である。金属部１５Ａは、上側から見て十字型の形状を有し、ＬＳＩチップ２０の左上角であって、最上層金属配線と干渉しない位置に設けられている。金属部１５Ｂは、上側から見て２つの矩形をずらして重ねたような変形形状を有し、ＬＳＩチップ２０の右下角であって、最上層金属配線と干渉しない位置に設けられている。つまりは、金属部１５Ａおよび金属部１５Ｂは、対角に配置されているとともに、積層方向から見たとき異なる外形形状を有している。

最上層金属配線、金属部１５Ａおよび金属部１５Ｂ上には、表面保護膜１６が積層（被覆）されている。表面保護膜１６は、シリコン酸化膜やシリコン窒化膜の単層、またはそれらの積層膜からなり、光の吸収率および反射率に応じて選択すればよい。表面保護膜１６は、最上層金属配線、金属部１５Ａおよび金属部１５Ｂの各間を埋めるように形成されるとともに、最上層金属配線の電極、並びに、金属部１５Ａおよび金属部１５Ｂ上の一部を開口するようにエッチングされる。

なお、表面保護膜１６の金属部１５Ａ上の開口部１６ａＡは、上側から見て、金属部１５Ａの外形よりも内側にオフセットした、十字型の形状を有している。また、表面保護膜１６の金属部１５Ｂ上の開口部１６ａＢは、上側から見て、金属部１５の外形よりも内側に位置する、開口部１６ａＡと同一の十字型の形状を有している。

このような構成を有するＬＳＩチップ２０では、金属部１５Ａおよび金属部１５Ｂの何れか一方を、バンプ形成工程におけるチップ位置認識用のアライメントマークとして利用することが可能となっている。

図１２は、ＬＳＩチップ２０をウェハー上に並べた状態の一部を抜き取った構成を示す上面図である。

図１２に示すように、バンプ形成工程において、アライメントマークをサーチする際、サーチする位置によっては、領域Ｚのように、隣接するＬＳＩチップ２０の金属部１５Ａおよび金属部１５Ｂが混在する。しかしながら、このように混在する場合であっても、金属部１５Ａと金属部１５Ｂとは異なる外形形状を有しているので、パターン識別が可能となっている。よって、どちらか一方、例えば金属部１５Ｂをアライメントマークとして予め登録しておくことによって、金属部１５Ｂの外形形状を容易に検出し、ＬＳＩチップ２０の位置を問題無く認識することが可能となる。

次いで、バンプ形成工程において金バンプが形成され、その後の工程にて個片化されたＬＳＩチップ２０は、例えば、ＣＯＦやプリント基板などに実装される。この実装工程では、表面保護膜１６の開口部１６ａＡおよび開口部１６ａＢにより、金属部１５Ａおよび金属部１５Ｂが露出している部分を、アライメントマークとして利用する。

画像認識装置からＬＳＩチップ２０の表面に光を照射すると、表面保護膜１６に被覆されている部分は、光が少なからず吸収されるので、画像にはグレーっぽく映る。一方、金属部１５Ａおよび金属部１５Ｂの露出している十字型の部分は、反射光が表面保護膜１６に吸収されないので、画像には白っぽく映る。それゆえ、画像では濃淡の差が非常に大きい。

よって、表面保護膜１６が、金属部１５Ａおよび金属部１５Ｂが特徴的な形状で露出するように開口している開口部１６ａＡおよび開口部１６ａＢを有していることにより、他の金属配線などの周辺部分に対する濃淡の違いが大きいので、金属部１５Ａおよび金属部１５Ｂの露出している十字型の部分の外形形状を、アライメントマークとして光学的に高精度で容易に検出することが可能となる。それゆえ、正確な位置合わせを行うことが可能となる。

しかも、金属部１５Ａおよび金属部１５Ｂは対角の２箇所に配置されているので、２次元方向および回転方向のズレを抑制した位置合わせを行うことが可能となる。

よって、ＬＳＩチップ２０では、金属部１５Ａおよび金属部１５Ｂは、バンプ形成工程および実装工程でのＬＳＩチップ２０の認識に利用することが可能となる。つまりは、別途設置していた専用アライメントマーク１８を、金属部１５Ａおよび金属部１５Ｂで共用することが可能となる。したがって、ＬＳＩチップ２０上に専用アライメントマーク１８を形成すべき面積を縮小することが可能となり、その結果、ＬＳＩチップ２０のサイズを縮小化することが可能となる。

換言すると、バンプ形成工程で用いるアライメントマークとテープ実装工程で用いるアライメントマークとを共用して用いることができるので、専用アライメントマーク１８は不要となり、チップ面積の増大を抑えたＬＳＩチップ２０を提供することが可能となる。さらに、有効に回路をレイアウトすることが可能となる。

なお、金属部１５Ａおよび金属部１５Ｂ上の表面保護膜１６の一部を開口する工程、すなわち表面保護膜１６の開口部１６ａＡおよび開口部１６ａＢを形成する工程は、従来の製造工程の延長線上にある。つまりは、ＬＳＩチップ２０に電極を設けるために、表面保護膜１６の一部を除去している。この除去する工程と同じタイミングで金属部１５Ａおよび金属部１５Ｂ上の表面保護膜１６を除去することにより、製造工程を特別に追加すること無く、金属部１５Ａおよび金属部１５Ｂ上の表面保護膜１６の一部を開口することが可能となっている。

また、上述したＬＳＩチップ２０では、金属部１５Ａの外形形状を十字型とし、金属部１５Ｂの外形形状を２つの矩形をずらして重ねたような変形形状としているが、これに限るものではなく、他の形状、例えば、Ｌ字型や、Ｔ字型、円形などであってもよい。すなわち、アライメントマークとしては、金属部１５Ａの外形形状と金属部１５Ｂの外形形状とがパターン認識上異なっているとともに、認識しやすく、周りの形状とは違う特徴的な形状を持ったマークであることが望ましい。

さらに、上述したＬＳＩチップ２０では、表面保護膜１６の開口部１６ａＡおよび開口部１６ａＢの外形形状を十字型としているが、これに限るものではなく、他の形状、例えば、Ｌ字型や、Ｔ字型、円形などであってもよい。表面保護膜１６の開口部１６ａＡおよび開口部１６ａＢは、ＬＳＩチップ２０の上側から見て、金属部１５Ａおよび金属部１５Ｂの外形（形成領域）よりも内側に配置されていればよい。

なお、アライメントマークは、周辺領域に映る形状との差を出して、確実に認識できるようにするために、ある程度のサイズが必要である。例えば、図１０に示すアライメントマークでは、表面保護膜１６の開口部１６ａＡおよび開口部１６ａＢは、外周ラインの幅ｗ１がｍｉｎ．１０（μｍ）に設定され、ｍｉｎ．５０（μｍ）×ｍｉｎ．５０（μｍ）の領域に形成される。また、金属部１５Ａおよび金属部１５Ｂは、外周ラインの幅ｗ２がｍｉｎ．２０（μｍ）に設定され、ｍｉｎ．６０（μｍ）×ｍｉｎ．６０（μｍ）の領域に形成される。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明は、アライメントマークを利用する分野に好適に用いることができるだけでなく、アライメントマークを具備する装置や該装置の製造方法に関する分野にも好適に用いることができ、さらには、金属部を用いて何かを検出・認識する技術にも広く用いることができる。

１０，２０ＬＳＩチップ（半導体装置）
１１シリコン基板（半導体基板）
１２第１層間絶縁膜
１３下層金属配線（金属配線）
１４第２層間絶縁膜
１５，１５ａ〜１５ｅ，１５Ａ，１５Ｂ金属部
１６表面保護膜
１６ａ，１６ａＡ，１６ａＢ開口部
１７電極
１８専用アライメントマーク
２１多層配線層
２２最上層層間絶縁膜

Claims

光学的に検出可能な金属部が設けられた半導体装置であって、
半導体基板と、
上記半導体基板の一方の面に積層されており、金属配線および該金属配線と干渉しない金属部とが形成されている金属配線層と、
上記金属配線層を被覆する表面保護膜とを備え、
上記表面保護膜は、上記金属部が所定の形状を露出するように開口している開口部を有していることを特徴とする半導体装置。
上記金属部が所定の形状で露出している部分は、アライメントマークであることを特徴とする請求項１に記載の半導体装置。
上記金属配線層は、
上記表面保護膜と隣り合う、上記金属配線および上記金属部が形成されている第１金属配線層と、
上記第１金属配線層と上記半導体基板の一方の面との間に配置されており、上記金属配線が形成されている、少なくとも１つの第２金属配線層とを含むことを特徴とする請求項１または２に記載の半導体装置。
上記金属部と上記表面保護膜の開口部とは、積層方向から見たとき、同一形状または異種形状であることを特徴とする請求項１または２に記載の半導体装置。
上記金属部は、積層方向から見たとき、複数の区域に分割されていることを特徴とする請求項１または２に記載の半導体装置。
上記金属部は、少なくとも２箇所に配置されていることを特徴とする請求項１または２に記載の半導体装置。
光学的に検出可能な金属部が設けられた半導体装置であって、
半導体基板と、
上記半導体基板の一方の面に積層されており、金属配線および該金属配線と干渉しない金属部とが形成されている金属配線層と、
上記金属配線層を被覆する表面保護膜とを備え、
上記金属部は、上記半導体基板の一方の面における対角の２箇所に配置されているとともに、該各金属部は、積層方向から見たとき異なる外形形状を有しており、
上記表面保護膜は、上記各金属部が所定の形状を露出するように開口している開口部を有していることを特徴とする半導体装置。
積層方向から見たときの、上記各金属部の外形形状、および該各金属部の所定の形状で露出している部分の外形形状は、アライメントマークであることを特徴とする請求項７に記載の半導体装置。