JP4582338B2 - 配線基板及び半導体装置の製造方法 - Google Patents
配線基板及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4582338B2 JP4582338B2 JP2006049707A JP2006049707A JP4582338B2 JP 4582338 B2 JP4582338 B2 JP 4582338B2 JP 2006049707 A JP2006049707 A JP 2006049707A JP 2006049707 A JP2006049707 A JP 2006049707A JP 4582338 B2 JP4582338 B2 JP 4582338B2
- Authority
- JP
- Japan
- Prior art keywords
- alignment mark
- wiring pattern
- substrate
- wiring board
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Wire Bonding (AREA)
Description
前記基板の第1の面に形成されたアライメントマーク及び第1の配線パターンと、
前記基板の第2の面に形成された第2の配線パターンと、
を含み、
前記第2の配線パターンは、前記第1の面への正射影が、前記アライメントマークの一対の部分に挟まれる状態で前記アライメントマークとオーバーラップするように形成されてなる。本発明によれば、アライメントマークの少なくとも一対の部分での反射光を検出して得られる像を、第2の配線パターンの反射光を検出して得られる像とは区別することができるので、アライメントマークを容易に認識することができる。
(2)この配線基板において、
前記アライメントマークは、多角形であり、
前記第2の配線パターンは、前記正射影が前記アライメントマークの角部とオーバーラップするように形成されていてもよい。
(3)この配線基板において、
前記アライメントマークは、多角形であり、
前記第2の配線パターンは、前記正射影が前記アライメントマークの角部とオーバーラップしないように形成されていてもよい。
(4)この配線基板において、
前記基板の前記第2の面に形成された、前記第2の配線パターンの少なくとも一部を覆う絶縁層をさらに含み、
前記絶縁層は、前記第1の面への正射影が前記アライメントマークとオーバーラップ及び接触のいずれもしないように形成されていてもよい。これによれば、アライメントマークの反射光を検出して得られる像が、絶縁層の反射光を検出して得られる像と連続しないので、アライメントマークを容易に認識することができる。
(5)本発明に係る半導体装置の製造方法は、配線基板と半導体チップとの相対的な位置合わせと、
前記配線基板への前記半導体チップのフェースダウンボンディングと、
を含み、
前記配線基板は、
光透過性の基板と、
前記基板の第1の面に形成されたアライメントマーク及び第1の配線パターンと、
前記基板の第2の面に形成された第2の配線パターンと、
を含み、前記第2の配線パターンは、前記第1の面への正射影が、前記アライメントマークの一対の部分に挟まれる状態で前記アライメントマークとオーバーラップするように形成され、
前記位置合わせは、
前記基板の前記第1の面へ光を照射すること、
前記アライメントマークで反射した前記光を検出すること、
検出された前記光に基づいて前記アライメントマークを認識すること、及び、
認識された前記アライメントマークの位置情報を使用して、予め設定された相対的位置情報に従って、前記半導体チップを配置すること、
を含む。本発明によれば、アライメントマークの少なくとも一対の部分での反射光を検出して得られる像を、第2の配線パターンの反射光を検出して得られる像とは区別することができるので、アライメントマークを容易に認識することができる。
Claims (5)
- 光透過性の基板と、
前記基板の第1の面に形成されたアライメントマーク及び第1の配線パターンと、
前記基板の第2の面に形成された第2の配線パターンと、
を含み、
前記第2の配線パターンは、前記第1の面への正射影が、前記アライメントマークの一対の部分に挟まれる状態で前記アライメントマークとオーバーラップするように形成されてなる配線基板。 - 請求項1に記載された配線基板において、
前記アライメントマークは、多角形であり、
前記第2の配線パターンは、前記正射影が前記アライメントマークの角部とオーバーラップするように形成されてなる配線基板。 - 請求項1に記載された配線基板において、
前記アライメントマークは、多角形であり、
前記第2の配線パターンは、前記正射影が前記アライメントマークの角部とオーバーラップしないように形成されてなる配線基板。 - 請求項1から3のいずれか1つに記載された配線基板において、
前記基板の前記第2の面に形成された、前記第2の配線パターンの少なくとも一部を覆う絶縁層をさらに含み、
前記絶縁層は、前記第1の面への正射影が前記アライメントマークとオーバーラップ及び接触のいずれもしないように形成されてなる配線基板。 - 配線基板と半導体チップとの相対的な位置合わせと、
前記配線基板への前記半導体チップのフェースダウンボンディングと、
を含み、
前記配線基板は、
光透過性の基板と、
前記基板の第1の面に形成されたアライメントマーク及び第1の配線パターンと、
前記基板の第2の面に形成された第2の配線パターンと、
を含み、前記第2の配線パターンは、前記第1の面への正射影が、前記アライメントマークの一対の部分に挟まれる状態で前記アライメントマークとオーバーラップするように形成され、
前記位置合わせは、
前記基板の前記第1の面へ光を照射すること、
前記アライメントマークで反射した前記光を検出すること、
検出された前記光に基づいて前記アライメントマークを認識すること、及び、
認識された前記アライメントマークの位置情報を使用して、予め設定された相対的位置情報に従って、前記半導体チップを配置すること、
を含む半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006049707A JP4582338B2 (ja) | 2006-02-27 | 2006-02-27 | 配線基板及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006049707A JP4582338B2 (ja) | 2006-02-27 | 2006-02-27 | 配線基板及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007227833A JP2007227833A (ja) | 2007-09-06 |
JP4582338B2 true JP4582338B2 (ja) | 2010-11-17 |
Family
ID=38549309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006049707A Expired - Fee Related JP4582338B2 (ja) | 2006-02-27 | 2006-02-27 | 配線基板及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4582338B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61196593A (ja) * | 1985-02-27 | 1986-08-30 | 株式会社日立製作所 | 印刷配線板 |
JPH0263185A (ja) * | 1988-08-29 | 1990-03-02 | Fuji Photo Optical Co Ltd | 両面プリント基板 |
JPH0340461U (ja) * | 1989-08-30 | 1991-04-18 | ||
JP2003142892A (ja) * | 2001-11-05 | 2003-05-16 | Toray Eng Co Ltd | 実装方法および実装装置 |
JP2005340641A (ja) * | 2004-05-28 | 2005-12-08 | Nippon Mektron Ltd | 可撓性回路基板 |
-
2006
- 2006-02-27 JP JP2006049707A patent/JP4582338B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61196593A (ja) * | 1985-02-27 | 1986-08-30 | 株式会社日立製作所 | 印刷配線板 |
JPH0263185A (ja) * | 1988-08-29 | 1990-03-02 | Fuji Photo Optical Co Ltd | 両面プリント基板 |
JPH0340461U (ja) * | 1989-08-30 | 1991-04-18 | ||
JP2003142892A (ja) * | 2001-11-05 | 2003-05-16 | Toray Eng Co Ltd | 実装方法および実装装置 |
JP2005340641A (ja) * | 2004-05-28 | 2005-12-08 | Nippon Mektron Ltd | 可撓性回路基板 |
Also Published As
Publication number | Publication date |
---|---|
JP2007227833A (ja) | 2007-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI630557B (zh) | 取像模組及其製造方法 | |
US9741875B2 (en) | Sensor chip package structure and manufacturing method thereof | |
JP2007165696A (ja) | 半導体装置及びその製造方法 | |
CN105590926B (zh) | 电子组件、电子模块、其制造方法以及电子装置 | |
WO2018054315A1 (zh) | 封装结构以及封装方法 | |
US8384174B2 (en) | Chip package | |
US10964839B2 (en) | Manufacturing method of sensor chip package structure | |
US20150380359A1 (en) | Semiconductor package including marking layer | |
TWI559464B (zh) | 封裝模組及其基板結構 | |
JP6384647B1 (ja) | 電子部品、電子機器および電子部品の実装方法 | |
JP2007123774A (ja) | プリント回路板、電子機器、およびプリント回路板の製造方法 | |
TWI651026B (zh) | 指紋感測器用佈線基板 | |
CN105845638A (zh) | 电子封装结构 | |
JP4862988B2 (ja) | 配線基板及び半導体装置の製造方法 | |
JP4582338B2 (ja) | 配線基板及び半導体装置の製造方法 | |
US10734435B2 (en) | Image capturing module and manufacturing method thereof | |
TWM588205U (zh) | 光學擋牆結構 | |
JP7272046B2 (ja) | 電子部品内蔵回路基板及びその製造方法 | |
TWI291731B (en) | Chip carrier and chip package structure thereof | |
JP2774739B2 (ja) | 配線板、配線積層体およびその位置検出方法 | |
KR100458641B1 (ko) | Tab 테이프 제조용 노광기의 마스크 정렬 방법 | |
KR102146481B1 (ko) | 임베디드 인쇄회로기판 | |
JP2015106657A (ja) | 実装基板及び電子部品実装体 | |
TWM473609U (zh) | 立體電路封裝結構 | |
JPS61130805A (ja) | パツド位置検出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080627 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100804 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100817 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4582338 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |