JP4582338B2 - 配線基板及び半導体装置の製造方法 - Google Patents

配線基板及び半導体装置の製造方法 Download PDF

Info

Publication number
JP4582338B2
JP4582338B2 JP2006049707A JP2006049707A JP4582338B2 JP 4582338 B2 JP4582338 B2 JP 4582338B2 JP 2006049707 A JP2006049707 A JP 2006049707A JP 2006049707 A JP2006049707 A JP 2006049707A JP 4582338 B2 JP4582338 B2 JP 4582338B2
Authority
JP
Japan
Prior art keywords
alignment mark
wiring pattern
substrate
wiring board
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006049707A
Other languages
English (en)
Other versions
JP2007227833A (ja
Inventor
茂久 多次見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006049707A priority Critical patent/JP4582338B2/ja
Publication of JP2007227833A publication Critical patent/JP2007227833A/ja
Application granted granted Critical
Publication of JP4582338B2 publication Critical patent/JP4582338B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、配線基板及び半導体装置の製造方法に関する。
ポリイミド等の絶縁基板の両面に、Cu等の金属箔から形成された配線パターンが形成されてなる配線基板が知られている(特許文献1参照)。また、配線基板に半導体チップを、フェースダウンボンディングすることも知られている。
従来、フェースダウンボンディングを行うときに、配線基板に形成されたアライメントマークを認識して、半導体チップの位置決めを行っていた。アライメントマークの認識は、配線基板に対して光を照射し、アライメントマークにて反射した光を検出することで行っていた。しかし、光が配線基板を透過して反対側の配線パターンで反射すると、アライメントマークを認識することが困難になるという問題があった。
特開2001−85475号公報
本発明は、上述したような課題を解決するものであり、その目的は、アライメントマークを容易に認識することができる配線基板及び半導体装置の製造方法を提供することにある。
(1)本発明に係る配線基板は、光透過性の基板と、
前記基板の第1の面に形成されたアライメントマーク及び第1の配線パターンと、
前記基板の第2の面に形成された第2の配線パターンと、
を含み、
前記第2の配線パターンは、前記第1の面への正射影が、前記アライメントマークの一対の部分に挟まれる状態で前記アライメントマークとオーバーラップするように形成されてなる。本発明によれば、アライメントマークの少なくとも一対の部分での反射光を検出して得られる像を、第2の配線パターンの反射光を検出して得られる像とは区別することができるので、アライメントマークを容易に認識することができる。
(2)この配線基板において、
前記アライメントマークは、多角形であり、
前記第2の配線パターンは、前記正射影が前記アライメントマークの角部とオーバーラップするように形成されていてもよい。
(3)この配線基板において、
前記アライメントマークは、多角形であり、
前記第2の配線パターンは、前記正射影が前記アライメントマークの角部とオーバーラップしないように形成されていてもよい。
(4)この配線基板において、
前記基板の前記第2の面に形成された、前記第2の配線パターンの少なくとも一部を覆う絶縁層をさらに含み、
前記絶縁層は、前記第1の面への正射影が前記アライメントマークとオーバーラップ及び接触のいずれもしないように形成されていてもよい。これによれば、アライメントマークの反射光を検出して得られる像が、絶縁層の反射光を検出して得られる像と連続しないので、アライメントマークを容易に認識することができる。
(5)本発明に係る半導体装置の製造方法は、配線基板と半導体チップとの相対的な位置合わせと、
前記配線基板への前記半導体チップのフェースダウンボンディングと、
を含み、
前記配線基板は、
光透過性の基板と、
前記基板の第1の面に形成されたアライメントマーク及び第1の配線パターンと、
前記基板の第2の面に形成された第2の配線パターンと、
を含み、前記第2の配線パターンは、前記第1の面への正射影が、前記アライメントマークの一対の部分に挟まれる状態で前記アライメントマークとオーバーラップするように形成され、
前記位置合わせは、
前記基板の前記第1の面へ光を照射すること、
前記アライメントマークで反射した前記光を検出すること、
検出された前記光に基づいて前記アライメントマークを認識すること、及び、
認識された前記アライメントマークの位置情報を使用して、予め設定された相対的位置情報に従って、前記半導体チップを配置すること、
を含む。本発明によれば、アライメントマークの少なくとも一対の部分での反射光を検出して得られる像を、第2の配線パターンの反射光を検出して得られる像とは区別することができるので、アライメントマークを容易に認識することができる。
以下に、本発明の実施の形態について図面を参照して説明する。
図1(A)は、本発明の実施の形態に係る配線基板の一部断面図である。配線基板1は、基板10を有する。基板10は、ポリエチレンテレフタレートやポリイミド樹脂などの有機系材料で構成されていてもよいし、無機材料で構成されていてもよいし、これらの複合材料から構成されてもよい。基板10は、テープであってもよいし、フィルムであってもよいし、フレキシブル基板であってもよい。基板10は、光透過性を有する。ここで、光透過性とは、透明のみならず半透明も含む。光は、可視光のみならず、それ以外の波長の電磁波を含み、紫外線・赤外線も含む。基板10は、第1及び第2の面11,12を有する両面基板(両面に配線パターンが形成された基板)である。
第1の面11には、少なくとも1つ(通常、複数)のアライメントマーク14が形成されている。アライメントマーク14は、位置決めのためのもので、その形状は、図1(B)に示すように、丸形状であってもよいし、角形状であってもよい。第1の面11には、第1の配線パターン21(図4参照)が形成されている。第1の配線パターン21は、電子部品間の電気的な接続のために使用される。アライメントマーク14及び第1の配線パターン21は、同一の材料で形成してもよく、多くの場合、同時に形成される。アライメントマーク14及び第1の配線パターン21は、分離(電気的に絶縁)されている。アライメントマーク14及び第1の配線パターン21は、相対的な位置が決められており、一方の位置情報を使用して、他方の位置を知ることができる。
第1の面11には、絶縁層(例えばソルダーレジスト)30が形成されている。絶縁層30は、第1の配線パターン21(図4参照)の少なくとも一部を(あるいは、第1の配線パターン21をその一部を除いて)覆っている。絶縁層30は、開口(又は貫通穴)32を有する。開口32内に、アライメントマーク14が配置されている。アライメントマーク14は、絶縁層30に覆われておらず、接触すらしていない。また、第1の面11の一部(アライメントマーク14を囲む部分)も、開口32を介して、絶縁層30から露出している。
第2の面12には、第2の配線パターン22が形成されている。第2の配線パターン22も、電子部品間の電気的な接続のために使用される。第2の配線パターン22は、第1の配線パターン21と電気的に接続されている。その接続は、基板10に形成されたスルーホール(図示せず)によってなされる。第1及び第2の配線パターン21,22は、同一の材料で形成してもよい。
第2の面12には、絶縁層(例えばソルダーレジスト)40が形成されている。絶縁層40は、第2の配線パターン22の少なくとも一部を(あるいは、第2の配線パターン22をその一部を除いて)覆っている。
図1(B)は、第2の面12に形成された第2の配線パターン22の、第1の面11への正射影122を示す図である。図1(B)には、第1の面11を投影面として、正投影法によって表した、第2の配線パターン22の正射影122(正確にはこれらの裏面)が示されている。
本実施の形態では、第2の配線パターン22の正射影122は、アライメントマーク14の一対の部分13,15に挟まれる状態でアライメントマーク14とオーバーラップするように形成されている。これによる効果は、後述するように半導体装置を製造するときに得られる。
図2(A)は、本実施の形態に係る配線基板の変形例を示す図である。図2(A)において、アライメントマーク114(その平面形状)は、多角形(矩形)である。また、第2の配線パターン22の正射影122が、多角形をなすアライメントマーク114のいずれの角部111ともオーバーラップしないように(辺と交差するように)なっている。この例でも、第2の配線パターン22の正射影122は、アライメントマーク114の一対の部分113,115に挟まれる状態でアライメントマーク114とオーバーラップするように形成されている。
図2(B)は、本実施の形態に係る配線基板の変形例を示す図である。図2(B)において、アライメントマーク214(その平面形状)は、多角形(矩形)である。また、第2の配線パターン22の正射影122が、多角形をなすアライメントマーク214の少なくとも1つの角部(矩形の対角に位置する2つの角部211)とオーバーラップするようになっている。この例でも、第2の配線パターン22の正射影122は、アライメントマーク214の一対の部分213,215に挟まれる状態でアライメントマーク214とオーバーラップするように形成されている。
なお、図2(A)及び図2(B)の例を組み合わせて(図示せず)、第2の配線パターン22の正射影122が、多角形をなすアライメントマークの辺と交差する部分(図2(A)参照)と、1つの角部とオーバーラップする部分(図2(B)参照)と、を有していてもよい。
図3(A)は、本実施の形態に係る配線基板の変形例を示す図である。この例では、第2の面12に設けられた絶縁層50は、開口(又は貫通穴)52を有する。第2の面12の一部が、開口52を介して、絶縁層50から露出している。図3(B)は、第2の面12に形成された第2の配線パターン22及び絶縁層50の、第1の面11への正射影122,150を示す図である。絶縁層50の正射影150は、アライメントマーク14とオーバーラップせず、接触もしないように形成されている。なお、第2の配線パターン22とアライメントマーク14との位置関係は、図1(A)に示す例と同じである。本発明は、この例も含む。
図4は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、半導体チップ60の配線基板1へのフェースダウンボンディングを行う。
半導体チップ60には、集積回路62が形成されている。半導体チップ60の一方の面(能動面)には、バンプ64が形成されている。バンプ64は、集積回路62と電気的に接続されている。バンプ64は、例えばアルミニウム又は銅、金等で形成されている。
配線基板1は、テーブル70上に配置する。テーブル70は、図示しないアクチュエータ等によって、2次元的に又は3次元に移動するようになっていてもよいが、動かないように固定されていてもよい。テーブル70の、配線基板1を支持する面は、アライメントマーク14よりも光の反射率が低くてもよい。配線基板1は、第2の面12をテーブル70に向けて配置される。したがって、第1の面11が上(テーブル70とは反対方向)を向いている。
テーブル70の上方にはボンディングツール72が配置されている。半導体チップ60は、ボンディングツール72に吸着される。ボンディングツール72は、図示しないアクチュエータ等によって、上下方向(テーブル70に対して接近する方向及び離れる方向)に移動できるようになっている。また、ボンディングツール72は、図示しないヒータによって、半導体チップ60を加熱できるようになっている。
テーブル70の上方には、撮像器(例えばカメラ)80が配置されている。撮像器80は、他の部品(ボンディングツール72等)によって妨げられずに、テーブル70上の配線基板1を撮影できる位置にある。
半導体装置の製造方法は、配線基板1と半導体チップ60との相対的な位置合わせを含む。位置合わせでは、アライメントマーク14が撮像器80の撮像範囲内に入るように、配線基板1を配置する。アライメントマーク14が撮像範囲よりも、かなり小さいので、この配置に正確さは要求されない。
そして、第1の面11に向けて(例えば垂直に)光82を照射する。光82は、絶縁層30の開口32内では、アライメントマーク14で反射する。
次に、アライメントマーク14で反射した光82を検出する。検出は、撮像器80によって行う。撮像器80が受光素子を有していれば、光82を電気信号に変換する。続いて、検出された光82(例えばその電気信号)に基づいてアライメントマーク14を認識する。アライメントマーク14の画像をディスプレイ(図示せず)に表示してこれを作業者が認識してもよい。自動化する場合、アライメントマーク14の形状を予めメモリ(図示せず)に記憶しておき、その形状と撮像された形状とを比較して、決められた条件下で一致すると判断された場合に、これをアライメントマーク14として認識する。
開口32内では、基板10が光透過性を有するため、アライメントマーク14がない部分では光82が基板10を透過する。なお、光82は、基板10を透過するときに減衰するので、第2の配線パターン22で反射するとしても、その反射光は、アライメントマーク14での反射光よりもエネルギーが小さい。
図3(A)に示す変形例を適用した場合、基板10を透過した光82は、絶縁層50の開口52内に出射し、テーブル70で反射するとしても、開口52内で空気中を進行するため大きく減衰される。テーブル70の表面が非反射処理してあればさらに反射しにくい。
本実施の形態によれば、図1(B)に示すように、第2の配線パターン22の正射影122は、アライメントマーク14の一対の部分13,15に挟まれる状態でアライメントマーク14とオーバーラップするように形成されている。したがって、アライメントマーク14の像と第2の配線パターン22の像がオーバーラップしていても、アライメントマーク14の少なくとも一対の部分13,15の像を、第2の配線パターン22とは区別して認識することができるので、アライメントマーク14を容易に認識することができる。図2(A)及び図2(B)に示す配線基板を使用した場合であっても、同様の効果を得ることができる。
さらに、図3(A)に示す配線基板を使用した場合、絶縁層50が開口52を有するので、光82が基板10を透過して絶縁層50で反射したとしても、アライメントマーク14の像が、絶縁層50の像とオーバーラップしないし、連続もしない。これにより、アライメントマーク14をさらに容易に認識することができる。
そして、認識されたアライメントマーク14の位置情報を取得する。例えば、予め設定された座標系において、アライメントマーク14の座標を算出する。こうして得られたアライメントマーク14の位置情報を使用して、予め設定された相対的位置情報に従って、半導体チップ60を配置する。詳しくは、予め設定された座標系でアライメントマーク14の座標(位置情報)が得られると、アライメントマーク14に対する第1の配線パターン21の相対的な位置が予め決まっているので、この相対的位置情報にしたがって、第1の配線パターン21の座標(位置情報)を算出することができる。こうして、第1の配線パターン21の位置情報(詳しくは、バンプ64と対向すべき部分(ランド)の位置情報)を取得することができ、半導体チップ60を搭載する位置情報を算出することができる。
そして、半導体チップ60を、搭載すべき位置の上方に配置する。続いて、配線基板1への半導体チップ60のフェースダウンボンディングを行う。フェースダウンボンディングでは、ボンディングツール72を介して、半導体チップ60を配線基板1に押圧し、バンプ64及び第1の配線パターン21を加熱する。バンプ64及び第1の配線パターン21は、金属接合又は図示しない異方性導電フィルム等を介して電気的に接続する。以上の工程を含むプロセスによって、半導体装置を製造することができる。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。さらに、本発明は、実施の形態で説明した技術的事項のいずれかを限定的に除外した内容を含む。あるいは、本発明は、上述した実施の形態から公知技術を限定的に除外した内容を含む。
図1(A)は、本発明の実施の形態に係る配線基板の一部断面図であり、図1(B)は、第2の面に形成された第2の配線パターンの、第1の面への正射影を示す図である。 図2(A)及び図2(B)は、本実施の形態に係る配線基板の変形例を示す図である。 図3(A)及び図3(B)は、本実施の形態に係る配線基板の変形例を示す図である。 図4は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
符号の説明
1…配線基板、 10…基板、 11…第1の面、 12…第2の面、 13…部分、 14…アライメントマーク、 15…部分、 21…第1の配線パターン、 22…第2の配線パターン、 30…絶縁層、 32…開口、 40…絶縁層、 50…絶縁層、 52…開口、 60…半導体チップ、 62…集積回路、 64…バンプ、 70…テーブル、 72…ボンディングツール、 80…撮像器、 82…光、 111…角部、 113…部分、 114…アライメントマーク、 115…部分、 122…正射影、 150…正射影、 211…角部、 213…部分、 214…アライメントマーク、 215…部分

Claims (5)

  1. 光透過性の基板と、
    前記基板の第1の面に形成されたアライメントマーク及び第1の配線パターンと、
    前記基板の第2の面に形成された第2の配線パターンと、
    を含み、
    前記第2の配線パターンは、前記第1の面への正射影が、前記アライメントマークの一対の部分に挟まれる状態で前記アライメントマークとオーバーラップするように形成されてなる配線基板。
  2. 請求項1に記載された配線基板において、
    前記アライメントマークは、多角形であり、
    前記第2の配線パターンは、前記正射影が前記アライメントマークの角部とオーバーラップするように形成されてなる配線基板。
  3. 請求項1に記載された配線基板において、
    前記アライメントマークは、多角形であり、
    前記第2の配線パターンは、前記正射影が前記アライメントマークの角部とオーバーラップしないように形成されてなる配線基板。
  4. 請求項1から3のいずれか1つに記載された配線基板において、
    前記基板の前記第2の面に形成された、前記第2の配線パターンの少なくとも一部を覆う絶縁層をさらに含み、
    前記絶縁層は、前記第1の面への正射影が前記アライメントマークとオーバーラップ及び接触のいずれもしないように形成されてなる配線基板。
  5. 配線基板と半導体チップとの相対的な位置合わせと、
    前記配線基板への前記半導体チップのフェースダウンボンディングと、
    を含み、
    前記配線基板は、
    光透過性の基板と、
    前記基板の第1の面に形成されたアライメントマーク及び第1の配線パターンと、
    前記基板の第2の面に形成された第2の配線パターンと、
    を含み、前記第2の配線パターンは、前記第1の面への正射影が、前記アライメントマークの一対の部分に挟まれる状態で前記アライメントマークとオーバーラップするように形成され、
    前記位置合わせは、
    前記基板の前記第1の面へ光を照射すること、
    前記アライメントマークで反射した前記光を検出すること、
    検出された前記光に基づいて前記アライメントマークを認識すること、及び、
    認識された前記アライメントマークの位置情報を使用して、予め設定された相対的位置情報に従って、前記半導体チップを配置すること、
    を含む半導体装置の製造方法。
JP2006049707A 2006-02-27 2006-02-27 配線基板及び半導体装置の製造方法 Expired - Fee Related JP4582338B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006049707A JP4582338B2 (ja) 2006-02-27 2006-02-27 配線基板及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006049707A JP4582338B2 (ja) 2006-02-27 2006-02-27 配線基板及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007227833A JP2007227833A (ja) 2007-09-06
JP4582338B2 true JP4582338B2 (ja) 2010-11-17

Family

ID=38549309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006049707A Expired - Fee Related JP4582338B2 (ja) 2006-02-27 2006-02-27 配線基板及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4582338B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61196593A (ja) * 1985-02-27 1986-08-30 株式会社日立製作所 印刷配線板
JPH0263185A (ja) * 1988-08-29 1990-03-02 Fuji Photo Optical Co Ltd 両面プリント基板
JPH0340461U (ja) * 1989-08-30 1991-04-18
JP2003142892A (ja) * 2001-11-05 2003-05-16 Toray Eng Co Ltd 実装方法および実装装置
JP2005340641A (ja) * 2004-05-28 2005-12-08 Nippon Mektron Ltd 可撓性回路基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61196593A (ja) * 1985-02-27 1986-08-30 株式会社日立製作所 印刷配線板
JPH0263185A (ja) * 1988-08-29 1990-03-02 Fuji Photo Optical Co Ltd 両面プリント基板
JPH0340461U (ja) * 1989-08-30 1991-04-18
JP2003142892A (ja) * 2001-11-05 2003-05-16 Toray Eng Co Ltd 実装方法および実装装置
JP2005340641A (ja) * 2004-05-28 2005-12-08 Nippon Mektron Ltd 可撓性回路基板

Also Published As

Publication number Publication date
JP2007227833A (ja) 2007-09-06

Similar Documents

Publication Publication Date Title
TWI630557B (zh) 取像模組及其製造方法
US9741875B2 (en) Sensor chip package structure and manufacturing method thereof
JP2007165696A (ja) 半導体装置及びその製造方法
CN105590926B (zh) 电子组件、电子模块、其制造方法以及电子装置
WO2018054315A1 (zh) 封装结构以及封装方法
US8384174B2 (en) Chip package
US10964839B2 (en) Manufacturing method of sensor chip package structure
US20150380359A1 (en) Semiconductor package including marking layer
TWI559464B (zh) 封裝模組及其基板結構
JP6384647B1 (ja) 電子部品、電子機器および電子部品の実装方法
JP2007123774A (ja) プリント回路板、電子機器、およびプリント回路板の製造方法
TWI651026B (zh) 指紋感測器用佈線基板
CN105845638A (zh) 电子封装结构
JP4862988B2 (ja) 配線基板及び半導体装置の製造方法
JP4582338B2 (ja) 配線基板及び半導体装置の製造方法
US10734435B2 (en) Image capturing module and manufacturing method thereof
TWM588205U (zh) 光學擋牆結構
JP7272046B2 (ja) 電子部品内蔵回路基板及びその製造方法
TWI291731B (en) Chip carrier and chip package structure thereof
JP2774739B2 (ja) 配線板、配線積層体およびその位置検出方法
KR100458641B1 (ko) Tab 테이프 제조용 노광기의 마스크 정렬 방법
KR102146481B1 (ko) 임베디드 인쇄회로기판
JP2015106657A (ja) 実装基板及び電子部品実装体
TWM473609U (zh) 立體電路封裝結構
JPS61130805A (ja) パツド位置検出装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080627

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100804

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100817

R150 Certificate of patent or registration of utility model

Ref document number: 4582338

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees