JP6384647B1 - 電子部品、電子機器および電子部品の実装方法 - Google Patents

電子部品、電子機器および電子部品の実装方法 Download PDF

Info

Publication number
JP6384647B1
JP6384647B1 JP2018530638A JP2018530638A JP6384647B1 JP 6384647 B1 JP6384647 B1 JP 6384647B1 JP 2018530638 A JP2018530638 A JP 2018530638A JP 2018530638 A JP2018530638 A JP 2018530638A JP 6384647 B1 JP6384647 B1 JP 6384647B1
Authority
JP
Japan
Prior art keywords
layer region
electronic component
insulating base
alignment mark
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018530638A
Other languages
English (en)
Other versions
JPWO2018155089A1 (ja
Inventor
伊藤　慎悟
慎悟 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6384647B1 publication Critical patent/JP6384647B1/ja
Publication of JPWO2018155089A1 publication Critical patent/JPWO2018155089A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

電子部品（１０１）は、複数の絶縁性基材（Ｌ１〜Ｌ４）等が積層され、積層方向に垂直な第１主面（Ｓ１）および第２主面（Ｓ２）を有し、これら複数の絶縁性基材のうち一つの絶縁性基材（Ｌ１）に、導体によるアライメントマーク（ＡＭ）が形成された積層体（１０）を備える。積層体（１０）は、アライメントマーク（ＡＭ）よりも第１主面（Ｓ１）側に位置する第１層領域（ＬＡ１）と、アライメントマーク（ＡＭ）よりも第２主面（Ｓ２）側に位置する第２層領域（ＬＡ２）とを有する。第１層領域（ＬＡ１）の絶縁性基材の透光性は第２層領域（ＬＡ２）の絶縁性基材の透光性より高い。また、アライメントマークの断面形状は、積層方向で第２主面（Ｓ２）側よりも第１主面（Ｓ１）側が大面積の台形状である。

Description

本発明は、絶縁性基材の積層体を備える電子部品、この電子部品が実装された電子機器およびその電子部品の実装方法に関する。
従来、回路基板の製造時、回路基板への部品実装時、または他の部材への回路基板の取付け時に、位置合わせ用のアライメントマークが回路基板に設けられることが多い。
アライメントマークを透過型で撮像するために、回路基板のアライメントマークの形成位置の透光性を高めたものが特許文献１に示されている。
特開２００３−３０４０４１号公報
特許文献１に示されているように、アライメントマークを挟みこむ絶縁性基材が全て透光性である場合、アライメントマークを透過型で検出することができるが、アライメントマークが形成される絶縁性基材の透光性が低い場合、反射型で検出する必要がある。
ところが、アライメントマークを導体パターンで形成した場合に、アライメントマークは他の配線パターン等と同じ厚みを有し、側面や上面のエッジでの光の反射もある。ここで、アライメントマークの側面や上面のエッジでの光の反射の例を図７に示す。この例では、電子部品の第１主面Ｓ１にアライメントマークが形成されている。画像センサが電子部品のアライメントマークを撮像する際、アライメントマークの側面や上面のエッジからの反射光（散乱光）を受けてしまう。このようにアライメントマークを反射型で検出する場合に、上記散乱光の影響を受けて、アライメントマークと絶縁性基材の境界を正確に検出することが困難な場合があった。
上述の課題は、回路基板だけでなく、電子部品一般に該当する事項である。
そこで、本発明の目的は、透光性の低い絶縁性基材を用いながらも、アライメントマークの位置検出精度を高めた電子部品、この電子部品が実装された電子機器およびその電子部品の実装方法を提供することにある。
（１）本発明の電子部品は、複数の絶縁性基材が積層され、積層方向に垂直な第１主面および第２主面を有し、これら複数の絶縁性基材のうち一つの絶縁性基材に、導体によるアライメントマークが形成された積層体を備える。積層体は、少なくとも積層方向に視たアライメントマークの形成範囲において、アライメントマークよりも第１主面側に位置する第１層領域と、アライメントマークよりも第２主面側に位置する第２層領域とを有する。そして、第１層領域の絶縁性基材の透光性は第２層領域の絶縁性基材の透光性より高く、アライメントマークの断面形状は、積層方向で第２主面側よりも第１主面側が大面積の台形状である、ことを特徴としている。
上記構成により、アライメントマークの大面積側（断面形状の台形の「下底」側となる面）をアライメント用の像として利用することにより、アライメントマークの側面での反射光が撮像されない。このことにより、アライメントマークの位置検出精度が高まる。また、アライメントマークは積層体の内部にあって、剥離し難いので、衝突や摩擦等の外力に対する耐性が高い。
（２）前記複数の絶縁性基材のうち、第１層領域の絶縁性基材は、第２層領域の絶縁性基材と同材料のものを含むことが好ましい。この構成により、同材料の絶縁性基材からなる積層体にアライメントマークを容易に形成できる。特に、アライメントマークの形成面に第２層領域の絶縁基材と異なる材質からなる保護膜を形成する場合に比べて、物性差や第２層領域と異なるプロセスを経由させる必要があることに起因した剥離、気泡の内包といったことが生じにくくでき、散乱光が発生しにくくできる。
（３）前記絶縁性基材には回路また回路の一部を形成する導体パターンが形成されていて、アライメントマークは導体パターンと同材料で構成されていることが好ましい。この構成により、アライメントマークを形成するための特別な材料でそのパターンを形成する必要がなく、また製造も容易となって、低コスト化が図れる。
（４）前記導体パターンおよびアライメントマークは、例えば、絶縁性基材に張り合わされた銅箔のエッチングによりパターンニングされたものである。この構成によれば、断面台形状のアライメントマークを容易に構成できる。
（５）前記第１層領域の絶縁性基材と第２層領域の絶縁性基材とは同材料で構成され、第１層領域の厚みは第２層領域の厚みより薄いことが好ましい。この構造により、各絶縁性基材が同一材料でありながら、第１層領域の透光性を第２層領域の透光性より容易に高められる。
（６）前記第２層領域が、この第２層領域の絶縁性基材と前記第１層領域の絶縁性基材とを接合させる接着層を含む場合、または、前記第２層領域の絶縁性基材同士を接合させる接着層を含む場合、接着層は第１層領域の絶縁性基材より透光率が低いことが好ましい。この構造により、各絶縁性基材が同一材料でありながら、第１層領域の透光性を第２層領域の透光性に比べ、相対的により容易に高められる。
（７）本発明の電子機器は、回路基板と、この回路基板に実装された電子部品とを備える。この電子部品は回路基板への実装用端子を有し、上記（１）から（６）のいずれかに記載の構造の電子部品である。
上記構成により、電子部品のアライメントマークが利用されて回路基板に高い位置精度で実装された電子機器が構成できる。
（８）本発明の、回路基板への電子部品の実装方法は、上記（１）から（６）のいずれかに記載の電子部品の回路基板への実装方法であり、電子部品のアライメントマークを、電子部品の第１主面側から視る反射法で検出し、当該検出した電子部品の位置に応じて、その電子部品を回路基板の規定位置へマウントする。
上記構成により、電子部品のアライメントマークが利用されて、回路基板に高い位置精度で電子部品が実装される。
本発明によれば、透光性の低い絶縁性基材を用いながらも、アライメントマークの位置検出精度を高めた電子部品が得られ、また、この電子部品が高い位置で回路基板に実装された電子機器が構成できる。
図１（Ａ）は第１の実施形態に係る電子部品１０１の平面図、図１（Ｂ）は、図１（Ａ）におけるＸ−Ｘ部分での電子部品１０１の断面図である。 図２（Ａ）（Ｂ）は一つの絶縁性基材Ｌ１に形成される導体パターンについて示す断面図である。 図３（Ａ）は、それぞれに導体パターンＣＰ１〜ＣＰ４が形成された絶縁性基材Ｌ１〜Ｌ４の積層前の断面図である。図３（Ｂ）は各導体パターンが形成された絶縁性基材Ｌ１〜Ｌ４が積層され、加熱プレスされた状態での断面図である。図３（Ｃ）は積層体１０にレジスト膜ＲＦが形成された状態での断面図である。 図４は、電子部品１０１を回路基板２０１へ実装する方法を示す図である。 図５は、回路基板２０１に電子部品１０１が実装された状態での断面図である。 図６（Ａ）は、第２の実施形態に係る電子部品１０２に含まれる絶縁性基材の積層前の状態での断面図である。図６（Ｂ）は絶縁性基材Ｌ１〜Ｌ３が積層され、加熱プレスされた状態での断面図である。図６（Ｃ）は積層体１０にレジスト膜ＲＦが形成された状態での断面図である。 図７は、積層体の表面にアライメントマークが形成されている場合の、アライメントマークの側面や上面のエッジでの光の反射の例を示す図である。
《第１の実施形態》
図１（Ａ）は第１の実施形態に係る電子部品１０１の平面図、図１（Ｂ）は、図１（Ａ）におけるＸ−Ｘ部分での電子部品１０１の断面図である。但し、図１（Ｂ）においては、隣接する絶縁性基材の仮想的な境界面を破線で表している。
本実施形態の電子部品１０１は、複数の絶縁性基材Ｌ１〜Ｌ４等が積層され、積層方向に垂直な第１主面Ｓ１および第２主面Ｓ２を有する積層体１０を備える。これら複数の絶縁性基材Ｌ１〜Ｌ４のうち、一つの絶縁性基材Ｌ１に、導体によるアライメントマークＡＭが形成されている。
積層体１０は、少なくとも積層方向（Ｚ軸方向）に視たアライメントマークＡＭの形成範囲において、アライメントマークＡＭよりも第１主面Ｓ１側に位置する第１層領域ＬＡ１と、アライメントマークＡＭよりも第２主面Ｓ２側に位置する第２層領域ＬＡ２とを有する。
積層体１０には導体パターンＣＰ１〜ＣＰ４が形成されている。また、この例では、積層体１０の第２主面Ｓ２にレジスト膜ＲＦが形成されている。
導体パターンＣＰ１，ＣＰ２，ＣＰ３は例えばコイルパターンや配線パターンである。導体パターンＣＰ４は実装用端子である。
アライメントマークＡＭは、平面形状が矩形枠状パターンと、その中心に配置された矩形パターンとで構成されている。
なお、図１（Ｂ）では表れていないが、積層体１０の内部には、異なる層に形成されている導体パターン同士を接続する層間接続導体も形成されている。
以降、この電子部品１０１の各部の構成および製造方法について順次説明する。
図２（Ａ）（Ｂ）は一つの絶縁性基材Ｌ１に形成される導体パターンについて示す断面図である。図２（Ｂ）は絶縁性基材Ｌ１の一方の面に導体パターンＣＰ１およびアライメントマークＡＭが形成された状態での断面図である。図２（Ａ）は導体パターンおよびアライメントマークの形成前の段階での断面図である。
絶縁性基材Ｌ１は、例えば銅箔ＣＦが張り付けられた液晶ポリマ（ＬＣＰ）等の熱可塑性樹脂シートである。この銅箔ＣＦをフォトリソグラフィによってパターンニングすることで、上記導体パターンＣＰ１およびアライメントマークＡＭを形成する。例えば、銅箔ＣＦの表面にフォトレジスト膜を塗布し、プリベークし、所定パターンの露光マスクを用いて露光し、現像し、ポストベークし、ウエットエッチングし、フォトレジスト膜を除去する。
上記エッチングの工程で、サイドエッチングされて、導体パターンＣＰ１およびアライメントマークＡＭの断面形状は、図２（Ｂ）に示すように、絶縁性基材Ｌ１の表面を「下底」とする台形状となる。他の絶縁性基材Ｌ２〜Ｌ４への導体パターンＣＰ２〜ＣＰ４の形成方法および材料も同様である。
図３（Ａ）は上記工程により、それぞれに導体パターンＣＰ１〜ＣＰ４が形成された絶縁性基材Ｌ１〜Ｌ４の積層前の断面図である。上述のとおり、絶縁性基材Ｌ１には導体パターンＣＰ１およびアライメントマークＡＭが形成されている。絶縁性基材Ｌ２には導体パターンＣＰ２が形成されていて、絶縁性基材Ｌ３には導体パターンＣＰ３が形成されていて、絶縁性基材Ｌ４には導体パターンＣＰ４が形成されていている。
図３（Ｂ）は各導体パターンが形成された絶縁性基材Ｌ１〜Ｌ４が積層され、加熱プレスされた状態での断面図である。但し、この図では、隣接する絶縁性基材の仮想的な境界面を破線で表している。このようにして積層体１０が形成される。
図３（Ｃ）は積層体１０にレジスト膜ＲＦが形成された状態での断面図である。このように、積層体１０の実装用端子ＣＰ４の形成面（第２主面Ｓ２）にソルダーレジストなどのレジスト膜ＲＦを塗布形成することによって、図１（Ａ）（Ｂ）に示した電子部品１０１が構成される。
上記実装用端子ＣＰ４の表面には、Ni/AuやNi/Sn等のめっき膜が付与されてもよい。
なお、図３（Ａ）（Ｂ）（Ｃ）では、単一の電子部品の、且つその一部について図示したが、実際的には、集合基板状態で製造され、最後の工程で個片に分割されることで、多数の電子部品が同時に製造される。
図４は、上記電子部品１０１を回路基板２０１へ実装する方法を示す図である。回路基板２０１には、回路基板側端子（パッド）２１が形成されていて、その表面にクリームはんだが塗布形成されている。この回路基板２０１は規定の位置に固定されていて、画像センサ１は電子部品１０１のアライメントマークＡＭのＸ−Ｙ面方向の位置を検出する。
画像センサ１は、電子部品１０１のアライメントマークＡＭを、電子部品１０１の第１主面Ｓ１側から視る反射法で検出し、当該検出した電子部品１０１の位置に応じて、その電子部品１０１を回路基板２０１の規定位置へマウントする。すなわち、電子部品１０１の実装用端子ＣＰ４が回路基板側端子２１の位置に一致するように、回路基板２０１上に電子部品１０１がマウントされる。
図５は、回路基板２０１に電子部品１０１が実装された状態での断面図である。上記マウントの後、リフローはんだ工程によって、電子部品１０１の実装用端子ＣＰ４は回路基板２０１の回路基板側端子２１にはんだ付けされる。これにより、電子機器３０１が構成される。
積層体１０の第１層領域ＬＡ１の絶縁性基材の透光性（「透光率」ではなく「透光性」。）は第２層領域ＬＡ２の絶縁性基材の透光性より高いので、積層体１０内部のアライメントマークＡＭが高コントラストで撮像できる。また、アライメントマークＡＭの断面形状は、積層方向（Ｚ軸方向）で第２主面Ｓ２側よりも第１主面Ｓ１側が大面積の台形状であるので、アライメントマークＡＭの側面や上面のエッジでの散乱光が撮像されない。このことにより、アライメントマークＡＭの位置を高精度に検出できる。
《第２の実施形態》
第２の実施形態では、接着層を含む積層体を備える電子部品の例を示す。
図６（Ａ）は、第２の実施形態に係る電子部品１０２に含まれる絶縁性基材の積層前の状態での断面図である。絶縁性基材Ｌ１には導体パターンＣＰ１およびアライメントマークＡＭが形成されている。絶縁性基材Ｌ２は接着層である。絶縁性基材Ｌ３の一方面には導体パターンＣＰ２が形成されていて、他方面には導体パターンＣＰ３，ＣＰ４が形成されている。
図６（Ｂ）は上記絶縁性基材Ｌ１〜Ｌ３が積層され、加熱プレスされた状態での断面図である。絶縁性基材Ｌ１，Ｌ３は、接着層である絶縁性基材Ｌ２を介して接着される。このようにして積層体１０が形成される。
図６（Ｃ）は積層体１０にレジスト膜ＲＦが形成された状態での断面図である。このように、積層体１０の実装用端子ＣＰ４の形成面（第２主面Ｓ２）にソルダーレジストなどのレジスト膜ＲＦを塗布形成することによって、電子部品１０２が構成される。
積層体１０は、アライメントマークＡＭよりも第１主面Ｓ１側に位置する第１層領域ＬＡ１と、アライメントマークＡＭよりも第２主面Ｓ２側に位置する第２層領域ＬＡ２とを有する。接着層としての絶縁性基材Ｌ２は透光率の低い材料で構成されている。そのため、積層体１０の第１層領域ＬＡ１の絶縁性基材の透光性は第２層領域ＬＡ２の絶縁性基材の透光性より相対的に高い。
本実施形態においても、積層体１０内部のアライメントマークＡＭを高コントラストで撮像できる。また、アライメントマークＡＭの断面形状は、積層方向（Ｚ軸方向）で第２主面Ｓ２側よりも第１主面Ｓ１側が大面積の台形状であるので、アライメントマークＡＭの側面や上面のエッジでの散乱光が撮像されない。このことにより、アライメントマークＡＭの位置を高精度に検出できる。
図６（Ａ）、図６（Ｂ）、図６（Ｃ）では、第２層領域の絶縁性基材Ｌ３と第１層領域の絶縁性基材Ｌ１とを接合する接着層を第２層領域に形成した例を示したが、第２層領域に、この第２層領域に存在する絶縁性基材同士を接合する接着層を備える場合にも同様に適用できる。つまり、その場合も接着層の透光率を第１基材の絶縁性基材の透光率より低くすることで、第１層領域の透光性を第２層領域の透光性に比べ、相対的により容易に高められる。
《他の実施形態》
図１（Ａ）等では、平面形状が矩形枠状パターンと、その中心に配置された矩形パターンとで構成されるアライメントマークＡＭを示したが、十字形状、複十字形状、Ｌ字形状、クロスハッチ形状、矩形、円形等、各種形状のパターンを用いることができ、いずれも同様の作用効果を奏する。
以上に示した実施形態では、銅箔をウエットエッチングによりパターンニングすることで導体パターンを形成したが、アライメントマークの断面形状が、積層方向で第２主面側よりも第１主面側が大面積の台形状であれば、その他のパターン形成法によっても同様の作用効果を奏する。
以上に示した各実施形態では、実装用端子が積層体の第２主面に形成された電子部品を例示したが、積層体の第１主面に実装用端子が形成されている電子部品についても同様に適用できる。
図１（Ａ）（Ｂ）、図６（Ａ）（Ｂ）（Ｃ）等では、電子部品の一部について図示したが、上記第１層領域ＬＡ１、第２層領域ＬＡ２は、少なくとも積層方向に視たアライメントマークＡＭの形成範囲において当てはまればよい。積層方向に視たアライメントマークＡＭの形成範囲外については、上記第１層領域ＬＡ１および第２層領域ＬＡ２の区別は特に不要である。
ＡＭ…アライメントマーク
ＣＦ…銅箔
ＣＰ１〜ＣＰ４…導体パターン
ＣＰ４…実装用端子
Ｌ１〜Ｌ４…絶縁性基材
ＬＡ１…第１層領域
ＬＡ２…第２層領域
ＲＦ…レジスト膜
ＳＯ…はんだ
Ｓ１…第１主面
Ｓ２…第２主面
１…画像センサ
１０…積層体
２１…回路基板側端子
１０１，１０２…電子部品
２０１…回路基板
３０１…電子機器

Claims (8)

  1. 複数の絶縁性基材が積層され、積層方向に垂直な第１主面および第２主面を有し、前記複数の絶縁性基材のうち一つの絶縁性基材に、導体によるアライメントマークが形成された積層体を備え、
    前記積層体は、少なくとも前記積層方向に視た前記アライメントマークの形成範囲において、前記アライメントマークよりも前記第１主面側に位置する第１層領域と、前記アライメントマークよりも前記第２主面側に位置する第２層領域とを有し、
    前記第１層領域の前記絶縁性基材の透光性は前記第２層領域の前記絶縁性基材の透光性より高く、
    前記アライメントマークの断面形状は、前記積層方向で前記第２主面側よりも前記第１主面側が大面積の台形状である、
    電子部品。
  2. 前記複数の絶縁性基材のうち、前記第１層領域の絶縁性基材は、前記第２層領域の絶縁性基材と同材料のものを含む、請求項１に記載の電子部品。
  3. 前記絶縁性基材には回路また回路の一部を形成する導体パターンが形成されていて、前記アライメントマークは前記導体パターンと同材料で構成されている、請求項１または２に記載の電子部品。
  4. 前記導体パターンおよび前記アライメントマークは、前記絶縁性基材に張り合わされた銅箔のエッチングによりパターンニングされたものである、請求項３に記載の電子部品。
  5. 前記第１層領域の絶縁性基材と前記第２層領域の絶縁性基材とは同材料で構成され、前記第１層領域の厚みは前記第２層領域の厚みより薄い、請求項１から４のいずれかに記載の電子部品。
  6. 前記第２層領域は、当該第２層領域の絶縁性基材と前記第１層領域の絶縁性基材とを接合させる接着層、または前記第２層領域の絶縁性基材同士を接合させる接着層を含み、前記接着層は前記第１層領域の絶縁性基材より透光率が低い、請求項１から４のいずれかに記載の電子部品。
  7. 請求項１から６のいずれかに記載の電子部品は回路基板への実装用端子を有し、
    前記回路基板と当該回路基板に実装された前記電子部品とを備える、
    電子機器。
  8. 請求項１から６のいずれかに記載の電子部品の前記アライメントマークを、前記第１主面側から視る反射法で検出し、当該検出した前記電子部品の位置に応じて、前記電子部品を回路基板の規定位置へマウントする、回路基板への電子部品の実装方法。
JP2018530638A 2017-02-23 2018-01-30 電子部品、電子機器および電子部品の実装方法 Active JP6384647B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017032504 2017-02-23
JP2017032504 2017-02-23
PCT/JP2018/002823 WO2018155089A1 (ja) 2017-02-23 2018-01-30 電子部品、電子機器および電子部品の実装方法

Publications (2)

Publication Number Publication Date
JP6384647B1 true JP6384647B1 (ja) 2018-09-05
JPWO2018155089A1 JPWO2018155089A1 (ja) 2019-02-28

Family

ID=63252628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018530638A Active JP6384647B1 (ja) 2017-02-23 2018-01-30 電子部品、電子機器および電子部品の実装方法

Country Status (4)

Country Link
US (1) US10772216B2 (ja)
JP (1) JP6384647B1 (ja)
CN (1) CN209572247U (ja)
WO (1) WO2018155089A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7283481B2 (ja) * 2018-10-04 2023-05-30 株式会社村田製作所 積層体及びその製造方法
JP7400821B2 (ja) 2019-08-08 2023-12-19 株式会社村田製作所 伝送線路の製造方法及び伝送線路
JP7128857B2 (ja) * 2020-06-02 2022-08-31 Ｆｉｃｔ株式会社 回路基板、回路基板の製造方法及び電子機器

Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54109172A (en) * 1978-02-16 1979-08-27 Nippon Electric Co Method of producing circuit board for watches
JPS54132773A (en) * 1978-04-06 1979-10-16 Nippon Electric Co Ceramic substrate for hybrid thin film integrated cirucit
JPS6188525A (ja) * 1984-10-08 1986-05-06 Oki Electric Ind Co Ltd 集積回路の製造方法
JPH0254266U (ja) * 1988-10-11 1990-04-19
JPH02224184A (ja) * 1989-02-27 1990-09-06 Taiyo Yuden Co Ltd 混成集積回路基板の位置検出方法
JPH11261243A (ja) * 1998-03-12 1999-09-24 Ibiden Co Ltd 多層プリント配線板
JPH11284292A (ja) * 1998-03-30 1999-10-15 Mitsubishi Electric Corp フレキシブルプリント配線基板およびその接続方法および接続体
JP2000165039A (ja) * 1998-11-26 2000-06-16 Nippon Carbide Ind Co Inc プリント配線板の製造方法
JP2002118363A (ja) * 2000-10-12 2002-04-19 Nippon Avionics Co Ltd 多層プリント配線板およびその製造方法
JP2003304041A (ja) * 2002-04-12 2003-10-24 Shindo Denshi Kogyo Kk 回路基板および回路基板の製造方法
JP2004193504A (ja) * 2002-12-13 2004-07-08 Kyocera Corp 多数個取り配線基板
JP3105790U (ja) * 2004-06-09 2004-11-25 日本メクトロン株式会社 プリント回路基板
JP2005057201A (ja) * 2003-08-07 2005-03-03 Denso Corp 位置決めマークの配置構造及び認識方法、位置決めマークを有するプリント基板及びその製造方法
JP2006024699A (ja) * 2004-07-07 2006-01-26 Cmk Corp 多層プリント配線板の製造方法
JP2007019280A (ja) * 2005-07-08 2007-01-25 Fuji Electric Fa Components & Systems Co Ltd 位置認識マークおよび位置認識マーク付きプリント基板
JP2008159819A (ja) * 2006-12-22 2008-07-10 Tdk Corp 電子部品の実装方法、電子部品内蔵基板の製造方法、及び電子部品内蔵基板
JP2008227309A (ja) * 2007-03-14 2008-09-25 Shinko Electric Ind Co Ltd 配線基板およびその製造方法
JP2010021293A (ja) * 2008-07-09 2010-01-28 Nec Electronics Corp 半導体装置および半導体装置の製造方法
JP2012059756A (ja) * 2010-09-06 2012-03-22 Nitto Denko Corp 配線回路基板およびその製造方法
JP2012080004A (ja) * 2010-10-05 2012-04-19 Nikon Corp 露光装置、デバイス製造方法及び基板
JP2013037727A (ja) * 2011-08-03 2013-02-21 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブおよび支持枠付サスペンション用基板
JP2014017035A (ja) * 2012-07-09 2014-01-30 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブおよびサスペンション用基板の製造方法
US20140146166A1 (en) * 2012-11-26 2014-05-29 Moon Kyu SHIN Apparatus and method for aligning display substrate

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3258221B2 (ja) * 1995-12-26 2002-02-18 沖電気工業株式会社 位置合わせ用の認識マークおよびその形成方法、認識マークおよび発光部の形成の兼用マスク、位置合わせ用の認識マークを用いた位置合わせ方法
US6237218B1 (en) * 1997-01-29 2001-05-29 Kabushiki Kaisha Toshiba Method and apparatus for manufacturing multilayered wiring board and multi-layered wiring board
EP1259103B1 (en) * 2000-02-25 2007-05-30 Ibiden Co., Ltd. Multilayer printed wiring board and method for producing multilayer printed wiring board
TW200746964A (en) * 2006-01-27 2007-12-16 Ibiden Co Ltd Method of manufacturing printed wiring board
US7588993B2 (en) * 2007-12-06 2009-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment for backside illumination sensor
WO2009118950A1 (ja) * 2008-03-27 2009-10-01 イビデン株式会社 多層プリント配線板の製造方法
JP2015185564A (ja) * 2014-03-20 2015-10-22 イビデン株式会社 プリント配線板及びプリント配線板の製造方法

Patent Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54109172A (en) * 1978-02-16 1979-08-27 Nippon Electric Co Method of producing circuit board for watches
JPS54132773A (en) * 1978-04-06 1979-10-16 Nippon Electric Co Ceramic substrate for hybrid thin film integrated cirucit
JPS6188525A (ja) * 1984-10-08 1986-05-06 Oki Electric Ind Co Ltd 集積回路の製造方法
JPH0254266U (ja) * 1988-10-11 1990-04-19
JPH02224184A (ja) * 1989-02-27 1990-09-06 Taiyo Yuden Co Ltd 混成集積回路基板の位置検出方法
JPH11261243A (ja) * 1998-03-12 1999-09-24 Ibiden Co Ltd 多層プリント配線板
JPH11284292A (ja) * 1998-03-30 1999-10-15 Mitsubishi Electric Corp フレキシブルプリント配線基板およびその接続方法および接続体
JP2000165039A (ja) * 1998-11-26 2000-06-16 Nippon Carbide Ind Co Inc プリント配線板の製造方法
JP2002118363A (ja) * 2000-10-12 2002-04-19 Nippon Avionics Co Ltd 多層プリント配線板およびその製造方法
JP2003304041A (ja) * 2002-04-12 2003-10-24 Shindo Denshi Kogyo Kk 回路基板および回路基板の製造方法
JP2004193504A (ja) * 2002-12-13 2004-07-08 Kyocera Corp 多数個取り配線基板
JP2005057201A (ja) * 2003-08-07 2005-03-03 Denso Corp 位置決めマークの配置構造及び認識方法、位置決めマークを有するプリント基板及びその製造方法
JP3105790U (ja) * 2004-06-09 2004-11-25 日本メクトロン株式会社 プリント回路基板
JP2006024699A (ja) * 2004-07-07 2006-01-26 Cmk Corp 多層プリント配線板の製造方法
JP2007019280A (ja) * 2005-07-08 2007-01-25 Fuji Electric Fa Components & Systems Co Ltd 位置認識マークおよび位置認識マーク付きプリント基板
JP2008159819A (ja) * 2006-12-22 2008-07-10 Tdk Corp 電子部品の実装方法、電子部品内蔵基板の製造方法、及び電子部品内蔵基板
JP2008227309A (ja) * 2007-03-14 2008-09-25 Shinko Electric Ind Co Ltd 配線基板およびその製造方法
JP2010021293A (ja) * 2008-07-09 2010-01-28 Nec Electronics Corp 半導体装置および半導体装置の製造方法
JP2012059756A (ja) * 2010-09-06 2012-03-22 Nitto Denko Corp 配線回路基板およびその製造方法
JP2012080004A (ja) * 2010-10-05 2012-04-19 Nikon Corp 露光装置、デバイス製造方法及び基板
JP2013037727A (ja) * 2011-08-03 2013-02-21 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブおよび支持枠付サスペンション用基板
JP2014017035A (ja) * 2012-07-09 2014-01-30 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブおよびサスペンション用基板の製造方法
US20140146166A1 (en) * 2012-11-26 2014-05-29 Moon Kyu SHIN Apparatus and method for aligning display substrate

Also Published As

Publication number Publication date
CN209572247U (zh) 2019-11-01
JPWO2018155089A1 (ja) 2019-02-28
WO2018155089A1 (ja) 2018-08-30
US10772216B2 (en) 2020-09-08
US20190090359A1 (en) 2019-03-21

Similar Documents

Publication Publication Date Title
US9899235B2 (en) Fabrication method of packaging substrate
JP6384647B1 (ja) 電子部品、電子機器および電子部品の実装方法
JP5115573B2 (ja) 接続用パッドの製造方法
KR101477818B1 (ko) 배선 회로 기판 및 그 제조 방법
JP5715237B2 (ja) フレキシブル多層基板
WO2016117122A1 (ja) 配線板の製造方法、および配線板
TW201417640A (zh) 電路板及其製作方法
TWI637666B (zh) 電路板及電路板製作方法
JP4721651B2 (ja) 表示装置
US10188000B2 (en) Component mounting board
JPH06350230A (ja) プリント配線基板及びその製造方法
CN112492777B (zh) 电路板及其制作方法
KR101130608B1 (ko) 반도체 패키지 및 그 제조방법
WO2021100471A1 (ja) 配線回路基板
JP2007189202A (ja) 回路基板の製造方法
JP5857632B2 (ja) 回路基板、回路基板の製造方法及び電子装置
RU2575641C2 (ru) Способ изготовления радиоэлектронных узлов
CN117202474A (zh) 电路板、应用其的显示装置、及显示装置的制作方法
JPS60100496A (ja) プリント配線板
JP4473847B2 (ja) フレキシブル配線回路基板およびその製造方法
JPH0278253A (ja) 多層プラスチックチップキャリア
JP2004228353A (ja) 配線基板及びその製造方法、積層配線基板、半導体装置、回路基板並びに電子機器
KR20090093673A (ko) 인쇄회로기판의 제조방법
JP2004228492A (ja) 多層基板、多層基板用基材およびその製造方法
JP2018174236A (ja) 多層回路基板構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180611

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180611

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180723

R150 Certificate of patent or registration of utility model

Ref document number: 6384647

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150