JP2003304041A - 回路基板および回路基板の製造方法 - Google Patents

回路基板および回路基板の製造方法

Info

Publication number
JP2003304041A
JP2003304041A JP2002110320A JP2002110320A JP2003304041A JP 2003304041 A JP2003304041 A JP 2003304041A JP 2002110320 A JP2002110320 A JP 2002110320A JP 2002110320 A JP2002110320 A JP 2002110320A JP 2003304041 A JP2003304041 A JP 2003304041A
Authority
JP
Japan
Prior art keywords
circuit board
insulating base
alignment mark
wiring pattern
transparent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002110320A
Other languages
English (en)
Other versions
JP3492350B2 (ja
Inventor
Katsuyoshi Kobayashi
克義 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindo Denshi Kogyo KK
Original Assignee
Shindo Denshi Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindo Denshi Kogyo KK filed Critical Shindo Denshi Kogyo KK
Priority to JP2002110320A priority Critical patent/JP3492350B2/ja
Priority to PCT/JP2003/003964 priority patent/WO2003088724A1/ja
Priority to KR1020047012733A priority patent/KR100594837B1/ko
Priority to CNB03808189XA priority patent/CN1309281C/zh
Priority to TW092107653A priority patent/TW591987B/zh
Publication of JP2003304041A publication Critical patent/JP2003304041A/ja
Application granted granted Critical
Publication of JP3492350B2 publication Critical patent/JP3492350B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 回路基板の光透過性を向上してアライメント
マークの位置を確実に確認可能とし、電子部品を正確に
実装できるようにする。 【解決手段】 先ず、可撓性を有し、テープ状で透明ま
たは半透明の絶縁ベース１１にスプロケットホール１２
およびデバイスホール１４を形成する。次に、絶縁ベー
スの表面に導電体をラミネートし導電層を形成する。次
いで、その導電層の所望の個所をエッチングして配線パ
ターン１３およびアライメントマーク１５を形成する。
次いで、配線パターンの端子部分およびアライメントマ
ーク以外の個所にソルダーレジスト層１６を形成する。
最後に、アライメントマークの周りで絶縁ベース上に、
回路基板の表裏に光を透過して、アライメントマークの
位置を確認し得るように、その表面が透明または半透明
の透明層１７を形成し、回路基板を得る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、電子部品を実装
する回路基板およびそのような回路基板の製造方法に関
する。特に、配線パターンを微細化するとともに高集積
化した回路基板およびそのような回路基板の製造方法に
関する。
【０００２】
【従来の技術】従来、回路基板は、例えば以下の工程に
より製造していた。先ず、可撓性を有し、テープ状で透
明または半透明の絶縁ベースにスプロケットホールおよ
びデバイスホールを設ける。次に、絶縁ベースの表面に
銅箔をラミネートする。次いで、その銅箔の所望の個所
をエッチングして配線パターンおよびアライメントマー
クを形成する。次に、配線パターンの端子部分およびア
ライメントマーク以外の個所にソルダーレジスト層を形
成し、回路基板を得る。
【０００３】次に、回路基板の裏面側に設ける光源より
光を当て、透過した光を、表面側に設ける受光素子で受
光して、上記したアライメントマークの位置を確認する
ことにより、回路基板の端子部分の位置を認識して、そ
の回路基板に電子部品を実装する。
【０００４】最後に、電子部品を樹脂により封止してか
ら、配線パターンのひとつひとつを打ち抜いて、回路基
板パッケージを得ていた。
【０００５】ところで、近年、電子機器が小型化するの
に伴い、回路基板パッケージの大きさも小型化すること
が要望される。その要望を満たすため、回路基板の配線
パターンも微細化するとともに高集積化することが必要
となる。配線パターンを微細化するとともに高集積化す
ると、配線パターンの端子間隔および端子幅が狭くな
り、絶縁ベースと配線パターンとの接着面積が少なくな
るため、絶縁ベースから配線パターンが剥離する場合が
あり問題となっていた。
【０００６】そこで、その問題を解決するため、絶縁ベ
ースの配線パターンを形成する面を粗くして、接着面積
を増やすことにより、絶縁ベースと配線パターンとの密
着性を向上していた。
【０００７】
【発明が解決しようとする課題】しかし、そのように絶
縁ベースと配線パターンとの密着性を向上した回路基板
に、上記したように電子部品を実装する場合、図８に示
すように、絶縁ベース２の裏面側より当てた光１が、絶
縁ベース２の表面を透過する際、その表面を粗くしてい
るため、屈折または反射し、光が散乱することとなる。
よって、受光素子によりアライメントマーク３の位置を
確認できず、例えば回路基板の端子部分の位置を認識で
きないため、回路基板に電子部品を実装することができ
ず問題となっていた。
【０００８】そこで、この発明の第１の目的は、回路基
板において、回路基板の光透過性を向上してアライメン
トマークの位置を確実に確認可能とし、電子部品を正確
に実装できるようにすることにある。
【０００９】この発明の第２の目的は、回路基板におい
て、工程数を減らしてコストの低減を図るとともに、回
路基板の光透過性を向上してアライメントマークの位置
を確実に確認可能とし、電子部品を正確に実装できるよ
うにすることにある。
【００１０】この発明の第３の目的は、回路基板におい
て、回路基板の光透過性を一層向上してアライメントマ
ークの位置を確実に確認可能とし、電子部品を正確に実
装できるようにすることにある。
【００１１】この発明の第４の目的は、回路基板の製造
方法において、回路基板の光透過性を向上してアライメ
ントマークの位置を確実に確認可能とし、電子部品を正
確に実装できるようにすることにある。
【００１２】
【課題を解決するための手段】そのため、請求項１に係
る発明は、上記第１の目的を達成すべく、透明または半
透明の絶縁ベース上に、配線パターンおよびアライメン
トマークが形成される回路基板において、アライメント
マークの周りで絶縁ベース上に、回路基板の表裏に光を
透過して、アライメントマークの位置を確認し得るよう
に透明層が形成されることを特徴とする。
【００１３】請求項２に係る発明は、上記第２の目的を
達成すべく、請求項１に記載の回路基板において、配線
パターンを保護するためのソルダーレジスト層をアライ
メントマークの位置にも設けて、そのソルダーレジスト
層で透明層が形成されることを特徴とする。
【００１４】請求項３に係る発明は、上記第３の目的を
達成すべく、請求項１または２に記載の回路基板におい
て、透明層の表面が平滑に形成されることを特徴とす
る。
【００１５】請求項４に係る発明は、上記第４の目的を
達成すべく、回路基板の製造方法において、透明または
半透明の絶縁ベース上に、配線パターンおよびアライメ
ントマークを形成してから、アライメントマークの周り
で絶縁ベース上に、回路基板の表裏に光を透過して、ア
ライメントマークの位置を確認し得るように透明層を形
成することを特徴とする。
【００１６】
【発明の実施の形態】以下、図面を参照しつつ、この発
明の実施の形態につき説明する。図１には、この発明に
よる回路基板の製造方法の一例を示す。
【００１７】準備として、可撓性を有し、テープ状で透
明または半透明の絶縁ベースを用意する。その絶縁ベー
スの表面は、後述する配線パターンとの密着性を向上す
るため、粗くしている。
【００１８】その絶縁ベースの材料としては、例えばポ
リイミド系樹脂、エポキシ系樹脂、液晶ポリマまたはそ
れらを含む樹脂などを用いる。
【００１９】先ず、金型でパンチングして、その絶縁ベ
ースに、スプロケットホールおよびデバイスホールなど
を設ける（パンチ工程）。
【００２０】次に、その絶縁ベースの表面に、導電体例
えば銅箔をラミネート法により貼着し、導電層を形成す
る（導電層形成工程）。
【００２１】次いで、その導電層の所望の個所をエッチ
ングして、配線パターンおよびアライメントマークを形
成する（配線パターン形成工程）。
【００２２】それらの配線パターンおよびアライメント
マークを形成するには、例えば、導電層の表面にレジス
トを塗布した後、そのレジストに所望の配線パターンお
よびアライメントマークを露光・現像により焼き付け、
それにより硬化したレジストをマスキング材とし、硬化
していないレジストを除去する。その後、例えば塩化第
二鉄のエッチング溶液に浸漬し、マスキング材のない個
所の導電層を溶出する。すると、絶縁ベースの表面に
は、マスキング材のある個所の導電層が残り、その後、
そのマスキング材を導電層から剥離する（サブトラクテ
ィブ法）。これにより、配線パターンおよびアライメン
トマークが得られる。
【００２３】上記した工程を経ると、例えば図２に示す
ように、絶縁ベース１１の両側に、スプロケットホール
１２が形成され、絶縁ベース１１の表面に、配線パター
ン１３が形成され、その配線パターン１３の例えばほぼ
中央に、矩形状のデバイスホール１４が設けられ、その
デバイスホール１４の各コーナー近傍に、十字形状のア
ライメントマーク１５が形成される。
【００２４】なお、そのアライメントマーク１５は、容
易に形成することができ、かつ認識しやすい形状である
ことが好ましい。したがって、上記した十字の他に、円
などの形状としてもよい。
【００２５】次に、絶縁ベース１１の表面で、その配線
パターン１３の端子部分およびアライメントマーク１５
以外の個所に、ソルダーレジストを塗布してから、例え
ば熱処理や紫外線処理を施して硬化し、図３に示すよう
に、配線パターン１３を保護するためのソルダーレジス
ト層１６を形成する（ソルダーレジスト層形成工程）。
なお、露光現像型のソルダーレジストでは、完全に硬化
させる前に露光現像、仮乾燥などの工程が加わる。
【００２６】次に、アライメントマーク１５の周りで絶
縁ベース１１の表面に、回路基板の表裏に光を透過し
て、アライメントマークの位置を確認し得るように透明
層１７を形成し（透明層形成工程）、図４に示すように
回路基板とする。
【００２７】なお、その透明層１７の材料には、透明ま
たは半透明の樹脂、例えば、ポリイミド系樹脂、エポキ
シ系樹脂、ウレタン系樹脂、アクリル系樹脂およびそれ
らの複数を含む樹脂などがある。
【００２８】また、その透明層１７を形成する方法に
は、例えば液状の樹脂を塗布してから、その樹脂を硬化
する方法、またはフィルム状の硬化した樹脂を貼着する
方法などがある。
【００２９】次に、そのような回路基板において、例え
ば図５に示すように、その回路基板１８の裏面側に所望
の間隔で設けた複数の光源１９より光を当て、透過した
光を、表面側に所望の間隔で設けた複数の受光素子２０
で受光して、アライメントマーク１５の位置を確認す
る。
【００３０】このとき、上記したように、アライメント
マーク１５の周りで絶縁ベース１１の表面に、回路基板
の表裏に光を透過して、アライメントマーク１５の位置
を確認し得るように透明層１７を形成し、図６に示すよ
うに、絶縁ベース１１と透明層１７との境界面および透
明層１７の表面での光の散乱を防ぐため、例えばアライ
メントマーク１５の周りに当てる光は、回路基板１８を
透過する際、散乱せずに透過することができる。
【００３１】一方、例えばアライメントマーク１５に当
てる光は、そのアライメントマーク１５により遮断され
る。
【００３２】よって、その光が遮断された個所は、影と
して認識され、その影からアライメントマーク１５の位
置を確認する。
【００３３】そして、図５に示すように、回路基板１８
の上方に設置した電子部品２１または回路基板１８の一
方を移動し、もしくは電子部品２１および回路基板１８
の双方を移動して、アライメントマーク１５が所望の位
置となったとき、回路基板１８のデバイスホールに電子
部品２１を搭載してから、電子部品２１の端子と配線パ
ターン１３の端子部分とを接続して、電子部品２１を回
路基板１８に自動加工で実装する（実装工程）。
【００３４】なお、図５では、回路基板１８の表面に配
線パターンを形成し、電子部品２１を回路基板１８の上
方から取り付ける例を示したが、回路基板１８の裏面に
配線パターンを形成し、電子部品を回路基板１８の下方
から取り付けてもよい。さらに、回路基板１８の裏面ま
たは両面に配線パターンを形成し、電子部品２１を回路
基板１８の上方または下方から取り付けてもよい。
【００３５】また、回路基板１８の裏面側に光源１９を
設け、表面側に受光素子２０を設ける例を示したが、そ
れらの設ける位置を逆にしてもよい。
【００３６】次いで、図１に示すように、電子部品２１
を実装後、その電子部品２１を樹脂により封止する（封
止工程）。
【００３７】最後に、配線パターン１３のひとつひとつ
を打ち抜いて（打ち抜き工程）、回路基板パッケージを
得る。
【００３８】なお、上述には、アライメントマーク１５
の位置を確認することを利用して、回路基板１８のデバ
イスホールに電子部品２１を搭載してから、電子部品２
１の端子と配線パターン１３の端子部分とを接続して、
電子部品２１を回路基板１８に自動加工で実装する例を
示したが、その利用方法はこれに限られない。例えば、
アライメントマーク１５の位置を確認することを利用し
て、配線パターン１３の端子部分に半田ボールを形成す
ること、その半田ボールと他の電子部品とを接続するこ
と、または配線パターン１３の端子部分と電子部品の端
子とを接続するワイヤボンディングなどにも利用でき
る。
【００３９】さらに、上述には、配線パターン１３とア
ライメントマーク１５とをそれぞれ別に設ける例を示し
たが、配線パターンの一部をアライメントマークとして
用い、回路基板の位置を確認してもよい。
【００４０】ところで、上述には、テープ状の絶縁ベー
ス１１を用意する例を示したが、板状のものを用意して
もよい。
【００４１】また、上述には、パンチ工程において、テ
ープ状の絶縁ベース１１にスプロケットホール１２を設
ける例を示したが、板状の絶縁ベースを用いる場合には
それを設ける必要はない。さらに、電子部品を搭載する
穴として、デバイスホール１４を設ける例を示したが、
電子部品を実装しない場合、それを設ける必要はない。
さらにまた、スプロケットホール１２およびデバイスホ
ール１４を設ける例を示したが、他の穴を設けてもよ
い。
【００４２】またさらに、上述には、導電層形成工程に
おいてラミネート法を用いたが、導電層（例えば銅箔）
にワニスまたはペースト状の絶縁ベース剤をコートして
絶縁ベースを形成するキャスティング法を用いてもよい
し、絶縁ベースにスパッタリングなどで導電処理をして
から、その表面に導電層（例えば銅箔）をめっき付けす
るメタライジング法を用いてもよい。
【００４３】さらにまた、上述には、配線パターン形成
工程においてサブトラクティブ法を用いたが、スパッタ
リングなどで導電処理をした絶縁ベースを、露光現像型
メッキレジストでマスキングし、銅メッキ法により、所
望の配線パターンを形成するアディティブ法を用いても
よい。
【００４４】またさらに、通常、ソルダーレジスト層形
成工程の前、後または前後の両方に、金、すずまたは半
田などで、配線パターン１３の端子部分をメッキして外
観を整える。
【００４５】さらにまた、実装工程において、光源１９
および受光素子２０を複数としたが、単数のものでもよ
い。
【００４６】ところで、図７に示すように、ソルダーレ
ジストとして、透明または半透明の材料を用い、配線パ
ターン１３を保護するためのソルダーレジスト層をアラ
イメントマーク１５の位置にも設けて、そのソルダーレ
ジスト層で透明層１７を形成してもよい。
【００４７】さらに、透明層１７の表面を平滑に形成し
てもよい。すると、透明層１７の表面での光の散乱を防
いで、アライメントマーク１５の周囲の光透過性を一層
向上することができる。
【００４８】またさらに、絶縁ベース１１と透明層１７
との屈折率が、ほぼ同じとなるような材料を用いてもよ
い。
【００４９】そのような材料を用いて回路基板を得る
と、絶縁ベース１１と透明層１７との境界面での光の散
乱を防いで、回路基板の光透過性を一層向上できる。
【００５０】
【発明の効果】以上説明したように、この発明によれ
ば、アライメントマークの周りで絶縁ベース上に、回路
基板の表裏に光を透過して、アライメントマークの位置
を確認し得るように透明層が形成され、絶縁ベースと透
明層との境界面および透明層の表面での光の散乱を防ぐ
ため、回路基板の光透過性を向上してアライメントマー
クの位置を確実に確認可能とし、電子部品を正確に実装
できる。
【００５１】さらに、そのように回路基板の光透過性を
向上すると、絶縁ベースの配線パターン形成面を粗くす
ることを可能とし、それにより絶縁ベースと配線パター
ンとの密着性を一層向上することを可能とするため、絶
縁ベースから配線パターンが剥離することをなくすこと
ができるので、それにより配線パターンを微細化すると
ともに高集積化することを可能として、回路基板パッケ
ージを小型化することもできる。
【００５２】加えて、請求項２に係る発明によれば、配
線パターンを保護するためのソルダーレジスト層をアラ
イメントマークの位置にも設けて、そのソルダーレジス
ト層で透明層が形成され、透明層とソルダーレジスト層
とを一つの工程で形成するので、工程数を減らしてコス
トの低減を図ることができる。
【００５３】加えて、請求項３に係る発明によれば、透
明層の表面が平滑に形成され、透明層の表面での光の散
乱を一層防ぐので、回路基板の光透過性を一層向上して
アライメントマークの位置を確実に確認可能とし、電子
部品を正確に実装できる。
【図面の簡単な説明】
【図１】この発明による回路基板の製造方法の一例を示
す工程説明図である。
【図２】配線パターンを形成後の（Ａ）は、平面図、
（Ｂ）は、そのＸ部の部分拡大図、（Ｃ）は、そのＹ−
Ｙ線での断面図である。
【図３】ソルダーレジスト層形成後の（Ａ）は、平面
図、（Ｂ）は、そのＸ部の部分拡大図、（Ｃ）は、その
Ｙ−Ｙ線での断面図である。
【図４】透明層形成後であって、この発明による回路基
板の一例を示し、（Ａ）は、平面図、（Ｂ）は、そのＸ
部の部分拡大図、（Ｃ）は、そのＹ−Ｙ線での断面図で
ある。
【図５】回路基板に電子部品を実装する状態を示す説明
側面図である。
【図６】この発明による回路基板の透過光を説明する部
分拡大断面図である。
【図７】この発明による回路基板の他例を示し、（Ａ）
は、平面図、（Ｂ）は、そのＸ部の部分拡大図、（Ｃ）
は、そのＹ−Ｙ線での断面図である。
【図８】従来の回路基板の透過光を説明する部分拡大断
面図である。
【符号の説明】
１１ 絶縁ベース １２ スプロケットホール １３ 配線パターン １４ デバイスホール １５ アライメントマーク １６ ソルダーレジスト層 １７ 透明層 ２１ 電子部品
【手続補正書】
【提出日】平成１５年７月２２日（２００３．７．２
２）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項４
【補正方法】変更
【補正内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】
【課題を解決するための手段】そのため、請求項１に係
る発明は、上記第１の目的を達成すべく、透明または半
透明の絶縁ベース上に、配線パターンおよびアライメン
トマークを形成し、絶縁ベースを透過する光でアライメ
ントマークの位置を確認し得る回路基板において、アラ
イメントマークの周りで絶縁ベース上に、その絶縁ベー
スとほぼ同じ屈折率材料よりなる透明層を形成すること
を特徴とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】請求項４に係る発明は、上記第４の目的を
達成すべく、回路基板の製造方法において、透明または
半透明の絶縁ベース上に、配線パターンおよびアライメ
ントマークを形成してから、アライメントマークの周り
で絶縁ベース上に、絶縁ベースを透過する光でアライメ
ントマークの位置を確認し得るように、絶縁ベースとほ
ぼ同じ屈折率材料よりなる透明層を形成することを特徴
とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正内容】
【００４８】またさらに、絶縁ベース１１と透明層１７
との屈折率が、ほぼ同じとなるような材料を用いる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正内容】
【００５０】
【発明の効果】以上説明したように、この発明によれ
ば、透明または半透明の絶縁ベース上に、配線パターン
およびアライメントマークを形成し、絶縁ベースを透過
する光でアライメントマークの位置を確認し得る回路基
板において、アライメントマークの周りで絶縁ベース上
に、絶縁ベースとほぼ同じ屈折率材料よりなる透明層を
形成するので、絶縁ベースと透明層との境界面および透
明層の表面での光の散乱を防ぐため、回路基板の光透過
性を向上してアライメントマークの位置を確実に確認可
能とし、電子部品を正確に実装できる。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 透明または半透明の絶縁ベース上に、配
    線パターンおよびアライメントマークが形成される回路
    基板において、 前記アライメントマークの周りで前記絶縁ベース上に、
    回路基板の表裏に光を透過して、前記アライメントマー
    クの位置を確認し得るように透明層が形成される、こと
    を特徴とする回路基板。
  2. 【請求項２】 前記配線パターンを保護するためのソル
    ダーレジスト層を前記アライメントマークの位置にも設
    けて、そのソルダーレジスト層で前記透明層が形成され
    る、ことを特徴とする請求項１に記載の回路基板。
  3. 【請求項３】 前記透明層の表面が平滑に形成される、
    ことを特徴とする請求項１または２に記載の回路基板。
  4. 【請求項４】 透明または半透明の絶縁ベース上に、配
    線パターンおよびアライメントマークを形成してから、 前記アライメントマークの周りで前記絶縁ベース上に、
    回路基板の表裏に光を透過して、前記アライメントマー
    クの位置を確認し得るように透明層を形成する、ことを
    特徴とする回路基板の製造方法。
JP2002110320A 2002-04-12 2002-04-12 回路基板および回路基板の製造方法 Expired - Fee Related JP3492350B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002110320A JP3492350B2 (ja) 2002-04-12 2002-04-12 回路基板および回路基板の製造方法
PCT/JP2003/003964 WO2003088724A1 (en) 2002-04-12 2003-03-28 Circuit board and method for manufacturing the same
KR1020047012733A KR100594837B1 (ko) 2002-04-12 2003-03-28 회로기판 및 회로기판의 제조 방법
CNB03808189XA CN1309281C (zh) 2002-04-12 2003-03-28 电路基板及电路基板的制造方法
TW092107653A TW591987B (en) 2002-04-12 2003-04-03 Circuit substrate and manufacturing method of circuit substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002110320A JP3492350B2 (ja) 2002-04-12 2002-04-12 回路基板および回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2003304041A true JP2003304041A (ja) 2003-10-24
JP3492350B2 JP3492350B2 (ja) 2004-02-03

Family

ID=29243227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002110320A Expired - Fee Related JP3492350B2 (ja) 2002-04-12 2002-04-12 回路基板および回路基板の製造方法

Country Status (5)

Country Link
JP (1) JP3492350B2 (ja)
KR (1) KR100594837B1 (ja)
CN (1) CN1309281C (ja)
TW (1) TW591987B (ja)
WO (1) WO2003088724A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210478A (ja) * 2005-01-26 2006-08-10 Renesas Technology Corp 半導体装置
JP2011233853A (ja) * 2010-04-28 2011-11-17 Wus Printed Circuit Co Ltd プリント回路基板の製造方法
JP2012146779A (ja) * 2011-01-11 2012-08-02 Yazaki Corp 基板とマスクの位置合わせ構造
JP2014143395A (ja) * 2012-12-26 2014-08-07 Canon Inc フレキシブルプリント基板及び電子機器
JP2015211134A (ja) * 2014-04-25 2015-11-24 新光電気工業株式会社 配線基板、及び配線基板の製造方法
JP6384647B1 (ja) * 2017-02-23 2018-09-05 株式会社村田製作所 電子部品、電子機器および電子部品の実装方法
WO2019078106A1 (ja) * 2017-10-18 2019-04-25 日東電工株式会社 配線回路基板
KR20210080153A (ko) * 2019-12-19 2021-06-30 칩본드 테크놀러지 코포레이션 제거될 관통홀 소정 영역을 갖는 회로기판 및 제거된 판체
JP2021136443A (ja) * 2020-02-26 2021-09-13 ▲き▼邦科技股▲分▼有限公司 フレキシブル回路基板
EP4138523A4 (en) * 2020-06-17 2023-10-11 LG Energy Solution, Ltd. METHOD FOR MANUFACTURING A FLEXIBLE PRINTED CIRCUIT BOARD

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340641A (ja) * 2004-05-28 2005-12-08 Nippon Mektron Ltd 可撓性回路基板
CN100461984C (zh) * 2005-09-30 2009-02-11 友达光电股份有限公司 电路组装结构
KR101255508B1 (ko) 2006-06-30 2013-04-16 엘지디스플레이 주식회사 플렉서블 디스플레이 및 이의 얼라인 키의 제조 방법
JP5425363B2 (ja) * 2006-11-28 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置、及び表示装置
JP4431170B2 (ja) * 2006-12-04 2010-03-10 日本特殊陶業株式会社 積層基板及びその製造方法
CN101378628B (zh) * 2007-08-27 2010-06-02 燿华电子股份有限公司 适用于各种印刷电路板的局部性外加贴覆材的贴覆方法
US8285028B2 (en) * 2007-09-28 2012-10-09 Panasonic Corporation Inspection apparatus and inspection method
CN102118918A (zh) * 2011-04-12 2011-07-06 中国计量学院 一种可弯折柔性透明电子电路及其制备方法
WO2014132974A1 (ja) 2013-02-28 2014-09-04 東海神栄電子工業株式会社 基板の製造方法と基板とマスクフィルム
JP6463375B2 (ja) * 2014-04-16 2019-01-30 アボット・ラボラトリーズＡｂｂｏｔｔ Ｌａｂｏｒａｔｏｒｉｅｓ 液滴アクチュエータ製造装置、システム、および関連方法
TWI477216B (zh) * 2014-06-09 2015-03-11 Chipbond Technology Corp 可撓式基板
WO2016109279A1 (en) 2014-12-31 2016-07-07 Abbott Laboratories Digital microfluidic dilution apparatus, systems, and related methods
CN105764278B (zh) * 2016-02-29 2020-04-03 上海天马微电子有限公司 电子设备及其对位方法
KR102637015B1 (ko) * 2016-06-08 2024-02-16 삼성디스플레이 주식회사 표시 장치 및 그것의 제조 방법
CN108112177B (zh) * 2017-05-19 2020-02-14 大连大学 一种柔性透明电路的制备方法
CN110797323A (zh) * 2019-11-08 2020-02-14 江苏上达电子有限公司 一种cof卷带及其制造方法
TWI715492B (zh) 2020-05-08 2021-01-01 頎邦科技股份有限公司 線路板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5175623A (ja) * 1974-12-26 1976-06-30 Kurosaki Refractories Co Suraideingunozurusochi
JPH0249488A (ja) * 1988-08-11 1990-02-19 Hitachi Condenser Co Ltd 印刷配線板及びその製造方法
JPH05175623A (ja) * 1991-12-19 1993-07-13 Tanaka Kikinzoku Kogyo Kk プリント配線板
JPH10163588A (ja) * 1996-12-03 1998-06-19 Sumitomo Kinzoku Erekutorodebaisu:Kk 回路基板
TW460717B (en) * 1999-03-30 2001-10-21 Toppan Printing Co Ltd Optical wiring layer, optoelectric wiring substrate mounted substrate, and methods for manufacturing the same

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210478A (ja) * 2005-01-26 2006-08-10 Renesas Technology Corp 半導体装置
JP2011233853A (ja) * 2010-04-28 2011-11-17 Wus Printed Circuit Co Ltd プリント回路基板の製造方法
JP2012146779A (ja) * 2011-01-11 2012-08-02 Yazaki Corp 基板とマスクの位置合わせ構造
JP2014143395A (ja) * 2012-12-26 2014-08-07 Canon Inc フレキシブルプリント基板及び電子機器
JP2015211134A (ja) * 2014-04-25 2015-11-24 新光電気工業株式会社 配線基板、及び配線基板の製造方法
JP6384647B1 (ja) * 2017-02-23 2018-09-05 株式会社村田製作所 電子部品、電子機器および電子部品の実装方法
US10772216B2 (en) 2017-02-23 2020-09-08 Murata Manufacturing Co., Ltd. Electronic component, electronic device, and method for mounting electronic component
KR20200072481A (ko) 2017-10-18 2020-06-22 닛토덴코 가부시키가이샤 배선 회로 기판
JP2019075488A (ja) * 2017-10-18 2019-05-16 日東電工株式会社 配線回路基板
WO2019078106A1 (ja) * 2017-10-18 2019-04-25 日東電工株式会社 配線回路基板
US11337302B2 (en) 2017-10-18 2022-05-17 Nitto Denko Corporation Wiring circuit board
JP7271081B2 (ja) 2017-10-18 2023-05-11 日東電工株式会社 配線回路基板
KR20210080153A (ko) * 2019-12-19 2021-06-30 칩본드 테크놀러지 코포레이션 제거될 관통홀 소정 영역을 갖는 회로기판 및 제거된 판체
JP2021100096A (ja) * 2019-12-19 2021-07-01 ▲き▼邦科技股▲分▼有限公司 回路基板とそれから分離されるボード
KR102331380B1 (ko) 2019-12-19 2021-11-24 칩본드 테크놀러지 코포레이션 제거될 관통홀 소정 영역을 갖는 회로기판 및 제거된 판체
JP2021136443A (ja) * 2020-02-26 2021-09-13 ▲き▼邦科技股▲分▼有限公司 フレキシブル回路基板
JP7030221B2 (ja) 2020-02-26 2022-03-04 ▲き▼邦科技股▲分▼有限公司 フレキシブル回路基板
EP4138523A4 (en) * 2020-06-17 2023-10-11 LG Energy Solution, Ltd. METHOD FOR MANUFACTURING A FLEXIBLE PRINTED CIRCUIT BOARD

Also Published As

Publication number Publication date
CN1309281C (zh) 2007-04-04
TW591987B (en) 2004-06-11
WO2003088724A1 (en) 2003-10-23
CN1647596A (zh) 2005-07-27
TW200306769A (en) 2003-11-16
KR100594837B1 (ko) 2006-06-30
JP3492350B2 (ja) 2004-02-03
KR20040086388A (ko) 2004-10-08

Similar Documents

Publication Publication Date Title
JP3492350B2 (ja) 回路基板および回路基板の製造方法
US20060008970A1 (en) Optimized plating process for multilayer printed circuit boards having edge connectors
CN101534613B (zh) 一种具有断差结构的电路板的制作方法
KR20010051541A (ko) 범프 부착 배선회로기판의 제조방법 및 범프 형성방법
US20090032493A1 (en) Method For Manufacturing Predetermined Pattern
CN211184397U (zh) 具有抗雷射填缝层的电路结构
US20150068791A1 (en) Printed wiring board and method for manufacturing the same
CN110366310B (zh) 软硬复合板及其制法
US20030070838A1 (en) Multilayer printed wiring board and its manufacturing method
CN110972413A (zh) 复合电路板及其制作方法
KR101067214B1 (ko) 인쇄회로기판 및 그 제조방법
CN111326640B (zh) 在发光二极管载板形成开窗的方法
JP3536152B2 (ja) プリント配線板
CN209861268U (zh) 同时具有贯孔及盲孔的多层电路板结构
KR20020028597A (ko) 다층인쇄회로기판의 제조방법, 이에 의해 제조되는 기판및 ｆｃｉｐ
KR100548612B1 (ko) 도금 인입선이 없는 인쇄회로기판 및 그 제조 방법
JPS60100454A (ja) プリント配線板の製法
US11317506B2 (en) Circuit board with high light reflectivity and method for manufacturing the same
KR100771308B1 (ko) 리지드-플렉서블 인쇄회로기판의 제조방법
JPH1093213A (ja) 回路基板、回路装置および装置
TWI673784B (zh) 在發光二極體載板形成開窗的方法
JPH08255870A (ja) 電子部品実装板及びその製造方法
JPH11145607A (ja) 印刷回路基板におけるはんだ絶縁膜の形成方法及びこの方法によって製造された印刷回路基板
JP2000323838A (ja) 多層基板の製造方法
KR20020095497A (ko) 비아 홀 랜드 위에 형성된 접속 패드를 갖는인쇄회로기판과 그 제조 방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031028

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081114

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081114

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091114

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091114

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101114

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees